+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; clk_div                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller|alt_rst_sync_uq1                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001|timing_adapter_1                                                                                                                                       ; 13    ; 1              ; 3            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001|timing_adapter_0|WiPhase_top_level_avalon_st_adapter_001_timing_adapter_0_fifo                                                                         ; 46    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001|timing_adapter_0                                                                                                                                       ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001|error_adapter_0                                                                                                                                        ; 20    ; 0              ; 8            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001|data_format_adapter_0                                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter_001                                                                                                                                                        ; 45    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter|error_adapter_0                                                                                                                                            ; 40    ; 1              ; 2            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter|data_format_adapter_0                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|avalon_st_adapter                                                                                                                                                            ; 14    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|irq_mapper                                                                                                                                                                   ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001                                                                                                                                                ; 219   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                          ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux|arb                                                                                                                                                ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux                                                                                                                                                    ; 1083  ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_009                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_008                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_007                                                                                                                                              ; 112   ; 4              ; 2            ; 4              ; 217    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_006                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_005                                                                                                                                              ; 112   ; 4              ; 2            ; 4              ; 217    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_004                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_003                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_002                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_001                                                                                                                                              ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux                                                                                                                                                  ; 111   ; 1              ; 2            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_009                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_008                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_007                                                                                                                                                ; 219   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_006                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_005                                                                                                                                                ; 219   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_004                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_003                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_002                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_001                                                                                                                                                ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux                                                                                                                                                    ; 111   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_demux_001                                                                                                                                              ; 112   ; 4              ; 2            ; 4              ; 217    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_demux                                                                                                                                                  ; 120   ; 100            ; 2            ; 100            ; 1081   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_011|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_011                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_010|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_010                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_009|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_009                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_008|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_008                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_007|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_007                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_006|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_006                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_005|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_005                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_004|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_004                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_003|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_003                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_002|the_default_decode                                                                                                                              ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_002                                                                                                                                                 ; 101   ; 0              ; 2            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_001|the_default_decode                                                                                                                              ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_001                                                                                                                                                 ; 101   ; 0              ; 6            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router|the_default_decode                                                                                                                                  ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router                                                                                                                                                     ; 101   ; 0              ; 6            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|spi_spi_control_port_agent_rsp_fifo                                                                                                                        ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|spi_spi_control_port_agent|uncompressor                                                                                                                    ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|spi_spi_control_port_agent                                                                                                                                 ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|timer_s1_agent_rsp_fifo                                                                                                                                    ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|timer_s1_agent|uncompressor                                                                                                                                ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|timer_s1_agent                                                                                                                                             ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_onchip_s1_agent_rsp_fifo                                                                                                                               ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_onchip_s1_agent|uncompressor                                                                                                                           ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_onchip_s1_agent                                                                                                                                        ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sample_pll_pll_slave_agent_rsp_fifo                                                                                                                        ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sample_pll_pll_slave_agent|uncompressor                                                                                                                    ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sample_pll_pll_slave_agent                                                                                                                                 ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_debug_mem_slave_agent_rsp_fifo                                                                                                                      ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_debug_mem_slave_agent|uncompressor                                                                                                                  ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_debug_mem_slave_agent                                                                                                                               ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_csr_agent_rsp_fifo                                                                                                                     ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_csr_agent|uncompressor                                                                                                                 ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_csr_agent                                                                                                                              ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                                                                         ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                                                                     ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent                                                                                                                                  ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|eth_control_port_agent_rsp_fifo                                                                                                                            ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|eth_control_port_agent|uncompressor                                                                                                                        ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|eth_control_port_agent                                                                                                                                     ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_command_agent_rsp_fifo                                                                                                                 ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_command_agent|uncompressor                                                                                                             ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_command_agent                                                                                                                          ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                 ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                             ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                          ; 285   ; 39             ; 47           ; 39             ; 295    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_instruction_master_agent                                                                                                                            ; 171   ; 39             ; 77           ; 39             ; 133    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_data_master_agent                                                                                                                                   ; 171   ; 39             ; 77           ; 39             ; 133    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|spi_spi_control_port_translator                                                                                                                            ; 84    ; 22             ; 33           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|timer_s1_translator                                                                                                                                        ; 84    ; 22             ; 33           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_onchip_s1_translator                                                                                                                                   ; 100   ; 7              ; 4            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sample_pll_pll_slave_translator                                                                                                                            ; 100   ; 6              ; 15           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_debug_mem_slave_translator                                                                                                                          ; 100   ; 5              ; 8            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_csr_translator                                                                                                                         ; 100   ; 5              ; 15           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_translator                                                                                                                             ; 100   ; 6              ; 16           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|eth_control_port_translator                                                                                                                                ; 100   ; 5              ; 9            ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|test_pattern_st_gen_command_translator                                                                                                                     ; 100   ; 5              ; 16           ; 5              ; 69     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                     ; 100   ; 5              ; 19           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_instruction_master_translator                                                                                                                       ; 101   ; 51             ; 0            ; 51             ; 93     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cpu_v2_data_master_translator                                                                                                                              ; 101   ; 12             ; 0            ; 12             ; 93     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0                                                                                                                                                            ; 369   ; 0              ; 0            ; 0              ; 395    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer                                                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|test_pattern_st_gen|command_fifo                                                                                                                                             ; 81    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|test_pattern_st_gen|packetcount_ram                                                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|test_pattern_st_gen|position_ram                                                                                                                                             ; 21    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|test_pattern_st_gen                                                                                                                                                          ; 74    ; 0              ; 25           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid                                                                                                                                                                        ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|spi                                                                                                                                                                          ; 25    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sample_pll|sd1                                                                                                                                                               ; 7     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sample_pll|stdsync2|dffpipe3                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sample_pll|stdsync2                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sample_pll                                                                                                                                                                   ; 50    ; 43             ; 30           ; 43             ; 37     ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram_onchip|the_altsyncram|auto_generated                                                                                                                                     ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram_onchip                                                                                                                                                                   ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_r                                                                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart|the_WiPhase_top_level_jtag_uart_scfifo_w                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|jtag_uart                                                                                                                                                                    ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|eth|i_tse_mac                                                                                                                                                                ; 134   ; 38             ; 0            ; 38             ; 116    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|eth                                                                                                                                                                          ; 96    ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_debug_slave_wrapper|the_WiPhase_top_level_cpu_v2_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_debug_slave_wrapper|the_WiPhase_top_level_cpu_v2_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_debug_slave_wrapper                                                                   ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_ocimem|WiPhase_top_level_cpu_v2_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_ocimem|WiPhase_top_level_cpu_v2_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_ocimem                                                                          ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_avalon_reg                                                                      ; 48    ; 0              ; 27           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_im                                                                          ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_pib                                                                         ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_fifo                                                                        ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_dtrace|WiPhase_top_level_cpu_v2_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_dtrace                                                                      ; 102   ; 0              ; 91           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_itrace                                                                      ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_dbrk                                                                        ; 87    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_xbrk                                                                        ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_break                                                                       ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci_debug                                                                       ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_nios2_oci                                                                                                                        ; 154   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|WiPhase_top_level_cpu_v2_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|WiPhase_top_level_cpu_v2_cpu_register_bank_b                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|WiPhase_top_level_cpu_v2_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|WiPhase_top_level_cpu_v2_cpu_register_bank_a                                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu|the_WiPhase_top_level_cpu_v2_cpu_test_bench                                                                                                                       ; 285   ; 3              ; 251          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2|cpu                                                                                                                                                                   ; 149   ; 1              ; 29           ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cpu_v2                                                                                                                                                                       ; 149   ; 2              ; 0            ; 2              ; 109    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug_st_sink_0                                                                                                                                                              ; 11    ; 0              ; 11           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                                              ; 16    ; 34             ; 0            ; 34             ; 46     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
