m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/simulation/modelsim
vControl
Z1 !s110 1512502276
!i10b 1
!s100 7O>KJe[TI:AjNQ`9:e]zD2
IQ[e9N?:z6FG4SEhkgeWCd1
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1512502065
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Control.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Control.v
L0 7
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1512502276.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Control.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Control.v|
!i113 1
Z6 o-vlog01compat -work work
Z7 !s92 -vlog01compat -work work +incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor
Z8 tCvgOpt 0
n@control
vDecoder
R1
!i10b 1
!s100 `7PUf1mfXUXLfRa1Kd]:?1
IGdY]ME2EHVz7[ILXoI1KU3
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Decoder.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Decoder.v
L0 10
R4
r1
!s85 0
31
R5
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Decoder.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Decoder.v|
!i113 1
R6
R7
R8
n@decoder
vInstrMemory
R1
!i10b 1
!s100 _B09Q[ciSjQoT;>eY6j[32
I9ZBfi^E3WofET3lJk@7?n0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/InstrMemory.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/InstrMemory.v
L0 39
R4
r1
!s85 0
31
R5
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/InstrMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/InstrMemory.v|
!i113 1
R6
R7
R8
n@instr@memory
vMicroprocessor
Z9 !s110 1512502277
!i10b 1
!s100 UM^^cdTJiBimXOGBojMCY1
I:9=i8FhaIV?oWf8V;FzZg2
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Microprocessor.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Microprocessor.v
L0 17
R4
r1
!s85 0
31
Z10 !s108 1512502277.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Microprocessor.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Microprocessor.v|
!i113 1
R6
R7
R8
n@microprocessor
vMult
R9
!i10b 1
!s100 @gDYBTRfU^3jzUE=z9UFh1
Iz_<[:;jLf6C;1?nQWfZad3
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mult.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mult.v
L0 9
R4
r1
!s85 0
31
R10
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mult.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mult.v|
!i113 1
R6
R7
R8
n@mult
vMux16bit2x1
!s110 1512502275
!i10b 1
!s100 cmEzF3GzZdMjAB?aLN?<k0
IkGCik6koe?`1P]Nd<8UoP0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mux16bit2x1.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mux16bit2x1.v
L0 7
R4
r1
!s85 0
31
!s108 1512502275.000000
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mux16bit2x1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/Mux16bit2x1.v|
!i113 1
R6
R7
R8
n@mux16bit2x1
vRegisterBank
R1
!i10b 1
!s100 [hS3Y>2V`PS=[3:6NRo3j1
IHN2XM1BVl><`m>KcoaNnR0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/RegisterBank.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/RegisterBank.v
L0 7
R4
r1
!s85 0
31
R5
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/RegisterBank.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/RegisterBank.v|
!i113 1
R6
R7
R8
n@register@bank
vULA
R1
!i10b 1
!s100 djggUkB:O]0RI4gWTCP9Z2
IehfDcjOXl=4ZF`n@=88QA0
R2
R0
R3
8C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/ULA.v
FC:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/ULA.v
L0 26
R4
r1
!s85 0
31
R5
!s107 C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/ULA.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor|C:/Users/Ricardo/Documents/GitHub/arquitetura_de_computadores/Microprocessor/ULA.v|
!i113 1
R6
R7
R8
n@u@l@a
