---
title: 输入输出系统
date: 2018-03-31
sidebar: 'auto'
categories: 学习记录
author: 夜航星
tags:
  - 技术
  - 计算机
description: 输入输出系统
mathjax: true
---

## 输入输出系统发展概况

早期，I/O 与主存的信息交换都必须通过 CPU。每个 I/O 设备都有一套独立的逻辑电路与 CPU 相连，线路庞杂；I/O 设备与 CPU 是按串行方式工作；每个 I/O 的逻辑电路与 CPU 的控制器紧密构成一个整体，难于增减设备。

接口模块与 DMA 阶段，I/O 设备通过接口模块与主机连接，计算机采用了总线结构（接口接总线）。通常在接口中设有数据通路（用于缓冲和串并交换）和控制通路（用于传送 CPU 向 I/O 设备发出的控制命令和 CPU 从 I/O 设备接收的反馈信号）。许多接口还能满足中断请求处理的要求，使 I/O 设备与 CPU 可按并行方式工作。更进一步发展出了 DMA ，I/O 设备与主存之间有一条直接数据通路，I/O 设备可以与主存交换成组信息。

具有通道结构阶段，通道是用来负责管理 I/O 设备以及实现主存与 CPU 信息交换的部件，是从属于 CPU 的一个专用处理器，依据 CPU 的 I/O 指令进行启动、停止或改变工作状态；通道有专用的通道指令，能独立执行通道指令所编写的输入输出程序。

具有 I/O 处理机阶段，基本独立于主机工作，即可完成 I/O 通道要完成的 I/O 控制，又可完成码制变换、格式处理、数据块检验、纠错等操作。

## 输入输出系统的组成

输入输出系统由 I/O 软件和硬件两部分组成。

不同结构的输入输出系统所采用的软件技术差异很大。一般，接口模块方式需要机器指令系统中的 I/O 指令和系统软件中的管理程序便可使 I/O 设备与主机协调工作；而通道方式需要 I/O 指令、通道指令和相应的操作系统。

I/O 指令的一般格式是操作码+命令码+设备码，命令码有输入、输出、状态测试和一些操作命令；通道指令一般用以指明参与传送的数据组在主存中的首地址、字节数（末地址）和命令码，由通道从主存取出并执行。

硬件一般包括接口模块和 I/O 设备。

### I/O 设备与主机的联系方式

I/O 设备的编址方式有统一编址（通过访存指令和设备交换信息）和不统一编址（需要专用的 I/O 指令来访问 I/O 设备）。

设备寻址：I/O 指令的设备码字段可以直接指出设备的设备号，通过接口电路中的设备选择电路便可选中要交换信息的设备。

传送方式有并行传送和串行传送。

联络方式有

* 立即响应：工作速度缓慢的 I/O 设备，只要 I/O 指令一到就立即响应
* 异步定时：异步工作采用的应答信号联络：I/O 设备与主机工作速度不匹配时，在两者完成自身任务后，一旦出现联络信号，彼此才准备交换信息
* 同步定时：同步工作方式采用的同步时标联络要求 I/O 设备与CPU 工作速度完全同步，还得配有专用的电路来产生时标

I/O 设备与主机的连接通常有辐射式（分散式）和总线式。

### I/O 设备

要将一个数字显示在 CRT 上或用点阵打印机打印出来，通常必须先将其转换成 ASCII 码，然后分别转换成点光代码或字符点阵码。

### I/O 接口

端口是指接口电路中的一些寄存器，这些寄存器分别用来存放信息、控制信息和状态信息。若干个端口加上相应的控制逻辑才能组成接口。

![](http://images.austinxt.com/IMG_0245.JPG?imageView/2/w/450/p/90)

接口的功能主要有：

* 选址功能：CPU 将设备码送至设备的接口，当设备选择线上的设备码与本设备的设备码相符时，接口发出设备选中信号 SEL。
* 传送命令功能：设备接口设有存放命令的命令寄存器和命令译码器，用以传送 CPU 向 I/O 设备发出的命令。
* 传送数据功能：设备接口设有数据缓冲寄存器，用以暂存 I/O 设备与主机准备交换的信息。
* 反映 I/O 设备工作状态的功能：设备接口内设有反映设备工作状态的触发器，例如完成触发器 D 和工作触发器 B 来标志设备所处状态，中断请求触发器 INTR 和中断屏蔽触发器 MASK。

![](http://images.austinxt.com/IMG_0246.JPG?imageView/2/w/600/p/90)

接口类型按照数据传送方式分为并行接口和串行接口，按照功能选择的灵活性分为可编程和不可编程两种，按通用性分为通用接口和专用接口，按数据传送的控制方式分为程序型接口和 DMA 型接口。

### 与或非门电路

![](http://images.austinxt.com/IMG_0244.JPG?imageView/2/w/450/p/90)

## 程序查询方式

CPU 查询 I/O 设备是否准备好，通常需要执行 3 条指令

* 测试指令：查询 I/O 设备是否准备就绪
* 传送指令：当 I/O 设备准备就绪时执行传送指令
* 转移指令：当 I/O 设备未就绪时执行转移指令，转至测试指令

### 程序查询方式的程序流程

![](http://images.austinxt.com/IMG_0247.JPG?imageView/2/w/600/p/90)

### 程序查询方式接口电路的基本组成

![](http://images.austinxt.com/IMG_0248.JPG?imageView/2/w/600/p/90)

## 程序中断方式

### 程序中断方式的接口电路

中断请求触发器和中断屏蔽触发器

CPU 总是在每条指令执行阶段的最后时刻，查询所有设备是否有中断请求。

![](http://images.austinxt.com/IMG_0258.JPG?imageView/2/w/450/p/90)

排队器：优先级高的排前面，可用硬件排序也可用软件排序。

例如链式排队器，优先级高的排左边。当各中断源无中断请求时，各 INTRi非 为高电平，其 INTPi' 均为高电平，一旦某个中断源提出中断请求时，就迫使比它优先级低的中断源 INTPi' 为低电平，封锁其发送中断请求，再经过与 INTRi 的与非门，仅剩下提出中断请求的设备中优先级最高的设备的 INTP 为高电平。

![](http://images.austinxt.com/IMG_0249.JPG?imageView/2/w/600/p/90)

不同设备有不同的中断服务程序，每个服务程序都有一个入口地址，入口地址可靠硬件或软件来找。

例如通过向量地址来寻找中断服务程序的入口地址，排队器输出的是中断向量，向量地址放置中断服务程序入口地址。

![](http://images.austinxt.com/IMG_0259.JPG?imageView/2/w/600/p/90)

### I/O 中断处理过程

一次中断处理过程大致为中断请求、中断判优、中断响应、中断服务和中断返回等五个阶段。

CPU 响应 I/O 设备提出中断请求的必要条件是允许触发器 EINT 为“1”，该触发器可用中断指令置位（称开中断），也可用关中断指令或硬件自动使其复位（称关中断）。

![](http://images.austinxt.com/IMG_0250.JPG?imageView/2/w/600/p/90)

### 中断服务程序流程

CPU 响应中断时要保护现场，包括对 PC 内容和寄存器内容的保护，前者通过硬件（中断隐指令）实现，后者通过软件编程实现。

![](http://images.austinxt.com/IMG_0251.JPG?imageView/2/w/450/p/90)

## 直接存储器存取方式（DMA）

若出现高速 I/O 设备和 CPU 同时访问主存，CPU 必须将总线（如地址线和数据线）占有权让给 DMA 接口使用，即 DMA 采用周期窃取的方式占用一个存取周期。通常 DMA 与主存交换数据时采用三种方法：

* 停止 CPU 访问主存：当外设要求传送一批数据时，由 DMA 接口向 CPU 发一个停止信号，要求 CPU 放弃地址线、数据线和有关控制线的使用权，在传送数据结束后，DMA 接口通知 CPU 可以使用主存，并把总线控制权交回给 CPU。
* 周期（访存周期）挪用（或周期窃取）：每当 I/O 设备发出 DMA 请求时，I/O 设备挪用总线占用权一个或几个主存周期，而 DMA 不请求时，CPU 继续访问主存。
* DMA 与 CPU 交替访问：适用于 CPU 的工作周期比存取周期长的情况，将一个 CPU 周期分为供 DMA 访问的 C1 和 供 CPU 访问的 C2。

![](http://images.austinxt.com/IMG_0252.JPG?imageView/2/w/450/p/90)

### DMA 接口功能和组成

![](http://images.austinxt.com/IMG_0253.JPG?imageView/2/w/450/p/90)

* 主存地址寄存器（AR）：在传送数据前必须将数据在主存中的首地址送到 AR，在传送过程中，每交换一次数据，将地址寄存器内容+1.
* 字计数器（WC）：用于记录传送数据的总字数，通常以交换字的补码值预置。
* 数据缓冲寄存器（BR）：用于暂存每次传送的数据
* DMA 控制逻辑：负责管理 DMA 的传送过程，由控制电路、时序电路和命令状态控制寄存器等组成。每当设备准备好一个数据的时候，就向 DMA 接口提出申请（DREQ），DMA 控制逻辑便向 CPU 请求 DMA 服务，发出总线使用权的请求信号（HRQ），待收到 CPU 发出的响应信号 HLDA 后，DMA 控制逻辑便开始负责管理 DMA 传送的全过程，包括主存地址寄存器和字计数器的修改、识别总线地址、指定传送类型（输入或输出）和通知设备已被授予一个 DMA 周期（DACK）。
* 中断机构：当字计数器溢出（全“0”）时，表示一批数据交换完毕，由“溢出信号”通过中断机构向 CPU 提出中断请求，请求 CPU 作 DMA 操作的后处理。
* 设备地址寄存器（DAR）：DAR 存放 I/O 设备的设备码或表示设备存储区的寻址信息。

### 程序中断方式 VS DMA 方式

|                                    |      程序中断方式      |              DMA 方式              |
| :--------------------------------: | :--------------------: | :--------------------------------: |
|              数据传送              |          程序          |                硬件                |
|            CPU 响应时间            | 一条指令执行的结束时刻 | 指令周期内的任一存取周期结束时响应 |
| 程序中断方式有无处理异常事件的能力 |           有           |                 无                 |
|            程序中断方式            | 中断现行程序，保护现场 |    不中断现行程序，无需保护现场    |
|               优先级               |       较 DMA 低        |                较高                |
|            中断请求作用            |        传输数据        |               后处理               |

###  DMA 接口类型

* 选择型 DMA 接口：逻辑上只允许连接一个设备，适用于数据传输速度很高的设备
* 多路型 DMA 接口：逻辑上允许连接多个设备，为每一个与 DMA 连接的设备都设置了一套寄存器，分别存放各自的传送参数，分为链式多路型 DMA 接口和独立多路型DMA 接口

## ChangeLog

- 2018-03-31 初稿