TimeQuest Timing Analyzer report for Run_Watch
Sat Nov 26 09:40:14 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cp'
 12. Slow Model Setup: 'Count_10:U4|Cy'
 13. Slow Model Setup: 'Count_10:U6|Cy'
 14. Slow Model Setup: 'Count_6:U7|Cy'
 15. Slow Model Setup: 'Divider:U1|fout1'
 16. Slow Model Setup: 'Count_10:U8|Cy'
 17. Slow Model Setup: 'Count_10:U2|Cy'
 18. Slow Model Setup: 'Count_10:U3|Cy'
 19. Slow Model Setup: 'Count_6:U5|Cy'
 20. Slow Model Setup: 'Divider:U1|fout2'
 21. Slow Model Hold: 'cp'
 22. Slow Model Hold: 'Count_10:U2|Cy'
 23. Slow Model Hold: 'Count_10:U3|Cy'
 24. Slow Model Hold: 'Count_10:U4|Cy'
 25. Slow Model Hold: 'Count_10:U6|Cy'
 26. Slow Model Hold: 'Count_10:U8|Cy'
 27. Slow Model Hold: 'Count_6:U5|Cy'
 28. Slow Model Hold: 'Count_6:U7|Cy'
 29. Slow Model Hold: 'Divider:U1|fout1'
 30. Slow Model Hold: 'Divider:U1|fout2'
 31. Slow Model Minimum Pulse Width: 'cp'
 32. Slow Model Minimum Pulse Width: 'Count_10:U2|Cy'
 33. Slow Model Minimum Pulse Width: 'Count_10:U3|Cy'
 34. Slow Model Minimum Pulse Width: 'Count_10:U4|Cy'
 35. Slow Model Minimum Pulse Width: 'Count_10:U6|Cy'
 36. Slow Model Minimum Pulse Width: 'Count_6:U5|Cy'
 37. Slow Model Minimum Pulse Width: 'Count_6:U7|Cy'
 38. Slow Model Minimum Pulse Width: 'Divider:U1|fout1'
 39. Slow Model Minimum Pulse Width: 'Count_10:U8|Cy'
 40. Slow Model Minimum Pulse Width: 'Divider:U1|fout2'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'cp'
 51. Fast Model Setup: 'Count_10:U4|Cy'
 52. Fast Model Setup: 'Count_10:U6|Cy'
 53. Fast Model Setup: 'Count_6:U7|Cy'
 54. Fast Model Setup: 'Divider:U1|fout1'
 55. Fast Model Setup: 'Count_10:U8|Cy'
 56. Fast Model Setup: 'Count_10:U2|Cy'
 57. Fast Model Setup: 'Count_10:U3|Cy'
 58. Fast Model Setup: 'Count_6:U5|Cy'
 59. Fast Model Setup: 'Divider:U1|fout2'
 60. Fast Model Hold: 'cp'
 61. Fast Model Hold: 'Count_10:U2|Cy'
 62. Fast Model Hold: 'Count_10:U3|Cy'
 63. Fast Model Hold: 'Count_10:U4|Cy'
 64. Fast Model Hold: 'Count_10:U6|Cy'
 65. Fast Model Hold: 'Count_10:U8|Cy'
 66. Fast Model Hold: 'Count_6:U5|Cy'
 67. Fast Model Hold: 'Count_6:U7|Cy'
 68. Fast Model Hold: 'Divider:U1|fout1'
 69. Fast Model Hold: 'Divider:U1|fout2'
 70. Fast Model Minimum Pulse Width: 'cp'
 71. Fast Model Minimum Pulse Width: 'Count_10:U2|Cy'
 72. Fast Model Minimum Pulse Width: 'Count_10:U3|Cy'
 73. Fast Model Minimum Pulse Width: 'Count_10:U4|Cy'
 74. Fast Model Minimum Pulse Width: 'Count_10:U6|Cy'
 75. Fast Model Minimum Pulse Width: 'Count_6:U5|Cy'
 76. Fast Model Minimum Pulse Width: 'Count_6:U7|Cy'
 77. Fast Model Minimum Pulse Width: 'Divider:U1|fout1'
 78. Fast Model Minimum Pulse Width: 'Count_10:U8|Cy'
 79. Fast Model Minimum Pulse Width: 'Divider:U1|fout2'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Multicorner Timing Analysis Summary
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; Run_Watch                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C8Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Count_6:U5|Cy    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_6:U5|Cy }    ;
; Count_6:U7|Cy    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_6:U7|Cy }    ;
; Count_10:U2|Cy   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_10:U2|Cy }   ;
; Count_10:U3|Cy   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_10:U3|Cy }   ;
; Count_10:U4|Cy   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_10:U4|Cy }   ;
; Count_10:U6|Cy   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_10:U6|Cy }   ;
; Count_10:U8|Cy   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count_10:U8|Cy }   ;
; cp               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cp }               ;
; Divider:U1|fout1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:U1|fout1 } ;
; Divider:U1|fout2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:U1|fout2 } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                 ;
+------------+-----------------+------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                  ;
+------------+-----------------+------------------+-------------------------------------------------------+
; 197.55 MHz ; 197.55 MHz      ; cp               ;                                                       ;
; 502.51 MHz ; 402.58 MHz      ; Count_10:U4|Cy   ; limit due to high minimum pulse width violation (tch) ;
; 507.36 MHz ; 402.58 MHz      ; Count_10:U6|Cy   ; limit due to high minimum pulse width violation (tch) ;
; 552.79 MHz ; 402.58 MHz      ; Count_6:U7|Cy    ; limit due to high minimum pulse width violation (tch) ;
; 554.94 MHz ; 402.58 MHz      ; Divider:U1|fout1 ; limit due to high minimum pulse width violation (tch) ;
; 559.28 MHz ; 402.58 MHz      ; Count_10:U8|Cy   ; limit due to high minimum pulse width violation (tch) ;
; 570.45 MHz ; 402.58 MHz      ; Count_10:U2|Cy   ; limit due to high minimum pulse width violation (tch) ;
; 583.43 MHz ; 402.58 MHz      ; Count_10:U3|Cy   ; limit due to high minimum pulse width violation (tch) ;
; 656.6 MHz  ; 402.58 MHz      ; Count_6:U5|Cy    ; limit due to high minimum pulse width violation (tch) ;
; 672.49 MHz ; 402.58 MHz      ; Divider:U1|fout2 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -4.062 ; -186.626      ;
; Count_10:U4|Cy   ; -0.990 ; -3.462        ;
; Count_10:U6|Cy   ; -0.971 ; -4.219        ;
; Count_6:U7|Cy    ; -0.809 ; -3.574        ;
; Divider:U1|fout1 ; -0.802 ; -3.504        ;
; Count_10:U8|Cy   ; -0.788 ; -2.471        ;
; Count_10:U2|Cy   ; -0.753 ; -2.630        ;
; Count_10:U3|Cy   ; -0.714 ; -2.718        ;
; Count_6:U5|Cy    ; -0.523 ; -2.558        ;
; Divider:U1|fout2 ; -0.487 ; -0.508        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -2.687 ; -5.373        ;
; Count_10:U2|Cy   ; 0.499  ; 0.000         ;
; Count_10:U3|Cy   ; 0.499  ; 0.000         ;
; Count_10:U4|Cy   ; 0.499  ; 0.000         ;
; Count_10:U6|Cy   ; 0.499  ; 0.000         ;
; Count_10:U8|Cy   ; 0.499  ; 0.000         ;
; Count_6:U5|Cy    ; 0.499  ; 0.000         ;
; Count_6:U7|Cy    ; 0.499  ; 0.000         ;
; Divider:U1|fout1 ; 0.499  ; 0.000         ;
; Divider:U1|fout2 ; 0.499  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.941 ; -98.401       ;
; Count_10:U2|Cy   ; -0.742 ; -7.420        ;
; Count_10:U3|Cy   ; -0.742 ; -7.420        ;
; Count_10:U4|Cy   ; -0.742 ; -7.420        ;
; Count_10:U6|Cy   ; -0.742 ; -7.420        ;
; Count_6:U5|Cy    ; -0.742 ; -7.420        ;
; Count_6:U7|Cy    ; -0.742 ; -7.420        ;
; Divider:U1|fout1 ; -0.742 ; -7.420        ;
; Count_10:U8|Cy   ; -0.742 ; -5.936        ;
; Divider:U1|fout2 ; -0.742 ; -4.452        ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cp'                                                                                                       ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.062 ; Divider:U1|count2[0]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 5.102      ;
; -4.055 ; Divider:U1|count2[0]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 5.096      ;
; -3.969 ; Divider:U1|count2[0]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 5.010      ;
; -3.934 ; Divider:U1|count2[2]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.975      ;
; -3.883 ; Divider:U1|count2[0]  ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.924      ;
; -3.848 ; Divider:U1|count2[2]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.889      ;
; -3.802 ; Divider:U1|count2[0]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.842      ;
; -3.798 ; Divider:U1|count2[2]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.838      ;
; -3.797 ; Divider:U1|count2[0]  ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.838      ;
; -3.762 ; Divider:U1|count2[2]  ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.803      ;
; -3.716 ; Divider:U1|count2[0]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.756      ;
; -3.713 ; Divider:U1|count1[1]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.753      ;
; -3.711 ; Divider:U1|count2[0]  ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.752      ;
; -3.711 ; Divider:U1|count2[1]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.751      ;
; -3.706 ; Divider:U1|count1[1]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.747      ;
; -3.676 ; Divider:U1|count2[2]  ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.717      ;
; -3.675 ; Divider:U1|count2[5]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.716      ;
; -3.666 ; Divider:U1|count2[0]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.705      ;
; -3.657 ; Divider:U1|count1[21] ; Divider:U1|count1[11] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.696      ;
; -3.657 ; Divider:U1|count1[21] ; Divider:U1|count1[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.696      ;
; -3.656 ; Divider:U1|count1[21] ; Divider:U1|count1[13] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.695      ;
; -3.632 ; Divider:U1|count1[2]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.672      ;
; -3.630 ; Divider:U1|count2[0]  ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.670      ;
; -3.625 ; Divider:U1|count2[0]  ; Divider:U1|count1[26] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.666      ;
; -3.625 ; Divider:U1|count1[2]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.666      ;
; -3.625 ; Divider:U1|count2[1]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.665      ;
; -3.620 ; Divider:U1|count1[1]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.661      ;
; -3.590 ; Divider:U1|count2[2]  ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.631      ;
; -3.589 ; Divider:U1|count2[5]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.630      ;
; -3.586 ; Divider:U1|count2[3]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.626      ;
; -3.578 ; Divider:U1|count1[6]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.618      ;
; -3.575 ; Divider:U1|count2[1]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.614      ;
; -3.571 ; Divider:U1|count1[6]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.612      ;
; -3.565 ; Divider:U1|count2[2]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.605      ;
; -3.547 ; Divider:U1|count2[0]  ; Divider:U1|count1[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.587      ;
; -3.544 ; Divider:U1|count2[0]  ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.584      ;
; -3.539 ; Divider:U1|count2[0]  ; Divider:U1|count1[25] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.580      ;
; -3.539 ; Divider:U1|count1[2]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.580      ;
; -3.539 ; Divider:U1|count2[5]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.579      ;
; -3.539 ; Divider:U1|count2[1]  ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.579      ;
; -3.535 ; Divider:U1|count1[3]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.575      ;
; -3.534 ; Divider:U1|count1[1]  ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.575      ;
; -3.532 ; Divider:U1|count1[21] ; Divider:U1|count1[3]  ; cp           ; cp          ; 1.000        ; -0.001     ; 4.571      ;
; -3.528 ; Divider:U1|count1[3]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.569      ;
; -3.522 ; Divider:U1|count2[2]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.562      ;
; -3.504 ; Divider:U1|count2[2]  ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.545      ;
; -3.503 ; Divider:U1|count2[5]  ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.544      ;
; -3.500 ; Divider:U1|count2[3]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; Divider:U1|count1[22] ; Divider:U1|count1[11] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.539      ;
; -3.500 ; Divider:U1|count1[22] ; Divider:U1|count1[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.539      ;
; -3.499 ; Divider:U1|count1[22] ; Divider:U1|count1[13] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.538      ;
; -3.485 ; Divider:U1|count1[6]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.526      ;
; -3.461 ; Divider:U1|count1[4]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.501      ;
; -3.458 ; Divider:U1|count2[0]  ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.498      ;
; -3.454 ; Divider:U1|count1[4]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.495      ;
; -3.453 ; Divider:U1|count2[0]  ; Divider:U1|count1[24] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.494      ;
; -3.453 ; Divider:U1|count1[2]  ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.494      ;
; -3.453 ; Divider:U1|count2[1]  ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.493      ;
; -3.450 ; Divider:U1|count2[4]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.490      ;
; -3.450 ; Divider:U1|count2[3]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.489      ;
; -3.448 ; Divider:U1|count1[1]  ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.489      ;
; -3.442 ; Divider:U1|count1[3]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.483      ;
; -3.433 ; Divider:U1|count2[0]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.472      ;
; -3.422 ; Divider:U1|count1[18] ; Divider:U1|count1[11] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.461      ;
; -3.422 ; Divider:U1|count1[18] ; Divider:U1|count1[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.461      ;
; -3.421 ; Divider:U1|count1[18] ; Divider:U1|count1[13] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.460      ;
; -3.420 ; Divider:U1|count1[5]  ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.460      ;
; -3.418 ; Divider:U1|count2[2]  ; Divider:U1|count2[25] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.459      ;
; -3.417 ; Divider:U1|count2[5]  ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.458      ;
; -3.414 ; Divider:U1|count2[3]  ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.454      ;
; -3.413 ; Divider:U1|count1[5]  ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.454      ;
; -3.399 ; Divider:U1|count1[6]  ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.440      ;
; -3.390 ; Divider:U1|count2[0]  ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.429      ;
; -3.375 ; Divider:U1|count1[22] ; Divider:U1|count1[3]  ; cp           ; cp          ; 1.000        ; -0.001     ; 4.414      ;
; -3.372 ; Divider:U1|count2[0]  ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.412      ;
; -3.368 ; Divider:U1|count1[4]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.409      ;
; -3.367 ; Divider:U1|count1[2]  ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.408      ;
; -3.367 ; Divider:U1|count2[1]  ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.407      ;
; -3.364 ; Divider:U1|count2[4]  ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.404      ;
; -3.362 ; Divider:U1|count1[1]  ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.403      ;
; -3.356 ; Divider:U1|count1[3]  ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.397      ;
; -3.354 ; Divider:U1|count2[17] ; Divider:U1|count2[5]  ; cp           ; cp          ; 1.000        ; -0.001     ; 4.393      ;
; -3.354 ; Divider:U1|count2[17] ; Divider:U1|count2[2]  ; cp           ; cp          ; 1.000        ; -0.001     ; 4.393      ;
; -3.353 ; Divider:U1|count2[17] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.392      ;
; -3.353 ; Divider:U1|count2[17] ; Divider:U1|count2[12] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.392      ;
; -3.351 ; Divider:U1|count2[17] ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.390      ;
; -3.350 ; Divider:U1|count2[17] ; Divider:U1|fout2      ; cp           ; cp          ; 1.000        ; -0.001     ; 4.389      ;
; -3.350 ; Divider:U1|count2[17] ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.389      ;
; -3.349 ; Divider:U1|count2[17] ; Divider:U1|count2[13] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.388      ;
; -3.346 ; Divider:U1|count2[2]  ; Divider:U1|count2[10] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.386      ;
; -3.342 ; Divider:U1|count2[1]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.381      ;
; -3.332 ; Divider:U1|count2[2]  ; Divider:U1|count2[24] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.373      ;
; -3.331 ; Divider:U1|count2[5]  ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.372      ;
; -3.328 ; Divider:U1|count2[6]  ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.368      ;
; -3.328 ; Divider:U1|count2[3]  ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.368      ;
; -3.327 ; Divider:U1|count1[5]  ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.368      ;
; -3.314 ; Divider:U1|count2[4]  ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.353      ;
; -3.313 ; Divider:U1|count1[6]  ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.001      ; 4.354      ;
; -3.306 ; Divider:U1|count2[5]  ; Divider:U1|count2[14] ; cp           ; cp          ; 1.000        ; 0.000      ; 4.346      ;
; -3.302 ; Divider:U1|count1[27] ; Divider:U1|count1[11] ; cp           ; cp          ; 1.000        ; -0.001     ; 4.341      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_10:U4|Cy'                                                                                          ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; -0.990 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 2.030      ;
; -0.789 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.829      ;
; -0.723 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.763      ;
; -0.722 ; Count_6:U5|Nout[1] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.762      ;
; -0.617 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.657      ;
; -0.515 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.555      ;
; -0.512 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.552      ;
; -0.461 ; Count_6:U5|Nout[2] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.501      ;
; -0.459 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.499      ;
; -0.454 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.494      ;
; -0.451 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.491      ;
; -0.210 ; Count_6:U5|Nout[0] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.250      ;
; -0.045 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.085      ;
; -0.044 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.084      ;
; -0.042 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.082      ;
; -0.038 ; Count_6:U5|Nout[3] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 1.078      ;
; 0.235  ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_10:U6|Cy'                                                                                          ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; -0.971 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 2.011      ;
; -0.815 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.855      ;
; -0.814 ; Count_6:U7|Nout[2] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.854      ;
; -0.811 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.851      ;
; -0.808 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.848      ;
; -0.777 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.817      ;
; -0.604 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.644      ;
; -0.505 ; Count_6:U7|Nout[0] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.545      ;
; -0.467 ; Count_6:U7|Nout[1] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.507      ;
; -0.465 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.505      ;
; -0.464 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.504      ;
; -0.458 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.498      ;
; -0.049 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.089      ;
; -0.049 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.089      ;
; -0.047 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.087      ;
; -0.044 ; Count_6:U7|Nout[3] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 1.084      ;
; 0.235  ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_6:U7|Cy'                                                                                           ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; -0.809 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.849      ;
; -0.807 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.847      ;
; -0.739 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.779      ;
; -0.735 ; Count_10:U8|Nout[3] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.775      ;
; -0.484 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.524      ;
; -0.483 ; Count_10:U8|Nout[1] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.523      ;
; -0.477 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.517      ;
; -0.454 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.494      ;
; -0.453 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.493      ;
; -0.200 ; Count_10:U8|Nout[2] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.240      ;
; -0.062 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.102      ;
; -0.059 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.099      ;
; -0.058 ; Count_10:U8|Nout[0] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.098      ;
; -0.055 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.095      ;
; -0.009 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 1.049      ;
; 0.235  ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Divider:U1|fout1'                                                                                              ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; -0.802 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.842      ;
; -0.800 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.840      ;
; -0.737 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.777      ;
; -0.692 ; Count_10:U2|Nout[2] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.732      ;
; -0.473 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.513      ;
; -0.472 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.512      ;
; -0.465 ; Count_10:U2|Nout[3] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.505      ;
; -0.463 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.503      ;
; -0.463 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.503      ;
; -0.436 ; Count_10:U2|Nout[1] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.476      ;
; -0.048 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.088      ;
; -0.039 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.079      ;
; -0.037 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.077      ;
; -0.037 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.077      ;
; -0.032 ; Count_10:U2|Nout[0] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 1.072      ;
; 0.235  ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_10:U8|Cy'                                                                                            ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; -0.788 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.001      ; 1.829      ;
; -0.711 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.751      ;
; -0.505 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.545      ;
; -0.468 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.508      ;
; -0.467 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; -0.001     ; 1.506      ;
; -0.463 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.001      ; 1.504      ;
; -0.461 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.001      ; 1.502      ;
; -0.042 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.082      ;
; -0.035 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.075      ;
; -0.030 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; -0.001     ; 1.069      ;
; -0.029 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 1.069      ;
; 0.235  ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_10:U2|Cy'                                                                                            ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; -0.753 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.793      ;
; -0.516 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.556      ;
; -0.509 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.549      ;
; -0.501 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.541      ;
; -0.461 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.501      ;
; -0.460 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.500      ;
; -0.452 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.492      ;
; -0.407 ; Count_10:U3|Nout[1] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.447      ;
; -0.357 ; Count_10:U3|Nout[2] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.397      ;
; -0.339 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.379      ;
; -0.339 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.379      ;
; -0.334 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.374      ;
; -0.334 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.374      ;
; -0.328 ; Count_10:U3|Nout[3] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.368      ;
; -0.216 ; Count_10:U3|Nout[0] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 1.256      ;
; 0.235  ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_10:U3|Cy'                                                                                            ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; -0.714 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.754      ;
; -0.515 ; Count_10:U4|Nout[3] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.555      ;
; -0.513 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.553      ;
; -0.512 ; Count_10:U4|Nout[1] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.552      ;
; -0.508 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.548      ;
; -0.468 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.508      ;
; -0.463 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.503      ;
; -0.460 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.500      ;
; -0.459 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.499      ;
; -0.379 ; Count_10:U4|Nout[2] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.419      ;
; -0.042 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.082      ;
; -0.040 ; Count_10:U4|Nout[0] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.080      ;
; -0.034 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.074      ;
; -0.022 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.062      ;
; -0.021 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 1.061      ;
; 0.235  ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Count_6:U5|Cy'                                                                                           ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; -0.523 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.563      ;
; -0.521 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.561      ;
; -0.518 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.558      ;
; -0.516 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.556      ;
; -0.480 ; Count_10:U6|Nout[1] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.520      ;
; -0.453 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.493      ;
; -0.451 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.491      ;
; -0.443 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.483      ;
; -0.349 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.389      ;
; -0.348 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.388      ;
; -0.324 ; Count_10:U6|Nout[2] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.364      ;
; -0.266 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.306      ;
; -0.266 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.306      ;
; -0.220 ; Count_10:U6|Nout[0] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.260      ;
; -0.027 ; Count_10:U6|Nout[3] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 1.067      ;
; 0.235  ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Divider:U1|fout2'                                                                                            ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; -0.487 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.527      ;
; -0.023 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.063      ;
; -0.021 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 1.061      ;
; 0.235  ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_8:U10|cnt[2] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cp'                                                                                                            ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; -2.687 ; Divider:U1|fout1      ; Divider:U1|fout1      ; Divider:U1|fout1 ; cp          ; 0.000        ; 2.882      ; 0.805      ;
; -2.686 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; 0.000        ; 2.881      ; 0.805      ;
; -2.187 ; Divider:U1|fout1      ; Divider:U1|fout1      ; Divider:U1|fout1 ; cp          ; -0.500       ; 2.882      ; 0.805      ;
; -2.186 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; -0.500       ; 2.881      ; 0.805      ;
; 0.753  ; Divider:U1|count2[31] ; Divider:U1|count2[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; Divider:U1|count1[31] ; Divider:U1|count1[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.059      ;
; 1.166  ; Divider:U1|count2[16] ; Divider:U1|count2[16] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.472      ;
; 1.171  ; Divider:U1|count1[9]  ; Divider:U1|count1[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.477      ;
; 1.172  ; Divider:U1|count2[4]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; Divider:U1|count2[7]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; Divider:U1|count1[1]  ; Divider:U1|count1[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.478      ;
; 1.175  ; Divider:U1|count2[1]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; Divider:U1|count2[17] ; Divider:U1|count2[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; Divider:U1|count1[17] ; Divider:U1|count1[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; Divider:U1|count2[9]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; Divider:U1|count2[18] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; Divider:U1|count2[25] ; Divider:U1|count2[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; Divider:U1|count1[2]  ; Divider:U1|count1[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; Divider:U1|count1[18] ; Divider:U1|count1[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; Divider:U1|count1[25] ; Divider:U1|count1[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; Divider:U1|count2[11] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count2[20] ; Divider:U1|count2[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count2[23] ; Divider:U1|count2[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count2[27] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count2[29] ; Divider:U1|count2[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count2[30] ; Divider:U1|count2[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[4]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[7]  ; Divider:U1|count1[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[20] ; Divider:U1|count1[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[23] ; Divider:U1|count1[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[27] ; Divider:U1|count1[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[29] ; Divider:U1|count1[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; Divider:U1|count1[30] ; Divider:U1|count1[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.483      ;
; 1.181  ; Divider:U1|count2[0]  ; Divider:U1|count2[0]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.487      ;
; 1.212  ; Divider:U1|count2[8]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.518      ;
; 1.221  ; Divider:U1|count2[3]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; Divider:U1|count2[6]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; Divider:U1|count1[5]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.527      ;
; 1.225  ; Divider:U1|count2[19] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count2[24] ; Divider:U1|count2[24] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count2[26] ; Divider:U1|count2[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count1[8]  ; Divider:U1|count1[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count1[10] ; Divider:U1|count1[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count1[19] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count1[24] ; Divider:U1|count1[24] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; Divider:U1|count1[26] ; Divider:U1|count1[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; Divider:U1|count2[21] ; Divider:U1|count2[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count2[22] ; Divider:U1|count2[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count2[28] ; Divider:U1|count2[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count1[12] ; Divider:U1|count1[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count1[21] ; Divider:U1|count1[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count1[22] ; Divider:U1|count1[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; Divider:U1|count1[28] ; Divider:U1|count1[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.532      ;
; 1.522  ; Divider:U1|count2[0]  ; Divider:U1|count1[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.828      ;
; 1.644  ; Divider:U1|count1[3]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.950      ;
; 1.645  ; Divider:U1|count2[16] ; Divider:U1|count2[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.951      ;
; 1.650  ; Divider:U1|count1[1]  ; Divider:U1|count1[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.956      ;
; 1.650  ; Divider:U1|count1[9]  ; Divider:U1|count1[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.956      ;
; 1.654  ; Divider:U1|count2[17] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.960      ;
; 1.654  ; Divider:U1|count1[17] ; Divider:U1|count1[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.960      ;
; 1.655  ; Divider:U1|count2[18] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655  ; Divider:U1|count2[25] ; Divider:U1|count2[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655  ; Divider:U1|count1[18] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655  ; Divider:U1|count1[25] ; Divider:U1|count1[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.961      ;
; 1.656  ; Divider:U1|count2[30] ; Divider:U1|count2[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count1[30] ; Divider:U1|count1[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count2[29] ; Divider:U1|count2[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count1[29] ; Divider:U1|count1[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count1[4]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count2[20] ; Divider:U1|count2[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count2[27] ; Divider:U1|count2[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count1[20] ; Divider:U1|count1[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; Divider:U1|count1[27] ; Divider:U1|count1[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 1.962      ;
; 1.659  ; Divider:U1|count2[0]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.965      ;
; 1.692  ; Divider:U1|count2[8]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 1.998      ;
; 1.701  ; Divider:U1|count2[3]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.007      ;
; 1.701  ; Divider:U1|count2[6]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.007      ;
; 1.705  ; Divider:U1|count1[8]  ; Divider:U1|count1[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count2[24] ; Divider:U1|count2[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count1[24] ; Divider:U1|count1[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count2[19] ; Divider:U1|count2[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count2[26] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count1[19] ; Divider:U1|count1[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705  ; Divider:U1|count1[26] ; Divider:U1|count1[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.011      ;
; 1.706  ; Divider:U1|count2[22] ; Divider:U1|count2[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; Divider:U1|count2[28] ; Divider:U1|count2[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; Divider:U1|count1[22] ; Divider:U1|count1[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; Divider:U1|count1[28] ; Divider:U1|count1[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; Divider:U1|count2[21] ; Divider:U1|count2[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706  ; Divider:U1|count1[21] ; Divider:U1|count1[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.012      ;
; 1.730  ; Divider:U1|count1[3]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.036      ;
; 1.731  ; Divider:U1|count2[16] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.037      ;
; 1.737  ; Divider:U1|count2[4]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.043      ;
; 1.740  ; Divider:U1|count2[1]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.046      ;
; 1.740  ; Divider:U1|count2[17] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.046      ;
; 1.740  ; Divider:U1|count1[17] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.046      ;
; 1.741  ; Divider:U1|count2[9]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741  ; Divider:U1|count1[2]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741  ; Divider:U1|count2[18] ; Divider:U1|count2[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741  ; Divider:U1|count2[25] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 2.047      ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_10:U2|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.499 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.950 ; Count_10:U3|Nout[0] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.256      ;
; 1.062 ; Count_10:U3|Nout[3] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.368      ;
; 1.068 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.374      ;
; 1.068 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.374      ;
; 1.073 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.379      ;
; 1.073 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.379      ;
; 1.091 ; Count_10:U3|Nout[2] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.397      ;
; 1.141 ; Count_10:U3|Nout[1] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.447      ;
; 1.186 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.492      ;
; 1.194 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.541      ;
; 1.243 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.549      ;
; 1.250 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.556      ;
; 1.487 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 1.793      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_10:U3|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.499 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.755 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.062      ;
; 0.768 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.074      ;
; 0.774 ; Count_10:U4|Nout[0] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.080      ;
; 0.776 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.082      ;
; 1.113 ; Count_10:U4|Nout[2] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.419      ;
; 1.193 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.499      ;
; 1.194 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.500      ;
; 1.197 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.503      ;
; 1.202 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.508      ;
; 1.242 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.548      ;
; 1.246 ; Count_10:U4|Nout[1] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.552      ;
; 1.247 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.553      ;
; 1.249 ; Count_10:U4|Nout[3] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.555      ;
; 1.448 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 1.754      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_10:U4|Cy'                                                                                          ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.499 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.772 ; Count_6:U5|Nout[3] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.078      ;
; 0.776 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.082      ;
; 0.778 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.084      ;
; 0.779 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.085      ;
; 0.944 ; Count_6:U5|Nout[0] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.250      ;
; 1.185 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.491      ;
; 1.188 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.494      ;
; 1.193 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; Count_6:U5|Nout[2] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.501      ;
; 1.246 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.552      ;
; 1.249 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.555      ;
; 1.351 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.657      ;
; 1.456 ; Count_6:U5|Nout[1] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.762      ;
; 1.457 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.763      ;
; 1.523 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 1.829      ;
; 1.724 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 2.030      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_10:U6|Cy'                                                                                          ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.499 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.778 ; Count_6:U7|Nout[3] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.084      ;
; 0.781 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.087      ;
; 0.783 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.089      ;
; 0.783 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.089      ;
; 1.192 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.498      ;
; 1.198 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; Count_6:U7|Nout[1] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.507      ;
; 1.239 ; Count_6:U7|Nout[0] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.545      ;
; 1.338 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.644      ;
; 1.511 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.817      ;
; 1.542 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.848      ;
; 1.545 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.851      ;
; 1.548 ; Count_6:U7|Nout[2] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.854      ;
; 1.549 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 1.855      ;
; 1.705 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 2.011      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_10:U8|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.499 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.763 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.069      ;
; 0.764 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; -0.001     ; 1.069      ;
; 0.769 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.075      ;
; 0.776 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.082      ;
; 1.195 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.001      ; 1.502      ;
; 1.197 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.001      ; 1.504      ;
; 1.201 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; -0.001     ; 1.506      ;
; 1.202 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.508      ;
; 1.239 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.545      ;
; 1.445 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 1.751      ;
; 1.522 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.001      ; 1.829      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_6:U5|Cy'                                                                                           ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.499 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.761 ; Count_10:U6|Nout[3] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.067      ;
; 0.954 ; Count_10:U6|Nout[0] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.260      ;
; 1.000 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.306      ;
; 1.000 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.306      ;
; 1.058 ; Count_10:U6|Nout[2] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.364      ;
; 1.082 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.388      ;
; 1.083 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.389      ;
; 1.177 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.483      ;
; 1.185 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.491      ;
; 1.187 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.493      ;
; 1.214 ; Count_10:U6|Nout[1] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.520      ;
; 1.250 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.556      ;
; 1.252 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.558      ;
; 1.255 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.561      ;
; 1.257 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 1.563      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Count_6:U7|Cy'                                                                                           ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.499 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.049      ;
; 0.789 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.095      ;
; 0.792 ; Count_10:U8|Nout[0] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.098      ;
; 0.793 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.099      ;
; 0.796 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.102      ;
; 0.934 ; Count_10:U8|Nout[2] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.240      ;
; 1.187 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.494      ;
; 1.211 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.517      ;
; 1.217 ; Count_10:U8|Nout[1] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.524      ;
; 1.469 ; Count_10:U8|Nout[3] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.775      ;
; 1.473 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.779      ;
; 1.541 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.847      ;
; 1.543 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 1.849      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Divider:U1|fout1'                                                                                              ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.499 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.766 ; Count_10:U2|Nout[0] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.771 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.077      ;
; 0.771 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.077      ;
; 0.773 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.079      ;
; 0.782 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.088      ;
; 1.170 ; Count_10:U2|Nout[1] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.476      ;
; 1.197 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; Count_10:U2|Nout[3] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.505      ;
; 1.206 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.512      ;
; 1.207 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.513      ;
; 1.426 ; Count_10:U2|Nout[2] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.732      ;
; 1.471 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.777      ;
; 1.534 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.840      ;
; 1.536 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 1.842      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Divider:U1|fout2'                                                                                            ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.499 ; Count_8:U10|cnt[2] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.805      ;
; 0.755 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.063      ;
; 1.221 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 1.527      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cp'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; cp    ; Rise       ; cp                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[26] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_10:U2|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_10:U3|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_10:U4|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Cy          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Cy          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_10:U6|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Cy          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Cy          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_6:U5|Cy'                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_6:U7|Cy'                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Cy         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Divider:U1|fout1'                                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Cy            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Cy            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Cy|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Cy|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[3]|clk            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Count_10:U8|Cy'                                                              ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U8|Cy|regout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U8|Cy|regout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[3]|clk      ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Divider:U1|fout2'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout    ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; 5.961 ; 5.961 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; 6.173 ; 6.173 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; 6.533 ; 6.533 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; 7.808 ; 7.808 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; 8.370 ; 8.370 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; 6.760 ; 6.760 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; 7.419 ; 7.419 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; 5.370 ; 5.370 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; -5.395 ; -5.395 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; -5.887 ; -5.887 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; -5.860 ; -5.860 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; -6.063 ; -6.063 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; -8.049 ; -8.049 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; -6.418 ; -6.418 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; -7.133 ; -7.133 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; -4.673 ; -4.673 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 13.528 ; 13.528 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 13.140 ; 13.140 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 13.142 ; 13.142 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 13.136 ; 13.136 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 13.500 ; 13.500 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 13.528 ; 13.528 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 13.129 ; 13.129 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 13.524 ; 13.524 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 14.009 ; 14.009 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 13.628 ; 13.628 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 13.630 ; 13.630 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 13.620 ; 13.620 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 13.989 ; 13.989 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 14.009 ; 14.009 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 13.606 ; 13.606 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 14.006 ; 14.006 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 12.307 ; 12.307 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 11.926 ; 11.926 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 11.928 ; 11.928 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 11.918 ; 11.918 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 12.287 ; 12.287 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 12.307 ; 12.307 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 11.904 ; 11.904 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 12.304 ; 12.304 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 15.764 ; 15.764 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 15.383 ; 15.383 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 15.385 ; 15.385 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 15.375 ; 15.375 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 15.744 ; 15.744 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 15.764 ; 15.764 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 15.361 ; 15.361 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 15.761 ; 15.761 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 13.377 ; 13.377 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 12.995 ; 12.995 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 12.998 ; 12.998 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 12.984 ; 12.984 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 13.355 ; 13.355 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 13.377 ; 13.377 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 12.974 ; 12.974 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 13.373 ; 13.373 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 16.702 ; 16.702 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 16.321 ; 16.321 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 16.323 ; 16.323 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 16.313 ; 16.313 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 16.682 ; 16.682 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 16.702 ; 16.702 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 16.299 ; 16.299 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 16.699 ; 16.699 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 15.237 ; 15.237 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 14.849 ; 14.849 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 14.851 ; 14.851 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 14.845 ; 14.845 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 15.209 ; 15.209 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 15.237 ; 15.237 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 14.838 ; 14.838 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 15.233 ; 15.233 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 14.885 ; 14.885 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 14.395 ; 14.395 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 14.466 ; 14.466 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 14.496 ; 14.496 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 14.821 ; 14.821 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 14.885 ; 14.885 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 14.482 ; 14.482 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 14.883 ; 14.883 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 16.109 ; 16.109 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 15.721 ; 15.721 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 15.723 ; 15.723 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 15.717 ; 15.717 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 16.081 ; 16.081 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 16.109 ; 16.109 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 15.710 ; 15.710 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 16.105 ; 16.105 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 11.036 ; 11.036 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 10.796 ; 10.796 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 10.705 ; 10.705 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 11.036 ; 11.036 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 11.034 ; 11.034 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 9.905  ; 9.905  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 10.046 ; 10.046 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 10.099 ; 10.099 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 10.079 ; 10.079 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 11.391 ; 11.391 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 11.413 ; 11.413 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 11.415 ; 11.415 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 11.405 ; 11.405 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 11.774 ; 11.774 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 11.794 ; 11.794 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 11.391 ; 11.391 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 11.791 ; 11.791 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 10.456 ; 10.456 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 10.467 ; 10.467 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 10.469 ; 10.469 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 10.463 ; 10.463 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 10.827 ; 10.827 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 10.855 ; 10.855 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 10.456 ; 10.456 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 10.851 ; 10.851 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 11.183 ; 11.183 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 11.204 ; 11.204 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 11.207 ; 11.207 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 11.193 ; 11.193 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 11.564 ; 11.564 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 11.586 ; 11.586 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 11.183 ; 11.183 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 11.582 ; 11.582 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 14.963 ; 14.963 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 14.974 ; 14.974 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 14.976 ; 14.976 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 14.970 ; 14.970 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 15.334 ; 15.334 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 15.362 ; 15.362 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 14.963 ; 14.963 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 15.358 ; 15.358 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 12.395 ; 12.395 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 12.395 ; 12.395 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 12.466 ; 12.466 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 12.496 ; 12.496 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 12.821 ; 12.821 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 12.885 ; 12.885 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 12.482 ; 12.482 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 12.883 ; 12.883 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 14.822 ; 14.822 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 14.822 ; 14.822 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 14.893 ; 14.893 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 14.923 ; 14.923 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 15.248 ; 15.248 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 15.312 ; 15.312 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 14.909 ; 14.909 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 15.310 ; 15.310 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 12.800 ; 12.800 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 12.821 ; 12.821 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 12.824 ; 12.824 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 12.810 ; 12.810 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 13.181 ; 13.181 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 13.203 ; 13.203 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 12.800 ; 12.800 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 13.199 ; 13.199 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 13.713 ; 13.713 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 13.734 ; 13.734 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 13.737 ; 13.737 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 13.723 ; 13.723 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 14.094 ; 14.094 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 14.116 ; 14.116 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 13.713 ; 13.713 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 14.112 ; 14.112 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 10.195 ; 10.195 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 10.217 ; 10.217 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 10.219 ; 10.219 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 10.209 ; 10.209 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 10.578 ; 10.578 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 10.598 ; 10.598 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 10.195 ; 10.195 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 10.595 ; 10.595 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 8.889  ; 8.889  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 9.538  ; 9.538  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 9.452  ; 9.452  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 9.672  ; 9.672  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 9.677  ; 9.677  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 8.889  ; 8.889  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 8.930  ; 8.930  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 8.940  ; 8.940  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 8.911  ; 8.911  ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -0.890 ; -25.896       ;
; Count_10:U4|Cy   ; 0.340  ; 0.000         ;
; Count_10:U6|Cy   ; 0.348  ; 0.000         ;
; Count_6:U7|Cy    ; 0.412  ; 0.000         ;
; Divider:U1|fout1 ; 0.415  ; 0.000         ;
; Count_10:U8|Cy   ; 0.427  ; 0.000         ;
; Count_10:U2|Cy   ; 0.433  ; 0.000         ;
; Count_10:U3|Cy   ; 0.433  ; 0.000         ;
; Count_6:U5|Cy    ; 0.485  ; 0.000         ;
; Divider:U1|fout2 ; 0.511  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.460 ; -2.918        ;
; Count_10:U2|Cy   ; 0.215  ; 0.000         ;
; Count_10:U3|Cy   ; 0.215  ; 0.000         ;
; Count_10:U4|Cy   ; 0.215  ; 0.000         ;
; Count_10:U6|Cy   ; 0.215  ; 0.000         ;
; Count_10:U8|Cy   ; 0.215  ; 0.000         ;
; Count_6:U5|Cy    ; 0.215  ; 0.000         ;
; Count_6:U7|Cy    ; 0.215  ; 0.000         ;
; Divider:U1|fout1 ; 0.215  ; 0.000         ;
; Divider:U1|fout2 ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; cp               ; -1.380 ; -66.380       ;
; Count_10:U2|Cy   ; -0.500 ; -5.000        ;
; Count_10:U3|Cy   ; -0.500 ; -5.000        ;
; Count_10:U4|Cy   ; -0.500 ; -5.000        ;
; Count_10:U6|Cy   ; -0.500 ; -5.000        ;
; Count_6:U5|Cy    ; -0.500 ; -5.000        ;
; Count_6:U7|Cy    ; -0.500 ; -5.000        ;
; Divider:U1|fout1 ; -0.500 ; -5.000        ;
; Count_10:U8|Cy   ; -0.500 ; -4.000        ;
; Divider:U1|fout2 ; -0.500 ; -3.000        ;
+------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cp'                                                                                                      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; Divider:U1|count2[0] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.925      ;
; -0.855 ; Divider:U1|count2[0] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.890      ;
; -0.852 ; Divider:U1|count2[2] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.887      ;
; -0.836 ; Divider:U1|count2[0] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.870      ;
; -0.820 ; Divider:U1|count2[0] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.855      ;
; -0.817 ; Divider:U1|count2[2] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.852      ;
; -0.801 ; Divider:U1|count2[0] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.835      ;
; -0.800 ; Divider:U1|count2[1] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.834      ;
; -0.797 ; Divider:U1|count1[1] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.832      ;
; -0.785 ; Divider:U1|count2[0] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.820      ;
; -0.782 ; Divider:U1|count2[2] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.817      ;
; -0.766 ; Divider:U1|count2[0] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.800      ;
; -0.765 ; Divider:U1|count1[2] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.800      ;
; -0.765 ; Divider:U1|count2[1] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.799      ;
; -0.762 ; Divider:U1|count1[1] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.797      ;
; -0.750 ; Divider:U1|count2[0] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.785      ;
; -0.747 ; Divider:U1|count2[2] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.782      ;
; -0.746 ; Divider:U1|count2[5] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.781      ;
; -0.742 ; Divider:U1|count2[3] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.776      ;
; -0.731 ; Divider:U1|count2[0] ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.001      ; 1.764      ;
; -0.731 ; Divider:U1|count2[0] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.765      ;
; -0.730 ; Divider:U1|count1[2] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.765      ;
; -0.730 ; Divider:U1|count2[1] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.764      ;
; -0.727 ; Divider:U1|count1[1] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.762      ;
; -0.726 ; Divider:U1|count1[3] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.761      ;
; -0.715 ; Divider:U1|count2[0] ; Divider:U1|count1[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.750      ;
; -0.712 ; Divider:U1|count2[2] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.747      ;
; -0.711 ; Divider:U1|count2[5] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.746      ;
; -0.707 ; Divider:U1|count2[3] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.741      ;
; -0.704 ; Divider:U1|count1[6] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.738      ;
; -0.696 ; Divider:U1|count1[4] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.731      ;
; -0.696 ; Divider:U1|count2[0] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.730      ;
; -0.695 ; Divider:U1|count1[2] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.730      ;
; -0.695 ; Divider:U1|count2[1] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.729      ;
; -0.694 ; Divider:U1|count2[4] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.728      ;
; -0.692 ; Divider:U1|count1[1] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.727      ;
; -0.691 ; Divider:U1|count1[3] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.726      ;
; -0.680 ; Divider:U1|count2[0] ; Divider:U1|count1[25] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.715      ;
; -0.677 ; Divider:U1|count2[2] ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.712      ;
; -0.676 ; Divider:U1|count2[5] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.711      ;
; -0.672 ; Divider:U1|count2[3] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.706      ;
; -0.671 ; Divider:U1|count1[5] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.706      ;
; -0.669 ; Divider:U1|count1[6] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.703      ;
; -0.661 ; Divider:U1|count1[4] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.696      ;
; -0.661 ; Divider:U1|count2[0] ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.695      ;
; -0.660 ; Divider:U1|count1[2] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.695      ;
; -0.660 ; Divider:U1|count2[1] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.694      ;
; -0.659 ; Divider:U1|count2[4] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.693      ;
; -0.657 ; Divider:U1|count1[1] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.692      ;
; -0.656 ; Divider:U1|count1[3] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.691      ;
; -0.645 ; Divider:U1|count2[0] ; Divider:U1|count1[24] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.680      ;
; -0.642 ; Divider:U1|count2[2] ; Divider:U1|count2[25] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.677      ;
; -0.641 ; Divider:U1|count2[5] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.676      ;
; -0.638 ; Divider:U1|count1[1] ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.001      ; 1.671      ;
; -0.637 ; Divider:U1|count2[6] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.671      ;
; -0.637 ; Divider:U1|count2[3] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.671      ;
; -0.636 ; Divider:U1|count1[5] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.671      ;
; -0.634 ; Divider:U1|count1[6] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.668      ;
; -0.626 ; Divider:U1|count1[4] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.661      ;
; -0.626 ; Divider:U1|count2[0] ; Divider:U1|count2[25] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.660      ;
; -0.625 ; Divider:U1|count2[2] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; Divider:U1|count1[2] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.660      ;
; -0.625 ; Divider:U1|count2[1] ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.659      ;
; -0.624 ; Divider:U1|count2[4] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.658      ;
; -0.622 ; Divider:U1|count1[1] ; Divider:U1|count1[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.657      ;
; -0.621 ; Divider:U1|count1[3] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.656      ;
; -0.609 ; Divider:U1|count2[0] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 1.640      ;
; -0.607 ; Divider:U1|count2[2] ; Divider:U1|count2[24] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.642      ;
; -0.606 ; Divider:U1|count1[2] ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.001      ; 1.639      ;
; -0.606 ; Divider:U1|count2[5] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.641      ;
; -0.602 ; Divider:U1|count2[6] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.636      ;
; -0.602 ; Divider:U1|count2[3] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.636      ;
; -0.601 ; Divider:U1|count1[5] ; Divider:U1|count1[29] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.636      ;
; -0.599 ; Divider:U1|count1[6] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.633      ;
; -0.591 ; Divider:U1|count1[4] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.626      ;
; -0.591 ; Divider:U1|count2[0] ; Divider:U1|count2[24] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.625      ;
; -0.590 ; Divider:U1|count1[2] ; Divider:U1|count1[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.625      ;
; -0.590 ; Divider:U1|count2[1] ; Divider:U1|count2[25] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.624      ;
; -0.589 ; Divider:U1|count2[4] ; Divider:U1|count2[28] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.623      ;
; -0.587 ; Divider:U1|count1[7] ; Divider:U1|count1[31] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.622      ;
; -0.587 ; Divider:U1|count1[1] ; Divider:U1|count1[25] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.622      ;
; -0.586 ; Divider:U1|count1[3] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.621      ;
; -0.585 ; Divider:U1|count2[7] ; Divider:U1|count2[31] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.619      ;
; -0.573 ; Divider:U1|count2[1] ; Divider:U1|count2[15] ; cp           ; cp          ; 1.000        ; -0.001     ; 1.604      ;
; -0.571 ; Divider:U1|count2[5] ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.606      ;
; -0.567 ; Divider:U1|count2[6] ; Divider:U1|count2[29] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.601      ;
; -0.567 ; Divider:U1|count1[3] ; Divider:U1|count1[16] ; cp           ; cp          ; 1.000        ; 0.001      ; 1.600      ;
; -0.567 ; Divider:U1|count2[3] ; Divider:U1|count2[26] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.601      ;
; -0.566 ; Divider:U1|count1[5] ; Divider:U1|count1[28] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.601      ;
; -0.564 ; Divider:U1|count1[6] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.598      ;
; -0.556 ; Divider:U1|count1[4] ; Divider:U1|count1[27] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.591      ;
; -0.555 ; Divider:U1|count1[2] ; Divider:U1|count1[25] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.590      ;
; -0.555 ; Divider:U1|count2[1] ; Divider:U1|count2[24] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.589      ;
; -0.554 ; Divider:U1|count2[4] ; Divider:U1|count2[27] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.588      ;
; -0.552 ; Divider:U1|count1[7] ; Divider:U1|count1[30] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.587      ;
; -0.552 ; Divider:U1|count1[1] ; Divider:U1|count1[24] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.587      ;
; -0.551 ; Divider:U1|count2[0] ; Divider:U1|count1[15] ; cp           ; cp          ; 1.000        ; 0.001      ; 1.584      ;
; -0.551 ; Divider:U1|count2[0] ; Divider:U1|count1[23] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.586      ;
; -0.551 ; Divider:U1|count1[3] ; Divider:U1|count1[26] ; cp           ; cp          ; 1.000        ; 0.003      ; 1.586      ;
; -0.550 ; Divider:U1|count2[7] ; Divider:U1|count2[30] ; cp           ; cp          ; 1.000        ; 0.002      ; 1.584      ;
+--------+----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_10:U4|Cy'                                                                                         ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.340 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.692      ;
; 0.383 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.649      ;
; 0.422 ; Count_6:U5|Nout[1] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.610      ;
; 0.429 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.603      ;
; 0.457 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.575      ;
; 0.494 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.538      ;
; 0.495 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.537      ;
; 0.505 ; Count_6:U5|Nout[2] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.527      ;
; 0.509 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.516      ;
; 0.575 ; Count_6:U5|Nout[0] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.457      ;
; 0.624 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.407      ;
; 0.627 ; Count_6:U5|Nout[3] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_10:U6|Cy'                                                                                         ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.348 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.684      ;
; 0.389 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.643      ;
; 0.405 ; Count_6:U7|Nout[2] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.627      ;
; 0.413 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.619      ;
; 0.417 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.615      ;
; 0.418 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.614      ;
; 0.463 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.569      ;
; 0.498 ; Count_6:U7|Nout[0] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.534      ;
; 0.500 ; Count_6:U7|Nout[1] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.532      ;
; 0.506 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.524      ;
; 0.622 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.410      ;
; 0.623 ; Count_6:U7|Nout[3] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.409      ;
; 0.623 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.409      ;
; 0.624 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_6:U7|Cy'                                                                                          ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.412 ; Count_10:U8|Nout[3] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.620      ;
; 0.417 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.615      ;
; 0.420 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.612      ;
; 0.420 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.612      ;
; 0.493 ; Count_10:U8|Nout[1] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.539      ;
; 0.498 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.534      ;
; 0.503 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.529      ;
; 0.512 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.518      ;
; 0.581 ; Count_10:U8|Nout[2] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.451      ;
; 0.614 ; Count_10:U8|Nout[0] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.418      ;
; 0.614 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.418      ;
; 0.617 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.415      ;
; 0.620 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.412      ;
; 0.641 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Divider:U1|fout1'                                                                                             ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.415 ; Count_10:U2|Nout[2] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.617      ;
; 0.423 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.609      ;
; 0.423 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.609      ;
; 0.424 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.608      ;
; 0.475 ; Count_10:U2|Nout[1] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.557      ;
; 0.501 ; Count_10:U2|Nout[3] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.531      ;
; 0.506 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.526      ;
; 0.510 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.522      ;
; 0.624 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.408      ;
; 0.627 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.404      ;
; 0.628 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; Count_10:U2|Nout[0] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_10:U8|Cy'                                                                                           ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.427 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.605      ;
; 0.437 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.595      ;
; 0.504 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.528      ;
; 0.506 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.526      ;
; 0.509 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.521      ;
; 0.625 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.407      ;
; 0.629 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.403      ;
; 0.632 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_10:U2|Cy'                                                                                           ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.433 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.599      ;
; 0.496 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.536      ;
; 0.501 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.531      ;
; 0.502 ; Count_10:U3|Nout[2] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.529      ;
; 0.506 ; Count_10:U3|Nout[1] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.526      ;
; 0.510 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.521      ;
; 0.547 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.485      ;
; 0.549 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.483      ;
; 0.551 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.481      ;
; 0.551 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.481      ;
; 0.552 ; Count_10:U3|Nout[3] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.480      ;
; 0.577 ; Count_10:U3|Nout[0] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.455      ;
; 0.665 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_10:U3|Cy'                                                                                           ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.433 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.599      ;
; 0.465 ; Count_10:U4|Nout[3] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.567      ;
; 0.493 ; Count_10:U4|Nout[1] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.539      ;
; 0.498 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.534      ;
; 0.500 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.532      ;
; 0.507 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; Count_10:U4|Nout[2] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.524      ;
; 0.510 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.522      ;
; 0.624 ; Count_10:U4|Nout[0] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.408      ;
; 0.626 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.406      ;
; 0.629 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.403      ;
; 0.635 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Count_6:U5|Cy'                                                                                          ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.485 ; Count_10:U6|Nout[1] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.547      ;
; 0.492 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.540      ;
; 0.494 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.538      ;
; 0.496 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.536      ;
; 0.496 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.536      ;
; 0.513 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.519      ;
; 0.514 ; Count_10:U6|Nout[2] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.517      ;
; 0.542 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.490      ;
; 0.543 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.489      ;
; 0.552 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.480      ;
; 0.552 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.480      ;
; 0.572 ; Count_10:U6|Nout[0] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.460      ;
; 0.632 ; Count_10:U6|Nout[3] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Divider:U1|fout2'                                                                                           ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.511 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.521      ;
; 0.633 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.399      ;
; 0.636 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_8:U10|cnt[2] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cp'                                                                                                            ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+
; -1.460 ; Divider:U1|fout1      ; Divider:U1|fout1      ; Divider:U1|fout1 ; cp          ; 0.000        ; 1.534      ; 0.367      ;
; -1.458 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; 0.000        ; 1.532      ; 0.367      ;
; -0.960 ; Divider:U1|fout1      ; Divider:U1|fout1      ; Divider:U1|fout1 ; cp          ; -0.500       ; 1.534      ; 0.367      ;
; -0.958 ; Divider:U1|fout2      ; Divider:U1|fout2      ; Divider:U1|fout2 ; cp          ; -0.500       ; 1.532      ; 0.367      ;
; 0.243  ; Divider:U1|count2[31] ; Divider:U1|count2[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; Divider:U1|count1[31] ; Divider:U1|count1[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; Divider:U1|count2[16] ; Divider:U1|count2[16] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; Divider:U1|count1[9]  ; Divider:U1|count1[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; Divider:U1|count2[4]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Divider:U1|count2[7]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Divider:U1|count2[1]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:U1|count2[17] ; Divider:U1|count2[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:U1|count1[17] ; Divider:U1|count1[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Divider:U1|count2[0]  ; Divider:U1|count2[0]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[9]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[11] ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[18] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[25] ; Divider:U1|count2[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count2[27] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count1[1]  ; Divider:U1|count1[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count1[2]  ; Divider:U1|count1[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count1[18] ; Divider:U1|count1[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count1[25] ; Divider:U1|count1[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Divider:U1|count1[27] ; Divider:U1|count1[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; Divider:U1|count2[20] ; Divider:U1|count2[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count2[23] ; Divider:U1|count2[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count2[29] ; Divider:U1|count2[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count2[30] ; Divider:U1|count2[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[4]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[7]  ; Divider:U1|count1[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[20] ; Divider:U1|count1[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[23] ; Divider:U1|count1[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[29] ; Divider:U1|count1[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Divider:U1|count1[30] ; Divider:U1|count1[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; Divider:U1|count2[8]  ; Divider:U1|count2[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; Divider:U1|count2[3]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Divider:U1|count2[6]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Divider:U1|count1[5]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; Divider:U1|count2[19] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count2[24] ; Divider:U1|count2[24] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count2[26] ; Divider:U1|count2[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count1[8]  ; Divider:U1|count1[8]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count1[10] ; Divider:U1|count1[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count1[19] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count1[24] ; Divider:U1|count1[24] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Divider:U1|count1[26] ; Divider:U1|count1[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Divider:U1|count2[21] ; Divider:U1|count2[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count2[22] ; Divider:U1|count2[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count2[28] ; Divider:U1|count2[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count1[12] ; Divider:U1|count1[12] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count1[21] ; Divider:U1|count1[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count1[22] ; Divider:U1|count1[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Divider:U1|count1[28] ; Divider:U1|count1[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.524      ;
; 0.448  ; Divider:U1|count2[0]  ; Divider:U1|count1[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.600      ;
; 0.493  ; Divider:U1|count2[16] ; Divider:U1|count2[17] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; Divider:U1|count1[3]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; Divider:U1|count1[1]  ; Divider:U1|count1[2]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Divider:U1|count1[9]  ; Divider:U1|count1[10] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; Divider:U1|count2[17] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Divider:U1|count1[17] ; Divider:U1|count1[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; Divider:U1|count2[0]  ; Divider:U1|count2[1]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count2[18] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count2[25] ; Divider:U1|count2[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count1[18] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count1[25] ; Divider:U1|count1[26] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count2[27] ; Divider:U1|count2[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Divider:U1|count1[27] ; Divider:U1|count1[28] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; Divider:U1|count2[30] ; Divider:U1|count2[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count1[30] ; Divider:U1|count1[31] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count2[29] ; Divider:U1|count2[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count1[29] ; Divider:U1|count1[30] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count1[4]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count2[20] ; Divider:U1|count2[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Divider:U1|count1[20] ; Divider:U1|count1[21] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.651      ;
; 0.506  ; Divider:U1|count2[8]  ; Divider:U1|count2[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.658      ;
; 0.509  ; Divider:U1|count2[3]  ; Divider:U1|count2[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Divider:U1|count2[6]  ; Divider:U1|count2[7]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; Divider:U1|count1[8]  ; Divider:U1|count1[9]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count2[24] ; Divider:U1|count2[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count2[26] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count1[24] ; Divider:U1|count1[25] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count1[26] ; Divider:U1|count1[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count2[19] ; Divider:U1|count2[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; Divider:U1|count1[19] ; Divider:U1|count1[20] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; Divider:U1|count2[22] ; Divider:U1|count2[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Divider:U1|count2[28] ; Divider:U1|count2[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Divider:U1|count1[22] ; Divider:U1|count1[23] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Divider:U1|count1[28] ; Divider:U1|count1[29] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Divider:U1|count2[21] ; Divider:U1|count2[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; Divider:U1|count1[21] ; Divider:U1|count1[22] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.664      ;
; 0.528  ; Divider:U1|count2[16] ; Divider:U1|count2[18] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; Divider:U1|count1[3]  ; Divider:U1|count1[5]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; Divider:U1|count2[4]  ; Divider:U1|count2[6]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Divider:U1|count2[1]  ; Divider:U1|count2[3]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; Divider:U1|count2[17] ; Divider:U1|count2[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; Divider:U1|count1[17] ; Divider:U1|count1[19] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; Divider:U1|count2[9]  ; Divider:U1|count2[11] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Divider:U1|count1[2]  ; Divider:U1|count1[4]  ; cp               ; cp          ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Divider:U1|count2[25] ; Divider:U1|count2[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Divider:U1|count1[25] ; Divider:U1|count1[27] ; cp               ; cp          ; 0.000        ; 0.000      ; 0.685      ;
+--------+-----------------------+-----------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_10:U2|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.303 ; Count_10:U3|Nout[0] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.455      ;
; 0.328 ; Count_10:U3|Nout[3] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.485      ;
; 0.369 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[2] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Count_10:U3|Nout[1] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; Count_10:U3|Nout[1] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[0] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Count_10:U3|Nout[2] ; Count_10:U3|Cy      ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Count_10:U3|Nout[2] ; Count_10:U3|Nout[3] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; Count_10:U3|Nout[0] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.536      ;
; 0.447 ; Count_10:U3|Nout[3] ; Count_10:U3|Nout[1] ; Count_10:U2|Cy ; Count_10:U2|Cy ; 0.000        ; 0.000      ; 0.599      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_10:U3|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Count_10:U4|Nout[3] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; Count_10:U4|Nout[0] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.408      ;
; 0.370 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Count_10:U4|Nout[2] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[2] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Count_10:U4|Nout[2] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.525      ;
; 0.380 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[0] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; Count_10:U4|Nout[1] ; Count_10:U4|Nout[3] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; Count_10:U4|Nout[1] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.539      ;
; 0.415 ; Count_10:U4|Nout[3] ; Count_10:U4|Cy      ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.567      ;
; 0.447 ; Count_10:U4|Nout[0] ; Count_10:U4|Nout[1] ; Count_10:U3|Cy ; Count_10:U3|Cy ; 0.000        ; 0.000      ; 0.599      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_10:U4|Cy'                                                                                          ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; Count_6:U5|Nout[3] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; Count_6:U5|Nout[3] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.408      ;
; 0.305 ; Count_6:U5|Nout[0] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.457      ;
; 0.364 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; Count_6:U5|Nout[2] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.527      ;
; 0.385 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[2] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[1] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.538      ;
; 0.423 ; Count_6:U5|Nout[2] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.575      ;
; 0.451 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[0] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.603      ;
; 0.458 ; Count_6:U5|Nout[1] ; Count_6:U5|Cy      ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.610      ;
; 0.497 ; Count_6:U5|Nout[0] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.649      ;
; 0.540 ; Count_6:U5|Nout[1] ; Count_6:U5|Nout[3] ; Count_10:U4|Cy ; Count_10:U4|Cy ; 0.000        ; 0.000      ; 0.692      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_10:U6|Cy'                                                                                          ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; Count_6:U7|Nout[3] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Count_6:U7|Nout[3] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.410      ;
; 0.372 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.526      ;
; 0.380 ; Count_6:U7|Nout[1] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; Count_6:U7|Nout[0] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.534      ;
; 0.417 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.569      ;
; 0.462 ; Count_6:U7|Nout[0] ; Count_6:U7|Nout[2] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[1] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.615      ;
; 0.467 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[0] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.619      ;
; 0.475 ; Count_6:U7|Nout[2] ; Count_6:U7|Cy      ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.627      ;
; 0.491 ; Count_6:U7|Nout[1] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.643      ;
; 0.532 ; Count_6:U7|Nout[2] ; Count_6:U7|Nout[3] ; Count_10:U6|Cy ; Count_10:U6|Cy ; 0.000        ; 0.000      ; 0.684      ;
+-------+--------------------+--------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_10:U8|Cy'                                                                                            ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+
; 0.215 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.407      ;
; 0.369 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[2] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; Count_10:U9|Nout[1] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Count_10:U9|Nout[0] ; Count_10:U9|Nout[3] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.528      ;
; 0.443 ; Count_10:U9|Nout[3] ; Count_10:U9|Nout[1] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.595      ;
; 0.453 ; Count_10:U9|Nout[2] ; Count_10:U9|Nout[0] ; Count_10:U8|Cy ; Count_10:U8|Cy ; 0.000        ; 0.000      ; 0.605      ;
+-------+---------------------+---------------------+----------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_6:U5|Cy'                                                                                           ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; Count_10:U6|Nout[3] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.400      ;
; 0.308 ; Count_10:U6|Nout[0] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.460      ;
; 0.328 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.480      ;
; 0.337 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.490      ;
; 0.365 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Count_10:U6|Nout[3] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Count_10:U6|Nout[2] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Count_10:U6|Nout[2] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.519      ;
; 0.384 ; Count_10:U6|Nout[1] ; Count_10:U6|Nout[0] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[1] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[3] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; Count_10:U6|Nout[0] ; Count_10:U6|Nout[2] ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.540      ;
; 0.395 ; Count_10:U6|Nout[1] ; Count_10:U6|Cy      ; Count_6:U5|Cy ; Count_6:U5|Cy ; 0.000        ; 0.000      ; 0.547      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Count_6:U7|Cy'                                                                                           ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.391      ;
; 0.260 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.415      ;
; 0.266 ; Count_10:U8|Nout[0] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.418      ;
; 0.266 ; Count_10:U8|Nout[0] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.418      ;
; 0.299 ; Count_10:U8|Nout[2] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.451      ;
; 0.366 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[2] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; Count_10:U8|Nout[1] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.539      ;
; 0.460 ; Count_10:U8|Nout[3] ; Count_10:U8|Nout[1] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; Count_10:U8|Nout[1] ; Count_10:U8|Nout[3] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.612      ;
; 0.463 ; Count_10:U8|Nout[2] ; Count_10:U8|Nout[0] ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.615      ;
; 0.468 ; Count_10:U8|Nout[3] ; Count_10:U8|Cy      ; Count_6:U7|Cy ; Count_6:U7|Cy ; 0.000        ; 0.000      ; 0.620      ;
+-------+---------------------+---------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Divider:U1|fout1'                                                                                              ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; Count_10:U2|Nout[0] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.408      ;
; 0.370 ; Count_10:U2|Nout[0] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[2] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; Count_10:U2|Nout[3] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.405 ; Count_10:U2|Nout[1] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.557      ;
; 0.456 ; Count_10:U2|Nout[1] ; Count_10:U2|Nout[3] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; Count_10:U2|Nout[3] ; Count_10:U2|Nout[1] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; Count_10:U2|Nout[2] ; Count_10:U2|Nout[0] ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.609      ;
; 0.465 ; Count_10:U2|Nout[2] ; Count_10:U2|Cy      ; Divider:U1|fout1 ; Divider:U1|fout1 ; 0.000        ; 0.000      ; 0.617      ;
+-------+---------------------+---------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Divider:U1|fout2'                                                                                            ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; Count_8:U10|cnt[2] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[0] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[1] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; Count_8:U10|cnt[0] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.399      ;
; 0.369 ; Count_8:U10|cnt[1] ; Count_8:U10|cnt[2] ; Divider:U1|fout2 ; Divider:U1|fout2 ; 0.000        ; 0.000      ; 0.521      ;
+-------+--------------------+--------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cp'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cp    ; Rise       ; cp                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cp    ; Rise       ; Divider:U1|count2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cp    ; Rise       ; Divider:U1|count2[26] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_10:U2|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; Count_10:U3|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U2|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U2|Cy ; Rise       ; U3|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U2|Cy ; Rise       ; U3|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_10:U3|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; Count_10:U4|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U3|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U3|Cy ; Rise       ; U4|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U3|Cy ; Rise       ; U4|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_10:U4|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Cy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Cy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; Count_6:U5|Nout[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U4|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U4|Cy ; Rise       ; U5|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U4|Cy ; Rise       ; U5|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_10:U6|Cy'                                                                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Cy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Cy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; Count_6:U7|Nout[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U6|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U6|Cy ; Rise       ; U7|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U6|Cy ; Rise       ; U7|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+----------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_6:U5|Cy'                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; Count_10:U6|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U5|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U5|Cy ; Rise       ; U6|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U5|Cy ; Rise       ; U6|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_6:U7|Cy'                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Cy         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; Count_10:U8|Nout[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U7|Cy~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Cy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_6:U7|Cy ; Rise       ; U8|Nout[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_6:U7|Cy ; Rise       ; U8|Nout[3]|clk         ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Divider:U1|fout1'                                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Cy            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Cy            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; Count_10:U2|Nout[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U1|fout1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Cy|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Cy|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout1 ; Rise       ; U2|Nout[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout1 ; Rise       ; U2|Nout[3]|clk            ;
+--------+--------------+----------------+------------------+------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Count_10:U8|Cy'                                                              ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; Count_10:U9|Nout[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U8|Cy|regout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U8|Cy|regout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count_10:U8|Cy ; Rise       ; U9|Nout[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count_10:U8|Cy ; Rise       ; U9|Nout[3]|clk      ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Divider:U1|fout2'                                                             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; Count_8:U10|cnt[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U10|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U10|cnt[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:U1|fout2 ; Rise       ; U1|fout2|regout    ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; 2.759 ; 2.759 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; 2.950 ; 2.950 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; 2.956 ; 2.956 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; 3.380 ; 3.380 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; 3.944 ; 3.944 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; 3.183 ; 3.183 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; 3.362 ; 3.362 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; 2.484 ; 2.484 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; -2.586 ; -2.586 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; -2.692 ; -2.692 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; -2.807 ; -2.807 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; -2.915 ; -2.915 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; -3.694 ; -3.694 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; -2.914 ; -2.914 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; -3.103 ; -3.103 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; -2.343 ; -2.343 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 5.229 ; 5.229 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 5.106 ; 5.106 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 5.110 ; 5.110 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 5.104 ; 5.104 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 5.206 ; 5.206 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 5.219 ; 5.219 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 5.092 ; 5.092 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 5.229 ; 5.229 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 5.347 ; 5.347 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 5.225 ; 5.225 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 5.225 ; 5.225 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 5.214 ; 5.214 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 5.323 ; 5.323 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 5.337 ; 5.337 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 5.199 ; 5.199 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 5.347 ; 5.347 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 4.853 ; 4.853 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 4.731 ; 4.731 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 4.731 ; 4.731 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 4.720 ; 4.720 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 4.829 ; 4.829 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 4.843 ; 4.843 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 4.705 ; 4.705 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 4.853 ; 4.853 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 5.931 ; 5.931 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 5.809 ; 5.809 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 5.809 ; 5.809 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 5.798 ; 5.798 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 5.907 ; 5.907 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 5.921 ; 5.921 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 5.783 ; 5.783 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 5.931 ; 5.931 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 4.870 ; 4.870 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 4.748 ; 4.748 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 4.748 ; 4.748 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 4.737 ; 4.737 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 4.847 ; 4.847 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 4.860 ; 4.860 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 4.725 ; 4.725 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 4.870 ; 4.870 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 6.219 ; 6.219 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 6.097 ; 6.097 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 6.097 ; 6.097 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 6.086 ; 6.086 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 6.195 ; 6.195 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 6.209 ; 6.209 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 6.071 ; 6.071 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 6.219 ; 6.219 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 5.719 ; 5.719 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 5.596 ; 5.596 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 5.600 ; 5.600 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 5.594 ; 5.594 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 5.696 ; 5.696 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 5.709 ; 5.709 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 5.582 ; 5.582 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 5.719 ; 5.719 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 5.690 ; 5.690 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 5.567 ; 5.567 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 5.567 ; 5.567 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 5.561 ; 5.561 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 5.665 ; 5.665 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 5.679 ; 5.679 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 5.549 ; 5.549 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 5.690 ; 5.690 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 5.714 ; 5.714 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 5.591 ; 5.591 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 5.595 ; 5.595 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 5.589 ; 5.589 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 5.691 ; 5.691 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 5.704 ; 5.704 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 5.577 ; 5.577 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 5.714 ; 5.714 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 4.256 ; 4.256 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 4.067 ; 4.067 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 4.117 ; 4.117 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 4.254 ; 4.254 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 4.256 ; 4.256 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 3.907 ; 3.907 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 3.941 ; 3.941 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 3.941 ; 3.941 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 3.923 ; 3.923 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 4.572 ; 4.572 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 4.598 ; 4.598 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 4.598 ; 4.598 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 4.587 ; 4.587 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 4.696 ; 4.696 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 4.710 ; 4.710 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 4.572 ; 4.572 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 4.720 ; 4.720 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 4.258 ; 4.258 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 4.272 ; 4.272 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 4.276 ; 4.276 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 4.270 ; 4.270 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 4.372 ; 4.372 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 4.385 ; 4.385 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 4.258 ; 4.258 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 4.395 ; 4.395 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 4.470 ; 4.470 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 4.493 ; 4.493 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 4.493 ; 4.493 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 4.482 ; 4.482 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 4.592 ; 4.592 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 4.605 ; 4.605 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 4.470 ; 4.470 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 4.615 ; 4.615 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 5.603 ; 5.603 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 5.626 ; 5.626 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 5.626 ; 5.626 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 5.615 ; 5.615 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 5.725 ; 5.725 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 5.738 ; 5.738 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 5.603 ; 5.603 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 5.748 ; 5.748 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 4.619 ; 4.619 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 4.637 ; 4.637 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 4.637 ; 4.637 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 4.631 ; 4.631 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 4.735 ; 4.735 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 4.749 ; 4.749 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 4.619 ; 4.619 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 4.760 ; 4.760 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 5.608 ; 5.608 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 5.626 ; 5.626 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 5.626 ; 5.626 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 5.620 ; 5.620 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 5.724 ; 5.724 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 5.738 ; 5.738 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 5.608 ; 5.608 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 5.749 ; 5.749 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 4.986 ; 4.986 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 5.009 ; 5.009 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 5.009 ; 5.009 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 4.998 ; 4.998 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 5.108 ; 5.108 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 5.121 ; 5.121 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 4.986 ; 4.986 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 5.131 ; 5.131 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 5.323 ; 5.323 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 5.346 ; 5.346 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 5.346 ; 5.346 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 5.335 ; 5.335 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 5.445 ; 5.445 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 5.458 ; 5.458 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 5.323 ; 5.323 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 5.468 ; 5.468 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 4.037 ; 4.037 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 4.060 ; 4.060 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 4.060 ; 4.060 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 4.049 ; 4.049 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 4.159 ; 4.159 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 4.172 ; 4.172 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 4.037 ; 4.037 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 4.182 ; 4.182 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 3.574 ; 3.574 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 3.749 ; 3.749 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 3.736 ; 3.736 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 3.878 ; 3.878 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 3.886 ; 3.886 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 3.574 ; 3.574 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 3.609 ; 3.609 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 3.638 ; 3.638 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 3.610 ; 3.610 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+----------+--------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -4.062   ; -2.687 ; N/A      ; N/A     ; -1.941              ;
;  Count_10:U2|Cy   ; -0.753   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_10:U3|Cy   ; -0.714   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_10:U4|Cy   ; -0.990   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_10:U6|Cy   ; -0.971   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_10:U8|Cy   ; -0.788   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_6:U5|Cy    ; -0.523   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Count_6:U7|Cy    ; -0.809   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Divider:U1|fout1 ; -0.802   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  Divider:U1|fout2 ; -0.487   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  cp               ; -4.062   ; -2.687 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS   ; -212.27  ; -5.373 ; 0.0      ; 0.0     ; -160.729            ;
;  Count_10:U2|Cy   ; -2.630   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Count_10:U3|Cy   ; -2.718   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Count_10:U4|Cy   ; -3.462   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Count_10:U6|Cy   ; -4.219   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Count_10:U8|Cy   ; -2.471   ; 0.000  ; N/A      ; N/A     ; -5.936              ;
;  Count_6:U5|Cy    ; -2.558   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Count_6:U7|Cy    ; -3.574   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Divider:U1|fout1 ; -3.504   ; 0.000  ; N/A      ; N/A     ; -7.420              ;
;  Divider:U1|fout2 ; -0.508   ; 0.000  ; N/A      ; N/A     ; -4.452              ;
;  cp               ; -186.626 ; -5.373 ; N/A      ; N/A     ; -98.401             ;
+-------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; 5.961 ; 5.961 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; 6.173 ; 6.173 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; 6.533 ; 6.533 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; 7.808 ; 7.808 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; 8.370 ; 8.370 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; 6.760 ; 6.760 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; 7.419 ; 7.419 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; 5.370 ; 5.370 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; S6        ; Count_10:U2|Cy   ; -2.586 ; -2.586 ; Rise       ; Count_10:U2|Cy   ;
; S6        ; Count_10:U3|Cy   ; -2.692 ; -2.692 ; Rise       ; Count_10:U3|Cy   ;
; S6        ; Count_10:U4|Cy   ; -2.807 ; -2.807 ; Rise       ; Count_10:U4|Cy   ;
; S6        ; Count_10:U6|Cy   ; -2.915 ; -2.915 ; Rise       ; Count_10:U6|Cy   ;
; S6        ; Count_10:U8|Cy   ; -3.694 ; -3.694 ; Rise       ; Count_10:U8|Cy   ;
; S6        ; Count_6:U5|Cy    ; -2.914 ; -2.914 ; Rise       ; Count_6:U5|Cy    ;
; S6        ; Count_6:U7|Cy    ; -3.103 ; -3.103 ; Rise       ; Count_6:U7|Cy    ;
; S6        ; Divider:U1|fout1 ; -2.343 ; -2.343 ; Rise       ; Divider:U1|fout1 ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 13.528 ; 13.528 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 13.140 ; 13.140 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 13.142 ; 13.142 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 13.136 ; 13.136 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 13.500 ; 13.500 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 13.528 ; 13.528 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 13.129 ; 13.129 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 13.524 ; 13.524 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 14.009 ; 14.009 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 13.628 ; 13.628 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 13.630 ; 13.630 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 13.620 ; 13.620 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 13.989 ; 13.989 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 14.009 ; 14.009 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 13.606 ; 13.606 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 14.006 ; 14.006 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 12.307 ; 12.307 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 11.926 ; 11.926 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 11.928 ; 11.928 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 11.918 ; 11.918 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 12.287 ; 12.287 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 12.307 ; 12.307 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 11.904 ; 11.904 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 12.304 ; 12.304 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 15.764 ; 15.764 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 15.383 ; 15.383 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 15.385 ; 15.385 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 15.375 ; 15.375 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 15.744 ; 15.744 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 15.764 ; 15.764 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 15.361 ; 15.361 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 15.761 ; 15.761 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 13.377 ; 13.377 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 12.995 ; 12.995 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 12.998 ; 12.998 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 12.984 ; 12.984 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 13.355 ; 13.355 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 13.377 ; 13.377 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 12.974 ; 12.974 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 13.373 ; 13.373 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 16.702 ; 16.702 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 16.321 ; 16.321 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 16.323 ; 16.323 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 16.313 ; 16.313 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 16.682 ; 16.682 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 16.702 ; 16.702 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 16.299 ; 16.299 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 16.699 ; 16.699 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 15.237 ; 15.237 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 14.849 ; 14.849 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 14.851 ; 14.851 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 14.845 ; 14.845 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 15.209 ; 15.209 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 15.237 ; 15.237 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 14.838 ; 14.838 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 15.233 ; 15.233 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 14.885 ; 14.885 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 14.395 ; 14.395 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 14.466 ; 14.466 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 14.496 ; 14.496 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 14.821 ; 14.821 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 14.885 ; 14.885 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 14.482 ; 14.482 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 14.883 ; 14.883 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 16.109 ; 16.109 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 15.721 ; 15.721 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 15.723 ; 15.723 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 15.717 ; 15.717 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 16.081 ; 16.081 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 16.109 ; 16.109 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 15.710 ; 15.710 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 16.105 ; 16.105 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 11.036 ; 11.036 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 10.796 ; 10.796 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 10.705 ; 10.705 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 11.036 ; 11.036 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 11.034 ; 11.034 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 9.905  ; 9.905  ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 10.046 ; 10.046 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 10.099 ; 10.099 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 10.079 ; 10.079 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; LED_SEG[*]  ; Count_10:U2|Cy   ; 4.572 ; 4.572 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[0] ; Count_10:U2|Cy   ; 4.598 ; 4.598 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[1] ; Count_10:U2|Cy   ; 4.598 ; 4.598 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[2] ; Count_10:U2|Cy   ; 4.587 ; 4.587 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[3] ; Count_10:U2|Cy   ; 4.696 ; 4.696 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[4] ; Count_10:U2|Cy   ; 4.710 ; 4.710 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[5] ; Count_10:U2|Cy   ; 4.572 ; 4.572 ; Rise       ; Count_10:U2|Cy   ;
;  LED_SEG[6] ; Count_10:U2|Cy   ; 4.720 ; 4.720 ; Rise       ; Count_10:U2|Cy   ;
; LED_SEG[*]  ; Count_10:U3|Cy   ; 4.258 ; 4.258 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[0] ; Count_10:U3|Cy   ; 4.272 ; 4.272 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[1] ; Count_10:U3|Cy   ; 4.276 ; 4.276 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[2] ; Count_10:U3|Cy   ; 4.270 ; 4.270 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[3] ; Count_10:U3|Cy   ; 4.372 ; 4.372 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[4] ; Count_10:U3|Cy   ; 4.385 ; 4.385 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[5] ; Count_10:U3|Cy   ; 4.258 ; 4.258 ; Rise       ; Count_10:U3|Cy   ;
;  LED_SEG[6] ; Count_10:U3|Cy   ; 4.395 ; 4.395 ; Rise       ; Count_10:U3|Cy   ;
; LED_SEG[*]  ; Count_10:U4|Cy   ; 4.470 ; 4.470 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[0] ; Count_10:U4|Cy   ; 4.493 ; 4.493 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[1] ; Count_10:U4|Cy   ; 4.493 ; 4.493 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[2] ; Count_10:U4|Cy   ; 4.482 ; 4.482 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[3] ; Count_10:U4|Cy   ; 4.592 ; 4.592 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[4] ; Count_10:U4|Cy   ; 4.605 ; 4.605 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[5] ; Count_10:U4|Cy   ; 4.470 ; 4.470 ; Rise       ; Count_10:U4|Cy   ;
;  LED_SEG[6] ; Count_10:U4|Cy   ; 4.615 ; 4.615 ; Rise       ; Count_10:U4|Cy   ;
; LED_SEG[*]  ; Count_10:U6|Cy   ; 5.603 ; 5.603 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[0] ; Count_10:U6|Cy   ; 5.626 ; 5.626 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[1] ; Count_10:U6|Cy   ; 5.626 ; 5.626 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[2] ; Count_10:U6|Cy   ; 5.615 ; 5.615 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[3] ; Count_10:U6|Cy   ; 5.725 ; 5.725 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[4] ; Count_10:U6|Cy   ; 5.738 ; 5.738 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[5] ; Count_10:U6|Cy   ; 5.603 ; 5.603 ; Rise       ; Count_10:U6|Cy   ;
;  LED_SEG[6] ; Count_10:U6|Cy   ; 5.748 ; 5.748 ; Rise       ; Count_10:U6|Cy   ;
; LED_SEG[*]  ; Count_10:U8|Cy   ; 4.619 ; 4.619 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[0] ; Count_10:U8|Cy   ; 4.637 ; 4.637 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[1] ; Count_10:U8|Cy   ; 4.637 ; 4.637 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[2] ; Count_10:U8|Cy   ; 4.631 ; 4.631 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[3] ; Count_10:U8|Cy   ; 4.735 ; 4.735 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[4] ; Count_10:U8|Cy   ; 4.749 ; 4.749 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[5] ; Count_10:U8|Cy   ; 4.619 ; 4.619 ; Rise       ; Count_10:U8|Cy   ;
;  LED_SEG[6] ; Count_10:U8|Cy   ; 4.760 ; 4.760 ; Rise       ; Count_10:U8|Cy   ;
; LED_SEG[*]  ; Count_6:U5|Cy    ; 5.608 ; 5.608 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[0] ; Count_6:U5|Cy    ; 5.626 ; 5.626 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[1] ; Count_6:U5|Cy    ; 5.626 ; 5.626 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[2] ; Count_6:U5|Cy    ; 5.620 ; 5.620 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[3] ; Count_6:U5|Cy    ; 5.724 ; 5.724 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[4] ; Count_6:U5|Cy    ; 5.738 ; 5.738 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[5] ; Count_6:U5|Cy    ; 5.608 ; 5.608 ; Rise       ; Count_6:U5|Cy    ;
;  LED_SEG[6] ; Count_6:U5|Cy    ; 5.749 ; 5.749 ; Rise       ; Count_6:U5|Cy    ;
; LED_SEG[*]  ; Count_6:U7|Cy    ; 4.986 ; 4.986 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[0] ; Count_6:U7|Cy    ; 5.009 ; 5.009 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[1] ; Count_6:U7|Cy    ; 5.009 ; 5.009 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[2] ; Count_6:U7|Cy    ; 4.998 ; 4.998 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[3] ; Count_6:U7|Cy    ; 5.108 ; 5.108 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[4] ; Count_6:U7|Cy    ; 5.121 ; 5.121 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[5] ; Count_6:U7|Cy    ; 4.986 ; 4.986 ; Rise       ; Count_6:U7|Cy    ;
;  LED_SEG[6] ; Count_6:U7|Cy    ; 5.131 ; 5.131 ; Rise       ; Count_6:U7|Cy    ;
; LED_SEG[*]  ; Divider:U1|fout1 ; 5.323 ; 5.323 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[0] ; Divider:U1|fout1 ; 5.346 ; 5.346 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[1] ; Divider:U1|fout1 ; 5.346 ; 5.346 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[2] ; Divider:U1|fout1 ; 5.335 ; 5.335 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[3] ; Divider:U1|fout1 ; 5.445 ; 5.445 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[4] ; Divider:U1|fout1 ; 5.458 ; 5.458 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[5] ; Divider:U1|fout1 ; 5.323 ; 5.323 ; Rise       ; Divider:U1|fout1 ;
;  LED_SEG[6] ; Divider:U1|fout1 ; 5.468 ; 5.468 ; Rise       ; Divider:U1|fout1 ;
; LED_SEG[*]  ; Divider:U1|fout2 ; 4.037 ; 4.037 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[0] ; Divider:U1|fout2 ; 4.060 ; 4.060 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[1] ; Divider:U1|fout2 ; 4.060 ; 4.060 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[2] ; Divider:U1|fout2 ; 4.049 ; 4.049 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[3] ; Divider:U1|fout2 ; 4.159 ; 4.159 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[4] ; Divider:U1|fout2 ; 4.172 ; 4.172 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[5] ; Divider:U1|fout2 ; 4.037 ; 4.037 ; Rise       ; Divider:U1|fout2 ;
;  LED_SEG[6] ; Divider:U1|fout2 ; 4.182 ; 4.182 ; Rise       ; Divider:U1|fout2 ;
; LED_bit[*]  ; Divider:U1|fout2 ; 3.574 ; 3.574 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[0] ; Divider:U1|fout2 ; 3.749 ; 3.749 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[1] ; Divider:U1|fout2 ; 3.736 ; 3.736 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[2] ; Divider:U1|fout2 ; 3.878 ; 3.878 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[3] ; Divider:U1|fout2 ; 3.886 ; 3.886 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[4] ; Divider:U1|fout2 ; 3.574 ; 3.574 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[5] ; Divider:U1|fout2 ; 3.609 ; 3.609 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[6] ; Divider:U1|fout2 ; 3.638 ; 3.638 ; Rise       ; Divider:U1|fout2 ;
;  LED_bit[7] ; Divider:U1|fout2 ; 3.610 ; 3.610 ; Rise       ; Divider:U1|fout2 ;
+-------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Count_6:U5|Cy    ; Count_6:U5|Cy    ; 19       ; 0        ; 0        ; 0        ;
; Count_6:U7|Cy    ; Count_6:U7|Cy    ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U2|Cy   ; Count_10:U2|Cy   ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U3|Cy   ; Count_10:U3|Cy   ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U4|Cy   ; Count_10:U4|Cy   ; 20       ; 0        ; 0        ; 0        ;
; Count_10:U6|Cy   ; Count_10:U6|Cy   ; 20       ; 0        ; 0        ; 0        ;
; Count_10:U8|Cy   ; Count_10:U8|Cy   ; 15       ; 0        ; 0        ; 0        ;
; cp               ; cp               ; 1567     ; 0        ; 0        ; 0        ;
; Divider:U1|fout1 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout2 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout1 ; Divider:U1|fout1 ; 19       ; 0        ; 0        ; 0        ;
; Divider:U1|fout2 ; Divider:U1|fout2 ; 6        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Count_6:U5|Cy    ; Count_6:U5|Cy    ; 19       ; 0        ; 0        ; 0        ;
; Count_6:U7|Cy    ; Count_6:U7|Cy    ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U2|Cy   ; Count_10:U2|Cy   ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U3|Cy   ; Count_10:U3|Cy   ; 19       ; 0        ; 0        ; 0        ;
; Count_10:U4|Cy   ; Count_10:U4|Cy   ; 20       ; 0        ; 0        ; 0        ;
; Count_10:U6|Cy   ; Count_10:U6|Cy   ; 20       ; 0        ; 0        ; 0        ;
; Count_10:U8|Cy   ; Count_10:U8|Cy   ; 15       ; 0        ; 0        ; 0        ;
; cp               ; cp               ; 1567     ; 0        ; 0        ; 0        ;
; Divider:U1|fout1 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout2 ; cp               ; 1        ; 1        ; 0        ; 0        ;
; Divider:U1|fout1 ; Divider:U1|fout1 ; 19       ; 0        ; 0        ; 0        ;
; Divider:U1|fout2 ; Divider:U1|fout2 ; 6        ; 0        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 269   ; 269  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Nov 26 09:40:13 2022
Info: Command: quartus_sta Run_Watch -c Run_Watch
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Run_Watch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cp cp
    Info (332105): create_clock -period 1.000 -name Divider:U1|fout2 Divider:U1|fout2
    Info (332105): create_clock -period 1.000 -name Count_6:U7|Cy Count_6:U7|Cy
    Info (332105): create_clock -period 1.000 -name Count_10:U6|Cy Count_10:U6|Cy
    Info (332105): create_clock -period 1.000 -name Count_6:U5|Cy Count_6:U5|Cy
    Info (332105): create_clock -period 1.000 -name Count_10:U4|Cy Count_10:U4|Cy
    Info (332105): create_clock -period 1.000 -name Count_10:U3|Cy Count_10:U3|Cy
    Info (332105): create_clock -period 1.000 -name Count_10:U2|Cy Count_10:U2|Cy
    Info (332105): create_clock -period 1.000 -name Divider:U1|fout1 Divider:U1|fout1
    Info (332105): create_clock -period 1.000 -name Count_10:U8|Cy Count_10:U8|Cy
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.062      -186.626 cp 
    Info (332119):    -0.990        -3.462 Count_10:U4|Cy 
    Info (332119):    -0.971        -4.219 Count_10:U6|Cy 
    Info (332119):    -0.809        -3.574 Count_6:U7|Cy 
    Info (332119):    -0.802        -3.504 Divider:U1|fout1 
    Info (332119):    -0.788        -2.471 Count_10:U8|Cy 
    Info (332119):    -0.753        -2.630 Count_10:U2|Cy 
    Info (332119):    -0.714        -2.718 Count_10:U3|Cy 
    Info (332119):    -0.523        -2.558 Count_6:U5|Cy 
    Info (332119):    -0.487        -0.508 Divider:U1|fout2 
Info (332146): Worst-case hold slack is -2.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.687        -5.373 cp 
    Info (332119):     0.499         0.000 Count_10:U2|Cy 
    Info (332119):     0.499         0.000 Count_10:U3|Cy 
    Info (332119):     0.499         0.000 Count_10:U4|Cy 
    Info (332119):     0.499         0.000 Count_10:U6|Cy 
    Info (332119):     0.499         0.000 Count_10:U8|Cy 
    Info (332119):     0.499         0.000 Count_6:U5|Cy 
    Info (332119):     0.499         0.000 Count_6:U7|Cy 
    Info (332119):     0.499         0.000 Divider:U1|fout1 
    Info (332119):     0.499         0.000 Divider:U1|fout2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -98.401 cp 
    Info (332119):    -0.742        -7.420 Count_10:U2|Cy 
    Info (332119):    -0.742        -7.420 Count_10:U3|Cy 
    Info (332119):    -0.742        -7.420 Count_10:U4|Cy 
    Info (332119):    -0.742        -7.420 Count_10:U6|Cy 
    Info (332119):    -0.742        -7.420 Count_6:U5|Cy 
    Info (332119):    -0.742        -7.420 Count_6:U7|Cy 
    Info (332119):    -0.742        -7.420 Divider:U1|fout1 
    Info (332119):    -0.742        -5.936 Count_10:U8|Cy 
    Info (332119):    -0.742        -4.452 Divider:U1|fout2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.890
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.890       -25.896 cp 
    Info (332119):     0.340         0.000 Count_10:U4|Cy 
    Info (332119):     0.348         0.000 Count_10:U6|Cy 
    Info (332119):     0.412         0.000 Count_6:U7|Cy 
    Info (332119):     0.415         0.000 Divider:U1|fout1 
    Info (332119):     0.427         0.000 Count_10:U8|Cy 
    Info (332119):     0.433         0.000 Count_10:U2|Cy 
    Info (332119):     0.433         0.000 Count_10:U3|Cy 
    Info (332119):     0.485         0.000 Count_6:U5|Cy 
    Info (332119):     0.511         0.000 Divider:U1|fout2 
Info (332146): Worst-case hold slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460        -2.918 cp 
    Info (332119):     0.215         0.000 Count_10:U2|Cy 
    Info (332119):     0.215         0.000 Count_10:U3|Cy 
    Info (332119):     0.215         0.000 Count_10:U4|Cy 
    Info (332119):     0.215         0.000 Count_10:U6|Cy 
    Info (332119):     0.215         0.000 Count_10:U8|Cy 
    Info (332119):     0.215         0.000 Count_6:U5|Cy 
    Info (332119):     0.215         0.000 Count_6:U7|Cy 
    Info (332119):     0.215         0.000 Divider:U1|fout1 
    Info (332119):     0.215         0.000 Divider:U1|fout2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -66.380 cp 
    Info (332119):    -0.500        -5.000 Count_10:U2|Cy 
    Info (332119):    -0.500        -5.000 Count_10:U3|Cy 
    Info (332119):    -0.500        -5.000 Count_10:U4|Cy 
    Info (332119):    -0.500        -5.000 Count_10:U6|Cy 
    Info (332119):    -0.500        -5.000 Count_6:U5|Cy 
    Info (332119):    -0.500        -5.000 Count_6:U7|Cy 
    Info (332119):    -0.500        -5.000 Divider:U1|fout1 
    Info (332119):    -0.500        -4.000 Count_10:U8|Cy 
    Info (332119):    -0.500        -3.000 Divider:U1|fout2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4583 megabytes
    Info: Processing ended: Sat Nov 26 09:40:14 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


