Fitter report for OpenMIPS_KIMWENG_sopc
Wed Jan 05 19:11:57 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 05 19:11:57 2022      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; OpenMIPS_KIMWENG_sopc                      ;
; Top-level Entity Name              ; OpenMIPS_KIMWENG_sopc                      ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 8,745 / 114,480 ( 8 % )                    ;
;     Total combinational functions  ; 8,055 / 114,480 ( 7 % )                    ;
;     Dedicated logic registers      ; 3,422 / 114,480 ( 3 % )                    ;
; Total registers                    ; 3422                                       ;
; Total pins                         ; 153 / 529 ( 29 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 2,304 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.11        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  37.8%      ;
;     Processors 5-8         ;  24.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; uart_out         ; Missing drive strength and slew rate ;
; gpio_o[0]        ; Missing drive strength and slew rate ;
; gpio_o[1]        ; Missing drive strength and slew rate ;
; gpio_o[2]        ; Missing drive strength and slew rate ;
; gpio_o[3]        ; Missing drive strength and slew rate ;
; gpio_o[4]        ; Missing drive strength and slew rate ;
; gpio_o[5]        ; Missing drive strength and slew rate ;
; gpio_o[6]        ; Missing drive strength and slew rate ;
; gpio_o[7]        ; Missing drive strength and slew rate ;
; gpio_o[8]        ; Missing drive strength and slew rate ;
; gpio_o[9]        ; Missing drive strength and slew rate ;
; gpio_o[10]       ; Missing drive strength and slew rate ;
; gpio_o[11]       ; Missing drive strength and slew rate ;
; gpio_o[12]       ; Missing drive strength and slew rate ;
; gpio_o[13]       ; Missing drive strength and slew rate ;
; gpio_o[14]       ; Missing drive strength and slew rate ;
; gpio_o[15]       ; Missing drive strength and slew rate ;
; gpio_o[16]       ; Missing drive strength and slew rate ;
; gpio_o[17]       ; Missing drive strength and slew rate ;
; gpio_o[18]       ; Missing drive strength and slew rate ;
; gpio_o[19]       ; Missing drive strength and slew rate ;
; gpio_o[20]       ; Missing drive strength and slew rate ;
; gpio_o[21]       ; Missing drive strength and slew rate ;
; gpio_o[22]       ; Missing drive strength and slew rate ;
; gpio_o[23]       ; Missing drive strength and slew rate ;
; gpio_o[24]       ; Missing drive strength and slew rate ;
; gpio_o[25]       ; Missing drive strength and slew rate ;
; gpio_o[26]       ; Missing drive strength and slew rate ;
; gpio_o[27]       ; Missing drive strength and slew rate ;
; gpio_o[28]       ; Missing drive strength and slew rate ;
; gpio_o[29]       ; Missing drive strength and slew rate ;
; gpio_o[30]       ; Missing drive strength and slew rate ;
; gpio_o[31]       ; Missing drive strength and slew rate ;
; flash_addr_o[0]  ; Missing drive strength and slew rate ;
; flash_addr_o[1]  ; Missing drive strength and slew rate ;
; flash_addr_o[2]  ; Missing drive strength and slew rate ;
; flash_addr_o[3]  ; Missing drive strength and slew rate ;
; flash_addr_o[4]  ; Missing drive strength and slew rate ;
; flash_addr_o[5]  ; Missing drive strength and slew rate ;
; flash_addr_o[6]  ; Missing drive strength and slew rate ;
; flash_addr_o[7]  ; Missing drive strength and slew rate ;
; flash_addr_o[8]  ; Missing drive strength and slew rate ;
; flash_addr_o[9]  ; Missing drive strength and slew rate ;
; flash_addr_o[10] ; Missing drive strength and slew rate ;
; flash_addr_o[11] ; Missing drive strength and slew rate ;
; flash_addr_o[12] ; Missing drive strength and slew rate ;
; flash_addr_o[13] ; Missing drive strength and slew rate ;
; flash_addr_o[14] ; Missing drive strength and slew rate ;
; flash_addr_o[15] ; Missing drive strength and slew rate ;
; flash_addr_o[16] ; Missing drive strength and slew rate ;
; flash_addr_o[17] ; Missing drive strength and slew rate ;
; flash_addr_o[18] ; Missing drive strength and slew rate ;
; flash_addr_o[19] ; Missing drive strength and slew rate ;
; flash_addr_o[20] ; Missing drive strength and slew rate ;
; flash_addr_o[21] ; Missing drive strength and slew rate ;
; flash_addr_o[22] ; Missing drive strength and slew rate ;
; flash_addr_o[23] ; Missing drive strength and slew rate ;
; flash_addr_o[24] ; Missing drive strength and slew rate ;
; flash_addr_o[25] ; Missing drive strength and slew rate ;
; flash_addr_o[26] ; Missing drive strength and slew rate ;
; flash_addr_o[27] ; Missing drive strength and slew rate ;
; flash_addr_o[28] ; Missing drive strength and slew rate ;
; flash_addr_o[29] ; Missing drive strength and slew rate ;
; flash_addr_o[30] ; Missing drive strength and slew rate ;
; flash_addr_o[31] ; Missing drive strength and slew rate ;
; flash_we_o       ; Missing drive strength and slew rate ;
; flash_rst_o      ; Missing drive strength and slew rate ;
; flash_oe_o       ; Missing drive strength and slew rate ;
; flash_ce_o       ; Missing drive strength and slew rate ;
; sdr_clk_o        ; Missing drive strength and slew rate ;
; sdr_cs_n_o       ; Missing drive strength and slew rate ;
; sdr_cke_o        ; Missing drive strength and slew rate ;
; sdr_ras_n_o      ; Missing drive strength and slew rate ;
; sdr_cas_n_o      ; Missing drive strength and slew rate ;
; sdr_we_n_o       ; Missing drive strength and slew rate ;
; sdr_dqm_o[0]     ; Missing drive strength and slew rate ;
; sdr_dqm_o[1]     ; Missing drive strength and slew rate ;
; sdr_dqm_o[2]     ; Missing drive strength and slew rate ;
; sdr_dqm_o[3]     ; Missing drive strength and slew rate ;
; sdr_ba_o[0]      ; Missing drive strength and slew rate ;
; sdr_ba_o[1]      ; Missing drive strength and slew rate ;
; sdr_addr_o[0]    ; Missing drive strength and slew rate ;
; sdr_addr_o[1]    ; Missing drive strength and slew rate ;
; sdr_addr_o[2]    ; Missing drive strength and slew rate ;
; sdr_addr_o[3]    ; Missing drive strength and slew rate ;
; sdr_addr_o[4]    ; Missing drive strength and slew rate ;
; sdr_addr_o[5]    ; Missing drive strength and slew rate ;
; sdr_addr_o[6]    ; Missing drive strength and slew rate ;
; sdr_addr_o[7]    ; Missing drive strength and slew rate ;
; sdr_addr_o[8]    ; Missing drive strength and slew rate ;
; sdr_addr_o[9]    ; Missing drive strength and slew rate ;
; sdr_addr_o[10]   ; Missing drive strength and slew rate ;
; sdr_addr_o[11]   ; Missing drive strength and slew rate ;
; sdr_addr_o[12]   ; Missing drive strength and slew rate ;
; sdr_dq_io[0]     ; Missing drive strength and slew rate ;
; sdr_dq_io[1]     ; Missing drive strength and slew rate ;
; sdr_dq_io[2]     ; Missing drive strength and slew rate ;
; sdr_dq_io[3]     ; Missing drive strength and slew rate ;
; sdr_dq_io[4]     ; Missing drive strength and slew rate ;
; sdr_dq_io[5]     ; Missing drive strength and slew rate ;
; sdr_dq_io[6]     ; Missing drive strength and slew rate ;
; sdr_dq_io[7]     ; Missing drive strength and slew rate ;
; sdr_dq_io[8]     ; Missing drive strength and slew rate ;
; sdr_dq_io[9]     ; Missing drive strength and slew rate ;
; sdr_dq_io[10]    ; Missing drive strength and slew rate ;
; sdr_dq_io[11]    ; Missing drive strength and slew rate ;
; sdr_dq_io[12]    ; Missing drive strength and slew rate ;
; sdr_dq_io[13]    ; Missing drive strength and slew rate ;
; sdr_dq_io[14]    ; Missing drive strength and slew rate ;
; sdr_dq_io[15]    ; Missing drive strength and slew rate ;
; sdr_dq_io[16]    ; Missing drive strength and slew rate ;
; sdr_dq_io[17]    ; Missing drive strength and slew rate ;
; sdr_dq_io[18]    ; Missing drive strength and slew rate ;
; sdr_dq_io[19]    ; Missing drive strength and slew rate ;
; sdr_dq_io[20]    ; Missing drive strength and slew rate ;
; sdr_dq_io[21]    ; Missing drive strength and slew rate ;
; sdr_dq_io[22]    ; Missing drive strength and slew rate ;
; sdr_dq_io[23]    ; Missing drive strength and slew rate ;
; sdr_dq_io[24]    ; Missing drive strength and slew rate ;
; sdr_dq_io[25]    ; Missing drive strength and slew rate ;
; sdr_dq_io[26]    ; Missing drive strength and slew rate ;
; sdr_dq_io[27]    ; Missing drive strength and slew rate ;
; sdr_dq_io[28]    ; Missing drive strength and slew rate ;
; sdr_dq_io[29]    ; Missing drive strength and slew rate ;
; sdr_dq_io[30]    ; Missing drive strength and slew rate ;
; sdr_dq_io[31]    ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11911 ) ; 0.00 % ( 0 / 11911 )       ; 0.00 % ( 0 / 11911 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11911 ) ; 0.00 % ( 0 / 11911 )       ; 0.00 % ( 0 / 11911 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11901 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Desktop/verilog_REAL/OpenMIPS_KIMWENG_sopc/output_files/OpenMIPS_KIMWENG_sopc.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 8,745 / 114,480 ( 8 % )      ;
;     -- Combinational with no register       ; 5323                         ;
;     -- Register only                        ; 690                          ;
;     -- Combinational with a register        ; 2732                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 4715                         ;
;     -- 3 input functions                    ; 2272                         ;
;     -- <=2 input functions                  ; 1068                         ;
;     -- Register only                        ; 690                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 7005                         ;
;     -- arithmetic mode                      ; 1050                         ;
;                                             ;                              ;
; Total registers*                            ; 3,422 / 117,053 ( 3 % )      ;
;     -- Dedicated logic registers            ; 3,422 / 114,480 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 610 / 7,155 ( 9 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 153 / 529 ( 29 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; Global signals                              ; 1                            ;
; M9Ks                                        ; 4 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 2,304 / 3,981,312 ( < 1 % )  ;
; Total block memory implementation bits      ; 36,864 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 1 / 20 ( 5 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%                 ;
; Peak interconnect usage (total/H/V)         ; 33% / 34% / 33%              ;
; Maximum fan-out                             ; 3426                         ;
; Highest non-global fan-out                  ; 2123                         ;
; Total fan-out                               ; 39865                        ;
; Average fan-out                             ; 3.26                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8745 / 114480 ( 8 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 5323                  ; 0                              ;
;     -- Register only                        ; 690                   ; 0                              ;
;     -- Combinational with a register        ; 2732                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 4715                  ; 0                              ;
;     -- 3 input functions                    ; 2272                  ; 0                              ;
;     -- <=2 input functions                  ; 1068                  ; 0                              ;
;     -- Register only                        ; 690                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 7005                  ; 0                              ;
;     -- arithmetic mode                      ; 1050                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3422                  ; 0                              ;
;     -- Dedicated logic registers            ; 3422 / 114480 ( 3 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 610 / 7155 ( 9 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 153                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 2304                  ; 0                              ;
; Total RAM block bits                        ; 36864                 ; 0                              ;
; M9K                                         ; 4 / 432 ( < 1 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 32                    ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 32                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 40000                 ; 5                              ;
;     -- Registered Connections               ; 12434                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 64                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 27                    ; 0                              ;
;     -- Output Ports                         ; 94                    ; 0                              ;
;     -- Bidir Ports                          ; 32                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk             ; Y2    ; 2        ; 0            ; 36           ; 14           ; 3427                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[0] ; AH8   ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[1] ; AF10  ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[2] ; AG10  ; 3        ; 31           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[3] ; AH10  ; 3        ; 31           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[4] ; AF11  ; 3        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[5] ; AG11  ; 3        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[6] ; AH11  ; 3        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; flash_data_i[7] ; AF12  ; 3        ; 33           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[0]       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[10]      ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[11]      ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[12]      ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[13]      ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[14]      ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[15]      ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[1]       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[2]       ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[3]       ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[4]       ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[5]       ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[6]       ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[7]       ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[8]       ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio_i[9]       ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst             ; Y23   ; 5        ; 115          ; 14           ; 7            ; 2123                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; uart_in         ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; flash_addr_o[0]  ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[10] ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[11] ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[12] ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[13] ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[14] ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[15] ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[16] ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[17] ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[18] ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[19] ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[1]  ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[20] ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[21] ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[22] ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[23] ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[24] ; H6    ; 1        ; 0            ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[25] ; AD25  ; 4        ; 100          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[26] ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[27] ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[28] ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[29] ; P26   ; 6        ; 115          ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[2]  ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[30] ; A22   ; 7        ; 89           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[31] ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flash_addr_o[3]  ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[4]  ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[5]  ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[6]  ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[7]  ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[8]  ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[9]  ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_ce_o       ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_oe_o       ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_rst_o      ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_we_o       ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[0]        ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[10]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[11]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[12]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[13]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[14]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[15]       ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[16]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[17]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[18]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[19]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[1]        ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[20]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[21]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[22]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[23]       ; C16   ; 7        ; 62           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[24]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[25]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[26]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[27]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[28]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[29]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[2]        ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[30]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[31]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[3]        ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[4]        ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[5]        ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[6]        ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[7]        ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[8]        ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[9]        ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[0]    ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[10]   ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[11]   ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[12]   ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[1]    ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[2]    ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[3]    ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[4]    ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[5]    ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[6]    ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[7]    ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[8]    ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[9]    ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba_o[0]      ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba_o[1]      ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cas_n_o      ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cke_o        ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_clk_o        ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cs_n_o       ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[0]     ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[1]     ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[2]     ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[3]     ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ras_n_o      ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_we_n_o       ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_out         ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                         ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; sdr_dq_io[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE      ; Use as regular IO        ; flash_addr_o[29]        ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9          ; Use as regular IO        ; gpio_o[23]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 56 ( 30 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 37 / 73 ( 51 % ) ; 2.5V          ; --           ;
; 4        ; 9 / 71 ( 13 % )  ; 2.5V          ; --           ;
; 5        ; 32 / 65 ( 49 % ) ; 2.5V          ; --           ;
; 6        ; 7 / 58 ( 12 % )  ; 2.5V          ; --           ;
; 7        ; 8 / 72 ( 11 % )  ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; flash_addr_o[30]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sdr_dq_io[11]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; sdr_addr_o[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; sdr_cke_o                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sdr_addr_o[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; flash_addr_o[16]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; flash_addr_o[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; flash_addr_o[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; flash_addr_o[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; gpio_o[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; gpio_i[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; gpio_i[14]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; gpio_i[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; gpio_o[16]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; gpio_o[17]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sdr_dq_io[10]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sdr_dq_io[12]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sdr_dq_io[14]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; flash_addr_o[26]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; flash_addr_o[9]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; flash_addr_o[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; flash_addr_o[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; gpio_o[26]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; gpio_i[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; gpio_i[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; gpio_i[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; gpio_i[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; gpio_i[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; gpio_i[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; sdr_dq_io[13]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sdr_dq_io[15]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; flash_addr_o[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; flash_we_o                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; flash_addr_o[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; gpio_i[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; gpio_i[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; gpio_i[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; gpio_i[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; gpio_i[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; flash_addr_o[13]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; flash_addr_o[21]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; flash_addr_o[22]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; flash_addr_o[19]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; gpio_o[28]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; flash_addr_o[25]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; gpio_i[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; gpio_i[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; sdr_clk_o                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; flash_addr_o[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; flash_addr_o[20]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; flash_rst_o                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; flash_addr_o[31]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; flash_addr_o[11]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; flash_data_i[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; flash_data_i[4]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; flash_data_i[7]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; gpio_o[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; gpio_o[29]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; flash_ce_o                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; flash_oe_o                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; flash_data_i[2]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; flash_data_i[5]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; flash_addr_o[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; gpio_o[31]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; flash_addr_o[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; flash_data_i[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; flash_data_i[3]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; flash_data_i[6]                                           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; flash_addr_o[17]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; gpio_o[23]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; gpio_o[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; flash_addr_o[27]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; gpio_o[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; uart_out                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; uart_in                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; gpio_o[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; flash_addr_o[28]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; flash_addr_o[24]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; gpio_o[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; gpio_o[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; gpio_o[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; sdr_dqm_o[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; flash_addr_o[23]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; sdr_dq_io[23]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; sdr_dq_io[17]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; gpio_o[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; gpio_o[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; sdr_dq_io[21]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; sdr_dq_io[22]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; sdr_dq_io[16]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; gpio_o[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; sdr_dq_io[19]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; sdr_dq_io[20]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; sdr_dqm_o[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sdr_addr_o[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; sdr_dq_io[18]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; flash_addr_o[29]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; sdr_dq_io[26]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; sdr_dq_io[27]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; sdr_dq_io[28]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; sdr_ba_o[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sdr_addr_o[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sdr_addr_o[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; sdr_dq_io[25]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; sdr_dq_io[29]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; sdr_cs_n_o                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; sdr_dq_io[31]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; sdr_dqm_o[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sdr_dq_io[7]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; sdr_dq_io[30]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; sdr_dq_io[24]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; sdr_ras_n_o                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; sdr_ba_o[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sdr_addr_o[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; gpio_o[25]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; gpio_o[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; gpio_o[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sdr_dq_io[6]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sdr_dq_io[5]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sdr_dq_io[4]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sdr_dq_io[2]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sdr_addr_o[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; sdr_we_n_o                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; sdr_cas_n_o                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sdr_addr_o[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; gpio_o[24]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sdr_dq_io[3]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sdr_dq_io[1]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sdr_dq_io[0]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; sdr_dqm_o[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sdr_addr_o[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sdr_addr_o[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; gpio_o[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; gpio_o[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; gpio_o[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; gpio_o[19]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; gpio_o[21]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; gpio_o[22]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sdr_dq_io[8]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sdr_dq_io[9]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sdr_addr_o[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sdr_addr_o[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; sdr_addr_o[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; flash_addr_o[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; flash_addr_o[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; flash_addr_o[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; flash_addr_o[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; gpio_o[30]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; gpio_o[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; gpio_o[18]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; gpio_o[20]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                        ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |OpenMIPS_KIMWENG_sopc                                ; 8745 (1)    ; 3422 (0)                  ; 0 (0)         ; 2304        ; 4    ; 8            ; 0       ; 4         ; 153  ; 0            ; 5323 (1)     ; 690 (0)           ; 2732 (0)         ; |OpenMIPS_KIMWENG_sopc                                                                                                                                                     ; work         ;
;    |OpenMIPS:OpenMIPS0|                               ; 5350 (0)    ; 1251 (0)                  ; 0 (0)         ; 2048        ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4088 (0)     ; 7 (0)             ; 1255 (0)         ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0                                                                                                                                  ; work         ;
;       |LLbit_reg:LLbit_reg0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|LLbit_reg:LLbit_reg0                                                                                                             ; work         ;
;       |cp0_reg:cp0_reg0|                              ; 214 (214)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 3 (3)             ; 138 (138)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0                                                                                                                 ; work         ;
;       |ex:ex0|                                        ; 2202 (2123) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2133 (2054)  ; 0 (0)             ; 69 (69)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|ex:ex0                                                                                                                           ; work         ;
;          |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0                                                                                                            ; work         ;
;             |mult_7dt:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                    ; work         ;
;       |ex_mem:ex_mem0|                                ; 816 (816)   ; 382 (382)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (434)    ; 0 (0)             ; 382 (382)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|ex_mem:ex_mem0                                                                                                                   ; work         ;
;       |hazard:hazard0|                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|hazard:hazard0                                                                                                                   ; work         ;
;       |hilo_reg:hilo_reg0|                            ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0                                                                                                               ; work         ;
;       |id:id0|                                        ; 750 (750)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (635)    ; 0 (0)             ; 115 (115)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|id:id0                                                                                                                           ; work         ;
;       |id_ex:id_ex0|                                  ; 244 (244)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 165 (165)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|id_ex:id_ex0                                                                                                                     ; work         ;
;       |if_id:if_id0|                                  ; 110 (110)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 2 (2)             ; 72 (72)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|if_id:if_id0                                                                                                                     ; work         ;
;       |mem:mem0|                                      ; 345 (345)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (341)    ; 0 (0)             ; 4 (4)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|mem:mem0                                                                                                                         ; work         ;
;       |mem_wb:mem_wb0|                                ; 146 (146)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 143 (143)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|mem_wb:mem_wb0                                                                                                                   ; work         ;
;       |pc_reg:pc_reg0|                                ; 196 (196)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 33 (33)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|pc_reg:pc_reg0                                                                                                                   ; work         ;
;       |regfile:regfile0|                              ; 99 (99)     ; 86 (86)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 87 (87)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|regfile:regfile0                                                                                                                 ; work         ;
;          |altsyncram:regs_rtl_0|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_0                                                                                           ; work         ;
;             |altsyncram_mcc1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_0|altsyncram_mcc1:auto_generated                                                            ; work         ;
;          |altsyncram:regs_rtl_1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_1                                                                                           ; work         ;
;             |altsyncram_mcc1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_1|altsyncram_mcc1:auto_generated                                                            ; work         ;
;       |wishbone_buf_if:wishbone_buf_if0|              ; 82 (82)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 68 (68)          ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0                                                                                                 ; work         ;
;       |wishbone_buf_if:wishbone_buf_if1|              ; 266 (266)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 2 (2)             ; 105 (105)        ; |OpenMIPS_KIMWENG_sopc|OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1                                                                                                 ; work         ;
;    |flash_top:flash_top0|                             ; 87 (87)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 11 (11)           ; 52 (52)          ; |OpenMIPS_KIMWENG_sopc|flash_top:flash_top0                                                                                                                                ; work         ;
;    |gpio_top:gpio_top0|                               ; 359 (359)   ; 280 (280)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 111 (111)         ; 171 (171)        ; |OpenMIPS_KIMWENG_sopc|gpio_top:gpio_top0                                                                                                                                  ; work         ;
;    |sdrc_top:sdrc_top0|                               ; 1448 (0)    ; 1086 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 362 (0)      ; 382 (0)           ; 704 (0)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0                                                                                                                                  ; work         ;
;       |sdrc_core:u_sdrc_core|                         ; 802 (64)    ; 491 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 125 (53)          ; 373 (11)         ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core                                                                                                            ; work         ;
;          |sdrc_bank_ctl:u_bank_ctl|                   ; 442 (72)    ; 263 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (59)     ; 72 (0)            ; 191 (13)         ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl                                                                                   ; work         ;
;             |sdrc_bank_fsm:bank0_fsm|                 ; 121 (121)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 17 (17)           ; 64 (64)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank1_fsm|                 ; 90 (90)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 16 (16)           ; 46 (46)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank2_fsm|                 ; 88 (88)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 21 (21)           ; 42 (42)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank3_fsm|                 ; 90 (90)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 18 (18)           ; 45 (45)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm                                                           ; work         ;
;          |sdrc_req_gen:u_req_gen|                     ; 65 (65)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 49 (49)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen                                                                                     ; work         ;
;          |sdrc_xfr_ctl:u_xfr_ctl|                     ; 249 (249)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 140 (140)        ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl                                                                                     ; work         ;
;       |wb2sdrc:u_wb2sdrc|                             ; 685 (9)     ; 595 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (8)       ; 257 (0)           ; 370 (3)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc                                                                                                                ; work         ;
;          |async_fifo:u_cmdfifo|                       ; 165 (165)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 68 (68)           ; 76 (76)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo                                                                                           ; work         ;
;          |async_fifo:u_rddatafifo|                    ; 146 (146)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 67 (67)           ; 75 (75)          ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo                                                                                        ; work         ;
;          |async_fifo:u_wrdatafifo|                    ; 365 (365)   ; 308 (308)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 122 (122)         ; 218 (218)        ; |OpenMIPS_KIMWENG_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo                                                                                        ; work         ;
;    |uart_top:uart_top0|                               ; 846 (0)     ; 395 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (0)      ; 69 (0)            ; 328 (0)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0                                                                                                                                  ; work         ;
;       |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ; work         ;
;       |uart_regs:regs|                                ; 684 (227)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (117)    ; 69 (18)           ; 250 (112)        ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs                                                                                                                   ; work         ;
;          |uart_receiver:receiver|                     ; 337 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (72)     ; 39 (1)            ; 106 (53)         ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ; work         ;
;             |uart_rfifo:fifo_rx|                      ; 211 (184)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (119)    ; 38 (31)           ; 53 (34)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; work         ;
;                |raminfr:rfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 20 (20)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated       ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; work         ;
;          |uart_transmitter:transmitter|               ; 118 (63)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (35)      ; 12 (7)            ; 50 (21)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; work         ;
;             |uart_tfifo:fifo_tx|                      ; 61 (33)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (19)      ; 5 (0)             ; 35 (15)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; work         ;
;                |raminfr:tfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 21 (21)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated ; work         ;
;       |uart_wb:wb_interface|                          ; 162 (162)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 80 (80)          ; |OpenMIPS_KIMWENG_sopc|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ; work         ;
;    |wb_conmax_top:wb_conmax_top0|                     ; 793 (0)     ; 349 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 322 (0)      ; 110 (0)           ; 361 (0)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0                                                                                                                        ; work         ;
;       |wb_conmax_master_if:m0|                        ; 81 (81)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 2 (2)             ; 10 (10)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ; work         ;
;       |wb_conmax_master_if:m1|                        ; 81 (81)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 15 (15)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ; work         ;
;       |wb_conmax_rf:rf|                               ; 336 (336)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 108 (108)         ; 169 (169)        ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ; work         ;
;       |wb_conmax_slave_if:s0|                         ; 94 (67)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (33)      ; 0 (0)             ; 48 (35)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 27 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 0 (0)             ; 14 (2)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (0)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s15|                        ; 50 (25)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (13)      ; 0 (0)             ; 29 (11)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (9)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 18 (3)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (1)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ; work         ;
;       |wb_conmax_slave_if:s1|                         ; 72 (46)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 57 (43)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (8)       ; 0 (0)             ; 14 (1)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s2|                         ; 73 (47)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (16)      ; 0 (0)             ; 43 (31)          ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 12 (0)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s3|                         ; 30 (5)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 0 (0)             ; 14 (2)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 0 (0)             ; 12 (1)           ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 3 (2)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |OpenMIPS_KIMWENG_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_out         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[16]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[17]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[18]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[19]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[20]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[21]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[22]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[23]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[24]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[25]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[26]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[27]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[28]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[29]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[30]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[31]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_we_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_rst_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_oe_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_ce_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_clk_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cs_n_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cke_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ras_n_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cas_n_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_we_n_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ba_o[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ba_o[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[2]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[3]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[4]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[5]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[7]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[8]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[9]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[10]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[11]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[12]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[13]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[14]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[15]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[16]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[17]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[18]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[19]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[20]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[21]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[22]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[23]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[24]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[25]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[26]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[27]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[28]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[29]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[30]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[31]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; flash_data_i[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[7]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[15]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[10]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; uart_in          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[3]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[11]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[4]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[12]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[5]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[13]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[6]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[14]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[8]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[9]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdr_dq_io[0]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[0]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[1]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[1]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[2]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[2]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[3]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[3]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[4]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[4]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[5]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[5]                                                            ; 0                 ; 6       ;
; sdr_dq_io[6]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[6]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[7]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[7]~feeder                                                     ; 1                 ; 6       ;
; sdr_dq_io[8]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[8]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[9]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[9]~feeder                                                     ; 1                 ; 6       ;
; sdr_dq_io[10]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[10]                                                           ; 1                 ; 6       ;
; sdr_dq_io[11]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[11]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[12]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[12]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[13]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[13]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[14]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[14]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[15]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[15]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[16]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[16]                                                           ; 1                 ; 6       ;
; sdr_dq_io[17]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[17]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[18]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[18]                                                           ; 0                 ; 6       ;
; sdr_dq_io[19]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[19]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[20]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[20]                                                           ; 0                 ; 6       ;
; sdr_dq_io[21]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[21]                                                           ; 1                 ; 6       ;
; sdr_dq_io[22]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[22]                                                           ; 1                 ; 6       ;
; sdr_dq_io[23]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[23]                                                           ; 0                 ; 6       ;
; sdr_dq_io[24]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[24]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[25]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[25]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[26]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[26]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[27]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[27]                                                           ; 0                 ; 6       ;
; sdr_dq_io[28]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[28]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[29]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[29]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[30]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[30]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[31]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[31]                                                           ; 1                 ; 6       ;
; rst                                                                                                                        ;                   ;         ;
;      - gpio_top:gpio_top0|ext_pad_o[0]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[1]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[4]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[5]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[6]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[10]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[11]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[14]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[15]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[17]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[18]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[19]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[20]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[21]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[22]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[23]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[24]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[25]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[26]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[27]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[28]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[29]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[30]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[31]                                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[6]                                                                            ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_cyc_o                                                  ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cke                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[3]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_act_ok_r[0]           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_rdok_r                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_wrok_r                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[0]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[1]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_valid                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[12]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[11]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[10]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[9]                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[8]                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[8]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[0]                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[1]                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[2]                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[3]                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[4]                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_we                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[9]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o[1]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[0]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[1]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[2]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[3]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[4]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[5]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[6]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[7]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[8]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[9]                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[10]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[11]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[12]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[13]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[14]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[15]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[16]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[17]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[18]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[19]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[20]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[21]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[22]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[23]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[24]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[25]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[26]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[27]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[28]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[29]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[30]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_current_inst_addr[31]                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[3]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[4]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[5]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[2]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[1]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_LLbit_value                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_LLbit_we                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[0]                                                                      ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0]                                  ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[31]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[30]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[29]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[28]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[27]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[26]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[25]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[24]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[23]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[22]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[21]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[20]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[19]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[18]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[17]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[16]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[0]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[1]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[2]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[3]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[4]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[5]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_mult_o                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[26]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[27]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[28]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[29]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[30]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[31]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd[4]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd[3]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd[2]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd[1]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd[0]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wreg                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[0]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[1]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[2]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[3]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[4]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[5]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[6]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[7]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[8]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[9]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[10]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[11]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[12]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[13]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[14]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[15]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[16]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[17]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[18]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[19]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[20]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[21]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[22]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[23]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[24]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[25]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[26]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[27]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[28]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[29]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[30]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[31]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rf_pop                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[28]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[29]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[30]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[31]                                                                  ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[11]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[9]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[8]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[7]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[6]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[5]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[3]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[2]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|act_cmd                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[31]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[30]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[29]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[28]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[27]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[26]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[25]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[24]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[23]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[22]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[21]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[20]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[19]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[18]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[17]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[16]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[8]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_wr_addr[0]                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_wr_addr[1]                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_wr_addr[2]                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_wr_addr[3]                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_wr_addr[4]                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_we                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[9]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|timer_int_o                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[10]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[11]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[12]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[0]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[1]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[25]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[26]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[27]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[24]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[0]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[1]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[15]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[15]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wd[4]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wd[3]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wd[2]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wd[1]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wd[0]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wreg                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[2]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[0]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[1]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_whilo                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[15]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_whilo                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[15]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[15]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[15]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[15]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[15]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wreg                                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[31]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[31]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[31]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[31]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[31]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[31]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[31]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[31]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[31]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[30]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[30]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[30]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[30]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[30]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[30]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[30]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[30]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[29]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[29]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[29]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[29]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[29]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[29]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[29]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[29]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[28]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[28]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[28]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[28]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[28]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[28]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[28]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[28]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[28]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[27]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[27]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[27]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[27]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[27]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[27]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[27]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[27]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[26]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[26]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[26]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[26]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[26]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[26]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[26]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[26]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[25]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[25]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[25]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[25]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[25]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[25]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[25]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[25]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[25]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[24]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[24]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[24]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[24]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[24]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[24]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[24]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[24]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[24]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[23]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[23]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[23]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[23]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[23]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[23]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[23]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[23]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[23]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[22]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[22]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[22]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[22]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[22]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[22]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[22]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[22]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[22]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[21]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[21]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[21]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[21]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[21]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[21]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[21]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[21]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[21]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[20]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[20]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[20]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[20]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[20]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[20]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[20]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[20]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[20]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[19]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[19]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[19]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[19]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[19]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[19]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[19]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[19]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[19]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[18]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[18]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[18]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[18]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[18]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[18]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[18]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[18]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[18]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[17]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[17]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[17]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[17]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[17]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[17]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[17]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[17]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[17]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[16]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[16]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[16]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[16]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[16]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[16]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[16]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[16]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[14]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[14]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[14]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[14]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[14]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[14]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[14]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[14]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[13]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[13]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[13]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[13]                                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[13]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[13]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[13]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[12]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[12]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[12]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[12]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[12]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[12]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[11]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[11]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[11]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[11]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[11]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[11]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[10]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[10]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[10]                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[10]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[10]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[9]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[9]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[9]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[9]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[9]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[8]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[8]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[8]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[8]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[8]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[7]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[7]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[7]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[7]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[7]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[7]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[7]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[6]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[6]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[6]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[6]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[6]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[6]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[6]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[5]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[5]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[5]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[5]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[5]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[5]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[5]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[5]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[4]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[4]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[4]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[4]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[4]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[4]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[4]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[4]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[3]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[3]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[3]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[3]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[3]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[3]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[3]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[3]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[2]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[2]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[2]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[2]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[2]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[2]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[2]                                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data[2]                                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[1]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[1]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[1]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[1]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[1]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[1]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_wdata[0]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[0]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_link_addr[0]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_hi[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi[0]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo[0]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[0]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_sel_o[3]                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_sel_o[0]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[4]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[2]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[3]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[4]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[5]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[6]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[7]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[8]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[9]                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[10]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[11]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[12]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[13]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[14]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[15]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[16]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[17]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[18]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[19]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[20]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[21]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[22]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[10]                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[9]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[8]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[7]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[6]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[5]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[4]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[3]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[2]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[1]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[0]                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[31]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[30]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[29]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[28]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[27]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[26]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[25]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[24]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[23]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[22]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[21]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[20]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[19]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[18]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[17]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[16]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[15]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[14]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[13]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[12]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[11]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[10]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[9]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[8]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[7]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[6]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[5]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[4]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[3]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[2]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[1]                                                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|if_id:if_id0|id_pc[0]                                                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_dlyslot_now                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_dlyslot_now                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[23]                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|dlyslot_now                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|cuerrent_state.11                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|cuerrent_state.01                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|cuerrent_state.01                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                            ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|cuerrent_state.11                                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                                           ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_inta_o                                                                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.100                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.010                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.110                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st.01                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[0]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[2]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[5]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[6]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[7]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[6]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[8]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[9]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[10]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[11]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[12]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[13]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[14]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[15]                                                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[0]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[1]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[2]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[2]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[3]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[3]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[4]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[4]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[5]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[5]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[6]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[6]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[7]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[7]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[8]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[8]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[9]                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[9]                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[10]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[10]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[11]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[11]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[12]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[12]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[13]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[14]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[14]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[15]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[15]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[16]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[16]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[17]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[17]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[18]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[18]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[19]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[19]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[20]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[20]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[21]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[21]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[22]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[22]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[23]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[23]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[24]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[24]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[25]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[25]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[26]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[26]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[27]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[27]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[28]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[28]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[29]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[29]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[30]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[30]                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[31]                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[31]                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[0]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[1]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[2]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[3]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[4]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[5]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[6]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[7]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[4]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[7]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[8]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[9]                                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[3]                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[0]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[4]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[6]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[1]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[2]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[3]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[4]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[5]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                            ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[28]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[20]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[12]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[4]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_we_is                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wre                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[30]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[22]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[14]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[6]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_out                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|enable                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[0]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[1]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[4]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[5]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[6]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[10]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[11]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[14]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[15]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[17]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[18]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[19]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[20]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[21]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[22]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[23]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[24]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[25]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[26]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[27]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[28]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[29]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[30]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[31]                                                                                    ; 0                 ; 6       ;
;      - flash_top:flash_top0|flash_adr_o[0]~1                                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~0                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_data_o[0]~0                                            ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                                       ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                                       ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_ack_o                                                                    ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_ack_o                                                                                         ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|full_q                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|full_q                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~1                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_cyc_o~0                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~2                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~3                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~0                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[11]~1                                           ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~2                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~3                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~4                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_sel_o[1]~0                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cs_n~0                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_ras_n~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cas_n~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_we_n~0                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[1]~4                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.00                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[2]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[1]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[4] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[2] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[8] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[6] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[15]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[14]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[13]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[12]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[11]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[10]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[9]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[8]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[7]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[6]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[5]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[4]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[3]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[2]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[1]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[0]                                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                                        ; 0                 ; 6       ;
;      - flash_top:flash_top0|waitstate[2]~1                                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~4                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~5                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~5                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~6                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~6                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~7                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~7                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~8                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~8                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~9                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~9                                               ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~10                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~10                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~11                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~11                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~12                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~12                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~13                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~13                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~14                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~14                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~15                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~15                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~16                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~16                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~17                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~17                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~18                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~18                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~19                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~19                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~20                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~20                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~21                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~21                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~22                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~22                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~23                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~23                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~24                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~24                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~25                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[31]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[31]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[7]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]                                                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[23]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[23]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[26]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[26]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[2]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[10]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[18]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[27]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[3]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[11]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[19]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[19]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[4]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[12]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[12]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[20]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[28]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[5]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[5]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[13]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[21]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[21]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[29]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[6]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[6]                                                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[22]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[22]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[14]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[14]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[30]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[30]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[8]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[8]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[16]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[0]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[0]                                                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[24]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[17]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[25]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[9]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[9]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[1]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[1]                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|cuerrent_state~5                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~0                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o[2]~1                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o~0                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|int_o                                                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o~1                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~2                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[8]~2                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o~3                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~3                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~4                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~5                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~6                                                                      ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~25                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~26                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~27                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~28                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~26                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~27                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~28                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~29                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_err_o                                                                                         ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[3]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|pending_read                                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|cuerrent_state~5                                                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|LLbit_reg:LLbit_reg0|LLbit_o~0                                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st~12                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]~1                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~11                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_pre_ok_r~0            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_write~0                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_caddr[4]~0              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]~1                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[5]~0              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr[12]~0             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr[11]~0             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~0                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~24                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~1                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~1                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]~2                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~3                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~4                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~0                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st~6                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~1                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~2                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~3                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~4                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~0                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~1                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~1                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~2                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~2                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~3                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~3                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~4                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~4                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~5                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~5                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~6                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~6                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~7                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~7                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~8                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~8                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~10                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~11                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~12                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~13                ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_sel_o[1]~1                                             ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[2]~43                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.10                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[21]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[29]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[13]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[5]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|tf_push                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[24]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[16]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[8]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[0]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|tx_reset                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[3]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[23]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[31]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[15]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[7]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[17]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[25]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[9]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[1]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|start_dlc                                                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~29                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~30                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~7                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[7]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[2]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[4]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[6]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[8]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~0                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[31]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[31]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[31]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[31]                                                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                              ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[24]~1                                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf~49                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf[13]~53                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[7]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[7]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[7]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[7]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[7]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[7]                                                                                   ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[7]~2                                                                                  ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf~54                                                       ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[15]                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[3]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[15]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[15]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[15]                                                                                  ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[15]~3                                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[23]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[23]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[23]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[23]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[1]                                                                            ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[21]~4                                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|regfile:regfile0|regs~0                                                                          ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~7                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|compare_o[31]~0                                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]~92                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~0                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~0                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[2]                                                                        ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[26]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[26]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[26]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[26]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[2]                                                               ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[2]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[2]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[2]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[2]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[2]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[10]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[10]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[10]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[10]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[10]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[10]                                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[1]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[18]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[18]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[18]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[18]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~1                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~8                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~1                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[3]                                                                        ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[27]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[27]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[27]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[27]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[3]                                                               ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[3]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[3]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[3]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[3]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[3]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[11]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[11]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[11]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[11]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[11]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[11]                                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[2]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[19]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[19]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[19]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[19]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~2                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~9                                                                      ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~2                                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[4]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[4]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[4]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[4]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[4]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[4]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[4]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4r                                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[12]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[12]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[12]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[12]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[12]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[12]                                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[3]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[20]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[20]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[20]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[20]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[28]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[28]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[28]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[28]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~3                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~10                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|compare_o~1                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~3                                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[5]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[5]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[5]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[5]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[5]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[5]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[5]                                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[13]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[13]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[13]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[13]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[13]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[13]                                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[1]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[21]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[21]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[21]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[21]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[29]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[29]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[29]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[29]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~4                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~11                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~4                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~5                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~12                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~5                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~6                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~13                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~6                                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[6]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[6]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[6]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[6]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[6]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[6]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[6]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[6]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[0]                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[22]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[22]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[22]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[22]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[14]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[14]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[14]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[14]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[14]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[14]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[30]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[30]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[30]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[30]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~7                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~14                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~7                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~8                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~8                                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[8]                                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[0]                                                                        ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[8]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[8]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[8]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[8]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[8]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[16]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[16]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[16]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[16]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[16]                                                                                  ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[0]                                                               ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[0]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[0]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[0]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[0]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[0]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[0]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[24]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[24]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[24]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[24]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~9                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o~4                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~9                                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~10                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o~5                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~10                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~11                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~15                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~11                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~12                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~16                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~12                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[1]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dtr_pad_o                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[17]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[17]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[17]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[17]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[25]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[25]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[25]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[25]                                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[9]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[9]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[9]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[9]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[9]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[9]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                  ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[1]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[1]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[1]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[1]                                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~13                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~17                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~13                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~14                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~18                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~14                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~15                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~19                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~15                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~16                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~16                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~20                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~17                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~17                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~18                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~21                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~18                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~19                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~22                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~19                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~23                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~20                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~20                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~24                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~21                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~21                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~22                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~22                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~23                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~23                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~24                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~24                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~25                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~25                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~26                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~25                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~26                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~27                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~26                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~27                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~28                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~27                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~28                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~29                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~28                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~29                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~30                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o~29                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~30                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|compare_o~2                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|lo_o~31                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|hilo_reg:hilo_reg0|hi_o~31                                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_excepttype[8]~4                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr_mask_d                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_pnd                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_pnd                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_pnd                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[0]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[1]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[3]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]~1                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~4                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]~8                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~0                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~1                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~2                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~3                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~4                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~5                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~6                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[2]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[1]~5               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|d_act_cmd~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]~4                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[3]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[1]~8               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[3]~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[2]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]~3               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[1]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[1]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[1]~8               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~3                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~4                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[1]~18                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~3                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf[4]~5                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~6                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~7                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~8                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~9                                                        ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~10                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~11                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~12                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~13                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~14                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~15                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~17                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~20                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~21                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~22                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~31                                                       ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~37                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rx_reset                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~5                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[15]                                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~64                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~65                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~66                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~67                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~68                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~69                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~70                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~71                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~72                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~73                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~74                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~75                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~76                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~77                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~78                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~79                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~80                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~81                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~82                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~83                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~84                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~85                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~86                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~87                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~88                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~89                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~90                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~91                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~92                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~93                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~94                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msi_reset                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|delayed_modem_signals[0]                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[10]                                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|sync_dat_o[0]                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[11]                                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[4]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[5]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[6]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[14]                                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[0]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[1]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_d                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_d                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_d                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_d                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_d                                                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[0]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[1]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[3]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[2]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]~7                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[1]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[2]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[1]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[7]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[7]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[15]                                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[2]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[2]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[10]                                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[3]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[3]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[11]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[4]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[12]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[5]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[13]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[6]                                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[14]                                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[8]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[16]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[0]                                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[1]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[9]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[1]                                                                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~9                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~11                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_error                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o~31                                              ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o~34                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_xor                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                                         ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_we_o~2                                                 ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~20                                                                   ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~95                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~96                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~97                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~98                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~99                                                                     ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~100                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~101                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~102                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~103                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~104                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~105                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~106                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~107                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~108                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~109                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~110                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~111                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~112                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~113                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~114                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~115                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~116                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~117                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~118                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~119                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~120                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~121                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~122                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~123                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~124                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~125                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|div_temp_o~126                                                                    ; 0                 ; 6       ;
;      - OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|ce~0                                                                              ; 0                 ; 6       ;
;      - flash_rst_o~output                                                                                                  ; 0                 ; 6       ;
; clk                                                                                                                        ;                   ;         ;
; flash_data_i[7]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~0                                                                                     ; 0                 ; 6       ;
; flash_data_i[2]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~5                                                                                     ; 1                 ; 6       ;
; flash_data_i[3]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~6                                                                                     ; 0                 ; 6       ;
; flash_data_i[4]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~7                                                                                     ; 1                 ; 6       ;
; flash_data_i[5]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~8                                                                                     ; 1                 ; 6       ;
; flash_data_i[6]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~9                                                                                     ; 0                 ; 6       ;
; flash_data_i[0]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~10                                                                                    ; 1                 ; 6       ;
; flash_data_i[1]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~11                                                                                    ; 1                 ; 6       ;
; gpio_i[7]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[7]                                                                                          ; 0                 ; 6       ;
; gpio_i[15]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[15]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[2]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[2]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[10]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[10]                                                                                         ; 0                 ; 6       ;
; uart_in                                                                                                                    ;                   ;         ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                                     ; 0                 ; 6       ;
; gpio_i[3]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[3]                                                                                          ; 1                 ; 6       ;
; gpio_i[11]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[11]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[4]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[4]~feeder                                                                                   ; 1                 ; 6       ;
; gpio_i[12]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[12]                                                                                         ; 0                 ; 6       ;
; gpio_i[5]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[5]~feeder                                                                                   ; 1                 ; 6       ;
; gpio_i[13]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[13]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[6]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[6]                                                                                          ; 0                 ; 6       ;
; gpio_i[14]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[14]                                                                                         ; 1                 ; 6       ;
; gpio_i[8]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[8]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[0]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[0]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[9]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[9]~feeder                                                                                   ; 1                 ; 6       ;
; gpio_i[1]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[1]                                                                                          ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|cause_o[8]~2                                                        ; LCCOMB_X39_Y44_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|compare_o[31]~0                                                     ; LCCOMB_X40_Y44_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[16]~96                                                      ; LCCOMB_X36_Y44_N0  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]~91                                                        ; LCCOMB_X42_Y44_N20 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]~95                                                        ; LCCOMB_X42_Y41_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o[2]~1                                                       ; LCCOMB_X40_Y44_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~11                                                       ; LCCOMB_X47_Y33_N6  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~20                                                       ; LCCOMB_X34_Y32_N28 ; 132     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|maddsub_temp_o[25]~132                                                ; LCCOMB_X47_Y33_N14 ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|Equal0~0                                                              ; LCCOMB_X42_Y44_N30 ; 478     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|stall[2]~1                                                            ; LCCOMB_X49_Y34_N18 ; 136     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_excepttype[8]~4                                                      ; LCCOMB_X49_Y33_N10 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst~2                                                               ; LCCOMB_X49_Y34_N24 ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|ce                                                                    ; FF_X43_Y39_N31     ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[18]~134                                                            ; LCCOMB_X48_Y42_N24 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[1]~163                                                             ; LCCOMB_X48_Y41_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~58                                                             ; LCCOMB_X49_Y41_N28 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[4]~76                                                              ; LCCOMB_X48_Y42_N22 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc~56                                                                 ; LCCOMB_X47_Y41_N14 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|regfile:regfile0|regs~0                                                              ; LCCOMB_X55_Y39_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf[4]~5                                         ; LCCOMB_X56_Y39_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_data_o[0]~1                                ; LCCOMB_X50_Y42_N22 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf[13]~53                                       ; LCCOMB_X52_Y33_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[11]~1                               ; LCCOMB_X52_Y33_N20 ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[2]~47                               ; LCCOMB_X48_Y32_N30 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[2]~49                               ; LCCOMB_X48_Y32_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                     ; PIN_Y2             ; 3426    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; flash_top:flash_top0|flash_adr_o[0]~3                                                                   ; LCCOMB_X55_Y30_N18 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[15]~3                                                                     ; LCCOMB_X55_Y30_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[21]~4                                                                     ; LCCOMB_X55_Y37_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[24]~1                                                                     ; LCCOMB_X55_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[7]~2                                                                      ; LCCOMB_X55_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|always11~0                                                                           ; LCCOMB_X58_Y28_N16 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                        ; FF_X62_Y30_N9      ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[15]~2                                                                     ; LCCOMB_X55_Y31_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[21]~3                                                                     ; LCCOMB_X58_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[24]~0                                                                     ; LCCOMB_X59_Y32_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[7]~1                                                                      ; LCCOMB_X58_Y28_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[15]~2                                                                       ; LCCOMB_X55_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[21]~3                                                                       ; LCCOMB_X58_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[24]~0                                                                       ; LCCOMB_X58_Y28_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[7]~1                                                                        ; LCCOMB_X58_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                       ; LCCOMB_X58_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                      ; LCCOMB_X58_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                      ; LCCOMB_X58_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                       ; LCCOMB_X55_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[15]~2                                                                    ; LCCOMB_X55_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[21]~3                                                                    ; LCCOMB_X58_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[24]~0                                                                    ; LCCOMB_X58_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[7]~1                                                                     ; LCCOMB_X58_Y28_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                     ; PIN_Y23            ; 2123    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]~1                          ; LCCOMB_X39_Y25_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]~4                          ; LCCOMB_X36_Y23_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]~7                          ; LCCOMB_X36_Y26_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                         ; LCCOMB_X36_Y26_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]~2                         ; LCCOMB_X35_Y26_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010   ; FF_X38_Y26_N13     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr[12]~0 ; LCCOMB_X42_Y24_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010   ; FF_X38_Y26_N1      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[5]~0  ; LCCOMB_X38_Y27_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010   ; FF_X39_Y24_N11     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_caddr[4]~0  ; LCCOMB_X42_Y24_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010   ; FF_X39_Y24_N31     ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr[11]~0 ; LCCOMB_X42_Y24_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|curr_sdr_addr[2]~4                      ; LCCOMB_X43_Y27_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~2                             ; LCCOMB_X36_Y23_N30 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]~8                              ; LCCOMB_X33_Y24_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~11                             ; LCCOMB_X35_Y25_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~24                             ; LCCOMB_X38_Y24_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next[5]                            ; FF_X62_Y32_N13     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|ld_xfr~0                                ; LCCOMB_X35_Y26_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                              ; LCCOMB_X34_Y24_N22 ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[0]~2                       ; LCCOMB_X32_Y25_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[1]~18                        ; LCCOMB_X32_Y25_N18 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0]                            ; FF_X1_Y28_N29      ; 32      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[1]~4                            ; LCCOMB_X36_Y23_N0  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]~1                               ; LCCOMB_X35_Y24_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]~1                          ; LCCOMB_X34_Y25_N8  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~12                           ; LCCOMB_X35_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                     ; LCCOMB_X46_Y27_N12 ; 42      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~152                                       ; LCCOMB_X47_Y29_N6  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~153                                       ; LCCOMB_X47_Y29_N14 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~154                                       ; LCCOMB_X47_Y29_N24 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~155                                       ; LCCOMB_X47_Y29_N8  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                    ; LCCOMB_X62_Y36_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                    ; LCCOMB_X62_Y36_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                    ; LCCOMB_X62_Y36_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                    ; LCCOMB_X62_Y36_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                    ; LCCOMB_X28_Y28_N6  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                    ; LCCOMB_X28_Y28_N2  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                    ; LCCOMB_X28_Y28_N24 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                    ; LCCOMB_X29_Y29_N24 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                    ; LCCOMB_X29_Y29_N30 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                    ; LCCOMB_X28_Y28_N10 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                    ; LCCOMB_X29_Y29_N4  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                    ; LCCOMB_X28_Y28_N16 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                       ; LCCOMB_X56_Y32_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                            ; LCCOMB_X70_Y31_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                             ; LCCOMB_X70_Y35_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always6~0                                                             ; LCCOMB_X70_Y33_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                             ; LCCOMB_X67_Y36_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                             ; LCCOMB_X67_Y36_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[7]~10                                                       ; LCCOMB_X70_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[13]~2                                                              ; LCCOMB_X70_Y33_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[4]~3                                                               ; LCCOMB_X70_Y33_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|enable                                                                ; FF_X69_Y33_N9      ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|ier[0]~0                                                              ; LCCOMB_X70_Y35_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                                ; FF_X68_Y36_N25     ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                              ; FF_X70_Y33_N27     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                           ; LCCOMB_X67_Y34_N14 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                               ; FF_X66_Y32_N1      ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                      ; LCCOMB_X70_Y34_N16 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]~10                                ; LCCOMB_X76_Y34_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]~12                                ; LCCOMB_X75_Y34_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                              ; LCCOMB_X74_Y32_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~3                                ; LCCOMB_X75_Y32_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                ; LCCOMB_X75_Y32_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                  ; LCCOMB_X69_Y34_N0  ; 41      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~6                                    ; LCCOMB_X74_Y33_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                      ; FF_X75_Y32_N3      ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                      ; FF_X76_Y32_N5      ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                  ; LCCOMB_X69_Y34_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]~38               ; LCCOMB_X73_Y36_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]~20              ; LCCOMB_X70_Y36_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]~17              ; LCCOMB_X72_Y35_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]~14              ; LCCOMB_X74_Y34_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]~11              ; LCCOMB_X73_Y36_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]~8               ; LCCOMB_X73_Y36_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]~3               ; LCCOMB_X74_Y35_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]~50               ; LCCOMB_X74_Y36_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~47               ; LCCOMB_X75_Y35_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~44               ; LCCOMB_X76_Y35_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]~41               ; LCCOMB_X73_Y34_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~35               ; LCCOMB_X76_Y35_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~32               ; LCCOMB_X73_Y34_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]~29               ; LCCOMB_X76_Y35_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]~26               ; LCCOMB_X74_Y35_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~23               ; LCCOMB_X74_Y35_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10        ; LCCOMB_X76_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]~1                    ; LCCOMB_X74_Y36_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                         ; LCCOMB_X69_Y32_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                             ; LCCOMB_X69_Y31_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                             ; LCCOMB_X69_Y32_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                ; FF_X69_Y31_N9      ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]~5            ; LCCOMB_X65_Y31_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22  ; LCCOMB_X66_Y32_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1              ; LCCOMB_X66_Y32_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                            ; LCCOMB_X61_Y33_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                   ; LCCOMB_X66_Y36_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                  ; LCCOMB_X66_Y36_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                  ; LCCOMB_X61_Y39_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                  ; LCCOMB_X59_Y38_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                  ; LCCOMB_X63_Y37_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                  ; LCCOMB_X63_Y36_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                  ; LCCOMB_X66_Y37_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                  ; LCCOMB_X60_Y38_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                  ; LCCOMB_X66_Y36_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                  ; LCCOMB_X66_Y36_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                  ; LCCOMB_X61_Y39_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                  ; LCCOMB_X59_Y38_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                   ; LCCOMB_X62_Y37_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                   ; LCCOMB_X66_Y37_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                   ; LCCOMB_X63_Y36_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                   ; LCCOMB_X60_Y38_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X56_Y32_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X60_Y33_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X61_Y33_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X62_Y33_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X61_Y32_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y2   ; 3426    ; 106                                  ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                               ; 2123    ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|Equal0~0                                                              ; 478     ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|Selector138~0                                       ; 270     ;
; OpenMIPS:OpenMIPS0|ex:ex0|stallreq_for_div~0                                                            ; 162     ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr~0                                                        ; 152     ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi~64                                                             ; 143     ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|stall[2]~1                                                            ; 136     ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~20                                                       ; 132     ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_whilo                                                             ; 129     ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_whilo                                                              ; 128     ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[2]                                                             ; 122     ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_excepttype[8]~0                                                      ; 118     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                  ; 115     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                  ; 113     ;
; OpenMIPS:OpenMIPS0|ex:ex0|stallreq                                                                      ; 104     ;
; OpenMIPS:OpenMIPS0|ex:ex0|WideNor0                                                                      ; 100     ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[1]                                                             ; 97      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[0]                                                              ; 95      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[0]                                                             ; 95      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi~65                                                             ; 89      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[3]                                                              ; 88      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[3]                                                             ; 85      ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|stall[3]~3                                                            ; 84      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[1]                                                              ; 84      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[2]                                                              ; 83      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[0]                                                            ; 78      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[0]                                                       ; 76      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux26~0                                             ; 72      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[4]                                                              ; 72      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux28~0                                             ; 71      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux29~0                                             ; 71      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[0]                                                          ; 70      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[11]~1                               ; 67      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[2]                                                          ; 67      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux27~0                                             ; 66      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux2~1                           ; 66      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|maddsub_temp_o[25]~65                                                 ; 65      ;
; OpenMIPS:OpenMIPS0|ex:ex0|mulres~0                                                                      ; 65      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux1~3                           ; 65      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|maddsub_temp_o[25]~132                                                ; 64      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add14~0                                                                       ; 64      ;
; OpenMIPS:OpenMIPS0|ex:ex0|div_temp_o~64                                                                 ; 64      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~33                                                             ; 64      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[4]                                                             ; 62      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                            ; 60      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector0~12                            ; 59      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[29]                                 ; 59      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                            ; 59      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[1]                                                          ; 59      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_mem_addr[1]                                                       ; 57      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|cuerrent_state.01                                   ; 57      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[29]                                 ; 56      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[28]                                 ; 56      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux1~3                           ; 55      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[28]                                 ; 55      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst~2                                                               ; 54      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[11]                                                             ; 54      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                  ; 52      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                  ; 52      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[27]                                                             ; 52      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux2~1                           ; 50      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[3]                                                          ; 49      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux13~21                                                                      ; 48      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[14]                                                             ; 48      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[5]                                                              ; 47      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[1]                                                            ; 46      ;
; gpio_top:gpio_top0|wb_dat_o[22]~0                                                                       ; 45      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector37~0                                                                ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux2~1                           ; 45      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[13]                                                             ; 45      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel[2]                                                            ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux1~3                           ; 44      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[4]                                                              ; 44      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                     ; 43      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                     ; 43      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[3]                                                              ; 43      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|cuerrent_state.01                                   ; 43      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                     ; 42      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~8                                                                       ; 42      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[28]                                                             ; 42      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                  ; 41      ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                                ; 41      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~2                             ; 40      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~9                                                                       ; 40      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                  ; 40      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                    ; 40      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[31]                                 ; 40      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[1]                                                              ; 40      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop[5]                                                             ; 40      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[4]                                                          ; 39      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[31]                                                             ; 39      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[31]                                 ; 38      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~69                                                                       ; 38      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[2]                                                              ; 38      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[0]                                                              ; 38      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                    ; 37      ;
; OpenMIPS:OpenMIPS0|id:id0|always1~9                                                                     ; 37      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[12]                                                             ; 37      ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                              ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                    ; 36      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux27~0                                              ; 36      ;
; gpio_top:gpio_top0|always11~0                                                                           ; 35      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_excepttype[8]~4                                                      ; 35      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_cp0_reg_data~0                                                    ; 35      ;
; OpenMIPS:OpenMIPS0|id:id0|always2~3                                                                     ; 35      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|cuerrent_state.11                                   ; 35      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|cuerrent_state.11                                   ; 35      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal13~1                                                                     ; 34      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal13~0                                                                     ; 34      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal12~9                                                                     ; 34      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~36                                                             ; 34      ;
; OpenMIPS:OpenMIPS0|ex:ex0|reg2_i_mux~2                                                                  ; 34      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_inst[15]                                                             ; 34      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[31]                                                             ; 34      ;
; OpenMIPS:OpenMIPS0|ex:ex0|opdata1_div~2                                                                 ; 33      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo~2                                                              ; 33      ;
; OpenMIPS:OpenMIPS0|ex:ex0|div_temp_o[42]~65                                                             ; 33      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_data_o[0]~1                                ; 33      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[26]                                                             ; 33      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~38                                           ; 32      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                   ; 32      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                   ; 32      ;
; OpenMIPS:OpenMIPS0|ex:ex0|opdata2_mult~0                                                                ; 32      ;
; OpenMIPS:OpenMIPS0|ex:ex0|opdata1_mult~1                                                                ; 32      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf[4]~5                                         ; 32      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|curr_sdr_addr[2]~4                      ; 32      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi~68                                                             ; 32      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_hi~67                                                             ; 32      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_lo~3                                                              ; 32      ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]~95                                                        ; 32      ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|epc_o[13]~91                                                        ; 32      ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|compare_o[31]~0                                                     ; 32      ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|count_o[16]~96                                                      ; 32      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf[13]~53                                       ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                    ; 32      ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                            ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|Add0~1                                                                        ; 32      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0]                            ; 32      ;
; OpenMIPS:OpenMIPS0|ex:ex0|opdata2_div~0                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|mem:mem0|always5~0                                                                   ; 32      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~10                                                                      ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[19]~15                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[19]~10                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[19]~9                                                                  ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[15]~25                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[15]~20                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[15]~19                                                                 ; 32      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_dlyslot_now                                                       ; 32      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                      ; 31      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                      ; 31      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_raddr[11]~0 ; 31      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr[12]~0 ; 31      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_raddr[5]~0  ; 31      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_caddr[4]~0  ; 31      ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o[2]~1                                                       ; 31      ;
; OpenMIPS:OpenMIPS0|id:id0|Equal4~5                                                                      ; 31      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[1]~1                          ; 31      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[0]~17                                                                  ; 30      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[0]~1                                                 ; 30      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                   ; 29      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~58                                                             ; 29      ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[0]~7                                                                   ; 29      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                              ; 29      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                   ; 28      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add0~0                                                                        ; 28      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux31~3                                                                       ; 28      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux2~1                          ; 28      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[1]~0                                                 ; 28      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[31]                                                             ; 28      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[29]                                                             ; 28      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux2~1                           ; 27      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                      ; 26      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                      ; 26      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                    ; 26      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal0~0                                                           ; 25      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux28~0                                              ; 25      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~155                                       ; 24      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~154                                       ; 24      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~153                                       ; 24      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~152                                       ; 24      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal1~0                                                           ; 24      ;
; gpio_top:gpio_top0|wb_dat_o[5]~7                                                                        ; 24      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector26~5                                                                ; 24      ;
; uart_top:uart_top0|uart_regs:regs|enable                                                                ; 24      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux1~3                           ; 24      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[15]                                                             ; 24      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[5]                                                          ; 24      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                      ; 23      ;
; gpio_top:gpio_top0|wb_dat_o[22]~1                                                                       ; 23      ;
; flash_top:flash_top0|flash_adr_o[0]~3                                                                   ; 23      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                ; 23      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[30]                                                             ; 23      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~11                                                                       ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_sel~4                                                   ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux1~3                          ; 22      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                    ; 22      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                      ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux29~3                                              ; 21      ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                           ; 21      ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                        ; 21      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                      ; 21      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wreg                                                                 ; 21      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_aluop[4]                                                          ; 21      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~40                                                                      ; 20      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector27~3                                                                ; 20      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~17                                                                       ; 20      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~11                                                                      ; 20      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_read_o~0                                                                 ; 20      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                      ; 20      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[5]                                                              ; 20      ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[0]~8                                                                   ; 19      ;
; OpenMIPS:OpenMIPS0|ex:ex0|excepttype_o[11]~2                                                            ; 19      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[16]                                                             ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[6]                                                              ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[7]                                                              ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[21]                                                             ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[23]                                                             ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[25]                                                             ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[27]                                                             ; 19      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[30]                                                             ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010   ; 19      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|LessThan1~0                 ; 18      ;
; gpio_top:gpio_top0|wb_dat_o[5]~6                                                                        ; 18      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~18                                                                      ; 18      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~17                                                                      ; 18      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~16                                                                      ; 18      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~12                                                                      ; 18      ;
; OpenMIPS:OpenMIPS0|id:id0|imm[4]~2                                                                      ; 18      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[0]~18                                                                  ; 18      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux32~5                                             ; 18      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|ce                                                                    ; 18      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_cyc_o                                      ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[8]                                                              ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[9]                                                              ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[10]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[11]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[12]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[13]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[14]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[15]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[16]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[17]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[18]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[19]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[22]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[24]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[26]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[28]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[29]                                                             ; 18      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst~21                                                              ; 17      ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|stall~4                                                               ; 17      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~14                                                                      ; 17      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~13                                                                      ; 17      ;
; uart_top:uart_top0|uart_regs:regs|WideOr0~4                                                             ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st.00                               ; 17      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add1~2                                                                        ; 17      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg1[20]                                                             ; 17      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[0]                                                              ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011   ; 17      ;
; ~GND                                                                                                    ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~5                      ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~4                      ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~0                      ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux58~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux59~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux53~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux61~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux54~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux62~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux55~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux63~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux56~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux57~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux52~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux60~0                                             ; 16      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|rd_buf~15                                           ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                   ; 16      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf~54                                           ; 16      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf~49                                           ; 16      ;
; uart_top:uart_top0|uart_regs:regs|start_dlc                                                             ; 16      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Selector33~0                                                                  ; 16      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector26~3                                                                ; 16      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|Selector137~0                                       ; 16      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|Selector114~0                                       ; 16      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[20]                                                             ; 16      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[19]                                                             ; 16      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[18]                                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux64~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux65~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux66~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux67~0                                             ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~12                           ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                ; 16      ;
; flash_top:flash_top0|wb_acc~0                                                                           ; 16      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add1~4                                                                        ; 16      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[21]                                                             ; 16      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[30]                                                             ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                ; 16      ;
; gpio_top:gpio_top0|Mux15~0                                                                              ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[22]~4                                                                       ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[22]~2                                                                       ; 15      ;
; uart_top:uart_top0|uart_regs:regs|tx_reset                                                              ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                ; 15      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~31                                                             ; 15      ;
; OpenMIPS:OpenMIPS0|id:id0|imm[30]~7                                                                     ; 15      ;
; OpenMIPS:OpenMIPS0|id:id0|always2~7                                                                     ; 15      ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft1~14                                                                 ; 15      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5                                ; 15      ;
; OpenMIPS:OpenMIPS0|mem:mem0|excepttype_o[3]~3                                                           ; 15      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add1~6                                                                        ; 15      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[1]                                                              ; 15      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[2]                                                              ; 15      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[29]                                                             ; 15      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~1                                       ; 14      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~0                                       ; 14      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                        ; 14      ;
; uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                ; 14      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[20]~29                              ; 14      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[28]~19                              ; 14      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                  ; 14      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux4~4                                                                        ; 14      ;
; OpenMIPS:OpenMIPS0|id:id0|imm[16]~8                                                                     ; 14      ;
; OpenMIPS:OpenMIPS0|id:id0|Equal3~6                                                                      ; 14      ;
; OpenMIPS:OpenMIPS0|mem:mem0|excepttype_o[1]~1                                                           ; 14      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                    ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[3]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[4]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[5]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[6]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[7]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[8]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[9]                                                              ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[10]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[11]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[12]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[13]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[14]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[15]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[16]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[17]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[18]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[19]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[20]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[22]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[23]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[24]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[25]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[26]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[27]                                                             ; 14      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_reg2[28]                                                             ; 14      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                             ; 14      ;
; uart_top:uart_top0|uart_regs:regs|Mux3~6                                                                ; 13      ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~7                                                        ; 13      ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[4]~76                                                              ; 13      ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                               ; 13      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[20]~30                              ; 13      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[28]~21                              ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]~1                          ; 13      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                  ; 13      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wrdatafifo_wr                                                      ; 13      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector37~4                                                                ; 13      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux3~13                                                                       ; 13      ;
; OpenMIPS:OpenMIPS0|id:id0|always2~2                                                                     ; 13      ;
; OpenMIPS:OpenMIPS0|id:id0|always1~3                                                                     ; 13      ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[15]~16                                                                 ; 13      ;
; OpenMIPS:OpenMIPS0|id:id0|Equal7~0                                                                      ; 13      ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[17]                                                             ; 13      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                      ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[1]~18                        ; 12      ;
; uart_top:uart_top0|uart_regs:regs|Mux4~4                                                                ; 12      ;
; uart_top:uart_top0|uart_regs:regs|Mux3~7                                                                ; 12      ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_alusel~8                                                             ; 12      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[8]~39                               ; 12      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[8]~38                               ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                     ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                     ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                  ; 12      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector27~4                                                                ; 12      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector37~8                                                                ; 12      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~15                                                                      ; 12      ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft0~3                                                                  ; 12      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal11~0                                                                     ; 12      ;
; uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Mux0~9                                ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_req~1                              ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.00                               ; 12      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Decoder1~1                                                                  ; 12      ;
; OpenMIPS:OpenMIPS0|mem:mem0|excepttype_o[0]~7                                                           ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux35~1                                                         ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux35~0                                                         ; 12      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                    ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[1]                               ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                               ; 12      ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector25~11                                                               ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                      ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal1~0                                       ; 11      ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_lo~0                                                               ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux19~18                                                                      ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~21                                                                      ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~18                                                                       ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux19~15                                                                      ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~10                                                                       ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|always3~7                                                                     ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]                           ; 11      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                    ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[0]                               ; 11      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add1~0                                                                        ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]~12                                ; 10      ;
; gpio_top:gpio_top0|always5~0                                                                            ; 10      ;
; OpenMIPS:OpenMIPS0|id:id0|alusel_o~8                                                                    ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux38~1                                                         ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux37~1                                                         ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal10~0                               ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|page_ovflw_r                            ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_start                               ; 10      ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[11]~30                              ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                       ; 10      ;
; OpenMIPS:OpenMIPS0|id:id0|branch_target_address_o~1                                                     ; 10      ;
; OpenMIPS:OpenMIPS0|id:id0|imm[9]~18                                                                     ; 10      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~14                                                                       ; 10      ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~12                                                                       ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~11  ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                               ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]                           ; 10      ;
; OpenMIPS:OpenMIPS0|mem:mem0|excepttype_o[3]~4                                                           ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                    ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                           ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                             ; 10      ;
; uart_top:uart_top0|uart_regs:regs|dl[4]~3                                                               ; 9       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[20]~114                             ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~41                                                                      ; 9       ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                            ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal2~0                                       ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next[5]                            ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux39~1                                                         ; 9       ;
; uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux36~1                                                         ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|WideOr0~2                             ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|r2i_req~0                             ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.000   ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.000   ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.000   ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|ld_xfr~0                                ; 9       ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc~56                                                                 ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~22                                                                       ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~20                                                                       ; 9       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector37~6                                                                ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~16                                                                       ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~15                                                                       ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~13                                                                       ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Selector63~0                                                                  ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~19                                                                      ; 9       ;
; OpenMIPS:OpenMIPS0|ex:ex0|always3~3                                                                     ; 9       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector43~2                                                                ; 9       ;
; OpenMIPS:OpenMIPS0|id:id0|always1~7                                                                     ; 9       ;
; OpenMIPS:OpenMIPS0|id:id0|always0~2                                                                     ; 9       ;
; OpenMIPS:OpenMIPS0|id:id0|WideOr44~0                                                                    ; 9       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[23]                                                             ; 9       ;
; OpenMIPS:OpenMIPS0|id:id0|Equal6~0                                                                      ; 9       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_we                                                      ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                               ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[1]~8                            ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]                           ; 9       ;
; OpenMIPS:OpenMIPS0|mem:mem0|LLbit~0                                                                     ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                    ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                               ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                               ; 9       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[0]                                                 ; 9       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[1]                                                 ; 9       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_wr_addr[2]                                                 ; 9       ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                             ; 8       ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[7]~10                                                       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]~10                                ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux36~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux37~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux38~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux39~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux40~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux41~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux42~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux43~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux44~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux45~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux46~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux47~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux48~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux49~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux50~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux51~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux52~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux53~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux54~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux55~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux56~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux57~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux58~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux59~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux60~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux61~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux62~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux63~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux64~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux65~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux66~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux67~0                                              ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[21]~3                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[21]~3                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[21]~3                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[15]~2                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[15]~2                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[15]~2                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[7]~1                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[7]~1                                                                        ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[7]~1                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[24]~0                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[24]~0                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[24]~0                                                                       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10        ; 8       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask_condition~2                                                  ; 8       ;
; flash_top:flash_top0|wb_dat_o[21]~4                                                                     ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]~3                                                  ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux15~0                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[15]~3                                                                     ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]~2                                                  ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux23~0                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[7]~2                                                                      ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]~1                                                   ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux31~0                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[24]~1                                                                     ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                  ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                  ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux7~0                                                          ; 8       ;
; uart_top:uart_top0|uart_regs:regs|dl[13]~2                                                              ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux32~1                                                         ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22  ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                         ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[2]~49                               ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[2]~47                               ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[8]~44                               ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[20]~36                              ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[28]~26                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux32~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux33~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux34~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux35~0                                              ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0~0      ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_fifo_rd                          ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal9~0                                ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor8                                ; 8       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~23                                                                       ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector27~9                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector27~8                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector27~2                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector35~0                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector37~7                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector49~2                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector15~0                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux19~17                                                                      ; 8       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux19~16                                                                      ; 8       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux3~23                                                                       ; 8       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal11~1                                                                     ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector25~5                                                                ; 8       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[25]                                                             ; 8       ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                       ; 8       ;
; gpio_top:gpio_top0|always6~2                                                                            ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0   ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[0]~3                          ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_data_o[28]~18                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux32~4                                             ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux68~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                           ; 8       ;
; OpenMIPS:OpenMIPS0|mem:mem0|always3~0                                                                   ; 8       ;
; flash_top:flash_top0|waitstate[1]                                                                       ; 8       ;
; flash_top:flash_top0|waitstate[2]                                                                       ; 8       ;
; flash_top:flash_top0|waitstate[3]                                                                       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                             ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~0                                                             ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux33~1                                                         ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux35~3                                                         ; 8       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_we_o                                       ; 8       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[8]                                                    ; 8       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask                                                              ; 7       ;
; uart_top:uart_top0|uart_regs:regs|always8~2                                                             ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux27~1                                              ; 7       ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd~3                                                                 ; 7       ;
; OpenMIPS:OpenMIPS0|id:id0|Selector34~1                                                                  ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux34~1                                                         ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|curr_sdr_addr[2]~3                      ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~11                             ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~10                             ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.000   ; 7       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                           ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal11~2                                                                     ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft1~28                                                                 ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|shiftres~2                                                                    ; 7       ;
; OpenMIPS:OpenMIPS0|id:id0|always1~10                                                                    ; 7       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector42~0                                                                ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux8~19                                                                       ; 7       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector49~3                                                                ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftRight0~14                                                                ; 7       ;
; OpenMIPS:OpenMIPS0|id:id0|reg1_o[31]~30                                                                 ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal15~0                                                                     ; 7       ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_aluop~0                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Selector101~0                                                                 ; 7       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux31~0                                                                       ; 7       ;
; OpenMIPS:OpenMIPS0|id:id0|Equal4~4                                                                      ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                            ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]              ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                            ; 7       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~0                                                         ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                           ; 7       ;
; flash_top:flash_top0|waitstate[0]                                                                       ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                            ; 7       ;
; uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                    ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                    ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[4]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[3]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[2]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[1]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wd[0]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[12]                                                             ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[11]                                                             ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[14]                                                             ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[13]                                                             ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[6]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[10]                                                             ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[9]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[8]                                                              ; 7       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[7]                                                              ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                             ; 7       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[9]                                                    ; 7       ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|status_o[1]                                                         ; 7       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_cyc_o                                      ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~6                                    ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                  ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr0r~0                                                               ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                            ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ier[0]                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr5r                                                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux4~3                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux4~2                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux4~1                                                                ; 6       ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd~4                                                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                     ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                     ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                  ; 6       ;
; OpenMIPS:OpenMIPS0|id:id0|branch_flag_o~2                                                               ; 6       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux13~22                                                                      ; 6       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector49~4                                                                ; 6       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector44~0                                                                ; 6       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux3~10                                                                       ; 6       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft1~16                                                                 ; 6       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux31~2                                                                       ; 6       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector26~2                                                                ; 6       ;
; OpenMIPS:OpenMIPS0|id:id0|always1~6                                                                     ; 6       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[24]                                                             ; 6       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[22]                                                             ; 6       ;
; OpenMIPS:OpenMIPS0|if_id:if_id0|id_inst[21]                                                             ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux66~0                                              ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux67~0                                              ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]              ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[2]                         ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|always2~0                                           ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                   ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[5]                                  ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[4]                                  ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[4]                                  ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[2]                                  ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[2]                                  ; 6       ;
; flash_top:flash_top0|waitstate[4]                                                                       ; 6       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                    ; 6       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                    ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux5~0                                              ; 6       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[30]                                 ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[12]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[10]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[9]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[8]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[7]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[6]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[5]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[4]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[3]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[2]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[1]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[0]                            ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[1]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[1]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[7]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[16]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[15]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[15]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[14]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[14]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[13]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[13]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[10]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[10]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[9]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[9]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[12]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[12]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[11]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[11]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[5]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[5]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[2]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[2]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[25]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[24]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[30]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[0]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[0]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[21]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[18]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[17]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[19]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[20]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[22]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[23]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[8]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[8]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[6]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[6]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[4]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[4]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[3]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[3]                                                           ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[29]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[28]                                                   ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[28]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[27]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[26]                                                          ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[31]                                                          ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                             ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                                                   ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                                                   ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                                                   ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                                                    ; 6       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                                                    ; 6       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_excepttype[10]                                                    ; 6       ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                             ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                      ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]~0                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                  ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rda_int~3                                                             ; 5       ;
; uart_top:uart_top0|uart_regs:regs|tf_push~0                                                             ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                           ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|cnt_div_o[3]~11                                                       ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[1]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[0]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[2]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|msr[0]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[3]                                                                ; 5       ;
; OpenMIPS:OpenMIPS0|id_ex:id_ex0|ex_wd~6                                                                 ; 5       ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[18]~134                                                            ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                             ; 5       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Equal18~2                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|WideNor1      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Equal18~1                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|Selector3~0   ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|Selector3~0   ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|Selector3~0   ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_write                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Equal18~0                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[3]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|WideNor1~0    ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector39~0                            ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]                                 ; 5       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                  ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                  ; 5       ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|WideNor0~0                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|hazard:hazard0|stall~0                                                               ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Equal11~3                                                                     ; 5       ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[18]~48                                                             ; 5       ;
; OpenMIPS:OpenMIPS0|cp0_reg:cp0_reg0|Equal7~0                                                            ; 5       ;
; OpenMIPS:OpenMIPS0|id:id0|branch_flag_o~3                                                               ; 5       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Selector75~0                                                                ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftRight0~70                                                                ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Selector63~2                                                                  ; 5       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|Selector137~1                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux18~20                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft1~23                                                                 ; 5       ;
; OpenMIPS:OpenMIPS0|id:id0|imm[4]~15                                                                     ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftRight0~17                                                                ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftRight0~15                                                                ; 5       ;
; OpenMIPS:OpenMIPS0|id:id0|reg2_o[19]~6                                                                  ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|ShiftLeft0~4                                                                  ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Selector95~0                                                                  ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Mux27~10                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|id:id0|always0~1                                                                     ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|opdata1_mult~0                                                                ; 5       ;
; flash_top:flash_top0|waitstate[2]~1                                                                     ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux36~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux37~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux38~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux39~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux40~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux41~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux42~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux43~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux44~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux45~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux46~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux47~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux48~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux49~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux50~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux51~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux52~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux53~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux54~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux55~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux56~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux57~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux58~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux59~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux60~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux61~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux62~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux63~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux64~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux65~0                                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux29~2                                              ; 5       ;
; uart_top:uart_top0|uart_regs:regs|lsr5~1                                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[1]~4                            ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector0~8                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|x2b_pre_ok[0]~0                         ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor7                                ; 5       ;
; OpenMIPS:OpenMIPS0|mem:mem0|Decoder1~0                                                                  ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[5]                                  ; 5       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|wishbone_addr_o[3]                                  ; 5       ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[3]                                  ; 5       ;
; uart_top:uart_top0|uart_regs:regs|always7~4                                                             ; 5       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                       ; 5       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                       ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                   ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.010                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.100                             ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~131                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~129                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~127                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~125                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~123                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~121                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~119                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~117                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~115                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~113                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~111                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~109                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~107                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~105                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~103                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~101                                                                      ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~99                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~97                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~95                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~93                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~91                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~89                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~87                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~85                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~83                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~81                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~79                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~77                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~75                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~73                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex:ex0|Add2~71                                                                       ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[7]                                                           ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[7]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[16]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[15]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[14]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[5]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[2]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[25]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[25]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[24]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[24]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[30]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[21]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[21]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[18]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[18]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[17]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[17]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[19]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[19]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[20]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[20]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[22]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[22]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[23]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[23]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[6]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[4]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[3]                                                    ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[29]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[28]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[27]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[26]                                                          ; 5       ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                                                   ; 5       ;
; OpenMIPS:OpenMIPS0|ex_mem:ex_mem0|mem_reg2[31]                                                          ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                           ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                       ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                       ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                       ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                      ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                       ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0~10     ; 4       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0~10     ; 4       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|ld_tmr0~2                               ; 4       ;
; OpenMIPS:OpenMIPS0|pc_reg:pc_reg0|pc[27]~169                                                            ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux21~0                                              ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux20~0                                              ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux7~0                                               ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux8~0                                               ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux9~0                                               ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux10~0                                              ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux11~0                                              ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux12~0                                              ; 4       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux13~0                                              ; 4       ;
+---------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_0|altsyncram_mcc1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y38_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_1|altsyncram_mcc1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y39_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X78_Y33_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X64_Y32_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X44_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    OpenMIPS:OpenMIPS0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X44_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 13,476 / 342,891 ( 4 % )  ;
; C16 interconnects     ; 256 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 6,880 / 209,544 ( 3 % )   ;
; Direct links          ; 1,858 / 342,891 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )            ;
; Local interconnects   ; 4,341 / 119,088 ( 4 % )   ;
; R24 interconnects     ; 459 / 9,963 ( 5 % )       ;
; R4 interconnects      ; 8,885 / 289,782 ( 3 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.34) ; Number of LABs  (Total = 610) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 9                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 0                             ;
; 9                                           ; 9                             ;
; 10                                          ; 6                             ;
; 11                                          ; 6                             ;
; 12                                          ; 18                            ;
; 13                                          ; 22                            ;
; 14                                          ; 38                            ;
; 15                                          ; 60                            ;
; 16                                          ; 405                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 610) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 125                           ;
; 1 Clock                            ; 483                           ;
; 1 Clock enable                     ; 149                           ;
; 1 Sync. clear                      ; 166                           ;
; 1 Sync. load                       ; 23                            ;
; 2 Clock enables                    ; 109                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.30) ; Number of LABs  (Total = 610) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 5                             ;
; 2                                            ; 21                            ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 9                             ;
; 15                                           ; 30                            ;
; 16                                           ; 103                           ;
; 17                                           ; 36                            ;
; 18                                           ; 31                            ;
; 19                                           ; 31                            ;
; 20                                           ; 42                            ;
; 21                                           ; 40                            ;
; 22                                           ; 37                            ;
; 23                                           ; 29                            ;
; 24                                           ; 37                            ;
; 25                                           ; 22                            ;
; 26                                           ; 22                            ;
; 27                                           ; 20                            ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 8                             ;
; 31                                           ; 12                            ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.22) ; Number of LABs  (Total = 610) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 26                            ;
; 2                                               ; 16                            ;
; 3                                               ; 21                            ;
; 4                                               ; 36                            ;
; 5                                               ; 38                            ;
; 6                                               ; 35                            ;
; 7                                               ; 43                            ;
; 8                                               ; 78                            ;
; 9                                               ; 55                            ;
; 10                                              ; 44                            ;
; 11                                              ; 31                            ;
; 12                                              ; 24                            ;
; 13                                              ; 27                            ;
; 14                                              ; 21                            ;
; 15                                              ; 25                            ;
; 16                                              ; 70                            ;
; 17                                              ; 6                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 4                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.96) ; Number of LABs  (Total = 610) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 14                            ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 9                             ;
; 7                                            ; 9                             ;
; 8                                            ; 6                             ;
; 9                                            ; 11                            ;
; 10                                           ; 8                             ;
; 11                                           ; 12                            ;
; 12                                           ; 18                            ;
; 13                                           ; 21                            ;
; 14                                           ; 11                            ;
; 15                                           ; 13                            ;
; 16                                           ; 23                            ;
; 17                                           ; 26                            ;
; 18                                           ; 39                            ;
; 19                                           ; 14                            ;
; 20                                           ; 33                            ;
; 21                                           ; 25                            ;
; 22                                           ; 29                            ;
; 23                                           ; 25                            ;
; 24                                           ; 27                            ;
; 25                                           ; 25                            ;
; 26                                           ; 10                            ;
; 27                                           ; 29                            ;
; 28                                           ; 21                            ;
; 29                                           ; 22                            ;
; 30                                           ; 19                            ;
; 31                                           ; 22                            ;
; 32                                           ; 37                            ;
; 33                                           ; 34                            ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 140          ; 0            ; 140          ; 0            ; 0            ; 153       ; 140          ; 0            ; 153       ; 153       ; 0            ; 126          ; 0            ; 0            ; 59           ; 0            ; 126          ; 59           ; 0            ; 0            ; 0            ; 126          ; 0            ; 0            ; 0            ; 0            ; 0            ; 153       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 13           ; 153          ; 13           ; 153          ; 153          ; 0         ; 13           ; 153          ; 0         ; 0         ; 153          ; 27           ; 153          ; 153          ; 94           ; 153          ; 27           ; 94           ; 153          ; 153          ; 153          ; 27           ; 153          ; 153          ; 153          ; 153          ; 153          ; 0         ; 153          ; 153          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_out           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[8]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[9]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[10]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[11]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[12]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[13]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[14]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[15]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[16]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[17]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[18]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[19]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[20]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[21]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[22]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[23]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[24]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[25]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[26]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[27]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[28]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[29]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[30]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[31]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_we_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_rst_o        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_oe_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_ce_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_clk_o          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cs_n_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cke_o          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ras_n_o        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cas_n_o        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_we_n_o         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ba_o[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ba_o[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[22]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[23]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[24]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[25]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[26]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[27]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[28]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[29]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[30]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[31]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_in            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                          ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.260             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.248             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.248             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                    ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.248             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                     ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.248             ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                      ; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_data_q[11]                                                                                                             ; 0.039             ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[21]                  ; flash_top:flash_top0|flash_adr_o[21]                                                                                                                                                ; 0.038             ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[19]                  ; flash_top:flash_top0|flash_adr_o[19]                                                                                                                                                ; 0.038             ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[17]                  ; flash_top:flash_top0|flash_adr_o[17]                                                                                                                                                ; 0.038             ;
; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if0|wishbone_addr_o[2]                   ; flash_top:flash_top0|flash_adr_o[2]                                                                                                                                                 ; 0.038             ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~73                         ; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_data_q[23]                                                                                                             ; 0.036             ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~65                         ; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_data_q[15]                                                                                                             ; 0.036             ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~52                         ; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_data_q[2]                                                                                                              ; 0.036             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[12]                                 ; OpenMIPS:OpenMIPS0|wishbone_buf_if:wishbone_buf_if1|rd_buf[12]                                                                                                                      ; 0.035             ;
; OpenMIPS:OpenMIPS0|mem_wb:mem_wb0|wb_wdata[16]                                           ; OpenMIPS:OpenMIPS0|regfile:regfile0|altsyncram:regs_rtl_0|altsyncram_mcc1:auto_generated|ram_block1a16~porta_datain_reg0                                                            ; 0.024             ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0] ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.011             ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1] ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.011             ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2] ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.011             ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3] ; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.011             ;
+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 26 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "OpenMIPS_KIMWENG_sopc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 13 pins of 153 total pins
    Info (169086): Pin gpio_o[7] not assigned to an exact location on the device
    Info (169086): Pin gpio_o[15] not assigned to an exact location on the device
    Info (169086): Pin gpio_o[23] not assigned to an exact location on the device
    Info (169086): Pin gpio_o[31] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[23] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[24] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[25] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[26] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[27] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[28] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[29] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[30] not assigned to an exact location on the device
    Info (169086): Pin flash_addr_o[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OpenMIPS_KIMWENG_sopc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdr_clk_o~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 13 (unused VREF, 2.5V VCCIO, 0 input, 13 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 46 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 36 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 32 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  69 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 7.08 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/User/Desktop/verilog_REAL/OpenMIPS_KIMWENG_sopc/output_files/OpenMIPS_KIMWENG_sopc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6122 megabytes
    Info: Processing ended: Wed Jan 05 19:11:59 2022
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:01:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Desktop/verilog_REAL/OpenMIPS_KIMWENG_sopc/output_files/OpenMIPS_KIMWENG_sopc.fit.smsg.


