 2
具資料維持之低靜態功耗暫存器檔案 
A Register File with Low Static Power Dissipation and Data Holding 
計畫編號：NSC 98-2221-E-032 -031 - 
執行期間：98 年 08 月 01 日至 99 年 07 月 31 日 
主持人：楊維斌  淡江大學  電機工程學系  助理教授 
 
一、中文摘要 
在現今的可攜式電子產品中，為
了提供多媒體的需求，都必須整合數
位信號處理單元於系統晶片中，以提
高系統晶片處理多媒體的效能。暫存
器檔案是微處理器的基本元件，扮演
著相當重要的角色。一個卓越的微處
理器需要一個好的暫存器檔案，以達
到平行及高速處理的功能。再者，為
了延長電池使用的時間與壽命，如何
使暫存器檔案能兼具高效能與低功耗
的特性，是本研究計畫最主要的目
的。因此，本計畫主要是研發適用於
高效能數位信號處理單元中之，低漏
電流、快速回復與資料維持之高速低
功率暫存器檔案。為了達到此目的，
本計畫主要開發二個新電路，一是新
型電源閘控制電路、二是具資料維持
之暫存器儲存單元。在新型電源閘控
制電路方面，主要是加入電壓偵測電
路，以減少系統回復時間，加快系統
運作速度。而在資料維持部份，我們
使用多臨界電壓電晶體完成暫存器儲
存單元之電路設計。最後結合兩電
路，除使暫存器檔案能在待命或睡眠
模式時，達到低靜態功耗的目的外，
更具有快速回復先前資料狀態的特
性，使其能應用於先進之微處理器與
數位訊號處理晶片上。 
在使用 TSMC 0.13μm 的製程技
術下，實現 32×32bits，2R1W 的暫存
器檔案，模擬結果除減少漏電流功耗
約 5.2%外，且降低系統回復時間約 5
倍以上。核心操作頻率在 300 MHz
時，功率損耗為 13mW。 
 
關鍵字: 數位信號處理單元、低漏電
流、快速回復、資料維持、高速低功
率暫存器檔案、電源閘控制電路 
 
英文摘要 
Recently, in order to provide multimedia 
processing capability in portable devices, 
the DSP is integrated into a chip to 
enhance system performance. Register 
file is the basic device, playing an 
important role, in the DSPs. In order to 
accomplish the goal of high-speed 
processing, the high performance DSP 
needs an excellent register file. 
Moreover, in order to extend the battery 
life time, we propose the high 
performance and low power dissipation 
register file in this proposal. The 
high-speed low-power register file with 
the characteristics of low leakage current, 
low wake-up time and data holding can 
be realized for high performance DSPs. 
In order to achieve this work, two new 
important circuits of the register file are 
developed. One is new power gating 
controlled circuit, and the other one is 
new storage cell of register file with data 
holding during sleep mode. The voltage 
 4
一種架構讀出與寫入都各自擁有自己
的傳輸路徑。 
dibdi
Output Stage
Bit line
load
Bit line
load
Cell
SA
Bit line
load
Bit line
load
Cell
SA
cell cell
di
dib
Control ckts
Read
DEC
Write
DEC
Input data
 
圖 2、單讀出/寫入埠(1 read/write port) 
Register File 架構 
圖 2 是單讀出/寫入埠電路，由電路
圖可知Register File架構可分為三大部
分： 
I. 兩組位址解碼電路  (Address 
decoder)：一組為讀出解碼電路
(Read decoder)，另一組為寫入解碼
電路(Write decoder)。 
II. 儲存單元集(Cell bank)：如紅色
框框所示，本單元集包含了位元負
載電路(Bit line load)、記憶細胞單
元集 (Cells) 與感測放大器電路
(Sense amplifier)。由電路圖可知，
儲存單元集是整個暫存器檔案的
核心。這個部分主要負責資料的儲
存與讀出，也是決定記憶容量多寡
的重要單元。 
III. 週邊電路：週邊電路包含控制
電路(Control circuits)與輸入資料控
制電路(Input data)。任何資料的寫
入與讀出，都須經由控制電路的控
制信號來發號命令，以使電路能正
確工作。 
圖 3 為多讀出 / 寫入埠架構
[2]-[16]，由電路圖可知多讀出/寫入埠
Register File 仍是由三大部分所組成，
只是每個部分有些許的不同。首先在
位址解碼電路方面，圖 3 架構具有二
讀出/一寫入埠，所以位址解碼電路共
有三個；二個讀出解碼電路，一個寫
入解碼電路。另外在儲存單元集電路
部份，由於須達到二讀出/一寫入的要
求，因此 Cell 作了些許的改良。每一
個 Cell 都擁有二條控制讀出的信號線
(Word lines)，及一條控制寫入的信號
線。因此，可允許同時對一個 Cell 作
二組讀出資料的需求，以分別給不同
的系統或指令集用，而達到多工的目
的。然而感測放大器電路與負載電
路，也因此增加了一倍的電路數量。
最後在週邊電路方面，因為要完成多
讀出/寫入的要求，所以會增加一些額
外的控制電路成本，但佔整個 Register 
File 比例不大。 
dibdi
Bit line
load
Bit line
load
Cell
Bit line
load
Bit line
load
cell
SA
SA
dibdi
Bit line
load
Bit line
load
Cell
Bit line
load
Bit line
load
cell
SA
SA
Output Stage
Control ckts
Read
DEC
Write
DEC
Read
DEC
di
dibInput data
 
圖 3、多讀出/寫入埠(2 read/1 write port) 
Register File 架構 
 
B.待機漏電流控制與系統快速回復機
制 
由於 IC 製程的進步，從微米(µm)
製程進步到奈米(nm) 製程，IC 內電晶
 6
0.0
5.0
10.0
15.0
20.0
25.0
2r1w 2r2w 2r3w 2r4w
2RxW
m
w
ctl_ckts
bank
dec
 
圖 6、暫存器檔案功率消耗(2RxW) 
0.0
10.0
20.0
30.0
40.0
50.0
60.0
2r1w 3r1w 4r1w 6r1w
xR1W
m
w
ctl_ckts
bank
dec
 
圖 7、暫存器檔案功率消耗(xR1W) 
化讀出或寫入埠數，儲存單元集消耗
功率所佔的比例是最大的，因此如何
降低儲存單元集的功率消耗，是暫存
器檔案電路設計者研究的重心。再
者，進行低功耗電路設計時，需連待
機模式時的漏電流控制電路一起綜合
考慮設計才能達到低功耗需求。 
以下分兩部份說明本計畫採用之
研究方法及成果。 
 
A.具資料維持之高速低功率 Register 
File 電路 
從國內外的文獻資料上[2]-[16]，
多讀出/寫入埠的 Register File Cell 可
分為以下的兩種電路型態，一是雙端
儲存單元(Differential-ended cell)，另一
為單端儲存單元(Single-ended cell)。 
A.1 雙端儲存單元架構 
圖 8 是一個典型的雙端多埠六讀
四寫(6R4W)電路[2]，在文獻中提及該
電路的資料線(bit line) RBL 是採用
BJT 元件來增加操作速度，而它的
memory cell(藍色框框)是跟 SRAM 一
樣的 Latch 電路。這個架構在要作寫入
與讀取的操作時，有兩個主要的問題
產生：一是讀取的錯誤，當 RF 的位址
線觸發時，讀/寫模式控制腳會同時轉
態，這會造成讀取資料上的錯誤。二
是 RF 寫入資料的錯誤，當所提供較低
電壓時會發生。在文中提到，以上的
錯誤可以加入一段緩衝的時間來解
決，但如此一來會降低整體速度的
25%。再者，bit line 讀出的訊號較弱，
因此它的感測電路較難設計。 
 
圖 8、雙端 6R4W Cell 
 
另外，如[3] [8][9] [10] [11][15]等
文獻，皆是雙端儲存電路。然而，在
使用時需注意輸出訊號的選擇以及非
對稱寫入的問題。 
 
A.2 單端儲存單元架構 
圖 9 為單端 10R4W Register File 
Cell 電路[5]。這篇文獻可算是早期的
單端多埠電路。它的讀寫各占儲存電
路的一個端點。這種單端 bit line 的電
路，可以想見它有較雙端式低的功率
6 read 
ports 
4 write 
ports 
 8
消耗的功率約為 1.1mW。 
藉由模擬分析結果可知，在功率
消耗方面單端儲存單元比雙端儲存單
元節省很多，而且面積也比雙端儲存
單元來得小。因此，本計畫之 RF 電路
設計是採用單端儲存單元架構，以節
省整體的功率消耗。 
 
A.4 具資料維持之新型 cell 設計與模擬 
然而上述所示的各種 cell 電路架
構，在待機模式時，皆無資料維持能
力，導致在由待機模式轉態至正常模
式工作時，須重新寫入資料或從外部
儲存元件(例如：SRAM)將資料再寫入
系統內部。如此不僅需使用額外的儲
存電路，還須增加寫入時的動態功率
消耗，因此是不符合低功率消耗的要
求。因此我們在只增加少量硬體之
下，開發新型具資料維持之新型 cell
單元。 
Slp
Write 
Ckt
In
Out
PG CKT
Read 
Ckt
Data Hold  
圖 12、新型具資料維持之 cell 單元 
如圖 12 所示，我們採用雙 Vt 元
件做設計。藍色框框為正常 Vt 元件，
用以作資料維持使用：中間為低 Vt 元
件作為寫入時使用。在待機時，中間
低 Vt 元件關閉；而資料則維持在 latch
內。除可降低漏電流功耗外，更可省
去資料回填之時間與功耗。而在正常
工作時，中間低 Vt 元件開啟，形成非
對稱型 cell 架構，如此可增加寫入與
讀出能力，進而增加操作速度。 
 
圖 13、新型 cell 單元模擬圖 
圖 13 為新型具資料維持之 cell 單
元模擬結果，由此可知若無加入 data 
hold 電路，則內部資料將於 600ns 後
消失；且漏電流功耗節省約為 6.8%。 
 
B.待機漏電流控制與系統快速回復機
制 
圖 14 為使用電源閘電路來降低
待機時漏電流的功率消耗，這是目前
最為國內外業界所接受的方法。傳統
的電源閘電路架構，當電源閘電路狀
態轉換期間常會有瞬間大電流(Rush 
current)產生，而在瞬間大電流流過
Chip 打 線 (Bonding wires) 的 自 感
(Self-inductance)和 Chip 內的寄生電感
效應，造成 Chip 內電源線的電壓抖
動，假如電壓抖動的幅度太大容易造
成電路鎖定在錯誤的值，或是造成電
路在錯誤的時間點做切換。 
 
圖 14、(a)傳統 Footer Power Gating 電
路 (b)傳統 Header Power Gating 電路 
 10
 
圖 18、電源閘電路模擬 
Set
Virtual 
VDD
Slp
Virtual 
VDD
Set
 
圖 19、電壓偵測電路與原理 
電壓時，輸出一觸發信號 Set 以打開其
後全部之 PG Cell。因此可以大大節省
等待 PG Cell turn-on 時間，使系統得以
快速進入正常工作模式。由圖 20 可
知，新型電源控制機制可以降低
turn-on 時間約 5 倍左右。 
IN
OUT
Virtual 
VDD
Sel
17.3ns
268ns
IN
OUT
Virtual 
VDD
PG
With
Det.
PG
Without
Det.
 
圖 20、新型電源閘控制機制模擬圖 
 
四、硬體實現 
圖 21 為具資料維持之低靜態功耗
暫存器檔案整體電路圖。整合新型待
機漏電流控制與系統快速回復機制，
及具資料維持之 RF cell，於新型暫存
器檔案電路中，以達到具資料維持且
低靜態功耗之高效能暫存器電路。如
圖 22、23 所示，為寫入與讀出的模擬， 
整體 PVT 模擬如表 2 所示，因此本計
畫之 RF 可應用於高速操作之系統晶
片。 
In Out
PG CKT
In Out
Set
PG CKT
In Out
Set
PG CKT Voltage 
Detector CKT
vinCtrl
Slp
Virtual VDD
Read 
DEC
Write 
DEC
Read 
DEC
Cell_2r1w (#1_31)
Cell_2r1w (#1_1)
Cell_2r1w (#16_31)
Cell_2r1w
(#16_1)
Cell_2r1w (#1_31)
Cell_2r1w
(#1_1)
Cell_2r1w (#16_31)
Cell_2r1w
(#16_1)
Output StageOutput Stage
Voltage boost ckt
Slp
Set
Virtual VDD
M1
M2
Out
Virtual VDD
Ctrl
圖 21、新型低靜態功耗 RF 電路圖 
 
圖 22、資料寫入模擬圖 
 
圖 23、資料讀出模擬圖 
 
表 2、PVT 模擬結果 
 12
6-GHz 256x32 bit Leakage-Tolerant Register 
File”, IEEE Journal of Solid State Circuits, 
Vol. 37, No. 5, pp. 624-632, May. 2002. 
[4] Creigton Asato, “A 14-port 3.8-ns 116-word 
64-b read-renaming register file”, IEEE 
Journal of Solid State Circuits, Vol. 30, No. 
11, pp. 1254-1258, Nov. 1995. 
[5] R. L. Franch, J. Ji and C. L. Chen, “A 640-ps, 
0.25- μ m CMOS, 16 × 64-b three-port 
register file”, IEEE Journal of Solid State 
Circuits, Vol. 32, No. 8, pp. 1288-1292, Aug. 
1997. 
[6] Wei Hwang, et al. “A 500-MHz, 32-word x 
64-bit, eight-port self-resetting CMOS 
register file”, IEEE Journal of Solid State 
Circuits, Vol. 34, No. 1, pp. 56-67, Jan. 1999. 
[7] Eric S. Fetzer, et al.  “A fully bypassed 
six-issue integer datapath and register file on 
the itanium-2 microprocessor”, IEEE 
Journal of Solid State Circuits, Vol. 37, No. 
11, pp. 1433-1440, Nov. 2002. 
[8] Nestoras, et al.  “A 34 word×64 b 10R6 W 
write-through self timed dual-supply-voltage 
register file”, ISSCC Dig. Tech., pp. 416-417, 
Feb. 2002. 
[9] Vangal, et al.  “A 2 5GHz 32b 
integer-execution core in 130nm dual-Vt 
CMOS”, ISSCC Dig. Tech., pp.412-413, Feb. 
2002. 
[10] Steven Hsu, et al., “A 90nm 6.5GHz 
256x64b dual supply register file with split 
decoder scheme”, Symposium on VLSI 
Circuits Digest of Technical Papers, pp. 
237-238, 12-14 Jun. 2003. 
[11] Tzartzanis, N.; Walker, W.W.;" A 
differential current-mode sensing method for 
high-noise-immunity, single-ended register 
files" ISSCC Dig. Tech., pp. 506-543, Feb. 
2004. 
[12] Steven K. Hsu, et al., “An 8.3GHz dual 
supply/threshold optimized 32b integer 
ALU-register file loop in 90nm CMOS”, 
Proceedings of the 2005 International 
Symposium on Low Power Electronics and 
Design, pp. 103-106, 8-10 Aug. 2005. 
[13] Sumita, M.; Ikeda, Y.,"A 32b 64-word 
9-read-port/7-write-port pseudo dual-bank 
register file using copied memory cells for a 
multi-threaded processor", ISSCC Dig. Tech., 
pp. 348-605, Feb. 2005. 
[14] Ting-Sheng Jau, Wei-Ben Yang and 
Chung-Yu Chang, “Analysis and Design of 
High Performance, Low Power Multiple 
Ports,” IEEE Asia Pacific Conference on 
Circuits and Systems, pp. 1453 – 1456, 4-7, 
Dec. 2006. 
[15]Konstadinidis, G., et al. “Implementation of 
a Third-Generation 16-Core 32-Thread 
Chip-Multithreading SPARCs Processor”, 
ISSCC Dig. Tech., pp. 84-85, Feb. 2008. 
[16] Zhanping Chen; Liqiong Wei; Roy, K.;”On 
effective IDDQ testing of low-voltage 
CMOS circuits using leakage control 
techniques,” IEEE Transactions on Very 
Large Scale Integration Systems, Vol. 9, 
Issue: 5, pp. 718 – 725, Oct. 2001. 
[17] Chatterjee, B.; Sachdev, et al., 
“Effectiveness and scaling trends of leakage 
control techniques for sub-130 nm CMOS 
technologies,” Proceedings of the 2003 
International Symposium on Low Power 
Electronics and Design, pp. 122 – 127, Aug. 
2003. 
[18] Kawaguchi, H.; Nose, K.; Sakurai, T;” A 
super cut-off CMOS (SCCMOS) scheme for 
0.5-V supply voltage with picoampere 
stand-by current,” IEEE Journal of Solid 
State Circuits, Vol. 35, No. 10, pp. 
1498-1501, Oct. 2000. 
[19] Sukwan Kim et al., US6876252B2, Apr. 5, 
2005. 
[20] Chang, Chung-Yu; Yang, Wei-Ben; Huang, 
Ching-Ji; Chien, Cheng-Hsing, “New Power 
Gating Structure with Low Voltage 
Fluctuations by Bulk Controller in Transition 
Mode,” IEEE International Symposium on 
Circuits and Systems, New Orleans, pp.3740 
- 3743, 27-30 May, 2007. 
[21] Johnson, M.C.; Somasekhar, D.; Lih-Yih 
Chiou; Roy, K.;”Leakage control with 
efficient use of transistor stacks in single 
threshold CMOS,” IEEE Transactions on 
Very Large Scale Integration Systems, 
Vol.10 , Issue: 1 , pp.1-5, Feb. 2002. 
[22]Calhoun, B.H.; Honore, F.A.; Chandrakasan, 
A.;”Design methodology for fine-grained 
leakage control in MTCMOS,” Proceedings 
of the 2003 International Symposium on Low 
Power Electronics and Design, pp. 104 - 109, 
25-27 Aug. 2003. 
[23] Keshavarzi, A.; Ma, S.; Narendra, S.; 
Bloechel, B.; Mistry, K.; Ghani, T.; Borkar, 
S.; De, V.;”Effectiveness of reverse body 
bias for leakage control in scaled dual Vt 
CMOS Ics,” Proceedings of the 2001 
International Symposium on Low Power 
Electronics and Design, pp. 207 - 212, 6-7 
Aug. 2001. 
[24] Kang, S.M.S.;”Elements of low power 
design for integrated systems,”Low Power 
Electronics and Design, 2003. Proceedings 
of the 2003 International Symposium on Low 
Power Electronics and Design, pp.205 – 210, 
25-27 Aug. 2003. 
[25]Kosonocky, S.V.; Irnmediato, M.; Cottrell, P.; 
Hook, T.; Mann, R.; Brown, J.;”Enhanced 
multi-threshold (MTCMOS) circuits using 
variable well bias,” Proceedings of the 2001 
International Symposium on Low Power 
Electronics and Design, pp.165 – 169, 6-7 
RDT08 
  
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                       年 月 日 
  報    告    人 
  姓          名  
楊維斌  服 務 機 關 
 及   職  稱 
淡江大學電機系 
助理教授 
           時  間  
  會   議 
           地  點   
98年 9月 14~18日 
 
希臘雅典              
 本 會 核 定 
            
 補 助 文 號 
 
98-2221-E-032-031 
                    
會  議  名   稱 
  (中文) 第 35屆歐洲固態電路研討會 
  (英文) 35th European Solid-State Circuits Conference 
                    
 發 表 論 文 題 目 
  (中文) 使用基底偏壓技巧設計實現超低電壓鎖相迴路 
  (英文) Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique 
報告內容應包括下列各項： 
 
一、參加會議經過   
九月十一~十二日搭乘泰國航空到會議所在地—希臘雅典 
九月十三日在雅典找尋會議地點與熟悉市區環境 
九月十四~十八日發表論文及參加會議 
九月十九~二十日搭乘泰國航空回台灣可愛的家 
 
二、與會心得 
本次很榮幸能參加第 35屆 ESSCIRC研討會，收穫頗為豐富，從場次的安排中得知，
整個會議議程包含了大量的 analog論文例如：RF power amplifiers、UWB circuits、RF building 
Blocks、data converters、integrated wireless…等等，還有 optical sensors、power management 
circuits、digital circuits 以及少量的 Memory 電路等多項議題，琳瑯滿目。然而由於有些場
次試同時開始的，故難免有遺珠之憾。不過從這次所發表的文章來看，個人覺得歐洲人對
於類比電路的著墨，似乎比其他地方的實力略有領先。因為在參加幾場發表會中發現，歐
洲人的數學特別好，這對在作類比電路時，複雜的小訊號數學運算，對他們來說是不構成
威脅的。 
經由個人統計，本次國內與會論文共有 7篇，分別為交大、淡江、工研院與瑞昱這四
個單位所貢獻，占整個 ESSCIRC論文比率相當少，所以國內學界與業界需多加努力才行。
此次，赴希臘雅典參加 2009 IEEE 35th ESSCIRC其主要目的為發表論文，其名稱為Designing 
Ultra-Low Voltage PLL Using a Bulk-Driven Technique；本論文主要為運用 Buck-Driven技術
於 Ultra Low Voltage的鎖相迴路電路。利用基極(Bulk)輸入控制方式，實現壓控振盪器並增
加壓控振盪器之線性度，並使用基極順向偏壓方式加速除頻率電路操作頻率。這些技巧可
有效降低 MOSFETs 的臨界導通電壓，使得鎖相迴路在超低電壓下可以達到 500MHz 之輸
出振盪頻率。此外，本人亦參加其他感興趣議題的 Session，希望藉此會議提升本人在系統
RDT08 
  
技術，同時滿足或超過 CMOS技術的要求。 
 Body Control：由於 15nm技術或是未來的需求，通道長度比例仍然佔主導地位，
但基底控制元件架構，例如 FinFET提供改善短溝道效應和可能採用為進一步微縮
元件和性能改進。能夠提供額外的閘極寬度，使這些元件成為強而有力的競爭者，
取代 15奈米節點平面元件結構。 
 Steep Sub-Threshold Device：在 11 – 15nm 微縮點，將需要降低電源電壓值小於 0.7 
V，以維持合理的功率密度。然而，這種供應電源減少狀況下，會導致嚴重的效能
下降；而傳統的 MOSFET臨界電壓值無法等比例下降，是受到 off-state電流的限
制。 
 SRAM： SRAM cell由於漏電流的增加，再加上限制 SRAM cell尺寸縮放；並增
加變動性的 Vt在 SRAM cell上，導致 SRAM在較低的工作電壓下，穩定性變得比
較差。在 HK-MG的製程有助於打破 SRAM單元大小縮放的障礙，並大量的減少
元件 Vt的變動，這可以改進 Vt的不匹配，使 SRAM cell的微縮，不受到元件相
關的限制，如圖 1所示。 
 
圖 1：SRAM Vt mismatch reduction by the use of HK-MG 
 FinFET：由於閘極之長寬比例仍繼續主宰著技術的更新，在 15 奈米技術節點及
以後， FinFET結構，trigate和超薄基底 SOI提供更好的元件靜電防護，並提供
額外的閘極長度縮減，如圖 2-3所示。。 
 
圖 2：Tem of a FinFET device 圖 3：DIBL improvement by use of FinFET 
RDT08 
  
全雙端 PLL電路是由 4級無電感環形振盪器、1/16除頻器、相位頻率偵測器、充電幫
浦和迴路濾波器所組成。使用延遲內插值元件的環形振盪器，可調範圍在 6至 11 GHz。
對於抖動最小化方面，我們分析每個電路區塊對雜訊的貢獻，和在 S域和 Z域評估 PLL
的總相位雜訊。RMS 抖動量的測量約為 18 mUI，與我們的雜訊分析預測值的 15mUI
相差不多。此 PLL是用 90奈米 bulk CMOS技術製造，消耗電流 45mA，在 1.1V的電
源電壓下。 
第二篇是我們所發表的；運用基極驅動技術於超低電壓之鎖相迴路。利用基極
(Bulk)輸入控制方式，實現壓控振盪器並增加壓控振盪器之線性度，並使用基極順向偏
壓方式加速除頻率電路操作頻率。這些技巧可有效降低MOSFETs的臨界導通電壓，使
得鎖相迴路在超低電壓下可以達到 500MHz 之輸出振盪頻率。此一晶片實現於 0.5v 
0.13-μm CMOS製程。量測結果在 0.5v的電壓下可操作於 360MHz~610MHz之間。在
550MHz操作頻率下，rms jitter為 8.01ps、peak-to-peak jitter為 56.36ps。整體的功率消
耗為 1.25mW，die size為 0.04mm2。 
第三篇為與溫度和電源無關的時脈產生器，使用 0.35 微米 CMOS 製程來實現。
此時脈產生器，最主要的精神是建立在鎖相迴路技術基礎上，並可以實現於單一晶片
且不使用 LC諧振電路、石英振盪器和微機電振盪器。可調的頻率在 2-100 MHz。溫度
係數為 90 ppm/°C、線性調控在 4%/V，在 30MHz頻率下功率損耗為 180 μW。製成偏
移率(σ/μ)為 2.7%。這一電路可以作為晶片上之參考時脈電路。 
第四篇主要是介紹用在 RFID 標籤與脈衝型態 UWB 上之精確的且與供應電壓不
相關的低功耗振盪器。使用 0.13微米 CMOS製程實現 24MHz時脈產生，它具有極低
的電源電壓相依性，在 0.4V~1.4V操作電壓下相關係數約為 104 ppm/V。電路部份主要
是使用兩個 nested 低功率的電壓 regulator；以及具有互相影響之新型兩個振盪器電路
技術基礎上。平均耗電量為 33uW在 1V電壓寬度範圍下，亦不需要任何外部微調或校
準機制。 
 
z DC-DC Converters 
另外有關電壓轉換器的相關文章，簡述如下。目前電壓轉換器的設計導向有幾個
重點；單電感雙輸出（SIDO）的 DC-DC轉換器、不需 off-chip的外部補償電路、on-chip
電感器和電容器的整合之 DC-DC轉換器……等。 
其中有一篇論文是由交大陳科宏教授所提出的，題目為低於 1V 的輸入之單電感
雙輸出（SIDO）的 DC-DC轉換器，具有負載自適應跟蹤控制（ALTC）技術，可應用
於單電池供電的可攜式設備。ALTC 自適應技術，可以以電感電流實際負載狀態為根
RDT08 
  
希望貴會能斟酌提高補助此會議之經費，以鼓勵國內學者出席參加，不僅可以提升國
內學術研究水準，更能提高本國之國際學術地位，謝謝! 
 
五、攜回資料名稱及內容 
     攜回論文集紙本與光碟一片，內容包含本次會議發表的所有論文 
 
六、其他 
無 
 
 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：楊維斌 計畫編號：98-2221-E-032-031- 
計畫名稱：具資料維持之低靜態功耗暫存器檔案 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
