Timing Analyzer report for processador
Mon Oct 07 08:28:46 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UnidadeControle:UC|outULA[0]'
 13. Slow 1200mV 85C Model Setup: 'UnidadeControle:UC|outDemux'
 14. Slow 1200mV 85C Model Setup: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'UnidadeControle:UC|outULA[0]'
 16. Slow 1200mV 85C Model Hold: 'CLK'
 17. Slow 1200mV 85C Model Hold: 'UnidadeControle:UC|outDemux'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'UnidadeControle:UC|outULA[0]'
 26. Slow 1200mV 0C Model Setup: 'UnidadeControle:UC|outDemux'
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'UnidadeControle:UC|outULA[0]'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'UnidadeControle:UC|outDemux'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'UnidadeControle:UC|outULA[0]'
 38. Fast 1200mV 0C Model Setup: 'UnidadeControle:UC|outDemux'
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'UnidadeControle:UC|outULA[0]'
 41. Fast 1200mV 0C Model Hold: 'CLK'
 42. Fast 1200mV 0C Model Hold: 'UnidadeControle:UC|outDemux'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; processador                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLK                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                          ;
; UnidadeControle:UC|outDemux  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UnidadeControle:UC|outDemux }  ;
; UnidadeControle:UC|outULA[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UnidadeControle:UC|outULA[0] } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 220.26 MHz ; 220.26 MHz      ; UnidadeControle:UC|outULA[0] ;                                                               ;
; 504.54 MHz ; 250.0 MHz       ; CLK                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; UnidadeControle:UC|outULA[0] ; -6.086 ; -21.561       ;
; UnidadeControle:UC|outDemux  ; -3.273 ; -12.239       ;
; CLK                          ; -1.832 ; -47.592       ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; UnidadeControle:UC|outULA[0] ; 0.261 ; 0.000         ;
; CLK                          ; 0.574 ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 1.784 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLK                          ; -3.000 ; -55.685       ;
; UnidadeControle:UC|outULA[0] ; 0.455  ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 0.458  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UnidadeControle:UC|outULA[0]'                                                                                                                         ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -6.086 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.374     ; 4.671      ;
; -5.999 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.592      ;
; -5.961 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.554      ;
; -5.903 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.496      ;
; -5.860 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.453      ;
; -5.813 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.399      ;
; -5.798 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.384      ;
; -5.793 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.376     ; 4.376      ;
; -5.787 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.380      ;
; -5.787 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.772     ; 3.974      ;
; -5.782 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.368      ;
; -5.777 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.370      ;
; -5.763 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.349      ;
; -5.748 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.341      ;
; -5.726 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.319      ;
; -5.706 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.374     ; 4.291      ;
; -5.699 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.365     ; 4.293      ;
; -5.698 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.772     ; 3.885      ;
; -5.691 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.277      ;
; -5.678 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.264      ;
; -5.664 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.250      ;
; -5.654 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 4.247      ;
; -5.645 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.373     ; 4.231      ;
; -5.576 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.772     ; 3.763      ;
; -5.575 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.376     ; 4.158      ;
; -5.564 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.374     ; 4.149      ;
; -5.491 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.807     ; 3.643      ;
; -5.433 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.807     ; 3.585      ;
; -5.389 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.374     ; 3.974      ;
; -5.315 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.807     ; 3.467      ;
; -5.194 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.366     ; 3.787      ;
; -4.918 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.375     ; 3.502      ;
; -4.439 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.444      ; 5.054      ;
; -4.400 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.444      ; 5.015      ;
; -4.322 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.437      ; 4.930      ;
; -4.300 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.437      ; 4.908      ;
; -4.291 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.445      ; 4.907      ;
; -4.210 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.444      ; 4.825      ;
; -4.006 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.594      ; 4.890      ;
; -3.955 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.594      ; 4.839      ;
; -3.893 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.587      ; 4.770      ;
; -3.874 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.587      ; 4.751      ;
; -3.846 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.444      ; 4.461      ;
; -3.801 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.188      ; 4.279      ;
; -3.713 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.584      ; 4.587      ;
; -3.636 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.592      ; 4.363      ;
; -3.589 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.592      ; 4.316      ;
; -3.541 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.586      ; 4.417      ;
; -3.540 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.153      ; 3.983      ;
; -3.535 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.435      ; 4.141      ;
; -3.455 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.585      ; 4.175      ;
; -3.431 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.585      ; 4.151      ;
; -3.410 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.186      ; 3.731      ;
; -3.401 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.582      ; 4.118      ;
; -3.394 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.585      ; 4.267      ;
; -3.195 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.593      ; 4.076      ;
; -3.172 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.584      ; 3.891      ;
; -3.154 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.593      ; 4.035      ;
; -3.119 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.151      ; 3.405      ;
; -3.074 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.586      ; 3.948      ;
; -3.055 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.586      ; 3.929      ;
; -3.014 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.585      ; 3.887      ;
; -2.997 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.187      ; 3.472      ;
; -2.728 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.152      ; 3.168      ;
; -1.770 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.532      ; 4.983      ;
; -1.665 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.682      ; 5.147      ;
; -1.658 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.680      ; 4.983      ;
; -1.524 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.722      ; 2.715      ;
; -1.439 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.681      ; 4.918      ;
; -1.244 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.532      ; 4.957      ;
; -1.139 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.682      ; 5.121      ;
; -1.126 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.680      ; 4.951      ;
; -0.970 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.722      ; 2.661      ;
; -0.871 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.681      ; 4.850      ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UnidadeControle:UC|outDemux'                                                                                                                      ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -3.273 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.121     ; 2.613      ;
; -3.126 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.113     ; 2.474      ;
; -3.083 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.113     ; 2.431      ;
; -3.063 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.092     ; 2.434      ;
; -3.024 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.092     ; 2.395      ;
; -3.005 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.120     ; 2.346      ;
; -2.986 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.120     ; 2.327      ;
; -2.982 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.094     ; 2.349      ;
; -2.950 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.091     ; 2.322      ;
; -2.946 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.099     ; 2.310      ;
; -2.935 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.094     ; 2.302      ;
; -2.929 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.099     ; 2.293      ;
; -2.921 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.093     ; 2.297      ;
; -2.921 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.519     ; 1.863      ;
; -2.905 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.092     ; 2.276      ;
; -2.893 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.121     ; 2.233      ;
; -2.870 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.093     ; 2.246      ;
; -2.808 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.100     ; 2.177      ;
; -2.801 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.101     ; 2.161      ;
; -2.789 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.100     ; 2.158      ;
; -2.777 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.101     ; 2.137      ;
; -2.756 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.500     ; 1.717      ;
; -2.749 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.104     ; 2.106      ;
; -2.716 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.499     ; 1.686      ;
; -2.694 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.103     ; 2.060      ;
; -2.656 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.554     ; 1.563      ;
; -2.520 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.102     ; 1.879      ;
; -2.508 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.101     ; 1.876      ;
; -2.470 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.092     ; 1.841      ;
; -2.465 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.535     ; 1.391      ;
; -2.455 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.534     ; 1.390      ;
; -2.169 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.101     ; 1.531      ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                             ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.832 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.850     ; 1.970      ;
; -1.673 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.858     ; 1.803      ;
; -1.666 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.857     ; 1.797      ;
; -1.662 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.859     ; 1.791      ;
; -1.655 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.848     ; 1.795      ;
; -1.654 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.858     ; 1.784      ;
; -1.649 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.857     ; 1.780      ;
; -1.643 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.859     ; 1.772      ;
; -1.612 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.852     ; 1.748      ;
; -1.476 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.850     ; 1.614      ;
; -1.435 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.851     ; 1.572      ;
; -1.418 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.851     ; 1.555      ;
; -1.417 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.697     ; 1.708      ;
; -1.289 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.468     ; 1.809      ;
; -1.289 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.467     ; 1.810      ;
; -1.276 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.469     ; 1.795      ;
; -1.247 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.435     ; 1.800      ;
; -1.235 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.850     ; 1.373      ;
; -1.235 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.436     ; 1.787      ;
; -1.219 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.852     ; 1.355      ;
; -1.213 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.434     ; 1.767      ;
; -1.210 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.704     ; 1.494      ;
; -1.206 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.850     ; 1.344      ;
; -1.188 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.695     ; 1.481      ;
; -1.030 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.697     ; 1.321      ;
; -0.982 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.899      ;
; -0.968 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.885      ;
; -0.949 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.866      ;
; -0.925 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.704     ; 1.209      ;
; -0.881 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.798      ;
; -0.850 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.767      ;
; -0.846 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.763      ;
; -0.840 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.757      ;
; -0.836 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.753      ;
; -0.821 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.738      ;
; -0.817 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.734      ;
; -0.787 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.705     ; 1.070      ;
; -0.776 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.704     ; 1.060      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.759 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.676      ;
; -0.754 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.671      ;
; -0.749 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.666      ;
; -0.735 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.097     ; 1.636      ;
; -0.728 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 2.031      ;
; -0.719 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.636      ;
; -0.718 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.635      ;
; -0.714 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 2.017      ;
; -0.714 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.631      ;
; -0.695 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.998      ;
; -0.688 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.849     ; 0.827      ;
; -0.679 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.850     ; 0.817      ;
; -0.674 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.851     ; 0.811      ;
; -0.627 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.930      ;
; -0.592 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.895      ;
; -0.586 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.889      ;
; -0.584 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.704     ; 0.868      ;
; -0.567 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.870      ;
; -0.500 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.803      ;
; -0.465 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.768      ;
; -0.454 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.757      ;
; -0.447 ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; 1.187      ; 2.622      ;
; -0.435 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.738      ;
; -0.373 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.676      ;
; -0.373 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.676      ;
; -0.364 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.305      ; 1.667      ;
; -0.262 ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.097     ; 1.163      ;
; -0.253 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; -0.097     ; 1.154      ;
; -0.243 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.160      ;
; -0.237 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.154      ;
; -0.236 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.153      ;
; -0.218 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.135      ;
; -0.218 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.135      ;
; -0.214 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.081     ; 1.131      ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UnidadeControle:UC|outULA[0]'                                                                                                                         ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.261 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.833      ; 4.094      ;
; 0.308 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.834      ; 4.142      ;
; 0.343 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.832      ; 4.175      ;
; 0.416 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.679      ; 4.095      ;
; 0.709 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.793      ; 2.502      ;
; 0.852 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.833      ; 4.205      ;
; 0.944 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.834      ; 4.298      ;
; 0.949 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.832      ; 4.301      ;
; 1.013 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.679      ; 4.212      ;
; 1.257 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.793      ; 2.570      ;
; 2.408 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.435      ; 2.873      ;
; 2.659 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.434      ; 3.123      ;
; 2.666 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.468      ; 3.164      ;
; 2.668 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.850      ; 3.548      ;
; 2.682 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.851      ; 3.563      ;
; 2.726 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.849      ; 3.605      ;
; 2.740 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.851      ; 3.621      ;
; 2.799 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.858      ; 3.687      ;
; 2.837 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.858      ; 3.725      ;
; 2.876 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.848      ; 3.754      ;
; 2.919 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.850      ; 3.799      ;
; 2.944 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.467      ; 3.441      ;
; 2.975 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.850      ; 3.855      ;
; 2.992 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.850      ; 3.872      ;
; 3.099 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.857      ; 3.986      ;
; 3.130 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.857      ; 4.017      ;
; 3.141 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.436      ; 3.607      ;
; 3.152 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.695      ; 3.877      ;
; 3.229 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.851      ; 4.110      ;
; 3.380 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.850      ; 4.260      ;
; 3.384 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.704      ; 4.118      ;
; 3.391 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.469      ; 3.890      ;
; 3.420 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.852      ; 4.302      ;
; 3.477 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.852      ; 4.359      ;
; 3.525 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.859      ; 4.414      ;
; 3.554 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.859      ; 4.443      ;
; 3.843 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.697      ; 4.570      ;
; 3.874 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.704      ; 4.608      ;
; 3.891 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.704      ; 4.625      ;
; 3.899 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.705      ; 4.634      ;
; 3.904 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.697      ; 4.631      ;
; 3.931 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.704      ; 4.665      ;
; 4.370 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.191     ; 3.209      ;
; 4.625 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 3.473      ;
; 4.807 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.605     ; 3.232      ;
; 4.833 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.190     ; 3.673      ;
; 4.895 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.605     ; 3.320      ;
; 4.910 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.190     ; 3.750      ;
; 4.929 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.605     ; 3.354      ;
; 4.956 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.191     ; 3.795      ;
; 5.032 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 3.880      ;
; 5.057 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.572     ; 3.515      ;
; 5.060 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.191     ; 3.899      ;
; 5.071 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 3.912      ;
; 5.086 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 3.927      ;
; 5.100 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.181     ; 3.949      ;
; 5.124 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 3.965      ;
; 5.132 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 3.980      ;
; 5.143 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 3.984      ;
; 5.163 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.190     ; 4.003      ;
; 5.165 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 4.006      ;
; 5.172 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.020      ;
; 5.173 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.572     ; 3.631      ;
; 5.183 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.572     ; 3.641      ;
; 5.191 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.039      ;
; 5.213 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 4.054      ;
; 5.213 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 4.054      ;
; 5.220 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.068      ;
; 5.263 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.189     ; 4.104      ;
; 5.326 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.174      ;
; 5.338 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.186      ;
; 5.356 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.204      ;
; 5.361 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.182     ; 4.209      ;
; 5.487 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.190     ; 4.327      ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                             ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.574 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.243      ;
; 0.592 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.261      ;
; 0.642 ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.097      ; 0.925      ;
; 0.646 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.097      ; 0.929      ;
; 0.656 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.923      ;
; 0.658 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.926      ;
; 0.662 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.929      ;
; 0.684 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 0.951      ;
; 0.695 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.364      ;
; 0.700 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.369      ;
; 0.713 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.382      ;
; 0.714 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.383      ;
; 0.821 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.490      ;
; 0.824 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.493      ;
; 0.831 ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; 1.371      ; 2.418      ;
; 0.835 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.504      ;
; 0.843 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.512      ;
; 0.847 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.516      ;
; 0.847 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.516      ;
; 0.945 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.614      ;
; 0.964 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.483      ; 1.633      ;
; 0.973 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.097      ; 1.256      ;
; 0.974 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.241      ;
; 0.976 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.243      ;
; 0.985 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.252      ;
; 0.988 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.257      ;
; 0.993 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.260      ;
; 0.998 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.585     ; 0.629      ;
; 1.002 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.586     ; 0.632      ;
; 1.010 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.584     ; 0.642      ;
; 1.037 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.444     ; 0.809      ;
; 1.095 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.362      ;
; 1.097 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.364      ;
; 1.100 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.367      ;
; 1.111 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.378      ;
; 1.114 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.381      ;
; 1.119 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.386      ;
; 1.212 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.444     ; 0.984      ;
; 1.221 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.488      ;
; 1.224 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.445     ; 0.995      ;
; 1.240 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.507      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.388 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.444     ; 1.160      ;
; 1.438 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.437     ; 1.217      ;
; 1.516 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.151     ; 1.581      ;
; 1.527 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.585     ; 1.158      ;
; 1.538 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.585     ; 1.169      ;
; 1.544 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.152     ; 1.608      ;
; 1.545 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.587     ; 1.174      ;
; 1.549 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.153     ; 1.612      ;
; 1.585 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.187     ; 1.614      ;
; 1.590 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.188     ; 1.618      ;
; 1.597 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.186     ; 1.627      ;
; 1.624 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.435     ; 1.405      ;
; 1.649 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.444     ; 1.421      ;
; 1.699 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.586     ; 1.329      ;
; 1.747 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.586     ; 1.377      ;
; 1.804 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.584     ; 1.436      ;
; 1.820 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.437     ; 1.599      ;
; 1.933 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.594     ; 1.555      ;
; 1.933 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.592     ; 1.557      ;
; 1.936 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.593     ; 1.559      ;
; 1.947 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.587     ; 1.576      ;
; 1.947 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.582     ; 1.581      ;
; 1.981 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.592     ; 1.605      ;
; 1.983 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.594     ; 1.605      ;
; 1.986 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.593     ; 1.609      ;
; 2.169 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.585     ; 1.800      ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UnidadeControle:UC|outDemux'                                                                                                                      ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.784 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.137      ; 1.451      ;
; 2.022 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.146      ; 1.698      ;
; 2.050 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.278     ; 1.302      ;
; 2.055 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.280     ; 1.305      ;
; 2.092 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.137      ; 1.759      ;
; 2.093 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.135      ; 1.758      ;
; 2.212 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.300     ; 1.442      ;
; 2.215 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.136      ; 1.881      ;
; 2.243 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.134      ; 1.907      ;
; 2.300 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.245     ; 1.585      ;
; 2.315 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.136      ; 1.981      ;
; 2.329 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.138      ; 1.997      ;
; 2.340 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.247     ; 1.623      ;
; 2.371 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.136      ; 2.037      ;
; 2.386 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.138      ; 2.054      ;
; 2.434 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.145      ; 2.109      ;
; 2.446 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.146      ; 2.122      ;
; 2.463 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.145      ; 2.138      ;
; 2.470 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.267     ; 1.733      ;
; 2.481 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.139      ; 2.150      ;
; 2.486 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.116      ; 2.132      ;
; 2.495 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.143      ; 2.168      ;
; 2.496 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.115      ; 2.141      ;
; 2.514 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.147      ; 2.191      ;
; 2.526 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.143      ; 2.199      ;
; 2.529 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.146      ; 2.205      ;
; 2.538 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.139      ; 2.207      ;
; 2.544 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.116      ; 2.190      ;
; 2.569 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.146      ; 2.245      ;
; 2.603 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.123      ; 2.256      ;
; 2.641 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.123      ; 2.294      ;
; 2.820 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.115      ; 2.465      ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 235.52 MHz ; 235.52 MHz      ; UnidadeControle:UC|outULA[0] ;                                                               ;
; 560.85 MHz ; 250.0 MHz       ; CLK                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; UnidadeControle:UC|outULA[0] ; -5.472 ; -19.518       ;
; UnidadeControle:UC|outDemux  ; -3.018 ; -11.267       ;
; CLK                          ; -1.586 ; -39.077       ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; UnidadeControle:UC|outULA[0] ; 0.214 ; 0.000         ;
; CLK                          ; 0.526 ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 1.723 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLK                          ; -3.000 ; -55.685       ;
; UnidadeControle:UC|outULA[0] ; 0.402  ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 0.411  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UnidadeControle:UC|outULA[0]'                                                                                                                          ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -5.472 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 4.280      ;
; -5.399 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.214      ;
; -5.383 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.198      ;
; -5.336 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.151      ;
; -5.325 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.140      ;
; -5.253 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 4.061      ;
; -5.249 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 4.057      ;
; -5.242 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 4.050      ;
; -5.241 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.056      ;
; -5.240 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 4.048      ;
; -5.231 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.046      ;
; -5.227 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.042      ;
; -5.203 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.608     ; 3.649      ;
; -5.203 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.239     ; 4.018      ;
; -5.198 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.248     ; 4.004      ;
; -5.160 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.608     ; 3.606      ;
; -5.154 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.962      ;
; -5.149 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.957      ;
; -5.143 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.951      ;
; -5.142 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.950      ;
; -5.134 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.942      ;
; -5.130 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.237     ; 3.947      ;
; -5.077 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.238     ; 3.893      ;
; -5.046 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.608     ; 3.492      ;
; -5.010 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.248     ; 3.816      ;
; -4.984 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.792      ;
; -4.930 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.642     ; 3.342      ;
; -4.909 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.642     ; 3.321      ;
; -4.833 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.246     ; 3.641      ;
; -4.798 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.642     ; 3.210      ;
; -4.706 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.238     ; 3.522      ;
; -4.416 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.247     ; 3.223      ;
; -4.061 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.397      ; 4.697      ;
; -4.051 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.397      ; 4.687      ;
; -3.967 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.390      ; 4.596      ;
; -3.955 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.390      ; 4.584      ;
; -3.950 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.399      ; 4.588      ;
; -3.866 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.398      ; 4.503      ;
; -3.652 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.532      ; 4.530      ;
; -3.628 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.532      ; 4.506      ;
; -3.568 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.525      ; 4.439      ;
; -3.559 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.525      ; 4.430      ;
; -3.526 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.398      ; 4.163      ;
; -3.471 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.163      ; 3.980      ;
; -3.373 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.523      ; 4.242      ;
; -3.311 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.530      ; 4.035      ;
; -3.295 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.530      ; 4.019      ;
; -3.247 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.525      ; 4.118      ;
; -3.226 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.389      ; 3.854      ;
; -3.223 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.129      ; 3.698      ;
; -3.164 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.523      ; 3.881      ;
; -3.153 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.523      ; 3.870      ;
; -3.115 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.161      ; 3.470      ;
; -3.022 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.524      ; 3.889      ;
; -3.012 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.521      ; 3.727      ;
; -2.886 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.531      ; 3.760      ;
; -2.875 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.531      ; 3.749      ;
; -2.861 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.523      ; 3.578      ;
; -2.838 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.127      ; 3.159      ;
; -2.799 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.524      ; 3.666      ;
; -2.790 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.524      ; 3.657      ;
; -2.710 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.162      ; 3.215      ;
; -2.699 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.524      ; 3.566      ;
; -2.459 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.128      ; 2.930      ;
; -1.623 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.202      ; 4.574      ;
; -1.549 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.335      ; 4.588      ;
; -1.536 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.337      ; 4.729      ;
; -1.361 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.566      ; 2.491      ;
; -1.333 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 3.336      ; 4.522      ;
; -1.177 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.202      ; 4.628      ;
; -1.095 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.335      ; 4.634      ;
; -1.090 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.337      ; 4.783      ;
; -0.849 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 3.336      ; 4.538      ;
; -0.783 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.566      ; 2.413      ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UnidadeControle:UC|outDemux'                                                                                                                       ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -3.018 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.171     ; 2.402      ;
; -2.882 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.164     ; 2.273      ;
; -2.871 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.164     ; 2.262      ;
; -2.820 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.144     ; 2.233      ;
; -2.810 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.144     ; 2.223      ;
; -2.795 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.171     ; 2.179      ;
; -2.786 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.171     ; 2.170      ;
; -2.742 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.147     ; 2.150      ;
; -2.726 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.151     ; 2.132      ;
; -2.726 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.147     ; 2.134      ;
; -2.714 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.151     ; 2.120      ;
; -2.709 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.142     ; 2.124      ;
; -2.706 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.533     ; 1.728      ;
; -2.695 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.171     ; 2.079      ;
; -2.687 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.145     ; 2.104      ;
; -2.663 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.145     ; 2.080      ;
; -2.632 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.143     ; 2.046      ;
; -2.603 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.152     ; 2.013      ;
; -2.595 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.154     ; 1.996      ;
; -2.594 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.152     ; 2.004      ;
; -2.584 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.154     ; 1.985      ;
; -2.546 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.516     ; 1.585      ;
; -2.506 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.514     ; 1.554      ;
; -2.495 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.156     ; 1.894      ;
; -2.455 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.567     ; 1.443      ;
; -2.446 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.154     ; 1.854      ;
; -2.292 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.154     ; 1.693      ;
; -2.285 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.143     ; 1.699      ;
; -2.282 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.152     ; 1.692      ;
; -2.269 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.550     ; 1.274      ;
; -2.258 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.548     ; 1.272      ;
; -1.985 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.152     ; 1.390      ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                              ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.586 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.760     ; 1.815      ;
; -1.409 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.769     ; 1.629      ;
; -1.404 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.767     ; 1.626      ;
; -1.401 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.769     ; 1.621      ;
; -1.389 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.758     ; 1.620      ;
; -1.382 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.769     ; 1.602      ;
; -1.379 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.767     ; 1.601      ;
; -1.373 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.769     ; 1.593      ;
; -1.359 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.762     ; 1.586      ;
; -1.245 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.760     ; 1.474      ;
; -1.217 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.623     ; 1.583      ;
; -1.186 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.762     ; 1.413      ;
; -1.160 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.762     ; 1.387      ;
; -1.067 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.412     ; 1.644      ;
; -1.061 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.414     ; 1.636      ;
; -1.057 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.414     ; 1.632      ;
; -1.027 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.630     ; 1.386      ;
; -1.023 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.382     ; 1.630      ;
; -1.018 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.382     ; 1.625      ;
; -1.014 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.761     ; 1.242      ;
; -1.003 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.621     ; 1.371      ;
; -0.994 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.380     ; 1.603      ;
; -0.992 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.762     ; 1.219      ;
; -0.977 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.760     ; 1.206      ;
; -0.859 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.623     ; 1.225      ;
; -0.783 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.710      ;
; -0.760 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.687      ;
; -0.757 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.630     ; 1.116      ;
; -0.731 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.658      ;
; -0.685 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.612      ;
; -0.667 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.594      ;
; -0.663 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.590      ;
; -0.649 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.576      ;
; -0.644 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.571      ;
; -0.636 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.631     ; 0.994      ;
; -0.625 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.630     ; 0.984      ;
; -0.620 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.547      ;
; -0.615 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.542      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.599 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.526      ;
; -0.575 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.502      ;
; -0.569 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.496      ;
; -0.567 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.087     ; 1.479      ;
; -0.552 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.479      ;
; -0.551 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.478      ;
; -0.549 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.826      ;
; -0.547 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.474      ;
; -0.526 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.803      ;
; -0.508 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.759     ; 0.738      ;
; -0.500 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.761     ; 0.728      ;
; -0.497 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.774      ;
; -0.496 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.761     ; 0.724      ;
; -0.451 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.728      ;
; -0.432 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.630     ; 0.791      ;
; -0.429 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.706      ;
; -0.415 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.692      ;
; -0.396 ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; 1.079      ; 2.464      ;
; -0.386 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.663      ;
; -0.341 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.618      ;
; -0.318 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.595      ;
; -0.299 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.576      ;
; -0.270 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.547      ;
; -0.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.526      ;
; -0.249 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.526      ;
; -0.220 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.278      ; 1.497      ;
; -0.131 ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.087     ; 1.043      ;
; -0.124 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; -0.087     ; 1.036      ;
; -0.114 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.041      ;
; -0.109 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.036      ;
; -0.108 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.035      ;
; -0.098 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.025      ;
; -0.098 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.025      ;
; -0.095 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.072     ; 1.022      ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UnidadeControle:UC|outULA[0]'                                                                                                                          ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.214 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.473      ; 3.687      ;
; 0.267 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.473      ; 3.740      ;
; 0.290 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.471      ; 3.761      ;
; 0.366 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 3.334      ; 3.700      ;
; 0.645 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.631      ; 2.276      ;
; 0.881 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.473      ; 3.874      ;
; 0.967 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.473      ; 3.960      ;
; 0.971 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.471      ; 3.962      ;
; 1.026 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 3.334      ; 3.880      ;
; 1.202 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.631      ; 2.353      ;
; 2.145 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.382      ; 2.557      ;
; 2.371 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.380      ; 2.781      ;
; 2.375 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.414      ; 2.819      ;
; 2.378 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.762      ; 3.170      ;
; 2.388 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.761      ; 3.179      ;
; 2.435 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.759      ; 3.224      ;
; 2.445 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.762      ; 3.237      ;
; 2.483 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.769      ; 3.282      ;
; 2.552 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.769      ; 3.351      ;
; 2.591 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.760      ; 3.381      ;
; 2.622 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.412      ; 3.064      ;
; 2.624 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.758      ; 3.412      ;
; 2.660 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.760      ; 3.450      ;
; 2.705 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.761      ; 3.496      ;
; 2.750 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.767      ; 3.547      ;
; 2.812 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.382      ; 3.224      ;
; 2.817 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.767      ; 3.614      ;
; 2.823 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.621      ; 3.474      ;
; 2.877 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.761      ; 3.668      ;
; 3.025 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.760      ; 3.815      ;
; 3.025 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.630      ; 3.685      ;
; 3.034 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.414      ; 3.478      ;
; 3.048 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.762      ; 3.840      ;
; 3.114 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.762      ; 3.906      ;
; 3.147 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.769      ; 3.946      ;
; 3.207 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.769      ; 4.006      ;
; 3.435 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.623      ; 4.088      ;
; 3.468 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.630      ; 4.128      ;
; 3.473 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.630      ; 4.133      ;
; 3.487 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.631      ; 4.148      ;
; 3.505 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.623      ; 4.158      ;
; 3.541 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.630      ; 4.201      ;
; 3.941 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.082     ; 2.889      ;
; 4.147 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.104      ;
; 4.322 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.460     ; 2.892      ;
; 4.387 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.081     ; 3.336      ;
; 4.415 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.460     ; 2.985      ;
; 4.454 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.460     ; 3.024      ;
; 4.463 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.081     ; 3.412      ;
; 4.493 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.082     ; 3.441      ;
; 4.544 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.428     ; 3.146      ;
; 4.557 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.507      ;
; 4.558 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.508      ;
; 4.567 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.524      ;
; 4.595 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.552      ;
; 4.595 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.082     ; 3.543      ;
; 4.609 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.072     ; 3.567      ;
; 4.624 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.574      ;
; 4.627 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.577      ;
; 4.635 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.585      ;
; 4.657 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.614      ;
; 4.663 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.620      ;
; 4.666 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.428     ; 3.268      ;
; 4.684 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.428     ; 3.286      ;
; 4.687 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.637      ;
; 4.697 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.081     ; 3.646      ;
; 4.704 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.654      ;
; 4.717 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.674      ;
; 4.754 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.080     ; 3.704      ;
; 4.792 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.749      ;
; 4.794 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.751      ;
; 4.861 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.818      ;
; 4.861 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.073     ; 3.818      ;
; 4.996 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -1.081     ; 3.945      ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.526 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.134      ;
; 0.540 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.148      ;
; 0.587 ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.087      ; 0.845      ;
; 0.591 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.087      ; 0.849      ;
; 0.600 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.849      ;
; 0.625 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.233      ;
; 0.626 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 0.869      ;
; 0.636 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.244      ;
; 0.639 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.247      ;
; 0.645 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.253      ;
; 0.713 ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; 1.244      ; 2.158      ;
; 0.735 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.343      ;
; 0.741 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.349      ;
; 0.744 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.352      ;
; 0.759 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.367      ;
; 0.773 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.381      ;
; 0.773 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.381      ;
; 0.840 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.448      ;
; 0.858 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.437      ; 1.466      ;
; 0.879 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.087      ; 1.137      ;
; 0.886 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.129      ;
; 0.889 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.134      ;
; 0.893 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.136      ;
; 0.894 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.137      ;
; 0.897 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.524     ; 0.574      ;
; 0.900 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.525     ; 0.578      ;
; 0.904 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.147      ;
; 0.908 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.523     ; 0.586      ;
; 0.919 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.398     ; 0.722      ;
; 0.985 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.228      ;
; 0.990 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.233      ;
; 0.996 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.239      ;
; 0.999 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.242      ;
; 1.003 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.246      ;
; 1.014 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.257      ;
; 1.071 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.397     ; 0.875      ;
; 1.081 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.399     ; 0.883      ;
; 1.095 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.338      ;
; 1.113 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.356      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.138 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.072      ; 1.381      ;
; 1.242 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.398     ; 1.045      ;
; 1.274 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.390     ; 1.085      ;
; 1.369 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.127     ; 1.443      ;
; 1.370 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.523     ; 1.048      ;
; 1.380 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.525     ; 1.056      ;
; 1.389 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.129     ; 1.461      ;
; 1.391 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.524     ; 1.068      ;
; 1.396 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.128     ; 1.469      ;
; 1.430 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.163     ; 1.468      ;
; 1.438 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.162     ; 1.477      ;
; 1.440 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.161     ; 1.480      ;
; 1.454 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.389     ; 1.266      ;
; 1.472 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.397     ; 1.276      ;
; 1.550 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.524     ; 1.227      ;
; 1.592 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.524     ; 1.269      ;
; 1.599 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.523     ; 1.277      ;
; 1.629 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.390     ; 1.440      ;
; 1.747 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.532     ; 1.416      ;
; 1.751 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.525     ; 1.427      ;
; 1.753 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.530     ; 1.424      ;
; 1.755 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.521     ; 1.435      ;
; 1.757 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.531     ; 1.427      ;
; 1.796 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.532     ; 1.465      ;
; 1.799 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.530     ; 1.470      ;
; 1.805 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.531     ; 1.475      ;
; 1.938 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.523     ; 1.616      ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UnidadeControle:UC|outDemux'                                                                                                                       ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.723 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.058      ; 1.311      ;
; 1.925 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 1.522      ;
; 1.960 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.321     ; 1.169      ;
; 1.967 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.323     ; 1.174      ;
; 2.025 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.058      ; 1.613      ;
; 2.031 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.056      ; 1.617      ;
; 2.100 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.340     ; 1.290      ;
; 2.150 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.057      ; 1.737      ;
; 2.179 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.055      ; 1.764      ;
; 2.182 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.289     ; 1.423      ;
; 2.187 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.057      ; 1.774      ;
; 2.196 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.059      ; 1.785      ;
; 2.218 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.291     ; 1.457      ;
; 2.256 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.057      ; 1.843      ;
; 2.262 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.059      ; 1.851      ;
; 2.295 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.066      ; 1.891      ;
; 2.330 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.308     ; 1.552      ;
; 2.333 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.040      ; 1.903      ;
; 2.335 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.060      ; 1.925      ;
; 2.343 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.039      ; 1.912      ;
; 2.346 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.064      ; 1.940      ;
; 2.355 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.066      ; 1.951      ;
; 2.365 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 1.962      ;
; 2.373 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 1.970      ;
; 2.387 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.068      ; 1.985      ;
; 2.400 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.040      ; 1.970      ;
; 2.405 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.060      ; 1.995      ;
; 2.413 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.064      ; 2.007      ;
; 2.438 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.047      ; 2.015      ;
; 2.441 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 2.038      ;
; 2.507 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.047      ; 2.084      ;
; 2.660 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.039      ; 2.229      ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; UnidadeControle:UC|outULA[0] ; -2.645 ; -8.677        ;
; UnidadeControle:UC|outDemux  ; -1.365 ; -4.957        ;
; CLK                          ; -0.333 ; -3.424        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; UnidadeControle:UC|outULA[0] ; 0.089 ; 0.000         ;
; CLK                          ; 0.218 ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 1.043 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLK                          ; -3.000 ; -46.687       ;
; UnidadeControle:UC|outULA[0] ; 0.404  ; 0.000         ;
; UnidadeControle:UC|outDemux  ; 0.440  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UnidadeControle:UC|outULA[0]'                                                                                                                          ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.645 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 2.289      ;
; -2.595 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.244      ;
; -2.573 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.222      ;
; -2.538 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.187      ;
; -2.517 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.166      ;
; -2.505 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.150      ;
; -2.483 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.128      ;
; -2.483 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.128      ;
; -2.477 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 2.121      ;
; -2.474 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.032     ; 1.930      ;
; -2.470 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.119      ;
; -2.465 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.114      ;
; -2.462 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.107      ;
; -2.460 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 2.104      ;
; -2.448 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.097      ;
; -2.444 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.839     ; 2.093      ;
; -2.443 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.838     ; 2.093      ;
; -2.431 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.032     ; 1.887      ;
; -2.423 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.068      ;
; -2.420 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.065      ;
; -2.415 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.838     ; 2.065      ;
; -2.400 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.045      ;
; -2.399 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.843     ; 2.044      ;
; -2.375 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 2.019      ;
; -2.365 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 2.009      ;
; -2.361 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.032     ; 1.817      ;
; -2.324 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.047     ; 1.765      ;
; -2.297 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.047     ; 1.738      ;
; -2.283 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 1.927      ;
; -2.231 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -1.047     ; 1.672      ;
; -2.178 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.838     ; 1.828      ;
; -2.029 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; -0.844     ; 1.673      ;
; -1.816 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.141      ; 2.541      ;
; -1.795 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.141      ; 2.520      ;
; -1.794 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.142      ; 2.520      ;
; -1.774 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.137      ; 2.495      ;
; -1.766 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.142      ; 2.492      ;
; -1.750 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.137      ; 2.471      ;
; -1.579 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.211      ; 2.446      ;
; -1.557 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.211      ; 2.424      ;
; -1.529 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.142      ; 2.255      ;
; -1.529 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.207      ; 2.392      ;
; -1.509 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.207      ; 2.372      ;
; -1.474 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.206      ; 2.336      ;
; -1.470 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.018      ; 2.144      ;
; -1.392 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.206      ; 2.254      ;
; -1.380 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.136      ; 2.100      ;
; -1.379 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.209      ; 2.161      ;
; -1.357 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.209      ; 2.139      ;
; -1.340 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.003      ; 1.999      ;
; -1.289 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.205      ; 2.067      ;
; -1.267 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.205      ; 2.045      ;
; -1.261 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.204      ; 2.038      ;
; -1.258 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.206      ; 2.118      ;
; -1.258 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.016      ; 1.847      ;
; -1.159 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.204      ; 1.936      ;
; -1.151 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.211      ; 2.016      ;
; -1.130 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.211      ; 1.995      ;
; -1.108 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.001      ; 1.682      ;
; -1.096 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.207      ; 1.957      ;
; -1.075 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.207      ; 1.936      ;
; -1.073 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.206      ; 1.933      ;
; -1.044 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.018      ; 1.716      ;
; -0.910 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.003      ; 1.567      ;
; -0.667 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.799      ; 2.560      ;
; -0.608 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.867      ; 2.558      ;
; -0.600 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.869      ; 2.635      ;
; -0.480 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 1.869      ; 2.513      ;
; -0.454 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.500        ; 0.819      ; 1.271      ;
; -0.083 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.799      ; 2.476      ;
; -0.053 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.867      ; 2.503      ;
; -0.016 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.869      ; 2.551      ;
; 0.037  ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 0.819      ; 1.280      ;
; 0.085  ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 1.000        ; 1.869      ; 2.448      ;
+--------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UnidadeControle:UC|outDemux'                                                                                                                       ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.365 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.062     ; 1.290      ;
; -1.258 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.057     ; 1.188      ;
; -1.237 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.057     ; 1.167      ;
; -1.229 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.043     ; 1.174      ;
; -1.208 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.043     ; 1.153      ;
; -1.207 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.042     ; 1.153      ;
; -1.203 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.061     ; 1.129      ;
; -1.199 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.045     ; 1.141      ;
; -1.187 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.047     ; 1.128      ;
; -1.182 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.061     ; 1.108      ;
; -1.180 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.062     ; 1.105      ;
; -1.179 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.042     ; 1.125      ;
; -1.177 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.045     ; 1.119      ;
; -1.164 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.044     ; 1.107      ;
; -1.163 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.047     ; 1.104      ;
; -1.151 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.250     ; 0.888      ;
; -1.142 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.044     ; 1.085      ;
; -1.114 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.048     ; 1.053      ;
; -1.109 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.049     ; 1.047      ;
; -1.094 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.048     ; 1.033      ;
; -1.087 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.049     ; 1.025      ;
; -1.081 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.050     ; 1.018      ;
; -1.078 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.238     ; 0.827      ;
; -1.059 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.049     ; 0.997      ;
; -1.055 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.237     ; 0.805      ;
; -1.017 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.265     ; 0.739      ;
; -0.979 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.050     ; 0.916      ;
; -0.977 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.049     ; 0.915      ;
; -0.942 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.042     ; 0.888      ;
; -0.928 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.253     ; 0.662      ;
; -0.925 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.252     ; 0.660      ;
; -0.793 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; 0.500        ; -0.048     ; 0.733      ;
+--------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                              ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.333 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.345     ; 0.965      ;
; -0.266 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.350     ; 0.893      ;
; -0.265 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.351     ; 0.891      ;
; -0.264 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.349     ; 0.892      ;
; -0.263 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.344     ; 0.896      ;
; -0.259 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.350     ; 0.886      ;
; -0.259 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.351     ; 0.885      ;
; -0.255 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.349     ; 0.883      ;
; -0.218 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.347     ; 0.848      ;
; -0.186 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.346     ; 0.817      ;
; -0.131 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.346     ; 0.762      ;
; -0.127 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.274     ; 0.830      ;
; -0.123 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.346     ; 0.754      ;
; -0.073 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.166     ; 0.884      ;
; -0.073 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.164     ; 0.886      ;
; -0.072 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.165     ; 0.884      ;
; -0.049 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.150     ; 0.876      ;
; -0.049 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.151     ; 0.875      ;
; -0.043 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.347     ; 0.673      ;
; -0.031 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.345     ; 0.663      ;
; -0.031 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.149     ; 0.859      ;
; -0.023 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.278     ; 0.722      ;
; -0.016 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.273     ; 0.720      ;
; -0.015 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.345     ; 0.647      ;
; 0.041  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.904      ;
; 0.045  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.900      ;
; 0.046  ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.274     ; 0.657      ;
; 0.051  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.089  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.856      ;
; 0.104  ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.841      ;
; 0.108  ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.837      ;
; 0.109  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.836      ;
; 0.113  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.832      ;
; 0.119  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.826      ;
; 0.119  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.826      ;
; 0.124  ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.279     ; 0.574      ;
; 0.156  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.972      ;
; 0.157  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.788      ;
; 0.158  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.787      ;
; 0.160  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.968      ;
; 0.166  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.962      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.171  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.774      ;
; 0.172  ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.279     ; 0.526      ;
; 0.179  ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.278     ; 0.520      ;
; 0.180  ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.049     ; 0.758      ;
; 0.187  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.758      ;
; 0.187  ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.758      ;
; 0.187  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.758      ;
; 0.204  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.924      ;
; 0.219  ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.909      ;
; 0.223  ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.905      ;
; 0.231  ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.344     ; 0.402      ;
; 0.234  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.894      ;
; 0.234  ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.346     ; 0.397      ;
; 0.235  ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.345     ; 0.397      ;
; 0.273  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.855      ;
; 0.276  ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; -0.279     ; 0.422      ;
; 0.288  ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.840      ;
; 0.292  ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.836      ;
; 0.302  ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.826      ;
; 0.339  ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.789      ;
; 0.354  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.774      ;
; 0.354  ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; 0.141      ; 0.774      ;
; 0.355  ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 1.000        ; 0.747      ; 1.369      ;
; 0.386  ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 1.000        ; -0.049     ; 0.552      ;
; 0.386  ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 1.000        ; -0.049     ; 0.552      ;
; 0.392  ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.553      ;
; 0.393  ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.552      ;
; 0.393  ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.552      ;
; 0.401  ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.544      ;
; 0.402  ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.543      ;
; 0.405  ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 1.000        ; -0.042     ; 0.540      ;
+--------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UnidadeControle:UC|outULA[0]'                                                                                                                          ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.089 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.946      ; 2.035      ;
; 0.129 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.945      ; 2.074      ;
; 0.141 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.947      ; 2.088      ;
; 0.176 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 1.874      ; 2.050      ;
; 0.347 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.852      ; 1.199      ;
; 0.531 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[3] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.946      ; 1.997      ;
; 0.573 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[0] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.945      ; 2.038      ;
; 0.583 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[2] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.947      ; 2.050      ;
; 0.614 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|outData[1] ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 1.874      ; 2.008      ;
; 0.829 ; UnidadeControle:UC|outULA[0]                   ; ula:ULA|flag       ; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; -0.500       ; 0.852      ; 1.201      ;
; 1.122 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.150      ; 1.302      ;
; 1.215 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.345      ; 1.590      ;
; 1.234 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.165      ; 1.429      ;
; 1.241 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.344      ; 1.615      ;
; 1.246 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.346      ; 1.622      ;
; 1.246 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.149      ; 1.425      ;
; 1.251 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.346      ; 1.627      ;
; 1.295 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.350      ; 1.675      ;
; 1.301 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.350      ; 1.681      ;
; 1.316 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.344      ; 1.690      ;
; 1.363 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|outData[3] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.345      ; 1.738      ;
; 1.367 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.345      ; 1.742      ;
; 1.367 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.164      ; 1.561      ;
; 1.374 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.345      ; 1.749      ;
; 1.434 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.349      ; 1.813      ;
; 1.440 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|outData[0] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.349      ; 1.819      ;
; 1.509 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.273      ; 1.812      ;
; 1.514 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.346      ; 1.890      ;
; 1.519 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.151      ; 1.700      ;
; 1.578 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.346      ; 1.954      ;
; 1.628 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.166      ; 1.824      ;
; 1.643 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.279      ; 1.952      ;
; 1.648 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.347      ; 2.025      ;
; 1.653 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.347      ; 2.030      ;
; 1.686 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.351      ; 2.067      ;
; 1.692 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|outData[2] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.351      ; 2.073      ;
; 1.810 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.279      ; 2.119      ;
; 1.831 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.274      ; 2.135      ;
; 1.838 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.279      ; 2.147      ;
; 1.839 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.274      ; 2.143      ;
; 1.873 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.278      ; 2.181      ;
; 1.879 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|outData[1] ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; 0.278      ; 2.187      ;
; 2.193 ; bancoRegistradores:BancoRegistradores|banco~17 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.474      ;
; 2.327 ; bancoRegistradores:BancoRegistradores|banco~37 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.743     ; 1.614      ;
; 2.382 ; bancoRegistradores:BancoRegistradores|banco~22 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.663      ;
; 2.387 ; bancoRegistradores:BancoRegistradores|banco~18 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.944     ; 1.473      ;
; 2.423 ; bancoRegistradores:BancoRegistradores|banco~20 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.704      ;
; 2.428 ; bancoRegistradores:BancoRegistradores|banco~16 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.944     ; 1.514      ;
; 2.441 ; bancoRegistradores:BancoRegistradores|banco~19 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.944     ; 1.527      ;
; 2.446 ; bancoRegistradores:BancoRegistradores|banco~30 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.727      ;
; 2.494 ; bancoRegistradores:BancoRegistradores|banco~21 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.743     ; 1.781      ;
; 2.496 ; bancoRegistradores:BancoRegistradores|banco~38 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.929     ; 1.597      ;
; 2.498 ; bancoRegistradores:BancoRegistradores|banco~28 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.779      ;
; 2.515 ; bancoRegistradores:BancoRegistradores|banco~9  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.797      ;
; 2.516 ; bancoRegistradores:BancoRegistradores|banco~10 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.798      ;
; 2.521 ; bancoRegistradores:BancoRegistradores|banco~14 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.803      ;
; 2.522 ; bancoRegistradores:BancoRegistradores|banco~29 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.743     ; 1.809      ;
; 2.523 ; bancoRegistradores:BancoRegistradores|banco~13 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.805      ;
; 2.534 ; bancoRegistradores:BancoRegistradores|banco~23 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.815      ;
; 2.549 ; bancoRegistradores:BancoRegistradores|banco~8  ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.831      ;
; 2.549 ; bancoRegistradores:BancoRegistradores|banco~36 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.929     ; 1.650      ;
; 2.553 ; bancoRegistradores:BancoRegistradores|banco~39 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.929     ; 1.654      ;
; 2.554 ; bancoRegistradores:BancoRegistradores|banco~26 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.840      ;
; 2.556 ; bancoRegistradores:BancoRegistradores|banco~12 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.838      ;
; 2.557 ; bancoRegistradores:BancoRegistradores|banco~25 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.843      ;
; 2.560 ; bancoRegistradores:BancoRegistradores|banco~34 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.846      ;
; 2.563 ; bancoRegistradores:BancoRegistradores|banco~33 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.849      ;
; 2.565 ; bancoRegistradores:BancoRegistradores|banco~11 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.847      ;
; 2.570 ; bancoRegistradores:BancoRegistradores|banco~15 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.748     ; 1.852      ;
; 2.614 ; bancoRegistradores:BancoRegistradores|banco~27 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.900      ;
; 2.616 ; bancoRegistradores:BancoRegistradores|banco~24 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.902      ;
; 2.620 ; bancoRegistradores:BancoRegistradores|banco~35 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.906      ;
; 2.622 ; bancoRegistradores:BancoRegistradores|banco~32 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.744     ; 1.908      ;
; 2.682 ; bancoRegistradores:BancoRegistradores|banco~31 ; ula:ULA|flag       ; CLK                          ; UnidadeControle:UC|outULA[0] ; 0.000        ; -0.749     ; 1.963      ;
+-------+------------------------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                        ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.218 ; ula:ULA|flag                   ; flipFlop1bit:FlipFlop|data_out                 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; 0.842      ; 1.174      ;
; 0.260 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.576      ;
; 0.272 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.588      ;
; 0.292 ; flip_flop:PC|data_out[7]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.049      ; 0.425      ;
; 0.295 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.049      ; 0.428      ;
; 0.299 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.427      ;
; 0.312 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.438      ;
; 0.323 ; flip_flop:PC|data_out[5]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.639      ;
; 0.325 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.641      ;
; 0.335 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.651      ;
; 0.337 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.653      ;
; 0.380 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~23 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.206     ; 0.288      ;
; 0.382 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~22 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.206     ; 0.290      ;
; 0.385 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~20 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.204     ; 0.295      ;
; 0.388 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.704      ;
; 0.390 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.706      ;
; 0.391 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~21 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.142     ; 0.363      ;
; 0.392 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.708      ;
; 0.392 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.708      ;
; 0.400 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.716      ;
; 0.404 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[6]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.720      ;
; 0.448 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.575      ;
; 0.453 ; flip_flop:PC|data_out[6]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.049      ; 0.586      ;
; 0.453 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.769      ;
; 0.458 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; flip_flop:PC|data_out[4]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.585      ;
; 0.461 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.588      ;
; 0.467 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[7]                       ; CLK                          ; CLK         ; 0.000        ; 0.232      ; 0.783      ;
; 0.470 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~33 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.141     ; 0.443      ;
; 0.475 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~29 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.142     ; 0.447      ;
; 0.511 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; flip_flop:PC|data_out[3]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.640      ;
; 0.524 ; flip_flop:PC|data_out[2]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.651      ;
; 0.528 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.654      ;
; 0.540 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~37 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.142     ; 0.512      ;
; 0.577 ; flip_flop:PC|data_out[1]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.703      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[4]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[3]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[2]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[1]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; flipFlop1bit:FlipFlop|data_out ; flip_flop:PC|data_out[0]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.708      ;
; 0.586 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~13 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.137     ; 0.563      ;
; 0.591 ; flip_flop:PC|data_out[0]       ; flip_flop:PC|data_out[5]                       ; CLK                          ; CLK         ; 0.000        ; 0.042      ; 0.717      ;
; 0.598 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~16 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.001     ; 0.711      ;
; 0.608 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~19 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.003     ; 0.719      ;
; 0.610 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~18 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.003     ; 0.721      ;
; 0.613 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~12 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.205     ; 0.522      ;
; 0.618 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~31 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.206     ; 0.526      ;
; 0.621 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~14 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.207     ; 0.528      ;
; 0.630 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~39 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.018     ; 0.726      ;
; 0.632 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~38 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.018     ; 0.728      ;
; 0.633 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~36 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.016     ; 0.731      ;
; 0.662 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~25 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.141     ; 0.635      ;
; 0.663 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~17 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.136     ; 0.641      ;
; 0.695 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~15 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.207     ; 0.602      ;
; 0.709 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~11 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.207     ; 0.616      ;
; 0.742 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~30 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.206     ; 0.650      ;
; 0.756 ; ula:ULA|outData[1]             ; bancoRegistradores:BancoRegistradores|banco~9  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.137     ; 0.733      ;
; 0.797 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~10 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.207     ; 0.704      ;
; 0.809 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~28 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.204     ; 0.719      ;
; 0.811 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~32 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.209     ; 0.716      ;
; 0.813 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~35 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.211     ; 0.716      ;
; 0.813 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~34 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.211     ; 0.716      ;
; 0.825 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~24 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.209     ; 0.730      ;
; 0.828 ; ula:ULA|outData[2]             ; bancoRegistradores:BancoRegistradores|banco~26 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.211     ; 0.731      ;
; 0.829 ; ula:ULA|outData[3]             ; bancoRegistradores:BancoRegistradores|banco~27 ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.211     ; 0.732      ;
; 0.899 ; ula:ULA|outData[0]             ; bancoRegistradores:BancoRegistradores|banco~8  ; UnidadeControle:UC|outULA[0] ; CLK         ; 0.000        ; -0.205     ; 0.808      ;
+-------+--------------------------------+------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UnidadeControle:UC|outDemux'                                                                                                                       ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                         ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.043 ; bancoRegistradores:BancoRegistradores|banco~17 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.081      ; 0.654      ;
; 1.176 ; bancoRegistradores:BancoRegistradores|banco~22 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.080      ; 0.786      ;
; 1.177 ; bancoRegistradores:BancoRegistradores|banco~37 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.087      ; 0.794      ;
; 1.179 ; bancoRegistradores:BancoRegistradores|banco~20 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.079      ; 0.788      ;
; 1.181 ; bancoRegistradores:BancoRegistradores|banco~18 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.115     ; 0.596      ;
; 1.184 ; bancoRegistradores:BancoRegistradores|banco~16 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.116     ; 0.598      ;
; 1.240 ; bancoRegistradores:BancoRegistradores|banco~30 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.080      ; 0.850      ;
; 1.254 ; bancoRegistradores:BancoRegistradores|banco~28 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.079      ; 0.863      ;
; 1.265 ; bancoRegistradores:BancoRegistradores|banco~19 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.129     ; 0.666      ;
; 1.290 ; bancoRegistradores:BancoRegistradores|banco~38 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.100     ; 0.720      ;
; 1.305 ; bancoRegistradores:BancoRegistradores|banco~8  ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.080      ; 0.915      ;
; 1.305 ; bancoRegistradores:BancoRegistradores|banco~36 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.101     ; 0.734      ;
; 1.310 ; bancoRegistradores:BancoRegistradores|banco~10 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.081      ; 0.921      ;
; 1.312 ; bancoRegistradores:BancoRegistradores|banco~12 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.080      ; 0.922      ;
; 1.315 ; bancoRegistradores:BancoRegistradores|banco~14 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.081      ; 0.926      ;
; 1.344 ; bancoRegistradores:BancoRegistradores|banco~21 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.087      ; 0.961      ;
; 1.348 ; bancoRegistradores:BancoRegistradores|banco~26 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.085      ; 0.963      ;
; 1.354 ; bancoRegistradores:BancoRegistradores|banco~34 ; buffer3state:Tristate|output[2] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.085      ; 0.969      ;
; 1.358 ; bancoRegistradores:BancoRegistradores|banco~23 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.066      ; 0.954      ;
; 1.365 ; bancoRegistradores:BancoRegistradores|banco~9  ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.082      ; 0.977      ;
; 1.372 ; bancoRegistradores:BancoRegistradores|banco~29 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.087      ; 0.989      ;
; 1.372 ; bancoRegistradores:BancoRegistradores|banco~24 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.084      ; 0.986      ;
; 1.373 ; bancoRegistradores:BancoRegistradores|banco~13 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.082      ; 0.985      ;
; 1.377 ; bancoRegistradores:BancoRegistradores|banco~39 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; -0.114     ; 0.793      ;
; 1.378 ; bancoRegistradores:BancoRegistradores|banco~32 ; buffer3state:Tristate|output[0] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.084      ; 0.992      ;
; 1.389 ; bancoRegistradores:BancoRegistradores|banco~11 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 0.986      ;
; 1.394 ; bancoRegistradores:BancoRegistradores|banco~15 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.067      ; 0.991      ;
; 1.407 ; bancoRegistradores:BancoRegistradores|banco~25 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.086      ; 1.023      ;
; 1.413 ; bancoRegistradores:BancoRegistradores|banco~33 ; buffer3state:Tristate|output[1] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.086      ; 1.029      ;
; 1.438 ; bancoRegistradores:BancoRegistradores|banco~27 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.071      ; 1.039      ;
; 1.444 ; bancoRegistradores:BancoRegistradores|banco~35 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.071      ; 1.045      ;
; 1.506 ; bancoRegistradores:BancoRegistradores|banco~31 ; buffer3state:Tristate|output[3] ; CLK          ; UnidadeControle:UC|outDemux ; -0.500       ; 0.066      ; 1.102      ;
+-------+------------------------------------------------+---------------------------------+--------------+-----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -6.086  ; 0.089 ; N/A      ; N/A     ; -3.000              ;
;  CLK                          ; -1.832  ; 0.218 ; N/A      ; N/A     ; -3.000              ;
;  UnidadeControle:UC|outDemux  ; -3.273  ; 1.043 ; N/A      ; N/A     ; 0.411               ;
;  UnidadeControle:UC|outULA[0] ; -6.086  ; 0.089 ; N/A      ; N/A     ; 0.402               ;
; Design-wide TNS               ; -81.392 ; 0.0   ; 0.0      ; 0.0     ; -55.685             ;
;  CLK                          ; -47.592 ; 0.000 ; N/A      ; N/A     ; -55.685             ;
;  UnidadeControle:UC|outDemux  ; -12.239 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  UnidadeControle:UC|outULA[0] ; -21.561 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outAdress[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outAdress[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataWrite[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataWrite[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataWrite[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataWrite[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ioAdress[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ioAdress[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ioAdress[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ioAdress[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; instrucao[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instrucao[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataRead[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataRead[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataRead[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataRead[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAdress[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; outAdress[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataWrite[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataWrite[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataWrite[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataWrite[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ioAdress[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ioAdress[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ioAdress[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ioAdress[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAdress[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outAdress[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; outAdress[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataWrite[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ioAdress[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; CLK                          ; CLK                          ; 44       ; 0        ; 0        ; 0        ;
; UnidadeControle:UC|outULA[0] ; CLK                          ; 33       ; 0        ; 0        ; 0        ;
; CLK                          ; UnidadeControle:UC|outDemux  ; 0        ; 0        ; 32       ; 0        ;
; CLK                          ; UnidadeControle:UC|outULA[0] ; 64       ; 0        ; 0        ; 0        ;
; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 9        ; 9        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; CLK                          ; CLK                          ; 44       ; 0        ; 0        ; 0        ;
; UnidadeControle:UC|outULA[0] ; CLK                          ; 33       ; 0        ; 0        ; 0        ;
; CLK                          ; UnidadeControle:UC|outDemux  ; 0        ; 0        ; 32       ; 0        ;
; CLK                          ; UnidadeControle:UC|outULA[0] ; 64       ; 0        ; 0        ; 0        ;
; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; 9        ; 9        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 209   ; 209  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------+
; Clock Status Summary                                                             ;
+------------------------------+------------------------------+------+-------------+
; Target                       ; Clock                        ; Type ; Status      ;
+------------------------------+------------------------------+------+-------------+
; CLK                          ; CLK                          ; Base ; Constrained ;
; UnidadeControle:UC|outDemux  ; UnidadeControle:UC|outDemux  ; Base ; Constrained ;
; UnidadeControle:UC|outULA[0] ; UnidadeControle:UC|outULA[0] ; Base ; Constrained ;
+------------------------------+------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; dataRead[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; dataWrite[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; dataRead[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataRead[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instrucao[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; dataWrite[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dataWrite[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ioAdress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; outAdress[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Oct 07 08:28:35 2019
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name UnidadeControle:UC|outULA[0] UnidadeControle:UC|outULA[0]
    Info (332105): create_clock -period 1.000 -name UnidadeControle:UC|outDemux UnidadeControle:UC|outDemux
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.086             -21.561 UnidadeControle:UC|outULA[0] 
    Info (332119):    -3.273             -12.239 UnidadeControle:UC|outDemux 
    Info (332119):    -1.832             -47.592 CLK 
Info (332146): Worst-case hold slack is 0.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.261               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.574               0.000 CLK 
    Info (332119):     1.784               0.000 UnidadeControle:UC|outDemux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 CLK 
    Info (332119):     0.455               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.458               0.000 UnidadeControle:UC|outDemux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.472             -19.518 UnidadeControle:UC|outULA[0] 
    Info (332119):    -3.018             -11.267 UnidadeControle:UC|outDemux 
    Info (332119):    -1.586             -39.077 CLK 
Info (332146): Worst-case hold slack is 0.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.214               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.526               0.000 CLK 
    Info (332119):     1.723               0.000 UnidadeControle:UC|outDemux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.685 CLK 
    Info (332119):     0.402               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.411               0.000 UnidadeControle:UC|outDemux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.645              -8.677 UnidadeControle:UC|outULA[0] 
    Info (332119):    -1.365              -4.957 UnidadeControle:UC|outDemux 
    Info (332119):    -0.333              -3.424 CLK 
Info (332146): Worst-case hold slack is 0.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.089               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.218               0.000 CLK 
    Info (332119):     1.043               0.000 UnidadeControle:UC|outDemux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.687 CLK 
    Info (332119):     0.404               0.000 UnidadeControle:UC|outULA[0] 
    Info (332119):     0.440               0.000 UnidadeControle:UC|outDemux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4819 megabytes
    Info: Processing ended: Mon Oct 07 08:28:46 2019
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


