#UCiSW 2

###No to może z początku źródła które nie do końca omawiam ale wydały sie jakoś tak przydatne:

 * [Tutaj moduł do zmiany sygnału zegarowego z 50MHz na zadaną](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/#_Toc476142660)
 * [Tutaj schemat takiego podobnego do Naszego projektu. Tutaj odbywa się czytanie z pamięci i odtwarzanie sampli](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/Test_WAVreader.pdf)

###Przetwornik DAC

Wykorzystałem: [UG230.pdf](https://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf)

Doszedłem do tego że Nasz przetwornik ma 12-bit rozdzielczość i korzysta z SPI(szeregowy interfejs urządzeń peryferyjnych) jako czterokanałowego sposobu przesyłu danych. Samo SPI dobrze zobrazowano tutaj:

![nic](https://upload.wikimedia.org/wikipedia/commons/e/ed/SPI_single_slave.svg)

Wykorzystane tutaj linie to:
 * **MOSI** (ang. Master Output Slave Input) – dane dla układu peryferyjnego,
 * **MISO** (ang. Master Input Slave Output) – dane z układu peryferyjnego,
 * **SClk** (ang. Serial CLock) – sygnał zegarowy (taktujący),
 * **SS** (ang. Slave Select) - wybór układu podrzędnego

[żródło: wiki](https://pl.wikipedia.org/wiki/Serial_Peripheral_Interface)

W naszym wypadku to SPI działa troszkę inaczej. Dodane są linie *DAC_CS* i *DAC_CLR*. *CS* oznacza początek przesyłu(dla stanu wysokiego), a *CLR* to typowy Clr.

SPI przesyła 12-bitowe dane, potem 4 bity określający kanał przetwornika DAC na który ma to trafić(w UG230.pdf jest ładna tabelka z tym) i 4 bitową komendę.

No i z tego dokumentu to tyle co zrozumiałem.

Dodatkowo znalazłem coś takiego: [pyk](https://www.xilinx.com/products/boards/s3estarter/files/s3esk_picoblaze_dac_control.pdf) - to jest prezentacja na temat sterowania Naszym przetwornikiem. W większości oparta na Dokumentacji z UG230.pdf

###Sygnał piłokształtny

Wykorzystałem: [wiki](https://en.wikipedia.org/wiki/sawtooth_wave)

Całość napisałem tak łopatologicznie i też nie wiem czy do końca dobrze. No i też tego nie sprawdzałem w żadnym stopniu. W każdym tiku zegara dodaje do iteratora 1 od 0 do 4095 a potem konwertuje to na wektor 12-bitowy. Funkcje konwertującą wziąłem z neta i też za nią nie za bardzo odpowiadam.

```vhd
entity Pila is
port (Clk : in std_logic; 
    Sygnal_wyjsciowy : out std_logic_vector(11 downto 0);
    Clr :in std_logic);
end Pila;

architecture Behavioral of Pila is
	signal iterator : integer := 0;

begin

process(Clk,Clr)
begin
	if(Clr = '1') then
	    iterator <= 0;
	elsif(rising_edge(Clk)) then
	    if(iterator = 4095) then
	        iterator <= 0;
	    else
	        iterator <= iterator + 1;
	    end if;
	end if;
end process;

Sygnal_wyjsciowy <= conv_std_logic_vector(iterator,12);

end Behavioral;
```

No i to chyba tyle! 
A i z góry przepraszam za błędy ortograficzne :c