module answer_latch(input clk,
						input [7:0]sw,
						input [1:0]pb,
						output [7:0]out);
						
		wire pb0_out,pb1_out,reset;
		wire  [7:0]d_out;
		
		Debounce pd1(pb[0],clk,pb0_out);
		Debounce pd2(pb[1],clk,pb1_out);
		assign reset=pb[0];
		D_latch D0(sw[0],1'b1,reset,d_out[0]);
		D_latch D1(sw[1],1'b1,reset,d_out[1]);
		D_latch D2(sw[2],1'b1,reset,d_out[2]);
		D_latch D3(sw[3],1'b1,reset,d_out[3]);
		D_latch D4(sw[4],1'b1,reset,d_out[4]);
		D_latch D5(sw[5],1'b1,reset,d_out[5]);
		D_latch D6(sw[6],1'b1,reset,d_out[6]);
		D_latch D7(sw[7],1'b1,reset,d_out[7]);
		
		assign out=d_out;			
			
			
endmodule