# FPGA Loopback using Zedboad
Zedboard에서 loopback을 구현해보자.
> Zedboard, Vivado v2018.2 (64-bit), Windows, Putty
***
## 1. Zedboard에 Base System 구현하기
Zynq 보드에 아무 기능을 하지 않는 시스템을 구현하고, 이를 간단한 소프트웨어와 함께 보드에 프로그래밍한다. CPU가 간단한 어플리케이션을 실행하여 컴퓨터의 console에 Hello world를 출력하도록 한다. 이 과정은 6단계를 통해 진행된다.
> Keyword : PL vs PS, AXI interface, Bitstream, Vivado SDK
> 이 튜토리얼은 이 [사이트](http://www.fpgadeveloper.com/2014/07/creating-a-base-system-for-the-zynq-in-vivado.html)에서 소개된 튜토리얼을 대부분 그대로 따라가며, 이 [유튜브 채널](https://www.youtube.com/user/mamsadegh2/feed)에서 설명한 내용을 더하여 만들어졌다.

### 1.1. 새로운 Vivado Project 만들기
1. Vivado design suit 프로그램을 실행하면 다음과 같은 시작화면이 나온다. create project을 선택한다.  
<img src="./img/1.1.1.PNG" width="300px">  

2. project name을 입력하고, next를 클릭한다.  
<img src="./img/1.1.3.PNG" width="400px">  

3. RTL Project를 선택하고, next를 클릭한다.  
RTL(register-transfer-level) project는 Verilog나 VHDL과 같은 HDL(hardware description language) 코드로 작성된 프로젝트를 말한다.
<img src="./img/1.1.4.PNG" width="400px">

4. Parts | Boards 중 Boards에서 Zedbarod Zynq Evaluation and Development Kit을 선택하고, `Next`를 클릭한다.  
<img src="./img/1.1.5.PNG" width="400px">  

5. Finish를 클릭하면, 새로운 프로젝트가 생성된다.  
<img src="./img/1.1.6.PNG" width="400px">  

### 1.2. Zynq PS 셋업하기
1. 왼쪽의 Flow Navigator의 IP INTEGRATOR 부분에서 `Create Block Design`을 클릭한다.
<img src="./img/1.2.1.PNG" width="200px">  

2. 다음과 같은 창에서 Ok를 누르면, Block design이 생성된다.
Block design에서 Zynq PS와 PL부분을 디자인할 수 있다. 이 튜토리얼에서는 PS부분만 다룬다.
- Programmable logic (PL) : 사용자가 vivado에서 제공되는 여러 IP를 추가하거나, 직접 모듈을 설계하여 원하는 동작을 구현할 수 있다.
- Processing system (PS) : hardwired된 블록으로 CPU, 여러 memory interface 등이 있다. PS에서 Linux, FreeBSD, Windows 등의 운영체제를 올릴 수도 있고, stand alone 프로그램을 바로 실행시킬 수 있다.
<img src="./img/1.2.2.PNG" width="300px">  

3. `+` 버튼을 누르면 IP catalog 창이 뜬다. ZYNQ7 Processing System을 두 번 클릭하여 불러온다.
이 IP가 FPGA 보드의 PS이며 사용할 기능을 세부적으로 설정하고 추가하여 사용할 수 있다. 선택한 기능의 Input/output은 위의 블록디자인에 반영된다.  
<img src="./img/1.2.3.PNG" width="270px"> <img src="./img/1.2.4.PNG" width="350px">  

4. Block Automation을 실행한다.
PS를 불러오면 Designer Assistance Avalable. 이라는 메세지가 뜬다. 메세지의 `Run Block Automation`을 클릭한다.
<img src="./img/1.2.5.PNG" width="350px">  
다음과 같이 설정하고 OK를 클릭하면, FIXED_IO와 DDR에 핀이 자동으로 할당된다.  
<img src="./img/1.2.6.PNG" width="400px"> <img src="./img/1.2.7.PNG" width="400px">  

5. AXI bus의 clock을 설정한다.  
AXI 프로토콜의 자세한 내용은 __2. Zedboard에 Loopback 구현하기__ 에서 설명한다.
먼저 Zynq PS를 이중클릭하여 Re-customize IP 창을 연다.  
<img src="./img/1.2.8.PNG" width="400px">
PAGE Navigator의 Clock Configutation을 선택하고, PL Fabric Clocks에서 FCLK_CLK0의 frequency를 100MHz로 설정하고 OK를 눌러 설정을 저장한다.  
<img src="./img/1.2.9.PNG" width="400px">  

6. FCLK_CLK0과 M_AXI_GP0_ACLK를 연결한다.
<img src="./img/1.2.10.PNG" width="400px">  

### 1.3. HDL Wrapper 생성하기
> Block Design은 바로 synthesis 될 수 없기 때문에 top-level HDL wrapper가 필요하다.

1. Sources 탭에서 `design_1`을 오른쪽 클릭하고, Create HDL Wrapper를 클릭한다.  
<img src="./img/1.3.1.PNG" width="300px"><img src="./img/1.3.2.PNG" width="300px">  

2. Let Vivado manage wrapper and auto-update를 선택하고 OK를 누른다.
<img src="./img/1.3.3.PNG" width="400px">  

HDL wrapper가 생성된 것을 확인할 수 있다.  
<img src="./img/1.3.4.PNG" width="300px">  

### 1.4. Bitstream 생성하기
> 이제 우리의 기본 시스템으로 bitstream을 생성하고, Zedboard에 프로그래밍 할 수 있다. 이 시스템은 Gigabit Ethernet, USB, SD card, UART 포트, GPIO에 연결되어 있다.

1. Flow Navigator에서 PROGRAM AND BEDUG의 `Generate Bitstream`을 클릭하여 bitstream을 생성한다.
<img src="./img/1.4.1.PNG" width="300px">  

2. bitstream이 생성되면, Implementer Design을 연다.
<img src="./img/1.4.3.PNG" width="300px">  
이는 우리가 구현한 디자인이 Zynq 보드에 어떻게 배치되었는지를 나타낸다. 우리의 경우 대부분의 지도가 비어있다.  
<img src="./img/1.4.4.PNG" width="450px">  

### 1.5. 하드웨어를 Vivado SDK로 내보내기
> 이제 bitstream을 Vivado SDK(Sofrware Development Kit)로 보내, 프로세서에서 실행될 코드를 개발한다.

1. File 메뉴에서 Export - Export Hardware를 클릭한다.
<img src="./img/1.5.1.PNG" width="400px">  

2. "Include bitstream"을 선택하고 OK를 누른다.
<img src="./img/1.5.2.PNG" width="300px">  

3. File 메뉴에서 Launch SDK를 클릭하면 다음과 같은 창이 뜬다. OK를 누르면 Vivado SDK가 실행된다.
<img src="./img/1.5.3.PNG" width="200px"> <img src="./img/1.5.4.PNG" width="300px">  

### 1.6. 소프트웨어 개발
> Hello world를 UART 포트로 전송하여 출력하는 프로그램을 구현한다.
<img src="./img/1.6.1.PNG" width="400px">  

1. File 메뉴에서 New - Application Project를 클릭한다.
<img src="./img/1.6.2.PNG" width="500px">  

2. Project name을 입력하고 `Next`를 클릭한다.
<img src="./img/1.6.3.PNG" width="400px">  

3. Templates에서 Hello World를 선택하고 `Finish`를 클릭한다.
<img src="./img/1.6.4.PNG" width="400px">  

### 1.7. Test
> Bitstream과 software application을 생성하면, 이제 하드웨어에서 설계를 테스트해볼 수 있다.

1. Zedboard에 전원을 연결하고, USB 포트와 UART 포트를 연결한다.
- USB 포트: bitstream을 하드웨어에 보내 프로그래밍하고, excecutable 파일을 메모리에 보내고, 디버깅할 수 있도록 한다.
- UART 포트: PC의 console에 hello world를 출력한다.

2. Windows 설정 - 장치 - 장치 및 프린터 에서 Zedboard가 어떤 comport로 연결되어 있는지 확인한다.
이 컴퓨터에서는 COM6를 사용한다.
<img src="./img/1.7.1.PNG" width="400px">  

3. Putty를 실행하여 Serial Port를 COM6으로 연결한다.
<img src="./img/1.7.6.PNG" width="300px">  

4. SDK에서 Xilinx - Program FPGA를 클릭하고, `Program`을 클릭한다.
<img src="./img/1.7.2.PNG" width="400px">  
<img src="./img/1.7.3.PNG" width="400px">  

5. 왼쪽의 Program Explorer에서 hello_world1을 클릭하고, Run - Run As - Launch on Hardware (GDB)를 선택한다.
<img src="./img/1.7.4.PNG" width="400px">  
<img src="./img/1.7.5.PNG" width="250px">  

(6. Putty에 Hello world가 출력된 것을 확인할 수 있다.)

***
이어지는 튜토리얼
## 2. Zedboard에 Loopback 구현하기
