 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description
 0x0000 ; FE_TX_DCOI_CTRL  ; pclk ; reset_n ;;;reg_tx_dcoi_ctrl  ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0004 ; FE_TX_DCOQ_CTRL ; pclk ; reset_n ;;;reg_tx_dcoq_ctrl ; [31:0] ; 32'h0 ; R/W ;;;;
 0x0008 ; FE2_NOUSE_1 ; pclk ; reset_n ;;;reg_fe2_nouse_1; [31:0] ; 32'h0 ; R/W ;;;;
 0x0034 ; FE_AGCMEM_CTRL1 ; pclk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_apb2i2c_en ; [20] ; 1'h0 ; R/W ;;;;
;;;;;; reg_tx_gain_upd_en ; [19] ; 1'h0 ; R/W ;;;;
;;;;;; reg_tx_gain_upd ; [18] ; 1'h0 ; R/W ;;;;
;;;;;; reg_pbus_mem_we ; [17] ; 1'h0 ; WOD ;;;;
;;;;;; reg_agcmem_we ; [16] ; 1'h0 ; WOD ;;;;
;;;;;; reg_agcmem_waddr ; [15:8] ; 8'h0 ; R/W ;;;;
;;;;;; reg_agcmem_wbe ; [7:0] ; 8'h0f ; R/W ;;;;
 0x0038 ; FE_AGCMEM_CTRL2 ; pclk ; reset_n ;;; reg_agcmem_wdata ; [31:0] ; 32'h0 ; R/W ;;;;
 0x003c; FE_TX_GAIN_MAP_0; pclk; reset_n;;; reg_tx_gain_map_0;[31:0];32'h0; R/W ;;;;
 0x0040; FE_TX_GAIN_MAP_1; pclk; reset_n;;; reg_tx_gain_map_1;[31:0];32'h0; R/W ;;;;
 0x0044; FE_TX_GAIN_MAP_2; pclk; reset_n;;; reg_tx_gain_map_2;[31:0];32'h0; R/W ;;;;
 0x0048; FE_TX_GAIN_MAP_3; pclk; reset_n;;; reg_tx_gain_map_3;[31:0];32'h0; R/W ;;;;
 0x004c; FE_TX_GAIN_MAP_4; pclk; reset_n;;; reg_tx_gain_map_4;[31:0];32'h0; R/W ;;;;
 0x0050; FE_TX_GAIN_MAP_5; pclk; reset_n;;;reg_tx_gain_map_5;[31:0];32'h0; R/W ;;;;
 0x0054; FE_TX_GAIN_MAP_6; pclk; reset_n;;;reg_tx_gain_map_6;[31:0];32'h0; R/W ;;;;
 0x0058; FE_TX_GAIN_MAP_7; pclk; reset_n;;;reg_tx_gain_map_7;[31:0];32'h0; R/W ;;;;
 0x005c; FE_TX_GAIN_MAP_8; pclk; reset_n;;;reg_tx_gain_map_8;[31:0];32'h0; R/W ;;;;
 0x0060; FE_TX_GAIN_MAP_9; pclk; reset_n;;;reg_tx_gain_map_9;[31:0];32'h0; R/W ;;;;
 0x0064; FE_TX_GAIN_MAP_10; pclk; reset_n;;;reg_tx_gain_map_10;[31:0];32'h0; R/W ;;;;
 0x0068; FE_TX_GAIN_MAP_11; pclk; reset_n;;;reg_tx_gain_map_11;[31:0];32'h0; R/W ;;;;
 0x006c; FE_TX_GAIN_MAP_12; pclk; reset_n;;;reg_tx_gain_map_12;[31:0];32'h0; R/W ;;;;
 0x0070; FE_TX_GAIN_MAP_13; pclk; reset_n;;;reg_tx_gain_map_13;[31:0];32'h0; R/W ;;;;
 0x0074; FE_TX_GAIN_MAP_14; pclk; reset_n;;;reg_tx_gain_map_14;[31:0];32'h0; R/W ;;;;
 0x0078; FE_TX_GAIN_MAP_15; pclk; reset_n;;;reg_tx_gain_map_15;[31:0];32'h0; R/W ;;;;
 0x007c; DC0_CALI_CTRL_0; pclk; reset_n; ;; dco_cali_done;[31];1'h0;RO;;;;
;;;;;;reg_dco_cali_ctrl_0;[30:0];31'h0;R/W;;;;
0x0080; DC0_CALI_CTRL_1; pclk; reset_n; ;;dco_iterration_time;[31:22];10'h0;RO;;;;
;;;;;;dco_cali_success;[21:20];2'h0;RO;;;;
;;;;;;reg_dco_cali_ctrl_1;[19:0];20'h0;R/W;;;;
0x0084; DC0_CALI_CTRL_2; pclk; reset_n; ;; reg_dco_cali_ctrl_2;[31:0];32'h0;R/W;;;;
 0x0088; DC0_CALI_COARSE_RESULT; pclk; reset_n; ;; dco_coarse_result;[31:0];32'h0;RO;;;;
 0x008c; DC0_CALI_FINE_RESULT; pclk; reset_n; ;; dco_fine_result;[31:0];32'h0;RO;;;;
 0x0090; DC_I_REMAIN; pclk; reset_n; ;; dc_i_remain;[31:0];32'h0;RO;;;;
 0x0094; DC_Q_REMAIN; pclk; reset_n; ;; dc_q_remain;[31:0];32'h0;RO;;;;
 0x0098; FE_TEST_CTRL0 ; pclk ; reset_n ;;;; [31:1] ; 30'h0 ; RO ;;;;
;;;;;; reg_adc_ana_oe ; [0] ; 1'h0 ; R/W ;;;;
0x009c; TX_DCO_CALI_CTRL; pclk; reset_n;;; tx_dco_cali_done;[31];1'h0;RO;;;;
;;;;;;tx_dco_cali_success;[30:29];2'h0;RO;;;;
;;;;;;reg_tx_dco_cali_ctrl;[28:0];29'h0;R/W;;;;
0x00a0; TX_DCO_CALI_RESULT_I; pclk; reset_n;;;tx_dco_cali_time_coarse;[31:27];5'h0;RO;;;;
;;;;;;tx_dco_cali_time_fine;[26:22];5'h0;RO;;;;
;;;;;;tx_dco_cali_result_i;[21:0];22'h0;RO;;;;
0x00a4; TX_DCO_CALI_RESULT_Q; pclk; reset_n;;; tx_dco_cali_result_q;[31:0];32'h0;RO;;;;
0x00a8 ; FE_TX_TEST_CTRL4; pclk ; reset_n ;;; reg_tx_test_ctrl4; [31:0] ; 32'h0 ; R/W ;;;;
0x00ac; FE_IQ_EST_SNR; pclk; reset_n;;; reg_fe_iq_est_snr; [31:0]; 32'h0 ; R/W ;;;;
0x00b0; FE_TEST_TRI_CTRL; pclk; reset_n;;;; [31:27]; 5'h0 ; R/W ;;;;
;;;;;;reg_sw_tri_en;[26];1'h0;R/W;;;;
;;;;;;reg_tri_max_abs;[25:16];10'h1ff;R/W;;;;
;;;;;;reg_tri_clk_div;[15:12];4'h1;R/W;;;;
;;;;;;reg_sw_tri_step;[11:0];12'h1;R/W;;;;
0x00c0; FE2_DPD_COMP_DATA; pclk; reset_n;;;; [31:11]; 21'h0; RO;;;;
;;;;;; reg_dpd_comp_rd; [10:0]; 11'h0; RO;;;;
0x00c4; FE2_FREQ_CTRL1; pclk; reset_n;;; ; [31:20]; 12'h0; RO;;;;
;;;;;; reg_freq_rf_a; [19:0]; 20'h0; R/W;;;;
0x00c8; FE2_FREQ_CTRL2; pclk; reset_n;;;; [31:20]; 12'h0; RO;;;;
;;;;;; reg_freq_dig_b; [19:0]; 20'h0; R/W;;;;
0x00cc; FE2_TX_MASK_CTRL; pclk; reset_n;;; ; [31:24]; 8'h0; RO;;;;
;;;;;; reg_analog_txtone_en; [23]; 1'h0; R/W;;;;
;;;;;; reg_dpd_bypass; [22]; 1'h1; R/W;;;;
;;;;;; ; [21]; 1'h0; RO;;;;
;;;;;; ; [20]; 1'h0; RO;;;;
;;;;;; reg_tx_q_mask; [19:10]; 10'h3ff; R/W;;;;
;;;;;; reg_tx_i_mask; [9:0]; 10'h3ff; R/W;;;;
0x00d0; FE2_TX_DC_CTRL; pclk; reset_n;;; reg_tx_filt_gain; [31]; 1'h0; R/W;;;;
;;;;;; reg_tx_interp_bypass; [30]; 1'h1; R/W;;;;
;;;;;; reg_adc_dump_sel; [29]; 1'h0; R/W;;;;
;;;;;; reg_loop_back_en; [28]; 1'h0; R/W;;;;
;;;;;; reg_tx_local_edge; [27]; 1'h0; R/W;;;;
;;;;;; reg_rx_local_edge; [26]; 1'h0; R/W;;;;
;;;;;; reg_rx_phase_det_en; [25]; 1'h0; R/W;;;;
;;;;;; reg_rx_sync_sel; [24]; 1'h0; R/W;;;;
;;;;;; reg_rx_sync_way2_inv; [23]; 1'h0; R/W;;;;
;;;;;; reg_tx_ht2040_test; [22]; 1'h0; R/W;;;;
;;;;;; reg_tx_40to80_en; [21]; 1'h0; R/W;;;;
;;;;;; reg_adc_quick_oe; [20]; 1'h0; R/W;;;;
;;;;;; reg_tx_q_dc; [19:10]; 10'h0; R/W;;;;
;;;;;; reg_tx_i_dc; [9:0]; 10'h0; R/W;;;;
0x00d4; FE2_RX_MASK_CTRL; pclk; reset_n;;; reg_rx_phase_det_delay; [31:24]; 8'h8; R/W;;;;
;;;;;; reg_tx_phase_det_delay; [23:18]; 6'h14; R/W;;;;
;;;;;; reg_rx_q_mask; [17:9]; 9'h1ff; R/W;;;;
;;;;;; reg_rx_i_mask; [8:0]; 9'h1ff; R/W;;;;
0x00d8; FE2_RX_DC_CTRL; pclk; reset_n;;; reg_rx_most_bit_inv; [31]; 1'h1; R/W;;;;
;;;;;; reg_rx_iq_swap_en; [30]; 1'h0; R/W;;;;
;;;;;; reg_rx_q_inv_en; [29]; 1'h0; R/W;;;;
;;;;;; reg_rx_i_inv_en; [28]; 1'h0; R/W;;;;
;;;;;; reg_rx_edge_sel; [27]; 1'h0; R/W;;;;
;;;;;; reg_tx_most_bit_inv; [26]; 1'h1; R/W;;;;
;;;;;; reg_tx_iq_swap_en; [25]; 1'h0; R/W;;;;
;;;;;; reg_tx_q_inv_en; [24]; 1'h0; R/W;;;;
;;;;;; reg_tx_i_inv_en; [23]; 1'h0; R/W;;;;
;;;;;; reg_tx_edge_sel; [22]; 1'h1; R/W;;;;
;;;;;; reg_rx_q_dc; [21:11]; 11'h249; R/W;;;;
;;;;;; reg_rx_i_dc; [10:0]; 11'h249; R/W;;;;
0x00dc; FE2_IQ_MIS_CTRL; pclk; reset_n;;; reg_clk_1_rx_sync_sel; [31]; 1'h0; R/W;;;;
;;;;;; reg_clk_2_rx_sync_sel; [30]; 1'h0; R/W;;;;
;;;;;; reg_rx_iqam_x2; [29]; 1'h0; R/W;;;;
;;;;;; reg_rx_iq_coff_sel; [28]; 1'h0; R/W;;;;
;;;;;; reg_rx_iqcorr_enable; [27]; 1'h0; R/W;;;;
;;;;;; reg_rx_q_i_coff; [26:21]; 6'h0; R/W;;;;
;;;;;; reg_rx_q_q_coff; [20:16]; 5'h0; R/W;;;;
;;;;;; reg_tx_clk_force_en; [15]; 1'h0; R/W;;;;
;;;;;; reg_rx_clk_force_en; [14]; 1'h0; R/W;;;;
;;;;;; reg_tx_iqam_x2; [13]; 1'h0; R/W;;;;
;;;;;; reg_tx_iq_coff_sel; [12]; 1'h0; R/W;;;;
;;;;;; reg_tx_iqcorr_enable; [11]; 1'h0; R/W;;;;
;;;;;; reg_tx_q_i_coff; [10:5]; 6'h0; R/W;;;;
;;;;;; reg_tx_q_q_coff; [4:0]; 5'h0; R/W;;;;
0x00e0; FE2_ADC_CAL_I; pclk; reset_n;;;reg_adc_cal3_i; [31:24]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal2_i; [23:16]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal1_i; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal0_i; [7:0]; 8'h0; R/W;;;;
0x00e4; ADC_CAL_Q; pclk; reset_n;;;reg_adc_cal3_q; [31:24]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal2_q; [23:16]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal1_q; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_adc_cal0_q; [7:0]; 8'h0; R/W;;;;
0x00e8; FE2_SCALE_CTRL; pclk; reset_n;;;reg_cal_sel3_q; [31]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel2_q; [30]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel1_q; [29]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel0_q; [28]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel3_i; [27]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel2_i; [26]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel1_i; [25]; 1'h0; R/W;;;;
;;;;;; reg_cal_sel0_i; [24]; 1'h0; R/W;;;;
;;;;;; reg_rx_scale; [23:16]; 8'hfb; R/W;;;;
;;;;;; reg_tx_scale; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_dpd_scale; [7:0]; 8'h0; R/W;;;;
0x00ec; FE2_TX_TONE_CTRL; pclk; reset_n;;;reg_wait_dac_mode; [31]; 1'h1; R/W;;;;
;;;;;; reg_tx_sync_sel; [30]; 1'h0; R/W;;;;
;;;;;; reg_rx_phase_det_cont_en; [29]; 1'h1; R/W;;;;
;;;;;; reg_adc_160m_dsp; [28]; 1'h0; R/W;;;;
;;;;;; reg_dac_320m_enable; [27]; 1'h0; R/W;;;;
;;;;;; reg_rst_rx_n; [26]; 1'h1; R/W;;;;
;;;;;; reg_rst_tx_n; [25]; 1'h1; R/W;;;;
;;;;;; reg_rst_pll_n; [24]; 1'h1; R/W;;;;
;;;;;; reg_tx_tone_start; [23]; 1'h0; R/W;;;;
;;;;;; reg_cw_gen_sel; [22]; 1'h0; R/W;;;;
;;;;;; reg_inf_tone_sel; [21:20]; 2'h0; R/W;;;;
;;;;;; reg_inf_phase_cfg; [19:17]; 3'h0; R/W;;;;
;;;;;; reg_inf_dis_phase; [16]; 1'h0; R/W;;;;
;;;;;; reg_inf_inv; [15:12]; 4'h0; R/W;;;;
;;;;;; reg_inf_fstep; [11:0]; 12'h40; R/W;;;;
0x00f0; FE2_TX_INTERP_CTRL; pclk; reset_n;;;; [31:11]; 21'h0; R/W;;;;
;;;;;; reg_tx_inf_force_pu; [10] ; 1'h1 ; R/W ;;;;
;;;;;; reg_tx_inf_force_pd; [9] ; 1'h0 ; R/W ;;;;
;;;;;; reg_tx_interp_delay; [8:0]; 9'h0; R/W;;;;
 0x00f4; FE_RX_SCALE; pclk; reset_n ;;;;[31:11];21'h0;RO;;;;
;;;;;;reg_fe_rx_in_160m;[10];1'h0;R/W;;;;
;;;;;;reg_fe_rx_in_80m;[9];1'h1;R/W;;;;
;;;;;;reg_fe_rx_scale_en;[8];1'h1;R/W;;;;
;;;;;;reg_fe_rx_scale_db;[7:0];8'h0;R/W;;;;
 0x00f8 ; FE2_NOUSE ; pclk ; reset_n ;;;reg_fe2_nouse; [31:0] ; 32'h0 ; R/W ;;;;
 0x0100 ; FE2_DPD_CFG1 ; pclk ; reset_n ;;;; [31] ; 1'h0 ; RO ;;;;
;;;;;;reg_dpd_comp_sel; [30]; 1'd0; R/W;;;;
;;;;;;reg_dpd_gain_sat; [29:20]; 10'd256; R/W;;;;
;;;;;;reg_dpd_interp_shift; [19:16]; 4'd0; R/W;;;;
;;;;;;reg_dpd_interp_mult; [15:8]; 8'd2; R/W;;;;
;;;;;;reg_dpd_index1; [7:0]; 8'd50; R/W;;;;
0x0104; FE2_ANT_CTRL0; pclk; reset_n;;;reg_ant_cfg3; [31:24]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg2; [23:16]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg1; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg0; [7:0]; 8'h0; R/W;;;;
0x0108; FE2_ANT_CTRL1; pclk; reset_n;;;reg_ant_cfg7; [31:24]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg6; [23:16]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg5; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg4; [7:0]; 8'h0; R/W;;;;
0x010c; FE2_ANT_CTRL2; pclk; reset_n;;;reg_ant_cfg11; [31:24]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg10; [23:16]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg9; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg8; [7:0]; 8'h0; R/W;;;;
0x0110; FE2_ANT_CTRL3; pclk; reset_n;;;; [31:17]; 15'h0; RO;;;;
;;;;;; reg_ant_cfg_force_en; [16]; 1'h0; R/W;;;;
;;;;;; reg_ant_cfg_force; [15:8]; 8'h0; R/W;;;;
;;;;;; reg_ant_cfg12; [7:0]; 8'h0; R/W;;;;
0x0114; FE_RX_SYN3; pclk; reset_n ;;;way3_sel;[31:30];2'h0;RO;;;;
;;;;;;way3_det_suc;[29];1'h0;RO;;;;
;;;;;;way3_det_done;[28];1'h0;RO;;;;
;;;;;;adc_smp_pha_i_sw;[27:19];9'h0;RO;;;;
;;;;;;adc_smp_pha_q_sw;[18:10];9'h0;RO;;;;
;;;;;;reg_rx_way3_en;[9];1'h1;R/W;;;;
;;;;;;reg_rx_way3_sel_f_en;[8];1'h0;R/W;;;;
;;;;;;reg_rx_way3_sel_f;[7:6];2'h0;R/W;;;;
;;;;;;reg_rx_way3_cnt_init;[5:1];5'h18;R/W;;;;
;;;;;;reg_rx_way3_det_en;[0];1'h0;R/W;;;;
0x0118; FE_RX_SYN3_2; pclk; reset_n ;;;;[31:2];30'h0;RO;;;;
;;;;;;reg_way3_det_iq_inv;[1];1'h0;R/W;;;;
;;;;;;reg_way3_det_cont_en;[0];1'h1;R/W;;;;
0x01fc ; FE2_NOUSE_2 ; pclk ; reset_n ;;;; [31:29] ; 3'h0 ; R/W ;;;;
;;;; Not;;reg_fe2_clk_en;[28];1'h0;R/W;;;;
;;;;;;reg_fe2_date;[27:0];28'h1605181;R/W;;;;
