<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:59.2359</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.08.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0111867</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인덕터 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>INDUCTOR AND SEMICONDUCTOR PACKAGE HAVING THE SAME</inventionTitleEng><openDate>2023.03.03</openDate><openNumber>10-2023-0029411</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/64</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 기술적 사상에 따른 인덕터는, 복수의 배선 레벨을 포함하는 반도체 기판, 반도체 기판의 제1 배선 레벨에 배치되며 제1 단부를 가지는 직선의 전도성 라인, 제1 배선 레벨 상부에 위치하는 제2 배선 레벨에 배치되며 제2 단부를 가지고 중심 영역을 둘러싸는 사각 나선 패턴의 전도성 코일, 및 제1 단부 및 제2 단부를 수직으로 연결하는 전도성 비아를 포함하고, 제2 배선 레벨의 중심 영역에 대응하는 제1 배선 레벨의 더미 영역에 복수의 더미 패턴이 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 배선 레벨을 포함하는 반도체 기판;상기 반도체 기판의 제1 배선 레벨에 배치되며, 제1 단부를 가지는 직선의 전도성 라인;상기 제1 배선 레벨 상부에 위치하는 제2 배선 레벨에 배치되며, 제2 단부를 가지고 중심 영역을 둘러싸는 사각 나선 패턴의 전도성 코일; 및상기 제1 단부 및 상기 제2 단부를 수직으로 연결하는 전도성 비아;를 포함하고,상기 제2 배선 레벨의 상기 중심 영역에 대응하는 상기 제1 배선 레벨의 더미 영역에 복수의 더미 패턴이 배치되는,인덕터.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 더미 영역의 총면적에서 상기 복수의 더미 패턴이 차지하는 면적의 비율은 약 40% 내지 약 90%인 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 더미 패턴은 상기 전도성 라인과 동일한 물질로 구성되고,상기 복수의 더미 패턴의 두께와 상기 전도성 라인의 두께는 동일한 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 더미 패턴은 각각 절연 물질로 둘러싸여 플로팅(floating)되는 아일랜드 형상인 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 더미 패턴은 적어도 2개의 서로 다른 형상을 포함하는 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 전도성 코일의 단면은 사다리꼴 형상이고,상기 전도성 비아의 단면은 역사다리꼴 형상인 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 전도성 코일에서 제1 수평 방향에 따른 길이는 약 45㎛ 내지 약 55㎛이고, 상기 제1 수평 방향과 수직하는 제2 수평 방향에 따른 길이는 약 65㎛ 내지 약 75㎛이고,상기 중심 영역에서 상기 제1 수평 방향에 따른 길이는 약 15㎛ 내지 약 20㎛이고, 상기 제2 수평 방향에 따른 길이는 약 30㎛ 내지 약 40㎛인 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 중심 영역과 상기 복수의 더미 패턴은 수직 방향으로 오버랩되고,상기 전도성 코일과 상기 복수의 더미 패턴은 수직 방향으로 오버랩되지 않는 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 전도성 라인 및 상기 복수의 더미 패턴 상에 배치되며,상기 전도성 비아의 측벽을 둘러싸는 다층 구조의 절연층을 포함하는 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 절연층에서,하부에 위치하는 제1 절연층은 실리콘탄질화물(SiCN)로 구성되고,상부에 위치하는 제2 절연층은 실리콘질화물(SiN)로 구성되는 것을 특징으로 하는 인덕터.</claim></claimInfo><claimInfo><claim>11. 패키지 기판;상기 패키지 기판 상에 배치되는 인터포저;상기 인터포저 상에 배치되는 제1 반도체 칩 및 제2 반도체 칩;상기 제1 반도체 칩에 형성되는 제1 인덕터; 및상기 인터포저에 형성되는 제2 인덕터;를 포함하고,상기 제1 및 제2 인덕터들 각각은, 제1 배선 레벨에 배치되며, 제1 단부를 가지는 직선의 전도성 라인; 상기 제1 배선 레벨과 이격되는 제2 배선 레벨에 배치되며, 제2 단부를 가지고 중심 영역을 둘러싸는 사각 나선 패턴의 전도성 코일; 및 상기 제1 단부 및 상기 제2 단부를 수직으로 연결하는 전도성 비아;를 포함하고, 상기 제2 배선 레벨의 상기 중심 영역에 대응하는 상기 제1 배선 레벨의 더미 영역에 아일랜드 형상의 복수의 더미 패턴이 배치되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 인터포저는, 실리콘(Si) 기판; 상기 실리콘(Si) 기판을 관통하는 관통 전극; 및 상기 실리콘(Si) 기판 상에서 상기 관통 전극과 전기적으로 연결되는 재배선 구조체를 포함하고,상기 제2 인덕터는 상기 재배선 구조체에 형성되는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제1 반도체 칩은 PCI Express 인터페이스를 포함하는 로직 칩이고,상기 제2 반도체 칩은 HBM((high bandwidth memory) 칩인 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 제1 및 제2 인덕터들 각각을 평면에서 보았을 때,상기 전도성 코일과 상기 복수의 더미 패턴은 오버랩되지 않는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 제1 및 제2 인덕터들 각각에서,상기 더미 영역의 총면적에서 상기 복수의 더미 패턴이 차지하는 면적의 비율은 약 40% 내지 약 90%인 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 및 제2 인덕터들 각각에서,상기 복수의 더미 패턴과 상기 전도성 라인은 동일한 물질로 구성되고,상기 전도성 코일과 상기 전도성 비아는 동일한 물질로 구성되고,상기 전도성 라인과 상기 전도성 코일은 서로 다른 물질로 구성되는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 및 제2 인덕터들 각각에서,상기 복수의 더미 패턴과 상기 전도성 라인은 구리(Cu)를 포함하고,상기 전도성 코일과 상기 전도성 비아는 알루미늄(Al)을 포함하는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 제1 및 제2 인덕터들 각각에서,상기 복수의 더미 패턴은 각각 절연 물질로 둘러싸여 플로팅(floating)되는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서,상기 제1 인덕터와 상기 제2 인덕터는, 상기 제1 반도체 칩과 상기 인터포저를 전기적으로 연결하는 접속 단자를 사이에 두고, 서로 마주보고 배치되는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서,상기 복수의 더미 패턴은 적어도 2개의 서로 다른 형상을 포함하는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 화성시 메타폴리스로 ...</address><code> </code><country> </country><engName>PARK, Yu Kyung</engName><name>박유경</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>SONG, Hyun Jung</engName><name>송현정</name></inventorInfo><inventorInfo><address>경기도 화성시 ...</address><code> </code><country> </country><engName>CHOI, Eun Kyoung</engName><name>최은경</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.08.24</receiptDate><receiptNumber>1-1-2021-0977615-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.23</receiptDate><receiptNumber>1-1-2024-0802184-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>9-5-2025-0695135-79</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210111867.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93146a34e26b853decd2cdeabdef6a4d000f190da34cfbbd04beea5939ae4e0c1d8a2e623110d087f39d0725f55e3ecfd9f18f6a14a4ca5e5a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff12490d2859fc8a0e1929e5208dfd4c1832d570479181f324092ea6dd6a3b99c6eaa2196312f443936d61c78d015d7a04c4fb91cceae9d8e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>