# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 35
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-13.10"
module \forloops
  attribute \src "dut.sv:1.24-1.27"
  wire input 1 \clk
  attribute \src "dut.sv:1.29-1.30"
  wire input 2 \a
  attribute \src "dut.sv:1.32-1.33"
  wire input 3 \b
  attribute \src "dut.sv:1.52-1.53"
  wire width 4 output 4 \p
  attribute \src "dut.sv:1.55-1.56"
  wire width 4 output 5 \q
  attribute \src "dut.sv:1.58-1.59"
  wire width 4 output 6 \x
  attribute \src "dut.sv:1.61-1.62"
  wire width 4 output 7 \y
  attribute \src "dut.sv:2.10-2.11"
  wire width 32 signed \k
  wire width 64 $auto$rtlil.cc:3388:Xor$3
  wire width 64 $auto$rtlil.cc:3388:Xor$5
  wire width 32 $auto$expression.cpp:2149:import_operation$6
  attribute \src "dut.sv:8.2-12.5"
  wire width 4 $0\q
  attribute \src "dut.sv:8.2-12.5"
  wire width 4 $0\y
  wire $auto$rtlil.cc:3339:Not$10
  wire $auto$rtlil.cc:3339:Not$12
  wire width 4 $auto$expression.cpp:2292:import_operation$13
  wire $auto$rtlil.cc:3339:Not$16
  wire $auto$rtlil.cc:3339:Not$18
  wire width 4 $auto$expression.cpp:2292:import_operation$19
  wire $auto$rtlil.cc:3339:Not$22
  wire $auto$rtlil.cc:3339:Not$24
  wire width 4 $auto$expression.cpp:2292:import_operation$25
  wire $auto$rtlil.cc:3339:Not$28
  wire $auto$rtlil.cc:3339:Not$30
  wire width 4 $auto$expression.cpp:2292:import_operation$31
  wire width 32 $auto$expression.cpp:2175:import_operation$33
  cell $xor $xor$dut.sv:5$2
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 64
    connect \A { \a \b }
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \Y $auto$rtlil.cc:3388:Xor$3
  end
  cell $xor $xor$dut.sv:5$4
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 64
    connect \A { \a \b }
    connect \B 64'0000000000000000000000000000000100000000000000000000000000000001
    connect \Y $auto$rtlil.cc:3388:Xor$5
  end
  cell $add $add$dut.sv:6$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 2
    connect \B { \a \b }
    connect \Y $auto$expression.cpp:2149:import_operation$6
  end
  cell $not $not$dut.sv:10$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \Y $auto$rtlil.cc:3339:Not$10
  end
  cell $not $not$dut.sv:10$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \b
    connect \Y $auto$rtlil.cc:3339:Not$12
  end
  cell $shr $shr$dut.sv:10$14
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 4
    connect \A { $auto$rtlil.cc:3339:Not$10 $auto$rtlil.cc:3339:Not$12 \a \b }
    connect \B 2'00
    connect \Y $auto$expression.cpp:2292:import_operation$13
  end
  cell $not $not$dut.sv:10$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \Y $auto$rtlil.cc:3339:Not$16
  end
  cell $not $not$dut.sv:10$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \b
    connect \Y $auto$rtlil.cc:3339:Not$18
  end
  cell $shr $shr$dut.sv:10$20
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 4
    connect \A { $auto$rtlil.cc:3339:Not$16 $auto$rtlil.cc:3339:Not$18 \a \b }
    connect \B 2'01
    connect \Y $auto$expression.cpp:2292:import_operation$19
  end
  cell $not $not$dut.sv:10$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \Y $auto$rtlil.cc:3339:Not$22
  end
  cell $not $not$dut.sv:10$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \b
    connect \Y $auto$rtlil.cc:3339:Not$24
  end
  cell $shr $shr$dut.sv:10$26
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 4
    connect \A { $auto$rtlil.cc:3339:Not$22 $auto$rtlil.cc:3339:Not$24 \a \b }
    connect \B 2'10
    connect \Y $auto$expression.cpp:2292:import_operation$25
  end
  cell $not $not$dut.sv:10$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a
    connect \Y $auto$rtlil.cc:3339:Not$28
  end
  cell $not $not$dut.sv:10$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \b
    connect \Y $auto$rtlil.cc:3339:Not$30
  end
  cell $shr $shr$dut.sv:10$32
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 4
    connect \A { $auto$rtlil.cc:3339:Not$28 $auto$rtlil.cc:3339:Not$30 \a \b }
    connect \B 2'11
    connect \Y $auto$expression.cpp:2292:import_operation$31
  end
  cell $sub $sub$dut.sv:11$34
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 32
    connect \A 4
    connect \B { \a \b }
    connect \Y $auto$expression.cpp:2175:import_operation$33
  end
  attribute \src "dut.sv:3.2-7.5"
  attribute \always_ff 1
  process $proc$dut.sv:3$1
    sync posedge \clk
      update \p [1:0] $auto$rtlil.cc:3388:Xor$3 [1:0]
      update \p [3:2] $auto$rtlil.cc:3388:Xor$5 [1:0]
      update \x $auto$expression.cpp:2149:import_operation$6 [3:0]
      update \k 2
  end
  attribute \src "dut.sv:8.2-12.5"
  process $proc$dut.sv:8$8
    assign $0\q \q
    assign $0\y \y
    assign $0\q [0] $auto$expression.cpp:2292:import_operation$13 [0]
    assign $0\q [1] $auto$expression.cpp:2292:import_operation$19 [0]
    assign $0\q [2] $auto$expression.cpp:2292:import_operation$25 [0]
    assign $0\q [3] $auto$expression.cpp:2292:import_operation$31 [0]
    assign $0\y $auto$expression.cpp:2175:import_operation$33 [3:0]
    sync always
      update \q $0\q
      update \y $0\y
  end
end
