<!doctype html>
<html lang="zh-CN">
  <head>
    <meta charset="UTF-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1" />
    <title>CanShine · 数字 IC / FPGA 工程师</title>
    <meta
      name="description"
      content="CanShine 的数字 IC / FPGA 工程作品集，涵盖国家级重点项目、ASIC 加速器设计与竞赛奖项展示。"
    />
    <meta property="og:title" content="CanShine · 数字 IC / FPGA 工程师" />
    <meta
      property="og:description"
      content="CanShine 的数字 IC / FPGA 工程作品集，涵盖国家级重点项目、ASIC 加速器设计与竞赛奖项展示。"
    />
    <meta property="og:type" content="website" />
    <link rel="stylesheet" href="styles.css?v=20260201-3" />
    <script src="gate.js"></script>
  </head>
  <body>
    <div class="bg-grid"></div>

    <header class="hero" id="top">
      <nav class="nav">
        <div class="brand">CanShine</div>
        <button class="nav-cta" type="button" onclick="scrollToSection('contact')">联系我</button>
      </nav>

      <div class="hero-content">
        <div class="hero-left">
          <p class="badge">💾 数字 IC / FPGA / SoC · 集成电路工程硕士</p>
          <h1>从 RTL 到流片，定义架构、驱动算力落地</h1>
          <p class="subtitle">
            南京航空航天大学 · <strong>天元实验室</strong>（国家重点实验室）<br />
            三项国家级课题驱动，主导 <strong>ASIC 前端全流程</strong>与 <strong>FPGA 系统架构</strong>设计；
            从 RTL 实现到时序收敛，在真实工程约束中持续打磨技艺。
          </p>
          <div class="hero-stats">
            <div class="stat">
              <div class="stat-num">3</div>
              <div class="stat-label">🔬 国家级课题</div>
            </div>
            <div class="stat">
              <div class="stat-num">9+</div>
              <div class="stat-label">🏅 竞赛奖项</div>
            </div>
            <div class="stat">
              <div class="stat-num">5年+</div>
              <div class="stat-label">⚙️ 工程经验</div>
            </div>
          </div>
          <div class="chip-row chip-row--mt">
            <span class="chip">数字 IC 前端设计</span>
            <span class="chip">FPGA 设计</span>
            <span class="chip">芯片验证</span>
          </div>
        </div>
        <div class="hero-right">
          <div class="glass-card">
            <h3>教育背景</h3>
            <p class="ic-title"><strong>硕士在读</strong>&nbsp;·&nbsp;2024 年 9 月 — 2027 年 6 月（预计）</p>
            <p class="ic-org">
              <img class="school-logo" src="assets/logos/nuaa-logo.svg" alt="" />南京航空航天大学
            </p>
            <p class="ic-dept-end">电子信息工程学院 · 电子信息（集成电路设计方向）</p>
            <p class="ic-title"><strong>学士</strong>&nbsp;·&nbsp;2020 年 9 月 — 2024 年 6 月</p>
            <p class="ic-org">
              <img class="school-logo" src="assets/logos/gdut-logo.svg" alt="" />广东工业大学
            </p>
            <p class="ic-dept">集成电路设计联合学院 · 电子科学与技术（IC 班）</p>

            <h3 class="research-title">研究方向</h3>
            <p>数字 IC 前端设计 / FPGA 系统架构<br />AI 推理硬件加速 / 低功耗高能效计算</p>
          </div>
        </div>
      </div>
    </header>

    <aside class="quick-nav" aria-label="页面导航">
      <a href="#top">关于</a>
      <a href="#projects">项目</a>
      <a href="#awards">奖项</a>
      <a href="#skills">技能</a>
      <a href="#articles">博客</a>
      <a href="#contact">联系</a>
    </aside>

    <section class="section" id="about">
      <div class="subsection-title">🎖️ 代表经历</div>
      <div class="info-grid">
        <div class="info-card">
          <h3>🧠 从理论到架构的跨越</h3>
          <p class="ic-chips">
            <span class="chip">SNN 项目</span>&nbsp;<span class="chip">国家重点研发计划</span>
          </p>
          <p>
            独立主导 ASIC
            前端全流程，提出<strong>空时折叠</strong>与<strong>稀疏感知</strong>微架构创新，在严苛约束下完成前端交付。
          </p>
        </div>
        <div class="info-card">
          <h3>💪 从挫折到重构的坚守</h3>
          <p class="ic-chips">
            <span class="chip">ResNet 项目</span>&nbsp;<span class="chip">国家级专项 6000 万</span>
          </p>
          <p>
            距结项 6 个月接手遗留代码，3 个月完成系统性重构，<strong>&lt;2% DSP</strong> 约束下跑通 300 MHz
            时序并按期交付。
          </p>
        </div>
        <div class="info-card">
          <h3>🔗 从模块到系统的闭环</h3>
          <p class="ic-chips">
            <span class="chip">FPGA 创新赛</span>&nbsp;<span class="chip">全国一等奖</span>
          </p>
          <p>负责混沌算法硬件映射，协同构建从加密核到 SoC 视频流调度的<strong>软硬件全栈闭环</strong>。</p>
        </div>
      </div>
    </section>

    <section class="section" id="projects">
      <div class="section-title-row">
        <h2>🚀 项目展示</h2>
        <div class="hint">点击查看详情</div>
      </div>

      <div class="subsection-title">⭐ 核心项目</div>
      <div class="featured-grid">
        <div class="featured-card">
          <div class="featured-head">
            <h3>SNN ASIC 加速器</h3>
            <span class="tag">国家重点研发</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">国家重点研发计划 · 前端全流程独立负责人</span>
            空时折叠并行 + 动态稀疏感知架构，从算法拆解到 RTL 前端交付全流程。
            <span class="feat-metrics">80 FPS @ 200 MHz &nbsp;·&nbsp; 93.14% CIFAR-10</span>
          </p>
          <a class="primary small" href="projects/snn.html">查看详情</a>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>ResNet-50 FPGA 加速器</h3>
            <span class="tag">国家级专项</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">国家级重点专项 · 接手遗留代码完成系统性重构</span>
            VLIW 指令驱动 + 乒乓缓存协同，&lt;2% DSP 约束下完成 300 MHz 时序收敛。
            <span class="feat-metrics">2.89 FPS / 38.4 GOPS @ 300 MHz &nbsp;·&nbsp; 全片扩展 ~1.6 TOPS</span>
          </p>
          <a class="primary small" href="projects/resnet.html">查看详情</a>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>实时视频流加密 SoC</h3>
            <span class="tag">全国一等奖</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">全国大学生嵌入式芯片竞赛全国一等奖 · FPGA 创新设计赛道</span>
            零 DSP 混沌算子 + 软硬协同 SoC 架构，自同步容错设计实现实时加密传输。
            <span class="feat-metrics">&lt;10px 偏差 &nbsp;·&nbsp; 60 FPS @ 148.5 MB/s</span>
          </p>
          <a class="primary small" href="projects/chaos.html">查看详情</a>
        </div>
      </div>

      <div class="subsection-title">🔬 技术专项</div>
      <div class="featured-grid">
        <div class="featured-card">
          <div class="featured-head">
            <h3>多精度可重构 TPU 设计</h3>
            <span class="tag">数字 IC</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">集创赛华东二等奖 · 数字 IC 设计赛道</span>
            TDM-PE 时分复用架构 + Coverage-Driven UVM，以极低面积代价兼容 9 种精度模式。
            <span class="feat-metrics">200 MHz / 22.9% LUT &nbsp;·&nbsp; 100% 交叉覆盖率</span>
          </p>
          <button class="ghost small" type="button" data-open="proj-tpu">查看详情</button>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>智能图像去雾增强引擎</h3>
            <span class="tag">图像处理</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">复微杯全国第三名 · PSoC 平台 DSP/BRAM 双重资源约束</span>
            AOD-Net-Opt 轻量化 + BRAM 时分复用 + PS-PL 流式架构，保障实时视频流吞吐。
            <span class="feat-metrics">0.529 GOPS &nbsp;·&nbsp; BRAM 降低 93.75%</span>
          </p>
          <button class="ghost small" type="button" data-open="proj-image">查看详情</button>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>FFT 并行 IP 核</h3>
            <span class="tag">FPGA</span>
          </div>
          <p class="featured-intro">
            <span class="feat-subtitle">中国软件杯全国三等奖 · FPGA 算法赛道</span>
            混合 8-Parallel 架构（MDF 前级 + 全并行末 3 级），消除 N &lt; P 死锁，参数化覆盖全规模。
            <span class="feat-metrics">6.97× 加速 / 72.5 dB SNR &nbsp;·&nbsp; 8～8192 点</span>
          </p>
          <button class="ghost small" type="button" data-open="proj-fft">查看详情</button>
        </div>
      </div>

      <div class="subsection-title">🔧 工程实践</div>
      <div class="featured-grid">
        <div class="featured-card">
          <div class="featured-head">
            <h3>UDP 高速互联子系统</h3>
            <span class="tag">以太网通信</span>
          </div>
          <p class="featured-intro">
            国家级实验室基金项目。纯硬件 UDP/IP 协议栈（含 ARP/ICMP），PC ↔ FPGA &gt;800 Mbps 线速，零 CPU
            介入。
          </p>
          <button class="ghost small" type="button" data-open="proj-eth">查看详情</button>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>AIoT 智能花盆视觉识别</h3>
            <span class="tag">IoT</span>
          </div>
          <p class="featured-intro">
            广东省电设一等奖（最高奖）。STM32 + ESP8266 TCP 传输 + 云端 SqueezeNet
            推理，端云协同环境控制闭环。
          </p>
          <button class="ghost small" type="button" data-open="proj-aiot">查看详情</button>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>芯片测试与外设驱动平台</h3>
            <span class="tag">验证平台</span>
          </div>
          <p class="featured-intro">
            实验室通用验证平台。Python 自动化框架 + SPI/I2C/AXIS/DRP 多协议 IP
            库，激励—采集—回归全链路，已验证多款芯片。
          </p>
          <button class="ghost small" type="button" data-open="proj-t16">查看详情</button>
        </div>
        <div class="featured-card">
          <div class="featured-head">
            <h3>汽车仪表屏容错控制器</h3>
            <span class="tag">可靠性设计</span>
          </div>
          <p class="featured-intro">
            校企合作商业落地。CRC 校验 + Fail-Safe 视频切换状态机，Flash/DDR
            双备份，保障行车安全图标故障可见。
          </p>
          <button class="ghost small" type="button" data-open="proj-car">查看详情</button>
        </div>
      </div>
    </section>

    <section class="section" id="awards">
      <div class="section-title-row">
        <h2>🏆 竞赛与奖项</h2>
        <div class="hint">奖状墙自动滚动 · 点击查看大图</div>
      </div>
      <div class="award-wall" aria-label="奖状墙">
        <button class="award-control" type="button" aria-label="上一组" data-award-prev>&#8249;</button>
        <div class="award-viewport">
          <div class="award-track">
            <div class="award-tile award-tile--portrait" data-open="award-1">
              <img
                class="award-image"
                src="assets/awards/award-1.jpg"
                alt="全国大学生嵌入式芯片竞赛全国一等奖"
              />
              <div class="award-title">嵌入式芯片竞赛 全国一等奖</div>
            </div>
            <div class="award-tile" data-open="award-2">
              <img class="award-image" src="assets/awards/award-2.png" alt="中国软件杯全国三等奖" />
              <div class="award-title">中国软件杯 全国三等奖</div>
            </div>
            <div class="award-tile" data-open="award-3">
              <img class="award-image" src="assets/awards/award-3.jpg" alt="复微杯全国优秀奖" />
              <div class="award-title">复微杯 全国优秀奖</div>
            </div>
            <div class="award-tile" data-open="award-4">
              <img class="award-image" src="assets/awards/award-4.jpg" alt="广东省电设一等奖" />
              <div class="award-title">广东省电设 省级一等奖</div>
            </div>
            <div class="award-tile" data-open="award-5">
              <img class="award-image" src="assets/awards/award-5.jpg" alt="集创赛华东二等奖" />
              <div class="award-title">集创赛 华东赛区二等奖</div>
            </div>
            <div class="award-tile award-tile--portrait" data-open="award-6">
              <img class="award-image" src="assets/awards/award-6.jpg" alt="嵌入式芯片竞赛华南二等奖" />
              <div class="award-title">嵌入式芯片竞赛 华南二等奖</div>
            </div>
            <div class="award-tile" data-open="award-7">
              <img class="award-image" src="assets/awards/award-7.jpg" alt="集创赛华南三等奖" />
              <div class="award-title">集创赛 华南赛区三等奖</div>
            </div>
            <div class="award-tile award-tile--portrait" data-open="award-8">
              <img class="award-image" src="assets/awards/award-8.jpg" alt="蓝桥杯广东三等奖" />
              <div class="award-title">蓝桥杯 EDA 广东三等奖</div>
            </div>
            <div class="award-tile" data-open="award-9">
              <img class="award-image" src="assets/awards/award-9.jpg" alt="全国软件测试大赛省赛优胜奖" />
              <div class="award-title">软件测试大赛 省赛优胜奖</div>
            </div>
            <div class="award-tile" data-open="award-10">
              <img class="award-image" src="assets/awards/award-10.jpg" alt="数学建模竞赛二等奖" />
              <div class="award-title">数学建模竞赛 校级二等奖</div>
            </div>
            <div class="award-tile" data-open="award-11">
              <img class="award-image" src="assets/awards/award-11.jpg" alt="电路焊接竞赛二等奖" />
              <div class="award-title">电路焊接竞赛 校级二等奖</div>
            </div>
            <div class="award-tile" data-open="award-12">
              <img class="award-image" src="assets/awards/award-12.jpg" alt="FPGA数字电路设计竞赛三等奖" />
              <div class="award-title">FPGA 数字电路竞赛 校级三等奖</div>
            </div>
            <div class="award-tile" data-open="award-13">
              <img class="award-image" src="assets/awards/award-13.jpg" alt="杰理杯优胜奖" />
              <div class="award-title">杰理杯 校级优胜奖</div>
            </div>
            <div class="award-tile award-tile--portrait" data-open="award-1" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-1.jpg" alt="" />
              <div class="award-title">嵌入式芯片竞赛 全国一等奖</div>
            </div>
            <div class="award-tile" data-open="award-2" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-2.png" alt="" />
              <div class="award-title">中国软件杯 全国三等奖</div>
            </div>
            <div class="award-tile" data-open="award-3" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-3.jpg" alt="" />
              <div class="award-title">复微杯 全国优秀奖</div>
            </div>
            <div class="award-tile" data-open="award-4" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-4.jpg" alt="" />
              <div class="award-title">广东省电设 省级一等奖</div>
            </div>
            <div class="award-tile" data-open="award-5" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-5.jpg" alt="" />
              <div class="award-title">集创赛 华东赛区二等奖</div>
            </div>
            <div class="award-tile award-tile--portrait" data-open="award-6" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-6.jpg" alt="" />
              <div class="award-title">嵌入式芯片竞赛 华南二等奖</div>
            </div>
            <div class="award-tile" data-open="award-7" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-7.jpg" alt="" />
              <div class="award-title">集创赛 华南赛区三等奖</div>
            </div>
            <div class="award-tile award-tile--portrait" data-open="award-8" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-8.jpg" alt="" />
              <div class="award-title">蓝桥杯 EDA 广东三等奖</div>
            </div>
            <div class="award-tile" data-open="award-9" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-9.jpg" alt="" />
              <div class="award-title">软件测试大赛 省赛优胜奖</div>
            </div>
            <div class="award-tile" data-open="award-10" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-10.jpg" alt="" />
              <div class="award-title">数学建模竞赛 校级二等奖</div>
            </div>
            <div class="award-tile" data-open="award-11" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-11.jpg" alt="" />
              <div class="award-title">电路焊接竞赛 校级二等奖</div>
            </div>
            <div class="award-tile" data-open="award-12" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-12.jpg" alt="" />
              <div class="award-title">FPGA 数字电路竞赛 校级三等奖</div>
            </div>
            <div class="award-tile" data-open="award-13" aria-hidden="true">
              <img class="award-image" src="assets/awards/award-13.jpg" alt="" />
              <div class="award-title">杰理杯 校级优胜奖</div>
            </div>
          </div>
        </div>
        <button class="award-control" type="button" aria-label="下一组" data-award-next>&#8250;</button>
      </div>
    </section>

    <section class="section" id="skills">
      <h2>🛠️ 技能与工具</h2>
      <div class="skill-grid">
        <div class="skill-card">
          <h3>💻 硬件描述语言</h3>
          <div class="chip-row chip-row--sm">
            <span class="chip">Verilog</span>
            <span class="chip">SystemVerilog</span>
          </div>
        </div>

        <div class="skill-card">
          <h3>🔧 建模与脚本</h3>
          <div class="chip-row chip-row--sm">
            <span class="chip">MATLAB</span>
            <span class="chip">Python</span>
            <span class="chip">C</span>
            <span class="chip">TCL</span>
          </div>
        </div>

        <div class="skill-card">
          <h3>🔍 验证与方法学</h3>
          <div class="chip-row chip-row--sm">
            <span class="chip">UVM</span>
            <span class="chip">Coverage-Driven</span>
            <span class="chip">DPI-C</span>
            <span class="chip">Co-Simulation</span>
            <span class="chip">FPGA Prototyping</span>
          </div>
        </div>

        <div class="skill-card">
          <h3>🖥️ EDA 工具链</h3>
          <div class="chip-row chip-row--sm">
            <span class="chip">Vivado</span>
            <span class="chip">Questasim</span>
            <span class="chip">VCS</span>
            <span class="chip">Verdi</span>
            <span class="chip">SpyGlass</span>
            <span class="chip">Synopsys DC</span>
          </div>
        </div>

        <div class="skill-card">
          <h3>🔌 接口与平台</h3>
          <div class="chip-row chip-row--sm">
            <span class="chip">AXI4</span>
            <span class="chip">DDR4</span>
            <span class="chip">UART / SPI / I2C</span>
            <span class="chip">HDMI / I2S</span>
            <span class="chip">UDP / TCP</span>
            <span class="chip">ZYNQ-7000 / UltraScale+ MPSoC</span>
          </div>
        </div>
      </div>
    </section>

    <section class="section" id="articles">
      <h2>📝 技术博客</h2>
      <div class="article-grid">
        <a
          class="article-card"
          href="https://canshine.github.io/2025/09/20/%E6%B5%81%E6%B0%B4%E7%BA%BF%E7%9A%84%E7%B1%BB%E5%9E%8B%E5%8F%8ARTL%E5%AE%9E%E7%8E%B0/"
          target="_blank"
          rel="noopener noreferrer"
        >
          <h3>流水线的类型及 RTL 实现</h3>
          <p>深入对比基本流水线、Valid 流水线与 Valid+Ready 流水线，附完整 SystemVerilog 实现。</p>
        </a>
        <a
          class="article-card"
          href="https://canshine.github.io/2025/10/14/AXI4-Full%E5%8D%8F%E8%AE%AE%E7%AC%94%E8%AE%B0/"
          target="_blank"
          rel="noopener noreferrer"
        >
          <h3>AXI4-Full 协议笔记</h3>
          <p>系统梳理 AXI4 五通道握手机制、事务交织与乱序完成，对比 AXI vs AHB / Full vs Lite。</p>
        </a>
        <a
          class="article-card"
          href="https://canshine.github.io/2025/11/20/FPGA%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F/"
          target="_blank"
          rel="noopener noreferrer"
        >
          <h3>FPGA 时序约束</h3>
          <p>从时钟约束到 IO 约束再到时序例外，系统讲解 Setup/Hold 分析与 Clock Skew 核心概念。</p>
        </a>
      </div>
    </section>

    <section class="section" id="contact">
      <h2>📬 联系我</h2>
      <div class="contact-card">
        <div class="contact-grid">
          <p>📧 邮箱：<a href="mailto:1300409764@qq.com">1300409764@qq.com</a></p>
          <p>
            🐙 GitHub：<a href="https://github.com/CanShine" target="_blank" rel="noopener noreferrer"
              >github.com/CanShine</a
            >
          </p>
          <p>
            🦊 Gitee：<a href="https://gitee.com/Can_gitee" target="_blank" rel="noopener noreferrer"
              >gitee.com/Can_gitee</a
            >
          </p>
          <p>
            📝 博客：<a href="https://canshine.github.io/" target="_blank" rel="noopener noreferrer"
              >canshine.github.io</a
            >
          </p>
        </div>
        <div class="contact-action">
          <a class="primary" href="assets/resume/resume.pdf" target="_blank" rel="noopener noreferrer"
            >📄 查看简历</a
          >
          <a class="primary" href="assets/resume/resume.pdf" download>⬇ 下载简历</a>
        </div>
      </div>
    </section>

    <footer class="footer">
      <div>&copy; CanShine · 数字 IC / FPGA 工程师</div>
      <a href="#top">返回顶部 ↑</a>
    </footer>

    <div class="modal" id="project-modal" aria-hidden="true">
      <div class="modal-backdrop" data-close></div>
      <div class="modal-panel" role="dialog" aria-modal="true" aria-labelledby="modal-title">
        <div class="modal-header">
          <div class="modal-title" id="modal-title">项目详情</div>
          <button class="modal-close" type="button" data-close>×</button>
        </div>
        <div class="modal-body" id="modal-body"></div>
      </div>
    </div>

    <div class="debug-badge">版本：2026-02-28 v3.7</div>

    <template id="proj-tpu">
      <h3>多精度可重构张量计算单元 (TPU) 设计</h3>
      <p class="modal-sub">第九届全国大学生集成电路创新创业大赛 · <strong>华东赛区二等奖</strong></p>

      <!-- 第一行：核心挑战 + 成果指标 -->
      <div class="detail-grid">
        <div>
          <h4>核心挑战</h4>
          <p>
            如何在单一计算阵列中兼容 <strong>m16/m32/m8</strong> 等多种维度及
            <strong>INT4&ndash;FP32</strong> 共 9 种精度模式，同时避免硬件资源线性膨胀。最大难点在于
            <strong>验证空间爆炸</strong>，传统定向测试无法覆盖所有精度与维度组合及边界溢出情况。
          </p>
        </div>
        <div>
          <h4>成果指标</h4>
          <ul>
            <li>功能覆盖率 <strong>100%</strong>，代码覆盖率（行/分支/翻转）<strong>95%+</strong></li>
            <li>FPGA 上板前拦截 <strong>20+ 个深层逻辑 Bug</strong>（如溢出截断错误）</li>
            <li>
              XCZU19EG 综合频率 <strong>200 MHz</strong>，LUT <strong>22.9%</strong>，功耗
              <strong>6.1 W</strong>
            </li>
            <li>8&times;8 阵列 FPGA 上板验证通过，结果与软件模型完全一致</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">SystemVerilog</span>
            <span class="chip">UVM</span>
            <span class="chip">DPI-C</span>
            <span class="chip">AXI 总线</span>
            <span class="chip">FPGA</span>
          </div>
        </div>
      </div>

      <!-- 第二行：两大技术方案卡片 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">⚙️ TDM-PE 时分复用架构</h4>
          <p class="card-text">
            设计基于时分复用的通用计算单元，延迟复用底层乘法器与加法器树资源，以极低面积代价实现全精度集合硬件兼容，支持
            INT4&ndash;FP32 共 9 种精度与 m8/m16/m32 三种维度。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">🔬 Coverage-Driven UVM 验证</h4>
          <p class="card-text">
            UVM Agent / Scoreboard + <strong>DPI-C</strong> 调用 Python 黄金模型在线比对；针对稀疏矩阵、Corner
            Case 受限随机激励；实现
            <strong>9 种精度 &times; 3 种维度 &times; 溢出标志位 100% 交叉覆盖</strong>。
          </p>
        </div>
      </div>

      <!-- 第三行：图片（点击可放大） -->
      <p class="img-hint">点击图片可放大查看</p>
      <div class="img-stack">
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/tpu/UVM环境.svg"
            alt="UVM 验证环境架构"
            style="max-width: 900px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            ① Coverage-Driven UVM 验证环境架构
          </figcaption>
        </figure>
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/tpu/覆盖率.svg"
            alt="覆盖率报告"
            style="max-width: 900px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            ② 精度 &times; 维度 &times; 溢出标志位交叉覆盖率报告
          </figcaption>
        </figure>
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/tpu/误差分析.svg"
            alt="误差分析图"
            style="max-width: 900px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            ③ 多精度计算误差分析
          </figcaption>
        </figure>
      </div>
    </template>

    <template id="proj-image">
      <h3>智能图像去雾与动态范围增强引擎</h3>
      <p class="modal-sub">2025 年"复微杯"全国大学生电子设计大赛 <strong>赛题全国第三名（优秀奖）</strong></p>

      <!-- 第一行：核心挑战 + 成果指标 -->
      <div class="detail-grid">
        <div>
          <h4>核心挑战</h4>
          <p>
            在嵌入式
            <strong>PSoC（复旦微）</strong> 平台上部署去雾网络（AOD-Net）与直方图增强（CLAHE）算法，面临
            <strong>DSP 资源匮乏</strong> 与
            <strong>BRAM 容量受限</strong> 的双重瓶颈，且需保证视频流实时吞吐。
          </p>
        </div>
        <div>
          <h4>成果指标</h4>
          <ul>
            <li>
              关键算子 DSP 消耗 <strong>减少 100%</strong>（全逻辑实现），CNN 单 DSP 双乘法复用，效率提升 33%
            </li>
            <li>BRAM 资源占用降低 <strong>93.75%</strong>（64 块4 块）</li>
            <li>AOD-Net-Opt 轻量化推理峰值 <strong>0.529 GOPS</strong></li>
            <li>CLAHE + 去雾增强效果显著，满足实时视频流吞吐需求</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">Verilog</span>
            <span class="chip">PSoC</span>
            <span class="chip">AXI-Stream</span>
            <span class="chip">CNN 加速器</span>
            <span class="chip">ISP</span>
          </div>
        </div>
      </div>

      <!-- 第二行：两大技术方案卡片 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">🔧 资源极限压缩</h4>
          <p class="card-text">
            <strong>移位替代乘除</strong>：乘除算子全逻辑化，DSP 消耗归零；<strong>BRAM 时分复用</strong
            >：行缓存滚动复用，64 块压缩至 4 块，降幅 93.75%。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">🧠 AOD-Net-Opt + PS-PL 流式架构</h4>
          <p class="card-text">
            轻量化 AOD-Net 参数量减少 53%，支持
            <strong>1&times;1&sim;7&times;7 卷积核可配置</strong>；AXI-Stream 纯流式通路 + AXI-Lite
            控制分离，多分辨率自适应低延迟处理。
          </p>
        </div>
      </div>

      <!-- 第三行：图片（点击可放大） -->
      <p class="img-hint">点击图片可放大查看</p>
      <div class="img-stack">
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/image/图像处理架构.svg"
            alt="图像处理架构"
            style="max-width: 880px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            PS-PL 异构流式图像增强引擎总体架构
          </figcaption>
        </figure>
        <div class="img-pair">
          <figure style="margin: 0">
            <img
              class="detail-image"
              src="assets/projects/image/图片1原图.svg"
              alt="图片1原图"
              style="width: 100%"
            />
            <figcaption style="text-align: center; color: var(--text-2); font-size: 0.8rem; margin-top: 4px">
              原图
            </figcaption>
          </figure>
          <figure style="margin: 0">
            <img
              class="detail-image"
              src="assets/projects/image/图片1增强图.svg"
              alt="图片1增强图"
              style="width: 100%"
            />
            <figcaption style="text-align: center; color: var(--text-2); font-size: 0.8rem; margin-top: 4px">
              增强后
            </figcaption>
          </figure>
          <figure style="margin: 0">
            <img
              class="detail-image"
              src="assets/projects/image/图片2原图.svg"
              alt="图片2原图"
              style="width: 100%"
            />
            <figcaption style="text-align: center; color: var(--text-2); font-size: 0.8rem; margin-top: 4px">
              原图
            </figcaption>
          </figure>
          <figure style="margin: 0">
            <img
              class="detail-image"
              src="assets/projects/image/图片2增强图.svg"
              alt="图片2增强图"
              style="width: 100%"
            />
            <figcaption style="text-align: center; color: var(--text-2); font-size: 0.8rem; margin-top: 4px">
              增强后
            </figcaption>
          </figure>
        </div>
      </div>
    </template>

    <template id="proj-fft">
      <h3>参数化高性能并行 FFT 硬件 IP 核</h3>
      <p class="modal-sub">
        "中国软件杯"大学生软件设计大赛 <strong>全国三等奖</strong> &nbsp;&nbsp; FPGA 算法赛道 &nbsp;&nbsp;
        2023
      </p>

      <!-- 第一行：核心挑战 + 性能指标 -->
      <div class="detail-grid">
        <div>
          <h4>核心挑战</h4>
          <p>
            <strong>单路径延迟反馈（SDF）</strong
            >资源省但吞吐受限；<strong>全并行结构</strong>速度快但面积随点数指数膨胀。传统
            <strong>MDF</strong> 多路并行方案在运算到达
            <strong>N &lt; 并行度 P</strong> 末级时产生结构性死锁，难以在 8～8192 点全范围兼顾性能与资源。
          </p>
        </div>
        <div>
          <h4>性能指标</h4>
          <ul>
            <li>实测加速比 <strong>6.97</strong>（vs 官方 1024 点串行 SDF 基线，理论极限 8）</li>
            <li>信噪比 <strong>72.5 dB</strong>，定点量化精度稳健</li>
            <li>支持 <strong>8～8192 点</strong>任意 2ⁿ 动态配置，全规模仿真验证通过</li>
            <li>每级 1 bit 截断防溢出，8192 点（13 级）SNR 满足 65 dB 下限</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">FPGA</span>
            <span class="chip">Verilog</span>
            <span class="chip">DSP 算法</span>
            <span class="chip">流水线设计</span>
            <span class="chip">参数化模块</span>
            <span class="chip">AXI-Stream</span>
          </div>
        </div>
      </div>

      <!-- 第二行：两大技术方案卡片 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">⚡ MDF 多路并行前级</h4>
          <p class="card-text">
            8
            路并行流水线结构，吞吐率大幅提升；移位寄存器实现数据对齐，面积代价随并行度<strong>线性</strong>可控，避免全并行结构的指数膨胀。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">🔚 全并行末 3 级 + 参数化控制</h4>
          <p class="card-text">
            8 点全并行蝶形单元一次完成最终 3 级，<strong>彻底消除 N &lt; P 调度死锁</strong
            >；参数化控制自动生成蝶形级数与旋转因子，覆盖 8～8192 点任意 2ⁿ 规模。
          </p>
        </div>
      </div>

      <!-- 第三行：图片（点击可放大） -->
      <p class="img-hint">点击图片可放大查看</p>
      <div class="img-stack">
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/fft/单路径延迟反馈的蝶形结构.png"
            alt="单路径延迟反馈的蝶形结构"
            style="max-width: 760px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            单路径延迟反馈（SDF）蝶形基本单元
          </figcaption>
        </figure>
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/fft/8并行度单路径延迟反馈结构.png"
            alt="8并行度单路径延迟反馈结构"
            style="max-width: 900px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            8 并行度 MDF 前级结构
          </figcaption>
        </figure>
        <figure style="margin: 0">
          <img
            class="detail-image"
            src="assets/projects/fft/FFT整体设计.png"
            alt="FFT整体设计"
            style="max-width: 900px; width: 100%"
          />
          <figcaption style="text-align: center; color: var(--text-2); font-size: 0.82rem; margin-top: 6px">
            混合 8-Parallel 架构整体设计（MDF 前级 + 全并行末 3 级）
          </figcaption>
        </figure>
      </div>
    </template>

    <!-- L3 综合工程实践与技术库 modal 模板 -->
    <template id="proj-eth">
      <h3>UDP 高速互联子系统</h3>
      <p class="modal-sub">国家级重点实验室基金项目 &middot; 面向在线训练的硬件加速技术研究</p>

      <!-- 行一：核心挑战 + 成果指标 -->
      <div class="detail-grid">
        <div>
          <h4>核心挑战</h4>
          <p>
            PC 上位机与 FPGA 加速器之间需实现低延迟、大带宽的权重数据导入导出与训练指令传输，传统 CPU
            软协议栈延迟高、CPU 占用大，无法满足在线训练的实时性需求。
          </p>
        </div>
        <div>
          <h4>成果指标</h4>
          <ul>
            <li>传输吞吐 <strong>&gt;800 Mbps</strong>，达到千兆以太网线速</li>
            <li>ARP/ICMP 全硬件响应，零 CPU 介入</li>
            <li>完成训练权重实时导入导出，支撑 FPGA 在线训练闭环</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">Verilog</span>
            <span class="chip">UDP/IP</span>
            <span class="chip">RGMII</span>
            <span class="chip">AXI-Stream</span>
            <span class="chip">FIFO</span>
          </div>
        </div>
      </div>

      <!-- 行二：两大技术方案 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">&#128295; 纯硬件 UDP/IP 协议栈</h4>
          <p class="card-text">
            完整实现 UDP/IP 封装与解析，支持 <strong>ARP 自动应答</strong>与
            <strong>ICMP Ping</strong>，彻底摒弃 CPU 软协议栈依赖，消除软件路径延迟与中断开销。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">&#9889; 多级缓存流控 + 双向通路</h4>
          <p class="card-text">
            基于多级 FIFO
            的数据流控机制消除突发抖动，实现线速稳定传输；训练指令下发与大规模权重数据无缝复用同一物理链路。
          </p>
        </div>
      </div>
    </template>

    <template id="proj-aiot">
      <h3>AIoT 智能花盆视觉识别系统</h3>
      <p class="modal-sub">
        广东省大学生电子设计竞赛 &middot;
        <strong>一等奖（最高奖）</strong>（基于「杰理杯」优胜奖原型迭代重构）
      </p>

      <!-- 行一：核心工作 + 项目亮点 -->
      <div class="detail-grid">
        <div>
          <h4>核心工作</h4>
          <p>
            以 STM32 + ESP8266 构建无线图传链路，摄像头图像实时上传至上位机，调用
            <strong>SqueezeNet</strong>
            推理识别植物病害状态，将控制指令回发至单片机执行自动浇水、补光等调节策略，实现完整端云协同闭环。
          </p>
        </div>
        <div>
          <h4>项目亮点</h4>
          <ul>
            <li>省电赛 AI 专题赛道 <strong>一等奖</strong>（最高级别奖项）</li>
            <li>AI 算力（云端推理）与终端控制逻辑完全解耦，可扩展性强</li>
            <li>经历两代版本演进（校赛 &rarr; 省赛），从功能验证到工程落地</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">STM32</span>
            <span class="chip">ESP8266</span>
            <span class="chip">TCP/IP</span>
            <span class="chip">SqueezeNet</span>
            <span class="chip">IoT</span>
          </div>
        </div>
      </div>

      <!-- 行二：两大技术方案 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">&#128225; 无线图像传输链路</h4>
          <p class="card-text">
            STM32 主控 + ESP8266 Wi-Fi 模块，基于 <strong>TCP</strong> 协议构建可靠图像上传通道；AT
            指令集实现数据分包发送与丢包重传，保障图像传输完整性。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">&#129504; 端云协同控制闭环</h4>
          <p class="card-text">
            图像上传至上位机进行 <strong>SqueezeNet</strong> 推理（Plant-Village
            数据集），识别结果反向下发控制策略；单片机执行浇水 / 补光动作，形成完整 AI 控制闭环。
          </p>
        </div>
      </div>
    </template>

    <template id="proj-t16">
      <h3>工业级芯片测试与外设驱动平台</h3>
      <p class="modal-sub">实验室通用验证平台 &middot; 多协议 IP 库 + Python 自动化测试</p>

      <!-- 行一：核心工作 + 工程价值 -->
      <div class="detail-grid">
        <div>
          <h4>核心工作</h4>
          <p>
            面向芯片功能验证需求，构建从激励注入、响应采集到自动回归比对的完整测试链路，并设计集成多协议驱动
            IP 库，作为芯片或下游功能模块的标准接口层。
          </p>
        </div>
        <div>
          <h4>工程价值</h4>
          <ul>
            <li>覆盖 <strong>4 种</strong>片上 / 片外通信协议，形成可复用 IP 库</li>
            <li>Python 脚本与 FPGA RTL 协同工作，减少人工回归工作量</li>
            <li>已应用于实验室多款芯片的功能验证与性能测评</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">Python</span>
            <span class="chip">SPI</span>
            <span class="chip">I2C</span>
            <span class="chip">AXI-Stream</span>
            <span class="chip">DRP</span>
            <span class="chip">UART</span>
          </div>
        </div>
      </div>

      <!-- 行二：两大技术方案 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">&#128013; Python 上位机自动化框架</h4>
          <p class="card-text">
            支持 <strong>UART</strong> 与
            <strong>以太网 TCP/IP</strong>
            双控制通道，实现测试指令下发与批量数据导入导出的自动化闭环；测试脚本可直接驱动 FPGA RTL
            完成回归比对。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">&#128268; 多协议驱动 IP 库</h4>
          <p class="card-text">
            集成
            <strong>SPI / I2C / AXIS / DRP</strong>
            四种控制器，支持灵活时序配置与协议转换；作为标准接口层降低测试平台集成复杂度，可复用于多款芯片验证场景。
          </p>
        </div>
      </div>
    </template>

    <template id="proj-car">
      <h3>汽车仪表屏显示容错控制器</h3>
      <p class="modal-sub">校企合作商业落地项目 &middot; 车规级可靠性设计</p>

      <!-- 行一：核心工作 + 工程亮点 -->
      <div class="detail-grid">
        <div>
          <h4>核心工作</h4>
          <p>
            设计车载显示控制器的 Fail-Safe 容错机制：正常模式持续热备份关键帧至
            Flash/DDR；监测到视频链路中断时，自动切换路径从备份存储加载图标数据至 OSD
            模块，确保报警图标等行车安全信息始终可见。
          </p>
        </div>
        <div>
          <h4>工程亮点</h4>
          <ul>
            <li>商业落地项目，满足<strong>车规级</strong>电磁环境可靠性要求</li>
            <li>Fail-Safe 切换状态机经过完整边界测试，切换延迟可控</li>
            <li>存储管理模块支持在线更新图标数据，具备量产灵活性</li>
          </ul>
          <div class="chip-row chip-row--sm chip-row--mt">
            <span class="chip">Verilog</span>
            <span class="chip">SPI Flash</span>
            <span class="chip">CRC 校验</span>
            <span class="chip">状态机</span>
            <span class="chip">OSD</span>
            <span class="chip">DDR</span>
          </div>
        </div>
      </div>

      <!-- 行二：两大技术方案 -->
      <div class="detail-grid detail-grid--mt">
        <div class="tech-card--primary">
          <h4 style="margin-top: 0">&#128737; Fail-Safe 视频故障切换</h4>
          <p class="card-text">
            视频流监控状态机持续热备份关键帧至 Flash/DDR；链路中断时自动切换，从备份存储加载 OSD
            图标数据，确保行车安全信息在主链路故障时依然可见。
          </p>
        </div>
        <div class="tech-card--accent">
          <h4 style="margin-top: 0">&#128279; 指令桥接 + CRC 可靠传输</h4>
          <p class="card-text">
            MCU 到主控通信桥接逻辑负责指令转发与图标数据的 <strong>SPI Flash 存储管理</strong>；接收端
            <strong>CRC 校验机制</strong>确保车载强电磁干扰环境下数据完整性。
          </p>
        </div>
      </div>
    </template>

    <template id="award-1">
      <h3>全国大学生嵌入式芯片与系统设计竞赛</h3>
      <p class="award-meta">
        奖项：<strong>全国一等奖</strong> &nbsp;&nbsp; FPGA 创新设计赛道 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-1.jpg"
        alt="全国一等奖奖状"
        style="max-width: 440px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-2">
      <h3>“中国软件杯”大学生软件设计大赛</h3>
      <p class="award-meta">奖项：<strong>全国三等奖</strong> &nbsp;&nbsp; FPGA 算法赛道 &nbsp;&nbsp; 2023</p>
      <img
        class="detail-image"
        src="assets/awards/award-2.png"
        alt="全国三等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-3">
      <h3>"复微杯"全国大学生电子设计大赛</h3>
      <p class="award-meta">
        奖项：<strong>全国优秀奖（赛题第三名）</strong> &nbsp;&nbsp; 图像处理赛道 &nbsp;&nbsp; 2025
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-3.jpg"
        alt="复微杯全国优秀奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-4">
      <h3>广东省大学生电子设计竞赛</h3>
      <p class="award-meta">
        奖项：<strong>一等奖（最高奖）</strong> &nbsp;&nbsp; AI-未来技术专题 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-4.jpg"
        alt="广东省电设一等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-5">
      <h3>第九届全国大学生集成电路创新创业大赛</h3>
      <p class="award-meta">
        奖项：<strong>华东赛区二等奖</strong> &nbsp;&nbsp; 多精度 TPU 设计 &nbsp;&nbsp; 2025
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-5.jpg"
        alt="赛区二等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-6">
      <h3>全国大学生嵌入式芯片与系统设计竞赛（应用赛道）</h3>
      <p class="award-meta">奖项：<strong>华南赛区二等奖</strong> &nbsp;&nbsp; 2023</p>
      <img
        class="detail-image"
        src="assets/awards/award-6.jpg"
        alt="嵌入式芯片竞赛华南二等奖奖状"
        style="max-width: 440px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-7">
      <h3>第八届全国大学生集成电路创新创业大赛</h3>
      <p class="award-meta">
        奖项：<strong>华南赛区三等奖</strong> &nbsp;&nbsp; 音频处理系统 &nbsp;&nbsp; 2024
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-7.jpg"
        alt="集创赛华南三等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-8">
      <h3>第十四届蓝桥杯全国软件和信息技术专业人才大赛</h3>
      <p class="award-meta">
        奖项：<strong>广东赛区三等奖</strong> &nbsp;&nbsp; EDA 设计与开发赛道 &nbsp;&nbsp; 2023
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-8.jpg"
        alt="蓝桥杯EDA广东三等奖奖状"
        style="max-width: 440px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-9">
      <h3>全国大学生软件测试大赛（省赛广东赛区）</h3>
      <p class="award-meta">
        奖项：<strong>省赛优胜奖</strong> &nbsp;&nbsp; 嵌入式测试个人赛 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-9.jpg"
        alt="软件测试大赛省赛优胜奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-10">
      <h3>数学挑战赛之数学建模竞赛</h3>
      <p class="award-meta">
        奖项：<strong>校级二等奖</strong> &nbsp;&nbsp; 数理逻辑与算法建模 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-10.jpg"
        alt="数学建模竞赛二等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-11">
      <h3>第十五届学生实验技能竞赛「电路设计、焊接与测试」</h3>
      <p class="award-meta">
        奖项：<strong>校级二等奖</strong> &nbsp;&nbsp; 硬件实操与故障排查 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-11.jpg"
        alt="电路焊接竞赛二等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-12">
      <h3>第十六届学生实验技能竞赛「FPGA 数字电路系统设计」</h3>
      <p class="award-meta">奖项：<strong>校级三等奖（个人满分）</strong> &nbsp;&nbsp; 2023</p>
      <img
        class="detail-image"
        src="assets/awards/award-12.jpg"
        alt="FPGA数字电路设计竞赛三等奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>
    <template id="award-13">
      <h3>第五届「杰理杯」智能创新设计大赛</h3>
      <p class="award-meta">
        奖项：<strong>校级优胜奖</strong> &nbsp;&nbsp; AIoT 智能花盆早期原型 &nbsp;&nbsp; 2022
      </p>
      <img
        class="detail-image"
        src="assets/awards/award-13.jpg"
        alt="杰理杯优胜奖奖状"
        style="max-width: 720px; width: 100%; display: block; margin: 0 auto; border-radius: 10px"
      />
    </template>

    <script src="script.js?v=20260131-2"></script>
  </body>
</html>
