Fitter report for SuperHexagon
Wed May  6 21:44:39 2015
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed May  6 21:44:39 2015         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; SuperHexagon                                  ;
; Top-level Entity Name              ; SuperHexagon                                  ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,438 / 18,752 ( 13 % )                       ;
;     Total combinational functions  ; 2,307 / 18,752 ( 12 % )                       ;
;     Dedicated logic registers      ; 1,145 / 18,752 ( 6 % )                        ;
; Total registers                    ; 1145                                          ;
; Total pins                         ; 64 / 315 ( 20 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 18,432 / 239,616 ( 8 % )                      ;
; Embedded Multiplier 9-bit elements ; 12 / 52 ( 23 % )                              ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; centre_coords:inst5|x_o[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[0]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[0]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[0]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[0]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[1]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[1]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[1]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[1]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[2]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[2]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[2]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[2]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[3]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[3]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[3]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[3]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[4]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[4]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[4]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[4]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[5]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[5]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[5]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[5]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[6]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[6]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[6]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[6]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[7]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[7]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[7]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[7]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[7]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[8]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[8]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[8]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[8]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[8]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[8]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[9]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[9]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[9]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|x_o[9]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|x_o[9]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|x_o[9]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[0]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[0]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[0]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[0]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[0]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[1]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[1]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[1]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[1]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[1]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[2]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[2]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[2]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[2]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[3]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[3]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[3]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[3]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[4]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[4]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[4]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[4]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[4]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[5]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[5]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[5]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[5]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[5]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[6]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[6]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[6]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[6]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[6]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[7]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[7]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[7]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[7]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[7]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[7]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[8]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[8]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[8]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[8]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[8]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[8]~_Duplicate_2                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[9]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[9]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[9]~_Duplicate_1                        ; REGOUT           ;                       ;
; centre_coords:inst5|y_o[9]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; centre_coords:inst5|y_o[9]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; centre_coords:inst5|y_o[9]~_Duplicate_2                        ; REGOUT           ;                       ;
; circle:inst12|dx[0]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[0]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[0]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[0]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[0]~_Duplicate_1        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[0]~_Duplicate_2                               ; REGOUT           ;                       ;
; circle:inst12|dx[1]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[1]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[1]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[1]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[2]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[2]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[2]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[2]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[3]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[3]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[3]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[3]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[4]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[4]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[4]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[4]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[5]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[5]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[5]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[5]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[6]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[6]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[6]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[6]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[7]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[7]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[7]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[7]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[8]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[8]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[8]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[8]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dx[9]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dx[9]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dx[9]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dx[9]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[0]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[0]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[0]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[0]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[0]~_Duplicate_1        ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[0]~_Duplicate_2                               ; REGOUT           ;                       ;
; circle:inst12|dy[1]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[1]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[1]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[1]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[2]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[2]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[2]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[2]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[3]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[3]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[3]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[3]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[4]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[4]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[4]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[4]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[5]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[5]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[5]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[5]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[6]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[6]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[6]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[6]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[7]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[7]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[7]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[7]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[8]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[8]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[8]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[8]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; circle:inst12|dy[9]                     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; circle:inst12|dy[9]                     ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|dy[9]~_Duplicate_1                               ; REGOUT           ;                       ;
; circle:inst12|dy[9]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ; DATAA            ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; gameover[8] ; PIN_R18       ; QSF Assignment ;
; Location ;                ;              ; gameover[9] ; PIN_R17       ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3551 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3551 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3546    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/sam/Dropbox/EN3051/SuperHexagon/output_files/SuperHexagon.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,438 / 18,752 ( 13 % )   ;
;     -- Combinational with no register       ; 1293                      ;
;     -- Register only                        ; 131                       ;
;     -- Combinational with a register        ; 1014                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1569                      ;
;     -- 3 input functions                    ; 402                       ;
;     -- <=2 input functions                  ; 336                       ;
;     -- Register only                        ; 131                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1849                      ;
;     -- arithmetic mode                      ; 458                       ;
;                                             ;                           ;
; Total registers*                            ; 1,145 / 19,649 ( 6 % )    ;
;     -- Dedicated logic registers            ; 1,145 / 18,752 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 199 / 1,172 ( 17 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 64 / 315 ( 20 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 5 / 52 ( 10 % )           ;
; Total block memory bits                     ; 18,432 / 239,616 ( 8 % )  ;
; Total block memory implementation bits      ; 23,040 / 239,616 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 52 ( 23 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 8%              ;
; Peak interconnect usage (total/H/V)         ; 26% / 25% / 29%           ;
; Maximum fan-out                             ; 1156                      ;
; Highest non-global fan-out                  ; 209                       ;
; Total fan-out                               ; 11731                     ;
; Average fan-out                             ; 3.25                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2438 / 18752 ( 13 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1293                  ; 0                              ;
;     -- Register only                        ; 131                   ; 0                              ;
;     -- Combinational with a register        ; 1014                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1569                  ; 0                              ;
;     -- 3 input functions                    ; 402                   ; 0                              ;
;     -- <=2 input functions                  ; 336                   ; 0                              ;
;     -- Register only                        ; 131                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1849                  ; 0                              ;
;     -- arithmetic mode                      ; 458                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1145                  ; 0                              ;
;     -- Dedicated logic registers            ; 1145 / 18752 ( 6 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 199 / 1172 ( 17 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 64                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 12 / 52 ( 23 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 18432                 ; 0                              ;
; Total RAM block bits                        ; 23040                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 5 / 52 ( 9 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 0 / 20 ( 0 % )        ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1156                  ; 1                              ;
;     -- Registered Input Connections         ; 1145                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1156                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12048                 ; 1158                           ;
;     -- Registered Connections               ; 5159                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1157                           ;
;     -- hard_block:auto_generated_inst       ; 1157                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 1                              ;
;     -- Output Ports                         ; 58                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ccw_btn   ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cw_btn    ; R22   ; 6        ; 50           ; 10           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dclk      ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; newgame   ; T21   ; 6        ; 50           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; select[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; select[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; b[0]        ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[1]        ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[2]        ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b[3]        ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[0]        ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[1]        ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[2]        ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g[3]        ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gameover[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync       ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hundreds[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[0]   ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[1]   ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[2]   ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[3]   ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[4]   ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[5]   ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; millis[6]   ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; playing[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[0]        ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[1]        ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[2]        ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r[3]        ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[0]     ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[1]     ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[2]     ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[3]     ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[4]     ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[5]     ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; secs[6]     ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[0]     ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[1]     ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[2]     ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[3]     ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[4]     ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[5]     ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tens[6]     ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync       ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 20 / 36 ( 56 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; r[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; g[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; b[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; b[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; r[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; g[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; g[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; b[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; tens[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; tens[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; r[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; g[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; secs[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; secs[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; tens[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; hundreds[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; hundreds[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; hundreds[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; r[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; b[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; secs[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; millis[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; tens[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; tens[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; millis[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; millis[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; hundreds[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; hundreds[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; secs[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; tens[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; tens[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; millis[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; millis[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; secs[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; secs[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; secs[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; millis[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; millis[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; hundreds[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; dclk                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; hundreds[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; select[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; select[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; gameover[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; gameover[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; ccw_btn                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; cw_btn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; gameover[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; newgame                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; gameover[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; gameover[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; playing[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; playing[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; gameover[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; playing[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; playing[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; playing[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; playing[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; gameover[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; gameover[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; playing[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; playing[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; alt_pll:inst3|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; inst3|altpll_component|pll                ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                  ;
; Nominal VCO frequency            ; 800.0 MHz                                 ;
; VCO post scale K counter         ; --                                        ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 31.25 MHz                                 ;
; Freq max lock                    ; 62.5 MHz                                  ;
; M VCO Tap                        ; 0                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 16                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; dclk                                      ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; alt_pll:inst3|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; inst3|altpll_component|pll|clk[0] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                     ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SuperHexagon                                     ; 2438 (5)    ; 1145 (4)                  ; 0 (0)         ; 18432       ; 5    ; 12           ; 0       ; 6         ; 64   ; 0            ; 1293 (1)     ; 131 (0)           ; 1014 (0)         ; |SuperHexagon                                                                                                                                           ;              ;
;    |alt_pll:inst3|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|alt_pll:inst3                                                                                                                             ;              ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|alt_pll:inst3|altpll:altpll_component                                                                                                     ;              ;
;    |centre_coords:inst5|                          ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; |SuperHexagon|centre_coords:inst5                                                                                                                       ;              ;
;    |circle:inst12|                                ; 48 (48)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 5 (5)            ; |SuperHexagon|circle:inst12                                                                                                                             ;              ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|circle:inst12|lpm_mult:Mult0                                                                                                              ;              ;
;          |mult_68t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated                                                                                      ;              ;
;       |lpm_mult:Mult1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|circle:inst12|lpm_mult:Mult1                                                                                                              ;              ;
;          |mult_68t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated                                                                                      ;              ;
;    |compare_coords:inst21|                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |SuperHexagon|compare_coords:inst21                                                                                                                     ;              ;
;    |compare_coords:inst22|                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |SuperHexagon|compare_coords:inst22                                                                                                                     ;              ;
;    |counter:inst2|                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SuperHexagon|counter:inst2                                                                                                                             ;              ;
;    |counter:inst35|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |SuperHexagon|counter:inst35                                                                                                                            ;              ;
;    |counter:inst36|                               ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |SuperHexagon|counter:inst36                                                                                                                            ;              ;
;    |difficulty:inst9|                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 10 (10)          ; |SuperHexagon|difficulty:inst9                                                                                                                          ;              ;
;    |drawing:inst4|                                ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |SuperHexagon|drawing:inst4                                                                                                                             ;              ;
;    |game:inst16|                                  ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 12 (12)          ; |SuperHexagon|game:inst16                                                                                                                               ;              ;
;    |player:inst7|                                 ; 51 (50)     ; 46 (46)                   ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 13 (13)           ; 33 (33)          ; |SuperHexagon|player:inst7                                                                                                                              ;              ;
;       |sincos:sincos|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|player:inst7|sincos:sincos                                                                                                                ;              ;
;          |altsyncram:lookup_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|player:inst7|sincos:sincos|altsyncram:lookup_rtl_0                                                                                        ;              ;
;             |altsyncram_q9p1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated                                                         ;              ;
;    |random_gen:inst13|                            ; 68 (68)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 40 (40)           ; 24 (24)          ; |SuperHexagon|random_gen:inst13                                                                                                                         ;              ;
;    |rect_to_hex:inst1|                            ; 228 (167)   ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (154)    ; 0 (0)             ; 13 (13)          ; |SuperHexagon|rect_to_hex:inst1                                                                                                                         ;              ;
;       |lpm_mult:Mult0|                            ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0                                                                                                          ;              ;
;          |multcore:mult_core|                     ; 61 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (30)      ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core                                                                                       ;              ;
;             |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ;              ;
;                |lpm_add_sub:adder[0]|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ;              ;
;                   |add_sub_55h:auto_generated|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_55h:auto_generated                       ;              ;
;                |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ;              ;
;                   |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ;              ;
;                      |add_sub_qfh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated  ;              ;
;    |rect_to_hex:inst30|                           ; 227 (166)   ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (149)    ; 0 (0)             ; 27 (17)          ; |SuperHexagon|rect_to_hex:inst30                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                            ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 10 (0)           ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0                                                                                                         ;              ;
;          |multcore:mult_core|                     ; 61 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (20)      ; 0 (0)             ; 10 (10)          ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core                                                                                      ;              ;
;             |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                |lpm_add_sub:adder[0]|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                   |add_sub_55h:auto_generated|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_55h:auto_generated                      ;              ;
;                |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                   |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                      |add_sub_qfh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated ;              ;
;    |rotate:inst29|                                ; 43 (42)     ; 20 (20)                   ; 0 (0)         ; 12288       ; 3    ; 8            ; 0       ; 4         ; 0    ; 0            ; 23 (22)      ; 0 (0)             ; 20 (20)          ; |SuperHexagon|rotate:inst29                                                                                                                             ;              ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult0                                                                                                              ;              ;
;          |mult_71t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated                                                                                      ;              ;
;       |lpm_mult:Mult1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult1                                                                                                              ;              ;
;          |mult_71t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated                                                                                      ;              ;
;       |lpm_mult:Mult2|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult2                                                                                                              ;              ;
;          |mult_71t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated                                                                                      ;              ;
;       |lpm_mult:Mult3|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult3                                                                                                              ;              ;
;          |mult_71t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated                                                                                      ;              ;
;       |sincos:sincos|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|sincos:sincos                                                                                                               ;              ;
;          |altsyncram:lookup_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0                                                                                       ;              ;
;             |altsyncram_q9p1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SuperHexagon|rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated                                                        ;              ;
;    |seven_seg:inst31|                             ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |SuperHexagon|seven_seg:inst31                                                                                                                          ;              ;
;    |seven_seg:inst32|                             ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |SuperHexagon|seven_seg:inst32                                                                                                                          ;              ;
;    |seven_seg:inst33|                             ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |SuperHexagon|seven_seg:inst33                                                                                                                          ;              ;
;    |seven_seg:inst34|                             ; 15 (15)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; |SuperHexagon|seven_seg:inst34                                                                                                                          ;              ;
;    |spin_controller:inst37|                       ; 62 (62)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 34 (34)          ; |SuperHexagon|spin_controller:inst37                                                                                                                    ;              ;
;    |vga_driver:inst|                              ; 89 (89)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 5 (5)             ; 47 (47)          ; |SuperHexagon|vga_driver:inst                                                                                                                           ;              ;
;    |wall_generator:inst8|                         ; 68 (68)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 8 (8)            ; |SuperHexagon|wall_generator:inst8                                                                                                                      ;              ;
;    |walls:inst6|                                  ; 1390 (1390) ; 793 (793)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 595 (595)    ; 62 (62)           ; 733 (733)        ; |SuperHexagon|walls:inst6                                                                                                                               ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; hsync       ; Output   ; --            ; --            ; --                    ; --  ;
; vsync       ; Output   ; --            ; --            ; --                    ; --  ;
; b[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; b[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; b[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; b[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; g[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; g[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; g[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; g[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[7] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[6] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[5] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[4] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[3] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[2] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[1] ; Output   ; --            ; --            ; --                    ; --  ;
; gameover[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hundreds[0] ; Output   ; --            ; --            ; --                    ; --  ;
; millis[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; millis[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; playing[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; playing[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; r[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; r[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; r[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; r[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; secs[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; secs[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; tens[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; dclk        ; Input    ; --            ; --            ; --                    ; --  ;
; select[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; select[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; newgame     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cw_btn      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ccw_btn     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; dclk                            ;                   ;         ;
; select[0]                       ;                   ;         ;
; select[1]                       ;                   ;         ;
; newgame                         ;                   ;         ;
;      - game:inst16|Selector1~0  ; 1                 ; 6       ;
;      - game:inst16|Selector0~3  ; 1                 ; 6       ;
; cw_btn                          ;                   ;         ;
;      - player:inst7|angle[5]~17 ; 1                 ; 6       ;
;      - player:inst7|angle[6]~19 ; 1                 ; 6       ;
;      - player:inst7|angle[7]~21 ; 1                 ; 6       ;
;      - player:inst7|angle[8]~23 ; 1                 ; 6       ;
;      - player:inst7|angle[9]~25 ; 1                 ; 6       ;
;      - player:inst7|angle[2]~9  ; 1                 ; 6       ;
;      - player:inst7|Add0~1      ; 1                 ; 6       ;
;      - player:inst7|angle[5]~12 ; 1                 ; 6       ;
;      - player:inst7|Add0~2      ; 1                 ; 6       ;
; ccw_btn                         ;                   ;         ;
;      - player:inst7|angle[5]~12 ; 0                 ; 6       ;
+---------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+---------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; alt_pll:inst3|altpll:altpll_component|_clk0 ; PLL_1              ; 1156    ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; counter:inst2|count[3]~9                    ; LCCOMB_X18_Y21_N22 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; counter:inst36|count[4]~18                  ; LCCOMB_X15_Y24_N4  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; counter:inst36|overflow                     ; LCFF_X15_Y24_N1    ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; dclk                                        ; PIN_L1             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; game:inst16|Selector1~6                     ; LCCOMB_X31_Y17_N24 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; game:inst16|game_over                       ; LCFF_X32_Y17_N19   ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; game:inst16|reset                           ; LCFF_X32_Y17_N13   ; 209     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; game:inst16|update                          ; LCFF_X32_Y17_N1    ; 48      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; player:inst7|angle[5]~12                    ; LCCOMB_X18_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rect_to_hex:inst1|radius[1]~13              ; LCCOMB_X30_Y19_N6  ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; rect_to_hex:inst30|quadrant~0               ; LCCOMB_X26_Y20_N26 ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; seven_seg:inst31|counter[3]~1               ; LCCOMB_X1_Y20_N24  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; seven_seg:inst32|counter[2]~1               ; LCCOMB_X1_Y21_N24  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; seven_seg:inst33|counter[1]~1               ; LCCOMB_X1_Y23_N16  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; seven_seg:inst34|counter[3]~1               ; LCCOMB_X1_Y24_N14  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga_driver:inst|LessThan0~2                 ; LCCOMB_X33_Y18_N6  ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; vga_driver:inst|LessThan1~2                 ; LCCOMB_X32_Y22_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga_driver:inst|always1~0                   ; LCCOMB_X33_Y17_N30 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga_driver:inst|y~30                        ; LCCOMB_X31_Y22_N28 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; walls:inst6|center[8]~0                     ; LCCOMB_X21_Y24_N16 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|hold                            ; LCCOMB_X18_Y20_N10 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[0][0]~48                  ; LCCOMB_X18_Y15_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[100][5]~63                ; LCCOMB_X23_Y12_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[101][1]~65                ; LCCOMB_X23_Y12_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[102][1]~55                ; LCCOMB_X25_Y14_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[103][3]~57                ; LCCOMB_X20_Y14_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[104][5]~60                ; LCCOMB_X22_Y18_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[105][5]~58                ; LCCOMB_X15_Y15_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[106][5]~68                ; LCCOMB_X22_Y19_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[107][5]~66                ; LCCOMB_X15_Y17_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[108][5]~59                ; LCCOMB_X23_Y13_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[109][5]~61                ; LCCOMB_X13_Y15_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[10][3]~43                 ; LCCOMB_X15_Y18_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[110][0]~67                ; LCCOMB_X24_Y13_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[111][4]~69                ; LCCOMB_X18_Y14_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[112][0]~116               ; LCCOMB_X20_Y16_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[113][2]~123               ; LCCOMB_X22_Y10_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[114][4]~118               ; LCCOMB_X21_Y13_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[115][2]~126               ; LCCOMB_X22_Y10_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[116][5]~93                ; LCCOMB_X24_Y11_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[117][3]~91                ; LCCOMB_X20_Y10_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[118][0]~92                ; LCCOMB_X13_Y15_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[119][3]~94                ; LCCOMB_X20_Y14_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[11][3]~51                 ; LCCOMB_X15_Y18_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[120][3]~96                ; LCCOMB_X22_Y19_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[121][2]~107               ; LCCOMB_X16_Y12_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[122][5]~98                ; LCCOMB_X22_Y19_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[123][4]~110               ; LCCOMB_X20_Y10_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[124][5]~138               ; LCCOMB_X26_Y13_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[125][1]~130               ; LCCOMB_X20_Y12_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[126][4]~134               ; LCCOMB_X23_Y14_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[127][0]~142               ; LCCOMB_X18_Y14_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[12][0]~49                 ; LCCOMB_X18_Y15_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[13][5]~41                 ; LCCOMB_X19_Y17_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[14][2]~45                 ; LCCOMB_X24_Y13_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[15][0]~53                 ; LCCOMB_X18_Y14_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[16][1]~120                ; LCCOMB_X25_Y17_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[17][0]~113                ; LCCOMB_X19_Y11_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[18][2]~122                ; LCCOMB_X21_Y13_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[19][1]~112                ; LCCOMB_X19_Y11_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[1][5]~40                  ; LCCOMB_X15_Y12_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[20][4]~89                 ; LCCOMB_X24_Y11_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[21][4]~87                 ; LCCOMB_X20_Y10_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[22][5]~88                 ; LCCOMB_X23_Y14_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[23][5]~90                 ; LCCOMB_X16_Y11_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[24][5]~105                ; LCCOMB_X25_Y17_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[25][5]~101                ; LCCOMB_X18_Y15_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[26][1]~103                ; LCCOMB_X18_Y18_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[27][0]~99                 ; LCCOMB_X20_Y10_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[28][4]~137                ; LCCOMB_X26_Y15_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[29][2]~129                ; LCCOMB_X14_Y13_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[2][5]~44                  ; LCCOMB_X21_Y13_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[30][1]~133                ; LCCOMB_X23_Y14_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[31][2]~141                ; LCCOMB_X18_Y14_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[32][2]~32                 ; LCCOMB_X25_Y16_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[33][0]~24                 ; LCCOMB_X22_Y19_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[34][0]~28                 ; LCCOMB_X21_Y13_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[35][5]~36                 ; LCCOMB_X13_Y15_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[36][1]~30                 ; LCCOMB_X23_Y12_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[37][5]~22                 ; LCCOMB_X23_Y12_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[38][3]~26                 ; LCCOMB_X25_Y14_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[39][4]~34                 ; LCCOMB_X20_Y14_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[3][0]~52                  ; LCCOMB_X19_Y10_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[40][2]~31                 ; LCCOMB_X22_Y18_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[41][1]~23                 ; LCCOMB_X15_Y15_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[42][2]~27                 ; LCCOMB_X22_Y19_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[43][5]~35                 ; LCCOMB_X15_Y17_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[44][5]~33                 ; LCCOMB_X25_Y16_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[45][5]~25                 ; LCCOMB_X18_Y14_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[46][5]~29                 ; LCCOMB_X24_Y13_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[47][5]~37                 ; LCCOMB_X18_Y14_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[48][5]~117                ; LCCOMB_X20_Y16_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[49][5]~125                ; LCCOMB_X20_Y16_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[4][3]~46                  ; LCCOMB_X18_Y15_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[50][0]~115                ; LCCOMB_X21_Y13_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[51][3]~124                ; LCCOMB_X13_Y15_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[52][2]~85                 ; LCCOMB_X24_Y11_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[53][3]~83                 ; LCCOMB_X20_Y10_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[54][1]~84                 ; LCCOMB_X23_Y14_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[55][4]~86                 ; LCCOMB_X20_Y14_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[56][4]~104                ; LCCOMB_X22_Y19_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[57][2]~100                ; LCCOMB_X16_Y12_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[58][2]~106                ; LCCOMB_X22_Y19_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[59][2]~102                ; LCCOMB_X20_Y10_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[5][3]~38                  ; LCCOMB_X24_Y13_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[60][0]~136                ; LCCOMB_X26_Y15_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[61][2]~128                ; LCCOMB_X20_Y12_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[62][4]~132                ; LCCOMB_X23_Y14_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[63][1]~140                ; LCCOMB_X18_Y14_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[64][5]~16                 ; LCCOMB_X25_Y16_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[65][5]~8                  ; LCCOMB_X22_Y19_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[66][5]~12                 ; LCCOMB_X20_Y13_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[67][1]~20                 ; LCCOMB_X18_Y20_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[68][4]~14                 ; LCCOMB_X24_Y11_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[69][0]~6                  ; LCCOMB_X24_Y13_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[6][0]~42                  ; LCCOMB_X15_Y11_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[70][4]~11                 ; LCCOMB_X25_Y14_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[71][3]~18                 ; LCCOMB_X20_Y14_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[72][2]~15                 ; LCCOMB_X22_Y19_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[73][0]~7                  ; LCCOMB_X15_Y15_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[74][5]~10                 ; LCCOMB_X22_Y19_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[75][4]~19                 ; LCCOMB_X15_Y17_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[76][5]~17                 ; LCCOMB_X22_Y19_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[77][4]~9                  ; LCCOMB_X20_Y12_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[78][5]~13                 ; LCCOMB_X24_Y13_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[79][4]~21                 ; LCCOMB_X18_Y14_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[7][2]~50                  ; LCCOMB_X15_Y11_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[80][2]~119                ; LCCOMB_X25_Y17_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[81][1]~111                ; LCCOMB_X16_Y16_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[82][3]~121                ; LCCOMB_X20_Y13_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[83][5]~114                ; LCCOMB_X16_Y16_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[84][5]~81                 ; LCCOMB_X25_Y11_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[85][5]~79                 ; LCCOMB_X24_Y13_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[86][5]~80                 ; LCCOMB_X25_Y14_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[87][5]~82                 ; LCCOMB_X20_Y14_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[88][5]~97                 ; LCCOMB_X25_Y17_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[89][0]~109                ; LCCOMB_X16_Y12_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[8][5]~47                  ; LCCOMB_X22_Y18_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[90][0]~95                 ; LCCOMB_X15_Y18_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[91][2]~108                ; LCCOMB_X15_Y18_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[92][5]~135                ; LCCOMB_X26_Y11_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[93][0]~127                ; LCCOMB_X19_Y17_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[94][2]~131                ; LCCOMB_X24_Y13_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[95][4]~139                ; LCCOMB_X18_Y14_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[96][2]~64                 ; LCCOMB_X25_Y16_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[97][1]~62                 ; LCCOMB_X22_Y19_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[98][5]~56                 ; LCCOMB_X21_Y13_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[99][5]~54                 ; LCCOMB_X13_Y15_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|walls[9][0]~39                  ; LCCOMB_X15_Y12_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; walls:inst6|write_ptr[0]~17                 ; LCCOMB_X25_Y16_N4  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                        ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; alt_pll:inst3|altpll:altpll_component|_clk0 ; PLL_1    ; 1156    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; game:inst16|reset                                                                                                                                 ; 209     ;
; walls:inst6|walls~158                                                                                                                             ; 128     ;
; walls:inst6|walls~154                                                                                                                             ; 128     ;
; walls:inst6|walls~151                                                                                                                             ; 128     ;
; walls:inst6|walls~147                                                                                                                             ; 128     ;
; walls:inst6|walls~78                                                                                                                              ; 128     ;
; walls:inst6|walls~5                                                                                                                               ; 128     ;
; rect_to_hex:inst30|quadrant[0]                                                                                                                    ; 112     ;
; walls:inst6|offset_collision[10]~10                                                                                                               ; 104     ;
; walls:inst6|offset_collision[9]~8                                                                                                                 ; 104     ;
; walls:inst6|offset_collision[8]~6                                                                                                                 ; 103     ;
; walls:inst6|offset[8]~6                                                                                                                           ; 102     ;
; rect_to_hex:inst1|quadrant[0]                                                                                                                     ; 101     ;
; walls:inst6|offset[10]~10                                                                                                                         ; 101     ;
; walls:inst6|offset_collision[7]~4                                                                                                                 ; 99      ;
; walls:inst6|offset_collision[6]~2                                                                                                                 ; 99      ;
; walls:inst6|offset[9]~8                                                                                                                           ; 98      ;
; walls:inst6|offset[6]~2                                                                                                                           ; 98      ;
; walls:inst6|offset[7]~4                                                                                                                           ; 97      ;
; walls:inst6|offset[5]~0                                                                                                                           ; 89      ;
; walls:inst6|write_ptr[6]                                                                                                                          ; 85      ;
; walls:inst6|offset[11]~12                                                                                                                         ; 80      ;
; walls:inst6|offset_collision[5]~0                                                                                                                 ; 73      ;
; walls:inst6|offset_collision[11]~12                                                                                                               ; 71      ;
; walls:inst6|write_ptr[2]                                                                                                                          ; 57      ;
; walls:inst6|write_ptr[1]                                                                                                                          ; 56      ;
; game:inst16|update                                                                                                                                ; 48      ;
; walls:inst6|write_ptr[3]                                                                                                                          ; 48      ;
; walls:inst6|write_ptr[0]                                                                                                                          ; 44      ;
; walls:inst6|center[8]~0                                                                                                                           ; 40      ;
; walls:inst6|Decoder0~18                                                                                                                           ; 33      ;
; walls:inst6|Decoder0~16                                                                                                                           ; 32      ;
; ~GND                                                                                                                                              ; 27      ;
; difficulty:inst9|difficulty[1]                                                                                                                    ; 27      ;
; difficulty:inst9|difficulty[0]                                                                                                                    ; 26      ;
; vga_driver:inst|LessThan0~2                                                                                                                       ; 20      ;
; centre_coords:inst5|y_o[9]~_Duplicate_2                                                                                                           ; 20      ;
; wall_generator:inst8|randh[6]                                                                                                                     ; 19      ;
; walls:inst6|write_ptr[4]                                                                                                                          ; 19      ;
; rect_to_hex:inst30|quadrant~5                                                                                                                     ; 18      ;
; wall_generator:inst8|randh[8]                                                                                                                     ; 18      ;
; rect_to_hex:inst1|quadrant~5                                                                                                                      ; 18      ;
; centre_coords:inst5|x_o[4]~_Duplicate_2                                                                                                           ; 17      ;
; centre_coords:inst5|x_o[5]~_Duplicate_2                                                                                                           ; 17      ;
; walls:inst6|write_ptr[5]                                                                                                                          ; 17      ;
; centre_coords:inst5|x_o[6]~_Duplicate_2                                                                                                           ; 16      ;
; walls:inst6|Decoder0~20                                                                                                                           ; 16      ;
; walls:inst6|Decoder0~19                                                                                                                           ; 16      ;
; walls:inst6|Decoder0~17                                                                                                                           ; 16      ;
; walls:inst6|hold~0                                                                                                                                ; 16      ;
; centre_coords:inst5|y_o[8]~_Duplicate_2                                                                                                           ; 16      ;
; rotate:inst29|x_o[4]                                                                                                                              ; 16      ;
; rotate:inst29|x_o[5]                                                                                                                              ; 16      ;
; rotate:inst29|y_o[8]                                                                                                                              ; 16      ;
; rotate:inst29|y_o[9]                                                                                                                              ; 16      ;
; rect_to_hex:inst30|radius[5]~11                                                                                                                   ; 15      ;
; centre_coords:inst5|y_o[4]~_Duplicate_2                                                                                                           ; 15      ;
; centre_coords:inst5|y_o[0]~_Duplicate_2                                                                                                           ; 15      ;
; centre_coords:inst5|x_o[7]~_Duplicate_2                                                                                                           ; 15      ;
; wall_generator:inst8|randh[7]                                                                                                                     ; 15      ;
; rect_to_hex:inst1|radius[1]~11                                                                                                                    ; 15      ;
; rotate:inst29|x_o[6]                                                                                                                              ; 15      ;
; centre_coords:inst5|y_o[3]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|y_o[2]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|x_o[2]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|x_o[3]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|x_o[1]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|y_o[6]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|y_o[5]~_Duplicate_2                                                                                                           ; 14      ;
; centre_coords:inst5|y_o[7]~_Duplicate_2                                                                                                           ; 14      ;
; rotate:inst29|x_o[7]                                                                                                                              ; 14      ;
; rotate:inst29|y_o[4]                                                                                                                              ; 14      ;
; rotate:inst29|y_o[5]                                                                                                                              ; 14      ;
; rotate:inst29|y_o[0]                                                                                                                              ; 14      ;
; centre_coords:inst5|x_o[0]~_Duplicate_2                                                                                                           ; 13      ;
; wall_generator:inst8|walls_rand.raddr_a[5]~1                                                                                                      ; 13      ;
; game:inst16|game_over                                                                                                                             ; 13      ;
; rotate:inst29|x_o[1]                                                                                                                              ; 13      ;
; rotate:inst29|x_o[2]                                                                                                                              ; 13      ;
; rotate:inst29|x_o[3]                                                                                                                              ; 13      ;
; rotate:inst29|y_o[2]                                                                                                                              ; 13      ;
; rotate:inst29|y_o[3]                                                                                                                              ; 13      ;
; rotate:inst29|y_o[6]                                                                                                                              ; 13      ;
; rotate:inst29|y_o[7]                                                                                                                              ; 13      ;
; spin_controller:inst37|direction                                                                                                                  ; 12      ;
; centre_coords:inst5|y_o[1]~_Duplicate_2                                                                                                           ; 12      ;
; walls:inst6|hold                                                                                                                                  ; 12      ;
; wall_generator:inst8|walls_rand.raddr_a[4]~0                                                                                                      ; 12      ;
; seven_seg:inst33|counter[0]                                                                                                                       ; 12      ;
; seven_seg:inst32|counter[0]                                                                                                                       ; 12      ;
; seven_seg:inst31|counter[0]                                                                                                                       ; 12      ;
; seven_seg:inst34|counter[0]                                                                                                                       ; 12      ;
; rotate:inst29|x_o[0]                                                                                                                              ; 12      ;
; rect_to_hex:inst1|LessThan4~13                                                                                                                    ; 11      ;
; rect_to_hex:inst30|LessThan4~13                                                                                                                   ; 11      ;
; rect_to_hex:inst30|quadrant~0                                                                                                                     ; 11      ;
; rect_to_hex:inst1|radius[1]~13                                                                                                                    ; 11      ;
; seven_seg:inst33|counter[1]                                                                                                                       ; 11      ;
; seven_seg:inst32|counter[1]                                                                                                                       ; 11      ;
; seven_seg:inst31|counter[1]                                                                                                                       ; 11      ;
; seven_seg:inst34|counter[1]                                                                                                                       ; 11      ;
; rotate:inst29|y_o[1]                                                                                                                              ; 11      ;
; vga_driver:inst|LessThan1~2                                                                                                                       ; 10      ;
; spin_controller:inst37|Equal0~2                                                                                                                   ; 10      ;
; vga_driver:inst|y~30                                                                                                                              ; 10      ;
; vga_driver:inst|always1~0                                                                                                                         ; 10      ;
; counter:inst36|count[4]~18                                                                                                                        ; 10      ;
; seven_seg:inst33|counter[2]                                                                                                                       ; 10      ;
; seven_seg:inst32|counter[2]                                                                                                                       ; 10      ;
; seven_seg:inst31|counter[2]                                                                                                                       ; 10      ;
; seven_seg:inst34|counter[2]                                                                                                                       ; 10      ;
; cw_btn                                                                                                                                            ; 9       ;
; walls:inst6|visible_collision                                                                                                                     ; 9       ;
; seven_seg:inst33|counter[3]                                                                                                                       ; 9       ;
; seven_seg:inst32|counter[3]                                                                                                                       ; 9       ;
; seven_seg:inst31|counter[3]                                                                                                                       ; 9       ;
; seven_seg:inst34|counter[3]                                                                                                                       ; 9       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~26 ; 9       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~6  ; 9       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~6   ; 9       ;
; player:inst7|angle[5]~12                                                                                                                          ; 8       ;
; walls:inst6|Decoder0~15                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~14                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~13                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~12                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~11                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~10                                                                                                                           ; 8       ;
; walls:inst6|Decoder0~9                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~8                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~7                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~6                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~5                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~4                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~3                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~2                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~1                                                                                                                            ; 8       ;
; walls:inst6|Decoder0~0                                                                                                                            ; 8       ;
; inst24                                                                                                                                            ; 8       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~26  ; 8       ;
; walls:inst6|write_ptr[0]~17                                                                                                                       ; 7       ;
; player:inst7|y[6]                                                                                                                                 ; 7       ;
; player:inst7|x[6]                                                                                                                                 ; 7       ;
; inst26                                                                                                                                            ; 7       ;
; game:inst16|game_state.PLAYING                                                                                                                    ; 7       ;
; circle:inst12|match                                                                                                                               ; 7       ;
; vga_driver:inst|in_frame~4                                                                                                                        ; 7       ;
; spin_controller:inst37|angle[7]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[6]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[5]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[4]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[3]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[2]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[1]                                                                                                                   ; 7       ;
; spin_controller:inst37|angle[0]                                                                                                                   ; 7       ;
; rect_to_hex:inst30|Add0~16                                                                                                                        ; 7       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~14 ; 7       ;
; rect_to_hex:inst1|Add0~16                                                                                                                         ; 7       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~24  ; 7       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~22  ; 7       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~16  ; 7       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~14  ; 7       ;
; walls:inst6|center[11]                                                                                                                            ; 7       ;
; vga_driver:inst|vc[9]                                                                                                                             ; 7       ;
; vga_driver:inst|vc[8]                                                                                                                             ; 7       ;
; vga_driver:inst|hc[7]                                                                                                                             ; 7       ;
; vga_driver:inst|hc[9]                                                                                                                             ; 7       ;
; vga_driver:inst|hc[8]                                                                                                                             ; 7       ;
; centre_coords:inst5|x_o[9]~_Duplicate_2                                                                                                           ; 6       ;
; centre_coords:inst5|x_o[8]~_Duplicate_2                                                                                                           ; 6       ;
; walls:inst6|walls[127][0]~142                                                                                                                     ; 6       ;
; walls:inst6|walls[31][2]~141                                                                                                                      ; 6       ;
; walls:inst6|walls[63][1]~140                                                                                                                      ; 6       ;
; walls:inst6|walls[95][4]~139                                                                                                                      ; 6       ;
; walls:inst6|walls[124][5]~138                                                                                                                     ; 6       ;
; walls:inst6|walls[28][4]~137                                                                                                                      ; 6       ;
; walls:inst6|walls[60][0]~136                                                                                                                      ; 6       ;
; walls:inst6|walls[92][5]~135                                                                                                                      ; 6       ;
; walls:inst6|walls[126][4]~134                                                                                                                     ; 6       ;
; walls:inst6|walls[30][1]~133                                                                                                                      ; 6       ;
; walls:inst6|walls[62][4]~132                                                                                                                      ; 6       ;
; walls:inst6|walls[94][2]~131                                                                                                                      ; 6       ;
; walls:inst6|walls[125][1]~130                                                                                                                     ; 6       ;
; walls:inst6|walls[29][2]~129                                                                                                                      ; 6       ;
; walls:inst6|walls[61][2]~128                                                                                                                      ; 6       ;
; walls:inst6|walls[93][0]~127                                                                                                                      ; 6       ;
; walls:inst6|walls[115][2]~126                                                                                                                     ; 6       ;
; walls:inst6|walls[49][5]~125                                                                                                                      ; 6       ;
; walls:inst6|walls[51][3]~124                                                                                                                      ; 6       ;
; walls:inst6|walls[113][2]~123                                                                                                                     ; 6       ;
; walls:inst6|walls[18][2]~122                                                                                                                      ; 6       ;
; walls:inst6|walls[82][3]~121                                                                                                                      ; 6       ;
; walls:inst6|walls[16][1]~120                                                                                                                      ; 6       ;
; walls:inst6|walls[80][2]~119                                                                                                                      ; 6       ;
; walls:inst6|walls[114][4]~118                                                                                                                     ; 6       ;
; walls:inst6|walls[48][5]~117                                                                                                                      ; 6       ;
; walls:inst6|walls[112][0]~116                                                                                                                     ; 6       ;
; walls:inst6|walls[50][0]~115                                                                                                                      ; 6       ;
; walls:inst6|walls[83][5]~114                                                                                                                      ; 6       ;
; walls:inst6|walls[17][0]~113                                                                                                                      ; 6       ;
; walls:inst6|walls[19][1]~112                                                                                                                      ; 6       ;
; walls:inst6|walls[81][1]~111                                                                                                                      ; 6       ;
; walls:inst6|walls[123][4]~110                                                                                                                     ; 6       ;
; walls:inst6|walls[89][0]~109                                                                                                                      ; 6       ;
; walls:inst6|walls[91][2]~108                                                                                                                      ; 6       ;
; walls:inst6|walls[121][2]~107                                                                                                                     ; 6       ;
; walls:inst6|walls[58][2]~106                                                                                                                      ; 6       ;
; walls:inst6|walls[24][5]~105                                                                                                                      ; 6       ;
; walls:inst6|walls[56][4]~104                                                                                                                      ; 6       ;
; walls:inst6|walls[26][1]~103                                                                                                                      ; 6       ;
; walls:inst6|walls[59][2]~102                                                                                                                      ; 6       ;
; walls:inst6|walls[25][5]~101                                                                                                                      ; 6       ;
; walls:inst6|walls[57][2]~100                                                                                                                      ; 6       ;
; walls:inst6|walls[27][0]~99                                                                                                                       ; 6       ;
; walls:inst6|walls[122][5]~98                                                                                                                      ; 6       ;
; walls:inst6|walls[88][5]~97                                                                                                                       ; 6       ;
; walls:inst6|walls[120][3]~96                                                                                                                      ; 6       ;
; walls:inst6|walls[90][0]~95                                                                                                                       ; 6       ;
; walls:inst6|walls[119][3]~94                                                                                                                      ; 6       ;
; walls:inst6|walls[116][5]~93                                                                                                                      ; 6       ;
; walls:inst6|walls[118][0]~92                                                                                                                      ; 6       ;
; walls:inst6|walls[117][3]~91                                                                                                                      ; 6       ;
; walls:inst6|walls[23][5]~90                                                                                                                       ; 6       ;
; walls:inst6|walls[20][4]~89                                                                                                                       ; 6       ;
; walls:inst6|walls[22][5]~88                                                                                                                       ; 6       ;
; walls:inst6|walls[21][4]~87                                                                                                                       ; 6       ;
; walls:inst6|walls[55][4]~86                                                                                                                       ; 6       ;
; walls:inst6|walls[52][2]~85                                                                                                                       ; 6       ;
; walls:inst6|walls[54][1]~84                                                                                                                       ; 6       ;
; walls:inst6|walls[53][3]~83                                                                                                                       ; 6       ;
; walls:inst6|walls[87][5]~82                                                                                                                       ; 6       ;
; walls:inst6|walls[84][5]~81                                                                                                                       ; 6       ;
; walls:inst6|walls[86][5]~80                                                                                                                       ; 6       ;
; walls:inst6|walls[85][5]~79                                                                                                                       ; 6       ;
; walls:inst6|walls[111][4]~69                                                                                                                      ; 6       ;
; walls:inst6|walls[106][5]~68                                                                                                                      ; 6       ;
; walls:inst6|walls[110][0]~67                                                                                                                      ; 6       ;
; walls:inst6|walls[107][5]~66                                                                                                                      ; 6       ;
; walls:inst6|walls[101][1]~65                                                                                                                      ; 6       ;
; walls:inst6|walls[96][2]~64                                                                                                                       ; 6       ;
; walls:inst6|walls[100][5]~63                                                                                                                      ; 6       ;
; walls:inst6|walls[97][1]~62                                                                                                                       ; 6       ;
; walls:inst6|walls[109][5]~61                                                                                                                      ; 6       ;
; walls:inst6|walls[104][5]~60                                                                                                                      ; 6       ;
; walls:inst6|walls[108][5]~59                                                                                                                      ; 6       ;
; walls:inst6|walls[105][5]~58                                                                                                                      ; 6       ;
; walls:inst6|walls[103][3]~57                                                                                                                      ; 6       ;
; walls:inst6|walls[98][5]~56                                                                                                                       ; 6       ;
; walls:inst6|walls[102][1]~55                                                                                                                      ; 6       ;
; walls:inst6|walls[99][5]~54                                                                                                                       ; 6       ;
; walls:inst6|walls[15][0]~53                                                                                                                       ; 6       ;
; walls:inst6|walls[3][0]~52                                                                                                                        ; 6       ;
; walls:inst6|walls[11][3]~51                                                                                                                       ; 6       ;
; walls:inst6|walls[7][2]~50                                                                                                                        ; 6       ;
; walls:inst6|walls[12][0]~49                                                                                                                       ; 6       ;
; walls:inst6|walls[0][0]~48                                                                                                                        ; 6       ;
; walls:inst6|walls[8][5]~47                                                                                                                        ; 6       ;
; walls:inst6|walls[4][3]~46                                                                                                                        ; 6       ;
; walls:inst6|walls[14][2]~45                                                                                                                       ; 6       ;
; walls:inst6|walls[2][5]~44                                                                                                                        ; 6       ;
; walls:inst6|walls[10][3]~43                                                                                                                       ; 6       ;
; walls:inst6|walls[6][0]~42                                                                                                                        ; 6       ;
; walls:inst6|walls[13][5]~41                                                                                                                       ; 6       ;
; walls:inst6|walls[1][5]~40                                                                                                                        ; 6       ;
; walls:inst6|walls[9][0]~39                                                                                                                        ; 6       ;
; walls:inst6|walls[5][3]~38                                                                                                                        ; 6       ;
; walls:inst6|walls[47][5]~37                                                                                                                       ; 6       ;
; walls:inst6|walls[35][5]~36                                                                                                                       ; 6       ;
; walls:inst6|walls[43][5]~35                                                                                                                       ; 6       ;
; walls:inst6|walls[39][4]~34                                                                                                                       ; 6       ;
; walls:inst6|walls[44][5]~33                                                                                                                       ; 6       ;
; walls:inst6|walls[32][2]~32                                                                                                                       ; 6       ;
; walls:inst6|walls[40][2]~31                                                                                                                       ; 6       ;
; walls:inst6|walls[36][1]~30                                                                                                                       ; 6       ;
; walls:inst6|walls[46][5]~29                                                                                                                       ; 6       ;
; walls:inst6|walls[34][0]~28                                                                                                                       ; 6       ;
; walls:inst6|walls[42][2]~27                                                                                                                       ; 6       ;
; walls:inst6|walls[38][3]~26                                                                                                                       ; 6       ;
; walls:inst6|walls[45][5]~25                                                                                                                       ; 6       ;
; walls:inst6|walls[33][0]~24                                                                                                                       ; 6       ;
; walls:inst6|walls[41][1]~23                                                                                                                       ; 6       ;
; walls:inst6|walls[37][5]~22                                                                                                                       ; 6       ;
; walls:inst6|walls[79][4]~21                                                                                                                       ; 6       ;
; walls:inst6|walls[67][1]~20                                                                                                                       ; 6       ;
; walls:inst6|walls[75][4]~19                                                                                                                       ; 6       ;
; walls:inst6|walls[71][3]~18                                                                                                                       ; 6       ;
; walls:inst6|walls[76][5]~17                                                                                                                       ; 6       ;
; walls:inst6|walls[64][5]~16                                                                                                                       ; 6       ;
; walls:inst6|walls[72][2]~15                                                                                                                       ; 6       ;
; walls:inst6|walls[68][4]~14                                                                                                                       ; 6       ;
; walls:inst6|walls[78][5]~13                                                                                                                       ; 6       ;
; walls:inst6|walls[66][5]~12                                                                                                                       ; 6       ;
; walls:inst6|walls[70][4]~11                                                                                                                       ; 6       ;
; walls:inst6|walls[74][5]~10                                                                                                                       ; 6       ;
; walls:inst6|walls[77][4]~9                                                                                                                        ; 6       ;
; walls:inst6|walls[65][5]~8                                                                                                                        ; 6       ;
; walls:inst6|walls[73][0]~7                                                                                                                        ; 6       ;
; walls:inst6|walls[69][0]~6                                                                                                                        ; 6       ;
; wall_generator:inst8|randh[3]                                                                                                                     ; 6       ;
; wall_generator:inst8|randh[2]                                                                                                                     ; 6       ;
; drawing:inst4|scheme[1]                                                                                                                           ; 6       ;
; spin_controller:inst37|angle[8]                                                                                                                   ; 6       ;
; player:inst7|angle[8]                                                                                                                             ; 6       ;
; player:inst7|angle[7]                                                                                                                             ; 6       ;
; player:inst7|angle[6]                                                                                                                             ; 6       ;
; player:inst7|angle[5]                                                                                                                             ; 6       ;
; player:inst7|angle[4]                                                                                                                             ; 6       ;
; player:inst7|angle[3]                                                                                                                             ; 6       ;
; player:inst7|angle[2]                                                                                                                             ; 6       ;
; vga_driver:inst|x[6]                                                                                                                              ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~24 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~22 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~20 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~18 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~16 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~12 ; 6       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~10 ; 6       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~20  ; 6       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~18  ; 6       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~12  ; 6       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~10  ; 6       ;
; walls:inst6|center[9]                                                                                                                             ; 6       ;
; walls:inst6|center[10]                                                                                                                            ; 6       ;
; walls:inst6|center[8]                                                                                                                             ; 6       ;
; walls:inst6|center[0]                                                                                                                             ; 6       ;
; walls:inst6|center[1]                                                                                                                             ; 6       ;
; walls:inst6|center[2]                                                                                                                             ; 6       ;
; walls:inst6|center[3]                                                                                                                             ; 6       ;
; walls:inst6|center[4]                                                                                                                             ; 6       ;
; walls:inst6|center[5]                                                                                                                             ; 6       ;
; walls:inst6|center[6]                                                                                                                             ; 6       ;
; walls:inst6|center[7]                                                                                                                             ; 6       ;
; vga_driver:inst|vc[4]                                                                                                                             ; 6       ;
; vga_driver:inst|hc[6]                                                                                                                             ; 6       ;
; vga_driver:inst|hc[5]                                                                                                                             ; 6       ;
; counter:inst2|count[3]~9                                                                                                                          ; 5       ;
; rect_to_hex:inst30|LessThan0~2                                                                                                                    ; 5       ;
; walls:inst6|walls~3                                                                                                                               ; 5       ;
; rect_to_hex:inst1|LessThan0~2                                                                                                                     ; 5       ;
; game:inst16|game_state.NEWCOLLIDE                                                                                                                 ; 5       ;
; vga_driver:inst|post_frame                                                                                                                        ; 5       ;
; game:inst16|Selector1~0                                                                                                                           ; 5       ;
; vga_driver:inst|pre_frame                                                                                                                         ; 5       ;
; spin_controller:inst37|angle[9]                                                                                                                   ; 5       ;
; player:inst7|angle[9]                                                                                                                             ; 5       ;
; rect_to_hex:inst30|Add0~20                                                                                                                        ; 5       ;
; rect_to_hex:inst30|Add0~18                                                                                                                        ; 5       ;
; rect_to_hex:inst30|Add0~14                                                                                                                        ; 5       ;
; rect_to_hex:inst30|Add0~12                                                                                                                        ; 5       ;
; rect_to_hex:inst30|Add0~10                                                                                                                        ; 5       ;
; rect_to_hex:inst30|Add0~8                                                                                                                         ; 5       ;
; rect_to_hex:inst30|Add0~6                                                                                                                         ; 5       ;
; rect_to_hex:inst30|Add0~4                                                                                                                         ; 5       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~8  ; 5       ;
; rect_to_hex:inst1|Add0~20                                                                                                                         ; 5       ;
; rect_to_hex:inst1|Add0~18                                                                                                                         ; 5       ;
; rect_to_hex:inst1|Add0~14                                                                                                                         ; 5       ;
; rect_to_hex:inst1|Add0~12                                                                                                                         ; 5       ;
; rect_to_hex:inst1|Add0~10                                                                                                                         ; 5       ;
; rect_to_hex:inst1|Add0~8                                                                                                                          ; 5       ;
; rect_to_hex:inst1|Add0~6                                                                                                                          ; 5       ;
; rect_to_hex:inst1|Add0~4                                                                                                                          ; 5       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qfh:auto_generated|op_1~8   ; 5       ;
; rotate:inst29|x_o[8]                                                                                                                              ; 5       ;
; rotate:inst29|x_o[9]                                                                                                                              ; 5       ;
; vga_driver:inst|vc[0]                                                                                                                             ; 5       ;
; vga_driver:inst|hc[1]                                                                                                                             ; 5       ;
; vga_driver:inst|hc[2]                                                                                                                             ; 5       ;
; vga_driver:inst|hc[3]                                                                                                                             ; 5       ;
; vga_driver:inst|hc[4]                                                                                                                             ; 5       ;
; vga_driver:inst|vc[2]                                                                                                                             ; 5       ;
; vga_driver:inst|vc[1]                                                                                                                             ; 5       ;
; vga_driver:inst|vc[7]                                                                                                                             ; 5       ;
; vga_driver:inst|vc[6]                                                                                                                             ; 5       ;
; vga_driver:inst|vc[5]                                                                                                                             ; 5       ;
; rect_to_hex:inst30|LessThan4~0                                                                                                                    ; 4       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|romout[2][10]~17                                                                             ; 4       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|_~1                                                                                          ; 4       ;
; rect_to_hex:inst30|lpm_mult:Mult0|multcore:mult_core|_~0                                                                                          ; 4       ;
; rect_to_hex:inst1|LessThan4~1                                                                                                                     ; 4       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|romout[2][6]~12                                                                               ; 4       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|_~1                                                                                           ; 4       ;
; rect_to_hex:inst1|lpm_mult:Mult0|multcore:mult_core|_~0                                                                                           ; 4       ;
; game:inst16|Selector1~6                                                                                                                           ; 4       ;
; game:inst16|game_state.OLDCOLLIDE                                                                                                                 ; 4       ;
; counter:inst35|count[0]                                                                                                                           ; 4       ;
; game:inst16|Selector2~0                                                                                                                           ; 4       ;
; game:inst16|game_state.RESTART                                                                                                                    ; 4       ;
; drawing:inst4|green[1]~0                                                                                                                          ; 4       ;
; drawing:inst4|scheme[0]                                                                                                                           ; 4       ;
; seven_seg:inst33|Equal0~0                                                                                                                         ; 4       ;
; seven_seg:inst33|counter[1]~1                                                                                                                     ; 4       ;
; seven_seg:inst32|Equal0~0                                                                                                                         ; 4       ;
; seven_seg:inst32|counter[2]~1                                                                                                                     ; 4       ;
; seven_seg:inst31|Equal0~0                                                                                                                         ; 4       ;
; seven_seg:inst31|counter[3]~1                                                                                                                     ; 4       ;
; seven_seg:inst34|counter[3]~1                                                                                                                     ; 4       ;
; vga_driver:inst|y[4]                                                                                                                              ; 4       ;
; rect_to_hex:inst30|Add0~2                                                                                                                         ; 4       ;
; walls:inst6|center[-1]                                                                                                                            ; 4       ;
; rect_to_hex:inst1|Add0~2                                                                                                                          ; 4       ;
; vga_driver:inst|hc[0]                                                                                                                             ; 4       ;
; vga_driver:inst|vc[3]                                                                                                                             ; 4       ;
; spin_controller:inst37|angle[8]~_wirecell                                                                                                         ; 3       ;
; rotate:inst29|sincos:sincos|Add0~0                                                                                                                ; 3       ;
; random_gen:inst13|data[9]                                                                                                                         ; 3       ;
; random_gen:inst13|data[13]                                                                                                                        ; 3       ;
; random_gen:inst13|data[12]                                                                                                                        ; 3       ;
; random_gen:inst13|data[14]                                                                                                                        ; 3       ;
; random_gen:inst13|data[11]                                                                                                                        ; 3       ;
; random_gen:inst13|data[10]                                                                                                                        ; 3       ;
; random_gen:inst13|data[62]                                                                                                                        ; 3       ;
; random_gen:inst13|data[60]                                                                                                                        ; 3       ;
; random_gen:inst13|data[59]                                                                                                                        ; 3       ;
; centre_coords:inst5|Add0~2                                                                                                                        ; 3       ;
; centre_coords:inst5|Add0~1                                                                                                                        ; 3       ;
; centre_coords:inst5|Add0~0                                                                                                                        ; 3       ;
; vga_driver:inst|x[2]                                                                                                                              ; 3       ;
; vga_driver:inst|x[3]                                                                                                                              ; 3       ;
; vga_driver:inst|x[0]                                                                                                                              ; 3       ;
; vga_driver:inst|x[1]                                                                                                                              ; 3       ;
; random_gen:inst13|data[15]                                                                                                                        ; 3       ;
; random_gen:inst13|data[1]                                                                                                                         ; 3       ;
; random_gen:inst13|data[5]                                                                                                                         ; 3       ;
; random_gen:inst13|data[0]                                                                                                                         ; 3       ;
; random_gen:inst13|data[4]                                                                                                                         ; 3       ;
; random_gen:inst13|data[3]                                                                                                                         ; 3       ;
; random_gen:inst13|data[2]                                                                                                                         ; 3       ;
; random_gen:inst13|data[6]                                                                                                                         ; 3       ;
; random_gen:inst13|data[7]                                                                                                                         ; 3       ;
; random_gen:inst13|data[8]                                                                                                                         ; 3       ;
; rect_to_hex:inst30|LessThan4~1                                                                                                                    ; 3       ;
; rect_to_hex:inst30|LessThan2~5                                                                                                                    ; 3       ;
; rect_to_hex:inst30|LessThan3~7                                                                                                                    ; 3       ;
; rect_to_hex:inst30|LessThan3~2                                                                                                                    ; 3       ;
; rect_to_hex:inst30|LessThan3~1                                                                                                                    ; 3       ;
; random_gen:inst13|data[16]                                                                                                                        ; 3       ;
; wall_generator:inst8|walls_rand~3                                                                                                                 ; 3       ;
; wall_generator:inst8|walls_rand~0                                                                                                                 ; 3       ;
; wall_generator:inst8|walls_maze~5                                                                                                                 ; 3       ;
; rect_to_hex:inst1|LessThan3~10                                                                                                                    ; 3       ;
; rect_to_hex:inst1|LessThan2~5                                                                                                                     ; 3       ;
; rect_to_hex:inst1|LessThan1~1                                                                                                                     ; 3       ;
; rect_to_hex:inst1|LessThan4~3                                                                                                                     ; 3       ;
; game:inst16|Selector0~4                                                                                                                           ; 3       ;
; game:inst16|Selector1~1                                                                                                                           ; 3       ;
; random_gen:inst13|data[18]                                                                                                                        ; 3       ;
; counter:inst36|overflow                                                                                                                           ; 3       ;
; random_gen:inst13|data[17]                                                                                                                        ; 3       ;
; walls:inst6|LessThan0~2                                                                                                                           ; 3       ;
; walls:inst6|LessThan0~1                                                                                                                           ; 3       ;
; counter:inst35|count[1]                                                                                                                           ; 3       ;
; game:inst16|Selector6~0                                                                                                                           ; 3       ;
; game:inst16|game_state.BOTHCOLLIDE                                                                                                                ; 3       ;
; vga_driver:inst|Equal0~3                                                                                                                          ; 3       ;
; vga_driver:inst|pre_frame~2                                                                                                                       ; 3       ;
; game:inst16|game_state.GAMEOVER                                                                                                                   ; 3       ;
; walls:inst6|island                                                                                                                                ; 3       ;
; walls:inst6|visible                                                                                                                               ; 3       ;
; seven_seg:inst34|counter[3]~2                                                                                                                     ; 3       ;
; vga_driver:inst|blue_o~2                                                                                                                          ; 3       ;
; vga_driver:inst|post_frame~0                                                                                                                      ; 3       ;
; vga_driver:inst|y[3]                                                                                                                              ; 3       ;
; vga_driver:inst|y[2]                                                                                                                              ; 3       ;
; vga_driver:inst|y[1]                                                                                                                              ; 3       ;
; vga_driver:inst|y[0]                                                                                                                              ; 3       ;
; centre_coords:inst5|y_o[9]~13                                                                                                                     ; 3       ;
; centre_coords:inst5|y_o[8]~11                                                                                                                     ; 3       ;
; centre_coords:inst5|y_o[7]~9                                                                                                                      ; 3       ;
; centre_coords:inst5|y_o[6]~7                                                                                                                      ; 3       ;
; centre_coords:inst5|y_o[5]~5                                                                                                                      ; 3       ;
; vga_driver:inst|x[7]                                                                                                                              ; 3       ;
; vga_driver:inst|x[4]                                                                                                                              ; 3       ;
; vga_driver:inst|x[5]                                                                                                                              ; 3       ;
; player:inst7|y[5]                                                                                                                                 ; 3       ;
; player:inst7|y[3]                                                                                                                                 ; 3       ;
; player:inst7|y[4]                                                                                                                                 ; 3       ;
; player:inst7|y[1]                                                                                                                                 ; 3       ;
; player:inst7|y[2]                                                                                                                                 ; 3       ;
; player:inst7|x[5]                                                                                                                                 ; 3       ;
; player:inst7|x[4]                                                                                                                                 ; 3       ;
; player:inst7|x[3]                                                                                                                                 ; 3       ;
; player:inst7|x[2]                                                                                                                                 ; 3       ;
; player:inst7|x[1]                                                                                                                                 ; 3       ;
; counter:inst2|count[4]                                                                                                                            ; 3       ;
; walls:inst6|center[-2]                                                                                                                            ; 3       ;
; circle:inst12|dy[0]~10                                                                                                                            ; 3       ;
; player:inst7|y[0]                                                                                                                                 ; 3       ;
; circle:inst12|dx[0]~10                                                                                                                            ; 3       ;
; player:inst7|x[0]                                                                                                                                 ; 3       ;
; rect_to_hex:inst1|radius[2]                                                                                                                       ; 3       ;
; rect_to_hex:inst1|radius[3]                                                                                                                       ; 3       ;
; rect_to_hex:inst1|radius[4]                                                                                                                       ; 3       ;
; rect_to_hex:inst1|radius[5]                                                                                                                       ; 3       ;
; counter:inst35|count[2]                                                                                                                           ; 3       ;
; newgame                                                                                                                                           ; 2       ;
; player:inst7|angle[8]~_wirecell                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan2~15                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan2~14                                                                                                                   ; 2       ;
; rect_to_hex:inst1|LessThan2~15                                                                                                                    ; 2       ;
; rect_to_hex:inst1|LessThan2~14                                                                                                                    ; 2       ;
; player:inst7|Add0~2                                                                                                                               ; 2       ;
; game:inst16|revert_player                                                                                                                         ; 2       ;
; random_gen:inst13|data[61]                                                                                                                        ; 2       ;
; random_gen:inst13|data[58]                                                                                                                        ; 2       ;
; random_gen:inst13|data[57]                                                                                                                        ; 2       ;
; random_gen:inst13|data[56]                                                                                                                        ; 2       ;
; random_gen:inst13|data[55]                                                                                                                        ; 2       ;
; random_gen:inst13|data[54]                                                                                                                        ; 2       ;
; random_gen:inst13|data[53]                                                                                                                        ; 2       ;
; random_gen:inst13|data[52]                                                                                                                        ; 2       ;
; random_gen:inst13|data[51]                                                                                                                        ; 2       ;
; random_gen:inst13|data[50]                                                                                                                        ; 2       ;
; random_gen:inst13|data[49]                                                                                                                        ; 2       ;
; random_gen:inst13|data[48]                                                                                                                        ; 2       ;
; random_gen:inst13|data[47]                                                                                                                        ; 2       ;
; random_gen:inst13|data[46]                                                                                                                        ; 2       ;
; random_gen:inst13|data[45]                                                                                                                        ; 2       ;
; random_gen:inst13|data[44]                                                                                                                        ; 2       ;
; random_gen:inst13|data[43]                                                                                                                        ; 2       ;
; random_gen:inst13|data[42]                                                                                                                        ; 2       ;
; random_gen:inst13|data[41]                                                                                                                        ; 2       ;
; random_gen:inst13|data[40]                                                                                                                        ; 2       ;
; random_gen:inst13|data[39]                                                                                                                        ; 2       ;
; random_gen:inst13|data[38]                                                                                                                        ; 2       ;
; random_gen:inst13|data[37]                                                                                                                        ; 2       ;
; random_gen:inst13|data[36]                                                                                                                        ; 2       ;
; random_gen:inst13|data[35]                                                                                                                        ; 2       ;
; random_gen:inst13|data[34]                                                                                                                        ; 2       ;
; random_gen:inst13|data[33]                                                                                                                        ; 2       ;
; random_gen:inst13|data[32]                                                                                                                        ; 2       ;
; random_gen:inst13|data[31]                                                                                                                        ; 2       ;
; random_gen:inst13|data[30]                                                                                                                        ; 2       ;
; random_gen:inst13|data[29]                                                                                                                        ; 2       ;
; random_gen:inst13|data[28]                                                                                                                        ; 2       ;
; random_gen:inst13|data[27]                                                                                                                        ; 2       ;
; random_gen:inst13|data[26]                                                                                                                        ; 2       ;
; random_gen:inst13|data[25]                                                                                                                        ; 2       ;
; random_gen:inst13|data[24]                                                                                                                        ; 2       ;
; random_gen:inst13|data[23]                                                                                                                        ; 2       ;
; random_gen:inst13|data[22]                                                                                                                        ; 2       ;
; random_gen:inst13|data[21]                                                                                                                        ; 2       ;
; random_gen:inst13|data[20]                                                                                                                        ; 2       ;
; random_gen:inst13|data[19]                                                                                                                        ; 2       ;
; random_gen:inst13|data[63]                                                                                                                        ; 2       ;
; player:inst7|sincos:sincos|Add0~0                                                                                                                 ; 2       ;
; rect_to_hex:inst30|LessThan3~12                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan2~11                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan2~10                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan4~3                                                                                                                    ; 2       ;
; rect_to_hex:inst30|LessThan4~2                                                                                                                    ; 2       ;
; rect_to_hex:inst30|LessThan2~7                                                                                                                    ; 2       ;
; rect_to_hex:inst30|LessThan3~11                                                                                                                   ; 2       ;
; rect_to_hex:inst30|LessThan3~3                                                                                                                    ; 2       ;
; player:inst7|y_old[6]                                                                                                                             ; 2       ;
; player:inst7|x_old[6]                                                                                                                             ; 2       ;
; counter:inst2|Equal0~0                                                                                                                            ; 2       ;
; counter:inst36|Equal0~2                                                                                                                           ; 2       ;
; wall_generator:inst8|walls_maze~34                                                                                                                ; 2       ;
; wall_generator:inst8|walls_maze~33                                                                                                                ; 2       ;
; wall_generator:inst8|walls_rand~12                                                                                                                ; 2       ;
; wall_generator:inst8|walls_rand~9                                                                                                                 ; 2       ;
; wall_generator:inst8|walls_rand~8                                                                                                                 ; 2       ;
; walls:inst6|walls~143                                                                                                                             ; 2       ;
; wall_generator:inst8|walls_maze~16                                                                                                                ; 2       ;
; wall_generator:inst8|walls_maze~15                                                                                                                ; 2       ;
; walls:inst6|walls~75                                                                                                                              ; 2       ;
; wall_generator:inst8|walls_maze~11                                                                                                                ; 2       ;
; wall_generator:inst8|walls_maze~10                                                                                                                ; 2       ;
; wall_generator:inst8|walls_rand~4                                                                                                                 ; 2       ;
; wall_generator:inst8|walls_maze~4                                                                                                                 ; 2       ;
; wall_generator:inst8|walls_maze~3                                                                                                                 ; 2       ;
; wall_generator:inst8|walls_maze~0                                                                                                                 ; 2       ;
; rect_to_hex:inst1|LessThan2~11                                                                                                                    ; 2       ;
; rect_to_hex:inst1|LessThan2~10                                                                                                                    ; 2       ;
; rect_to_hex:inst1|LessThan2~7                                                                                                                     ; 2       ;
; rect_to_hex:inst1|LessThan3~2                                                                                                                     ; 2       ;
; rect_to_hex:inst1|LessThan3~1                                                                                                                     ; 2       ;
; rect_to_hex:inst1|LessThan4~9                                                                                                                     ; 2       ;
; rect_to_hex:inst1|LessThan4~6                                                                                                                     ; 2       ;
; walls:inst6|Mux271~509                                                                                                                            ; 2       ;
; walls:inst6|Mux271~339                                                                                                                            ; 2       ;
; rect_to_hex:inst30|quadrant[1]                                                                                                                    ; 2       ;
; rect_to_hex:inst30|quadrant[2]                                                                                                                    ; 2       ;
; game:inst16|Selector1~5                                                                                                                           ; 2       ;
; walls:inst6|walls[127][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[121][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[125][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[123][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[87][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[81][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[83][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[85][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[119][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[113][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[117][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[115][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[95][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[89][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[91][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[93][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[111][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[105][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[107][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[109][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[71][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[65][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[67][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[69][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[79][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[73][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[75][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[77][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[103][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[97][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[99][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[101][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[127][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[121][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[125][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[123][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[87][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[81][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[83][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[85][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[119][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[113][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[117][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[115][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[95][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[89][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[91][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[93][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[111][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[105][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[109][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[107][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[71][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[65][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[67][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[69][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[79][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[73][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[75][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[77][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[103][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[97][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[101][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[99][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[62][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[22][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[54][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[30][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[46][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[6][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[14][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[38][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[62][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[22][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[30][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[54][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[46][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[6][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[38][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[14][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[56][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[16][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[48][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[24][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[40][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[0][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[8][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[32][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[56][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[16][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[24][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[48][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[40][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[0][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[32][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[8][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[58][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[18][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[50][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[26][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[42][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[2][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[10][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[34][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[58][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[18][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[26][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[50][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[42][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[2][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[34][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[10][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[60][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[20][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[52][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[28][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[44][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[4][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[12][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[36][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[60][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[20][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[28][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[52][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[44][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[4][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[36][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[12][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[126][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[78][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[110][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[94][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[118][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[70][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[86][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[102][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[118][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[70][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[102][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[86][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[126][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[78][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[94][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[110][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[120][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[80][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[112][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[88][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[104][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[64][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[72][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[96][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[104][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[64][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[96][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[72][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[120][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[80][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[88][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[112][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[124][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[116][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[124][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[116][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[76][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[68][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[76][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[68][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[108][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[100][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[108][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[100][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[92][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[84][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[84][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[92][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[122][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[82][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[114][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[90][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[106][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[66][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[74][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[98][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[122][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[82][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[90][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[114][4]                                                                                                                         ; 2       ;
; walls:inst6|walls[106][5]                                                                                                                         ; 2       ;
; walls:inst6|walls[66][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[98][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[74][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[63][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[15][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[47][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[31][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[55][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[7][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[23][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[39][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[55][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[7][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[39][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[23][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[63][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[15][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[31][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[47][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[57][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[49][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[49][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[57][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[9][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[1][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[9][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[1][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[25][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[17][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[25][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[17][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[41][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[33][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[33][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[41][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[59][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[11][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[27][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[43][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[51][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[3][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[35][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[19][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[59][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[11][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[43][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[27][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[51][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[3][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[19][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[35][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[61][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[53][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[61][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[53][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[13][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[5][4]                                                                                                                           ; 2       ;
; walls:inst6|walls[5][5]                                                                                                                           ; 2       ;
; walls:inst6|walls[13][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[45][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[37][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[45][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[37][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[29][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[21][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[21][5]                                                                                                                          ; 2       ;
; walls:inst6|walls[29][4]                                                                                                                          ; 2       ;
; walls:inst6|walls[127][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[109][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[125][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[111][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[123][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[105][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[121][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[107][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[123][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[105][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[121][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[107][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[127][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[109][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[111][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[125][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[62][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[56][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[58][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[60][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[46][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[40][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[44][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[42][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[62][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[56][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[60][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[58][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[46][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[40][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[44][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[42][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[126][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[120][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[122][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[124][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[110][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[104][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[108][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[106][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[110][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[104][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[108][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[106][3]                                                                                                                         ; 2       ;
; walls:inst6|walls[126][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[120][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[122][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[124][2]                                                                                                                         ; 2       ;
; walls:inst6|walls[63][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[57][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[59][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[61][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[47][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[41][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[45][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[43][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[63][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[57][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[59][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[61][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[47][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[41][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[45][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[43][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[87][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[71][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[87][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[71][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[22][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[6][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[6][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[22][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[86][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[70][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[70][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[86][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[23][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[7][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[23][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[7][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[81][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[65][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[81][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[65][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[16][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[0][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[0][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[16][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[80][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[64][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[64][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[80][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[17][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[1][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[17][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[1][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[83][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[67][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[83][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[67][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[18][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[2][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[2][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[18][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[82][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[66][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[66][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[82][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[19][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[3][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[19][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[3][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[85][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[69][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[85][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[69][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[20][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[4][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[4][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[20][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[84][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[68][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[68][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[84][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[21][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[5][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[21][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[5][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[95][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[79][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[79][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[95][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[89][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[73][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[73][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[89][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[93][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[77][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[77][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[93][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[91][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[75][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[75][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[91][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[30][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[14][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[30][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[14][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[24][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[8][2]                                                                                                                           ; 2       ;
; walls:inst6|walls[8][3]                                                                                                                           ; 2       ;
; walls:inst6|walls[24][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[28][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[12][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[12][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[28][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[26][3]                                                                                                                          ; 2       ;
; walls:inst6|walls[10][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[26][2]                                                                                                                          ; 2       ;
; walls:inst6|walls[10][3]                                                                                                                          ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+---------------------------------------+
; Name                                                                                          ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                          ; Location                              ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+---------------------------------------+
; player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 12           ; 1024         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 1024                        ; 6                           ; 1024                        ; 6                           ; 6144                ; 2    ; db/SuperHexagon.ram0_sincos_eba5804d.hdl.mif ; M4K_X17_Y17, M4K_X17_Y16              ;
; rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 12           ; 1024         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 1024                        ; 12                          ; 1024                        ; 12                          ; 12288               ; 3    ; db/SuperHexagon.ram0_sincos_eba5804d.hdl.mif ; M4K_X17_Y20, M4K_X17_Y19, M4K_X17_Y18 ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+---------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    circle:inst12|lpm_mult:Mult1|mult_68t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    circle:inst12|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y12_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    rotate:inst29|lpm_mult:Mult1|mult_71t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y20_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    rotate:inst29|lpm_mult:Mult0|mult_71t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y19_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    rotate:inst29|lpm_mult:Mult3|mult_71t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y18_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    rotate:inst29|lpm_mult:Mult2|mult_71t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y17_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,711 / 54,004 ( 9 % ) ;
; C16 interconnects           ; 44 / 2,100 ( 2 % )     ;
; C4 interconnects            ; 2,938 / 36,000 ( 8 % ) ;
; Direct links                ; 472 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 1,140 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 67 / 1,900 ( 4 % )     ;
; R4 interconnects            ; 3,386 / 46,920 ( 7 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.25) ; Number of LABs  (Total = 199) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 4                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 9                             ;
; 10                                          ; 14                            ;
; 11                                          ; 10                            ;
; 12                                          ; 25                            ;
; 13                                          ; 17                            ;
; 14                                          ; 17                            ;
; 15                                          ; 18                            ;
; 16                                          ; 61                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 199) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 176                           ;
; 1 Clock enable                     ; 37                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 13                            ;
; 2 Clock enables                    ; 72                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.41) ; Number of LABs  (Total = 199) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 4                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 16                            ;
; 16                                           ; 16                            ;
; 17                                           ; 17                            ;
; 18                                           ; 12                            ;
; 19                                           ; 10                            ;
; 20                                           ; 16                            ;
; 21                                           ; 15                            ;
; 22                                           ; 13                            ;
; 23                                           ; 9                             ;
; 24                                           ; 4                             ;
; 25                                           ; 7                             ;
; 26                                           ; 9                             ;
; 27                                           ; 4                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.44) ; Number of LABs  (Total = 199) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 10                            ;
; 2                                                ; 11                            ;
; 3                                                ; 8                             ;
; 4                                                ; 7                             ;
; 5                                                ; 12                            ;
; 6                                                ; 12                            ;
; 7                                                ; 5                             ;
; 8                                                ; 10                            ;
; 9                                                ; 12                            ;
; 10                                               ; 6                             ;
; 11                                               ; 12                            ;
; 12                                               ; 13                            ;
; 13                                               ; 12                            ;
; 14                                               ; 11                            ;
; 15                                               ; 7                             ;
; 16                                               ; 13                            ;
; 17                                               ; 10                            ;
; 18                                               ; 8                             ;
; 19                                               ; 10                            ;
; 20                                               ; 6                             ;
; 21                                               ; 1                             ;
; 22                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.70) ; Number of LABs  (Total = 199) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 7                             ;
; 3                                            ; 8                             ;
; 4                                            ; 7                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 5                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 1                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 15                            ;
; 29                                           ; 16                            ;
; 30                                           ; 27                            ;
; 31                                           ; 47                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May  6 21:43:58 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SuperHexagon -c SuperHexagon
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "SuperHexagon"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "alt_pll:inst3|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for alt_pll:inst3|altpll:altpll_component|_clk0 port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "player:inst7|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rotate:inst29|sincos:sincos|altsyncram:lookup_rtl_0|altsyncram_q9p1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node alt_pll:inst3|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SuperHexagon.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 80 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 62 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "gameover[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gameover[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 58 output pins without output pin load capacitance assignment
    Info (306007): Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gameover[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hundreds[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "millis[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "playing[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "secs[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tens[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/sam/Dropbox/EN3051/SuperHexagon/output_files/SuperHexagon.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Wed May  6 21:44:40 2015
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/sam/Dropbox/EN3051/SuperHexagon/output_files/SuperHexagon.fit.smsg.


