# VGA

## VGA Camera 동작을 위한 FPGA, STM32Nucleo, Camera 연결
<img src = "./images/image3.png"><img>
- camera가 fpga에게 주는 clk이 pclk, fpga가 camera에게 주는 clk이 xclk

## VGA Camera data timing
<img src = "./images/image0.png"><img>
- HREF가 high 이고 PCLK이 rising edge 될 때 첫번째 유효 data 8bit (First Byte)
-----
<img src = "./images/image2.png"><img>
- RGB 565는 16bit 이므로 8bit씩 두번받아서 해당 data가 pixel data가 된다. 포맷은 그림 참조
-----
<img src = "./images/image2.png"><img>
- VSYNC가 high = 1 frame이 끝났다 -> VSYNC가 low인동안 HREF를 받겠다

## FPGA, OV7675 연결 설계
<img src = "./images/image3.png"><img>
- diagram 왼쪽은 Camera Domain, 오른쪽은 VGA Display Domain
- 두 도메인이 사용하는 clk이 다르므로 VRAM FrameBuffer에서 CDC 컨트롤 필요
- 카메라는 30frame 이고, 이미지 처리는 60frame이다

## STM32 Nucleo board