

================================================================
== Vitis HLS Report for 'node2'
================================================================
* Date:           Thu Jun 13 11:27:29 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_ResidualBlock
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu200-fsgd2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.692 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+---------+---------+---------+
    |  Latency (cycles) |   Latency (absolute)  |      Interval     | Pipeline|
    |   min   |   max   |    min    |    max    |   min   |   max   |   Type  |
    +---------+---------+-----------+-----------+---------+---------+---------+
    |  7750677|  7750677|  25.810 ms|  25.810 ms|  7750677|  7750677|       no|
    +---------+---------+-----------+-----------+---------+---------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------------+---------+---------+----------+-----------+-----------+---------+----------+
        |                                         |  Latency (cycles) | Iteration|  Initiation Interval  |   Trip  |          |
        |                Loop Name                |   min   |   max   |  Latency |  achieved |   target  |  Count  | Pipelined|
        +-----------------------------------------+---------+---------+----------+-----------+-----------+---------+----------+
        |- loop6_loop7_loop8_loop9_loop10_loop11  |  7750675|  7750675|        21|          1|          1|  7750656|       yes|
        +-----------------------------------------+---------+---------+----------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     2|        -|        -|    -|
|Expression           |        -|     -|        0|      705|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|     5|      461|      309|    -|
|Memory               |      105|     -|       32|       33|    0|
|Multiplexer          |        -|     -|        -|      234|    -|
|Register             |        -|     -|     1204|      384|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |      105|     7|     1697|     1665|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1440|  2280|   788160|   394080|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        7|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4320|  6840|  2364480|  1182240|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        2|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_7_full_dsp_1_U43  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U44   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |mul_5ns_7ns_11_1_1_U45              |mul_5ns_7ns_11_1_1              |        0|   0|    0|   33|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                               |                                |        0|   5|  461|  309|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +-------------------------------------------+---------------------------------------+---------------------+
    |                  Instance                 |                 Module                |      Expression     |
    +-------------------------------------------+---------------------------------------+---------------------+
    |ama_addmuladd_11ns_6ns_6ns_6ns_16_4_1_U46  |ama_addmuladd_11ns_6ns_6ns_6ns_16_4_1  |  (i0 + i1) * i2 + i3|
    |mac_muladd_12s_6ns_7s_16_4_1_U47           |mac_muladd_12s_6ns_7s_16_4_1           |         i0 * i1 + i2|
    +-------------------------------------------+---------------------------------------+---------------------+

    * Memory: 
    +-------+-------------------------+---------+----+----+-----+-------+-----+------+-------------+
    | Memory|          Module         | BRAM_18K| FF | LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +-------+-------------------------+---------+----+----+-----+-------+-----+------+-------------+
    |v29_U  |node5_v76_RAM_AUTO_1R1W  |        0|  32|  33|    0|     16|   32|     1|          512|
    |v30_U  |node5_v77_RAM_AUTO_1R1W  |      105|   0|   0|    0|  53824|   32|     1|      1722368|
    +-------+-------------------------+---------+----+----+-----+-------+-----+------+-------------+
    |Total  |                         |      105|  32|  33|    0|  53840|   64|     2|      1722880|
    +-------+-------------------------+---------+----+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln70_1_fu_316_p2                |         +|   0|  0|  30|          23|           1|
    |add_ln70_fu_769_p2                  |         +|   0|  0|  13|           6|           1|
    |add_ln71_1_fu_478_p2                |         +|   0|  0|  25|          18|           1|
    |add_ln71_fu_843_p2                  |         +|   0|  0|  13|           6|           1|
    |add_ln72_1_fu_464_p2                |         +|   0|  0|  20|          13|           1|
    |add_ln72_fu_552_p2                  |         +|   0|  0|  12|           5|           1|
    |add_ln73_1_fu_450_p2                |         +|   0|  0|  15|           8|           1|
    |add_ln73_fu_572_p2                  |         +|   0|  0|   9|           2|           1|
    |add_ln74_1_fu_436_p2                |         +|   0|  0|  14|           7|           1|
    |add_ln74_fu_613_p2                  |         +|   0|  0|   9|           2|           1|
    |add_ln75_fu_740_p2                  |         +|   0|  0|  12|           5|           1|
    |add_ln83_1_fu_973_p2                |         +|   0|  0|  17|          12|          12|
    |add_ln83_2_fu_991_p2                |         +|   0|  0|  17|          12|          12|
    |add_ln83_fu_949_p2                  |         +|   0|  0|  17|          10|          10|
    |empty_32_fu_864_p2                  |         +|   0|  0|  14|           7|           3|
    |empty_39_fu_814_p2                  |         +|   0|  0|  14|           7|           7|
    |empty_40_fu_824_p2                  |         +|   0|  0|  19|          12|          12|
    |empty_42_fu_925_p2                  |         +|   0|  0|  14|           7|           7|
    |empty_fu_802_p2                     |         +|   0|  0|  14|           7|           3|
    |sub_ln83_1_fu_985_p2                |         -|   0|  0|  17|          12|          12|
    |sub_ln83_fu_967_p2                  |         -|   0|  0|  17|          12|          12|
    |and_ln70_1_fu_340_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln70_2_fu_388_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln70_3_fu_358_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln70_fu_535_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln71_1_fu_382_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln71_2_fu_394_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln71_fu_547_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln72_1_fu_418_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln72_fu_595_p2                  |       and|   0|  0|   2|           1|           1|
    |and_ln73_fu_600_p2                  |       and|   0|  0|   2|           1|           1|
    |ap_block_state21_pp0_stage0_iter20  |       and|   0|  0|   2|           1|           1|
    |ap_block_state6_pp0_stage0_iter5    |       and|   0|  0|   2|           1|           1|
    |ap_condition_444                    |       and|   0|  0|   2|           1|           1|
    |ap_condition_463                    |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op233_write_state21    |       and|   0|  0|   2|           1|           1|
    |cmp66_not_fu_654_p2                 |      icmp|   0|  0|  12|           4|           2|
    |cmp69_not_fu_883_p2                 |      icmp|   0|  0|  10|           2|           3|
    |cmp72_not_fu_888_p2                 |      icmp|   0|  0|  10|           2|           3|
    |empty_45_fu_694_p2                  |      icmp|   0|  0|  12|           4|           1|
    |icmp_ln70_fu_310_p2                 |      icmp|   0|  0|  30|          23|          21|
    |icmp_ln71_fu_322_p2                 |      icmp|   0|  0|  25|          18|          18|
    |icmp_ln72_fu_352_p2                 |      icmp|   0|  0|  20|          13|          12|
    |icmp_ln73_fu_346_p2                 |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln74_fu_334_p2                 |      icmp|   0|  0|  14|           7|           6|
    |icmp_ln75_fu_529_p2                 |      icmp|   0|  0|  13|           5|           6|
    |icmp_ln77_fu_734_p2                 |      icmp|   0|  0|  12|           4|           1|
    |ap_block_pp0_stage0_01001           |        or|   0|  0|   2|           1|           1|
    |brmerge12_fu_899_p2                 |        or|   0|  0|   2|           1|           1|
    |empty_33_fu_870_p2                  |        or|   0|  0|   7|           7|           7|
    |empty_44_fu_680_p2                  |        or|   0|  0|   2|           2|           2|
    |or_ln71_1_fu_376_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln71_fu_364_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln72_1_fu_406_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln72_fu_400_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln73_1_fu_590_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln73_2_fu_430_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln73_fu_424_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln74_1_fu_623_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln74_2_fu_629_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln74_fu_619_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln77_2_fu_710_p2                 |        or|   0|  0|   2|           2|           2|
    |or_ln77_fu_704_p2                   |        or|   0|  0|   2|           2|           2|
    |tmp1_fu_893_p2                      |        or|   0|  0|   2|           1|           1|
    |tmp_fu_674_p2                       |        or|   0|  0|   2|           2|           2|
    |select_ln70_1_fu_775_p3             |    select|   0|  0|   6|           1|           6|
    |select_ln70_fu_836_p3               |    select|   0|  0|   6|           1|           1|
    |select_ln71_1_fu_849_p3             |    select|   0|  0|   6|           1|           6|
    |select_ln71_2_fu_484_p3             |    select|   0|  0|  18|           1|           1|
    |select_ln71_fu_540_p3               |    select|   0|  0|   5|           1|           1|
    |select_ln72_1_fu_565_p3             |    select|   0|  0|   5|           1|           5|
    |select_ln72_2_fu_470_p3             |    select|   0|  0|  13|           1|           1|
    |select_ln72_fu_558_p3               |    select|   0|  0|   2|           1|           1|
    |select_ln73_1_fu_606_p3             |    select|   0|  0|   2|           1|           2|
    |select_ln73_2_fu_456_p3             |    select|   0|  0|   8|           1|           1|
    |select_ln73_fu_578_p3               |    select|   0|  0|   2|           1|           1|
    |select_ln74_1_fu_642_p3             |    select|   0|  0|   2|           1|           2|
    |select_ln74_2_fu_442_p3             |    select|   0|  0|   7|           1|           1|
    |select_ln74_fu_634_p3               |    select|   0|  0|   5|           1|           1|
    |v40_fu_1013_p3                      |    select|   0|  0|  32|           1|           1|
    |ap_enable_pp0                       |       xor|   0|  0|   2|           1|           2|
    |xor_ln70_fu_328_p2                  |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_fu_370_p2                  |       xor|   0|  0|   2|           1|           2|
    |xor_ln72_fu_412_p2                  |       xor|   0|  0|   2|           2|           1|
    |xor_ln73_fu_585_p2                  |       xor|   0|  0|   2|           2|           1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0| 705|         348|         264|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_done_int                              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                  |   9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten105_load  |   9|          2|   23|         46|
    |ap_sig_allocacmp_indvar_flatten12_load   |   9|          2|    8|         16|
    |ap_sig_allocacmp_indvar_flatten34_load   |   9|          2|   13|         26|
    |ap_sig_allocacmp_indvar_flatten65_load   |   9|          2|   18|         36|
    |ap_sig_allocacmp_indvar_flatten_load     |   9|          2|    7|         14|
    |ap_sig_allocacmp_v31_load                |   9|          2|    6|         12|
    |ap_sig_allocacmp_v32_load                |   9|          2|    6|         12|
    |ap_sig_allocacmp_v33_load                |   9|          2|    5|         10|
    |ap_sig_allocacmp_v34_load                |   9|          2|    2|          4|
    |ap_sig_allocacmp_v35_load                |   9|          2|    2|          4|
    |ap_sig_allocacmp_v36_load                |   9|          2|    5|         10|
    |indvar_flatten105_fu_156                 |   9|          2|   23|         46|
    |indvar_flatten12_fu_132                  |   9|          2|    8|         16|
    |indvar_flatten34_fu_140                  |   9|          2|   13|         26|
    |indvar_flatten65_fu_148                  |   9|          2|   18|         36|
    |indvar_flatten_fu_124                    |   9|          2|    7|         14|
    |v108_blk_n                               |   9|          2|    1|          2|
    |v109_blk_n                               |   9|          2|    1|          2|
    |v31_fu_152                               |   9|          2|    6|         12|
    |v32_fu_144                               |   9|          2|    6|         12|
    |v33_fu_136                               |   9|          2|    5|         10|
    |v34_fu_128                               |   9|          2|    2|          4|
    |v35_fu_120                               |   9|          2|    2|          4|
    |v36_fu_116                               |   9|          2|    5|         10|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    | 234|         52|  194|        388|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------+----+----+-----+-----------+
    |                       Name                       | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------+----+----+-----+-----------+
    |add_ln83_2_reg_1283                               |  12|   0|   12|          0|
    |and_ln70_3_reg_1136                               |   1|   0|    1|          0|
    |and_ln71_1_reg_1151                               |   1|   0|    1|          0|
    |and_ln71_2_reg_1156                               |   1|   0|    1|          0|
    |and_ln72_1_reg_1177                               |   1|   0|    1|          0|
    |ap_CS_fsm                                         |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter3_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter4_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter5_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter6_reg  |   1|   0|    1|          0|
    |ap_done_reg                                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg                  |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter1_reg                        |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter2_reg                        |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter3_reg                        |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter4_reg                        |   1|   0|    1|          0|
    |ap_loop_init_pp0_iter5_reg                        |   1|   0|    1|          0|
    |brmerge12_reg_1269                                |   1|   0|    1|          0|
    |cmp66_not_reg_1214                                |   1|   0|    1|          0|
    |empty_32_reg_1260                                 |   7|   0|    7|          0|
    |empty_34_reg_1234                                 |  11|   0|   11|          0|
    |empty_40_reg_1245                                 |  12|   0|   12|          0|
    |empty_45_reg_1219                                 |   1|   0|    1|          0|
    |empty_reg_1240                                    |   7|   0|    7|          0|
    |empty_reg_1240_pp0_iter4_reg                      |   7|   0|    7|          0|
    |icmp_ln71_reg_1124                                |   1|   0|    1|          0|
    |icmp_ln77_reg_1224                                |   1|   0|    1|          0|
    |indvar_flatten105_fu_156                          |  23|   0|   23|          0|
    |indvar_flatten12_fu_132                           |   8|   0|    8|          0|
    |indvar_flatten34_fu_140                           |  13|   0|   13|          0|
    |indvar_flatten65_fu_148                           |  18|   0|   18|          0|
    |indvar_flatten_fu_124                             |   7|   0|    7|          0|
    |or_ln71_1_reg_1146                                |   1|   0|    1|          0|
    |or_ln71_reg_1141                                  |   1|   0|    1|          0|
    |or_ln72_1_reg_1167                                |   1|   0|    1|          0|
    |or_ln72_reg_1162                                  |   1|   0|    1|          0|
    |or_ln73_2_reg_1183                                |   1|   0|    1|          0|
    |select_ln70_1_reg_1228                            |   6|   0|    6|          0|
    |select_ln72_1_reg_1188                            |   5|   0|    5|          0|
    |select_ln73_1_reg_1194                            |   2|   0|    2|          0|
    |select_ln74_1_reg_1207                            |   2|   0|    2|          0|
    |select_ln74_reg_1201                              |   5|   0|    5|          0|
    |tmp_9_reg_1265                                    |   1|   0|    1|          0|
    |v105_load_reg_1309                                |  32|   0|   32|          0|
    |v109_read_reg_1273                                |  32|   0|   32|          0|
    |v29_addr_reg_1288                                 |   4|   0|    4|          0|
    |v31_fu_152                                        |   6|   0|    6|          0|
    |v32_fu_144                                        |   6|   0|    6|          0|
    |v33_fu_136                                        |   5|   0|    5|          0|
    |v34_fu_128                                        |   2|   0|    2|          0|
    |v35_fu_120                                        |   2|   0|    2|          0|
    |v36_fu_116                                        |   5|   0|    5|          0|
    |v38_reg_1304                                      |  32|   0|   32|          0|
    |v40_reg_1319                                      |  32|   0|   32|          0|
    |v41_reg_1324                                      |  32|   0|   32|          0|
    |v42_reg_1329                                      |  32|   0|   32|          0|
    |xor_ln70_reg_1131                                 |   1|   0|    1|          0|
    |xor_ln72_reg_1172                                 |   1|   0|    1|          0|
    |and_ln70_3_reg_1136                               |  64|  32|    1|          0|
    |brmerge12_reg_1269                                |  64|  32|    1|          0|
    |cmp66_not_reg_1214                                |  64|  32|    1|          0|
    |empty_45_reg_1219                                 |  64|  32|    1|          0|
    |icmp_ln71_reg_1124                                |  64|  32|    1|          0|
    |icmp_ln77_reg_1224                                |  64|  32|    1|          0|
    |select_ln72_1_reg_1188                            |  64|  32|    5|          0|
    |select_ln73_1_reg_1194                            |  64|  32|    2|          0|
    |select_ln74_1_reg_1207                            |  64|  32|    2|          0|
    |select_ln74_reg_1201                              |  64|  32|    5|          0|
    |tmp_9_reg_1265                                    |  64|  32|    1|          0|
    |v29_addr_reg_1288                                 |  64|  32|    4|          0|
    +--------------------------------------------------+----+----+-----+-----------+
    |Total                                             |1204| 384|  461|          0|
    +--------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |   in|    1|  ap_ctrl_hs|         node2|  return value|
|ap_rst               |   in|    1|  ap_ctrl_hs|         node2|  return value|
|ap_start             |   in|    1|  ap_ctrl_hs|         node2|  return value|
|ap_done              |  out|    1|  ap_ctrl_hs|         node2|  return value|
|ap_continue          |   in|    1|  ap_ctrl_hs|         node2|  return value|
|ap_idle              |  out|    1|  ap_ctrl_hs|         node2|  return value|
|ap_ready             |  out|    1|  ap_ctrl_hs|         node2|  return value|
|v109_dout            |   in|   32|     ap_fifo|          v109|       pointer|
|v109_num_data_valid  |   in|   17|     ap_fifo|          v109|       pointer|
|v109_fifo_cap        |   in|   17|     ap_fifo|          v109|       pointer|
|v109_empty_n         |   in|    1|     ap_fifo|          v109|       pointer|
|v109_read            |  out|    1|     ap_fifo|          v109|       pointer|
|v108_din             |  out|   32|     ap_fifo|          v108|       pointer|
|v108_num_data_valid  |   in|   17|     ap_fifo|          v108|       pointer|
|v108_fifo_cap        |   in|   17|     ap_fifo|          v108|       pointer|
|v108_full_n          |   in|    1|     ap_fifo|          v108|       pointer|
|v108_write           |  out|    1|     ap_fifo|          v108|       pointer|
|v105_address0        |  out|   12|   ap_memory|          v105|         array|
|v105_ce0             |  out|    1|   ap_memory|          v105|         array|
|v105_q0              |   in|   32|   ap_memory|          v105|         array|
+---------------------+-----+-----+------------+--------------+--------------+

