vcs -full64 -sverilog -debug_all src/*.v src/testbenches/top_tb.sv 
