Partition Merge report for HELEN
Sat Feb 24 20:25:54 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sat Feb 24 20:25:54 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; HELEN                                       ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,875                                       ;
;     Total combinational functions  ; 3,045                                       ;
;     Dedicated logic registers      ; 2,349                                       ;
; Total registers                    ; 2349                                        ;
; Total pins                         ; 60                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 19,584                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                     ;
+---------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; Name                                              ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                  ;
+---------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc                              ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; helen:inst|helen_uart:uart|data_to_uart[0]~feeder ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; helen:inst|helen_uart:uart|data_to_uart[0]~feeder ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; auto_stp_external_clock_0                         ; dynamic pin  ; connected ; Top                            ; post-synthesis    ; auto_stp_external_clock_0           ; N/A                                                                                      ;
+---------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 3286  ; 207              ; 382                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2574  ; 189              ; 282                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1417  ; 90               ; 111                            ; 0                              ;
;     -- 3 input functions                    ; 718   ; 56               ; 83                             ; 0                              ;
;     -- <=2 input functions                  ; 439   ; 43               ; 88                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 2420  ; 180              ; 221                            ; 0                              ;
;     -- arithmetic mode                      ; 154   ; 9                ; 61                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 1958  ; 112              ; 279                            ; 0                              ;
;     -- Dedicated logic registers            ; 1958  ; 112              ; 279                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 60    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 19456 ; 0                ; 128                            ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 2280  ; 169              ; 452                            ; 2                              ;
;     -- Registered Input Connections         ; 1966  ; 122              ; 305                            ; 0                              ;
;     -- Output Connections                   ; 558   ; 314              ; 35                             ; 1996                           ;
;     -- Registered Output Connections        ; 7     ; 314              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 17782 ; 1304             ; 1860                           ; 1999                           ;
;     -- Registered Connections               ; 10164 ; 946              ; 943                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 224   ; 327              ; 289                            ; 1998                           ;
;     -- sld_hub:auto_hub                     ; 327   ; 22               ; 134                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 289   ; 134              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1998  ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 56    ; 111              ; 72                             ; 2                              ;
;     -- Output Ports                         ; 46    ; 128              ; 17                             ; 3                              ;
;     -- Bidir Ports                          ; 16    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 8                              ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 68               ; 3                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 19                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 84               ; 5                              ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 89               ; 19                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 76               ; 5                              ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                ; Partition                      ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                       ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                         ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                         ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                  ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                         ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                  ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                           ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                          ; Top                            ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                   ; Top                            ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; adc_cs_n                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- adc_cs_n                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_cs_n~output                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; adc_din                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- adc_din                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_din~output                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; adc_dout                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- adc_dout                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- adc_dout~input                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; adc_sclk                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- adc_sclk                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_sclk~output                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; altpll_locked_conduit_export                                                                                                                                        ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- altpll_locked_conduit_export                                                                                                                                 ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altpll_locked_conduit_export~output                                                                                                                          ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; auto_stp_external_clock_0                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- auto_stp_external_clock_0                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- auto_stp_external_clock_0~input                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk                                                                                                                       ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; flash_data0                                                                                                                                                         ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- flash_data0                                                                                                                                                  ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- flash_data0~input                                                                                                                                            ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; flash_dclk                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- flash_dclk                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- flash_dclk~output                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; flash_sce                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- flash_sce                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- flash_sce~output                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; flash_sdo                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- flash_sdo                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- flash_sdo~output                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                              ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_helen_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                 ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top                            ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; jtag.bp.inst_nios_cpu_the_helen_nios_cpu_nios2_oci_the_helen_nios_cpu_debug_slave_wrapper_helen_nios_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top                            ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; uart_RXD                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;                                            ;
;     -- uart_RXD                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- uart_RXD~input                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
; uart_TXD                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;                                            ;
;     -- uart_TXD                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- uart_TXD~output                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                     ;                                ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 3,875                                                                        ;
;                                             ;                                                                              ;
; Total combinational functions               ; 3045                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 1618                                                                         ;
;     -- 3 input functions                    ; 857                                                                          ;
;     -- <=2 input functions                  ; 570                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 2821                                                                         ;
;     -- arithmetic mode                      ; 224                                                                          ;
;                                             ;                                                                              ;
; Total registers                             ; 2349                                                                         ;
;     -- Dedicated logic registers            ; 2349                                                                         ;
;     -- I/O registers                        ; 0                                                                            ;
;                                             ;                                                                              ;
; I/O pins                                    ; 60                                                                           ;
; Total memory bits                           ; 19584                                                                        ;
;                                             ;                                                                              ;
; Embedded Multiplier 9-bit elements          ; 0                                                                            ;
;                                             ;                                                                              ;
; Total PLLs                                  ; 1                                                                            ;
;     -- PLLs                                 ; 1                                                                            ;
;                                             ;                                                                              ;
; Maximum fan-out node                        ; helen:inst|helen_altpll:altpll|helen_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 1981                                                                         ;
; Total fan-out                               ; 20109                                                                        ;
; Average fan-out                             ; 3.54                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------+
; Name                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------+
; helen:inst|helen_flash:flash|altsyncram:the_boot_copier_rom|altsyncram_4841:auto_generated|ALTSYNCRAM                                                                                                                                                                                                ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192 ; helen_flash_boot_rom.hex ;
; helen:inst|helen_jtag_uart_0:jtag_uart_0|helen_jtag_uart_0_scfifo_r:the_helen_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                     ;
; helen:inst|helen_jtag_uart_0:jtag_uart_0|helen_jtag_uart_0_scfifo_w:the_helen_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                     ;
; helen:inst|helen_nios:nios|helen_nios_cpu:cpu|helen_nios_cpu_nios2_oci:the_helen_nios_cpu_nios2_oci|helen_nios_cpu_nios2_ocimem:the_helen_nios_cpu_nios2_ocimem|helen_nios_cpu_ociram_sp_ram_module:helen_nios_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192 ; None                     ;
; helen:inst|helen_nios:nios|helen_nios_cpu:cpu|helen_nios_cpu_register_bank_a_module:helen_nios_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                     ;
; helen:inst|helen_nios:nios|helen_nios_cpu:cpu|helen_nios_cpu_register_bank_b_module:helen_nios_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_o124:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; 128          ; 1            ; 128          ; 1            ; 128  ; None                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+--------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sat Feb 24 20:25:51 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off HELEN -c HELEN --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 33 of its 35 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 2 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 4281 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 40 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 4070 logic cells
    Info (21064): Implemented 145 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 634 megabytes
    Info: Processing ended: Sat Feb 24 20:25:55 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


