## P1_L2_intcheck

文件上传

题目编号 896-336

## 提交要求

用Verilog编写一个有限状态机，串行输入字符，在时钟上升沿的时候串行读入一个字符，判断这些字符组成的字符串是否符合在C语言中定义int变量的语法。这里不考虑定义数组、变量初始化的情况。 在这里，我们需要判断的就是语句是否符合以下语法： int ＜标识符＞ { , ＜标识符＞ } ; 注：标识符中只可以含有大写字母、小写字母、数字和下划线，不能出现其他类型的字符，标识符的第一个字符不能是数字，且**标识符不能为"int"**；用大括号{}括起来的部分表示该部分可以重复0次或若干次。 在int之前、标识符和逗号之间、逗号和标识符之间、标识符和分号之间有零个或若干个空白字符（空格或Tab），int和标识符之间有一个或若干个空白字符。 输入的字符串用分号分隔为若干个语句，这些语句以分号作为结束，如果在时钟上升沿的时候读入的字符是分号，此时若该语句符合定义int变量的语法，状态机输出1，若不符合，状态机输出0。状态机没有读到分号的时候，说明该语句没有读完，此时应当保持状态机的输出为0。

端口定义：

| 信号名  | 方向 |              描述              |
| :-----: | :--: | :----------------------------: |
|   clk   |  I   |            时钟信号            |
|  reset  |  I   |          清除置位信号          |
| in[7:0] |  I   |           输入的字符           |
|   out   |  O   | 是否符合语法，1代表是，0代表否 |

功能定义：

| 序号 | 功能名称 |                           功能描述                           |
| :--: | :------: | :----------------------------------------------------------: |
|  1   | 同步复位 |     当时钟上升沿到来时，如果reset信号有效，状态复位输出0     |
|  2   | 状态转移 | 当时钟上升沿到来时，检测输入的字符in，并根据当前状态和输入进行适当的状态转移 |
|  3   |   输出   |          如果输入的字符串符合语法，输出1，否则输出0          |

样例： 输入的字符串为

```
int  A;int b_1,c; int i,in,intd;int e[2];;int f,int,g;i
```

仿真的波形如下（在isim中，'\0'和'\t'都被显示为下划线）

![p1_intcheck_wave.png](http://cscore.buaa.edu.cn/assets/cscore-image/tianqijian/a00aaa13-d386-4f42-89b0-ad6d02d3ccc6/p1_intcheck_wave.png)

- 必须严格按照模块的端口定义。
- 文件内模块名: intcheck