# 电路设计从入门到弃坑20【触发器与寄存器】

介绍完组合逻辑电路和时序逻辑电路的基础概念，下面几篇博文会仔细介绍常见的数字电路器件

下面几篇博文不会按照传统教材中【逻辑门电路】-【多路选择器】-【编码器译码器】-【加法器】-【触发器】-【计数器】的顺序讲解，而是先从时序逻辑电路中的触发器和寄存器的基本概念开始，



## 触发器Flip-Flop







### 电平触发FF

1. 基本RS触发器

    状态方程：$\overline{S}+\overline{R}Q^n$

    约束方程：$\overline{S}+\overline{R}=1$

    四个信号引脚：

    * S（Set）：置位
    * R（Reset）；复位
    * Q：同相输出
    * $\overline{Q}$：反相输出

    缺点：异步触发，没有同步时钟

2. 时钟RS触发器

    在RS触发器的R、S引脚之间接入与非门

    状态方程：$\overline{S}+\overline{R}Q^n$

    约束方程：$SR=0$

3. D触发器

    在RS触发器的一个引脚上接入非门

    状态方程：$\overline{S}+\overline{R}Q^n$

    约束方程：$SR=0$

4. JK触发器

    将RS触发器的输出端交叉耦合到输入端

    状态方程：$Q^{n+1}=J\overline{Q^{n}}+\overline{K}Q^n$

    约束方程：$SR=0$

5. T触发器

    将JK触发器的J、K引脚连在一起

同步FF都存在**空翻**问题，抗干扰能力较差，因为在时钟高电平期间信号的变化都会导致输出的变化





### 主从触发FF与边沿触发FF

1. 主从RS触发器（Master-Slave RS-FF）

    为了使普通RS触发器仅在每个周期触发一次，可以考虑将高低电平触发改为跳变沿触发

    > 将两个相同的同步RS-FF相连，两个CLK引脚之间加一个非门，这样就使得一个FF工作，另一个FF停止，在时钟跳变前，FF1工作，将外部输入得到的结果暂存；时钟跳变后，FF1停止工作，FF2将之前FF1的输出作为输出进行触发，这就形成了跳变沿之前的信号变化只会改变FF1的结果，而跳变沿前一时刻的FF1结果会被输出到FF2，FF2会在跳变沿后一时刻进行输出——这样跳变沿瞬间的信号传入就会被采集并计算
    
    主从RS触发器可以很有效的避免空翻现象
    
    它的真值表、状态方程和基本RS触发器一样，只不过把采集信号的时间从高/低电平期间改成了边沿时刻

2. 主从JK触发器

   和主从RS触发器同理，主从JK触发器会在边沿触发

   > 一般主从JK触发器的有效边沿为下降沿

3. 主从D触发器




4. 主从T触发器
   
    T-FF是JK-FF中J=K的部分，是JK-FF的特例


主从触发器可以解决电平触发FF的一部分问题，但是会引入“一次变化”问题，这只是一种“伪边沿触发”，通过使用改进的边沿触发FF才能改善电平触发和主从触发FF的问题

5. TTL正边沿D触发器
   
   TTL正边沿触发器基本结构如下所示：



   该触发器相当于结合D触发器和基本RS触发器，将CLK信号作为D触发器的输入，将D触发器输出到基本RS触发器，可以实现真正的时钟边沿触发（在时钟上升沿触发）





