2本計畫除繳交成果報告外，另須繳交以下出國心得報告：
□赴國外出差或研習心得報告
□赴大陸地區出差或研習心得報告
□出席國際學術會議心得報告
□國際合作研究計畫國外研究報告
處理方式：除列管計畫及下列情形者外，得立即公開查詢
□涉及專利或其他智慧財產權，□一年□二年後可公開查詢
中 華 民 國 99 年 07 月 21 日
4一、前言
本計畫的主要目標是研究開發適用於 60-GHz 無線個人區域網路(WPAN)系統下使用的高效能互補
式金氧半(CMOS)壓控振盪器與頻率合成器，並與鎖相迴路技術進行整合，以達成高性能高整合度之毫
米波訊號源電路設計，並同時降頻至 5-GHz 頻段以期與傳統 5-GHz WLAN 通訊系統共存。主要的實現
方法係規劃分別使用射頻互補式金氧半(RF CMOS) 90-nm 製程技術來設計製作 60-GHz 寬頻壓控振盪
器與 WPAN/WLAN 共存系統收發機應用下的頻率合成器。本研究計畫擬以 90-nm RF CMOS 製程為主要
的電路實現技術。在 60-GHz 寬頻壓控振盪器設計中，我們將開發 30-GHz 和 60-GHz 兩種頻帶的振盪
器電路與穩定 60-GHz 訊號源(52 – 59 GHz)的可能架構。同時，我們也將整合倍頻與除頻技術來達到
最佳性能與最低系統功率消耗，並提出一個訊號源的完整解決方案。考量 60-GHz 應用頻帶寬達 7-GHz
的事實，初期我們將鎖定的研發技術是以駐波振盪器為主，結合切換傳輸線長度之技術(類似我們過去
研究主題 – 切換電感的概念)來實現較寬調變頻率設計; 此技術將不同於傳統利用 LC 共振槽壓控振
盪器的電路設計。
我們將同時開發設計 30-GHz 和 60-GHz 三頻段的壓控振盪器電路與 WPAN 系統收發機應用下的頻率合
成器。計畫規劃包括：主要以 30-GHz 和 60-GHz (以 0.9-nm 製程技術為主)寬頻振盪器電路為重心，
同時規畫設計鎖相迴路之電路設計; 開發 push-push 壓控振盪器之技巧將 30-GHz 壓控振盪器倍頻至
60 GHz，與 60-GHz 高速除頻器之設計，並完成 30-GHz 與 60-GHz 寬頻壓控振盪器與相關倍頻/除頻電
路的研製與整合。期能開發 60-GHz 毫米波鎖相迴路技術與壓控振盪器、除頻/倍頻電路與 60-GHz 系統
收發機應用下的頻率合成器，以完成 60-GHz WPAN 與 5-GHz WLAN 通訊系統共存的互補式金氧半毫米波
訊號源之整合。本計畫並在總計畫之規劃下與其它子計畫作整合。
6圖一、Full data rate 傳輸模式之頻帶規範 [4][5]。
圖二、Half data rate 傳輸模式之頻帶規範 [4][5]。
然而，由於近年來 WLAN 技術的進步，使得傳統無線區域網路的傳輸頻寬逐漸向上提升；但隨著
科技的日新月異，消費者對於資料傳輸量的需求不停的攀升，導致原本的 802.11a/b/g 所能提供的傳
輸率已不敷使用，因此 802.11n 的規格需求因應而生。以傳輸速率方面來看，802.11n 可將目前 802.11a/g
的 54Mbps 傳輸速率提升到 108Mbps，甚至可以提升至 500Mbps。這最主要是要歸功於將 MIMO 與
OFDM 技術相結合而產生的 MIMO OFDM 技術；這個技術不僅提高了傳輸的品質也同時使得資料傳輸
量得到了明顯的提升。這種高過目前 WLAN 速度達 10 倍的的技術，可以支援高品質的音頻信號以及
8之中，包括有室外應用(例如：建築物之間點對點無線連結、垂直無線連結、跳頻分散式網路連結…等)
與室內應用(例如：室內影音資料無線傳輸、無線 Gigabit 乙太網路、辦公室會議現場轉播…等)[7]-[8]。
操作頻帶較寬和較短小的天線尺寸是使用毫米波電路的背後動機之一。另外，由於自然界中氧氣與水
分子的吸收效果使得使用毫米波電路的訊號傳遞距離限制在較短的資料傳遞應用中。這是一種天生上
的限制，卻也形成一種天然的資訊保密機制，這代表在稍遠(而非設定的傳輸區間內)即無法接收到訊
號。例如，60-GHz 頻帶訊號在大氣中傳輸每公里約有 10-15dB 之衰減。也正是因為這個特質，使得頻
帶(在空間中)可重覆使用性大幅提高。然而，由於 CMOS 製程中的矽基底(Silicon Substrate)是屬於較高
導電性特質的材料(與 GaAs 等Ⅲ-Ⅴ族半導體基材的絕緣性比較)，所以利用 CMOS 製程來實現電路設
計時，需要額外考量材質的損耗問題[6]。
就 60-GHz 收發機系統的電路設計挑戰而言，除了上述矽基底之損耗外，另外一個重要的因素是
電晶體原件本身的特性。傳統Ⅲ-Ⅴ半導體電晶體元件在微波及毫米波的應用中元件特性尚有絕對的優
勢；但考慮製作成本，則低單價的矽基底半導體製程是不二之選擇。由於雙載子電晶體有較大的操作
截止頻率與較低雜訊(特別是 SiGe 雙載子電晶體)，所以 SiGe 製程受到部分系統廠商的青睞，如 IHP
[9]，STMicroelectronics [10]，Ericsson[11]，及 IBM [12]等。但考慮系統單晶片(System On Chip，SOC)
整合的趨勢，再加上製程技術之進步、低成本的考量之下，選用 CMOS 製程儼然成為一種自然演變的
法則 [13]。
放眼 60-GHz 收發機系統的電路設計於 CMOS 製程技術上實現的挑戰有下列幾點[14]-[17]：
(A)系統架構的選擇：
就成本低複雜度和低功率的損耗的觀點而言，選擇直接轉頻架構，搭配分時多工(Time Division
Multiplexing，TDM)方法是較為理想的解決方案。然而考慮系統晶片整合的設計觀點，直接轉頻架構
在 60-GHz 壓控振盪器的設計上受到 Pulling effect，與產生 DC-offset 的問題干擾[14]。這些負面影響在
實際電路佈局的非對稱狀況下及在 60-GHz 操作頻率下將顯得特別地明顯。採用較低振盪頻率及倍頻的
概念來產生 60-GHz 振盪訊號，可以降低系統對振盪器的 Pulling effect。如何規劃收發機系統架構，實
為整合收發機電路的一個重要課題。
(B)收發機天線設計之考量：
隨著應用的區別，在天線的考慮上是略有差別的。由於 60-GHz 毫米波在空氣中的衰減是較為嚴重
的，根據 Friis 公式得知在相同的環境條件下，使用 60-GHz 頻率的錯誤率約較 5-GHz 高出 21dB 左右。
所以在一般系統的應用考量下，我們考慮使用高增益之方向性天線來作無線連結傳輸。這樣的高增益
10
機會達到 8.3 GHz [23]的調變頻率範圍。然藉由近期的文獻我們可得知，利用駐波震盪器的架構設計
V-band VCO 其頻率可調範圍已經可接近 7 GHz [24]；然而從文獻[25],[26]的研究結果可以得知，製程
漂移對 V-band VCO 的頻漂影響非常顯著，因此若為了確保 VCO 可以正常工作在我們需求的頻帶，其
所能提供的頻率可調範圍可能必須是 7 GHz 的倍數級程度才能確保電路的正常動作，但這樣的設計需
求若要以單一顆壓控震盪器去實現，將會遇到非常大的技術瓶頸。因此如圖四所示，我們將使用三顆
VCO去覆蓋我們整個系統所需的頻帶。從文獻[27]的整理歸納中，以 CMOS 製程製作之振盪器之相位
雜訊在 60-GHz 帶下的表現約在-85dBc/Hz ~ -100dBc/Hz @ 1MHz 左右。然而，就習知之概念，可調變
頻率範圍與相位雜訊是互相折衷之參數；較寬的可調頻率範圍將導致較差的相位雜訊表現。如何獲的
7 GHz 調變頻率範圍並有足夠大之振幅與相位雜訊表現；將是應用於 60-GHz 收發機系統中壓控振盪器
設計之關鍵。我們將利用本實驗室已開發完成的駐波震盪器架構並配合開發中之切換傳輸線的技巧去
設計我們所需的壓控震盪器，以期能達到具有足夠寬的頻率可調範圍(約 3 GHz)的同時也保留一定的相
位雜訊表現。當然，在此計畫中，我們從系統整合觀點來作壓控振幅器設計考量。在計畫的執行中，
我們也會隨著標準之制定而修正壓控振盪器的設計規格。
圖四、本計畫共存系統中本地震盪信號源可能架構示意圖
(F) 輸出功率放大器之設計考量：
嚴格說來，在 60-GHz 頻帶要整合最後一級之功率放大器非常困難[17]。其原因是一般的 CMOS
元件無法提供足夠大的功率輸出。但除非增大操作電壓與操作電流，否則往往無法滿足較大功率輸出
的要求。今考量以 CMOS 來製作整合 WPAN 收發機系統的輸出功率放大器，我們可以考慮採用電路技
巧如 power combing 技巧[28]來克服輸出功率不足的問題 。當然，最後一級的功率放大器輸出規格取
12
圖 B.1 二次降頻接收機架構圖
本研究計畫第一年的執行目標，在開發應用於 60-GHz WPAN 的 CMOS 30-/60-GHz 壓控振盪器電
路。利用 90-nm RF CMOS 製程來實現製作振盪器電路。由於應用頻率高達 7 GHz，我們將評估傳統切
換電感與電容的 LC 壓控振盪器的可行性或利用傳輸線設計駐波振盪器電路來實現。我們並將創新開
發可切換式傳輸線的設計來改善可調變頻率範圍。使用 90-nm RF CMOS 製程主要是可以加速驗證創新
架構的可行性。有效的創意電路架構與設計技巧在經過驗證後，將轉移至 90-nm 製程上。在第一年中，
我們也將利用 90-nm 製程規畫研製相關倍頻/除頻電路與頻率合成器電路。
本研究計畫第二年的執行目標如下。根據本計畫目標在第一年的研發成果驗證並決定後的架構考
量，研發製作相關的鎖相迴路，以產生穩定的局部振盪訊號。同時根據架構，也將設計研製訊號產生
源電路。此訊號產生源電路係撘配 IEEE 802.15.3c 標準下，這個訊號產生源或將類似 UWB 系統中之
訊號產生源[29]-[31]。而我們應用已有的研究成果[32]重新作一個頻譜規劃，可以產生 14 個通道載波
頻率的訊號源電路。本計畫並規畫與其它子計畫研發成果中的收發機前端電路與或被動元件作整合工
作。並若有機會獲得 65-nm RF CMOS 製程資源時，預計將此線路設計轉移至 65-nm 製程。
14
振槽調變之振盪器，利用二次諧波輸出，往往可以得到更高的頻率，但觀察現有的文獻報告中，使用
90-nm CMOS 製程，大約可以得到 131-GHz 的頻率輸出[21]；然而我們要指出來的是採用 push-push 概
念設計之高頻壓控振盪器在 2 倍頻的輸出功率上約為其單倍頻核心電路輸出的 10dB~15dB 之衰減；就
整合應用上要去推動 Mixer 級有實質上的困難度。
使用 1/4 波長駐波共振的壓控振盪器，可見參考文獻 [33]-[37]。嚴格說來這類振盪器有可分為行
進波振盪器[37]和駐波振盪器[33]。利用如圖 B.2 是一的兩傳輸線一端短路，另一端點接上一對交互連
結放大器對，我們可以得到 1/4 波長約略為傳輸線長的振盪頻率。其他奇次項諧振頻率因較高的導線
材質損耗而可忽略。經實驗證明[33]， Standing Wave Oscillator 有較高的 Q 值與較低的向位雜訊特性；
適當地短路傳輸線長，我們預想這技巧將可適用到 60-GHz WPAN 的 CMOS 收發機的整合設計中。文
獻[33]指設計到 15-GHz 的頻率應用。本計畫中我們將利用相同的設計概念設計 30-/60-GHz 的寬頻壓控
振盪器。
圖 B.2 1/4 波長駐波共振的壓控振盪器示意圖
(B) 60-GHz 鎖相迴路[38]-[39] ：
16
實現，難以提供真實的設計經驗。例如，在除 3 電路及整體電路上 I，Q 訊號的產生及平衡都將影響實
際 IC 電路製作後的真實特性。就我們目前的文獻搜尋結果，在文獻[30]中亦提及相關之完整解決方案。
在其中，可切換通道載波頻率的電路仍有很多的設計關鍵技術值得深入探討，例如，除 2 / 除 3 電路、
IQ 產生電路、低功率 SSB-混頻電路，高隔離之(路徑)多工器(path multiplexer)，與四相位振盪器本身，
都是重要關鍵電路。而此研究課題，事實上我們可以借鏡 UWB 在相關的參考文獻[29]-[30] 。我們研
究室亦針對完整產生 14 個通道載波頻率提出ㄧ篇專利[32]，我們已有足夠解決通道載波訊號產生源的
想法與計劃。
18
的介電質 1, rr  的材料上，其特性阻抗 0Z 可近似為：
1836.0
0724.0
0
0
0 735.11)(















H
W
W
H
HZ r
r
r 




假設在最理想化的近似下，波長
)(
111
00 HZf r


 。所以改變高度參數 H，即可改變特性阻抗
0Z ，進而改變波長。雖然在文獻[37]中，亦是利用電晶體開關切換來改變傳輸線之長度，但我們的設
計概念是與文獻[37]是不同的。而此創意架構將在本研究計畫中實際實現於壓控振盪器電路中。我們希
望將我們的技術背景建立在 90-nm RF CMOS 製程中;但我們也希望利用現有的 90-nm 製程來研製及驗
證部分的創意電路，以加速研發速度。
B. 60-GHz 鎖相迴路之電路設計
從已有的文獻資料[12]，[38]-[39]知，基本上，鎖相迴路(PLL)中，最大的挑戰在預除器中除頻電
路的可操作頻率與可除頻率範圍大小。由於考量總計畫下的系統架構選擇，則我們預計在第一次轉頻
的中頻輸出可能落於 1-GHz 到 7-GHz 範圍內。我們預定沿襲文獻[12]與[38]的兩種架構方式，如圖 B.4
(a)和(b) 所示，經過設計評估後(例如，得到可操作頻率或得到可除頻率範圍大小)再決定最後的選擇架
構。另外，當系統規範制定下後，我們也會再審視規範的規格。可能需要的跳頻及鎖定時間，也將同
時一併加量。也許我們需要規劃同時改變 LO1 和 LO2 乃同步跳頻鎖定的架構。
圖 B.4 (a) 30-GHz VCO 鎖相迴路與倍頻器之組合以產生 60-GHz 振盪訊號源之架構示意圖。
20
表 B.1 應用於 WPAN 第二局部振盪訊號(LO2)之頻率規畫表
Sub-bands fundamental Step-1
Mixing
Step-2
Mixing
SUB1 － fLo2-3G －
SUB2 － － fLo2 -3G+0.5G
SUB3 － － fLo2 -1.5G-0.5G
SUB4 － fLo2-1.5G －
SUB5 － － fLo2+1.5G-0.5G
SUB6 － － fLo2 -0.5G
SUB7 fLo2 － －
SUB8 － － fLo2 +0.5G
SUB9 － － fLo2+1.5G-0.5G
SUB10 － fLo2+1.5G －
SUB11 － － fLo2+1.5G+0.5G
SUB12 － － fLo2+3G-0.5G
SUB13 － fLo2+3G －
SUB14 － － fLo2+3G+0.5G
22
B. 毫米波 push-push 壓控振盪器電路設計[48]
(成果發表於 [48] Tzuen-Hsi Huang, Pen-Li You, and Kai-Li Huang, “A 54-GHz push-push VCO with
wide tuning range in 0.18-um CMOS technology,” Microwave and Optical Technology Letters , vol. 52, no.
7, pp.1480-1483, Jul. 2010. 以下英文摘要節錄於[48]。)
The design of a V-band 54-GHz push-push voltage-controlled oscillator (VCO)
with a wide tuning range is presented in this paper. The circuit is fabricated
using 0.18-μm CMOS technology. A new single-turn inductor structure with a
smaller inductance, which can reduce the substrate loss, is adopted for the
oscillator core to have the performances of low phase noise and a wide tuning
range. Besides, a new technique that delivers the output signal from the common
drain of the two-stage buffers has been proposed to enhance the output power.
The VCO core dissipates 8.54 mW from a 2 V supply. The buffer stage consumes
10.11 mW for raising the measured output power level up to -25 dBm. The measured
output phase noise at an offset of 1 MHz from the carrier frequency of 53.0 GHz
is about -94.45 dBc/Hz. This VCO, with a tuning range of 2.68 GHz (4.9%), shows
the tuning-related figure-of-merit FOMT of -170.12 dB.
24
參考文獻
[1] H. S. Momose, E. Morifuji, T. Yoshitomi, T. Ohguro, M. Saito, and H. Iwai, “Cutof frequency and
propagation delay time of 1.5-nm gate oxide CMOS,”IEEE Trans. on Electron Devices, vol. 48, no.6,
pp.1165-1174, June 2001.
[2] 陳福騫，” RF IC 製程技術的發展現況與趨勢探討”，拓墣產業研究所週報，June 30, 2003.
[3] Chris Koh, “The benefits of 60 -GHz Unlicensed Wireless Communications,” white paper, 
http://www.terabeam.com/solutions/whitepapers/benefits-60-GHz.php.
[4] http://www.ieee802.org/15/pub/TG3c.html
[5] WirelessHD specification V1.0
[6] 陳乃塘，”千兆位元高速無線通訊成真-毫米波應用來勢洶洶”，新通訊元件雜誌，pp. 97-105, 2006
年 11 月號。
[7] P. Smulders, “Exploiting the 60 -GHz band for local wireless multimedia access: prospects and future
directions,”IEEE Communications Magazine, pp.140-147, Jan. 2002.
[8] A. Seyedi, TG3c System Requirements, http://www.ieee802.org/15/pub/TG3c.html, System Requirements
-05/353r8.
[9] E. Grass, F. Herzel, M. Piz, and R. Kraemer, “Implementation Aspects of Gbit/s Communication System 
for 60 -GHz Band,” Wireless World Research Forum.
[10] S. Montusclat, F. Gianeselo, D. Gloria, “Silicon ful integrated LNA, Filter and Antenna system byond 
40 -GHz for MMW wireless communication links in advanced CMOS technology,” inIEEE RFIC Symp. Dig.
Papers, Jun. 2006.
[11] Y. Li, H. Jacobsson, B. Hansson, M. Mokhtari, and T. Lewin, “SiGe Analog ICs for Applications up to 60 
-GHz,” in 2000 IEEE 2nd International Conference on Microwave and Millimeter Wave Technology
Proceedings, 2000, pp.20-23.
[12] S. K. Reynolds et al, “A Silicon 60-GHz Receiver and Transmitter Chipset for Broadband
Communications,” IEEE J. Solid-State Circuits, vol.41, no.12, pp.2820-2831, Dec. 2006.
[13] B. Razavi, “A 60-GHz CMOS Receiver Front-End,” IEEE J. Solid-State Circuits, vol.41, no.1, pp.17-22,
Jan. 2006.
[14] J. Laskar, S. Pinel, C-H Lee, S. Sarkar, B. Perumana, J. Papapolymerou, and E. Tentzeris, “Circuit and 
Module Challenges for 60 -GHz Gb/s Radio,” inIEEE Wireless Communications and Applied Computational
Electromagnetics, Apr. 2005, pp.447-450.
[15] K. Kornegay, “60-GHz Radio Design Chalenges,” inIEEE Gallium Arsenide Integrated Circuit (GaAs
IC) Symposium Dig. Paper, 2003, pp.89-92.
[16] P. F. M. Smulders, “60-GHz radio: prospects and future directions,” in Proc. of Symp. IEEE Benelux
Chapter on Communications and Vehicular Technology, 2003, pp.1-8.
[17] C. H. Doan, S. Emami, D. A. Sobel, Ali M. Niknejad, and R. W. Brodersen, “Design Considerationsfor
60 -GHz CMOS Radios,”IEEE Communications Magazine, pp.132-140, Dec. 2004.
[18] A. Natarajan, A. Komijani, and Ali Hajimiri, “A Ful Integrated 24-GHz Phased-Array Transmitter in
CMOS,” IEEE J. Solid-State Circuits, vol. 40, no.12, pp.2502-2514, Dec. 2005.
[19] Y. P. Zhang, M. Sun, and L. H. Guo, “On-Chip Antennas for 60-GHz Radios in Silicon Technology,” 
IEEE Trans. on Electron Devices, vol.52, no.7, pp.1664-1668, July 2005.
26
[39]  W. Winkler, J. Borngraber, B. Heinemann, and F. Herzel, “A fuly integrated BiCMOS PLL for 60 -GHz
Wireless Applications,” inIEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2005, pp.406-407.
[40] G. von Buren, Christian Kromer, Frank Elliger, Alex Huber, Martin Schmatz, and Heinz Jackel, “A 
Combined Dynamic and Static Frequency Divider for a 40-GHz PLL in 80nm CMOS,” in IEEE Int.
Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2006, pp.2462-2471.
[41] Ken Yamamoto and Minoru Fujishima, “70-GHz CMOS Harmonic Injection-Locked Divider,” in IEEE
Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2006, pp.2472–2481.
[42] C.C.Lin and C.K.Wang, “Subharmonic Direct Frequency Synthesizer for Mode-1 MB-OFDM UWB
System,” inSymp. VLSI Circuits, Dig. Papers, Jun. 2005, pp.38-41.
[43] D. Leenaerts, et al., “A SiGe BiCMOS 1ns Fast Hopping Frequency Synthesizer for UWB Radio,” in 
IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2005, pp.202-203.
[44] B. Razavi, et al., “A 0.13um CMOS UWB Transceiver,” in IEEE Int. Solid-State Circuits Conf. Dig.
Tech. Papers, Feb. 2003, pp.216-217.
[45] C.F. Liang and S.I. Liu, “A Fast-Switching Frequency Synthesizer for UWB Applications,” inAsian
Solid-State Circuits Conference, Nov. 2005, pp.197-200.
[46] C. Mishra, et al., “Frequency Planning and Synthesizer Architectures for Multiband OFDM UWB 
Raidos,” IEEE Trans. Microw. Theory Tech., vol. 53, no. 12, Dec. 2005.
[47] Pen-Li You, Kai-Li Huang, and Tzuen-Hsi Huang, “56 GHz CMOS VCO integrated with a switchable
non-uniform differential transmission-line inductor,” in Proc. of European Microwave Conference
(EMC2009), Sept. 29 – Oct. 1 2009, Rome, Italy, pp. 397 – 400.
[48] Tzuen-Hsi Huang, Pen-Li You, and Kai-Li Huang, “A 54-GHz push-push VCO with wide tuning range
in 0.18-um CMOS technology,” Microwave and Optical Technology Letters , vol. 52, no. 7, pp.1480-1483,
Jul. 2010.
[49] Pei-Kang Tsai, Tzuen-Hsi Huang, and Yi-Hsin Pang, “A CMOS 40-GHz divide-by-5 injection-locked
frequency divider,”IET Electronics Letters, vol.46, no.14, pp. , July 2010. (available on line)
28
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限）
學術成就: 開發可切換傳輸線電感並整合於 60GHz 壓控振盪器電路,已完成電路設計下
線製作並完成部份的量測.現正準備論文撰寫中. 部份先期的研究成果已發表一篇國際
會議論文(EuMC2009)及兩篇短篇論文(MOTL 及 IET EL)。
技術創新: 本研究計畫除整合一 60GHz 鎖相迴路外，主要的創新技術在新型可切換傳輸
線電感之設計, 可應用於寬調頻之壓控振盪器設計。
應用價值: 所開發出來的功能方塊電路(包括可切換傳輸線電感，壓控振盪器及除頻器)
皆可應用在 60GHz 毫米波鎖相迴路之設計上。並可應用於 60GHz/5GHz 超寬頻系統頻率
產生器之應用。
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
開發可切換傳輸線電感並整合於毫米波壓控振盪器電路,現正準備論文撰寫中.部份先期
研究成果已完成發表於國際會議論文及 MOTL 期刊. 此外, 也完成毫米波波段除頻電路設計, 
並完成發表於 IET EL 期刊. 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
學術成就: 開發可切換傳輸線電感並整合於 60GHz 壓控振盪器電路,已完成電路設計下線
製作並完成部份的量測.現正準備論文撰寫中. 部份先期的研究成果已發表一篇國際會議
論文(EuMC2009)及兩篇短篇論文(MOTL 及 IET EL)。 
技術創新: 本研究計畫除整合一 60GHz 鎖相迴路外，主要的創新技術在新型可切換傳輸線
電感之設計, 可應用於寬調頻之壓控振盪器設計。 
應用價值: 所開發出來的功能方塊電路(包括可切換傳輸線電感，壓控振盪器及除頻器)皆
可應用在 60GHz 毫米波鎖相迴路之設計上。並可應用於 60GHz/5GHz 超寬頻系統頻率產生
器之應用。 
