TimeQuest Timing Analyzer report for multiplier
Mon Nov 09 21:45:40 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S3'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S0'
 15. Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S1'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S1'
 18. Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S3'
 19. Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S0'
 20. Slow 1200mV 85C Model Recovery: 'clk'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S3'
 38. Slow 1200mV 0C Model Setup: 'clk'
 39. Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S0'
 40. Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S1'
 41. Slow 1200mV 0C Model Hold: 'clk'
 42. Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S1'
 43. Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S3'
 44. Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S0'
 45. Slow 1200mV 0C Model Recovery: 'clk'
 46. Slow 1200mV 0C Model Removal: 'clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S3'
 62. Fast 1200mV 0C Model Setup: 'clk'
 63. Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S1'
 64. Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S0'
 65. Fast 1200mV 0C Model Hold: 'clk'
 66. Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S1'
 67. Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S3'
 68. Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S0'
 69. Fast 1200mV 0C Model Recovery: 'clk'
 70. Fast 1200mV 0C Model Removal: 'clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Signal Integrity Metrics (Slow 1200mv 0c Model)
 88. Signal Integrity Metrics (Slow 1200mv 85c Model)
 89. Signal Integrity Metrics (Fast 1200mv 0c Model)
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; multiplier                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 318.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -2.266 ; -4.248        ;
; clk                        ; -2.137 ; -33.857       ;
; bc:bloco_controle|state.S0 ; -1.726 ; -1.726        ;
; bc:bloco_controle|state.S1 ; -1.719 ; -1.719        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.251 ; -1.534        ;
; bc:bloco_controle|state.S1 ; -0.851 ; -0.851        ;
; bc:bloco_controle|state.S3 ; -0.335 ; -0.356        ;
; bc:bloco_controle|state.S0 ; 1.560  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.044 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.572 ; 0.000                 ;
+-------+-------+-----------------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -33.000       ;
; bc:bloco_controle|state.S1 ; 0.361  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.383  ; 0.000         ;
; bc:bloco_controle|state.S0 ; 0.413  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S3'                                                                                                      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.266 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.432     ; 0.945      ;
; -1.965 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.465     ; 0.615      ;
; -0.499 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.900      ; 1.229      ;
; -0.017 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.903      ; 0.900      ;
; 0.076  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.900      ; 1.154      ;
; 0.553  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.903      ; 0.830      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.137 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.067      ;
; -2.109 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.039      ;
; -2.107 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.040      ;
; -2.104 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.034      ;
; -2.102 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.035      ;
; -2.090 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.023      ;
; -2.088 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.059     ; 3.024      ;
; -2.071 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.004      ;
; -2.039 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.972      ;
; -2.035 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.967      ;
; -2.033 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.968      ;
; -2.031 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.963      ;
; -2.016 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.948      ;
; -1.999 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.931      ;
; -1.998 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.930      ;
; -1.997 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.932      ;
; -1.996 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.931      ;
; -1.982 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.914      ;
; -1.980 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.912      ;
; -1.980 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.915      ;
; -1.976 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.909      ;
; -1.968 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.904      ;
; -1.961 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.893      ;
; -1.933 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.868      ;
; -1.921 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.853      ;
; -1.919 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.851      ;
; -1.917 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.852      ;
; -1.913 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.848      ;
; -1.885 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.817      ;
; -1.884 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.816      ;
; -1.881 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.814      ;
; -1.877 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.812      ;
; -1.863 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.798      ;
; -1.856 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.789      ;
; -1.855 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.788      ;
; -1.848 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.781      ;
; -1.846 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.782      ;
; -1.833 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.765      ;
; -1.831 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.766      ;
; -1.829 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.765      ;
; -1.814 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.746      ;
; -1.813 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.745      ;
; -1.805 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.737      ;
; -1.803 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.735      ;
; -1.795 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.726      ;
; -1.794 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.727      ;
; -1.783 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.719      ;
; -1.774 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.709      ;
; -1.765 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.697      ;
; -1.764 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.696      ;
; -1.763 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.695      ;
; -1.755 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.685      ;
; -1.743 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.675      ;
; -1.738 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.673      ;
; -1.737 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.672      ;
; -1.736 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.667      ;
; -1.734 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.667      ;
; -1.732 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.664      ;
; -1.719 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.651      ;
; -1.711 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.646      ;
; -1.703 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.635      ;
; -1.663 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.596      ;
; -1.662 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.594      ;
; -1.658 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.593      ;
; -1.656 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.588      ;
; -1.653 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.586      ;
; -1.652 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.585      ;
; -1.646 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.578      ;
; -1.628 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.560      ;
; -1.613 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.546      ;
; -1.599 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.531      ;
; -1.598 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.530      ;
; -1.590 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.520      ;
; -1.588 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.518      ;
; -1.588 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.521      ;
; -1.587 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.523      ;
; -1.586 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.518      ;
; -1.582 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.515      ;
; -1.579 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.512      ;
; -1.572 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.507      ;
; -1.562 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.067     ; 2.490      ;
; -1.557 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.489      ;
; -1.555 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.067     ; 2.483      ;
; -1.553 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.484      ;
; -1.537 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.469      ;
; -1.526 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.458      ;
; -1.525 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.460      ;
; -1.524 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.459      ;
; -1.520 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.451      ;
; -1.507 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.439      ;
; -1.492 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.421      ;
; -1.488 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.420      ;
; -1.488 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.419      ;
; -1.487 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.419      ;
; -1.466 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.399      ;
; -1.466 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.398      ;
; -1.457 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.389      ;
; -1.455 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.390      ;
; -1.441 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.374      ;
; -1.429 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.361      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S0'                                                                                           ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.726 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.180     ; 0.655      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'bc:bloco_controle|state.S1'                                                                                                      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.719 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.219     ; 0.615      ;
; 0.426  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.235      ; 0.788      ;
; 1.012  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.235      ; 0.702      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.251 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.332      ; 1.457      ;
; -0.668 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.332      ; 1.540      ;
; -0.120 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.230      ;
; -0.113 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.332      ; 2.595      ;
; -0.050 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.300      ;
; 0.080  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.430      ;
; 0.126  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.230      ;
; 0.127  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.037      ; 2.540      ;
; 0.187  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.037      ; 2.600      ;
; 0.196  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.300      ;
; 0.283  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.633      ;
; 0.326  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.430      ;
; 0.486  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.836      ;
; 0.494  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.332      ; 2.702      ;
; 0.513  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.043      ; 0.713      ;
; 0.529  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.633      ;
; 0.575  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.925      ;
; 0.602  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 1.952      ;
; 0.666  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 2.016      ;
; 0.674  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.174      ; 2.025      ;
; 0.682  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.174      ; 2.033      ;
; 0.693  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 2.043      ;
; 0.701  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.037      ; 2.614      ;
; 0.719  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.170      ; 2.066      ;
; 0.725  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.037      ; 2.638      ;
; 0.732  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.836      ;
; 0.764  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.208     ; 0.713      ;
; 0.776  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 2.126      ;
; 0.778  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.141      ; 2.096      ;
; 0.778  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.141      ; 2.096      ;
; 0.792  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.170      ; 2.139      ;
; 0.812  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.140      ; 2.129      ;
; 0.812  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.140      ; 2.129      ;
; 0.812  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.140      ; 2.129      ;
; 0.821  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.925      ;
; 0.830  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.173      ; 2.180      ;
; 0.836  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.170      ; 2.183      ;
; 0.848  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 1.952      ;
; 0.867  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.884  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.198      ;
; 0.912  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 2.016      ;
; 0.920  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.928      ; 2.025      ;
; 0.928  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.928      ; 2.033      ;
; 0.939  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.250      ;
; 0.939  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 2.043      ;
; 0.942  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.253      ;
; 0.949  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.260      ;
; 0.949  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.260      ;
; 0.949  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.260      ;
; 0.949  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.260      ;
; 0.951  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 2.262      ;
; 0.952  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.267      ;
; 0.952  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.267      ;
; 0.952  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.267      ;
; 0.952  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.267      ;
; 0.965  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.924      ; 2.066      ;
; 0.970  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.285      ;
; 0.971  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.138      ; 2.286      ;
; 0.977  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.503      ;
; 0.980  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.208     ; 0.929      ;
; 0.986  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.300      ;
; 0.987  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.301      ;
; 1.000  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.043      ; 1.200      ;
; 1.009  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.231      ;
; 1.022  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 2.126      ;
; 1.038  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.924      ; 2.139      ;
; 1.054  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.274      ;
; 1.055  ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.275      ;
; 1.061  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.375      ;
; 1.061  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.375      ;
; 1.061  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 2.375      ;
; 1.076  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.296      ;
; 1.076  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.927      ; 2.180      ;
; 1.082  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.924      ; 2.183      ;
; 1.124  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.650      ;
; 1.140  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.666      ;
; 1.166  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.386      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.180  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.805      ; 2.162      ;
; 1.251  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.471      ;
; 1.256  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.779      ;
; 1.273  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.799      ;
; 1.273  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.799      ;
; 1.277  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.800      ;
; 1.283  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.505      ;
; 1.288  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.814      ;
; 1.328  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.548      ;
; 1.365  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.585      ;
; 1.373  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.367      ; 1.897      ;
; 1.381  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.904      ;
; 1.381  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.904      ;
; 1.386  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.367      ; 1.910      ;
; 1.393  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.065      ; 1.615      ;
; 1.425  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.369      ; 1.951      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S1'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.851 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.332      ; 0.680      ;
; -0.268 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.332      ; 0.763      ;
; 1.596  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.070     ; 0.546      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S3'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.335 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.941      ; 0.805      ;
; -0.021 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.937      ; 1.115      ;
; 0.232  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.941      ; 0.872      ;
; 0.551  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.937      ; 1.187      ;
; 1.867  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.341     ; 0.546      ;
; 2.146  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.308     ; 0.858      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'bc:bloco_controle|state.S0'                                                                                           ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.560 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -1.006     ; 0.574      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                   ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
; 0.044 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.024      ; 1.975      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                    ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
; 0.572 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.137      ; 1.886      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[4]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[5]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[6]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[7]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[4]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[5]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[6]|clk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[7]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.223 ; 2.698 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 2.170 ; 2.594 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 0.351 ; 0.514 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 0.321 ; 0.433 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.018 ; 2.432 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 0.452 ; 0.562 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.058 ; 0.242 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 1.937 ; 2.381 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 2.223 ; 2.698 ; Rise       ; clk             ;
; b[*]      ; clk        ; 4.509 ; 4.808 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 4.142 ; 4.676 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 4.509 ; 4.808 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 3.895 ; 4.525 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 4.292 ; 4.743 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 4.001 ; 4.567 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 4.064 ; 4.343 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.620 ; 4.206 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 3.587 ; 4.012 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.666 ; 4.118 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 0.231  ; 0.056  ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.788 ; -2.195 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.051 ; -0.206 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.025 ; -0.129 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.644 ; -2.039 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -0.147 ; -0.251 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.231  ; 0.056  ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.564 ; -1.989 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.791 ; -2.237 ; Rise       ; clk             ;
; b[*]      ; clk        ; -1.314 ; -1.730 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -1.540 ; -1.952 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.861 ; -2.282 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.546 ; -1.958 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.864 ; -2.332 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.810 ; -2.210 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.314 ; -1.730 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.672 ; -2.063 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.846 ; -2.243 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.555 ; -3.003 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.855 ; 4.809 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.633 ; 7.696 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 5.604 ; 5.580 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.633 ; 7.696 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.162 ; 6.132 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 5.381 ; 5.375 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 7.096 ; 7.154 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 5.813 ; 5.785 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 5.355 ; 5.352 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 5.988 ; 5.961 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.654 ; 4.609 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 5.187 ; 5.183 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 5.426 ; 5.402 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.425 ; 7.487 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 5.961 ; 5.931 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 5.211 ; 5.205 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.910 ; 6.968 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 5.626 ; 5.599 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 5.187 ; 5.183 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 5.795 ; 5.767 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 352.49 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -1.982 ; -3.704        ;
; clk                        ; -1.837 ; -27.711       ;
; bc:bloco_controle|state.S0 ; -1.498 ; -1.498        ;
; bc:bloco_controle|state.S1 ; -1.496 ; -1.496        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.161 ; -1.456        ;
; bc:bloco_controle|state.S1 ; -0.775 ; -0.775        ;
; bc:bloco_controle|state.S3 ; -0.300 ; -0.303        ;
; bc:bloco_controle|state.S0 ; 1.469  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.121 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.484 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -33.000       ;
; bc:bloco_controle|state.S3 ; 0.399  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.405  ; 0.000         ;
; bc:bloco_controle|state.S0 ; 0.426  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S3'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.982 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.345     ; 0.842      ;
; -1.722 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.372     ; 0.548      ;
; -0.385 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.805      ; 1.095      ;
; 0.051  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.819      ; 0.803      ;
; 0.158  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.805      ; 1.052      ;
; 0.596  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.819      ; 0.758      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.837 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.773      ;
; -1.785 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.724      ;
; -1.776 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.712      ;
; -1.763 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.705      ;
; -1.754 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.693      ;
; -1.747 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.686      ;
; -1.747 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.686      ;
; -1.746 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.685      ;
; -1.738 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.674      ;
; -1.727 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.666      ;
; -1.685 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.627      ;
; -1.683 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.625      ;
; -1.682 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.621      ;
; -1.678 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.620      ;
; -1.676 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.615      ;
; -1.674 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.613      ;
; -1.669 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.608      ;
; -1.668 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.607      ;
; -1.661 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.600      ;
; -1.661 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.600      ;
; -1.658 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.600      ;
; -1.657 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.599      ;
; -1.648 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.587      ;
; -1.637 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.579      ;
; -1.597 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.536      ;
; -1.592 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.534      ;
; -1.587 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.529      ;
; -1.583 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.522      ;
; -1.580 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.522      ;
; -1.578 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.517      ;
; -1.576 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.515      ;
; -1.573 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.515      ;
; -1.558 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.497      ;
; -1.558 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.497      ;
; -1.555 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.494      ;
; -1.544 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.483      ;
; -1.532 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.474      ;
; -1.530 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.469      ;
; -1.517 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.459      ;
; -1.516 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.458      ;
; -1.508 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.507 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.449      ;
; -1.507 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.446      ;
; -1.507 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.446      ;
; -1.499 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.438      ;
; -1.485 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.424      ;
; -1.485 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.424      ;
; -1.480 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.419      ;
; -1.473 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.412      ;
; -1.473 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.412      ;
; -1.471 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.410      ;
; -1.454 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.396      ;
; -1.452 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.391      ;
; -1.452 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.391      ;
; -1.447 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.389      ;
; -1.441 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.377      ;
; -1.426 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.368      ;
; -1.422 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.361      ;
; -1.415 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.354      ;
; -1.414 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.353      ;
; -1.414 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.353      ;
; -1.411 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.353      ;
; -1.407 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.346      ;
; -1.400 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.339      ;
; -1.356 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.298      ;
; -1.356 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.295      ;
; -1.353 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.292      ;
; -1.348 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.287      ;
; -1.343 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.282      ;
; -1.341 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.280      ;
; -1.338 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.277      ;
; -1.334 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.270      ;
; -1.333 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.269      ;
; -1.322 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.060     ; 2.257      ;
; -1.322 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.261      ;
; -1.316 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.060     ; 2.251      ;
; -1.313 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.312 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.251      ;
; -1.311 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.250      ;
; -1.311 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.250      ;
; -1.289 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.228      ;
; -1.286 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.228      ;
; -1.285 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 2.227      ;
; -1.281 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.220      ;
; -1.260 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.199      ;
; -1.256 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.060     ; 2.191      ;
; -1.250 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.192      ;
; -1.241 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.180      ;
; -1.238 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.180      ;
; -1.229 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.168      ;
; -1.228 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.167      ;
; -1.223 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.165      ;
; -1.221 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.160      ;
; -1.214 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.153      ;
; -1.207 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.146      ;
; -1.204 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.143      ;
; -1.202 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.141      ;
; -1.199 ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.060     ; 2.134      ;
; -1.194 ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.060     ; 2.129      ;
; -1.193 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.132      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S0'                                                                                            ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.498 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.117     ; 0.584      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'bc:bloco_controle|state.S1'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.496 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.146     ; 0.548      ;
; 0.448  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.120      ; 0.705      ;
; 1.021  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.120      ; 0.632      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.161 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.150      ; 1.333      ;
; -0.619 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.150      ; 1.375      ;
; -0.137 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.102      ;
; -0.107 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.150      ; 2.387      ;
; -0.051 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.188      ;
; 0.052  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.291      ;
; 0.089  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.102      ;
; 0.131  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.849      ; 2.324      ;
; 0.175  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.188      ;
; 0.186  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.849      ; 2.379      ;
; 0.217  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.456      ;
; 0.278  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.291      ;
; 0.419  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.150      ; 2.413      ;
; 0.422  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.661      ;
; 0.443  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.456      ;
; 0.459  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.039      ; 0.642      ;
; 0.484  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.723      ;
; 0.515  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.754      ;
; 0.554  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.793      ;
; 0.573  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.812      ;
; 0.584  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.823      ;
; 0.589  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.828      ;
; 0.600  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.072      ; 1.836      ;
; 0.643  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.849      ; 2.336      ;
; 0.648  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.661      ;
; 0.663  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.902      ;
; 0.666  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.048      ; 1.878      ;
; 0.666  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.048      ; 1.878      ;
; 0.699  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.849      ; 2.392      ;
; 0.700  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.072      ; 1.936      ;
; 0.701  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.048      ; 1.913      ;
; 0.701  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.048      ; 1.913      ;
; 0.701  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.048      ; 1.913      ;
; 0.708  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.072      ; 1.944      ;
; 0.710  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.723      ;
; 0.719  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.075      ; 1.958      ;
; 0.722  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.223     ; 0.643      ;
; 0.741  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.754      ;
; 0.780  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.793      ;
; 0.784  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.984      ;
; 0.799  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.812      ;
; 0.810  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.823      ;
; 0.815  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.828      ;
; 0.817  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.015      ;
; 0.826  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.846      ; 1.836      ;
; 0.845  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.040      ;
; 0.845  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.040      ;
; 0.845  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.040      ;
; 0.845  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.040      ;
; 0.857  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.367      ;
; 0.881  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.079      ;
; 0.881  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.079      ;
; 0.881  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.079      ;
; 0.881  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.079      ;
; 0.885  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.080      ;
; 0.887  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.082      ;
; 0.888  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 2.083      ;
; 0.889  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.902      ;
; 0.894  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.092      ;
; 0.895  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.093      ;
; 0.909  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.107      ;
; 0.913  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 2.111      ;
; 0.914  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.045      ; 2.123      ;
; 0.914  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.045      ; 2.123      ;
; 0.914  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.045      ; 2.123      ;
; 0.914  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.039      ; 1.097      ;
; 0.914  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.223     ; 0.835      ;
; 0.917  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.059      ; 1.120      ;
; 0.926  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.846      ; 1.936      ;
; 0.934  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.846      ; 1.944      ;
; 0.945  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.849      ; 1.958      ;
; 0.950  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.150      ;
; 0.952  ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.152      ;
; 0.960  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.470      ;
; 0.967  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.167      ;
; 0.988  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.498      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.046  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.733      ; 1.943      ;
; 1.053  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.253      ;
; 1.094  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.604      ;
; 1.094  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.604      ;
; 1.102  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.609      ;
; 1.104  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.611      ;
; 1.109  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.619      ;
; 1.123  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.323      ;
; 1.160  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.059      ; 1.363      ;
; 1.192  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.699      ;
; 1.193  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.393      ;
; 1.193  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.700      ;
; 1.198  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.705      ;
; 1.207  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.363      ; 1.714      ;
; 1.218  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.418      ;
; 1.241  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.366      ; 1.751      ;
; 1.249  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.059      ; 1.452      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S1'                                                                                                        ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.775 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.207      ; 0.612      ;
; -0.205 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.207      ; 0.682      ;
; 1.484  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.008     ; 0.496      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S3'                                                                                                        ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.300 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.855      ; 0.735      ;
; -0.003 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.840      ; 1.017      ;
; 0.243  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.855      ; 0.778      ;
; 0.539  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.840      ; 1.059      ;
; 1.736  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.260     ; 0.496      ;
; 1.993  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.232     ; 0.781      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'bc:bloco_controle|state.S0'                                                                                            ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.469 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -0.966     ; 0.523      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                    ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
; 0.121 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.932      ; 1.806      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                     ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
; 0.484 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.034      ; 1.682      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[4]|clk              ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[5]|clk              ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[6]|clk              ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[7]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[4]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[5]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[6]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[7]|clk              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.919 ; 2.282 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.874 ; 2.186 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 0.326 ; 0.521 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 0.293 ; 0.434 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.746 ; 2.044 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 0.402 ; 0.562 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.066 ; 0.259 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 1.672 ; 2.006 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 1.919 ; 2.282 ; Rise       ; clk             ;
; b[*]      ; clk        ; 3.999 ; 4.158 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 3.662 ; 4.057 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 3.999 ; 4.158 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 3.433 ; 3.923 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 3.794 ; 4.129 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 3.543 ; 3.967 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 3.596 ; 3.750 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.188 ; 3.639 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 3.165 ; 3.457 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.262 ; 3.570 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 0.194  ; 0.009  ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.537 ; -1.836 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.056 ; -0.243 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.026 ; -0.161 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.416 ; -1.702 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -0.128 ; -0.283 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.194  ; 0.009  ; Rise       ; clk             ;
;  a[6]     ; clk        ; -1.343 ; -1.663 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.540 ; -1.877 ; Rise       ; clk             ;
; b[*]      ; clk        ; -1.104 ; -1.433 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -1.311 ; -1.630 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.613 ; -1.916 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.320 ; -1.636 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.612 ; -1.973 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.565 ; -1.865 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -1.104 ; -1.433 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.445 ; -1.738 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.597 ; -1.896 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.243 ; -2.566 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.342 ; 4.273 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.873 ; 6.836 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 5.029 ; 4.995 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.873 ; 6.836 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 5.547 ; 5.484 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 4.818 ; 4.806 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.361 ; 6.345 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 5.230 ; 5.190 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 4.795 ; 4.789 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 5.385 ; 5.327 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.154 ; 4.088 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 4.634 ; 4.627 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 4.858 ; 4.825 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.674 ; 6.639 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 5.355 ; 5.294 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 4.656 ; 4.643 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.182 ; 6.167 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 5.051 ; 5.012 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 4.634 ; 4.627 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 5.200 ; 5.143 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -0.901 ; -1.637        ;
; clk                        ; -0.759 ; -9.418        ;
; bc:bloco_controle|state.S1 ; -0.606 ; -0.606        ;
; bc:bloco_controle|state.S0 ; -0.596 ; -0.596        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.815 ; -1.259        ;
; bc:bloco_controle|state.S1 ; -0.456 ; -0.456        ;
; bc:bloco_controle|state.S3 ; -0.177 ; -0.204        ;
; bc:bloco_controle|state.S0 ; 0.917  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.453 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.224 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -34.734       ;
; bc:bloco_controle|state.S1 ; 0.394  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.419  ; 0.000         ;
; bc:bloco_controle|state.S0 ; 0.443  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S3'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.901 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -0.879     ; 0.519      ;
; -0.736 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -0.900     ; 0.335      ;
; -0.067 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.491      ; 0.680      ;
; 0.185  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.481      ; 0.499      ;
; 0.503  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.491      ; 0.610      ;
; 0.743  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.481      ; 0.441      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.759 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.708      ;
; -0.753 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.702      ;
; -0.747 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.698      ;
; -0.744 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.695      ;
; -0.741 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.692      ;
; -0.740 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.689      ;
; -0.732 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.725 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.676      ;
; -0.713 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.701 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.654      ;
; -0.694 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.645      ;
; -0.687 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.638      ;
; -0.685 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.636      ;
; -0.677 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.673 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.626      ;
; -0.672 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.625      ;
; -0.669 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.620      ;
; -0.666 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.665 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.618      ;
; -0.658 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.657 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.656 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.644 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.597      ;
; -0.641 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.594      ;
; -0.637 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.635 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.617 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.568      ;
; -0.613 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.566      ;
; -0.607 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.607 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.605 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.558      ;
; -0.605 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.558      ;
; -0.599 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.550      ;
; -0.598 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.597 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.596 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.547      ;
; -0.590 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.543      ;
; -0.585 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.538      ;
; -0.584 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.537      ;
; -0.578 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.529      ;
; -0.578 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.529      ;
; -0.564 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.561 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.512      ;
; -0.559 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.512      ;
; -0.552 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.501      ;
; -0.548 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.545 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.498      ;
; -0.540 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.539 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.537 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.531 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.484      ;
; -0.529 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.480      ;
; -0.525 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.478      ;
; -0.523 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.476      ;
; -0.519 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.517 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.468      ;
; -0.502 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.455      ;
; -0.502 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.453      ;
; -0.499 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.450      ;
; -0.497 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.448      ;
; -0.495 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.446      ;
; -0.494 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.493 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.480 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.431      ;
; -0.473 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.424      ;
; -0.469 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.420      ;
; -0.468 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.419      ;
; -0.463 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.416      ;
; -0.460 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.451 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.400      ;
; -0.449 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.400      ;
; -0.446 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.397      ;
; -0.443 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.396      ;
; -0.439 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.390      ;
; -0.434 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.385      ;
; -0.429 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.427 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.378      ;
; -0.420 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.039     ; 1.368      ;
; -0.419 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.039     ; 1.367      ;
; -0.415 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.368      ;
; -0.415 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.368      ;
; -0.414 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.413 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
; -0.409 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.360      ;
; -0.408 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.359      ;
; -0.398 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.349      ;
; -0.394 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.387 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.338      ;
; -0.379 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.330      ;
; -0.378 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.366 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.039     ; 1.314      ;
; -0.358 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.309      ;
; -0.355 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.308      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S1'                                                                                                       ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.606 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -0.770     ; 0.335      ;
; 0.451  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.664      ; 0.426      ;
; 1.000  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.664      ; 0.377      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'bc:bloco_controle|state.S0'                                                                                            ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.596 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -0.734     ; 0.359      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.815 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.370      ; 0.764      ;
; -0.236 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.370      ; 0.843      ;
; -0.157 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 0.651      ;
; -0.123 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.370      ; 1.456      ;
; -0.117 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 0.691      ;
; -0.047 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 0.761      ;
; -0.027 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 0.651      ;
; 0.013  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 0.691      ;
; 0.028  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.171      ; 1.408      ;
; 0.067  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.171      ; 1.447      ;
; 0.071  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 0.879      ;
; 0.083  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 0.761      ;
; 0.166  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 0.974      ;
; 0.201  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 0.879      ;
; 0.213  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.021      ;
; 0.223  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.031      ;
; 0.249  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.057      ;
; 0.253  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.061      ;
; 0.271  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.079      ;
; 0.271  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.027      ; 0.382      ;
; 0.285  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.702      ; 1.091      ;
; 0.289  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.097      ;
; 0.296  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 0.974      ;
; 0.326  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.702      ; 1.132      ;
; 0.332  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.140      ;
; 0.343  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.021      ;
; 0.353  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.031      ;
; 0.363  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.704      ; 1.171      ;
; 0.373  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.702      ; 1.179      ;
; 0.378  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.683      ; 1.165      ;
; 0.378  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.683      ; 1.165      ;
; 0.379  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.057      ;
; 0.383  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.683      ; 1.170      ;
; 0.383  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.683      ; 1.170      ;
; 0.383  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.683      ; 1.170      ;
; 0.383  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.061      ;
; 0.401  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.079      ;
; 0.415  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.572      ; 1.091      ;
; 0.419  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.097      ;
; 0.446  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.146     ; 0.384      ;
; 0.450  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.247      ;
; 0.452  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.247      ;
; 0.452  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.247      ;
; 0.452  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.247      ;
; 0.452  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.247      ;
; 0.456  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.572      ; 1.132      ;
; 0.462  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.140      ;
; 0.463  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.467  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.264      ;
; 0.467  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.264      ;
; 0.467  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.264      ;
; 0.467  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.264      ;
; 0.474  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.800      ;
; 0.476  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.271      ;
; 0.481  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.276      ;
; 0.483  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.280      ;
; 0.483  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.280      ;
; 0.484  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.691      ; 1.279      ;
; 0.493  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.574      ; 1.171      ;
; 0.500  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.297      ;
; 0.503  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.572      ; 1.179      ;
; 0.505  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.302      ;
; 0.519  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.027      ; 0.630      ;
; 0.527  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.681      ; 1.312      ;
; 0.527  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.681      ; 1.312      ;
; 0.527  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.681      ; 1.312      ;
; 0.530  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.652      ;
; 0.540  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.370      ; 1.619      ;
; 0.566  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.892      ;
; 0.567  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.687      ;
; 0.568  ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.688      ;
; 0.572  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.146     ; 0.510      ;
; 0.576  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.171      ; 1.456      ;
; 0.580  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.589  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.915      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.591  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.510      ; 1.205      ;
; 0.615  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 0.939      ;
; 0.623  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.657  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.983      ;
; 0.657  ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 0.981      ;
; 0.664  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.990      ;
; 0.665  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 0.991      ;
; 0.673  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.171      ; 1.553      ;
; 0.677  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.678  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.800      ;
; 0.710  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 1.034      ;
; 0.715  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.721  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 1.045      ;
; 0.728  ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 1.052      ;
; 0.734  ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.240      ; 1.058      ;
; 0.738  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.242      ; 1.064      ;
; 0.739  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.859      ;
; 0.741  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.863      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S1'                                                                                                        ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.456 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.717      ; 0.366      ;
; 0.091  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.717      ; 0.413      ;
; 0.956  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -0.686     ; 0.290      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S3'                                                                                                        ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.177 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.500      ; 0.428      ;
; -0.027 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.512      ; 0.590      ;
; 0.379  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.500      ; 0.484      ;
; 0.541  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.512      ; 0.658      ;
; 1.098  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -0.828     ; 0.290      ;
; 1.241  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -0.805     ; 0.456      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'bc:bloco_controle|state.S0'                                                                                            ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 0.917 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -0.631     ; 0.306      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                    ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
; 0.453 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.630      ; 1.164      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                     ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
; 0.224 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.693      ; 1.021      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.020  ; 0.204        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; 0.020  ; 0.204        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; 0.020  ; 0.204        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[4]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[5]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[6]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[7]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[4]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[5]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[6]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[7]|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.578  ; 0.794        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; 0.578  ; 0.794        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; 0.578  ; 0.794        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|q        ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|dataa          ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|q        ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datac   ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|q        ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|dataa   ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.267 ; 1.889 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.225 ; 1.826 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 0.219 ; 0.508 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 0.225 ; 0.512 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.142 ; 1.740 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 0.294 ; 0.588 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.041 ; 0.353 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 1.101 ; 1.700 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 1.267 ; 1.889 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.512 ; 3.084 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.316 ; 2.999 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.512 ; 3.084 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.163 ; 2.900 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.387 ; 3.049 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 2.202 ; 2.944 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 2.239 ; 2.790 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 2.005 ; 2.753 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 1.986 ; 2.642 ; Rise       ; clk             ;
; inicio    ; clk        ; 2.038 ; 2.751 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 0.118  ; -0.188 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.015 ; -1.599 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.052 ; -0.337 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.057 ; -0.342 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -0.934 ; -1.516 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -0.125 ; -0.414 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.118  ; -0.188 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -0.896 ; -1.478 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.027 ; -1.629 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.749 ; -1.299 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.871 ; -1.438 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.044 ; -1.641 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.872 ; -1.440 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.057 ; -1.677 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.013 ; -1.597 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -0.749 ; -1.299 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -0.952 ; -1.542 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.034 ; -1.626 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.433 ; -2.088 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.848 ; 2.904 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 4.636 ; 4.796 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.280 ; 3.331 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 4.636 ; 4.796 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.593 ; 3.692 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.164 ; 3.205 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 4.338 ; 4.453 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.406 ; 3.475 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.152 ; 3.196 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.498 ; 3.564 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.731 ; 2.785 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.052 ; 3.095 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.175 ; 3.224 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 4.514 ; 4.670 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.476 ; 3.571 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.065 ; 3.104 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 4.229 ; 4.342 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.296 ; 3.363 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.052 ; 3.095 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.384 ; 3.448 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -2.266  ; -1.251 ; 0.044    ; 0.224   ; -3.000              ;
;  bc:bloco_controle|state.S0 ; -1.726  ; 0.917  ; N/A      ; N/A     ; 0.413               ;
;  bc:bloco_controle|state.S1 ; -1.719  ; -0.851 ; N/A      ; N/A     ; 0.361               ;
;  bc:bloco_controle|state.S3 ; -2.266  ; -0.335 ; N/A      ; N/A     ; 0.383               ;
;  clk                        ; -2.137  ; -1.251 ; 0.044    ; 0.224   ; -3.000              ;
; Design-wide TNS             ; -41.55  ; -2.741 ; 0.0      ; 0.0     ; -34.734             ;
;  bc:bloco_controle|state.S0 ; -1.726  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -1.719  ; -0.851 ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -4.248  ; -0.356 ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -33.857 ; -1.534 ; 0.000    ; 0.000   ; -34.734             ;
+-----------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.223 ; 2.698 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 2.170 ; 2.594 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 0.351 ; 0.521 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 0.321 ; 0.512 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.018 ; 2.432 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 0.452 ; 0.588 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.066 ; 0.353 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 1.937 ; 2.381 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 2.223 ; 2.698 ; Rise       ; clk             ;
; b[*]      ; clk        ; 4.509 ; 4.808 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 4.142 ; 4.676 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 4.509 ; 4.808 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 3.895 ; 4.525 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 4.292 ; 4.743 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 4.001 ; 4.567 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 4.064 ; 4.343 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.620 ; 4.206 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 3.587 ; 4.012 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.666 ; 4.118 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; 0.231  ; 0.056  ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.015 ; -1.599 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.051 ; -0.206 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.025 ; -0.129 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -0.934 ; -1.516 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -0.125 ; -0.251 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 0.231  ; 0.056  ; Rise       ; clk             ;
;  a[6]     ; clk        ; -0.896 ; -1.478 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.027 ; -1.629 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.749 ; -1.299 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.871 ; -1.438 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.044 ; -1.641 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.872 ; -1.440 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.057 ; -1.677 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.013 ; -1.597 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -0.749 ; -1.299 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -0.952 ; -1.542 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.034 ; -1.626 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.433 ; -2.088 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.855 ; 4.809 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.633 ; 7.696 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 5.604 ; 5.580 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 7.633 ; 7.696 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.162 ; 6.132 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 5.381 ; 5.375 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 7.096 ; 7.154 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 5.813 ; 5.785 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 5.355 ; 5.352 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 5.988 ; 5.961 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.731 ; 2.785 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.052 ; 3.095 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.175 ; 3.224 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 4.514 ; 4.670 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.476 ; 3.571 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.065 ; 3.104 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 4.229 ; 4.342 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.296 ; 3.363 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.052 ; 3.095 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.384 ; 3.448 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pronto        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saida[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inicio                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pronto        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Nov 09 21:45:37 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.266        -4.248 bc:bloco_controle|state.S3 
    Info (332119):    -2.137       -33.857 clk 
    Info (332119):    -1.726        -1.726 bc:bloco_controle|state.S0 
    Info (332119):    -1.719        -1.719 bc:bloco_controle|state.S1 
Info (332146): Worst-case hold slack is -1.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.251        -1.534 clk 
    Info (332119):    -0.851        -0.851 bc:bloco_controle|state.S1 
    Info (332119):    -0.335        -0.356 bc:bloco_controle|state.S3 
    Info (332119):     1.560         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.044         0.000 clk 
Info (332146): Worst-case removal slack is 0.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.572         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 clk 
    Info (332119):     0.361         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.383         0.000 bc:bloco_controle|state.S3 
    Info (332119):     0.413         0.000 bc:bloco_controle|state.S0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.982        -3.704 bc:bloco_controle|state.S3 
    Info (332119):    -1.837       -27.711 clk 
    Info (332119):    -1.498        -1.498 bc:bloco_controle|state.S0 
    Info (332119):    -1.496        -1.496 bc:bloco_controle|state.S1 
Info (332146): Worst-case hold slack is -1.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.161        -1.456 clk 
    Info (332119):    -0.775        -0.775 bc:bloco_controle|state.S1 
    Info (332119):    -0.300        -0.303 bc:bloco_controle|state.S3 
    Info (332119):     1.469         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.121         0.000 clk 
Info (332146): Worst-case removal slack is 0.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.484         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 clk 
    Info (332119):     0.399         0.000 bc:bloco_controle|state.S3 
    Info (332119):     0.405         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.426         0.000 bc:bloco_controle|state.S0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.901        -1.637 bc:bloco_controle|state.S3 
    Info (332119):    -0.759        -9.418 clk 
    Info (332119):    -0.606        -0.606 bc:bloco_controle|state.S1 
    Info (332119):    -0.596        -0.596 bc:bloco_controle|state.S0 
Info (332146): Worst-case hold slack is -0.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.815        -1.259 clk 
    Info (332119):    -0.456        -0.456 bc:bloco_controle|state.S1 
    Info (332119):    -0.177        -0.204 bc:bloco_controle|state.S3 
    Info (332119):     0.917         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk 
Info (332146): Worst-case removal slack is 0.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.224         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.734 clk 
    Info (332119):     0.394         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.419         0.000 bc:bloco_controle|state.S3 
    Info (332119):     0.443         0.000 bc:bloco_controle|state.S0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Mon Nov 09 21:45:40 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


