----------------
; Command Info ;
----------------
Report Timing: Found 70 setup paths (70 violated).  Worst case slack is -6.475 

Tcl Command:
    report_timing -setup -show_routing -multi_corner -file /home/jmeijers/Documents/apex2 -panel_name {Setup: CLK_ibrahim} -from_clock [get_clocks { CLK_ibrahim }] -to_clock [get_clocks { CLK_ibrahim }] -npaths 70 -detail path_only

Options:
    -from_clock [get_clocks { CLK_ibrahim }] 
    -to_clock [get_clocks { CLK_ibrahim }] 
    -setup 
    -npaths 70 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: CLK_ibrahim} 
    -file {/home/jmeijers/Documents/apex2} 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+-------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                            ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -6.475 ; i_2_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.398      ;
; -6.388 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.303      ;
; -6.386 ; i_7_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.301      ;
; -6.384 ; i_32_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.297      ;
; -6.373 ; i_28_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.294      ;
; -6.347 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.262      ;
; -6.344 ; i_2_      ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.076     ; 7.266      ;
; -6.335 ; i_19_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.251      ;
; -6.332 ; i_5_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.255      ;
; -6.294 ; i_28_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.215      ;
; -6.283 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.204      ;
; -6.264 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.179      ;
; -6.263 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.178      ;
; -6.258 ; i_31_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.181      ;
; -6.257 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.172      ;
; -6.251 ; i_16_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.087     ; 7.162      ;
; -6.249 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.164      ;
; -6.245 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.160      ;
; -6.234 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.149      ;
; -6.231 ; i_11_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.147      ;
; -6.215 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.136      ;
; -6.213 ; i_26_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.126      ;
; -6.210 ; i_9_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.084     ; 7.124      ;
; -6.204 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.119      ;
; -6.203 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.124      ;
; -6.201 ; i_5_      ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.076     ; 7.123      ;
; -6.199 ; i_9_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.084     ; 7.113      ;
; -6.192 ; i_26_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.105      ;
; -6.190 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.105      ;
; -6.182 ; i_24_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.089     ; 7.091      ;
; -6.173 ; i_26_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.086      ;
; -6.172 ; i_31_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.095      ;
; -6.162 ; i_27_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.089     ; 7.071      ;
; -6.160 ; i_4_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.083      ;
; -6.159 ; i_16_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.087     ; 7.070      ;
; -6.151 ; i_28_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.064      ;
; -6.147 ; i_30_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.060      ;
; -6.146 ; i_17_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.063      ;
; -6.146 ; i_6_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.069      ;
; -6.140 ; i_26_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.053      ;
; -6.136 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.051      ;
; -6.135 ; i_17_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.052      ;
; -6.128 ; i_17_     ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.044      ;
; -6.127 ; i_24_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.089     ; 7.036      ;
; -6.124 ; i_24_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.089     ; 7.033      ;
; -6.121 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.036      ;
; -6.121 ; i_3_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.037      ;
; -6.120 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.035      ;
; -6.119 ; i_28_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.032      ;
; -6.119 ; i_26_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.032      ;
; -6.118 ; i_32_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.039      ;
; -6.117 ; i_35_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.032      ;
; -6.115 ; i_27_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.032      ;
; -6.115 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.030      ;
; -6.114 ; i_17_     ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.030      ;
; -6.114 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.029      ;
; -6.113 ; i_9_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.084     ; 7.027      ;
; -6.112 ; i_8_      ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.033      ;
; -6.107 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.028      ;
; -6.107 ; i_9_      ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.028      ;
; -6.105 ; i_23_     ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.021      ;
; -6.105 ; i_5_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.028      ;
; -6.103 ; i_31_     ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.076     ; 7.025      ;
; -6.102 ; i_19_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.018      ;
; -6.099 ; i_28_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.012      ;
; -6.099 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.014      ;
; -6.096 ; i_27_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.013      ;
; -6.095 ; i_27_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.012      ;
; -6.094 ; i_23_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.081     ; 7.011      ;
; -6.089 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.010      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -6.475 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.483            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.475 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.398  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.421       ; 33         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.744       ; 64         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.483   ; 7.398   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000 ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121 ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280 ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425 ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.494  ;   0.205 ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.709  ;   0.215 ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.988  ;   0.279 ;    ; RE   ; 1      ; C4_X48_Y35_N0_I4                  ; V_SEG4              ;
;   5.353  ;   0.365 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I5  ; LAB_LINE            ;
;   5.354  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datac       ;
;   5.635  ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.668  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.929  ;   0.261 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.929  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.279  ;   0.350 ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.331  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.435  ;   0.104 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.748  ;   0.313 ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   7.077  ;   0.329 ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.408  ;   0.331 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.408  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.563  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.586  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.664  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.975  ;   0.311 ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.292  ;   0.317 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.292  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.579  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.603  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.678  ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.977  ;   0.299 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.325  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.325  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.743  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.770  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.978  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.978  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.396 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.396 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.396 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.483 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -6.388 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.388            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.388 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.303  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.623       ; 36         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.451       ; 61         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.388   ; 7.303    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.632  ;   0.259  ;    ; RE   ; 1      ; R4_X48_Y34_N0_I14                 ; H_SEG4              ;
;   5.944  ;   0.312  ;    ; RE   ; 1      ; C4_X48_Y30_N0_I22                 ; V_SEG4              ;
;   6.200  ;   0.256  ;    ; RE   ; 1      ; R4_X45_Y32_N0_I30                 ; H_SEG4              ;
;   6.439  ;   0.239  ;    ; RE   ; 1      ; R4_X41_Y32_N0_I31                 ; H_SEG4              ;
;   6.751  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I13 ; LAB_LINE            ;
;   6.749  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datad      ;
;   6.904  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.931  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   7.140  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   7.140  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.537  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.564  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.772  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.772  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.190  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.217  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.396  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.574  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.659  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.887  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.232  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.231  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.649  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.676  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.883  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.883  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.301 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.301 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.301 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.388 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -6.386 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_7_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.386            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.386 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.301  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.859       ; 39         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.211       ; 58         ; 0.000  ; 0.339 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.386   ; 7.301    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N29                    ; i_7_                ;
;   3.317  ;   0.000  ; RR ; CELL ; 50     ; FF_X42_Y34_N29                    ; i_7_|q              ;
;   3.406  ;   0.089  ;    ; RE   ; 2      ; FF_X42_Y34_N29                    ; CUDA_FF             ;
;   3.513  ;   0.107  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y34_N0_I28          ; LE_BUFFER           ;
;   3.738  ;   0.225  ;    ; RE   ; 2      ; R4_X42_Y34_N0_I15                 ; H_SEG4              ;
;   4.070  ;   0.332  ;    ; RE   ; 2      ; C4_X42_Y30_N0_I23                 ; V_SEG4              ;
;   4.389  ;   0.319  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I34 ; LAB_LINE            ;
;   4.389  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y33_N22                ; wire77|dataa        ;
;   4.806  ;   0.417  ; RR ; CELL ; 6      ; LCCOMB_X43_Y33_N22                ; wire77|combout      ;
;   4.857  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y33_N22                ; CUDA_LCELL_COMB     ;
;   4.961  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I22          ; LE_BUFFER           ;
;   5.265  ;   0.304  ;    ; RE   ; 2      ; C4_X42_Y29_N0_I19                 ; V_SEG4              ;
;   5.519  ;   0.254  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I26                 ; H_SEG4              ;
;   5.858  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I9  ; LAB_LINE            ;
;   5.857  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|datad      ;
;   5.996  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|combout    ;
;   6.015  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N26                ; CUDA_LCELL_COMB     ;
;   6.229  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I13         ; LOCAL_LINE          ;
;   6.229  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|datac      ;
;   6.509  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|combout    ;
;   6.528  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N22                ; CUDA_LCELL_COMB     ;
;   6.743  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I11         ; LOCAL_LINE          ;
;   6.743  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|datac      ;
;   7.024  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|combout    ;
;   7.043  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N14                ; CUDA_LCELL_COMB     ;
;   7.294  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I7          ; LOCAL_LINE          ;
;   7.294  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datab      ;
;   7.698  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.712  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.780  ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.962  ;   0.182  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.271  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.271  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.396  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.415  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.668  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.668  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   9.093  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   9.112  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.329  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.329  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.609  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.628  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.878  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.878  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.282 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.282 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.282 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.386 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -6.384 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_32_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.384            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.384 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.548       ; 35         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.518       ; 62         ; 0.000  ; 0.475 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.384   ; 7.297    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N27                    ; i_32_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 72     ; FF_X42_Y35_N27                    ; i_32_|q             ;
;   3.408  ;   0.089  ;    ; RE   ; 2      ; FF_X42_Y35_N27                    ; CUDA_FF             ;
;   3.513  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I26          ; LE_BUFFER           ;
;   3.793  ;   0.280  ;    ; RE   ; 8      ; R4_X38_Y35_N0_I31                 ; H_SEG4              ;
;   4.080  ;   0.287  ;    ; RE   ; 1      ; R4_X34_Y35_N0_I32                 ; H_SEG4              ;
;   4.428  ;   0.348  ;    ; RE   ; 1      ; C4_X36_Y31_N0_I23                 ; V_SEG4              ;
;   4.768  ;   0.340  ;    ; RE   ; 2      ; R4_X37_Y33_N0_I13                 ; H_SEG4              ;
;   5.083  ;   0.315  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y33_N0_I12 ; LAB_LINE            ;
;   5.083  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N16                ; n_n1422~0|datad     ;
;   5.222  ;   0.139  ; RF ; CELL ; 7      ; LCCOMB_X39_Y33_N16                ; n_n1422~0|combout   ;
;   5.252  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y33_N16                ; CUDA_LCELL_COMB     ;
;   5.358  ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y33_N0_I17          ; LE_BUFFER           ;
;   5.612  ;   0.254  ;    ; RE   ; 1      ; C4_X39_Y29_N0_I18                 ; V_SEG4              ;
;   6.087  ;   0.475  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y32_N0_I2  ; LAB_LINE            ;
;   6.086  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y32_N20                ; o_2_~218|dataa      ;
;   6.454  ;   0.368  ; FF ; CELL ; 1      ; LCCOMB_X39_Y32_N20                ; o_2_~218|combout    ;
;   6.470  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X39_Y32_N20                ; CUDA_LCELL_COMB     ;
;   6.547  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y32_N0_I21          ; LE_BUFFER           ;
;   6.901  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I24 ; LAB_LINE            ;
;   6.901  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N14                ; o_2_~219|datab      ;
;   7.326  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N14                ; o_2_~219|combout    ;
;   7.345  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N14                ; CUDA_LCELL_COMB     ;
;   7.560  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I7          ; LOCAL_LINE          ;
;   7.560  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datac      ;
;   7.840  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.859  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.119  ;   0.260  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.119  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.543  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.557  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.638  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.824  ;   0.186  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.203  ;   0.379  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.203  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.607  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.626  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.876  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.876  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.280 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.280 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.280 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.384 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -6.373 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.381            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.373 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.294  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.470       ; 34         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.593       ; 63         ; 0.000  ; 0.391 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.381   ; 7.294    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.811  ;   0.371  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.811  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N8                 ; n_n1288|dataa       ;
;   4.235  ;   0.424  ; FF ; CELL ; 9      ; LCCOMB_X42_Y35_N8                 ; n_n1288|combout     ;
;   4.251  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.335  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y35_N0_I9           ; LE_BUFFER           ;
;   4.543  ;   0.208  ;    ; RE   ; 3      ; R4_X42_Y35_N0_I3                  ; H_SEG4              ;
;   4.812  ;   0.269  ;    ; RE   ; 3      ; R4_X46_Y35_N0_I16                 ; H_SEG4              ;
;   5.203  ;   0.391  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I31 ; LAB_LINE            ;
;   5.202  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datab       ;
;   5.533  ;   0.331  ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.566  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.827  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.827  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.177  ;   0.350  ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.229  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.333  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.646  ;   0.313  ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.975  ;   0.329  ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.306  ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.306  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.461  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.484  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.562  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.873  ;   0.311  ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.190  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.190  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.477  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.501  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.576  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.875  ;   0.299  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.223  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.223  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.641  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.668  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.876  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.876  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.294 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.294 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.294 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.381 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -6.347 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.347            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.347 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.262  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.408       ; 33         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.622       ; 64         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.347   ; 7.262    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.587  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.587  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.848  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.886  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.981  ;   0.095  ;    ; RE   ; 2      ; LE_BUFFER_X43_Y34_N0_I25          ; LE_BUFFER           ;
;   5.291  ;   0.310  ;    ; RE   ; 2      ; C4_X43_Y30_N0_I21                 ; V_SEG4              ;
;   5.622  ;   0.331  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I21                 ; V_SEG4              ;
;   5.860  ;   0.238  ;    ; RE   ; 1      ; R4_X44_Y29_N0_I1                  ; H_SEG4              ;
;   6.192  ;   0.332  ;    ; RE   ; 1      ; C4_X45_Y30_N0_I1                  ; V_SEG4              ;
;   6.538  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y31_N0_I3  ; LAB_LINE            ;
;   6.539  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|dataa      ;
;   6.896  ;   0.357  ; RR ; CELL ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|combout    ;
;   6.919  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X45_Y31_N0                 ; CUDA_LCELL_COMB     ;
;   6.992  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y31_N0_I0           ; LE_BUFFER           ;
;   7.281  ;   0.289  ;    ; RE   ; 1      ; C4_X45_Y32_N0_I0                  ; V_SEG4              ;
;   7.524  ;   0.243  ;    ; RE   ; 1      ; R4_X42_Y32_N0_I33                 ; H_SEG4              ;
;   7.833  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y32_N0_I36 ; LAB_LINE            ;
;   7.832  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|datac      ;
;   8.119  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|combout    ;
;   8.146  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N26                ; CUDA_LCELL_COMB     ;
;   8.321  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y32_N0_I13         ; LOCAL_LINE          ;
;   8.321  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|datac      ;
;   8.608  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|combout    ;
;   8.631  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N20                ; CUDA_LCELL_COMB     ;
;   8.710  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y32_N0_I20          ; LE_BUFFER           ;
;   9.004  ;   0.294  ;    ; RE   ; 1      ; C4_X41_Y28_N0_I19                 ; V_SEG4              ;
;   9.320  ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I0  ; LAB_LINE            ;
;   9.320  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datac      ;
;   9.607  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.634  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.843  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.843  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.260 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.260 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.260 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.347 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -6.344 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.351            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.344 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.266  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.594       ; 36         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.444       ; 61         ; 0.000  ; 0.360 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.351   ; 7.266    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.494  ;   0.205  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.708  ;   0.214  ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   5.068  ;   0.360  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y34_N0_I18 ; LAB_LINE            ;
;   5.068  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y34_N22                ; wire206~0|dataa     ;
;   5.474  ;   0.406  ; FR ; CELL ; 4      ; LCCOMB_X48_Y34_N22                ; wire206~0|combout   ;
;   5.511  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X48_Y34_N22                ; CUDA_LCELL_COMB     ;
;   5.606  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y34_N0_I22          ; LE_BUFFER           ;
;   5.909  ;   0.303  ;    ; RE   ; 2      ; C4_X47_Y30_N0_I19                 ; V_SEG4              ;
;   6.222  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y32_N0_I30 ; LAB_LINE            ;
;   6.221  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|datac       ;
;   6.491  ;   0.270  ; RF ; CELL ; 2      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|combout     ;
;   6.521  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X48_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   6.610  ;   0.089  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y32_N0_I9           ; LE_BUFFER           ;
;   6.861  ;   0.251  ;    ; RE   ; 1      ; C4_X47_Y33_N0_I3                  ; V_SEG4              ;
;   7.146  ;   0.285  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I20                 ; H_SEG4              ;
;   7.484  ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I31 ; LAB_LINE            ;
;   7.482  ;   -0.002 ; FF ; IC   ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|datac      ;
;   7.742  ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|combout    ;
;   7.769  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N16                ; CUDA_LCELL_COMB     ;
;   7.947  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I8          ; LOCAL_LINE          ;
;   7.947  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|datad      ;
;   8.102  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|combout    ;
;   8.129  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N2                 ; CUDA_LCELL_COMB     ;
;   8.305  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I1          ; LOCAL_LINE          ;
;   8.305  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|datad      ;
;   8.460  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|combout    ;
;   8.483  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N8                 ; CUDA_LCELL_COMB     ;
;   8.565  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I8           ; LE_BUFFER           ;
;   8.875  ;   0.310  ;    ; RE   ; 1      ; C4_X46_Y32_N0_I15                 ; V_SEG4              ;
;   9.192  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I32 ; LAB_LINE            ;
;   9.191  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datab      ;
;   9.609  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.636  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.846  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.846  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.264 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.264 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.264 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.351 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -6.335 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_19_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.335            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.335 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.251  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084 ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.637       ; 36         ; 0.000 ; 0.404 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.381       ; 60         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084   ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.335   ; 7.251   ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232 ;    ; uTco ; 1      ; FF_X43_Y31_N7                     ; i_19_               ;
;   3.316  ;   0.000 ; FF ; CELL ; 15     ; FF_X43_Y31_N7                     ; i_19_|q             ;
;   3.432  ;   0.116 ;    ; RE   ; 2      ; FF_X43_Y31_N7                     ; CUDA_FF             ;
;   3.531  ;   0.099 ;    ; RE   ; 3      ; LE_BUFFER_X43_Y31_N0_I6           ; LE_BUFFER           ;
;   3.732  ;   0.201 ;    ; RE   ; 3      ; R4_X40_Y31_N0_I19                 ; H_SEG4              ;
;   4.021  ;   0.289 ;    ; RE   ; 1      ; C4_X41_Y27_N0_I13                 ; V_SEG4              ;
;   4.333  ;   0.312 ;    ; RE   ; 1      ; C4_X41_Y30_N0_I0                  ; V_SEG4              ;
;   4.620  ;   0.287 ;    ; RE   ; 1      ; R4_X38_Y33_N0_I20                 ; H_SEG4              ;
;   5.014  ;   0.394 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I2  ; LAB_LINE            ;
;   5.015  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N6                 ; n_n998~0|dataa      ;
;   5.419  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X39_Y33_N6                 ; n_n998~0|combout    ;
;   5.452  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X39_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   5.722  ;   0.270 ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y33_N0_I3          ; LOCAL_LINE          ;
;   5.722  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|dataa      ;
;   6.076  ;   0.354 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|combout    ;
;   6.095  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N26                ; CUDA_LCELL_COMB     ;
;   6.308  ;   0.213 ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y33_N0_I13         ; LOCAL_LINE          ;
;   6.308  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|datac      ;
;   6.589  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|combout    ;
;   6.605  ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N28                ; CUDA_LCELL_COMB     ;
;   6.683  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I29          ; LE_BUFFER           ;
;   6.930  ;   0.247 ;    ; RE   ; 1      ; C4_X39_Y29_N0_I23                 ; V_SEG4              ;
;   7.338  ;   0.408 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I16 ; LAB_LINE            ;
;   7.338  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|datad      ;
;   7.463  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|combout    ;
;   7.482  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   7.696  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I4          ; LOCAL_LINE          ;
;   7.696  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|datac      ;
;   7.977  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|combout    ;
;   7.996  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N4                 ; CUDA_LCELL_COMB     ;
;   8.214  ;   0.218 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I2          ; LOCAL_LINE          ;
;   8.214  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datac      ;
;   8.494  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.508  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.589  ;   0.081 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.775  ;   0.186 ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.154  ;   0.379 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.154  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.558  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.577  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.827  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.827  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.231 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.231 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.231 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.335 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -6.332 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.340            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.332 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.255  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.276       ; 31         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.746       ; 65         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.340   ; 7.255   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000 ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121 ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282 ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280 ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.351  ;   0.205 ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.566  ;   0.215 ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.845  ;   0.279 ;    ; RE   ; 1      ; C4_X48_Y35_N0_I4                  ; V_SEG4              ;
;   5.210  ;   0.365 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I5  ; LAB_LINE            ;
;   5.211  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datac       ;
;   5.492  ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.525  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.786  ;   0.261 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.786  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.136  ;   0.350 ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.188  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.292  ;   0.104 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.605  ;   0.313 ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.934  ;   0.329 ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.265  ;   0.331 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.265  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.420  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.443  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.521  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.832  ;   0.311 ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.149  ;   0.317 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.149  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.436  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.460  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.535  ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.834  ;   0.299 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.182  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.182  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.600  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.627  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.835  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.835  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.253 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.253 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.253 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.340 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -6.294 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.302            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.294 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.215  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.412       ; 33         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.572       ; 63         ; 0.000  ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.302   ; 7.215    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.812  ;   0.372  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.812  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N26                ; n_n1425|dataa       ;
;   4.216  ;   0.404  ; FF ; CELL ; 10     ; LCCOMB_X42_Y35_N26                ; n_n1425|combout     ;
;   4.232  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N26                ; CUDA_LCELL_COMB     ;
;   4.318  ;   0.086  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y35_N0_I27          ; LE_BUFFER           ;
;   4.512  ;   0.194  ;    ; RE   ; 1      ; R4_X39_Y35_N0_I29                 ; H_SEG4              ;
;   4.808  ;   0.296  ;    ; RE   ; 4      ; C4_X40_Y31_N0_I21                 ; V_SEG4              ;
;   5.201  ;   0.393  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y33_N0_I15 ; LAB_LINE            ;
;   5.200  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|datac     ;
;   5.461  ;   0.261  ; FR ; CELL ; 2      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|combout   ;
;   5.498  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y33_N16                ; CUDA_LCELL_COMB     ;
;   5.583  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y33_N0_I16          ; LE_BUFFER           ;
;   5.808  ;   0.225  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I6                  ; H_SEG4              ;
;   6.064  ;   0.256  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I5                  ; H_SEG4              ;
;   6.418  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I19 ; LAB_LINE            ;
;   6.418  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|dataa     ;
;   6.801  ;   0.383  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.828  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   7.003  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   7.003  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.270  ;   0.267  ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.298  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.376  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.623  ;   0.247  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   8.026  ;   0.403  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   8.026  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.176  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.199  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.276  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.568  ;   0.292  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.916  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.916  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.203  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.230  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.407  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.407  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.562  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.589  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.797  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.797  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.215 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.215 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.215 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.302 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -6.283 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.291            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.283 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.204  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 1.854       ; 26         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 5.119       ; 71         ; 0.000  ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.291   ; 7.204    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.779  ;   0.232  ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.175  ;   0.396  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I21 ; LAB_LINE            ;
;   4.175  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|dataa       ;
;   4.599  ;   0.424  ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.643  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.730  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y35_N0_I9           ; LE_BUFFER           ;
;   4.932  ;   0.202  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I20                 ; H_SEG4              ;
;   5.330  ;   0.398  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y35_N0_I2  ; LAB_LINE            ;
;   5.330  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y35_N12                ; wire508~0|datad     ;
;   5.480  ;   0.150  ; FR ; CELL ; 7      ; LCCOMB_X43_Y35_N12                ; wire508~0|combout   ;
;   5.531  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y35_N12                ; CUDA_LCELL_COMB     ;
;   5.623  ;   0.092  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I12          ; LE_BUFFER           ;
;   5.929  ;   0.306  ;    ; RE   ; 2      ; C4_X43_Y31_N0_I16                 ; V_SEG4              ;
;   6.200  ;   0.271  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I6                  ; H_SEG4              ;
;   6.499  ;   0.299  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y34_N0_I20 ; LAB_LINE            ;
;   6.498  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|datad      ;
;   6.653  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|combout    ;
;   6.676  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   6.752  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y34_N0_I2           ; LE_BUFFER           ;
;   7.055  ;   0.303  ;    ; RE   ; 1      ; C4_X46_Y35_N0_I0                  ; V_SEG4              ;
;   7.396  ;   0.341  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I9  ; LAB_LINE            ;
;   7.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|datad      ;
;   7.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|combout    ;
;   7.574  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N14                ; CUDA_LCELL_COMB     ;
;   7.654  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I14          ; LE_BUFFER           ;
;   7.929  ;   0.275  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I33 ; LAB_LINE            ;
;   7.929  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|datad      ;
;   8.084  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|combout    ;
;   8.107  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y36_N28                ; CUDA_LCELL_COMB     ;
;   8.188  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER           ;
;   8.400  ;   0.212  ;    ; RE   ; 1      ; R4_X47_Y36_N0_I15                 ; H_SEG4              ;
;   8.705  ;   0.305  ;    ; RE   ; 1      ; C4_X48_Y32_N0_I23                 ; V_SEG4              ;
;   9.037  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I20 ; LAB_LINE            ;
;   9.037  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datad      ;
;   9.192  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.219  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.396  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.578  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.786  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.786  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.204 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.204 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.204 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.291 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -6.264 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.264            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.264 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.179  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.250       ; 31         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 29    ; 4.701       ; 65         ; 0.000  ; 0.350 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.264   ; 7.179    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.608  ;   0.235  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I20                 ; H_SEG4              ;
;   5.831  ;   0.223  ;    ; RE   ; 1      ; R4_X40_Y33_N0_I21                 ; H_SEG4              ;
;   6.129  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y33_N0_I19 ; LAB_LINE            ;
;   6.128  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|datad      ;
;   6.283  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|combout    ;
;   6.306  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y33_N18                ; CUDA_LCELL_COMB     ;
;   6.390  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y33_N0_I18          ; LE_BUFFER           ;
;   6.691  ;   0.301  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I9  ; LAB_LINE            ;
;   6.690  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|datad      ;
;   6.845  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|combout    ;
;   6.869  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   6.948  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I1           ; LE_BUFFER           ;
;   7.298  ;   0.350  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I15 ; LAB_LINE            ;
;   7.298  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|dataa      ;
;   7.715  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|combout    ;
;   7.738  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N24                ; CUDA_LCELL_COMB     ;
;   7.818  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I24          ; LE_BUFFER           ;
;   8.048  ;   0.230  ;    ; RE   ; 1      ; R4_X39_Y33_N0_I14                 ; H_SEG4              ;
;   8.357  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I37 ; LAB_LINE            ;
;   8.356  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|datac      ;
;   8.643  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|combout    ;
;   8.670  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N30                ; CUDA_LCELL_COMB     ;
;   8.849  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I15         ; LOCAL_LINE          ;
;   8.849  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datac      ;
;   9.136  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.160  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.243  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.544  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.891  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.890  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.177 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.177 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.177 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.264 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -6.263 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.263            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.263 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.178  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.379       ; 33         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.570       ; 64         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.263   ; 7.178    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.601  ;   0.228  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I31                 ; H_SEG4              ;
;   5.875  ;   0.274  ;    ; RE   ; 1      ; R4_X41_Y34_N0_I32                 ; H_SEG4              ;
;   6.151  ;   0.276  ;    ; RE   ; 2      ; R4_X37_Y34_N0_I29                 ; H_SEG4              ;
;   6.466  ;   0.315  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y34_N0_I26 ; LAB_LINE            ;
;   6.464  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|datad      ;
;   6.619  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|combout    ;
;   6.646  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   6.854  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I0          ; LOCAL_LINE          ;
;   6.853  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|datab      ;
;   7.271  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|combout    ;
;   7.295  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.375  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y34_N0_I15          ; LE_BUFFER           ;
;   7.684  ;   0.309  ;    ; RE   ; 1      ; C4_X38_Y30_N0_I17                 ; V_SEG4              ;
;   7.962  ;   0.278  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I21 ; LAB_LINE            ;
;   7.961  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|datad      ;
;   8.116  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|combout    ;
;   8.143  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N12                ; CUDA_LCELL_COMB     ;
;   8.354  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I6          ; LOCAL_LINE          ;
;   8.354  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|dataa      ;
;   8.771  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.794  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.871  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   9.096  ;   0.225  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.367  ;   0.271  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.368  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.523  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.550  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.759  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.759  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.176 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.176 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.176 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.263 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -6.258 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_31_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.266            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.258 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.181  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 10    ; 1.824       ; 25         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 29    ; 5.124       ; 71         ; 0.000 ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.266   ; 7.181   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y33_N17                    ; i_31_               ;
;   3.317  ;   0.000 ; FF ; CELL ; 46     ; FF_X42_Y33_N17                    ; i_31_|q             ;
;   3.432  ;   0.115 ;    ; RE   ; 3      ; FF_X42_Y33_N17                    ; CUDA_FF             ;
;   3.543  ;   0.111 ;    ; RE   ; 4      ; LE_BUFFER_X42_Y33_N0_I17          ; LE_BUFFER           ;
;   3.810  ;   0.267 ;    ; RE   ; 2      ; C4_X42_Y34_N0_I6                  ; V_SEG4              ;
;   4.111  ;   0.301 ;    ; RE   ; 4      ; R4_X39_Y35_N0_I18                 ; H_SEG4              ;
;   4.452  ;   0.341 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y35_N0_I16 ; LAB_LINE            ;
;   4.453  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N16                ; n_n1433~0|datad     ;
;   4.603  ;   0.150 ; FR ; CELL ; 12     ; LCCOMB_X42_Y35_N16                ; n_n1433~0|combout   ;
;   4.640  ;   0.037 ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N16                ; CUDA_LCELL_COMB     ;
;   4.743  ;   0.103 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I16          ; LE_BUFFER           ;
;   5.066  ;   0.323 ;    ; RE   ; 2      ; C4_X41_Y36_N0_I6                  ; V_SEG4              ;
;   5.341  ;   0.275 ;    ; RE   ; 2      ; R4_X42_Y37_N0_I15                 ; H_SEG4              ;
;   5.597  ;   0.256 ;    ; RE   ; 2      ; R4_X45_Y37_N0_I14                 ; H_SEG4              ;
;   5.928  ;   0.331 ;    ; RE   ; 2      ; C4_X47_Y33_N0_I22                 ; V_SEG4              ;
;   6.242  ;   0.314 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X48_Y33_N0_I28 ; LAB_LINE            ;
;   6.242  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N16                ; n_n1723~4|datad     ;
;   6.397  ;   0.155 ; RR ; CELL ; 2      ; LCCOMB_X48_Y33_N16                ; n_n1723~4|combout   ;
;   6.424  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N16                ; CUDA_LCELL_COMB     ;
;   6.610  ;   0.186 ;    ; RE   ; 2      ; LOCAL_LINE_X48_Y33_N0_I8          ; LOCAL_LINE          ;
;   6.610  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|datad     ;
;   6.765  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.792  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   6.967  ;   0.175 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   6.967  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.234  ;   0.267 ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.262  ;   0.028 ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.340  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.587  ;   0.247 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   7.990  ;   0.403 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   7.990  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.140  ;   0.150 ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.163  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.240  ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.532  ;   0.292 ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.880  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.880  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.167  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.194  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.371  ;   0.177 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.371  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.526  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.553  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.761  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.761  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.179 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.179 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.179 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.266 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -6.257 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.257            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.257 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.172  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.128       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 3.815       ; 53         ; 0.000  ; 0.364 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.257   ; 7.172    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.587  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.587  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.848  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.885  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.980  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I24          ; LE_BUFFER           ;
;   5.301  ;   0.321  ;    ; RE   ; 4      ; C4_X42_Y30_N0_I21                 ; V_SEG4              ;
;   5.665  ;   0.364  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y32_N0_I15 ; LAB_LINE            ;
;   5.664  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|dataa      ;
;   6.081  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|combout    ;
;   6.105  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N24                ; CUDA_LCELL_COMB     ;
;   6.179  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I25          ; LE_BUFFER           ;
;   6.399  ;   0.220  ;    ; RE   ; 1      ; R4_X40_Y32_N0_I27                 ; H_SEG4              ;
;   6.676  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I35 ; LAB_LINE            ;
;   6.675  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|datac      ;
;   6.962  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|combout    ;
;   6.985  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.064  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I16          ; LE_BUFFER           ;
;   7.367  ;   0.303  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I8  ; LAB_LINE            ;
;   7.367  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datab      ;
;   7.785  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.812  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.023  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.023  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.420  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.443  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.528  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.756  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.101  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.100  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.518  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.545  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.752  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.752  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.170 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.170 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.170 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.257 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -6.251 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_16_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.251            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.251 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.087 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.162  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.089       ; 100        ; 3.089  ; 3.089 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 8     ; 2.145       ; 30         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.785       ; 67         ; 0.000  ; 0.422 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.089    ; 3.089    ;    ;      ;        ;                                   ; clock path          ;
;   3.089  ;   3.089  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.251   ; 7.162    ;    ;      ;        ;                                   ; data path           ;
;   3.321  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y34_N1                     ; i_16_               ;
;   3.321  ;   0.000  ; RR ; CELL ; 41     ; FF_X46_Y34_N1                     ; i_16_|q             ;
;   3.397  ;   0.076  ;    ; RE   ; 2      ; FF_X46_Y34_N1                     ; CUDA_FF             ;
;   3.514  ;   0.117  ;    ; RE   ; 7      ; LE_BUFFER_X46_Y34_N0_I1           ; LE_BUFFER           ;
;   3.871  ;   0.357  ;    ; RE   ; 3      ; C4_X45_Y35_N0_I1                  ; V_SEG4              ;
;   4.159  ;   0.288  ;    ; RE   ; 3      ; R4_X42_Y36_N0_I19                 ; H_SEG4              ;
;   4.485  ;   0.326  ;    ; RE   ; 1      ; C4_X43_Y32_N0_I13                 ; V_SEG4              ;
;   4.758  ;   0.273  ;    ; RE   ; 1      ; R4_X40_Y35_N0_I26                 ; H_SEG4              ;
;   5.102  ;   0.344  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y35_N0_I34 ; LAB_LINE            ;
;   5.103  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X40_Y35_N18                ; o_2_~329|dataa      ;
;   5.474  ;   0.371  ; RF ; CELL ; 1      ; LCCOMB_X40_Y35_N18                ; o_2_~329|combout    ;
;   5.490  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N18                ; CUDA_LCELL_COMB     ;
;   5.563  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I19          ; LE_BUFFER           ;
;   5.813  ;   0.250  ;    ; RE   ; 1      ; C4_X40_Y36_N0_I8                  ; V_SEG4              ;
;   6.099  ;   0.286  ;    ; RE   ; 1      ; R4_X41_Y37_N0_I4                  ; H_SEG4              ;
;   6.383  ;   0.284  ;    ; RE   ; 1      ; C4_X43_Y33_N0_I15                 ; V_SEG4              ;
;   6.779  ;   0.396  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I4  ; LAB_LINE            ;
;   6.778  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|datac      ;
;   7.058  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|combout    ;
;   7.077  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   7.295  ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y33_N0_I2          ; LOCAL_LINE          ;
;   7.295  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|datac      ;
;   7.576  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|combout    ;
;   7.590  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N28                ; CUDA_LCELL_COMB     ;
;   7.665  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I28          ; LE_BUFFER           ;
;   7.997  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I13 ; LAB_LINE            ;
;   7.997  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|datab      ;
;   8.422  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|combout    ;
;   8.441  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N22                ; CUDA_LCELL_COMB     ;
;   8.702  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I11         ; LOCAL_LINE          ;
;   8.702  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|dataa      ;
;   9.106  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.122  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.203  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.445  ;   0.242  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.867  ;   0.422  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.867  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.147 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.147 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.147 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.251 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -6.249 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.249            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.249 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.164  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.011       ; 42         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.922       ; 55         ; 0.000  ; 0.348 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.249   ; 7.164    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N10                ; n_n1279|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 20     ; LCCOMB_X42_Y34_N10                ; n_n1279|combout     ;
;   4.190  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N10                ; CUDA_LCELL_COMB     ;
;   4.504  ;   0.314  ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I5          ; LOCAL_LINE          ;
;   4.504  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N8                 ; wire250~4|dataa     ;
;   4.910  ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X42_Y34_N8                 ; wire250~4|combout   ;
;   4.934  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   5.032  ;   0.098  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y34_N0_I9           ; LE_BUFFER           ;
;   5.339  ;   0.307  ;    ; RE   ; 1      ; C4_X41_Y35_N0_I3                  ; V_SEG4              ;
;   5.562  ;   0.223  ;    ; RE   ; 1      ; R4_X38_Y36_N0_I20                 ; H_SEG4              ;
;   5.817  ;   0.255  ;    ; RE   ; 1      ; R4_X41_Y36_N0_I4                  ; H_SEG4              ;
;   6.130  ;   0.313  ;    ; RE   ; 1      ; C4_X40_Y32_N0_I15                 ; V_SEG4              ;
;   6.478  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I4  ; LAB_LINE            ;
;   6.478  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datac      ;
;   6.765  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.792  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   7.001  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   7.001  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.398  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.425  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.633  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.633  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.051  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.078  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.257  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.257  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.412  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.435  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.520  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.748  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.093  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.092  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.510  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.537  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.744  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.744  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.162 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.162 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.162 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.249 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -6.245 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.245            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.245 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.160  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.478       ; 35         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.453       ; 62         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.245   ; 7.160    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.348  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.594  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   4.940  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   4.940  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.090  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.128  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.230  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.489  ;   0.259  ;    ; RE   ; 1      ; R4_X48_Y34_N0_I14                 ; H_SEG4              ;
;   5.801  ;   0.312  ;    ; RE   ; 1      ; C4_X48_Y30_N0_I22                 ; V_SEG4              ;
;   6.057  ;   0.256  ;    ; RE   ; 1      ; R4_X45_Y32_N0_I30                 ; H_SEG4              ;
;   6.296  ;   0.239  ;    ; RE   ; 1      ; R4_X41_Y32_N0_I31                 ; H_SEG4              ;
;   6.608  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I13 ; LAB_LINE            ;
;   6.606  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datad      ;
;   6.761  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.788  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   6.997  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   6.997  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.394  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.421  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.629  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.629  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.047  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.074  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.253  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.253  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.408  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.431  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.516  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.744  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.089  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.088  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.506  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.533  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.740  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.740  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.158 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.158 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.158 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.245 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -6.234 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.234            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.234 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.149  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.274       ; 46         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.646       ; 51         ; 0.000  ; 0.345 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.234   ; 7.149    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N10                ; n_n1279|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 20     ; LCCOMB_X42_Y34_N10                ; n_n1279|combout     ;
;   4.190  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N10                ; CUDA_LCELL_COMB     ;
;   4.506  ;   0.316  ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I5          ; LOCAL_LINE          ;
;   4.505  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N18                ; o_2_~376|dataa      ;
;   4.911  ;   0.406  ; FR ; CELL ; 3      ; LCCOMB_X42_Y34_N18                ; o_2_~376|combout    ;
;   4.935  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y34_N18                ; CUDA_LCELL_COMB     ;
;   5.018  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y34_N0_I19          ; LE_BUFFER           ;
;   5.320  ;   0.302  ;    ; RE   ; 2      ; C4_X42_Y30_N0_I19                 ; V_SEG4              ;
;   5.640  ;   0.320  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y32_N0_I17 ; LAB_LINE            ;
;   5.640  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|datab      ;
;   6.058  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|combout    ;
;   6.082  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N24                ; CUDA_LCELL_COMB     ;
;   6.156  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I25          ; LE_BUFFER           ;
;   6.376  ;   0.220  ;    ; RE   ; 1      ; R4_X40_Y32_N0_I27                 ; H_SEG4              ;
;   6.653  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I35 ; LAB_LINE            ;
;   6.652  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|datac      ;
;   6.939  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|combout    ;
;   6.962  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.041  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I16          ; LE_BUFFER           ;
;   7.344  ;   0.303  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I8  ; LAB_LINE            ;
;   7.344  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datab      ;
;   7.762  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.789  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.000  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.000  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.397  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.420  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.505  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.733  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.078  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.077  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.495  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.522  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.729  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.729  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.147 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.147 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.147 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.234 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -6.231 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_11_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.231            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.231 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.147  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084  ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 3.008       ; 42         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.907       ; 55         ; 0.000  ; 0.414 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084    ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.231   ; 7.147    ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y31_N9                     ; i_11_               ;
;   3.316  ;   0.000  ; FF ; CELL ; 17     ; FF_X43_Y31_N9                     ; i_11_|q             ;
;   3.437  ;   0.121  ;    ; RE   ; 3      ; FF_X43_Y31_N9                     ; CUDA_FF             ;
;   3.709  ;   0.272  ;    ; RE   ; 4      ; LOCAL_LINE_X43_Y31_N0_I4          ; LOCAL_LINE          ;
;   3.710  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X43_Y31_N18                ; wire7121~0|datac    ;
;   3.971  ;   0.261  ; FR ; CELL ; 28     ; LCCOMB_X43_Y31_N18                ; wire7121~0|combout  ;
;   4.009  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y31_N18                ; CUDA_LCELL_COMB     ;
;   4.111  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X43_Y31_N0_I19          ; LE_BUFFER           ;
;   4.355  ;   0.244  ;    ; RE   ; 5      ; R4_X40_Y31_N0_I27                 ; H_SEG4              ;
;   4.651  ;   0.296  ;    ; RE   ; 1      ; C4_X41_Y27_N0_I19                 ; V_SEG4              ;
;   4.998  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y30_N0_I36 ; LAB_LINE            ;
;   4.997  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|dataa      ;
;   5.426  ;   0.429  ; RF ; CELL ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|combout    ;
;   5.440  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X42_Y30_N18                ; CUDA_LCELL_COMB     ;
;   5.516  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y30_N0_I18          ; LE_BUFFER           ;
;   5.755  ;   0.239  ;    ; RE   ; 1      ; C4_X41_Y31_N0_I7                  ; V_SEG4              ;
;   6.159  ;   0.404  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I10 ; LAB_LINE            ;
;   6.159  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|dataa      ;
;   6.559  ;   0.400  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|combout    ;
;   6.578  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.793  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.793  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datac      ;
;   7.073  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   7.087  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.163  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.402  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.816  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.816  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.241  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.260  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.513  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.513  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.938  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.957  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.174  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.174  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.454  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.473  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.723  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.723  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.127 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.127 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.127 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.231 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #21: Setup slack is -6.215 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.223            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.215 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.136  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087 ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.511       ; 35         ; 0.000 ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.393       ; 62         ; 0.000 ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087   ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.223   ; 7.136   ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000 ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115 ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113 ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.779  ;   0.232 ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.175  ;   0.396 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I21 ; LAB_LINE            ;
;   4.175  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|dataa       ;
;   4.599  ;   0.424 ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.643  ;   0.044 ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.730  ;   0.087 ;    ; RE   ; 1      ; LE_BUFFER_X47_Y35_N0_I9           ; LE_BUFFER           ;
;   4.932  ;   0.202 ;    ; RE   ; 2      ; R4_X43_Y35_N0_I20                 ; H_SEG4              ;
;   5.330  ;   0.398 ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y35_N0_I2  ; LAB_LINE            ;
;   5.330  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X43_Y35_N12                ; wire508~0|datad     ;
;   5.480  ;   0.150 ; FR ; CELL ; 7      ; LCCOMB_X43_Y35_N12                ; wire508~0|combout   ;
;   5.531  ;   0.051 ;    ; RE   ; 3      ; LCCOMB_X43_Y35_N12                ; CUDA_LCELL_COMB     ;
;   5.623  ;   0.092 ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I12          ; LE_BUFFER           ;
;   5.929  ;   0.306 ;    ; RE   ; 2      ; C4_X43_Y31_N0_I16                 ; V_SEG4              ;
;   6.155  ;   0.226 ;    ; RE   ; 1      ; R4_X40_Y34_N0_I33                 ; H_SEG4              ;
;   6.433  ;   0.278 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I36 ; LAB_LINE            ;
;   6.433  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X43_Y34_N2                 ; o_1_~126|datac      ;
;   6.718  ;   0.285 ; RR ; CELL ; 1      ; LCCOMB_X43_Y34_N2                 ; o_1_~126|combout    ;
;   6.741  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X43_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   6.811  ;   0.070 ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I2           ; LE_BUFFER           ;
;   7.030  ;   0.219 ;    ; RE   ; 1      ; R4_X44_Y34_N0_I0                  ; H_SEG4              ;
;   7.333  ;   0.303 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y34_N0_I15 ; LAB_LINE            ;
;   7.333  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X45_Y34_N4                 ; o_1_~127|datac      ;
;   7.620  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X45_Y34_N4                 ; o_1_~127|combout    ;
;   7.647  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   7.822  ;   0.175 ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I2          ; LOCAL_LINE          ;
;   7.822  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X45_Y34_N8                 ; o_1_~135|datac      ;
;   8.109  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X45_Y34_N8                 ; o_1_~135|combout    ;
;   8.136  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   8.314  ;   0.178 ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I4          ; LOCAL_LINE          ;
;   8.314  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X45_Y34_N30                ; o_1_~136|datac      ;
;   8.601  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X45_Y34_N30                ; o_1_~136|combout    ;
;   8.625  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N30                ; CUDA_LCELL_COMB     ;
;   8.701  ;   0.076 ;    ; RE   ; 1      ; LE_BUFFER_X45_Y34_N0_I31          ; LE_BUFFER           ;
;   8.918  ;   0.217 ;    ; RE   ; 1      ; R4_X46_Y34_N0_I15                 ; H_SEG4              ;
;   9.231  ;   0.313 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I37 ; LAB_LINE            ;
;   9.231  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|dataa      ;
;   9.648  ;   0.417 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|combout    ;
;   9.675  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   9.849  ;   0.174 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I2          ; LOCAL_LINE          ;
;   9.849  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datac      ;
;   10.136 ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.136 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.136 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.223 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #22: Setup slack is -6.213 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.213            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.213 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.126  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087 ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 10    ; 2.740       ; 38         ; 0.000 ; 0.437 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.152       ; 58         ; 0.000 ; 0.361 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087   ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.213   ; 7.126   ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000 ; RR ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.409  ;   0.090 ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.514  ;   0.105 ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.766  ;   0.252 ;    ; RE   ; 5      ; R4_X39_Y35_N0_I25                 ; H_SEG4              ;
;   4.123  ;   0.357 ;    ; RE   ; 3      ; C4_X41_Y31_N0_I18                 ; V_SEG4              ;
;   4.470  ;   0.347 ;    ; RE   ; 2      ; C4_X41_Y28_N0_I18                 ; V_SEG4              ;
;   4.705  ;   0.235 ;    ; RE   ; 1      ; R4_X38_Y29_N0_I26                 ; H_SEG4              ;
;   5.023  ;   0.318 ;    ; RE   ; 1      ; C4_X37_Y30_N0_I7                  ; V_SEG4              ;
;   5.384  ;   0.361 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I16 ; LAB_LINE            ;
;   5.386  ;   0.002 ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|dataa      ;
;   5.823  ;   0.437 ; RF ; CELL ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|combout    ;
;   5.842  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N26                ; CUDA_LCELL_COMB     ;
;   6.056  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I13         ; LOCAL_LINE          ;
;   6.056  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|datac      ;
;   6.336  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|combout    ;
;   6.355  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N22                ; CUDA_LCELL_COMB     ;
;   6.570  ;   0.215 ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I11         ; LOCAL_LINE          ;
;   6.570  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|datac      ;
;   6.851  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|combout    ;
;   6.870  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N14                ; CUDA_LCELL_COMB     ;
;   7.121  ;   0.251 ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I7          ; LOCAL_LINE          ;
;   7.121  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datab      ;
;   7.525  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.539  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.607  ;   0.068 ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.789  ;   0.182 ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.098  ;   0.309 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.098  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.223  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.242  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.495  ;   0.253 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.495  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.920  ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.939  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.156  ;   0.217 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.156  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.436  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.455  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.705  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.705  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.109 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.109 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.109 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.213 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #23: Setup slack is -6.210 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_9_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.210            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.210 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.084 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.124  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.086       ; 100        ; 3.086  ; 3.086 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.398       ; 34         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.495       ; 63         ; 0.000  ; 0.471 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.086    ; 3.086    ;    ;      ;        ;                                   ; clock path          ;
;   3.086  ;   3.086  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.210   ; 7.124    ;    ;      ;        ;                                   ; data path           ;
;   3.318  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y34_N27                    ; i_9_                ;
;   3.318  ;   0.000  ; FF ; CELL ; 48     ; FF_X43_Y34_N27                    ; i_9_|q              ;
;   3.434  ;   0.116  ;    ; RE   ; 3      ; FF_X43_Y34_N27                    ; CUDA_FF             ;
;   3.541  ;   0.107  ;    ; RE   ; 3      ; LE_BUFFER_X43_Y34_N0_I26          ; LE_BUFFER           ;
;   3.748  ;   0.207  ;    ; RE   ; 6      ; R4_X43_Y34_N0_I15                 ; H_SEG4              ;
;   4.070  ;   0.322  ;    ; RE   ; 3      ; C4_X43_Y30_N0_I23                 ; V_SEG4              ;
;   4.541  ;   0.471  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X43_Y30_N0_I14 ; LAB_LINE            ;
;   4.541  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y30_N8                 ; n_n307~3|datac      ;
;   4.822  ;   0.281  ; FF ; CELL ; 6      ; LCCOMB_X43_Y30_N8                 ; n_n307~3|combout    ;
;   4.836  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y30_N8                 ; CUDA_LCELL_COMB     ;
;   4.910  ;   0.074  ;    ; RE   ; 2      ; LE_BUFFER_X43_Y30_N0_I8           ; LE_BUFFER           ;
;   5.093  ;   0.183  ;    ; RE   ; 1      ; R4_X40_Y30_N0_I20                 ; H_SEG4              ;
;   5.348  ;   0.255  ;    ; RE   ; 1      ; C4_X40_Y31_N0_I2                  ; V_SEG4              ;
;   5.638  ;   0.290  ;    ; RE   ; 1      ; R4_X37_Y31_N0_I23                 ; H_SEG4              ;
;   6.016  ;   0.378  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X38_Y31_N0_I20 ; LAB_LINE            ;
;   6.016  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N6                 ; o_2_~182|datad      ;
;   6.141  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N6                 ; o_2_~182|combout    ;
;   6.160  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N6                 ; CUDA_LCELL_COMB     ;
;   6.371  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I3          ; LOCAL_LINE          ;
;   6.370  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N24                ; o_2_~183|datad      ;
;   6.495  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N24                ; o_2_~183|combout    ;
;   6.514  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N24                ; CUDA_LCELL_COMB     ;
;   6.723  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I12         ; LOCAL_LINE          ;
;   6.723  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|datad      ;
;   6.848  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|combout    ;
;   6.867  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N14                ; CUDA_LCELL_COMB     ;
;   7.118  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I7          ; LOCAL_LINE          ;
;   7.118  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datab      ;
;   7.522  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.536  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.604  ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.786  ;   0.182  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.095  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.095  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.220  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.239  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.492  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.492  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.917  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.936  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.153  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.153  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.433  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.452  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.702  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.702  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.106 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.106 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.106 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.210 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #24: Setup slack is -6.204 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.204            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.204 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.119  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.263       ; 32         ; 0.000  ; 0.417 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.624       ; 65         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.204   ; 7.119    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.444  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.444  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.705  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.743  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.838  ;   0.095  ;    ; RE   ; 2      ; LE_BUFFER_X43_Y34_N0_I25          ; LE_BUFFER           ;
;   5.148  ;   0.310  ;    ; RE   ; 2      ; C4_X43_Y30_N0_I21                 ; V_SEG4              ;
;   5.479  ;   0.331  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I21                 ; V_SEG4              ;
;   5.717  ;   0.238  ;    ; RE   ; 1      ; R4_X44_Y29_N0_I1                  ; H_SEG4              ;
;   6.049  ;   0.332  ;    ; RE   ; 1      ; C4_X45_Y30_N0_I1                  ; V_SEG4              ;
;   6.395  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y31_N0_I3  ; LAB_LINE            ;
;   6.396  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|dataa      ;
;   6.753  ;   0.357  ; RR ; CELL ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|combout    ;
;   6.776  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X45_Y31_N0                 ; CUDA_LCELL_COMB     ;
;   6.849  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y31_N0_I0           ; LE_BUFFER           ;
;   7.138  ;   0.289  ;    ; RE   ; 1      ; C4_X45_Y32_N0_I0                  ; V_SEG4              ;
;   7.381  ;   0.243  ;    ; RE   ; 1      ; R4_X42_Y32_N0_I33                 ; H_SEG4              ;
;   7.690  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y32_N0_I36 ; LAB_LINE            ;
;   7.689  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|datac      ;
;   7.976  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|combout    ;
;   8.003  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N26                ; CUDA_LCELL_COMB     ;
;   8.178  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y32_N0_I13         ; LOCAL_LINE          ;
;   8.178  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|datac      ;
;   8.465  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|combout    ;
;   8.488  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N20                ; CUDA_LCELL_COMB     ;
;   8.567  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y32_N0_I20          ; LE_BUFFER           ;
;   8.861  ;   0.294  ;    ; RE   ; 1      ; C4_X41_Y28_N0_I19                 ; V_SEG4              ;
;   9.177  ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I0  ; LAB_LINE            ;
;   9.177  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datac      ;
;   9.464  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.491  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.700  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.700  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.117 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.117 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.117 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.204 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #25: Setup slack is -6.203 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.211            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.203 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.124  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.412       ; 34         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.481       ; 63         ; 0.000  ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.211   ; 7.124    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.721  ;   0.281  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y35_N0_I9          ; LOCAL_LINE          ;
;   3.721  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N26                ; n_n1425|datab       ;
;   4.125  ;   0.404  ; FF ; CELL ; 10     ; LCCOMB_X42_Y35_N26                ; n_n1425|combout     ;
;   4.141  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N26                ; CUDA_LCELL_COMB     ;
;   4.227  ;   0.086  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y35_N0_I27          ; LE_BUFFER           ;
;   4.421  ;   0.194  ;    ; RE   ; 1      ; R4_X39_Y35_N0_I29                 ; H_SEG4              ;
;   4.717  ;   0.296  ;    ; RE   ; 4      ; C4_X40_Y31_N0_I21                 ; V_SEG4              ;
;   5.110  ;   0.393  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y33_N0_I15 ; LAB_LINE            ;
;   5.109  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|datac     ;
;   5.370  ;   0.261  ; FR ; CELL ; 2      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|combout   ;
;   5.407  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y33_N16                ; CUDA_LCELL_COMB     ;
;   5.492  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y33_N0_I16          ; LE_BUFFER           ;
;   5.717  ;   0.225  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I6                  ; H_SEG4              ;
;   5.973  ;   0.256  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I5                  ; H_SEG4              ;
;   6.327  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I19 ; LAB_LINE            ;
;   6.327  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|dataa     ;
;   6.710  ;   0.383  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.737  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   6.912  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   6.912  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.179  ;   0.267  ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.207  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.285  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.532  ;   0.247  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   7.935  ;   0.403  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   7.935  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.085  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.108  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.185  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.477  ;   0.292  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.825  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.825  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.112  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.139  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.316  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.316  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.471  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.498  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.706  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.706  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.124 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.124 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.124 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.211 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #26: Setup slack is -6.201 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.208            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.201 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.123  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.449       ; 34         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.446       ; 62         ; 0.000  ; 0.360 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.208   ; 7.123    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.351  ;   0.205  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.565  ;   0.214  ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.925  ;   0.360  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y34_N0_I18 ; LAB_LINE            ;
;   4.925  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y34_N22                ; wire206~0|dataa     ;
;   5.331  ;   0.406  ; FR ; CELL ; 4      ; LCCOMB_X48_Y34_N22                ; wire206~0|combout   ;
;   5.368  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X48_Y34_N22                ; CUDA_LCELL_COMB     ;
;   5.463  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y34_N0_I22          ; LE_BUFFER           ;
;   5.766  ;   0.303  ;    ; RE   ; 2      ; C4_X47_Y30_N0_I19                 ; V_SEG4              ;
;   6.079  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y32_N0_I30 ; LAB_LINE            ;
;   6.078  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|datac       ;
;   6.348  ;   0.270  ; RF ; CELL ; 2      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|combout     ;
;   6.378  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X48_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   6.467  ;   0.089  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y32_N0_I9           ; LE_BUFFER           ;
;   6.718  ;   0.251  ;    ; RE   ; 1      ; C4_X47_Y33_N0_I3                  ; V_SEG4              ;
;   7.003  ;   0.285  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I20                 ; H_SEG4              ;
;   7.341  ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I31 ; LAB_LINE            ;
;   7.339  ;   -0.002 ; FF ; IC   ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|datac      ;
;   7.599  ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|combout    ;
;   7.626  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N16                ; CUDA_LCELL_COMB     ;
;   7.804  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I8          ; LOCAL_LINE          ;
;   7.804  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|datad      ;
;   7.959  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|combout    ;
;   7.986  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N2                 ; CUDA_LCELL_COMB     ;
;   8.162  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I1          ; LOCAL_LINE          ;
;   8.162  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|datad      ;
;   8.317  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|combout    ;
;   8.340  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N8                 ; CUDA_LCELL_COMB     ;
;   8.422  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I8           ; LE_BUFFER           ;
;   8.732  ;   0.310  ;    ; RE   ; 1      ; C4_X46_Y32_N0_I15                 ; V_SEG4              ;
;   9.049  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I32 ; LAB_LINE            ;
;   9.048  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datab      ;
;   9.466  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.493  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.703  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.703  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.121 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.121 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.121 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.208 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #27: Setup slack is -6.199 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_9_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.199            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.199 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.084 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.113  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.086       ; 100        ; 3.086 ; 3.086 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.285       ; 32         ; 0.000 ; 0.404 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.596       ; 65         ; 0.000 ; 0.471 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.086    ; 3.086   ;    ;      ;        ;                                   ; clock path          ;
;   3.086  ;   3.086 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.199   ; 7.113   ;    ;      ;        ;                                   ; data path           ;
;   3.318  ;   0.232 ;    ; uTco ; 1      ; FF_X43_Y34_N27                    ; i_9_                ;
;   3.318  ;   0.000 ; FF ; CELL ; 48     ; FF_X43_Y34_N27                    ; i_9_|q              ;
;   3.434  ;   0.116 ;    ; RE   ; 3      ; FF_X43_Y34_N27                    ; CUDA_FF             ;
;   3.541  ;   0.107 ;    ; RE   ; 3      ; LE_BUFFER_X43_Y34_N0_I26          ; LE_BUFFER           ;
;   3.748  ;   0.207 ;    ; RE   ; 6      ; R4_X43_Y34_N0_I15                 ; H_SEG4              ;
;   4.070  ;   0.322 ;    ; RE   ; 3      ; C4_X43_Y30_N0_I23                 ; V_SEG4              ;
;   4.541  ;   0.471 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X43_Y30_N0_I14 ; LAB_LINE            ;
;   4.541  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X43_Y30_N8                 ; n_n307~3|datac      ;
;   4.822  ;   0.281 ; FF ; CELL ; 6      ; LCCOMB_X43_Y30_N8                 ; n_n307~3|combout    ;
;   4.836  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X43_Y30_N8                 ; CUDA_LCELL_COMB     ;
;   4.910  ;   0.074 ;    ; RE   ; 2      ; LE_BUFFER_X43_Y30_N0_I8           ; LE_BUFFER           ;
;   5.097  ;   0.187 ;    ; RE   ; 1      ; R4_X40_Y30_N0_I18                 ; H_SEG4              ;
;   5.413  ;   0.316 ;    ; RE   ; 2      ; C4_X39_Y31_N0_I1                  ; V_SEG4              ;
;   5.815  ;   0.402 ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X39_Y33_N0_I1  ; LAB_LINE            ;
;   5.815  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|datad      ;
;   5.940  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|combout    ;
;   5.959  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N26                ; CUDA_LCELL_COMB     ;
;   6.172  ;   0.213 ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y33_N0_I13         ; LOCAL_LINE          ;
;   6.172  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|datac      ;
;   6.453  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|combout    ;
;   6.469  ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N28                ; CUDA_LCELL_COMB     ;
;   6.547  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I29          ; LE_BUFFER           ;
;   6.794  ;   0.247 ;    ; RE   ; 1      ; C4_X39_Y29_N0_I23                 ; V_SEG4              ;
;   7.202  ;   0.408 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I16 ; LAB_LINE            ;
;   7.202  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|datad      ;
;   7.327  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|combout    ;
;   7.346  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   7.560  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I4          ; LOCAL_LINE          ;
;   7.560  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|datac      ;
;   7.841  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|combout    ;
;   7.860  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N4                 ; CUDA_LCELL_COMB     ;
;   8.078  ;   0.218 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I2          ; LOCAL_LINE          ;
;   8.078  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datac      ;
;   8.358  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.372  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.453  ;   0.081 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.639  ;   0.186 ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.018  ;   0.379 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.018  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.422  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.441  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.691  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.691  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.095 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.095 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.095 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.199 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #28: Setup slack is -6.192 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.192            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.192 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.105  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 11    ; 2.579       ; 36         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.294       ; 60         ; 0.000  ; 0.422 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.192   ; 7.105    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.409  ;   0.090  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.514  ;   0.105  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.788  ;   0.274  ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.101  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I6  ; LAB_LINE            ;
;   4.102  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; n_n1213|datac       ;
;   4.389  ;   0.287  ; RR ; CELL ; 13     ; LCCOMB_X46_Y35_N26                ; n_n1213|combout     ;
;   4.427  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB     ;
;   4.534  ;   0.107  ;    ; RE   ; 4      ; LE_BUFFER_X46_Y35_N0_I27          ; LE_BUFFER           ;
;   4.782  ;   0.248  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I29                 ; H_SEG4              ;
;   5.084  ;   0.302  ;    ; RE   ; 1      ; C4_X43_Y31_N0_I21                 ; V_SEG4              ;
;   5.430  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I0  ; LAB_LINE            ;
;   5.430  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y33_N14                ; o_0_~40|datac       ;
;   5.697  ;   0.267  ; RF ; CELL ; 3      ; LCCOMB_X43_Y33_N14                ; o_0_~40|combout     ;
;   5.730  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X43_Y33_N14                ; CUDA_LCELL_COMB     ;
;   5.966  ;   0.236  ;    ; RE   ; 2      ; LOCAL_LINE_X43_Y33_N0_I7          ; LOCAL_LINE          ;
;   5.965  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N24                ; o_0_~41|datac       ;
;   6.246  ;   0.281  ; FF ; CELL ; 4      ; LCCOMB_X43_Y33_N24                ; o_0_~41|combout     ;
;   6.293  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X43_Y33_N24                ; CUDA_LCELL_COMB     ;
;   6.520  ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y33_N0_I12         ; LOCAL_LINE          ;
;   6.520  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N18                ; o_2_~328|datad      ;
;   6.645  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N18                ; o_2_~328|combout    ;
;   6.664  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N18                ; CUDA_LCELL_COMB     ;
;   6.874  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y33_N0_I9          ; LOCAL_LINE          ;
;   6.874  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|datad      ;
;   6.999  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|combout    ;
;   7.018  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   7.236  ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y33_N0_I2          ; LOCAL_LINE          ;
;   7.236  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|datac      ;
;   7.517  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|combout    ;
;   7.531  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N28                ; CUDA_LCELL_COMB     ;
;   7.606  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I28          ; LE_BUFFER           ;
;   7.938  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I13 ; LAB_LINE            ;
;   7.938  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|datab      ;
;   8.363  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|combout    ;
;   8.382  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N22                ; CUDA_LCELL_COMB     ;
;   8.643  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I11         ; LOCAL_LINE          ;
;   8.643  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|dataa      ;
;   9.047  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.063  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.144  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.386  ;   0.242  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.808  ;   0.422  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.808  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.088 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.088 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.088 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.192 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #29: Setup slack is -6.190 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.190            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.190 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.105  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.943       ; 41         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 23    ; 3.929       ; 55         ; 0.000 ; 0.444 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.190   ; 7.105   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000 ; RR ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.410  ;   0.093 ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.630  ;   0.220 ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.631  ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.049  ;   0.418 ; RR ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.101  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.214  ;   0.113 ;    ; RE   ; 2      ; LE_BUFFER_X42_Y34_N0_I7           ; LE_BUFFER           ;
;   4.446  ;   0.232 ;    ; RE   ; 2      ; R4_X38_Y34_N0_I18                 ; H_SEG4              ;
;   4.810  ;   0.364 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X40_Y34_N0_I16 ; LAB_LINE            ;
;   4.810  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X40_Y34_N16                ; o_2_~87|dataa       ;
;   5.170  ;   0.360 ; RF ; CELL ; 6      ; LCCOMB_X40_Y34_N16                ; o_2_~87|combout     ;
;   5.212  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X40_Y34_N16                ; CUDA_LCELL_COMB     ;
;   5.315  ;   0.103 ;    ; RE   ; 2      ; LE_BUFFER_X40_Y34_N0_I16          ; LE_BUFFER           ;
;   5.571  ;   0.256 ;    ; RE   ; 1      ; C4_X39_Y35_N0_I6                  ; V_SEG4              ;
;   6.015  ;   0.444 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y35_N0_I13 ; LAB_LINE            ;
;   6.015  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y35_N16                ; o_2_~225|datab      ;
;   6.440  ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X39_Y35_N16                ; o_2_~225|combout    ;
;   6.456  ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X39_Y35_N16                ; CUDA_LCELL_COMB     ;
;   6.542  ;   0.086 ;    ; RE   ; 1      ; LE_BUFFER_X39_Y35_N0_I17          ; LE_BUFFER           ;
;   6.805  ;   0.263 ;    ; RE   ; 1      ; C4_X39_Y31_N0_I18                 ; V_SEG4              ;
;   7.242  ;   0.437 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I22 ; LAB_LINE            ;
;   7.242  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|dataa      ;
;   7.646  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.665  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   7.925  ;   0.260 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   7.925  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.349  ;   0.424 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.363  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.444  ;   0.081 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.630  ;   0.186 ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.009  ;   0.379 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.009  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.413  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.432  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.682  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.682  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.086 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.086 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.086 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.190 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #30: Setup slack is -6.182 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_24_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.182            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.182 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.089 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.091  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 1.943       ; 27         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.918       ; 69         ; 0.000  ; 0.404 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.182   ; 7.091    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N19                    ; i_24_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 66     ; FF_X46_Y35_N19                    ; i_24_|q             ;
;   3.439  ;   0.116  ;    ; RE   ; 2      ; FF_X46_Y35_N19                    ; CUDA_FF             ;
;   3.556  ;   0.117  ;    ; RE   ; 4      ; LE_BUFFER_X46_Y35_N0_I18          ; LE_BUFFER           ;
;   3.795  ;   0.239  ;    ; RE   ; 4      ; R4_X42_Y35_N0_I24                 ; H_SEG4              ;
;   4.129  ;   0.334  ;    ; RE   ; 6      ; C4_X41_Y31_N0_I17                 ; V_SEG4              ;
;   4.533  ;   0.404  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y32_N0_I33 ; LAB_LINE            ;
;   4.533  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y32_N12                ; wire457~0|datad     ;
;   4.658  ;   0.125  ; FF ; CELL ; 14     ; LCCOMB_X42_Y32_N12                ; wire457~0|combout   ;
;   4.705  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y32_N12                ; CUDA_LCELL_COMB     ;
;   4.984  ;   0.279  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y32_N0_I6          ; LOCAL_LINE          ;
;   4.983  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y32_N24                ; o_2_~271|dataa      ;
;   5.412  ;   0.429  ; FR ; CELL ; 2      ; LCCOMB_X42_Y32_N24                ; o_2_~271|combout    ;
;   5.436  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N24                ; CUDA_LCELL_COMB     ;
;   5.526  ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y32_N0_I25          ; LE_BUFFER           ;
;   5.753  ;   0.227  ;    ; RE   ; 1      ; R4_X43_Y32_N0_I13                 ; H_SEG4              ;
;   6.082  ;   0.329  ;    ; RE   ; 1      ; C4_X44_Y33_N0_I10                 ; V_SEG4              ;
;   6.361  ;   0.279  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I28                 ; H_SEG4              ;
;   6.695  ;   0.334  ;    ; RE   ; 1      ; C4_X42_Y34_N0_I8                  ; V_SEG4              ;
;   6.982  ;   0.287  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I32 ; LAB_LINE            ;
;   6.983  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X43_Y34_N30                ; o_2_~321|datac      ;
;   7.270  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y34_N30                ; o_2_~321|combout    ;
;   7.294  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y34_N30                ; CUDA_LCELL_COMB     ;
;   7.367  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I31          ; LE_BUFFER           ;
;   7.578  ;   0.211  ;    ; RE   ; 1      ; R4_X40_Y33_N0_I20                 ; H_SEG4              ;
;   7.918  ;   0.340  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I31 ; LAB_LINE            ;
;   7.918  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|datab      ;
;   8.336  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|combout    ;
;   8.363  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   8.540  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I3          ; LOCAL_LINE          ;
;   8.540  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|datad      ;
;   8.695  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|combout    ;
;   8.722  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N12                ; CUDA_LCELL_COMB     ;
;   8.900  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I6          ; LOCAL_LINE          ;
;   8.899  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datad      ;
;   9.054  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.078  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.161  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.462  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.809  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.808  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.095 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.095 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.095 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.182 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #31: Setup slack is -6.173 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.173            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.173 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.086  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.242       ; 32         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.614       ; 65         ; 0.000  ; 0.412 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.173   ; 7.086    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.813  ;   0.266  ;    ; RE   ; 3      ; C4_X42_Y31_N0_I19                 ; V_SEG4              ;
;   4.225  ;   0.412  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y32_N0_I10 ; LAB_LINE            ;
;   4.225  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y32_N12                ; wire457~0|dataa     ;
;   4.649  ;   0.424  ; FF ; CELL ; 14     ; LCCOMB_X42_Y32_N12                ; wire457~0|combout   ;
;   4.696  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y32_N12                ; CUDA_LCELL_COMB     ;
;   4.975  ;   0.279  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y32_N0_I6          ; LOCAL_LINE          ;
;   4.974  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y32_N24                ; o_2_~271|dataa      ;
;   5.403  ;   0.429  ; FR ; CELL ; 2      ; LCCOMB_X42_Y32_N24                ; o_2_~271|combout    ;
;   5.427  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N24                ; CUDA_LCELL_COMB     ;
;   5.517  ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y32_N0_I25          ; LE_BUFFER           ;
;   5.744  ;   0.227  ;    ; RE   ; 1      ; R4_X43_Y32_N0_I13                 ; H_SEG4              ;
;   6.073  ;   0.329  ;    ; RE   ; 1      ; C4_X44_Y33_N0_I10                 ; V_SEG4              ;
;   6.352  ;   0.279  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I28                 ; H_SEG4              ;
;   6.686  ;   0.334  ;    ; RE   ; 1      ; C4_X42_Y34_N0_I8                  ; V_SEG4              ;
;   6.973  ;   0.287  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I32 ; LAB_LINE            ;
;   6.974  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X43_Y34_N30                ; o_2_~321|datac      ;
;   7.261  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y34_N30                ; o_2_~321|combout    ;
;   7.285  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y34_N30                ; CUDA_LCELL_COMB     ;
;   7.358  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I31          ; LE_BUFFER           ;
;   7.569  ;   0.211  ;    ; RE   ; 1      ; R4_X40_Y33_N0_I20                 ; H_SEG4              ;
;   7.909  ;   0.340  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I31 ; LAB_LINE            ;
;   7.909  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|datab      ;
;   8.327  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|combout    ;
;   8.354  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   8.531  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I3          ; LOCAL_LINE          ;
;   8.531  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|datad      ;
;   8.686  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|combout    ;
;   8.713  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N12                ; CUDA_LCELL_COMB     ;
;   8.891  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I6          ; LOCAL_LINE          ;
;   8.890  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datad      ;
;   9.045  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.069  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.152  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.453  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.800  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.799  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.086 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.086 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.086 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.173 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #32: Setup slack is -6.172 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_31_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.180            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.172 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.095  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 1.902       ; 27         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.959       ; 70         ; 0.000 ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.180   ; 7.095   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y33_N17                    ; i_31_               ;
;   3.317  ;   0.000 ; FF ; CELL ; 46     ; FF_X42_Y33_N17                    ; i_31_|q             ;
;   3.432  ;   0.115 ;    ; RE   ; 3      ; FF_X42_Y33_N17                    ; CUDA_FF             ;
;   3.543  ;   0.111 ;    ; RE   ; 4      ; LE_BUFFER_X42_Y33_N0_I17          ; LE_BUFFER           ;
;   3.810  ;   0.267 ;    ; RE   ; 2      ; C4_X42_Y34_N0_I6                  ; V_SEG4              ;
;   4.111  ;   0.301 ;    ; RE   ; 4      ; R4_X39_Y35_N0_I18                 ; H_SEG4              ;
;   4.452  ;   0.341 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y35_N0_I16 ; LAB_LINE            ;
;   4.453  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N16                ; n_n1433~0|datad     ;
;   4.603  ;   0.150 ; FR ; CELL ; 12     ; LCCOMB_X42_Y35_N16                ; n_n1433~0|combout   ;
;   4.640  ;   0.037 ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N16                ; CUDA_LCELL_COMB     ;
;   4.743  ;   0.103 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I16          ; LE_BUFFER           ;
;   5.066  ;   0.323 ;    ; RE   ; 2      ; C4_X41_Y36_N0_I6                  ; V_SEG4              ;
;   5.341  ;   0.275 ;    ; RE   ; 2      ; R4_X42_Y37_N0_I15                 ; H_SEG4              ;
;   5.597  ;   0.256 ;    ; RE   ; 2      ; R4_X45_Y37_N0_I14                 ; H_SEG4              ;
;   5.928  ;   0.331 ;    ; RE   ; 2      ; C4_X47_Y33_N0_I22                 ; V_SEG4              ;
;   6.290  ;   0.362 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X48_Y33_N0_I28 ; LAB_LINE            ;
;   6.291  ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|datab     ;
;   6.679  ;   0.388 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.706  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   6.881  ;   0.175 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   6.881  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.148  ;   0.267 ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.176  ;   0.028 ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.254  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.501  ;   0.247 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   7.904  ;   0.403 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   7.904  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.054  ;   0.150 ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.077  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.154  ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.446  ;   0.292 ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.794  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.794  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.081  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.108  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.285  ;   0.177 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.285  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.440  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.467  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.675  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.675  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.093 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.093 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.093 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.180 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #33: Setup slack is -6.162 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_27_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.162            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.162 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.089 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.071  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.305       ; 33         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.536       ; 64         ; 0.000  ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.162   ; 7.071    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N23                    ; i_27_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 38     ; FF_X46_Y35_N23                    ; i_27_|q             ;
;   3.439  ;   0.116  ;    ; RE   ; 3      ; FF_X46_Y35_N23                    ; CUDA_FF             ;
;   3.562  ;   0.123  ;    ; RE   ; 5      ; LE_BUFFER_X46_Y35_N0_I22          ; LE_BUFFER           ;
;   3.856  ;   0.294  ;    ; RE   ; 4      ; C4_X45_Y36_N0_I8                  ; V_SEG4              ;
;   4.139  ;   0.283  ;    ; RE   ; 1      ; R4_X42_Y38_N0_I26                 ; H_SEG4              ;
;   4.422  ;   0.283  ;    ; RE   ; 1      ; C4_X42_Y34_N0_I18                 ; V_SEG4              ;
;   4.686  ;   0.264  ;    ; RE   ; 1      ; R4_X39_Y35_N0_I21                 ; H_SEG4              ;
;   5.073  ;   0.387  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X40_Y35_N0_I4  ; LAB_LINE            ;
;   5.072  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N10                ; wire35|datac        ;
;   5.353  ;   0.281  ; FF ; CELL ; 2      ; LCCOMB_X40_Y35_N10                ; wire35|combout      ;
;   5.386  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y35_N10                ; CUDA_LCELL_COMB     ;
;   5.653  ;   0.267  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y35_N0_I5          ; LOCAL_LINE          ;
;   5.653  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N12                ; o_2_~305|dataa      ;
;   6.077  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X40_Y35_N12                ; o_2_~305|combout    ;
;   6.091  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N12                ; CUDA_LCELL_COMB     ;
;   6.161  ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I12          ; LE_BUFFER           ;
;   6.456  ;   0.295  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y35_N0_I5  ; LAB_LINE            ;
;   6.456  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N0                 ; o_2_~307|datac      ;
;   6.737  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X40_Y35_N0                 ; o_2_~307|combout    ;
;   6.753  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N0                 ; CUDA_LCELL_COMB     ;
;   6.837  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I1           ; LE_BUFFER           ;
;   7.115  ;   0.278  ;    ; RE   ; 1      ; C4_X39_Y31_N0_I12                 ; V_SEG4              ;
;   7.523  ;   0.408  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I0  ; LAB_LINE            ;
;   7.522  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N14                ; o_2_~308|datac      ;
;   7.803  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N14                ; o_2_~308|combout    ;
;   7.822  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N14                ; CUDA_LCELL_COMB     ;
;   8.038  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I7          ; LOCAL_LINE          ;
;   8.038  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N24                ; o_2_~311|datac      ;
;   8.318  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N24                ; o_2_~311|combout    ;
;   8.337  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N24                ; CUDA_LCELL_COMB     ;
;   8.545  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I12         ; LOCAL_LINE          ;
;   8.545  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|datad      ;
;   8.670  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.684  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.758  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   8.942  ;   0.184  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.252  ;   0.310  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.252  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.377  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.396  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.654  ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.654  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.058 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.058 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.058 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.162 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #34: Setup slack is -6.160 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_4_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.168            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.160 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.083  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.121       ; 30         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.728       ; 67         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.168   ; 7.083   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N19                    ; i_4_                ;
;   3.317  ;   0.000 ; FF ; CELL ; 16     ; FF_X42_Y34_N19                    ; i_4_|q              ;
;   3.438  ;   0.121 ;    ; RE   ; 2      ; FF_X42_Y34_N19                    ; CUDA_FF             ;
;   3.702  ;   0.264 ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I9          ; LOCAL_LINE          ;
;   3.703  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datad       ;
;   3.828  ;   0.125 ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   3.870  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   3.974  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.179  ;   0.205 ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.394  ;   0.215 ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.673  ;   0.279 ;    ; RE   ; 1      ; C4_X48_Y35_N0_I4                  ; V_SEG4              ;
;   5.038  ;   0.365 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I5  ; LAB_LINE            ;
;   5.039  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datac       ;
;   5.320  ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.353  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.614  ;   0.261 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.614  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   5.964  ;   0.350 ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.016  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.120  ;   0.104 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.433  ;   0.313 ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.762  ;   0.329 ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.093  ;   0.331 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.093  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.248  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.271  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.349  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.660  ;   0.311 ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   7.977  ;   0.317 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   7.977  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.264  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.288  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.363  ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.662  ;   0.299 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.010  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.010  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.428  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.455  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.663  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.663  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.081 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.081 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.081 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.168 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #35: Setup slack is -6.159 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_16_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.159            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.159 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.087 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.070  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.089       ; 100        ; 3.089  ; 3.089 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.380       ; 34         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.459       ; 63         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.089    ; 3.089    ;    ;      ;        ;                                   ; clock path          ;
;   3.089  ;   3.089  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.159   ; 7.070    ;    ;      ;        ;                                   ; data path           ;
;   3.321  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y34_N1                     ; i_16_               ;
;   3.321  ;   0.000  ; FF ; CELL ; 41     ; FF_X46_Y34_N1                     ; i_16_|q             ;
;   3.422  ;   0.101  ;    ; RE   ; 2      ; FF_X46_Y34_N1                     ; CUDA_FF             ;
;   3.550  ;   0.128  ;    ; RE   ; 7      ; LE_BUFFER_X46_Y34_N0_I1           ; LE_BUFFER           ;
;   3.787  ;   0.237  ;    ; RE   ; 4      ; R4_X42_Y34_N0_I17                 ; H_SEG4              ;
;   4.019  ;   0.232  ;    ; RE   ; 2      ; R4_X38_Y34_N0_I17                 ; H_SEG4              ;
;   4.273  ;   0.254  ;    ; RE   ; 1      ; C4_X38_Y35_N0_I0                  ; V_SEG4              ;
;   4.560  ;   0.287  ;    ; RE   ; 1      ; R4_X39_Y35_N0_I9                  ; H_SEG4              ;
;   4.994  ;   0.434  ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X40_Y35_N0_I9  ; LAB_LINE            ;
;   4.994  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N10                ; wire35|datab        ;
;   5.350  ;   0.356  ; FF ; CELL ; 2      ; LCCOMB_X40_Y35_N10                ; wire35|combout      ;
;   5.383  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y35_N10                ; CUDA_LCELL_COMB     ;
;   5.650  ;   0.267  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y35_N0_I5          ; LOCAL_LINE          ;
;   5.650  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N12                ; o_2_~305|dataa      ;
;   6.074  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X40_Y35_N12                ; o_2_~305|combout    ;
;   6.088  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N12                ; CUDA_LCELL_COMB     ;
;   6.158  ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I12          ; LE_BUFFER           ;
;   6.453  ;   0.295  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y35_N0_I5  ; LAB_LINE            ;
;   6.453  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y35_N0                 ; o_2_~307|datac      ;
;   6.734  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X40_Y35_N0                 ; o_2_~307|combout    ;
;   6.750  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N0                 ; CUDA_LCELL_COMB     ;
;   6.834  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I1           ; LE_BUFFER           ;
;   7.112  ;   0.278  ;    ; RE   ; 1      ; C4_X39_Y31_N0_I12                 ; V_SEG4              ;
;   7.520  ;   0.408  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I0  ; LAB_LINE            ;
;   7.519  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N14                ; o_2_~308|datac      ;
;   7.800  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N14                ; o_2_~308|combout    ;
;   7.819  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N14                ; CUDA_LCELL_COMB     ;
;   8.035  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I7          ; LOCAL_LINE          ;
;   8.035  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N24                ; o_2_~311|datac      ;
;   8.315  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N24                ; o_2_~311|combout    ;
;   8.334  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N24                ; CUDA_LCELL_COMB     ;
;   8.542  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I12         ; LOCAL_LINE          ;
;   8.542  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|datad      ;
;   8.667  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.681  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.755  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   8.939  ;   0.184  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.249  ;   0.310  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.249  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.374  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.393  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.651  ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.651  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.055 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.055 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.055 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.159 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #36: Setup slack is -6.151 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.151            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.151 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.064  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.715       ; 38         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.118       ; 58         ; 0.000  ; 0.372 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.151   ; 7.064    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.812  ;   0.372  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.812  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N26                ; n_n1425|dataa       ;
;   4.216  ;   0.404  ; FF ; CELL ; 10     ; LCCOMB_X42_Y35_N26                ; n_n1425|combout     ;
;   4.232  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N26                ; CUDA_LCELL_COMB     ;
;   4.318  ;   0.086  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y35_N0_I27          ; LE_BUFFER           ;
;   4.576  ;   0.258  ;    ; RE   ; 3      ; C4_X42_Y31_N0_I22                 ; V_SEG4              ;
;   4.841  ;   0.265  ;    ; RE   ; 2      ; R4_X39_Y32_N0_I32                 ; H_SEG4              ;
;   5.199  ;   0.358  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I37 ; LAB_LINE            ;
;   5.198  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y32_N24                ; o_2_~171|dataa      ;
;   5.547  ;   0.349  ; FR ; CELL ; 1      ; LCCOMB_X41_Y32_N24                ; o_2_~171|combout    ;
;   5.570  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N24                ; CUDA_LCELL_COMB     ;
;   5.651  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I24          ; LE_BUFFER           ;
;   5.941  ;   0.290  ;    ; RE   ; 1      ; C4_X40_Y28_N0_I21                 ; V_SEG4              ;
;   6.227  ;   0.286  ;    ; RE   ; 1      ; R4_X37_Y31_N0_I24                 ; H_SEG4              ;
;   6.504  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I21 ; LAB_LINE            ;
;   6.504  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N20                ; o_2_~172|datad      ;
;   6.659  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N20                ; o_2_~172|combout    ;
;   6.686  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N20                ; CUDA_LCELL_COMB     ;
;   6.863  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I10         ; LOCAL_LINE          ;
;   6.863  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N30                ; o_2_~173|datad      ;
;   7.018  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N30                ; o_2_~173|combout    ;
;   7.045  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N30                ; CUDA_LCELL_COMB     ;
;   7.222  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I15         ; LOCAL_LINE          ;
;   7.222  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datac      ;
;   7.509  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.532  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.605  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.830  ;   0.225  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.111  ;   0.281  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.111  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.266  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.293  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.503  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.503  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.921  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.948  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.125  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.125  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.412  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.439  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.646  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.646  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.064 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.064 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.064 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.151 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #37: Setup slack is -6.147 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_30_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.147            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.147 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.060  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.597       ; 37         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.232       ; 60         ; 0.000  ; 0.339 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.147   ; 7.060    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N25                    ; i_30_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 48     ; FF_X42_Y35_N25                    ; i_30_|q             ;
;   3.408  ;   0.089  ;    ; RE   ; 2      ; FF_X42_Y35_N25                    ; CUDA_FF             ;
;   3.525  ;   0.117  ;    ; RE   ; 6      ; LE_BUFFER_X42_Y35_N0_I24          ; LE_BUFFER           ;
;   3.837  ;   0.312  ;    ; RE   ; 2      ; C4_X41_Y31_N0_I21                 ; V_SEG4              ;
;   4.081  ;   0.244  ;    ; RE   ; 1      ; R4_X42_Y33_N0_I1                  ; H_SEG4              ;
;   4.412  ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I16 ; LAB_LINE            ;
;   4.412  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y33_N22                ; wire77|datad        ;
;   4.567  ;   0.155  ; RR ; CELL ; 6      ; LCCOMB_X43_Y33_N22                ; wire77|combout      ;
;   4.618  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y33_N22                ; CUDA_LCELL_COMB     ;
;   4.722  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I22          ; LE_BUFFER           ;
;   5.026  ;   0.304  ;    ; RE   ; 2      ; C4_X42_Y29_N0_I19                 ; V_SEG4              ;
;   5.280  ;   0.254  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I26                 ; H_SEG4              ;
;   5.619  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I9  ; LAB_LINE            ;
;   5.618  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|datad      ;
;   5.757  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|combout    ;
;   5.776  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N26                ; CUDA_LCELL_COMB     ;
;   5.990  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I13         ; LOCAL_LINE          ;
;   5.990  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|datac      ;
;   6.270  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|combout    ;
;   6.289  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N22                ; CUDA_LCELL_COMB     ;
;   6.504  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I11         ; LOCAL_LINE          ;
;   6.504  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|datac      ;
;   6.785  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|combout    ;
;   6.804  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N14                ; CUDA_LCELL_COMB     ;
;   7.055  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I7          ; LOCAL_LINE          ;
;   7.055  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datab      ;
;   7.459  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.473  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.541  ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.723  ;   0.182  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.032  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.032  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.157  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.176  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.429  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.429  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.854  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.873  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.090  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.090  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.370  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.389  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.639  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.639  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.043 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.043 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.043 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.147 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #38: Setup slack is -6.146 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_17_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.154            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.146 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.063  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.880       ; 41         ; 0.000  ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 3.953       ; 56         ; 0.000  ; 0.424 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.154   ; 7.063    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N29                    ; i_17_               ;
;   3.323  ;   0.000  ; RR ; CELL ; 45     ; FF_X46_Y35_N29                    ; i_17_|q             ;
;   3.416  ;   0.093  ;    ; RE   ; 2      ; FF_X46_Y35_N29                    ; CUDA_FF             ;
;   3.664  ;   0.248  ;    ; RE   ; 5      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE          ;
;   3.664  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N10                ; wire295~0|datab     ;
;   4.107  ;   0.443  ; RF ; CELL ; 7      ; LCCOMB_X46_Y35_N10                ; wire295~0|combout   ;
;   4.135  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N10                ; CUDA_LCELL_COMB     ;
;   4.216  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I10          ; LE_BUFFER           ;
;   4.460  ;   0.244  ;    ; RE   ; 3      ; C4_X46_Y36_N0_I4                  ; V_SEG4              ;
;   4.882  ;   0.422  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X46_Y36_N0_I5  ; LAB_LINE            ;
;   4.881  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y36_N30                ; wire74|datac        ;
;   5.142  ;   0.261  ; FR ; CELL ; 2      ; LCCOMB_X46_Y36_N30                ; wire74|combout      ;
;   5.169  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N30                ; CUDA_LCELL_COMB     ;
;   5.356  ;   0.187  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y36_N0_I15         ; LOCAL_LINE          ;
;   5.356  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N0                 ; o_1_~167|datac      ;
;   5.643  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N0                 ; o_1_~167|combout    ;
;   5.666  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N0                 ; CUDA_LCELL_COMB     ;
;   5.740  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I0           ; LE_BUFFER           ;
;   5.971  ;   0.231  ;    ; RE   ; 1      ; R4_X47_Y36_N0_I1                  ; H_SEG4              ;
;   6.270  ;   0.299  ;    ; RE   ; 1      ; C4_X49_Y32_N0_I13                 ; V_SEG4              ;
;   6.554  ;   0.284  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y35_N0_I34 ; LAB_LINE            ;
;   6.554  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y35_N22                ; o_1_~168|datac      ;
;   6.824  ;   0.270  ; RF ; CELL ; 1      ; LCCOMB_X50_Y35_N22                ; o_1_~168|combout    ;
;   6.843  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N22                ; CUDA_LCELL_COMB     ;
;   7.058  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y35_N0_I11         ; LOCAL_LINE          ;
;   7.058  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X50_Y35_N14                ; o_1_~172|datac      ;
;   7.339  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X50_Y35_N14                ; o_1_~172|combout    ;
;   7.358  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N14                ; CUDA_LCELL_COMB     ;
;   7.574  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y35_N0_I7          ; LOCAL_LINE          ;
;   7.574  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X50_Y35_N28                ; o_1_~176|datac      ;
;   7.854  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X50_Y35_N28                ; o_1_~176|combout    ;
;   7.868  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N28                ; CUDA_LCELL_COMB     ;
;   7.945  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y35_N0_I28          ; LE_BUFFER           ;
;   8.175  ;   0.230  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I22                 ; V_SEG4              ;
;   8.599  ;   0.424  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I7  ; LAB_LINE            ;
;   8.598  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datab      ;
;   9.002  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.021  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.230  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.230  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.355  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.374  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.625  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.625  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.050 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.050 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.050 ;   0.000  ; FF ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.154 ;   0.104  ; FF ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #39: Setup slack is -6.146 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_6_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.154            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.146 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.069  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.983       ; 42         ; 0.000  ; 0.437 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.855       ; 55         ; 0.000  ; 0.392 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.154   ; 7.069    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N15                    ; i_6_                ;
;   3.317  ;   0.000  ; RR ; CELL ; 33     ; FF_X42_Y34_N15                    ; i_6_|q              ;
;   3.406  ;   0.089  ;    ; RE   ; 3      ; FF_X42_Y34_N15                    ; CUDA_FF             ;
;   3.525  ;   0.119  ;    ; RE   ; 6      ; LE_BUFFER_X42_Y34_N0_I14          ; LE_BUFFER           ;
;   3.838  ;   0.313  ;    ; RE   ; 3      ; C4_X42_Y30_N0_I17                 ; V_SEG4              ;
;   4.108  ;   0.270  ;    ; RE   ; 1      ; R4_X43_Y33_N0_I5                  ; H_SEG4              ;
;   4.500  ;   0.392  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X46_Y33_N0_I19 ; LAB_LINE            ;
;   4.499  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N6                 ; wire7050~0|dataa    ;
;   4.936  ;   0.437  ; RF ; CELL ; 8      ; LCCOMB_X46_Y33_N6                 ; wire7050~0|combout  ;
;   4.980  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X46_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   5.082  ;   0.102  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y33_N0_I7           ; LE_BUFFER           ;
;   5.337  ;   0.255  ;    ; RE   ; 2      ; C4_X45_Y34_N0_I3                  ; V_SEG4              ;
;   5.712  ;   0.375  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y34_N0_I5  ; LAB_LINE            ;
;   5.711  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X45_Y34_N2                 ; o_1_~131|datac      ;
;   5.991  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X45_Y34_N2                 ; o_1_~131|combout    ;
;   6.010  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   6.259  ;   0.249  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I1          ; LOCAL_LINE          ;
;   6.259  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y34_N0                 ; o_1_~132|datab      ;
;   6.627  ;   0.368  ; FF ; CELL ; 1      ; LCCOMB_X45_Y34_N0                 ; o_1_~132|combout    ;
;   6.646  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   6.896  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I0          ; LOCAL_LINE          ;
;   6.896  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y34_N14                ; o_1_~134|datab      ;
;   7.321  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X45_Y34_N14                ; o_1_~134|combout    ;
;   7.340  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.591  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I7          ; LOCAL_LINE          ;
;   7.591  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y34_N8                 ; o_1_~135|datab      ;
;   7.995  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X45_Y34_N8                 ; o_1_~135|combout    ;
;   8.014  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   8.231  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y34_N0_I4          ; LOCAL_LINE          ;
;   8.231  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y34_N30                ; o_1_~136|datac      ;
;   8.511  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X45_Y34_N30                ; o_1_~136|combout    ;
;   8.527  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X45_Y34_N30                ; CUDA_LCELL_COMB     ;
;   8.599  ;   0.072  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y34_N0_I31          ; LE_BUFFER           ;
;   8.777  ;   0.178  ;    ; RE   ; 1      ; R4_X46_Y34_N0_I15                 ; H_SEG4              ;
;   9.132  ;   0.355  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I37 ; LAB_LINE            ;
;   9.133  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|dataa      ;
;   9.537  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|combout    ;
;   9.556  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   9.769  ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I2          ; LOCAL_LINE          ;
;   9.769  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datac      ;
;   10.050 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.050 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.050 ;   0.000  ; FF ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.154 ;   0.104  ; FF ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #40: Setup slack is -6.140 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.140            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.140 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.053  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.293       ; 33         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.529       ; 64         ; 0.000  ; 0.376 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.140   ; 7.053    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.409  ;   0.090  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.514  ;   0.105  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.832  ;   0.318  ;    ; RE   ; 3      ; C4_X42_Y31_N0_I19                 ; V_SEG4              ;
;   4.092  ;   0.260  ;    ; RE   ; 4      ; R4_X39_Y32_N0_I31                 ; H_SEG4              ;
;   4.438  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I14 ; LAB_LINE            ;
;   4.439  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N14                ; n_n1478|datac       ;
;   4.726  ;   0.287  ; RR ; CELL ; 10     ; LCCOMB_X41_Y32_N14                ; n_n1478|combout     ;
;   4.763  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y32_N14                ; CUDA_LCELL_COMB     ;
;   4.863  ;   0.100  ;    ; RE   ; 3      ; LE_BUFFER_X41_Y32_N0_I14          ; LE_BUFFER           ;
;   5.117  ;   0.254  ;    ; RE   ; 4      ; R4_X38_Y32_N0_I26                 ; H_SEG4              ;
;   5.428  ;   0.311  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I7                  ; V_SEG4              ;
;   5.771  ;   0.343  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y34_N0_I16 ; LAB_LINE            ;
;   5.770  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N30                ; o_2_~387|datad      ;
;   5.909  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X39_Y34_N30                ; o_2_~387|combout    ;
;   5.928  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N30                ; CUDA_LCELL_COMB     ;
;   6.185  ;   0.257  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I15         ; LOCAL_LINE          ;
;   6.184  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y34_N28                ; o_2_~293|dataa      ;
;   6.608  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X39_Y34_N28                ; o_2_~293|combout    ;
;   6.622  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N28                ; CUDA_LCELL_COMB     ;
;   6.699  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y34_N0_I28          ; LE_BUFFER           ;
;   6.949  ;   0.250  ;    ; RE   ; 1      ; C4_X38_Y30_N0_I21                 ; V_SEG4              ;
;   7.325  ;   0.376  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I26 ; LAB_LINE            ;
;   7.325  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N22                ; o_2_~294|datad      ;
;   7.450  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N22                ; o_2_~294|combout    ;
;   7.469  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N22                ; CUDA_LCELL_COMB     ;
;   7.684  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I11         ; LOCAL_LINE          ;
;   7.684  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|datac      ;
;   7.965  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|combout    ;
;   7.984  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N12                ; CUDA_LCELL_COMB     ;
;   8.244  ;   0.260  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I6          ; LOCAL_LINE          ;
;   8.244  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|dataa      ;
;   8.648  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.662  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.736  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   8.920  ;   0.184  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.230  ;   0.310  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.230  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.355  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.374  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.632  ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.632  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.036 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.036 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.036 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.140 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #41: Setup slack is -6.136 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.136            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.136 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.051  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.424       ; 34         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.397       ; 62         ; 0.000  ; 0.345 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.136   ; 7.051    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.760  ;   0.322  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.760  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N20                ; n_n819~0|datab      ;
;   4.201  ;   0.441  ; FR ; CELL ; 9      ; LCCOMB_X42_Y34_N20                ; n_n819~0|combout    ;
;   4.239  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X42_Y34_N20                ; CUDA_LCELL_COMB     ;
;   4.330  ;   0.091  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y34_N0_I21          ; LE_BUFFER           ;
;   4.582  ;   0.252  ;    ; RE   ; 2      ; R4_X43_Y34_N0_I8                  ; H_SEG4              ;
;   4.927  ;   0.345  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y34_N0_I22 ; LAB_LINE            ;
;   4.927  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y34_N4                 ; wire4~0|datac       ;
;   5.212  ;   0.285  ; RR ; CELL ; 1      ; LCCOMB_X47_Y34_N4                 ; wire4~0|combout     ;
;   5.235  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   5.314  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y34_N0_I4           ; LE_BUFFER           ;
;   5.541  ;   0.227  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I19                 ; H_SEG4              ;
;   5.815  ;   0.274  ;    ; RE   ; 1      ; R4_X41_Y34_N0_I19                 ; H_SEG4              ;
;   6.154  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y34_N0_I2  ; LAB_LINE            ;
;   6.153  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y34_N14                ; wire4|datad         ;
;   6.308  ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y34_N14                ; wire4|combout       ;
;   6.359  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X40_Y34_N14                ; CUDA_LCELL_COMB     ;
;   6.454  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y34_N0_I14          ; LE_BUFFER           ;
;   6.757  ;   0.303  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I17                 ; V_SEG4              ;
;   7.064  ;   0.307  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I11 ; LAB_LINE            ;
;   7.064  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N18                ; o_2_~227|datad      ;
;   7.219  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N18                ; o_2_~227|combout    ;
;   7.246  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N18                ; CUDA_LCELL_COMB     ;
;   7.423  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I9          ; LOCAL_LINE          ;
;   7.423  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N16                ; o_2_~228|datad      ;
;   7.578  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N16                ; o_2_~228|combout    ;
;   7.605  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.783  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I8          ; LOCAL_LINE          ;
;   7.783  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datad      ;
;   7.938  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   7.965  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.144  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.144  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.299  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.322  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.407  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.635  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   8.980  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   8.979  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.397  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.424  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.631  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.631  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.049 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.049 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.049 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.136 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #42: Setup slack is -6.135 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_17_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.143            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.135 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.052  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.271       ; 32         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 29    ; 4.552       ; 65         ; 0.000  ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.143   ; 7.052    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N29                    ; i_17_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 45     ; FF_X46_Y35_N29                    ; i_17_|q             ;
;   3.444  ;   0.121  ;    ; RE   ; 2      ; FF_X46_Y35_N29                    ; CUDA_FF             ;
;   3.765  ;   0.321  ;    ; RE   ; 5      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE          ;
;   3.765  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N10                ; wire295~0|datab     ;
;   4.206  ;   0.441  ; FR ; CELL ; 7      ; LCCOMB_X46_Y35_N10                ; wire295~0|combout   ;
;   4.243  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N10                ; CUDA_LCELL_COMB     ;
;   4.329  ;   0.086  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I10          ; LE_BUFFER           ;
;   4.638  ;   0.309  ;    ; RE   ; 3      ; C4_X46_Y36_N0_I4                  ; V_SEG4              ;
;   4.963  ;   0.325  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X46_Y36_N0_I5  ; LAB_LINE            ;
;   4.963  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N20                ; wire48|datac        ;
;   5.230  ;   0.267  ; RF ; CELL ; 12     ; LCCOMB_X46_Y36_N20                ; wire48|combout      ;
;   5.274  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X46_Y36_N20                ; CUDA_LCELL_COMB     ;
;   5.378  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X46_Y36_N0_I21          ; LE_BUFFER           ;
;   5.571  ;   0.193  ;    ; RE   ; 3      ; R4_X47_Y36_N0_I10                 ; H_SEG4              ;
;   5.831  ;   0.260  ;    ; RE   ; 1      ; C4_X47_Y32_N0_I19                 ; V_SEG4              ;
;   6.229  ;   0.398  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I16 ; LAB_LINE            ;
;   6.228  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N2                 ; o_1_~89|datad       ;
;   6.378  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X48_Y35_N2                 ; o_1_~89|combout     ;
;   6.405  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X48_Y35_N2                 ; CUDA_LCELL_COMB     ;
;   6.584  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I1          ; LOCAL_LINE          ;
;   6.584  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y35_N22                ; o_1_~277|datad      ;
;   6.739  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X48_Y35_N22                ; o_1_~277|combout    ;
;   6.763  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X48_Y35_N22                ; CUDA_LCELL_COMB     ;
;   6.839  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I23          ; LE_BUFFER           ;
;   7.058  ;   0.219  ;    ; RE   ; 1      ; R4_X45_Y35_N0_I27                 ; H_SEG4              ;
;   7.335  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I35 ; LAB_LINE            ;
;   7.334  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N16                ; o_1_~96|datac       ;
;   7.621  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X46_Y35_N16                ; o_1_~96|combout     ;
;   7.644  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y35_N16                ; CUDA_LCELL_COMB     ;
;   7.725  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I16          ; LE_BUFFER           ;
;   7.950  ;   0.225  ;    ; RE   ; 1      ; R4_X46_Y35_N0_I7                  ; H_SEG4              ;
;   8.278  ;   0.328  ;    ; RE   ; 1      ; C4_X48_Y31_N0_I17                 ; V_SEG4              ;
;   8.563  ;   0.285  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I34 ; LAB_LINE            ;
;   8.562  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N28                ; o_1_~102|datac      ;
;   8.849  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N28                ; o_1_~102|combout    ;
;   8.876  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N28                ; CUDA_LCELL_COMB     ;
;   9.054  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I14         ; LOCAL_LINE          ;
;   9.054  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|datad      ;
;   9.209  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|combout    ;
;   9.236  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N10                ; CUDA_LCELL_COMB     ;
;   9.413  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I5          ; LOCAL_LINE          ;
;   9.413  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|datad      ;
;   9.568  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|combout    ;
;   9.595  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   9.769  ;   0.174  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I2          ; LOCAL_LINE          ;
;   9.769  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datac      ;
;   10.056 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.056 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.056 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.143 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #43: Setup slack is -6.128 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_17_             ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.135            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.128 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.044  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091 ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.508       ; 36         ; 0.000 ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.304       ; 61         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977 ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091   ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.135   ; 7.044   ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232 ;    ; uTco ; 1      ; FF_X46_Y35_N29                    ; i_17_               ;
;   3.323  ;   0.000 ; FF ; CELL ; 45     ; FF_X46_Y35_N29                    ; i_17_|q             ;
;   3.444  ;   0.121 ;    ; RE   ; 2      ; FF_X46_Y35_N29                    ; CUDA_FF             ;
;   3.765  ;   0.321 ;    ; RE   ; 5      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE          ;
;   3.765  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N10                ; wire295~0|datab     ;
;   4.206  ;   0.441 ; FR ; CELL ; 7      ; LCCOMB_X46_Y35_N10                ; wire295~0|combout   ;
;   4.243  ;   0.037 ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N10                ; CUDA_LCELL_COMB     ;
;   4.329  ;   0.086 ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I10          ; LE_BUFFER           ;
;   4.638  ;   0.309 ;    ; RE   ; 3      ; C4_X46_Y36_N0_I4                  ; V_SEG4              ;
;   4.963  ;   0.325 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X46_Y36_N0_I5  ; LAB_LINE            ;
;   4.963  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N20                ; wire48|datac        ;
;   5.230  ;   0.267 ; RF ; CELL ; 12     ; LCCOMB_X46_Y36_N20                ; wire48|combout      ;
;   5.274  ;   0.044 ;    ; RE   ; 3      ; LCCOMB_X46_Y36_N20                ; CUDA_LCELL_COMB     ;
;   5.378  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X46_Y36_N0_I21          ; LE_BUFFER           ;
;   5.576  ;   0.198 ;    ; RE   ; 3      ; R4_X47_Y36_N0_I10                 ; H_SEG4              ;
;   5.821  ;   0.245 ;    ; RE   ; 1      ; R4_X50_Y36_N0_I12                 ; H_SEG4              ;
;   6.147  ;   0.326 ;    ; RE   ; 1      ; C4_X49_Y32_N0_I20                 ; V_SEG4              ;
;   6.512  ;   0.365 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X50_Y33_N0_I25 ; LAB_LINE            ;
;   6.512  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X50_Y33_N24                ; o_0_~128|datad      ;
;   6.662  ;   0.150 ; FR ; CELL ; 1      ; LCCOMB_X50_Y33_N24                ; o_0_~128|combout    ;
;   6.689  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X50_Y33_N24                ; CUDA_LCELL_COMB     ;
;   6.866  ;   0.177 ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y33_N0_I12         ; LOCAL_LINE          ;
;   6.866  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X50_Y33_N16                ; o_0_~130|datad      ;
;   7.021  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X50_Y33_N16                ; o_0_~130|combout    ;
;   7.048  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X50_Y33_N16                ; CUDA_LCELL_COMB     ;
;   7.256  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y33_N0_I8          ; LOCAL_LINE          ;
;   7.256  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X50_Y33_N12                ; o_0_~133|datab      ;
;   7.674  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X50_Y33_N12                ; o_0_~133|combout    ;
;   7.697  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X50_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.774  ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X50_Y33_N0_I12          ; LE_BUFFER           ;
;   8.074  ;   0.300 ;    ; RE   ; 1      ; C4_X50_Y29_N0_I16                 ; V_SEG4              ;
;   8.305  ;   0.231 ;    ; RE   ; 1      ; R4_X47_Y32_N0_I27                 ; H_SEG4              ;
;   8.617  ;   0.312 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I35 ; LAB_LINE            ;
;   8.617  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N6                 ; o_0_~153|dataa      ;
;   9.034  ;   0.417 ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N6                 ; o_0_~153|combout    ;
;   9.061  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N6                 ; CUDA_LCELL_COMB     ;
;   9.238  ;   0.177 ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I3          ; LOCAL_LINE          ;
;   9.238  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datad      ;
;   9.393  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.420  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.630  ;   0.210 ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.630  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.048 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.048 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.048 ;   0.000 ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.135 ;   0.087 ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #44: Setup slack is -6.127 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_24_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.127            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.127 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.089 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.036  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091 ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.910       ; 41         ; 0.000 ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 22    ; 3.894       ; 55         ; 0.000 ; 0.414 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091   ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.127   ; 7.036   ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232 ;    ; uTco ; 1      ; FF_X46_Y35_N19                    ; i_24_               ;
;   3.323  ;   0.000 ; RR ; CELL ; 66     ; FF_X46_Y35_N19                    ; i_24_|q             ;
;   3.412  ;   0.089 ;    ; RE   ; 2      ; FF_X46_Y35_N19                    ; CUDA_FF             ;
;   3.521  ;   0.109 ;    ; RE   ; 4      ; LE_BUFFER_X46_Y35_N0_I18          ; LE_BUFFER           ;
;   3.873  ;   0.352 ;    ; RE   ; 5      ; C4_X45_Y36_N0_I7                  ; V_SEG4              ;
;   4.127  ;   0.254 ;    ; RE   ; 2      ; R4_X46_Y38_N0_I12                 ; H_SEG4              ;
;   4.494  ;   0.367 ;    ; RE   ; 2      ; C4_X45_Y34_N0_I20                 ; V_SEG4              ;
;   4.739  ;   0.245 ;    ; RE   ; 1      ; R4_X42_Y34_N0_I30                 ; H_SEG4              ;
;   5.148  ;   0.409 ;    ; RE   ; 4      ; LOCAL_INTERCONNECT_X41_Y34_N0_I12 ; LAB_LINE            ;
;   5.148  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X41_Y34_N22                ; o_2_~167|datab      ;
;   5.591  ;   0.443 ; RF ; CELL ; 1      ; LCCOMB_X41_Y34_N22                ; o_2_~167|combout    ;
;   5.610  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N22                ; CUDA_LCELL_COMB     ;
;   5.870  ;   0.260 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I11         ; LOCAL_LINE          ;
;   5.870  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N4                 ; o_2_~168|dataa      ;
;   6.274  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N4                 ; o_2_~168|combout    ;
;   6.293  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   6.544  ;   0.251 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I2          ; LOCAL_LINE          ;
;   6.544  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datab      ;
;   6.969  ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   6.983  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.059  ;   0.076 ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.298  ;   0.239 ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.712  ;   0.414 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.712  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.137  ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.156  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.409  ;   0.253 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.409  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.834  ;   0.425 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.853  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.070  ;   0.217 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.070  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.350  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.369  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.619  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.619  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.023 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.023 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.023 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.127 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #45: Setup slack is -6.124 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_24_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.124            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.124 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.089 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.033  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.837       ; 40         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.965       ; 56         ; 0.000  ; 0.414 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.124   ; 7.033    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N19                    ; i_24_               ;
;   3.323  ;   0.000  ; RR ; CELL ; 66     ; FF_X46_Y35_N19                    ; i_24_|q             ;
;   3.412  ;   0.089  ;    ; RE   ; 2      ; FF_X46_Y35_N19                    ; CUDA_FF             ;
;   3.521  ;   0.109  ;    ; RE   ; 4      ; LE_BUFFER_X46_Y35_N0_I18          ; LE_BUFFER           ;
;   3.791  ;   0.270  ;    ; RE   ; 4      ; R4_X42_Y35_N0_I24                 ; H_SEG4              ;
;   4.161  ;   0.370  ;    ; RE   ; 6      ; C4_X41_Y31_N0_I17                 ; V_SEG4              ;
;   4.529  ;   0.368  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X41_Y32_N0_I7  ; LAB_LINE            ;
;   4.529  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N6                 ; wire7276|datac      ;
;   4.816  ;   0.287  ; RR ; CELL ; 3      ; LCCOMB_X41_Y32_N6                 ; wire7276|combout    ;
;   4.854  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X41_Y32_N6                 ; CUDA_LCELL_COMB     ;
;   4.945  ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I7           ; LE_BUFFER           ;
;   5.250  ;   0.305  ;    ; RE   ; 2      ; C4_X40_Y33_N0_I3                  ; V_SEG4              ;
;   5.562  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I21 ; LAB_LINE            ;
;   5.562  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y34_N30                ; wire1256~0|dataa    ;
;   5.914  ;   0.352  ; RF ; CELL ; 2      ; LCCOMB_X41_Y34_N30                ; wire1256~0|combout  ;
;   5.947  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X41_Y34_N30                ; CUDA_LCELL_COMB     ;
;   6.173  ;   0.226  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I15         ; LOCAL_LINE          ;
;   6.172  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|datac      ;
;   6.452  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|combout    ;
;   6.471  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.686  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.686  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datac      ;
;   6.966  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   6.980  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.056  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.295  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.709  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.709  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.134  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.153  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.406  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.406  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.831  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.850  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.067  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.067  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.347  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.366  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.616  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.616  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.020 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.020 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.020 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.124 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #46: Setup slack is -6.121 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.121            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.121 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.036  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.105       ; 30         ; 0.000  ; 0.417 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 29    ; 4.703       ; 67         ; 0.000  ; 0.350 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.121   ; 7.036    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.348  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.594  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   4.940  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   4.940  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.090  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.128  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.230  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.465  ;   0.235  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I20                 ; H_SEG4              ;
;   5.688  ;   0.223  ;    ; RE   ; 1      ; R4_X40_Y33_N0_I21                 ; H_SEG4              ;
;   5.986  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y33_N0_I19 ; LAB_LINE            ;
;   5.985  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|datad      ;
;   6.140  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|combout    ;
;   6.163  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y33_N18                ; CUDA_LCELL_COMB     ;
;   6.247  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y33_N0_I18          ; LE_BUFFER           ;
;   6.548  ;   0.301  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I9  ; LAB_LINE            ;
;   6.547  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|datad      ;
;   6.702  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|combout    ;
;   6.726  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   6.805  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I1           ; LE_BUFFER           ;
;   7.155  ;   0.350  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I15 ; LAB_LINE            ;
;   7.155  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|dataa      ;
;   7.572  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|combout    ;
;   7.595  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N24                ; CUDA_LCELL_COMB     ;
;   7.675  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I24          ; LE_BUFFER           ;
;   7.905  ;   0.230  ;    ; RE   ; 1      ; R4_X39_Y33_N0_I14                 ; H_SEG4              ;
;   8.214  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I37 ; LAB_LINE            ;
;   8.213  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|datac      ;
;   8.500  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|combout    ;
;   8.527  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N30                ; CUDA_LCELL_COMB     ;
;   8.706  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I15         ; LOCAL_LINE          ;
;   8.706  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datac      ;
;   8.993  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.017  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.100  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.401  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.748  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.747  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.034 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.034 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.034 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.121 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #47: Setup slack is -6.121 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_3_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.121            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.121 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.037  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084  ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.008       ; 29         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 4.799       ; 68         ; 0.000  ; 0.345 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084    ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.121   ; 7.037    ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y31_N21                    ; i_3_                ;
;   3.316  ;   0.000  ; RR ; CELL ; 18     ; FF_X43_Y31_N21                    ; i_3_|q              ;
;   3.391  ;   0.075  ;    ; RE   ; 2      ; FF_X43_Y31_N21                    ; CUDA_FF             ;
;   3.492  ;   0.101  ;    ; RE   ; 5      ; LE_BUFFER_X43_Y31_N0_I20          ; LE_BUFFER           ;
;   3.726  ;   0.234  ;    ; RE   ; 1      ; R4_X43_Y31_N0_I9                  ; H_SEG4              ;
;   4.065  ;   0.339  ;    ; RE   ; 1      ; C4_X42_Y32_N0_I6                  ; V_SEG4              ;
;   4.338  ;   0.273  ;    ; RE   ; 1      ; R4_X43_Y34_N0_I7                  ; H_SEG4              ;
;   4.652  ;   0.314  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y34_N0_I21 ; LAB_LINE            ;
;   4.652  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y34_N10                ; wire404~0|datad     ;
;   4.807  ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X47_Y34_N10                ; wire404~0|combout   ;
;   4.848  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N10                ; CUDA_LCELL_COMB     ;
;   5.042  ;   0.194  ;    ; RE   ; 2      ; LOCAL_LINE_X47_Y34_N0_I5          ; LOCAL_LINE          ;
;   5.042  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y34_N4                 ; wire4~0|datad       ;
;   5.197  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y34_N4                 ; wire4~0|combout     ;
;   5.220  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   5.299  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y34_N0_I4           ; LE_BUFFER           ;
;   5.526  ;   0.227  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I19                 ; H_SEG4              ;
;   5.800  ;   0.274  ;    ; RE   ; 1      ; R4_X41_Y34_N0_I19                 ; H_SEG4              ;
;   6.139  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y34_N0_I2  ; LAB_LINE            ;
;   6.138  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y34_N14                ; wire4|datad         ;
;   6.293  ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y34_N14                ; wire4|combout       ;
;   6.344  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X40_Y34_N14                ; CUDA_LCELL_COMB     ;
;   6.439  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y34_N0_I14          ; LE_BUFFER           ;
;   6.742  ;   0.303  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I17                 ; V_SEG4              ;
;   7.049  ;   0.307  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I11 ; LAB_LINE            ;
;   7.049  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N18                ; o_2_~227|datad      ;
;   7.204  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N18                ; o_2_~227|combout    ;
;   7.231  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N18                ; CUDA_LCELL_COMB     ;
;   7.408  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I9          ; LOCAL_LINE          ;
;   7.408  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N16                ; o_2_~228|datad      ;
;   7.563  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N16                ; o_2_~228|combout    ;
;   7.590  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.768  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I8          ; LOCAL_LINE          ;
;   7.768  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datad      ;
;   7.923  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   7.950  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.129  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.129  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.284  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.307  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.392  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.620  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   8.965  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   8.964  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.382  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.409  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.616  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.616  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.034 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.034 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.034 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.121 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #48: Setup slack is -6.120 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.120            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.120 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.035  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.234       ; 32         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.572       ; 65         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.120   ; 7.035    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.348  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.594  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   4.940  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   4.940  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.090  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.128  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.230  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.458  ;   0.228  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I31                 ; H_SEG4              ;
;   5.732  ;   0.274  ;    ; RE   ; 1      ; R4_X41_Y34_N0_I32                 ; H_SEG4              ;
;   6.008  ;   0.276  ;    ; RE   ; 2      ; R4_X37_Y34_N0_I29                 ; H_SEG4              ;
;   6.323  ;   0.315  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y34_N0_I26 ; LAB_LINE            ;
;   6.321  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|datad      ;
;   6.476  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|combout    ;
;   6.503  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   6.711  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I0          ; LOCAL_LINE          ;
;   6.710  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|datab      ;
;   7.128  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|combout    ;
;   7.152  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.232  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y34_N0_I15          ; LE_BUFFER           ;
;   7.541  ;   0.309  ;    ; RE   ; 1      ; C4_X38_Y30_N0_I17                 ; V_SEG4              ;
;   7.819  ;   0.278  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I21 ; LAB_LINE            ;
;   7.818  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|datad      ;
;   7.973  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|combout    ;
;   8.000  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N12                ; CUDA_LCELL_COMB     ;
;   8.211  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I6          ; LOCAL_LINE          ;
;   8.211  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|dataa      ;
;   8.628  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.651  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.728  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   8.953  ;   0.225  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.224  ;   0.271  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.225  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.380  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.407  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.616  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.616  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.033 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.033 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.033 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.120 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #49: Setup slack is -6.119 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.119            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.119 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.032  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 11    ; 2.804       ; 40         ; 0.000  ; 0.437 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 3.998       ; 57         ; 0.000  ; 0.439 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.119   ; 7.032    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.412  ;   0.093  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.684  ;   0.272  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.685  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X42_Y35_N30                ; n_n1257~0|dataa     ;
;   4.122  ;   0.437  ; RF ; CELL ; 13     ; LCCOMB_X42_Y35_N30                ; n_n1257~0|combout   ;
;   4.152  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N30                ; CUDA_LCELL_COMB     ;
;   4.246  ;   0.094  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I31          ; LE_BUFFER           ;
;   4.523  ;   0.277  ;    ; RE   ; 4      ; C4_X42_Y31_N0_I23                 ; V_SEG4              ;
;   4.829  ;   0.306  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I31                 ; H_SEG4              ;
;   5.110  ;   0.281  ;    ; RE   ; 1      ; C4_X41_Y32_N0_I11                 ; V_SEG4              ;
;   5.549  ;   0.439  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I14 ; LAB_LINE            ;
;   5.548  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N28                ; o_2_~158|dataa      ;
;   5.902  ;   0.354  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N28                ; o_2_~158|combout    ;
;   5.921  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N28                ; CUDA_LCELL_COMB     ;
;   6.132  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I14         ; LOCAL_LINE          ;
;   6.131  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N6                 ; o_2_~159|datad      ;
;   6.256  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N6                 ; o_2_~159|combout    ;
;   6.275  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   6.483  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I3          ; LOCAL_LINE          ;
;   6.482  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N0                 ; o_2_~162|datad      ;
;   6.607  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N0                 ; o_2_~162|combout    ;
;   6.626  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   6.836  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I0          ; LOCAL_LINE          ;
;   6.836  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datad      ;
;   6.961  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   6.975  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.051  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.290  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.704  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.704  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.129  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.148  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.401  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.401  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.826  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.845  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.062  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.062  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.342  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.361  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.611  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.611  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.015 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.015 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.015 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.119 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #50: Setup slack is -6.119 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.119            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.119 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.032  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.272       ; 32         ; 0.000  ; 0.404 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.527       ; 64         ; 0.000  ; 0.351 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.119   ; 7.032    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.409  ;   0.090  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.514  ;   0.105  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.832  ;   0.318  ;    ; RE   ; 3      ; C4_X42_Y31_N0_I19                 ; V_SEG4              ;
;   4.092  ;   0.260  ;    ; RE   ; 4      ; R4_X39_Y32_N0_I31                 ; H_SEG4              ;
;   4.438  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I14 ; LAB_LINE            ;
;   4.439  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N14                ; n_n1478|datac       ;
;   4.726  ;   0.287  ; RR ; CELL ; 10     ; LCCOMB_X41_Y32_N14                ; n_n1478|combout     ;
;   4.763  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y32_N14                ; CUDA_LCELL_COMB     ;
;   4.863  ;   0.100  ;    ; RE   ; 3      ; LE_BUFFER_X41_Y32_N0_I14          ; LE_BUFFER           ;
;   5.117  ;   0.254  ;    ; RE   ; 4      ; R4_X38_Y32_N0_I26                 ; H_SEG4              ;
;   5.428  ;   0.311  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I7                  ; V_SEG4              ;
;   5.766  ;   0.338  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y34_N0_I16 ; LAB_LINE            ;
;   5.765  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N8                 ; wire330~0|datad     ;
;   5.904  ;   0.139  ; RF ; CELL ; 3      ; LCCOMB_X39_Y34_N8                 ; wire330~0|combout   ;
;   5.937  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X39_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.162  ;   0.225  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.162  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y34_N22                ; o_2_~290|datac      ;
;   6.442  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X39_Y34_N22                ; o_2_~290|combout    ;
;   6.461  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N22                ; CUDA_LCELL_COMB     ;
;   6.720  ;   0.259  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I11         ; LOCAL_LINE          ;
;   6.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|dataa      ;
;   7.124  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|combout    ;
;   7.140  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.218  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y34_N0_I15          ; LE_BUFFER           ;
;   7.467  ;   0.249  ;    ; RE   ; 1      ; C4_X38_Y30_N0_I17                 ; V_SEG4              ;
;   7.818  ;   0.351  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I21 ; LAB_LINE            ;
;   7.819  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|datad      ;
;   7.944  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|combout    ;
;   7.963  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N12                ; CUDA_LCELL_COMB     ;
;   8.223  ;   0.260  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I6          ; LOCAL_LINE          ;
;   8.223  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|dataa      ;
;   8.627  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.641  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.715  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   8.899  ;   0.184  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.209  ;   0.310  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.209  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.334  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.353  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.611  ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.611  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.015 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.015 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.015 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.119 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #51: Setup slack is -6.118 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_32_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.126            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.118 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.039  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.326       ; 33         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.482       ; 64         ; 0.000  ; 0.391 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.126   ; 7.039    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N27                    ; i_32_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 72     ; FF_X42_Y35_N27                    ; i_32_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y35_N27                    ; CUDA_FF             ;
;   3.700  ;   0.260  ;    ; RE   ; 3      ; LOCAL_LINE_X42_Y35_N0_I13         ; LOCAL_LINE          ;
;   3.700  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N8                 ; n_n1288|datac       ;
;   3.980  ;   0.280  ; FF ; CELL ; 9      ; LCCOMB_X42_Y35_N8                 ; n_n1288|combout     ;
;   3.996  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.080  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y35_N0_I9           ; LE_BUFFER           ;
;   4.288  ;   0.208  ;    ; RE   ; 3      ; R4_X42_Y35_N0_I3                  ; H_SEG4              ;
;   4.557  ;   0.269  ;    ; RE   ; 3      ; R4_X46_Y35_N0_I16                 ; H_SEG4              ;
;   4.948  ;   0.391  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I31 ; LAB_LINE            ;
;   4.947  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datab       ;
;   5.278  ;   0.331  ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.311  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.572  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.572  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   5.922  ;   0.350  ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   5.974  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.078  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.391  ;   0.313  ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.720  ;   0.329  ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.051  ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.051  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.206  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.229  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.307  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.618  ;   0.311  ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   7.935  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   7.935  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.222  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.246  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.321  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.620  ;   0.299  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   8.968  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   8.968  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.386  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.413  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.621  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.621  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.039 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.039 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.039 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.126 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #52: Setup slack is -6.117 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_35_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.117            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.117 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.032  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 7     ; 0.003       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 8     ; 2.325       ; 33         ; 0.000 ; 0.428 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 24    ; 4.472       ; 64         ; 0.000 ; 0.449 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.117   ; 7.032   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y32_N3                     ; i_35_               ;
;   3.317  ;   0.000 ; RR ; CELL ; 59     ; FF_X42_Y32_N3                     ; i_35_|q             ;
;   3.406  ;   0.089 ;    ; RE   ; 2      ; FF_X42_Y32_N3                     ; CUDA_FF             ;
;   3.520  ;   0.114 ;    ; RE   ; 6      ; LE_BUFFER_X42_Y32_N0_I2           ; LE_BUFFER           ;
;   3.837  ;   0.317 ;    ; RE   ; 5      ; C4_X42_Y33_N0_I0                  ; V_SEG4              ;
;   4.102  ;   0.265 ;    ; RE   ; 4      ; R4_X39_Y33_N0_I24                 ; H_SEG4              ;
;   4.414  ;   0.312 ;    ; RE   ; 1      ; R4_X36_Y33_N0_I23                 ; H_SEG4              ;
;   4.779  ;   0.365 ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X38_Y33_N0_I33 ; LAB_LINE            ;
;   4.780  ;   0.001 ; RR ; IC   ; 1      ; LCCOMB_X38_Y33_N8                 ; n_n1437~0|dataa     ;
;   5.208  ;   0.428 ; RF ; CELL ; 4      ; LCCOMB_X38_Y33_N8                 ; n_n1437~0|combout   ;
;   5.238  ;   0.030 ;    ; RE   ; 2      ; LCCOMB_X38_Y33_N8                 ; CUDA_LCELL_COMB     ;
;   5.335  ;   0.097 ;    ; RE   ; 2      ; LE_BUFFER_X38_Y33_N0_I9           ; LE_BUFFER           ;
;   5.575  ;   0.240 ;    ; RE   ; 1      ; R4_X34_Y33_N0_I18                 ; H_SEG4              ;
;   5.876  ;   0.301 ;    ; RE   ; 1      ; C4_X36_Y29_N0_I12                 ; V_SEG4              ;
;   6.123  ;   0.247 ;    ; RE   ; 1      ; R4_X33_Y32_N0_I31                 ; H_SEG4              ;
;   6.370  ;   0.247 ;    ; RE   ; 1      ; R4_X36_Y32_N0_I13                 ; H_SEG4              ;
;   6.819  ;   0.449 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I27 ; LAB_LINE            ;
;   6.821  ;   0.002 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|dataa      ;
;   7.245  ;   0.424 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|combout    ;
;   7.264  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   7.478  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I4          ; LOCAL_LINE          ;
;   7.478  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|datac      ;
;   7.759  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|combout    ;
;   7.778  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N4                 ; CUDA_LCELL_COMB     ;
;   7.996  ;   0.218 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I2          ; LOCAL_LINE          ;
;   7.996  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datac      ;
;   8.276  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.290  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.371  ;   0.081 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.557  ;   0.186 ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   8.936  ;   0.379 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   8.936  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.340  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.359  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.609  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.609  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.013 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.013 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.013 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.117 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #53: Setup slack is -6.115 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_27_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.123            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.115 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.032  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.269       ; 32         ; 0.000  ; 0.437 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.534       ; 64         ; 0.000  ; 0.423 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.123   ; 7.032    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N23                    ; i_27_               ;
;   3.323  ;   0.000  ; RR ; CELL ; 38     ; FF_X46_Y35_N23                    ; i_27_|q             ;
;   3.412  ;   0.089  ;    ; RE   ; 3      ; FF_X46_Y35_N23                    ; CUDA_FF             ;
;   3.526  ;   0.114  ;    ; RE   ; 5      ; LE_BUFFER_X46_Y35_N0_I22          ; LE_BUFFER           ;
;   3.772  ;   0.246  ;    ; RE   ; 4      ; R4_X46_Y35_N0_I14                 ; H_SEG4              ;
;   4.065  ;   0.293  ;    ; RE   ; 1      ; R4_X50_Y35_N0_I15                 ; H_SEG4              ;
;   4.380  ;   0.315  ;    ; RE   ; 1      ; C4_X52_Y31_N0_I23                 ; V_SEG4              ;
;   4.708  ;   0.328  ;    ; RE   ; 1      ; R4_X49_Y33_N0_I28                 ; H_SEG4              ;
;   4.974  ;   0.266  ;    ; RE   ; 1      ; R4_X46_Y33_N0_I24                 ; H_SEG4              ;
;   5.286  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I33 ; LAB_LINE            ;
;   5.285  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N6                 ; wire44|dataa        ;
;   5.722  ;   0.437  ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N6                 ; wire44|combout      ;
;   5.755  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   6.026  ;   0.271  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I3          ; LOCAL_LINE          ;
;   6.025  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y33_N28                ; n_n1723~9|dataa     ;
;   6.378  ;   0.353  ; FF ; CELL ; 1      ; LCCOMB_X48_Y33_N28                ; n_n1723~9|combout   ;
;   6.397  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N28                ; CUDA_LCELL_COMB     ;
;   6.648  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I14         ; LOCAL_LINE          ;
;   6.648  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datab       ;
;   7.054  ;   0.406  ; FR ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.091  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.175  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.481  ;   0.306  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   7.812  ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   7.812  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   7.951  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   7.965  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.039  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.269  ;   0.230  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.692  ;   0.423  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.691  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   8.971  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   8.990  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.199  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.199  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.324  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.343  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.594  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.594  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.019 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.019 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.019 ;   0.000  ; FF ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.123 ;   0.104  ; FF ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #54: Setup slack is -6.115 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.115            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.115 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.030  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.953       ; 42         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.847       ; 55         ; 0.000  ; 0.360 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.115   ; 7.030    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N10                ; n_n1279|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 20     ; LCCOMB_X42_Y34_N10                ; n_n1279|combout     ;
;   4.190  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N10                ; CUDA_LCELL_COMB     ;
;   4.506  ;   0.316  ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I5          ; LOCAL_LINE          ;
;   4.505  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N14                ; n_n284~2|dataa      ;
;   4.854  ;   0.349  ; FR ; CELL ; 3      ; LCCOMB_X42_Y34_N14                ; n_n284~2|combout    ;
;   4.878  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y34_N14                ; CUDA_LCELL_COMB     ;
;   4.956  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y34_N0_I15          ; LE_BUFFER           ;
;   5.189  ;   0.233  ;    ; RE   ; 2      ; R4_X38_Y34_N0_I22                 ; H_SEG4              ;
;   5.497  ;   0.308  ;    ; RE   ; 1      ; C4_X38_Y35_N0_I4                  ; V_SEG4              ;
;   5.784  ;   0.287  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y35_N0_I32 ; LAB_LINE            ;
;   5.784  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y35_N28                ; o_2_~224|datac      ;
;   6.071  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X39_Y35_N28                ; o_2_~224|combout    ;
;   6.098  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y35_N28                ; CUDA_LCELL_COMB     ;
;   6.275  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y35_N0_I14         ; LOCAL_LINE          ;
;   6.275  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y35_N16                ; o_2_~225|datad      ;
;   6.430  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y35_N16                ; o_2_~225|combout    ;
;   6.454  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y35_N16                ; CUDA_LCELL_COMB     ;
;   6.542  ;   0.088  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y35_N0_I17          ; LE_BUFFER           ;
;   6.866  ;   0.324  ;    ; RE   ; 1      ; C4_X39_Y31_N0_I18                 ; V_SEG4              ;
;   7.226  ;   0.360  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I22 ; LAB_LINE            ;
;   7.226  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|dataa      ;
;   7.643  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.670  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   7.881  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   7.881  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.278  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.301  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.386  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.614  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   8.959  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   8.958  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.376  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.403  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.610  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.610  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.028 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.028 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.028 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.115 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #55: Setup slack is -6.114 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_17_             ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.121            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.114 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.030  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.188       ; 31         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.610       ; 66         ; 0.000  ; 0.359 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.121   ; 7.030    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N29                    ; i_17_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 45     ; FF_X46_Y35_N29                    ; i_17_|q             ;
;   3.444  ;   0.121  ;    ; RE   ; 2      ; FF_X46_Y35_N29                    ; CUDA_FF             ;
;   3.765  ;   0.321  ;    ; RE   ; 5      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE          ;
;   3.765  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N10                ; wire295~0|datab     ;
;   4.206  ;   0.441  ; FR ; CELL ; 7      ; LCCOMB_X46_Y35_N10                ; wire295~0|combout   ;
;   4.244  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N10                ; CUDA_LCELL_COMB     ;
;   4.338  ;   0.094  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I11          ; LE_BUFFER           ;
;   4.580  ;   0.242  ;    ; RE   ; 1      ; R4_X42_Y35_N0_I18                 ; H_SEG4              ;
;   4.931  ;   0.351  ;    ; RE   ; 1      ; C4_X41_Y36_N0_I1                  ; V_SEG4              ;
;   5.161  ;   0.230  ;    ; RE   ; 1      ; R4_X42_Y39_N0_I2                  ; H_SEG4              ;
;   5.501  ;   0.340  ;    ; RE   ; 1      ; C4_X42_Y35_N0_I13                 ; V_SEG4              ;
;   5.860  ;   0.359  ;    ; RE   ; 1      ; C4_X42_Y34_N0_I23                 ; V_SEG4              ;
;   6.201  ;   0.341  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y35_N0_I29 ; LAB_LINE            ;
;   6.201  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y35_N4                 ; o_0_~214|datab      ;
;   6.560  ;   0.359  ; RR ; CELL ; 1      ; LCCOMB_X43_Y35_N4                 ; o_0_~214|combout    ;
;   6.583  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   6.655  ;   0.072  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I4           ; LE_BUFFER           ;
;   6.952  ;   0.297  ;    ; RE   ; 1      ; C4_X43_Y31_N0_I13                 ; V_SEG4              ;
;   7.231  ;   0.279  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y32_N0_I1  ; LAB_LINE            ;
;   7.232  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N6                 ; o_0_~215|datad      ;
;   7.387  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N6                 ; o_0_~215|combout    ;
;   7.414  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N6                 ; CUDA_LCELL_COMB     ;
;   7.591  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y32_N0_I3          ; LOCAL_LINE          ;
;   7.591  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N8                 ; o_0_~216|datad      ;
;   7.746  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N8                 ; o_0_~216|combout    ;
;   7.773  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   7.948  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y32_N0_I4          ; LOCAL_LINE          ;
;   7.948  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N14                ; o_0_~217|datac      ;
;   8.235  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N14                ; o_0_~217|combout    ;
;   8.259  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N14                ; CUDA_LCELL_COMB     ;
;   8.336  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I15          ; LE_BUFFER           ;
;   8.572  ;   0.236  ;    ; RE   ; 1      ; R4_X43_Y32_N0_I6                  ; H_SEG4              ;
;   8.883  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y32_N0_I6  ; LAB_LINE            ;
;   8.883  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y32_N26                ; o_0_~233|datac      ;
;   9.170  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X46_Y32_N26                ; o_0_~233|combout    ;
;   9.194  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X46_Y32_N26                ; CUDA_LCELL_COMB     ;
;   9.271  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y32_N0_I27          ; LE_BUFFER           ;
;   9.618  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I27 ; LAB_LINE            ;
;   9.617  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|dataa      ;
;   10.034 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.034 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.034 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.121 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #56: Setup slack is -6.114 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.114            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.114 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.029  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.983       ; 42         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 3.817       ; 54         ; 0.000  ; 0.364 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.114   ; 7.029    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.444  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.444  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.705  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.742  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.837  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I24          ; LE_BUFFER           ;
;   5.158  ;   0.321  ;    ; RE   ; 4      ; C4_X42_Y30_N0_I21                 ; V_SEG4              ;
;   5.522  ;   0.364  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y32_N0_I15 ; LAB_LINE            ;
;   5.521  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|dataa      ;
;   5.938  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|combout    ;
;   5.962  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N24                ; CUDA_LCELL_COMB     ;
;   6.036  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I25          ; LE_BUFFER           ;
;   6.256  ;   0.220  ;    ; RE   ; 1      ; R4_X40_Y32_N0_I27                 ; H_SEG4              ;
;   6.533  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I35 ; LAB_LINE            ;
;   6.532  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|datac      ;
;   6.819  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|combout    ;
;   6.842  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N16                ; CUDA_LCELL_COMB     ;
;   6.921  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I16          ; LE_BUFFER           ;
;   7.224  ;   0.303  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I8  ; LAB_LINE            ;
;   7.224  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datab      ;
;   7.642  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.669  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   7.880  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   7.880  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.277  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.300  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.385  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.613  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   8.958  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   8.957  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.375  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.402  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.609  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.609  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.027 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.027 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.027 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.114 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #57: Setup slack is -6.113 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_9_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.113            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.113 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.084 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.027  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.086       ; 100        ; 3.086  ; 3.086 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 7     ; -0.003      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 8     ; 2.393       ; 34         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 4.405       ; 63         ; 0.000  ; 0.438 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.086    ; 3.086    ;    ;      ;        ;                                   ; clock path          ;
;   3.086  ;   3.086  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.113   ; 7.027    ;    ;      ;        ;                                   ; data path           ;
;   3.318  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y34_N27                    ; i_9_                ;
;   3.318  ;   0.000  ; FF ; CELL ; 48     ; FF_X43_Y34_N27                    ; i_9_|q              ;
;   3.434  ;   0.116  ;    ; RE   ; 3      ; FF_X43_Y34_N27                    ; CUDA_FF             ;
;   3.541  ;   0.107  ;    ; RE   ; 3      ; LE_BUFFER_X43_Y34_N0_I26          ; LE_BUFFER           ;
;   3.744  ;   0.203  ;    ; RE   ; 2      ; R4_X39_Y34_N0_I31                 ; H_SEG4              ;
;   4.036  ;   0.292  ;    ; RE   ; 3      ; C4_X41_Y30_N0_I22                 ; V_SEG4              ;
;   4.474  ;   0.438  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X42_Y30_N0_I37 ; LAB_LINE            ;
;   4.473  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y30_N10                ; wire262~0|dataa     ;
;   4.804  ;   0.331  ; FF ; CELL ; 4      ; LCCOMB_X42_Y30_N10                ; wire262~0|combout   ;
;   4.820  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y30_N10                ; CUDA_LCELL_COMB     ;
;   4.912  ;   0.092  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y30_N0_I11          ; LE_BUFFER           ;
;   5.118  ;   0.206  ;    ; RE   ; 2      ; R4_X38_Y30_N0_I23                 ; H_SEG4              ;
;   5.375  ;   0.257  ;    ; RE   ; 1      ; R4_X35_Y30_N0_I22                 ; H_SEG4              ;
;   5.632  ;   0.257  ;    ; RE   ; 1      ; R4_X38_Y30_N0_I3                  ; H_SEG4              ;
;   5.915  ;   0.283  ;    ; RE   ; 1      ; C4_X39_Y31_N0_I3                  ; V_SEG4              ;
;   6.171  ;   0.256  ;    ; RE   ; 1      ; R4_X40_Y34_N0_I4                  ; H_SEG4              ;
;   6.533  ;   0.362  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I18 ; LAB_LINE            ;
;   6.531  ;   -0.002 ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|dataa      ;
;   6.955  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   6.969  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.045  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.284  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.698  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.698  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.123  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.142  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.395  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.395  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.820  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.839  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.056  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.056  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.336  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.355  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.605  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.605  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.009 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.009 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.009 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.113 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #58: Setup slack is -6.112 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_8_              ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.119            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.112 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.033  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.086       ; 100        ; 3.086  ; 3.086 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.111       ; 30         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.692       ; 67         ; 0.000  ; 0.348 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.086    ; 3.086    ;    ;      ;        ;                                   ; clock path          ;
;   3.086  ;   3.086  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.119   ; 7.033    ;    ;      ;        ;                                   ; data path           ;
;   3.318  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y34_N7                     ; i_8_                ;
;   3.318  ;   0.000  ; FF ; CELL ; 46     ; FF_X43_Y34_N7                     ; i_8_|q              ;
;   3.434  ;   0.116  ;    ; RE   ; 3      ; FF_X43_Y34_N7                     ; CUDA_FF             ;
;   3.551  ;   0.117  ;    ; RE   ; 5      ; LE_BUFFER_X43_Y34_N0_I6           ; LE_BUFFER           ;
;   3.798  ;   0.247  ;    ; RE   ; 3      ; C4_X43_Y30_N0_I14                 ; V_SEG4              ;
;   4.065  ;   0.267  ;    ; RE   ; 4      ; R4_X40_Y33_N0_I24                 ; H_SEG4              ;
;   4.404  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I21 ; LAB_LINE            ;
;   4.404  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N8                 ; wire7469~0|datad    ;
;   4.554  ;   0.150  ; FR ; CELL ; 7      ; LCCOMB_X42_Y33_N8                 ; wire7469~0|combout  ;
;   4.578  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N8                 ; CUDA_LCELL_COMB     ;
;   4.673  ;   0.095  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y33_N0_I9           ; LE_BUFFER           ;
;   4.995  ;   0.322  ;    ; RE   ; 2      ; C4_X41_Y34_N0_I3                  ; V_SEG4              ;
;   5.263  ;   0.268  ;    ; RE   ; 1      ; R4_X42_Y36_N0_I4                  ; H_SEG4              ;
;   5.504  ;   0.241  ;    ; RE   ; 2      ; R4_X46_Y36_N0_I7                  ; H_SEG4              ;
;   5.798  ;   0.294  ;    ; RE   ; 1      ; R4_X49_Y36_N0_I6                  ; H_SEG4              ;
;   6.146  ;   0.348  ;    ; RE   ; 1      ; C4_X49_Y32_N0_I16                 ; V_SEG4              ;
;   6.450  ;   0.304  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y32_N0_I20 ; LAB_LINE            ;
;   6.450  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y32_N18                ; o_0_~52|datad       ;
;   6.605  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y32_N18                ; o_0_~52|combout     ;
;   6.632  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y32_N18                ; CUDA_LCELL_COMB     ;
;   6.810  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y32_N0_I9          ; LOCAL_LINE          ;
;   6.810  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y32_N12                ; o_0_~53|datad       ;
;   6.965  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y32_N12                ; o_0_~53|combout     ;
;   6.992  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y32_N12                ; CUDA_LCELL_COMB     ;
;   7.202  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y32_N0_I6          ; LOCAL_LINE          ;
;   7.201  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X50_Y32_N14                ; o_0_~55|dataa       ;
;   7.618  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X50_Y32_N14                ; o_0_~55|combout     ;
;   7.645  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y32_N14                ; CUDA_LCELL_COMB     ;
;   7.853  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y32_N0_I7          ; LOCAL_LINE          ;
;   7.853  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y32_N16                ; o_0_~63|datab       ;
;   8.271  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X50_Y32_N16                ; o_0_~63|combout     ;
;   8.298  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y32_N16                ; CUDA_LCELL_COMB     ;
;   8.476  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y32_N0_I8          ; LOCAL_LINE          ;
;   8.476  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y32_N26                ; o_0_~64|datad       ;
;   8.631  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y32_N26                ; o_0_~64|combout     ;
;   8.654  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X50_Y32_N26                ; CUDA_LCELL_COMB     ;
;   8.732  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y32_N0_I26          ; LE_BUFFER           ;
;   8.947  ;   0.215  ;    ; RE   ; 1      ; R4_X46_Y32_N0_I29                 ; H_SEG4              ;
;   9.255  ;   0.308  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I36 ; LAB_LINE            ;
;   9.255  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N14                ; o_0_~94|datac       ;
;   9.542  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N14                ; o_0_~94|combout     ;
;   9.569  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N14                ; CUDA_LCELL_COMB     ;
;   9.746  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I7          ; LOCAL_LINE          ;
;   9.745  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datac      ;
;   10.032 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.032 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.032 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.119 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #59: Setup slack is -6.107 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.115            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.107 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.028  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 1.723       ; 25         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 5.073       ; 72         ; 0.000  ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.115   ; 7.028    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.779  ;   0.232  ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.175  ;   0.396  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I21 ; LAB_LINE            ;
;   4.175  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|dataa       ;
;   4.599  ;   0.424  ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.643  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.730  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y35_N0_I9           ; LE_BUFFER           ;
;   4.932  ;   0.202  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I20                 ; H_SEG4              ;
;   5.330  ;   0.398  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y35_N0_I2  ; LAB_LINE            ;
;   5.330  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y35_N12                ; wire508~0|datad     ;
;   5.480  ;   0.150  ; FR ; CELL ; 7      ; LCCOMB_X43_Y35_N12                ; wire508~0|combout   ;
;   5.532  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X43_Y35_N12                ; CUDA_LCELL_COMB     ;
;   5.629  ;   0.097  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I13          ; LE_BUFFER           ;
;   5.874  ;   0.245  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I1                  ; H_SEG4              ;
;   6.132  ;   0.258  ;    ; RE   ; 2      ; R4_X46_Y35_N0_I2                  ; H_SEG4              ;
;   6.468  ;   0.336  ;    ; RE   ; 2      ; C4_X46_Y31_N0_I13                 ; V_SEG4              ;
;   6.777  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y34_N0_I29 ; LAB_LINE            ;
;   6.778  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X47_Y34_N6                 ; o_1_~220|datad      ;
;   6.933  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y34_N6                 ; o_1_~220|combout    ;
;   6.960  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   7.138  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y34_N0_I3          ; LOCAL_LINE          ;
;   7.138  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y34_N20                ; o_1_~221|datad      ;
;   7.293  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y34_N20                ; o_1_~221|combout    ;
;   7.317  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X47_Y34_N20                ; CUDA_LCELL_COMB     ;
;   7.392  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y34_N0_I21          ; LE_BUFFER           ;
;   7.685  ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y34_N0_I24 ; LAB_LINE            ;
;   7.685  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y34_N14                ; o_1_~223|datad      ;
;   7.840  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X48_Y34_N14                ; o_1_~223|combout    ;
;   7.863  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X48_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.940  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y34_N0_I14          ; LE_BUFFER           ;
;   8.230  ;   0.290  ;    ; RE   ; 1      ; C4_X48_Y30_N0_I17                 ; V_SEG4              ;
;   8.543  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y33_N0_I32 ; LAB_LINE            ;
;   8.543  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y33_N14                ; o_1_~224|datac      ;
;   8.830  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y33_N14                ; o_1_~224|combout    ;
;   8.854  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X49_Y33_N14                ; CUDA_LCELL_COMB     ;
;   8.932  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y33_N0_I15          ; LE_BUFFER           ;
;   9.228  ;   0.296  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I5                  ; V_SEG4              ;
;   9.516  ;   0.288  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I33 ; LAB_LINE            ;
;   9.515  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N2                 ; o_1_~268|datad      ;
;   9.670  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N2                 ; o_1_~268|combout    ;
;   9.697  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   9.873  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I1          ; LOCAL_LINE          ;
;   9.873  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datad      ;
;   10.028 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.028 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.028 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.115 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #60: Setup slack is -6.107 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_9_              ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.114            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.107 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.028  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.086       ; 100        ; 3.086  ; 3.086 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 8     ; 1.874       ; 27         ; 0.000  ; 0.417 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.922       ; 70         ; 0.000  ; 0.385 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.086    ; 3.086    ;    ;      ;        ;                                   ; clock path          ;
;   3.086  ;   3.086  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.114   ; 7.028    ;    ;      ;        ;                                   ; data path           ;
;   3.318  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y34_N27                    ; i_9_                ;
;   3.318  ;   0.000  ; RR ; CELL ; 48     ; FF_X43_Y34_N27                    ; i_9_|q              ;
;   3.407  ;   0.089  ;    ; RE   ; 3      ; FF_X43_Y34_N27                    ; CUDA_FF             ;
;   3.509  ;   0.102  ;    ; RE   ; 3      ; LE_BUFFER_X43_Y34_N0_I26          ; LE_BUFFER           ;
;   3.757  ;   0.248  ;    ; RE   ; 6      ; R4_X43_Y34_N0_I15                 ; H_SEG4              ;
;   4.104  ;   0.347  ;    ; RE   ; 3      ; C4_X43_Y35_N0_I11                 ; V_SEG4              ;
;   4.370  ;   0.266  ;    ; RE   ; 3      ; R4_X44_Y35_N0_I8                  ; H_SEG4              ;
;   4.755  ;   0.385  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I22 ; LAB_LINE            ;
;   4.756  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X48_Y35_N28                ; wire232|dataa       ;
;   5.173  ;   0.417  ; RR ; CELL ; 4      ; LCCOMB_X48_Y35_N28                ; wire232|combout     ;
;   5.225  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N28                ; CUDA_LCELL_COMB     ;
;   5.316  ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I29          ; LE_BUFFER           ;
;   5.604  ;   0.288  ;    ; RE   ; 1      ; R4_X49_Y35_N0_I13                 ; H_SEG4              ;
;   5.849  ;   0.245  ;    ; RE   ; 1      ; R4_X53_Y35_N0_I11                 ; H_SEG4              ;
;   6.179  ;   0.330  ;    ; RE   ; 1      ; C4_X52_Y31_N0_I19                 ; V_SEG4              ;
;   6.512  ;   0.333  ;    ; RE   ; 1      ; R4_X49_Y33_N0_I31                 ; H_SEG4              ;
;   6.817  ;   0.305  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y33_N0_I28 ; LAB_LINE            ;
;   6.817  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y33_N0                 ; o_0_~81|datad       ;
;   6.956  ;   0.139  ; RF ; CELL ; 2      ; LCCOMB_X49_Y33_N0                 ; o_0_~81|combout     ;
;   6.970  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X49_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   7.037  ;   0.067  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y33_N0_I0           ; LE_BUFFER           ;
;   7.363  ;   0.326  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X50_Y33_N0_I15 ; LAB_LINE            ;
;   7.362  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X50_Y33_N12                ; o_0_~133|datac      ;
;   7.643  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X50_Y33_N12                ; o_0_~133|combout    ;
;   7.657  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X50_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.731  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y33_N0_I12          ; LE_BUFFER           ;
;   7.966  ;   0.235  ;    ; RE   ; 1      ; C4_X50_Y29_N0_I16                 ; V_SEG4              ;
;   8.225  ;   0.259  ;    ; RE   ; 1      ; R4_X47_Y32_N0_I27                 ; H_SEG4              ;
;   8.578  ;   0.353  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I35 ; LAB_LINE            ;
;   8.578  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y32_N6                 ; o_0_~153|dataa      ;
;   8.982  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X47_Y32_N6                 ; o_0_~153|combout    ;
;   9.001  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N6                 ; CUDA_LCELL_COMB     ;
;   9.209  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I3          ; LOCAL_LINE          ;
;   9.209  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datad      ;
;   9.334  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.353  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.606  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.606  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.010 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.010 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.010 ;   0.000  ; FF ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.114 ;   0.104  ; FF ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #61: Setup slack is -6.105 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_23_             ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.112            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.105 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.021  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.496       ; 36         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.294       ; 61         ; 0.000  ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.112   ; 7.021    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N5                     ; i_23_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 56     ; FF_X46_Y35_N5                     ; i_23_|q             ;
;   3.444  ;   0.121  ;    ; RE   ; 2      ; FF_X46_Y35_N5                     ; CUDA_FF             ;
;   3.804  ;   0.360  ;    ; RE   ; 8      ; LOCAL_LINE_X46_Y35_N0_I2          ; LOCAL_LINE          ;
;   3.804  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N18                ; wire7121~1|datab    ;
;   4.245  ;   0.441  ; FR ; CELL ; 7      ; LCCOMB_X46_Y35_N18                ; wire7121~1|combout  ;
;   4.269  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X46_Y35_N18                ; CUDA_LCELL_COMB     ;
;   4.358  ;   0.089  ;    ; RE   ; 3      ; LE_BUFFER_X46_Y35_N0_I19          ; LE_BUFFER           ;
;   4.586  ;   0.228  ;    ; RE   ; 2      ; R4_X47_Y35_N0_I6                  ; H_SEG4              ;
;   4.911  ;   0.325  ;    ; RE   ; 1      ; C4_X46_Y31_N0_I17                 ; V_SEG4              ;
;   5.139  ;   0.228  ;    ; RE   ; 1      ; R4_X47_Y34_N0_I7                  ; H_SEG4              ;
;   5.497  ;   0.358  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X48_Y34_N0_I7  ; LAB_LINE            ;
;   5.497  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y34_N8                 ; wire498~0|datab     ;
;   5.899  ;   0.402  ; RR ; CELL ; 2      ; LCCOMB_X48_Y34_N8                 ; wire498~0|combout   ;
;   5.926  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X48_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.108  ;   0.182  ;    ; RE   ; 2      ; LOCAL_LINE_X48_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.108  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y34_N4                 ; wire1758~0|datac    ;
;   6.378  ;   0.270  ; RF ; CELL ; 3      ; LCCOMB_X48_Y34_N4                 ; wire1758~0|combout  ;
;   6.392  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X48_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   6.479  ;   0.087  ;    ; RE   ; 3      ; LE_BUFFER_X48_Y34_N0_I4           ; LE_BUFFER           ;
;   6.673  ;   0.194  ;    ; RE   ; 1      ; R4_X45_Y34_N0_I19                 ; H_SEG4              ;
;   6.945  ;   0.272  ;    ; RE   ; 1      ; C4_X45_Y35_N0_I2                  ; V_SEG4              ;
;   7.353  ;   0.408  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I26 ; LAB_LINE            ;
;   7.353  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|datad      ;
;   7.503  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|combout    ;
;   7.530  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N16                ; CUDA_LCELL_COMB     ;
;   7.708  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I8          ; LOCAL_LINE          ;
;   7.708  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|datad      ;
;   7.863  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|combout    ;
;   7.890  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N2                 ; CUDA_LCELL_COMB     ;
;   8.066  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I1          ; LOCAL_LINE          ;
;   8.066  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|datad      ;
;   8.221  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|combout    ;
;   8.244  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N8                 ; CUDA_LCELL_COMB     ;
;   8.326  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I8           ; LE_BUFFER           ;
;   8.636  ;   0.310  ;    ; RE   ; 1      ; C4_X46_Y32_N0_I15                 ; V_SEG4              ;
;   8.953  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I32 ; LAB_LINE            ;
;   8.952  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datab      ;
;   9.370  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.397  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.607  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.607  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.025 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.025 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.025 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.112 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #62: Setup slack is -6.105 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.113            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.105 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.028  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.891       ; 41         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 3.906       ; 56         ; 0.000  ; 0.361 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.113   ; 7.028    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.760  ;   0.322  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.760  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N22                ; n_n1278|datab       ;
;   4.185  ;   0.425  ; FF ; CELL ; 15     ; LCCOMB_X42_Y34_N22                ; n_n1278|combout     ;
;   4.229  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N22                ; CUDA_LCELL_COMB     ;
;   4.327  ;   0.098  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y34_N0_I23          ; LE_BUFFER           ;
;   4.588  ;   0.261  ;    ; RE   ; 2      ; C4_X42_Y35_N0_I8                  ; V_SEG4              ;
;   4.949  ;   0.361  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y36_N0_I32 ; LAB_LINE            ;
;   4.949  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y36_N4                 ; wire1561~1|datac    ;
;   5.210  ;   0.261  ; FR ; CELL ; 2      ; LCCOMB_X43_Y36_N4                 ; wire1561~1|combout  ;
;   5.248  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y36_N4                 ; CUDA_LCELL_COMB     ;
;   5.340  ;   0.092  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y36_N0_I5           ; LE_BUFFER           ;
;   5.633  ;   0.293  ;    ; RE   ; 1      ; C4_X42_Y32_N0_I13                 ; V_SEG4              ;
;   5.943  ;   0.310  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y35_N0_I22 ; LAB_LINE            ;
;   5.942  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y35_N10                ; o_1_~80|datac       ;
;   6.227  ;   0.285  ; RR ; CELL ; 2      ; LCCOMB_X43_Y35_N10                ; o_1_~80|combout     ;
;   6.268  ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X43_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.488  ;   0.220  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y35_N0_I5          ; LOCAL_LINE          ;
;   6.488  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y35_N24                ; o_1_~81|dataa       ;
;   6.888  ;   0.400  ; RR ; CELL ; 1      ; LCCOMB_X43_Y35_N24                ; o_1_~81|combout     ;
;   6.915  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y35_N24                ; CUDA_LCELL_COMB     ;
;   7.122  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y35_N0_I12         ; LOCAL_LINE          ;
;   7.122  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y35_N30                ; o_1_~86|datab       ;
;   7.540  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y35_N30                ; o_1_~86|combout     ;
;   7.563  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y35_N30                ; CUDA_LCELL_COMB     ;
;   7.642  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I30          ; LE_BUFFER           ;
;   7.875  ;   0.233  ;    ; RE   ; 1      ; R4_X43_Y34_N0_I1                  ; H_SEG4              ;
;   8.089  ;   0.214  ;    ; RE   ; 1      ; R4_X47_Y34_N0_I2                  ; H_SEG4              ;
;   8.401  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I30 ; LAB_LINE            ;
;   8.401  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N28                ; o_1_~102|datab      ;
;   8.819  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N28                ; o_1_~102|combout    ;
;   8.846  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N28                ; CUDA_LCELL_COMB     ;
;   9.024  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I14         ; LOCAL_LINE          ;
;   9.024  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|datad      ;
;   9.179  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|combout    ;
;   9.206  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N10                ; CUDA_LCELL_COMB     ;
;   9.383  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I5          ; LOCAL_LINE          ;
;   9.383  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|datad      ;
;   9.538  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|combout    ;
;   9.565  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   9.739  ;   0.174  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I2          ; LOCAL_LINE          ;
;   9.739  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datac      ;
;   10.026 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.026 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.026 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.113 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #63: Setup slack is -6.103 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_31_             ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.110            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.103 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.025  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.085       ; 30         ; 0.000  ; 0.417 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.711       ; 67         ; 0.000  ; 0.351 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.110   ; 7.025    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y33_N17                    ; i_31_               ;
;   3.317  ;   0.000  ; FF ; CELL ; 46     ; FF_X42_Y33_N17                    ; i_31_|q             ;
;   3.432  ;   0.115  ;    ; RE   ; 3      ; FF_X42_Y33_N17                    ; CUDA_FF             ;
;   3.543  ;   0.111  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y33_N0_I17          ; LE_BUFFER           ;
;   3.810  ;   0.267  ;    ; RE   ; 2      ; C4_X42_Y34_N0_I6                  ; V_SEG4              ;
;   4.111  ;   0.301  ;    ; RE   ; 4      ; R4_X39_Y35_N0_I18                 ; H_SEG4              ;
;   4.452  ;   0.341  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y35_N0_I16 ; LAB_LINE            ;
;   4.453  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N16                ; n_n1433~0|datad     ;
;   4.603  ;   0.150  ; FR ; CELL ; 12     ; LCCOMB_X42_Y35_N16                ; n_n1433~0|combout   ;
;   4.641  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N16                ; CUDA_LCELL_COMB     ;
;   4.730  ;   0.089  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y35_N0_I17          ; LE_BUFFER           ;
;   5.038  ;   0.308  ;    ; RE   ; 3      ; C4_X42_Y36_N0_I7                  ; V_SEG4              ;
;   5.270  ;   0.232  ;    ; RE   ; 1      ; R4_X39_Y36_N0_I23                 ; H_SEG4              ;
;   5.587  ;   0.317  ;    ; RE   ; 1      ; C4_X40_Y32_N0_I16                 ; V_SEG4              ;
;   5.846  ;   0.259  ;    ; RE   ; 1      ; R4_X41_Y32_N0_I9                  ; H_SEG4              ;
;   6.120  ;   0.274  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y32_N0_I23 ; LAB_LINE            ;
;   6.120  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y32_N6                 ; o_0_~221|datad      ;
;   6.275  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X45_Y32_N6                 ; o_0_~221|combout    ;
;   6.302  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y32_N6                 ; CUDA_LCELL_COMB     ;
;   6.512  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y32_N0_I3          ; LOCAL_LINE          ;
;   6.512  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y32_N16                ; o_0_~222|dataa      ;
;   6.929  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X45_Y32_N16                ; o_0_~222|combout    ;
;   6.953  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X45_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.033  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y32_N0_I17          ; LE_BUFFER           ;
;   7.334  ;   0.301  ;    ; RE   ; 1      ; C4_X45_Y33_N0_I7                  ; V_SEG4              ;
;   7.645  ;   0.311  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y33_N0_I27 ; LAB_LINE            ;
;   7.644  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N18                ; o_0_~230|datac      ;
;   7.931  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X46_Y33_N18                ; o_0_~230|combout    ;
;   7.958  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N18                ; CUDA_LCELL_COMB     ;
;   8.136  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y33_N0_I9          ; LOCAL_LINE          ;
;   8.135  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N30                ; o_0_~232|datad      ;
;   8.290  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y33_N30                ; o_0_~232|combout    ;
;   8.313  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N30                ; CUDA_LCELL_COMB     ;
;   8.392  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y33_N0_I30          ; LE_BUFFER           ;
;   8.743  ;   0.351  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y32_N0_I15 ; LAB_LINE            ;
;   8.742  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y32_N26                ; o_0_~233|dataa      ;
;   9.159  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X46_Y32_N26                ; o_0_~233|combout    ;
;   9.183  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X46_Y32_N26                ; CUDA_LCELL_COMB     ;
;   9.260  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y32_N0_I27          ; LE_BUFFER           ;
;   9.607  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I27 ; LAB_LINE            ;
;   9.606  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|dataa      ;
;   10.023 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.023 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.023 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.110 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #64: Setup slack is -6.102 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_19_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.102            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.102 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.018  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084  ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.897       ; 41         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.890       ; 55         ; 0.000  ; 0.414 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084    ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.102   ; 7.018    ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y31_N7                     ; i_19_               ;
;   3.316  ;   0.000  ; FF ; CELL ; 15     ; FF_X43_Y31_N7                     ; i_19_|q             ;
;   3.437  ;   0.121  ;    ; RE   ; 2      ; FF_X43_Y31_N7                     ; CUDA_FF             ;
;   3.692  ;   0.255  ;    ; RE   ; 3      ; LOCAL_LINE_X43_Y31_N0_I3          ; LOCAL_LINE          ;
;   3.692  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y31_N18                ; wire7121~0|datad    ;
;   3.842  ;   0.150  ; FR ; CELL ; 28     ; LCCOMB_X43_Y31_N18                ; wire7121~0|combout  ;
;   3.880  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y31_N18                ; CUDA_LCELL_COMB     ;
;   3.982  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X43_Y31_N0_I19          ; LE_BUFFER           ;
;   4.226  ;   0.244  ;    ; RE   ; 5      ; R4_X40_Y31_N0_I27                 ; H_SEG4              ;
;   4.522  ;   0.296  ;    ; RE   ; 1      ; C4_X41_Y27_N0_I19                 ; V_SEG4              ;
;   4.869  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y30_N0_I36 ; LAB_LINE            ;
;   4.868  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|dataa      ;
;   5.297  ;   0.429  ; RF ; CELL ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|combout    ;
;   5.311  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X42_Y30_N18                ; CUDA_LCELL_COMB     ;
;   5.387  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y30_N0_I18          ; LE_BUFFER           ;
;   5.626  ;   0.239  ;    ; RE   ; 1      ; C4_X41_Y31_N0_I7                  ; V_SEG4              ;
;   6.030  ;   0.404  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I10 ; LAB_LINE            ;
;   6.030  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|dataa      ;
;   6.430  ;   0.400  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|combout    ;
;   6.449  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.664  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.664  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datac      ;
;   6.944  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   6.958  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.034  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.273  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.687  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.687  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.112  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.131  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.384  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.384  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.809  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.828  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.045  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.045  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.325  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.344  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.594  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.594  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   9.998  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   9.998  ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   9.998  ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.102 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #65: Setup slack is -6.099 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.099            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.099 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.012  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.806       ; 40         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 3.975       ; 57         ; 0.000  ; 0.372 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.099   ; 7.012    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.812  ;   0.372  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.812  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N30                ; n_n1257~0|dataa     ;
;   4.241  ;   0.429  ; FR ; CELL ; 13     ; LCCOMB_X42_Y35_N30                ; n_n1257~0|combout   ;
;   4.279  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N30                ; CUDA_LCELL_COMB     ;
;   4.376  ;   0.097  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I31          ; LE_BUFFER           ;
;   4.713  ;   0.337  ;    ; RE   ; 4      ; C4_X42_Y31_N0_I23                 ; V_SEG4              ;
;   4.990  ;   0.277  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I31                 ; H_SEG4              ;
;   5.345  ;   0.355  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X41_Y31_N0_I14 ; LAB_LINE            ;
;   5.344  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N14                ; wire253|datac       ;
;   5.629  ;   0.285  ; RR ; CELL ; 3      ; LCCOMB_X41_Y31_N14                ; wire253|combout     ;
;   5.667  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X41_Y31_N14                ; CUDA_LCELL_COMB     ;
;   5.754  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y31_N0_I15          ; LE_BUFFER           ;
;   6.040  ;   0.286  ;    ; RE   ; 2      ; R4_X37_Y31_N0_I22                 ; H_SEG4              ;
;   6.324  ;   0.284  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I32 ; LAB_LINE            ;
;   6.324  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N4                 ; o_2_~174|datac      ;
;   6.609  ;   0.285  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N4                 ; o_2_~174|combout    ;
;   6.636  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   6.811  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I2          ; LOCAL_LINE          ;
;   6.811  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N12                ; o_2_~177|datac      ;
;   7.098  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N12                ; o_2_~177|combout    ;
;   7.125  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N12                ; CUDA_LCELL_COMB     ;
;   7.302  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I6          ; LOCAL_LINE          ;
;   7.302  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datad      ;
;   7.457  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.480  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.553  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.778  ;   0.225  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.059  ;   0.281  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.059  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.214  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.241  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.451  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.451  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.869  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.896  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.073  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.073  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.360  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.387  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.594  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.594  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.012 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.012 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.012 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.099 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #66: Setup slack is -6.099 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.099            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.099 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.014  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.097       ; 30         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.687       ; 67         ; 0.000  ; 0.347 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.099   ; 7.014    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.587  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.587  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.848  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.885  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.980  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I24          ; LE_BUFFER           ;
;   5.308  ;   0.328  ;    ; RE   ; 4      ; C4_X42_Y30_N0_I21                 ; V_SEG4              ;
;   5.541  ;   0.233  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I28                 ; H_SEG4              ;
;   5.773  ;   0.232  ;    ; RE   ; 1      ; R4_X42_Y31_N0_I14                 ; H_SEG4              ;
;   6.115  ;   0.342  ;    ; RE   ; 1      ; C4_X43_Y32_N0_I10                 ; V_SEG4              ;
;   6.356  ;   0.241  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I0                  ; H_SEG4              ;
;   6.635  ;   0.279  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y33_N0_I30 ; LAB_LINE            ;
;   6.635  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N20                ; wire992~1|datac     ;
;   6.920  ;   0.285  ; RR ; CELL ; 1      ; LCCOMB_X47_Y33_N20                ; wire992~1|combout   ;
;   6.947  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y33_N20                ; CUDA_LCELL_COMB     ;
;   7.124  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y33_N0_I10         ; LOCAL_LINE          ;
;   7.124  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N26                ; o_2_~316|datad      ;
;   7.279  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y33_N26                ; o_2_~316|combout    ;
;   7.302  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y33_N26                ; CUDA_LCELL_COMB     ;
;   7.380  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y33_N0_I26          ; LE_BUFFER           ;
;   7.619  ;   0.239  ;    ; RE   ; 1      ; R4_X43_Y33_N0_I32                 ; H_SEG4              ;
;   7.966  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I14 ; LAB_LINE            ;
;   7.966  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|datac      ;
;   8.253  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N6                 ; o_2_~322|combout    ;
;   8.280  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   8.457  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I3          ; LOCAL_LINE          ;
;   8.457  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|datad      ;
;   8.612  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N12                ; o_2_~327|combout    ;
;   8.639  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N12                ; CUDA_LCELL_COMB     ;
;   8.817  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I6          ; LOCAL_LINE          ;
;   8.816  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datad      ;
;   8.971  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   8.995  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.078  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.379  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.726  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.725  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.012 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.012 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.012 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.099 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #67: Setup slack is -6.096 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_27_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.104            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.096 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.013  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 1.710       ; 24         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 5.072       ; 72         ; 0.000  ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.104   ; 7.013    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N23                    ; i_27_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 38     ; FF_X46_Y35_N23                    ; i_27_|q             ;
;   3.439  ;   0.116  ;    ; RE   ; 3      ; FF_X46_Y35_N23                    ; CUDA_FF             ;
;   3.562  ;   0.123  ;    ; RE   ; 5      ; LE_BUFFER_X46_Y35_N0_I22          ; LE_BUFFER           ;
;   3.772  ;   0.210  ;    ; RE   ; 4      ; R4_X46_Y35_N0_I14                 ; H_SEG4              ;
;   4.132  ;   0.360  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I37 ; LAB_LINE            ;
;   4.132  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|datac       ;
;   4.412  ;   0.280  ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.456  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.543  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y35_N0_I9           ; LE_BUFFER           ;
;   4.745  ;   0.202  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I20                 ; H_SEG4              ;
;   5.143  ;   0.398  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y35_N0_I2  ; LAB_LINE            ;
;   5.143  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y35_N12                ; wire508~0|datad     ;
;   5.293  ;   0.150  ; FR ; CELL ; 7      ; LCCOMB_X43_Y35_N12                ; wire508~0|combout   ;
;   5.344  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y35_N12                ; CUDA_LCELL_COMB     ;
;   5.436  ;   0.092  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I12          ; LE_BUFFER           ;
;   5.742  ;   0.306  ;    ; RE   ; 2      ; C4_X43_Y31_N0_I16                 ; V_SEG4              ;
;   6.013  ;   0.271  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I6                  ; H_SEG4              ;
;   6.312  ;   0.299  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y34_N0_I20 ; LAB_LINE            ;
;   6.311  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|datad      ;
;   6.466  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|combout    ;
;   6.489  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   6.565  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y34_N0_I2           ; LE_BUFFER           ;
;   6.868  ;   0.303  ;    ; RE   ; 1      ; C4_X46_Y35_N0_I0                  ; V_SEG4              ;
;   7.209  ;   0.341  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I9  ; LAB_LINE            ;
;   7.209  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|datad      ;
;   7.364  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|combout    ;
;   7.387  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N14                ; CUDA_LCELL_COMB     ;
;   7.467  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I14          ; LE_BUFFER           ;
;   7.742  ;   0.275  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I33 ; LAB_LINE            ;
;   7.742  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|datad      ;
;   7.897  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|combout    ;
;   7.920  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y36_N28                ; CUDA_LCELL_COMB     ;
;   8.001  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER           ;
;   8.213  ;   0.212  ;    ; RE   ; 1      ; R4_X47_Y36_N0_I15                 ; H_SEG4              ;
;   8.518  ;   0.305  ;    ; RE   ; 1      ; C4_X48_Y32_N0_I23                 ; V_SEG4              ;
;   8.850  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I20 ; LAB_LINE            ;
;   8.850  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datad      ;
;   9.005  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.032  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.209  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.209  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.364  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.391  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.599  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.599  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.017 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.017 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.017 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.104 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #68: Setup slack is -6.095 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_27_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.103            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.095 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.012  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.404       ; 34         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.378       ; 62         ; 0.000  ; 0.384 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.103   ; 7.012    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N23                    ; i_27_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 38     ; FF_X46_Y35_N23                    ; i_27_|q             ;
;   3.444  ;   0.121  ;    ; RE   ; 3      ; FF_X46_Y35_N23                    ; CUDA_FF             ;
;   3.759  ;   0.315  ;    ; RE   ; 4      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE          ;
;   3.759  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N24                ; n_n1018|dataa       ;
;   4.183  ;   0.424  ; FF ; CELL ; 7      ; LCCOMB_X46_Y35_N24                ; n_n1018|combout     ;
;   4.211  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N24                ; CUDA_LCELL_COMB     ;
;   4.301  ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y35_N0_I24          ; LE_BUFFER           ;
;   4.552  ;   0.251  ;    ; RE   ; 1      ; C4_X45_Y31_N0_I20                 ; V_SEG4              ;
;   4.936  ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y33_N0_I12 ; LAB_LINE            ;
;   4.935  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X45_Y33_N12                ; o_1_~274|datad      ;
;   5.085  ;   0.150  ; FR ; CELL ; 3      ; LCCOMB_X45_Y33_N12                ; o_1_~274|combout    ;
;   5.140  ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X45_Y33_N12                ; CUDA_LCELL_COMB     ;
;   5.370  ;   0.230  ;    ; RE   ; 1      ; LOCAL_LINE_X45_Y33_N0_I6          ; LOCAL_LINE          ;
;   5.370  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N26                ; o_0_~237|dataa      ;
;   5.787  ;   0.417  ; RR ; CELL ; 2      ; LCCOMB_X45_Y33_N26                ; o_0_~237|combout    ;
;   5.811  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X45_Y33_N26                ; CUDA_LCELL_COMB     ;
;   5.887  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y33_N0_I27          ; LE_BUFFER           ;
;   6.215  ;   0.328  ;    ; RE   ; 2      ; C4_X45_Y34_N0_I10                 ; V_SEG4              ;
;   6.462  ;   0.247  ;    ; RE   ; 1      ; R4_X42_Y35_N0_I29                 ; H_SEG4              ;
;   6.760  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y35_N0_I26 ; LAB_LINE            ;
;   6.759  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y35_N20                ; o_1_~231|datad      ;
;   6.914  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X42_Y35_N20                ; o_1_~231|combout    ;
;   6.938  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N20                ; CUDA_LCELL_COMB     ;
;   7.019  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y35_N0_I21          ; LE_BUFFER           ;
;   7.249  ;   0.230  ;    ; RE   ; 1      ; R4_X43_Y35_N0_I12                 ; H_SEG4              ;
;   7.467  ;   0.218  ;    ; RE   ; 1      ; R4_X47_Y35_N0_I13                 ; H_SEG4              ;
;   7.757  ;   0.290  ;    ; RE   ; 1      ; C4_X48_Y31_N0_I21                 ; V_SEG4              ;
;   8.033  ;   0.276  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I17 ; LAB_LINE            ;
;   8.033  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N24                ; o_1_~236|datac      ;
;   8.320  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N24                ; o_1_~236|combout    ;
;   8.347  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N24                ; CUDA_LCELL_COMB     ;
;   8.524  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I12         ; LOCAL_LINE          ;
;   8.524  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N22                ; o_1_~241|datad      ;
;   8.679  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N22                ; o_1_~241|combout    ;
;   8.706  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N22                ; CUDA_LCELL_COMB     ;
;   8.882  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I11         ; LOCAL_LINE          ;
;   8.882  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N8                 ; o_1_~261|datac      ;
;   9.169  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N8                 ; o_1_~261|combout    ;
;   9.196  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   9.371  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I4          ; LOCAL_LINE          ;
;   9.371  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N2                 ; o_1_~268|datac      ;
;   9.658  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N2                 ; o_1_~268|combout    ;
;   9.685  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   9.861  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I1          ; LOCAL_LINE          ;
;   9.861  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datad      ;
;   10.016 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.016 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.016 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.103 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #69: Setup slack is -6.094 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_23_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.102            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.094 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.081 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.011  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.091       ; 100        ; 3.091  ; 3.091 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.121       ; 30         ; 0.000  ; 0.423 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.659       ; 66         ; 0.000  ; 0.505 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.091    ; 3.091    ;    ;      ;        ;                                   ; clock path          ;
;   3.091  ;   3.091  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.102   ; 7.011    ;    ;      ;        ;                                   ; data path           ;
;   3.323  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N5                     ; i_23_               ;
;   3.323  ;   0.000  ; FF ; CELL ; 56     ; FF_X46_Y35_N5                     ; i_23_|q             ;
;   3.438  ;   0.115  ;    ; RE   ; 2      ; FF_X46_Y35_N5                     ; CUDA_FF             ;
;   3.543  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X46_Y35_N0_I5           ; LE_BUFFER           ;
;   3.815  ;   0.272  ;    ; RE   ; 4      ; C4_X45_Y31_N0_I13                 ; V_SEG4              ;
;   4.320  ;   0.505  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X45_Y33_N0_I0  ; LAB_LINE            ;
;   4.320  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y33_N30                ; n_n1396~1|datab     ;
;   4.743  ;   0.423  ; FR ; CELL ; 5      ; LCCOMB_X45_Y33_N30                ; n_n1396~1|combout   ;
;   4.780  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X45_Y33_N30                ; CUDA_LCELL_COMB     ;
;   4.873  ;   0.093  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y33_N0_I30          ; LE_BUFFER           ;
;   5.112  ;   0.239  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I31                 ; H_SEG4              ;
;   5.428  ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y33_N0_I13 ; LAB_LINE            ;
;   5.428  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y33_N0                 ; wire1582~0|datad    ;
;   5.583  ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X40_Y33_N0                 ; wire1582~0|combout  ;
;   5.621  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   5.719  ;   0.098  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y33_N0_I1           ; LE_BUFFER           ;
;   5.956  ;   0.237  ;    ; RE   ; 1      ; R4_X40_Y34_N0_I14                 ; H_SEG4              ;
;   6.339  ;   0.383  ;    ; RE   ; 1      ; R24_X41_Y34_N0_I0                 ; H_SEG24             ;
;   6.661  ;   0.322  ;    ; RE   ; 1      ; C4_X49_Y35_N0_I2                  ; V_SEG4              ;
;   6.965  ;   0.304  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y35_N0_I19 ; LAB_LINE            ;
;   6.965  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y35_N0                 ; o_1_~164|datad      ;
;   7.120  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y35_N0                 ; o_1_~164|combout    ;
;   7.147  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N0                 ; CUDA_LCELL_COMB     ;
;   7.325  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y35_N0_I0          ; LOCAL_LINE          ;
;   7.325  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y35_N18                ; o_1_~165|datad      ;
;   7.480  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y35_N18                ; o_1_~165|combout    ;
;   7.507  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N18                ; CUDA_LCELL_COMB     ;
;   7.685  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y35_N0_I9          ; LOCAL_LINE          ;
;   7.684  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X50_Y35_N28                ; o_1_~176|datad      ;
;   7.839  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X50_Y35_N28                ; o_1_~176|combout    ;
;   7.862  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X50_Y35_N28                ; CUDA_LCELL_COMB     ;
;   7.941  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y35_N0_I28          ; LE_BUFFER           ;
;   8.231  ;   0.290  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I22                 ; V_SEG4              ;
;   8.585  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I7  ; LAB_LINE            ;
;   8.585  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datab      ;
;   9.003  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.030  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.207  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.207  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.362  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.389  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.597  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.597  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.015 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.015 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.015 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.102 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #70: Setup slack is -6.089 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.097            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.089 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.010  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.218       ; 32         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.561       ; 65         ; 0.000  ; 0.428 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.097   ; 7.010    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.779  ;   0.232  ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.175  ;   0.396  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I21 ; LAB_LINE            ;
;   4.175  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|dataa       ;
;   4.599  ;   0.424  ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.641  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.742  ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X47_Y35_N0_I8           ; LE_BUFFER           ;
;   5.005  ;   0.263  ;    ; RE   ; 2      ; C4_X47_Y31_N0_I15                 ; V_SEG4              ;
;   5.297  ;   0.292  ;    ; RE   ; 1      ; R4_X44_Y31_N0_I18                 ; H_SEG4              ;
;   5.567  ;   0.270  ;    ; RE   ; 1      ; C4_X46_Y32_N0_I1                  ; V_SEG4              ;
;   5.995  ;   0.428  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y33_N0_I6  ; LAB_LINE            ;
;   5.994  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y33_N12                ; o_1_~56|datab       ;
;   6.400  ;   0.406  ; FR ; CELL ; 1      ; LCCOMB_X46_Y33_N12                ; o_1_~56|combout     ;
;   6.427  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N12                ; CUDA_LCELL_COMB     ;
;   6.637  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y33_N0_I6          ; LOCAL_LINE          ;
;   6.636  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N2                 ; o_1_~57|dataa       ;
;   7.053  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X46_Y33_N2                 ; o_1_~57|combout     ;
;   7.076  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N2                 ; CUDA_LCELL_COMB     ;
;   7.154  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y33_N0_I2           ; LE_BUFFER           ;
;   7.444  ;   0.290  ;    ; RE   ; 1      ; C4_X46_Y29_N0_I12                 ; V_SEG4              ;
;   7.698  ;   0.254  ;    ; RE   ; 1      ; R4_X47_Y32_N0_I13                 ; H_SEG4              ;
;   8.000  ;   0.302  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y32_N0_I12 ; LAB_LINE            ;
;   8.001  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X49_Y32_N18                ; o_1_~75|datad       ;
;   8.156  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y32_N18                ; o_1_~75|combout     ;
;   8.180  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X49_Y32_N18                ; CUDA_LCELL_COMB     ;
;   8.258  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y32_N0_I19          ; LE_BUFFER           ;
;   8.563  ;   0.305  ;    ; RE   ; 1      ; C4_X49_Y33_N0_I7                  ; V_SEG4              ;
;   8.876  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I0  ; LAB_LINE            ;
;   8.876  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|datac      ;
;   9.163  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N10                ; o_1_~103|combout    ;
;   9.190  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N10                ; CUDA_LCELL_COMB     ;
;   9.367  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I5          ; LOCAL_LINE          ;
;   9.367  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|datad      ;
;   9.522  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N4                 ; o_1_~137|combout    ;
;   9.549  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N4                 ; CUDA_LCELL_COMB     ;
;   9.723  ;   0.174  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I2          ; LOCAL_LINE          ;
;   9.723  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datac      ;
;   10.010 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.010 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.010 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.097 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


