Fitter report for CAD_VGA_Quartus
Sun Jan 26 13:07:10 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jan 26 13:07:10 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; CAD_VGA_Quartus                             ;
; Top-level Entity Name           ; CAD_VGA_Quartus                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 14,351 / 18,480 ( 78 % )                    ;
; Total registers                 ; 2105                                        ;
; Total pins                      ; 134 / 224 ( 60 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 23 / 66 ( 35 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
;     Processor 3            ;   4.8%      ;
;     Processor 4            ;   4.7%      ;
;     Processor 5            ;   4.7%      ;
;     Processor 6            ;   4.7%      ;
;     Processor 7            ;   4.7%      ;
;     Processor 8            ;   4.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+
; CLOCK3_50~inputCLKENA0                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                              ;                  ;                       ;
; RESET_N~inputCLKENA0                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[0]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[0]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[0]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[1]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[1]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[1]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[1]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[2]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[2]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[2]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[2]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[3]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[3]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[3]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[3]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[4]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[4]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[4]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[4]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[5]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[5]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[5]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[5]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[6]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[6]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[6]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[6]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[7]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[7]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[7]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[7]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[8]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[8]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[8]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[8]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[9]                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[9]                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[9]~_Duplicate_1                 ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[9]~SCLR_LUT           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[10]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[10]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[10]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[10]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[11]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[11]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[11]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[11]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[12]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[12]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[12]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[12]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[13]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[13]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[13]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[13]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[14]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[14]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[14]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[14]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[15]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[15]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[15]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[15]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[16]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[16]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[16]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[16]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[17]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~8                                     ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[17]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[17]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[17]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[18]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[18]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[18]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[18]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[19]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[19]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[19]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[19]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[20]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[20]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[20]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[20]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[21]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[21]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[21]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[21]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[22]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[22]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[22]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[22]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[23]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[23]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[23]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[23]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[24]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[24]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[24]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[24]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[25]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[25]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[25]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[25]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[26]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[26]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[26]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[26]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[27]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[27]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[27]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[27]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[28]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[28]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[28]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[28]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[29]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[29]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[29]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[29]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[30]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[30]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[30]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|randCounter[30]~SCLR_LUT          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                              ;                  ;                       ;
; Maze_Game:VGA_MG|randCounter[31]                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|Mult1~mult_hlmac                            ; AY               ;                       ;
; Maze_Game:VGA_MG|randCounter[31]                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Maze_Game:VGA_MG|randCounter[31]~_Duplicate_1                ; Q                ;                       ;
; Maze_Game:VGA_MG|COUNTER[7]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|COUNTER[7]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|COUNTER[15]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|COUNTER[15]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|COUNTER[16]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|COUNTER[16]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|COUNTER[27]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|COUNTER[27]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|Conuter50Mil[6]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Conuter50Mil[6]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|Conuter50Mil[11]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Conuter50Mil[11]~DUPLICATE                  ;                  ;                       ;
; Maze_Game:VGA_MG|Conuter50Mil[12]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Conuter50Mil[12]~DUPLICATE                  ;                  ;                       ;
; Maze_Game:VGA_MG|Conuter50Mil[15]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Conuter50Mil[15]~DUPLICATE                  ;                  ;                       ;
; Maze_Game:VGA_MG|Conuter50Mil[16]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Conuter50Mil[16]~DUPLICATE                  ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.END_GENERATE ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.END_GENERATE~DUPLICATE ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.GENERATING   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.GENERATING~DUPLICATE   ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][0][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][0][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][0][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][0][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][7][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[0][7][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][1][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][1][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][3][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][3][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][6][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][6][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][8][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[1][8][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][0][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][0][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][2][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][2][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][5][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][6][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][6][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][7][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][7][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][8][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[2][8][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][4][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][4][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][5][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][5][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][6][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][6][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][7][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][7][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][7][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][7][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][8][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][8][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][8][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[3][8][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[4][1][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[4][1][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[4][6][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[4][6][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[5][1][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[5][1][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[5][7][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[5][7][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[6][6][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[6][6][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[6][6][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[6][6][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][0][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][0][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][0][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][0][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][1][2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][1][2]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][2][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][2][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][3][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][3][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][6][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][6][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][7][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[7][7][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][2][0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][2][0]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][2][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][2][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][3][1]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][3][1]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][7][3]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray[8][7][3]~DUPLICATE    ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|randomNum[0]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|randomNum[0]~DUPLICATE          ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|randomNum[1]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|randomNum[1]~DUPLICATE          ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[0]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[1]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[2]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[2]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[3]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[4]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[4]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[5]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[5]~DUPLICATE       ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[1]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[4]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[6]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[6]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[9]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[10]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[11]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[11]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[12]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[12]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|Prescaler[16]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|Prescaler[16]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|enemyX[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|enemyX[2]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|enemyX[9]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|enemyX[9]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|enemyY[7]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|enemyY[7]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|enemyY[8]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|enemyY[8]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[7]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[7]~DUPLICATE                    ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[8]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[8]~DUPLICATE                    ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[10]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[10]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[11]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[11]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[12]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[12]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[13]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[13]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|gClkCounter[16]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gClkCounter[16]~DUPLICATE                   ;                  ;                       ;
; Maze_Game:VGA_MG|gcount[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gcount[0]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|gcount[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gcount[1]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|gcount[4]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|gcount[4]~DUPLICATE                         ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[1]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[6]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[6]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[8]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[8]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[9]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[10]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_x[31]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_x[31]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[0]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[2]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[2]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[3]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[4]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[6]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[6]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_ghost_y[7]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_ghost_y[7]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_x[4]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_x[4]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_y[0]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_y[0]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_y[2]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_y[2]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_y[3]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_y[3]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_y[8]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_y[8]~DUPLICATE                        ;                  ;                       ;
; Maze_Game:VGA_MG|p_map_y[11]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_map_y[11]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[1]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[1]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[2]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[2]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[5]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[5]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[7]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[7]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[10]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[10]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[11]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[11]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_x[31]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_x[31]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[0]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[0]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[2]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[2]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[3]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[3]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[5]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[5]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[6]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[6]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[9]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[9]~DUPLICATE                       ;                  ;                       ;
; Maze_Game:VGA_MG|p_size_y[11]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_size_y[11]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[0]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[1]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[2]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[2]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[4]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[4]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[5]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[5]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[9]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[10]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[30]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[30]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_x[31]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_x[31]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[1]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[1]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[3]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[8]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[8]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[9]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[9]~DUPLICATE                      ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[10]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|p_speed_y[31]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|p_speed_y[31]~DUPLICATE                     ;                  ;                       ;
; Maze_Game:VGA_MG|unitCounter[0]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Maze_Game:VGA_MG|unitCounter[0]~DUPLICATE                    ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentHPos[3]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentHPos[3]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentHPos[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentHPos[4]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentHPos[6]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentHPos[6]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[1]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[1]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[2]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[2]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[4]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[6]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[6]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[7]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[7]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[9]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[9]~DUPLICATE          ;                  ;                       ;
; VGA_controller:VGA_Control|CurrentVPos[10]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_controller:VGA_Control|CurrentVPos[10]~DUPLICATE         ;                  ;                       ;
+----------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 26909 ) ; 0.00 % ( 0 / 26909 )       ; 0.00 % ( 0 / 26909 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 26909 ) ; 0.00 % ( 0 / 26909 )       ; 0.00 % ( 0 / 26909 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 26909 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 14,351 / 18,480       ; 78 %  ;
; ALMs needed [=A-B+C]                                        ; 14,351                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 14,741 / 18,480       ; 80 %  ;
;         [a] ALMs used for LUT logic and registers           ; 928                   ;       ;
;         [b] ALMs used for LUT logic                         ; 13,757                ;       ;
;         [c] ALMs used for registers                         ; 56                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 479 / 18,480          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 89 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 89                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,703 / 1,848         ; 92 %  ;
;     -- Logic LABs                                           ; 1,703                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 24,655                ;       ;
;     -- 7 input functions                                    ; 1,083                 ;       ;
;     -- 6 input functions                                    ; 3,507                 ;       ;
;     -- 5 input functions                                    ; 3,432                 ;       ;
;     -- 4 input functions                                    ; 4,287                 ;       ;
;     -- <=3 input functions                                  ; 12,346                ;       ;
; Combinational ALUT usage for route-throughs                 ; 32                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,105                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,966 / 36,960        ; 5 %   ;
;         -- Secondary logic registers                        ; 139 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,966                 ;       ;
;         -- Routing optimization registers                   ; 139                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 134 / 224             ; 60 %  ;
;     -- Clock pins                                           ; 6 / 9                 ; 67 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 23 / 66               ; 35 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 22.2% / 22.0% / 22.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 46.3% / 44.2% / 52.9% ;       ;
; Maximum fan-out                                             ; 1709                  ;       ;
; Highest non-global fan-out                                  ; 641                   ;       ;
; Total fan-out                                               ; 100841                ;       ;
; Average fan-out                                             ; 3.72                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 14351 / 18480 ( 78 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 14351                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 14741 / 18480 ( 80 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 928                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 13757                  ; 0                              ;
;         [c] ALMs used for registers                         ; 56                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 479 / 18480 ( 3 % )    ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 89 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 89                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1703 / 1848 ( 92 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 1703                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 24655                  ; 0                              ;
;     -- 7 input functions                                    ; 1083                   ; 0                              ;
;     -- 6 input functions                                    ; 3507                   ; 0                              ;
;     -- 5 input functions                                    ; 3432                   ; 0                              ;
;     -- 4 input functions                                    ; 4287                   ; 0                              ;
;     -- <=3 input functions                                  ; 12346                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 32                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 1966 / 36960 ( 5 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 139 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 1966                   ; 0                              ;
;         -- Routing optimization registers                   ; 139                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 134                    ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; DSP block                                                   ; 23 / 66 ( 34 % )       ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 104 ( 1 % )        ; 0 / 104 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 26                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 26                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 102058                 ; 0                              ;
;     -- Registered Connections                               ; 17625                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 52                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 18                     ; 0                              ;
;     -- Output Ports                                         ; 90                     ; 0                              ;
;     -- Bidir Ports                                          ; 26                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; H13   ; 7A       ; 38           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50 ; E10   ; 8A       ; 14           ; 45           ; 0            ; 1709                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Key[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 75                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Key[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Key[2]    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 56                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Key[3]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N   ; P22   ; 5A       ; 54           ; 16           ; 54           ; 787                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]     ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]     ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; U12   ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLOCK4_50   ; V15   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK     ; D3    ; 2A       ; 0            ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2    ; E2    ; 2A       ; 0            ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT     ; G2    ; 2A       ; 0            ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2    ; G1    ; 2A       ; 0            ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_CMD      ; B11   ; 7A       ; 32           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[0]  ; K9    ; 7A       ; 34           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[1]  ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[2]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[3]  ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 47 / 48 ( 98 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 7 / 48 ( 15 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; SD_DATA[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; SD_DATA[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; SD_DATA[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; SD_DATA[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; Key[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; Key[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; Key[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; CLOCK4_50                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; Key[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; SD_CLK        ; Missing drive strength and slew rate ;
; CLOCK4_50     ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; SD_CMD        ; Missing drive strength and slew rate ;
; SD_DATA[0]    ; Missing drive strength and slew rate ;
; SD_DATA[1]    ; Missing drive strength and slew rate ;
; SD_DATA[2]    ; Missing drive strength and slew rate ;
; SD_DATA[3]    ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                ; Entity Name         ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |CAD_VGA_Quartus                          ; 14351.0 (28.8)       ; 14740.0 (32.3)                   ; 477.5 (3.5)                                       ; 88.5 (0.0)                       ; 0.0 (0.0)            ; 24655 (48)          ; 2105 (34)                 ; 0 (0)         ; 0                 ; 0     ; 23         ; 134  ; 0            ; |CAD_VGA_Quartus                                                                                                                   ; CAD_VGA_Quartus     ; work         ;
;    |Maze_Game:VGA_MG|                     ; 14232.6 (4845.6)     ; 14617.7 (5021.7)                 ; 473.0 (246.0)                                     ; 88.0 (69.9)                      ; 0.0 (0.0)            ; 24460 (7519)        ; 2038 (644)                ; 0 (0)         ; 0                 ; 0     ; 23         ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG                                                                                                  ; Maze_Game           ; work         ;
;       |MazeGen:UUT|                       ; 2886.2 (2886.2)      ; 3059.1 (3059.1)                  ; 184.5 (184.5)                                     ; 11.5 (11.5)                      ; 0.0 (0.0)            ; 4076 (4076)         ; 1394 (1394)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|MazeGen:UUT                                                                                      ; MazeGen             ; work         ;
;       |lpm_divide:Div0|                   ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div0                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div0|lpm_divide_bpo:auto_generated                                                    ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                            ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider      ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num     ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div10|                  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div10                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div10|lpm_divide_bpo:auto_generated                                                   ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div10|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                           ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div10|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider     ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div10|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div11|                  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div11                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div11|lpm_divide_bpo:auto_generated                                                   ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div11|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                           ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div11|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider     ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div11|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div12|                  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div12                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div12|lpm_divide_bpo:auto_generated                                                   ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div12|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                           ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div12|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider     ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div12|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div15|                  ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div15                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_apo:auto_generated|  ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div15|lpm_divide_apo:auto_generated                                                   ; lpm_divide_apo      ; work         ;
;             |abs_divider_jbg:divider|     ; 59.5 (4.0)           ; 59.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div15|lpm_divide_apo:auto_generated|abs_divider_jbg:divider                           ; abs_divider_jbg     ; work         ;
;                |alt_u_div_mve:divider|    ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div15|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|alt_u_div_mve:divider     ; alt_u_div_mve       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div15|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|lpm_abs_1p9:my_abs_num    ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Div16|                  ; 117.0 (0.0)          ; 117.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div16                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 117.0 (0.0)          ; 117.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div16|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 117.0 (4.0)          ; 117.0 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div16|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 106.5 (106.5)        ; 106.5 (106.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (213)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div16|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div16|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div17|                  ; 106.5 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div17                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 106.5 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div17|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 106.5 (4.0)          ; 106.5 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div17|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 96.5 (96.5)          ; 96.5 (96.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div17|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div17|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div19|                  ; 116.5 (0.0)          ; 116.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div19                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 116.5 (0.0)          ; 116.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div19|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 116.5 (4.0)          ; 116.5 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div19|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 106.0 (106.0)        ; 106.0 (106.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (213)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div19|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div19|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div2|                   ; 59.2 (0.0)           ; 59.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div2                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_apo:auto_generated|  ; 59.2 (0.0)           ; 59.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div2|lpm_divide_apo:auto_generated                                                    ; lpm_divide_apo      ; work         ;
;             |abs_divider_jbg:divider|     ; 59.2 (3.8)           ; 59.5 (4.0)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div2|lpm_divide_apo:auto_generated|abs_divider_jbg:divider                            ; abs_divider_jbg     ; work         ;
;                |alt_u_div_mve:divider|    ; 49.8 (49.8)          ; 50.0 (50.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div2|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|alt_u_div_mve:divider      ; alt_u_div_mve       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div2|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|lpm_abs_1p9:my_abs_num     ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Div20|                  ; 117.0 (0.0)          ; 117.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div20                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 117.0 (0.0)          ; 117.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div20|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 117.0 (4.0)          ; 117.0 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div20|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 106.5 (106.5)        ; 106.5 (106.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (213)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div20|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div20|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div21|                  ; 106.5 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div21                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 106.5 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div21|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 106.5 (4.0)          ; 106.5 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div21|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 96.5 (96.5)          ; 96.5 (96.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div21|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div21|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div23|                  ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div23                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_apo:auto_generated|  ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div23|lpm_divide_apo:auto_generated                                                   ; lpm_divide_apo      ; work         ;
;             |abs_divider_jbg:divider|     ; 59.5 (4.0)           ; 59.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div23|lpm_divide_apo:auto_generated|abs_divider_jbg:divider                           ; abs_divider_jbg     ; work         ;
;                |alt_u_div_mve:divider|    ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div23|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|alt_u_div_mve:divider     ; alt_u_div_mve       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div23|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|lpm_abs_1p9:my_abs_num    ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Div24|                  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div24                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div24|lpm_divide_bpo:auto_generated                                                   ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div24|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                           ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div24|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider     ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div24|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div26|                  ; 354.0 (0.0)          ; 354.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div26                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_nqo:auto_generated|  ; 354.0 (0.0)          ; 354.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div26|lpm_divide_nqo:auto_generated                                                   ; lpm_divide_nqo      ; work         ;
;             |abs_divider_1dg:divider|     ; 354.0 (26.0)         ; 354.0 (26.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (52)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div26|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider                           ; abs_divider_1dg     ; work         ;
;                |alt_u_div_h2f:divider|    ; 312.0 (312.0)        ; 312.0 (312.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div26|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider|alt_u_div_h2f:divider     ; alt_u_div_h2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div26|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div27|                  ; 350.0 (0.0)          ; 350.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div27                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_nqo:auto_generated|  ; 350.0 (0.0)          ; 350.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div27|lpm_divide_nqo:auto_generated                                                   ; lpm_divide_nqo      ; work         ;
;             |abs_divider_1dg:divider|     ; 350.0 (25.0)         ; 350.5 (26.0)                     ; 0.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 708 (52)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div27|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider                           ; abs_divider_1dg     ; work         ;
;                |alt_u_div_h2f:divider|    ; 308.5 (308.5)        ; 308.5 (308.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div27|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider|alt_u_div_h2f:divider     ; alt_u_div_h2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div27|lpm_divide_nqo:auto_generated|abs_divider_1dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Div29|                  ; 108.0 (0.0)          ; 108.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div29                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_fpo:auto_generated|  ; 108.0 (0.0)          ; 108.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div29|lpm_divide_fpo:auto_generated                                                   ; lpm_divide_fpo      ; work         ;
;             |abs_divider_obg:divider|     ; 108.0 (2.0)          ; 108.0 (2.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div29|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                           ; abs_divider_obg     ; work         ;
;                |alt_u_div_00f:divider|    ; 98.5 (98.5)          ; 98.5 (98.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div29|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider     ; alt_u_div_00f       ; work         ;
;                |lpm_abs_6p9:my_abs_num|   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div29|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num    ; lpm_abs_6p9         ; work         ;
;       |lpm_divide:Div3|                   ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div3                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_cpo:auto_generated|  ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div3|lpm_divide_cpo:auto_generated                                                    ; lpm_divide_cpo      ; work         ;
;             |abs_divider_lbg:divider|     ; 80.5 (4.0)           ; 80.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div3|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider                            ; abs_divider_lbg     ; work         ;
;                |alt_u_div_qve:divider|    ; 70.0 (70.0)          ; 70.0 (70.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div3|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider      ; alt_u_div_qve       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div3|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Div30|                  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div30                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_fpo:auto_generated|  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div30|lpm_divide_fpo:auto_generated                                                   ; lpm_divide_fpo      ; work         ;
;             |abs_divider_obg:divider|     ; 108.5 (2.0)          ; 108.5 (2.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div30|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                           ; abs_divider_obg     ; work         ;
;                |alt_u_div_00f:divider|    ; 99.0 (99.0)          ; 99.0 (99.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div30|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider     ; alt_u_div_00f       ; work         ;
;                |lpm_abs_6p9:my_abs_num|   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div30|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num    ; lpm_abs_6p9         ; work         ;
;       |lpm_divide:Div31|                  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div31                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_fpo:auto_generated|  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div31|lpm_divide_fpo:auto_generated                                                   ; lpm_divide_fpo      ; work         ;
;             |abs_divider_obg:divider|     ; 108.5 (2.0)          ; 108.5 (2.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div31|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                           ; abs_divider_obg     ; work         ;
;                |alt_u_div_00f:divider|    ; 99.0 (99.0)          ; 99.0 (99.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div31|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider     ; alt_u_div_00f       ; work         ;
;                |lpm_abs_6p9:my_abs_num|   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div31|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num    ; lpm_abs_6p9         ; work         ;
;       |lpm_divide:Div32|                  ; 107.8 (0.0)          ; 107.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div32                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_fpo:auto_generated|  ; 107.8 (0.0)          ; 107.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div32|lpm_divide_fpo:auto_generated                                                   ; lpm_divide_fpo      ; work         ;
;             |abs_divider_obg:divider|     ; 107.8 (2.0)          ; 107.5 (2.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 217 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div32|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                           ; abs_divider_obg     ; work         ;
;                |alt_u_div_00f:divider|    ; 98.3 (98.3)          ; 98.0 (98.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div32|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider     ; alt_u_div_00f       ; work         ;
;                |lpm_abs_6p9:my_abs_num|   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div32|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num    ; lpm_abs_6p9         ; work         ;
;       |lpm_divide:Div33|                  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div33                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_fpo:auto_generated|  ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div33|lpm_divide_fpo:auto_generated                                                   ; lpm_divide_fpo      ; work         ;
;             |abs_divider_obg:divider|     ; 108.5 (2.0)          ; 108.5 (2.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 217 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div33|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                           ; abs_divider_obg     ; work         ;
;                |alt_u_div_00f:divider|    ; 99.0 (99.0)          ; 99.0 (99.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div33|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider     ; alt_u_div_00f       ; work         ;
;                |lpm_abs_6p9:my_abs_num|   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div33|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num    ; lpm_abs_6p9         ; work         ;
;       |lpm_divide:Div34|                  ; 73.0 (0.0)           ; 73.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div34                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 73.0 (0.0)           ; 73.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div34|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 73.0 (0.0)           ; 73.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div34|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 73.0 (73.0)          ; 73.0 (73.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (146)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div34|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;       |lpm_divide:Div35|                  ; 62.5 (0.0)           ; 62.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div35                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dpo:auto_generated|  ; 62.5 (0.0)           ; 62.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div35|lpm_divide_dpo:auto_generated                                                   ; lpm_divide_dpo      ; work         ;
;             |abs_divider_mbg:divider|     ; 62.5 (0.0)           ; 62.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div35|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider                           ; abs_divider_mbg     ; work         ;
;                |alt_u_div_sve:divider|    ; 62.5 (62.5)          ; 62.5 (62.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (125)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div35|lpm_divide_dpo:auto_generated|abs_divider_mbg:divider|alt_u_div_sve:divider     ; alt_u_div_sve       ; work         ;
;       |lpm_divide:Div4|                   ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div4                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_bpo:auto_generated|  ; 70.0 (0.0)           ; 70.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div4|lpm_divide_bpo:auto_generated                                                    ; lpm_divide_bpo      ; work         ;
;             |abs_divider_kbg:divider|     ; 70.0 (4.0)           ; 70.0 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                            ; abs_divider_kbg     ; work         ;
;                |alt_u_div_ove:divider|    ; 60.0 (60.0)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider      ; alt_u_div_ove       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_2p9:my_abs_num     ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Div6|                   ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div6                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_cpo:auto_generated|  ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div6|lpm_divide_cpo:auto_generated                                                    ; lpm_divide_cpo      ; work         ;
;             |abs_divider_lbg:divider|     ; 80.5 (4.0)           ; 80.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div6|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider                            ; abs_divider_lbg     ; work         ;
;                |alt_u_div_qve:divider|    ; 70.0 (70.0)          ; 70.0 (70.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div6|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider      ; alt_u_div_qve       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div6|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Div7|                   ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div7                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_cpo:auto_generated|  ; 80.5 (0.0)           ; 80.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div7|lpm_divide_cpo:auto_generated                                                    ; lpm_divide_cpo      ; work         ;
;             |abs_divider_lbg:divider|     ; 80.5 (4.0)           ; 80.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div7|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider                            ; abs_divider_lbg     ; work         ;
;                |alt_u_div_qve:divider|    ; 70.0 (70.0)          ; 70.0 (70.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (140)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div7|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider      ; alt_u_div_qve       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div7|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Div9|                   ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div9                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_apo:auto_generated|  ; 59.5 (0.0)           ; 59.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div9|lpm_divide_apo:auto_generated                                                    ; lpm_divide_apo      ; work         ;
;             |abs_divider_jbg:divider|     ; 59.5 (4.0)           ; 59.5 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div9|lpm_divide_apo:auto_generated|abs_divider_jbg:divider                            ; abs_divider_jbg     ; work         ;
;                |alt_u_div_mve:divider|    ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div9|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|alt_u_div_mve:divider      ; alt_u_div_mve       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Div9|lpm_divide_apo:auto_generated|abs_divider_jbg:divider|lpm_abs_1p9:my_abs_num     ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Mod0|                   ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod0                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_42m:auto_generated|  ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod0|lpm_divide_42m:auto_generated                                                    ; lpm_divide_42m      ; work         ;
;             |sign_div_unsign_7kh:divider| ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod0|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider                        ; sign_div_unsign_7kh ; work         ;
;                |alt_u_div_kse:divider|    ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod0|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_kse:divider  ; alt_u_div_kse       ; work         ;
;       |lpm_divide:Mod11|                  ; 102.0 (0.0)          ; 103.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod11                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 102.0 (0.0)          ; 103.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod11|lpm_divide_qio:auto_generated                                                   ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 102.0 (16.0)         ; 103.5 (17.0)                     ; 1.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod11|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                           ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 80.0 (80.0)          ; 80.5 (80.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod11|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider     ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod11|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod12|                  ; 101.5 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod12                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 101.5 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod12|lpm_divide_qio:auto_generated                                                   ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 101.5 (16.0)         ; 101.5 (16.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod12|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                           ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 79.5 (79.5)          ; 79.5 (79.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod12|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider     ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod12|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod13|                  ; 4.2 (0.0)            ; 4.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod13                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_22m:auto_generated|  ; 4.2 (0.0)            ; 4.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod13|lpm_divide_22m:auto_generated                                                   ; lpm_divide_22m      ; work         ;
;             |sign_div_unsign_5kh:divider| ; 4.2 (0.0)            ; 4.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod13|lpm_divide_22m:auto_generated|sign_div_unsign_5kh:divider                       ; sign_div_unsign_5kh ; work         ;
;                |alt_u_div_gse:divider|    ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod13|lpm_divide_22m:auto_generated|sign_div_unsign_5kh:divider|alt_u_div_gse:divider ; alt_u_div_gse       ; work         ;
;       |lpm_divide:Mod15|                  ; 101.5 (0.0)          ; 102.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod15                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 101.5 (0.0)          ; 102.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod15|lpm_divide_qio:auto_generated                                                   ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 101.5 (15.0)         ; 102.5 (16.0)                     ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod15|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                           ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 80.5 (80.5)          ; 80.5 (80.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod15|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider     ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod15|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod18|                  ; 85.0 (0.0)           ; 85.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod18                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_oio:auto_generated|  ; 85.0 (0.0)           ; 85.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod18|lpm_divide_oio:auto_generated                                                   ; lpm_divide_oio      ; work         ;
;             |abs_divider_ucg:divider|     ; 85.0 (14.5)          ; 85.0 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod18|lpm_divide_oio:auto_generated|abs_divider_ucg:divider                           ; abs_divider_ucg     ; work         ;
;                |alt_u_div_c2f:divider|    ; 65.0 (65.0)          ; 65.0 (65.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod18|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|alt_u_div_c2f:divider     ; alt_u_div_c2f       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod18|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|lpm_abs_1p9:my_abs_num    ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Mod19|                  ; 305.4 (0.0)          ; 313.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod19                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 305.4 (0.0)          ; 313.5 (0.0)                      ; 9.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod19|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 305.4 (32.7)         ; 313.5 (35.5)                     ; 9.0 (3.5)                                         ; 0.9 (0.7)                        ; 0.0 (0.0)            ; 597 (72)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 266.3 (266.3)        ; 271.5 (271.5)                    ; 5.5 (5.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 512 (512)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod2|                   ; 101.0 (0.0)          ; 102.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod2                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 101.0 (0.0)          ; 102.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod2|lpm_divide_qio:auto_generated                                                    ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 101.0 (15.5)         ; 102.5 (16.0)                     ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod2|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                            ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 79.5 (79.5)          ; 80.5 (80.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod2|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider      ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod2|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num     ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod20|                  ; 257.0 (0.0)          ; 258.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod20                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 257.0 (0.0)          ; 258.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod20|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 257.0 (29.5)         ; 258.0 (30.0)                     ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (57)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 221.5 (221.5)        ; 222.0 (222.0)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 441 (441)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod21|                  ; 303.5 (0.0)          ; 312.0 (0.0)                      ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod21                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 303.5 (0.0)          ; 312.0 (0.0)                      ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod21|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 303.5 (32.5)         ; 312.0 (35.5)                     ; 8.5 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (72)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 264.5 (264.5)        ; 270.0 (270.0)                    ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 512 (512)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod23|                  ; 303.5 (0.0)          ; 313.5 (0.0)                      ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod23                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 303.5 (0.0)          ; 313.5 (0.0)                      ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod23|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 303.5 (32.0)         ; 313.5 (32.5)                     ; 10.0 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 597 (72)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 265.0 (265.0)        ; 274.5 (274.5)                    ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 512 (512)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod24|                  ; 84.5 (0.0)           ; 85.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod24                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_oio:auto_generated|  ; 84.5 (0.0)           ; 85.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod24|lpm_divide_oio:auto_generated                                                   ; lpm_divide_oio      ; work         ;
;             |abs_divider_ucg:divider|     ; 84.5 (14.0)          ; 85.0 (14.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod24|lpm_divide_oio:auto_generated|abs_divider_ucg:divider                           ; abs_divider_ucg     ; work         ;
;                |alt_u_div_c2f:divider|    ; 65.0 (65.0)          ; 65.0 (65.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod24|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|alt_u_div_c2f:divider     ; alt_u_div_c2f       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod24|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|lpm_abs_1p9:my_abs_num    ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Mod26|                  ; 256.5 (0.0)          ; 260.0 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod26                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 256.5 (0.0)          ; 260.0 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod26|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 256.5 (29.0)         ; 260.0 (29.0)                     ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 510 (57)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod26|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 221.0 (221.0)        ; 225.0 (225.0)                    ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 441 (441)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod26|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod26|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod27|                  ; 101.8 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod27                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 101.8 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod27|lpm_divide_qio:auto_generated                                                   ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 101.8 (15.8)         ; 101.5 (15.5)                     ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod27|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                           ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod27|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider     ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod27|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num    ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod28|                  ; 641.5 (0.0)          ; 637.5 (0.0)                      ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod28                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 641.5 (0.0)          ; 637.5 (0.0)                      ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod28|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 641.5 (11.5)         ; 637.5 (11.5)                     ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 1272 (20)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod28|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 613.5 (613.5)        ; 610.0 (610.0)                    ; 0.5 (0.5)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 1220 (1220)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod28|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;                |lpm_abs_4p9:my_abs_num|   ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod28|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9         ; work         ;
;       |lpm_divide:Mod29|                  ; 120.8 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 237 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod29                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 120.8 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 237 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod29|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 120.8 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 237 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod29|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 120.8 (120.8)        ; 120.5 (120.5)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 237 (237)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod29|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;       |lpm_divide:Mod30|                  ; 151.6 (0.0)          ; 154.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 296 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod30                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_uio:auto_generated|  ; 151.6 (0.0)          ; 154.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 296 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod30|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio      ; work         ;
;             |abs_divider_4dg:divider|     ; 151.6 (0.0)          ; 154.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 296 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod30|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg     ; work         ;
;                |alt_u_div_o2f:divider|    ; 151.6 (151.6)        ; 154.0 (154.0)                    ; 3.0 (3.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 296 (296)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod30|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f       ; work         ;
;       |lpm_divide:Mod4|                   ; 84.5 (0.0)           ; 84.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod4                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_oio:auto_generated|  ; 84.5 (0.0)           ; 84.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod4|lpm_divide_oio:auto_generated                                                    ; lpm_divide_oio      ; work         ;
;             |abs_divider_ucg:divider|     ; 84.5 (14.0)          ; 84.5 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod4|lpm_divide_oio:auto_generated|abs_divider_ucg:divider                            ; abs_divider_ucg     ; work         ;
;                |alt_u_div_c2f:divider|    ; 64.5 (64.5)          ; 65.0 (65.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod4|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|alt_u_div_c2f:divider      ; alt_u_div_c2f       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod4|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|lpm_abs_1p9:my_abs_num     ; lpm_abs_1p9         ; work         ;
;       |lpm_divide:Mod5|                   ; 120.5 (0.0)          ; 123.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod5                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_sio:auto_generated|  ; 120.5 (0.0)          ; 123.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod5|lpm_divide_sio:auto_generated                                                    ; lpm_divide_sio      ; work         ;
;             |abs_divider_2dg:divider|     ; 120.5 (17.5)         ; 123.0 (19.5)                     ; 2.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (26)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod5|lpm_divide_sio:auto_generated|abs_divider_2dg:divider                            ; abs_divider_2dg     ; work         ;
;                |alt_u_div_k2f:divider|    ; 96.5 (96.5)          ; 97.0 (97.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod5|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|alt_u_div_k2f:divider      ; alt_u_div_k2f       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod5|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Mod6|                   ; 101.5 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod6                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_qio:auto_generated|  ; 101.5 (0.0)          ; 101.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod6|lpm_divide_qio:auto_generated                                                    ; lpm_divide_qio      ; work         ;
;             |abs_divider_0dg:divider|     ; 101.5 (15.5)         ; 101.5 (15.5)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 197 (24)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod6|lpm_divide_qio:auto_generated|abs_divider_0dg:divider                            ; abs_divider_0dg     ; work         ;
;                |alt_u_div_g2f:divider|    ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod6|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|alt_u_div_g2f:divider      ; alt_u_div_g2f       ; work         ;
;                |lpm_abs_2p9:my_abs_num|   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod6|lpm_divide_qio:auto_generated|abs_divider_0dg:divider|lpm_abs_2p9:my_abs_num     ; lpm_abs_2p9         ; work         ;
;       |lpm_divide:Mod7|                   ; 120.5 (0.0)          ; 121.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod7                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_sio:auto_generated|  ; 120.5 (0.0)          ; 121.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod7|lpm_divide_sio:auto_generated                                                    ; lpm_divide_sio      ; work         ;
;             |abs_divider_2dg:divider|     ; 120.5 (16.5)         ; 121.5 (17.5)                     ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (26)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod7|lpm_divide_sio:auto_generated|abs_divider_2dg:divider                            ; abs_divider_2dg     ; work         ;
;                |alt_u_div_k2f:divider|    ; 97.5 (97.5)          ; 97.5 (97.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod7|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|alt_u_div_k2f:divider      ; alt_u_div_k2f       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod7|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Mod8|                   ; 120.5 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod8                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_sio:auto_generated|  ; 120.5 (0.0)          ; 120.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod8|lpm_divide_sio:auto_generated                                                    ; lpm_divide_sio      ; work         ;
;             |abs_divider_2dg:divider|     ; 120.5 (16.5)         ; 120.5 (16.5)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 234 (26)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod8|lpm_divide_sio:auto_generated|abs_divider_2dg:divider                            ; abs_divider_2dg     ; work         ;
;                |alt_u_div_k2f:divider|    ; 97.5 (97.5)          ; 97.5 (97.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod8|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|alt_u_div_k2f:divider      ; alt_u_div_k2f       ; work         ;
;                |lpm_abs_3p9:my_abs_num|   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod8|lpm_divide_sio:auto_generated|abs_divider_2dg:divider|lpm_abs_3p9:my_abs_num     ; lpm_abs_3p9         ; work         ;
;       |lpm_divide:Mod9|                   ; 84.0 (0.0)           ; 85.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod9                                                                                  ; lpm_divide          ; work         ;
;          |lpm_divide_oio:auto_generated|  ; 84.0 (0.0)           ; 85.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod9|lpm_divide_oio:auto_generated                                                    ; lpm_divide_oio      ; work         ;
;             |abs_divider_ucg:divider|     ; 84.0 (14.0)          ; 85.0 (14.5)                      ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod9|lpm_divide_oio:auto_generated|abs_divider_ucg:divider                            ; abs_divider_ucg     ; work         ;
;                |alt_u_div_c2f:divider|    ; 64.5 (64.5)          ; 65.0 (65.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod9|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|alt_u_div_c2f:divider      ; alt_u_div_c2f       ; work         ;
;                |lpm_abs_1p9:my_abs_num|   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|Maze_Game:VGA_MG|lpm_divide:Mod9|lpm_divide_oio:auto_generated|abs_divider_ucg:divider|lpm_abs_1p9:my_abs_num     ; lpm_abs_1p9         ; work         ;
;    |VGA_controller:VGA_Control|           ; 89.5 (89.5)          ; 90.0 (90.0)                      ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 147 (147)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CAD_VGA_Quartus|VGA_controller:VGA_Control                                                                                        ; VGA_controller      ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[2]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Key[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                 ;                   ;         ;
; CLOCK2_50                                                                ;                   ;         ;
; SW[0]                                                                    ;                   ;         ;
; SW[1]                                                                    ;                   ;         ;
; SW[2]                                                                    ;                   ;         ;
; SW[3]                                                                    ;                   ;         ;
; SW[4]                                                                    ;                   ;         ;
; SW[5]                                                                    ;                   ;         ;
; SW[6]                                                                    ;                   ;         ;
; SW[7]                                                                    ;                   ;         ;
; SW[8]                                                                    ;                   ;         ;
; SW[9]                                                                    ;                   ;         ;
; CLOCK4_50                                                                ;                   ;         ;
; DRAM_DQ[0]                                                               ;                   ;         ;
; DRAM_DQ[1]                                                               ;                   ;         ;
; DRAM_DQ[2]                                                               ;                   ;         ;
; DRAM_DQ[3]                                                               ;                   ;         ;
; DRAM_DQ[4]                                                               ;                   ;         ;
; DRAM_DQ[5]                                                               ;                   ;         ;
; DRAM_DQ[6]                                                               ;                   ;         ;
; DRAM_DQ[7]                                                               ;                   ;         ;
; DRAM_DQ[8]                                                               ;                   ;         ;
; DRAM_DQ[9]                                                               ;                   ;         ;
; DRAM_DQ[10]                                                              ;                   ;         ;
; DRAM_DQ[11]                                                              ;                   ;         ;
; DRAM_DQ[12]                                                              ;                   ;         ;
; DRAM_DQ[13]                                                              ;                   ;         ;
; DRAM_DQ[14]                                                              ;                   ;         ;
; DRAM_DQ[15]                                                              ;                   ;         ;
; SD_CMD                                                                   ;                   ;         ;
; SD_DATA[0]                                                               ;                   ;         ;
; SD_DATA[1]                                                               ;                   ;         ;
; SD_DATA[2]                                                               ;                   ;         ;
; SD_DATA[3]                                                               ;                   ;         ;
; PS2_CLK                                                                  ;                   ;         ;
; PS2_CLK2                                                                 ;                   ;         ;
; PS2_DAT                                                                  ;                   ;         ;
; PS2_DAT2                                                                 ;                   ;         ;
; RESET_N                                                                  ;                   ;         ;
;      - Maze_Game:VGA_MG|CLK_2HZ                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].validMoves[0]               ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].validMoves[3]               ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].validMoves[2]               ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].validMoves[1]               ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[0]~7                                 ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[5]~8                                 ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[10]~9                                ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|CLK_40HZ                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|CLK_24MHz                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[0]~11                                ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|SET                                              ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|LIFE_EN~3                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|CLK_1HZ                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|LIFE_EN~4                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|\Genrate_Map_Process:direction[31]~0 ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[80].i[3]~0                     ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].j[3]~0                      ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|p_rand_x[31]~0                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[0].i[3]~1                      ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[80].validMoves[2]~5            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MazeGen:UUT|stack[80].validMoves[3]~6            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|p_rand_y[31]~10                                  ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[0]~1                                 ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitycolor[5]~3                                 ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|LIFE_EN~1                                        ; 1                 ; 0       ;
;      - RESET_N~inputCLKENA0                                              ; 1                 ; 0       ;
; Key[0]                                                                   ;                   ;         ;
;      - Maze_Game:VGA_MG|entitydirection[0]                               ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~33                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~29                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~25                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~21                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~17                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~13                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~9                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~5                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Add86~1                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~135                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~4                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~0                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~5                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~7                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~19                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~20                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~26                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~1                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~32                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~48                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~50                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~54                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~57                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~15                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~16                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~17                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~28                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~32                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~33                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~36                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~39                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~40                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~47                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~49                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~52                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~54                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~73                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~75                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~76                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~78                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~81                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~91                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~92                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~93                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~97                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Equal89~0                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|lock_key~0                                       ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|SquareY~1                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|IsOutGame~0                                      ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|\wall:Prescaler_wall[26]~0                       ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~23                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~0                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey[10]~1                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~3                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~4                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~5                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~6                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~7                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~8                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~9                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~10                                            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~11                                            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey~12                                            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~31                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Equal88~0                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|timer_up_key~0                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|timer_up_key~1                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|timer_up_key~2                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|flag_btn~0                                       ; 1                 ; 0       ;
;      - timer_game[6]~0                                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|flag_btn~1                                       ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|\wall:counter_15s[31]~0                          ; 1                 ; 0       ;
;      - flag_key~0                                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~177                                        ; 1                 ; 0       ;
; Key[1]                                                                   ;                   ;         ;
;      - Maze_Game:VGA_MG|nextX~3                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~4                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~0                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~7                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~8                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~18                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~21                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~1                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~54                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~57                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~15                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~16                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~33                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~36                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~40                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~49                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~52                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~55                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~73                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~75                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~76                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~79                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~80                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~92                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~93                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~23                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ey[10]~1                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~31                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitydirection[0]~1                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~177                                        ; 1                 ; 0       ;
; Key[2]                                                                   ;                   ;         ;
;      - Maze_Game:VGA_MG|nextY~178                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~3                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~7                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~8                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~10                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~21                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~33                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~35                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~38                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~40                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~41                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~54                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~57                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~2                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~6                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~7                                          ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~21                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~23                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~24                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~31                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~33                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~45                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~49                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~50                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~51                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~55                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~58                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~60                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~64                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~68                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~73                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~75                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~76                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~80                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~64                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|Equal75~0                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~92                                         ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~23                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~0                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~2                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~3                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~4                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~5                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~6                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~7                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~8                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~9                                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~10                                            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|ex~11                                            ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|reachEnd~0                                       ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~31                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|entitydirection[0]~1                             ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~133                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextY~177                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~134                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|nextX~139                                        ; 1                 ; 0       ;
; Key[3]                                                                   ;                   ;         ;
;      - Maze_Game:VGA_MG|Equal75~0                                        ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~23                                   ; 1                 ; 0       ;
;      - Maze_Game:VGA_MG|MyGameState~31                                   ; 1                 ; 0       ;
; CLOCK3_50                                                                ;                   ;         ;
+--------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location             ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK3_50                                                                                                               ; PIN_E10              ; 1709    ; Clock                                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; CLOCK_24                                                                                                                ; FF_X32_Y38_N59       ; 34      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Equal0~7                                                                                                                ; LABCELL_X32_Y38_N48  ; 25      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Key[0]                                                                                                                  ; PIN_U7               ; 75      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|CLK_1HZ                                                                                                ; FF_X43_Y8_N32        ; 10      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|CLK_24MHz                                                                                              ; FF_X17_Y34_N44       ; 216     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|CLK_2HZ                                                                                                ; FF_X21_Y21_N14       ; 23      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|CLK_40HZ                                                                                               ; FF_X16_Y18_N53       ; 103     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|Equal0~2                                                                                               ; MLABCELL_X13_Y20_N48 ; 24      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|Equal86~5                                                                                              ; LABCELL_X20_Y35_N54  ; 50      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|Equal92~24                                                                                             ; MLABCELL_X18_Y34_N54 ; 27      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|IsOutGame                                                                                              ; FF_X17_Y30_N35       ; 305     ; Async. clear, Latch enable               ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|LessThan372~5                                                                                          ; LABCELL_X35_Y1_N54   ; 41      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|LessThan374~6                                                                                          ; MLABCELL_X42_Y1_N54  ; 39      ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|Equal0~1                                                                                   ; LABCELL_X29_Y12_N30  ; 6       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|\Genrate_Map_Process:direction[31]~0                                                       ; LABCELL_X40_Y9_N33   ; 439     ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|isRegened~0                                                                                ; LABCELL_X17_Y20_N27  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.NOT_INIT                                                                          ; FF_X17_Y20_N11       ; 395     ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|mazeArray~3                                                                                ; LABCELL_X32_Y17_N48  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|stackPointer[4]~3                                                                          ; LABCELL_X36_Y12_N15  ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|stack[0].i[3]~0                                                                            ; LABCELL_X43_Y10_N36  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|stack[0].j[3]~0                                                                            ; MLABCELL_X37_Y18_N48 ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MazeGen:UUT|stack[80].validMoves[2]~0                                                                  ; MLABCELL_X42_Y19_N6  ; 320     ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|Move_Entity_Process~2                                                                                  ; LABCELL_X17_Y30_N6   ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|MyGameState.OUTER_GAME                                                                                 ; FF_X19_Y20_N2        ; 50      ; Output enable                            ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|\square:flag_btn~0                                                                                     ; LABCELL_X16_Y35_N57  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|\wall:Prescaler_wall[26]~0                                                                             ; MLABCELL_X18_Y36_N36 ; 49      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|\wall:counter_15s[31]~0                                                                                ; MLABCELL_X18_Y36_N3  ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|enemyDir[1]~2                                                                                          ; LABCELL_X17_Y19_N48  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|enemyY[10]~2                                                                                           ; LABCELL_X17_Y19_N36  ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|entitycolor[0]~11                                                                                      ; LABCELL_X17_Y21_N12  ; 4       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|entitydirection[1]~2                                                                                   ; LABCELL_X17_Y30_N30  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|ex[10]~1                                                                                               ; LABCELL_X17_Y30_N54  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|ey[10]~2                                                                                               ; LABCELL_X17_Y30_N24  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|ghostEn                                                                                                ; FF_X17_Y30_N5        ; 65      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|lpm_divide:Mod0|lpm_divide_42m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_kse:divider|op_4~5 ; LABCELL_X21_Y23_N12  ; 4       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_ghost_x[3]~1                                                                                         ; LABCELL_X12_Y20_N33  ; 19      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_ghost_y[31]~1                                                                                        ; MLABCELL_X9_Y24_N24  ; 19      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_map_x[31]~1                                                                                          ; MLABCELL_X9_Y21_N0   ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_map_y[31]~1                                                                                          ; MLABCELL_X9_Y22_N54  ; 18      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_rand1[7]~25                                                                                          ; LABCELL_X16_Y35_N21  ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_rand2[7]~25                                                                                          ; LABCELL_X16_Y35_N3   ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_rand_x[31]~0                                                                                         ; LABCELL_X10_Y20_N54  ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_rand_y[31]~6                                                                                         ; LABCELL_X10_Y22_N12  ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_size_x[31]~1                                                                                         ; LABCELL_X10_Y20_N27  ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_size_y[31]~4                                                                                         ; LABCELL_X10_Y22_N54  ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|p_speed_y[31]~0                                                                                        ; MLABCELL_X13_Y24_N21 ; 19      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|process_13~9                                                                                           ; LABCELL_X19_Y18_N12  ; 37      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|pseudo_rand[7]~79                                                                                      ; LABCELL_X16_Y35_N18  ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|randEn                                                                                                 ; FF_X17_Y19_N5        ; 40      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|randTimerCounter[1]~0                                                                                  ; LABCELL_X16_Y19_N0   ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|tensCounter[3]~0                                                                                       ; LABCELL_X43_Y8_N27   ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Maze_Game:VGA_MG|wallX1[9]~0                                                                                            ; MLABCELL_X18_Y34_N18 ; 20      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; RESET_N                                                                                                                 ; PIN_P22              ; 27      ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; RESET_N                                                                                                                 ; PIN_P22              ; 761     ; Async. clear                             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; VGA_controller:VGA_Control|Clk_25MHz                                                                                    ; FF_X9_Y32_N59        ; 33      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; VGA_controller:VGA_Control|LessThan0~2                                                                                  ; LABCELL_X14_Y32_N36  ; 32      ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_controller:VGA_Control|LessThan1~0                                                                                  ; LABCELL_X10_Y32_N54  ; 18      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; end_game                                                                                                                ; LABCELL_X31_Y39_N39  ; 50      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; flag_key~0                                                                                                              ; LABCELL_X31_Y39_N24  ; 26      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; timer_game[6]~0                                                                                                         ; LABCELL_X31_Y39_N48  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK3_50 ; PIN_E10  ; 1709    ; Global Clock         ; GCLK12           ; --                        ;
; RESET_N   ; PIN_P22  ; 761     ; Global Clock         ; GCLK11           ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Non-Global High Fan-Out Signals                        ;
+----------------------------------------------+---------+
; Name                                         ; Fan-Out ;
+----------------------------------------------+---------+
; Maze_Game:VGA_MG|MazeGen:UUT|Mux413~44       ; 641     ;
; Maze_Game:VGA_MG|MazeGen:UUT|Equal5~0        ; 575     ;
; Maze_Game:VGA_MG|MazeGen:UUT|stack[1].i[1]~0 ; 572     ;
; Maze_Game:VGA_MG|MazeGen:UUT|Equal2~1        ; 514     ;
; Maze_Game:VGA_MG|MazeGen:UUT|stack~0         ; 505     ;
+----------------------------------------------+---------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 9x9                   ; 1           ;
; Two Independent 18x18             ; 12          ;
; Independent 18x18 plus 36         ; 3           ;
; Sum of two 18x18                  ; 7           ;
; Total number of DSP blocks        ; 23          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 15          ;
; Fixed Point Mixed Sign Multiplier ; 15          ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Maze_Game:VGA_MG|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X33_Y41_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult12~8         ; Two Independent 18x18     ; DSP_X15_Y21_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult11~8         ; Two Independent 18x18     ; DSP_X8_Y21_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult4~136        ; Sum of two 18x18          ; DSP_X8_Y27_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult4~477        ; Two Independent 18x18     ; DSP_X8_Y29_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult5~20         ; Two Independent 18x18     ; DSP_X15_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult6~136        ; Sum of two 18x18          ; DSP_X15_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult6~477        ; Two Independent 18x18     ; DSP_X15_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult7~32         ; Two Independent 18x18     ; DSP_X15_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult8~136        ; Sum of two 18x18          ; DSP_X15_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult8~477        ; Two Independent 18x18     ; DSP_X8_Y35_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult10~136       ; Sum of two 18x18          ; DSP_X8_Y31_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult10~477       ; Two Independent 18x18     ; DSP_X8_Y33_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult9~40         ; Two Independent 18x18     ; DSP_X8_Y37_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult3~324        ; Two Independent 18x18     ; DSP_X33_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult2~324        ; Two Independent 18x18     ; DSP_X33_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult1~8          ; Two Independent 18x18     ; DSP_X15_Y19_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X15_Y17_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult0~8          ; Independent 9x9           ; DSP_X15_Y23_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult5~405        ; Sum of two 18x18          ; DSP_X15_Y27_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult7~405        ; Sum of two 18x18          ; DSP_X15_Y31_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Maze_Game:VGA_MG|Mult9~405        ; Sum of two 18x18          ; DSP_X8_Y39_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 40,740 / 140,056 ( 29 % ) ;
; C12 interconnects            ; 615 / 6,048 ( 10 % )      ;
; C2 interconnects             ; 12,606 / 54,648 ( 23 % )  ;
; C4 interconnects             ; 6,865 / 25,920 ( 26 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 4,893 / 140,056 ( 3 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Local interconnects          ; 7,142 / 36,960 ( 19 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 563 / 5,984 ( 9 % )       ;
; R14/C12 interconnect drivers ; 1,026 / 9,504 ( 11 % )    ;
; R3 interconnects             ; 16,453 / 60,192 ( 27 % )  ;
; R6 interconnects             ; 22,972 / 127,072 ( 18 % ) ;
; Spine clocks                 ; 8 / 120 ( 7 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 134       ; 0            ; 134       ; 0            ; 0            ; 134       ; 134       ; 0            ; 134       ; 134       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 134          ; 0         ; 134          ; 134          ; 0         ; 0         ; 134          ; 0         ; 0         ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 108          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK3_50       ; CLOCK3_50            ; 36.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Maze_Game:VGA_MG|gClkCounter[31]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.717             ;
; Maze_Game:VGA_MG|gClkCounter[25]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.702             ;
; Maze_Game:VGA_MG|gClkCounter[24]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.684             ;
; Maze_Game:VGA_MG|gcount[4]                         ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gcount[3]                         ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gcount[2]                         ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gcount[1]                         ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[30]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[29]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[28]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[27]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[23]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[22]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[21]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[20]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[19]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[18]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[17]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[16]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[15]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[14]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[13]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[12]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[11]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[10]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[9]                    ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[8]                    ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[7]                    ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gClkCounter[26]                   ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|gcount[0]                         ; Maze_Game:VGA_MG|gcount[2]                         ; 0.665             ;
; Maze_Game:VGA_MG|tensCounter[3]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|tensCounter[0]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|tensCounter[1]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|unitCounter[0]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|unitCounter[1]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|unitCounter[2]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|unitCounter[3]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|tensCounter[2]                    ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|lives[1]                          ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|lives[0]                          ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|lives[2]                          ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|reachEnd                          ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|MyGameState.POTION_GEN            ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|MyGameState.WAIT_FOR_START        ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[10]                        ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[9]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[8]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[7]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[6]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[5]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[4]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[3]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[2]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[0]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyY[1]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[10]                        ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[9]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[8]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[7]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[6]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[5]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[4]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[3]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[2]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[1]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|enemyX[0]                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[10]                            ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[9]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[8]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[7]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[6]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[5]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[2]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[1]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[4]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[10]                            ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[9]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[8]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[7]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[6]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[5]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[4]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|resizeEn                          ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[3]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[2]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[0]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[0]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ex[3]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|ey[1]                             ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|IsOutGame                         ; Maze_Game:VGA_MG|MyGameState.LOSE_WITH_LIVE        ; 0.369             ;
; Maze_Game:VGA_MG|MazeGen:UUT|isRegened             ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.END_GENERATE ; 0.364             ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.NOT_INIT     ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.GENERATING   ; 0.359             ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.GENERATING   ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.END_GENERATE ; 0.358             ;
; Maze_Game:VGA_MG|Conuter50Mil[24]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.321             ;
; Maze_Game:VGA_MG|MazeGen:UUT|mapState.END_GENERATE ; Maze_Game:VGA_MG|MazeGen:UUT|mapState.NOT_INIT     ; 0.307             ;
; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.298             ;
; Maze_Game:VGA_MG|Conuter50Mil[30]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.298             ;
; Maze_Game:VGA_MG|Conuter50Mil[29]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.298             ;
; Maze_Game:VGA_MG|Conuter50Mil[28]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.298             ;
; Maze_Game:VGA_MG|Conuter50Mil[26]                  ; Maze_Game:VGA_MG|Conuter50Mil[31]                  ; 0.298             ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "CAD_VGA_Quartus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CLOCK3_50~inputCLKENA0 with 1593 fanout uses global clock CLKCTRL_G12
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): RESET_N~inputCLKENA0 with 640 fanout uses global clock CLKCTRL_G10
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver RESET_N~inputCLKENA0, placed at CLKCTRL_G10
        Info (179012): Refclk input I/O pad RESET_N is placed onto PIN_P22
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 36 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'CAD_VGA_Quartus.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332125): Found combinational loop of 69 nodes File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/VGA/VGA_Square.vhd Line: 1030
    Warning (332126): Node "VGA_MG|pseudo_rand[31]~83|combout"
    Warning (332126): Node "VGA_MG|lfsr32~0|dataa"
    Warning (332126): Node "VGA_MG|lfsr32~0|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[0]~86|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[0]~86|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[1]~84|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[1]~84|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[2]~76|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[2]~76|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[3]~75|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[3]~75|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[4]~74|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[4]~74|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[5]~73|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[5]~73|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[6]~72|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[6]~72|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[7]~71|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[7]~71|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[8]~131|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[8]~131|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[9]~129|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[9]~129|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[10]~126|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[10]~126|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[11]~123|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[11]~123|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[12]~120|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[12]~120|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[13]~117|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[13]~117|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[14]~114|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[14]~114|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[15]~111|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[15]~111|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[16]~108|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[16]~108|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[17]~105|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[17]~105|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[18]~102|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[18]~102|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[19]~99|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[19]~99|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[20]~96|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[20]~96|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[21]~93|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[21]~93|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[22]~88|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[22]~88|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[23]~82|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[23]~82|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[24]~65|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[24]~65|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[25]~63|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[25]~63|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[26]~62|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[26]~62|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[27]~70|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[27]~70|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[28]~69|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[28]~69|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[29]~68|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[29]~68|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[30]~67|datad"
    Warning (332126): Node "VGA_MG|pseudo_rand[30]~67|combout"
    Warning (332126): Node "VGA_MG|pseudo_rand[31]~83|datad"
    Warning (332126): Node "VGA_MG|lfsr32~0|datab"
    Warning (332126): Node "VGA_MG|lfsr32~0|datac"
    Warning (332126): Node "VGA_MG|lfsr32~0|datad"
Warning (332060): Node: VGA_controller:VGA_Control|Clk_25MHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_controller:VGA_Control|CurrentHPos[4] is being clocked by VGA_controller:VGA_Control|Clk_25MHz
Warning (332060): Node: Maze_Game:VGA_MG|CLK_24MHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Maze_Game:VGA_MG|SquareY[0] is being clocked by Maze_Game:VGA_MG|CLK_24MHz
Warning (332060): Node: Maze_Game:VGA_MG|CLK_40HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Maze_Game:VGA_MG|IsOutGame is being clocked by Maze_Game:VGA_MG|CLK_40HZ
Warning (332060): Node: Maze_Game:VGA_MG|IsOutGame was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Maze_Game:VGA_MG|pseudo_rand[23]~19 is being clocked by Maze_Game:VGA_MG|IsOutGame
Warning (332060): Node: Maze_Game:VGA_MG|CLK_2HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Maze_Game:VGA_MG|LIFE_EN~0 is being clocked by Maze_Game:VGA_MG|CLK_2HZ
Warning (332060): Node: Maze_Game:VGA_MG|CLK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Maze_Game:VGA_MG|tensCounter[2] is being clocked by Maze_Game:VGA_MG|CLK_1HZ
Warning (332060): Node: RESET_N was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Maze_Game:VGA_MG|entitycolor[0]~1 is being clocked by RESET_N
Warning (332060): Node: CLOCK_24 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register timer_game[1] is being clocked by CLOCK_24
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type DSP block
    Extra Info (176220): Created 32 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X33_Y11 to location X43_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 14.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Warning (169064): Following 26 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CLOCK4_50 has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 18
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 45
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 53
    Info (169065): Pin SD_DATA[0] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 54
    Info (169065): Pin SD_DATA[1] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 54
    Info (169065): Pin SD_DATA[2] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 54
    Info (169065): Pin SD_DATA[3] has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 54
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 57
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 58
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 59
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.vhd Line: 60
Info (144001): Generated suppressed messages file C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 85 warnings
    Info: Peak virtual memory: 7045 megabytes
    Info: Processing ended: Sun Jan 26 13:07:14 2025
    Info: Elapsed time: 00:03:31
    Info: Total CPU time (on all processors): 00:03:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/AsusIran/Desktop/xxx/CAD_VGA_Quartus/CAD_VGA_Quartus.fit.smsg.


