

# 单周期CPU实验报告

## 一、CPU设计方案综述

### （一）总体设计概述

本CPU为Verilog实现的单周期MIPS-CPU，支持的指令集包括

{ addu, subu, or, jr, sll, ori, lw, sw, beq, lui, j, jal, addiu, sb ,lb,sh,lh,bgtz}。

为了实现这些功能，CPU主要包含了IFU、GRF、ALU、DM、Controller、Cut等模块。

### （二）关键模块设计

#### 1. GRF

| 端口  | 输入/输出 | 位宽 |      描述       |
| :---: | :-------: | :--: | :-------------: |
|  CLK  |     I     |  1   |    时钟信号     |
|  WE   |     I     |  1   |  写入使能信号   |
| reset |     I     |  1   |  异步重置信号   |
|  A1   |     I     |  5   | 读取寄存器地址1 |
|  A2   |     I     |  5   | 读取寄存器地址2 |
|  A3   |     I     |  5   | 写入寄存器地址  |
|  WD   |     I     |  32  |    写入数据     |
|  RD1  |     O     |  32  |    读取数据1    |
|  RD2  |     O     |  32  |    读取数据2    |

#### 2. DM

|   端口   | 输入/输出 | 位宽 |      描述      |
| :------: | :-------: | :--: | :------------: |
|   CLK    |     I     |  1   |    时钟信号    |
|  reset   |     I     |  1   |  异步重置信号  |
| MemWrite |     I     |  1   | 内存写使能信号 |
|  stride  |     I     |  2   | 写入数据的位宽 |
|   Addr   |     I     |  32  |    写入地址    |
|    WD    |     I     |  32  |    写入数据    |
|    RD    |     O     |  32  |    读取数据    |

其中stride信号代表写入数据的原始位宽，用于区分sw、sb、sh等指令。

0代表一字节，1代表半字，0b11代表一字。

#### 3. ALU

|   端口    | 输入/输出 | 位宽 |       描述       |
| :-------: | :-------: | :--: | :--------------: |
|  ALUCtrl  |     I     |  3   | 控制ALU运算类型  |
|   SrcA    |     I     |  32  |     运算数A      |
|   SrcB    |     I     |  32  |     运算数B      |
|   shift   |     I     |  5   |     位移位数     |
|    Cmp    |     O     |  2   | A和B大小比较结果 |
| ALUResult |     O     |  32  |     运算结果     |

ALUCtrl：

0：与运算	1：或运算	0b10：加法运算	0b11：位移运算	0b110：减法运算

使用Cmp值时需将ALUCtrl置为0b110

Cmp：

0：A等于B	1：A大于B	0b10：A小于B

#### 4. IFU

|  端口  | 输入/输出 | 位宽 |            描述            |
| :----: | :-------: | :--: | :------------------------: |
| NPCop  |     I     |  2   |       NPC的选择信号        |
|  CLK   |     I     |  1   |          时钟信号          |
| reset  |     I     |  1   |          重置信号          |
| branch |     I     |  32  | 分支指令扩展为32位的立即数 |
|  jump  |     I     |  26  |  j指令扩展为32位的立即数   |
|   jr   |     I     |  32  |   jr指令跳转到的指令地址   |
| Instr  |     O     |  32  |       当前执行的指令       |
|  jal   |     O     |  32  |   jal指令中写入$ra的地址   |

#### 5.Controller

|   端口   | 输入/输出 | 位宽 |           描述           |
| :------: | :-------: | :--: | :----------------------: |
|  opcode  |     I     |  6   |          操作码          |
|  funct   |     I     |  6   |       r指令的功能        |
|   Cmp    |     I     |  2   |       ALU的Compare       |
|  RegDst  |     O     |  2   |      写入寄存器地址      |
|  ALUSrc  |     O     |  2   |   ALU运算数的选择信号    |
| RegData  |     O     |  2   | 寄存器写入数据的选择信号 |
| RegWrite |     O     |  1   |    寄存器写入使能信号    |
| MemWrite |     O     |  1   |     内存写入使能信号     |
|  NPCSel  |     O     |  2   |      NPC的选择信号       |
|  ExtOp   |     O     |  1   |  符号扩展类型的选择信号  |
| ALUctrl  |     O     |  3   |     A控制LU运算类型      |
|  stride  |     O     |  2   |     DM写入数据的位宽     |

### 6.Cut

|  端口  | 输入/输出 | 位宽 |      描述      |
| :----: | :-------: | :--: | :------------: |
| Instr  |     I     |  32  | 当前执行的指令 |
| opcode |     O     |  6   |     操作码     |
|   rs   |     O     |  5   |   指令的rs段   |
|   rt   |     O     |  5   |   指令的rt段   |
|   rd   |     O     |  5   |   指令的rd段   |
| funct  |     O     |  6   |  R指令的功能   |
|  imm   |     O     |  16  |   16位立即数   |
| imm26  |     O     |  26  |   26位立即数   |
| shift  |     O     |  5   |     位移数     |



## 二、测试方案

### 自动测试工具

#### 1.测试样例生成器	

````python
import random
import test
import cmp

block3=['addu','subu']
block2=['ori']
block1=['lui']
memory=['sw','lw','sh','lh','sb','lb']
branch=['beq','bgtz']
jump=['j','jal','jr']
register=['$zero','$v0','$v1','$a0','$a1','$a2','$a3','$t0','$t1','$t2','$t3','$t5','$t6','$t7','$s0','$s1',
'$s2','$s3','$s4','$s5','$s6','$s7','$t8','$t9']
imm=['0','1','2','5542','134','77','4321','-16','-233']

def block(num=0):
    with open('test.asm','a') as f:
        if num==0:
            num=random.randrange(1,11)
        while num:
            num=num-1
            if num%3==0:
                instr=block3[random.randrange(0,len(block3))]
                rs=register[random.randrange(0,len(register))]
                rt=register[random.randrange(0,len(register))]
                rd=register[random.randrange(0,len(register))]
                f.write(instr+' '+rs+','+rt+','+rd+'\n')
            elif num%3==1:
                instr=block2[random.randrange(0,len(block2))]
                rs=register[random.randrange(0,len(register))]
                rt=register[random.randrange(0,len(register))]
                imm16=imm[random.randrange(0,len(imm))]
                f.write(instr+' '+rs+','+rt+','+imm16+'\n')
            else:
                instr=block1[random.randrange(0,len(block1))]
                rs=register[random.randrange(0,len(register))]
                imm16=imm[random.randrange(0,len(imm))]
                f.write(instr+' '+rs+','+str(abs(eval(imm16)))+'\n')

def jal(label):
    with open('test.asm','a') as f:
        f.write('jal '+label+'\n')
    block()
    with open('test.asm','a') as f: 
        f.write('j jalend'+label[-1]+'\n')
        f.write(label+':\n')
    block()
    with open('test.asm','a') as f:
        f.write('jr $ra\n')
        f.write('jalend'+label[-1]+':\n')

def branch(label):
    with open('test.asm','a') as f:
        if random.randrange(0,2)==1:
            imm16=imm[random.randrange(0,len(imm))]
            f.write('ori $s0,$0,'+imm16+'\n')
            f.write('ori $t0,$0,'+imm16+'\n')
            f.write('beq $t0,$s0,'+label+'\n')
        else:
            f.write('bgtz $s0,'+label+'\n')
    block()
    with open('test.asm','a') as f: 
        f.write(label+':\n')
    block()

def initial():
    with open('test.asm','a') as f: 
        for reg in register:
            f.write('ori '+reg+',$0,1234\n')


if __name__ == '__main__':
    with open('test.asm','w') as f:
        f.write('')

    initial()
    labelNum=10
    for i in range(0,labelNum):
        block()
        if random.randrange(0,2)==1:
            branch('label'+str(i))
        else:
            jal('label'+str(i))
    test.mars()
    test.ise()
    cmp.check()
````

#### 2.自动执行脚本

````python
import os

def ise():
    xilinx_path='D:\\Xilinx\\14.7\\ISE_DS\\ISE'
    os.environ['XILINX'] = xilinx_path
    os.system(xilinx_path + '\\bin\\nt64\\fuse -nodebug -prj mips.prj -o mips.exe test>log.txt')
    os.system('mips.exe -nolog -tclbatch mips.tcl> test_ans.txt')

def mars():
    hexCodeDir="code.txt"
    spMarsJarDir = "mars2.jar"
    stdLogDir="ans.txt"
    os.system("java -jar "+spMarsJarDir+" test.asm"+" nc mc CompactDataAtZero a dump .text HexText "+hexCodeDir) 
    os.system("java -jar "+spMarsJarDir+" test.asm"+" nc mc CompactDataAtZero >"+stdLogDir) 


````



#### 3.正确性判定脚本

````python
def check():
    with open('test_ans.txt','a') as f2:
        f2.write('\n')
    with open('ans.txt','r') as f1:
        with open('test_ans.txt','r') as f2:
            txt1=f1.readlines()
            txt2=f2.readlines()
            del txt2[0:5]
            if txt1==txt2:
                print('True')
            else:
                print('False')
````



## 三、思考题

1. 思考Verilog语言设计控制器的译码方式，给出代码示例，并尝试对比各方式的优劣。

   首先利用parameter给每个指令编号:

   ````verilog
   parameter ori=1;
   parameter lw=2;
   parameter sw=3;
   ......
   ````

   在组合逻辑电路中根据opcode和funct的值判断当前正在执行哪一条指令，并将Instr赋值：

   ````verilog
   if(opcode)begin
   			if(opcode==32'b001101)begin
   				instr=ori;
   			end
   ......
   ````

   在第二层组合逻辑中，利用case语句，判断控制信号的状态：

   ````verilog
   case(instr)
   			addu:begin
   				RegDst=1;
   				RegWrite=1;
   				ALUCtrl=2;
   			end
   ......
   ````

   

2. 在相应的部件中，**reset的优先级**比其他控制信号（不包括clk信号）都要**高**，且相应的设计都是**同步复位**。清零信号reset所驱动的部件具有什么共同特点？

   在时钟周期的上升沿（下降沿）更新内部存储的值，同时改变输出的值。其余时间无论输入如何改变，都不会影响输出。

   

3. C语言是一种弱类型程序设计语言。C语言中不对计算结果溢出进行处理，这意味着C语言要求程序员必须很清楚计算结果是否会导致溢出。因此，如果仅仅支持C语言，MIPS指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下，addi与addiu是等价的，add与addu是等价的。提示：阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的Operation部分 。

   指令集的操作部分如下：

   ````
   temp <- (GPR[rs]31||GPR[rs]) + sign_extend(immediate)
   if temp32 ≠ temp31 then
   SignalException(IntegerOverflow)
   else
   GPR[rt] ← temp31..0
   endif
   
   ````

   其本质上是把原来两个32位的加数符号扩展到33位之后再进行运算。之所以进行符号扩展，是因为将低位符号扩展成高位的数不会改变其存储的数值。之后再对两个加数做加法。由于是33位的加法，所以不会发生溢出，得到的补码就对应着两数之和。因此只要判断这个和是否超过了32位能够表示的范围即可。

   若最高两位为01，说明和是一个超过32位表示范围的正数；如果最高两位为10，说明是一个超过32位表示范围的负数。同理，可判断出00和11的情况下没有溢出。

   之所以在忽略溢出的情况下是等价的，是因为addi本质上是对addiu的操作数进行一位符号扩展的加法，符号扩展不会对低32位有影响，加法也不会对低32位有影响，所以addi的低32位结果和addiu一致。又因为忽略溢出，所以只需要低32位，因此addi和addiu等价。

   

4. 根据自己的设计说明单周期处理器的优缺点。

   优点：一个周期中模型中只运行一条指令，结构简单清晰，不会发生冒险，易于实现。

   缺点：周期必须大于最慢的指令的执行时间，导致较快完成的指令也必须等待较长的时间。执行指令时，cpu的五个部分实际上只有一个在使用，其他的部分处于闲置状态。单周期cpu需要三个加法器，加法器占用芯片面积较大。单周期cpu采用独立的IM和DM，在实际系统中不现实。