\section{Técnicas de emisión múltiple}

\begin{frame}[t]{CPI $<$ 1}
\begin{itemize}
  \item CPI $\geq$ 1 $\rightarrow$ Emisión de una instrucción por ciclo.

  \mode<presentation>{\vfill\pause}
  \item Procesadores de múltiple emisión 
        (\textmark{CPI} $<$ 1 $\rightarrow$ \textmark{IPC} $>$ 1):
    \begin{itemize}
      \mode<presentation>{\vfill}
      \item Procesadores superescalares planificados \textgood{estáticamente}.
        \begin{itemize}
          \item Ejecución en orden.
          \item Número variable de instrucciones por ciclo.
        \end{itemize}
      \mode<presentation>{\vfill}
      \item Procesadores superescalares planificados \textgood{dinámicamente}.
        \begin{itemize}
          \item Ejecución fuera de orden.
          \item Número variable de instrucciones por ciclo.
        \end{itemize}
      \mode<presentation>{\vfill}
      \item Procesadores \textgood{VLIW} (\emph{Very Long Instruction Word}).
        \begin{itemize}
          \item Varias instrucciones empaquetadas en paquete.
          \item Planificación estática.
          \item Detección de riesgos por el compilador.
        \end{itemize}
    \end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[t]{Enfoques de la emisión múltiple}
\begin{itemize}
  \item Varios enfoques posibles con emisión múltiple.
    \begin{itemize}
      \item \textmark{Superescalar estático}.
            Planificación estática con ejecución en orden.

      \mode<presentation>{\vfill\pause}
      \item \textmark{Superescalar dinámico}.
            Planificación dinámica con ejecución fuera de orden.

      \mode<presentation>{\vfill\pause}
      \item \textmark{Superescalar especulativo}.
            Planificación dinámica con ejecución fuera de orden y especulación.

      \mode<presentation>{\vfill\pause}
      \item \textmark{LIW/VLIW/EPIC}.
            Planificación principalmente estática con apoyo del compilador.
    \end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[t]{Procesadores superescalares}
\begin{enumerate}
  \item \textbad{Lee} la sección \textmark{3.7} --
        Exploiting ILP using Multiple Issue and Static Scheduling
        (pág. 218--222).
    \begin{itemize}
      \item \bibhennessy
    \end{itemize}

  \mode<presentation>{\vfill\pause}
  \item \textgood{Aspectos clave}:
    \begin{itemize}
      \item ¿Cuáles son las diferencias clave para cada categoría de procesador superescalar?
      \item ¿Dónde se usan principalmente los procesadores VLIW?
      \item ¿Qué diferencias hay entre VLIW y EPIC?
    \end{itemize}
\end{enumerate}
\end{frame}
