Classic Timing Analyzer report for behavioural
Fri Nov 26 07:05:57 2010
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                              ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.312 ns                         ; Rx                                ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.546 ns                         ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; Y1[2]                             ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.782 ns                         ; DATA_IN[0]                        ; uop_shiftreg_p2s:inst1|Nreg[0]    ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 125.64 MHz ( period = 7.959 ns ) ; uop_shiftreg_s2p:inst|idx[0]      ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                   ;                                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5Q208C7        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.732 ns                ;
; N/A                                     ; 125.93 MHz ( period = 7.941 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.712 ns                ;
; N/A                                     ; 126.81 MHz ( period = 7.886 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.659 ns                ;
; N/A                                     ; 128.09 MHz ( period = 7.807 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.580 ns                ;
; N/A                                     ; 130.89 MHz ( period = 7.640 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.413 ns                ;
; N/A                                     ; 131.65 MHz ( period = 7.596 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.369 ns                ;
; N/A                                     ; 133.05 MHz ( period = 7.516 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.289 ns                ;
; N/A                                     ; 135.01 MHz ( period = 7.407 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.180 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 136.97 MHz ( period = 7.301 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 137.65 MHz ( period = 7.265 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 7.038 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.01 MHz ( period = 7.246 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 139.18 MHz ( period = 7.185 ns )                    ; uop_shiftreg_s2p:inst|idx[0]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.948 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[3]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.928 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.53 MHz ( period = 7.167 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 139.96 MHz ( period = 7.145 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.918 ns                ;
; N/A                                     ; 140.61 MHz ( period = 7.112 ns )                    ; uop_shiftreg_s2p:inst|idx[1]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.875 ns                ;
; N/A                                     ; 140.73 MHz ( period = 7.106 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.879 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; uop_shiftreg_s2p:inst|idx[2]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.796 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.776 ns                ;
; N/A                                     ; 143.14 MHz ( period = 6.986 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.759 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 143.97 MHz ( period = 6.946 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.719 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 145.65 MHz ( period = 6.866 ns )                    ; uop_shiftreg_s2p:inst|idx[4]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.629 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.599 ns                ;
; N/A                                     ; 146.58 MHz ( period = 6.822 ns )                    ; uop_shiftreg_s2p:inst|idx[5]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 148.24 MHz ( period = 6.746 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.519 ns                ;
; N/A                                     ; 148.32 MHz ( period = 6.742 ns )                    ; uop_shiftreg_s2p:inst|idx[6]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.505 ns                ;
; N/A                                     ; 149.59 MHz ( period = 6.685 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.458 ns                ;
; N/A                                     ; 150.76 MHz ( period = 6.633 ns )                    ; uop_shiftreg_s2p:inst|idx[7]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.396 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 150.94 MHz ( period = 6.625 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.73 MHz ( period = 6.505 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.269 ns                ;
; N/A                                     ; 154.06 MHz ( period = 6.491 ns )                    ; uop_shiftreg_s2p:inst|idx[8]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 154.66 MHz ( period = 6.466 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.242 ns                ;
; N/A                                     ; 155.74 MHz ( period = 6.421 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.196 ns                ;
; N/A                                     ; 156.96 MHz ( period = 6.371 ns )                    ; uop_shiftreg_s2p:inst|idx[9]  ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.134 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.58 MHz ( period = 6.346 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.122 ns                ;
; N/A                                     ; 157.68 MHz ( period = 6.342 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 157.93 MHz ( period = 6.332 ns )                    ; uop_shiftreg_s2p:inst|idx[10] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 6.095 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 160.13 MHz ( period = 6.245 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.020 ns                ;
; N/A                                     ; 160.98 MHz ( period = 6.212 ns )                    ; uop_shiftreg_s2p:inst|idx[11] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.975 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.962 ns                ;
; N/A                                     ; 162.02 MHz ( period = 6.172 ns )                    ; uop_shiftreg_s2p:inst|idx[12] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.935 ns                ;
; N/A                                     ; 163.27 MHz ( period = 6.125 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.900 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.882 ns                ;
; N/A                                     ; 164.34 MHz ( period = 6.085 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 165.23 MHz ( period = 6.052 ns )                    ; uop_shiftreg_s2p:inst|idx[13] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.815 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 165.43 MHz ( period = 6.045 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 166.53 MHz ( period = 6.005 ns )                    ; uop_shiftreg_s2p:inst|idx[22] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 167.45 MHz ( period = 5.972 ns )                    ; uop_shiftreg_s2p:inst|idx[14] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.735 ns                ;
; N/A                                     ; 169.18 MHz ( period = 5.911 ns )                    ; uop_shiftreg_s2p:inst|idx[15] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 169.72 MHz ( period = 5.892 ns )                    ; uop_shiftreg_s2p:inst|idx[23] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.667 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 170.82 MHz ( period = 5.854 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.632 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 172.98 MHz ( period = 5.781 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.559 ns                ;
; N/A                                     ; 173.91 MHz ( period = 5.750 ns )                    ; uop_shiftreg_s2p:inst|idx[24] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.525 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; uop_shiftreg_s2p:inst|idx[16] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.485 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 177.09 MHz ( period = 5.647 ns )                    ; uop_shiftreg_s2p:inst|idx[17] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.412 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; uop_shiftreg_s2p:inst|idx[25] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.405 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.41 MHz ( period = 5.605 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.383 ns                ;
; N/A                                     ; 178.86 MHz ( period = 5.591 ns )                    ; uop_shiftreg_s2p:inst|idx[26] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.366 ns                ;
; N/A                                     ; 179.60 MHz ( period = 5.568 ns )                    ; uop_shiftreg_s2p:inst|idx[18] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.333 ns                ;
; N/A                                     ; 180.86 MHz ( period = 5.529 ns )                    ; uop_shiftreg_s2p:inst|idx[19] ; uop_shiftreg_s2p:inst|idx[3]      ; CLK        ; CLK      ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; uop_shiftreg_s2p:inst|idx[20] ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.263 ns                ;
; N/A                                     ; 182.78 MHz ( period = 5.471 ns )                    ; uop_shiftreg_s2p:inst|idx[27] ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.246 ns                ;
; N/A                                     ; 183.65 MHz ( period = 5.445 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK        ; CLK      ; None                        ; None                      ; 5.223 ns                ;
; N/A                                     ; 183.65 MHz ( period = 5.445 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK        ; CLK      ; None                        ; None                      ; 5.223 ns                ;
; N/A                                     ; 183.65 MHz ( period = 5.445 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK        ; CLK      ; None                        ; None                      ; 5.223 ns                ;
; N/A                                     ; 183.65 MHz ( period = 5.445 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK        ; CLK      ; None                        ; None                      ; 5.223 ns                ;
; N/A                                     ; 183.65 MHz ( period = 5.445 ns )                    ; uop_shiftreg_s2p:inst|idx[21] ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.223 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; tsu                                                                                           ;
+-------+--------------+------------+------------+-----------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                ; To Clock ;
+-------+--------------+------------+------------+-----------------------------------+----------+
; N/A   ; None         ; 6.312 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[2]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[0]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[1]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[11]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[8]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[9]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[10]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[12]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[13]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[15]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[14]    ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[3]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[7]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[4]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[6]     ; CLK      ;
; N/A   ; None         ; 6.266 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[5]     ; CLK      ;
; N/A   ; None         ; 6.010 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[22]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[21]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[23]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[20]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[17]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[19]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[18]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[16]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[31]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[30]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[29]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[28]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[27]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[25]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[24]    ; CLK      ;
; N/A   ; None         ; 5.928 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|idx[26]    ; CLK      ;
; N/A   ; None         ; 5.910 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK      ;
; N/A   ; None         ; 5.831 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK      ;
; N/A   ; None         ; 5.708 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK      ;
; N/A   ; None         ; 5.698 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK      ;
; N/A   ; None         ; 5.692 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK      ;
; N/A   ; None         ; 5.109 ns   ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK      ;
; N/A   ; None         ; 4.866 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[2]     ; CLK      ;
; N/A   ; None         ; 4.644 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[1]     ; CLK      ;
; N/A   ; None         ; 4.644 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[0]     ; CLK      ;
; N/A   ; None         ; 4.643 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[7]     ; CLK      ;
; N/A   ; None         ; 4.643 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[5]     ; CLK      ;
; N/A   ; None         ; 4.643 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[4]     ; CLK      ;
; N/A   ; None         ; 4.642 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[3]     ; CLK      ;
; N/A   ; None         ; 4.591 ns   ; DATA_IN[7] ; uop_shiftreg_p2s:inst1|Nreg[7]    ; CLK      ;
; N/A   ; None         ; 4.572 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|DATA_OUT   ; CLK      ;
; N/A   ; None         ; 4.533 ns   ; Rx         ; uop_shiftreg_s2p:inst|Nreg[6]     ; CLK      ;
; N/A   ; None         ; 4.518 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[7]    ; CLK      ;
; N/A   ; None         ; 4.495 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[5]    ; CLK      ;
; N/A   ; None         ; 4.494 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[2]    ; CLK      ;
; N/A   ; None         ; 4.491 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[0]    ; CLK      ;
; N/A   ; None         ; 4.488 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[3]    ; CLK      ;
; N/A   ; None         ; 4.488 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[1]    ; CLK      ;
; N/A   ; None         ; 4.464 ns   ; DATA_IN[6] ; uop_shiftreg_p2s:inst1|Nreg[6]    ; CLK      ;
; N/A   ; None         ; 4.340 ns   ; DATA_IN[4] ; uop_shiftreg_p2s:inst1|Nreg[4]    ; CLK      ;
; N/A   ; None         ; 4.320 ns   ; DATA_IN[2] ; uop_shiftreg_p2s:inst1|Nreg[2]    ; CLK      ;
; N/A   ; None         ; 4.306 ns   ; DATA_IN[1] ; uop_shiftreg_p2s:inst1|Nreg[1]    ; CLK      ;
; N/A   ; None         ; 4.189 ns   ; DATA_IN[5] ; uop_shiftreg_p2s:inst1|Nreg[5]    ; CLK      ;
; N/A   ; None         ; 4.137 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[6]    ; CLK      ;
; N/A   ; None         ; 4.137 ns   ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[4]    ; CLK      ;
; N/A   ; None         ; -0.530 ns  ; DATA_IN[3] ; uop_shiftreg_p2s:inst1|Nreg[3]    ; CLK      ;
; N/A   ; None         ; -0.534 ns  ; DATA_IN[0] ; uop_shiftreg_p2s:inst1|Nreg[0]    ; CLK      ;
+-------+--------------+------------+------------+-----------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; tco                                                                                        ;
+-------+--------------+------------+-----------------------------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From                              ; To    ; From Clock ;
+-------+--------------+------------+-----------------------------------+-------+------------+
; N/A   ; None         ; 7.546 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; Y1[2] ; CLK        ;
; N/A   ; None         ; 7.524 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; Y1[0] ; CLK        ;
; N/A   ; None         ; 7.479 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; Y1[5] ; CLK        ;
; N/A   ; None         ; 7.462 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; Y1[7] ; CLK        ;
; N/A   ; None         ; 7.449 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; Y1[6] ; CLK        ;
; N/A   ; None         ; 7.437 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; Y1[3] ; CLK        ;
; N/A   ; None         ; 7.437 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; Y1[4] ; CLK        ;
; N/A   ; None         ; 7.199 ns   ; uop_shiftreg_p2s:inst1|DATA_OUT   ; Y     ; CLK        ;
; N/A   ; None         ; 7.017 ns   ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; Y1[1] ; CLK        ;
+-------+--------------+------------+-----------------------------------+-------+------------+


+-----------------------------------------------------------------------------------------------------+
; th                                                                                                  ;
+---------------+-------------+-----------+------------+-----------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                ; To Clock ;
+---------------+-------------+-----------+------------+-----------------------------------+----------+
; N/A           ; None        ; 0.782 ns  ; DATA_IN[0] ; uop_shiftreg_p2s:inst1|Nreg[0]    ; CLK      ;
; N/A           ; None        ; 0.778 ns  ; DATA_IN[3] ; uop_shiftreg_p2s:inst1|Nreg[3]    ; CLK      ;
; N/A           ; None        ; -3.889 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[6]    ; CLK      ;
; N/A           ; None        ; -3.889 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[4]    ; CLK      ;
; N/A           ; None        ; -3.941 ns ; DATA_IN[5] ; uop_shiftreg_p2s:inst1|Nreg[5]    ; CLK      ;
; N/A           ; None        ; -4.058 ns ; DATA_IN[1] ; uop_shiftreg_p2s:inst1|Nreg[1]    ; CLK      ;
; N/A           ; None        ; -4.072 ns ; DATA_IN[2] ; uop_shiftreg_p2s:inst1|Nreg[2]    ; CLK      ;
; N/A           ; None        ; -4.092 ns ; DATA_IN[4] ; uop_shiftreg_p2s:inst1|Nreg[4]    ; CLK      ;
; N/A           ; None        ; -4.216 ns ; DATA_IN[6] ; uop_shiftreg_p2s:inst1|Nreg[6]    ; CLK      ;
; N/A           ; None        ; -4.240 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[3]    ; CLK      ;
; N/A           ; None        ; -4.240 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[1]    ; CLK      ;
; N/A           ; None        ; -4.243 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[0]    ; CLK      ;
; N/A           ; None        ; -4.246 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[2]    ; CLK      ;
; N/A           ; None        ; -4.247 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[5]    ; CLK      ;
; N/A           ; None        ; -4.270 ns ; LOAD       ; uop_shiftreg_p2s:inst1|Nreg[7]    ; CLK      ;
; N/A           ; None        ; -4.285 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[6]     ; CLK      ;
; N/A           ; None        ; -4.324 ns ; LOAD       ; uop_shiftreg_p2s:inst1|DATA_OUT   ; CLK      ;
; N/A           ; None        ; -4.343 ns ; DATA_IN[7] ; uop_shiftreg_p2s:inst1|Nreg[7]    ; CLK      ;
; N/A           ; None        ; -4.394 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[3]     ; CLK      ;
; N/A           ; None        ; -4.395 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[7]     ; CLK      ;
; N/A           ; None        ; -4.395 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[5]     ; CLK      ;
; N/A           ; None        ; -4.395 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[4]     ; CLK      ;
; N/A           ; None        ; -4.396 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[1]     ; CLK      ;
; N/A           ; None        ; -4.396 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[0]     ; CLK      ;
; N/A           ; None        ; -4.618 ns ; Rx         ; uop_shiftreg_s2p:inst|Nreg[2]     ; CLK      ;
; N/A           ; None        ; -4.861 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[0] ; CLK      ;
; N/A           ; None        ; -5.444 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[7] ; CLK      ;
; N/A           ; None        ; -5.450 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[1] ; CLK      ;
; N/A           ; None        ; -5.460 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[4] ; CLK      ;
; N/A           ; None        ; -5.583 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[5] ; CLK      ;
; N/A           ; None        ; -5.662 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[2] ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[22]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[21]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[23]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[20]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[17]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[19]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[18]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[16]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[31]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[30]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[29]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[28]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[27]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[25]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[24]    ; CLK      ;
; N/A           ; None        ; -5.680 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[26]    ; CLK      ;
; N/A           ; None        ; -5.762 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[6] ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[2]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[0]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[1]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[11]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[8]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[9]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[10]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[12]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[13]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[15]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[14]    ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[3]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[7]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[4]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[6]     ; CLK      ;
; N/A           ; None        ; -6.018 ns ; LOAD       ; uop_shiftreg_p2s:inst1|idx[5]     ; CLK      ;
; N/A           ; None        ; -6.064 ns ; Rx         ; uop_shiftreg_s2p:inst|DATA_OUT[3] ; CLK      ;
+---------------+-------------+-----------+------------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Nov 26 07:05:56 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off behavioural -c behavioural --timing_analysis_only
Info: Only one processor detected - disabling parallel compilation
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 125.64 MHz between source register "uop_shiftreg_s2p:inst|idx[0]" and destination register "uop_shiftreg_s2p:inst|DATA_OUT[0]" (period= 7.959 ns)
    Info: + Longest register to register delay is 7.732 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X14_Y12_N1; Fanout = 8; REG Node = 'uop_shiftreg_s2p:inst|idx[0]'
        Info: 2: + IC(0.360 ns) + CELL(0.495 ns) = 0.855 ns; Loc. = LCCOMB_X14_Y12_N0; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~1'
        Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 0.935 ns; Loc. = LCCOMB_X14_Y12_N2; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~3'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.015 ns; Loc. = LCCOMB_X14_Y12_N4; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~5'
        Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 1.095 ns; Loc. = LCCOMB_X14_Y12_N6; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~7'
        Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 1.175 ns; Loc. = LCCOMB_X14_Y12_N8; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~9'
        Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 1.255 ns; Loc. = LCCOMB_X14_Y12_N10; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~11'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 1.335 ns; Loc. = LCCOMB_X14_Y12_N12; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~13'
        Info: 9: + IC(0.000 ns) + CELL(0.174 ns) = 1.509 ns; Loc. = LCCOMB_X14_Y12_N14; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~15'
        Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 1.589 ns; Loc. = LCCOMB_X14_Y12_N16; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~17'
        Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 1.669 ns; Loc. = LCCOMB_X14_Y12_N18; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~19'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 1.749 ns; Loc. = LCCOMB_X14_Y12_N20; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~21'
        Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 1.829 ns; Loc. = LCCOMB_X14_Y12_N22; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~23'
        Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 1.909 ns; Loc. = LCCOMB_X14_Y12_N24; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~25'
        Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 1.989 ns; Loc. = LCCOMB_X14_Y12_N26; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~27'
        Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 2.069 ns; Loc. = LCCOMB_X14_Y12_N28; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~29'
        Info: 17: + IC(0.000 ns) + CELL(0.161 ns) = 2.230 ns; Loc. = LCCOMB_X14_Y12_N30; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~31'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 2.310 ns; Loc. = LCCOMB_X14_Y11_N0; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~33'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 2.390 ns; Loc. = LCCOMB_X14_Y11_N2; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~35'
        Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 2.470 ns; Loc. = LCCOMB_X14_Y11_N4; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~37'
        Info: 21: + IC(0.000 ns) + CELL(0.458 ns) = 2.928 ns; Loc. = LCCOMB_X14_Y11_N6; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Add0~38'
        Info: 22: + IC(1.207 ns) + CELL(0.322 ns) = 4.457 ns; Loc. = LCCOMB_X13_Y12_N2; Fanout = 1; COMB Node = 'uop_shiftreg_s2p:inst|Equal0~5'
        Info: 23: + IC(0.289 ns) + CELL(0.477 ns) = 5.223 ns; Loc. = LCCOMB_X13_Y12_N6; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Equal0~7'
        Info: 24: + IC(0.325 ns) + CELL(0.512 ns) = 6.060 ns; Loc. = LCCOMB_X13_Y12_N12; Fanout = 8; COMB Node = 'uop_shiftreg_s2p:inst|Equal0~10'
        Info: 25: + IC(0.914 ns) + CELL(0.758 ns) = 7.732 ns; Loc. = LCFF_X13_Y11_N1; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[0]'
        Info: Total cell delay = 4.637 ns ( 59.97 % )
        Info: Total interconnect delay = 3.095 ns ( 40.03 % )
    Info: - Smallest clock skew is 0.012 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.585 ns
            Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.132 ns) + CELL(0.000 ns) = 1.198 ns; Loc. = CLKCTRL_G2; Fanout = 89; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.785 ns) + CELL(0.602 ns) = 2.585 ns; Loc. = LCFF_X13_Y11_N1; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[0]'
            Info: Total cell delay = 1.668 ns ( 64.53 % )
            Info: Total interconnect delay = 0.917 ns ( 35.47 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.573 ns
            Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.132 ns) + CELL(0.000 ns) = 1.198 ns; Loc. = CLKCTRL_G2; Fanout = 89; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.773 ns) + CELL(0.602 ns) = 2.573 ns; Loc. = LCFF_X14_Y12_N1; Fanout = 8; REG Node = 'uop_shiftreg_s2p:inst|idx[0]'
            Info: Total cell delay = 1.668 ns ( 64.83 % )
            Info: Total interconnect delay = 0.905 ns ( 35.17 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "uop_shiftreg_s2p:inst|DATA_OUT[3]" (data pin = "Rx", clock pin = "CLK") is 6.312 ns
    Info: + Longest pin to register delay is 8.938 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_13; Fanout = 8; PIN Node = 'Rx'
        Info: 2: + IC(5.700 ns) + CELL(0.545 ns) = 7.169 ns; Loc. = LCCOMB_X13_Y11_N26; Fanout = 2; COMB Node = 'uop_shiftreg_s2p:inst|Nreg~8'
        Info: 3: + IC(1.495 ns) + CELL(0.178 ns) = 8.842 ns; Loc. = LCCOMB_X13_Y12_N24; Fanout = 1; COMB Node = 'uop_shiftreg_s2p:inst|DATA_OUT[3]~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.096 ns) = 8.938 ns; Loc. = LCFF_X13_Y12_N25; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[3]'
        Info: Total cell delay = 1.743 ns ( 19.50 % )
        Info: Total interconnect delay = 7.195 ns ( 80.50 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.588 ns
        Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.132 ns) + CELL(0.000 ns) = 1.198 ns; Loc. = CLKCTRL_G2; Fanout = 89; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.788 ns) + CELL(0.602 ns) = 2.588 ns; Loc. = LCFF_X13_Y12_N25; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[3]'
        Info: Total cell delay = 1.668 ns ( 64.45 % )
        Info: Total interconnect delay = 0.920 ns ( 35.55 % )
Info: tco from clock "CLK" to destination pin "Y1[2]" through register "uop_shiftreg_s2p:inst|DATA_OUT[2]" is 7.546 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.588 ns
        Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.132 ns) + CELL(0.000 ns) = 1.198 ns; Loc. = CLKCTRL_G2; Fanout = 89; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.788 ns) + CELL(0.602 ns) = 2.588 ns; Loc. = LCFF_X13_Y12_N27; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[2]'
        Info: Total cell delay = 1.668 ns ( 64.45 % )
        Info: Total interconnect delay = 0.920 ns ( 35.55 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 4.681 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y12_N27; Fanout = 1; REG Node = 'uop_shiftreg_s2p:inst|DATA_OUT[2]'
        Info: 2: + IC(1.751 ns) + CELL(2.930 ns) = 4.681 ns; Loc. = PIN_3; Fanout = 0; PIN Node = 'Y1[2]'
        Info: Total cell delay = 2.930 ns ( 62.59 % )
        Info: Total interconnect delay = 1.751 ns ( 37.41 % )
Info: th for register "uop_shiftreg_p2s:inst1|Nreg[0]" (data pin = "DATA_IN[0]", clock pin = "CLK") is 0.782 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.544 ns
        Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.132 ns) + CELL(0.000 ns) = 1.198 ns; Loc. = CLKCTRL_G2; Fanout = 89; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.744 ns) + CELL(0.602 ns) = 2.544 ns; Loc. = LCFF_X3_Y6_N31; Fanout = 2; REG Node = 'uop_shiftreg_p2s:inst1|Nreg[0]'
        Info: Total cell delay = 1.668 ns ( 65.57 % )
        Info: Total interconnect delay = 0.876 ns ( 34.43 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 2.048 ns
        Info: 1: + IC(0.000 ns) + CELL(1.066 ns) = 1.066 ns; Loc. = PIN_27; Fanout = 1; PIN Node = 'DATA_IN[0]'
        Info: 2: + IC(0.708 ns) + CELL(0.178 ns) = 1.952 ns; Loc. = LCCOMB_X3_Y6_N30; Fanout = 1; COMB Node = 'uop_shiftreg_p2s:inst1|Nreg[0]~2'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 2.048 ns; Loc. = LCFF_X3_Y6_N31; Fanout = 2; REG Node = 'uop_shiftreg_p2s:inst1|Nreg[0]'
        Info: Total cell delay = 1.340 ns ( 65.43 % )
        Info: Total interconnect delay = 0.708 ns ( 34.57 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 180 megabytes
    Info: Processing ended: Fri Nov 26 07:05:57 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


