# 32位有符号数的除法器

除法器采用迭代算法，在32个周期内完成两个32位有符号操作数的除法。可以进行同步清零。
除法器同步行为受时钟信号上升沿触发。

## 端口和参数

#### 模块名

`divider32` [divider32.v](divider32.v)

#### 端口名

|信号|in/out|位宽|描述|
|:-:|:-:|:-:|:-:|
|`clk`|输入|1|时钟信号|
|`sync_rst`|输入|1|同步清零信号|
|`valid`|输入|1|输入数据有效控制信号|
|`DIVIDEND`|输入|32|有符号被除数|
|`DIVISOR`|输入|32|有符号除数|
|`Q`|输出|32|有符号商|
|`R`|输出|32|有符号余数（与被除数同号）|
|`ready`|输出|1|可接收输入数据信号|

## 功能

同步清零：`sync_rst`信号被拉高时，在时钟信号上升沿将内置操作数寄存器、部分和寄存器、计数器置0。
数据加载：在除法器`ready=1`时可接收操作数输入，同时须将`valid`拉高表示输入有效。
除法计算：计算用时**32个周期**，同时`ready`始终拉低以屏蔽操作数。
结果输出：计算完毕后输出除法结果，`ready`重新拉高。

数据传输模式如下表：

|接收准备`ready`|输入有效`valid`|功能描述|下个周期`ready`|
|:-:|:-:|:-:|:-:|
|1|1|接收操作数，开始运算|0|
|1|0|输出保持上次结果，不接收操作数|1|
|0|x|正在运算，不接收操作数|未结束则0，结束则1|