<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1545126527">
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="PA-TCL" Name="top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/counter.v"/>
        <Attr Name="ImportTime" Val="1544202592"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/debouncer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/generate.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/generate.v"/>
        <Attr Name="ImportTime" Val="1544246843"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/lab1_4_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lab9/lab9_3_1/lab9_3_1.srcs/sources_1/imports/new/lab1_4_2.v"/>
        <Attr Name="ImportTime" Val="1542116419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/mainfunc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/mainfunc.v"/>
        <Attr Name="ImportTime" Val="1544251069"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/moveItem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/moveItem.v"/>
        <Attr Name="ImportTime" Val="1544231295"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/random.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/random.v"/>
        <Attr Name="ImportTime" Val="1544246671"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/rom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/rom.v"/>
        <Attr Name="ImportTime" Val="1544256613"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/vga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/vga.v"/>
        <Attr Name="ImportTime" Val="1544170729"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/vgaman.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/vgaman.v"/>
        <Attr Name="ImportTime" Val="1544258262"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga-2048/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../VMWare/fpga-2048/top.v"/>
        <Attr Name="ImportTime" Val="1544254974"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/music.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/DCE/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../sandbox/fpga_reference/top2048_modified/top2048_modified.srcs/constrs_1/imports/DCE/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1544278712"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
