# Projeto_Final_SD
Trabalho final da disciplina de Sistemas Digitais, no qual foi utilizada Verilog para criar simulações de um contador BCD (parte 3) e um Controlador de um conversor analógico para digital de rampa dupla (parte 4).

# Integrantes do Grupo
Caio Oliveira Godinho,
Hugo Hiroyuki Nakamura,
Gabriel Brioto,
Guilherme Chiarotto de Moraes,
Daniel Contente Romanzini,
Artur Weber.

#
