{
	"version": "1.0",
	"modules": {
		"MemoryInterfacesVIP": {
			"proto_instances": {
				"/DDRVIP/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/DDR_00_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_01_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_02_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_03_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_04_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_05_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_06_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_07_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_08_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_09_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_10_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_11_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_12_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_13_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_14_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/DDR_15_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBMVIP0/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP1/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP10/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP11/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP12/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP13/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP14/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP15/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP2/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP3/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP4/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP5/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP6/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP7/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP8/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBMVIP9/S_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "s_axi_araddr"},
						"ARBURST": { "actual": "s_axi_arburst"},
						"ARCACHE": { "actual": "s_axi_arcache"},
						"ARESETN": { "actual": "aresetn"},
						"ARID": { "actual": "s_axi_arid"},
						"ARLEN": { "actual": "s_axi_arlen"},
						"ARLOCK": { "actual": "s_axi_arlock"},
						"ARPROT": { "actual": "s_axi_arprot"},
						"ARQOS": { "actual": "s_axi_arqos"},
						"ARREADY": { "actual": "s_axi_arready"},
						"ARREGION": { "actual": "s_axi_arregion"},
						"ARSIZE": { "actual": "s_axi_arsize"},
						"ARVALID": { "actual": "s_axi_arvalid"},
						"AWADDR": { "actual": "s_axi_awaddr"},
						"AWBURST": { "actual": "s_axi_awburst"},
						"AWCACHE": { "actual": "s_axi_awcache"},
						"AWID": { "actual": "s_axi_awid"},
						"AWLEN": { "actual": "s_axi_awlen"},
						"AWLOCK": { "actual": "s_axi_awlock"},
						"AWPROT": { "actual": "s_axi_awprot"},
						"AWQOS": { "actual": "s_axi_awqos"},
						"AWREADY": { "actual": "s_axi_awready"},
						"AWREGION": { "actual": "s_axi_awregion"},
						"AWSIZE": { "actual": "s_axi_awsize"},
						"AWVALID": { "actual": "s_axi_awvalid"},
						"BID": { "actual": "s_axi_bid"},
						"BREADY": { "actual": "s_axi_bready"},
						"BRESP": { "actual": "s_axi_bresp"},
						"BVALID": { "actual": "s_axi_bvalid"},
						"RDATA": { "actual": "s_axi_rdata"},
						"RID": { "actual": "s_axi_rid"},
						"RLAST": { "actual": "s_axi_rlast"},
						"RREADY": { "actual": "s_axi_rready"},
						"RRESP": { "actual": "s_axi_rresp"},
						"RVALID": { "actual": "s_axi_rvalid"},
						"WDATA": { "actual": "s_axi_wdata"},
						"WLAST": { "actual": "s_axi_wlast"},
						"WREADY": { "actual": "s_axi_wready"},
						"WSTRB": { "actual": "s_axi_wstrb"},
						"WVALID": { "actual": "s_axi_wvalid"}
					}
				},
				"/HBM_00_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_01_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_02_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_03_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_04_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_05_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_06_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_07_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_08_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_09_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_10_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_11_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_12_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_13_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_14_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/HBM_15_AXI_Engine/m_axi": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "clk"},
						"ARADDR": { "actual": "m_axi_ARADDR"},
						"ARBURST": { "actual": "m_axi_ARBURST"},
						"ARCACHE": { "actual": "m_axi_ARCACHE"},
						"ARESETN": { "actual": "resetn"},
						"ARID": { "actual": "m_axi_ARID"},
						"ARLEN": { "actual": "m_axi_ARLEN"},
						"ARLOCK": { "actual": "m_axi_ARLOCK"},
						"ARPROT": { "actual": "m_axi_ARPROT"},
						"ARQOS": { "actual": "m_axi_ARQOS"},
						"ARREADY": { "actual": "m_axi_ARREADY"},
						"ARREGION": { "actual": "m_axi_ARREGION"},
						"ARSIZE": { "actual": "m_axi_ARSIZE"},
						"ARVALID": { "actual": "m_axi_ARVALID"},
						"AWADDR": { "actual": "m_axi_AWADDR"},
						"AWBURST": { "actual": "m_axi_AWBURST"},
						"AWCACHE": { "actual": "m_axi_AWCACHE"},
						"AWID": { "actual": "m_axi_AWID"},
						"AWLEN": { "actual": "m_axi_AWLEN"},
						"AWLOCK": { "actual": "m_axi_AWLOCK"},
						"AWPROT": { "actual": "m_axi_AWPROT"},
						"AWQOS": { "actual": "m_axi_AWQOS"},
						"AWREADY": { "actual": "m_axi_AWREADY"},
						"AWREGION": { "actual": "m_axi_AWREGION"},
						"AWSIZE": { "actual": "m_axi_AWSIZE"},
						"AWVALID": { "actual": "m_axi_AWVALID"},
						"BID": { "actual": "m_axi_BID"},
						"BREADY": { "actual": "m_axi_BREADY"},
						"BRESP": { "actual": "m_axi_BRESP"},
						"BVALID": { "actual": "m_axi_BVALID"},
						"RDATA": { "actual": "m_axi_RDATA"},
						"RID": { "actual": "m_axi_RID"},
						"RLAST": { "actual": "m_axi_RLAST"},
						"RREADY": { "actual": "m_axi_RREADY"},
						"RRESP": { "actual": "m_axi_RRESP"},
						"RVALID": { "actual": "m_axi_RVALID"},
						"WDATA": { "actual": "m_axi_WDATA"},
						"WID": { "actual": "m_axi_WID"},
						"WLAST": { "actual": "m_axi_WLAST"},
						"WREADY": { "actual": "m_axi_WREADY"},
						"WSTRB": { "actual": "m_axi_WSTRB"},
						"WVALID": { "actual": "m_axi_WVALID"}
					}
				},
				"/smartconnect_0/M00_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "M00_AXI_araddr"},
						"ARBURST": { "actual": "M00_AXI_arburst"},
						"ARCACHE": { "actual": "M00_AXI_arcache"},
						"ARLEN": { "actual": "M00_AXI_arlen"},
						"ARLOCK": { "actual": "M00_AXI_arlock"},
						"ARPROT": { "actual": "M00_AXI_arprot"},
						"ARQOS": { "actual": "M00_AXI_arqos"},
						"ARREADY": { "actual": "M00_AXI_arready"},
						"ARSIZE": { "actual": "M00_AXI_arsize"},
						"ARVALID": { "actual": "M00_AXI_arvalid"},
						"AWADDR": { "actual": "M00_AXI_awaddr"},
						"AWBURST": { "actual": "M00_AXI_awburst"},
						"AWCACHE": { "actual": "M00_AXI_awcache"},
						"AWLEN": { "actual": "M00_AXI_awlen"},
						"AWLOCK": { "actual": "M00_AXI_awlock"},
						"AWPROT": { "actual": "M00_AXI_awprot"},
						"AWQOS": { "actual": "M00_AXI_awqos"},
						"AWREADY": { "actual": "M00_AXI_awready"},
						"AWSIZE": { "actual": "M00_AXI_awsize"},
						"AWVALID": { "actual": "M00_AXI_awvalid"},
						"BREADY": { "actual": "M00_AXI_bready"},
						"BRESP": { "actual": "M00_AXI_bresp"},
						"BVALID": { "actual": "M00_AXI_bvalid"},
						"RDATA": { "actual": "M00_AXI_rdata"},
						"RLAST": { "actual": "M00_AXI_rlast"},
						"RREADY": { "actual": "M00_AXI_rready"},
						"RRESP": { "actual": "M00_AXI_rresp"},
						"RVALID": { "actual": "M00_AXI_rvalid"},
						"WDATA": { "actual": "M00_AXI_wdata"},
						"WLAST": { "actual": "M00_AXI_wlast"},
						"WREADY": { "actual": "M00_AXI_wready"},
						"WSTRB": { "actual": "M00_AXI_wstrb"},
						"WVALID": { "actual": "M00_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S00_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S00_AXI_araddr"},
						"ARBURST": { "actual": "S00_AXI_arburst"},
						"ARCACHE": { "actual": "S00_AXI_arcache"},
						"ARID": { "actual": "S00_AXI_arid"},
						"ARLEN": { "actual": "S00_AXI_arlen"},
						"ARLOCK": { "actual": "S00_AXI_arlock"},
						"ARPROT": { "actual": "S00_AXI_arprot"},
						"ARQOS": { "actual": "S00_AXI_arqos"},
						"ARREADY": { "actual": "S00_AXI_arready"},
						"ARSIZE": { "actual": "S00_AXI_arsize"},
						"ARVALID": { "actual": "S00_AXI_arvalid"},
						"AWADDR": { "actual": "S00_AXI_awaddr"},
						"AWBURST": { "actual": "S00_AXI_awburst"},
						"AWCACHE": { "actual": "S00_AXI_awcache"},
						"AWID": { "actual": "S00_AXI_awid"},
						"AWLEN": { "actual": "S00_AXI_awlen"},
						"AWLOCK": { "actual": "S00_AXI_awlock"},
						"AWPROT": { "actual": "S00_AXI_awprot"},
						"AWQOS": { "actual": "S00_AXI_awqos"},
						"AWREADY": { "actual": "S00_AXI_awready"},
						"AWSIZE": { "actual": "S00_AXI_awsize"},
						"AWVALID": { "actual": "S00_AXI_awvalid"},
						"BID": { "actual": "S00_AXI_bid"},
						"BREADY": { "actual": "S00_AXI_bready"},
						"BRESP": { "actual": "S00_AXI_bresp"},
						"BVALID": { "actual": "S00_AXI_bvalid"},
						"RDATA": { "actual": "S00_AXI_rdata"},
						"RID": { "actual": "S00_AXI_rid"},
						"RLAST": { "actual": "S00_AXI_rlast"},
						"RREADY": { "actual": "S00_AXI_rready"},
						"RRESP": { "actual": "S00_AXI_rresp"},
						"RVALID": { "actual": "S00_AXI_rvalid"},
						"WDATA": { "actual": "S00_AXI_wdata"},
						"WLAST": { "actual": "S00_AXI_wlast"},
						"WREADY": { "actual": "S00_AXI_wready"},
						"WSTRB": { "actual": "S00_AXI_wstrb"},
						"WVALID": { "actual": "S00_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S01_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S01_AXI_araddr"},
						"ARBURST": { "actual": "S01_AXI_arburst"},
						"ARCACHE": { "actual": "S01_AXI_arcache"},
						"ARID": { "actual": "S01_AXI_arid"},
						"ARLEN": { "actual": "S01_AXI_arlen"},
						"ARLOCK": { "actual": "S01_AXI_arlock"},
						"ARPROT": { "actual": "S01_AXI_arprot"},
						"ARQOS": { "actual": "S01_AXI_arqos"},
						"ARREADY": { "actual": "S01_AXI_arready"},
						"ARSIZE": { "actual": "S01_AXI_arsize"},
						"ARVALID": { "actual": "S01_AXI_arvalid"},
						"AWADDR": { "actual": "S01_AXI_awaddr"},
						"AWBURST": { "actual": "S01_AXI_awburst"},
						"AWCACHE": { "actual": "S01_AXI_awcache"},
						"AWID": { "actual": "S01_AXI_awid"},
						"AWLEN": { "actual": "S01_AXI_awlen"},
						"AWLOCK": { "actual": "S01_AXI_awlock"},
						"AWPROT": { "actual": "S01_AXI_awprot"},
						"AWQOS": { "actual": "S01_AXI_awqos"},
						"AWREADY": { "actual": "S01_AXI_awready"},
						"AWSIZE": { "actual": "S01_AXI_awsize"},
						"AWVALID": { "actual": "S01_AXI_awvalid"},
						"BID": { "actual": "S01_AXI_bid"},
						"BREADY": { "actual": "S01_AXI_bready"},
						"BRESP": { "actual": "S01_AXI_bresp"},
						"BVALID": { "actual": "S01_AXI_bvalid"},
						"RDATA": { "actual": "S01_AXI_rdata"},
						"RID": { "actual": "S01_AXI_rid"},
						"RLAST": { "actual": "S01_AXI_rlast"},
						"RREADY": { "actual": "S01_AXI_rready"},
						"RRESP": { "actual": "S01_AXI_rresp"},
						"RVALID": { "actual": "S01_AXI_rvalid"},
						"WDATA": { "actual": "S01_AXI_wdata"},
						"WLAST": { "actual": "S01_AXI_wlast"},
						"WREADY": { "actual": "S01_AXI_wready"},
						"WSTRB": { "actual": "S01_AXI_wstrb"},
						"WVALID": { "actual": "S01_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S02_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S02_AXI_araddr"},
						"ARBURST": { "actual": "S02_AXI_arburst"},
						"ARCACHE": { "actual": "S02_AXI_arcache"},
						"ARID": { "actual": "S02_AXI_arid"},
						"ARLEN": { "actual": "S02_AXI_arlen"},
						"ARLOCK": { "actual": "S02_AXI_arlock"},
						"ARPROT": { "actual": "S02_AXI_arprot"},
						"ARQOS": { "actual": "S02_AXI_arqos"},
						"ARREADY": { "actual": "S02_AXI_arready"},
						"ARSIZE": { "actual": "S02_AXI_arsize"},
						"ARVALID": { "actual": "S02_AXI_arvalid"},
						"AWADDR": { "actual": "S02_AXI_awaddr"},
						"AWBURST": { "actual": "S02_AXI_awburst"},
						"AWCACHE": { "actual": "S02_AXI_awcache"},
						"AWID": { "actual": "S02_AXI_awid"},
						"AWLEN": { "actual": "S02_AXI_awlen"},
						"AWLOCK": { "actual": "S02_AXI_awlock"},
						"AWPROT": { "actual": "S02_AXI_awprot"},
						"AWQOS": { "actual": "S02_AXI_awqos"},
						"AWREADY": { "actual": "S02_AXI_awready"},
						"AWSIZE": { "actual": "S02_AXI_awsize"},
						"AWVALID": { "actual": "S02_AXI_awvalid"},
						"BID": { "actual": "S02_AXI_bid"},
						"BREADY": { "actual": "S02_AXI_bready"},
						"BRESP": { "actual": "S02_AXI_bresp"},
						"BVALID": { "actual": "S02_AXI_bvalid"},
						"RDATA": { "actual": "S02_AXI_rdata"},
						"RID": { "actual": "S02_AXI_rid"},
						"RLAST": { "actual": "S02_AXI_rlast"},
						"RREADY": { "actual": "S02_AXI_rready"},
						"RRESP": { "actual": "S02_AXI_rresp"},
						"RVALID": { "actual": "S02_AXI_rvalid"},
						"WDATA": { "actual": "S02_AXI_wdata"},
						"WLAST": { "actual": "S02_AXI_wlast"},
						"WREADY": { "actual": "S02_AXI_wready"},
						"WSTRB": { "actual": "S02_AXI_wstrb"},
						"WVALID": { "actual": "S02_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S03_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S03_AXI_araddr"},
						"ARBURST": { "actual": "S03_AXI_arburst"},
						"ARCACHE": { "actual": "S03_AXI_arcache"},
						"ARID": { "actual": "S03_AXI_arid"},
						"ARLEN": { "actual": "S03_AXI_arlen"},
						"ARLOCK": { "actual": "S03_AXI_arlock"},
						"ARPROT": { "actual": "S03_AXI_arprot"},
						"ARQOS": { "actual": "S03_AXI_arqos"},
						"ARREADY": { "actual": "S03_AXI_arready"},
						"ARSIZE": { "actual": "S03_AXI_arsize"},
						"ARVALID": { "actual": "S03_AXI_arvalid"},
						"AWADDR": { "actual": "S03_AXI_awaddr"},
						"AWBURST": { "actual": "S03_AXI_awburst"},
						"AWCACHE": { "actual": "S03_AXI_awcache"},
						"AWID": { "actual": "S03_AXI_awid"},
						"AWLEN": { "actual": "S03_AXI_awlen"},
						"AWLOCK": { "actual": "S03_AXI_awlock"},
						"AWPROT": { "actual": "S03_AXI_awprot"},
						"AWQOS": { "actual": "S03_AXI_awqos"},
						"AWREADY": { "actual": "S03_AXI_awready"},
						"AWSIZE": { "actual": "S03_AXI_awsize"},
						"AWVALID": { "actual": "S03_AXI_awvalid"},
						"BID": { "actual": "S03_AXI_bid"},
						"BREADY": { "actual": "S03_AXI_bready"},
						"BRESP": { "actual": "S03_AXI_bresp"},
						"BVALID": { "actual": "S03_AXI_bvalid"},
						"RDATA": { "actual": "S03_AXI_rdata"},
						"RID": { "actual": "S03_AXI_rid"},
						"RLAST": { "actual": "S03_AXI_rlast"},
						"RREADY": { "actual": "S03_AXI_rready"},
						"RRESP": { "actual": "S03_AXI_rresp"},
						"RVALID": { "actual": "S03_AXI_rvalid"},
						"WDATA": { "actual": "S03_AXI_wdata"},
						"WLAST": { "actual": "S03_AXI_wlast"},
						"WREADY": { "actual": "S03_AXI_wready"},
						"WSTRB": { "actual": "S03_AXI_wstrb"},
						"WVALID": { "actual": "S03_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S04_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S04_AXI_araddr"},
						"ARBURST": { "actual": "S04_AXI_arburst"},
						"ARCACHE": { "actual": "S04_AXI_arcache"},
						"ARID": { "actual": "S04_AXI_arid"},
						"ARLEN": { "actual": "S04_AXI_arlen"},
						"ARLOCK": { "actual": "S04_AXI_arlock"},
						"ARPROT": { "actual": "S04_AXI_arprot"},
						"ARQOS": { "actual": "S04_AXI_arqos"},
						"ARREADY": { "actual": "S04_AXI_arready"},
						"ARSIZE": { "actual": "S04_AXI_arsize"},
						"ARVALID": { "actual": "S04_AXI_arvalid"},
						"AWADDR": { "actual": "S04_AXI_awaddr"},
						"AWBURST": { "actual": "S04_AXI_awburst"},
						"AWCACHE": { "actual": "S04_AXI_awcache"},
						"AWID": { "actual": "S04_AXI_awid"},
						"AWLEN": { "actual": "S04_AXI_awlen"},
						"AWLOCK": { "actual": "S04_AXI_awlock"},
						"AWPROT": { "actual": "S04_AXI_awprot"},
						"AWQOS": { "actual": "S04_AXI_awqos"},
						"AWREADY": { "actual": "S04_AXI_awready"},
						"AWSIZE": { "actual": "S04_AXI_awsize"},
						"AWVALID": { "actual": "S04_AXI_awvalid"},
						"BID": { "actual": "S04_AXI_bid"},
						"BREADY": { "actual": "S04_AXI_bready"},
						"BRESP": { "actual": "S04_AXI_bresp"},
						"BVALID": { "actual": "S04_AXI_bvalid"},
						"RDATA": { "actual": "S04_AXI_rdata"},
						"RID": { "actual": "S04_AXI_rid"},
						"RLAST": { "actual": "S04_AXI_rlast"},
						"RREADY": { "actual": "S04_AXI_rready"},
						"RRESP": { "actual": "S04_AXI_rresp"},
						"RVALID": { "actual": "S04_AXI_rvalid"},
						"WDATA": { "actual": "S04_AXI_wdata"},
						"WLAST": { "actual": "S04_AXI_wlast"},
						"WREADY": { "actual": "S04_AXI_wready"},
						"WSTRB": { "actual": "S04_AXI_wstrb"},
						"WVALID": { "actual": "S04_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S05_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S05_AXI_araddr"},
						"ARBURST": { "actual": "S05_AXI_arburst"},
						"ARCACHE": { "actual": "S05_AXI_arcache"},
						"ARID": { "actual": "S05_AXI_arid"},
						"ARLEN": { "actual": "S05_AXI_arlen"},
						"ARLOCK": { "actual": "S05_AXI_arlock"},
						"ARPROT": { "actual": "S05_AXI_arprot"},
						"ARQOS": { "actual": "S05_AXI_arqos"},
						"ARREADY": { "actual": "S05_AXI_arready"},
						"ARSIZE": { "actual": "S05_AXI_arsize"},
						"ARVALID": { "actual": "S05_AXI_arvalid"},
						"AWADDR": { "actual": "S05_AXI_awaddr"},
						"AWBURST": { "actual": "S05_AXI_awburst"},
						"AWCACHE": { "actual": "S05_AXI_awcache"},
						"AWID": { "actual": "S05_AXI_awid"},
						"AWLEN": { "actual": "S05_AXI_awlen"},
						"AWLOCK": { "actual": "S05_AXI_awlock"},
						"AWPROT": { "actual": "S05_AXI_awprot"},
						"AWQOS": { "actual": "S05_AXI_awqos"},
						"AWREADY": { "actual": "S05_AXI_awready"},
						"AWSIZE": { "actual": "S05_AXI_awsize"},
						"AWVALID": { "actual": "S05_AXI_awvalid"},
						"BID": { "actual": "S05_AXI_bid"},
						"BREADY": { "actual": "S05_AXI_bready"},
						"BRESP": { "actual": "S05_AXI_bresp"},
						"BVALID": { "actual": "S05_AXI_bvalid"},
						"RDATA": { "actual": "S05_AXI_rdata"},
						"RID": { "actual": "S05_AXI_rid"},
						"RLAST": { "actual": "S05_AXI_rlast"},
						"RREADY": { "actual": "S05_AXI_rready"},
						"RRESP": { "actual": "S05_AXI_rresp"},
						"RVALID": { "actual": "S05_AXI_rvalid"},
						"WDATA": { "actual": "S05_AXI_wdata"},
						"WLAST": { "actual": "S05_AXI_wlast"},
						"WREADY": { "actual": "S05_AXI_wready"},
						"WSTRB": { "actual": "S05_AXI_wstrb"},
						"WVALID": { "actual": "S05_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S06_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S06_AXI_araddr"},
						"ARBURST": { "actual": "S06_AXI_arburst"},
						"ARCACHE": { "actual": "S06_AXI_arcache"},
						"ARID": { "actual": "S06_AXI_arid"},
						"ARLEN": { "actual": "S06_AXI_arlen"},
						"ARLOCK": { "actual": "S06_AXI_arlock"},
						"ARPROT": { "actual": "S06_AXI_arprot"},
						"ARQOS": { "actual": "S06_AXI_arqos"},
						"ARREADY": { "actual": "S06_AXI_arready"},
						"ARSIZE": { "actual": "S06_AXI_arsize"},
						"ARVALID": { "actual": "S06_AXI_arvalid"},
						"AWADDR": { "actual": "S06_AXI_awaddr"},
						"AWBURST": { "actual": "S06_AXI_awburst"},
						"AWCACHE": { "actual": "S06_AXI_awcache"},
						"AWID": { "actual": "S06_AXI_awid"},
						"AWLEN": { "actual": "S06_AXI_awlen"},
						"AWLOCK": { "actual": "S06_AXI_awlock"},
						"AWPROT": { "actual": "S06_AXI_awprot"},
						"AWQOS": { "actual": "S06_AXI_awqos"},
						"AWREADY": { "actual": "S06_AXI_awready"},
						"AWSIZE": { "actual": "S06_AXI_awsize"},
						"AWVALID": { "actual": "S06_AXI_awvalid"},
						"BID": { "actual": "S06_AXI_bid"},
						"BREADY": { "actual": "S06_AXI_bready"},
						"BRESP": { "actual": "S06_AXI_bresp"},
						"BVALID": { "actual": "S06_AXI_bvalid"},
						"RDATA": { "actual": "S06_AXI_rdata"},
						"RID": { "actual": "S06_AXI_rid"},
						"RLAST": { "actual": "S06_AXI_rlast"},
						"RREADY": { "actual": "S06_AXI_rready"},
						"RRESP": { "actual": "S06_AXI_rresp"},
						"RVALID": { "actual": "S06_AXI_rvalid"},
						"WDATA": { "actual": "S06_AXI_wdata"},
						"WLAST": { "actual": "S06_AXI_wlast"},
						"WREADY": { "actual": "S06_AXI_wready"},
						"WSTRB": { "actual": "S06_AXI_wstrb"},
						"WVALID": { "actual": "S06_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S07_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S07_AXI_araddr"},
						"ARBURST": { "actual": "S07_AXI_arburst"},
						"ARCACHE": { "actual": "S07_AXI_arcache"},
						"ARID": { "actual": "S07_AXI_arid"},
						"ARLEN": { "actual": "S07_AXI_arlen"},
						"ARLOCK": { "actual": "S07_AXI_arlock"},
						"ARPROT": { "actual": "S07_AXI_arprot"},
						"ARQOS": { "actual": "S07_AXI_arqos"},
						"ARREADY": { "actual": "S07_AXI_arready"},
						"ARSIZE": { "actual": "S07_AXI_arsize"},
						"ARVALID": { "actual": "S07_AXI_arvalid"},
						"AWADDR": { "actual": "S07_AXI_awaddr"},
						"AWBURST": { "actual": "S07_AXI_awburst"},
						"AWCACHE": { "actual": "S07_AXI_awcache"},
						"AWID": { "actual": "S07_AXI_awid"},
						"AWLEN": { "actual": "S07_AXI_awlen"},
						"AWLOCK": { "actual": "S07_AXI_awlock"},
						"AWPROT": { "actual": "S07_AXI_awprot"},
						"AWQOS": { "actual": "S07_AXI_awqos"},
						"AWREADY": { "actual": "S07_AXI_awready"},
						"AWSIZE": { "actual": "S07_AXI_awsize"},
						"AWVALID": { "actual": "S07_AXI_awvalid"},
						"BID": { "actual": "S07_AXI_bid"},
						"BREADY": { "actual": "S07_AXI_bready"},
						"BRESP": { "actual": "S07_AXI_bresp"},
						"BVALID": { "actual": "S07_AXI_bvalid"},
						"RDATA": { "actual": "S07_AXI_rdata"},
						"RID": { "actual": "S07_AXI_rid"},
						"RLAST": { "actual": "S07_AXI_rlast"},
						"RREADY": { "actual": "S07_AXI_rready"},
						"RRESP": { "actual": "S07_AXI_rresp"},
						"RVALID": { "actual": "S07_AXI_rvalid"},
						"WDATA": { "actual": "S07_AXI_wdata"},
						"WLAST": { "actual": "S07_AXI_wlast"},
						"WREADY": { "actual": "S07_AXI_wready"},
						"WSTRB": { "actual": "S07_AXI_wstrb"},
						"WVALID": { "actual": "S07_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S08_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S08_AXI_araddr"},
						"ARBURST": { "actual": "S08_AXI_arburst"},
						"ARCACHE": { "actual": "S08_AXI_arcache"},
						"ARID": { "actual": "S08_AXI_arid"},
						"ARLEN": { "actual": "S08_AXI_arlen"},
						"ARLOCK": { "actual": "S08_AXI_arlock"},
						"ARPROT": { "actual": "S08_AXI_arprot"},
						"ARQOS": { "actual": "S08_AXI_arqos"},
						"ARREADY": { "actual": "S08_AXI_arready"},
						"ARSIZE": { "actual": "S08_AXI_arsize"},
						"ARVALID": { "actual": "S08_AXI_arvalid"},
						"AWADDR": { "actual": "S08_AXI_awaddr"},
						"AWBURST": { "actual": "S08_AXI_awburst"},
						"AWCACHE": { "actual": "S08_AXI_awcache"},
						"AWID": { "actual": "S08_AXI_awid"},
						"AWLEN": { "actual": "S08_AXI_awlen"},
						"AWLOCK": { "actual": "S08_AXI_awlock"},
						"AWPROT": { "actual": "S08_AXI_awprot"},
						"AWQOS": { "actual": "S08_AXI_awqos"},
						"AWREADY": { "actual": "S08_AXI_awready"},
						"AWSIZE": { "actual": "S08_AXI_awsize"},
						"AWVALID": { "actual": "S08_AXI_awvalid"},
						"BID": { "actual": "S08_AXI_bid"},
						"BREADY": { "actual": "S08_AXI_bready"},
						"BRESP": { "actual": "S08_AXI_bresp"},
						"BVALID": { "actual": "S08_AXI_bvalid"},
						"RDATA": { "actual": "S08_AXI_rdata"},
						"RID": { "actual": "S08_AXI_rid"},
						"RLAST": { "actual": "S08_AXI_rlast"},
						"RREADY": { "actual": "S08_AXI_rready"},
						"RRESP": { "actual": "S08_AXI_rresp"},
						"RVALID": { "actual": "S08_AXI_rvalid"},
						"WDATA": { "actual": "S08_AXI_wdata"},
						"WLAST": { "actual": "S08_AXI_wlast"},
						"WREADY": { "actual": "S08_AXI_wready"},
						"WSTRB": { "actual": "S08_AXI_wstrb"},
						"WVALID": { "actual": "S08_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S09_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S09_AXI_araddr"},
						"ARBURST": { "actual": "S09_AXI_arburst"},
						"ARCACHE": { "actual": "S09_AXI_arcache"},
						"ARID": { "actual": "S09_AXI_arid"},
						"ARLEN": { "actual": "S09_AXI_arlen"},
						"ARLOCK": { "actual": "S09_AXI_arlock"},
						"ARPROT": { "actual": "S09_AXI_arprot"},
						"ARQOS": { "actual": "S09_AXI_arqos"},
						"ARREADY": { "actual": "S09_AXI_arready"},
						"ARSIZE": { "actual": "S09_AXI_arsize"},
						"ARVALID": { "actual": "S09_AXI_arvalid"},
						"AWADDR": { "actual": "S09_AXI_awaddr"},
						"AWBURST": { "actual": "S09_AXI_awburst"},
						"AWCACHE": { "actual": "S09_AXI_awcache"},
						"AWID": { "actual": "S09_AXI_awid"},
						"AWLEN": { "actual": "S09_AXI_awlen"},
						"AWLOCK": { "actual": "S09_AXI_awlock"},
						"AWPROT": { "actual": "S09_AXI_awprot"},
						"AWQOS": { "actual": "S09_AXI_awqos"},
						"AWREADY": { "actual": "S09_AXI_awready"},
						"AWSIZE": { "actual": "S09_AXI_awsize"},
						"AWVALID": { "actual": "S09_AXI_awvalid"},
						"BID": { "actual": "S09_AXI_bid"},
						"BREADY": { "actual": "S09_AXI_bready"},
						"BRESP": { "actual": "S09_AXI_bresp"},
						"BVALID": { "actual": "S09_AXI_bvalid"},
						"RDATA": { "actual": "S09_AXI_rdata"},
						"RID": { "actual": "S09_AXI_rid"},
						"RLAST": { "actual": "S09_AXI_rlast"},
						"RREADY": { "actual": "S09_AXI_rready"},
						"RRESP": { "actual": "S09_AXI_rresp"},
						"RVALID": { "actual": "S09_AXI_rvalid"},
						"WDATA": { "actual": "S09_AXI_wdata"},
						"WLAST": { "actual": "S09_AXI_wlast"},
						"WREADY": { "actual": "S09_AXI_wready"},
						"WSTRB": { "actual": "S09_AXI_wstrb"},
						"WVALID": { "actual": "S09_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S10_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S10_AXI_araddr"},
						"ARBURST": { "actual": "S10_AXI_arburst"},
						"ARCACHE": { "actual": "S10_AXI_arcache"},
						"ARID": { "actual": "S10_AXI_arid"},
						"ARLEN": { "actual": "S10_AXI_arlen"},
						"ARLOCK": { "actual": "S10_AXI_arlock"},
						"ARPROT": { "actual": "S10_AXI_arprot"},
						"ARQOS": { "actual": "S10_AXI_arqos"},
						"ARREADY": { "actual": "S10_AXI_arready"},
						"ARSIZE": { "actual": "S10_AXI_arsize"},
						"ARVALID": { "actual": "S10_AXI_arvalid"},
						"AWADDR": { "actual": "S10_AXI_awaddr"},
						"AWBURST": { "actual": "S10_AXI_awburst"},
						"AWCACHE": { "actual": "S10_AXI_awcache"},
						"AWID": { "actual": "S10_AXI_awid"},
						"AWLEN": { "actual": "S10_AXI_awlen"},
						"AWLOCK": { "actual": "S10_AXI_awlock"},
						"AWPROT": { "actual": "S10_AXI_awprot"},
						"AWQOS": { "actual": "S10_AXI_awqos"},
						"AWREADY": { "actual": "S10_AXI_awready"},
						"AWSIZE": { "actual": "S10_AXI_awsize"},
						"AWVALID": { "actual": "S10_AXI_awvalid"},
						"BID": { "actual": "S10_AXI_bid"},
						"BREADY": { "actual": "S10_AXI_bready"},
						"BRESP": { "actual": "S10_AXI_bresp"},
						"BVALID": { "actual": "S10_AXI_bvalid"},
						"RDATA": { "actual": "S10_AXI_rdata"},
						"RID": { "actual": "S10_AXI_rid"},
						"RLAST": { "actual": "S10_AXI_rlast"},
						"RREADY": { "actual": "S10_AXI_rready"},
						"RRESP": { "actual": "S10_AXI_rresp"},
						"RVALID": { "actual": "S10_AXI_rvalid"},
						"WDATA": { "actual": "S10_AXI_wdata"},
						"WLAST": { "actual": "S10_AXI_wlast"},
						"WREADY": { "actual": "S10_AXI_wready"},
						"WSTRB": { "actual": "S10_AXI_wstrb"},
						"WVALID": { "actual": "S10_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S11_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S11_AXI_araddr"},
						"ARBURST": { "actual": "S11_AXI_arburst"},
						"ARCACHE": { "actual": "S11_AXI_arcache"},
						"ARID": { "actual": "S11_AXI_arid"},
						"ARLEN": { "actual": "S11_AXI_arlen"},
						"ARLOCK": { "actual": "S11_AXI_arlock"},
						"ARPROT": { "actual": "S11_AXI_arprot"},
						"ARQOS": { "actual": "S11_AXI_arqos"},
						"ARREADY": { "actual": "S11_AXI_arready"},
						"ARSIZE": { "actual": "S11_AXI_arsize"},
						"ARVALID": { "actual": "S11_AXI_arvalid"},
						"AWADDR": { "actual": "S11_AXI_awaddr"},
						"AWBURST": { "actual": "S11_AXI_awburst"},
						"AWCACHE": { "actual": "S11_AXI_awcache"},
						"AWID": { "actual": "S11_AXI_awid"},
						"AWLEN": { "actual": "S11_AXI_awlen"},
						"AWLOCK": { "actual": "S11_AXI_awlock"},
						"AWPROT": { "actual": "S11_AXI_awprot"},
						"AWQOS": { "actual": "S11_AXI_awqos"},
						"AWREADY": { "actual": "S11_AXI_awready"},
						"AWSIZE": { "actual": "S11_AXI_awsize"},
						"AWVALID": { "actual": "S11_AXI_awvalid"},
						"BID": { "actual": "S11_AXI_bid"},
						"BREADY": { "actual": "S11_AXI_bready"},
						"BRESP": { "actual": "S11_AXI_bresp"},
						"BVALID": { "actual": "S11_AXI_bvalid"},
						"RDATA": { "actual": "S11_AXI_rdata"},
						"RID": { "actual": "S11_AXI_rid"},
						"RLAST": { "actual": "S11_AXI_rlast"},
						"RREADY": { "actual": "S11_AXI_rready"},
						"RRESP": { "actual": "S11_AXI_rresp"},
						"RVALID": { "actual": "S11_AXI_rvalid"},
						"WDATA": { "actual": "S11_AXI_wdata"},
						"WLAST": { "actual": "S11_AXI_wlast"},
						"WREADY": { "actual": "S11_AXI_wready"},
						"WSTRB": { "actual": "S11_AXI_wstrb"},
						"WVALID": { "actual": "S11_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S12_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S12_AXI_araddr"},
						"ARBURST": { "actual": "S12_AXI_arburst"},
						"ARCACHE": { "actual": "S12_AXI_arcache"},
						"ARID": { "actual": "S12_AXI_arid"},
						"ARLEN": { "actual": "S12_AXI_arlen"},
						"ARLOCK": { "actual": "S12_AXI_arlock"},
						"ARPROT": { "actual": "S12_AXI_arprot"},
						"ARQOS": { "actual": "S12_AXI_arqos"},
						"ARREADY": { "actual": "S12_AXI_arready"},
						"ARSIZE": { "actual": "S12_AXI_arsize"},
						"ARVALID": { "actual": "S12_AXI_arvalid"},
						"AWADDR": { "actual": "S12_AXI_awaddr"},
						"AWBURST": { "actual": "S12_AXI_awburst"},
						"AWCACHE": { "actual": "S12_AXI_awcache"},
						"AWID": { "actual": "S12_AXI_awid"},
						"AWLEN": { "actual": "S12_AXI_awlen"},
						"AWLOCK": { "actual": "S12_AXI_awlock"},
						"AWPROT": { "actual": "S12_AXI_awprot"},
						"AWQOS": { "actual": "S12_AXI_awqos"},
						"AWREADY": { "actual": "S12_AXI_awready"},
						"AWSIZE": { "actual": "S12_AXI_awsize"},
						"AWVALID": { "actual": "S12_AXI_awvalid"},
						"BID": { "actual": "S12_AXI_bid"},
						"BREADY": { "actual": "S12_AXI_bready"},
						"BRESP": { "actual": "S12_AXI_bresp"},
						"BVALID": { "actual": "S12_AXI_bvalid"},
						"RDATA": { "actual": "S12_AXI_rdata"},
						"RID": { "actual": "S12_AXI_rid"},
						"RLAST": { "actual": "S12_AXI_rlast"},
						"RREADY": { "actual": "S12_AXI_rready"},
						"RRESP": { "actual": "S12_AXI_rresp"},
						"RVALID": { "actual": "S12_AXI_rvalid"},
						"WDATA": { "actual": "S12_AXI_wdata"},
						"WLAST": { "actual": "S12_AXI_wlast"},
						"WREADY": { "actual": "S12_AXI_wready"},
						"WSTRB": { "actual": "S12_AXI_wstrb"},
						"WVALID": { "actual": "S12_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S13_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S13_AXI_araddr"},
						"ARBURST": { "actual": "S13_AXI_arburst"},
						"ARCACHE": { "actual": "S13_AXI_arcache"},
						"ARID": { "actual": "S13_AXI_arid"},
						"ARLEN": { "actual": "S13_AXI_arlen"},
						"ARLOCK": { "actual": "S13_AXI_arlock"},
						"ARPROT": { "actual": "S13_AXI_arprot"},
						"ARQOS": { "actual": "S13_AXI_arqos"},
						"ARREADY": { "actual": "S13_AXI_arready"},
						"ARSIZE": { "actual": "S13_AXI_arsize"},
						"ARVALID": { "actual": "S13_AXI_arvalid"},
						"AWADDR": { "actual": "S13_AXI_awaddr"},
						"AWBURST": { "actual": "S13_AXI_awburst"},
						"AWCACHE": { "actual": "S13_AXI_awcache"},
						"AWID": { "actual": "S13_AXI_awid"},
						"AWLEN": { "actual": "S13_AXI_awlen"},
						"AWLOCK": { "actual": "S13_AXI_awlock"},
						"AWPROT": { "actual": "S13_AXI_awprot"},
						"AWQOS": { "actual": "S13_AXI_awqos"},
						"AWREADY": { "actual": "S13_AXI_awready"},
						"AWSIZE": { "actual": "S13_AXI_awsize"},
						"AWVALID": { "actual": "S13_AXI_awvalid"},
						"BID": { "actual": "S13_AXI_bid"},
						"BREADY": { "actual": "S13_AXI_bready"},
						"BRESP": { "actual": "S13_AXI_bresp"},
						"BVALID": { "actual": "S13_AXI_bvalid"},
						"RDATA": { "actual": "S13_AXI_rdata"},
						"RID": { "actual": "S13_AXI_rid"},
						"RLAST": { "actual": "S13_AXI_rlast"},
						"RREADY": { "actual": "S13_AXI_rready"},
						"RRESP": { "actual": "S13_AXI_rresp"},
						"RVALID": { "actual": "S13_AXI_rvalid"},
						"WDATA": { "actual": "S13_AXI_wdata"},
						"WLAST": { "actual": "S13_AXI_wlast"},
						"WREADY": { "actual": "S13_AXI_wready"},
						"WSTRB": { "actual": "S13_AXI_wstrb"},
						"WVALID": { "actual": "S13_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S14_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S14_AXI_araddr"},
						"ARBURST": { "actual": "S14_AXI_arburst"},
						"ARCACHE": { "actual": "S14_AXI_arcache"},
						"ARID": { "actual": "S14_AXI_arid"},
						"ARLEN": { "actual": "S14_AXI_arlen"},
						"ARLOCK": { "actual": "S14_AXI_arlock"},
						"ARPROT": { "actual": "S14_AXI_arprot"},
						"ARQOS": { "actual": "S14_AXI_arqos"},
						"ARREADY": { "actual": "S14_AXI_arready"},
						"ARSIZE": { "actual": "S14_AXI_arsize"},
						"ARVALID": { "actual": "S14_AXI_arvalid"},
						"AWADDR": { "actual": "S14_AXI_awaddr"},
						"AWBURST": { "actual": "S14_AXI_awburst"},
						"AWCACHE": { "actual": "S14_AXI_awcache"},
						"AWID": { "actual": "S14_AXI_awid"},
						"AWLEN": { "actual": "S14_AXI_awlen"},
						"AWLOCK": { "actual": "S14_AXI_awlock"},
						"AWPROT": { "actual": "S14_AXI_awprot"},
						"AWQOS": { "actual": "S14_AXI_awqos"},
						"AWREADY": { "actual": "S14_AXI_awready"},
						"AWSIZE": { "actual": "S14_AXI_awsize"},
						"AWVALID": { "actual": "S14_AXI_awvalid"},
						"BID": { "actual": "S14_AXI_bid"},
						"BREADY": { "actual": "S14_AXI_bready"},
						"BRESP": { "actual": "S14_AXI_bresp"},
						"BVALID": { "actual": "S14_AXI_bvalid"},
						"RDATA": { "actual": "S14_AXI_rdata"},
						"RID": { "actual": "S14_AXI_rid"},
						"RLAST": { "actual": "S14_AXI_rlast"},
						"RREADY": { "actual": "S14_AXI_rready"},
						"RRESP": { "actual": "S14_AXI_rresp"},
						"RVALID": { "actual": "S14_AXI_rvalid"},
						"WDATA": { "actual": "S14_AXI_wdata"},
						"WLAST": { "actual": "S14_AXI_wlast"},
						"WREADY": { "actual": "S14_AXI_wready"},
						"WSTRB": { "actual": "S14_AXI_wstrb"},
						"WVALID": { "actual": "S14_AXI_wvalid"}
					}
				},
				"/smartconnect_0/S15_AXI": {
					"interface": "xilinx.com:interface:aximm:1.0",
					"ports": {
						"ACLK": { "actual": "aclk"},
						"ARADDR": { "actual": "S15_AXI_araddr"},
						"ARBURST": { "actual": "S15_AXI_arburst"},
						"ARCACHE": { "actual": "S15_AXI_arcache"},
						"ARID": { "actual": "S15_AXI_arid"},
						"ARLEN": { "actual": "S15_AXI_arlen"},
						"ARLOCK": { "actual": "S15_AXI_arlock"},
						"ARPROT": { "actual": "S15_AXI_arprot"},
						"ARQOS": { "actual": "S15_AXI_arqos"},
						"ARREADY": { "actual": "S15_AXI_arready"},
						"ARSIZE": { "actual": "S15_AXI_arsize"},
						"ARVALID": { "actual": "S15_AXI_arvalid"},
						"AWADDR": { "actual": "S15_AXI_awaddr"},
						"AWBURST": { "actual": "S15_AXI_awburst"},
						"AWCACHE": { "actual": "S15_AXI_awcache"},
						"AWID": { "actual": "S15_AXI_awid"},
						"AWLEN": { "actual": "S15_AXI_awlen"},
						"AWLOCK": { "actual": "S15_AXI_awlock"},
						"AWPROT": { "actual": "S15_AXI_awprot"},
						"AWQOS": { "actual": "S15_AXI_awqos"},
						"AWREADY": { "actual": "S15_AXI_awready"},
						"AWSIZE": { "actual": "S15_AXI_awsize"},
						"AWVALID": { "actual": "S15_AXI_awvalid"},
						"BID": { "actual": "S15_AXI_bid"},
						"BREADY": { "actual": "S15_AXI_bready"},
						"BRESP": { "actual": "S15_AXI_bresp"},
						"BVALID": { "actual": "S15_AXI_bvalid"},
						"RDATA": { "actual": "S15_AXI_rdata"},
						"RID": { "actual": "S15_AXI_rid"},
						"RLAST": { "actual": "S15_AXI_rlast"},
						"RREADY": { "actual": "S15_AXI_rready"},
						"RRESP": { "actual": "S15_AXI_rresp"},
						"RVALID": { "actual": "S15_AXI_rvalid"},
						"WDATA": { "actual": "S15_AXI_wdata"},
						"WLAST": { "actual": "S15_AXI_wlast"},
						"WREADY": { "actual": "S15_AXI_wready"},
						"WSTRB": { "actual": "S15_AXI_wstrb"},
						"WVALID": { "actual": "S15_AXI_wvalid"}
					}
				}
			}
		}
	}
}
