<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>Verilog数字系统设计教程[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="Verilog数字系统设计教程"/><meta name="description" content="Verilog数字系统设计教程pdf下载文件大小为23MB,PDF页数为479页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">Verilog数字系统设计教程PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/73/34380621.jpg" alt="Verilog数字系统设计教程"></div><div class="b-info"><ul><li>夏宇闻编著 著</li><li>出版社： 北京：北京航空航天大学出版社</li><li>ISBN：781077302X</li><li>出版时间：2003</li><li>标注页数：456页</li><li>文件大小：23MB</li><li>文件页数：479页</li><li>主题词：硬件描述语言，Verilog HDL－程序设计－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/3258706.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/09/34380621.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/09/34380621.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/75/34380621.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('9fe05c830042d1c1f46f6f7edd62d003')">点击复制MD5值：9fe05c830042d1c1f46f6f7edd62d003</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>Verilog数字系统设计教程PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第一部分 初级篇1</p><p>第一讲 Verilog的基本知识1</p><p>1.1 硬件描述语言HDL1</p><p>1.2 Verilog HDL的历史2</p><p>1.2.1 什么是Verilog HDL2</p><p>1.2.2 Verilog HDL的产生及发展2</p><p>1.3 Verilog HDL和VHDL的比较3</p><p>1.4 Verilog目前的应用情况和适用的设计4</p><p>1.5 采用Verilog HDL设计复杂数字电路的优点5</p><p>1.5.1 传统设计方法——电路原理图输入法5</p><p>1.5.2 Verilog HDL设计法与传统的电路原理图输入法的比较5</p><p>1.5.3 Verilog的标准化与软核的重用5</p><p>1.6.1 自顶向下(Top-Down)设计的基本概念6</p><p>1.6 Verilog HDL的设计流程简介6</p><p>1.5.4 软核、固核和硬核的概念以及它们的重用6</p><p>1.6.2 层次管理的基本概念7</p><p>1.6.3 具体模块的设计编译和仿真的过程7</p><p>1.6.4 对应具体工艺器件的优化、映象和布局布线7</p><p>1.7 小结8</p><p>思考题9</p><p>第二讲 Verilog语法的基本概念10</p><p>概述10</p><p>2.1 Verilog模块的基本概念11</p><p>2.2 Verilog用于模块的测试13</p><p>2.3 小结15</p><p>思考题15</p><p>3.1.1 模块的端口定义17</p><p>3.1 模块的结构17</p><p>概述17</p><p>第三讲 常用Verilog语法之一17</p><p>3.1.2 模块内容18</p><p>3.1.3 理解要点19</p><p>3.1.4 要点总结19</p><p>3.2 数据类型及其常量及变量20</p><p>3.2.1 常量20</p><p>3.2.2 变量23</p><p>3.3 运算符及表达式25</p><p>3.3.1 基本的算术运算符26</p><p>3.3.2 位运算符26</p><p>3.4 小结28</p><p>思考题28</p><p>4.1 逻辑运算符29</p><p>概述29</p><p>第四讲 常用Verilog语法之二29</p><p>4.2 关系运算符30</p><p>4.3 等式运算符30</p><p>4.4 移位运算符31</p><p>4.5 位拼接运算符31</p><p>4.6 缩减运算符32</p><p>4.7 优先级别32</p><p>4.8 关键词33</p><p>4.9 赋值语句和块语句33</p><p>4.9.1 赋值语句33</p><p>4.9.2 块语句35</p><p>4.10 小结38</p><p>思考题38</p><p>5.1.1 if_else语句39</p><p>5.1 条件语句39</p><p>概述39</p><p>第五讲 常用Verilog语法之三39</p><p>5.1.2 case语句42</p><p>5.1.3 使用条件语句不当在设计中生成了原本没想到有的锁存器45</p><p>5.2 循环语句46</p><p>5.2.1 forever语句46</p><p>5.2.2 repeat语句46</p><p>5.2.3 while语句47</p><p>5.2.4 for语句47</p><p>5.3 小结49</p><p>思考题49</p><p>6.1.1 initial语句50</p><p>6.1 结构说明语句50</p><p>概述50</p><p>第六讲 常用Verilog语法之四50</p><p>6.1.2 always语句51</p><p>6.2 task和function说明语句52</p><p>6.3 系统函数和任务56</p><p>6.4 小结60</p><p>思考题60</p><p>第七讲 常用Verilog语法之五61</p><p>概述61</p><p>7.1 系统任务＄monitor61</p><p>7.2 时间度量系统函数＄time62</p><p>7.3 系统任务＄finish63</p><p>7.4 系统任务＄stop63</p><p>7.5 系统任务＄readmemb和＄readmemh64</p><p>7.6 系统任务＄random65</p><p>7.7.1 宏定义define66</p><p>7.7 编译预处理66</p><p>7.7.2 “文件包含”处理include68</p><p>7.7.3 时间尺度timescale71</p><p>7.7.4 条件编译命令ifdef、else、endif73</p><p>7.8 小结73</p><p>思考题74</p><p>第八讲 常用Verilog语法总结75</p><p>概述75</p><p>总结86</p><p>第二部分 中级篇87</p><p>第一讲 Verilog HDL模型的不同抽象级别概述87</p><p>概述87</p><p>1.1 门级结构描述88</p><p>1.1.1 与非门、或门和反向器及其说明语法88</p><p>1.1.2 用门级结构描述D触发器89</p><p>1.1.3 由已经设计成的模块构成更高一层的模块90</p><p>1.2 Verilog HDL的行为描述建模91</p><p>1.2.1 仅用于产生仿真测试信号的Verilog HDL行为描述建模91</p><p>1.2.2 Verilog HDL建模在Top-Down设计中的作用和行为建模的可综合性问题94</p><p>1.3 用户定义的原语95</p><p>1.4 小结96</p><p>思考题96</p><p>第二讲 如何编写和验证简单的纯组合逻辑模块97</p><p>概述97</p><p>2.1 加法器97</p><p>2.2 乘法器100</p><p>2.3 比较器102</p><p>2.4 多路器103</p><p>2.5 总线和总线操作105</p><p>2.6 流水线105</p><p>思考题110</p><p>小结110</p><p>第三讲 复杂数字系统的构成111</p><p>概述111</p><p>3.1 运算部件和数据流动的控制逻辑111</p><p>3.1.1 数字逻辑电路的种类111</p><p>3.1.2 数字逻辑电路的构成111</p><p>3.1.3 数据在寄存器中的暂时保存113</p><p>3.1.4 数据流动的控制115</p><p>3.2 在Verilog HDL设计中启用同步时序逻辑117</p><p>思考题119</p><p>第四讲 同步状态机的原理、结构和设计概述120</p><p>4.1 状态机的结构120</p><p>4.2 Mealy状态机和Moore状态机的不同点121</p><p>4.3 如何用Verilog来描述可综合的状态机122</p><p>4.3.1 用可综合Verilog模块设计状态机的典型办法122</p><p>4.3.2 用可综合的Verilog模块设计、用独热码表示状态的状态机123</p><p>4.3.3 用可综合的Verilog模块设计、由输出指定的码表示状态的状态机125</p><p>4.3.4 用可综合Verilog模块设计复杂的多输出状态机时常用的方法126</p><p>思考题128</p><p>第五讲 设计可综合的状态机的指导原则129</p><p>概述129</p><p>5.1 用Verilog HDL语言设计可综合的状态机的指导原则129</p><p>5.2 典型的状态机实例130</p><p>5.3 综合的一般原则132</p><p>5.4 语言指导原则132</p><p>5.5 可综合风格的Verilog HDL模块实例133</p><p>5.5.1 组合逻辑电路设计实例133</p><p>5.5.2 时序逻辑电路设计实例139</p><p>5.6 状态机的置位与复位142</p><p>5.6.1 状态机的异步置位与复位142</p><p>5.6.2 状态机的同步置位与复位143</p><p>小结145</p><p>思考题145</p><p>第六讲 深入理解阻塞和非阻塞赋值的不同146</p><p>概述146</p><p>6.1 深入理解阻塞和非阻塞赋值的不同146</p><p>6.1.1 阻塞赋值147</p><p>6.1.2 非阻塞赋值148</p><p>6.2 Verilog模块编程要点148</p><p>6.3 Verilog的层次化事件队列149</p><p>6.4 自触发always块150</p><p>6.5 移位寄存器模型151</p><p>6.6 阻塞赋值及一些简单的例子154</p><p>6.7 时序反馈移位寄存器建模155</p><p>6.8 组合逻辑建模时应使用阻塞赋值157</p><p>6.9 时序和组合的混合逻辑——使用非阻塞赋值159</p><p>6.10 其他阻塞和非阻塞混合使用的原则160</p><p>6.11 对同一变量进行多次赋值161</p><p>6.12 常见的对于非阻塞赋值的误解162</p><p>6.13 小结164</p><p>思考题164</p><p>第七讲 较复杂时序逻辑电路设计实践165</p><p>概述165</p><p>总结176</p><p>思考题176</p><p>第八讲 I2C总线接口模块的设计177</p><p>概述177</p><p>总结200</p><p>思考题201</p><p>9.2 什么是CPU202</p><p>9.1 课题的来由和设计环境介绍202</p><p>第九讲 简化的RISC_CPU设计202</p><p>概述202</p><p>9.3 RISC_CPU结构203</p><p>9.3.1 时钟发生器205</p><p>9.3.2 指令寄存器207</p><p>9.3.3 累加器209</p><p>9.3.4 算术运算器209</p><p>9.3.5 数据控制器210</p><p>9.3.6 地址多路器211</p><p>9.3.7 程序计数器212</p><p>9.3.8 状态控制器213</p><p>9.3.9 外围模块218</p><p>9.4 RISC_CPU操作和时序219</p><p>9.4.3 写总线操作220</p><p>9.4.2 总线读操作220</p><p>9.4.1 系统的复位和启动操作220</p><p>9.5 RISC_CPU寻址方式和指令系统221</p><p>9.6 RISC_CPU模块的调试222</p><p>9.6.1 RISC_CPU模块的前仿真222</p><p>9.6.2 RISC_CPU模块的综合236</p><p>9.6.3 RISC_CPU模块的优化和布局布线245</p><p>小结250</p><p>思考题250</p><p>第十讲 虚拟器件、虚拟接口模型及其在大型数字系统设计中的作用251</p><p>概述251</p><p>10.1 软核和硬核、宏单元及虚拟器件和接口251</p><p>10.2 虚拟器件和虚拟接口模块的供应商252</p><p>10.3 虚拟模块的设计252</p><p>10.4 虚拟接口模块的实例256</p><p>小结305</p><p>思考题306</p><p>第三部分 实践篇307</p><p>设计示范和上机习题概述307</p><p>练习一 简单的组合逻辑设计307</p><p>练习二 简单分频时序逻辑电路的设计309</p><p>练习三 利用条件语句实现计数分频时序电路311</p><p>练习四 阻塞赋值与非阻塞赋值的区别313</p><p>练习五 用always块实现较复杂的组合逻辑电路315</p><p>练习六 在Verilog HDL中使用函数317</p><p>练习七 在Verilog HDL中使用任务(task)319</p><p>练习八 利用有限状态机进行时序逻辑的设计322</p><p>练习九 利用状态机实现比较复杂的接口设计325</p><p>练习十 通过模块实例调用实现大型系统的设计330</p><p>练习十一 简单卷积器的设计336</p><p>练习十二 利用SRAM设计一个FIFO359</p><p>第四部分 语法篇369</p><p>关于Verilog HDL的说明369</p><p>一、关于IEEE 1364标准369</p><p>二、Verilog简介370</p><p>三、语法总结370</p><p>四、编写Verilog HDL源代码的标准372</p><p>五、设计流程374</p><p>Verilog硬件描述语言参考手册375</p><p>一、Verilog HDL语句与常用标志符(按字母顺序排列)375</p><p>二、系统任务和函数(System task and function)439</p><p>三、常用系统任务和函数的详细使用说明444</p><p>四、Command Line Options命令行的可选项454</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/2623240.html">2623240.html</a></li><li><a href="/book/1956783.html">1956783.html</a></li><li><a href="/book/1012867.html">1012867.html</a></li><li><a href="/book/180755.html">180755.html</a></li><li><a href="/book/2624959.html">2624959.html</a></li><li><a href="/book/1569437.html">1569437.html</a></li><li><a href="/book/2117453.html">2117453.html</a></li><li><a href="/book/3112438.html">3112438.html</a></li><li><a href="/book/6906.html">6906.html</a></li><li><a href="/book/258925.html">258925.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>