#summary Verilog y lógica combinacional (Básico)
#labels ld2ud,verilog
----
*Proyecto ld2ud:* [ld2ud Inicio] | [ld2udPropuestaProyecto Propuesta] | [http://code.google.com/p/altaimpedancia/source/browse/#svn/trunk/ld2ud/code Código] | [http://code.google.com/p/altaimpedancia/w/list?q=label:ld2ud Wiki]
----
== Presentación ==
En esta página es una referencia del desarrollo del [http://altaimpedancia.googlecode.com/svn/trunk/ld2ud/doc/Taller5.pdf Taller5] (Profesor Andres Gaona, año 2009) del laboratorio de la asignatura digitales II de la Universidad Distrital Francisco José de Caldas usando Verilog y Software Libre.
== Enunciados ==
 
== Desarollo ==
|| *Descripción* || *Archivo* || *Notas* ||
||  ||  ||  ||
||  ||  ||  ||

== Conclusiones ==