{"patent_id": "10-2019-0147552", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0060022", "출원번호": "10-2019-0147552", "발명의 명칭": "인공 지능 기능이 탑재된 스토리지 장치 및 이를 포함하는 스토리지 시스템", "출원인": "삼성전자주식회사", "발명자": "장재훈"}}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "데이터 저장 기능을 위한 제1 입력 데이터 및 인공 지능(Artificial Intelligence; AI) 기능을 위한 제2 입력데이터를 제공하는 호스트 장치; 및상기 호스트 장치로부터 상기 제1 입력 데이터가 수신되는 경우에 상기 제1 입력 데이터를 저장하고, 상기 호스트 장치로부터 상기 제2 입력 데이터가 수신되는 경우에 상기 제2 입력 데이터를 기초로 인공 지능 연산을 수행하여 연산 결과 데이터를 생성하는 스토리지 장치를 포함하고,상기 스토리지 장치는,상기 스토리지 장치의 동작을 제어하는 제1 프로세서;상기 제1 입력 데이터를 저장하는 제1 비휘발성 메모리;상기 인공 지능 연산을 수행하고, 상기 제1 프로세서와 구별되는 제2 프로세서; 및상기 인공 지능 연산과 관련된 가중치 데이터를 저장하고, 상기 제1 비휘발성 메모리와 구별되는 제2 비휘발성메모리를 포함하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 제2 프로세서는,상기 제2 입력 데이터가 수신되는 경우에 상기 제2 비휘발성 메모리에 저장된 상기 가중치 데이터를 로드하고,상기 제2 입력 데이터 및 상기 가중치 데이터를 기초로 상기 인공 지능 연산을 수행하여 상기 연산 결과 데이터를 생성하며, 상기 연산 결과 데이터를 상기 호스트 장치로 전송하는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 가중치 데이터는 상기 스토리지 장치 내부에서만 사용되고 상기 호스트 장치로 전송되지 않는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2 항에 있어서,상기 가중치 데이터는 신경망(neural network) 시스템을 구성하는 복수의 레이어(layer)들에 포함되고 미리 학습된 복수의 가중치 파라미터들을 나타내며,상기 연산 결과 데이터는 상기 신경망 시스템에 의해 수행되는 곱셈 및 누적 연산의 결과를 나타내는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 스토리지 장치는,제1 동작 모드에서 상기 제1 입력 데이터를 저장하는 상기 데이터 저장 기능을 수행하고,제2 동작 모드에서 상기 제2 입력 데이터 및 상기 가중치 데이터에 기초하여 상기 인공 지능 연산을 수행하는상기 인공 지능 기능을 수행하는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,공개특허 10-2021-0060022-3-상기 제2 동작 모드는 상기 호스트 장치로부터 상기 스토리지 장치로 제공되는 모드 설정 신호에 기초하여 활성화되며,상기 호스트 장치는 상기 스토리지 장치와 상기 제1 입력 데이터, 상기 제2 입력 데이터 및 상기 연산 결과 데이터를 주고받기 위한 복수의 제1 핀들, 및 상기 복수의 제1 핀들과 구별되는 제2 핀을 포함하고,상기 스토리지 장치는 상기 호스트 장치와 상기 제1 입력 데이터, 상기 제2 입력 데이터 및 상기 연산 결과 데이터를 주고받기 위한 복수의 제3 핀들, 및 상기 복수의 제3 핀들과 구별되는 제4 핀을 포함하며,상기 모드 설정 신호는 상기 제2 핀 및 상기 제4 핀을 통하여 전송되는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 5 항에 있어서,상기 스토리지 장치 내의 미리 정해진 제1 어드레스 및 상기 제1 어드레스에 대응하는 제1 저장 공간을 상기 인공 지능 기능을 활성화시키기 위한 특수 기능 레지스터(Special Function Register; SFR) 영역으로 할당하고,상기 제2 동작 모드는 상기 호스트 장치로부터 상기 제1 어드레스 및 제1 설정 데이터가 제공되는 경우에 활성화되는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 5 항에 있어서,상기 제1 프로세서 및 상기 제1 비휘발성 메모리는 상기 제1 동작 모드에서 활성화되어 상기 데이터 저장 기능을 수행하고, 상기 제2 동작 모드에서 유휴(idle) 상태로 전환되는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 제2 프로세서 및 상기 제2 비휘발성 메모리는 상기 제1 동작 모드에서 상기 유휴 상태를 가지고 상기 제2동작 모드에서 활성화되어 상기 인공 지능 기능을 수행하며,상기 스토리지 장치는,상기 제1 동작 모드에서 상기 제2 동작 모드로 전환되는 경우에 상기 제2 프로세서 및 상기 제2 비휘발성 메모리를 활성화시키는 트리거부를 더 포함하는 것을 특징으로 하는 스토리지 시스템."}
{"patent_id": "10-2019-0147552", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "스토리지 장치의 동작을 제어하는 제1 프로세서;제1 입력 데이터가 수신되는 경우에 데이터 저장 기능을 수행하도록 상기 제1 입력 데이터를 저장하는 제1 비휘발성 메모리;상기 제1 비휘발성 메모리와 구별되고, 인공 지능(Artificial Intelligence; AI) 연산과 관련된 가중치 데이터를 저장하는 제2 비휘발성 메모리; 및상기 제1 프로세서와 구별되고, 제2 입력 데이터가 수신되는 경우에 인공 지능 기능을 수행하도록 상기 제2 비휘발성 메모리에 저장된 상기 가중치 데이터를 로드하고, 상기 제2 입력 데이터 및 상기 가중치 데이터를 기초로 상기 인공 지능 연산을 수행하여 연산 결과 데이터를 생성하며, 상기 연산 결과 데이터를 출력하는 제2 프로세서를 포함하는 스토리지 장치."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "스토리지 시스템은 호스트 장치 및 스토리지 장치를 포함한다. 호스트 장치는 데이터 저장 기능을 위한 제1 입력 데이터 및 인공 지능 기능을 위한 제2 입력 데이터를 제공한다. 스토리지 장치는 호스트 장치로부터 제1 입력 데 이터가 수신되는 경우에 제1 입력 데이터를 저장하고, 호스트 장치로부터 제2 입력 데이터가 수신되는 경우에 제 2 입력 데이터를 기초로 인공 지능 연산을 수행하여 연산 결과 데이터를 생성한다. 스토리지 장치는 제1 프로세 서, 제1 비휘발성 메모리, 제2 프로세서 및 제2 비휘발성 메모리를 포함한다. 제1 프로세서는 스토리지 장치의 동작을 제어한다. 제1 비휘발성 메모리는 제1 입력 데이터를 저장한다. 제2 프로세서는 인공 지능 연산을 수행하 고, 제1 프로세서와 구별된다. 제2 비휘발성 메모리는 인공 지능 연산과 관련된 가중치 데이터를 저장하고, 제1 비휘발성 메모리와 구별된다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 인공 지능 기능이 탑재된 스토리지 장치 및 상 기 스토리지 장치를 포함하는 스토리지 시스템에 관한 것이다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스토리지 시스템(storage system)은 호스트 장치(host device) 및 스토리지 장치(storage device)를 포함한다. 스토리지 장치는 메모리 컨트롤러와 메모리 장치를 포함하는 메모리 시스템 또는 메모리 장치만을 포함하여 구 현될 수 있다. 스토리지 시스템 내에서 호스트 장치와 스토리지 장치는 SATA(Serial ATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), UFS(Universal Flash Storage), eMMC(embedded MMC) 등과 같은 다양한 인터페이스 표준을 통해 서로 연결된다. 한편, 컴퓨터 과학에서 인공 지능(Artificial Intelligence; AI)이라는 용어는 학습 및 문제 해결 등과 같이 인 간이 인간의 마음과 관련이 있는 인지(cognitive) 기능을 모방한 기계(또는 컴퓨터)를 묘사하는 데 이용된다. 예를 들어, 인공 지능은 머신 러닝(machine learning), 신경망(Neural Network; NN) 또는 인공 신경망 (Artificial Neural Network; ANN)에 기반하여 구현될 수 있다. 인공 신경망이란 연결 선으로 연결된 많은 수의 인공 뉴런들을 사용하여 생물학적인 시스템의 계산 능력을 모방하는 소프트웨어나 하드웨어로 구현된 연산 모델 을 나타낸다. 인공 신경망에서는 생물학적인 뉴런의 기능을 단순화시킨 인공 뉴런을 사용하게 된다. 그리고 연 결 강도를 갖는 연결 선을 통해 상호 연결시켜 인간의 인지 작용이나 학습 과정을 수행하게 된다. 최근에는 인 공 지능 및/또는 인공 신경망을 이용한 다양한 데이터 처리에 대한 연구가 진행되고 있다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적은 인공 지능 기능을 탑재하여 동작 효율을 향상시키고 전력 소모를 감소시킬 수 있는 스토리 지 장치를 포함하는 스토리지 시스템을 제공하는 것이다. 본 발명의 다른 목적은 인공 지능 기능을 탑재하여 동작 효율을 향상시키고 전력 소모를 감소시킬 수 있는 스토 리지 장치를 제공하는 것이다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 시스템은 호스트 장치 및 스토리지 장치를 포함한다. 상기 호스트 장치는 데이터 저장 기능을 위한 제1 입력 데이터 및 인공 지능(Artificial Intelligence; AI) 기능을 위한 제2 입력 데이터를 제공한다. 상기 스토리지 장치는 상기 호스트 장치로부터 상 기 제1 입력 데이터가 수신되는 경우에 상기 제1 입력 데이터를 저장하고, 상기 호스트 장치로부터 상기 제2 입 력 데이터가 수신되는 경우에 상기 제2 입력 데이터를 기초로 인공 지능 연산을 수행하여 연산 결과 데이터를 생성한다. 상기 스토리지 장치는 제1 프로세서, 제1 비휘발성 메모리, 제2 프로세서 및 제2 비휘발성 메모리를 포함한다. 상기 제1 프로세서는 상기 스토리지 장치의 동작을 제어한다. 상기 제1 비휘발성 메모리는 상기 제1 입력 데이터를 저장한다. 상기 제2 프로세서는 상기 인공 지능 연산을 수행하고, 상기 제1 프로세서와 구별된다. 상기 제2 비휘발성 메모리는 상기 인공 지능 연산과 관련된 가중치 데이터를 저장하고, 상기 제1 비 휘발성 메모리와 구별된다. 상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는 제1 프로세서, 제1 비휘발성 메 모리, 제2 비휘발성 메모리 및 제2 프로세서를 포함한다. 상기 제1 프로세서는 상기 스토리지 장치의 동작을 제 어한다. 상기 제1 비휘발성 메모리는 제1 입력 데이터가 수신되는 경우에 데이터 저장 기능을 수행하도록 상기 제1 입력 데이터를 저장한다. 상기 제2 비휘발성 메모리는 상기 제1 비휘발성 메모리와 구별되고, 인공 지능 (Artificial Intelligence; AI) 연산과 관련된 가중치 데이터를 저장한다. 상기 제2 프로세서는 상기 제1 프로 세서와 구별되고, 제2 입력 데이터가 수신되는 경우에 인공 지능 기능을 수행하도록 상기 제2 비휘발성 메모리 에 저장된 상기 가중치 데이터를 로드하고, 상기 제2 입력 데이터 및 상기 가중치 데이터를 기초로 상기 인공 지능 연산을 수행하여 연산 결과 데이터를 생성하며, 상기 연산 결과 데이터를 출력한다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상기와 같은 본 발명의 실시예들에 따른 인공 지능 기능이 탑재된 스토리지 장치 및 스토리지 시스템에서는, 스 토리지 장치가 스토리지 장치의 동작을 제어하는 제1 프로세서와 별개로 인공 지능 기능 및 연산을 수행하는 제 2 프로세서를 추가적으로 포함할 수 있다. 스토리지 장치의 인공 지능 기능은 호스트 장치의 제어와 독립적으로수행되고 스토리지 장치에 의해 자체적으로 수행되며, 스토리지 장치는 인공 지능 연산의 대상인 제2 입력 데이 터만을 수신하고 인공 지능 연산의 결과인 연산 결과 데이터만을 출력할 수 있다. 따라서, 호스트 장치와 스토 리지 장치 사이의 데이터 트래픽이 감소할 수 있다. 또한, 제1 및 제2 프로세서들을 분리하고 이들에 의해 액세 스되는 비휘발성 메모리들을 분리함으로써, 전력 소모가 감소될 수 있다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일 한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 도 1은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다. 도 1을 참조하면, 스토리지 시스템은 호스트 장치 및 스토리지 장치를 포함한다. 호스트 장치는 스토리지 시스템의 전반적인 동작을 제어한다. 호스트 장치는 외부 인터페이스 (external interface, EXT I/F), 호스트 인터페이스(host interface, HOST I/F), 호스트 메모리 (host memory, HOST MEM), 신경 처리 장치(neural processing unit; NPU), 디지털 신호 프로세서 (digital signal processor; DSP), 중앙 처리 장치(central processing unit; CPU), 영상 신호 프로 세서(image signal processor; ISP) 및 그래픽 처리 장치(graphic processing unit; GPU)를 포함한 다. 외부 인터페이스는 스토리지 시스템의 외부와 데이터, 신호, 이벤트 등을 주고받을 수 있다. 예를 들 어, 외부 인터페이스는 키패드, 버튼, 마이크, 터치 스크린 등과 같은 하나 이상의 입력 장치, 및/또는 스 피커, 디스플레이 장치 등과 같은 하나 이상의 출력 장치를 포함할 수 있다. 호스트 인터페이스는 호스트 장치와 스토리지 장치 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스는 호스트 장치의 버스 포맷(bus format)에 기초하여 스토리지 장치와의 인터 페이싱을 제공할 수 있다. 일 실시예에서, 호스트 장치의 버스 포맷은 UFS(Universal Flash Storage) 또 는 NVMe(Non-Volatile Memory express)일 수 있다. 다른 실시예에서, 호스트 장치의 버스 포맷은 SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), USB(Universal Serial Bus), PCIe(Peripheral Component Interconnect express), ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA) 등일 수 있다. 신경 처리 장치, 디지털 신호 프로세서, 중앙 처리 장치, 영상 신호 프로세서 및 그래픽 처리 장치는 호스트 장치의 동작을 제어하고, 호스트 장치의 동작과 관련된 데이터를 처리할 수있다. 예를 들어, 중앙 처리 장치는 호스트 장치의 전반적인 동작을 제어하고, 운영 체제(operating system; OS)를 실행할 수 있다. 예를 들어, 상기 운영 체제는 파일 관리를 위한 파일 시스템(file system), 및 스토리지 장치를 포함하는 주변 기기를 상기 운영 체제 레벨에서 제어하기 위한 장치 드라이버(device driver)를 포함할 수 있다. 디지털 신호 프로세서는 디지털 신호를 처리할 수 있다. 영상 신호 프로세서 는 영상 신호를 처리할 수 있다. 그래픽 처리 장치는 그래픽 관련 데이터를 처리할 수 있다. 신경 처리 장치는 신경망(neural network) 시스템을 실행 및 구동하고 관련 데이터를 처리할 수 있다. 신 경 처리 장치 뿐만 아니라, 디지털 신호 프로세서, 중앙 처리 장치, 영상 신호 프로세서 및 그래픽 처리 장치 중 적어도 일부 또한 상기 신경망 시스템을 실행 및 구동하는데 이용될 수 있다. 이 에 따라, 신경 처리 장치, 디지털 신호 프로세서, 중앙 처리 장치, 영상 신호 프로세서 및 그래픽 처리 장치는 상기 신경망 시스템을 구동하기 위한 복수의 프로세싱 소자(processing element; PE) 들, 리소스(resource)들 또는 가속기(accelerator)들이라고 부를 수 있다. 호스트 메모리는 신경 처리 장치, 디지털 신호 프로세서, 중앙 처리 장치, 영상 신호 프로 세서 및 그래픽 처리 장치에 의해 실행 및 처리되는 명령어(instruction) 및 데이터를 저장할 수 있 다. 예를 들어, 호스트 메모리는 DRAM(Dynamic Random Access Memory) 등과 같은 휘발성 메모리를 포함할 수 있다. 일 실시예에서, 호스트 장치는 어플리케이션 프로세서(application processor; AP)일 수 있다. 예를 들어, 호스트 장치는 시스템 온 칩(system-on-chip; SoC)의 형태로 구현될 수 있다. 스토리지 장치는 호스트 장치에 의해 액세스된다. 스토리지 장치는 스토리지 컨트롤러 및 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d)을 포함한다. 스토리지 컨트롤러는 스토리지 장치의 동작을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러는 호스트 장치로부터 수신되는 커맨드, 어드레스 및 데이터에 기초하여 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d)의 동작을 제어할 수 있다. 스토리지 컨트롤러의 구조에 대해서는 도 2를 참조하여 후술 하도록 한다. 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d)은 복수의 데이터들을 저장할 수 있다. 예를 들어, 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d)은 메타 데이터들 및 그 밖의 사용자 데이터들을 저장할 수 있다. 일 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d) 각각은 NAND 플래시 메모리(flash memor y)를 포함할 수 있다. 다른 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d) 각각은 EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사 한 메모리를 포함할 수 있다. 일 실시예에서, 스토리지 장치는 UFS(Universal Flash Storage), MMC(Multi Media Card) 또는 eMMC(embedded MMC)일 수 있다. 다른 실시예에서, 스토리지 장치는 SSD(Solid State Drive), SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(memory stick), 칩 카드(chip card), USB(Universal Serial Bus) 카드, 스마트 카드(smart card), CF(Compact Flash) 카드 또는 이와 유사한 형태로 구현될 수 있다. 일 실시예에서, 스토리지 장치는 SATA 버스, SCSI 버스, NVMe 버스, SAS 버스, UFS, eMMC 등의 버스를 포 함하는 블록 액세서블 인터페이스(block accessible interface)를 통해 호스트 장치와 연결되고, 호스트 장치에 의해 상기 블록 액세서블 인터페이스를 통하여 블록 단위로 액세스될 수 있다. 일 실시예에서, 스토리지 시스템은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(Personal Computer), 노트북(laptop computer), PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 카메라(digital camera), 캠코더(camcorder), 휴대용 게임 콘솔(portable game console), 음악 재생기(music player), 동영상 재생기(video player), 네비게이션(navigation) 기기, 웨어러블 (wearable) 기기, IoT(Internet of Things) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등의 임의의 모바일 시스템일 수 있다. 다른 실시예에서, 스토리지 시스템은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 디지털 TV(digital television), 셋-탑 박스(set-top box) 등의 임의의 컴퓨팅 시스템일 수 있 다. 본 발명의 실시예들에 따른 스토리지 장치는 인공 지능(Artificial Intelligence; AI) 기능이 탑재된다. 다시 말하면, 스토리지 장치는 데이터 저장 기능을 수행하는 저장 매체(storage medium)로 동작하면서, 신 경망 시스템을 실행하여 인공 지능 기능을 수행하는 연산 장치로 동작할 수 있다. 구체적으로, 스토리지 장치는 제1 동작 모드 및 제2 동작 모드 중 하나로 동작한다. 상기 제1 동작 모드에 서, 스토리지 장치는 호스트 장치로부터 수신된 제1 입력 데이터(UDAT)를 저장하는 기입 동작, 저장 되어 있는 데이터를 호스트 장치로 출력하는 독출 동작 등과 같은 상기 데이터 저장 기능을 수행할 수 있 다. 상기 제2 동작 모드에서, 스토리지 장치는 호스트 장치로부터 수신된 제2 입력 데이터(IDAT)를 기초로 인공 지능 연산을 수행하여 연산 결과 데이터(RDAT)를 생성하고, 연산 결과 데이터(RDAT)를 호스트 장치 로 출력하는 상기 인공 지능 기능을 수행할 수 있다. 도 1에서는 데이터만이 전송되는 것으로 도시하였으 나, 실제로는 이에 대응하는 커맨드, 어드레스 등이 함께 전송될 수 있다. 스토리지 컨트롤러는 제1 프로세서 및 제2 프로세서를 포함한다. 제1 프로세서는 스토리지 장치의 전반적인 동작을 제어하고, 상기 제1 동작 모드에서 상기 데이터 저장 기능의 수행을 제어할 수 있 다. 제2 프로세서는 상기 제2 동작 모드에서 상기 인공 지능 기능 및 연산의 수행을 제어할 수 있다. 도 1 의 예에서, 제1 프로세서 및 제2 프로세서는 하나의 칩으로 구현될 수 있다. 복수의 비휘발성 메모리들(320a, 320b, 320c, 320d)은 제1 비휘발성 메모리 및 제2 비휘발성 메모리로 구분될 수 있다. 상기 제1 비휘발성 메모리는 제1 프로세서에 의해 액세스되고, 상기 데이터 저장 기능을 수행하 도록 할당될 수 있다. 상기 제2 비휘발성 메모리는 제2 프로세서에 의해 액세스되고, 상기 인공 지능 기능 을 수행하도록 할당될 수 있다. 예를 들어, 도 4 등을 참조하여 후술하는 것처럼, 상기 제1 비휘발성 메모리는 제1 입력 데이터(UDAT)를 저장하고, 상기 제2 비휘발성 메모리는 상기 인공 지능 연산과 관련된 가중치 데이터 를 저장할 수 있다. 실시예에 따라서, 상기 제1 비휘발성 메모리 및 상기 제2 비휘발성 메모리는 하나의 칩으로 구현될 수도 있고 분리된 칩으로 구현될 수도 있다. 한편, 상기 제1 비휘발성 메모리가 제1 프로세서에 의해서만 액세스되고 상기 제2 비휘발성 메모리가 제2 프로세서에 의해서만 액세스되는 경우에, 복수의 비휘발성 메모리들 (320a, 320b, 320c, 320d)은 제1 프로세서 및 제2 프로세서 모두에 의해 액세스될 수 있는 제3 비휘 발성 메모리를 더 포함할 수 있다. 스토리지 장치의 상기 인공 지능 기능은 호스트 장치의 제어와 독립적으로 수행되며, 스토리지 장치 에 의해 자체적으로 수행된다. 예를 들어, 스토리지 장치에서 내부적으로 실행되는 신경망 시스템은 호스트 장치에서 실행되는 신경망 시스템과 별개로 구현/구동되며, 호스트 장치의 제어와 무관하게 상기 인공 지능 기능을 수행할 수 있다. 스토리지 장치에서 내부적으로 실행되는 신경망 시스템과 호스트 장치에서 실행되는 신경망 시스템은 동일한 타입일 수도 있고 서로 다른 타입일 수도 있다. 종래의 스토리지 장치는 인공 지능 기능이 탑재되지 않았으며, 호스트 장치에 포함되는 리소스들 또는 가속기들 을 이용하여 인공 지능 기능을 수행하였다. 다만, 상대적으로 적은 양의 연산을 포함하는 인공 지능 기능을 수 행하는 경우에는 호스트 장치에서 인공 지능 기능을 수행하는 것이 비효율적일 수 있는데, 이는 호스트 장치에 포함되는 상대적으로 큰 리소스를 이용하여 상대적으로 적은 양의 연산을 수행하면 전력 소모가 커지고 연산량 에 비해 호스트 장치와 스토리지 장치 사이의 데이터 트래픽(traffic)이 과도하여 보틀넥(bottleneck) 현상이 일어나기 때문이다. 본 발명의 실시예들에 따른 스토리지 장치는 인공 지능 기능이 탑재되며, 이에 따라 스토리지 장치의 동작을 제어하는 제1 프로세서와 별개로 인공 지능 기능 및 연산을 수행하는 제2 프로세서를 추가적 으로 포함할 수 있다. 스토리지 장치의 인공 지능 기능은 호스트 장치의 제어와 독립적으로 수행되고 스토리지 장치에 의해 자체적으로 수행되며, 스토리지 장치는 인공 지능 연산의 대상인 제2 입력 데 이터(IDAT)만을 수신하고 인공 지능 연산의 결과인 연산 결과 데이터(RDAT)만을 출력할 수 있다. 따라서, 호스 트 장치와 스토리지 장치 사이의 데이터 트래픽이 감소할 수 있다. 또한, 제1 및 제2 프로세서들 (312, 314)을 분리하고 이들에 의해 액세스되는 비휘발성 메모리들을 분리함으로써, 전력 소모가 감소될 수 있 다. 도 2는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이 다. 도 2를 참조하면, 스토리지 컨트롤러는 제1 프로세서, 제2 프로세서, 버퍼 메모리, 호스트 인터페이스, ECC(Error Correction Code) 블록 및 메모리 인터페이스를 포함할 수 있다. 제1 프로세서는 호스트 장치(도 1의 200)로부터 호스트 인터페이스를 통하여 수신된 커맨드에 응답하 여 스토리지 컨트롤러의 동작을 제어할 수 있다. 예를 들어, 제1 프로세서는 스토리지 장치(도 1의 300)를 구동하기 위한 펌웨어(Firmware)를 채용하여 각각의 구성들을 제어할 수 있다. 제1 프로세서는 상기 데이터 저장 기능의 수행을 제어하고, 제2 프로세서는 상기 인공 지능 기능 및 연산의 수행을 제어할 수 있다. 제1 프로세서 및 제2 프로세서는 각각 도 1의 제1 프로세서 및 제2 프로세서와 실질적으로 동일할 수 있다. 예를 들어, 제1 프로세서는 중앙 처리 장치이고, 제2 프 로세서는 신경 처리 장치일 수 있다. 일 실시예에서, 스토리지 컨트롤러에 포함되는 제2 프로세서(즉, 신경 처리 장치)는 호스트 장치 에 포함되는 신경 처리 장치(도 1의 240)보다 작을 수 있다. 예를 들어, 제2 프로세서는 신경 처리 장치보다 데이터 처리량, 연산량, 전력 소모량 등이 적을 수 있다. 버퍼 메모리는 제1 프로세서 및 제2 프로세서에 의해 실행 및 처리되는 명령어 및 데이터를 저 장할 수 있다. 예를 들어, 버퍼 메모리는 SRAM(Static Random Access Memory), 캐시(cache) 메모리 등과 같은 상대적으로 작은 용량 및 빠른 속도를 가지는 휘발성 메모리로 구현될 수 있다. 에러 정정을 위한 ECC 블록은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화 된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다. 호스트 인터페이스는 호스트 장치와 스토리지 장치 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스는 호스트 장치의 버스 포맷에 대응하여 스토리지 장치와의 인터페이싱을 제 공할 수 있다. 호스트 인터페이스의 버스 포맷은 호스트 인터페이스(도 1의 220)의 버스 포맷과 실질적으 로 동일할 수 있다. 메모리 인터페이스는 비휘발성 메모리들(도 1의 320a, 320b, 320c, 320d)과 데이터를 교환할 수 있다. 메 모리 인터페이스는 데이터를 비휘발성 메모리들(320a, 320b, 320c, 320d)에 전송할 수 있고, 비휘발성 메 모리들(320a, 320b, 320c, 320d)로부터 독출된 데이터를 수신할 수 있다. 일 실시예에서, 메모리 인터페이스 는 비휘발성 메모리들(320a, 320b, 320c, 320d)과 하나의 채널을 통하여 연결될 수 있다. 다른 실시예에서, 메모리 인터페이스는 비휘발성 메모리들(320a, 320b, 320c, 320d)과 2 이상의 채널들을 통하 여 연결될 수 있다. 도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다. 도 3을 참조하면, 비휘발성 메모리는 메모리 셀 어레이, 로우 디코더, 페이지 버퍼 회로, 데이터 입출력 회로, 전압 발생기 및 제어 회로를 포함한다. 메모리 셀 어레이는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인 들(GSL)을 통해 로우 디코더와 연결된다. 또한, 메모리 셀 어레이는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로와 연결된다. 메모리 셀 어레이는 복수의 워드 라인들(WL) 및 복수의 비트 라인들 (BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이는 각각 메모리 셀들을 포함하는 복수의 메모리 블록들(BLK1, BLK2, ..., BLKz)로 구분될 수 있다. 또한, 복수의 메모리 블록들(BLK1, BLK2, ..., BLKz) 각각은 복수의 페이지들로 구분될 수 있다. 실시예에 따라서, 메모리 셀 어레이는 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 형성될 수 있다. 수직형(또는 3차원) 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다. 제어 회로는 외부(예를 들어, 도 1의 호스트 장치 및/또는 스토리지 컨트롤러)로부터 커맨드 (CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 비휘발성 메모리의 소거루프, 프로그램 루프 및 독출 동작을 제어한다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함하고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포함할 수 있다. 예를 들어, 제어 회로는 커맨드(CMD)에 기초하여 전압 발생기를 제어하기 위한 제어 신호들(CON) 및 페이지 버퍼 회로를 제어하기 위한 제어 신호들(PBC)을 발생하고, 어드레스(ADDR)에 기초하여 로우 어드레 스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 발생할 수 있다. 제어 회로는 로우 어드레스(R_ADDR)를 로우 디코 더에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로에 제공할 수 있다. 로우 디코더는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들 (GSL)을 통해 메모리 셀 어레이와 연결된다. 예를 들어, 소거/프로그램/독출 동작 시에, 로우 디코더는 로우 어드레스(R_ADDR)에 응답하여, 복수의 워 드 라인들(WL) 중 적어도 하나를 선택 워드 라인으로 결정하고, 복수의 워드 라인들(WL) 중에서 상기 선택 워드 라인을 제외한 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다. 또한, 소거/프로그램/독출 동작 시에, 로우 디코더는 로우 어드레스(R_ADDR)에 응답하여, 복수의 스트링 선택 라인들(SSL) 중 적어도 하나를 선택 스트링 선택 라인으로 결정하고, 나머지 스트링 선택 라인들을 비선택 스트링 선택 라인들로 결정할 수 있다. 또한, 소거/프로그램/독출 동작 시에, 로우 디코더는 로우 어드레스(R_ADDR)에 응답하여, 복수의 접지 선 택 라인들(GSL) 중 적어도 하나를 선택 접지 선택 라인으로 결정하고, 나머지 접지 선택 라인들을 비선택 접지 선택 라인들로 결정할 수 있다. 전압 발생기는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 비휘발성 메모리 장치의 동작에 필요 한 전압들(VS)을 발생할 수 있다. 전압들(VS)은 로우 디코더를 통해 복수의 스트링 선택 라인들(SSL), 복 수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)에 인가될 수 있다. 또한, 전압 발생기는 전원 전 압(PWR) 및 제어 신호들(CON)에 기초하여 소거 동작에 필요한 소거 전압(VERS)을 발생할 수 있다. 소거 전압 (VERS)은 메모리 셀 어레이에 직접 인가되거나 비트 라인(BL)을 통해 인가될 수 있다. 예를 들어, 소거 동작 시에, 전압 발생기는 하나의 메모리 블록의 공통 소스 라인 및/또는 비트 라인(BL) 에 소거 전압(VERS)을 인가하고, 로우 디코더를 통해 하나의 메모리 블록의 모든 워드 라인들 또는 일부의 서브 블록에 해당하는 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시에, 전압 발생기는 하나의 메모리 블록의 모든 워드 라인들에 소거 검증 전압을 인가하거나 워드 라인 단위로 소거 검증 전압을 인가할 수 있다. 예를 들어, 프로그램 동작 시에, 전압 발생기는 로우 디코더를 통해 상기 선택 워드 라인에 프로그램 전압을 인가하고, 상기 비선택 워드 라인들에는 프로그램 금지 전압을 인가할 수 있다. 프로그램 검증 동작 시 에, 전압 발생기는 로우 디코더를 통해 상기 선택 워드 라인에 프로그램 검증 전압을 인가하고, 상기 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다. 또한, 노멀 독출 동작 시에, 전압 발생기는 로우 디코더를 통해 상기 선택 워드 라인에 독출 전압을 인가하고, 상기 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버리 독출 동작 시 에, 전압 발생기는 로우 디코더를 통해 상기 선택 워드 라인에 인접한 워드 라인에 독출 전압을 인가 하고, 상기 선택 워드 라인에는 리커버리 독출 전압을 인가할 수 있다. 페이지 버퍼 회로는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이와 연결될 수 있다. 페이지 버 퍼 회로는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에서, 하나의 페이지 버퍼에 하나의 비트 라 인이 연결될 수 있다. 다른 실시예에서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다. 페이지 버퍼 회로는 메모리 셀 어레이에 프로그램 될 기입 데이터(DAT)를 저장하거나 혹은 메모리 셀 어레이로부터 감지된 독출 데이터(DAT)를 저장할 수 있다. 즉, 페이지 버퍼 회로는 비휘발성 메모리 장치의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 데이터 입출력 회로는 데이터 라인들(DL)을 통해 페이지 버퍼 회로와 연결될 수 있다. 데이터 입출력 회로는 컬럼 어드레스(C_ADDR)에 응답하여, 기입 데이터(DAT)를 페이지 버퍼 회로를 거쳐서 메모리 셀 어레이에 제공하거나 혹은 메모리 셀 어레이로부터 페이지 버퍼 회로를 거쳐서 출력되는 독출 데이터(DAT)를 외부에 제공할 수 있다. 도 4, 5a, 5b 및 5c는 도 1의 스토리지 시스템의 동작을 설명하기 위한 도면들이다. 도 4는 상기 제1 동작 모드 에서의 동작을 나타내고, 도 5a, 5b 및 5c는 상기 제2 동작 모드에서의 동작을 나타낸다. 편의상, 스토리지 장 치의 구성요소들 중 동작 관련성이 적은 구성요소는 생략되었다. 도 4를 참조하면, 호스트 장치는 도 1의 호스트 장치와 실질적으로 동일할 수 있다. 스토리지 장치 (300a)는 호스트 인터페이스, 제1 프로세서, 제1 메모리 인터페이스, 제1 비휘발성 메모리 , 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리를 포함할 수 있다. 호스트 인터페이스, 제1 프로세서 및 제2 프로세서는 각각 도 2의 호스트 인터페이스, 제1 프로세서 및 제2 프로세서와 실질적으로 동일할 수 있다. 제1 및 제2 메모리 인터페이스들(462, 46 4)은 도 2의 메모리 인터페이스에 포함될 수 있다. 제1 및 제2 비휘발성 메모리들(322, 324)은 도 1의 복 수의 비휘발성 메모리들(320a, 320b, 320c, 320d)에 포함될 수 있다. 호스트 인터페이스는 제1 클럭/파워 도메인(DM1)에 포함되고, 제1 프로세서, 제1 메모리 인터페이스 및 제1 비휘발성 메모리는 제1 클럭/파워 도메인(DM1)과 다른 제2 클럭/파워 도메인(DM2)에 포함되며, 제2 프로세서, 제2 메모리 인터페 이스 및 제2 비휘발성 메모리는 제1 및 제2 클럭/파워 도메인들(DM1, DM2)과 다른 제3 클럭/파워 도 메인(DM3)에 포함될 수 있다. 상기 제1 동작 모드에서, 호스트 장치의 호스트 인터페이스로부터 제1 입력 데이터(UDAT)가 제공되며, 스토리지 장치(300a)는 제1 입력 데이터(UDAT)를 수신할 수 있다. 예를 들어, 제1 입력 데이터(UDA T)는 신경 처리 장치, 디지털 신호 프로세서, 중앙 처리 장치, 영상 신호 프로세서 및 그 래픽 처리 장치 중 적어도 하나에 의해 처리된 임의의 사용자 데이터일 수 있다. 스토리지 장치(300a)는 제1 입력 데이터(UDAT)에 대한 데이터 저장 기능을 수행할 수 있다. 예를 들어, 제1 입 력 데이터(UDAT)는 호스트 인터페이스, 제1 메모리 인터페이스를 거쳐 제1 비휘발성 메모리에 전송되어 저장될 수 있다. 기입 동작에 기초하여 상기 데이터 저장 기능을 설명하였으나, 본 발명은 이에 한정 되지 않으며, 제1 비휘발성 메모리에 저장되어 있는 데이터(UDAT)를 호스트 장치에 제공하는 독출 동 작을 수행할 수도 있다. 도 4의 상기 제1 동작 모드에서, 호스트 인터페이스, 제1 및 제2 프로세서들(410, 420), 제1 및 제2 메모 리 인터페이스들(462, 464) 및 제1 및 제2 비휘발성 메모리들(322, 324)은 모두 활성화 상태를 가질 수 있다. 다만 본 발명은 이에 한정되지 않으며, 도 7을 참조하여 후술하는 것처럼 상기 제1 동작 모드에서 제2 프로세서 , 제2 메모리 인터페이스 및 제2 비휘발성 메모리는 유휴(idle) 상태를 가질 수도 있다. 도 5a를 참조하면, 상기 제2 동작 모드에서, 호스트 장치의 외부 인터페이스 및 호스트 인터페이스 로부터 제2 입력 데이터(IDAT)가 제공되며, 스토리지 장치(300a)는 제2 입력 데이터(IDAT)를 수신할 수 있 다. 예를 들어, 제2 입력 데이터(IDAT)는 인공 지능 연산의 대상인 임의의 추론 데이터일 수 있다. 예를 들어, 인공 지능 기능이 음성 인식인 경우에, 제2 입력 데이터(IDAT)는 외부 인터페이스에 포함되는 마이크로부 터 수신되는 음성 데이터일 수 있다. 또한, 인공 지능 기능이 영상 인식인 경우에, 제2 입력 데이터(IDAT)는 외 부 인터페이스에 포함되는 카메라로부터 수신되는 영상 데이터일 수 있다. 제2 입력 데이터(IDAT)는 호스 트 인터페이스를 거쳐 제2 프로세서에 전송될 수 있다. 상기 제2 동작 모드에서, 호스트 인터페이스, 제2 프로세서, 제2 메모리 인터페이스 및 제2 비 휘발성 메모리는 활성화 상태를 가지며, 제1 프로세서, 제1 메모리 인터페이스 및 제1 비휘발성 메모리는 상기 활성화 상태에서 유휴 상태(또는 슬립, 절전, 파워 다운 상태)로 전환될 수 있다. 도 5a 및 이후의 도면에서, 상기 유휴 상태를 가지는 구성요소들을 빗금 표시하였다. 제1 프로세서, 제1 메모리 인 터페이스 및 제1 비휘발성 메모리만이 상기 유휴 상태로 전환되도록 제1 프로세서, 제1 메모리 인터페이스 및 제1 비휘발성 메모리만을 별개의 클럭/파워 도메인(DM2)에 포함되도록 구현하였으며, 이에 따라 상기 제2 동작 모드에서 전력 소모가 감소될 수 있다. 도 5b를 참조하면, 상기 제2 동작 모드에서, 제2 프로세서는 제2 비휘발성 메모리에 저장된 가중치 데이터(WDAT)를 로드할 수 있다. 가중치 데이터(WDAT)는 제2 메모리 인터페이스를 거쳐 제2 프로세서(42 0)에 전송될 수 있다. 예를 들어, 가중치 데이터(WDAT)는 신경망 시스템을 구성하는 복수의 레이어(layer)들에 포함되고 미리 학습된 복수의 가중치 파라미터들을 나타낼 수 있다. 가중치 데이터(WDAT)는 상기 신경망 시스템 에 적합하도록 미리 학습되어 제2 비휘발성 메모리에 미리 저장되어 있을 수 있다.일 실시예에서, 가중치 데이터(WDAT)는 제2 비휘발성 메모리 내에 연속적으로 저장되어 있을 수 있다. 이 경우, 제2 프로세서는 가중치 데이터(WDAT)가 저장된 시작 위치(예를 들어, 시작 어드레스) 및 가중치 데 이터(WDAT)의 크기만을 이용하여 FTL(Flash Translation Layer) 동작 없이 가중치 데이터(WDAT)를 바로 로드할 수 있다. 일 실시예에서, 상기 신경망 시스템은 인공 신경망(Artificial Neural Network; ANN) 시스템, 컨볼루션 신경망 (Convolutional Neural Network; CNN) 시스템, 회귀 신경망(Recurrent Neural Network; RNN), 심층 신경망 (Deep Neural Network; DNN) 시스템 중 적어도 하나를 포함할 수 있다. 상기 신경망 시스템에 대해서는 도 6a, 6b 및 6c를 참조하여 후술하도록 한다. 도 5c를 참조하면, 상기 제2 동작 모드에서, 제2 프로세서는 도 5a에서 수신된 제2 입력 데이터(IDAT) 및 도 5b에서 로드된 가중치 데이터(WDAT)를 기초로 상기 인공 지능 연산을 수행하여 연산 결과 데이터(RDAT)를 생 성하며, 연산 결과 데이터(RDAT)를 호스트 장치로 전송할 수 있다. 연산 결과 데이터(RDAT)는 호스트 인터 페이스를 거쳐 호스트 장치에 전송될 수 있다. 예를 들어, 연산 결과 데이터(RDAT)는 상기 신경망 시 스템에 의해 수행되는 곱셈 및 누적(multiplication-accumulation, MAC) 연산의 결과를 나타낼 수 있다. 도 5a, 5b 및 5c를 참조하여 상술한 것처럼, 제2 프로세서는 스토리지 장치(300a) 내에서 자체적/독립적으 로 상기 인공 지능 기능을 수행하며, 이 때 가중치 데이터(WDAT)는 스토리지 장치(300a) 내부에서만 사용되고 호스트 장치로는 전송되지 않을 수 있다. 다시 말하면, 스토리지 장치(300a)는 상기 인공 지능 연산의 대 상 및 결과인 제2 입력 데이터(IDAT) 및 연산 결과 데이터(RDAT)만을 호스트 장치와 주고받을 수 있다. 일 반적으로 가중치 데이터(WDAT)의 크기가 제2 입력 데이터(IDAT) 및 연산 결과 데이터(RDAT)의 크기보다 매우 크 므로, 본 발명의 실시예들에 따라 인공 지능 기능을 스토리지 장치(300a) 내에 구현하는 경우에 호스트 장치 와 스토리지 장치(300a) 사이의 데이터 트래픽이 감소하며, 이에 따라 호스트 장치의 연산량 및 호스 트 메모리의 사용량 또한 감소할 수 있다. 도 6a, 6b 및 6c는 본 발명의 실시예들에 따른 스토리지 장치에 탑재되는 인공 지능 기능에 의해 구동되는 네트 워크 구조의 예를 설명하기 위한 도면들이다. 도 6a를 참조하면, 일반적인 인공 신경망의 네트워크 구조는 입력 레이어(IL), 복수의 히든 레이어들(HL1, HL2, ..., HLn) 및 출력 레이어(OL)를 포함할 수 있다. 입력 레이어(IL)는 i(i는 자연수)개의 입력 노드들(x1, x2, ..., xi)을 포함할 수 있고, 길이가 i인 벡터 입력 데이터(IDAT)가 각 입력 노드에 입력될 수 있다. 복수의 히든 레이어들(HL1, HL2, ..., HLn)은 n(n은 자연수)개의 히든 레이어들을 포함하며, 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m, h2 1, h2 2, h2 3, ..., h2 m, hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 예를 들어, 히든 레이어 (HL1)는 m(m은 자연수)개의 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m)을 포함할 수 있고, 히든 레이어(HL2)는 m개의 히든 노드들(h2 1, h2 2, h2 3, ..., h2 m)을 포함할 수 있으며, 히든 레이어(HLn)는 m개의 히든 노드들(hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 출력 레이어(OL)는 분류할 클래스에 대응하는 j(j는 자연수)개의 출력 노드들(y1, y2, ..., yj)을 포함할 수 있 고, 입력 데이터(IDAT)에 대하여 각 클래스 별로 결과(예를 들어, 점수 또는 class score)를 출력할 수 있다. 출력 레이어는 fully connected 레이어라고 부를 수 있으며, 예를 들어 입력 데이터(IDAT)가 자동차에 대 응할 확률을 수치로 나타낼 수 있다. 도 6a에 도시된 네트워크 구조는, 두 개의 노드들 사이에 직선으로 도시된 노드들 간의 연결(branch)과, 도시되 지는 않았지만 각 연결에서 사용되는 가중치(weight)를 포함할 수 있다. 이 때, 하나의 레이어 내의 노드들 간 에는 연결이 되지 않을 수 있고, 서로 다른 레이어들에 포함되는 노드들은 완전하게 혹은 부분적으로 연결될 수 있다. 도 6a의 각 노드(예를 들어, h1 1)는 이전 노드(예를 들어, x1)의 출력을 입력 받아 연산할 수 있고, 연산 결과를 이후 노드(예를 들어, h2 1)에 출력할 수 있다. 이 때, 각 노드는 입력된 값을 특정 함수, 예를 들어 비선형 함수 에 적용하여 출력할 값을 연산할 수 있다. 일반적으로 신경망의 네트워크 구조는 미리 결정되어 있으며, 노드들 간의 연결에 따른 가중치들은 이미 어떤 클래스에 속할지 정답이 알려진 데이터를 이용하여 적절한 값을 산정하게 된다. 이와 같이 이미 정답이 알려진 데이터들을 '학습 데이터'라고 하고, 가중치를 결정하는 과정을 '학습'이라고 한다. 또한, 독립적으로 학습이 가능한 구조와 가중치의 묶음을 '모델'이라고 가정하고, 가중치가 결정된 모델이 입력 데이터가 어느 클래스에 속할지를 예측하여 그 예측값을 출력하는 것을 '테스트' 과정이라고 한다. 한편, 도 6a에 도시된 일반적인 신경망은 각 노드(예를 들어, h1 1)가 앞쪽 레이어(previous layer)(예를 들어, IL)의 모든 노드들(예를 들어, x1, x2, ..., xi)과 연결되어 있어, 입력 데이터(IDAT)가 영상(또는 음성)인 경우 에 영상의 크기가 증가할수록 필요한 가중치의 개수가 기하급수적으로 증가하며, 따라서 영상을 다루기에 적절 하지 않을 수 있다. 이에 따라, 신경망에 필터 기술을 병합하여, 신경망이 2차원 영상을 잘 습득할 수 있도록 구현된 컨볼루션(convolutional) 신경망이 연구되고 있다. 도 6b를 참조하면, 컨볼루션 신경망의 네트워크 구조는 복수의 레이어들(CONV1, RELU1, CONV2, RELU2, POOL1, CONV3, RELU3, CONV4, RELU4, POOL2, CONV5, RELU5, CONV6, RELU6, POOL3, FC)을 포함할 수 있다. 일반적인 신경망과 다르게, 컨볼루션 신경망의 각 레이어는 가로(또는 폭, width), 세로(또는 높이, height), 깊이(depth)의 3개의 차원을 가질 수 있다. 이에 따라, 각 레이어에 입력되는 데이터 또한 가로, 세로, 깊이의 3개의 차원을 가지는 볼륨 데이터일 수 있다. 예를 들어, 도 3b에서 입력 영상이 가로 32, 세로 32의 크기를 가 지고 세 개의 컬러 채널(R, G, B)을 가지는 경우에, 상기 입력 영상에 대응하는 입력 데이터(IDAT)는 32*32*3의 크기를 가질 수 있다. 도 6b의 입력 데이터(IDAT)는 입력 볼륨 데이터 또는 입력 액티베이션 볼륨(activation volume)이라 부를 수 있다. 컨볼루션 레이어들(CONV1, CONV2, CONV3, CONV4, CONV5, CONV6)은 입력에 대한 컨볼루션 연산을 수행할 수 있 다. 영상 처리에서 컨볼루션이란 가중치를 갖는 마스크를 이용하여 데이터를 처리하는 것을 의미할 수 있으며, 입력 값과 마스크의 가중치를 곱한 후에 그 합을 출력 값으로 정하는 것을 나타낼 수 있다. 이 때, 마스크를 필 터(filter), 윈도우(window) 또는 커널(kernel)이라고 부를 수 있다. 구체적으로, 각 컨볼루션 레이어의 파라미터들은 일련의 학습 가능한 필터들로 이루어져 있을 수 있다. 각 필터 는 가로/세로 차원으로는 각 레이어의 전체 크기보다 작지만 깊이 차원으로는 각 레이어의 전체 깊이를 아우를 수 있다. 예를 들어, 각 필터를 입력 볼륨의 가로/세로 차원으로 슬라이딩(정확히는 convolve) 시키며 필터와 입력의 요소들 사이의 내적 연산(dot product)을 수행하여 2차원의 액티베이션 맵(activation map)을 생성할 수 있고, 이러한 액티베이션 맵을 깊이 차원을 따라 쌓아서 출력 볼륨을 생성할 수 있다. 예를 들어, 컨볼루션 레 이어(CONV1)가 32*32*3의 크기의 입력 볼륨 데이터(IDAT)에 네 개의 필터들을 제로 패딩(zero-padding)과 함께 적용하면, 컨볼루션 레이어(CONV1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 깊이 증가). RELU 레이어들(RELU1, RELU2, RELU3, RELU4, RELU5, RELU6)은 입력에 대한 정정 선형 유닛 연산을 수행할 수 있다. 예를 들어, 정정 선형 유닛 연산은 max(0, x)와 같이 음수에 대해서만 0으로 처리하는 함수를 나타낼 수 있다. 예를 들어, RELU 레이어(RELU1)가 컨볼루션 레이어(CONV1)로부터 제공된 32*32*12의 크기의 입력 볼륨에 정정 선형 유닛 연산을 수행하면, RELU 레이어(RELU1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 볼 륨 유지). 풀링 레이어들(POOL1, POOL2, POOL3)은 입력 볼륨의 가로/세로 차원에 대해 다운 샘플링을 수행할 수 있다. 예 를 들어, 2*2 필터를 적용하는 경우에 2*2 영역의 네 개의 입력들을 하나의 출력으로 변환할 수 있다. 구체적으 로, 2*2 최대 값 풀링과 같이 2*2 영역의 네 개의 입력들 중 최대 값을 선택하거나, 2*2 평균 값 풀링과 같이 2*2 영역의 네 개의 입력들의 평균 값을 연산할 수 있다. 예를 들어, 풀링 레이어(POOL1)가 32*32*12의 크기의 입력 볼륨에 2*2 필터를 적용하면, 풀링 레이어(POOL1)의 출력 볼륨은 16*16*12의 크기를 가질 수 있다 (즉, 가 로/세로 감소, 깊이 유지, 볼륨 감소). 일반적으로 컨볼루션 신경망에서는 하나의 컨볼루션 레이어(예를 들어, CONV1)와 하나의 RELU 레이어(예를 들어, RELU1)가 한 쌍을 형성할 수 있고, 컨볼루션/RELU 레이어들의 쌍이 반복 배치될 수 있으며, 컨볼루션 /RELU 레이어들의 쌍이 반복 배치되는 중간 중간에 풀링 레이어를 삽입함으로써, 영상을 줄여나가면서 영상의특징을 추출할 수 있다. 출력 레이어 또는 fully connected 레이어(FC)는 입력 볼륨 데이터(IDAT)에 대하여 각 클래스 별로 결과를 출력 할 수 있다. 예를 들어, 컨볼루션 및 서브 샘플링을 반복 수행함에 따라 2차원 영상에 대응하는 입력 볼륨 데이 터(IDAT)가 1차원 행렬(또는 벡터)로 변환될 수 있다. 예를 들어, fully connected 레이어(FC)는 입력 볼륨 데 이터(IDAT)가 자동차(CAR), 트럭(TRUCK), 비행기(AIRPLANE), 배(SHIP), 말(HORSE)에 대응할 확률을 수치로 나 타낼 수 있다. 한편, 도시하지는 않았으나, 컨볼루션 신경망에 포함되는 레이어들의 종류 및 개수는 실시예에 따라서 다양하게 변경될 수 있다. 또한, 도시하지는 않았으나, 실시예에 따라서 컨볼루션 신경망은 예측된 결과인 점수(score) 값을 확률 값으로 변환하는 Softmax 레이어, 바이어스(bias)를 추가하는 Bias add 레이어 등을 더 포함할 수 있 다. 도 6c를 참조하면, 회귀 신경망의 네트워크 구조는 도 6c의 좌측에 도시된 특정 노드(N) 또는 셀을 이용한 반복 구조를 포함할 수 있다. 도 6c의 우측에 도시된 구조는 좌측에 도시된 회귀 신경망의 반복적인 연결이 펼쳐진(UNFOLD) 것을 나타내며, 회귀 신경망을 \"펼친다\"는 것은 네트워크를 모든 노드들(NA, NB, NC)을 포함하는 전체 시퀀스에 대해 도시한 것 일 수 있다. 예를 들어, 관심 있는 시퀀스 정보가 3개의 단어로 이루어진 문장이라면, 회귀 신경망은 한 단어당 하나의 계층(layer)씩 (recurrent 연결이 없는, 또는 사이클이 없는) 3-layer 신경망 구조로 펼쳐질 수 있다. 회귀 신경망에서, X는 회귀 신경망의 입력값을 나타낸다. 예를 들어, Xt는 시간 스텝(time step) t에서의 입력 값이며, Xt-1 및 Xt+1 역시 각각 시간 스텝 t-1 및 t+1에서의 입력값일 수 있다. 회귀 신경망에서, S는 히든 상태(hidden state)를 나타낸다. 예를 들어, St는 시간 스텝 t에서의 히든 상태이며, St-1 및 St+1도 역시 각각 시간 스텝 t-1 및 t+1에서의 히든 상태일 수 있다. 히든 상태는 이전 시간 스텝의 히든 상태 값과 현재 시간 스텝의 입력값에 의해 계산될 수 있다. 예를 들어, St=f(UXt+WSt-1)일 수 있고, 이 때 비선형 함수 f는 tanh나 ReLU가 사용될 수 있으며, 최초의 히든 상태를 계산하기 위한 S-1은 보통 0으로 초기화시킬 수 있다. 회귀 신경망에서, O는 시간 스텝 t에서의 출력값을 나타낸다. 예를 들어, Ot는 시간 스텝 t에서의 출력값이며, Ot-1 및 Ot+1 역시 각각 시간 스텝 t-1 및 t+1에서의 출력값일 수 있다. 예를 들어, 문장에서 다음 단어를 추측하 고 싶다면 단어 수만큼의 차원의 확률 벡터가 될 것이다. 예를 들어, Ot=softmax(VSt)일 수 있다. 회귀 신경망에서, 히든 상태는 네트워크의 \"메모리\" 부분일 수 있다. 다시 말하면, 회귀 신경망은 현재까지 계 산된 결과에 대한 \"메모리\" 정보를 갖고 있다고 볼 수 있다. St는 과거의 시간 스텝들에서 일어난 일들에 대한 정보를 전부 담고 있고, 출력값 Ot는 오로지 현재 시간 스텝 t의 메모리에만 의존할 수 있다. 또한, 각 계층마 다의 파라미터 값들이 전부 다른 기존의 신경망 구조와 달리, 회귀 신경망은 모든 시간 스텝에 대해 파라미터 값(도 5c의 U, V, W)을 전부 공유하고 있다. 이는 회귀 신경망이 각 스텝마다 입력값만 다를 뿐 거의 똑같은 계 산을 하고 있음을 나타내며, 학습해야 하는 파라미터 수를 감소시킬 수 있다. 일 실시예에서, 영상 분류(image classify) 서비스, 생체 정보에 기초한 사용자 인증(authentication) 서비스, 운전 보조 시스템(advanced driver assistance system; ADAS) 서비스, 음성 보조(voice assistant) 서비스, 자 동 음성 인식(automatic speech recognition; ASR) 서비스 등과 같은 다양한 서비스 및/또는 어플리케이션이 도 6a, 6b 및 6c를 참조하여 상술한 신경망 시스템에 의해 실행 및 처리될 수 있다. 도 7, 8a 및 8b는 도 1의 스토리지 시스템의 동작을 설명하기 위한 도면들이다. 이하 도 4, 5a, 5b 및 5c와 중 복되는 설명은 생략한다. 도 7을 참조하면, 호스트 장치는 도 1의 호스트 장치와 실질적으로 동일할 수 있다. 스토리지 장치 (300b)는 트리거부(triggering unit, TRG)를 더 포함하는 것을 제외하면 도 4의 스토리지 장치(300a)와 실질적으로 동일할 수 있다. 트리거부는 상기 제1 동작 모드에서 상기 제2 동작 모드로 전환되는 경우에, 제2 프로세서, 제2 메모 리 인터페이스 및 제2 비휘발성 메모리를 활성화시킬 수 있다. 트리거부는 제1, 제2 및 제3 클럭/파워 도메인들(DM1, DM2, DM3)과 다른 제4 클럭/파워 도메인(DM4)에 포함될 수 있다. 실시예에 따라서, 트리 거부 및 제2 프로세서는 하나의 칩으로 구현될 수도 있고 분리된 칩으로 구현될 수도 있다. 상기 제1 동작 모드에서, 호스트 장치의 호스트 인터페이스로부터 제1 입력 데이터(UDAT)가 제공되며, 스토리지 장치(300b)는 제1 입력 데이터(UDAT)를 수신할 수 있다. 스토리지 장치(300b)는 제1 입력 데이터(UDAT)에 대한 데이터 저장 기능을 수행할 수 있다. 도 7의 상기 제1 동작 모드에서, 호스트 인터페이스, 제1 프로세서, 제1 메모리 인터페이스, 제 1 비휘발성 메모리 및 트리거부는 활성화 상태를 가지며, 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리는 유휴 상태를 가질 수 있다. 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리만이 상기 유휴 상태를 가지도록 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리만을 별개의 클럭/파워 도메인(DM3)에 포함되도록 구현하였으며, 이에 따라 상기 제1 동작 모드에서 전력 소모가 감소될 수 있다. 도 8a를 참조하면, 상기 제2 동작 모드에서, 호스트 장치의 외부 인터페이스 및 호스트 인터페이스 로부터 제2 입력 데이터(IDAT)가 제공되며, 스토리지 장치(300b)는 제2 입력 데이터(IDAT)를 수신할 수 있 다. 제2 입력 데이터(IDAT)는 호스트 인터페이스를 거쳐 트리거부에 전송될 수 있다. 도 8b를 참조하면, 트리거부는 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리 를 활성화시키기 위한 웨이크업 신호(WK)를 생성하여 제2 프로세서에 전송하고, 제2 프로세서, 제2 메모리 인터페이스 및 제2 비휘발성 메모리가 활성화된 이후에 제2 입력 데이터(IDAT)를 제2 프 로세서에 전송할 수 있다. 상기 제2 동작 모드에서, 호스트 인터페이스 및 트리거부는 활성화 상태를 가지고, 제2 프로세서 , 제2 메모리 인터페이스 및 제2 비휘발성 메모리는 유휴 상태에서 상기 활성화 상태로 전환될 수 있다. 또한 도 5a를 참조하여 상술한 것과 유사하게, 제1 프로세서, 제1 메모리 인터페이스 및 제 1 비휘발성 메모리는 상기 활성화 상태에서 상기 유휴 상태로 전환될 수 있다. 한편, 도 8b 이후에 가중치 데이터(WDAT)를 로드하는 동작 및 연산 결과 데이터(RDAT)를 생성/전송하는 동작은 도 5b 및 5c를 참조하여 상술한 것과 유사할 수 있다. 도 9 및 10은 본 발명의 실시예들에 따른 스토리지 시스템의 동작 모드 전환을 설명하기 위한 도면들이다. 도 9를 참조하면, 호스트 장치로부터 스토리지 장치로 제공되는 모드 설정 신호(MSS)에 기초하여 스 토리지 장치의 동작 모드가 전환되거나 특정 동작 모드가 활성화될 수 있다. 구체적으로, 호스트 장치는 복수의 제1 핀들(P1) 및 이와 구별되는 제2 핀(P2)을 포함하고, 스토리지 장치 는 복수의 제3 핀들(P3) 및 이와 구별되는 제4 핀(P4)을 포함할 수 있다. 복수의 제1 핀들(P1)과 복수의 제3 핀들(P3) 사이에는 이들을 연결하는 복수의 제1 신호 라인들(SL1)이 형성되고, 제2 핀(P2)과 제4 핀(P4) 사 이에는 이들을 연결하는 제2 신호 라인(SL2)이 형성될 수 있다. 예를 들어, 핀은 접촉 패드(contact pad) 또는 접촉 핀(contact pin)을 의미할 수 있으나, 이에 한정되는 것은 아닐 수 있다. 복수의 제1 및 제3 핀들(P1, P3) 및 복수의 제1 신호 라인들(SL1)은 호스트 장치와 스토리지 장치 사 이의 일반적인 인터페이스를 형성하며, 도 1에 도시된 제1 입력 데이터(UDAT), 제2 입력 데이터(IDAT) 및 연산 결과 데이터(RDAT)를 주고받는데 이용될 수 있다. 제2 및 제4 핀들(P2, P4) 및 제2 신호 라인(SL2)은 호스트 장치와 스토리지 장치 사이의 상기 일반적 인 인터페이스와는 별개로/추가적으로 형성되며, 모드 설정 신호(MSS)를 위해 물리적으로 추가되는 구성일 수 있다. 다시 말하면, 모드 설정 신호(MSS)는 제2 및 제4 핀들(P2, P4)을 통하여 전송되며, 제2 및 제4 핀들(P2, P4)은 모드 설정 신호(MSS)를 전송하는데만 이용될 수 있다. 예를 들어, 제2 및 제4 핀들(P2, P4)은 GPIO(General Purpose Input/Output) 핀일 수 있다. 도 10을 참조하면, 스토리지 장치의 특정 저장 공간(S4)을 상기 인공 지능 기능을 활성화시키기 위한 특수 기능 레지스터(Special Function Register; SFR) 영역으로 할당하고, 호스트 장치로부터 스토리지 장치 로 제공되는 어드레스(SADDR) 및 설정 데이터(SDAT)에 기초하여 스토리지 장치의 동작 모드가 전환되 거나 특정 동작 모드가 활성화될 수 있다. 구체적으로, 호스트 장치는 복수의 제1 핀들(P1)을 포함하고, 스토리지 장치는 복수의 제3 핀들(P3) 을 포함할 수 있다. 복수의 제1 및 제3 핀들(P1, P3) 및 복수의 제1 신호 라인들(SL1)은 도 9의 복수의 제1 및 제3 핀들(P1, P3) 및 복수의 제1 신호 라인들(SL1)과 각각 실질적으로 동일할 수 있다. 스토리지 장치의 저장 공간은 운영 체제를 위한 제1 저장 공간(S1), 사용자 데이터를 위한 제2 저장 공간 (S2), 가중치 데이터를 위한 제3 저장 공간(S3), 인공 지능 기능을 위한 제4 저장 공간(S4) 등으로 구분될 수 있다. 제4 저장 공간(S4)에 대한 어드레스(SADDR) 및 상기 인공 지능 기능을 활성화/비활성화하기 위한 설정 데 이터(SDAT)가 제공되는 경우에 상기 제2 동작 모드가 활성화/비활성화될 수 있다. 정리하면, 본 발명의 실시예들에 따른 스토리지 장치의 동작 모드를 변경 또는 전환하는데 있어서, 도 9에 도시 된 것처럼 기존의 인터페이스에서 모드 설정 신호(MSS)를 위한 핀들(P2, P4)을 물리적으로 추가할 수도 있고, 도 10에 도시된 것처럼 기존의 인터페이스를 그대로 사용하면서 특정 어드레스 및 저장 공간을 동작 모드 전환 용으로 할당할 수도 있다. 한편, 도시하지는 않았으나, 스토리지 장치에서 사용되는 커맨드 필드 중에서 사용하지 않는 커맨드 필드를 동 작 모드 전환용으로 이용할 수도 있다. 도 11a, 11b 및 11c는 본 발명의 실시예들에 따른 스토리지 시스템의 데이터 전송을 설명하기 위한 도면들이다. 도 11a를 참조하면, 신경망 서비스에 기초하여 음성 인식 서비스를 실행하는 경우, 즉 제2 입력 데이터(IDAT)가 외부 인터페이스에 포함되는 마이크로부터 수신되는 음성 데이터(VDAT)인 경우를 예시하고 있다. 도 11b를 참조하면, 음성 데이터(VDAT)를 샘플링하여 실시간으로 전송하는 경우에 호스트 장치와 스토리지 장치 사이의 인터페이스(IF1)를 예시하고 있다. 초기에 유휴 구간(TID1)이 존재하며, 이후에 샘플링된 데 이터들(D1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12)이 순차적으로 전송된다. 이 때, 작은 크기의 샘 플링된 데이터들(D1~D12)이 약 24kHz와 같이 느린 속도로 전송되고, 데이터가 전송되지 않는 구간(TA)은 기준 시간보다 짧으며, 따라서 호스트 장치와 스토리지 장치 사이의 인터페이스(예를 들어, 호스트 인터페 이스들(220, 440))는 구간(TA) 동안에 절전 상태로 진입할 수 없다. 도 11c를 참조하면, 음성 데이터(VDAT)를 샘플링하고 샘플링된 데이터들(D1~D12)을 미리 정해진 개수만큼 모아 서 전송하는 경우에 호스트 장치와 스토리지 장치 사이의 인터페이스(IF2)를 예시하고 있다. 초기에 유휴 구간(TID2)이 존재하며, 이후에 샘플링된 데이터들(D1~D12)이 3개씩 모여서 한꺼번에 전송될 수 있다. 도 11b와 비교하였을 때, 데이터가 전송되지 않는 구간(TH)은 상기 기준 시간보다 길며, 따라서 호스트 장치 와 스토리지 장치 사이의 인터페이스(예를 들어, 호스트 인터페이스들(220, 440))는 구간(TH) 동안에 상기 절전 상태로 진입할 수 있다. 도 12는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다. 이하 도 1과 중복되는 설명은 생략한다. 도 12를 참조하면, 스토리지 시스템(100c)은 호스트 장치 및 스토리지 장치(300c)를 포함한다. 스토리지 장치(300c)에 포함되는 스토리지 컨트롤러(310c)의 구성이 변경되는 것을 제외하면, 스토리지 시스템 (100c)은 도 1의 스토리지 시스템과 실질적으로 동일할 수 있다. 스토리지 컨트롤러(310c)는 제1 프로세서를 포함한다. 제2 프로세서는 스토리지 컨트롤러(310c)의 외 부에 배치된다. 도 12의 예에서, 제1 프로세서 및 제2 프로세서는 분리된 칩으로 구현될 수 있다. 한편, 스토리지 장치(300c)가 트리거부(도 7의 470)를 더 포함하는 경우에, 상기 트리거부 및 제2 프로세서 는 하나의 칩으로 구현될 수도 있고 분리된 칩으로 구현될 수도 있다. 도 13은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다. 도 1 및 13을 참조하면, 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 스토리지 장치는 제1 동작 모드에서 데이터 저장 기능을 수행한다(단계 S100). 예를 들어, 제1 프로세서는 제1 비휘발성 메모리 에 사용자 데이터를 저장하거나 제1 비휘발성 메모리에 저장된 사용자 데이터를 독출할 수 있다. 스토리지 장치는 제2 동작 모드에서 인공 지능 기능을 수행한다. 구체적으로, 제2 프로세서는 호스트 장치로부터 추론 데이터를 수신하고(단계 S210), 제2 비휘발성 메모리로부터 가중치 데이터를 로드하 고(단계 S220), 상기 추론 데이터 및 상기 가중치 데이터를 기초로 인공 지능 연산을 수행하여 연산 결과 데이 터를 생성하며(단계 S230), 상기 연산 결과 데이터를 호스트 장치로 전송할 수 있다(단계 S240).한편, 본 발명의 실시예들에 따른 스토리지 시스템에서, 호스트 장치 및 스토리지 장치가 각각 신경망 시스템을 실행하고 실행 결과를 통합할 수 있다. 다시 말하면, 2개 이상의 신경망 시스템들을 동시에 구 동 및 연산하여 복합적인 추론 동작을 수행하는데 스토리지 시스템이 이용될 수 있다. 예를 들어, 음성 인 식의 경우에, 호스트 장치는 CNN을 구동하여 입술 움직임을 인식하고 스토리지 장치는 RNN을 구동하 여 음성 자체를 인식하며, 이들 인식 결과를 통합하여 인식 정확도를 향상시킬 수 있다. 도 14는 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다. 도 14를 참조하면, 전자 시스템은 프로세서, 통신 모듈, 디스플레이/터치 모듈, 스토 리지 장치 및 메모리 장치를 포함한다. 예를 들어, 전자 시스템은 임의의 모바일 시스템 또 는 컴퓨팅 시스템일 수 있다. 프로세서는 전자 시스템의 전반적인 동작을 제어한다. 프로세서는 운영 체제, 어플리케이션 등을 실행할 수 있다. 통신 모듈은 외부와의 유선 통신 및/또는 무선 통신을 제어하도록 구현될 수 있다. 디스플레이/터치 모듈은 프로세서에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이 터를 입력 받도록 구현될 수 있다. 스토리지 장치는 사용자의 데이터를 저장할 수 있다. 메모리 장치 는 전자 시스템의 처리 동작 시 필요한 데이터를 임시로 저장할 수 있다. 프로세서 및 스토 리지 장치가 도 1의 호스트 장치 및 스토리지 장치에 각각 대응할 수 있다. 산업상 이용가능성 본 발명의 실시예들은 스토리지 장치 및 스토리지 시스템을 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등과 같은 전자 시스템에 더욱 유용하게 적용될 수 있다."}
{"patent_id": "10-2019-0147552", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특 허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.도면 도면1 도면2 도면3 도면4 도면5a 도면5b 도면5c 도면6a 도면6b 도면6c 도면7 도면8a 도면8b 도면9 도면10 도면11a 도면11b 도면11c 도면12 도면13 도면14"}
{"patent_id": "10-2019-0147552", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다. 도 2는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이 다. 도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다. 도 4, 5a, 5b 및 5c는 도 1의 스토리지 시스템의 동작을 설명하기 위한 도면들이다. 도 6a, 6b 및 6c는 본 발명의 실시예들에 따른 스토리지 장치에 탑재되는 인공 지능 기능에 의해 구동되는 네트 워크 구조의 예를 설명하기 위한 도면들이다. 도 7, 8a 및 8b는 도 1의 스토리지 시스템의 동작을 설명하기 위한 도면들이다. 도 9 및 10은 본 발명의 실시예들에 따른 스토리지 시스템의 동작 모드 전환을 설명하기 위한 도면들이다. 도 11a, 11b 및 11c는 본 발명의 실시예들에 따른 스토리지 시스템의 데이터 전송을 설명하기 위한 도면들이다. 도 12는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다. 도 13은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다. 도 14는 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다."}
