Fitter report for pipelined_computer
Mon Jun 10 22:55:30 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 10 22:55:30 2019      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; pipelined_computer                         ;
; Top-level Entity Name           ; pipelined_computer_test                    ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 1,444 / 32,070 ( 5 % )                     ;
; Total registers                 ; 1499                                       ;
; Total pins                      ; 62 / 457 ( 14 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 3,072 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.92        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  30.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; hex0[6]    ; Missing drive strength and slew rate ;
; hex0[5]    ; Missing drive strength and slew rate ;
; hex0[4]    ; Missing drive strength and slew rate ;
; hex0[3]    ; Missing drive strength and slew rate ;
; hex0[2]    ; Missing drive strength and slew rate ;
; hex0[1]    ; Missing drive strength and slew rate ;
; hex0[0]    ; Missing drive strength and slew rate ;
; hex1[6]    ; Missing drive strength and slew rate ;
; hex1[5]    ; Missing drive strength and slew rate ;
; hex1[4]    ; Missing drive strength and slew rate ;
; hex1[3]    ; Missing drive strength and slew rate ;
; hex1[2]    ; Missing drive strength and slew rate ;
; hex1[1]    ; Missing drive strength and slew rate ;
; hex1[0]    ; Missing drive strength and slew rate ;
; hex2[6]    ; Missing drive strength and slew rate ;
; hex2[5]    ; Missing drive strength and slew rate ;
; hex2[4]    ; Missing drive strength and slew rate ;
; hex2[3]    ; Missing drive strength and slew rate ;
; hex2[2]    ; Missing drive strength and slew rate ;
; hex2[1]    ; Missing drive strength and slew rate ;
; hex2[0]    ; Missing drive strength and slew rate ;
; hex3[6]    ; Missing drive strength and slew rate ;
; hex3[5]    ; Missing drive strength and slew rate ;
; hex3[4]    ; Missing drive strength and slew rate ;
; hex3[3]    ; Missing drive strength and slew rate ;
; hex3[2]    ; Missing drive strength and slew rate ;
; hex3[1]    ; Missing drive strength and slew rate ;
; hex3[0]    ; Missing drive strength and slew rate ;
; hex4[6]    ; Missing drive strength and slew rate ;
; hex4[5]    ; Missing drive strength and slew rate ;
; hex4[4]    ; Missing drive strength and slew rate ;
; hex4[3]    ; Missing drive strength and slew rate ;
; hex4[2]    ; Missing drive strength and slew rate ;
; hex4[1]    ; Missing drive strength and slew rate ;
; hex4[0]    ; Missing drive strength and slew rate ;
; hex5[6]    ; Missing drive strength and slew rate ;
; hex5[5]    ; Missing drive strength and slew rate ;
; hex5[4]    ; Missing drive strength and slew rate ;
; hex5[3]    ; Missing drive strength and slew rate ;
; hex5[2]    ; Missing drive strength and slew rate ;
; hex5[1]    ; Missing drive strength and slew rate ;
; hex5[0]    ; Missing drive strength and slew rate ;
; testout[9] ; Missing drive strength and slew rate ;
; testout[8] ; Missing drive strength and slew rate ;
; testout[7] ; Missing drive strength and slew rate ;
; testout[6] ; Missing drive strength and slew rate ;
; testout[5] ; Missing drive strength and slew rate ;
; testout[4] ; Missing drive strength and slew rate ;
; testout[3] ; Missing drive strength and slew rate ;
; testout[2] ; Missing drive strength and slew rate ;
; testout[1] ; Missing drive strength and slew rate ;
; testout[0] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                               ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                ;                  ;                       ;
; reset~inputCLKENA0                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][15]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][15]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][23]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][23]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][25]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][25]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][31]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][31]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][0]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][0]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][4]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][4]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][13]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][13]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][15]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][15]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][18]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][21]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][21]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][25]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][25]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][28]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][28]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][30]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][30]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][0]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][0]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][2]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][2]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][3]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][4]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][4]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][8]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][8]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][10]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][10]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][11]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][11]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][12]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][12]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][15]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][15]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][16]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][16]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][18]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][19]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][19]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][23]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][23]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][28]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][28]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][10]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][10]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][19]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][19]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][20]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][20]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][11]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][11]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][18]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][26]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][26]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][28]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][28]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][19]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][19]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][21]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][21]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][6]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][6]~DUPLICATE                    ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][20]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][20]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][21]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][21]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][24]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][24]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][21]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][21]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][18]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][18]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][5]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][5]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][12]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][12]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][17]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][20]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][20]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][5]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][5]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][6]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][6]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][12]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][12]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][13]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][13]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][18]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][18]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][1]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][13]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][13]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][16]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][16]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][17]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][27]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][27]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][31]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][31]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][19]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][19]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][30]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][30]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][16]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][16]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][11]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][11]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][16]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][16]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][17]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][29]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][29]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][4]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][7]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][7]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][12]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][12]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][2]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][2]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][9]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][9]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][10]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][10]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][13]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][13]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][22]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][22]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][28]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][28]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][13]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][13]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][30]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][30]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][20]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][20]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][21]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][21]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][27]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][27]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][29]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][29]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][8]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][8]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][9]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][9]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][15]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][15]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][31]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][31]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][21]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][21]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][25]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][25]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][1]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][4]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][16]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][16]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][28]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][28]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][1]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][4]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][27]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][27]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][0]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][0]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][4]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][4]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][7]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][7]~DUPLICATE                   ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][14]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][14]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][18]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][18]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][23]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][23]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][27]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][27]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][19]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][19]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][28]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][28]~DUPLICATE                  ;                  ;                       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[1]~DUPLICATE ;                  ;                       ;
+--------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3410 ) ; 0.00 % ( 0 / 3410 )        ; 0.00 % ( 0 / 3410 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3410 ) ; 0.00 % ( 0 / 3410 )        ; 0.00 % ( 0 / 3410 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3410 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/ComputerOrganization/EI332/pipelined_cpu/output_files/pipelined_computer.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,444 / 32,070     ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 1,444              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,586 / 32,070     ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 183                ;       ;
;         [b] ALMs used for LUT logic                         ; 912                ;       ;
;         [c] ALMs used for registers                         ; 491                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 172 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 30 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 10                 ;       ;
;         [c] Due to LAB input limits                         ; 19                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 188 / 3,207        ; 6 %   ;
;     -- Logic LABs                                           ; 188                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,829              ;       ;
;     -- 7 input functions                                    ; 38                 ;       ;
;     -- 6 input functions                                    ; 973                ;       ;
;     -- 5 input functions                                    ; 249                ;       ;
;     -- 4 input functions                                    ; 146                ;       ;
;     -- <=3 input functions                                  ; 423                ;       ;
; Combinational ALUT usage for route-throughs                 ; 155                ;       ;
; Dedicated logic registers                                   ; 1,499              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,347 / 64,140     ; 2 %   ;
;         -- Secondary logic registers                        ; 152 / 64,140       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,391              ;       ;
;         -- Routing optimization registers                   ; 108                ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 62 / 457           ; 14 %  ;
;     -- Clock pins                                           ; 4 / 8              ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 3,072 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 27% / 26% / 28%    ;       ;
; Maximum fan-out                                             ; 1502               ;       ;
; Highest non-global fan-out                                  ; 330                ;       ;
; Total fan-out                                               ; 15101              ;       ;
; Average fan-out                                             ; 4.18               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1444 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1444                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1586 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 183                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 912                   ; 0                              ;
;         [c] ALMs used for registers                         ; 491                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 172 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 30 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 10                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 19                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 188 / 3207 ( 6 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 188                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1829                  ; 0                              ;
;     -- 7 input functions                                    ; 38                    ; 0                              ;
;     -- 6 input functions                                    ; 973                   ; 0                              ;
;     -- 5 input functions                                    ; 249                   ; 0                              ;
;     -- 4 input functions                                    ; 146                   ; 0                              ;
;     -- <=3 input functions                                  ; 423                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 155                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1347 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 152 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1391                  ; 0                              ;
;         -- Routing optimization registers                   ; 108                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 62                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3072                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 15101                 ; 0                              ;
;     -- Registered Connections                               ; 5355                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 10                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50  ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1502                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input0[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input0[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input0[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input0[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input1[0] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input1[1] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input1[2] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; input1[3] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1454                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]    ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[1]    ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[2]    ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[3]    ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[4]    ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[5]    ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[6]    ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[0]    ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[1]    ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[2]    ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[3]    ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[4]    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[5]    ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[6]    ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[0]    ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[1]    ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[2]    ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[3]    ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[4]    ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[5]    ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[6]    ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[0]    ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[1]    ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[2]    ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[3]    ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[4]    ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[5]    ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[6]    ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[0]    ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[1]    ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[2]    ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[3]    ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[4]    ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[5]    ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[6]    ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[0]    ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[1]    ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[2]    ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[3]    ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[4]    ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[5]    ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[6]    ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testout[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 8 / 32 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; hex4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; hex5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; hex5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; hex5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; input0[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; hex3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; hex2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; hex3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; hex5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; hex5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; hex3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; input1[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; input0[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; hex3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; hex3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; hex2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; hex2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; hex2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; input1[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; input1[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; hex3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; hex3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; hex1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; hex2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; hex2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; input1[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; hex0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; hex0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; hex0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; hex2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; input0[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; input0[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; hex0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; hex1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; hex1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; hex0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; hex0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; hex1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; hex0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; hex1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; hex1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; hex1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; testout[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; testout[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; testout[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; hex4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; hex5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; testout[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; testout[4]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; testout[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; testout[7]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; testout[8]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; hex4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; hex4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; hex4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; testout[6]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; testout[9]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; hex4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; hex4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; hex5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                              ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipelined_computer_test                        ; 1444.0 (0.5)         ; 1585.0 (0.5)                     ; 170.5 (0.0)                                       ; 29.5 (0.0)                       ; 0.0 (0.0)            ; 1829 (1)            ; 1499 (0)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 62   ; 0            ; |pipelined_computer_test                                                                                                                         ; work         ;
;    |pipelined_computer:inst|                    ; 1443.5 (0.0)         ; 1584.5 (0.0)                     ; 170.5 (0.0)                                       ; 29.5 (0.0)                       ; 0.0 (0.0)            ; 1828 (0)            ; 1499 (0)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst                                                                                                 ; work         ;
;       |mux2x32:wb_stage|                        ; 9.4 (9.4)            ; 11.8 (11.8)                      ; 3.2 (3.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|mux2x32:wb_stage                                                                                ; work         ;
;       |pipedereg:de_reg|                        ; 38.4 (38.4)          ; 39.4 (39.4)                      ; 1.5 (1.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 6 (6)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipedereg:de_reg                                                                                ; work         ;
;       |pipeemreg:em_reg|                        ; 19.1 (19.1)          ; 22.1 (22.1)                      ; 3.2 (3.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeemreg:em_reg                                                                                ; work         ;
;       |pipeexe:exe_stage|                       ; 357.7 (8.6)          ; 366.0 (9.1)                      ; 10.0 (0.5)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 603 (35)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeexe:exe_stage                                                                               ; work         ;
;          |alu:agorithm_logic_unit|              ; 177.0 (177.0)        ; 177.2 (177.2)                    ; 0.7 (0.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 285 (285)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit                                                       ; work         ;
;          |mux2x32:alu_a|                        ; 11.2 (11.2)          ; 11.8 (11.8)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a                                                                 ; work         ;
;          |mux2x32:alu_b|                        ; 11.9 (11.9)          ; 11.8 (11.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b                                                                 ; work         ;
;          |mux2x32:call_sub|                     ; 148.8 (148.8)        ; 156.1 (156.1)                    ; 8.4 (8.4)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 226 (226)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub                                                              ; work         ;
;       |pipefdreg:inst_reg|                      ; 17.3 (17.3)          ; 21.1 (21.1)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipefdreg:inst_reg                                                                              ; work         ;
;       |pipeid:id_stage|                         ; 889.2 (51.6)         ; 996.1 (51.2)                     ; 131.1 (0.0)                                       ; 24.2 (0.4)                       ; 0.0 (0.0)            ; 994 (95)            ; 1099 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeid:id_stage                                                                                 ; work         ;
;          |mux4x32:forwarding_da|                ; 268.3 (268.3)        ; 272.2 (272.2)                    ; 7.5 (7.5)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 426 (426)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da                                                           ; work         ;
;          |mux4x32:forwarding_db|                ; 274.5 (274.5)        ; 275.0 (275.0)                    ; 6.0 (6.0)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 413 (413)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db                                                           ; work         ;
;          |pipecu:pcu|                           ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeid:id_stage|pipecu:pcu                                                                      ; work         ;
;          |regfile:rf|                           ; 280.4 (280.4)        ; 384.6 (384.6)                    ; 119.0 (119.0)                                     ; 14.7 (14.7)                      ; 0.0 (0.0)            ; 33 (33)             ; 1099 (1099)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeid:id_stage|regfile:rf                                                                      ; work         ;
;       |pipeif:if_stage|                         ; 7.5 (7.5)            ; 15.0 (15.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeif:if_stage                                                                                 ; work         ;
;          |irom:irom_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeif:if_stage|irom:irom_inst                                                                  ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeif:if_stage|irom:irom_inst|altsyncram:altsyncram_component                                  ; work         ;
;                |altsyncram_shj1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipeif:if_stage|irom:irom_inst|altsyncram:altsyncram_component|altsyncram_shj1:auto_generated   ; work         ;
;       |pipemem:mem_stage|                       ; 32.3 (9.5)           ; 39.2 (10.0)                      ; 7.4 (0.6)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 83 (35)             ; 33 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage                                                                               ; work         ;
;          |dram:dram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_90n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated ; work         ;
;          |io_input_reg:io_input_regx2|          ; 4.2 (1.0)            ; 6.2 (2.5)                        ; 2.0 (1.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2                                                   ; work         ;
;             |io_input_mux:io_input_mux2x32|     ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32                     ; work         ;
;          |io_output_reg:io_output_regx2|        ; 9.3 (9.3)            ; 11.2 (11.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2                                                 ; work         ;
;          |mux2x32:mem_io_output_mux|            ; 9.3 (9.3)            ; 11.8 (11.8)                      ; 2.9 (2.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux                                                     ; work         ;
;       |pipemwreg:mw_reg|                        ; 21.9 (21.9)          ; 23.4 (23.4)                      ; 2.4 (2.4)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipemwreg:mw_reg                                                                                ; work         ;
;       |pipepc:prog_cnt|                         ; 33.4 (33.4)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 36 (36)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|pipepc:prog_cnt                                                                                 ; work         ;
;       |sevenseg:sevenseg0|                      ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg0                                                                              ; work         ;
;       |sevenseg:sevenseg1|                      ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg1                                                                              ; work         ;
;       |sevenseg:sevenseg2|                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg2                                                                              ; work         ;
;       |sevenseg:sevenseg3|                      ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg3                                                                              ; work         ;
;       |sevenseg:sevenseg4|                      ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg4                                                                              ; work         ;
;       |sevenseg:sevenseg5|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipelined_computer_test|pipelined_computer:inst|sevenseg:sevenseg5                                                                              ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; hex0[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[9] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testout[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input1[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input0[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input1[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input0[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input1[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input0[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input1[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; input0[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                ;                   ;         ;
; reset                                                                                   ;                   ;         ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[6]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[8]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[6]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[8]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[3]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[3]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mrn[0]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wrn[0]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mrn[1]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wrn[1]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mrn[2]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wrn[2]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mrn[3]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wrn[3]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mrn[4]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wrn[4]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wm2reg                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[6]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[1]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[1]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[8]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[7]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[0]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[0]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[7]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[13]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[7]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[15]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[12]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[12]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[14]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[12]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[11]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[13]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[11]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[11]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[12]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[25]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[10]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[10]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[11]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[10]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[9]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[10]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[7]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mwmem                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[6]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[5]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[4]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[3]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[2]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[2]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[2]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[1]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[1]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[0]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[0]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[3]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[9]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[9]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[0]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[8]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[1]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[2]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[4]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[4]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mm2reg                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[31]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[4]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[30]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[29]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[28]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[27]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[26]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[5]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[24]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[23]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[22]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[21]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[20]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[19]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[18]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[17]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[16]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[15]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[14]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[13]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[12]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[11]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[10]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[9]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[8]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[7]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[6]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[5]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[4]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[10]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[3]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[9]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[2]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[8]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[1]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[7]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ea[0]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[5]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[31]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[5]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[16]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[6]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[30]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[29]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[28]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[27]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[26]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[25]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[24]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[23]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[22]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[21]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[20]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[19]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[18]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[17]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[16]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[15]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[15]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[14]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[14]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[13]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[13]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[12]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[12]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[11]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[11]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[10]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[9]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[8]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[7]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[6]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[5]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[5]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[4]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[4]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[3]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[2]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[2]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[1]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[1]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eb[0]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eimm[0]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[9]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[17]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[31]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[30]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[29]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[28]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[27]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[26]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[25]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[24]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[23]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[22]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[21]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[20]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[19]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[18]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[17]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[16]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[15]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[14]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[13]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[12]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[11]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[10]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[9]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[8]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[7]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[6]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[5]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[4]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[3]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|epc4[2]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[3]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wwreg                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[31]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[31]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mwreg                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[31]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[30]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[30]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[30]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[29]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[29]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[29]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[28]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[28]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[28]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[27]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[27]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[27]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[26]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[26]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[26]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[25]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[31]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[25]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[25]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[24]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[24]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[24]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[23]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[23]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[23]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[30]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[22]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[22]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[29]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[22]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[21]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[28]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[21]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[21]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[27]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[20]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[20]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[26]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[20]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[19]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[25]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[19]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[19]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[24]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[18]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[18]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[23]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[18]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[17]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[22]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[17]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[17]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[21]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[16]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[16]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[20]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[16]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[15]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[19]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[15]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[15]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[18]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[14]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[14]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|mb[14]                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|walu[13]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipeemreg:em_reg|malu[16]                                ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipemwreg:mw_reg|wmo[13]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[21]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[20]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[18]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[17]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[16]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[15]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[14]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[13]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[12]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[25]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[31]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[19]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[30]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[10]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[29]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[28]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[27]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[0]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[26]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[8]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[1]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[24]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[23]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[22]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[9]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[7]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[11]                              ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[5]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[4]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[3]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[2]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|dpc4[6]                               ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[18]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[19]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[20]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[21]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[22]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[23]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[7]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[2]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[3]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[4]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[5]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[6]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[8]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[9]                                    ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[24]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[11]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[12]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[13]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[14]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[15]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[16]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[17]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[25]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[26]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[27]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[28]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[29]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[30]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[31]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[10]                                   ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ern0[0]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ern0[1]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ern0[2]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ern0[3]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ern0[4]                                 ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|eshift                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipedereg:de_reg|ejal~0                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~0                             ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~1                             ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc~6                                     ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[1]~8                                  ; 0                 ; 0       ;
;      - pipelined_computer:inst|pipepc:prog_cnt|pc[1]~34                                 ; 0                 ; 0       ;
; input1[0]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[0] ; 0                 ; 0       ;
; input0[0]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[0] ; 1                 ; 0       ;
; input1[1]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[1] ; 1                 ; 0       ;
; input0[1]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[1] ; 0                 ; 0       ;
; input1[2]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[2] ; 0                 ; 0       ;
; input0[2]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[2] ; 1                 ; 0       ;
; input1[3]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg1[3] ; 0                 ; 0       ;
; input0[3]                                                                               ;                   ;         ;
;      - pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[3] ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                     ; PIN_AF14             ; 1502    ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pipelined_computer:inst|pipedereg:de_reg|ejal~0                                                              ; MLABCELL_X39_Y36_N12 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~0                                                         ; LABCELL_X36_Y34_N36  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~1                                                         ; MLABCELL_X39_Y36_N45 ; 94      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~0                                                ; LABCELL_X40_Y31_N21  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~1                                                ; LABCELL_X33_Y26_N18  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~10                                               ; LABCELL_X27_Y30_N21  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~11                                               ; LABCELL_X33_Y26_N12  ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~12                                               ; LABCELL_X33_Y26_N36  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~13                                               ; LABCELL_X33_Y26_N15  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~14                                               ; LABCELL_X27_Y30_N6   ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~15                                               ; LABCELL_X33_Y26_N30  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~16                                               ; LABCELL_X27_Y30_N39  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~17                                               ; LABCELL_X27_Y30_N30  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~18                                               ; LABCELL_X27_Y30_N0   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~19                                               ; LABCELL_X27_Y30_N42  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~2                                                ; LABCELL_X27_Y30_N27  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~20                                               ; LABCELL_X27_Y30_N36  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~21                                               ; LABCELL_X40_Y31_N18  ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~22                                               ; LABCELL_X40_Y31_N30  ; 46      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~23                                               ; LABCELL_X33_Y26_N6   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~24                                               ; LABCELL_X27_Y30_N33  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~25                                               ; LABCELL_X40_Y31_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~26                                               ; LABCELL_X40_Y31_N48  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~27                                               ; LABCELL_X33_Y26_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~28                                               ; LABCELL_X33_Y26_N54  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~29                                               ; LABCELL_X33_Y26_N51  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~3                                                ; LABCELL_X27_Y30_N12  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~30                                               ; LABCELL_X33_Y26_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~4                                                ; LABCELL_X33_Y26_N21  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~5                                                ; LABCELL_X40_Y31_N51  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~6                                                ; LABCELL_X31_Y34_N33  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~7                                                ; LABCELL_X31_Y34_N54  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~8                                                ; LABCELL_X33_Y26_N0   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~9                                                ; LABCELL_X27_Y30_N51  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|Equal1~0 ; LABCELL_X43_Y32_N51  ; 4       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                           ; LABCELL_X40_Y36_N3   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~2                           ; LABCELL_X42_Y32_N24  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~3                           ; LABCELL_X40_Y36_N39  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~4                           ; LABCELL_X40_Y36_N18  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~5                           ; LABCELL_X40_Y36_N21  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~6                           ; LABCELL_X40_Y36_N45  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipemem:mem_stage|write_datamem_enable                                               ; LABCELL_X40_Y34_N27  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipelined_computer:inst|pipepc:prog_cnt|pc[1]~7                                                              ; LABCELL_X36_Y32_N54  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                        ; PIN_Y16              ; 331     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                        ; PIN_Y16              ; 1124    ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 1502    ; Global Clock         ; GCLK6            ; --                        ;
; reset    ; PIN_Y16  ; 1124    ; Global Clock         ; GCLK7            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                     ; 330     ;
; pipelined_computer:inst|pipedereg:de_reg|ealuimm                                                                                ; 159     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[18]                                                                             ; 136     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[23]                                                                             ; 135     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[19]                                                                             ; 135     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[17]                                                                             ; 135     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[24]                                                                             ; 134     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[22]                                                                             ; 134     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[16]                                                                             ; 134     ;
; pipelined_computer:inst|pipedereg:de_reg|eshift                                                                                 ; 134     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[21]                                                                             ; 133     ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[16]                                                                               ; 108     ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~1                                                                            ; 94      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[1]~1                                                                  ; 88      ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[7]                                                                                ; 83      ;
; pipelined_computer:inst|pipedereg:de_reg|ealuc[0]                                                                               ; 78      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[3]~3                                                                  ; 69      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[2]~0                                                                  ; 66      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wrn[4]                                                                                 ; 63      ;
; pipelined_computer:inst|pipedereg:de_reg|ejal                                                                                   ; 60      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux24~2                                                           ; 58      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[0]~2                                                                  ; 56      ;
; pipelined_computer:inst|pipedereg:de_reg|ealuc[2]                                                                               ; 55      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux31~0                                                           ; 52      ;
; pipelined_computer:inst|pipedereg:de_reg|ealuc[1]                                                                               ; 52      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~22                                                                  ; 46      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~1                                                           ; 43      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~21                                                                  ; 41      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[23]~30                                                                               ; 40      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~14                                                                  ; 39      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~11                                                                  ; 39      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~2                                                           ; 38      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[28]~25                                                                               ; 37      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[18]~21                                                                               ; 37      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[21]~18                                                                               ; 37      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[4]~4                                                                                 ; 37      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~29                                                                  ; 37      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~9                                                                   ; 37      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~5                                                                   ; 37      ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~8                                                  ; 37      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[19]~20                                                                               ; 36      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[13]~10                                                                               ; 36      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[16]~7                                                                                ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~28                                                                  ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~20                                                                  ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~17                                                                  ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~10                                                                  ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~7                                                                   ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~6                                                                   ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~3                                                                   ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~4                                                            ; 36      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~0                                                           ; 36      ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[4]                                                                                 ; 36      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[27]~26                                                                               ; 35      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[20]~19                                                                               ; 35      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[12]~11                                                                               ; 35      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[15]~9                                                                                ; 35      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~19                                                                  ; 35      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~16                                                                  ; 35      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~4                                                                   ; 35      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux24~0                                                           ; 35      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[25]~28                                                                               ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[30]~23                                                                               ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[31]~22                                                                               ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[11]~13                                                                               ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[10]~12                                                                               ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[17]~6                                                                                ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[1]~3                                                                                 ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~18                                                                  ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~15                                                                  ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~13                                                                  ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~12                                                                  ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~8                                                                   ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~1                                                                   ; 34      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~0                                                                   ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[0]~0                                                                                 ; 34      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[29]~24                                                                               ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[6]~17                                                                                ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[7]~16                                                                                ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[8]~15                                                                                ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[9]~14                                                                                ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[5]~5                                                                                 ; 33      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[2]~1                                                                                 ; 33      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~26                                                                  ; 33      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~24                                                                  ; 33      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~23                                                                  ; 33      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~2                                                                   ; 33      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wm2reg                                                                                 ; 33      ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|pcsource[1]~2                                                                ; 32      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[22]~31                                                                               ; 32      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[24]~29                                                                               ; 32      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[26]~27                                                                               ; 32      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[14]~8                                                                                ; 32      ;
; pipelined_computer:inst|mux2x32:wb_stage|y[3]~2                                                                                 ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~30                                                                  ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~27                                                                  ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|Decoder0~25                                                                  ; 32      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[3]~0                                                                            ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux24~1                                                           ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~3                                                            ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~2                                                            ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~1                                                            ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~0                                                            ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~6                                                           ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~5                                                           ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~4                                                           ; 32      ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux28~3                                                           ; 32      ;
; pipelined_computer:inst|pipemem:mem_stage|datain~1                                                                              ; 32      ;
; pipelined_computer:inst|pipemem:mem_stage|datain~0                                                                              ; 32      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wrn[3]                                                                                 ; 32      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wrn[2]                                                                                 ; 32      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wrn[1]                                                                                 ; 32      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wrn[0]                                                                                 ; 32      ;
; pipelined_computer:inst|pipemwreg:mw_reg|wwreg                                                                                  ; 31      ;
; pipelined_computer:inst|pipedereg:de_reg|ealuc[3]                                                                               ; 31      ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|pcsource[0]~1                                                                ; 30      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[4]~4                                                                  ; 28      ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~0                                                 ; 26      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[31]~18                                                                ; 23      ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[6]                                                                                ; 21      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[15]                                                                             ; 19      ;
; pipelined_computer:inst|pipedereg:de_reg|ea[0]                                                                                  ; 18      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[31]                                                                                 ; 17      ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[2]                                                                                ; 17      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[27]~104                                                            ; 15      ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|sext~0                                                                       ; 15      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[30]                                                                                 ; 15      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~52                                                             ; 14      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~51                                                             ; 14      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[26]                                                                             ; 14      ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[3]                                                                                ; 14      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[27]~49                                                             ; 12      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[15]~7                                                                 ; 12      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[3]~3                                                                  ; 12      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[4]~1                                                                  ; 12      ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[4]                                                                                ; 12      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~56                                                             ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~55                                                             ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[0]~17                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[1]~16                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[6]~15                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[7]~14                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[8]~13                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[9]~12                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[11]~11                                                                ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[10]~10                                                                ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[12]~9                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[13]~8                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[2]~0                                                                  ; 11      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[29]                                                                             ; 11      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[28]                                                                                 ; 11      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[29]                                                                                 ; 11      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[18]                                                                                 ; 11      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[14]~6                                                                 ; 10      ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[5]~2                                                                  ; 10      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[0]                                                                              ; 10      ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[28]                                                                             ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[19]                                                                                 ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[20]                                                                                 ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[21]                                                                                 ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|eb[22]                                                                                 ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[7]                                                                                ; 10      ;
; pipelined_computer:inst|pipedereg:de_reg|ejal~0                                                                                 ; 9       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[1]                                                                              ; 9       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[31]                                                                             ; 9       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[23]                                                                                 ; 9       ;
; pipelined_computer:inst|pipeid:id_stage|fwda~0                                                                                  ; 8       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~28                                                              ; 8       ;
; pipelined_computer:inst|pipemem:mem_stage|datain[1]~3                                                                           ; 8       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[2]                                                                              ; 8       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[25]                                                                             ; 8       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[27]                                                                             ; 8       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[27]                                                                                 ; 8       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[26]                                                                                 ; 8       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[24]                                                                                 ; 8       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[25]                                                                                 ; 8       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[16]                                                                                 ; 8       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[14]~64                                                             ; 7       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[13]~60                                                             ; 7       ;
; pipelined_computer:inst|pipeid:id_stage|fwda~3                                                                                  ; 7       ;
; pipelined_computer:inst|pipeid:id_stage|fwda~2                                                                                  ; 7       ;
; pipelined_computer:inst|pipeid:id_stage|fwda~1                                                                                  ; 7       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux31~12                                                          ; 7       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~8                                                               ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|datain[3]~5                                                                           ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|datain[2]~4                                                                           ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|datain[0]~2                                                                           ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port5[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port5[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port5[1]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port5[0]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[0]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port3[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port3[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port3[1]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port3[0]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[1]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[0]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[1]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[0]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[3]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[2]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[1]                                            ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[0]                                            ; 7       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[20]                                                                             ; 7       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[30]                                                                             ; 7       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[17]                                                                                 ; 7       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[1]                                                                                  ; 7       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[9]                                                                                ; 7       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[8]                                                                                ; 7       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[5]                                                                                ; 7       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[6]                                                                                ; 7       ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[3]                        ; 6       ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[2]                        ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[14]~59                                                             ; 6       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~4                                                                       ; 6       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|regrt~0                                                                      ; 6       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~1                                                                       ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~53                                                ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight0~17                                                ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~26                                                ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[16]~5                                                                 ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[17]~4                                                                 ; 6       ;
; pipelined_computer:inst|pipeexe:exe_stage|ern[4]                                                                                ; 6       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~0                                              ; 6       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[5]                                                                              ; 6       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[3]                                                                              ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[28]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[29]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[30]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[31]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[15]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[16]                                                                                 ; 6       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[10]                                                                               ; 6       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|out_port4[1]~DUPLICATE                                  ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~129                                                            ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[11]~83                                                             ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[13]~61                                                             ; 5       ;
; pipelined_computer:inst|pipeid:id_stage|Equal16~2                                                                               ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~20                                                 ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~55                                                ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~48                                                ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~19                                                              ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~11                                                 ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~12                                                              ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~27                                                ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~7                                                               ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight0~2                                                 ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~11                                                ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~10                                                ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~5                                                 ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~4                                                 ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~9                                                  ; 5       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~5                                              ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[1]~268                                                             ; 5       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[29]~228                                                            ; 5       ;
; pipelined_computer:inst|pipedereg:de_reg|em2reg                                                                                 ; 5       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[2]  ; 5       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[3]  ; 5       ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[3]                                                                                 ; 5       ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[2]                                                                                 ; 5       ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[1]                                                                                 ; 5       ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[0]                                                                                 ; 5       ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[0]                        ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[22]~174                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[23]~170                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[24]~166                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~161                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[26]~156                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[27]~152                                                            ; 4       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux1~12                                                           ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[18]~123                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[19]~118                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[20]~113                                                            ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[21]~109                                                            ; 4       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux21~12                                                          ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[11]~89                                                             ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[14]~84                                                             ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~81                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[14]~66                                                             ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~26                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~25                                                 ; 4       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~5                                                                       ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|Equal1~0                    ; 4       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|wmem~0                                                                       ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~19                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~52                                                ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~17                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~15                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~24                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~12                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~23                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~21                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~20                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~18                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|Mux31~0                                                       ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~16                                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~23                                                ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~12                                                ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~7                                                 ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~6                                                 ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~6                                              ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~4                                              ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~3                                              ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~2                                              ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                                              ; 4       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[2]~288                                                             ; 4       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[4]                                                                              ; 4       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[14]                                                                             ; 4       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[13]                                                                             ; 4       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[12]                                                                             ; 4       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[11]                                                                             ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[22]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[23]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[24]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[25]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[26]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[27]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[17]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[18]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[19]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[20]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[21]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[12]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[13]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[14]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[7]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[8]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[9]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[10]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[11]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[5]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[6]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[6]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[7]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[8]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[9]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[11]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[10]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[12]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[13]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[15]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[14]                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|eb[5]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[3]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[2]                                                                                  ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[3]                                                                                ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[2]                                                                                ; 4       ;
; pipelined_computer:inst|pipeemreg:em_reg|mm2reg                                                                                 ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[1]                                                                                ; 4       ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[0]                                                                                ; 4       ;
; pipelined_computer:inst|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_input_mux2x32|y[1]                        ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|pcsource~0                                                                   ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|comb~11                                                                                 ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux1~10                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[31]~175                                                            ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~17                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[24]~162                                                            ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux6~12                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~157                                                            ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[26]~22                                                    ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[27]~21                                                    ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux3~12                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[28]~148                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[28]~142                                                            ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux2~10                                                           ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[29]~20                                                    ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~133                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~128                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~127                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~126                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~124                                                            ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[31]~19                                                    ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux14~11                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux14~0                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~57                                                 ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[20]~18                                                    ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~52                                                 ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux10~12                                                          ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[21]~105                                                            ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux16~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux15~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux24~15                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux20~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux26~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux25~12                                                          ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[8]~103                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[9]~95                                                              ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux20~11                                                          ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[10]~86                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[11]~82                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[11]~80                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[12]~78                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[13]~74                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|Mux16~3                                                       ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~39                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~38                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[14]~69                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~36                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~35                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|Mux15~5                                                       ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~33                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~31                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~28                                                 ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux14~11                                                          ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[17]~6                                                     ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux14~0                                                           ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[17]~58                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~24                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~23                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight0~26                                                ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux28~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux29~12                                                          ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~3                                                                       ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~2                                                                       ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|wpcir~0                                                                                 ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|Equal17~0                                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[8]~43                                                              ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight0~20                                                ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|Equal0~2                                                                                ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|Equal0~1                                                                                ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|Equal0~0                                                                                ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|comb~0                                                                       ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[1]~1                                                      ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~60                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~56                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[7]~38                                                              ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[31]~19                                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[6]~33                                                              ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[4]~26                                                              ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~13                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~41                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~39                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~34                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~33                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~32                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight0~6                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~30                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~29                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~25                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~24                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~21                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~11                                                              ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~13                                                ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~9                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftRight1~8                                                 ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~4                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~3                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[3]~1                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[4]~280                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[5]~276                                                             ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|Mux31~6                                                       ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[17]~264                                                            ; 3       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux21~11                                                          ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[21]~244                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~216                                                            ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[24]~212                                                            ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|dpc4[28]                                                                             ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|dpc4[29]                                                                             ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|dpc4[30]                                                                             ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|dpc4[31]                                                                             ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[22]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[23]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[24]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[25]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[26]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[27]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[28]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[29]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[30]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[31]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[18]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[19]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[20]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[21]                                                                               ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[7]  ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[8]  ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[9]  ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[10] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[18] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[19] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[24] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[25] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[30] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[6]  ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[8]                                                                                ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[9]                                                                                ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[11]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[10]                                                                               ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[10]                                                                             ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[12]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[13]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[15]                                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|Add0~37                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[14]                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[16]                                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|Add0~29                                                                               ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[17]                                                                               ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|Add0~25                                                                               ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[6]                                                                              ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[1]                                                                                ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[7]                                                                              ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[9]                                                                              ; 3       ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[8]                                                                              ; 3       ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[0]                                                                                ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|epc4[0]                                                                                ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|ea[4]                                                                                  ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[11]                                                                               ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[12]                                                                               ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[13]                                                                               ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[15]                                                                               ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[14]                                                                               ; 3       ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[5]                                                                                ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[4]  ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[5]  ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[15] ; 3       ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|q_a[0]  ; 3       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[30]~198                                                            ; 2       ;
; pipelined_computer:inst|pipepc:prog_cnt|pc[1]~7                                                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|pipecu:pcu|i_jr                                                                         ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|WideNor0~9                                                                              ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[21]~181                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[16]~180                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[25]~178                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[24]~177                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:call_sub|y[15]~176                                                            ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|WideNor0~5                                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|WideNor0~4                                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|comb~10                                                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|comb~9                                                                                  ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|WideNor0~3                                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|comb~8                                                                                  ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|WideNor0~0                                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|comb~1                                                                                  ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|comb~0                                                                                  ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux4~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux5~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux3~11                                                           ; 2       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[28]~30                                                    ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux2~12                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux2~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux2~0                                                            ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux13~9                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux12~9                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux11~10                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux10~11                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux10~10                                                          ; 2       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[21]~27                                                    ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux8~10                                                           ; 2       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[23]~26                                                    ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux9~10                                                           ; 2       ;
; pipelined_computer:inst|pipemem:mem_stage|mux2x32:mem_io_output_mux|y[22]~25                                                    ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux7~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux7~9                                                            ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux6~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux6~9                                                            ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux0~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux0~0                                                            ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_db|Mux30~10                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux9~12                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux9~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][22]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][22]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux9~0                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[22]~30                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[22]~25                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux8~12                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux8~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][23]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][23]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux8~0                                                            ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[23]~29                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[23]~24                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux7~16                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][24]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][24]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[24]~28                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[24]~23                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux6~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][25]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][25]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[25]~27                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[25]~22                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux5~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux5~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][26]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][26]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~79                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[26]~26                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[26]~21                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux4~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux4~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][27]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][27]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~78                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[27]~25                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[27]~20                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][28]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][28]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~77                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux2~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][29]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][29]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~75                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~74                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~73                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][30]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][30]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~72                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~70                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~69                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~68                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux0~11                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux0~10                                                           ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][31]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][31]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|Mux0~4                                                        ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~63                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~62                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~61                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~59                                                 ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux14~12                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux13~12                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux13~11                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][18]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][18]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux13~0                                                           ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~58                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[18]~24                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[18]~19                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux12~12                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux12~11                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[7][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][19]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[25][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][19]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux12~0                                                           ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[19]~23                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[19]~18                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux11~11                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux11~10                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[9][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[2][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[6][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][20]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[27][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[21][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[17][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[28][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[20][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[24][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[16][20]                                                             ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~55                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|alu:agorithm_logic_unit|ShiftLeft0~54                                                 ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_b|y[20]~22                                                                ; 2       ;
; pipelined_computer:inst|pipeexe:exe_stage|mux2x32:alu_a|y[20]~17                                                                ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|mux4x32:forwarding_da|Mux10~11                                                          ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[15][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[14][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[13][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[12][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[11][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[10][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[8][21]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[3][21]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[1][21]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[5][21]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[4][21]                                                              ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[31][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[23][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[19][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[30][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[22][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[26][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[18][21]                                                             ; 2       ;
; pipelined_computer:inst|pipeid:id_stage|regfile:rf|register[29][21]                                                             ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                               ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                            ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; pipelined_computer:inst|pipeif:if_stage|irom:irom_inst|altsyncram:altsyncram_component|altsyncram_shj1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1           ; 0          ; ./source/pipelined_instmem.mif ; M10K_X38_Y34_N0 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; pipelined_computer:inst|pipemem:mem_stage|dram:dram_inst|altsyncram:altsyncram_component|altsyncram_90n1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1           ; 0          ; ./source/pipelined_datamem.mif ; M10K_X38_Y33_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,360 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 126 / 13,420 ( < 1 % )  ;
; C2 interconnects                            ; 2,052 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,109 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 231 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,285 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 230 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 328 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 2,205 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,759 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 62        ; 0            ; 62        ; 0            ; 0            ; 62        ; 62        ; 0            ; 62        ; 62        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 62           ; 0         ; 62           ; 62           ; 0         ; 0         ; 62           ; 0         ; 0         ; 62           ; 10           ; 62           ; 62           ; 62           ; 62           ; 10           ; 62           ; 62           ; 62           ; 62           ; 10           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; hex0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testout[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; input0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 4.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                 ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                ; Delay Added in ns ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; pipelined_computer:inst|pipeemreg:em_reg|malu[23]   ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.440             ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[28]   ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mwreg      ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ewreg      ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mm2reg     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[0]     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[1]     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[2]     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[21] ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[22] ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[23] ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|em2reg     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[0]    ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[1]    ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[2]    ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ejal       ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[3]    ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[3]     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[25] ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipefdreg:inst_reg|inst[24] ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipedereg:de_reg|ern0[4]    ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|mrn[4]     ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.339             ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[16]   ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.338             ;
; pipelined_computer:inst|pipeemreg:em_reg|malu[30]   ; pipelined_computer:inst|pipepc:prog_cnt|pc[0]       ; 0.335             ;
; pipelined_computer:inst|pipefdreg:inst_reg|dpc4[30] ; pipelined_computer:inst|pipepc:prog_cnt|pc[30]      ; 0.290             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[3]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[2]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[30]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[31]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[15]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[15]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[12]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[12]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[11]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[10]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[13]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[13]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[29]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[16]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[14]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[14]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[28]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[28]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[25]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[24]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[25]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[26]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[26]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[27]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[27]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[14]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[16]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[22]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[24]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[23]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[29]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[13]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[21]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[21]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[23]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[10]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[9]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[17]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[17]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[20]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[19]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[20]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[12]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[11]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[11]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[18]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[18]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[9]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[19]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[15]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[16]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[31]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[30]     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[10]   ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[7]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[6]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[5]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[8]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[8]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[9]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[3]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[1]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[1]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[8]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[1]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[4]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[4]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[5]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[5]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eshift     ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[6]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eimm[7]    ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[7]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|eb[6]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
; pipelined_computer:inst|pipedereg:de_reg|ea[4]      ; pipelined_computer:inst|pipefdreg:inst_reg|inst[10] ; 0.256             ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "pipelined_computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1455 fanout uses global clock CLKCTRL_G6
    Info (11162): reset~inputCLKENA0 with 1016 fanout uses global clock CLKCTRL_G7
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Info (332104): Reading SDC File: 'pipelined_computer_test.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: pipelined_computer:inst|pipeemreg:em_reg|malu[3] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.53 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file D:/ComputerOrganization/EI332/pipelined_cpu/output_files/pipelined_computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6177 megabytes
    Info: Processing ended: Mon Jun 10 22:55:31 2019
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/ComputerOrganization/EI332/pipelined_cpu/output_files/pipelined_computer.fit.smsg.


