<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:32.2232</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0029587</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0146185</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 관통홀을 포함한 코어층; 및 상기 코어층의 관통홀 내측에 배치된 연결 부재;를 포함하고, 상기 코어층은 상기 관통홀을 형성하는 코어층의 내벽면은 단차부를 포함하고, 상기 연결 부재는 상기 단차부 상에 배치된 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 관통홀을 포함한 코어층; 및상기 코어층의 관통홀 내측에 배치된 연결 부재;를 포함하고,상기 코어층은 상기 관통홀을 형성하는 코어층의 내벽면은 단차부를 포함하고,상기 연결 부재는 상기 단차부 상에 배치된 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 코어층의 상부와 상기 관통홀 내에 배치되는 상부 빌드업층;을 더 포함하고,상기 코어층은 심재 및 상기 심재에 대해 서로 비대칭으로 배치된 제1 수지재와 제2 수지재;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 관통홀은 상기 연결 부재의 하부에 배치되는 제1 영역과 상기 제1 영역 상부에 위치하고 상기 연결 부재와 수평 방향으로 적어도 일부 중첩되는 제2 영역;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1 수지재의 두께는 상기 제2 수지재의 두께보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제1 수지재 및 상기 심재는 상기 제2 영역과 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제2 수지재의 일부는 상기 제2 영역과 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 제2 수지재는 상기 제2 영역과 수평 방향으로 중첩되는 영역에서 두께가 상기 제1 영역과 수평 방향으로 중첩되는 영역에서 두께보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제3항에 있어서,상기 제1 영역은 상기 제2 수지재와 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제3항에 있어서,상기 제1 영역의 폭은 상기 연결 부재의 폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제3항에 있어서,상기 단차부는 상기 제1 영역과 상기 제2 영역 사이에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제3항에 있어서,상기 제2 영역의 폭은 상기 연결 부재의 폭보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제3항에 있어서,상기 관통홀의 내벽면은 상기 제1 영역에 위치한 제1 내벽면과 상기 제2 영역에 위치한 제2 내벽면을 갖고, 상기 제1 내벽면은 상기 제2 내벽면의 내측에 이격 위치하는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 관통홀은 상기 제1 내벽면과 상기 제2 내벽면 사이에 배치되는 안착면;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 안착면에 배치되는 접합 부재;를 더 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제3항에 있어서,상기 제1 영역의 폭은 상기 제2 영역의 폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제3항에 있어서,상기 코어층은 하부 영역 및 상기 하부 영역 상에 배치되는 상부 영역;을 포함하고,상기 하부 영역은 제1 영역과 수평 방향으로 중첩되고,상기 상부 영역은 제2 영역과 상기 수평 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 하부 영역의 두께와 상기 상부 영역의 두께는 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 수지재 및 상기 심재는 상기 상부 영역에 위치하고,상기 제2 수지재는 상기 하부 영역에 위치하는 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>SON, Yong Ho</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>KIM, Du Hyun</engName><name>김두현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.03.29</priorityApplicationDate><priorityApplicationNumber>1020240043294</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.03.07</receiptDate><receiptNumber>1-1-2025-0260029-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250029587.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828eb0259cdb6d95ca9a5990a89e6cefb8b69a404c336dc580844e52caedcbc4814b5fc2f49f264ec73255bb4571c48109e3c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae05a236cde04e984eafca9b8ecd2c5d87ebb1ee8a033e1f366436ec76e4b4d0056bae4ba125ab636e38a5d72b7815b20f69</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>