{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 13,
    "month": 9,
    "day": 27
  },
  "case_number": "平成12(行ケ)290",
  "case_name": "",
  "court_name": "東京高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "12276",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=12276",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/276/012276_hanrei.pdf",
  "contents": "平成１２年（行ケ）第２９０号　審決取消請求事件\n判　　　　決\n原　告　　浜松ホトニクス株式会社\n訴訟代理人弁理士　長谷川芳樹、柴田昌聰、黒川朋也、弁護士　村田哲哉\n被　告　　特許庁長官　及川耕造\n指定代理人　菅原道晴、小林信雄、茂木静代、小川謙\n主　　　　文\n原告の請求を棄却する。\n訴訟費用は原告の負担とする。\n事実及び理由\n第１　原告の求めた裁判\n「特許庁が、平成１１年審判第１１６２７号事件について平成１２年６月１３日\nにした審決を取り消す。」との判決。\n第２　事案の概要\n１　特許庁における手続の経緯\n原告は、平成４年１２月１０日、名称を「固体撮像素子」とする発明（本願発\n明）についての特許出願（平成４年特許願第３３０４８２号）をしたが、平成１１\n年６月１６日に拒絶査定があったので、同年７月１５日審判請求をし、平成１１年\n審判第１１６２７号事件として審理された結果、平成１２年６月１３日、「本件審\n判の請求は、成り立たない。」との審決があり、その謄本は７月１０日に原告に送\n達された。\n２　本願発明の要旨（請求項１記載の発明の要旨）\n【請求項１】　被写体からの光を画素ごとに電流に変換する複数のフォトダイオー\nドと、前記フォトダイオードごとに設けられ、リセット状態から前記電流を積分し\nて電圧として出力する複数の積分回路部と、前記積分回路部のリセット状態の出力\n電圧と積分した出力電圧との差を増幅して出力する信号後処理回路と、前記積分回\n路部の出力を順次選択し、前記信号後処理回路に出力するとともに前記積分回路部\nをリセットする制御回路部とを備える固体撮像素子。\n３　審決の理由の要点\n(1)　刊行物記載発明\n原査定の拒絶の理由に引用された特開平４－４６６３号公報（刊行物１）には、\n複数のセンサチップを有する光電変換装置における信号発生装置に関し、増幅器の\nオフセット電圧のばらつきにより出力電圧に段差が生じる欠点に着目し、「信号セ\nンサチップごとの段差の生じない信号発生装置」を目的とし、\n「出力のリセット期間には、コンデンサ３の共通出力線１に接続される側（以\n下、ＣＩＮ側とする）では、センサチップＣの出力リセット電圧ＶＲＥＳ１とその\nセンサチップが有するバッファ増幅器Ａのオフセット電圧ＶＯＦＦとの和、ＶＲＥ\nＳ１＋ＶＯＦＦが読み出され、コンデンサ３のもう一方の側（以下、ＣＯＵＴ側と\nする）は、リセット電源５によるリセット電圧ＶＲＥＳ２に設定される。ここで、\nＶＲＥＳ１は各センサチップについて共通とする。続いて、リセット期間の後の信\n号期間には、ＣＩＮ側では、そのセンサチップの有する画素Ｓからの出力電圧ＶＳ\nＩＧと前記リセット期間に読み出された電圧、ＶＲＥＳ１＋ＶＯＦＦとの和、ＶＳ\nＩＧ＋ＶＲＥＳ１＋ＶＯＦＦが読み出される。このとき、ＣＯＵＴ側では、容量結\n合により前記リセット期間にＣＩＮ側で読み出された電圧ＶＲＥＳ１＋ＶＯＦＦと\nの差、ＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦ－（ＶＲＥＳ１＋ＶＯＦＦ）＝ＶＳＩＧの\nオフセット電圧ＶＯＦＦ及びリセット電圧、特にセンサチップごとに異るオフセッ\nト電圧ＶＯＦＦが減算処理されて除かれた信号電圧ＶＳＩＧのみが得られる。そし\nて、増幅器４には、この信号電圧ＶＳＩＧにリセット電源５によるリセット電圧Ｖ\nＲＥＳ２が加算された電圧、ＶＳＩＧ＋ＶＲＥＳ２が入力される。」（３頁左上欄\n２行～右上欄４行）、「共通出力線に直列に挿入した容量手段により、センサチッ\nプの有するバッファ増幅器のオフセット電圧を減算処理し、センサチップごとに出\n力に現れる段差をなくすようにしたため、高階調の信号出力を得ることができ、暗\n時の出力のばらつきも著しく低減することができる」（３頁右上欄１６行～左下欄\n２行）、第１図（１）に、３画素Ｓからの出力がシフトレジスタＳＲからのシフト\nパルスにより、それぞれ共用するバッファ増幅器Ａを介して順次出力線に読み出さ\nれるように配置され、バッファ増幅器Ａの入力側にリセット電源とリセットスイッ\nチが接続され、バッファ増幅器Ａの出力側に共通出力線への接続をオンオフするス\nイッチが接続され、両スイッチがパルス駆動されるようにされた各々のセンサチッ\nプＣと、出力用のバッファ増幅器と共通出力線との間に直列コンデンサとリセット\n電源とスイッチの直列回路が接続されている出力部を接続する旨の信号発生装置の\n構成を示す、発明が記載されている。\n原査定の拒絶の理由に引用した特開平３－143159号公報（刊行物２）には、「出\n力信号の不要な疑似信号を除去することができる密着型イメージセンサ」を目的と\nし、\n「光電変換回路は、ホトダイオード１，ブロッキングダイオード２，積分器１\n０，積分器１０に並列に接続されたスイッチＳＷ及び制御部２０からなる。ここ\nで、積分器１０，スイッチＳＷ及び制御部２０は、図示しないが出力回路Ｃ１～Ｃ\n１６の各々に一組づつ設けられているものである。」（２頁右下欄１８行～３頁左\n上欄４行）、「各積分器１０は、演算増幅器１１とコンデンサＣとからなる。」\n（３頁左上欄８行～９行）、「ホトダイオード１の出力信号を積分することによ\nり、ホトダイオードの出力信号から不要な疑似信号を除去することができる。」\n（３頁右上欄９行～１１行）、とし、第１図に、１個のホトダイオード１に接続し\nた積分器を、演算増幅器と、この演算増幅器の反転入力端子と出力端子間に接続さ\nれたコンデンサとで構成し、この積分器のコンデンサに外付けでリセット用スイッ\nチを並設し、このリセット用スイッチを制御部により制御可能とする旨の光電変換\n回路を開示する、発明が示されている。\n(2)　対比・判断\n本願請求項１に係る発明と刊行物１記載発明とを対比するに、機能からみて、刊\n行物１記載発明の「画素Ｓ」は、コンデンサ３に印可する出力電圧ＶＳＩＧを発生\nするものであってみれば、「被写体からの光を画素ごとに」「変換する複数の」光\n電変換素子と認められ、刊行物１記載発明の「センサチップＣのリセット電源、画\n素出力リセット用のスイッチングＭＯＳトランジスタ、バッファ増幅器Ａ」は、本\n願請求項１に係る発明の「リセット状態から」「電圧として出力する複数の」「回\n路部」に対応し、刊行物１記載発明の「センサチップＣのリセット期間の出力電圧\nと信号期間の出力電圧との差を増幅して出力する出力部」は、本願請求項１に係る\n発明の「回路部のリセット状態の出力電圧と」「出力電圧との差を増幅して出力す\nる信号後処理回路」に対応し、刊行物１記載発明の「センサチップＣの画素出力リ\nセット用のスイッチングＭＯＳトランジスタＭＲＥＳおよびスイッチングＭＯＳト\nランジスタＭｎ（ｎ＝１，２，・・）にパルスを供給する手段」は、本願請求項１\nに係る発明の「回路部の出力を順次選択し、前記信号後処理回路に出力するととも\nに」「回路部をリセットする制御回路部」に対応し、刊行物１記載発明の「信号発\n生装置」は、本願請求項１に係る発明の「固体撮像素子」に対応するので、\n両者は、\n「「被写体からの光を画素ごとに」「変換する複数の」光電変換素子と、「リセ\nット状態から」「電圧として出力する複数の」「回路部」と、「回路部のリセット\n状態の出力電圧と」「出力電圧との差を増幅して出力する信号後処理回路」と、\n「回路部の出力を順次選択し、前記信号後処理回路に出力するとともに前記」「回\n路部をリセットする制御回路部」と、を備える「個体撮像素子」」で一致し、\n①　本願請求項１に係る発明では、被写体からの光を画素ごとに光電変換する素\n子をフォトダイオードとして電流に変換し、積分回路部をフォトダイオードごとに\n設けリセット状態から電流を積分して電圧として出力するようにしたのに対し、刊\n行物１記載発明ではそのように成されていない点、\n②　本願請求項１に係る発明では、信号後処理回路で用いるための出力電圧を発\n生する回路部を積分回路部とし、制御回路部が順次選択及びリセットする回路部を\n積分回路部としているのに対し、刊行物１記載発明ではそのように成されていない\n点、\nで相違する。\n上記相違点について審究する。\n（相違点①について）\n光電変換素子としてフォトダイオードは周知である。また、刊行物２記載発明の\n積分器は、コンデンサＣの回路上の特性からみて、電圧出力をとれるようにするこ\nと、フォトダイオードで発生した電荷をフォトダイオード自体で蓄積せずにコンデ\nンサＣに蓄積できるようにすること、１個のフォトダイオードに対し１個の積分器\nとできるようにすること、フォトダイオードの出力信号を積分することによりフォ\nトダイオードの出力信号から不要な疑似信号を除去することができるようにするこ\nと、すなわち計測に適するように正確な出力を得ることができるようにすること、\n本願請求項１に係る発明の積分回路部と同じ固体撮像素子の技術分野に属するもの\nとすること、を意味するものであってみれば、刊行物２記載の積分器及びスイッチ\nＳＷより成る電圧発生回路の構成を前記意味するところを動機として刊行物１記載\nのセンサチップＣのリセット電源とリセットスイッチ及びバッファ増幅器よりなる\n電圧発生回路の構成に画素ごとに適用することは、当業者が容易になし得たものと\nいえる。\nしてみれば、上記相違点①は刊行物２記載発明の適用により当業者が容易に発明\nをすることができたものである。\n（相違点②について）\n上記「（相違点①について）」で述べたとおり、刊行物２記載の積分器、スイッ\nチＳＷ及びホトダイオードより成る電圧発生回路の構成を前記意味するところを動\n機として刊行物１記載のセンサチップＣの１個の画素、リセット電源とリセットス\nイッチ及びバッファ増幅器よりなる電圧発生回路に適用することは当業者において\n容易になし得たものである。そうとすると、信号後処理回路及び制御回路部が処理\nする出力電圧及び出力を発生する対象が刊行物２記載の前記電圧発生回路、すなわ\nち積分回路部となることは自明である。\nしてみれば、相違点②は刊行物２記載発明を刊行物１記載発明に適用することに\nより生じる自明の事項であり、前記適用が「（相違点①について）」で述べたとお\nり容易になし得た以上、相違点②は前記適用を前提とすれば相違しないものとな\nる。\n(3)　審決のむすび\n以上のとおりであるから、本願請求項１に係る発明は、刊行物１及び２記載発明\nに基づいて当業者が容易に発明をすることができたものであるから、特許法２９条\n２項の規定により、特許を受けることができない。\n第３　原告主張の審決取消事由\n１　取消事由１（対比・判断の誤り（一致点の認定の誤り））\n(1)　審決の基本的考え方の誤り\n審決は「機能からみて」として、刊行物１記載の発明と本願請求項１に係る発明\nとの対比・判断をすると説示するが、審決が対応するとした点は、いずれも、「結\n果」からみたものであり、「機能」からみたものではない。発明の特徴は、特定の\n結果を実現するために採用した手段に認められるところ、審決の対比は、実現する\n結果のみにこだわり採用した手段の相違を無視しており、誤りである。\n(2)　リセットの対象の対比の誤り\n(2)－１　審決は、「刊行物１記載発明の「センサチップＣのリセット電源、画\n素出力リセット用のスイッチングＭＯＳトランジスタ、バッファ増幅器Ａ」は、本\n願請求項１に係る発明の「リセット状態から」「電圧として出力する複数の」「回\n路部」に対応し、」と認定する。\nしかし、刊行物１の第１図（１）及び「ここで、一画素からの出力を読み出すご\nとに、出力リセットパルスφＲＥＳにより出力線のリセットが行われ、電圧ＶＲＥＳ１\nに設定される。」（２頁左上欄４行～７行）の記載によれば、刊行物１発明は、リ\nセット電源ＥとトランジスタＭＲＥＳとを用いて画素Ｓの出力電圧を強制的にＶＲＥＳ\n１に設定することにより、画素Ｓをリセットするのに対して、本願請求項１に係る\n発明は、積分回路部をリセットする。\n刊行物１発明と本願請求項１に係る発明とでは、リセットの対象が異なってお\nり、刊行物１発明の「センサチップＣのリセット電源、画素出力リセット用のスイ\nッチングＭＯＳトランジスタ、バッファ増幅器Ａ」は、本願請求項１に係る発明の\n「リセット状態から電圧として出力する複数の回路部」に対応しない。\n(2)－２　被告は、「コンデンサ（刊行物１のコンデンサ３、本願請求項１に係\nる発明のＣα）の入力側にリセット期間の出力電圧と信号期間の出力電圧とを出力\nする」という機能からみて上記対応関係をみるべきであると主張する。\nしかし、被告主張の点は結果からみたもので機能からみたものではなく、被告の\n主張は採用した手段の相違を無視するものである。\n(3)　増幅の対象となる電圧の対比の誤り\n(3)－１　審決は、「刊行物１記載発明の『センサチップＣのリセット期間の出\n力電圧と信号期間の出力電圧との差を増幅して出力する出力部』は、本願請求項１\nに係る発明の『回路部のリセット状態の出力電圧と』『出力電圧との差を増幅して\n出力する信号後処理回路』に対応し」と認定している。\nしかし、刊行物１発明の出力部は、画素Ｓをリセットした時の出力電圧と画素Ｓ\nへの信号入力時の出力電圧との差を増幅して出力するのに対して、本願請求項１に\n係る発明の信号後処理回路は、積分回路部のリセット状態の出力電圧と積分した出\n力電圧との差を増幅して出力する。\n刊行物１記載の発明と本願請求項１に係る発明とでは、増幅の対象となる電圧が\n異なっており、刊行物１発明の「センサチップＣのリセット期間の出力電圧と信号\n期間の出力電圧との差を増幅して出力する出力部」は本願請求項１に係る発明の\n「回路部のリセット状態の出力電圧と出力電圧との差を増幅して出力する信号後処\n理回路」に対応しない。したがって、「回路部のリセット状態の出力電圧と出力電\n圧との差を増幅して出力する信号後処理回路」を一致点とした審決の認定は誤りで\nある。\n(3)－２　被告は、刊行物１発明のコンデンサ３の「ＣＯＵＴ側では、センサチッ\nプごとに異なるオフセット電圧ＶＯＦＦが減算処理されて除かれた信号電圧ＶＳＩＧの\nみが得られる」という機能から上記対応関係をみるべきであると主張するが、この\n点も結果から見たものであって機能からみたものではないから、誤りというべきで\nある。\n(4)　リセットを行う手段の対比の誤り\n(4)－１　審決は、「刊行物1記載発明の「センサチップＣの画素出力リセット\n用のスイッチングＭＯＳトランジスタＭＲＥＳおよびスイッチングＭＯＳトランジ\nスタＭｎ（ｎ＝１、２、・・）にパルスを供給する手段」は、本願請求項１に係る\n発明の「回路部の出力を順次選択し、前記信号後処理回路に出力するとともに」\n「回路部をリセットする制御回路部」に対応し」と認定している。\nしかし、前記のとおり、刊行物１発明と本願請求項１に係る発明とではリセット\nの対象が異なっており、刊行物1発明の「センサチップＣの画素出力リセット用のス\nイッチングＭＯＳトランジスタＭＲＥＳおよびスイッチングＭＯＳトランジスタＭ\nｎ（ｎ＝１，２，・・）にパルスを供給する手段」は本願請求項１に係る発明の\n「回路部の出力を順次選択し、前記信号後処理回路に出力するとともに回路部をリ\nセットする制御回路部」と対応するものではない。\nしたがって、上記審決の認定は誤りであり、「回路部の出力を順次選択し、前記\n信号後処理回路に出力するとともに回路部をリセットする制御回路部」を一致点と\nした審決の認定は誤りである。\n(4)－２　被告の主張は、「各々パルス駆動されるバッファ増幅器Ａの入力側の\nトランジスタと出力側のトランジスタにパルスを供給する」という機能から上記対\n応関係をみるべきであるとするものである。刊行物１発明と本願請求項１に係る発\n明とでは、供給先（リセットの対象）が異なり、機能からみて対応するものではな\nいので、この主張は誤りである。\n２　取消事由２（相違点の認定の誤り）\n審決は、本願請求項１に係る発明と刊行物１発明との相違点につき、「（１）本\n願請求項１に係る発明では、被写体からの光を画素毎に光電変換する素子をフォト\nダイオードとして電流に変換し、積分回路部をフォトダイオードごとに設けリセッ\nト状態から電流を積分して電圧として出力するようにしたのに対し、刊行物１記載\n発明ではそのように成されていない点、（２）本願請求項１に係る発明では、信号\n後処理回路で用いるための出力電圧を発生する回路部を積分回路部とし、制御回路\n部が順次選択およびリセットする回路部を積分回路部としているのに対し、刊行物\n1記載発明ではそのように成されていない点、で相違する。」と認定する。\nしかし、審決は、リセットの対象が相違すること、及び、信号後処理回路の増幅\nの対象となる電圧が相違することを看過しており、また、「刊行物１記載発明では\nそのように成されていない点」と記載するだけで、相違点を具体的に指摘していな\nいので、誤りである。\n３　取消事由３（相違点についての判断の誤り）\n(1)　相違点①についての判断の誤り\n(1)－１　動機の欠如\n本願請求項１に係る発明は積分器のオフセット誤差を除去するのに対して、刊行\n物２発明はフォトダイオードの出力信号中の不要な疑似信号を除去するもので、両\n者は課題が異なる上に、刊行物２には、フォトダイオードの出力信号を積分する積\n分器を設けることの記載はあるものの、刊行物２記載の「積分器およびスイッチＳ\nＷより成る電圧発生回路」の構成を刊行物1記載の「センサチップＣのリセット電源\nとリセットスイッチおよびバッファ増幅器よりなる電圧発生回路」の構成に適用す\nる旨の記載・示唆はないので、刊行物２には、刊行物２記載の電圧発生回路の構成\nを、刊行物1記載の電圧発生回路の構成に適用する動機がない。\n(1)－２　適用の不可能性\n刊行物２記載の電圧発生回路は積分器をリセットするのに対して、刊行物1記載の\n電圧発生回路は画素Ｓをリセットするもので、両者はリセットの対象を異にするか\nら、刊行物２記載の電圧発生回路の構成を、刊行物1記載の電圧発生回路の構成に適\n用することはできない。\n(2)　相違点②についての判断の誤り\nこの点に関する審決の判断は、刊行物２記載の電圧発生回路を刊行物１記載の電\n圧発生回路に適用することは当業者において容易になし得たものであることを前提\nとするものである一方、この前提が誤りであることは前記のとおりであるから、誤\nりである\n第４　審決取消事由に対する被告の反論\n１　取消事由１に対して\n(1)　審決は、本願請求項１に係る発明と刊行物１発明とを「機能からみて」対\n比をして一致点の認定をし、その機能を果たす具体的構成を相違点として認定をす\nるとの考え方に立つものである。「機能からみて」した対比判断に誤りはなく、一\n致点の認定にも誤りはない。機能は、「相互に関連し合って全体を構成している各\n因子が有する固有な役割」（広辞苑）の意味であり、所望の結果を達成するための\n各手段の役割を意味し、結果が対応することは手段としての役割（機能）が一致す\nることにほかならないから、結果を実現するために採用した手段の相違を無視して\n対比したわけではない。\n(2)　「リセット対象の対比の誤り」に対して\n(2)－１　刊行物１の「出力のリセット期間には、コンデンサ３の共通出力線１\nに接続される側（以下、ＣＩＮ側とする）では、センサチップＣの出力リセット電圧\nＶＲＥＳ１とそのセンサチップが有するバッファ増幅器Ａのオフセット電圧ＶＯＦＦと\nの和、ＶＲＥＳ１＋ＶＯＦＦが読み出され」（３頁左上欄２行～７行）、「続いて、リ\nセット期間の後の信号期間には、ＣＩＮ側では、そのセンサチップの有する画素Ｓか\nらの出力電圧ＶＳＩＧと前記リセット期間に読み出された電圧、ＶＲＥＳ１＋ＶＯＦＦと\nの和、ＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦが読み出される」（３頁左上欄10行～15行）との\n記載によると、「センサチップＣのリセット電源Ｅ、画素出力リセット用のスイッ\nチングＭＯＳトランジスタ、バッファ増幅器Ａ」からなる回路部は、リセット期間\n及びこれに続く信号期間においてバッファ増幅器Ａの出力電圧をコンデンサ３に出\n力する。これにより、バッファ増幅器Ａのオフセット電圧のばらつきに起因する出\n力電圧の段差を解消するものである。\n(2)－２　リセット期間の出力電圧につき、刊行物１発明はバッファ増幅器Ａの\n入力側をリセット電源Ｅにリセットしたときの電圧を出力するのに対して、本願請\n求項１に係る発明は積分回路部の積分電圧をリセットしたときの電圧を出力するも\nのであり、リセットの対象においては両者は相違するものの、両者とも、コンデン\nサ（刊行物１のコンデンサ３、本願請求項１に係る発明のＣα）の入力側にリセッ\nト期間の出力電圧と信号期間の出力電圧とを出力する点において一致している。\n(2)－３　審決は、「コンデンサの入力側にリセット期間の出力電圧と信号期間\nの出力電圧とを出力する」という機能からみて、刊行物１発明の「センサチップＣ\nのリセット電源、画素出力リセット用のスイッチングＭＯＳトランジスタ、バッフ\nァ増幅器Ａ」は本願請求項１に係る発明の「リセット状態から電圧として出力する\n複数の回路部」に対応すると認定したものである。審決は、上記(2)－２で指摘した\n相違点を、相違点②として別途認定している。\n(3)　「増幅の対象となる電圧の対比の誤り」に対して\n(3)－１　刊行物１には、「出力のリセット期間には、コンデンサ３の共通出力\n線１に接続される側（以下、ＣＩＮ側とする）では、センサチップＣの出力リセット\n電圧ＶＲＥＳ１とそのセンサチップが有するバッファ増幅器Ａのオフセット電圧ＶＯＦ\nＦとの和、ＶＲＥＳ１＋ＶＯＦＦが読み出され、コンデンサ３のもう一方の側（以下、Ｃ\nＯＵＴ側とする）は、リセット電源５によるリセット電圧ＶＲＥＳ２に設定される。こ\nこで、ＶＲＥＳ１は各センサチップについて共通とする。続いて、リセット期間の後\nの信号期間には、ＣＩＮ側では、そのセンサチップの有する画素Ｓからの出力電圧Ｖ\nＳＩＧと前記リセット期間に読み出された電圧、ＶＲＥＳ１＋ＶＯＦＦとの和、ＶＳＩＧ＋Ｖ\nＲＥＳ１＋ＶＯＦＦが読み出される。このとき、ＣＯＵＴ側では、容量結合により前記リ\nセット期間にＣＩＮ側で読み出された電圧ＶＲＥＳ１＋ＶＯＦＦとの差、ＶＳＩＧ＋ＶＲＥＳ\n１＋ＶＯＦＦ－（ＶＲＥＳ１＋ＶＯＦＦ）＝ＶＳＩＧのオフセット電圧ＶＯＦＦ及びリセット電\n圧、特にセンサチップごとに異なるオフセット電圧ＶＯＦＦが減算処理されて除かれ\nた信号電圧ＶＳＩＧのみが得られる。そして、増幅器４には、この信号電圧ＶＳＩＧに\nリセット電源５によるリセット電圧ＶＲＥＳ２が加算された電圧、ＶＳＩＧ＋ＶＲＥＳ２が\n入力される」との記載がある。\n(3)－２　審決は、コンデンサ３の「ＣＯＵＴ側では、センサチップごとに異なる\nオフセット電圧ＶＯＦＦが減算処理されて除かれた信号電圧ＶＳＩＧのみが得られる」\nという機能からみて、刊行物１発明の「センサチップＣのリセット期間の出力電圧\nと信号期間の出力電圧との差を増幅して出力する出力部」は、本願請求項１に係る\n発明の「回路部のリセット状態の出力電圧と出力電圧との差を増幅して出力する信\n号後処理回路」に対応すると認定したものであり、そこに誤りはない。\nそして、刊行物１発明の増幅対象が光電変換素子（画素Ｓ）の出力電圧であるの\nに対し、本願請求項１に係る発明のの増幅対象が光電変換素子（フォトダイオー\nド）の出力を積分した出力電圧である点は、積分器の構成を採用するか否かによる\nものであり、審決はこれを相違点①として抽出している。\n(4)　「リセットを行う手段の対比の誤り」 に対して\n審決は、刊行物１の第１図（１）（下記）に、バッファ増幅器Ａの入力側にリセ\nット電源とリセットスイッチが接続され、バッファ増幅器Ａの出力側に共通出力線\nへの接続をオンオフするスイッチが接続され、両スイッチがパルス駆動されるよう\nにされた各々のセンサチップＣが接続されている構成が示されていることから、こ\nれら両スイッチにパルスを供給する手段の存在は当然のことであると認定した上\nで、この両スイッチにパルスを供給する手段の機能が、本願請求項１に係る発明の\n「回路部の出力を順次選択し、前記信号後処理回路に出力するとともに前記回路部\nをリセットする制御回路部」に対応すると認定している。\n刊行物１の第１図（１）\nそして、「信号後処理回路で用いるための出力電圧を発生する回路部を積分回路\n部とし、制御回路部が順次選択およびリセットする回路部を積分回路部」とする点\nは、相違点②として抽出している。したがって、審決がしたリセットを行う手段の\n対比に関し、原告主張の誤りはない。\n２　取消事由２に対して\n「本願請求項１に係る発明では、信号処理回路で用いるための出力電圧を発生す\nる回路を積分回路部とし、制御回路部が順次選択及びリセットする回路部を積分回\n路部としているのに対し、刊行物１記載発明ではそのようになされていない」との\n審決認定の相違点②は、「回路部」のタイプが異なることを意味する。\n「回路部」のタイプが異なると、リセットの対象たる回路部及び増幅の対象とな\nる電圧を出力する回路部もおのずと相違することは明らかである。原告主張の、リ\nセットの対象が異なること、増幅の対象となる電圧が異なることは相違点②に含ま\nれる。\n３　取消事由３に対して\n(1)　「動機の欠如」に対して\n本願明細書には「密着型イメージセンサを構成するには、各フォトダイオードに\nＭＯＳＦＥＴによるソースフォロワ回路を設け、この回路で読み出す、という方式\nがある。一方、例えば、特開平３－１４３１５９にあるように、ソースフォロワ回\n路にかえて各フォトダイオードに積分器を設ける、というものがある。この方式で\nは、各積分器で各フォトダイオードの光電流を積分し、得られた信号をシフトレジ\nスタによりスキャンして一本の出力信号用の配線（ビデオライン）から画像信号\n（ビデオ信号）が出力される。」（【0003】］）の記載がある。\nすなわち、上記特開平３－143159号公報である刊行物２に、ソースフォロワ回路\nに代えて各フォトダイオードに積分器を設ける点、各フォトダイオードの光電流を\n積分し、得られた信号をシフトレジスタによりスキャンして一本の出力信号用の配\n線から画像信号として出力する点が記載されているとの認識が本願明細書に示され\nており、原告が欠如を主張するその動機が刊行物２に記載されていることを、原告\n自ら認めているのである。\n(2)　「適用の不可能性」に対して\n相違点①に関する部分の審決の説示は、「刊行物２記載発明の積分器が意味する\nところを動機として刊行物２記載発明の積分器及びスイッチＳＷより成る電圧発生\n回路の構成を刊行物１記載のセンサチップＣのリセット電源とリセットスイッチ及\nびバッファ増幅器よりなる電圧発生回路の構成に画素ごとに適用することは当業者\nが容易になし得たものといえる。」とするものであり、リセット対象の相違は、相\n違点①における審究の対象とはなっていないので、適用の不可能性に関する原告の\n主張は理由がない。\n第５　当裁判所の判断\n１　取消事由１について\n(1)　本願請求項１に係る発明\n本願請求項１に係る発明の要旨（特許請求の範囲の記載）によれば、本願請求項\n１に係る発明は、「被写体からの光を画素ごとに変換する複数の光電変換素子と、\nリセット状態から電圧として出力する複数の回路部」を「被写体からの光を画素ご\nとに電流に変換する複数のフォトダイオードと、前記フォトダイオードごとに設け\nられ、リセット状態から前記電流を積分して電圧として出力する複数の積分回路\n部」とした固体撮像素子であるということができる。\n(2)　刊行物１記載の発明\n(2)－１　甲第２号証によれば、刊行物１は、「信号発生装置」を発明の名称と\nする公開特許公報であるが、そこに以下の記載があることが認められる。\n「上記従来例では、・・・センサチップＣごとにバッファ増幅器Ａを設けてい\nた。そのため、各センサチップＣの出力にはリセット電圧ＶＲＥＳ１のほかバッファ\n増幅器Ａのオフセット電圧ＶＯＦＦが加算されることになり、そのオフセット電圧の\nＶＯＦＦのばらつきにより、・・・センサチップＣごとに出力電圧に段差が生じると\nいう欠点があった。・・・本発明は、上記問題点を解決するためになされたもの\nで、その目的は、信号出力にセンサチップごとの段差の生じない信号発生装置を提\n供することにある。」（２頁右上欄２行～左下欄１行）\n「第２図（２）を参照してその動作について説明する。センサチップＣにおける\n画素Ｓからの出力はシフトレジスタＳＲからのシフトパルスにより、それぞれ順次\n出力線に読み出される。ここで、一画素からの出力を読み出すごとに、出力リセッ\nトパルスφＲＥＳにより出力線のリセットが行われ、電圧ＶＲＥＳ１に設定される。次\nに、この読み出された出力は、バッファ増幅器Ａ及びスイッチングＭＯＳトランジ\nスタＭを介して全センサチップ共通の出力線に読み出されてゆく。例えばパルスφ\nＳＷ１によりスイッチングＭＯＳトランジスタＭ１が導通している期間にはセンサチ\nップＣ１の出力がバッファ増幅器Ａ１を介して共通出力線に読み出される。」（２\n頁左上欄１行～14行）\n刊行物１の第２図（２）\n「まず、出力のリセット期間には、コンデンサ３の共通出力線１に接続される側\n（以下、ＣＩＮ側とする）では、センサチップＣの出力リセット電圧ＶＲＥＳ１とその\nセンサチップが有するバッファ増幅器Ａのオフセット電圧ＶＯＦＦとの和、ＶＲＥＳ１\n＋ＶＯＦＦが読み出され、コンデンサ３のもう一方の側（以下、ＣＯＵＴ側とする）\nは、リセット電源５によるリセット電圧ＶＲＥＳ２に設定される。」（３頁左上欄２\n行～９行）\n「続いて、リセット期間の後の信号期間には、ＣＩＮ側では、そのセンサチップの\n有する画素Ｓからの出力電圧ＶＳＩＧと前記リセット期間に読み出された電圧、ＶＲＥ\nＳ１＋ＶＯＦＦとの和、ＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦが読み出される。このとき、ＣＯＵＴ\n側では、容量結合により前記リセット期間にＣＩＮ側で読み出された電圧ＶＲＥＳ１＋\nＶＯＦＦとの差、・・・オフセット電圧ＶＯＦＦが減算処理されて除かれた信号電圧Ｖ\nＳＩＧのみが得られる。そして、増幅器４には、この信号電圧ＶＳＩＧにリセット電源\n５によるリセット電圧ＶＲＥＳ２が加算された電圧、ＶＳＩＧ＋ＶＲＥＳ２が入力される」\n（３頁左上欄10行～右上欄４行）\n(2)－２　これらの記載によれば、刊行物１記載の発明は「オフセット電圧によ\nる成分が抑えられた良好な出力信号を各画素について得る」ことを目的・効果とし\nて、以下①から⑦までの動作をするものであることを認めることができる。\n（回路部）\n①　バッファ増幅器Ａの入力側（画素Ｓの出力線）は、リセット期間において\nトランジスタＭＲＥＳによりリセット電圧ＶＲＥＳ１にリセットされ、信号期間におい\nてシフトレジスタＳＲからのシフトパルスにより画素Ｓからの出力電圧ＶＳＩＧが読\nみ出される。\n②　バッファ増幅器Ａの出力側には、その入力側の電圧を増幅した電圧が出力\nされるが、バッファ増幅器Ａにオフセット電圧ＶＯＦＦがあるときは、前記増幅し\nた電圧にオフセット電圧ＶＯＦＦを加算した出力電圧（増幅電圧）が出力されるこ\nと、すなわち、リセット期間においてはＶＲＥＳ１＋ＶＯＦＦが、信号期間においては\nＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦがそれぞれ出力される。\n③　リセット期間及び信号期間のバッファ増幅器Ａの出力電圧（増幅電圧）\nを、トランジスタＭにより順次選択し、共通出力線１を介してコンデンサ３の入力\n側（ＣＩＮ）に読み出す。\n（信号後処理回路）\n④　コンデンサ３の入力側（ＣＩＮ）には、リセット期間においてＶＲＥＳ１＋Ｖ\nＯＦＦが、信号期間においてＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦがそれぞれ読み出されるが、\nコンデンサ３の出力側（ＣＯＵＴ）には、信号期間においては入力側（ＣＩＮ）のリセ\nット期間の電圧ＶＲＥＳ１＋ＶＯＦＦと信号期間の電圧ＶＳＩＧ＋ＶＲＥＳ１＋ＶＯＦＦとの差\nに相当する電圧ＶＳＩＧが現れること、すなわち、コンデンサ３の出力側（ＣＯＵＴ）に\nは、オフセット電圧を減殺した信号電圧のみが得られる。\n⑤　増幅器４により、このオフセット電圧を減殺した信号電圧をリセット電圧\nＶＲＥＳ２に加算して増幅すること、すなわち、最終的な信号ＳＯＵＴとしてオフ\nセット電圧を減殺した信号電圧を増幅した信号が得られる。\n（制御回路部）\n⑥　トランジスタＭにより、バッファ増幅器Ａの出力側に現れる出力（増幅電\n圧）を順次選択して共通出力線１に出力する。\n⑦　バッファ増幅器Ａの入力側をリセットする。\n(3)　上記①、②、③によれば、画素Ｓは、被写体からの光を画素ごとに電圧に\n変換するから、「被写体からの光を画素ごとに変換する」という機能を実現する光\n電変換素子であるということができ、リセット電源Ｅ、トランジスタＭＲＥＳ及びバ\nッファ増幅器Ａは、リセット状態から画素の出力電圧を増幅して電圧として出力す\nるものであるから、「リセット状態から電圧として出力する」という機能を実現す\nる画素ごとに設けられた回路であるということができる。\n上記④、⑤によれば、共通出力線１、コンデンサ３、増幅器４、トランジスタ６\n及びリセット電源５は、バッファ増幅器Ａの出力電圧を入力としそのリセット期間\nの出力電圧と信号期間の出力電圧（増幅電圧）との差を増幅して出力するものであ\nるから、「回路部のリセット状態の出力電圧と出力電圧との差を増幅して出力す\nる」という機能を実現する回路であるということができる。\n上記⑥、⑦によれば、トランジスタＭ及びこれにパルスを供給する手段、並びに\nトランジスタＭＲＥＳ及びこれにパルスを供給する手段は、合わせて、「回路部の出\n力を順次選択し、前記信号後処理回路に出力するとともに、前記回路部をリセット\nする」という機能を実現する回路であるということができる。\n(4)　以上の各機能を実現する回路を、それぞれ、回路部、信号後処理回路部及\nび制御回路部と呼称することにすると（この呼称を付することにより各回路に新た\nな機能を付加するものではない。）、刊行物１発明は、「被写体からの光を画素ご\nとに変換する複数の光電変換素子と、リセット状態から電圧として出力する複数の\n回路部と、回路部のリセット状態の出力電圧と出力電圧との差を増幅して出力する\n信号後処理回路と、回路部の出力を順次選択し、前記信号後処理回路に出力すると\nともに、前記回路部をリセットする制御回路部と、を備える固体撮像素子」であっ\nて、「被写体からの光を画素ごとに変換する複数の光電変換素子と、リセット状態\nから電圧として出力する複数の回路部」を「被写体からの光を画素ごとに電圧に変\n換する複数の画素Ｓと、前記画素ごとに設けられ、リセット状態から前記電圧を増\n幅して電圧として出力する複数の回路部」とした固体撮像素子であることが認めら\nれる。\n(5)　そうすると、本願請求項１に係る発明と刊行物１発明とは、「被写体から\nの光を画素ごとに変換する複数の光電変換素子と、リセット状態から電圧として出\n力する複数の回路部と、回路部のリセット状態の出力電圧と出力電圧との差を増幅\nして出力する信号後処理回路と、回路部の出力を順次選択し、前記信号後処理回路\nに出力するとともに、前記回路部をリセットする制御回路部と、を備える固体撮像\n素子」の点で一致し、一致点の一部である「被写体からの光を画素ごとに変換する\n複数の光電変換素子と、リセット状態から電圧として出力する複数の回路部」が、\n本願請求項１に係る発明では、「被写体からの光を画素ごとに電流に変換する複数\nのフォトダイオードと、前記フォトダイオードごとに設けられ、リセット状態から\n前記電流を積分して電圧として出力する複数の積分回路部」であり、刊行物１発明\nでは、「被写体からの光を画素ごとに電圧に変換する複数の画素Ｓと、前記画素ご\nとに設けられ、リセット状態から前記電圧を増幅して電圧として出力する複数の回\n路部」である点で相違することが認められる。\nそして、一致点の他の一部である「信号後処理回路」の増幅の対象が、本願請求\n項１に係る発明では「積分回路部の出力信号」（積分信号）であるのに対して、刊\n行物１発明では「回路部の出力信号」（増幅信号）である点の相違、及び、同じく\n「制御回路部」のリセットの対象が、本願請求項１に係る発明では「積分回路」で\nあるのに対して刊行物１発明では「回路部」である点の相違は、いずれも、上記相\n違点に付随するもので実質上上記相違点に含まれるものであり、これと別個に独立\nの相違点として評価すべきものではない。\n(6)　審決は、本願請求項１に係る発明と刊行物１発明とはいずれも「オフセッ\nト電圧による成分が抑えられた良好な出力信号を各画素について得る」点で目的・\n効果を同じくし、この目的を達成するための手段のうち「信号後処理」及び「制御\n回路」が同じ構成を有することを指摘した上で、「オフセット電圧による成分を抑\nえる」対象となる部分につき、上記発明の把握の手法に従い、両者は「被写体から\nの光を画素ごとに変換する複数の光電変換素子と、リセット状態から電圧として出\n力する複数の回路部」との上位の概念において一致すると認定したものであり、そ\nの認定に誤りがあるということはできない。\n(7)　原告は、刊行物１発明は画素Ｓをリセットするのに対して、本願請求項１\nに係る発明は積分回路部をリセットするから、刊行物１発明と本願請求項１に係る\n発明とではリセットの対象が異なるとし、刊行物１発明のパルスを供給する手段と\n本願請求項１に係る発明の制御回路部とでもリセットの対象が異なり、両発明にお\nけるリセットを行う手段（パルスを供給する手段）は対応するものではないと主張\nする。\n確かに、刊行物1発明のリセットはバッファ増幅器Ａの入力側をリセット電源Ｅに\n設定するのに対して、本願請求項１に係る発明のリセットは積分容量を短絡するも\nのであり、リセットの対象が異なるということができる。ところで、リセットとは\n回路装置を初期の状態に戻すことを意味することは明らかである。そして、刊行物\n１発明及び本願請求項１に係る発明は、いずれも、被写体からの光を電圧に変換し\nた当該電圧を増幅器（刊行物１発明のバッファ増幅器Ａ、本願請求項１に係る発明\nのアンプＡ）の出力側に出力するものであるところ、いずれの発明のリセットも、\n増幅器の出力側を初期の状態に戻すものであり、したがって「被写体からの光を画\n素ごとに変換する複数の光電変換素子と、リセット状態から電圧として出力する複\n数の回路部」の出力電圧を基準電圧（信号が無い初期の電圧）に設定するという機\n能において異なるところはなく、「回路部のリセット」という点で一致する。\nまた、本願請求項１に係る発明の「リセット状態から前記電流を積分して電圧と\nして出力する複数の積分回路部」は積分回路部がリセットされることを特定するに\nとどまり、積分回路部の細部のどこがリセットされるかまでを特定するものではな\nい。したがって、発明の対比においても、リセットの対象は「回路部のリセット」\nの限度で対応すればよく、回路部の細部においてリセットの対象が異なるとして\nも、両者は対応するものとした審決の判断を誤りとすべきではない。\n(8)　原告は、刊行物１発明は画素Ｓのリセット時の出力電圧と信号入力時の出\n力電圧との差を増幅するのに対して、本願請求項１に係る発明はリセット状態の出\n力電圧と積分出力電圧との差を増幅するから、増幅の対象となる電圧が異なると主\n張する。\n確かに、本願請求項１に係る発明の増幅の対象は積分電圧であるのに対して刊行\n物1発明は積分電圧ではない点において、増幅の対象が異なるものである。しかし、\n刊行物１発明及び本願請求項１に係る発明の増幅の対象は、いずれも、「被写体か\nらの光を画素ごとに変換する複数の光電変換素子と、リセット状態から電圧として\n出力する複数の回路部」の出力電圧であることにおいて、異なるところはない。\n増幅の対象が異なることは、前記のとおり、一致点の一部である「被写体からの\n光を画素ごとに変換する複数の光電変換素子と、リセット状態から電圧として出力\nする複数の回路部」の具体例が異なることに付随するものである。本願請求項１に\n係る発明と刊行物１発明における増幅の対象が「回路部の出力電圧」という点で一\n致する以上、増幅の対象が異なることは一致点の認定に影響を及ぼすものではな\nく、原告の主張は理由がない。\nまた、刊行物１発明の「画素Ｓのリセット時の出力電圧との信号入力時の出力電\n圧との差を増幅する」の「差」及び本願請求項１に係る発明の「リセット状態の出\n力電圧と積分出力電圧との差を増幅する」の「差」は、いずれもオフセット電圧が\n減殺された信号電圧であり、また、いずれもその「差」をコンデンサ（コンデンサ\n３、Ｃα）の出力側に得ることにおいて異なるところはなく、「ＣＯＵＴ側では、\nセンサチップごとに異なるオフセット電圧ＶＯＦＦが減算処理されて除かれた信号\n電圧ＶＳＩＧのみが得られる」という機能からみて対応するものであり、審決の判\n断に誤りはない。\n(9)　原告は、「コンデンサＣの入力側にリセット期間の電圧と信号期間の電圧\nとを印加する」、「ＣＯＵＴ側では、センサチップごとに異なるオフセット電圧ＶＯＦ\nＦが減算処理されて除かれた信号電圧ＶＳＩＧのみが得られる」及び「各々パルス駆\n動されるバッファ増幅器Ａの入力側のトランジスタと出力側のトランジスタにパル\nスを供給する」との事項は結果であり機能ではないから、機能からみて発明の構成\nを対比したことにはならないと主張する。\n刊行物１に記載の回路要素は、上記(2)－２に記載のとおりの機能を実現してい\nる。コンデンサの入力側及び出力側に所定の電圧が現れること又は得られることが\n「結果」であるとしても、それはかかる結果を得るために本願請求項１に係る発明\nが採用した回路要素の「機能」によるものであるから、機能からみた対比であり、\nかかる機能を実現する手段からみた対比であるということができるから、原告の主\n張は理由がない。\n２　取消事由２について\n(1)　原告は、審決は、リセットの対象が相違すること、及び、信号後処理回路\nの増幅の対象となる電圧が相違することを看過していると主張する。\n前記のとおり、リセットの対象が、本願請求項１に係る発明では「積分回路」で\nあるのに対して刊行物１発明では「回路部」である点で相違すること、及び、「信\n号後処理回路」の増幅の対象が、本願請求項１に係る発明では「積分回路部の出力\n信号」（積分信号）であるのに対して刊行物１発明では「回路部の出力信号」（増\n幅信号）である点で相違することは、一致点とされた上位概念の「被写体からの光\nを画素ごとに変換する複数の光電変換素子と、リセット状態から電圧として出力す\nる複数の回路部」の具体的構成の相違に付随するもので、実質上この具体的な相違\nに含まれるものであって、これと独立した相違点ではないというべきものである。\nしたがって、上記相違点の看過に関する原告の主張は理由がない。\n(2)　原告は、審決は、「刊行物１記載発明ではそのように成されていない点」\nと記載するだけで、本願請求項１に係る発明と刊行物１発明との相違点を具体的に\n明確に指摘していないとも主張するが、本願請求項１に係る発明の構成のうち相違\nする部分を具体的に指摘しており、刊行物１発明ではそのように成されていないと\n認定している以上、その説示に関して原告主張の誤りはない。\n３　取消事由３について\n(1)　審決は、相違点を、相違点①及び相違点②に区分しているが、これらの相\n違点は、実質上、「被写体からの光を画素ごとに変換する複数の光電変換素子と、\nリセット状態から電圧として出力する複数の回路部」の構成の相違に関するもので\nある。\n(2)　甲第３号証によれば、刊行物２は、「密着型イメージセンサ」を発明の名\n称とする公開特許公報であるが、そこには、下記の第５図（従来の光電変換回路を\n示す図）及び「従来はホトダイオード１の出力信号のピーク時をとらえて出力信号\nをサンプルホールドしていた」との記載（３頁右下欄14行～16行）があることが認\nめられ、これによれば、従来の「ホトダイオード１及び演算増幅器３からなる電圧\n発生回路」が記載されているものと認めることができる。\n同じく甲第３号証によれば、刊行物２には、下記の第１図及び「ホトダイオード\nからの出力信号を積分する積分手段と、該積分手段を前記駆動パルスの開始タイミ\nングに動作させ少なくとも前記駆動パルスの終了タイミングまでに該動作を終了す\nるように制御する」（２頁左下欄３行～７行）、「ホトダイオードの出力信号を積\n分手段によって積分することにより、該出力信号から不要な疑似信号を除去する」\n（２頁左下欄12行～15行）、「スイッチＳＷをＯＮするタイミングを駆動パルスの\n終了タイミングよりも若干早くするのは、次の駆動パルス１１が送られてくる前\nに、積分器10内のコンデンサＣに蓄えられている電荷を放電させ、回路をリセット\nするためである」（３頁左下欄９行～14行）、「本実施例では、積分値をサンプル\nホールドすればよい」（３頁右下欄17行～19行）との記載があることが認められ\nる。これによれば、刊行物２には、「ホトダイオード及び積分器（演算増幅器１\n１、スイッチＳＷ及びコンデンサＣ）からなる電圧発生回路」が記載されているも\nのということができる。\n刊行物２の第１図及び第５図\n第１図\n第５図\nそして、刊行物２記載の発明は、従来「ホトダイオード１及び演算増幅器３から\nなる電圧発生回路」（第５図）の構成で第４図（ｃ）のような出力電圧を得ていた\nのに対して、「ホトダイオード及び積分器（演算増幅器１１、スイッチＳＷ及びコ\nンデンサＣ）からなる電圧発生回路」（第１図）の構成で、第４図（ｄ）のような\n不要な疑似信号が除去された出力電圧を得るものであるから（刊行物２の３頁左下\n欄15～19行の記載参照）、刊行物２には、第５図に示される電圧発生回路を第１図\nに示される電圧発生回路に変更することが記載されているということができる。\n(3)　一方、刊行物１及び刊行物２はいずれも「固体撮像装置」という分野で技\n術分野を共通にし、かついずれも固体撮像素子の光電変換を行う回路部を開示する\nものであるから、当業者が刊行物２を刊行物１に適用することに格別の困難はない\nものと認めることができる。\nそして、刊行物２の第５図に示される電圧発生回路が、刊行物１発明の「被写体\nからの光を画素ごとに電圧に変換する複数の画素Ｓと、前記画素ごとに設けられ、\nリセット状態から前記電圧を増幅して電圧として出力する複数の回路部」に相当\nし、刊行物２の第１図に示される電圧発生回路が、本願請求項１に係る発明の「被\n写体からの光を画素ごとに電流に変換する複数のフォトダイオードと、前記フォト\nダイオードごとに設けられ、リセット状態から前記電流を積分して電圧として出力\nする複数の積分回路部」に相当するものと認められる。\nそうすると、本願請求項１に係る発明は、刊行物１記載の電圧発生回路に刊行物\n２記載の電圧発生回路を適用することにより当業者が容易に想到し得たものである\nと認めることができる。\n(4)　原告主張の動機の欠如に関してみるに、審決は、刊行物１記載の発明が\n「オフセット誤差を除去する」という本願請求項１に係る発明と同じ課題を解決す\nるものであることから、本願請求項１に係る発明と刊行物１記載の発明とを対比し\nて一致点、相違点を認定し相違点の判断をしている。ここにおいて、刊行物２は、\n本願請求項１に係る発明と同じ課題を解決する刊行物１発明においてその電圧発生\n回路に代えて刊行物２の電圧発生回路を適用することが容易であるとの趣旨で引用\nされたものであり、その適用可能性は刊行物１との関連において考慮すべきもので\nあり、刊行物２の課題と本願請求項１に係る発明の課題との異同は、刊行物２記載\nの構成を刊行物１発明に適用することのできる可能性とは直接の関係がない。した\nがって、刊行物２の課題が本願請求項１に係る発明の課題と異なることをもって刊\n行物１と刊行物２を組み合わせる動機がないということはできず、原告の上記主張\nは理由がない。\n刊行物１は、「信号発生装置、特に複数のセンサチップを有する光電変換装置の\nおける信号発生装置に関する」（甲第２号証１頁右下欄１行～３行）もので、画素\nＳからの出力信号をバッファ増幅器で増幅するものに関する。刊行物２は、「原稿\nを縮小せずに読み取る小型ファクシミリ等に用いる密着型イメージセンサに関す\nる」（甲第３号証１頁左下欄17行～19行）もので、フォトダイオードからの出力信\n号を演算増幅器で増幅するもの（第５図）において演算増幅器の入出力間に積分用\nコンデンサを接続したものに関する。いずれも「画素（フォトダイオード）と増幅\n器」という構成を同じくするものであり、刊行物１と刊行物２とを組み合わせる動\n機があるということができる。\n(5)　原告主張の適用の不可能性に関して判断するに、刊行物１の電圧発生回路及\nび刊行物２の電圧発生回路が、いずれも、リセットを伴う回路部であることは、刊\n行物１及び刊行物２の記載から明らかである。\n本願請求項１に係る発明の「リセット状態から前記電流を積分して電圧として出\n力する複数の積分回路部」は積分回路部がリセットされることを特定するにとどま\nり積分回路部の細部のどこがリセットされるかまでを特定するものではない。した\nがって、刊行物２記載の電圧発生回路の構成を、刊行物１記載の電圧発生回路の構\n成に適用することの可能性においても、リセットの対象は「回路部のリセット」の\n限度で考慮すれば足り、回路部の細部においてリセットの対象が異なることは、上\n記適用の可能性を阻害するものではない。原告の上記主張は理由がない。\n第６　結論\n以上のとおり、原告主張の審決取消事由は理由がないので、原告の請求は棄却さ\nれるべきである。\n（平成１３年９月１１日口頭弁論終結）\n東京高等裁判所第１８民事部\n裁判長裁判官　　　永　　　井　　　紀　　　昭\n裁判官　　　塩　　　月　　　秀　　　平\n裁判官　　　橋　　　本　　　英　　　史\n"
}