TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 14:06:35 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.4 MHz   ; 68.4 MHz        ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.620 ; -1836.089     ;
; clk_rom ; -4.055  ; -230.236      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.525 ; 0.000         ;
; clk_rom ; 1.130 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.620 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.629     ;
; -13.609 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.637     ;
; -13.605 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.640     ;
; -13.600 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.609     ;
; -13.589 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.617     ;
; -13.585 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.620     ;
; -13.584 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.593     ;
; -13.573 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.601     ;
; -13.569 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.604     ;
; -13.483 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.492     ;
; -13.472 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.500     ;
; -13.468 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.503     ;
; -13.424 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.502     ;
; -13.424 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.502     ;
; -13.424 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.502     ;
; -13.424 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.042      ; 14.502     ;
; -13.419 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.474     ;
; -13.418 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.496     ;
; -13.416 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.495     ;
; -13.412 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.491     ;
; -13.406 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.474     ;
; -13.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.482     ;
; -13.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.482     ;
; -13.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.482     ;
; -13.404 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.042      ; 14.482     ;
; -13.399 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.454     ;
; -13.398 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.476     ;
; -13.397 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.487     ;
; -13.397 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.487     ;
; -13.397 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 14.487     ;
; -13.397 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.487     ;
; -13.396 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.475     ;
; -13.395 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 14.475     ;
; -13.393 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.449     ;
; -13.393 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.449     ;
; -13.392 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.471     ;
; -13.388 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.466     ;
; -13.388 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.466     ;
; -13.388 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.466     ;
; -13.388 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.042      ; 14.466     ;
; -13.386 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.441     ;
; -13.386 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.441     ;
; -13.386 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.454     ;
; -13.383 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.438     ;
; -13.382 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.460     ;
; -13.380 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.459     ;
; -13.378 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 14.445     ;
; -13.378 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.031      ; 14.445     ;
; -13.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.467     ;
; -13.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.467     ;
; -13.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 14.467     ;
; -13.377 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.467     ;
; -13.376 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.455     ;
; -13.375 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 14.455     ;
; -13.373 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.429     ;
; -13.373 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.429     ;
; -13.370 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.438     ;
; -13.366 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.421     ;
; -13.366 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.421     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.451     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.451     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 14.451     ;
; -13.361 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.451     ;
; -13.360 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.428     ;
; -13.359 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 14.439     ;
; -13.358 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 14.425     ;
; -13.358 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.031      ; 14.425     ;
; -13.357 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.413     ;
; -13.357 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.413     ;
; -13.355 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.364     ;
; -13.350 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.392     ;
; -13.350 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.405     ;
; -13.350 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.405     ;
; -13.344 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.372     ;
; -13.342 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 14.409     ;
; -13.342 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.031      ; 14.409     ;
; -13.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.375     ;
; -13.340 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.408     ;
; -13.330 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.372     ;
; -13.324 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.392     ;
; -13.314 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.356     ;
; -13.287 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.365     ;
; -13.287 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.365     ;
; -13.287 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.365     ;
; -13.287 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.042      ; 14.365     ;
; -13.283 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.028     ; 14.291     ;
; -13.282 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.337     ;
; -13.281 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.359     ;
; -13.279 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.358     ;
; -13.275 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.043      ; 14.354     ;
; -13.272 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.299     ;
; -13.269 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.337     ;
; -13.268 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.302     ;
; -13.260 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.350     ;
; -13.260 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.350     ;
; -13.260 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 14.350     ;
; -13.260 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.350     ;
; -13.258 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 14.338     ;
; -13.256 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.312     ;
; -13.256 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.312     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.055 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.091      ;
; -4.054 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.090      ;
; -4.053 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.089      ;
; -4.044 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.080      ;
; -4.041 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.077      ;
; -4.014 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 5.040      ;
; -3.998 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 5.034      ;
; -3.902 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.938      ;
; -3.899 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.934      ;
; -3.898 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.933      ;
; -3.897 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.932      ;
; -3.888 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.923      ;
; -3.885 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.920      ;
; -3.882 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.918      ;
; -3.856 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.882      ;
; -3.852 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.878      ;
; -3.842 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.877      ;
; -3.841 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.867      ;
; -3.837 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.863      ;
; -3.832 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.858      ;
; -3.785 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.811      ;
; -3.746 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.781      ;
; -3.726 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.761      ;
; -3.725 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.774      ;
; -3.724 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.773      ;
; -3.723 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.772      ;
; -3.714 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.763      ;
; -3.711 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.760      ;
; -3.701 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.736      ;
; -3.681 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.707      ;
; -3.668 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.717      ;
; -3.661 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.687      ;
; -3.655 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.696      ;
; -3.655 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.705      ;
; -3.654 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.704      ;
; -3.653 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.703      ;
; -3.644 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.694      ;
; -3.641 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.691      ;
; -3.634 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.633      ;
; -3.633 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.674      ;
; -3.629 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.628      ;
; -3.624 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.623      ;
; -3.618 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.617      ;
; -3.607 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.606      ;
; -3.603 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.602      ;
; -3.599 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.607      ;
; -3.598 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.648      ;
; -3.597 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.596      ;
; -3.596 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.622      ;
; -3.596 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.622      ;
; -3.594 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.602      ;
; -3.589 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.597      ;
; -3.585 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.611      ;
; -3.585 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.625      ;
; -3.583 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.591      ;
; -3.579 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.605      ;
; -3.577 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.603      ;
; -3.573 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.599      ;
; -3.572 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.621      ;
; -3.572 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.580      ;
; -3.568 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.576      ;
; -3.562 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.570      ;
; -3.552 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 4.601      ;
; -3.541 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.591      ;
; -3.540 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.590      ;
; -3.539 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.589      ;
; -3.530 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.580      ;
; -3.527 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.577      ;
; -3.502 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.552      ;
; -3.497 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.538      ;
; -3.493 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.534      ;
; -3.488 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.514      ;
; -3.484 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.534      ;
; -3.482 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.523      ;
; -3.482 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.532      ;
; -3.478 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.519      ;
; -3.475 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.516      ;
; -3.473 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.514      ;
; -3.471 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.512      ;
; -3.460 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.501      ;
; -3.457 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.507      ;
; -3.456 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.497      ;
; -3.451 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.492      ;
; -3.426 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.467      ;
; -3.408 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.430      ;
; -3.404 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.445      ;
; -3.396 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.437      ;
; -3.392 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.414      ;
; -3.388 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.438      ;
; -3.368 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.418      ;
; -3.364 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.363      ;
; -3.362 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.361      ;
; -3.361 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.360      ;
; -3.361 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.360      ;
; -3.359 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.358      ;
; -3.355 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.354      ;
; -3.355 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.354      ;
; -3.355 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.378      ;
; -3.350 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.373      ;
; -3.345 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.368      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.525 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.649 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.684 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.722 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.988      ;
; 0.831 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.933 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.200      ;
; 0.961 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.961 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.961 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.985 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.990 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.990 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.993 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.996 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 1.030 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.086 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.087 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.364      ;
; 1.087 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.364      ;
; 1.188 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.217 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.484      ;
; 1.220 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.235 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.534      ;
; 1.239 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.506      ;
; 1.244 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.249 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.278 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.556      ;
; 1.282 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.308 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 1.599      ;
; 1.315 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 1.573      ;
; 1.325 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.597      ;
; 1.333 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.357 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.034      ; 1.657      ;
; 1.367 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.632      ;
; 1.384 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.654      ;
; 1.385 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.653      ;
; 1.416 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.428 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.727      ;
; 1.430 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.022      ; 1.718      ;
; 1.457 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.722      ;
; 1.484 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 1.742      ;
; 1.487 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.764      ;
; 1.491 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.764      ;
; 1.497 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.762      ;
; 1.499 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.767      ;
; 1.500 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.802      ;
; 1.500 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.058     ; 1.708      ;
; 1.505 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 1.795      ;
; 1.510 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.777      ;
; 1.512 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.022      ; 1.800      ;
; 1.521 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.787      ;
; 1.526 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.025      ; 1.817      ;
; 1.531 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.798      ;
; 1.531 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.798      ;
; 1.533 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 1.790      ;
; 1.534 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.791      ;
; 1.536 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.801      ;
; 1.540 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.779      ;
; 1.559 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.838      ;
; 1.559 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.026     ; 1.799      ;
; 1.575 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.841      ;
; 1.576 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 1.815      ;
; 1.583 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.850      ;
; 1.584 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.855      ;
; 1.594 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.880      ;
; 1.594 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 1.845      ;
; 1.599 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.864      ;
; 1.609 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.876      ;
; 1.619 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.638 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.917      ;
; 1.644 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.909      ;
; 1.656 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.922      ;
; 1.657 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.943      ;
; 1.668 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 1.961      ;
; 1.681 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 1.971      ;
; 1.697 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.018      ; 1.981      ;
; 1.711 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.993      ;
; 1.711 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.993      ;
; 1.711 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.993      ;
; 1.718 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.995      ;
; 1.731 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 2.008      ;
; 1.737 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 2.006      ;
; 1.751 ; regbuf:regULA|sr_out[10]                  ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; -0.029     ; 1.988      ;
; 1.753 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.027     ; 1.992      ;
; 1.757 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 2.028      ;
; 1.759 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 2.030      ;
; 1.759 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 2.030      ;
; 1.766 ; regbuf:regULA|sr_out[28]                  ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 2.026      ;
; 1.770 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.004     ; 2.032      ;
; 1.770 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 2.041      ;
; 1.771 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 2.041      ;
; 1.775 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.018      ; 2.059      ;
; 1.778 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 2.068      ;
; 1.779 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.026      ; 2.071      ;
; 1.782 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 2.052      ;
; 1.782 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 2.090      ;
; 1.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 2.091      ;
; 1.783 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.026      ; 2.075      ;
; 1.792 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.798 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.078      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.130 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.423      ;
; 1.906 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.199      ;
; 1.929 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.222      ;
; 1.981 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.274      ;
; 1.989 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 2.233      ;
; 2.005 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.293      ;
; 2.009 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.302      ;
; 2.028 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.297      ;
; 2.034 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 2.278      ;
; 2.042 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.324      ;
; 2.062 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.355      ;
; 2.064 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.376      ;
; 2.076 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.396      ;
; 2.095 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.364      ;
; 2.099 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 2.343      ;
; 2.112 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.432      ;
; 2.120 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.440      ;
; 2.121 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.414      ;
; 2.127 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.423      ;
; 2.127 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.412      ;
; 2.134 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.454      ;
; 2.162 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.458      ;
; 2.169 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.488      ;
; 2.173 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.493      ;
; 2.177 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.497      ;
; 2.179 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.448      ;
; 2.210 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.498      ;
; 2.215 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.495      ;
; 2.229 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.549      ;
; 2.230 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.550      ;
; 2.255 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.523      ;
; 2.257 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.577      ;
; 2.286 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.579      ;
; 2.292 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.585      ;
; 2.299 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.595      ;
; 2.300 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.593      ;
; 2.310 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.630      ;
; 2.314 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.585      ;
; 2.316 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.608      ;
; 2.325 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.618      ;
; 2.326 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.608      ;
; 2.348 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.636      ;
; 2.352 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.623      ;
; 2.353 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.624      ;
; 2.355 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.647      ;
; 2.356 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.648      ;
; 2.361 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 2.614      ;
; 2.367 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.663      ;
; 2.367 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.659      ;
; 2.367 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.659      ;
; 2.370 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.641      ;
; 2.370 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.690      ;
; 2.371 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.663      ;
; 2.373 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.665      ;
; 2.373 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.665      ;
; 2.374 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.666      ;
; 2.376 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.668      ;
; 2.392 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.663      ;
; 2.393 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.712      ;
; 2.396 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.715      ;
; 2.397 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 2.642      ;
; 2.399 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.661      ;
; 2.400 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.684      ;
; 2.400 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.719      ;
; 2.404 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.723      ;
; 2.404 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 2.648      ;
; 2.406 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.699      ;
; 2.407 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.726      ;
; 2.408 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.727      ;
; 2.418 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.697      ;
; 2.423 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 2.668      ;
; 2.428 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.674      ;
; 2.429 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.691      ;
; 2.431 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.727      ;
; 2.455 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.748      ;
; 2.484 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.804      ;
; 2.485 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.800      ;
; 2.492 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.763      ;
; 2.503 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.818      ;
; 2.504 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.796      ;
; 2.527 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.865      ;
; 2.539 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.858      ;
; 2.550 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 2.803      ;
; 2.567 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.886      ;
; 2.570 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 2.881      ;
; 2.580 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.850      ;
; 2.585 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.007      ; 2.826      ;
; 2.587 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 2.907      ;
; 2.595 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.914      ;
; 2.595 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 2.839      ;
; 2.599 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.868      ;
; 2.601 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.893      ;
; 2.605 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.897      ;
; 2.607 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.886      ;
; 2.610 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.890      ;
; 2.611 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.903      ;
; 2.613 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.900      ;
; 2.617 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.888      ;
; 2.618 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.887      ;
; 2.620 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.866      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.964 ; 2.964 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.380 ; -0.380 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.634 ; 19.634 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.015 ; 18.015 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.999 ; 18.999 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.977 ; 18.977 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.430 ; 20.430 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.442 ; 18.442 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.294 ; 18.294 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.163 ; 20.163 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.619 ; 19.619 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.549 ; 19.549 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.805 ; 17.805 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.763 ; 19.763 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.529 ; 18.529 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.526 ; 17.526 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.634 ; 19.634 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.929 ; 17.929 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.390 ; 17.390 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.030 ; 18.030 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.153 ; 19.153 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.689 ; 18.689 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.585 ; 18.585 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.546 ; 19.546 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.064 ; 19.064 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.015 ; 20.015 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.676 ; 19.676 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.900 ; 18.900 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.382 ; 19.382 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.164 ; 18.164 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.894 ; 13.894 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.300 ; 11.300 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.193 ; 12.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.764 ; 11.764 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.558 ; 11.558 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.358 ; 12.358 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.188 ; 12.188 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.543 ; 12.543 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.894 ; 13.894 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.155 ; 12.155 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.024 ; 12.024 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.670 ; 11.670 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.061 ; 12.061 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.209 ; 11.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.351 ; 12.351 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.727 ; 11.727 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.441 ; 11.441 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.808 ; 13.808 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.235 ; 11.235 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.807 ; 11.807 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.102 ; 13.102 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.211 ; 12.211 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.246 ; 12.246 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.031 ; 12.031 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.419  ; 7.419  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.637  ; 8.637  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.369  ; 9.369  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.206  ; 9.206  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.505  ; 9.505  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.622  ; 9.622  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.509  ; 8.509  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.588 ; 10.588 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.278  ; 9.278  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.544  ; 9.544  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.945  ; 8.945  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.294 ; 10.294 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.182  ; 9.182  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.552  ; 9.552  ; Rise       ; clk             ;
;  data[14] ; clk        ; 7.419  ; 7.419  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.177  ; 9.177  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.073  ; 8.073  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.399  ; 9.399  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.615  ; 8.615  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.879  ; 8.879  ; Rise       ; clk             ;
;  data[20] ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.553  ; 8.553  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.436  ; 9.436  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.658  ; 7.658  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.166  ; 9.166  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.752  ; 8.752  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.789  ; 9.789  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.256  ; 9.256  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.891  ; 8.891  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.209 ; 11.209 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.300 ; 11.300 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.193 ; 12.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.764 ; 11.764 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.558 ; 11.558 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.358 ; 12.358 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.188 ; 12.188 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.543 ; 12.543 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.894 ; 13.894 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.155 ; 12.155 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.024 ; 12.024 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.670 ; 11.670 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.061 ; 12.061 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.209 ; 11.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.351 ; 12.351 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.727 ; 11.727 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.441 ; 11.441 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.808 ; 13.808 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.235 ; 11.235 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.807 ; 11.807 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.102 ; 13.102 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.211 ; 12.211 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.246 ; 12.246 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.031 ; 12.031 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; debug[0]   ; data[1]     ; 8.709 ; 8.709 ; 8.709 ; 8.709 ;
; debug[0]   ; data[2]     ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; debug[0]   ; data[3]     ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; debug[0]   ; data[4]     ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; debug[0]   ; data[5]     ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; debug[0]   ; data[6]     ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; debug[0]   ; data[7]     ; 9.804 ; 9.804 ; 9.804 ; 9.804 ;
; debug[0]   ; data[8]     ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; debug[0]   ; data[9]     ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; debug[0]   ; data[10]    ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; debug[0]   ; data[11]    ; 9.072 ; 9.072 ; 9.072 ; 9.072 ;
; debug[0]   ; data[12]    ; 8.698 ; 8.698 ; 8.698 ; 8.698 ;
; debug[0]   ; data[13]    ; 7.104 ; 7.104 ; 7.104 ; 7.104 ;
; debug[0]   ; data[14]    ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; debug[0]   ; data[15]    ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; debug[0]   ; data[16]    ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; debug[0]   ; data[17]    ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; debug[0]   ; data[18]    ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; debug[0]   ; data[19]    ; 7.688 ; 7.688 ; 7.688 ; 7.688 ;
; debug[0]   ; data[20]    ; 8.624 ; 8.624 ; 8.624 ; 8.624 ;
; debug[0]   ; data[21]    ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; debug[0]   ; data[22]    ; 9.402 ; 9.402 ; 9.402 ; 9.402 ;
; debug[0]   ; data[23]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; debug[0]   ; data[24]    ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; debug[0]   ; data[25]    ; 8.563 ; 8.563 ; 8.563 ; 8.563 ;
; debug[0]   ; data[26]    ; 9.461 ; 9.461 ; 9.461 ; 9.461 ;
; debug[0]   ; data[27]    ; 7.931 ; 7.931 ; 7.931 ; 7.931 ;
; debug[0]   ; data[28]    ; 9.465 ; 9.465 ; 9.465 ; 9.465 ;
; debug[0]   ; data[29]    ; 8.922 ; 8.922 ; 8.922 ; 8.922 ;
; debug[0]   ; data[30]    ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; debug[0]   ; data[31]    ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; debug[1]   ; data[0]     ; 8.517 ; 8.517 ; 8.517 ; 8.517 ;
; debug[1]   ; data[1]     ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; debug[1]   ; data[2]     ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; debug[1]   ; data[3]     ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[1]   ; data[4]     ; 8.281 ; 8.281 ; 8.281 ; 8.281 ;
; debug[1]   ; data[5]     ; 8.500 ; 8.500 ; 8.500 ; 8.500 ;
; debug[1]   ; data[6]     ; 7.434 ; 7.434 ; 7.434 ; 7.434 ;
; debug[1]   ; data[7]     ; 8.966 ; 8.966 ; 8.966 ; 8.966 ;
; debug[1]   ; data[8]     ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; debug[1]   ; data[9]     ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; debug[1]   ; data[10]    ; 7.517 ; 7.517 ; 7.517 ; 7.517 ;
; debug[1]   ; data[11]    ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; debug[1]   ; data[12]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; debug[1]   ; data[13]    ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; debug[1]   ; data[14]    ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; debug[1]   ; data[15]    ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; debug[1]   ; data[16]    ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; debug[1]   ; data[17]    ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; debug[1]   ; data[18]    ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; debug[1]   ; data[19]    ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; debug[1]   ; data[20]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; debug[1]   ; data[21]    ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; debug[1]   ; data[22]    ; 9.161 ; 9.161 ; 9.161 ; 9.161 ;
; debug[1]   ; data[23]    ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; debug[1]   ; data[24]    ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; debug[1]   ; data[25]    ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; debug[1]   ; data[26]    ; 9.784 ; 9.784 ; 9.784 ; 9.784 ;
; debug[1]   ; data[27]    ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; debug[1]   ; data[28]    ; 9.719 ; 9.719 ; 9.719 ; 9.719 ;
; debug[1]   ; data[29]    ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; debug[1]   ; data[30]    ; 9.489 ; 9.489 ; 9.489 ; 9.489 ;
; debug[1]   ; data[31]    ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; debug[0]   ; data[1]     ; 8.006 ; 8.006 ; 8.006 ; 8.006 ;
; debug[0]   ; data[2]     ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; debug[0]   ; data[3]     ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; debug[0]   ; data[4]     ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; debug[0]   ; data[5]     ; 7.887 ; 7.887 ; 7.887 ; 7.887 ;
; debug[0]   ; data[6]     ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; debug[0]   ; data[7]     ; 9.096 ; 9.096 ; 9.096 ; 9.096 ;
; debug[0]   ; data[8]     ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; debug[0]   ; data[9]     ; 6.389 ; 6.389 ; 6.389 ; 6.389 ;
; debug[0]   ; data[10]    ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; debug[0]   ; data[11]    ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; debug[0]   ; data[12]    ; 8.698 ; 8.698 ; 8.698 ; 8.698 ;
; debug[0]   ; data[13]    ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; debug[0]   ; data[14]    ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; debug[0]   ; data[15]    ; 6.702 ; 6.702 ; 6.702 ; 6.702 ;
; debug[0]   ; data[16]    ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; debug[0]   ; data[17]    ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; debug[0]   ; data[18]    ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; debug[0]   ; data[19]    ; 6.872 ; 6.872 ; 6.872 ; 6.872 ;
; debug[0]   ; data[20]    ; 8.624 ; 8.624 ; 8.624 ; 8.624 ;
; debug[0]   ; data[21]    ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; debug[0]   ; data[22]    ; 9.402 ; 9.402 ; 9.402 ; 9.402 ;
; debug[0]   ; data[23]    ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; debug[0]   ; data[24]    ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; debug[0]   ; data[25]    ; 7.851 ; 7.851 ; 7.851 ; 7.851 ;
; debug[0]   ; data[26]    ; 9.461 ; 9.461 ; 9.461 ; 9.461 ;
; debug[0]   ; data[27]    ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; debug[0]   ; data[28]    ; 9.465 ; 9.465 ; 9.465 ; 9.465 ;
; debug[0]   ; data[29]    ; 8.705 ; 8.705 ; 8.705 ; 8.705 ;
; debug[0]   ; data[30]    ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; debug[0]   ; data[31]    ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; debug[1]   ; data[0]     ; 7.821 ; 7.821 ; 7.821 ; 7.821 ;
; debug[1]   ; data[1]     ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; debug[1]   ; data[2]     ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; debug[1]   ; data[3]     ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[1]   ; data[4]     ; 7.620 ; 7.620 ; 7.620 ; 7.620 ;
; debug[1]   ; data[5]     ; 8.500 ; 8.500 ; 8.500 ; 8.500 ;
; debug[1]   ; data[6]     ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; debug[1]   ; data[7]     ; 8.966 ; 8.966 ; 8.966 ; 8.966 ;
; debug[1]   ; data[8]     ; 7.379 ; 7.379 ; 7.379 ; 7.379 ;
; debug[1]   ; data[9]     ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; debug[1]   ; data[10]    ; 7.271 ; 7.271 ; 7.271 ; 7.271 ;
; debug[1]   ; data[11]    ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; debug[1]   ; data[12]    ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; debug[1]   ; data[13]    ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; debug[1]   ; data[14]    ; 7.871 ; 7.871 ; 7.871 ; 7.871 ;
; debug[1]   ; data[15]    ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; debug[1]   ; data[16]    ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; debug[1]   ; data[17]    ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; debug[1]   ; data[18]    ; 6.206 ; 6.206 ; 6.206 ; 6.206 ;
; debug[1]   ; data[19]    ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; debug[1]   ; data[20]    ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; debug[1]   ; data[21]    ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; debug[1]   ; data[22]    ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; debug[1]   ; data[23]    ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; debug[1]   ; data[24]    ; 7.311 ; 7.311 ; 7.311 ; 7.311 ;
; debug[1]   ; data[25]    ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; debug[1]   ; data[26]    ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; debug[1]   ; data[27]    ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; debug[1]   ; data[28]    ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; debug[1]   ; data[29]    ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; debug[1]   ; data[30]    ; 7.527 ; 7.527 ; 7.527 ; 7.527 ;
; debug[1]   ; data[31]    ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.659 ; -745.833      ;
; clk_rom ; -1.460 ; -92.437       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.243 ; 0.000         ;
; clk_rom ; 0.498 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.659 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.660      ;
; -5.651 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.652      ;
; -5.646 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.670      ;
; -5.638 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.662      ;
; -5.632 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.664      ;
; -5.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.629      ;
; -5.624 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.656      ;
; -5.615 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.639      ;
; -5.601 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.633      ;
; -5.580 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.581      ;
; -5.567 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.591      ;
; -5.553 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.585      ;
; -5.548 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.617      ;
; -5.548 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.617      ;
; -5.548 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.617      ;
; -5.548 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.037      ; 6.617      ;
; -5.544 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.614      ;
; -5.544 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.591      ;
; -5.542 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.612      ;
; -5.542 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.613      ;
; -5.541 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.601      ;
; -5.540 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.609      ;
; -5.540 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.609      ;
; -5.540 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.609      ;
; -5.540 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.037      ; 6.609      ;
; -5.536 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.606      ;
; -5.536 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.583      ;
; -5.534 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.604      ;
; -5.534 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.605      ;
; -5.533 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.593      ;
; -5.532 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.579      ;
; -5.532 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.579      ;
; -5.532 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.533      ;
; -5.530 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.601      ;
; -5.529 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.610      ;
; -5.529 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.610      ;
; -5.529 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.610      ;
; -5.529 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.610      ;
; -5.528 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.576      ;
; -5.528 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.576      ;
; -5.524 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.571      ;
; -5.524 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.571      ;
; -5.522 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.593      ;
; -5.521 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.580      ;
; -5.521 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.580      ;
; -5.521 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.602      ;
; -5.521 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.602      ;
; -5.521 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.602      ;
; -5.521 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.602      ;
; -5.520 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.568      ;
; -5.520 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.568      ;
; -5.519 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.543      ;
; -5.517 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.553      ;
; -5.517 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.586      ;
; -5.517 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.586      ;
; -5.517 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.586      ;
; -5.517 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.037      ; 6.586      ;
; -5.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.583      ;
; -5.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.560      ;
; -5.513 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.572      ;
; -5.513 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.572      ;
; -5.511 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.581      ;
; -5.511 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.582      ;
; -5.510 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.570      ;
; -5.509 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.545      ;
; -5.508 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.568      ;
; -5.505 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.537      ;
; -5.501 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.548      ;
; -5.501 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.548      ;
; -5.500 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.560      ;
; -5.499 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.570      ;
; -5.498 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.579      ;
; -5.498 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.579      ;
; -5.498 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.579      ;
; -5.498 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.049      ; 6.579      ;
; -5.497 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.545      ;
; -5.497 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.545      ;
; -5.490 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.549      ;
; -5.490 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.549      ;
; -5.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.522      ;
; -5.483 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.484      ;
; -5.478 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.044     ; 6.466      ;
; -5.477 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.537      ;
; -5.470 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.494      ;
; -5.470 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.471      ;
; -5.469 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.538      ;
; -5.469 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.538      ;
; -5.469 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 6.538      ;
; -5.469 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.037      ; 6.538      ;
; -5.465 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.476      ;
; -5.465 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.535      ;
; -5.465 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.512      ;
; -5.463 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.038      ; 6.533      ;
; -5.463 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.039      ; 6.534      ;
; -5.462 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 6.522      ;
; -5.461 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.461      ;
; -5.459 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.459      ;
; -5.457 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.481      ;
; -5.456 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.488      ;
; -5.453 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.500      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.234 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.297      ;
; -1.211 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.284      ;
; -1.209 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.282      ;
; -1.205 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.278      ;
; -1.203 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.276      ;
; -1.201 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.274      ;
; -1.189 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.262      ;
; -1.173 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.245      ;
; -1.171 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.243      ;
; -1.167 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.239      ;
; -1.165 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.237      ;
; -1.163 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.235      ;
; -1.151 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.223      ;
; -1.145 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.208      ;
; -1.143 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.206      ;
; -1.142 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.215      ;
; -1.137 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.200      ;
; -1.135 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.198      ;
; -1.132 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.195      ;
; -1.129 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 2.202      ;
; -1.118 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.190      ;
; -1.116 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.179      ;
; -1.104 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.176      ;
; -1.091 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 2.163      ;
; -1.074 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.120      ;
; -1.072 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.118      ;
; -1.069 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.115      ;
; -1.067 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.113      ;
; -1.062 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.108      ;
; -1.058 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.104      ;
; -1.057 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 2.133      ;
; -1.056 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.141      ;
; -1.054 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.138      ;
; -1.054 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.139      ;
; -1.052 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.098      ;
; -1.052 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.136      ;
; -1.050 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 2.126      ;
; -1.050 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.135      ;
; -1.050 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.113      ;
; -1.050 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.087      ;
; -1.048 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.132      ;
; -1.048 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.133      ;
; -1.048 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.085      ;
; -1.046 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.130      ;
; -1.046 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.131      ;
; -1.045 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.082      ;
; -1.044 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.107      ;
; -1.044 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.107      ;
; -1.044 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.128      ;
; -1.043 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.080      ;
; -1.038 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.075      ;
; -1.037 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.100      ;
; -1.037 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.100      ;
; -1.035 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.098      ;
; -1.034 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.119      ;
; -1.034 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.071      ;
; -1.033 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.096      ;
; -1.032 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 2.116      ;
; -1.031 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 2.094      ;
; -1.028 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 2.103      ;
; -1.028 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 2.065      ;
; -1.007 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 2.067      ;
; -1.001 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.086      ;
; -0.998 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 2.058      ;
; -0.995 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.080      ;
; -0.993 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.078      ;
; -0.989 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.074      ;
; -0.987 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 2.072      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.289 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.330 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.369 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.420 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.573      ;
; 0.449 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.462 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.488 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.507 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.671      ;
; 0.510 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.674      ;
; 0.523 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.543 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.696      ;
; 0.548 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.699      ;
; 0.552 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.736      ;
; 0.571 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 0.740      ;
; 0.588 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.023      ; 0.763      ;
; 0.588 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.736      ;
; 0.590 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.597 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.799      ;
; 0.600 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 0.785      ;
; 0.614 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.765      ;
; 0.626 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.781      ;
; 0.628 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.654 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.804      ;
; 0.659 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.813      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.669 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 0.841      ;
; 0.670 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.023      ; 0.845      ;
; 0.671 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 0.844      ;
; 0.672 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.033      ; 0.857      ;
; 0.674 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 0.847      ;
; 0.675 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.828      ;
; 0.677 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.841      ;
; 0.680 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 0.826      ;
; 0.684 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.875      ;
; 0.685 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 0.843      ;
; 0.688 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.841      ;
; 0.690 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.843      ;
; 0.692 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.698 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.702 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.855      ;
; 0.709 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.900      ;
; 0.711 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.864      ;
; 0.712 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.877      ;
; 0.714 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.871      ;
; 0.717 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.055     ; 0.814      ;
; 0.719 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 0.844      ;
; 0.720 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 0.863      ;
; 0.723 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.876      ;
; 0.724 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.027     ; 0.849      ;
; 0.726 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[14]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.891      ;
; 0.727 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 0.870      ;
; 0.729 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 0.871      ;
; 0.739 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.023      ; 0.914      ;
; 0.741 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.024     ; 0.869      ;
; 0.749 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.026      ; 0.927      ;
; 0.750 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.774 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 0.936      ;
; 0.778 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.016      ; 0.946      ;
; 0.788 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.943      ;
; 0.791 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.944      ;
; 0.796 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.950      ;
; 0.797 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 0.970      ;
; 0.797 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.025      ; 0.974      ;
; 0.797 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.951      ;
; 0.798 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.952      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.956      ;
; 0.801 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.003      ;
; 0.803 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.025      ; 0.980      ;
; 0.803 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.992      ;
; 0.804 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.993      ;
; 0.804 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.957      ;
; 0.805 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.013      ;
; 0.809 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.006      ;
; 0.809 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.016      ; 0.977      ;
; 0.811 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.013      ;
; 0.812 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.966      ;
; 0.815 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.031     ; 0.936      ;
; 0.816 ; regbuf:regULA|sr_out[28]                  ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.964      ;
; 0.816 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 0.959      ;
; 0.817 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.008      ;
; 0.817 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.971      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.697      ;
; 0.859 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.058      ;
; 0.868 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.067      ;
; 0.874 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.073      ;
; 0.885 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.080      ;
; 0.893 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.109      ;
; 0.896 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.084      ;
; 0.901 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.126      ;
; 0.904 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.129      ;
; 0.911 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 1.064      ;
; 0.915 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.114      ;
; 0.916 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.092      ;
; 0.920 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.096      ;
; 0.923 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.122      ;
; 0.928 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.153      ;
; 0.929 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.119      ;
; 0.936 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.161      ;
; 0.936 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.135      ;
; 0.949 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.173      ;
; 0.951 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 1.104      ;
; 0.951 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.176      ;
; 0.952 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.154      ;
; 0.953 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 1.106      ;
; 0.958 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.160      ;
; 0.960 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.185      ;
; 0.967 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.192      ;
; 0.968 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.193      ;
; 0.968 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.193      ;
; 0.971 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.147      ;
; 0.977 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.172      ;
; 0.980 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.169      ;
; 0.991 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.189      ;
; 1.003 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.205      ;
; 1.003 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.202      ;
; 1.003 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.202      ;
; 1.006 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.204      ;
; 1.007 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.206      ;
; 1.007 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.205      ;
; 1.010 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.189      ;
; 1.013 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.211      ;
; 1.013 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.211      ;
; 1.015 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.203      ;
; 1.015 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.240      ;
; 1.017 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.215      ;
; 1.018 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.216      ;
; 1.019 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.217      ;
; 1.019 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.196      ;
; 1.020 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.218      ;
; 1.021 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.219      ;
; 1.022 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.221      ;
; 1.023 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.202      ;
; 1.026 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.205      ;
; 1.027 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.222      ;
; 1.030 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.255      ;
; 1.032 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.256      ;
; 1.034 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.258      ;
; 1.036 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.260      ;
; 1.037 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.226      ;
; 1.037 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.261      ;
; 1.039 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.263      ;
; 1.041 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.220      ;
; 1.041 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.265      ;
; 1.057 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.235      ;
; 1.059 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.261      ;
; 1.063 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.226      ;
; 1.067 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.266      ;
; 1.068 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.238      ;
; 1.075 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.274      ;
; 1.075 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.262      ;
; 1.081 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 1.234      ;
; 1.082 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.284      ;
; 1.082 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.109      ; 1.329      ;
; 1.089 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.241      ;
; 1.092 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.316      ;
; 1.093 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.314      ;
; 1.095 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 1.248      ;
; 1.100 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.270      ;
; 1.102 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.323      ;
; 1.104 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.328      ;
; 1.109 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.288      ;
; 1.113 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.337      ;
; 1.116 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.313      ;
; 1.117 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 1.338      ;
; 1.118 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.343      ;
; 1.120 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.318      ;
; 1.121 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 1.275      ;
; 1.127 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.325      ;
; 1.127 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.303      ;
; 1.130 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.328      ;
; 1.136 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.330      ;
; 1.136 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.334      ;
; 1.138 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.336      ;
; 1.141 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.339      ;
; 1.141 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.317      ;
; 1.143 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.341      ;
; 1.143 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.341      ;
; 1.151 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 1.314      ;
; 1.151 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.352      ;
; 1.156 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.334      ;
; 1.157 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.346      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.219 ; 1.219 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.032 ; 0.032 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.176 ; 10.176 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.926  ; 9.926  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.013  ; 9.013  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.916  ; 8.916  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.700  ; 8.700  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.563  ; 9.563  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.651  ; 9.651  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.078  ; 9.078  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.600  ; 9.600  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.570  ; 8.570  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.796  ; 8.796  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.545  ; 8.545  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.848  ; 8.848  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.369  ; 9.369  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.103  ; 9.103  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.130 ; 10.130 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.373  ; 9.373  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.821  ; 9.821  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.702  ; 9.702  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.176 ; 10.176 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.338  ; 9.338  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.435  ; 9.435  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.944  ; 8.944  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.750  ; 7.750  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.945  ; 6.945  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.480  ; 6.480  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.910  ; 6.910  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.690  ; 6.690  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.610  ; 6.610  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.784  ; 6.784  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.893  ; 6.893  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.984  ; 6.984  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.989  ; 6.989  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.868  ; 6.868  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.061  ; 7.061  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.686  ; 7.686  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.884  ; 6.884  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.797  ; 6.797  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.648  ; 6.648  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.850  ; 6.850  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.446  ; 6.446  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.987  ; 6.987  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.691  ; 6.691  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.133  ; 7.133  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.547  ; 6.547  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.750  ; 7.750  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.711  ; 6.711  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.486  ; 6.486  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.576  ; 6.576  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.768  ; 6.768  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.356  ; 7.356  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.796  ; 6.796  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875  ; 6.875  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.941  ; 6.941  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.567  ; 6.567  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.827  ; 6.827  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.043 ; 5.043 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.942 ; 4.942 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.562 ; 5.562 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.667 ; 4.667 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.815 ; 4.815 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.224 ; 5.224 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.446 ; 6.446 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.945 ; 6.945 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.480 ; 6.480 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.690 ; 6.690 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.610 ; 6.610 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.893 ; 6.893 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.984 ; 6.984 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.989 ; 6.989 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.868 ; 6.868 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.061 ; 7.061 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.686 ; 7.686 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.797 ; 6.797 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.648 ; 6.648 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.850 ; 6.850 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.446 ; 6.446 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.987 ; 6.987 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.133 ; 7.133 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.547 ; 6.547 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.750 ; 7.750 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.711 ; 6.711 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.486 ; 6.486 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.576 ; 6.576 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.768 ; 6.768 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.356 ; 7.356 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.796 ; 6.796 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.941 ; 6.941 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.567 ; 6.567 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; debug[0]   ; data[1]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[0]   ; data[2]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[0]   ; data[3]     ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; debug[0]   ; data[4]     ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[0]   ; data[5]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; debug[0]   ; data[6]     ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; debug[0]   ; data[7]     ; 4.893 ; 4.893 ; 4.893 ; 4.893 ;
; debug[0]   ; data[8]     ; 4.108 ; 4.108 ; 4.108 ; 4.108 ;
; debug[0]   ; data[9]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; debug[0]   ; data[10]    ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; debug[0]   ; data[11]    ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[0]   ; data[12]    ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; debug[0]   ; data[13]    ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; debug[0]   ; data[14]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[15]    ; 3.755 ; 3.755 ; 3.755 ; 3.755 ;
; debug[0]   ; data[16]    ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; debug[0]   ; data[17]    ; 4.103 ; 4.103 ; 4.103 ; 4.103 ;
; debug[0]   ; data[18]    ; 3.324 ; 3.324 ; 3.324 ; 3.324 ;
; debug[0]   ; data[19]    ; 3.903 ; 3.903 ; 3.903 ; 3.903 ;
; debug[0]   ; data[20]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[21]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[0]   ; data[22]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[23]    ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; debug[0]   ; data[24]    ; 4.080 ; 4.080 ; 4.080 ; 4.080 ;
; debug[0]   ; data[25]    ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; debug[0]   ; data[26]    ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[0]   ; data[27]    ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; debug[0]   ; data[28]    ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[0]   ; data[29]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[0]   ; data[30]    ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; debug[0]   ; data[31]    ; 3.828 ; 3.828 ; 3.828 ; 3.828 ;
; debug[1]   ; data[0]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; debug[1]   ; data[1]     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[1]   ; data[2]     ; 4.157 ; 4.157 ; 4.157 ; 4.157 ;
; debug[1]   ; data[3]     ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; debug[1]   ; data[4]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; debug[1]   ; data[5]     ; 4.310 ; 4.310 ; 4.310 ; 4.310 ;
; debug[1]   ; data[6]     ; 3.778 ; 3.778 ; 3.778 ; 3.778 ;
; debug[1]   ; data[7]     ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; debug[1]   ; data[8]     ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; debug[1]   ; data[9]     ; 3.836 ; 3.836 ; 3.836 ; 3.836 ;
; debug[1]   ; data[10]    ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; debug[1]   ; data[11]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; debug[1]   ; data[12]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[1]   ; data[13]    ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; debug[1]   ; data[14]    ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; debug[1]   ; data[15]    ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; debug[1]   ; data[16]    ; 4.111 ; 4.111 ; 4.111 ; 4.111 ;
; debug[1]   ; data[17]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; debug[1]   ; data[18]    ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; debug[1]   ; data[19]    ; 3.872 ; 3.872 ; 3.872 ; 3.872 ;
; debug[1]   ; data[20]    ; 4.438 ; 4.438 ; 4.438 ; 4.438 ;
; debug[1]   ; data[21]    ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[1]   ; data[22]    ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[23]    ; 4.385 ; 4.385 ; 4.385 ; 4.385 ;
; debug[1]   ; data[24]    ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; debug[1]   ; data[25]    ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; debug[1]   ; data[26]    ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; debug[1]   ; data[27]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[1]   ; data[28]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[1]   ; data[29]    ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[1]   ; data[30]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[31]    ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; debug[0]   ; data[1]     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[0]   ; data[2]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[0]   ; data[3]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; debug[0]   ; data[4]     ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[0]   ; data[5]     ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; debug[0]   ; data[6]     ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; debug[0]   ; data[7]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; debug[0]   ; data[8]     ; 4.108 ; 4.108 ; 4.108 ; 4.108 ;
; debug[0]   ; data[9]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; debug[0]   ; data[10]    ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; debug[0]   ; data[11]    ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; debug[0]   ; data[12]    ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; debug[0]   ; data[13]    ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; debug[0]   ; data[14]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[15]    ; 3.468 ; 3.468 ; 3.468 ; 3.468 ;
; debug[0]   ; data[16]    ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; debug[0]   ; data[17]    ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[0]   ; data[18]    ; 3.324 ; 3.324 ; 3.324 ; 3.324 ;
; debug[0]   ; data[19]    ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; debug[0]   ; data[20]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[21]    ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; debug[0]   ; data[22]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[23]    ; 3.529 ; 3.529 ; 3.529 ; 3.529 ;
; debug[0]   ; data[24]    ; 4.080 ; 4.080 ; 4.080 ; 4.080 ;
; debug[0]   ; data[25]    ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[0]   ; data[26]    ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[0]   ; data[27]    ; 3.691 ; 3.691 ; 3.691 ; 3.691 ;
; debug[0]   ; data[28]    ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[0]   ; data[29]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[0]   ; data[30]    ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; debug[0]   ; data[31]    ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; debug[1]   ; data[0]     ; 4.047 ; 4.047 ; 4.047 ; 4.047 ;
; debug[1]   ; data[1]     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[1]   ; data[2]     ; 4.076 ; 4.076 ; 4.076 ; 4.076 ;
; debug[1]   ; data[3]     ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; debug[1]   ; data[4]     ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; debug[1]   ; data[5]     ; 4.310 ; 4.310 ; 4.310 ; 4.310 ;
; debug[1]   ; data[6]     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; debug[1]   ; data[7]     ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; debug[1]   ; data[8]     ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; debug[1]   ; data[9]     ; 3.836 ; 3.836 ; 3.836 ; 3.836 ;
; debug[1]   ; data[10]    ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[1]   ; data[11]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; debug[1]   ; data[12]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[13]    ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; debug[1]   ; data[14]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[1]   ; data[15]    ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; debug[1]   ; data[16]    ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; debug[1]   ; data[17]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; debug[1]   ; data[18]    ; 3.238 ; 3.238 ; 3.238 ; 3.238 ;
; debug[1]   ; data[19]    ; 3.872 ; 3.872 ; 3.872 ; 3.872 ;
; debug[1]   ; data[20]    ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; debug[1]   ; data[21]    ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[1]   ; data[22]    ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[23]    ; 4.385 ; 4.385 ; 4.385 ; 4.385 ;
; debug[1]   ; data[24]    ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; debug[1]   ; data[25]    ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; debug[1]   ; data[26]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[27]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[1]   ; data[28]    ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; debug[1]   ; data[29]    ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[1]   ; data[30]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[1]   ; data[31]    ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.620   ; 0.243 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.620   ; 0.243 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -4.055    ; 0.498 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2066.325 ; 0.0   ; 0.0      ; 0.0     ; -1074.86            ;
;  clk             ; -1836.089 ; 0.000 ; N/A      ; N/A     ; -729.480            ;
;  clk_rom         ; -230.236  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.964 ; 2.964 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.032 ; 0.032 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.634 ; 19.634 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.015 ; 18.015 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.999 ; 18.999 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.977 ; 18.977 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.430 ; 20.430 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.442 ; 18.442 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.294 ; 18.294 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.163 ; 20.163 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.619 ; 19.619 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.549 ; 19.549 ; Rise       ; clk             ;
;  data[10] ; clk        ; 17.805 ; 17.805 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.763 ; 19.763 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.956 ; 19.956 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.529 ; 18.529 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.853 ; 19.853 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.526 ; 17.526 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.634 ; 19.634 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.929 ; 17.929 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.390 ; 17.390 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.030 ; 18.030 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.153 ; 19.153 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.689 ; 18.689 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.621 ; 20.621 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.585 ; 18.585 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.546 ; 19.546 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.064 ; 19.064 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.015 ; 20.015 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.676 ; 19.676 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.900 ; 18.900 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.382 ; 19.382 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.164 ; 18.164 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.894 ; 13.894 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.300 ; 11.300 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.193 ; 12.193 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.764 ; 11.764 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.558 ; 11.558 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.327 ; 12.327 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.358 ; 12.358 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.188 ; 12.188 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.543 ; 12.543 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.894 ; 13.894 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.155 ; 12.155 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.024 ; 12.024 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.670 ; 11.670 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.061 ; 12.061 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.209 ; 11.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.351 ; 12.351 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.727 ; 11.727 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.441 ; 11.441 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.808 ; 13.808 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.235 ; 11.235 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.807 ; 11.807 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.102 ; 13.102 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.956 ; 11.956 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.211 ; 12.211 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.246 ; 12.246 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.519 ; 11.519 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.031 ; 12.031 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.043 ; 5.043 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.942 ; 4.942 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.562 ; 5.562 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.462 ; 5.462 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.667 ; 4.667 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.815 ; 4.815 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.947 ; 4.947 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.224 ; 5.224 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.446 ; 6.446 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.945 ; 6.945 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.480 ; 6.480 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.690 ; 6.690 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.610 ; 6.610 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.784 ; 6.784 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.893 ; 6.893 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.984 ; 6.984 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.989 ; 6.989 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.868 ; 6.868 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.061 ; 7.061 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.686 ; 7.686 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.797 ; 6.797 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.648 ; 6.648 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.850 ; 6.850 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.446 ; 6.446 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.987 ; 6.987 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.133 ; 7.133 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.547 ; 6.547 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.750 ; 7.750 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.711 ; 6.711 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.486 ; 6.486 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.576 ; 6.576 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.768 ; 6.768 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.356 ; 7.356 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.796 ; 6.796 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.941 ; 6.941 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.567 ; 6.567 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; debug[0]   ; data[1]     ; 8.709 ; 8.709 ; 8.709 ; 8.709 ;
; debug[0]   ; data[2]     ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; debug[0]   ; data[3]     ; 8.120 ; 8.120 ; 8.120 ; 8.120 ;
; debug[0]   ; data[4]     ; 8.475 ; 8.475 ; 8.475 ; 8.475 ;
; debug[0]   ; data[5]     ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; debug[0]   ; data[6]     ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; debug[0]   ; data[7]     ; 9.804 ; 9.804 ; 9.804 ; 9.804 ;
; debug[0]   ; data[8]     ; 8.059 ; 8.059 ; 8.059 ; 8.059 ;
; debug[0]   ; data[9]     ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; debug[0]   ; data[10]    ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; debug[0]   ; data[11]    ; 9.072 ; 9.072 ; 9.072 ; 9.072 ;
; debug[0]   ; data[12]    ; 8.698 ; 8.698 ; 8.698 ; 8.698 ;
; debug[0]   ; data[13]    ; 7.104 ; 7.104 ; 7.104 ; 7.104 ;
; debug[0]   ; data[14]    ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; debug[0]   ; data[15]    ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; debug[0]   ; data[16]    ; 7.789 ; 7.789 ; 7.789 ; 7.789 ;
; debug[0]   ; data[17]    ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; debug[0]   ; data[18]    ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; debug[0]   ; data[19]    ; 7.688 ; 7.688 ; 7.688 ; 7.688 ;
; debug[0]   ; data[20]    ; 8.624 ; 8.624 ; 8.624 ; 8.624 ;
; debug[0]   ; data[21]    ; 8.403 ; 8.403 ; 8.403 ; 8.403 ;
; debug[0]   ; data[22]    ; 9.402 ; 9.402 ; 9.402 ; 9.402 ;
; debug[0]   ; data[23]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; debug[0]   ; data[24]    ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; debug[0]   ; data[25]    ; 8.563 ; 8.563 ; 8.563 ; 8.563 ;
; debug[0]   ; data[26]    ; 9.461 ; 9.461 ; 9.461 ; 9.461 ;
; debug[0]   ; data[27]    ; 7.931 ; 7.931 ; 7.931 ; 7.931 ;
; debug[0]   ; data[28]    ; 9.465 ; 9.465 ; 9.465 ; 9.465 ;
; debug[0]   ; data[29]    ; 8.922 ; 8.922 ; 8.922 ; 8.922 ;
; debug[0]   ; data[30]    ; 8.378 ; 8.378 ; 8.378 ; 8.378 ;
; debug[0]   ; data[31]    ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; debug[1]   ; data[0]     ; 8.517 ; 8.517 ; 8.517 ; 8.517 ;
; debug[1]   ; data[1]     ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; debug[1]   ; data[2]     ; 8.153 ; 8.153 ; 8.153 ; 8.153 ;
; debug[1]   ; data[3]     ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[1]   ; data[4]     ; 8.281 ; 8.281 ; 8.281 ; 8.281 ;
; debug[1]   ; data[5]     ; 8.500 ; 8.500 ; 8.500 ; 8.500 ;
; debug[1]   ; data[6]     ; 7.434 ; 7.434 ; 7.434 ; 7.434 ;
; debug[1]   ; data[7]     ; 8.966 ; 8.966 ; 8.966 ; 8.966 ;
; debug[1]   ; data[8]     ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; debug[1]   ; data[9]     ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; debug[1]   ; data[10]    ; 7.517 ; 7.517 ; 7.517 ; 7.517 ;
; debug[1]   ; data[11]    ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; debug[1]   ; data[12]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; debug[1]   ; data[13]    ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; debug[1]   ; data[14]    ; 8.278 ; 8.278 ; 8.278 ; 8.278 ;
; debug[1]   ; data[15]    ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; debug[1]   ; data[16]    ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; debug[1]   ; data[17]    ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; debug[1]   ; data[18]    ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; debug[1]   ; data[19]    ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; debug[1]   ; data[20]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; debug[1]   ; data[21]    ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; debug[1]   ; data[22]    ; 9.161 ; 9.161 ; 9.161 ; 9.161 ;
; debug[1]   ; data[23]    ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; debug[1]   ; data[24]    ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; debug[1]   ; data[25]    ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; debug[1]   ; data[26]    ; 9.784 ; 9.784 ; 9.784 ; 9.784 ;
; debug[1]   ; data[27]    ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; debug[1]   ; data[28]    ; 9.719 ; 9.719 ; 9.719 ; 9.719 ;
; debug[1]   ; data[29]    ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; debug[1]   ; data[30]    ; 9.489 ; 9.489 ; 9.489 ; 9.489 ;
; debug[1]   ; data[31]    ; 8.375 ; 8.375 ; 8.375 ; 8.375 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.914 ; 3.914 ; 3.914 ; 3.914 ;
; debug[0]   ; data[1]     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[0]   ; data[2]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; debug[0]   ; data[3]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; debug[0]   ; data[4]     ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[0]   ; data[5]     ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; debug[0]   ; data[6]     ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; debug[0]   ; data[7]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; debug[0]   ; data[8]     ; 4.108 ; 4.108 ; 4.108 ; 4.108 ;
; debug[0]   ; data[9]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; debug[0]   ; data[10]    ; 3.999 ; 3.999 ; 3.999 ; 3.999 ;
; debug[0]   ; data[11]    ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; debug[0]   ; data[12]    ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; debug[0]   ; data[13]    ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; debug[0]   ; data[14]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[15]    ; 3.468 ; 3.468 ; 3.468 ; 3.468 ;
; debug[0]   ; data[16]    ; 3.939 ; 3.939 ; 3.939 ; 3.939 ;
; debug[0]   ; data[17]    ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[0]   ; data[18]    ; 3.324 ; 3.324 ; 3.324 ; 3.324 ;
; debug[0]   ; data[19]    ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; debug[0]   ; data[20]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[21]    ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; debug[0]   ; data[22]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[23]    ; 3.529 ; 3.529 ; 3.529 ; 3.529 ;
; debug[0]   ; data[24]    ; 4.080 ; 4.080 ; 4.080 ; 4.080 ;
; debug[0]   ; data[25]    ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[0]   ; data[26]    ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[0]   ; data[27]    ; 3.691 ; 3.691 ; 3.691 ; 3.691 ;
; debug[0]   ; data[28]    ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; debug[0]   ; data[29]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[0]   ; data[30]    ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; debug[0]   ; data[31]    ; 3.481 ; 3.481 ; 3.481 ; 3.481 ;
; debug[1]   ; data[0]     ; 4.047 ; 4.047 ; 4.047 ; 4.047 ;
; debug[1]   ; data[1]     ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[1]   ; data[2]     ; 4.076 ; 4.076 ; 4.076 ; 4.076 ;
; debug[1]   ; data[3]     ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; debug[1]   ; data[4]     ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; debug[1]   ; data[5]     ; 4.310 ; 4.310 ; 4.310 ; 4.310 ;
; debug[1]   ; data[6]     ; 3.492 ; 3.492 ; 3.492 ; 3.492 ;
; debug[1]   ; data[7]     ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; debug[1]   ; data[8]     ; 3.808 ; 3.808 ; 3.808 ; 3.808 ;
; debug[1]   ; data[9]     ; 3.836 ; 3.836 ; 3.836 ; 3.836 ;
; debug[1]   ; data[10]    ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[1]   ; data[11]    ; 4.555 ; 4.555 ; 4.555 ; 4.555 ;
; debug[1]   ; data[12]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[13]    ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; debug[1]   ; data[14]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[1]   ; data[15]    ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; debug[1]   ; data[16]    ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; debug[1]   ; data[17]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; debug[1]   ; data[18]    ; 3.238 ; 3.238 ; 3.238 ; 3.238 ;
; debug[1]   ; data[19]    ; 3.872 ; 3.872 ; 3.872 ; 3.872 ;
; debug[1]   ; data[20]    ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; debug[1]   ; data[21]    ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[1]   ; data[22]    ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[23]    ; 4.385 ; 4.385 ; 4.385 ; 4.385 ;
; debug[1]   ; data[24]    ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; debug[1]   ; data[25]    ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; debug[1]   ; data[26]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[27]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[1]   ; data[28]    ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; debug[1]   ; data[29]    ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[1]   ; data[30]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[1]   ; data[31]    ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1200     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1200     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 12 14:06:34 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.620     -1836.089 clk 
    Info (332119):    -4.055      -230.236 clk_rom 
Info (332146): Worst-case hold slack is 0.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.525         0.000 clk 
    Info (332119):     1.130         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.659      -745.833 clk 
    Info (332119):    -1.460       -92.437 clk_rom 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
    Info (332119):     0.498         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Wed Dec 12 14:06:35 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


