verilog work "prueba_2_asc.v"
