# 零一学院XFussion开源EDA项目集合

这个仓库包含两个主要的数字电路设计项目，展示了从基础向量运算单元到完整RISC-V处理器的数字系统设计能力。

## 📂 项目结构

```
final/
├── cray_1_vector_add_and_sub/    # Cray-1风格向量加减法单元
└── sim_riscv/                    # RISC-V处理器仿真设计
```

## 🚀 项目一：Cray-1风格向量加减法单元

### 项目概述
这个项目实现了一个受Cray-1超级计算机启发的向量处理单元，专门用于执行4元素向量的加法和减法运算。设计采用了流水线结构，展现了高性能计算架构的核心特征。

### 技术特点
- **向量宽度**：支持4个8位元素的向量运算
- **运算类型**：向量加法和向量减法
- **架构设计**：采用双级流水线结构，包含输入寄存器和输出寄存器
- **时钟同步**：所有操作都在时钟边沿同步进行，确保时序正确性
- **并行处理**：4个元素同时进行运算，体现了向量处理的并行性优势

### 文件说明
- `add_and_sub.v` - 主要的Verilog设计文件，包含ALU模块和主控制模块
- `tb_add_and_sub.v` - 完整的测试平台，包含多种测试用例
- `add_and_sub.circ` - Logisim电路设计文件，提供可视化的电路实现
- `add_and_sub_waves.vcd` - 仿真波形文件，用于调试和验证
- `sim` - 编译后的仿真可执行文件

### 设计架构
```
输入向量1 ──┐
             ├── 输入寄存器 ── ALU ── 输出寄存器 ── 结果向量
输入向量2 ──┘
操作码 ─────────┘
```

### 测试用例覆盖
1. **基本向量加法**：验证正常范围内的加法运算
2. **基本向量减法**：验证正常范围内的减法运算  
3. **边界值测试**：测试最大值情况下的溢出行为
4. **下溢测试**：验证减法运算中的下溢情况

## 🎯 项目二：RISC-V处理器仿真设计

### 项目概述
这个项目实现了一个完整的RISC-V指令集架构处理器的数字电路设计。基于开源的RISC-V ISA，该设计展现了现代处理器架构的核心概念和实现方法。

### 技术特点
- **指令集架构**：遵循RISC-V 32位整数基础指令集(RV32I)
- **设计工具**：使用Logisim进行电路设计和仿真
- **文档完整**：包含详细的指令集参考文档
- **可视化设计**：提供直观的电路图表示

### 文件说明
- `RISC_I.circ` - 完整的RISC-V处理器Logisim电路设计
- `risc-v instructions.xls` - 详细的RISC-V指令集参考文档，包含指令编码、格式和功能说明

### RISC-V特性
该处理器设计支持RISC-V的核心特性：
- **简化指令集**：精简且规整的指令格式
- **加载/存储架构**：只有加载和存储指令访问内存
- **32个通用寄存器**：x0-x31寄存器组
- **多种指令类型**：R型、I型、S型、B型、U型、J型指令
- **模块化设计**：清晰的数据通路和控制通路分离

## 🛠️ 使用说明

### Cray-1向量单元仿真
```bash
# 编译Verilog代码
iverilog -o sim add_and_sub.v tb_add_and_sub.v

# 运行仿真
vvp sim

# 查看波形（需要安装GTKWave）
gtkwave add_and_sub_waves.vcd
```

### RISC-V处理器仿真
1. 使用Logisim打开`RISC_I.circ`文件
2. 加载测试程序到指令内存
3. 启动时钟进行仿真
4. 观察寄存器和内存状态变化

## 📈 项目意义

这两个项目展现了数字系统设计的不同层面：从专用的向量运算单元到通用的处理器架构。通过这些项目，可以深入理解现代计算机系统的硬件基础，为进一步学习计算机体系结构、并行计算和高性能计算打下坚实基础。

向量处理单元展示了专用硬件加速器的设计思想，这在现代GPU、DSP和机器学习加速器中都有广泛应用。而RISC-V处理器设计则提供了对通用处理器架构的深入理解，这对于系统软件开发、嵌入式系统设计都具有重要价值。

---

*本项目展现了从基础运算单元到完整处理器的数字电路设计能力，体现了计算机系统硬件设计的核心思想和实现方法。*