<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(380,220)" to="(390,220)"/>
    <wire from="(420,490)" to="(490,490)"/>
    <wire from="(60,160)" to="(610,160)"/>
    <wire from="(320,110)" to="(320,130)"/>
    <wire from="(750,400)" to="(760,400)"/>
    <wire from="(520,440)" to="(720,440)"/>
    <wire from="(60,350)" to="(610,350)"/>
    <wire from="(750,270)" to="(750,280)"/>
    <wire from="(750,340)" to="(760,340)"/>
    <wire from="(380,460)" to="(420,460)"/>
    <wire from="(420,210)" to="(700,210)"/>
    <wire from="(670,350)" to="(710,350)"/>
    <wire from="(380,280)" to="(380,330)"/>
    <wire from="(420,360)" to="(420,460)"/>
    <wire from="(460,230)" to="(460,280)"/>
    <wire from="(700,210)" to="(700,260)"/>
    <wire from="(420,120)" to="(740,120)"/>
    <wire from="(790,410)" to="(970,410)"/>
    <wire from="(320,130)" to="(390,130)"/>
    <wire from="(380,460)" to="(380,480)"/>
    <wire from="(750,420)" to="(750,450)"/>
    <wire from="(430,140)" to="(430,180)"/>
    <wire from="(620,450)" to="(750,450)"/>
    <wire from="(670,160)" to="(740,160)"/>
    <wire from="(720,420)" to="(740,420)"/>
    <wire from="(60,260)" to="(610,260)"/>
    <wire from="(750,270)" to="(760,270)"/>
    <wire from="(750,420)" to="(760,420)"/>
    <wire from="(490,490)" to="(490,500)"/>
    <wire from="(730,250)" to="(730,260)"/>
    <wire from="(740,400)" to="(750,400)"/>
    <wire from="(380,180)" to="(380,220)"/>
    <wire from="(700,260)" to="(730,260)"/>
    <wire from="(670,420)" to="(720,420)"/>
    <wire from="(720,420)" to="(720,440)"/>
    <wire from="(740,120)" to="(740,160)"/>
    <wire from="(740,400)" to="(740,420)"/>
    <wire from="(420,340)" to="(500,340)"/>
    <wire from="(740,520)" to="(750,520)"/>
    <wire from="(380,180)" to="(430,180)"/>
    <wire from="(750,340)" to="(750,350)"/>
    <wire from="(640,350)" to="(670,350)"/>
    <wire from="(730,250)" to="(760,250)"/>
    <wire from="(710,320)" to="(710,350)"/>
    <wire from="(640,160)" to="(670,160)"/>
    <wire from="(60,420)" to="(610,420)"/>
    <wire from="(800,170)" to="(970,170)"/>
    <wire from="(380,480)" to="(390,480)"/>
    <wire from="(500,340)" to="(500,360)"/>
    <wire from="(420,470)" to="(520,470)"/>
    <wire from="(420,230)" to="(460,230)"/>
    <wire from="(420,320)" to="(710,320)"/>
    <wire from="(430,180)" to="(760,180)"/>
    <wire from="(380,330)" to="(390,330)"/>
    <wire from="(420,360)" to="(500,360)"/>
    <wire from="(460,280)" to="(750,280)"/>
    <wire from="(670,260)" to="(700,260)"/>
    <wire from="(520,440)" to="(520,470)"/>
    <wire from="(640,260)" to="(670,260)"/>
    <wire from="(710,350)" to="(750,350)"/>
    <wire from="(740,160)" to="(760,160)"/>
    <wire from="(500,360)" to="(760,360)"/>
    <wire from="(380,280)" to="(460,280)"/>
    <wire from="(800,350)" to="(970,350)"/>
    <wire from="(640,420)" to="(670,420)"/>
    <wire from="(420,140)" to="(430,140)"/>
    <wire from="(800,260)" to="(970,260)"/>
    <wire from="(620,450)" to="(620,500)"/>
    <wire from="(750,450)" to="(750,520)"/>
    <wire from="(490,500)" to="(620,500)"/>
    <comp lib="1" loc="(640,260)" name="NOT Gate"/>
    <comp lib="0" loc="(970,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(640,350)" name="NOT Gate"/>
    <comp lib="1" loc="(390,480)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(60,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(73,112)" name="Text">
      <a name="text" val="entradas - byte"/>
    </comp>
    <comp lib="0" loc="(60,420)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(390,130)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(640,160)" name="NOT Gate"/>
    <comp lib="0" loc="(970,410)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(331,51)" name="Text">
      <a name="text" val="exemplo 25"/>
    </comp>
    <comp lib="0" loc="(670,350)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(800,260)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(994,121)" name="Text">
      <a name="text" val="saidas"/>
    </comp>
    <comp lib="1" loc="(390,220)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(800,350)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(800,170)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,330)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(60,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(640,420)" name="NOT Gate"/>
    <comp lib="0" loc="(970,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(670,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(60,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(320,110)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(747,553)" name="Text">
      <a name="text" val="mais 1"/>
    </comp>
    <comp lib="0" loc="(670,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(305,18)" name="Text">
      <a name="text" val="lucas siqueira chagas - 380783"/>
    </comp>
    <comp lib="0" loc="(740,520)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(790,410)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(970,350)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(670,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
