vhdl xil_defaultlib  \
"../../../bd/main/ip/main_axi_gpio_0_0/sim/main_axi_gpio_0_0.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_1/sim/main_axi_gpio_0_1.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_2/sim/main_axi_gpio_0_2.vhd" \
"../../../bd/main/ip/main_rst_ps7_0_50M_0/sim/main_rst_ps7_0_50M_0.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_3/sim/main_axi_gpio_0_3.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_4/sim/main_axi_gpio_0_4.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_5/sim/main_axi_gpio_0_5.vhd" \
"../../../bd/main/ip/main_axi_gpio_0_6/sim/main_axi_gpio_0_6.vhd" \

nosort
