<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(120,450)" to="(260,450)"/>
    <wire from="(320,360)" to="(550,360)"/>
    <wire from="(190,120)" to="(260,120)"/>
    <wire from="(120,160)" to="(120,230)"/>
    <wire from="(120,370)" to="(120,450)"/>
    <wire from="(190,590)" to="(260,590)"/>
    <wire from="(190,280)" to="(190,350)"/>
    <wire from="(190,120)" to="(190,210)"/>
    <wire from="(120,610)" to="(120,640)"/>
    <wire from="(190,430)" to="(260,430)"/>
    <wire from="(310,220)" to="(550,220)"/>
    <wire from="(310,290)" to="(550,290)"/>
    <wire from="(120,300)" to="(120,370)"/>
    <wire from="(190,510)" to="(260,510)"/>
    <wire from="(190,90)" to="(190,120)"/>
    <wire from="(120,160)" to="(260,160)"/>
    <wire from="(120,530)" to="(260,530)"/>
    <wire from="(190,210)" to="(260,210)"/>
    <wire from="(190,510)" to="(190,590)"/>
    <wire from="(120,230)" to="(120,300)"/>
    <wire from="(190,280)" to="(260,280)"/>
    <wire from="(190,350)" to="(260,350)"/>
    <wire from="(320,520)" to="(550,520)"/>
    <wire from="(120,610)" to="(260,610)"/>
    <wire from="(190,430)" to="(190,510)"/>
    <wire from="(120,90)" to="(120,160)"/>
    <wire from="(290,160)" to="(550,160)"/>
    <wire from="(120,530)" to="(120,610)"/>
    <wire from="(120,300)" to="(260,300)"/>
    <wire from="(190,210)" to="(190,280)"/>
    <wire from="(190,590)" to="(190,640)"/>
    <wire from="(120,370)" to="(260,370)"/>
    <wire from="(320,440)" to="(550,440)"/>
    <wire from="(290,120)" to="(550,120)"/>
    <wire from="(120,450)" to="(120,530)"/>
    <wire from="(330,600)" to="(550,600)"/>
    <wire from="(120,230)" to="(260,230)"/>
    <wire from="(190,350)" to="(190,430)"/>
    <comp lib="0" loc="(550,520)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(290,120)" name="NOT Gate"/>
    <comp lib="0" loc="(550,290)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(550,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(320,520)" name="XOR Gate"/>
    <comp lib="1" loc="(310,220)" name="AND Gate"/>
    <comp lib="1" loc="(290,160)" name="NOT Gate"/>
    <comp lib="0" loc="(550,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(330,600)" name="XNOR Gate"/>
    <comp lib="1" loc="(320,360)" name="NAND Gate"/>
    <comp lib="0" loc="(550,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(550,600)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(310,290)" name="OR Gate"/>
    <comp lib="0" loc="(120,90)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(550,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(190,90)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(320,440)" name="NOR Gate"/>
    <comp lib="0" loc="(550,440)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
