TimeQuest Timing Analyzer report for Dino_Game
Tue Sep 06 19:48:54 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Dino_Game                                                         ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 309.31 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.233 ; -98.963            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -76.696                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.233 ; hor_reg[9] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.233 ; hor_reg[9] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.233 ; hor_reg[9] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.233 ; hor_reg[9] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.233 ; hor_reg[9] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.233 ; hor_reg[9] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.178      ;
; -2.145 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.065      ;
; -2.145 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.065      ;
; -2.145 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.065      ;
; -2.145 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.065      ;
; -2.144 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.064      ;
; -2.141 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.061      ;
; -2.141 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.061      ;
; -2.140 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.060      ;
; -2.139 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.059      ;
; -2.138 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.058      ;
; -2.100 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.384      ;
; -2.100 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.384      ;
; -2.100 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.384      ;
; -2.100 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.384      ;
; -2.099 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.383      ;
; -2.098 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.382      ;
; -2.098 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.382      ;
; -2.098 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.382      ;
; -2.098 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.382      ;
; -2.097 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.381      ;
; -2.096 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.380      ;
; -2.096 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.380      ;
; -2.095 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.379      ;
; -2.094 ; hor_reg[8] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; hor_reg[8] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; hor_reg[8] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; hor_reg[8] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; hor_reg[8] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; hor_reg[8] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 3.039      ;
; -2.094 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.378      ;
; -2.094 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.378      ;
; -2.094 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.378      ;
; -2.093 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.377      ;
; -2.093 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.377      ;
; -2.092 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.376      ;
; -2.091 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.375      ;
; -2.068 ; ver_reg[7] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.426     ; 2.637      ;
; -2.061 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.345      ;
; -2.061 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.345      ;
; -2.061 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.345      ;
; -2.061 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.345      ;
; -2.060 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.344      ;
; -2.059 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.979      ;
; -2.059 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.979      ;
; -2.059 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.979      ;
; -2.059 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.979      ;
; -2.058 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.978      ;
; -2.057 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.341      ;
; -2.057 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.341      ;
; -2.056 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.340      ;
; -2.055 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.975      ;
; -2.055 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.975      ;
; -2.055 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.339      ;
; -2.054 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.974      ;
; -2.054 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.338      ;
; -2.053 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.973      ;
; -2.052 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.972      ;
; -2.050 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.334      ;
; -2.050 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.334      ;
; -2.050 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.334      ;
; -2.050 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.334      ;
; -2.049 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.333      ;
; -2.048 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.968      ;
; -2.048 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.968      ;
; -2.047 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.967      ;
; -2.046 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.330      ;
; -2.046 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.330      ;
; -2.045 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.329      ;
; -2.044 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.328      ;
; -2.043 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.327      ;
; -2.031 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.315      ;
; -2.030 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.314      ;
; -2.029 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.313      ;
; -2.029 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.313      ;
; -2.029 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.313      ;
; -2.028 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.312      ;
; -2.028 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.312      ;
; -2.028 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.312      ;
; -2.028 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.312      ;
; -2.027 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.311      ;
; -2.025 ; hor_reg[9] ; ver_reg[3]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 2.970      ;
; -2.025 ; hor_reg[9] ; ver_reg[1]                         ; clk          ; clk         ; 1.000        ; -0.050     ; 2.970      ;
; -2.022 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.318      ;
; -2.022 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.318      ;
; -2.022 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.318      ;
; -2.022 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.318      ;
; -2.021 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.317      ;
; -2.018 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.314      ;
; -2.018 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.314      ;
; -2.017 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.313      ;
; -2.016 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.301      ; 3.312      ;
; -2.015 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.301      ; 3.311      ;
; -2.004 ; ver_reg[7] ; ver_reg[1]                         ; clk          ; clk         ; 1.000        ; -0.426     ; 2.573      ;
; -2.003 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; 0.289      ; 3.287      ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[3]  ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[8]  ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[9]  ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; ver_sync                           ; ver_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.359 ; hor_sync                           ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.476 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.059      ;
; 0.478 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.061      ;
; 0.535 ; ControlUnit:U1|Dino:U3|clk_div[16] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.768      ;
; 0.536 ; ControlUnit:U1|Dino:U3|clk_div[18] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.769      ;
; 0.537 ; ControlUnit:U1|Dino:U3|clk_div[19] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.770      ;
; 0.539 ; ControlUnit:U1|Dino:U3|clk_div[20] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.772      ;
; 0.539 ; ControlUnit:U1|Dino:U3|clk_div[22] ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.772      ;
; 0.540 ; ControlUnit:U1|Dino:U3|clk_div[17] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.773      ;
; 0.541 ; ControlUnit:U1|Dino:U3|clk_div[21] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.774      ;
; 0.541 ; ControlUnit:U1|Dino:U3|clk_div[23] ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.774      ;
; 0.546 ; ControlUnit:U1|Dino:U3|clk_div[24] ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.548 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; ControlUnit:U1|Dino:U3|clk_div[2]  ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; ControlUnit:U1|Dino:U3|clk_div[8]  ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; ControlUnit:U1|Dino:U3|clk_div[3]  ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; ControlUnit:U1|Dino:U3|DinoImgFlag ; ControlUnit:U1|Dino:U3|q                                                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; ControlUnit:U1|Dino:U3|clk_div[4]  ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; ControlUnit:U1|Dino:U3|clk_div[6]  ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; ControlUnit:U1|Dino:U3|clk_div[5]  ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; ControlUnit:U1|Dino:U3|clk_div[7]  ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.562 ; ControlUnit:U1|Dino:U3|clk_div[1]  ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.570 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.153      ;
; 0.572 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.155      ;
; 0.580 ; hor_reg[3]                         ; hor_reg[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; hor_reg[7]                         ; hor_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.583 ; hor_reg[6]                         ; hor_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.583 ; hor_reg[8]                         ; hor_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.587 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.170      ;
; 0.588 ; ver_reg[5]                         ; ver_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.588 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.171      ;
; 0.589 ; ver_reg[2]                         ; ver_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.172      ;
; 0.590 ; hor_reg[5]                         ; hor_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.808      ;
; 0.590 ; hor_reg[0]                         ; hor_reg[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.409      ; 1.156      ;
; 0.590 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.173      ;
; 0.592 ; hor_reg[9]                         ; hor_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.599 ; ver_reg[8]                         ; ver_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; ver_reg[6]                         ; ver_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.819      ;
; 0.612 ; ver_reg[0]                         ; ver_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.831      ;
; 0.627 ; hor_reg[0]                         ; hor_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.845      ;
; 0.652 ; hor_reg[0]                         ; hor_reg[10]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.870      ;
; 0.673 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.264      ;
; 0.675 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.266      ;
; 0.682 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.265      ;
; 0.684 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.267      ;
; 0.691 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.905      ;
; 0.691 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.282      ;
; 0.692 ; ver_reg[8]                         ; ver_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.426      ; 1.275      ;
; 0.693 ; ver_reg[8]                         ; ver_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.426      ; 1.276      ;
; 0.693 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.284      ;
; 0.699 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.282      ;
; 0.700 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.283      ;
; 0.701 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.284      ;
; 0.702 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.285      ;
; 0.705 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.919      ;
; 0.705 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.919      ;
; 0.707 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.921      ;
; 0.709 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.923      ;
; 0.711 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.925      ;
; 0.716 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.930      ;
; 0.722 ; hor_reg[2]                         ; hor_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.940      ;
; 0.726 ; hor_reg[1]                         ; hor_reg[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.944      ;
; 0.739 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.953      ;
; 0.742 ; hor_reg[0]                         ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.961      ;
; 0.748 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.962      ;
; 0.751 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.962      ;
; 0.755 ; ControlUnit:U1|Dino:U3|address[3]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.969      ;
; 0.757 ; hor_reg[7]                         ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 0.974      ;
; 0.785 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.376      ;
; 0.785 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.376      ;
; 0.787 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.378      ;
; 0.787 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.378      ;
; 0.794 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.377      ;
; 0.796 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.379      ;
; 0.800 ; ver_reg[9]                         ; ver_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.076      ; 1.033      ;
; 0.803 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.394      ;
; 0.804 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.395      ;
; 0.805 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.396      ;
; 0.806 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.397      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoImgFlag                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoPosHorFrom[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|q                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; blue                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[10]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_sync                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; red                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_sync                                                                                                                           ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; red                                                                                                                                ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_sync                                                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; VGA_BLUE  ; clk        ; 10.502 ; 10.473 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 9.933  ; 9.898  ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 6.397  ; 6.282  ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 9.762  ; 9.788  ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 7.104  ; 7.074  ; Rise       ; clk             ;
; q[*]      ; clk        ; 6.047  ; 6.065  ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.047  ; 6.065  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 8.351 ; 8.370 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 7.804 ; 7.818 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 6.251 ; 6.141 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 7.640 ; 7.713 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 6.929 ; 6.902 ; Rise       ; clk             ;
; q[*]      ; clk        ; 5.915 ; 5.932 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.915 ; 5.932 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 340.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.939 ; -81.609           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.696                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.939 ; hor_reg[9] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.939 ; hor_reg[9] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.939 ; hor_reg[9] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.939 ; hor_reg[9] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.939 ; hor_reg[9] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.939 ; hor_reg[9] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.889      ;
; -1.833 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.761      ;
; -1.833 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.761      ;
; -1.832 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.760      ;
; -1.831 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.759      ;
; -1.831 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.759      ;
; -1.829 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.757      ;
; -1.828 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.756      ;
; -1.828 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.756      ;
; -1.826 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.754      ;
; -1.825 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.753      ;
; -1.819 ; hor_reg[8] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.819 ; hor_reg[8] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.819 ; hor_reg[8] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.819 ; hor_reg[8] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.819 ; hor_reg[8] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.819 ; hor_reg[8] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.045     ; 2.769      ;
; -1.781 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.041      ;
; -1.781 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.041      ;
; -1.780 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.040      ;
; -1.779 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.039      ;
; -1.779 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.039      ;
; -1.779 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.039      ;
; -1.779 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.039      ;
; -1.778 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.038      ;
; -1.777 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.037      ;
; -1.777 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.037      ;
; -1.777 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.037      ;
; -1.776 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.036      ;
; -1.776 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.036      ;
; -1.775 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.035      ;
; -1.774 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.265      ; 3.034      ;
; -1.774 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.034      ;
; -1.774 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.034      ;
; -1.773 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.033      ;
; -1.772 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.265      ; 3.032      ;
; -1.771 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.031      ;
; -1.753 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.681      ;
; -1.753 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.681      ;
; -1.752 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.680      ;
; -1.752 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.012      ;
; -1.752 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.012      ;
; -1.751 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.679      ;
; -1.751 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.679      ;
; -1.751 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.011      ;
; -1.750 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.010      ;
; -1.750 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.010      ;
; -1.749 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.677      ;
; -1.748 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 2.675      ;
; -1.748 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.676      ;
; -1.748 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.676      ;
; -1.748 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.008      ;
; -1.747 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.674      ;
; -1.747 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; -0.068     ; 2.674      ;
; -1.747 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.007      ;
; -1.747 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.007      ;
; -1.746 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.674      ;
; -1.745 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.673      ;
; -1.745 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.265      ; 3.005      ;
; -1.744 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.004      ;
; -1.744 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.004      ;
; -1.744 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.004      ;
; -1.743 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.003      ;
; -1.743 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.003      ;
; -1.742 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.002      ;
; -1.742 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.002      ;
; -1.742 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.002      ;
; -1.741 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.001      ;
; -1.741 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.001      ;
; -1.740 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.265      ; 3.000      ;
; -1.738 ; hor_reg[9] ; ver_reg[3]                         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.687      ;
; -1.738 ; hor_reg[9] ; ver_reg[1]                         ; clk          ; clk         ; 1.000        ; -0.046     ; 2.687      ;
; -1.731 ; ver_reg[7] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.387     ; 2.339      ;
; -1.727 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.987      ;
; -1.727 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.987      ;
; -1.726 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.986      ;
; -1.725 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.995      ;
; -1.725 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.995      ;
; -1.725 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.985      ;
; -1.725 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.985      ;
; -1.724 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.994      ;
; -1.723 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.993      ;
; -1.723 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.993      ;
; -1.723 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.983      ;
; -1.722 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.982      ;
; -1.722 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.982      ;
; -1.721 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.991      ;
; -1.720 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.990      ;
; -1.720 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.990      ;
; -1.720 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.265      ; 2.980      ;
; -1.719 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.979      ;
; -1.718 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.275      ; 2.988      ;
; -1.717 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.275      ; 2.987      ;
; -1.703 ; hor_reg[4] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.657      ;
; -1.703 ; hor_reg[4] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.657      ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[3]  ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[8]  ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[9]  ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; ver_sync                           ; ver_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.313 ; hor_sync                           ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.415 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 0.946      ;
; 0.422 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 0.953      ;
; 0.480 ; ControlUnit:U1|Dino:U3|clk_div[16] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.692      ;
; 0.481 ; ControlUnit:U1|Dino:U3|clk_div[18] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.693      ;
; 0.482 ; ControlUnit:U1|Dino:U3|clk_div[19] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.694      ;
; 0.484 ; ControlUnit:U1|Dino:U3|clk_div[22] ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.485 ; ControlUnit:U1|Dino:U3|clk_div[20] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.697      ;
; 0.486 ; ControlUnit:U1|Dino:U3|clk_div[17] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.698      ;
; 0.487 ; ControlUnit:U1|Dino:U3|clk_div[21] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.487 ; ControlUnit:U1|Dino:U3|clk_div[23] ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.489 ; ControlUnit:U1|Dino:U3|clk_div[24] ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.493 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.691      ;
; 0.493 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.691      ;
; 0.494 ; ControlUnit:U1|Dino:U3|DinoImgFlag ; ControlUnit:U1|Dino:U3|q                                                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; ControlUnit:U1|Dino:U3|clk_div[2]  ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; ControlUnit:U1|Dino:U3|clk_div[8]  ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; ControlUnit:U1|Dino:U3|clk_div[3]  ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; ControlUnit:U1|Dino:U3|clk_div[6]  ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.028      ;
; 0.498 ; ControlUnit:U1|Dino:U3|clk_div[4]  ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.697      ;
; 0.500 ; ControlUnit:U1|Dino:U3|clk_div[5]  ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; ControlUnit:U1|Dino:U3|clk_div[7]  ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.504 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.035      ;
; 0.509 ; ControlUnit:U1|Dino:U3|clk_div[1]  ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.707      ;
; 0.509 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.040      ;
; 0.511 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.042      ;
; 0.516 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.047      ;
; 0.518 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.049      ;
; 0.520 ; hor_reg[3]                         ; hor_reg[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.718      ;
; 0.522 ; hor_reg[7]                         ; hor_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.523 ; hor_reg[8]                         ; hor_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.524 ; hor_reg[6]                         ; hor_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.526 ; ver_reg[5]                         ; ver_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.530 ; hor_reg[5]                         ; hor_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.530 ; ver_reg[2]                         ; ver_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.533 ; hor_reg[9]                         ; hor_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.536 ; hor_reg[0]                         ; hor_reg[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.370      ; 1.050      ;
; 0.539 ; ver_reg[8]                         ; ver_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.540 ; ver_reg[6]                         ; ver_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.739      ;
; 0.549 ; ver_reg[0]                         ; ver_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.560 ; hor_reg[0]                         ; hor_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.758      ;
; 0.582 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.120      ;
; 0.583 ; hor_reg[0]                         ; hor_reg[10]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.781      ;
; 0.589 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.127      ;
; 0.593 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.124      ;
; 0.599 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.137      ;
; 0.600 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.131      ;
; 0.605 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.136      ;
; 0.606 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.144      ;
; 0.607 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.138      ;
; 0.612 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.143      ;
; 0.614 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.145      ;
; 0.619 ; ver_reg[8]                         ; ver_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.387      ; 1.150      ;
; 0.620 ; ver_reg[8]                         ; ver_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.387      ; 1.151      ;
; 0.655 ; hor_reg[1]                         ; hor_reg[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.853      ;
; 0.655 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.842      ;
; 0.658 ; hor_reg[2]                         ; hor_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.856      ;
; 0.666 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.853      ;
; 0.666 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.853      ;
; 0.668 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.855      ;
; 0.668 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.855      ;
; 0.669 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.856      ;
; 0.673 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.861      ;
; 0.678 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.216      ;
; 0.678 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.216      ;
; 0.679 ; hor_reg[0]                         ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.878      ;
; 0.685 ; hor_reg[7]                         ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 0.882      ;
; 0.685 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.223      ;
; 0.685 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.223      ;
; 0.689 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.220      ;
; 0.695 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.883      ;
; 0.695 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.233      ;
; 0.696 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.227      ;
; 0.696 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.234      ;
; 0.701 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.232      ;
; 0.702 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.240      ;
; 0.703 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.234      ;
; 0.703 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.241      ;
; 0.705 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.892      ;
; 0.708 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.018      ; 0.895      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoImgFlag                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoPosHorFrom[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|q                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; blue                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[10]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_sync                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; red                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_sync                                                                                                                           ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; red                                                                                                                                ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_sync                                                                                                                           ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 9.789 ; 9.706 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 9.262 ; 9.192 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 6.041 ; 5.968 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 9.099 ; 9.105 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 6.635 ; 6.694 ; Rise       ; clk             ;
; q[*]      ; clk        ; 5.759 ; 5.722 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.759 ; 5.722 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 7.868 ; 7.809 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 7.362 ; 7.315 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 5.911 ; 5.841 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 7.205 ; 7.230 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 6.481 ; 6.538 ; Rise       ; clk             ;
; q[*]      ; clk        ; 5.640 ; 5.604 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 5.640 ; 5.604 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.791 ; -26.710           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.968                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.791 ; hor_reg[9] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.791 ; hor_reg[9] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.791 ; hor_reg[9] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.791 ; hor_reg[9] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.791 ; hor_reg[9] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.791 ; hor_reg[9] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.751      ;
; -0.759 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.704      ;
; -0.759 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.704      ;
; -0.758 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.703      ;
; -0.758 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.703      ;
; -0.758 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.703      ;
; -0.756 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.701      ;
; -0.756 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.701      ;
; -0.755 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.700      ;
; -0.753 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.698      ;
; -0.752 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.697      ;
; -0.751 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.893      ;
; -0.751 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.893      ;
; -0.750 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.750 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.750 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.750 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.750 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.892      ;
; -0.749 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.891      ;
; -0.749 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.891      ;
; -0.749 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.891      ;
; -0.748 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.890      ;
; -0.748 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.890      ;
; -0.747 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.889      ;
; -0.747 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.889      ;
; -0.747 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.889      ;
; -0.746 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.888      ;
; -0.745 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.887      ;
; -0.744 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.886      ;
; -0.744 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.886      ;
; -0.743 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.885      ;
; -0.737 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.879      ;
; -0.737 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.879      ;
; -0.736 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.878      ;
; -0.736 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.878      ;
; -0.736 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.878      ;
; -0.734 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.885      ;
; -0.734 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.885      ;
; -0.734 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.876      ;
; -0.734 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.876      ;
; -0.733 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.884      ;
; -0.733 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.884      ;
; -0.733 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.884      ;
; -0.733 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.875      ;
; -0.731 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.882      ;
; -0.731 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.882      ;
; -0.731 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.873      ;
; -0.730 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.881      ;
; -0.730 ; ver_reg[2] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.872      ;
; -0.728 ; ver_reg[7] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.233     ; 1.482      ;
; -0.728 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.164      ; 1.879      ;
; -0.727 ; hor_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.164      ; 1.878      ;
; -0.724 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.866      ;
; -0.724 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.866      ;
; -0.723 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.865      ;
; -0.723 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.865      ;
; -0.723 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.865      ;
; -0.721 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.863      ;
; -0.721 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.863      ;
; -0.720 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.862      ;
; -0.718 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; 0.155      ; 1.860      ;
; -0.717 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.662      ;
; -0.717 ; ver_reg[6] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.859      ;
; -0.716 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.661      ;
; -0.716 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.661      ;
; -0.716 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.661      ;
; -0.714 ; hor_reg[8] ; ver_reg[0]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; hor_reg[8] ; ver_reg[2]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; hor_reg[8] ; ver_reg[4]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; hor_reg[8] ; ver_reg[5]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; hor_reg[8] ; ver_reg[6]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; hor_reg[8] ; ver_reg[8]                         ; clk          ; clk         ; 1.000        ; -0.027     ; 1.674      ;
; -0.714 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.659      ;
; -0.714 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.659      ;
; -0.713 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.658      ;
; -0.711 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.656      ;
; -0.710 ; ver_reg[9] ; ControlUnit:U1|Dino:U3|address[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.655      ;
; -0.700 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.644      ;
; -0.699 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.643      ;
; -0.699 ; ver_reg[7] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.643      ;
; -0.692 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[12] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.833      ;
; -0.691 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[2]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.833      ;
; -0.691 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.833      ;
; -0.691 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.832      ;
; -0.691 ; ver_reg[4] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.832      ;
; -0.691 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[12] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.832      ;
; -0.690 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[3]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.832      ;
; -0.690 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[8]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.832      ;
; -0.690 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.832      ;
; -0.690 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.831      ;
; -0.690 ; ver_reg[5] ; ControlUnit:U1|Dino:U3|address[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.831      ;
; -0.688 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.830      ;
; -0.688 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[4]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.830      ;
; -0.687 ; ver_reg[0] ; ControlUnit:U1|Dino:U3|address[6]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.829      ;
+--------+------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[3]  ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[8]  ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[9]  ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ver_sync                           ; ver_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.188 ; hor_sync                           ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.256 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.573      ;
; 0.259 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.576      ;
; 0.286 ; ControlUnit:U1|Dino:U3|clk_div[16] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.287 ; ControlUnit:U1|Dino:U3|clk_div[18] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.288 ; ControlUnit:U1|Dino:U3|clk_div[19] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; ControlUnit:U1|Dino:U3|clk_div[20] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; ControlUnit:U1|Dino:U3|clk_div[22] ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.289 ; ControlUnit:U1|Dino:U3|clk_div[21] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; ControlUnit:U1|Dino:U3|clk_div[23] ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; ControlUnit:U1|Dino:U3|clk_div[17] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.292 ; ControlUnit:U1|Dino:U3|clk_div[24] ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; ControlUnit:U1|Dino:U3|DinoImgFlag ; ControlUnit:U1|Dino:U3|q                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; ControlUnit:U1|Dino:U3|clk_div[2]  ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; ControlUnit:U1|Dino:U3|clk_div[8]  ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; ControlUnit:U1|Dino:U3|clk_div[3]  ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; ControlUnit:U1|Dino:U3|clk_div[4]  ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; ControlUnit:U1|Dino:U3|clk_div[6]  ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; ControlUnit:U1|Dino:U3|clk_div[5]  ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; ControlUnit:U1|Dino:U3|clk_div[9]  ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; ControlUnit:U1|Dino:U3|clk_div[7]  ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.301 ; ControlUnit:U1|Dino:U3|clk_div[1]  ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.309 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.626      ;
; 0.311 ; hor_reg[7]                         ; hor_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; hor_reg[3]                         ; hor_reg[3]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; hor_reg[0]                         ; hor_reg[4]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.622      ;
; 0.312 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.629      ;
; 0.313 ; hor_reg[6]                         ; hor_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; hor_reg[8]                         ; hor_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.315 ; ver_reg[5]                         ; ver_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; hor_reg[5]                         ; hor_reg[5]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; ver_reg[2]                         ; ver_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; hor_reg[9]                         ; hor_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.321 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.638      ;
; 0.322 ; ver_reg[8]                         ; ver_reg[8]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.639      ;
; 0.323 ; ver_reg[6]                         ; ver_reg[6]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.641      ;
; 0.325 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.642      ;
; 0.330 ; ver_reg[0]                         ; ver_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.338 ; hor_reg[0]                         ; hor_reg[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.457      ;
; 0.352 ; hor_reg[0]                         ; hor_reg[10]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.471      ;
; 0.363 ; ControlUnit:U1|Dino:U3|address[11] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.495      ;
; 0.368 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.690      ;
; 0.371 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.693      ;
; 0.372 ; ControlUnit:U1|Dino:U3|address[0]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.504      ;
; 0.372 ; ControlUnit:U1|Dino:U3|address[2]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.504      ;
; 0.372 ; ControlUnit:U1|Dino:U3|address[7]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.504      ;
; 0.373 ; ControlUnit:U1|Dino:U3|address[6]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.505      ;
; 0.374 ; ControlUnit:U1|Dino:U3|address[1]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.029      ; 0.507      ;
; 0.375 ; ControlUnit:U1|Dino:U3|address[5]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.507      ;
; 0.375 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.692      ;
; 0.378 ; ver_reg[8]                         ; ver_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.695      ;
; 0.378 ; ControlUnit:U1|Dino:U3|clk_div[14] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.695      ;
; 0.379 ; ver_reg[8]                         ; ver_reg[7]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.696      ;
; 0.380 ; hor_reg[2]                         ; hor_reg[2]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.383 ; hor_reg[1]                         ; hor_reg[1]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.502      ;
; 0.383 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.386 ; ControlUnit:U1|Dino:U3|clk_div[11] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.387 ; ControlUnit:U1|Dino:U3|address[10] ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.029      ; 0.520      ;
; 0.387 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.704      ;
; 0.388 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.705      ;
; 0.390 ; ControlUnit:U1|Dino:U3|clk_div[13] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.707      ;
; 0.391 ; ControlUnit:U1|Dino:U3|clk_div[15] ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.708      ;
; 0.391 ; hor_reg[0]                         ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; ControlUnit:U1|Dino:U3|address[4]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.524      ;
; 0.394 ; ControlUnit:U1|Dino:U3|address[12] ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.027      ; 0.525      ;
; 0.398 ; ControlUnit:U1|Dino:U3|address[3]  ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.028      ; 0.530      ;
; 0.402 ; hor_reg[7]                         ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.520      ;
; 0.418 ; hor_reg[3]                         ; hor_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.536      ;
; 0.422 ; ver_reg[9]                         ; ver_reg[9]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.549      ;
; 0.430 ; ver_reg[1]                         ; ver_sync                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.232      ; 0.746      ;
; 0.434 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.756      ;
; 0.434 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.756      ;
; 0.435 ; ControlUnit:U1|Dino:U3|clk_div[16] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.561      ;
; 0.436 ; ControlUnit:U1|Dino:U3|clk_div[18] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.437 ; ControlUnit:U1|Dino:U3|clk_div[22] ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.564      ;
; 0.437 ; ControlUnit:U1|Dino:U3|clk_div[10] ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.759      ;
; 0.437 ; ControlUnit:U1|Dino:U3|clk_div[12] ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.759      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoImgFlag                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DinoPosHorFrom[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[15]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|q                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; blue                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[10]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; hor_sync                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; red                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ver_sync                                                                                                                           ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData1:U7|altsyncram:altsyncram_component|altsyncram_ak91:auto_generated|q_a[0]                          ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|DInoData:U6|altsyncram:altsyncram_component|altsyncram_pi91:auto_generated|q_a[0]                           ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[0]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[11]                                                                                                 ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[2]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[3]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[4]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[5]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[6]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[7]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[8]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[9]                                                                                                  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; red                                                                                                                                ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[7]                                                                                                                         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_reg[9]                                                                                                                         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ver_sync                                                                                                                           ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[10]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[12]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|address[1]                                                                                                  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[16]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[17]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[18]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[19]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[20]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[21]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[22]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[23]                                                                                                 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ControlUnit:U1|Dino:U3|clk_div[24]                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 6.232 ; 6.266 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 5.888 ; 5.894 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 3.971 ; 3.820 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 5.812 ; 5.849 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.329 ; 4.214 ; Rise       ; clk             ;
; q[*]      ; clk        ; 3.624 ; 3.690 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.624 ; 3.690 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 4.976 ; 5.105 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 4.645 ; 4.747 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 3.881 ; 3.737 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 4.571 ; 4.704 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.225 ; 4.116 ; Rise       ; clk             ;
; q[*]      ; clk        ; 3.548 ; 3.611 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.548 ; 3.611 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.233  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.233  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -98.963 ; 0.0   ; 0.0      ; 0.0     ; -76.968             ;
;  clk             ; -98.963 ; 0.000 ; N/A      ; N/A     ; -76.968             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; VGA_BLUE  ; clk        ; 10.502 ; 10.473 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 9.933  ; 9.898  ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 6.397  ; 6.282  ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 9.762  ; 9.788  ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 7.104  ; 7.074  ; Rise       ; clk             ;
; q[*]      ; clk        ; 6.047  ; 6.065  ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.047  ; 6.065  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_BLUE  ; clk        ; 4.976 ; 5.105 ; Rise       ; clk             ;
; VGA_GREEN ; clk        ; 4.645 ; 4.747 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 3.881 ; 3.737 ; Rise       ; clk             ;
; VGA_RED   ; clk        ; 4.571 ; 4.704 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.225 ; 4.116 ; Rise       ; clk             ;
; q[*]      ; clk        ; 3.548 ; 3.611 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.548 ; 3.611 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_RED       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_GREEN     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLUE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KBclk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KBin                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_RED       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_GREEN     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLUE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_RED       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_GREEN     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_BLUE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1708     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1708     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 45    ; 45   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Sep 06 19:48:52 2022
Info: Command: quartus_sta Dino_Game -c Dino_Game
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Dino_Game.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.233       -98.963 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -76.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.939
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.939       -81.609 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.299         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -76.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.791
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.791       -26.710 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -76.968 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Tue Sep 06 19:48:53 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


