<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1544667392">
  <File Type="PA-TCL" Name="main.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="main_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="main_reports.tcl"/>
  <File Type="RDS-RDS" Name="main.vds"/>
  <File Type="RDS-UTIL" Name="main_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="main_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="main.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="main_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="main_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/addsub_8b_8b/addsub_8b_8b.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/sub_8b_8b/sub_8b_8b.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/custom_clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPE 133/Verilog-Projects/7segdisplay_two_inputs/7segdisplay_two_inputs.srcs/sources_1/new/custom_clk_div.v"/>
        <Attr Name="ImportTime" Val="1543999591"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/main_8b.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPE 133/Verilog-Projects/7segdisplay_two_inputs/7segdisplay_two_inputs.srcs/sources_1/new/main_8b.v"/>
        <Attr Name="ImportTime" Val="1544002037"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab7 FSM_Counter/sseg_dec.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../CPE 133/Verilog-Projects/7segdisplay_two_inputs/7segdisplay_two_inputs.srcs/sources_1/imports/lab7 FSM_Counter/sseg_dec.v"/>
        <Attr Name="ImportTime" Val="1544000603"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/main.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../PID-Controller_Hayden/Final_Project.srcs/sources_1/new/main.v"/>
        <Attr Name="ImportTime" Val="1543991334"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/proportional.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../PID-Controller_Hayden/Final_Project.srcs/sources_1/new/proportional.v"/>
        <Attr Name="ImportTime" Val="1543989243"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/derivative.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../PID-Controller_Hayden/Final_Project.srcs/sources_1/new/derivative.v"/>
        <Attr Name="ImportTime" Val="1543991070"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/integral.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../PID-Controller_Hayden/Final_Project.srcs/sources_1/new/integral.v"/>
        <Attr Name="ImportTime" Val="1543989243"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="main"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/PID_Stable/Basys3_constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/Basys3_constraints.xdc"/>
        <Attr Name="ImportTime" Val="1537852476"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
