- **1.3基本术语解释：**
- 汇编语言
	- 低级语言
	- 机器语言的符号表示，与机器语言一一对应
	- 涉及机器结构、指令系统
- 指令集体系结构
	- ISA
	- 计算机硬件、系统软件之间的接口
	- 定义一台计算机支持哪些指令、指令的作用、用法
- CPU执行时间=CPU时间
	- CPU执行一个程序本身的时间
	- 不包括I/O时间、运行其他程序的时间
	- =用户CPU时间+系统CPU时间（运行相关操作系统代码）


- **2.3 基本术语解释：**
- 机器数：一个数字在计算机内部的编码表示
- 基数：进位计数制中的底数
- 定点数：小数点位置固定的机器数，定点整数默认小数点在右端，定点小数默认小数点在左端
- 浮点数：小数点位置可以指定的机器数，数符、阶码、尾数，$M×2^{E}$

- 原码：符号位+数值位，在IEEE754的浮点数中表示尾数
- 反码：如果是正数则=原码，负数则原码数值位取反
- 补码：如果是正数则=原码，负数则反码+1
- 移码：真值+偏置常数，在IEEE754的浮点数中表示阶码
- 编址单位：一个编号，对应计算机中能存取的最小单位，一般是字节
- 大端方式：对要占多个存储单元的数据类型（如，int-4），机器数权重大的MSB一端放在地址小的存储单元
- 小端方式：机器数权重小的LSB一端放在地址小的存储单元



- **3.3 基本术语解释：**
- 逻辑移位：对无符号数的移位运算。左移则低位补0，右移则高位补0
- 算术移位：对有符号数的移位运算，只对数值位作用。左移，低位补0，移出位≠符则溢出。右移高位补符。
- 零扩展：无符号整数扩展位数，高位补0
- 符号扩展：补码有符号整数扩展位数，高位补符
- ZF：零标志位，=1时结果为0
- OF：溢出标志位，有符号数运算，=1则溢出
- CF：进位标志位，无符号数运算，=1则溢出
- SF：符号标志位，=1则结果为负
- 溢出：一个数超出了它本来格式所能表示的范围
- 保护位：浮点数运算中，尾数规格化可能导致丢失精度。IEEE754规定，将中间结果末尾额外保留有效位的后一位数，叫做保护位
- 舍入位：将中间结果中规定有效位的后第2位数，叫做舍入位
- 粘位：将中间结果中舍入位后面所有位数字的或运算，叫做粘位





- **4.3 基本术语解释：**
- 指令集体系结构：计算机硬件、系统软件之间的接口，定义了计算机支持哪些指令、指令的作用、用法
- 程序计数器：PC/IP，地址寄存器，存放下一条要执行的指令的地址
- 程序状态字：PSW，反映程序执行结果（ZF/OF/CF/SF）、状态（用户/内核状态）的信息
- 立即寻址：指令的地址码 = 操作数本身
- 直接寻址：指令的地址码 = 操作数所在主存存储单元的地址
- 间接寻址：指令的地址码 = 操作数所在主存存储单元的地址，所在存储单元的地址
- 寄存器寻址：指令的地址码 = 操作数所在寄存器的地址
- 寄存器间接寻址：指令的地址码 = 操作数所在寄存器的地址，所在的主存存储单元的地址
- 偏移寻址：地址码给出一个偏移量、一个基址，两者相加得到真实地址
- 变址寻址：EA=(IX)+A，变址寄存器的存偏移量，形式地址A作为基址（通常是数组首地址），两者都可由用户指定
- 相对寻址：EA=(PC)+A，形式地址A作为偏移量，程序计数器的值作为基址（是当前执行到的指令的地址），偏移量可由用户指定
- 基址寻址：EA=(BR)+A，形式地址A作为偏移量，基址寄存器存基址（通常是程序首地址），偏移量可由用户指定
- CISC：复杂指令集计算机，简单、复杂的操作都对应一条指令
- RISC：精简指令集计算机，简单的操作对应一条指令，复杂的操作用组合逻辑电路控制简单的指令完成







- **5.3 基本术语解释：**
- 组合逻辑电路：操作元件（ALU、移位器等等），输出由即时输入决定，没有存储功能
- 时序逻辑电路：状态元件（程序状态字寄存器等等），输出由即时、以前输入决定，有存储功能
- 扩展器：将一个n位数扩展为2n位数的元件
- “零”扩展：无符号数的扩展
- “符号”扩展：带符号数的扩展
- 多路选择器：MUX，在多个输入中只允许1个输入通过
- 指令存储器：专门存指令的存储器，CPU中一级cache中，专门存放指令的部分
- 数据存储器：专门存数据的存储器，CPU中一级cache中，专门存放数据的部分




- **6.3基本术语解释：**
- 流水线深度：一个流水线中流水段的个数
- 流水段寄存器：两个相邻的流水段直接有一个流水段寄存器，存放上一个流水段要向下一个流水段传输的数据、控制信号。各流水段寄存器长度不同
- 结构冒险：不同指令同时用到了相同的硬件资源
- 控制冒险：转移指令、异常，导致指令执行顺序改变，导致已经取到流水线中的后续指令无效
- 数据冒险：后面的指令需要调用前面指令的结果，但是结果还没写回
- 流水线阻塞：当下一条指令不能执行时，硬件将下一指令的当前段寄存器清空，使其延迟几个周期才能继续执行
- 转发：在数据冒险中，前面指令得出结果后，在还没写回时，直接通过数据旁路，将结果传递给后面指令
- 分支预测：遇到分支指令时，静态或动态地预测是否跳转。如果预测成功，则流水线不会阻塞，如果预测失败，则流水线清除正在执行的指令，并从跳转到的指令重新开始执行





- **7.3基本术语解释：**
- 静态随机访问存储器：SRAM，用双稳态触发器存储，非易失、非破坏性读出，速度快、成本高、集成度小
- 动态随机访问存储器：DRAM，用栅极电容存储，易失、破坏性读出，速度慢、成本低、集成度高
- 存储单元：主存中最小的编址、存取单位
- 存储器地址寄存器：MAR，CPU用来存放存储器地址的寄存器
- 存储器数据寄存器：MDR，CPU用来暂存读出、写入数据的寄存器
- 地址引脚复用：在DRAM芯片中，采用二维译码方式。为节省地址引脚，行地址、列地址先后使用相同一批地址引脚传输
- 低位交叉编址：在多模块存储器中，为协作的存储芯片统一编址。模块号在低位、模块内地址在高位，地址在一个模块内跳跃
- 高位交叉编址：在多模块存储器中，为协作的存储芯片统一编址。模块号在高位、模块内地址在低位，地址在一个模块内连续
- 高速缓存：为了缓解主存、CPU间速度差异大，在两者之间设置的速度快、容量小的存储器。利用局部性原理。
- 程序访问的局部化：空间局部性+时间局部性
- 时间局部性：刚刚被访问的存储单元，大概率在短时间内再次访问
- 空间局部性：刚刚被访问的存储单元，其临近单元大概率在短时间内被访问
- 命中率：CPU能从cache中得到信息而无需访存的概率
- 命中时间：命中情况下，CPU读取数据的时间，=判断命中耗时+访问cache耗时
- 缺失率：1-命中率
- 缺失损失：缺失情况下，CPU将数据从主存调入cache的耗时
- 主存块：根据空间局部性原理，设置的一个大小的存储空间。主存、cache之间的调入、替换的单位
- cache槽（行）：大小与主存块相同，从0开始编号
- 直接映射：主存块只能映射到固定的cache行中，通过模运算决定
- 全相联映射：主存块可以映射到任意空的cache行中
- 组相联映射：cache行被分为多个大小相同的组，主存块能映射到固定组中任意空cache行
- 多级cache：CPU和主存之间设置多级cache，容量变小、速度加快
- 最近最少用（LRU）：一种替换算法，在cache行需要被替换时，优先替换最近最少使用的
- 直写（write through）：一种写策略，当cache中的主存块被修改，同时修改其对应的主存块
- 回写（write back）：当cache中的主存块被修改，在它被替换时才写回对应主存块
- 关联度：一个主存块可能被映射到的地方的数量，全相联映射最多，直接映射为1
- 虚拟存储器：
	- 一种存储管理机制
	- 当运行程序时，只把用到的子程序从外存装入主存
	- 当编写程序代码时，使用逻辑地址空间，不被物理地址空间大小限制
- 物理存储器：主存
- 虚拟地址：编写程序时用的地址。一个虚拟地址空间对应一个程序
- 物理地址：主存存储单元的地址
- 页表：
	- 存放在主存
	- 每个进程对应一个页表
	- 记录进程的虚拟页，和物理页（在主存或外存中）的对应关系
	- 记录虚拟页的标记、对应物理页的页号、有效位、脏位，等等
- 缺页：要访问的页不在主存，在外存。引发缺页中断
- 快表TLB：
	- 存放在cache
	- 存放页表中最近被使用的页表项
