module and_32bit(output [31:0] result, input [31:0] a, input [31:0] b);

	and_1bit and0 (result[0], a[0], b[0]);
	and_1bit and1 (result[1], a[1], b[1]);
	and_1bit and2 (result[2], a[2], b[2]);
	and_1bit and3 (result[3], a[3], b[3]);
	and_1bit and4 (result[4], a[4], b[4]);
	and_1bit and5 (result[5], a[5], b[5]);
	and_1bit and6 (result[6], a[6], b[6]);
	and_1bit and7 (result[7], a[7], b[7]);
	and_1bit and8 (result[8], a[8], b[8]);
	and_1bit and9 (result[9], a[9], b[9]);
	and_1bit and10 (result[10], a[10], b[10]);
	and_1bit and11 (result[11], a[11], b[11]);
	and_1bit and12 (result[12], a[12], b[12]);
	and_1bit and13 (result[13], a[13], b[13]);
	and_1bit and14 (result[14], a[14], b[14]);
	and_1bit and15 (result[15], a[15], b[15]);
	and_1bit and16 (result[16], a[16], b[16]);
	and_1bit and17 (result[17], a[17], b[17]);
	and_1bit and18 (result[18], a[18], b[18]);
	and_1bit and19 (result[19], a[19], b[19]);
	and_1bit and20 (result[20], a[20], b[20]);
	and_1bit and21 (result[21], a[21], b[21]);
	and_1bit and22 (result[22], a[22], b[22]);
	and_1bit and23 (result[23], a[23], b[23]);
	and_1bit and24 (result[24], a[24], b[24]);
	and_1bit and25 (result[25], a[25], b[25]);
	and_1bit and26 (result[26], a[26], b[26]);
	and_1bit and27 (result[27], a[27], b[27]);
	and_1bit and28 (result[28], a[28], b[28]);
	and_1bit and29 (result[29], a[29], b[29]);
	and_1bit and30 (result[30], a[30], b[30]);
	and_1bit and31 (result[31], a[31], b[31]);


endmodule