# Computer_Architecture

## Pipeline CPU

* 程式語言: Verilog
* 實作指令集: ADD、SUB、AND、OR、SLT、SLTI、ADDI、LW、SW、BEQ

![](https://imgur.com/Ub0e5o3.png)

---
