Timing Analyzer report for serial
Thu Sep 17 23:22:22 2009
Version 6.0 Build 178 04/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+---------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From         ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.585 ns                         ; rst          ; cnt_delay[11] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 15.180 ns                        ; rxd_buf[4]   ; seg_data[3]   ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.318 ns                        ; rxd          ; rxd_reg1      ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 164.39 MHz ( period = 6.083 ns ) ; cnt_delay[9] ; cnt_delay[11] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; key_entry1   ; key_entry2    ; clk        ; clk      ; 3            ;
; Total number of failed paths ;                                          ;               ;                                  ;              ;               ;            ;          ; 3            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+---------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From             ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; cnt_delay[9]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; cnt_delay[11]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.236 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[6]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[7]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[4]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[5]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[2]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[3]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[1]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; cnt_delay[9]     ; cnt_delay[9]   ; clk        ; clk      ; None                        ; None                      ; 5.136 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; cnt_delay[15]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.132 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; cnt_delay[17]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.120 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; cnt_delay[14]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 5.102 ns                ;
; N/A                                     ; 189.47 MHz ( period = 5.278 ns )                    ; cnt_delay[9]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 5.013 ns                ;
; N/A                                     ; 191.64 MHz ( period = 5.218 ns )                    ; cnt_delay[9]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; cnt_delay[16]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 194.89 MHz ( period = 5.131 ns )                    ; cnt_delay[6]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.19 MHz ( period = 5.097 ns )                    ; cnt_delay[7]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 196.77 MHz ( period = 5.082 ns )                    ; cnt_delay[2]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; cnt_delay[12]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 198.10 MHz ( period = 5.048 ns )                    ; cnt_delay[3]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 202.14 MHz ( period = 4.947 ns )                    ; cnt_delay[4]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.690 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; cnt_delay[1]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[6]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[7]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[4]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[5]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[2]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[3]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[1]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; cnt_delay[11]    ; cnt_delay[9]   ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;
; N/A                                     ; 207.64 MHz ( period = 4.816 ns )                    ; div_reg[1]       ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 208.55 MHz ( period = 4.795 ns )                    ; state_tras[2]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.533 ns                ;
; N/A                                     ; 208.99 MHz ( period = 4.785 ns )                    ; state_tras[2]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.524 ns                ;
; N/A                                     ; 209.56 MHz ( period = 4.772 ns )                    ; div_reg[11]      ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.498 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.91 MHz ( period = 4.764 ns )                    ; cnt_delay[5]     ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.507 ns                ;
; N/A                                     ; 209.95 MHz ( period = 4.763 ns )                    ; div_reg[0]       ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.489 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; cnt_delay[13]    ; cnt_delay[11]  ; clk        ; clk      ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; div_reg[3]       ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; div_reg[8]       ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; state_tras[1]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[6]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[7]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[4]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[5]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[2]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[3]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[1]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; cnt_delay[15]    ; cnt_delay[9]   ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.22 MHz ( period = 4.712 ns )                    ; div_reg[9]       ; clkbaud8x      ; clk        ; clk      ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 212.31 MHz ( period = 4.710 ns )                    ; state_tras[1]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.36 MHz ( period = 4.709 ns )                    ; div8_tras_reg[1] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.464 ns                ;
; N/A                                     ; 212.45 MHz ( period = 4.707 ns )                    ; div8_tras_reg[1] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[17]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[16]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[15]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; N/A                                     ; 212.49 MHz ( period = 4.706 ns )                    ; cnt_delay[0]     ; cnt_delay[14]  ; clk        ; clk      ; None                        ; None                      ; 4.449 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; key_entry1 ; key_entry2 ; clk        ; clk      ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[5] ; clk        ; clk      ; None                       ; None                       ; 2.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[6] ; clk        ; clk      ; None                       ; None                       ; 2.549 ns                 ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+-----------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To             ; To Clock ;
+-------+--------------+------------+-----------+----------------+----------+
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[18]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[19]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[12]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[13]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[10]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[17]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[16]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[15]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[14]  ; clk      ;
; N/A   ; None         ; 8.585 ns   ; rst       ; cnt_delay[11]  ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[8]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[6]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[7]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[4]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[5]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[2]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[3]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[1]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[0]   ; clk      ;
; N/A   ; None         ; 8.523 ns   ; rst       ; cnt_delay[9]   ; clk      ;
; N/A   ; None         ; 7.379 ns   ; key_input ; start_delaycnt ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[1]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[0]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[3]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[2]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[8]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[9]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[11]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[10]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[13]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[12]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[14]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[15]    ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[7]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[6]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[4]     ; clk      ;
; N/A   ; None         ; 7.293 ns   ; rst       ; div_reg[5]     ; clk      ;
; N/A   ; None         ; 6.957 ns   ; rst       ; key_entry1     ; clk      ;
; N/A   ; None         ; 6.950 ns   ; rst       ; start_delaycnt ; clk      ;
; N/A   ; None         ; 5.825 ns   ; key_input ; key_entry1     ; clk      ;
; N/A   ; None         ; 5.007 ns   ; rst       ; clkbaud8x      ; clk      ;
; N/A   ; None         ; 2.584 ns   ; rxd       ; rxd_reg1       ; clk      ;
+-------+--------------+------------+-----------+----------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 15.180 ns  ; rxd_buf[4] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 15.137 ns  ; rxd_buf[4] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 15.105 ns  ; rxd_buf[5] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 15.062 ns  ; rxd_buf[5] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 14.804 ns  ; rxd_buf[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 14.761 ns  ; rxd_buf[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 14.746 ns  ; rxd_buf[4] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.671 ns  ; rxd_buf[5] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.581 ns  ; rxd_buf[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 14.538 ns  ; rxd_buf[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 14.370 ns  ; rxd_buf[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.332 ns  ; rxd_buf[6] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 14.289 ns  ; rxd_buf[6] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 14.248 ns  ; rxd_buf[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.214 ns  ; rxd_buf[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 14.171 ns  ; rxd_buf[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 14.147 ns  ; rxd_buf[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.092 ns  ; rxd_buf[5] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 14.001 ns  ; rxd_buf[7] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.898 ns  ; rxd_buf[6] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 13.889 ns  ; rxd_buf[7] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 13.887 ns  ; rxd_buf[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 13.862 ns  ; rxd_buf[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 13.846 ns  ; rxd_buf[7] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 13.839 ns  ; rxd_buf[6] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 13.829 ns  ; rxd_buf[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 13.826 ns  ; rxd_buf[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 13.730 ns  ; rxd_buf[5] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 13.705 ns  ; rxd_buf[6] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.634 ns  ; rxd_buf[4] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 13.614 ns  ; rxd_buf[3] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 13.602 ns  ; rxd_buf[4] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 13.576 ns  ; rxd_buf[4] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 13.528 ns  ; rxd_buf[4] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 13.527 ns  ; rxd_buf[5] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 13.501 ns  ; rxd_buf[5] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 13.455 ns  ; rxd_buf[7] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 13.351 ns  ; rxd_buf[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 13.342 ns  ; rxd_buf[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.200 ns  ; rxd_buf[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 13.197 ns  ; rxd_buf[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 13.183 ns  ; rxd_buf[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 13.156 ns  ; rxd_buf[6] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 13.080 ns  ; rxd_buf[2] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 13.080 ns  ; rxd_buf[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.076 ns  ; rxd_buf[5] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 13.009 ns  ; rxd_buf[4] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.003 ns  ; rxd_buf[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 12.977 ns  ; rxd_buf[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 12.885 ns  ; rxd_buf[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 12.802 ns  ; rxd_buf[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 12.772 ns  ; rxd_buf[7] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 12.763 ns  ; rxd_buf[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 12.728 ns  ; rxd_buf[6] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 12.610 ns  ; rxd_buf[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 12.588 ns  ; rxd_buf[0] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 12.437 ns  ; rxd_buf[3] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 12.311 ns  ; rxd_buf[7] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 12.310 ns  ; rxd_buf[1] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 12.285 ns  ; rxd_buf[7] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 12.235 ns  ; rxd_buf[7] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 12.064 ns  ; rxd_buf[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 12.049 ns  ; txd_reg    ; txd         ; clk        ;
; N/A   ; None         ; 11.730 ns  ; rxd_buf[6] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 11.305 ns  ; rxd_buf[0] ; seg_data[6] ; clk        ;
+-------+--------------+------------+------------+-------------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+-----------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To             ; To Clock ;
+---------------+-------------+-----------+-----------+----------------+----------+
; N/A           ; None        ; -2.318 ns ; rxd       ; rxd_reg1       ; clk      ;
; N/A           ; None        ; -4.741 ns ; rst       ; clkbaud8x      ; clk      ;
; N/A           ; None        ; -5.559 ns ; key_input ; key_entry1     ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[8]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[6]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[7]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[4]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[5]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[2]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[3]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[1]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[0]   ; clk      ;
; N/A           ; None        ; -6.493 ns ; rst       ; cnt_delay[9]   ; clk      ;
; N/A           ; None        ; -6.684 ns ; rst       ; start_delaycnt ; clk      ;
; N/A           ; None        ; -6.691 ns ; rst       ; key_entry1     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[1]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[0]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[3]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[2]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[8]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[9]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[11]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[10]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[13]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[12]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[14]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[15]    ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[7]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[6]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[4]     ; clk      ;
; N/A           ; None        ; -7.027 ns ; rst       ; div_reg[5]     ; clk      ;
; N/A           ; None        ; -7.113 ns ; key_input ; start_delaycnt ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[18]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[19]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[12]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[13]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[10]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[17]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[16]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[15]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[14]  ; clk      ;
; N/A           ; None        ; -7.176 ns ; rst       ; cnt_delay[11]  ; clk      ;
+---------------+-------------+-----------+-----------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Thu Sep 17 23:22:22 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off serial -c serial --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkbaud8x" as buffer
Info: Clock "clk" has Internal fmax of 164.39 MHz between source register "cnt_delay[9]" and destination register "cnt_delay[18]" (period= 6.083 ns)
    Info: + Longest register to register delay is 5.826 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y5_N31; Fanout = 3; REG Node = 'cnt_delay[9]'
        Info: 2: + IC(1.507 ns) + CELL(0.202 ns) = 1.709 ns; Loc. = LCCOMB_X18_Y4_N22; Fanout = 1; COMB Node = 'start_delaycnt~230'
        Info: 3: + IC(1.070 ns) + CELL(0.206 ns) = 2.985 ns; Loc. = LCCOMB_X18_Y5_N0; Fanout = 2; COMB Node = 'start_delaycnt~232'
        Info: 4: + IC(0.358 ns) + CELL(0.206 ns) = 3.549 ns; Loc. = LCCOMB_X18_Y5_N2; Fanout = 3; COMB Node = 'Equal0~82'
        Info: 5: + IC(0.381 ns) + CELL(0.206 ns) = 4.136 ns; Loc. = LCCOMB_X18_Y5_N6; Fanout = 20; COMB Node = 'cnt_delay[11]~1026'
        Info: 6: + IC(1.030 ns) + CELL(0.660 ns) = 5.826 ns; Loc. = LCFF_X18_Y4_N17; Fanout = 4; REG Node = 'cnt_delay[18]'
        Info: Total cell delay = 1.480 ns ( 25.40 % )
        Info: Total interconnect delay = 4.346 ns ( 74.60 % )
    Info: - Smallest clock skew is 0.007 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.744 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.835 ns) + CELL(0.666 ns) = 2.744 ns; Loc. = LCFF_X18_Y4_N17; Fanout = 4; REG Node = 'cnt_delay[18]'
            Info: Total cell delay = 1.766 ns ( 64.36 % )
            Info: Total interconnect delay = 0.978 ns ( 35.64 % )
        Info: - Longest clock path from clock "clk" to source register is 2.737 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.828 ns) + CELL(0.666 ns) = 2.737 ns; Loc. = LCFF_X18_Y5_N31; Fanout = 3; REG Node = 'cnt_delay[9]'
            Info: Total cell delay = 1.766 ns ( 64.52 % )
            Info: Total interconnect delay = 0.971 ns ( 35.48 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 3 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "key_entry1" and destination pin or register "key_entry2" for clock "clk" (Hold time is 1.045 ns)
    Info: + Largest clock skew is 2.589 ns
        Info: + Longest clock path from clock "clk" to destination register is 5.313 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.812 ns) + CELL(0.970 ns) = 3.025 ns; Loc. = LCFF_X1_Y6_N29; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 4: + IC(0.806 ns) + CELL(0.000 ns) = 3.831 ns; Loc. = CLKCTRL_G0; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 5: + IC(0.816 ns) + CELL(0.666 ns) = 5.313 ns; Loc. = LCFF_X18_Y6_N15; Fanout = 20; REG Node = 'key_entry2'
            Info: Total cell delay = 2.736 ns ( 51.50 % )
            Info: Total interconnect delay = 2.577 ns ( 48.50 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.724 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.815 ns) + CELL(0.666 ns) = 2.724 ns; Loc. = LCFF_X17_Y6_N15; Fanout = 4; REG Node = 'key_entry1'
            Info: Total cell delay = 1.766 ns ( 64.83 % )
            Info: Total interconnect delay = 0.958 ns ( 35.17 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.546 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y6_N15; Fanout = 4; REG Node = 'key_entry1'
        Info: 2: + IC(1.086 ns) + CELL(0.460 ns) = 1.546 ns; Loc. = LCFF_X18_Y6_N15; Fanout = 20; REG Node = 'key_entry2'
        Info: Total cell delay = 0.460 ns ( 29.75 % )
        Info: Total interconnect delay = 1.086 ns ( 70.25 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "cnt_delay[18]" (data pin = "rst", clock pin = "clk") is 8.585 ns
    Info: + Longest pin to register delay is 11.369 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_40; Fanout = 45; PIN Node = 'rst'
        Info: 2: + IC(8.175 ns) + CELL(0.366 ns) = 9.485 ns; Loc. = LCCOMB_X17_Y5_N16; Fanout = 20; COMB Node = 'cnt_delay[11]~1027'
        Info: 3: + IC(1.029 ns) + CELL(0.855 ns) = 11.369 ns; Loc. = LCFF_X18_Y4_N17; Fanout = 4; REG Node = 'cnt_delay[18]'
        Info: Total cell delay = 2.165 ns ( 19.04 % )
        Info: Total interconnect delay = 9.204 ns ( 80.96 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.744 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.835 ns) + CELL(0.666 ns) = 2.744 ns; Loc. = LCFF_X18_Y4_N17; Fanout = 4; REG Node = 'cnt_delay[18]'
        Info: Total cell delay = 1.766 ns ( 64.36 % )
        Info: Total interconnect delay = 0.978 ns ( 35.64 % )
Info: tco from clock "clk" to destination pin "seg_data[3]" through register "rxd_buf[4]" is 15.180 ns
    Info: + Longest clock path from clock "clk" to source register is 5.308 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.812 ns) + CELL(0.970 ns) = 3.025 ns; Loc. = LCFF_X1_Y6_N29; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 4: + IC(0.806 ns) + CELL(0.000 ns) = 3.831 ns; Loc. = CLKCTRL_G0; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 5: + IC(0.811 ns) + CELL(0.666 ns) = 5.308 ns; Loc. = LCFF_X15_Y6_N25; Fanout = 11; REG Node = 'rxd_buf[4]'
        Info: Total cell delay = 2.736 ns ( 51.54 % )
        Info: Total interconnect delay = 2.572 ns ( 48.46 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 9.568 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y6_N25; Fanout = 11; REG Node = 'rxd_buf[4]'
        Info: 2: + IC(1.197 ns) + CELL(0.651 ns) = 1.848 ns; Loc. = LCCOMB_X14_Y6_N18; Fanout = 1; COMB Node = 'WideOr14~701'
        Info: 3: + IC(0.365 ns) + CELL(0.206 ns) = 2.419 ns; Loc. = LCCOMB_X14_Y6_N28; Fanout = 3; COMB Node = 'WideOr10~753'
        Info: 4: + IC(0.385 ns) + CELL(0.206 ns) = 3.010 ns; Loc. = LCCOMB_X14_Y6_N2; Fanout = 3; COMB Node = 'WideOr14~702'
        Info: 5: + IC(1.449 ns) + CELL(0.370 ns) = 4.829 ns; Loc. = LCCOMB_X19_Y6_N4; Fanout = 1; COMB Node = 'WideOr12~622'
        Info: 6: + IC(1.683 ns) + CELL(3.056 ns) = 9.568 ns; Loc. = PIN_86; Fanout = 0; PIN Node = 'seg_data[3]'
        Info: Total cell delay = 4.489 ns ( 46.92 % )
        Info: Total interconnect delay = 5.079 ns ( 53.08 % )
Info: th for register "rxd_reg1" (data pin = "rxd", clock pin = "clk") is -2.318 ns
    Info: + Longest clock path from clock "clk" to destination register is 5.318 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 39; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.812 ns) + CELL(0.970 ns) = 3.025 ns; Loc. = LCFF_X1_Y6_N29; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 4: + IC(0.806 ns) + CELL(0.000 ns) = 3.831 ns; Loc. = CLKCTRL_G0; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 5: + IC(0.821 ns) + CELL(0.666 ns) = 5.318 ns; Loc. = LCFF_X12_Y6_N27; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 2.736 ns ( 51.45 % )
        Info: Total interconnect delay = 2.582 ns ( 48.55 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.942 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_9; Fanout = 1; PIN Node = 'rxd'
        Info: 2: + IC(6.683 ns) + CELL(0.206 ns) = 7.834 ns; Loc. = LCCOMB_X12_Y6_N26; Fanout = 1; COMB Node = 'rxd_reg1~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 7.942 ns; Loc. = LCFF_X12_Y6_N27; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 1.259 ns ( 15.85 % )
        Info: Total interconnect delay = 6.683 ns ( 84.15 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Processing ended: Thu Sep 17 23:22:22 2009
    Info: Elapsed time: 00:00:01


