TimeQuest Timing Analyzer report for Mips
Sun Sep 07 16:27:15 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clk'
 23. Fast Model Hold: 'Clk'
 24. Fast Model Minimum Pulse Width: 'Clk'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Mips                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Mips.sdc      ; OK     ; Sun Sep 07 16:27:15 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.37 MHz ; 49.37 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 19.745 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 16.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.745 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.090      ; 20.299     ;
; 19.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.090      ; 20.294     ;
; 19.777 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 20.266     ;
; 19.889 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 20.154     ;
; 20.157 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.095      ; 19.892     ;
; 20.162 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.095      ; 19.887     ;
; 20.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.099      ; 19.889     ;
; 20.169 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.099      ; 19.884     ;
; 20.189 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 19.859     ;
; 20.196 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 19.856     ;
; 20.301 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 19.747     ;
; 20.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 19.744     ;
; 20.365 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.088      ; 19.677     ;
; 20.453 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 19.590     ;
; 20.601 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.103      ; 19.456     ;
; 20.606 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.103      ; 19.451     ;
; 20.621 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 19.422     ;
; 20.633 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 19.423     ;
; 20.718 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 19.325     ;
; 20.745 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 19.311     ;
; 20.777 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.093      ; 19.270     ;
; 20.778 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 19.265     ;
; 20.784 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.097      ; 19.267     ;
; 20.865 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 19.183     ;
; 20.872 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 19.180     ;
; 20.881 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.091      ; 19.164     ;
; 21.033 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 19.015     ;
; 21.040 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 19.012     ;
; 21.130 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 18.918     ;
; 21.137 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 18.915     ;
; 21.190 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 18.858     ;
; 21.197 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 18.855     ;
; 21.221 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.101      ; 18.834     ;
; 21.288 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 18.755     ;
; 21.293 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.096      ; 18.757     ;
; 21.300 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.100      ; 18.754     ;
; 21.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 18.747     ;
; 21.477 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 18.579     ;
; 21.574 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 18.482     ;
; 21.634 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 18.422     ;
; 21.700 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 18.348     ;
; 21.707 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 18.345     ;
; 21.737 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.104      ; 18.321     ;
; 21.769 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 18.274     ;
; 22.034 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 18.009     ;
; 22.136 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 17.907     ;
; 22.144 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 17.912     ;
; 22.181 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 17.867     ;
; 22.188 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 17.864     ;
; 22.222 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 17.810     ;
; 22.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 17.805     ;
; 22.254 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 17.777     ;
; 22.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 17.665     ;
; 22.434 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 17.609     ;
; 22.440 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.089      ; 17.603     ;
; 22.446 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 17.602     ;
; 22.453 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 17.599     ;
; 22.548 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 17.500     ;
; 22.555 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 17.497     ;
; 22.625 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 17.431     ;
; 22.842 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.010     ; 17.188     ;
; 22.846 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 17.202     ;
; 22.852 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.094      ; 17.196     ;
; 22.853 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 17.199     ;
; 22.859 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.098      ; 17.193     ;
; 22.890 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 17.166     ;
; 22.930 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 17.101     ;
; 22.992 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 17.064     ;
; 23.098 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.933     ;
; 23.195 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.836     ;
; 23.212 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 16.827     ;
; 23.217 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 16.822     ;
; 23.224 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.103      ; 16.833     ;
; 23.244 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.002     ; 16.794     ;
; 23.255 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.776     ;
; 23.290 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 16.766     ;
; 23.296 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.102      ; 16.760     ;
; 23.356 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.002     ; 16.682     ;
; 23.358 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.007     ; 16.675     ;
; 23.371 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.018     ; 16.651     ;
; 23.376 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.018     ; 16.646     ;
; 23.384 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.005     ; 16.651     ;
; 23.385 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 16.647     ;
; 23.389 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.005     ; 16.646     ;
; 23.390 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 16.642     ;
; 23.394 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.103      ; 16.663     ;
; 23.403 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.019     ; 16.618     ;
; 23.416 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.006     ; 16.618     ;
; 23.417 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.614     ;
; 23.508 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.021     ; 16.511     ;
; 23.513 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.021     ; 16.506     ;
; 23.515 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.019     ; 16.506     ;
; 23.528 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.006     ; 16.506     ;
; 23.529 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.502     ;
; 23.540 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.022     ; 16.478     ;
; 23.636 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.108      ; 16.426     ;
; 23.643 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.112      ; 16.423     ;
; 23.652 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.022     ; 16.366     ;
; 23.691 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.340     ;
; 23.696 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clk          ; Clk         ; 40.000       ; -0.009     ; 16.335     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[11]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[73]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.763 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.767 ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.768 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.770 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[30]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.772 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.773 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.778 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.780 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.780 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.787 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.787 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[26]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.789 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.790 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[31]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.790 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.793 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[27]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.891 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.894 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.200      ;
; 0.897 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[28]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.906 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[1] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.910 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[1]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.922 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[59]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.228      ;
; 0.924 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[37]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.925 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[30]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.926 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.927 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[11]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[13]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.234      ;
; 0.929 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.235      ;
; 0.934 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[15]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.947 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.952 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.954 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.984 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.069 ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.087 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]           ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.391      ;
; 1.091 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.397      ;
; 1.110 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.111 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.417      ;
; 1.113 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.419      ;
; 1.113 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.419      ;
; 1.140 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]       ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.447      ;
; 1.163 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.171 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[59]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[69]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[28]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[67]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[49]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.180 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[29]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.180 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; ID_Registers:ID_Registers|register_rtl_0_bypass[13]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; ID_Registers:ID_Registers|register_rtl_0_bypass[11]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.188 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.193 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[47]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.196 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.202 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[17]              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.210 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.214 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.520      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 19.111 ; 19.111 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 19.111 ; 19.111 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.171 ; 18.171 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 13.306 ; 13.306 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 12.746 ; 12.746 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 24.592 ; 24.592 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 18.391 ; 18.391 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 18.297 ; 18.297 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 19.492 ; 19.492 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 20.888 ; 20.888 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 19.056 ; 19.056 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 19.927 ; 19.927 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 18.205 ; 18.205 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 17.977 ; 17.977 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 19.655 ; 19.655 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 18.206 ; 18.206 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 18.268 ; 18.268 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 18.657 ; 18.657 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 19.869 ; 19.869 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 21.084 ; 21.084 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 19.899 ; 19.899 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 24.592 ; 24.592 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 19.797 ; 19.797 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 18.488 ; 18.488 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 20.413 ; 20.413 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 21.679 ; 21.679 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 21.731 ; 21.731 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 19.575 ; 19.575 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 18.868 ; 18.868 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 21.080 ; 21.080 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 19.138 ; 19.138 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 17.830 ; 17.830 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 20.544 ; 20.544 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 22.685 ; 22.685 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 20.078 ; 20.078 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 22.269 ; 22.269 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 19.153 ; 19.153 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 28.767 ; 28.767 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 28.567 ; 28.567 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 22.574 ; 22.574 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 23.554 ; 23.554 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 23.065 ; 23.065 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 23.710 ; 23.710 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 24.602 ; 24.602 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 23.275 ; 23.275 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 24.180 ; 24.180 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 24.402 ; 24.402 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 25.355 ; 25.355 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 25.979 ; 25.979 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 24.322 ; 24.322 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.340 ; 25.340 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 26.081 ; 26.081 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 27.455 ; 27.455 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 25.656 ; 25.656 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 25.730 ; 25.730 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 26.980 ; 26.980 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 28.767 ; 28.767 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 26.339 ; 26.339 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 27.490 ; 27.490 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 26.219 ; 26.219 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 25.613 ; 25.613 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 24.527 ; 24.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 28.044 ; 28.044 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 28.203 ; 28.203 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 27.197 ; 27.197 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 26.927 ; 26.927 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 26.924 ; 26.924 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 27.599 ; 27.599 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 27.074 ; 27.074 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 25.733 ; 25.733 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 14.225 ; 14.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.706 ; 10.706 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 11.382 ; 11.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 14.225 ; 14.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.323 ; 10.323 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.724 ; 10.724 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.715 ; 10.715 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.983  ; 9.983  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 10.416 ; 10.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.854 ; 11.854 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 11.732 ; 11.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.215 ; 10.215 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 13.138 ; 13.138 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 11.225 ; 11.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.510 ; 10.510 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.516 ; 11.516 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.526 ; 11.526 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.997 ; 10.997 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.575 ; 10.575 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.072 ; 11.072 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.211 ; 11.211 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.723 ; 10.723 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.325 ; 10.325 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.574  ; 9.574  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 12.191 ; 12.191 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 9.237  ; 9.237  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.838 ; 13.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.474 ; 11.474 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.640 ; 11.640 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 9.563  ; 9.563  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 12.145 ; 12.145 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.430 ; 11.430 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.176 ; 11.176 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 10.657 ; 10.657 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.986 ; 10.986 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.373 ; 10.373 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 13.331 ; 13.331 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.473  ; 9.473  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.065 ; 12.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 9.684  ; 9.684  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.162 ; 11.162 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.078 ; 10.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 11.208 ; 11.208 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 9.932  ; 9.932  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.607 ; 10.607 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.067 ; 11.067 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 13.838 ; 13.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.289 ; 10.289 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 12.083 ; 12.083 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.923 ; 11.923 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 18.760 ; 18.760 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 15.039 ; 15.039 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 18.760 ; 18.760 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 15.190 ; 15.190 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 15.200 ; 15.200 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 15.169 ; 15.169 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 14.798 ; 14.798 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 15.184 ; 15.184 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 14.983 ; 14.983 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 15.473 ; 15.473 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 15.787 ; 15.787 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 15.330 ; 15.330 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 15.835 ; 15.835 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 16.879 ; 16.879 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 15.917 ; 15.917 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 16.661 ; 16.661 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 15.711 ; 15.711 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 17.173 ; 17.173 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 17.377 ; 17.377 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 16.303 ; 16.303 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 17.613 ; 17.613 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 17.362 ; 17.362 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 17.372 ; 17.372 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 16.360 ; 16.360 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 17.230 ; 17.230 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 17.339 ; 17.339 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 15.597 ; 15.597 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 15.597 ; 15.597 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 14.274 ; 14.274 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.786 ; 14.786 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.786 ; 14.786 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 16.662 ; 16.662 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 16.662 ; 16.662 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 14.901 ; 14.901 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 18.260 ; 18.260 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 18.230 ; 18.230 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 14.906 ; 14.906 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.181 ; 10.181 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 14.906 ; 14.906 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 10.937 ; 10.937 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 11.684 ; 11.684 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 14.902 ; 14.902 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 11.275 ; 11.275 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.320 ; 12.320 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.037 ; 10.037 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 11.476 ; 11.476 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 11.085 ; 11.085 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 19.938 ; 19.938 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 16.859 ; 16.859 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 16.399 ; 16.399 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 18.079 ; 18.079 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 16.914 ; 16.914 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 13.795 ; 13.795 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 16.869 ; 16.869 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 14.317 ; 14.317 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 17.782 ; 17.782 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 13.765 ; 13.765 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 16.859 ; 16.859 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 16.914 ; 16.914 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 19.372 ; 19.372 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 19.938 ; 19.938 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 19.372 ; 19.372 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 19.505 ; 19.505 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 20.049 ; 20.049 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 20.004 ; 20.004 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 17.970 ; 17.970 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 13.643 ; 13.643 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 11.681 ; 11.681 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 15.433 ; 15.433 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 13.314 ; 13.314 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 15.576 ; 15.576 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 11.673 ; 11.673 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 13.346 ; 13.346 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 15.969 ; 15.969 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.325 ; 14.325 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 14.363 ; 14.363 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 13.815 ; 13.815 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 12.102 ; 12.102 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 13.873 ; 13.873 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 13.969 ; 13.969 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 14.076 ; 14.076 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 13.219 ; 13.219 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 17.592 ; 17.592 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 14.255 ; 14.255 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 14.377 ; 14.377 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 13.589 ; 13.589 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 14.563 ; 14.563 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 15.231 ; 15.231 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 17.970 ; 17.970 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 13.820 ; 13.820 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 14.455 ; 14.455 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 15.589 ; 15.589 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 15.279 ; 15.279 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 18.364 ; 18.364 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 14.023 ; 14.023 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 11.681 ; 11.681 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.132 ; 13.132 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 15.433 ; 15.433 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.314 ; 13.314 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 15.556 ; 15.556 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 11.683 ; 11.683 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 13.370 ; 13.370 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 16.077 ; 16.077 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.325 ; 14.325 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.333 ; 14.333 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 13.765 ; 13.765 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 17.054 ; 17.054 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 13.873 ; 13.873 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.969 ; 13.969 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 14.750 ; 14.750 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.209 ; 13.209 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 17.622 ; 17.622 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 14.678 ; 14.678 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 14.397 ; 14.397 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 13.589 ; 13.589 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 14.883 ; 14.883 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.539 ; 14.539 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 18.364 ; 18.364 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 14.476 ; 14.476 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.476 ; 14.476 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.589 ; 15.589 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 23.195 ; 23.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 17.684 ; 17.684 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 19.449 ; 19.449 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 21.218 ; 21.218 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.712 ; 18.712 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 17.999 ; 17.999 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 21.145 ; 21.145 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 18.190 ; 18.190 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 21.096 ; 21.096 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 19.956 ; 19.956 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.290 ; 19.290 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 21.378 ; 21.378 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 18.503 ; 18.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 21.412 ; 21.412 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 18.801 ; 18.801 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 18.496 ; 18.496 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 19.355 ; 19.355 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 23.195 ; 23.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 18.975 ; 18.975 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 19.988 ; 19.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 19.778 ; 19.778 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 17.933 ; 17.933 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 18.442 ; 18.442 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 18.606 ; 18.606 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 18.359 ; 18.359 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 17.687 ; 17.687 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.116 ; 20.116 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 18.727 ; 18.727 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 18.082 ; 18.082 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 21.652 ; 21.652 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 17.608 ; 17.608 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.126 ; 18.126 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 9.200  ; 9.200  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.421 ; 11.421 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.771 ; 10.771 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.634 ; 10.634 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.937  ; 9.937  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.865 ; 10.865 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.053 ; 12.053 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.411 ; 11.411 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 10.737 ; 10.737 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.987 ; 10.987 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.580 ; 11.580 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.798 ; 11.798 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.900 ; 11.900 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 12.074 ; 12.074 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.897 ; 10.897 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.731 ; 10.731 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 10.430 ; 10.430 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.897 ; 11.897 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 9.829  ; 9.829  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 9.340  ; 9.340  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.415 ; 10.415 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 12.294 ; 12.294 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 10.547 ; 10.547 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.866 ; 11.866 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.963 ; 11.963 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.997 ; 14.997 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 14.997 ; 14.997 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 11.086 ; 11.086 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 13.980 ; 13.980 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 12.263 ; 12.263 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.218 ; 13.218 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 12.324 ; 12.324 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 13.797 ; 13.797 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 14.022 ; 14.022 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 14.486 ; 14.486 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.766 ; 10.766 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 10.896 ; 10.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.864 ; 12.864 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 12.391 ; 12.391 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 10.469 ; 10.469 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 10.593 ; 10.593 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.909 ; 13.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.859 ; 12.859 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 9.846  ; 9.846  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 14.389 ; 14.389 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 13.748 ; 13.748 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.521 ; 13.521 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 14.046 ; 14.046 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 14.697 ; 14.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.481 ; 12.481 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.094 ; 11.094 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 12.008 ; 12.008 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 15.031 ; 15.031 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 15.009 ; 15.009 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 13.673 ; 13.673 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 14.626 ; 14.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 12.366 ; 12.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.019 ; 13.019 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 13.788 ; 13.788 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.514 ; 12.514 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 13.647 ; 13.647 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 14.859 ; 14.859 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.786 ; 10.786 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 11.559 ; 11.559 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 10.978 ; 10.978 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 12.682 ; 12.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 10.459 ; 10.459 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 10.588 ; 10.588 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 14.236 ; 14.236 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.484 ; 12.484 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 9.836  ; 9.836  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 14.759 ; 14.759 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 14.132 ; 14.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.898 ; 13.898 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 14.366 ; 14.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 15.031 ; 15.031 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.908 ; 12.908 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.074 ; 11.074 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 12.478 ; 12.478 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.988 ; 11.988 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.299 ; 15.299 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.214 ; 12.214 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 13.469 ; 13.469 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.010 ; 12.010 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.496 ; 12.496 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 14.092 ; 14.092 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.009 ; 13.009 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 15.299 ; 15.299 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.280 ; 12.280 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.192 ; 15.192 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 11.720 ; 11.720 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.172 ; 12.172 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.739 ; 11.739 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 13.742 ; 13.742 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.205 ; 12.205 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.078 ; 13.078 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 13.713 ; 13.713 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.339 ; 12.339 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.335 ; 13.335 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 13.947 ; 13.947 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.852 ; 13.852 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 12.679 ; 12.679 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 13.377 ; 13.377 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.893 ; 11.893 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.110 ; 12.110 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.401 ; 13.401 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 11.764 ; 11.764 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.630 ; 13.630 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 13.899 ; 13.899 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 14.462 ; 14.462 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 12.687 ; 12.687 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.517 ; 14.517 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 11.869 ; 11.869 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 14.517 ; 14.517 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 10.222 ; 10.222 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 31.898 ; 31.898 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 18.270 ; 18.270 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 14.070 ; 14.070 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 14.070 ; 14.070 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 13.129 ; 13.129 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 11.746 ; 11.746 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 11.977 ; 11.977 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 11.746 ; 11.746 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 11.895 ; 11.895 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 11.780 ; 11.780 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 11.509 ; 11.509 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 10.803 ; 10.803 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 12.367 ; 12.367 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 14.548 ; 14.548 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 14.159 ; 14.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 12.498 ; 12.498 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 14.088 ; 14.088 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 13.090 ; 13.090 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 12.359 ; 12.359 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 12.473 ; 12.473 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 14.914 ; 14.914 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 12.935 ; 12.935 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 16.730 ; 16.730 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 13.697 ; 13.697 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 11.130 ; 11.130 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 12.758 ; 12.758 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 15.748 ; 15.748 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 15.851 ; 15.851 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 11.904 ; 11.904 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 12.566 ; 12.566 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 13.911 ; 13.911 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 11.064 ; 11.064 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 15.741 ; 15.741 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 13.484 ; 13.484 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 15.610 ; 15.610 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 13.607 ; 13.607 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 11.845 ; 11.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 14.024 ; 14.024 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 13.813 ; 13.813 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 14.302 ; 14.302 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 14.314 ; 14.314 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 14.266 ; 14.266 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 14.746 ; 14.746 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 13.674 ; 13.674 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 13.935 ; 13.935 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 14.481 ; 14.481 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 15.074 ; 15.074 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 14.272 ; 14.272 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 13.487 ; 13.487 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 15.035 ; 15.035 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 13.943 ; 13.943 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 16.470 ; 16.470 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 14.147 ; 14.147 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 14.694 ; 14.694 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 15.205 ; 15.205 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 18.023 ; 18.023 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 14.354 ; 14.354 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 15.137 ; 15.137 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 14.289 ; 14.289 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 12.608 ; 12.608 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 11.845 ; 11.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 15.093 ; 15.093 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 17.372 ; 17.372 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 13.152 ; 13.152 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 14.941 ; 14.941 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 13.207 ; 13.207 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 13.331 ; 13.331 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 9.237  ; 9.237  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.706 ; 10.706 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 11.382 ; 11.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 14.225 ; 14.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.323 ; 10.323 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.724 ; 10.724 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.715 ; 10.715 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.983  ; 9.983  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 10.416 ; 10.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.854 ; 11.854 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 11.732 ; 11.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.215 ; 10.215 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 13.138 ; 13.138 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 11.225 ; 11.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.510 ; 10.510 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.516 ; 11.516 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.526 ; 11.526 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.997 ; 10.997 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.575 ; 10.575 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.072 ; 11.072 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.211 ; 11.211 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.723 ; 10.723 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.325 ; 10.325 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.574  ; 9.574  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 12.191 ; 12.191 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 9.237  ; 9.237  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 9.473  ; 9.473  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.474 ; 11.474 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.640 ; 11.640 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 9.563  ; 9.563  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 12.145 ; 12.145 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.430 ; 11.430 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.176 ; 11.176 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 10.657 ; 10.657 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.986 ; 10.986 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.373 ; 10.373 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 13.331 ; 13.331 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.473  ; 9.473  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.065 ; 12.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 9.684  ; 9.684  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.162 ; 11.162 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.078 ; 10.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 11.208 ; 11.208 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 9.932  ; 9.932  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.607 ; 10.607 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.067 ; 11.067 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 13.838 ; 13.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.289 ; 10.289 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 12.083 ; 12.083 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.923 ; 11.923 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 10.040 ; 10.040 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 10.834 ; 10.834 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 11.222 ; 11.222 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 14.917 ; 14.917 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 11.295 ; 11.295 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 11.173 ; 11.173 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 11.236 ; 11.236 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 11.891 ; 11.891 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 10.820 ; 10.820 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 10.654 ; 10.654 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 10.040 ; 10.040 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 10.112 ; 10.112 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 10.461 ; 10.461 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 10.126 ; 10.126 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 10.521 ; 10.521 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 10.758 ; 10.758 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 10.125 ; 10.125 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 10.553 ; 10.553 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 11.512 ; 11.512 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 10.513 ; 10.513 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 11.123 ; 11.123 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 10.136 ; 10.136 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 11.512 ; 11.512 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 11.581 ; 11.581 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 10.365 ; 10.365 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 11.540 ; 11.540 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 11.252 ; 11.252 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 11.128 ; 11.128 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 10.079 ; 10.079 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 10.809 ; 10.809 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 10.409 ; 10.409 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 12.846 ; 12.846 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 12.846 ; 12.846 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.080 ; 13.080 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 10.402 ; 10.402 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 10.402 ; 10.402 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 11.714 ; 11.714 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 10.112 ; 10.112 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 12.656 ; 12.656 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 10.112 ; 10.112 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 14.151 ; 14.151 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 14.121 ; 14.121 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.181 ; 10.181 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 14.906 ; 14.906 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 10.937 ; 10.937 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 11.684 ; 11.684 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 14.902 ; 14.902 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 11.275 ; 11.275 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.320 ; 12.320 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.037 ; 10.037 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 11.476 ; 11.476 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 11.085 ; 11.085 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 11.867 ; 11.867 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 15.096 ; 15.096 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 13.995 ; 13.995 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 16.688 ; 16.688 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 15.734 ; 15.734 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 15.407 ; 15.407 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 11.897 ; 11.897 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 15.106 ; 15.106 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 13.142 ; 13.142 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 15.455 ; 15.455 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 11.867 ; 11.867 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 15.096 ; 15.096 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 15.734 ; 15.734 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 17.606 ; 17.606 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 18.172 ; 18.172 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 17.606 ; 17.606 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 17.739 ; 17.739 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 14.762 ; 14.762 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 14.717 ; 14.717 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 10.489 ; 10.489 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 13.643 ; 13.643 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 11.204 ; 11.204 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 12.301 ; 12.301 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 14.784 ; 14.784 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 12.874 ; 12.874 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 15.062 ; 15.062 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.019 ; 15.019 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 10.631 ; 10.631 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 12.162 ; 12.162 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 14.752 ; 14.752 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 12.970 ; 12.970 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 10.489 ; 10.489 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 15.375 ; 15.375 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 11.999 ; 11.999 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 12.018 ; 12.018 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 12.040 ; 12.040 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 11.146 ; 11.146 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 15.385 ; 15.385 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 12.011 ; 12.011 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 12.047 ; 12.047 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 11.124 ; 11.124 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 11.956 ; 11.956 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 12.489 ; 12.489 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 15.191 ; 15.191 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 10.907 ; 10.907 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 11.505 ; 11.505 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 12.499 ; 12.499 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 11.680 ; 11.680 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 10.479 ; 10.479 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 14.023 ; 14.023 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 11.204 ; 11.204 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 12.613 ; 12.613 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 14.784 ; 14.784 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 12.874 ; 12.874 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 15.042 ; 15.042 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 15.019 ; 15.019 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 10.641 ; 10.641 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 12.186 ; 12.186 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 14.860 ; 14.860 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 12.970 ; 12.970 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 12.945 ; 12.945 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 12.238 ; 12.238 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 10.479 ; 10.479 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 15.355 ; 15.355 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 11.999 ; 11.999 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 12.018 ; 12.018 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 12.714 ; 12.714 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 11.136 ; 11.136 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 15.415 ; 15.415 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 12.434 ; 12.434 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 12.067 ; 12.067 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 11.124 ; 11.124 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 12.276 ; 12.276 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 11.797 ; 11.797 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 15.585 ; 15.585 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 11.563 ; 11.563 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 11.526 ; 11.526 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 12.499 ; 12.499 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 11.730 ; 11.730 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 11.150 ; 11.150 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 12.756 ; 12.756 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 12.742 ; 12.742 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 15.381 ; 15.381 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 11.960 ; 11.960 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 11.953 ; 11.953 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 14.274 ; 14.274 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 13.401 ; 13.401 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 15.122 ; 15.122 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 14.000 ; 14.000 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 12.640 ; 12.640 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 15.361 ; 15.361 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 11.150 ; 11.150 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 13.646 ; 13.646 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 12.060 ; 12.060 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 11.975 ; 11.975 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 12.811 ; 12.811 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 12.236 ; 12.236 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 15.538 ; 15.538 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 13.197 ; 13.197 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 13.471 ; 13.471 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 13.844 ; 13.844 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 12.310 ; 12.310 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 12.518 ; 12.518 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 12.621 ; 12.621 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 11.777 ; 11.777 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 11.461 ; 11.461 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 14.065 ; 14.065 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 12.804 ; 12.804 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 15.693 ; 15.693 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 11.752 ; 11.752 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 12.861 ; 12.861 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 9.200  ; 9.200  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 9.200  ; 9.200  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.421 ; 11.421 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.771 ; 10.771 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.634 ; 10.634 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.937  ; 9.937  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.865 ; 10.865 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.053 ; 12.053 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.411 ; 11.411 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 10.737 ; 10.737 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.987 ; 10.987 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.580 ; 11.580 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.798 ; 11.798 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.900 ; 11.900 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 12.074 ; 12.074 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.897 ; 10.897 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.731 ; 10.731 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 10.430 ; 10.430 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.897 ; 11.897 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 9.829  ; 9.829  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 9.340  ; 9.340  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.415 ; 10.415 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 12.294 ; 12.294 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 10.547 ; 10.547 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.866 ; 11.866 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.963 ; 11.963 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 9.846  ; 9.846  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 14.997 ; 14.997 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 11.086 ; 11.086 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 13.980 ; 13.980 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 12.263 ; 12.263 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.218 ; 13.218 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 12.324 ; 12.324 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 13.797 ; 13.797 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 14.022 ; 14.022 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 14.486 ; 14.486 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.766 ; 10.766 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 10.896 ; 10.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.864 ; 12.864 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 12.391 ; 12.391 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 10.469 ; 10.469 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 10.593 ; 10.593 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.909 ; 13.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.859 ; 12.859 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 9.846  ; 9.846  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 14.389 ; 14.389 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 13.748 ; 13.748 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.521 ; 13.521 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 14.046 ; 14.046 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 14.697 ; 14.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.481 ; 12.481 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.094 ; 11.094 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 12.008 ; 12.008 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 9.836  ; 9.836  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 15.009 ; 15.009 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 13.673 ; 13.673 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 14.626 ; 14.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 12.366 ; 12.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.019 ; 13.019 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 13.788 ; 13.788 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.514 ; 12.514 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 13.647 ; 13.647 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 14.859 ; 14.859 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.786 ; 10.786 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 11.559 ; 11.559 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 10.978 ; 10.978 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 12.682 ; 12.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 10.459 ; 10.459 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 10.588 ; 10.588 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 14.236 ; 14.236 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.484 ; 12.484 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 9.836  ; 9.836  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 14.759 ; 14.759 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 14.132 ; 14.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.898 ; 13.898 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 14.366 ; 14.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 15.031 ; 15.031 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.908 ; 12.908 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.074 ; 11.074 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 12.478 ; 12.478 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.988 ; 11.988 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.028 ; 11.028 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 12.504 ; 12.504 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.023 ; 11.023 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.107 ; 12.107 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 11.965 ; 11.965 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.564 ; 12.564 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 11.387 ; 11.387 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 13.822 ; 13.822 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.418 ; 12.418 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 10.317 ; 10.317 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 13.097 ; 13.097 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 10.706 ; 10.706 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 11.071 ; 11.071 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 11.667 ; 11.667 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 11.407 ; 11.407 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 11.354 ; 11.354 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.514 ; 11.514 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 11.186 ; 11.186 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 11.767 ; 11.767 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 12.183 ; 12.183 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 11.736 ; 11.736 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 11.067 ; 11.067 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 11.805 ; 11.805 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.403 ; 11.403 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 11.095 ; 11.095 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 12.477 ; 12.477 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 12.460 ; 12.460 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 13.030 ; 13.030 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.320 ; 11.320 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 10.222 ; 10.222 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 11.535 ; 11.535 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 14.517 ; 14.517 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 10.222 ; 10.222 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 14.883 ; 14.883 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 14.161 ; 14.161 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 33.893 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 17.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 33.893 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 6.128      ;
; 33.894 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 6.127      ;
; 33.907 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 6.114      ;
; 33.927 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 6.094      ;
; 34.019 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 6.006      ;
; 34.020 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 6.005      ;
; 34.030 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.999      ;
; 34.031 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.998      ;
; 34.033 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.992      ;
; 34.044 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.985      ;
; 34.053 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.972      ;
; 34.064 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.965      ;
; 34.066 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.955      ;
; 34.066 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.021      ; 5.954      ;
; 34.124 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.897      ;
; 34.128 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.893      ;
; 34.165 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.866      ;
; 34.166 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.865      ;
; 34.169 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.852      ;
; 34.179 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.852      ;
; 34.192 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.833      ;
; 34.192 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.025      ; 5.832      ;
; 34.199 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.832      ;
; 34.203 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.826      ;
; 34.203 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.029      ; 5.825      ;
; 34.226 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.023      ; 5.796      ;
; 34.250 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.775      ;
; 34.254 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.771      ;
; 34.261 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.768      ;
; 34.265 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.764      ;
; 34.295 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.730      ;
; 34.306 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.723      ;
; 34.331 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.690      ;
; 34.338 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.693      ;
; 34.338 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.031      ; 5.692      ;
; 34.352 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.027      ; 5.674      ;
; 34.363 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.031      ; 5.667      ;
; 34.396 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.635      ;
; 34.400 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.631      ;
; 34.441 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.590      ;
; 34.457 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.568      ;
; 34.468 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.561      ;
; 34.471 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.550      ;
; 34.498 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.033      ; 5.534      ;
; 34.504 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.517      ;
; 34.567 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.454      ;
; 34.597 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.428      ;
; 34.600 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.421      ;
; 34.603 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.428      ;
; 34.608 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.421      ;
; 34.623 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.399      ;
; 34.624 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.398      ;
; 34.630 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.395      ;
; 34.637 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.385      ;
; 34.641 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.388      ;
; 34.657 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.365      ;
; 34.691 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.022      ; 5.330      ;
; 34.693 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.332      ;
; 34.704 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.325      ;
; 34.726 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.299      ;
; 34.737 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.292      ;
; 34.743 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.288      ;
; 34.776 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.255      ;
; 34.796 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.226      ;
; 34.796 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.009     ; 5.225      ;
; 34.817 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.026      ; 5.208      ;
; 34.828 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.201      ;
; 34.839 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.192      ;
; 34.854 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.168      ;
; 34.858 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.164      ;
; 34.872 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.159      ;
; 34.899 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.123      ;
; 34.918 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.034      ; 5.115      ;
; 34.918 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.034      ; 5.115      ;
; 34.951 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.071      ;
; 34.952 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.070      ;
; 34.956 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.007     ; 5.067      ;
; 34.963 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.032      ; 5.068      ;
; 34.965 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.057      ;
; 34.970 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.030      ; 5.059      ;
; 34.973 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.016     ; 5.041      ;
; 34.974 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.016     ; 5.040      ;
; 34.985 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clk          ; Clk         ; 40.000       ; -0.008     ; 5.037      ;
; 34.987 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.016     ; 5.027      ;
; 35.003 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.026      ;
; 35.004 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.025      ;
; 35.007 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; -0.016     ; 5.007      ;
; 35.017 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 5.012      ;
; 35.032 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.005     ; 4.993      ;
; 35.033 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.005     ; 4.992      ;
; 35.034 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.020     ; 4.976      ;
; 35.035 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.020     ; 4.975      ;
; 35.037 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; -0.001     ; 4.992      ;
; 35.044 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.038      ; 4.993      ;
; 35.044 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.038      ; 4.993      ;
; 35.046 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; -0.005     ; 4.979      ;
; 35.048 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clk          ; Clk         ; 40.000       ; -0.020     ; 4.962      ;
; 35.055 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.042      ; 4.986      ;
; 35.055 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[13]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_kng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.042      ; 4.986      ;
; 35.061 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; -0.008     ; 4.961      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[11]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; ID_Registers:ID_Registers|register_rtl_0_bypass[19]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[73]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.384      ;
; 0.237 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.385      ;
; 0.238 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.386      ;
; 0.238 ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.386      ;
; 0.239 ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[30]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.243 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.244 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[18]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[26]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.245 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.246 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[31]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.247 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[27]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.274 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[37]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.275 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[30]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.423      ;
; 0.276 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[13]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[61]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[59]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.278 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[45]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.426      ;
; 0.279 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[11]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.427      ;
; 0.280 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[2]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[15]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.428      ;
; 0.288 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.436      ;
; 0.292 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.294 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.306 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[12]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.312 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[1] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[28]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.315 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[1]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[1]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]           ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.327 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.332 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                     ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.479      ;
; 0.333 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                     ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.480      ;
; 0.336 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[57]                     ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.483      ;
; 0.336 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[55]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB           ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]                     ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.484      ;
; 0.338 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[51]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[59]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[69]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[43]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[28]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[67]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[49]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[29]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[31]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.347 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[18]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[47]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.347 ; ID_Registers:ID_Registers|register_rtl_0_bypass[33]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.348 ; ID_Registers:ID_Registers|register_rtl_0_bypass[71]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.348 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[65]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.349 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[63]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.350 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[53]                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_6li1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 7.144  ; 7.144  ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 7.144  ; 7.144  ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 6.786  ; 6.786  ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 5.463  ; 5.463  ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.131  ; 5.131  ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 5.212  ; 5.212  ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.463  ; 5.463  ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 8.766  ; 8.766  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 6.767  ; 6.767  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 6.592  ; 6.592  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 6.707  ; 6.707  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 7.083  ; 7.083  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 7.600  ; 7.600  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 6.879  ; 6.879  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 7.219  ; 7.219  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 6.730  ; 6.730  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 6.612  ; 6.612  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 7.183  ; 7.183  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 6.502  ; 6.502  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 6.670  ; 6.670  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 6.756  ; 6.756  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 7.036  ; 7.036  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 7.549  ; 7.549  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 7.271  ; 7.271  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 8.766  ; 8.766  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 7.199  ; 7.199  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 6.704  ; 6.704  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 7.285  ; 7.285  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 7.573  ; 7.573  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 7.532  ; 7.532  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 7.158  ; 7.158  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 6.902  ; 6.902  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 7.487  ; 7.487  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 6.875  ; 6.875  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 6.463  ; 6.463  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 7.203  ; 7.203  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 7.798  ; 7.798  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 7.326  ; 7.326  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 7.938  ; 7.938  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 6.833  ; 6.833  ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 9.938  ; 9.938  ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 7.935  ; 7.935  ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 8.208  ; 8.208  ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 7.864  ; 7.864  ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 8.259  ; 8.259  ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 8.439  ; 8.439  ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 8.102  ; 8.102  ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 8.372  ; 8.372  ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 8.524  ; 8.524  ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 8.700  ; 8.700  ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 8.939  ; 8.939  ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 8.300  ; 8.300  ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 8.752  ; 8.752  ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 8.978  ; 8.978  ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 9.606  ; 9.606  ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 8.908  ; 8.908  ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 8.788  ; 8.788  ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 9.243  ; 9.243  ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 9.948  ; 9.948  ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 9.171  ; 9.171  ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 9.470  ; 9.470  ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 8.904  ; 8.904  ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 8.899  ; 8.899  ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 8.529  ; 8.529  ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 9.707  ; 9.707  ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 9.905  ; 9.905  ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 9.263  ; 9.263  ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 9.359  ; 9.359  ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 9.396  ; 9.396  ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 9.601  ; 9.601  ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 9.440  ; 9.440  ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 8.986  ; 8.986  ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 5.381  ; 5.381  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.538  ; 4.538  ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.578  ; 4.578  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.712  ; 4.712  ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 5.381  ; 5.381  ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.798  ; 4.798  ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.443  ; 4.443  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.559  ; 4.559  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.545  ; 4.545  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.340  ; 4.340  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.278  ; 4.278  ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.499  ; 4.499  ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.820  ; 4.820  ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.741  ; 4.741  ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.307  ; 4.307  ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 5.084  ; 5.084  ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.748  ; 4.748  ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.445  ; 4.445  ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.807  ; 4.807  ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.812  ; 4.812  ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.636  ; 4.636  ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.397  ; 4.397  ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.577  ; 4.577  ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.680  ; 4.680  ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.667  ; 4.667  ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.749  ; 4.749  ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.572  ; 4.572  ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.518  ; 4.518  ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.127  ; 4.127  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.077  ; 5.077  ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.875  ; 4.875  ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.735  ; 4.735  ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.066  ; 4.066  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 5.326  ; 5.326  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.883  ; 4.883  ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.710  ; 4.710  ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.235  ; 5.235  ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.195  ; 4.195  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 5.107  ; 5.107  ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.980  ; 4.980  ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.607  ; 4.607  ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.613  ; 4.613  ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.764  ; 4.764  ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.524  ; 4.524  ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.467  ; 4.467  ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.394  ; 4.394  ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.326  ; 5.326  ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.693  ; 4.693  ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.071  ; 4.071  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.125  ; 5.125  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.566  ; 4.566  ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.661  ; 4.661  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 5.084  ; 5.084  ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.872  ; 4.872  ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.230  ; 5.230  ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.243  ; 4.243  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.708  ; 4.708  ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.345  ; 4.345  ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.663  ; 4.663  ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.356  ; 4.356  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.529  ; 4.529  ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.651  ; 4.651  ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 5.269  ; 5.269  ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.356  ; 4.356  ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.919  ; 4.919  ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.903  ; 4.903  ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 7.066  ; 7.066  ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 5.604  ; 5.604  ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 5.844  ; 5.844  ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 6.935  ; 6.935  ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 5.964  ; 5.964  ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 6.034  ; 6.034  ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 5.961  ; 5.961  ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 6.443  ; 6.443  ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 5.954  ; 5.954  ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 6.006  ; 6.006  ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 5.850  ; 5.850  ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 5.943  ; 5.943  ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 6.053  ; 6.053  ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 6.037  ; 6.037  ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 6.277  ; 6.277  ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 6.312  ; 6.312  ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 6.187  ; 6.187  ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 6.436  ; 6.436  ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 6.709  ; 6.709  ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 6.504  ; 6.504  ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 6.636  ; 6.636  ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 6.390  ; 6.390  ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 6.797  ; 6.797  ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 6.756  ; 6.756  ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 6.517  ; 6.517  ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 7.066  ; 7.066  ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 6.948  ; 6.948  ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 6.932  ; 6.932  ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 6.597  ; 6.597  ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 6.936  ; 6.936  ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 6.851  ; 6.851  ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.800  ; 5.800  ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.800  ; 5.800  ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.447  ; 5.447  ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 5.717  ; 5.717  ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.717  ; 5.717  ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 5.102  ; 5.102  ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 6.123  ; 6.123  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 6.123  ; 6.123  ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.604  ; 5.604  ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 6.846  ; 6.846  ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 6.816  ; 6.816  ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 5.817  ; 5.817  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.737  ; 4.737  ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.272  ; 4.272  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.810  ; 4.810  ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.723  ; 4.723  ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 5.802  ; 5.802  ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.720  ; 4.720  ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 4.963  ; 4.963  ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.577  ; 4.577  ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 5.817  ; 5.817  ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.516  ; 4.516  ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 4.834  ; 4.834  ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.050  ; 5.050  ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.275  ; 4.275  ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.796  ; 4.796  ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.245  ; 4.245  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.521  ; 4.521  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 7.197  ; 7.197  ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 6.340  ; 6.340  ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 6.104  ; 6.104  ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 6.505  ; 6.505  ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 6.480  ; 6.480  ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 6.662  ; 6.662  ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.540  ; 5.540  ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 6.350  ; 6.350  ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.588  ; 5.588  ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 6.710  ; 6.710  ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.510  ; 5.510  ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 6.340  ; 6.340  ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 6.482  ; 6.482  ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 6.990  ; 6.990  ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 7.197  ; 7.197  ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.990  ; 6.990  ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 7.053  ; 7.053  ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 7.147  ; 7.147  ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 7.102  ; 7.102  ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 7.028  ; 7.028  ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.468  ; 5.468  ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 4.855  ; 4.855  ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.102  ; 5.102  ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.900  ; 5.900  ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.252  ; 5.252  ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.803  ; 5.803  ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.873  ; 5.873  ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 4.799  ; 4.799  ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.443  ; 5.443  ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.923  ; 5.923  ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.761  ; 5.761  ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.695  ; 5.695  ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.626  ; 5.626  ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 4.967  ; 4.967  ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 6.362  ; 6.362  ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.431  ; 5.431  ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.652  ; 5.652  ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 5.652  ; 5.652  ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.300  ; 5.300  ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.986  ; 6.986  ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.594  ; 5.594  ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.637  ; 5.637  ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.621  ; 5.621  ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.856  ; 5.856  ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 6.106  ; 6.106  ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 7.028  ; 7.028  ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.640  ; 5.640  ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.905  ; 5.905  ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 6.305  ; 6.305  ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 6.076  ; 6.076  ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 7.138  ; 7.138  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.600  ; 5.600  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.855  ; 4.855  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.164  ; 5.164  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.900  ; 5.900  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.252  ; 5.252  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.783  ; 5.783  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.873  ; 5.873  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.809  ; 4.809  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.467  ; 5.467  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.963  ; 5.963  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.761  ; 5.761  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.665  ; 5.665  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.576  ; 5.576  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 4.957  ; 4.957  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 6.342  ; 6.342  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.431  ; 5.431  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 5.652  ; 5.652  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.818  ; 5.818  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.290  ; 5.290  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 7.016  ; 7.016  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.734  ; 5.734  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.657  ; 5.657  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.621  ; 5.621  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.928  ; 5.928  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 5.888  ; 5.888  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 7.138  ; 7.138  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.786  ; 5.786  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 5.925  ; 5.925  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 6.305  ; 6.305  ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 6.126  ; 6.126  ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 8.429  ; 8.429  ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 7.034  ; 7.034  ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 7.161  ; 7.161  ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 8.019  ; 8.019  ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 7.043  ; 7.043  ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.981  ; 6.981  ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 7.872  ; 7.872  ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 7.060  ; 7.060  ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 7.883  ; 7.883  ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 7.509  ; 7.509  ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 7.192  ; 7.192  ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 8.069  ; 8.069  ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 6.972  ; 6.972  ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 7.826  ; 7.826  ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 6.869  ; 6.869  ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 7.324  ; 7.324  ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 7.093  ; 7.093  ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 7.147  ; 7.147  ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 8.429  ; 8.429  ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 7.094  ; 7.094  ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 7.548  ; 7.548  ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 7.531  ; 7.531  ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 7.230  ; 7.230  ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.920  ; 6.920  ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 7.604  ; 7.604  ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 7.114  ; 7.114  ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 6.566  ; 6.566  ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 7.576  ; 7.576  ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 7.042  ; 7.042  ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 6.971  ; 6.971  ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 7.787  ; 7.787  ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 7.018  ; 7.018  ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 7.197  ; 7.197  ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 5.162  ; 5.162  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 4.170  ; 4.170  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.848  ; 4.848  ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.594  ; 4.594  ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.507  ; 4.507  ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.269  ; 4.269  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.629  ; 4.629  ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.766  ; 4.766  ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.747  ; 4.747  ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.650  ; 4.650  ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.744  ; 4.744  ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.603  ; 4.603  ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.960  ; 4.960  ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.940  ; 4.940  ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.869  ; 4.869  ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.104  ; 5.104  ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.585  ; 4.585  ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.411  ; 4.411  ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.480  ; 4.480  ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.677  ; 4.677  ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.056  ; 5.056  ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.990  ; 4.990  ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.781  ; 4.781  ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.832  ; 4.832  ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.850  ; 4.850  ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.257  ; 4.257  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.162  ; 5.162  ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.075  ; 4.075  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.485  ; 4.485  ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 5.076  ; 5.076  ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.462  ; 4.462  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.993  ; 4.993  ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 5.000  ; 5.000  ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 6.076  ; 6.076  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 6.076  ; 6.076  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.680  ; 4.680  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.499  ; 5.499  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.773  ; 5.773  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.045  ; 5.045  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.365  ; 5.365  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.911  ; 4.911  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.476  ; 5.476  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.764  ; 4.764  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.146  ; 5.146  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.521  ; 5.521  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.659  ; 5.659  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.594  ; 4.594  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.858  ; 4.858  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.756  ; 4.756  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.276  ; 5.276  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 5.273  ; 5.273  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.575  ; 4.575  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.623  ; 4.623  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.617  ; 5.617  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.275  ; 5.275  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.403  ; 4.403  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.740  ; 4.740  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.612  ; 5.612  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 5.443  ; 5.443  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.423  ; 5.423  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.537  ; 5.537  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.789  ; 5.789  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.136  ; 5.136  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.806  ; 4.806  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.177  ; 5.177  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.985  ; 4.985  ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 6.089  ; 6.089  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 6.089  ; 6.089  ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.700  ; 4.700  ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.508  ; 5.508  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.912  ; 5.912  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.084  ; 5.084  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.372  ; 5.372  ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.090  ; 5.090  ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.468  ; 5.468  ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.764  ; 4.764  ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.278  ; 5.278  ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.406  ; 5.406  ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.776  ; 5.776  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.614  ; 4.614  ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.838  ; 4.838  ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.812  ; 4.812  ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.316  ; 5.316  ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 5.317  ; 5.317  ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.565  ; 4.565  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.618  ; 4.618  ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.681  ; 5.681  ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.177  ; 5.177  ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.393  ; 4.393  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.740  ; 4.740  ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.731  ; 5.731  ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 5.575  ; 5.575  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.547  ; 5.547  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.605  ; 5.605  ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.867  ; 5.867  ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.271  ; 5.271  ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.786  ; 4.786  ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.167  ; 5.167  ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.965  ; 4.965  ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 5.949  ; 5.949  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.941  ; 4.941  ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.381  ; 5.381  ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.774  ; 4.774  ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 5.059  ; 5.059  ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.318  ; 5.318  ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 5.577  ; 5.577  ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.239  ; 5.239  ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.799  ; 5.799  ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.017  ; 5.017  ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 5.005  ; 5.005  ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.949  ; 5.949  ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.792  ; 4.792  ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 5.018  ; 5.018  ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.796  ; 4.796  ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 5.316  ; 5.316  ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.927  ; 4.927  ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 5.272  ; 5.272  ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 5.442  ; 5.442  ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 5.022  ; 5.022  ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.346  ; 5.346  ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 5.580  ; 5.580  ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.343  ; 5.343  ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.125  ; 5.125  ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 5.332  ; 5.332  ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.732  ; 4.732  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.954  ; 4.954  ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 5.402  ; 5.402  ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.847  ; 4.847  ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 5.272  ; 5.272  ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 5.313  ; 5.313  ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.572  ; 5.572  ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 5.006  ; 5.006  ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 5.679  ; 5.679  ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 4.762  ; 4.762  ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.679  ; 5.679  ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 4.526  ; 4.526  ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 4.804  ; 4.804  ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 6.856  ; 6.856  ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.702 ; 5.702 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.702 ; 5.702 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.895 ; 4.895 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.987 ; 4.987 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.369 ; 4.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.682 ; 4.682 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.670 ; 4.670 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.120 ; 5.120 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.860 ; 5.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.664 ; 5.664 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 4.369 ; 4.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.856 ; 5.856 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 6.594 ; 6.594 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.617 ; 4.617 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.902 ; 5.902 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.884 ; 5.884 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.969 ; 4.969 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.109 ; 5.109 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.503 ; 5.503 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.793 ; 5.793 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.124 ; 6.124 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.556 ; 5.556 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.616 ; 5.616 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.694 ; 5.694 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.461 ; 5.461 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.669 ; 5.669 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.601 ; 5.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.152 ; 5.152 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.845 ; 5.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.493 ; 5.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 6.499 ; 6.499 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 6.811 ; 6.811 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.700 ; 5.700 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.857 ; 5.857 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.064 ; 5.064 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.890 ; 5.890 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 6.595 ; 6.595 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.865 ; 5.865 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.752 ; 5.752 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.066 ; 4.066 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.538 ; 4.538 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.712 ; 4.712 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 5.381 ; 5.381 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.443 ; 4.443 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.545 ; 4.545 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.340 ; 4.340 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.278 ; 4.278 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.499 ; 4.499 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.741 ; 4.741 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.307 ; 4.307 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.445 ; 4.445 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.807 ; 4.807 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.812 ; 4.812 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.397 ; 4.397 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.749 ; 4.749 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.572 ; 4.572 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.077 ; 5.077 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.735 ; 4.735 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.066 ; 4.066 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.071 ; 4.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.883 ; 4.883 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 5.107 ; 5.107 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.980 ; 4.980 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.394 ; 4.394 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.326 ; 5.326 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.071 ; 4.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.125 ; 5.125 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.566 ; 4.566 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.230 ; 5.230 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.243 ; 4.243 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.345 ; 4.345 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.663 ; 4.663 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.529 ; 4.529 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 5.269 ; 5.269 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.903 ; 4.903 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 5.559 ; 5.559 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 4.544 ; 4.544 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 4.921 ; 4.921 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 4.359 ; 4.359 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 4.254 ; 4.254 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 4.257 ; 4.257 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 4.476 ; 4.476 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 4.575 ; 4.575 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 4.306 ; 4.306 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 4.576 ; 4.576 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 4.280 ; 4.280 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.754 ; 4.754 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.604 ; 5.604 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.574 ; 5.574 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.272 ; 4.272 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.810 ; 4.810 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 5.802 ; 5.802 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 5.817 ; 5.817 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.516 ; 4.516 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 4.834 ; 4.834 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.050 ; 5.050 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.275 ; 4.275 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.521 ; 4.521 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.777 ; 5.777 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.433 ; 5.433 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 4.996 ; 4.996 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.787 ; 5.787 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.246 ; 5.246 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.777 ; 5.777 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 6.140 ; 6.140 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 6.421 ; 6.421 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.628 ; 6.628 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.421 ; 6.421 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.484 ; 6.484 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.662 ; 5.662 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.372 ; 4.372 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.468 ; 5.468 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 4.945 ; 4.945 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.701 ; 5.701 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.095 ; 5.095 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.618 ; 5.618 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.653 ; 5.653 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 4.420 ; 4.420 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.017 ; 5.017 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.475 ; 5.475 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.180 ; 5.180 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.064 ; 5.064 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 4.372 ; 4.372 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.733 ; 5.733 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.146 ; 6.146 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 4.731 ; 4.731 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.039 ; 5.039 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.937 ; 5.937 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.600 ; 5.600 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.701 ; 5.701 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.095 ; 5.095 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.598 ; 5.598 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.653 ; 5.653 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.430 ; 4.430 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.515 ; 5.515 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.150 ; 5.150 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.014 ; 5.014 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.713 ; 5.713 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.046 ; 5.046 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 6.176 ; 6.176 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 4.760 ; 4.760 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 4.905 ; 4.905 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 6.047 ; 6.047 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.087 ; 5.087 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.699 ; 5.699 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.639 ; 5.639 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.233 ; 5.233 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 4.949 ; 4.949 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 5.503 ; 5.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 4.742 ; 4.742 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 6.079 ; 6.079 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.482 ; 5.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.481 ; 5.481 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.511 ; 5.511 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.814 ; 5.814 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.226 ; 5.226 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.075 ; 4.075 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.507 ; 4.507 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.269 ; 4.269 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.629 ; 4.629 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.744 ; 4.744 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.603 ; 4.603 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.869 ; 4.869 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.104 ; 5.104 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.585 ; 4.585 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.411 ; 4.411 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.480 ; 4.480 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.056 ; 5.056 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.832 ; 4.832 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.257 ; 4.257 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.162 ; 5.162 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.075 ; 4.075 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.485 ; 4.485 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 5.000 ; 5.000 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.403 ; 4.403 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 6.076 ; 6.076 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.773 ; 5.773 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.045 ; 5.045 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.365 ; 5.365 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.476 ; 5.476 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.146 ; 5.146 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.659 ; 5.659 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.756 ; 4.756 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.276 ; 5.276 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 5.273 ; 5.273 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.575 ; 4.575 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.623 ; 4.623 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.275 ; 5.275 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.403 ; 4.403 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.612 ; 5.612 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 5.443 ; 5.443 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.537 ; 5.537 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.789 ; 5.789 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.136 ; 5.136 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.806 ; 4.806 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.985 ; 4.985 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 6.089 ; 6.089 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.912 ; 5.912 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.468 ; 5.468 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.406 ; 5.406 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.776 ; 5.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.614 ; 4.614 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.812 ; 4.812 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 5.317 ; 5.317 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.565 ; 4.565 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.681 ; 5.681 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 5.575 ; 5.575 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.605 ; 5.605 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.867 ; 5.867 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.271 ; 5.271 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.234 ; 4.234 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.600 ; 4.600 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.469 ; 4.469 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.936 ; 4.936 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.777 ; 4.777 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.302 ; 5.302 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.894 ; 4.894 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.412 ; 4.412 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.323 ; 5.323 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.645 ; 4.645 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.234 ; 4.234 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.685 ; 4.685 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.671 ; 4.671 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.635 ; 4.635 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.883 ; 4.883 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 4.675 ; 4.675 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.679 ; 5.679 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.614 ; 5.614 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 19.745 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
;  Clk             ; 19.745 ; 0.203 ; N/A      ; N/A     ; 16.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 19.111 ; 19.111 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 19.111 ; 19.111 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.171 ; 18.171 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 13.306 ; 13.306 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 12.746 ; 12.746 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 13.590 ; 13.590 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 24.592 ; 24.592 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 18.391 ; 18.391 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 18.297 ; 18.297 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 19.492 ; 19.492 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 20.888 ; 20.888 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 19.056 ; 19.056 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 19.927 ; 19.927 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 18.205 ; 18.205 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 17.977 ; 17.977 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 19.655 ; 19.655 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 18.206 ; 18.206 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 18.268 ; 18.268 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 18.657 ; 18.657 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 19.869 ; 19.869 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 21.084 ; 21.084 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 19.899 ; 19.899 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 24.592 ; 24.592 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 19.797 ; 19.797 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 18.488 ; 18.488 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 20.413 ; 20.413 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 21.679 ; 21.679 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 21.731 ; 21.731 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 19.575 ; 19.575 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 18.868 ; 18.868 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 21.080 ; 21.080 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 19.138 ; 19.138 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 17.830 ; 17.830 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 20.544 ; 20.544 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 22.685 ; 22.685 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 20.078 ; 20.078 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 22.269 ; 22.269 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 19.153 ; 19.153 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 28.767 ; 28.767 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 28.567 ; 28.567 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 22.574 ; 22.574 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 23.554 ; 23.554 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 23.065 ; 23.065 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 23.710 ; 23.710 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 24.602 ; 24.602 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 23.275 ; 23.275 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 24.180 ; 24.180 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 24.402 ; 24.402 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 25.355 ; 25.355 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 25.979 ; 25.979 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 24.322 ; 24.322 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 25.340 ; 25.340 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 26.081 ; 26.081 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 27.455 ; 27.455 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 25.656 ; 25.656 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 25.730 ; 25.730 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 26.980 ; 26.980 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 28.767 ; 28.767 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 26.339 ; 26.339 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 27.490 ; 27.490 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 26.219 ; 26.219 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 25.613 ; 25.613 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 24.527 ; 24.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 28.044 ; 28.044 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 28.203 ; 28.203 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 27.197 ; 27.197 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 26.927 ; 26.927 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 26.924 ; 26.924 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 27.599 ; 27.599 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 27.074 ; 27.074 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 25.733 ; 25.733 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 14.225 ; 14.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.706 ; 10.706 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 11.382 ; 11.382 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 14.225 ; 14.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 11.156 ; 11.156 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.323 ; 10.323 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 10.724 ; 10.724 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 10.715 ; 10.715 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 9.983  ; 9.983  ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 10.416 ; 10.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 11.854 ; 11.854 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 11.732 ; 11.732 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.215 ; 10.215 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 13.138 ; 13.138 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 11.225 ; 11.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.510 ; 10.510 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 11.516 ; 11.516 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 11.526 ; 11.526 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 10.997 ; 10.997 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 10.575 ; 10.575 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.072 ; 11.072 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.121 ; 11.121 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.080 ; 11.080 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.211 ; 11.211 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 10.723 ; 10.723 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.325 ; 10.325 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 9.574  ; 9.574  ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 12.191 ; 12.191 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 9.237  ; 9.237  ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 13.838 ; 13.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.474 ; 11.474 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 11.640 ; 11.640 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 9.563  ; 9.563  ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 12.145 ; 12.145 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 12.182 ; 12.182 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 11.430 ; 11.430 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.176 ; 11.176 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 11.649 ; 11.649 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 10.657 ; 10.657 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.986 ; 10.986 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.373 ; 10.373 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 13.331 ; 13.331 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 9.473  ; 9.473  ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 12.065 ; 12.065 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.380 ; 11.380 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 9.684  ; 9.684  ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 11.162 ; 11.162 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.078 ; 10.078 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 11.208 ; 11.208 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 9.932  ; 9.932  ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 10.607 ; 10.607 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.067 ; 11.067 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 13.838 ; 13.838 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 10.289 ; 10.289 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 12.083 ; 12.083 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.923 ; 11.923 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 18.760 ; 18.760 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 15.039 ; 15.039 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 18.760 ; 18.760 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 15.190 ; 15.190 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 15.339 ; 15.339 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 15.200 ; 15.200 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 15.169 ; 15.169 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 14.798 ; 14.798 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 15.184 ; 15.184 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 14.983 ; 14.983 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 15.473 ; 15.473 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 15.787 ; 15.787 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 15.330 ; 15.330 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 15.835 ; 15.835 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 16.879 ; 16.879 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 15.917 ; 15.917 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 16.661 ; 16.661 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 15.711 ; 15.711 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 17.173 ; 17.173 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 17.377 ; 17.377 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 16.303 ; 16.303 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 17.613 ; 17.613 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 17.362 ; 17.362 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 17.372 ; 17.372 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 16.360 ; 16.360 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 17.230 ; 17.230 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 17.339 ; 17.339 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 15.597 ; 15.597 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 15.597 ; 15.597 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 14.274 ; 14.274 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 14.786 ; 14.786 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 14.786 ; 14.786 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 16.662 ; 16.662 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 16.662 ; 16.662 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 14.901 ; 14.901 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 18.260 ; 18.260 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 18.230 ; 18.230 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 14.906 ; 14.906 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 11.203 ; 11.203 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 10.181 ; 10.181 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.493 ; 11.493 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 14.906 ; 14.906 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 10.937 ; 10.937 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 11.684 ; 11.684 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.778 ; 10.778 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 14.902 ; 14.902 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 10.212 ; 10.212 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 11.275 ; 11.275 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 12.320 ; 12.320 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 10.037 ; 10.037 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 11.476 ; 11.476 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.930  ; 9.930  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 11.085 ; 11.085 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 19.938 ; 19.938 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 16.859 ; 16.859 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 16.399 ; 16.399 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 18.079 ; 18.079 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 16.914 ; 16.914 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 13.795 ; 13.795 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 16.869 ; 16.869 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 14.317 ; 14.317 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 17.782 ; 17.782 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 13.765 ; 13.765 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 16.859 ; 16.859 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 16.914 ; 16.914 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 19.372 ; 19.372 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 19.938 ; 19.938 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 19.372 ; 19.372 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 19.505 ; 19.505 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 20.049 ; 20.049 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 20.004 ; 20.004 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 17.970 ; 17.970 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 13.643 ; 13.643 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 11.681 ; 11.681 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 15.433 ; 15.433 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 13.314 ; 13.314 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 15.576 ; 15.576 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 11.673 ; 11.673 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 13.346 ; 13.346 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 15.969 ; 15.969 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.325 ; 14.325 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 14.363 ; 14.363 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 13.815 ; 13.815 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 12.102 ; 12.102 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 17.074 ; 17.074 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 13.873 ; 13.873 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 13.969 ; 13.969 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 14.076 ; 14.076 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 13.219 ; 13.219 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 17.592 ; 17.592 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 14.255 ; 14.255 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 14.377 ; 14.377 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 13.589 ; 13.589 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 14.563 ; 14.563 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 15.231 ; 15.231 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 17.970 ; 17.970 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 13.820 ; 13.820 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 14.455 ; 14.455 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 15.589 ; 15.589 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 15.279 ; 15.279 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 18.364 ; 18.364 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 14.023 ; 14.023 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 11.681 ; 11.681 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.132 ; 13.132 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 15.433 ; 15.433 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 13.314 ; 13.314 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 15.556 ; 15.556 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 15.656 ; 15.656 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 11.683 ; 11.683 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 13.370 ; 13.370 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 16.077 ; 16.077 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.325 ; 14.325 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 14.333 ; 14.333 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 13.765 ; 13.765 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 12.092 ; 12.092 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 17.054 ; 17.054 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 13.873 ; 13.873 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.969 ; 13.969 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 14.750 ; 14.750 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.209 ; 13.209 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 17.622 ; 17.622 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 14.678 ; 14.678 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 14.397 ; 14.397 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 13.589 ; 13.589 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 14.883 ; 14.883 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 14.539 ; 14.539 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 18.364 ; 18.364 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 14.476 ; 14.476 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 14.476 ; 14.476 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.589 ; 15.589 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 15.329 ; 15.329 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 23.195 ; 23.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 17.684 ; 17.684 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 19.449 ; 19.449 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 21.218 ; 21.218 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.712 ; 18.712 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 17.999 ; 17.999 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 21.145 ; 21.145 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 18.190 ; 18.190 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 21.096 ; 21.096 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 19.956 ; 19.956 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 19.290 ; 19.290 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 21.378 ; 21.378 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 18.503 ; 18.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 21.412 ; 21.412 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 18.801 ; 18.801 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 18.496 ; 18.496 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 19.355 ; 19.355 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 18.834 ; 18.834 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 23.195 ; 23.195 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 18.975 ; 18.975 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 19.988 ; 19.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 19.778 ; 19.778 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 17.933 ; 17.933 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 18.442 ; 18.442 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 18.606 ; 18.606 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 18.359 ; 18.359 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 17.687 ; 17.687 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.116 ; 20.116 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 18.727 ; 18.727 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 18.082 ; 18.082 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 21.652 ; 21.652 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 17.608 ; 17.608 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 18.126 ; 18.126 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 9.200  ; 9.200  ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 11.421 ; 11.421 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.771 ; 10.771 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 10.634 ; 10.634 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 9.937  ; 9.937  ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 10.865 ; 10.865 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 12.053 ; 12.053 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 11.411 ; 11.411 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 10.737 ; 10.737 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 11.415 ; 11.415 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 10.987 ; 10.987 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.580 ; 11.580 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 11.798 ; 11.798 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 11.900 ; 11.900 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 12.074 ; 12.074 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 10.897 ; 10.897 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 10.731 ; 10.731 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 10.430 ; 10.430 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 11.091 ; 11.091 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.897 ; 11.897 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.059 ; 11.059 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 12.070 ; 12.070 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 9.829  ; 9.829  ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.705 ; 12.705 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 9.340  ; 9.340  ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 10.415 ; 10.415 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 12.294 ; 12.294 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 10.547 ; 10.547 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 11.866 ; 11.866 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 11.963 ; 11.963 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.997 ; 14.997 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 14.997 ; 14.997 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 11.086 ; 11.086 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 13.980 ; 13.980 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 12.263 ; 12.263 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 13.218 ; 13.218 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 12.324 ; 12.324 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 13.797 ; 13.797 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 14.022 ; 14.022 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 14.486 ; 14.486 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.766 ; 10.766 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 11.579 ; 11.579 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 10.896 ; 10.896 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 12.864 ; 12.864 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 12.391 ; 12.391 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 10.469 ; 10.469 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 10.593 ; 10.593 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 13.909 ; 13.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 12.859 ; 12.859 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 9.846  ; 9.846  ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 14.389 ; 14.389 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 13.748 ; 13.748 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 13.521 ; 13.521 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 14.046 ; 14.046 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 14.697 ; 14.697 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 12.481 ; 12.481 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 11.094 ; 11.094 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 12.008 ; 12.008 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 15.031 ; 15.031 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 15.009 ; 15.009 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 13.673 ; 13.673 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 14.626 ; 14.626 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 12.366 ; 12.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 13.237 ; 13.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.019 ; 13.019 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 13.788 ; 13.788 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 11.104 ; 11.104 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.514 ; 12.514 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 13.647 ; 13.647 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 14.859 ; 14.859 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.786 ; 10.786 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 11.559 ; 11.559 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 10.978 ; 10.978 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 12.682 ; 12.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 10.459 ; 10.459 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 10.588 ; 10.588 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 14.236 ; 14.236 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 12.484 ; 12.484 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 9.836  ; 9.836  ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 11.308 ; 11.308 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 14.759 ; 14.759 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 14.132 ; 14.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 13.898 ; 13.898 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 14.366 ; 14.366 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 15.031 ; 15.031 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 12.908 ; 12.908 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 11.074 ; 11.074 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 12.478 ; 12.478 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.988 ; 11.988 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 15.299 ; 15.299 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.214 ; 12.214 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 13.469 ; 13.469 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 12.010 ; 12.010 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.496 ; 12.496 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 14.092 ; 14.092 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.009 ; 13.009 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 15.299 ; 15.299 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 12.280 ; 12.280 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.192 ; 15.192 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 11.720 ; 11.720 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.172 ; 12.172 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.739 ; 11.739 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 13.742 ; 13.742 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 12.205 ; 12.205 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 13.078 ; 13.078 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 13.713 ; 13.713 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.339 ; 12.339 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 13.335 ; 13.335 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 13.947 ; 13.947 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.852 ; 13.852 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 12.679 ; 12.679 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 13.377 ; 13.377 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.893 ; 11.893 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.110 ; 12.110 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.401 ; 13.401 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 11.764 ; 11.764 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.630 ; 13.630 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 13.899 ; 13.899 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 14.462 ; 14.462 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 12.687 ; 12.687 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 14.517 ; 14.517 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 11.869 ; 11.869 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 14.517 ; 14.517 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 10.222 ; 10.222 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 11.245 ; 11.245 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 31.898 ; 31.898 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 18.270 ; 18.270 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 5.702 ; 5.702 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 5.702 ; 5.702 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.360 ; 5.360 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.895 ; 4.895 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.987 ; 4.987 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.369 ; 4.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 4.682 ; 4.682 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.670 ; 4.670 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.120 ; 5.120 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.860 ; 5.860 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.664 ; 5.664 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.557 ; 5.557 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 4.369 ; 4.369 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 5.856 ; 5.856 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 6.594 ; 6.594 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 4.617 ; 4.617 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.902 ; 5.902 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 5.884 ; 5.884 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 4.969 ; 4.969 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 5.109 ; 5.109 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 5.503 ; 5.503 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.793 ; 5.793 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.124 ; 6.124 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.556 ; 5.556 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.494 ; 5.494 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.616 ; 5.616 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.694 ; 5.694 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.461 ; 5.461 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.669 ; 5.669 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.601 ; 5.601 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.152 ; 5.152 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.845 ; 5.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.493 ; 5.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 6.499 ; 6.499 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.535 ; 5.535 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 6.811 ; 6.811 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.700 ; 5.700 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.857 ; 5.857 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.397 ; 5.397 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.064 ; 5.064 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.890 ; 5.890 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 6.595 ; 6.595 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.865 ; 5.865 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.752 ; 5.752 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.251 ; 5.251 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 4.066 ; 4.066 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.538 ; 4.538 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.712 ; 4.712 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 5.381 ; 5.381 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.443 ; 4.443 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.559 ; 4.559 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.545 ; 4.545 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.340 ; 4.340 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.278 ; 4.278 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 4.499 ; 4.499 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.741 ; 4.741 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.307 ; 4.307 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.445 ; 4.445 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.807 ; 4.807 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.812 ; 4.812 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.397 ; 4.397 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.749 ; 4.749 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.572 ; 4.572 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.127 ; 4.127 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 5.077 ; 5.077 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.735 ; 4.735 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.066 ; 4.066 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.071 ; 4.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.883 ; 4.883 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 5.107 ; 5.107 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.980 ; 4.980 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.524 ; 4.524 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.394 ; 4.394 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.326 ; 5.326 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.071 ; 4.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 5.125 ; 5.125 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.566 ; 4.566 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.872 ; 4.872 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 5.230 ; 5.230 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 4.243 ; 4.243 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.345 ; 4.345 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 4.663 ; 4.663 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 4.529 ; 4.529 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 5.269 ; 5.269 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.903 ; 4.903 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 5.559 ; 5.559 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 4.544 ; 4.544 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 4.921 ; 4.921 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 4.351 ; 4.351 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 4.359 ; 4.359 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 4.254 ; 4.254 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 4.257 ; 4.257 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 4.476 ; 4.476 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 4.575 ; 4.575 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 4.306 ; 4.306 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 4.593 ; 4.593 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 4.576 ; 4.576 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 4.280 ; 4.280 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 4.539 ; 4.539 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.754 ; 4.754 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 4.293 ; 4.293 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.604 ; 5.604 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.574 ; 5.574 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.272 ; 4.272 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.810 ; 4.810 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.723 ; 4.723 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 5.802 ; 5.802 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 5.817 ; 5.817 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 4.516 ; 4.516 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 4.834 ; 4.834 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 5.050 ; 5.050 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.275 ; 4.275 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.245 ; 4.245 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.521 ; 4.521 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.777 ; 5.777 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.433 ; 5.433 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 4.996 ; 4.996 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.787 ; 5.787 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.246 ; 5.246 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 6.036 ; 6.036 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.777 ; 5.777 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 6.140 ; 6.140 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 6.421 ; 6.421 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.628 ; 6.628 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.421 ; 6.421 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.484 ; 6.484 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.662 ; 5.662 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.372 ; 4.372 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.468 ; 5.468 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 4.945 ; 4.945 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.701 ; 5.701 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.095 ; 5.095 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.618 ; 5.618 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.653 ; 5.653 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 4.420 ; 4.420 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.017 ; 5.017 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.475 ; 5.475 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.180 ; 5.180 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.064 ; 5.064 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 4.372 ; 4.372 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.733 ; 5.733 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.146 ; 6.146 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 4.731 ; 4.731 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.039 ; 5.039 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.937 ; 5.937 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.600 ; 5.600 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 4.724 ; 4.724 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.701 ; 5.701 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.095 ; 5.095 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.598 ; 5.598 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.653 ; 5.653 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.430 ; 4.430 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.515 ; 5.515 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.267 ; 5.267 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.150 ; 5.150 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.014 ; 5.014 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 4.362 ; 4.362 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.713 ; 5.713 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 4.722 ; 4.722 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.046 ; 5.046 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 6.176 ; 6.176 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.871 ; 4.871 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 4.760 ; 4.760 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 4.679 ; 4.679 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 4.905 ; 4.905 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 4.821 ; 4.821 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 6.047 ; 6.047 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 4.767 ; 4.767 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.183 ; 5.183 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.087 ; 5.087 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.699 ; 5.699 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.639 ; 5.639 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.233 ; 5.233 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 5.528 ; 5.528 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 4.949 ; 4.949 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 5.503 ; 5.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 4.742 ; 4.742 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 4.966 ; 4.966 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 6.079 ; 6.079 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.121 ; 5.121 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.482 ; 5.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.481 ; 5.481 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.511 ; 5.511 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.814 ; 5.814 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.226 ; 5.226 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.075 ; 4.075 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.507 ; 4.507 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 4.269 ; 4.269 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 4.629 ; 4.629 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.744 ; 4.744 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.603 ; 4.603 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.940 ; 4.940 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 4.869 ; 4.869 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 5.104 ; 5.104 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 4.585 ; 4.585 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.411 ; 4.411 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.480 ; 4.480 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.677 ; 4.677 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 5.056 ; 5.056 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.832 ; 4.832 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.257 ; 4.257 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.162 ; 5.162 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.075 ; 4.075 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.485 ; 4.485 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 5.076 ; 5.076 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 5.000 ; 5.000 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.403 ; 4.403 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 6.076 ; 6.076 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.773 ; 5.773 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.045 ; 5.045 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.365 ; 5.365 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.476 ; 5.476 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.146 ; 5.146 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.521 ; 5.521 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.659 ; 5.659 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.756 ; 4.756 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 5.276 ; 5.276 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 5.273 ; 5.273 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.575 ; 4.575 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 4.623 ; 4.623 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 5.275 ; 5.275 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 4.403 ; 4.403 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 5.612 ; 5.612 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 5.443 ; 5.443 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.537 ; 5.537 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 5.789 ; 5.789 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 5.136 ; 5.136 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 4.806 ; 4.806 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.985 ; 4.985 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 6.089 ; 6.089 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.912 ; 5.912 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.468 ; 5.468 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.764 ; 4.764 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.406 ; 5.406 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.776 ; 5.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.614 ; 4.614 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 4.838 ; 4.838 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.812 ; 4.812 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 5.317 ; 5.317 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.565 ; 4.565 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 5.681 ; 5.681 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.740 ; 4.740 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 5.731 ; 5.731 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 5.575 ; 5.575 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.547 ; 5.547 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.605 ; 5.605 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 5.867 ; 5.867 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 5.271 ; 5.271 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 4.786 ; 4.786 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.234 ; 4.234 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.600 ; 4.600 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 5.078 ; 5.078 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.469 ; 4.469 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 4.936 ; 4.936 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 4.777 ; 4.777 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.302 ; 5.302 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.894 ; 4.894 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.412 ; 4.412 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.323 ; 5.323 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.645 ; 4.645 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.234 ; 4.234 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.700 ; 4.700 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.685 ; 4.685 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.774 ; 4.774 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 4.671 ; 4.671 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.901 ; 4.901 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.635 ; 4.635 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.883 ; 4.883 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 4.823 ; 4.823 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.594 ; 4.594 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 4.675 ; 4.675 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 5.679 ; 5.679 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 4.526 ; 4.526 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.614 ; 5.614 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 124316   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 124316   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 463   ; 463  ;
; Unconstrained Output Port Paths ; 7203  ; 7203 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 16:27:14 2014
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'Mips.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 19.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.745         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 33.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    33.893         0.000 Clk 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 398 megabytes
    Info: Processing ended: Sun Sep 07 16:27:15 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


