# 📘 基礎編 第2章：デジタル論理と論理回路設計

本章では、デジタル回路の基礎として、**論理ゲートの構成原理から、組み合わせ回路・順序回路・FSM（有限状態機械）**までを一貫して学習します。 また、設計言語である **Verilog HDL** による回路記述の初歩的な導入も含まれており、次章以降のSoC設計フローにスムーズに接続できる構成となっています。

---

## 🔍 本章の目的

- AND、OR、NOT、NAND、XORなどの**基本論理ゲート**の構成と特性を理解する  
- 真理値表・論理式・回路図の**相互変換**ができるようになる  
- MUXや加算器などの**応用的な組み合わせ回路の設計**を学ぶ  
- FSM（有限状態機械）の基本構造と概念を理解し、**順序回路設計への橋渡し**とする  

---

## 🗂️ 章構成（`chapter2_comb_logic/`）

| 節番号 | 内容テーマ | 概要 |
|--------|------------|------|
| [2.1](./2.1_logic_gates.md) | **基本ゲート構成** | AND, OR, NOTとCMOS構成の基本 |
| [2.2](./2.2_nand_nor_xor.md) | **複合ゲート論理** | NAND, NOR, XORとその回路構成 |
| [2.3](./2.3_truth_table_waveform.md) | **動作検証法** | 真理値表と波形による動作確認 |
| [2.4](./2.4_mux_and_selector.md) | **選択回路設計** | MUX・セレクタの構成と論理展開 |
| [2.5](./2.5_half_full_adder.md) | **加算器構成** | 半加算器・全加算器とビット演算 |
| [2.6](./2.6_fsm_intro.md) | **FSM導入** | 状態制御と状態遷移モデルの基本 |
| [2.7](./2.7_component_relationships.md) | **全体構成の俯瞰** | 構成要素の関係整理と設計視点の統合 |

---

## 🧠 学習のポイント

- **論理式 ↔ 回路図 ↔ 真理値表 ↔ 波形** の相互変換力を育成  
- CMOS構成における**論理機能と物理実装の対応関係**を理解  
- MUX・加算器・FSMといった**応用構成要素**の設計手法を体得  
- FSMの導入により、設計対象が「**時間的に変化するもの**」へと拡張される  
- 最終節では、構成要素を**制御・選択・演算**の3分類で整理し、設計全体の視野を得る  

---

## 📂 ディレクトリ構成

```
Edusemi-v4x/
└── chapter2_comb_logic/
    ├── README.md
    ├── 2.1_logic_gates.md
    ├── 2.2_nand_nor_xor.md
    ├── 2.3_truth_table_waveform.md
    ├── 2.4_mux_and_selector.md
    ├── 2.5_half_full_adder.md
    ├── 2.6_fsm_intro.md
    └── 2.7_component_relationships.md
```

---

## 🖼️ 図版・補足予定

- ゲート記号、CMOS構成図、真理値表テンプレート  
- タイミング波形、MUX構成、加算器構成、FSM状態遷移図、FSM比較図  
- `/images/` に `chapter2_` プレフィクスで一括管理  

---

## 🔄 次章への接続

- 第3章では、**トランジスタ構造やプロセス技術の進化**に着目し、設計環境の物理的背景を学びます  
- FSMで導入した「状態・クロック・順序性」は、**第5章以降のSoC設計と検証プロセス**へとつながります  

---

## © ライセンス

この教材は MIT ライセンスの下で公開されています。  
詳細はプロジェクトルートの [`LICENSE`](../LICENSE) をご覧ください。
