##############################################################################
## This file is part of 'SLAC Firmware Standard Library'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'SLAC Firmware Standard Library', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file.
##############################################################################

Device: &Dac38J84 
  name: Dac38J84
  description: DAC38J84 Module
  size: 0x200
  #########
  IntField:
  #########
    #########################################################
    - offset: 0x000
      name: DacReg
      sizeBits: 16
      stride: 4
      nelms: 126
      mode: RW
      description: DAC Registers[125:0]           
    #########################################################    
    - offset: 0x01C
      name: LaneBufferDelay
      sizeBits: 5    
      mode: RO
      description: Lane Buffer Delay
    #########################################################
    - offset: 0x01D
      name: Temperature
      sizeBits: 8    
      mode: RO
      description: Temperature     
    #########################################################
    - offset: 0x104
      name: LinkErrCnt
      sizeBits: 16
      stride: 4      
      mode: RO
      description: Link[3:0] Error Count
    #########################################################
    - offset: 0x190
      name: ReadFifoEmpty
      sizeBits: 1    
      lsBit: 0
      stride: 4
      nelms: 8      
      mode: RO
      description: ReadFifoEmpty[7:0]
    #########################################################
    - offset: 0x190
      name: ReadFifoUnderflow
      sizeBits: 1    
      lsBit: 1
      stride: 4
      nelms: 8      
      mode: RO
      description: ReadFifoUnderflow[7:0]     
    #########################################################
    - offset: 0x190
      name: ReadFifoFull
      sizeBits: 1    
      lsBit: 2
      stride: 4
      nelms: 8      
      mode: RO
      description: ReadFifoFull[7:0] 
    #########################################################
    - offset: 0x190
      name: ReadFifoOverflow
      sizeBits: 1    
      lsBit: 3
      stride: 4
      nelms: 8      
      mode: RO
      description: ReadFifoOverflow[7:0]  
    #########################################################
    - offset: 0x191
      name: DispErr
      sizeBits: 1    
      lsBit: 0
      stride: 4
      nelms: 8      
      mode: RO
      description: DispErr[7:0]   
    #########################################################
    - offset: 0x191
      name: NotitableErr
      sizeBits: 1    
      lsBit: 1
      stride: 4
      nelms: 8      
      mode: RO
      description: NotitableErr[7:0] 
    #########################################################
    - offset: 0x191
      name: CodeSyncErr
      sizeBits: 1    
      lsBit: 2
      stride: 4
      nelms: 8      
      mode: RO
      description: CodeSyncErr[7:0]  
    #########################################################
    - offset: 0x191
      name: FirstDataMatchErr
      sizeBits: 1    
      lsBit: 3
      stride: 4
      nelms: 8      
      mode: RO
      description: FirstDataMatchErr[7:0]  
    #########################################################
    - offset: 0x191
      name: ElasticBuffOverflow
      sizeBits: 1    
      lsBit: 4
      stride: 4
      nelms: 8      
      mode: RO
      description: ElasticBuffOverflow[7:0]     
    #########################################################
    - offset: 0x191
      name: LinkConfigErr
      sizeBits: 1    
      lsBit: 5
      stride: 4
      nelms: 8      
      mode: RO
      description: LinkConfigErr[7:0]       
    #########################################################
    - offset: 0x191
      name: FrameAlignErr
      sizeBits: 1    
      lsBit: 6
      stride: 4
      nelms: 8      
      mode: RO
      description: FrameAlignErr[7:0]   
    #########################################################
    - offset: 0x191
      name: MultiFrameAlignErr
      sizeBits: 1    
      lsBit: 7
      stride: 4
      nelms: 8      
      mode: RO
      description: MultiFrameAlignErr[7:0]            
    #########################################################
    - offset: 0x1B0
      name: Serdes1pllAlarm
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: Serdes1pllAlarm 
    #########################################################
    - offset: 0x1B0
      name: Serdes0pllAlarm
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: Serdes0pllAlarm  
    #########################################################
    - offset: 0x1B1
      name: SysRefAlarms
      sizeBits: 4    
      lsBit: 4
      mode: RO
      description: SysRefAlarms     
    #########################################################
    - offset: 0x1B4
      name: LaneLoss
      sizeBits: 8
      mode: RO
      description: LaneLoss[7:0]    
    #########################################################
    - offset: 0x1B5
      name: LaneAlarm
      sizeBits: 8
      mode: RO
      description: LaneAlarm[7:0]   
    #########################################################
    - offset: 0x1FC
      name: ID
      mode: RO
      description: Serials and IDs         
    #########################################################
    - offset: 0xC
      name: EnableTx
      sizeBits: 1    
      lsBit: 0 
      mode: RW
      description: EnableTx    
    #########################################################
    - offset: 0x128
      name: InitJesd
      sizeBits: 5    
      lsBit: 0 
      mode: RW
      description: InitJesd          
    #########################################################
  #########
  Commands:
  #########
    #########################################################
    - name: ClearAlarms
      description: Clear all the DAC alarms
      sequence:
        - entry: DacReg[100]
          value: 0xFFFF
        - entry: DacReg[101]
          value: 0xFFFF   
        - entry: DacReg[102]
          value: 0xFFFF
        - entry: DacReg[103]
          value: 0xFFFF   
        - entry: DacReg[104]
          value: 0xFFFF
        - entry: DacReg[105]
          value: 0xFFFF         
        - entry: DacReg[106]
          value: 0xFFFF    
        - entry: DacReg[107]
          value: 0xFFFF     
        - entry: DacReg[108]
          value: 0xFFFF               
    #########################################################
    - name: InitDac
      description: Initialization sequence for the DAC JESD core 
      sequence:
        # Disable TX
        - entry: EnableTx
          value: 0x0  
        # Disable and initialize JESD
        - entry: InitJesd
          value: 0x1E 
        # Enable JESD
        - entry: InitJesd
          value: 0x01           
        # Enable TX
        - entry: EnableTx
          value: 0x1
    #########################################################    