//==================================================
// This file contains the Excluded objects
// Generated By User: winnimui
// Format Version: 2
// Date: Tue Mar 28 16:58:58 2023
// ExclMode: default
//==================================================
CHECKSUM: "6198584"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
INSTANCE:tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio.udcio_chipregs.udcio_chiprb
CHECKSUM: "3311072878"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
INSTANCE:tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio.udcio_chipregs.udcio_chipadec
CHECKSUM: "209760361"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
INSTANCE:tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio.udcio_chipregs.udcio_chiprdmux
CHECKSUM: "4019483628 447857032"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio.udcio_chipregs
Toggle 1to0 oQ_ALLOW_HW_DDC6_PD_EN "net oQ_ALLOW_HW_DDC6_PD_EN"
Toggle 0to1 oQ_ALLOW_HW_DDC6_PD_EN "net oQ_ALLOW_HW_DDC6_PD_EN"
Toggle 1to0 oQ_DDC2_I2C_VPH_1V2_EN "net oQ_DDC2_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC2_I2C_VPH_1V2_EN "net oQ_DDC2_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DDC3_I2C_VPH_1V2_EN "net oQ_DDC3_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC3_I2C_VPH_1V2_EN "net oQ_DDC3_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DDC4_I2C_VPH_1V2_EN "net oQ_DDC4_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC4_I2C_VPH_1V2_EN "net oQ_DDC4_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DDC5_I2C_VPH_1V2_EN "net oQ_DDC5_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC5_I2C_VPH_1V2_EN "net oQ_DDC5_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DDC6_I2C_VPH_1V2_EN "net oQ_DDC6_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC6_I2C_VPH_1V2_EN "net oQ_DDC6_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DDC1_I2C_VPH_1V2_EN "net oQ_DDC1_I2C_VPH_1V2_EN"
Toggle 0to1 oQ_DDC1_I2C_VPH_1V2_EN "net oQ_DDC1_I2C_VPH_1V2_EN"
Toggle 1to0 oQ_DC_GPIO_AUX6_COMPSEL "net oQ_DC_GPIO_AUX6_COMPSEL"
Toggle 0to1 oQ_DC_GPIO_AUX6_COMPSEL "net oQ_DC_GPIO_AUX6_COMPSEL"
Toggle 1to0 oQ_DC_GPIO_BCLK0_A "net oQ_DC_GPIO_BCLK0_A"
Toggle 0to1 oQ_DC_GPIO_BCLK0_A "net oQ_DC_GPIO_BCLK0_A"
Toggle 1to0 oQ_DC_GPIO_BCLK0_EN "net oQ_DC_GPIO_BCLK0_EN"
Toggle 0to1 oQ_DC_GPIO_BCLK0_EN "net oQ_DC_GPIO_BCLK0_EN"
Toggle 1to0 oQ_DC_GPIO_BCLK0_MASK "net oQ_DC_GPIO_BCLK0_MASK"
Toggle 0to1 oQ_DC_GPIO_BCLK0_MASK "net oQ_DC_GPIO_BCLK0_MASK"
Toggle 1to0 oQ_DC_GPIO_BCLK1_A "net oQ_DC_GPIO_BCLK1_A"
Toggle 0to1 oQ_DC_GPIO_BCLK1_A "net oQ_DC_GPIO_BCLK1_A"
Toggle 1to0 oQ_DC_GPIO_BCLK1_EN "net oQ_DC_GPIO_BCLK1_EN"
Toggle 0to1 oQ_DC_GPIO_BCLK1_EN "net oQ_DC_GPIO_BCLK1_EN"
Toggle 1to0 oQ_DC_GPIO_BCLK1_MASK "net oQ_DC_GPIO_BCLK1_MASK"
Toggle 0to1 oQ_DC_GPIO_BCLK1_MASK "net oQ_DC_GPIO_BCLK1_MASK"
Toggle 1to0 oQ_AUX_PAD_WAKE "net oQ_AUX_PAD_WAKE"
Toggle 0to1 oQ_AUX_PAD_WAKE "net oQ_AUX_PAD_WAKE"
Toggle 1to0 oQ_DC_GPIO_DDC6CLK_A "net oQ_DC_GPIO_DDC6CLK_A"
Toggle 0to1 oQ_DC_GPIO_DDC6CLK_A "net oQ_DC_GPIO_DDC6CLK_A"
Toggle 1to0 oQ_DC_GPIO_DDC6CLK_EN "net oQ_DC_GPIO_DDC6CLK_EN"
Toggle 0to1 oQ_DC_GPIO_DDC6CLK_EN "net oQ_DC_GPIO_DDC6CLK_EN"
Toggle 1to0 oQ_DC_GPIO_DDC6CLK_MASK "net oQ_DC_GPIO_DDC6CLK_MASK"
Toggle 0to1 oQ_DC_GPIO_DDC6CLK_MASK "net oQ_DC_GPIO_DDC6CLK_MASK"
Toggle 1to0 oQ_DC_GPIO_DDC6CLK_PD_EN "net oQ_DC_GPIO_DDC6CLK_PD_EN"
Toggle 0to1 oQ_DC_GPIO_DDC6CLK_PD_EN "net oQ_DC_GPIO_DDC6CLK_PD_EN"
Toggle 1to0 oQ_DC_GPIO_DDC6CLK_RECV "net oQ_DC_GPIO_DDC6CLK_RECV"
Toggle 0to1 oQ_DC_GPIO_DDC6CLK_RECV "net oQ_DC_GPIO_DDC6CLK_RECV"
Toggle 1to0 oQ_DC_GPIO_DDC6DATA_A "net oQ_DC_GPIO_DDC6DATA_A"
Toggle 0to1 oQ_DC_GPIO_DDC6DATA_A "net oQ_DC_GPIO_DDC6DATA_A"
Toggle 1to0 oQ_DC_GPIO_DDC6DATA_EN "net oQ_DC_GPIO_DDC6DATA_EN"
Toggle 0to1 oQ_DC_GPIO_DDC6DATA_EN "net oQ_DC_GPIO_DDC6DATA_EN"
Toggle 1to0 oQ_DC_GPIO_DDC6DATA_MASK "net oQ_DC_GPIO_DDC6DATA_MASK"
Toggle 0to1 oQ_DC_GPIO_DDC6DATA_MASK "net oQ_DC_GPIO_DDC6DATA_MASK"
Toggle 1to0 oQ_DC_GPIO_DDC6DATA_PD_EN "net oQ_DC_GPIO_DDC6DATA_PD_EN"
Toggle 0to1 oQ_DC_GPIO_DDC6DATA_PD_EN "net oQ_DC_GPIO_DDC6DATA_PD_EN"
Toggle 1to0 oQ_DC_GPIO_DDC6DATA_RECV "net oQ_DC_GPIO_DDC6DATA_RECV"
Toggle 0to1 oQ_DC_GPIO_DDC6DATA_RECV "net oQ_DC_GPIO_DDC6DATA_RECV"
Toggle oQ_I2S1_DRVSTRENGTH "net oQ_I2S1_DRVSTRENGTH[2:0]"
Toggle oQ_SPDIF0_DRVSTRENGTH_SN "net oQ_SPDIF0_DRVSTRENGTH_SN[2:0]"
Toggle oQ_SPDIF0_DRVSTRENGTH_SP "net oQ_SPDIF0_DRVSTRENGTH_SP[2:0]"
Toggle oQ_I2S0_DRVSTRENGTH "net oQ_I2S0_DRVSTRENGTH[2:0]"
Toggle 1to0 oQ_DDC_PAD6_I2CMODE "net oQ_DDC_PAD6_I2CMODE"
Toggle 0to1 oQ_DDC_PAD6_I2CMODE "net oQ_DDC_PAD6_I2CMODE"
ANNOTATION: " unused "
Toggle oQ_GENLK_STRENGTH_SN "net oQ_GENLK_STRENGTH_SN[3:0]"
ANNOTATION: " unused "
Toggle oQ_GENLK_STRENGTH_SP "net oQ_GENLK_STRENGTH_SP[3:0]"
Toggle 1to0 oQ_DDC6_PAD_I2C_CTRL "net oQ_DDC6_PAD_I2C_CTRL"
Toggle 0to1 oQ_DDC6_PAD_I2C_CTRL "net oQ_DDC6_PAD_I2C_CTRL"
Toggle 1to0 oQ_DC_GPIO_VSYNCA_PU_EN "net oQ_DC_GPIO_VSYNCA_PU_EN"
Toggle 0to1 oQ_DC_GPIO_VSYNCA_PU_EN "net oQ_DC_GPIO_VSYNCA_PU_EN"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_I2SDATA0_EN "net oQ_DC_GPIO_I2SDATA0_EN[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_I2SDATA0_MASK "net oQ_DC_GPIO_I2SDATA0_MASK[3:0]"
Toggle 1to0 oQ_DC_GPIO_I2SDATA1_A "net oQ_DC_GPIO_I2SDATA1_A"
Toggle 0to1 oQ_DC_GPIO_I2SDATA1_A "net oQ_DC_GPIO_I2SDATA1_A"
Toggle 1to0 oQ_DC_GPIO_I2SDATA1_EN "net oQ_DC_GPIO_I2SDATA1_EN"
Toggle 0to1 oQ_DC_GPIO_I2SDATA1_EN "net oQ_DC_GPIO_I2SDATA1_EN"
Toggle 1to0 oQ_DC_GPIO_I2SDATA1_MASK "net oQ_DC_GPIO_I2SDATA1_MASK"
Toggle 0to1 oQ_DC_GPIO_I2SDATA1_MASK "net oQ_DC_GPIO_I2SDATA1_MASK"
Toggle 1to0 oQ_DC_GPIO_LRCK0_A "net oQ_DC_GPIO_LRCK0_A"
Toggle 0to1 oQ_DC_GPIO_LRCK0_A "net oQ_DC_GPIO_LRCK0_A"
Toggle 1to0 oQ_DC_GPIO_LRCK0_EN "net oQ_DC_GPIO_LRCK0_EN"
Toggle 0to1 oQ_DC_GPIO_LRCK0_EN "net oQ_DC_GPIO_LRCK0_EN"
Toggle 1to0 oQ_DC_GPIO_LRCK0_MASK "net oQ_DC_GPIO_LRCK0_MASK"
Toggle 0to1 oQ_DC_GPIO_LRCK0_MASK "net oQ_DC_GPIO_LRCK0_MASK"
Toggle 1to0 oQ_DC_GPIO_LRCK1_A "net oQ_DC_GPIO_LRCK1_A"
Toggle 0to1 oQ_DC_GPIO_LRCK1_A "net oQ_DC_GPIO_LRCK1_A"
Toggle 1to0 oQ_DC_GPIO_LRCK1_EN "net oQ_DC_GPIO_LRCK1_EN"
Toggle 0to1 oQ_DC_GPIO_LRCK1_EN "net oQ_DC_GPIO_LRCK1_EN"
Toggle 1to0 oQ_DC_GPIO_LRCK1_MASK "net oQ_DC_GPIO_LRCK1_MASK"
Toggle 0to1 oQ_DC_GPIO_LRCK1_MASK "net oQ_DC_GPIO_LRCK1_MASK"
Toggle 1to0 oQ_DC_GPIO_MCLK0_A "net oQ_DC_GPIO_MCLK0_A"
Toggle 0to1 oQ_DC_GPIO_MCLK0_A "net oQ_DC_GPIO_MCLK0_A"
Toggle 1to0 oQ_DC_GPIO_MCLK0_EN "net oQ_DC_GPIO_MCLK0_EN"
Toggle 0to1 oQ_DC_GPIO_MCLK0_EN "net oQ_DC_GPIO_MCLK0_EN"
Toggle 1to0 oQ_DC_GPIO_MCLK0_MASK "net oQ_DC_GPIO_MCLK0_MASK"
Toggle 0to1 oQ_DC_GPIO_MCLK0_MASK "net oQ_DC_GPIO_MCLK0_MASK"
Toggle 1to0 oQ_DC_GPIO_MCLK1_A "net oQ_DC_GPIO_MCLK1_A"
Toggle 0to1 oQ_DC_GPIO_MCLK1_A "net oQ_DC_GPIO_MCLK1_A"
Toggle 1to0 oQ_DC_GPIO_MCLK1_EN "net oQ_DC_GPIO_MCLK1_EN"
Toggle 0to1 oQ_DC_GPIO_MCLK1_EN "net oQ_DC_GPIO_MCLK1_EN"
Toggle 1to0 oQ_DC_GPIO_MCLK1_MASK "net oQ_DC_GPIO_MCLK1_MASK"
Toggle 0to1 oQ_DC_GPIO_MCLK1_MASK "net oQ_DC_GPIO_MCLK1_MASK"
Toggle 1to0 oQ_DC_GPIO_SPDIF0_A "net oQ_DC_GPIO_SPDIF0_A"
Toggle 0to1 oQ_DC_GPIO_SPDIF0_A "net oQ_DC_GPIO_SPDIF0_A"
Toggle 1to0 oQ_DC_GPIO_SPDIF0_EN "net oQ_DC_GPIO_SPDIF0_EN"
Toggle 0to1 oQ_DC_GPIO_SPDIF0_EN "net oQ_DC_GPIO_SPDIF0_EN"
Toggle 1to0 oQ_DC_GPIO_SPDIF0_MASK "net oQ_DC_GPIO_SPDIF0_MASK"
Toggle 0to1 oQ_DC_GPIO_SPDIF0_MASK "net oQ_DC_GPIO_SPDIF0_MASK"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_A "net oQ_DC_GPIO_SPDIF1_A"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_A "net oQ_DC_GPIO_SPDIF1_A"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_EN "net oQ_DC_GPIO_SPDIF1_EN"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_EN "net oQ_DC_GPIO_SPDIF1_EN"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_MASK "net oQ_DC_GPIO_SPDIF1_MASK"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_MASK "net oQ_DC_GPIO_SPDIF1_MASK"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_PU "net oQ_DC_GPIO_SPDIF1_PU"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_PU "net oQ_DC_GPIO_SPDIF1_PU"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_RXEN "net oQ_DC_GPIO_SPDIF1_RXEN"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_RXEN "net oQ_DC_GPIO_SPDIF1_RXEN"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_SPDIF1_RXSEL "net oQ_DC_GPIO_SPDIF1_RXSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_SPDIF1_STRENGTH "net oQ_DC_GPIO_SPDIF1_STRENGTH"
Toggle 0to1 oQ_DC_GPIO_SPDIF1_STRENGTH "net oQ_DC_GPIO_SPDIF1_STRENGTH"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_I2SDATA0_A "net oQ_DC_GPIO_I2SDATA0_A[3:0]"
Toggle 1to0 oQ_DC_GPIO_HSYNCA_PU_EN "net oQ_DC_GPIO_HSYNCA_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HSYNCA_PU_EN "net oQ_DC_GPIO_HSYNCA_PU_EN"
Toggle 1to0 oQ_DC_GPIO_HPD6_A "net oQ_DC_GPIO_HPD6_A"
Toggle 0to1 oQ_DC_GPIO_HPD6_A "net oQ_DC_GPIO_HPD6_A"
Toggle 1to0 oQ_DC_GPIO_HPD6_EN "net oQ_DC_GPIO_HPD6_EN"
Toggle 0to1 oQ_DC_GPIO_HPD6_EN "net oQ_DC_GPIO_HPD6_EN"
Toggle 1to0 oQ_DC_GPIO_HPD6_MASK "net oQ_DC_GPIO_HPD6_MASK"
Toggle 0to1 oQ_DC_GPIO_HPD6_MASK "net oQ_DC_GPIO_HPD6_MASK"
Toggle 1to0 oQ_DC_GPIO_HPD6_PD_DIS "net oQ_DC_GPIO_HPD6_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_HPD6_PD_DIS "net oQ_DC_GPIO_HPD6_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_HPD6_PU_EN "net oQ_DC_GPIO_HPD6_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HPD6_PU_EN "net oQ_DC_GPIO_HPD6_PU_EN"
ANNOTATION: " only 5 hpds in this project "
Toggle oQ_DC_GPIO_HPD6_RECV "net oQ_DC_GPIO_HPD6_RECV[1:0]"
Toggle 1to0 oQ_DC_GPIO_HPD6_RXEN "net oQ_DC_GPIO_HPD6_RXEN"
Toggle 0to1 oQ_DC_GPIO_HPD6_RXEN "net oQ_DC_GPIO_HPD6_RXEN"
Toggle 1to0 oQ_DC_GPIO_HPD6_TXIMPSEL "net oQ_DC_GPIO_HPD6_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_HPD6_TXIMPSEL "net oQ_DC_GPIO_HPD6_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_GENERICE_TX12_EN "net oQ_DC_GPIO_GENERICE_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICE_TX12_EN "net oQ_DC_GPIO_GENERICE_TX12_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICE_TXIMPSEL "net oQ_DC_GPIO_GENERICE_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_GENERICE_TXIMPSEL "net oQ_DC_GPIO_GENERICE_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_GENERICF_A "net oQ_DC_GPIO_GENERICF_A"
Toggle 0to1 oQ_DC_GPIO_GENERICF_A "net oQ_DC_GPIO_GENERICF_A"
Toggle 1to0 oQ_DC_GPIO_GENERICF_EN "net oQ_DC_GPIO_GENERICF_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICF_EN "net oQ_DC_GPIO_GENERICF_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICF_MASK "net oQ_DC_GPIO_GENERICF_MASK"
Toggle 0to1 oQ_DC_GPIO_GENERICF_MASK "net oQ_DC_GPIO_GENERICF_MASK"
Toggle 1to0 oQ_DC_GPIO_GENERICF_PD_DIS "net oQ_DC_GPIO_GENERICF_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_GENERICF_PD_DIS "net oQ_DC_GPIO_GENERICF_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_GENERICF_PU_EN "net oQ_DC_GPIO_GENERICF_PU_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICF_PU_EN "net oQ_DC_GPIO_GENERICF_PU_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICF_RXEN "net oQ_DC_GPIO_GENERICF_RXEN"
Toggle 0to1 oQ_DC_GPIO_GENERICF_RXEN "net oQ_DC_GPIO_GENERICF_RXEN"
Toggle 1to0 oQ_DC_GPIO_GENERICF_S0 "net oQ_DC_GPIO_GENERICF_S0"
Toggle 0to1 oQ_DC_GPIO_GENERICF_S0 "net oQ_DC_GPIO_GENERICF_S0"
Toggle 1to0 oQ_DC_GPIO_GENERICF_S1 "net oQ_DC_GPIO_GENERICF_S1"
Toggle 0to1 oQ_DC_GPIO_GENERICF_S1 "net oQ_DC_GPIO_GENERICF_S1"
Toggle 1to0 oQ_DC_GPIO_GENERICF_TX12_EN "net oQ_DC_GPIO_GENERICF_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICF_TX12_EN "net oQ_DC_GPIO_GENERICF_TX12_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICF_TXIMPSEL "net oQ_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_GENERICF_TXIMPSEL "net oQ_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_GENERICG_A "net oQ_DC_GPIO_GENERICG_A"
Toggle 0to1 oQ_DC_GPIO_GENERICG_A "net oQ_DC_GPIO_GENERICG_A"
Toggle 1to0 oQ_DC_GPIO_GENERICG_EN "net oQ_DC_GPIO_GENERICG_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICG_EN "net oQ_DC_GPIO_GENERICG_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICG_MASK "net oQ_DC_GPIO_GENERICG_MASK"
Toggle 0to1 oQ_DC_GPIO_GENERICG_MASK "net oQ_DC_GPIO_GENERICG_MASK"
Toggle 1to0 oQ_DC_GPIO_GENERICG_PD_DIS "net oQ_DC_GPIO_GENERICG_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_GENERICG_PD_DIS "net oQ_DC_GPIO_GENERICG_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_GENERICG_PU_EN "net oQ_DC_GPIO_GENERICG_PU_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICG_PU_EN "net oQ_DC_GPIO_GENERICG_PU_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICG_RXEN "net oQ_DC_GPIO_GENERICG_RXEN"
Toggle 0to1 oQ_DC_GPIO_GENERICG_RXEN "net oQ_DC_GPIO_GENERICG_RXEN"
Toggle 1to0 oQ_DC_GPIO_GENERICG_S0 "net oQ_DC_GPIO_GENERICG_S0"
Toggle 0to1 oQ_DC_GPIO_GENERICG_S0 "net oQ_DC_GPIO_GENERICG_S0"
Toggle 1to0 oQ_DC_GPIO_GENERICG_S1 "net oQ_DC_GPIO_GENERICG_S1"
Toggle 0to1 oQ_DC_GPIO_GENERICG_S1 "net oQ_DC_GPIO_GENERICG_S1"
Toggle 1to0 oQ_DC_GPIO_GENERICG_TX12_EN "net oQ_DC_GPIO_GENERICG_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICG_TX12_EN "net oQ_DC_GPIO_GENERICG_TX12_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICG_TXIMPSEL "net oQ_DC_GPIO_GENERICG_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_GENERICG_TXIMPSEL "net oQ_DC_GPIO_GENERICG_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_GENERICD_TX12_EN "net oQ_DC_GPIO_GENERICD_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICD_TX12_EN "net oQ_DC_GPIO_GENERICD_TX12_EN"
Toggle 1to0 oQ_DC_GPIO_GENERICD_TXIMPSEL "net oQ_DC_GPIO_GENERICD_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_GENERICD_TXIMPSEL "net oQ_DC_GPIO_GENERICD_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_GENERICC_TX12_EN "net oQ_DC_GPIO_GENERICC_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICC_TX12_EN "net oQ_DC_GPIO_GENERICC_TX12_EN"
Toggle 1to0 oQ_AUX_PAD6_MODE "net oQ_AUX_PAD6_MODE"
Toggle 0to1 oQ_AUX_PAD6_MODE "net oQ_AUX_PAD6_MODE"
Toggle 1to0 oQ_DC_GPIO_GENERICA_TX12_EN "net oQ_DC_GPIO_GENERICA_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICA_TX12_EN "net oQ_DC_GPIO_GENERICA_TX12_EN"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_GENERICB_STRENGTH_SN "net oQ_DC_GPIO_GENERICB_STRENGTH_SN[3:0]"
Toggle 1to0 oQ_DC_GPIO_GENERICB_TX12_EN "net oQ_DC_GPIO_GENERICB_TX12_EN"
Toggle 0to1 oQ_DC_GPIO_GENERICB_TX12_EN "net oQ_DC_GPIO_GENERICB_TX12_EN"
Toggle 1to0 oQ_ALLOW_HW_DDCVGA_PD_EN "net oQ_ALLOW_HW_DDCVGA_PD_EN"
Toggle 0to1 oQ_ALLOW_HW_DDCVGA_PD_EN "net oQ_ALLOW_HW_DDCVGA_PD_EN"
ANNOTATION: " unused "
Toggle oQ_AUX6_AUX_CTRL "net oQ_AUX6_AUX_CTRL[3:0]"
Toggle 1to0 oQ_AUX6_DP_DN_SWAP "net oQ_AUX6_DP_DN_SWAP"
Toggle 0to1 oQ_AUX6_DP_DN_SWAP "net oQ_AUX6_DP_DN_SWAP"
ANNOTATION: " unused "
Toggle oQ_AUX6_HYS_TUNE "net oQ_AUX6_HYS_TUNE[1:0]"
Toggle 1to0 oQ_AUX6_NEN_RTERM "net oQ_AUX6_NEN_RTERM"
Toggle 0to1 oQ_AUX6_NEN_RTERM "net oQ_AUX6_NEN_RTERM"
ANNOTATION: " unused "
Toggle oQ_AUX6_PAD_RXSEL "net oQ_AUX6_PAD_RXSEL[1:0]"
Toggle 1to0 oQ_AUX6_POL "net oQ_AUX6_POL"
Toggle 0to1 oQ_AUX6_POL "net oQ_AUX6_POL"
ANNOTATION: " unused "
Toggle oQ_AUX6_VOD_TUNE "net oQ_AUX6_VOD_TUNE[1:0]"
Toggle 1to0 iDISP_ADDR [17] "net iDISP_ADDR[17:2]"
Toggle 0to1 iDISP_ADDR [17] "net iDISP_ADDR[17:2]"
ANNOTATION: " tied to 0 "
Toggle iRO_DC_GPIO_I2SDATA0_Y "net iRO_DC_GPIO_I2SDATA0_Y[3:0]"
Toggle 1to0 iRO_DC_GPIO_I2SDATA1_Y "net iRO_DC_GPIO_I2SDATA1_Y"
Toggle 0to1 iRO_DC_GPIO_I2SDATA1_Y "net iRO_DC_GPIO_I2SDATA1_Y"
Toggle 1to0 iRO_DC_GPIO_LRCK0_Y "net iRO_DC_GPIO_LRCK0_Y"
Toggle 0to1 iRO_DC_GPIO_LRCK0_Y "net iRO_DC_GPIO_LRCK0_Y"
Toggle 1to0 iRO_DC_GPIO_LRCK1_Y "net iRO_DC_GPIO_LRCK1_Y"
Toggle 0to1 iRO_DC_GPIO_LRCK1_Y "net iRO_DC_GPIO_LRCK1_Y"
Toggle 1to0 iRO_DC_GPIO_MCLK0_Y "net iRO_DC_GPIO_MCLK0_Y"
Toggle 0to1 iRO_DC_GPIO_MCLK0_Y "net iRO_DC_GPIO_MCLK0_Y"
Toggle 1to0 iRO_DC_GPIO_MCLK1_Y "net iRO_DC_GPIO_MCLK1_Y"
Toggle 0to1 iRO_DC_GPIO_MCLK1_Y "net iRO_DC_GPIO_MCLK1_Y"
Toggle 1to0 iRO_DC_GPIO_SPDIF0_Y "net iRO_DC_GPIO_SPDIF0_Y"
Toggle 0to1 iRO_DC_GPIO_SPDIF0_Y "net iRO_DC_GPIO_SPDIF0_Y"
Toggle 1to0 iRO_DC_GPIO_SPDIF1_Y "net iRO_DC_GPIO_SPDIF1_Y"
Toggle 0to1 iRO_DC_GPIO_SPDIF1_Y "net iRO_DC_GPIO_SPDIF1_Y"
Toggle 1to0 iRO_DC_GPIO_HPD6_Y "net iRO_DC_GPIO_HPD6_Y"
Toggle 0to1 iRO_DC_GPIO_HPD6_Y "net iRO_DC_GPIO_HPD6_Y"
Toggle 1to0 iRO_AUXI2C_PHY6_ALL_PWR_OK "net iRO_AUXI2C_PHY6_ALL_PWR_OK"
Toggle 0to1 iRO_AUXI2C_PHY6_ALL_PWR_OK "net iRO_AUXI2C_PHY6_ALL_PWR_OK"
Toggle 1to0 iRO_DC_GPIO_BCLK0_Y "net iRO_DC_GPIO_BCLK0_Y"
Toggle 0to1 iRO_DC_GPIO_BCLK0_Y "net iRO_DC_GPIO_BCLK0_Y"
Toggle 1to0 iRO_DC_GPIO_BCLK1_Y "net iRO_DC_GPIO_BCLK1_Y"
Toggle 0to1 iRO_DC_GPIO_BCLK1_Y "net iRO_DC_GPIO_BCLK1_Y"
Toggle 1to0 iRO_DC_GPIO_DDC6CLK_Y "net iRO_DC_GPIO_DDC6CLK_Y"
Toggle 0to1 iRO_DC_GPIO_DDC6CLK_Y "net iRO_DC_GPIO_DDC6CLK_Y"
Toggle 1to0 iRO_DC_GPIO_DDC6DATA_Y "net iRO_DC_GPIO_DDC6DATA_Y"
Toggle 0to1 iRO_DC_GPIO_DDC6DATA_Y "net iRO_DC_GPIO_DDC6DATA_Y"
Toggle 1to0 iRO_DC_GPIO_GENERICF_Y "net iRO_DC_GPIO_GENERICF_Y"
Toggle 0to1 iRO_DC_GPIO_GENERICF_Y "net iRO_DC_GPIO_GENERICF_Y"
Toggle 1to0 iRO_DC_GPIO_GENERICG_Y "net iRO_DC_GPIO_GENERICG_Y"
Toggle 0to1 iRO_DC_GPIO_GENERICG_Y "net iRO_DC_GPIO_GENERICG_Y"
ANNOTATION: " tied to 0 "
Toggle iDISP_RDDATA "net iDISP_RDDATA[31:0]"
Toggle 1to0 WE_REG_PHY_AUX_CNTL_B1 "net WE_REG_PHY_AUX_CNTL_B1"
Toggle 0to1 WE_REG_PHY_AUX_CNTL_B1 "net WE_REG_PHY_AUX_CNTL_B1"
Toggle 1to0 WE_REG_DC_GPIO_TX12_EN_B1 "net WE_REG_DC_GPIO_TX12_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_TX12_EN_B1 "net WE_REG_DC_GPIO_TX12_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_TX12_EN_B0 "net WE_REG_DC_GPIO_TX12_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_TX12_EN_B0 "net WE_REG_DC_GPIO_TX12_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_SYNCA_MASK_B1 "net WE_REG_DC_GPIO_SYNCA_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_SYNCA_MASK_B1 "net WE_REG_DC_GPIO_SYNCA_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_SYNCA_MASK_B0 "net WE_REG_DC_GPIO_SYNCA_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_SYNCA_MASK_B0 "net WE_REG_DC_GPIO_SYNCA_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_RXEN_B2 "net WE_REG_DC_GPIO_RXEN_B2"
Toggle 0to1 WE_REG_DC_GPIO_RXEN_B2 "net WE_REG_DC_GPIO_RXEN_B2"
Toggle 1to0 WE_REG_DC_GPIO_RXEN_B1 "net WE_REG_DC_GPIO_RXEN_B1"
Toggle 0to1 WE_REG_DC_GPIO_RXEN_B1 "net WE_REG_DC_GPIO_RXEN_B1"
Toggle 1to0 WE_REG_DC_GPIO_RXEN_B0 "net WE_REG_DC_GPIO_RXEN_B0"
Toggle 0to1 WE_REG_DC_GPIO_RXEN_B0 "net WE_REG_DC_GPIO_RXEN_B0"
Toggle 1to0 WE_REG_DC_GPIO_RESERVED_B3 "net WE_REG_DC_GPIO_RESERVED_B3"
Toggle 0to1 WE_REG_DC_GPIO_RESERVED_B3 "net WE_REG_DC_GPIO_RESERVED_B3"
Toggle 1to0 WE_REG_DC_GPIO_RESERVED_B2 "net WE_REG_DC_GPIO_RESERVED_B2"
Toggle 0to1 WE_REG_DC_GPIO_RESERVED_B2 "net WE_REG_DC_GPIO_RESERVED_B2"
Toggle 1to0 WE_REG_DC_GPIO_RESERVED_B1 "net WE_REG_DC_GPIO_RESERVED_B1"
Toggle 0to1 WE_REG_DC_GPIO_RESERVED_B1 "net WE_REG_DC_GPIO_RESERVED_B1"
Toggle 1to0 WE_REG_DC_GPIO_RESERVED_B0 "net WE_REG_DC_GPIO_RESERVED_B0"
Toggle 0to1 WE_REG_DC_GPIO_RESERVED_B0 "net WE_REG_DC_GPIO_RESERVED_B0"
Toggle 1to0 WE_REG_DC_GPIO_PWRSEQ1_EN_B3 "net WE_REG_DC_GPIO_PWRSEQ1_EN_B3"
Toggle 0to1 WE_REG_DC_GPIO_PWRSEQ1_EN_B3 "net WE_REG_DC_GPIO_PWRSEQ1_EN_B3"
Toggle 1to0 WE_REG_DC_GPIO_PWRSEQ1_EN_B2 "net WE_REG_DC_GPIO_PWRSEQ1_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_PWRSEQ1_EN_B2 "net WE_REG_DC_GPIO_PWRSEQ1_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_PWRSEQ0_EN_B3 "net WE_REG_DC_GPIO_PWRSEQ0_EN_B3"
Toggle 0to1 WE_REG_DC_GPIO_PWRSEQ0_EN_B3 "net WE_REG_DC_GPIO_PWRSEQ0_EN_B3"
Toggle 1to0 WE_REG_DC_GPIO_PWRSEQ0_EN_B2 "net WE_REG_DC_GPIO_PWRSEQ0_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_PWRSEQ0_EN_B2 "net WE_REG_DC_GPIO_PWRSEQ0_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_PULLUPEN_B2 "net WE_REG_DC_GPIO_PULLUPEN_B2"
Toggle 0to1 WE_REG_DC_GPIO_PULLUPEN_B2 "net WE_REG_DC_GPIO_PULLUPEN_B2"
Toggle 1to0 WE_REG_DC_GPIO_PULLUPEN_B1 "net WE_REG_DC_GPIO_PULLUPEN_B1"
Toggle 0to1 WE_REG_DC_GPIO_PULLUPEN_B1 "net WE_REG_DC_GPIO_PULLUPEN_B1"
Toggle 1to0 WE_REG_DC_GPIO_PULLUPEN_B0 "net WE_REG_DC_GPIO_PULLUPEN_B0"
Toggle 0to1 WE_REG_DC_GPIO_PULLUPEN_B0 "net WE_REG_DC_GPIO_PULLUPEN_B0"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_1_B3 "net WE_REG_DC_GPIO_PAD_STRENGTH_1_B3"
Toggle 0to1 WE_REG_DC_GPIO_PAD_STRENGTH_1_B3 "net WE_REG_DC_GPIO_PAD_STRENGTH_1_B3"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_1_B0 "net WE_REG_DC_GPIO_PAD_STRENGTH_1_B0"
Toggle 0to1 WE_REG_DC_GPIO_PAD_STRENGTH_1_B0 "net WE_REG_DC_GPIO_PAD_STRENGTH_1_B0"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B3 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B3"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B3 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B3"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B2 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B2"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B2 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B2"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B1"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B1"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B0"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_STRENGTH_B0"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_MASK_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_MASK_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_MASK_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_MASK_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_EN_B2 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_EN_B2 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_EN_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_EN_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_EN_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_EN_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_A_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_A_B1 "net WE_REG_DC_GPIO_I2S_SPDIF_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_I2S_SPDIF_A_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_I2S_SPDIF_A_B0 "net WE_REG_DC_GPIO_I2S_SPDIF_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_HPD_MASK_B3 "net WE_REG_DC_GPIO_HPD_MASK_B3"
Toggle 0to1 WE_REG_DC_GPIO_HPD_MASK_B3 "net WE_REG_DC_GPIO_HPD_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_HPD_MASK_B2 "net WE_REG_DC_GPIO_HPD_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_HPD_MASK_B2 "net WE_REG_DC_GPIO_HPD_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_HPD_MASK_B1 "net WE_REG_DC_GPIO_HPD_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_HPD_MASK_B1 "net WE_REG_DC_GPIO_HPD_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_HPD_MASK_B0 "net WE_REG_DC_GPIO_HPD_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_HPD_MASK_B0 "net WE_REG_DC_GPIO_HPD_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_HPD_EN_B3 "net WE_REG_DC_GPIO_HPD_EN_B3"
Toggle 0to1 WE_REG_DC_GPIO_HPD_EN_B3 "net WE_REG_DC_GPIO_HPD_EN_B3"
Toggle 1to0 WE_REG_DC_GPIO_HPD_EN_B2 "net WE_REG_DC_GPIO_HPD_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_HPD_EN_B2 "net WE_REG_DC_GPIO_HPD_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_HPD_EN_B1 "net WE_REG_DC_GPIO_HPD_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_HPD_EN_B1 "net WE_REG_DC_GPIO_HPD_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_HPD_EN_B0 "net WE_REG_DC_GPIO_HPD_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_HPD_EN_B0 "net WE_REG_DC_GPIO_HPD_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_HPD_A_B3 "net WE_REG_DC_GPIO_HPD_A_B3"
Toggle 0to1 WE_REG_DC_GPIO_HPD_A_B3 "net WE_REG_DC_GPIO_HPD_A_B3"
Toggle 1to0 WE_REG_DC_GPIO_HPD_A_B2 "net WE_REG_DC_GPIO_HPD_A_B2"
Toggle 0to1 WE_REG_DC_GPIO_HPD_A_B2 "net WE_REG_DC_GPIO_HPD_A_B2"
Toggle 1to0 WE_REG_DC_GPIO_HPD_A_B1 "net WE_REG_DC_GPIO_HPD_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_HPD_A_B1 "net WE_REG_DC_GPIO_HPD_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_HPD_A_B0 "net WE_REG_DC_GPIO_HPD_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_HPD_A_B0 "net WE_REG_DC_GPIO_HPD_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_MASK_B3 "net WE_REG_DC_GPIO_GENLK_MASK_B3"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_MASK_B3 "net WE_REG_DC_GPIO_GENLK_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_MASK_B2 "net WE_REG_DC_GPIO_GENLK_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_MASK_B2 "net WE_REG_DC_GPIO_GENLK_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_MASK_B1 "net WE_REG_DC_GPIO_GENLK_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_MASK_B1 "net WE_REG_DC_GPIO_GENLK_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_MASK_B0 "net WE_REG_DC_GPIO_GENLK_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_MASK_B0 "net WE_REG_DC_GPIO_GENLK_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_EN_B3 "net WE_REG_DC_GPIO_GENLK_EN_B3"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_EN_B3 "net WE_REG_DC_GPIO_GENLK_EN_B3"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_EN_B2 "net WE_REG_DC_GPIO_GENLK_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_EN_B2 "net WE_REG_DC_GPIO_GENLK_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_EN_B1 "net WE_REG_DC_GPIO_GENLK_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_EN_B1 "net WE_REG_DC_GPIO_GENLK_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_EN_B0 "net WE_REG_DC_GPIO_GENLK_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_EN_B0 "net WE_REG_DC_GPIO_GENLK_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_A_B3 "net WE_REG_DC_GPIO_GENLK_A_B3"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_A_B3 "net WE_REG_DC_GPIO_GENLK_A_B3"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_A_B2 "net WE_REG_DC_GPIO_GENLK_A_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_A_B2 "net WE_REG_DC_GPIO_GENLK_A_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_A_B1 "net WE_REG_DC_GPIO_GENLK_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_A_B1 "net WE_REG_DC_GPIO_GENLK_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENLK_A_B0 "net WE_REG_DC_GPIO_GENLK_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENLK_A_B0 "net WE_REG_DC_GPIO_GENLK_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_MASK_B3 "net WE_REG_DC_GPIO_GENERIC_MASK_B3"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_MASK_B3 "net WE_REG_DC_GPIO_GENERIC_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_MASK_B2 "net WE_REG_DC_GPIO_GENERIC_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_MASK_B2 "net WE_REG_DC_GPIO_GENERIC_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_MASK_B1 "net WE_REG_DC_GPIO_GENERIC_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_MASK_B1 "net WE_REG_DC_GPIO_GENERIC_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_MASK_B0 "net WE_REG_DC_GPIO_GENERIC_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_MASK_B0 "net WE_REG_DC_GPIO_GENERIC_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_EN_B2 "net WE_REG_DC_GPIO_GENERIC_EN_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_EN_B2 "net WE_REG_DC_GPIO_GENERIC_EN_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_EN_B1 "net WE_REG_DC_GPIO_GENERIC_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_EN_B1 "net WE_REG_DC_GPIO_GENERIC_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_EN_B0 "net WE_REG_DC_GPIO_GENERIC_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_EN_B0 "net WE_REG_DC_GPIO_GENERIC_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_A_B2 "net WE_REG_DC_GPIO_GENERIC_A_B2"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_A_B2 "net WE_REG_DC_GPIO_GENERIC_A_B2"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_A_B1 "net WE_REG_DC_GPIO_GENERIC_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_A_B1 "net WE_REG_DC_GPIO_GENERIC_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_GENERIC_A_B0 "net WE_REG_DC_GPIO_GENERIC_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_GENERIC_A_B0 "net WE_REG_DC_GPIO_GENERIC_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B2 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B2"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B2 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B2"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B1 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B1"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B1 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B1"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B0 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B0"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B0 "net WE_REG_DC_GPIO_DRIVE_TXIMPSEL_B0"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B1 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B1"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B1 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B1"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B0 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B0"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B0 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S1_B0"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B1 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B1"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B1 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B1"
Toggle 1to0 WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B0 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B0"
Toggle 0to1 WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B0 "net WE_REG_DC_GPIO_DRIVE_STRENGTH_S0_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_MASK_B3 "net WE_REG_DC_GPIO_DDCVGA_MASK_B3"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_MASK_B3 "net WE_REG_DC_GPIO_DDCVGA_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_MASK_B2 "net WE_REG_DC_GPIO_DDCVGA_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_MASK_B2 "net WE_REG_DC_GPIO_DDCVGA_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_MASK_B1 "net WE_REG_DC_GPIO_DDCVGA_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_MASK_B1 "net WE_REG_DC_GPIO_DDCVGA_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_MASK_B0 "net WE_REG_DC_GPIO_DDCVGA_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_MASK_B0 "net WE_REG_DC_GPIO_DDCVGA_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_EN_B1 "net WE_REG_DC_GPIO_DDCVGA_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_EN_B1 "net WE_REG_DC_GPIO_DDCVGA_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_EN_B0 "net WE_REG_DC_GPIO_DDCVGA_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_EN_B0 "net WE_REG_DC_GPIO_DDCVGA_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_A_B1 "net WE_REG_DC_GPIO_DDCVGA_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_A_B1 "net WE_REG_DC_GPIO_DDCVGA_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDCVGA_A_B0 "net WE_REG_DC_GPIO_DDCVGA_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDCVGA_A_B0 "net WE_REG_DC_GPIO_DDCVGA_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_MASK_B2 "net WE_REG_DC_GPIO_DDC6_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_MASK_B2 "net WE_REG_DC_GPIO_DDC6_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_MASK_B1 "net WE_REG_DC_GPIO_DDC6_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_MASK_B1 "net WE_REG_DC_GPIO_DDC6_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_MASK_B0 "net WE_REG_DC_GPIO_DDC6_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_MASK_B0 "net WE_REG_DC_GPIO_DDC6_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_EN_B1 "net WE_REG_DC_GPIO_DDC6_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_EN_B1 "net WE_REG_DC_GPIO_DDC6_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_EN_B0 "net WE_REG_DC_GPIO_DDC6_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_EN_B0 "net WE_REG_DC_GPIO_DDC6_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_A_B1 "net WE_REG_DC_GPIO_DDC6_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_A_B1 "net WE_REG_DC_GPIO_DDC6_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_A_B0 "net WE_REG_DC_GPIO_DDC6_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC6_A_B0 "net WE_REG_DC_GPIO_DDC6_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_MASK_B2 "net WE_REG_DC_GPIO_DDC5_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_MASK_B2 "net WE_REG_DC_GPIO_DDC5_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_MASK_B1 "net WE_REG_DC_GPIO_DDC5_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_MASK_B1 "net WE_REG_DC_GPIO_DDC5_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_MASK_B0 "net WE_REG_DC_GPIO_DDC5_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_MASK_B0 "net WE_REG_DC_GPIO_DDC5_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_EN_B1 "net WE_REG_DC_GPIO_DDC5_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_EN_B1 "net WE_REG_DC_GPIO_DDC5_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_EN_B0 "net WE_REG_DC_GPIO_DDC5_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_EN_B0 "net WE_REG_DC_GPIO_DDC5_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_A_B1 "net WE_REG_DC_GPIO_DDC5_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_A_B1 "net WE_REG_DC_GPIO_DDC5_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_A_B0 "net WE_REG_DC_GPIO_DDC5_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC5_A_B0 "net WE_REG_DC_GPIO_DDC5_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_MASK_B2 "net WE_REG_DC_GPIO_DDC4_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_MASK_B2 "net WE_REG_DC_GPIO_DDC4_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_MASK_B1 "net WE_REG_DC_GPIO_DDC4_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_MASK_B1 "net WE_REG_DC_GPIO_DDC4_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_MASK_B0 "net WE_REG_DC_GPIO_DDC4_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_MASK_B0 "net WE_REG_DC_GPIO_DDC4_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_EN_B1 "net WE_REG_DC_GPIO_DDC4_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_EN_B1 "net WE_REG_DC_GPIO_DDC4_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_EN_B0 "net WE_REG_DC_GPIO_DDC4_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_EN_B0 "net WE_REG_DC_GPIO_DDC4_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_A_B1 "net WE_REG_DC_GPIO_DDC4_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_A_B1 "net WE_REG_DC_GPIO_DDC4_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_A_B0 "net WE_REG_DC_GPIO_DDC4_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC4_A_B0 "net WE_REG_DC_GPIO_DDC4_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_MASK_B2 "net WE_REG_DC_GPIO_DDC3_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_MASK_B2 "net WE_REG_DC_GPIO_DDC3_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_MASK_B1 "net WE_REG_DC_GPIO_DDC3_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_MASK_B1 "net WE_REG_DC_GPIO_DDC3_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_MASK_B0 "net WE_REG_DC_GPIO_DDC3_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_MASK_B0 "net WE_REG_DC_GPIO_DDC3_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_EN_B1 "net WE_REG_DC_GPIO_DDC3_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_EN_B1 "net WE_REG_DC_GPIO_DDC3_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_EN_B0 "net WE_REG_DC_GPIO_DDC3_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_EN_B0 "net WE_REG_DC_GPIO_DDC3_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_A_B1 "net WE_REG_DC_GPIO_DDC3_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_A_B1 "net WE_REG_DC_GPIO_DDC3_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_A_B0 "net WE_REG_DC_GPIO_DDC3_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC3_A_B0 "net WE_REG_DC_GPIO_DDC3_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_MASK_B2 "net WE_REG_DC_GPIO_DDC2_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_MASK_B2 "net WE_REG_DC_GPIO_DDC2_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_MASK_B1 "net WE_REG_DC_GPIO_DDC2_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_MASK_B1 "net WE_REG_DC_GPIO_DDC2_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_MASK_B0 "net WE_REG_DC_GPIO_DDC2_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_MASK_B0 "net WE_REG_DC_GPIO_DDC2_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_EN_B1 "net WE_REG_DC_GPIO_DDC2_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_EN_B1 "net WE_REG_DC_GPIO_DDC2_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_EN_B0 "net WE_REG_DC_GPIO_DDC2_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_EN_B0 "net WE_REG_DC_GPIO_DDC2_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_A_B1 "net WE_REG_DC_GPIO_DDC2_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_A_B1 "net WE_REG_DC_GPIO_DDC2_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_A_B0 "net WE_REG_DC_GPIO_DDC2_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC2_A_B0 "net WE_REG_DC_GPIO_DDC2_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_MASK_B2 "net WE_REG_DC_GPIO_DDC1_MASK_B2"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_MASK_B2 "net WE_REG_DC_GPIO_DDC1_MASK_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_MASK_B1 "net WE_REG_DC_GPIO_DDC1_MASK_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_MASK_B1 "net WE_REG_DC_GPIO_DDC1_MASK_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_MASK_B0 "net WE_REG_DC_GPIO_DDC1_MASK_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_MASK_B0 "net WE_REG_DC_GPIO_DDC1_MASK_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_EN_B1 "net WE_REG_DC_GPIO_DDC1_EN_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_EN_B1 "net WE_REG_DC_GPIO_DDC1_EN_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_EN_B0 "net WE_REG_DC_GPIO_DDC1_EN_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_EN_B0 "net WE_REG_DC_GPIO_DDC1_EN_B0"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_A_B1 "net WE_REG_DC_GPIO_DDC1_A_B1"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_A_B1 "net WE_REG_DC_GPIO_DDC1_A_B1"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_A_B0 "net WE_REG_DC_GPIO_DDC1_A_B0"
Toggle 0to1 WE_REG_DC_GPIO_DDC1_A_B0 "net WE_REG_DC_GPIO_DDC1_A_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_5_B3 "net WE_REG_DC_GPIO_AUX_CTRL_5_B3"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_5_B3 "net WE_REG_DC_GPIO_AUX_CTRL_5_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_5_B2 "net WE_REG_DC_GPIO_AUX_CTRL_5_B2"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_5_B2 "net WE_REG_DC_GPIO_AUX_CTRL_5_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_5_B1 "net WE_REG_DC_GPIO_AUX_CTRL_5_B1"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_5_B1 "net WE_REG_DC_GPIO_AUX_CTRL_5_B1"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_5_B0 "net WE_REG_DC_GPIO_AUX_CTRL_5_B0"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_5_B0 "net WE_REG_DC_GPIO_AUX_CTRL_5_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_4_B2 "net WE_REG_DC_GPIO_AUX_CTRL_4_B2"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_4_B2 "net WE_REG_DC_GPIO_AUX_CTRL_4_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_4_B1 "net WE_REG_DC_GPIO_AUX_CTRL_4_B1"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_4_B1 "net WE_REG_DC_GPIO_AUX_CTRL_4_B1"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_4_B0 "net WE_REG_DC_GPIO_AUX_CTRL_4_B0"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_4_B0 "net WE_REG_DC_GPIO_AUX_CTRL_4_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_3_B3 "net WE_REG_DC_GPIO_AUX_CTRL_3_B3"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_3_B3 "net WE_REG_DC_GPIO_AUX_CTRL_3_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_3_B2 "net WE_REG_DC_GPIO_AUX_CTRL_3_B2"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_3_B2 "net WE_REG_DC_GPIO_AUX_CTRL_3_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_3_B1 "net WE_REG_DC_GPIO_AUX_CTRL_3_B1"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_3_B1 "net WE_REG_DC_GPIO_AUX_CTRL_3_B1"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_3_B0 "net WE_REG_DC_GPIO_AUX_CTRL_3_B0"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_3_B0 "net WE_REG_DC_GPIO_AUX_CTRL_3_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_1_B3 "net WE_REG_DC_GPIO_AUX_CTRL_1_B3"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_1_B3 "net WE_REG_DC_GPIO_AUX_CTRL_1_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_1_B2 "net WE_REG_DC_GPIO_AUX_CTRL_1_B2"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_1_B2 "net WE_REG_DC_GPIO_AUX_CTRL_1_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_1_B1 "net WE_REG_DC_GPIO_AUX_CTRL_1_B1"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_1_B1 "net WE_REG_DC_GPIO_AUX_CTRL_1_B1"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_1_B0 "net WE_REG_DC_GPIO_AUX_CTRL_1_B0"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_1_B0 "net WE_REG_DC_GPIO_AUX_CTRL_1_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_0_B3 "net WE_REG_DC_GPIO_AUX_CTRL_0_B3"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_0_B3 "net WE_REG_DC_GPIO_AUX_CTRL_0_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_0_B2 "net WE_REG_DC_GPIO_AUX_CTRL_0_B2"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_0_B2 "net WE_REG_DC_GPIO_AUX_CTRL_0_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_0_B1 "net WE_REG_DC_GPIO_AUX_CTRL_0_B1"
Toggle 0to1 WE_REG_DC_GPIO_AUX_CTRL_0_B1 "net WE_REG_DC_GPIO_AUX_CTRL_0_B1"
Toggle 1to0 RD_REG_PHY_AUX_CNTL "net RD_REG_PHY_AUX_CNTL"
Toggle 0to1 RD_REG_PHY_AUX_CNTL "net RD_REG_PHY_AUX_CNTL"
Toggle 1to0 RD_REG_DC_GPIO_TX12_EN "net RD_REG_DC_GPIO_TX12_EN"
Toggle 0to1 RD_REG_DC_GPIO_TX12_EN "net RD_REG_DC_GPIO_TX12_EN"
Toggle 1to0 RD_REG_DC_GPIO_SYNCA_MASK "net RD_REG_DC_GPIO_SYNCA_MASK"
Toggle 0to1 RD_REG_DC_GPIO_SYNCA_MASK "net RD_REG_DC_GPIO_SYNCA_MASK"
Toggle 1to0 RD_REG_DC_GPIO_RXEN "net RD_REG_DC_GPIO_RXEN"
Toggle 0to1 RD_REG_DC_GPIO_RXEN "net RD_REG_DC_GPIO_RXEN"
Toggle 1to0 RD_REG_DC_GPIO_RESERVED "net RD_REG_DC_GPIO_RESERVED"
Toggle 0to1 RD_REG_DC_GPIO_RESERVED "net RD_REG_DC_GPIO_RESERVED"
Toggle 1to0 RD_REG_DC_GPIO_PWRSEQ1_EN "net RD_REG_DC_GPIO_PWRSEQ1_EN"
Toggle 0to1 RD_REG_DC_GPIO_PWRSEQ1_EN "net RD_REG_DC_GPIO_PWRSEQ1_EN"
Toggle 1to0 RD_REG_DC_GPIO_PWRSEQ0_EN "net RD_REG_DC_GPIO_PWRSEQ0_EN"
Toggle 0to1 RD_REG_DC_GPIO_PWRSEQ0_EN "net RD_REG_DC_GPIO_PWRSEQ0_EN"
Toggle 1to0 RD_REG_DC_GPIO_PULLUPEN "net RD_REG_DC_GPIO_PULLUPEN"
Toggle 0to1 RD_REG_DC_GPIO_PULLUPEN "net RD_REG_DC_GPIO_PULLUPEN"
Toggle 1to0 RD_REG_DC_GPIO_PAD_STRENGTH_1 "net RD_REG_DC_GPIO_PAD_STRENGTH_1"
Toggle 0to1 RD_REG_DC_GPIO_PAD_STRENGTH_1 "net RD_REG_DC_GPIO_PAD_STRENGTH_1"
Toggle 1to0 RD_REG_DC_GPIO_I2S_SPDIF_Y "net RD_REG_DC_GPIO_I2S_SPDIF_Y"
Toggle 0to1 RD_REG_DC_GPIO_I2S_SPDIF_Y "net RD_REG_DC_GPIO_I2S_SPDIF_Y"
Toggle 1to0 RD_REG_DC_GPIO_I2S_SPDIF_STRENGTH "net RD_REG_DC_GPIO_I2S_SPDIF_STRENGTH"
Toggle 0to1 RD_REG_DC_GPIO_I2S_SPDIF_STRENGTH "net RD_REG_DC_GPIO_I2S_SPDIF_STRENGTH"
Toggle 1to0 RD_REG_DC_GPIO_I2S_SPDIF_MASK "net RD_REG_DC_GPIO_I2S_SPDIF_MASK"
Toggle 0to1 RD_REG_DC_GPIO_I2S_SPDIF_MASK "net RD_REG_DC_GPIO_I2S_SPDIF_MASK"
Toggle 1to0 RD_REG_DC_GPIO_I2S_SPDIF_EN "net RD_REG_DC_GPIO_I2S_SPDIF_EN"
Toggle 0to1 RD_REG_DC_GPIO_I2S_SPDIF_EN "net RD_REG_DC_GPIO_I2S_SPDIF_EN"
Toggle 1to0 RD_REG_DC_GPIO_I2S_SPDIF_A "net RD_REG_DC_GPIO_I2S_SPDIF_A"
Toggle 0to1 RD_REG_DC_GPIO_I2S_SPDIF_A "net RD_REG_DC_GPIO_I2S_SPDIF_A"
Toggle 1to0 RD_REG_DC_GPIO_HPD_Y "net RD_REG_DC_GPIO_HPD_Y"
Toggle 0to1 RD_REG_DC_GPIO_HPD_Y "net RD_REG_DC_GPIO_HPD_Y"
Toggle 1to0 RD_REG_DC_GPIO_HPD_MASK "net RD_REG_DC_GPIO_HPD_MASK"
Toggle 0to1 RD_REG_DC_GPIO_HPD_MASK "net RD_REG_DC_GPIO_HPD_MASK"
Toggle 1to0 RD_REG_DC_GPIO_HPD_EN "net RD_REG_DC_GPIO_HPD_EN"
Toggle 0to1 RD_REG_DC_GPIO_HPD_EN "net RD_REG_DC_GPIO_HPD_EN"
Toggle 1to0 RD_REG_DC_GPIO_HPD_A "net RD_REG_DC_GPIO_HPD_A"
Toggle 0to1 RD_REG_DC_GPIO_HPD_A "net RD_REG_DC_GPIO_HPD_A"
Toggle 1to0 RD_REG_DC_GPIO_GENLK_Y "net RD_REG_DC_GPIO_GENLK_Y"
Toggle 0to1 RD_REG_DC_GPIO_GENLK_Y "net RD_REG_DC_GPIO_GENLK_Y"
Toggle 1to0 RD_REG_DC_GPIO_GENLK_MASK "net RD_REG_DC_GPIO_GENLK_MASK"
Toggle 0to1 RD_REG_DC_GPIO_GENLK_MASK "net RD_REG_DC_GPIO_GENLK_MASK"
Toggle 1to0 RD_REG_DC_GPIO_GENLK_EN "net RD_REG_DC_GPIO_GENLK_EN"
Toggle 0to1 RD_REG_DC_GPIO_GENLK_EN "net RD_REG_DC_GPIO_GENLK_EN"
Toggle 1to0 RD_REG_DC_GPIO_GENLK_A "net RD_REG_DC_GPIO_GENLK_A"
Toggle 0to1 RD_REG_DC_GPIO_GENLK_A "net RD_REG_DC_GPIO_GENLK_A"
Toggle 1to0 RD_REG_DC_GPIO_GENERIC_Y "net RD_REG_DC_GPIO_GENERIC_Y"
Toggle 0to1 RD_REG_DC_GPIO_GENERIC_Y "net RD_REG_DC_GPIO_GENERIC_Y"
Toggle 1to0 RD_REG_DC_GPIO_GENERIC_MASK "net RD_REG_DC_GPIO_GENERIC_MASK"
Toggle 0to1 RD_REG_DC_GPIO_GENERIC_MASK "net RD_REG_DC_GPIO_GENERIC_MASK"
Toggle 1to0 RD_REG_DC_GPIO_GENERIC_EN "net RD_REG_DC_GPIO_GENERIC_EN"
Toggle 0to1 RD_REG_DC_GPIO_GENERIC_EN "net RD_REG_DC_GPIO_GENERIC_EN"
Toggle 1to0 RD_REG_DC_GPIO_GENERIC_A "net RD_REG_DC_GPIO_GENERIC_A"
Toggle 0to1 RD_REG_DC_GPIO_GENERIC_A "net RD_REG_DC_GPIO_GENERIC_A"
Toggle 1to0 RD_REG_DC_GPIO_DRIVE_TXIMPSEL "net RD_REG_DC_GPIO_DRIVE_TXIMPSEL"
Toggle 0to1 RD_REG_DC_GPIO_DRIVE_TXIMPSEL "net RD_REG_DC_GPIO_DRIVE_TXIMPSEL"
Toggle 1to0 RD_REG_DC_GPIO_DRIVE_STRENGTH_S1 "net RD_REG_DC_GPIO_DRIVE_STRENGTH_S1"
Toggle 0to1 RD_REG_DC_GPIO_DRIVE_STRENGTH_S1 "net RD_REG_DC_GPIO_DRIVE_STRENGTH_S1"
Toggle 1to0 RD_REG_DC_GPIO_DRIVE_STRENGTH_S0 "net RD_REG_DC_GPIO_DRIVE_STRENGTH_S0"
Toggle 0to1 RD_REG_DC_GPIO_DRIVE_STRENGTH_S0 "net RD_REG_DC_GPIO_DRIVE_STRENGTH_S0"
Toggle 1to0 RD_REG_DC_GPIO_DDCVGA_Y "net RD_REG_DC_GPIO_DDCVGA_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDCVGA_Y "net RD_REG_DC_GPIO_DDCVGA_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDCVGA_MASK "net RD_REG_DC_GPIO_DDCVGA_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDCVGA_MASK "net RD_REG_DC_GPIO_DDCVGA_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDCVGA_EN "net RD_REG_DC_GPIO_DDCVGA_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDCVGA_EN "net RD_REG_DC_GPIO_DDCVGA_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDCVGA_A "net RD_REG_DC_GPIO_DDCVGA_A"
Toggle 0to1 RD_REG_DC_GPIO_DDCVGA_A "net RD_REG_DC_GPIO_DDCVGA_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC6_Y "net RD_REG_DC_GPIO_DDC6_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC6_Y "net RD_REG_DC_GPIO_DDC6_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC6_MASK "net RD_REG_DC_GPIO_DDC6_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC6_MASK "net RD_REG_DC_GPIO_DDC6_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC6_EN "net RD_REG_DC_GPIO_DDC6_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC6_EN "net RD_REG_DC_GPIO_DDC6_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC6_A "net RD_REG_DC_GPIO_DDC6_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC6_A "net RD_REG_DC_GPIO_DDC6_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC5_Y "net RD_REG_DC_GPIO_DDC5_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC5_Y "net RD_REG_DC_GPIO_DDC5_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC5_MASK "net RD_REG_DC_GPIO_DDC5_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC5_MASK "net RD_REG_DC_GPIO_DDC5_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC5_EN "net RD_REG_DC_GPIO_DDC5_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC5_EN "net RD_REG_DC_GPIO_DDC5_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC5_A "net RD_REG_DC_GPIO_DDC5_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC5_A "net RD_REG_DC_GPIO_DDC5_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC4_Y "net RD_REG_DC_GPIO_DDC4_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC4_Y "net RD_REG_DC_GPIO_DDC4_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC4_MASK "net RD_REG_DC_GPIO_DDC4_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC4_MASK "net RD_REG_DC_GPIO_DDC4_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC4_EN "net RD_REG_DC_GPIO_DDC4_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC4_EN "net RD_REG_DC_GPIO_DDC4_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC4_A "net RD_REG_DC_GPIO_DDC4_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC4_A "net RD_REG_DC_GPIO_DDC4_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC3_Y "net RD_REG_DC_GPIO_DDC3_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC3_Y "net RD_REG_DC_GPIO_DDC3_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC3_MASK "net RD_REG_DC_GPIO_DDC3_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC3_MASK "net RD_REG_DC_GPIO_DDC3_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC3_EN "net RD_REG_DC_GPIO_DDC3_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC3_EN "net RD_REG_DC_GPIO_DDC3_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC3_A "net RD_REG_DC_GPIO_DDC3_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC3_A "net RD_REG_DC_GPIO_DDC3_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC2_Y "net RD_REG_DC_GPIO_DDC2_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC2_Y "net RD_REG_DC_GPIO_DDC2_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC2_MASK "net RD_REG_DC_GPIO_DDC2_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC2_MASK "net RD_REG_DC_GPIO_DDC2_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC2_EN "net RD_REG_DC_GPIO_DDC2_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC2_EN "net RD_REG_DC_GPIO_DDC2_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC2_A "net RD_REG_DC_GPIO_DDC2_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC2_A "net RD_REG_DC_GPIO_DDC2_A"
Toggle 1to0 RD_REG_DC_GPIO_DDC1_Y "net RD_REG_DC_GPIO_DDC1_Y"
Toggle 0to1 RD_REG_DC_GPIO_DDC1_Y "net RD_REG_DC_GPIO_DDC1_Y"
Toggle 1to0 RD_REG_DC_GPIO_DDC1_MASK "net RD_REG_DC_GPIO_DDC1_MASK"
Toggle 0to1 RD_REG_DC_GPIO_DDC1_MASK "net RD_REG_DC_GPIO_DDC1_MASK"
Toggle 1to0 RD_REG_DC_GPIO_DDC1_EN "net RD_REG_DC_GPIO_DDC1_EN"
Toggle 0to1 RD_REG_DC_GPIO_DDC1_EN "net RD_REG_DC_GPIO_DDC1_EN"
Toggle 1to0 RD_REG_DC_GPIO_DDC1_A "net RD_REG_DC_GPIO_DDC1_A"
Toggle 0to1 RD_REG_DC_GPIO_DDC1_A "net RD_REG_DC_GPIO_DDC1_A"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_5 "net RD_REG_DC_GPIO_AUX_CTRL_5"
Toggle 0to1 RD_REG_DC_GPIO_AUX_CTRL_5 "net RD_REG_DC_GPIO_AUX_CTRL_5"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_4 "net RD_REG_DC_GPIO_AUX_CTRL_4"
Toggle 0to1 RD_REG_DC_GPIO_AUX_CTRL_4 "net RD_REG_DC_GPIO_AUX_CTRL_4"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_3 "net RD_REG_DC_GPIO_AUX_CTRL_3"
Toggle 0to1 RD_REG_DC_GPIO_AUX_CTRL_3 "net RD_REG_DC_GPIO_AUX_CTRL_3"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_1 "net RD_REG_DC_GPIO_AUX_CTRL_1"
Toggle 0to1 RD_REG_DC_GPIO_AUX_CTRL_1 "net RD_REG_DC_GPIO_AUX_CTRL_1"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_0 "net RD_REG_DC_GPIO_AUX_CTRL_0"
Toggle 0to1 RD_REG_DC_GPIO_AUX_CTRL_0 "net RD_REG_DC_GPIO_AUX_CTRL_0"
Toggle 1to0 RD_REG_AUXI2C_PAD_ALL_PWR_OK "net RD_REG_AUXI2C_PAD_ALL_PWR_OK"
Toggle 0to1 RD_REG_AUXI2C_PAD_ALL_PWR_OK "net RD_REG_AUXI2C_PAD_ALL_PWR_OK"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_SYNC_STRENGTH_SP "net Q_SYNC_STRENGTH_SP[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_SYNC_STRENGTH_SN "net Q_SYNC_STRENGTH_SN[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_SPDIF0_DRVSTRENGTH_SP "net Q_SPDIF0_DRVSTRENGTH_SP[2:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_SPDIF0_DRVSTRENGTH_SN "net Q_SPDIF0_DRVSTRENGTH_SN[2:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_I2S1_DRVSTRENGTH "net Q_I2S1_DRVSTRENGTH[2:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_I2S0_DRVSTRENGTH "net Q_I2S0_DRVSTRENGTH[2:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_GENLK_STRENGTH_SP "net Q_GENLK_STRENGTH_SP[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_GENLK_STRENGTH_SN "net Q_GENLK_STRENGTH_SN[3:0]"
Toggle 1to0 Q_DDC_PAD6_I2CMODE "net Q_DDC_PAD6_I2CMODE"
Toggle 0to1 Q_DDC_PAD6_I2CMODE "net Q_DDC_PAD6_I2CMODE"
Toggle 1to0 Q_DDC_PAD5_I2CMODE "net Q_DDC_PAD5_I2CMODE"
Toggle 0to1 Q_DDC_PAD5_I2CMODE "net Q_DDC_PAD5_I2CMODE"
Toggle 1to0 Q_DDC_PAD4_I2CMODE "net Q_DDC_PAD4_I2CMODE"
Toggle 0to1 Q_DDC_PAD4_I2CMODE "net Q_DDC_PAD4_I2CMODE"
Toggle 1to0 Q_DDC_PAD3_I2CMODE "net Q_DDC_PAD3_I2CMODE"
Toggle 0to1 Q_DDC_PAD3_I2CMODE "net Q_DDC_PAD3_I2CMODE"
Toggle 1to0 Q_DDC_PAD2_I2CMODE "net Q_DDC_PAD2_I2CMODE"
Toggle 0to1 Q_DDC_PAD2_I2CMODE "net Q_DDC_PAD2_I2CMODE"
Toggle 1to0 Q_DDC_PAD1_I2CMODE "net Q_DDC_PAD1_I2CMODE"
Toggle 0to1 Q_DDC_PAD1_I2CMODE "net Q_DDC_PAD1_I2CMODE"
Toggle 1to0 Q_DDCVGA_INVERT_INPUT_POLARITY "net Q_DDCVGA_INVERT_INPUT_POLARITY"
Toggle 0to1 Q_DDCVGA_INVERT_INPUT_POLARITY "net Q_DDCVGA_INVERT_INPUT_POLARITY"
Toggle 1to0 Q_DDC6_PAD_I2C_CTRL "net Q_DDC6_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC6_PAD_I2C_CTRL "net Q_DDC6_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC6_I2C_VPH_1V2_EN "net Q_DDC6_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC6_I2C_VPH_1V2_EN "net Q_DDC6_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC5_PAD_I2C_CTRL "net Q_DDC5_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC5_PAD_I2C_CTRL "net Q_DDC5_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC5_I2C_VPH_1V2_EN "net Q_DDC5_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC5_I2C_VPH_1V2_EN "net Q_DDC5_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC4_PAD_I2C_CTRL "net Q_DDC4_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC4_PAD_I2C_CTRL "net Q_DDC4_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC4_I2C_VPH_1V2_EN "net Q_DDC4_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC4_I2C_VPH_1V2_EN "net Q_DDC4_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC3_PAD_I2C_CTRL "net Q_DDC3_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC3_PAD_I2C_CTRL "net Q_DDC3_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC3_I2C_VPH_1V2_EN "net Q_DDC3_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC3_I2C_VPH_1V2_EN "net Q_DDC3_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC2_PAD_I2C_CTRL "net Q_DDC2_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC2_PAD_I2C_CTRL "net Q_DDC2_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC2_I2C_VPH_1V2_EN "net Q_DDC2_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC2_I2C_VPH_1V2_EN "net Q_DDC2_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC1_PAD_I2C_CTRL "net Q_DDC1_PAD_I2C_CTRL"
Toggle 0to1 Q_DDC1_PAD_I2C_CTRL "net Q_DDC1_PAD_I2C_CTRL"
Toggle 1to0 Q_DDC1_I2C_VPH_1V2_EN "net Q_DDC1_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC1_I2C_VPH_1V2_EN "net Q_DDC1_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DC_GPIO_VSYNCA_RXEN "net Q_DC_GPIO_VSYNCA_RXEN"
Toggle 0to1 Q_DC_GPIO_VSYNCA_RXEN "net Q_DC_GPIO_VSYNCA_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_VSYNCA_RECV "net Q_DC_GPIO_VSYNCA_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_VSYNCA_PU_EN "net Q_DC_GPIO_VSYNCA_PU_EN"
Toggle 0to1 Q_DC_GPIO_VSYNCA_PU_EN "net Q_DC_GPIO_VSYNCA_PU_EN"
Toggle 1to0 Q_DC_GPIO_VSYNCA_PD_DIS "net Q_DC_GPIO_VSYNCA_PD_DIS"
Toggle 0to1 Q_DC_GPIO_VSYNCA_PD_DIS "net Q_DC_GPIO_VSYNCA_PD_DIS"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_TXIMPSEL "net Q_DC_GPIO_SWAPLOCK_B_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_TXIMPSEL "net Q_DC_GPIO_SWAPLOCK_B_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_S1 "net Q_DC_GPIO_SWAPLOCK_B_S1"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_S1 "net Q_DC_GPIO_SWAPLOCK_B_S1"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_S0 "net Q_DC_GPIO_SWAPLOCK_B_S0"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_S0 "net Q_DC_GPIO_SWAPLOCK_B_S0"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_RXEN "net Q_DC_GPIO_SWAPLOCK_B_RXEN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_RXEN "net Q_DC_GPIO_SWAPLOCK_B_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_SWAPLOCK_B_RECV "net Q_DC_GPIO_SWAPLOCK_B_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_PU_EN "net Q_DC_GPIO_SWAPLOCK_B_PU_EN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_PU_EN "net Q_DC_GPIO_SWAPLOCK_B_PU_EN"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_PD_DIS "net Q_DC_GPIO_SWAPLOCK_B_PD_DIS"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_PD_DIS "net Q_DC_GPIO_SWAPLOCK_B_PD_DIS"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_MASK "net Q_DC_GPIO_SWAPLOCK_B_MASK"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_MASK "net Q_DC_GPIO_SWAPLOCK_B_MASK"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_EN "net Q_DC_GPIO_SWAPLOCK_B_EN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_EN "net Q_DC_GPIO_SWAPLOCK_B_EN"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_B_A "net Q_DC_GPIO_SWAPLOCK_B_A"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_B_A "net Q_DC_GPIO_SWAPLOCK_B_A"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_TXIMPSEL "net Q_DC_GPIO_SWAPLOCK_A_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_TXIMPSEL "net Q_DC_GPIO_SWAPLOCK_A_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_S1 "net Q_DC_GPIO_SWAPLOCK_A_S1"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_S1 "net Q_DC_GPIO_SWAPLOCK_A_S1"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_S0 "net Q_DC_GPIO_SWAPLOCK_A_S0"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_S0 "net Q_DC_GPIO_SWAPLOCK_A_S0"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_RXEN "net Q_DC_GPIO_SWAPLOCK_A_RXEN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_RXEN "net Q_DC_GPIO_SWAPLOCK_A_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_SWAPLOCK_A_RECV "net Q_DC_GPIO_SWAPLOCK_A_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_PU_EN "net Q_DC_GPIO_SWAPLOCK_A_PU_EN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_PU_EN "net Q_DC_GPIO_SWAPLOCK_A_PU_EN"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_PD_DIS "net Q_DC_GPIO_SWAPLOCK_A_PD_DIS"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_PD_DIS "net Q_DC_GPIO_SWAPLOCK_A_PD_DIS"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_MASK "net Q_DC_GPIO_SWAPLOCK_A_MASK"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_MASK "net Q_DC_GPIO_SWAPLOCK_A_MASK"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_EN "net Q_DC_GPIO_SWAPLOCK_A_EN"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_EN "net Q_DC_GPIO_SWAPLOCK_A_EN"
Toggle 1to0 Q_DC_GPIO_SWAPLOCK_A_A "net Q_DC_GPIO_SWAPLOCK_A_A"
Toggle 0to1 Q_DC_GPIO_SWAPLOCK_A_A "net Q_DC_GPIO_SWAPLOCK_A_A"
Toggle 1to0 Q_DC_GPIO_SPDIF1_STRENGTH "net Q_DC_GPIO_SPDIF1_STRENGTH"
Toggle 0to1 Q_DC_GPIO_SPDIF1_STRENGTH "net Q_DC_GPIO_SPDIF1_STRENGTH"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_SPDIF1_RXSEL "net Q_DC_GPIO_SPDIF1_RXSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_SPDIF1_RXEN "net Q_DC_GPIO_SPDIF1_RXEN"
Toggle 0to1 Q_DC_GPIO_SPDIF1_RXEN "net Q_DC_GPIO_SPDIF1_RXEN"
Toggle 1to0 Q_DC_GPIO_SPDIF1_PU "net Q_DC_GPIO_SPDIF1_PU"
Toggle 0to1 Q_DC_GPIO_SPDIF1_PU "net Q_DC_GPIO_SPDIF1_PU"
Toggle 1to0 Q_DC_GPIO_SPDIF1_MASK "net Q_DC_GPIO_SPDIF1_MASK"
Toggle 0to1 Q_DC_GPIO_SPDIF1_MASK "net Q_DC_GPIO_SPDIF1_MASK"
Toggle 1to0 Q_DC_GPIO_SPDIF1_EN "net Q_DC_GPIO_SPDIF1_EN"
Toggle 0to1 Q_DC_GPIO_SPDIF1_EN "net Q_DC_GPIO_SPDIF1_EN"
Toggle 1to0 Q_DC_GPIO_SPDIF1_A "net Q_DC_GPIO_SPDIF1_A"
Toggle 0to1 Q_DC_GPIO_SPDIF1_A "net Q_DC_GPIO_SPDIF1_A"
Toggle 1to0 Q_DC_GPIO_SPDIF0_MASK "net Q_DC_GPIO_SPDIF0_MASK"
Toggle 0to1 Q_DC_GPIO_SPDIF0_MASK "net Q_DC_GPIO_SPDIF0_MASK"
Toggle 1to0 Q_DC_GPIO_SPDIF0_EN "net Q_DC_GPIO_SPDIF0_EN"
Toggle 0to1 Q_DC_GPIO_SPDIF0_EN "net Q_DC_GPIO_SPDIF0_EN"
Toggle 1to0 Q_DC_GPIO_SPDIF0_A "net Q_DC_GPIO_SPDIF0_A"
Toggle 0to1 Q_DC_GPIO_SPDIF0_A "net Q_DC_GPIO_SPDIF0_A"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_RESERVED "net Q_DC_GPIO_RESERVED[31:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN"
Toggle 1to0 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_GENERICA_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_GENERICA_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_GENERICA_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_GENERICA_EN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_EN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_EN"
Toggle 1to0 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_GENERICA_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_GENERICA_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_GENERICA_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_GENERICA_EN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_EN"
Toggle 0to1 Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_EN "net Q_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_EN"
Toggle 1to0 Q_DC_GPIO_MCLK1_MASK "net Q_DC_GPIO_MCLK1_MASK"
Toggle 0to1 Q_DC_GPIO_MCLK1_MASK "net Q_DC_GPIO_MCLK1_MASK"
Toggle 1to0 Q_DC_GPIO_MCLK1_EN "net Q_DC_GPIO_MCLK1_EN"
Toggle 0to1 Q_DC_GPIO_MCLK1_EN "net Q_DC_GPIO_MCLK1_EN"
Toggle 1to0 Q_DC_GPIO_MCLK1_A "net Q_DC_GPIO_MCLK1_A"
Toggle 0to1 Q_DC_GPIO_MCLK1_A "net Q_DC_GPIO_MCLK1_A"
Toggle 1to0 Q_DC_GPIO_MCLK0_MASK "net Q_DC_GPIO_MCLK0_MASK"
Toggle 0to1 Q_DC_GPIO_MCLK0_MASK "net Q_DC_GPIO_MCLK0_MASK"
Toggle 1to0 Q_DC_GPIO_MCLK0_EN "net Q_DC_GPIO_MCLK0_EN"
Toggle 0to1 Q_DC_GPIO_MCLK0_EN "net Q_DC_GPIO_MCLK0_EN"
Toggle 1to0 Q_DC_GPIO_MCLK0_A "net Q_DC_GPIO_MCLK0_A"
Toggle 0to1 Q_DC_GPIO_MCLK0_A "net Q_DC_GPIO_MCLK0_A"
Toggle 1to0 Q_DC_GPIO_LRCK1_MASK "net Q_DC_GPIO_LRCK1_MASK"
Toggle 0to1 Q_DC_GPIO_LRCK1_MASK "net Q_DC_GPIO_LRCK1_MASK"
Toggle 1to0 Q_DC_GPIO_LRCK1_EN "net Q_DC_GPIO_LRCK1_EN"
Toggle 0to1 Q_DC_GPIO_LRCK1_EN "net Q_DC_GPIO_LRCK1_EN"
Toggle 1to0 Q_DC_GPIO_LRCK1_A "net Q_DC_GPIO_LRCK1_A"
Toggle 0to1 Q_DC_GPIO_LRCK1_A "net Q_DC_GPIO_LRCK1_A"
Toggle 1to0 Q_DC_GPIO_LRCK0_MASK "net Q_DC_GPIO_LRCK0_MASK"
Toggle 0to1 Q_DC_GPIO_LRCK0_MASK "net Q_DC_GPIO_LRCK0_MASK"
Toggle 1to0 Q_DC_GPIO_LRCK0_EN "net Q_DC_GPIO_LRCK0_EN"
Toggle 0to1 Q_DC_GPIO_LRCK0_EN "net Q_DC_GPIO_LRCK0_EN"
Toggle 1to0 Q_DC_GPIO_LRCK0_A "net Q_DC_GPIO_LRCK0_A"
Toggle 0to1 Q_DC_GPIO_LRCK0_A "net Q_DC_GPIO_LRCK0_A"
Toggle 1to0 Q_DC_GPIO_I2SDATA1_MASK "net Q_DC_GPIO_I2SDATA1_MASK"
Toggle 0to1 Q_DC_GPIO_I2SDATA1_MASK "net Q_DC_GPIO_I2SDATA1_MASK"
Toggle 1to0 Q_DC_GPIO_I2SDATA1_EN "net Q_DC_GPIO_I2SDATA1_EN"
Toggle 0to1 Q_DC_GPIO_I2SDATA1_EN "net Q_DC_GPIO_I2SDATA1_EN"
Toggle 1to0 Q_DC_GPIO_I2SDATA1_A "net Q_DC_GPIO_I2SDATA1_A"
Toggle 0to1 Q_DC_GPIO_I2SDATA1_A "net Q_DC_GPIO_I2SDATA1_A"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_I2SDATA0_MASK "net Q_DC_GPIO_I2SDATA0_MASK[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_I2SDATA0_EN "net Q_DC_GPIO_I2SDATA0_EN[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_I2SDATA0_A "net Q_DC_GPIO_I2SDATA0_A[3:0]"
Toggle 1to0 Q_DC_GPIO_I2C_RSEL_1P1 "net Q_DC_GPIO_I2C_RSEL_1P1"
Toggle 0to1 Q_DC_GPIO_I2C_RSEL_1P1 "net Q_DC_GPIO_I2C_RSEL_1P1"
Toggle 1to0 Q_DC_GPIO_I2C_RSEL_0P9 "net Q_DC_GPIO_I2C_RSEL_0P9"
Toggle 0to1 Q_DC_GPIO_I2C_RSEL_0P9 "net Q_DC_GPIO_I2C_RSEL_0P9"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_I2C_RESBIASEN "net Q_DC_GPIO_I2C_RESBIASEN[1:0]"
Toggle 1to0 Q_DC_GPIO_I2C_CSEL_1P1 "net Q_DC_GPIO_I2C_CSEL_1P1"
Toggle 0to1 Q_DC_GPIO_I2C_CSEL_1P1 "net Q_DC_GPIO_I2C_CSEL_1P1"
Toggle 1to0 Q_DC_GPIO_I2C_CSEL_0P9 "net Q_DC_GPIO_I2C_CSEL_0P9"
Toggle 0to1 Q_DC_GPIO_I2C_CSEL_0P9 "net Q_DC_GPIO_I2C_CSEL_0P9"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_I2C_BIASCRTEN "net Q_DC_GPIO_I2C_BIASCRTEN[1:0]"
Toggle 1to0 Q_DC_GPIO_HSYNCA_RXEN "net Q_DC_GPIO_HSYNCA_RXEN"
Toggle 0to1 Q_DC_GPIO_HSYNCA_RXEN "net Q_DC_GPIO_HSYNCA_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HSYNCA_RECV "net Q_DC_GPIO_HSYNCA_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HSYNCA_PU_EN "net Q_DC_GPIO_HSYNCA_PU_EN"
Toggle 0to1 Q_DC_GPIO_HSYNCA_PU_EN "net Q_DC_GPIO_HSYNCA_PU_EN"
Toggle 1to0 Q_DC_GPIO_HSYNCA_PD_DIS "net Q_DC_GPIO_HSYNCA_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HSYNCA_PD_DIS "net Q_DC_GPIO_HSYNCA_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD6_TXIMPSEL "net Q_DC_GPIO_HPD6_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD6_TXIMPSEL "net Q_DC_GPIO_HPD6_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD6_RXEN "net Q_DC_GPIO_HPD6_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD6_RXEN "net Q_DC_GPIO_HPD6_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD6_RECV "net Q_DC_GPIO_HPD6_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD6_PU_EN "net Q_DC_GPIO_HPD6_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD6_PU_EN "net Q_DC_GPIO_HPD6_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD6_PD_DIS "net Q_DC_GPIO_HPD6_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD6_PD_DIS "net Q_DC_GPIO_HPD6_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD6_MASK "net Q_DC_GPIO_HPD6_MASK"
Toggle 0to1 Q_DC_GPIO_HPD6_MASK "net Q_DC_GPIO_HPD6_MASK"
Toggle 1to0 Q_DC_GPIO_HPD6_EN "net Q_DC_GPIO_HPD6_EN"
Toggle 0to1 Q_DC_GPIO_HPD6_EN "net Q_DC_GPIO_HPD6_EN"
Toggle 1to0 Q_DC_GPIO_HPD6_A "net Q_DC_GPIO_HPD6_A"
Toggle 0to1 Q_DC_GPIO_HPD6_A "net Q_DC_GPIO_HPD6_A"
Toggle 1to0 Q_DC_GPIO_HPD5_TXIMPSEL "net Q_DC_GPIO_HPD5_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD5_TXIMPSEL "net Q_DC_GPIO_HPD5_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD5_RXEN "net Q_DC_GPIO_HPD5_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD5_RXEN "net Q_DC_GPIO_HPD5_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD5_RECV "net Q_DC_GPIO_HPD5_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD5_PU_EN "net Q_DC_GPIO_HPD5_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD5_PU_EN "net Q_DC_GPIO_HPD5_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD5_PD_DIS "net Q_DC_GPIO_HPD5_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD5_PD_DIS "net Q_DC_GPIO_HPD5_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD5_MASK "net Q_DC_GPIO_HPD5_MASK"
Toggle 0to1 Q_DC_GPIO_HPD5_MASK "net Q_DC_GPIO_HPD5_MASK"
Toggle 1to0 Q_DC_GPIO_HPD5_EN "net Q_DC_GPIO_HPD5_EN"
Toggle 0to1 Q_DC_GPIO_HPD5_EN "net Q_DC_GPIO_HPD5_EN"
Toggle 1to0 Q_DC_GPIO_HPD5_A "net Q_DC_GPIO_HPD5_A"
Toggle 0to1 Q_DC_GPIO_HPD5_A "net Q_DC_GPIO_HPD5_A"
Toggle 1to0 Q_DC_GPIO_HPD4_TXIMPSEL "net Q_DC_GPIO_HPD4_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD4_TXIMPSEL "net Q_DC_GPIO_HPD4_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD4_RXEN "net Q_DC_GPIO_HPD4_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD4_RXEN "net Q_DC_GPIO_HPD4_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD4_RECV "net Q_DC_GPIO_HPD4_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD4_PU_EN "net Q_DC_GPIO_HPD4_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD4_PU_EN "net Q_DC_GPIO_HPD4_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD4_PD_DIS "net Q_DC_GPIO_HPD4_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD4_PD_DIS "net Q_DC_GPIO_HPD4_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD4_MASK "net Q_DC_GPIO_HPD4_MASK"
Toggle 0to1 Q_DC_GPIO_HPD4_MASK "net Q_DC_GPIO_HPD4_MASK"
Toggle 1to0 Q_DC_GPIO_HPD4_EN "net Q_DC_GPIO_HPD4_EN"
Toggle 0to1 Q_DC_GPIO_HPD4_EN "net Q_DC_GPIO_HPD4_EN"
Toggle 1to0 Q_DC_GPIO_HPD4_A "net Q_DC_GPIO_HPD4_A"
Toggle 0to1 Q_DC_GPIO_HPD4_A "net Q_DC_GPIO_HPD4_A"
Toggle 1to0 Q_DC_GPIO_HPD3_TXIMPSEL "net Q_DC_GPIO_HPD3_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD3_TXIMPSEL "net Q_DC_GPIO_HPD3_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD3_RXEN "net Q_DC_GPIO_HPD3_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD3_RXEN "net Q_DC_GPIO_HPD3_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD3_RECV "net Q_DC_GPIO_HPD3_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD3_PU_EN "net Q_DC_GPIO_HPD3_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD3_PU_EN "net Q_DC_GPIO_HPD3_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD3_PD_DIS "net Q_DC_GPIO_HPD3_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD3_PD_DIS "net Q_DC_GPIO_HPD3_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD3_MASK "net Q_DC_GPIO_HPD3_MASK"
Toggle 0to1 Q_DC_GPIO_HPD3_MASK "net Q_DC_GPIO_HPD3_MASK"
Toggle 1to0 Q_DC_GPIO_HPD3_EN "net Q_DC_GPIO_HPD3_EN"
Toggle 0to1 Q_DC_GPIO_HPD3_EN "net Q_DC_GPIO_HPD3_EN"
Toggle 1to0 Q_DC_GPIO_HPD3_A "net Q_DC_GPIO_HPD3_A"
Toggle 0to1 Q_DC_GPIO_HPD3_A "net Q_DC_GPIO_HPD3_A"
Toggle 1to0 Q_DC_GPIO_HPD2_TXIMPSEL "net Q_DC_GPIO_HPD2_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD2_TXIMPSEL "net Q_DC_GPIO_HPD2_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD2_RXEN "net Q_DC_GPIO_HPD2_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD2_RXEN "net Q_DC_GPIO_HPD2_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD2_RECV "net Q_DC_GPIO_HPD2_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD2_PU_EN "net Q_DC_GPIO_HPD2_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD2_PU_EN "net Q_DC_GPIO_HPD2_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD2_PD_DIS "net Q_DC_GPIO_HPD2_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD2_PD_DIS "net Q_DC_GPIO_HPD2_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD2_MASK "net Q_DC_GPIO_HPD2_MASK"
Toggle 0to1 Q_DC_GPIO_HPD2_MASK "net Q_DC_GPIO_HPD2_MASK"
Toggle 1to0 Q_DC_GPIO_HPD2_EN "net Q_DC_GPIO_HPD2_EN"
Toggle 0to1 Q_DC_GPIO_HPD2_EN "net Q_DC_GPIO_HPD2_EN"
Toggle 1to0 Q_DC_GPIO_HPD2_A "net Q_DC_GPIO_HPD2_A"
Toggle 0to1 Q_DC_GPIO_HPD2_A "net Q_DC_GPIO_HPD2_A"
Toggle 1to0 Q_DC_GPIO_HPD1_TXIMPSEL "net Q_DC_GPIO_HPD1_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD1_TXIMPSEL "net Q_DC_GPIO_HPD1_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD1_RXEN "net Q_DC_GPIO_HPD1_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD1_RXEN "net Q_DC_GPIO_HPD1_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD1_RECV "net Q_DC_GPIO_HPD1_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD1_PU_EN "net Q_DC_GPIO_HPD1_PU_EN"
Toggle 0to1 Q_DC_GPIO_HPD1_PU_EN "net Q_DC_GPIO_HPD1_PU_EN"
Toggle 1to0 Q_DC_GPIO_HPD1_PD_DIS "net Q_DC_GPIO_HPD1_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD1_PD_DIS "net Q_DC_GPIO_HPD1_PD_DIS"
Toggle 1to0 Q_DC_GPIO_HPD1_MASK "net Q_DC_GPIO_HPD1_MASK"
Toggle 0to1 Q_DC_GPIO_HPD1_MASK "net Q_DC_GPIO_HPD1_MASK"
Toggle 1to0 Q_DC_GPIO_HPD1_EN "net Q_DC_GPIO_HPD1_EN"
Toggle 0to1 Q_DC_GPIO_HPD1_EN "net Q_DC_GPIO_HPD1_EN"
Toggle 1to0 Q_DC_GPIO_HPD1_A "net Q_DC_GPIO_HPD1_A"
Toggle 0to1 Q_DC_GPIO_HPD1_A "net Q_DC_GPIO_HPD1_A"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_TXIMPSEL "net Q_DC_GPIO_GENLK_VSYNC_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_TXIMPSEL "net Q_DC_GPIO_GENLK_VSYNC_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_S1 "net Q_DC_GPIO_GENLK_VSYNC_S1"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_S1 "net Q_DC_GPIO_GENLK_VSYNC_S1"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_S0 "net Q_DC_GPIO_GENLK_VSYNC_S0"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_S0 "net Q_DC_GPIO_GENLK_VSYNC_S0"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_RXEN "net Q_DC_GPIO_GENLK_VSYNC_RXEN"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_RXEN "net Q_DC_GPIO_GENLK_VSYNC_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENLK_VSYNC_RECV "net Q_DC_GPIO_GENLK_VSYNC_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_PU_EN "net Q_DC_GPIO_GENLK_VSYNC_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_PU_EN "net Q_DC_GPIO_GENLK_VSYNC_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_PD_DIS "net Q_DC_GPIO_GENLK_VSYNC_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_PD_DIS "net Q_DC_GPIO_GENLK_VSYNC_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_MASK "net Q_DC_GPIO_GENLK_VSYNC_MASK"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_MASK "net Q_DC_GPIO_GENLK_VSYNC_MASK"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_EN "net Q_DC_GPIO_GENLK_VSYNC_EN"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_EN "net Q_DC_GPIO_GENLK_VSYNC_EN"
Toggle 1to0 Q_DC_GPIO_GENLK_VSYNC_A "net Q_DC_GPIO_GENLK_VSYNC_A"
Toggle 0to1 Q_DC_GPIO_GENLK_VSYNC_A "net Q_DC_GPIO_GENLK_VSYNC_A"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_TXIMPSEL "net Q_DC_GPIO_GENLK_CLK_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_TXIMPSEL "net Q_DC_GPIO_GENLK_CLK_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_S1 "net Q_DC_GPIO_GENLK_CLK_S1"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_S1 "net Q_DC_GPIO_GENLK_CLK_S1"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_S0 "net Q_DC_GPIO_GENLK_CLK_S0"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_S0 "net Q_DC_GPIO_GENLK_CLK_S0"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_RXEN "net Q_DC_GPIO_GENLK_CLK_RXEN"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_RXEN "net Q_DC_GPIO_GENLK_CLK_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENLK_CLK_RECV "net Q_DC_GPIO_GENLK_CLK_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_PU_EN "net Q_DC_GPIO_GENLK_CLK_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_PU_EN "net Q_DC_GPIO_GENLK_CLK_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_PD_DIS "net Q_DC_GPIO_GENLK_CLK_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_PD_DIS "net Q_DC_GPIO_GENLK_CLK_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_MASK "net Q_DC_GPIO_GENLK_CLK_MASK"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_MASK "net Q_DC_GPIO_GENLK_CLK_MASK"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_EN "net Q_DC_GPIO_GENLK_CLK_EN"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_EN "net Q_DC_GPIO_GENLK_CLK_EN"
Toggle 1to0 Q_DC_GPIO_GENLK_CLK_A "net Q_DC_GPIO_GENLK_CLK_A"
Toggle 0to1 Q_DC_GPIO_GENLK_CLK_A "net Q_DC_GPIO_GENLK_CLK_A"
Toggle 1to0 Q_DC_GPIO_GENERICG_TXIMPSEL "net Q_DC_GPIO_GENERICG_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICG_TXIMPSEL "net Q_DC_GPIO_GENERICG_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICG_TX12_EN "net Q_DC_GPIO_GENERICG_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICG_TX12_EN "net Q_DC_GPIO_GENERICG_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICG_S1 "net Q_DC_GPIO_GENERICG_S1"
Toggle 0to1 Q_DC_GPIO_GENERICG_S1 "net Q_DC_GPIO_GENERICG_S1"
Toggle 1to0 Q_DC_GPIO_GENERICG_S0 "net Q_DC_GPIO_GENERICG_S0"
Toggle 0to1 Q_DC_GPIO_GENERICG_S0 "net Q_DC_GPIO_GENERICG_S0"
Toggle 1to0 Q_DC_GPIO_GENERICG_RXEN "net Q_DC_GPIO_GENERICG_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICG_RXEN "net Q_DC_GPIO_GENERICG_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICG_RECV "net Q_DC_GPIO_GENERICG_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICG_PU_EN "net Q_DC_GPIO_GENERICG_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICG_PU_EN "net Q_DC_GPIO_GENERICG_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICG_PD_DIS "net Q_DC_GPIO_GENERICG_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICG_PD_DIS "net Q_DC_GPIO_GENERICG_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICG_MASK "net Q_DC_GPIO_GENERICG_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICG_MASK "net Q_DC_GPIO_GENERICG_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICG_EN "net Q_DC_GPIO_GENERICG_EN"
Toggle 0to1 Q_DC_GPIO_GENERICG_EN "net Q_DC_GPIO_GENERICG_EN"
Toggle 1to0 Q_DC_GPIO_GENERICG_A "net Q_DC_GPIO_GENERICG_A"
Toggle 0to1 Q_DC_GPIO_GENERICG_A "net Q_DC_GPIO_GENERICG_A"
Toggle 1to0 Q_DC_GPIO_GENERICF_TXIMPSEL "net Q_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICF_TXIMPSEL "net Q_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICF_TX12_EN "net Q_DC_GPIO_GENERICF_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICF_TX12_EN "net Q_DC_GPIO_GENERICF_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICF_S1 "net Q_DC_GPIO_GENERICF_S1"
Toggle 0to1 Q_DC_GPIO_GENERICF_S1 "net Q_DC_GPIO_GENERICF_S1"
Toggle 1to0 Q_DC_GPIO_GENERICF_S0 "net Q_DC_GPIO_GENERICF_S0"
Toggle 0to1 Q_DC_GPIO_GENERICF_S0 "net Q_DC_GPIO_GENERICF_S0"
Toggle 1to0 Q_DC_GPIO_GENERICF_RXEN "net Q_DC_GPIO_GENERICF_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICF_RXEN "net Q_DC_GPIO_GENERICF_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICF_RECV "net Q_DC_GPIO_GENERICF_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICF_PU_EN "net Q_DC_GPIO_GENERICF_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICF_PU_EN "net Q_DC_GPIO_GENERICF_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICF_PD_DIS "net Q_DC_GPIO_GENERICF_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICF_PD_DIS "net Q_DC_GPIO_GENERICF_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICF_MASK "net Q_DC_GPIO_GENERICF_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICF_MASK "net Q_DC_GPIO_GENERICF_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICF_EN "net Q_DC_GPIO_GENERICF_EN"
Toggle 0to1 Q_DC_GPIO_GENERICF_EN "net Q_DC_GPIO_GENERICF_EN"
Toggle 1to0 Q_DC_GPIO_GENERICF_A "net Q_DC_GPIO_GENERICF_A"
Toggle 0to1 Q_DC_GPIO_GENERICF_A "net Q_DC_GPIO_GENERICF_A"
Toggle 1to0 Q_DC_GPIO_GENERICE_TXIMPSEL "net Q_DC_GPIO_GENERICE_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICE_TXIMPSEL "net Q_DC_GPIO_GENERICE_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICE_TX12_EN "net Q_DC_GPIO_GENERICE_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICE_TX12_EN "net Q_DC_GPIO_GENERICE_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICE_S1 "net Q_DC_GPIO_GENERICE_S1"
Toggle 0to1 Q_DC_GPIO_GENERICE_S1 "net Q_DC_GPIO_GENERICE_S1"
Toggle 1to0 Q_DC_GPIO_GENERICE_S0 "net Q_DC_GPIO_GENERICE_S0"
Toggle 0to1 Q_DC_GPIO_GENERICE_S0 "net Q_DC_GPIO_GENERICE_S0"
Toggle 1to0 Q_DC_GPIO_GENERICE_RXEN "net Q_DC_GPIO_GENERICE_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICE_RXEN "net Q_DC_GPIO_GENERICE_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICE_RECV "net Q_DC_GPIO_GENERICE_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICE_PU_EN "net Q_DC_GPIO_GENERICE_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICE_PU_EN "net Q_DC_GPIO_GENERICE_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICE_PD_DIS "net Q_DC_GPIO_GENERICE_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICE_PD_DIS "net Q_DC_GPIO_GENERICE_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICE_MASK "net Q_DC_GPIO_GENERICE_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICE_MASK "net Q_DC_GPIO_GENERICE_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICE_EN "net Q_DC_GPIO_GENERICE_EN"
Toggle 0to1 Q_DC_GPIO_GENERICE_EN "net Q_DC_GPIO_GENERICE_EN"
Toggle 1to0 Q_DC_GPIO_GENERICE_A "net Q_DC_GPIO_GENERICE_A"
Toggle 0to1 Q_DC_GPIO_GENERICE_A "net Q_DC_GPIO_GENERICE_A"
Toggle 1to0 Q_DC_GPIO_GENERICD_TXIMPSEL "net Q_DC_GPIO_GENERICD_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICD_TXIMPSEL "net Q_DC_GPIO_GENERICD_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICD_TX12_EN "net Q_DC_GPIO_GENERICD_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICD_TX12_EN "net Q_DC_GPIO_GENERICD_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICD_S1 "net Q_DC_GPIO_GENERICD_S1"
Toggle 0to1 Q_DC_GPIO_GENERICD_S1 "net Q_DC_GPIO_GENERICD_S1"
Toggle 1to0 Q_DC_GPIO_GENERICD_S0 "net Q_DC_GPIO_GENERICD_S0"
Toggle 0to1 Q_DC_GPIO_GENERICD_S0 "net Q_DC_GPIO_GENERICD_S0"
Toggle 1to0 Q_DC_GPIO_GENERICD_RXEN "net Q_DC_GPIO_GENERICD_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICD_RXEN "net Q_DC_GPIO_GENERICD_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICD_RECV "net Q_DC_GPIO_GENERICD_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICD_PU_EN "net Q_DC_GPIO_GENERICD_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICD_PU_EN "net Q_DC_GPIO_GENERICD_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICD_PD_DIS "net Q_DC_GPIO_GENERICD_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICD_PD_DIS "net Q_DC_GPIO_GENERICD_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICD_MASK "net Q_DC_GPIO_GENERICD_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICD_MASK "net Q_DC_GPIO_GENERICD_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICD_EN "net Q_DC_GPIO_GENERICD_EN"
Toggle 0to1 Q_DC_GPIO_GENERICD_EN "net Q_DC_GPIO_GENERICD_EN"
Toggle 1to0 Q_DC_GPIO_GENERICD_A "net Q_DC_GPIO_GENERICD_A"
Toggle 0to1 Q_DC_GPIO_GENERICD_A "net Q_DC_GPIO_GENERICD_A"
Toggle 1to0 Q_DC_GPIO_GENERICC_TXIMPSEL "net Q_DC_GPIO_GENERICC_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICC_TXIMPSEL "net Q_DC_GPIO_GENERICC_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICC_TX12_EN "net Q_DC_GPIO_GENERICC_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICC_TX12_EN "net Q_DC_GPIO_GENERICC_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICC_S1 "net Q_DC_GPIO_GENERICC_S1"
Toggle 0to1 Q_DC_GPIO_GENERICC_S1 "net Q_DC_GPIO_GENERICC_S1"
Toggle 1to0 Q_DC_GPIO_GENERICC_S0 "net Q_DC_GPIO_GENERICC_S0"
Toggle 0to1 Q_DC_GPIO_GENERICC_S0 "net Q_DC_GPIO_GENERICC_S0"
Toggle 1to0 Q_DC_GPIO_GENERICC_RXEN "net Q_DC_GPIO_GENERICC_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICC_RXEN "net Q_DC_GPIO_GENERICC_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICC_RECV "net Q_DC_GPIO_GENERICC_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICC_PU_EN "net Q_DC_GPIO_GENERICC_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICC_PU_EN "net Q_DC_GPIO_GENERICC_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICC_PD_DIS "net Q_DC_GPIO_GENERICC_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICC_PD_DIS "net Q_DC_GPIO_GENERICC_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICC_MASK "net Q_DC_GPIO_GENERICC_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICC_MASK "net Q_DC_GPIO_GENERICC_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICC_EN "net Q_DC_GPIO_GENERICC_EN"
Toggle 0to1 Q_DC_GPIO_GENERICC_EN "net Q_DC_GPIO_GENERICC_EN"
Toggle 1to0 Q_DC_GPIO_GENERICC_A "net Q_DC_GPIO_GENERICC_A"
Toggle 0to1 Q_DC_GPIO_GENERICC_A "net Q_DC_GPIO_GENERICC_A"
Toggle 1to0 Q_DC_GPIO_GENERICB_TXIMPSEL "net Q_DC_GPIO_GENERICB_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICB_TXIMPSEL "net Q_DC_GPIO_GENERICB_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICB_TX12_EN "net Q_DC_GPIO_GENERICB_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICB_TX12_EN "net Q_DC_GPIO_GENERICB_TX12_EN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICB_STRENGTH_SN "net Q_DC_GPIO_GENERICB_STRENGTH_SN[3:0]"
Toggle 1to0 Q_DC_GPIO_GENERICB_S1 "net Q_DC_GPIO_GENERICB_S1"
Toggle 0to1 Q_DC_GPIO_GENERICB_S1 "net Q_DC_GPIO_GENERICB_S1"
Toggle 1to0 Q_DC_GPIO_GENERICB_S0 "net Q_DC_GPIO_GENERICB_S0"
Toggle 0to1 Q_DC_GPIO_GENERICB_S0 "net Q_DC_GPIO_GENERICB_S0"
Toggle 1to0 Q_DC_GPIO_GENERICB_RXEN "net Q_DC_GPIO_GENERICB_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICB_RXEN "net Q_DC_GPIO_GENERICB_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICB_RECV "net Q_DC_GPIO_GENERICB_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICB_PU_EN "net Q_DC_GPIO_GENERICB_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICB_PU_EN "net Q_DC_GPIO_GENERICB_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICB_PD_DIS "net Q_DC_GPIO_GENERICB_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICB_PD_DIS "net Q_DC_GPIO_GENERICB_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICB_MASK "net Q_DC_GPIO_GENERICB_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICB_MASK "net Q_DC_GPIO_GENERICB_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICB_EN "net Q_DC_GPIO_GENERICB_EN"
Toggle 0to1 Q_DC_GPIO_GENERICB_EN "net Q_DC_GPIO_GENERICB_EN"
Toggle 1to0 Q_DC_GPIO_GENERICB_A "net Q_DC_GPIO_GENERICB_A"
Toggle 0to1 Q_DC_GPIO_GENERICB_A "net Q_DC_GPIO_GENERICB_A"
Toggle 1to0 Q_DC_GPIO_GENERICA_TXIMPSEL "net Q_DC_GPIO_GENERICA_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICA_TXIMPSEL "net Q_DC_GPIO_GENERICA_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICA_TX12_EN "net Q_DC_GPIO_GENERICA_TX12_EN"
Toggle 0to1 Q_DC_GPIO_GENERICA_TX12_EN "net Q_DC_GPIO_GENERICA_TX12_EN"
Toggle 1to0 Q_DC_GPIO_GENERICA_S1 "net Q_DC_GPIO_GENERICA_S1"
Toggle 0to1 Q_DC_GPIO_GENERICA_S1 "net Q_DC_GPIO_GENERICA_S1"
Toggle 1to0 Q_DC_GPIO_GENERICA_S0 "net Q_DC_GPIO_GENERICA_S0"
Toggle 0to1 Q_DC_GPIO_GENERICA_S0 "net Q_DC_GPIO_GENERICA_S0"
Toggle 1to0 Q_DC_GPIO_GENERICA_RXEN "net Q_DC_GPIO_GENERICA_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICA_RXEN "net Q_DC_GPIO_GENERICA_RXEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_GENERICA_RECV "net Q_DC_GPIO_GENERICA_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_GENERICA_PU_EN "net Q_DC_GPIO_GENERICA_PU_EN"
Toggle 0to1 Q_DC_GPIO_GENERICA_PU_EN "net Q_DC_GPIO_GENERICA_PU_EN"
Toggle 1to0 Q_DC_GPIO_GENERICA_PD_DIS "net Q_DC_GPIO_GENERICA_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICA_PD_DIS "net Q_DC_GPIO_GENERICA_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICA_MASK "net Q_DC_GPIO_GENERICA_MASK"
Toggle 0to1 Q_DC_GPIO_GENERICA_MASK "net Q_DC_GPIO_GENERICA_MASK"
Toggle 1to0 Q_DC_GPIO_GENERICA_EN "net Q_DC_GPIO_GENERICA_EN"
Toggle 0to1 Q_DC_GPIO_GENERICA_EN "net Q_DC_GPIO_GENERICA_EN"
Toggle 1to0 Q_DC_GPIO_GENERICA_A "net Q_DC_GPIO_GENERICA_A"
Toggle 0to1 Q_DC_GPIO_GENERICA_A "net Q_DC_GPIO_GENERICA_A"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_SPIKERCSEL "net Q_DC_GPIO_DDCVGA_SPIKERCSEL[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_SPIKERCEN "net Q_DC_GPIO_DDCVGA_SPIKERCEN[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_SPARE "net Q_DC_GPIO_DDCVGA_SPARE[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_SLEWN "net Q_DC_GPIO_DDCVGA_SLEWN[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_RXSEL "net Q_DC_GPIO_DDCVGA_RXSEL[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_FALLSLEWSEL "net Q_DC_GPIO_DDCVGA_FALLSLEWSEL[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGA_COMPSEL "net Q_DC_GPIO_DDCVGA_COMPSEL[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGADATA_STR "net Q_DC_GPIO_DDCVGADATA_STR[3:0]"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_RECV "net Q_DC_GPIO_DDCVGADATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_RECV "net Q_DC_GPIO_DDCVGADATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_PD_EN "net Q_DC_GPIO_DDCVGADATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_PD_EN "net Q_DC_GPIO_DDCVGADATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_MASK "net Q_DC_GPIO_DDCVGADATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_MASK "net Q_DC_GPIO_DDCVGADATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_EN "net Q_DC_GPIO_DDCVGADATA_EN"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_EN "net Q_DC_GPIO_DDCVGADATA_EN"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_A "net Q_DC_GPIO_DDCVGADATA_A"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_A "net Q_DC_GPIO_DDCVGADATA_A"
Toggle 1to0 Q_DC_GPIO_DDCVGACLK_RECV "net Q_DC_GPIO_DDCVGACLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDCVGACLK_RECV "net Q_DC_GPIO_DDCVGACLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDCVGACLK_MASK "net Q_DC_GPIO_DDCVGACLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDCVGACLK_MASK "net Q_DC_GPIO_DDCVGACLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDCVGACLK_EN "net Q_DC_GPIO_DDCVGACLK_EN"
Toggle 0to1 Q_DC_GPIO_DDCVGACLK_EN "net Q_DC_GPIO_DDCVGACLK_EN"
Toggle 1to0 Q_DC_GPIO_DDCVGACLK_A "net Q_DC_GPIO_DDCVGACLK_A"
Toggle 0to1 Q_DC_GPIO_DDCVGACLK_A "net Q_DC_GPIO_DDCVGACLK_A"
Toggle 1to0 Q_DC_GPIO_DDC6DATA_RECV "net Q_DC_GPIO_DDC6DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC6DATA_RECV "net Q_DC_GPIO_DDC6DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC6DATA_PD_EN "net Q_DC_GPIO_DDC6DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC6DATA_PD_EN "net Q_DC_GPIO_DDC6DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC6DATA_MASK "net Q_DC_GPIO_DDC6DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC6DATA_MASK "net Q_DC_GPIO_DDC6DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC6DATA_EN "net Q_DC_GPIO_DDC6DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC6DATA_EN "net Q_DC_GPIO_DDC6DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC6DATA_A "net Q_DC_GPIO_DDC6DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC6DATA_A "net Q_DC_GPIO_DDC6DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC6CLK_RECV "net Q_DC_GPIO_DDC6CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC6CLK_RECV "net Q_DC_GPIO_DDC6CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC6CLK_PD_EN "net Q_DC_GPIO_DDC6CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC6CLK_PD_EN "net Q_DC_GPIO_DDC6CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC6CLK_MASK "net Q_DC_GPIO_DDC6CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC6CLK_MASK "net Q_DC_GPIO_DDC6CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC6CLK_EN "net Q_DC_GPIO_DDC6CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC6CLK_EN "net Q_DC_GPIO_DDC6CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC6CLK_A "net Q_DC_GPIO_DDC6CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC6CLK_A "net Q_DC_GPIO_DDC6CLK_A"
Toggle 1to0 Q_DC_GPIO_DDC5DATA_RECV "net Q_DC_GPIO_DDC5DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC5DATA_RECV "net Q_DC_GPIO_DDC5DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC5DATA_PD_EN "net Q_DC_GPIO_DDC5DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC5DATA_PD_EN "net Q_DC_GPIO_DDC5DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC5DATA_MASK "net Q_DC_GPIO_DDC5DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC5DATA_MASK "net Q_DC_GPIO_DDC5DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC5DATA_EN "net Q_DC_GPIO_DDC5DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC5DATA_EN "net Q_DC_GPIO_DDC5DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC5DATA_A "net Q_DC_GPIO_DDC5DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC5DATA_A "net Q_DC_GPIO_DDC5DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC5CLK_RECV "net Q_DC_GPIO_DDC5CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC5CLK_RECV "net Q_DC_GPIO_DDC5CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC5CLK_PD_EN "net Q_DC_GPIO_DDC5CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC5CLK_PD_EN "net Q_DC_GPIO_DDC5CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC5CLK_MASK "net Q_DC_GPIO_DDC5CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC5CLK_MASK "net Q_DC_GPIO_DDC5CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC5CLK_EN "net Q_DC_GPIO_DDC5CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC5CLK_EN "net Q_DC_GPIO_DDC5CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC5CLK_A "net Q_DC_GPIO_DDC5CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC5CLK_A "net Q_DC_GPIO_DDC5CLK_A"
Toggle 1to0 Q_DC_GPIO_DDC4DATA_RECV "net Q_DC_GPIO_DDC4DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC4DATA_RECV "net Q_DC_GPIO_DDC4DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC4DATA_PD_EN "net Q_DC_GPIO_DDC4DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC4DATA_PD_EN "net Q_DC_GPIO_DDC4DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC4DATA_MASK "net Q_DC_GPIO_DDC4DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC4DATA_MASK "net Q_DC_GPIO_DDC4DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC4DATA_EN "net Q_DC_GPIO_DDC4DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC4DATA_EN "net Q_DC_GPIO_DDC4DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC4DATA_A "net Q_DC_GPIO_DDC4DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC4DATA_A "net Q_DC_GPIO_DDC4DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC4CLK_RECV "net Q_DC_GPIO_DDC4CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC4CLK_RECV "net Q_DC_GPIO_DDC4CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC4CLK_PD_EN "net Q_DC_GPIO_DDC4CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC4CLK_PD_EN "net Q_DC_GPIO_DDC4CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC4CLK_MASK "net Q_DC_GPIO_DDC4CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC4CLK_MASK "net Q_DC_GPIO_DDC4CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC4CLK_EN "net Q_DC_GPIO_DDC4CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC4CLK_EN "net Q_DC_GPIO_DDC4CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC4CLK_A "net Q_DC_GPIO_DDC4CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC4CLK_A "net Q_DC_GPIO_DDC4CLK_A"
Toggle 1to0 Q_DC_GPIO_DDC3DATA_RECV "net Q_DC_GPIO_DDC3DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC3DATA_RECV "net Q_DC_GPIO_DDC3DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC3DATA_PD_EN "net Q_DC_GPIO_DDC3DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC3DATA_PD_EN "net Q_DC_GPIO_DDC3DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC3DATA_MASK "net Q_DC_GPIO_DDC3DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC3DATA_MASK "net Q_DC_GPIO_DDC3DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC3DATA_EN "net Q_DC_GPIO_DDC3DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC3DATA_EN "net Q_DC_GPIO_DDC3DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC3DATA_A "net Q_DC_GPIO_DDC3DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC3DATA_A "net Q_DC_GPIO_DDC3DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC3CLK_RECV "net Q_DC_GPIO_DDC3CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC3CLK_RECV "net Q_DC_GPIO_DDC3CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC3CLK_PD_EN "net Q_DC_GPIO_DDC3CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC3CLK_PD_EN "net Q_DC_GPIO_DDC3CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC3CLK_MASK "net Q_DC_GPIO_DDC3CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC3CLK_MASK "net Q_DC_GPIO_DDC3CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC3CLK_EN "net Q_DC_GPIO_DDC3CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC3CLK_EN "net Q_DC_GPIO_DDC3CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC3CLK_A "net Q_DC_GPIO_DDC3CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC3CLK_A "net Q_DC_GPIO_DDC3CLK_A"
Toggle 1to0 Q_DC_GPIO_DDC2DATA_RECV "net Q_DC_GPIO_DDC2DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC2DATA_RECV "net Q_DC_GPIO_DDC2DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC2DATA_PD_EN "net Q_DC_GPIO_DDC2DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC2DATA_PD_EN "net Q_DC_GPIO_DDC2DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC2DATA_MASK "net Q_DC_GPIO_DDC2DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC2DATA_MASK "net Q_DC_GPIO_DDC2DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC2DATA_EN "net Q_DC_GPIO_DDC2DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC2DATA_EN "net Q_DC_GPIO_DDC2DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC2DATA_A "net Q_DC_GPIO_DDC2DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC2DATA_A "net Q_DC_GPIO_DDC2DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC2CLK_RECV "net Q_DC_GPIO_DDC2CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC2CLK_RECV "net Q_DC_GPIO_DDC2CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC2CLK_PD_EN "net Q_DC_GPIO_DDC2CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC2CLK_PD_EN "net Q_DC_GPIO_DDC2CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC2CLK_MASK "net Q_DC_GPIO_DDC2CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC2CLK_MASK "net Q_DC_GPIO_DDC2CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC2CLK_EN "net Q_DC_GPIO_DDC2CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC2CLK_EN "net Q_DC_GPIO_DDC2CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC2CLK_A "net Q_DC_GPIO_DDC2CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC2CLK_A "net Q_DC_GPIO_DDC2CLK_A"
Toggle 1to0 Q_DC_GPIO_DDC1DATA_RECV "net Q_DC_GPIO_DDC1DATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDC1DATA_RECV "net Q_DC_GPIO_DDC1DATA_RECV"
Toggle 1to0 Q_DC_GPIO_DDC1DATA_PD_EN "net Q_DC_GPIO_DDC1DATA_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC1DATA_PD_EN "net Q_DC_GPIO_DDC1DATA_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC1DATA_MASK "net Q_DC_GPIO_DDC1DATA_MASK"
Toggle 0to1 Q_DC_GPIO_DDC1DATA_MASK "net Q_DC_GPIO_DDC1DATA_MASK"
Toggle 1to0 Q_DC_GPIO_DDC1DATA_EN "net Q_DC_GPIO_DDC1DATA_EN"
Toggle 0to1 Q_DC_GPIO_DDC1DATA_EN "net Q_DC_GPIO_DDC1DATA_EN"
Toggle 1to0 Q_DC_GPIO_DDC1DATA_A "net Q_DC_GPIO_DDC1DATA_A"
Toggle 0to1 Q_DC_GPIO_DDC1DATA_A "net Q_DC_GPIO_DDC1DATA_A"
Toggle 1to0 Q_DC_GPIO_DDC1CLK_RECV "net Q_DC_GPIO_DDC1CLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDC1CLK_RECV "net Q_DC_GPIO_DDC1CLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDC1CLK_PD_EN "net Q_DC_GPIO_DDC1CLK_PD_EN"
Toggle 0to1 Q_DC_GPIO_DDC1CLK_PD_EN "net Q_DC_GPIO_DDC1CLK_PD_EN"
Toggle 1to0 Q_DC_GPIO_DDC1CLK_MASK "net Q_DC_GPIO_DDC1CLK_MASK"
Toggle 0to1 Q_DC_GPIO_DDC1CLK_MASK "net Q_DC_GPIO_DDC1CLK_MASK"
Toggle 1to0 Q_DC_GPIO_DDC1CLK_EN "net Q_DC_GPIO_DDC1CLK_EN"
Toggle 0to1 Q_DC_GPIO_DDC1CLK_EN "net Q_DC_GPIO_DDC1CLK_EN"
Toggle 1to0 Q_DC_GPIO_DDC1CLK_A "net Q_DC_GPIO_DDC1CLK_A"
Toggle 0to1 Q_DC_GPIO_DDC1CLK_A "net Q_DC_GPIO_DDC1CLK_A"
Toggle 1to0 Q_DC_GPIO_BCLK1_MASK "net Q_DC_GPIO_BCLK1_MASK"
Toggle 0to1 Q_DC_GPIO_BCLK1_MASK "net Q_DC_GPIO_BCLK1_MASK"
Toggle 1to0 Q_DC_GPIO_BCLK1_EN "net Q_DC_GPIO_BCLK1_EN"
Toggle 0to1 Q_DC_GPIO_BCLK1_EN "net Q_DC_GPIO_BCLK1_EN"
Toggle 1to0 Q_DC_GPIO_BCLK1_A "net Q_DC_GPIO_BCLK1_A"
Toggle 0to1 Q_DC_GPIO_BCLK1_A "net Q_DC_GPIO_BCLK1_A"
Toggle 1to0 Q_DC_GPIO_BCLK0_MASK "net Q_DC_GPIO_BCLK0_MASK"
Toggle 0to1 Q_DC_GPIO_BCLK0_MASK "net Q_DC_GPIO_BCLK0_MASK"
Toggle 1to0 Q_DC_GPIO_BCLK0_EN "net Q_DC_GPIO_BCLK0_EN"
Toggle 0to1 Q_DC_GPIO_BCLK0_EN "net Q_DC_GPIO_BCLK0_EN"
Toggle 1to0 Q_DC_GPIO_BCLK0_A "net Q_DC_GPIO_BCLK0_A"
Toggle 0to1 Q_DC_GPIO_BCLK0_A "net Q_DC_GPIO_BCLK0_A"
Toggle 1to0 Q_DC_GPIO_AUX6_COMPSEL "net Q_DC_GPIO_AUX6_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX6_COMPSEL "net Q_DC_GPIO_AUX6_COMPSEL"
Toggle 1to0 Q_DC_GPIO_AUX5_COMPSEL "net Q_DC_GPIO_AUX5_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX5_COMPSEL "net Q_DC_GPIO_AUX5_COMPSEL"
Toggle 1to0 Q_DC_GPIO_AUX4_COMPSEL "net Q_DC_GPIO_AUX4_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX4_COMPSEL "net Q_DC_GPIO_AUX4_COMPSEL"
Toggle 1to0 Q_DC_GPIO_AUX3_COMPSEL "net Q_DC_GPIO_AUX3_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX3_COMPSEL "net Q_DC_GPIO_AUX3_COMPSEL"
Toggle 1to0 Q_DC_GPIO_AUX2_COMPSEL "net Q_DC_GPIO_AUX2_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX2_COMPSEL "net Q_DC_GPIO_AUX2_COMPSEL"
Toggle 1to0 Q_DC_GPIO_AUX1_COMPSEL "net Q_DC_GPIO_AUX1_COMPSEL"
Toggle 0to1 Q_DC_GPIO_AUX1_COMPSEL "net Q_DC_GPIO_AUX1_COMPSEL"
Toggle 1to0 Q_AUX_PAD_WAKE "net Q_AUX_PAD_WAKE"
Toggle 0to1 Q_AUX_PAD_WAKE "net Q_AUX_PAD_WAKE"
Toggle 1to0 Q_AUX_PAD6_MODE "net Q_AUX_PAD6_MODE"
Toggle 0to1 Q_AUX_PAD6_MODE "net Q_AUX_PAD6_MODE"
Toggle 1to0 Q_AUX_PAD5_MODE "net Q_AUX_PAD5_MODE"
Toggle 0to1 Q_AUX_PAD5_MODE "net Q_AUX_PAD5_MODE"
Toggle 1to0 Q_AUX_PAD4_MODE "net Q_AUX_PAD4_MODE"
Toggle 0to1 Q_AUX_PAD4_MODE "net Q_AUX_PAD4_MODE"
Toggle 1to0 Q_AUX_PAD3_MODE "net Q_AUX_PAD3_MODE"
Toggle 0to1 Q_AUX_PAD3_MODE "net Q_AUX_PAD3_MODE"
Toggle 1to0 Q_AUX_PAD2_MODE "net Q_AUX_PAD2_MODE"
Toggle 0to1 Q_AUX_PAD2_MODE "net Q_AUX_PAD2_MODE"
Toggle 1to0 Q_AUX_PAD1_MODE "net Q_AUX_PAD1_MODE"
Toggle 0to1 Q_AUX_PAD1_MODE "net Q_AUX_PAD1_MODE"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX6_VOD_TUNE "net Q_AUX6_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX6_POL "net Q_AUX6_POL"
Toggle 0to1 Q_AUX6_POL "net Q_AUX6_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX6_PAD_RXSEL "net Q_AUX6_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX6_NEN_RTERM "net Q_AUX6_NEN_RTERM"
Toggle 0to1 Q_AUX6_NEN_RTERM "net Q_AUX6_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX6_HYS_TUNE "net Q_AUX6_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX6_DP_DN_SWAP "net Q_AUX6_DP_DN_SWAP"
Toggle 0to1 Q_AUX6_DP_DN_SWAP "net Q_AUX6_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX6_AUX_CTRL "net Q_AUX6_AUX_CTRL[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX5_VOD_TUNE "net Q_AUX5_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX5_POL "net Q_AUX5_POL"
Toggle 0to1 Q_AUX5_POL "net Q_AUX5_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX5_PAD_RXSEL "net Q_AUX5_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX5_NEN_RTERM "net Q_AUX5_NEN_RTERM"
Toggle 0to1 Q_AUX5_NEN_RTERM "net Q_AUX5_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX5_HYS_TUNE "net Q_AUX5_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX5_DP_DN_SWAP "net Q_AUX5_DP_DN_SWAP"
Toggle 0to1 Q_AUX5_DP_DN_SWAP "net Q_AUX5_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX5_AUX_CTRL "net Q_AUX5_AUX_CTRL[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX4_VOD_TUNE "net Q_AUX4_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX4_POL "net Q_AUX4_POL"
Toggle 0to1 Q_AUX4_POL "net Q_AUX4_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX4_PAD_RXSEL "net Q_AUX4_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX4_NEN_RTERM "net Q_AUX4_NEN_RTERM"
Toggle 0to1 Q_AUX4_NEN_RTERM "net Q_AUX4_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX4_HYS_TUNE "net Q_AUX4_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX4_DP_DN_SWAP "net Q_AUX4_DP_DN_SWAP"
Toggle 0to1 Q_AUX4_DP_DN_SWAP "net Q_AUX4_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX4_AUX_CTRL "net Q_AUX4_AUX_CTRL[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX3_VOD_TUNE "net Q_AUX3_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX3_POL "net Q_AUX3_POL"
Toggle 0to1 Q_AUX3_POL "net Q_AUX3_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX3_PAD_RXSEL "net Q_AUX3_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX3_NEN_RTERM "net Q_AUX3_NEN_RTERM"
Toggle 0to1 Q_AUX3_NEN_RTERM "net Q_AUX3_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX3_HYS_TUNE "net Q_AUX3_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX3_DP_DN_SWAP "net Q_AUX3_DP_DN_SWAP"
Toggle 0to1 Q_AUX3_DP_DN_SWAP "net Q_AUX3_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX3_AUX_CTRL "net Q_AUX3_AUX_CTRL[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX2_VOD_TUNE "net Q_AUX2_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX2_POL "net Q_AUX2_POL"
Toggle 0to1 Q_AUX2_POL "net Q_AUX2_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX2_PAD_RXSEL "net Q_AUX2_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX2_NEN_RTERM "net Q_AUX2_NEN_RTERM"
Toggle 0to1 Q_AUX2_NEN_RTERM "net Q_AUX2_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX2_HYS_TUNE "net Q_AUX2_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX2_DP_DN_SWAP "net Q_AUX2_DP_DN_SWAP"
Toggle 0to1 Q_AUX2_DP_DN_SWAP "net Q_AUX2_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX2_AUX_CTRL "net Q_AUX2_AUX_CTRL[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX1_VOD_TUNE "net Q_AUX1_VOD_TUNE[1:0]"
Toggle 1to0 Q_AUX1_POL "net Q_AUX1_POL"
Toggle 0to1 Q_AUX1_POL "net Q_AUX1_POL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX1_PAD_RXSEL "net Q_AUX1_PAD_RXSEL[1:0]"
Toggle 1to0 Q_AUX1_NEN_RTERM "net Q_AUX1_NEN_RTERM"
Toggle 0to1 Q_AUX1_NEN_RTERM "net Q_AUX1_NEN_RTERM"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX1_HYS_TUNE "net Q_AUX1_HYS_TUNE[1:0]"
Toggle 1to0 Q_AUX1_DP_DN_SWAP "net Q_AUX1_DP_DN_SWAP"
Toggle 0to1 Q_AUX1_DP_DN_SWAP "net Q_AUX1_DP_DN_SWAP"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_AUX1_AUX_CTRL "net Q_AUX1_AUX_CTRL[3:0]"
Toggle 1to0 Q_ALLOW_HW_DDCVGA_PD_EN "net Q_ALLOW_HW_DDCVGA_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDCVGA_PD_EN "net Q_ALLOW_HW_DDCVGA_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC6_PD_EN "net Q_ALLOW_HW_DDC6_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC6_PD_EN "net Q_ALLOW_HW_DDC6_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC5_PD_EN "net Q_ALLOW_HW_DDC5_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC5_PD_EN "net Q_ALLOW_HW_DDC5_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC4_PD_EN "net Q_ALLOW_HW_DDC4_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC4_PD_EN "net Q_ALLOW_HW_DDC4_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC3_PD_EN "net Q_ALLOW_HW_DDC3_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC3_PD_EN "net Q_ALLOW_HW_DDC3_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC2_PD_EN "net Q_ALLOW_HW_DDC2_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC2_PD_EN "net Q_ALLOW_HW_DDC2_PD_EN"
Toggle 1to0 Q_ALLOW_HW_DDC1_PD_EN "net Q_ALLOW_HW_DDC1_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC1_PD_EN "net Q_ALLOW_HW_DDC1_PD_EN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle DISP_RDDATA "net DISP_RDDATA[31:0]"
Toggle 1to0 DISPDEC_NACK "net DISPDEC_NACK"
Toggle 0to1 DISPDEC_NACK "net DISPDEC_NACK"
Toggle 1to0 DISPDEC_ACK "net DISPDEC_ACK"
Toggle 0to1 DISPDEC_ACK "net DISPDEC_ACK"
Toggle 1to0 DECODE_NACK_q2 "reg DECODE_NACK_q2"
Toggle 0to1 DECODE_NACK_q2 "reg DECODE_NACK_q2"
Toggle 1to0 DECODE_NACK_q1 "reg DECODE_NACK_q1"
Toggle 0to1 DECODE_NACK_q1 "reg DECODE_NACK_q1"
Toggle 1to0 DECODE_ACK_q2 "reg DECODE_ACK_q2"
Toggle 0to1 DECODE_ACK_q2 "reg DECODE_ACK_q2"
Toggle 1to0 WE_REG_PHY_AUX_CNTL_B2 "net WE_REG_PHY_AUX_CNTL_B2"
Toggle 0to1 WE_REG_PHY_AUX_CNTL_B2 "net WE_REG_PHY_AUX_CNTL_B2"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 oQ_DC_GPIO_HPD1_MASK "net oQ_DC_GPIO_HPD1_MASK"
Toggle 1to0 oQ_DC_GPIO_HPD5_MASK "net oQ_DC_GPIO_HPD5_MASK"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 oQ_DC_GPIO_HPD4_MASK "net oQ_DC_GPIO_HPD4_MASK"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 oQ_DC_GPIO_HPD3_MASK "net oQ_DC_GPIO_HPD3_MASK"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 oQ_DC_GPIO_HPD2_MASK "net oQ_DC_GPIO_HPD2_MASK"
Toggle 0to1 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
ANNOTATION: " There are 4 otgs to be selected from "
Toggle 1to0 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL [1] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 0to1 oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 0to1 oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ1_EN_DC_GPIO_BLON_OTG_VSYNC_SEL[2:0]"
Toggle 0to1 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 1to0 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL [2] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
ANNOTATION: " There are 4 otgs to be selected from "
Toggle 1to0 oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL [1] "net oQ_DC_GPIO_PWRSEQ0_EN_DC_GPIO_VARY_BL_OTG_VSYNC_SEL[2:0]"
Toggle 0to1 iRO_AUXI2C_PHY5_ALL_PWR_OK "net iRO_AUXI2C_PHY5_ALL_PWR_OK"
Toggle 1to0 iRO_AUXI2C_PHY5_ALL_PWR_OK "net iRO_AUXI2C_PHY5_ALL_PWR_OK"
Toggle 0to1 oQ_ALLOW_HW_DDC5_PD_EN "net oQ_ALLOW_HW_DDC5_PD_EN"
Toggle 1to0 oQ_ALLOW_HW_DDC5_PD_EN "net oQ_ALLOW_HW_DDC5_PD_EN"
Toggle 0to1 iRO_DC_GPIO_HPD5_Y "net iRO_DC_GPIO_HPD5_Y"
Toggle 1to0 iRO_DC_GPIO_HPD5_Y "net iRO_DC_GPIO_HPD5_Y"
Toggle 0to1 iRO_DC_GPIO_DDC5CLK_Y "net iRO_DC_GPIO_DDC5CLK_Y"
Toggle 1to0 iRO_DC_GPIO_DDC5CLK_Y "net iRO_DC_GPIO_DDC5CLK_Y"
Toggle 0to1 iRO_DC_GPIO_DDC5DATA_Y "net iRO_DC_GPIO_DDC5DATA_Y"
Toggle 1to0 iRO_DC_GPIO_DDC5DATA_Y "net iRO_DC_GPIO_DDC5DATA_Y"
ANNOTATION: " 4 phys "
Toggle oQ_AUX5_AUX_CTRL "net oQ_AUX5_AUX_CTRL[3:0]"
Toggle 0to1 oQ_DC_GPIO_DDCVGADATA_RECV "net oQ_DC_GPIO_DDCVGADATA_RECV"
Toggle 1to0 oQ_DC_GPIO_DDCVGADATA_RECV "net oQ_DC_GPIO_DDCVGADATA_RECV"
Toggle 0to1 oQ_DC_GPIO_DDCVGACLK_RECV "net oQ_DC_GPIO_DDCVGACLK_RECV"
Toggle 1to0 oQ_DC_GPIO_DDCVGACLK_RECV "net oQ_DC_GPIO_DDCVGACLK_RECV"
Toggle 0to1 oQ_DC_GPIO_DDC5DATA_RECV "net oQ_DC_GPIO_DDC5DATA_RECV"
Toggle 1to0 oQ_DC_GPIO_DDC5DATA_RECV "net oQ_DC_GPIO_DDC5DATA_RECV"
Toggle 0to1 oQ_DC_GPIO_DDC5DATA_PD_EN "net oQ_DC_GPIO_DDC5DATA_PD_EN"
Toggle 1to0 oQ_DC_GPIO_DDC5DATA_PD_EN "net oQ_DC_GPIO_DDC5DATA_PD_EN"
Toggle 0to1 oQ_DC_GPIO_DDC5DATA_MASK "net oQ_DC_GPIO_DDC5DATA_MASK"
Toggle 1to0 oQ_DC_GPIO_DDC5DATA_MASK "net oQ_DC_GPIO_DDC5DATA_MASK"
Toggle 0to1 oQ_DC_GPIO_DDC5DATA_EN "net oQ_DC_GPIO_DDC5DATA_EN"
Toggle 1to0 oQ_DC_GPIO_DDC5DATA_EN "net oQ_DC_GPIO_DDC5DATA_EN"
Toggle 0to1 oQ_DC_GPIO_DDC5DATA_A "net oQ_DC_GPIO_DDC5DATA_A"
Toggle 1to0 oQ_DC_GPIO_DDC5DATA_A "net oQ_DC_GPIO_DDC5DATA_A"
Toggle 0to1 oQ_DC_GPIO_DDC5CLK_RECV "net oQ_DC_GPIO_DDC5CLK_RECV"
Toggle 1to0 oQ_DC_GPIO_DDC5CLK_RECV "net oQ_DC_GPIO_DDC5CLK_RECV"
Toggle 0to1 oQ_DC_GPIO_DDC5CLK_PD_EN "net oQ_DC_GPIO_DDC5CLK_PD_EN"
Toggle 1to0 oQ_DC_GPIO_DDC5CLK_PD_EN "net oQ_DC_GPIO_DDC5CLK_PD_EN"
Toggle 0to1 oQ_DC_GPIO_DDC5CLK_MASK "net oQ_DC_GPIO_DDC5CLK_MASK"
Toggle 1to0 oQ_DC_GPIO_DDC5CLK_MASK "net oQ_DC_GPIO_DDC5CLK_MASK"
Toggle 0to1 oQ_DC_GPIO_DDC5CLK_EN "net oQ_DC_GPIO_DDC5CLK_EN"
Toggle 1to0 oQ_DC_GPIO_DDC5CLK_EN "net oQ_DC_GPIO_DDC5CLK_EN"
Toggle 0to1 oQ_DC_GPIO_DDC5CLK_A "net oQ_DC_GPIO_DDC5CLK_A"
Toggle 1to0 oQ_DC_GPIO_DDC5CLK_A "net oQ_DC_GPIO_DDC5CLK_A"
Toggle 0to1 oQ_DC_GPIO_AUX5_COMPSEL "net oQ_DC_GPIO_AUX5_COMPSEL"
Toggle 1to0 oQ_DC_GPIO_AUX5_COMPSEL "net oQ_DC_GPIO_AUX5_COMPSEL"
Toggle 0to1 oQ_AUX_PAD5_MODE "net oQ_AUX_PAD5_MODE"
Toggle 1to0 oQ_AUX_PAD5_MODE "net oQ_AUX_PAD5_MODE"
ANNOTATION: " 4 phys "
Toggle oQ_AUX5_VOD_TUNE "net oQ_AUX5_VOD_TUNE[1:0]"
Toggle 0to1 oQ_AUX5_POL "net oQ_AUX5_POL"
Toggle 1to0 oQ_AUX5_POL "net oQ_AUX5_POL"
ANNOTATION: " 4 phys "
Toggle oQ_AUX5_PAD_RXSEL "net oQ_AUX5_PAD_RXSEL[1:0]"
Toggle 0to1 oQ_AUX5_NEN_RTERM "net oQ_AUX5_NEN_RTERM"
Toggle 1to0 oQ_AUX5_NEN_RTERM "net oQ_AUX5_NEN_RTERM"
ANNOTATION: " 4 phys "
Toggle oQ_AUX5_HYS_TUNE "net oQ_AUX5_HYS_TUNE[1:0]"
Toggle 0to1 oQ_AUX5_DP_DN_SWAP "net oQ_AUX5_DP_DN_SWAP"
Toggle 1to0 oQ_AUX5_DP_DN_SWAP "net oQ_AUX5_DP_DN_SWAP"
Toggle 1to0 oQ_DC_GPIO_GENLK_VSYNC_MASK "net oQ_DC_GPIO_GENLK_VSYNC_MASK"
Toggle 0to1 oQ_DC_GPIO_HPD5_TXIMPSEL "net oQ_DC_GPIO_HPD5_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_HPD5_TXIMPSEL "net oQ_DC_GPIO_HPD5_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_HPD5_RXEN "net oQ_DC_GPIO_HPD5_RXEN"
Toggle 1to0 oQ_DC_GPIO_HPD5_RXEN "net oQ_DC_GPIO_HPD5_RXEN"
ANNOTATION: " only 1 dedicated hpd "
Toggle oQ_DC_GPIO_HPD5_RECV "net oQ_DC_GPIO_HPD5_RECV[1:0]"
Toggle 0to1 oQ_DC_GPIO_HPD5_PU_EN "net oQ_DC_GPIO_HPD5_PU_EN"
Toggle 1to0 oQ_DC_GPIO_HPD5_PU_EN "net oQ_DC_GPIO_HPD5_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HPD5_PD_DIS "net oQ_DC_GPIO_HPD5_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_HPD5_PD_DIS "net oQ_DC_GPIO_HPD5_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_HPD5_EN "net oQ_DC_GPIO_HPD5_EN"
Toggle 1to0 oQ_DC_GPIO_HPD5_EN "net oQ_DC_GPIO_HPD5_EN"
Toggle 0to1 oQ_DC_GPIO_HPD5_A "net oQ_DC_GPIO_HPD5_A"
Toggle 1to0 oQ_DC_GPIO_HPD5_A "net oQ_DC_GPIO_HPD5_A"
Toggle 0to1 oQ_DC_GPIO_HPD4_TXIMPSEL "net oQ_DC_GPIO_HPD4_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_HPD4_TXIMPSEL "net oQ_DC_GPIO_HPD4_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_HPD4_RXEN "net oQ_DC_GPIO_HPD4_RXEN"
Toggle 1to0 oQ_DC_GPIO_HPD4_RXEN "net oQ_DC_GPIO_HPD4_RXEN"
ANNOTATION: " only 1 dedicated hpd "
Toggle oQ_DC_GPIO_HPD4_RECV "net oQ_DC_GPIO_HPD4_RECV[1:0]"
Toggle 0to1 oQ_DC_GPIO_HPD4_PU_EN "net oQ_DC_GPIO_HPD4_PU_EN"
Toggle 1to0 oQ_DC_GPIO_HPD4_PU_EN "net oQ_DC_GPIO_HPD4_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HPD4_PD_DIS "net oQ_DC_GPIO_HPD4_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_HPD4_PD_DIS "net oQ_DC_GPIO_HPD4_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_HPD4_EN "net oQ_DC_GPIO_HPD4_EN"
Toggle 1to0 oQ_DC_GPIO_HPD4_EN "net oQ_DC_GPIO_HPD4_EN"
Toggle 0to1 oQ_DC_GPIO_HPD4_A "net oQ_DC_GPIO_HPD4_A"
Toggle 1to0 oQ_DC_GPIO_HPD4_A "net oQ_DC_GPIO_HPD4_A"
Toggle 0to1 oQ_DC_GPIO_HPD3_TXIMPSEL "net oQ_DC_GPIO_HPD3_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_HPD3_TXIMPSEL "net oQ_DC_GPIO_HPD3_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_HPD3_RXEN "net oQ_DC_GPIO_HPD3_RXEN"
Toggle 1to0 oQ_DC_GPIO_HPD3_RXEN "net oQ_DC_GPIO_HPD3_RXEN"
ANNOTATION: " only 1 dedicated hpd "
Toggle oQ_DC_GPIO_HPD3_RECV "net oQ_DC_GPIO_HPD3_RECV[1:0]"
Toggle 0to1 oQ_DC_GPIO_HPD3_PU_EN "net oQ_DC_GPIO_HPD3_PU_EN"
Toggle 1to0 oQ_DC_GPIO_HPD3_PU_EN "net oQ_DC_GPIO_HPD3_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HPD3_PD_DIS "net oQ_DC_GPIO_HPD3_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_HPD3_PD_DIS "net oQ_DC_GPIO_HPD3_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_HPD3_EN "net oQ_DC_GPIO_HPD3_EN"
Toggle 1to0 oQ_DC_GPIO_HPD3_EN "net oQ_DC_GPIO_HPD3_EN"
Toggle 0to1 oQ_DC_GPIO_HPD3_A "net oQ_DC_GPIO_HPD3_A"
Toggle 1to0 oQ_DC_GPIO_HPD3_A "net oQ_DC_GPIO_HPD3_A"
Toggle 0to1 oQ_DC_GPIO_HPD2_TXIMPSEL "net oQ_DC_GPIO_HPD2_TXIMPSEL"
Toggle 1to0 oQ_DC_GPIO_HPD2_TXIMPSEL "net oQ_DC_GPIO_HPD2_TXIMPSEL"
Toggle 0to1 oQ_DC_GPIO_HPD2_RXEN "net oQ_DC_GPIO_HPD2_RXEN"
Toggle 1to0 oQ_DC_GPIO_HPD2_RXEN "net oQ_DC_GPIO_HPD2_RXEN"
ANNOTATION: " only 1 dedicated hpd "
Toggle oQ_DC_GPIO_HPD2_RECV "net oQ_DC_GPIO_HPD2_RECV[1:0]"
Toggle 0to1 oQ_DC_GPIO_HPD2_PU_EN "net oQ_DC_GPIO_HPD2_PU_EN"
Toggle 1to0 oQ_DC_GPIO_HPD2_PU_EN "net oQ_DC_GPIO_HPD2_PU_EN"
Toggle 0to1 oQ_DC_GPIO_HPD2_PD_DIS "net oQ_DC_GPIO_HPD2_PD_DIS"
Toggle 1to0 oQ_DC_GPIO_HPD2_PD_DIS "net oQ_DC_GPIO_HPD2_PD_DIS"
Toggle 0to1 oQ_DC_GPIO_HPD2_EN "net oQ_DC_GPIO_HPD2_EN"
Toggle 1to0 oQ_DC_GPIO_HPD2_EN "net oQ_DC_GPIO_HPD2_EN"
Toggle 0to1 oQ_DC_GPIO_HPD2_A "net oQ_DC_GPIO_HPD2_A"
Toggle 1to0 oQ_DC_GPIO_HPD2_A "net oQ_DC_GPIO_HPD2_A"
Toggle 0to1 oQ_DC_GPIO_HPD5_MASK "net oQ_DC_GPIO_HPD5_MASK"
Toggle 0to1 oQ_DDC_PAD5_I2CMODE "net oQ_DDC_PAD5_I2CMODE"
Toggle 1to0 oQ_DDC_PAD5_I2CMODE "net oQ_DDC_PAD5_I2CMODE"
Toggle 0to1 oQ_DDC5_PAD_I2C_CTRL "net oQ_DDC5_PAD_I2C_CTRL"
Toggle 1to0 oQ_DDC5_PAD_I2C_CTRL "net oQ_DDC5_PAD_I2C_CTRL"
Toggle 0to1 DECODE_ACK_q1 "reg DECODE_ACK_q1"
Toggle 1to0 DECODE_ACK_q1 "reg DECODE_ACK_q1"
Toggle 1to0 oQ_DC_GPIO_GENERICC_MASK "net oQ_DC_GPIO_GENERICC_MASK"
Toggle 1to0 oQ_DC_GPIO_GENLK_CLK_MASK "net oQ_DC_GPIO_GENLK_CLK_MASK"
Toggle 1to0 oQ_DC_GPIO_GENERICE_MASK "net oQ_DC_GPIO_GENERICE_MASK"
Toggle 1to0 oQ_DC_GPIO_GENERICD_MASK "net oQ_DC_GPIO_GENERICD_MASK"
CHECKSUM: "3702673250 3588087834"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio.udcio_chipregs
Toggle 1to0 oQ_DC_GPIO_AUX_RSEL_0P9 "net oQ_DC_GPIO_AUX_RSEL_0P9"
Toggle 1to0 oQ_DC_GPIO_AUX_RSEL_1P1 "net oQ_DC_GPIO_AUX_RSEL_1P1"
Toggle 1to0 oQ_DC_GPIO_AUX_RESBIASEN "net oQ_DC_GPIO_AUX_RESBIASEN"
Toggle 1to0 oQ_DC_GPIO_AUX_CSEL_1P1 "net oQ_DC_GPIO_AUX_CSEL_1P1"
Toggle 1to0 oQ_DC_GPIO_AUX2_SPIKERCEN "net oQ_DC_GPIO_AUX2_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX2_SPIKERCSEL "net oQ_DC_GPIO_AUX2_SPIKERCSEL"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX3_FALLSLEWSEL "net oQ_DC_GPIO_AUX3_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_AUX3_SPIKERCEN "net oQ_DC_GPIO_AUX3_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX3_SPIKERCSEL "net oQ_DC_GPIO_AUX3_SPIKERCSEL"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX4_FALLSLEWSEL "net oQ_DC_GPIO_AUX4_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_AUX4_SPIKERCEN "net oQ_DC_GPIO_AUX4_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX4_SPIKERCSEL "net oQ_DC_GPIO_AUX4_SPIKERCSEL"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX5_FALLSLEWSEL "net oQ_DC_GPIO_AUX5_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_AUX5_SPIKERCEN "net oQ_DC_GPIO_AUX5_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX5_SPIKERCSEL "net oQ_DC_GPIO_AUX5_SPIKERCSEL"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX6_FALLSLEWSEL "net oQ_DC_GPIO_AUX6_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_AUX6_SPIKERCEN "net oQ_DC_GPIO_AUX6_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX6_SPIKERCSEL "net oQ_DC_GPIO_AUX6_SPIKERCSEL"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX2_FALLSLEWSEL "net oQ_DC_GPIO_AUX2_FALLSLEWSEL[1:0]"
ANNOTATION: " floating in aux glue "
Toggle oQ_DC_GPIO_AUX1_FALLSLEWSEL "net oQ_DC_GPIO_AUX1_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_AUX1_SPIKERCEN "net oQ_DC_GPIO_AUX1_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_AUX1_SPIKERCSEL "net oQ_DC_GPIO_AUX1_SPIKERCSEL"
Toggle 1to0 oQ_DC_GPIO_AUX_BIASCRTEN "net oQ_DC_GPIO_AUX_BIASCRTEN"
Toggle 1to0 oQ_DC_GPIO_AUX_CSEL_0P9 "net oQ_DC_GPIO_AUX_CSEL_0P9"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC4DATA_STR "net oQ_DC_GPIO_DDC4DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC5CLK_STR "net oQ_DC_GPIO_DDC5CLK_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC5DATA_STR "net oQ_DC_GPIO_DDC5DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC6CLK_STR "net oQ_DC_GPIO_DDC6CLK_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC6DATA_STR "net oQ_DC_GPIO_DDC6DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC4CLK_STR "net oQ_DC_GPIO_DDC4CLK_STR[3:0]"
Toggle oQ_REF_27_DRVSTRENGTH "net oQ_REF_27_DRVSTRENGTH[2:0]"
Toggle oQ_REF_27_SRC_SEL "net oQ_REF_27_SRC_SEL[1:0]"
Toggle oQ_STRENGTH_SN "net oQ_STRENGTH_SN[3:0]"
Toggle oQ_STRENGTH_SP "net oQ_STRENGTH_SP[3:0]"
Toggle oQ_TX_HPD_STRENGTH_SN "net oQ_TX_HPD_STRENGTH_SN[3:0]"
Toggle oQ_TX_HPD_STRENGTH_SP "net oQ_TX_HPD_STRENGTH_SP[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC1CLK_STR "net oQ_DC_GPIO_DDC1CLK_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC1DATA_STR "net oQ_DC_GPIO_DDC1DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC2CLK_STR "net oQ_DC_GPIO_DDC2CLK_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC2DATA_STR "net oQ_DC_GPIO_DDC2DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC3CLK_STR "net oQ_DC_GPIO_DDC3CLK_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_DC_GPIO_DDC3DATA_STR "net oQ_DC_GPIO_DDC3DATA_STR[3:0]"
ANNOTATION: " unused "
Toggle oQ_EXT_RESET_DRVSTRENGTH "net oQ_EXT_RESET_DRVSTRENGTH[2:0]"
Toggle 1to0 oQ_HPD1_SCHMEN_PI "net oQ_HPD1_SCHMEN_PI"
Toggle 1to0 oQ_HPD1_SEL0 "net oQ_HPD1_SEL0"
Toggle 1to0 oQ_HPD1_SLEWNCORE "net oQ_HPD1_SLEWNCORE"
Toggle 1to0 oQ_HPD2_SCHMEN_PI "net oQ_HPD2_SCHMEN_PI"
Toggle 1to0 oQ_HPD3_SCHMEN_PI "net oQ_HPD3_SCHMEN_PI"
Toggle 1to0 oQ_HPD4_SCHMEN_PI "net oQ_HPD4_SCHMEN_PI"
Toggle 1to0 oQ_HPD5_SCHMEN_PI "net oQ_HPD5_SCHMEN_PI"
Toggle 1to0 oQ_HPD6_SCHMEN_PI "net oQ_HPD6_SCHMEN_PI"
Toggle 1to0 oQ_HPD12_SPARE0 "net oQ_HPD12_SPARE0"
Toggle 1to0 oQ_HPD12_SPARE1 "net oQ_HPD12_SPARE1"
Toggle 1to0 oQ_HPD34_SPARE0 "net oQ_HPD34_SPARE0"
Toggle 1to0 oQ_HPD34_SPARE1 "net oQ_HPD34_SPARE1"
Toggle 1to0 oQ_HPD56_SPARE0 "net oQ_HPD56_SPARE0"
Toggle 1to0 oQ_HPD56_SPARE1 "net oQ_HPD56_SPARE1"
ANNOTATION: " unused in this project "
Toggle oQ_DC_GPIO_HPD56_FALLSLEWSEL "net oQ_DC_GPIO_HPD56_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_HPD56_SLEWN "net oQ_DC_GPIO_HPD56_SLEWN"
Toggle 1to0 oQ_DC_GPIO_HPD56_SPIKERCEN "net oQ_DC_GPIO_HPD56_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_HPD56_SPIKERCSEL "net oQ_DC_GPIO_HPD56_SPIKERCSEL"
Toggle 1to0 oQ_DC_GPIO_HPD_BIASCRTEN "net oQ_DC_GPIO_HPD_BIASCRTEN"
Toggle 1to0 oQ_DC_GPIO_HPD_CSEL_0P9 "net oQ_DC_GPIO_HPD_CSEL_0P9"
Toggle 1to0 oQ_DC_GPIO_HPD_CSEL_1P1 "net oQ_DC_GPIO_HPD_CSEL_1P1"
Toggle 1to0 oQ_DC_GPIO_HPD_RESBIASEN "net oQ_DC_GPIO_HPD_RESBIASEN"
Toggle 1to0 oQ_DC_GPIO_HPD_RSEL_0P9 "net oQ_DC_GPIO_HPD_RSEL_0P9"
Toggle 1to0 oQ_DC_GPIO_HPD_RSEL_1P1 "net oQ_DC_GPIO_HPD_RSEL_1P1"
Toggle 1to0 oQ_DC_GPIO_HPD56_COMPSEL "net oQ_DC_GPIO_HPD56_COMPSEL"
ANNOTATION: " unused in this project "
Toggle oQ_DC_GPIO_HPD12_FALLSLEWSEL "net oQ_DC_GPIO_HPD12_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_HPD12_SLEWN "net oQ_DC_GPIO_HPD12_SLEWN"
Toggle 1to0 oQ_DC_GPIO_HPD12_SPIKERCEN "net oQ_DC_GPIO_HPD12_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_HPD12_SPIKERCSEL "net oQ_DC_GPIO_HPD12_SPIKERCSEL"
Toggle 1to0 oQ_DC_GPIO_HPD34_COMPSEL "net oQ_DC_GPIO_HPD34_COMPSEL"
ANNOTATION: " unused in this project "
Toggle oQ_DC_GPIO_HPD34_FALLSLEWSEL "net oQ_DC_GPIO_HPD34_FALLSLEWSEL[1:0]"
Toggle 1to0 oQ_DC_GPIO_HPD34_SLEWN "net oQ_DC_GPIO_HPD34_SLEWN"
Toggle 1to0 oQ_DC_GPIO_HPD34_SPIKERCEN "net oQ_DC_GPIO_HPD34_SPIKERCEN"
Toggle 1to0 oQ_DC_GPIO_HPD34_SPIKERCSEL "net oQ_DC_GPIO_HPD34_SPIKERCSEL"
Toggle 1to0 oQ_DC_GPIO_HPD12_COMPSEL "net oQ_DC_GPIO_HPD12_COMPSEL"
Toggle 1to0 oQ_AUX_PADVGA_MODE "net oQ_AUX_PADVGA_MODE"
Toggle 1to0 oQ_AUXVGA_POL "net oQ_AUXVGA_POL"
Toggle 1to0 iRO_DC_GPIO_VSYNCA_Y "net iRO_DC_GPIO_VSYNCA_Y"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_2_B3 "net WE_REG_DC_GPIO_PAD_STRENGTH_2_B3"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_2_B1 "net WE_REG_DC_GPIO_PAD_STRENGTH_2_B1"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_2_B0 "net WE_REG_DC_GPIO_PAD_STRENGTH_2_B0"
Toggle 1to0 WE_REG_DC_GPIO_PAD_STRENGTH_1_B2 "net WE_REG_DC_GPIO_PAD_STRENGTH_1_B2"
Toggle 1to0 WE_REG_DC_GPIO_DDC6_MASK_B3 "net WE_REG_DC_GPIO_DDC6_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDC5_MASK_B3 "net WE_REG_DC_GPIO_DDC5_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDC4_MASK_B3 "net WE_REG_DC_GPIO_DDC4_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDC3_MASK_B3 "net WE_REG_DC_GPIO_DDC3_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDC2_MASK_B3 "net WE_REG_DC_GPIO_DDC2_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_DDC1_MASK_B3 "net WE_REG_DC_GPIO_DDC1_MASK_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_2_B3 "net WE_REG_DC_GPIO_AUX_CTRL_2_B3"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_2_B2 "net WE_REG_DC_GPIO_AUX_CTRL_2_B2"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_2_B1 "net WE_REG_DC_GPIO_AUX_CTRL_2_B1"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_2_B0 "net WE_REG_DC_GPIO_AUX_CTRL_2_B0"
Toggle 1to0 WE_REG_DC_GPIO_AUX_CTRL_0_B0 "net WE_REG_DC_GPIO_AUX_CTRL_0_B0"
Toggle 1to0 RD_REG_DC_GPIO_SYNCA_Y "net RD_REG_DC_GPIO_SYNCA_Y"
Toggle 1to0 RD_REG_DC_GPIO_PAD_STRENGTH_2 "net RD_REG_DC_GPIO_PAD_STRENGTH_2"
Toggle 1to0 RD_REG_DC_GPIO_AUX_CTRL_2 "net RD_REG_DC_GPIO_AUX_CTRL_2"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_TX_HPD_STRENGTH_SP "net Q_TX_HPD_STRENGTH_SP[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_TX_HPD_STRENGTH_SN "net Q_TX_HPD_STRENGTH_SN[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_STRENGTH_SP "net Q_STRENGTH_SP[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_STRENGTH_SN "net Q_STRENGTH_SN[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_REF_27_SRC_SEL "net Q_REF_27_SRC_SEL[1:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_REF_27_DRVSTRENGTH "net Q_REF_27_DRVSTRENGTH[2:0]"
Toggle 1to0 Q_HPD56_SPARE1 "net Q_HPD56_SPARE1"
Toggle 1to0 Q_HPD56_SPARE0 "net Q_HPD56_SPARE0"
Toggle 1to0 Q_HPD34_SPARE1 "net Q_HPD34_SPARE1"
Toggle 1to0 Q_HPD34_SPARE0 "net Q_HPD34_SPARE0"
Toggle 1to0 Q_HPD12_SPARE1 "net Q_HPD12_SPARE1"
Toggle 1to0 Q_HPD12_SPARE0 "net Q_HPD12_SPARE0"
Toggle 1to0 Q_HPD6_SCHMEN_PI "net Q_HPD6_SCHMEN_PI"
Toggle 1to0 Q_HPD5_SCHMEN_PI "net Q_HPD5_SCHMEN_PI"
Toggle 1to0 Q_HPD4_SCHMEN_PI "net Q_HPD4_SCHMEN_PI"
Toggle 1to0 Q_HPD3_SCHMEN_PI "net Q_HPD3_SCHMEN_PI"
Toggle 1to0 Q_HPD2_SCHMEN_PI "net Q_HPD2_SCHMEN_PI"
Toggle 1to0 Q_HPD1_SLEWNCORE "net Q_HPD1_SLEWNCORE"
Toggle 1to0 Q_HPD1_SEL0 "net Q_HPD1_SEL0"
Toggle 1to0 Q_HPD1_SCHMEN_PI "net Q_HPD1_SCHMEN_PI"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_EXT_RESET_DRVSTRENGTH "net Q_EXT_RESET_DRVSTRENGTH[2:0]"
Toggle 1to0 Q_DC_GPIO_HPD_RSEL_1P1 "net Q_DC_GPIO_HPD_RSEL_1P1"
Toggle 1to0 Q_DC_GPIO_HPD_RSEL_0P9 "net Q_DC_GPIO_HPD_RSEL_0P9"
Toggle 1to0 Q_DC_GPIO_HPD_RESBIASEN "net Q_DC_GPIO_HPD_RESBIASEN"
Toggle 1to0 Q_DC_GPIO_HPD_CSEL_1P1 "net Q_DC_GPIO_HPD_CSEL_1P1"
Toggle 1to0 Q_DC_GPIO_HPD_CSEL_0P9 "net Q_DC_GPIO_HPD_CSEL_0P9"
Toggle 1to0 Q_DC_GPIO_HPD_BIASCRTEN "net Q_DC_GPIO_HPD_BIASCRTEN"
Toggle 1to0 Q_DC_GPIO_HPD56_SPIKERCSEL "net Q_DC_GPIO_HPD56_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_HPD56_SPIKERCEN "net Q_DC_GPIO_HPD56_SPIKERCEN"
Toggle 1to0 Q_DC_GPIO_HPD56_SLEWN "net Q_DC_GPIO_HPD56_SLEWN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD56_FALLSLEWSEL "net Q_DC_GPIO_HPD56_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD56_COMPSEL "net Q_DC_GPIO_HPD56_COMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD34_SPIKERCSEL "net Q_DC_GPIO_HPD34_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_HPD34_SPIKERCEN "net Q_DC_GPIO_HPD34_SPIKERCEN"
Toggle 1to0 Q_DC_GPIO_HPD34_SLEWN "net Q_DC_GPIO_HPD34_SLEWN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD34_FALLSLEWSEL "net Q_DC_GPIO_HPD34_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD34_COMPSEL "net Q_DC_GPIO_HPD34_COMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD12_SPIKERCSEL "net Q_DC_GPIO_HPD12_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_HPD12_SPIKERCEN "net Q_DC_GPIO_HPD12_SPIKERCEN"
Toggle 1to0 Q_DC_GPIO_HPD12_SLEWN "net Q_DC_GPIO_HPD12_SLEWN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_HPD12_FALLSLEWSEL "net Q_DC_GPIO_HPD12_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD12_COMPSEL "net Q_DC_GPIO_HPD12_COMPSEL"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDCVGACLK_STR "net Q_DC_GPIO_DDCVGACLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC6DATA_STR "net Q_DC_GPIO_DDC6DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC6CLK_STR "net Q_DC_GPIO_DDC6CLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC5DATA_STR "net Q_DC_GPIO_DDC5DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC5CLK_STR "net Q_DC_GPIO_DDC5CLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC4DATA_STR "net Q_DC_GPIO_DDC4DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC4CLK_STR "net Q_DC_GPIO_DDC4CLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC3DATA_STR "net Q_DC_GPIO_DDC3DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC3CLK_STR "net Q_DC_GPIO_DDC3CLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC2DATA_STR "net Q_DC_GPIO_DDC2DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC2CLK_STR "net Q_DC_GPIO_DDC2CLK_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC1DATA_STR "net Q_DC_GPIO_DDC1DATA_STR[3:0]"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_DDC1CLK_STR "net Q_DC_GPIO_DDC1CLK_STR[3:0]"
Toggle 1to0 Q_DC_GPIO_AUX_RSEL_1P1 "net Q_DC_GPIO_AUX_RSEL_1P1"
Toggle 1to0 Q_DC_GPIO_AUX_RSEL_0P9 "net Q_DC_GPIO_AUX_RSEL_0P9"
Toggle 1to0 Q_DC_GPIO_AUX_RESBIASEN "net Q_DC_GPIO_AUX_RESBIASEN"
Toggle 1to0 Q_DC_GPIO_AUX_CSEL_1P1 "net Q_DC_GPIO_AUX_CSEL_1P1"
Toggle 1to0 Q_DC_GPIO_AUX_CSEL_0P9 "net Q_DC_GPIO_AUX_CSEL_0P9"
Toggle 1to0 Q_DC_GPIO_AUX_BIASCRTEN "net Q_DC_GPIO_AUX_BIASCRTEN"
Toggle 1to0 Q_DC_GPIO_AUX6_SPIKERCSEL "net Q_DC_GPIO_AUX6_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX6_SPIKERCEN "net Q_DC_GPIO_AUX6_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX6_FALLSLEWSEL "net Q_DC_GPIO_AUX6_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_AUX5_SPIKERCSEL "net Q_DC_GPIO_AUX5_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX5_SPIKERCEN "net Q_DC_GPIO_AUX5_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX5_FALLSLEWSEL "net Q_DC_GPIO_AUX5_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_AUX4_SPIKERCSEL "net Q_DC_GPIO_AUX4_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX4_SPIKERCEN "net Q_DC_GPIO_AUX4_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX4_FALLSLEWSEL "net Q_DC_GPIO_AUX4_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_AUX3_SPIKERCSEL "net Q_DC_GPIO_AUX3_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX3_SPIKERCEN "net Q_DC_GPIO_AUX3_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX3_FALLSLEWSEL "net Q_DC_GPIO_AUX3_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_AUX2_SPIKERCSEL "net Q_DC_GPIO_AUX2_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX2_SPIKERCEN "net Q_DC_GPIO_AUX2_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX2_FALLSLEWSEL "net Q_DC_GPIO_AUX2_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_DC_GPIO_AUX1_SPIKERCSEL "net Q_DC_GPIO_AUX1_SPIKERCSEL"
Toggle 1to0 Q_DC_GPIO_AUX1_SPIKERCEN "net Q_DC_GPIO_AUX1_SPIKERCEN"
ANNOTATION: " Auto generated by RDL flow, only ports toggling are important "
Toggle Q_DC_GPIO_AUX1_FALLSLEWSEL "net Q_DC_GPIO_AUX1_FALLSLEWSEL[1:0]"
Toggle 1to0 Q_AUX_PADVGA_MODE "net Q_AUX_PADVGA_MODE"
Toggle 1to0 Q_AUXVGA_POL "net Q_AUXVGA_POL"
