# ğŸš€ Projeto 02: Simulador de Pipeline RISC-V com Hierarquia de MemÃ³ria

**Disciplina:** Arquitetura de Computadores II  
**Professor:** MaurÃ­cio Rodrigues Lima

**Integrantes:**
* Arthur Cardoso
* Henrique de Sousa PaixÃ£o
* Lais Vitoria
* Myllena Rodrigues Oliveira
* Samara Solis Sanches
* Maria Rita Verissimo

---

## ğŸ“‹ Ãndice

1. [Objetivo do Projeto](#-1-objetivo-do-projeto)
2. [Funcionalidades Implementadas](#%EF%B8%8F-2-funcionalidades-implementadas)
3. [Arquitetura do Sistema](#-3-arquitetura-do-sistema)
4. [Interface GrÃ¡fica](#%EF%B8%8F-4-interface-grÃ¡fica-e-interatividade)
5. [MÃ©tricas de Desempenho](#-5-mÃ©tricas-e-anÃ¡lise-de-desempenho)
6. [Hierarquia de MemÃ³ria](#-6-hierarquia-de-memÃ³ria)
7. [Como Usar](#-7-como-usar)
8. [Tecnologias](#%EF%B8%8F-8-tecnologias-utilizadas)
9. [Benchmarks](#-9-benchmarks-incluÃ­dos)

---

## ğŸ¯ 1. Objetivo do Projeto

O objetivo deste projeto foi construir um **simulador ciclo-a-ciclo** de um pipeline de 5 estÃ¡gios (IF, ID, EX, MEM, WB) com uma hierarquia completa de memÃ³ria integrada.

Para atender a este requisito, desenvolvemos um **simulador interativo e educacional de pipeline RISC-V**, implementado em JavaScript puro, HTML5 e CSS3. A ferramenta permite:

- âœ… Visualizar o funcionamento ciclo a ciclo do processador
- âœ… Observar o tratamento de hazards em tempo real
- âœ… Acompanhar forwarding e resoluÃ§Ã£o de dependÃªncias
- âœ… Analisar prediÃ§Ã£o de desvios com feedback visual
- âœ… Estudar o impacto da hierarquia de cache (4 nÃ­veis)
- âœ… Exportar mÃ©tricas detalhadas para anÃ¡lise comparativa

---

## âš™ï¸ 2. Funcionalidades Implementadas

### 2.1 Pipeline de 5 EstÃ¡gios (RV32I)

O simulador implementa completamente os 5 estÃ¡gios do pipeline RISC-V:

| EstÃ¡gio | Nome | FunÃ§Ã£o | Cor Visual |
|---------|------|--------|------------|
| **IF** | Instruction Fetch | Busca instruÃ§Ã£o da memÃ³ria (L1I) | ğŸ”µ Azul |
| **ID** | Instruction Decode | Decodifica e lÃª registradores | ğŸŸ¢ Verde |
| **EX** | Execute | Executa operaÃ§Ã£o na ALU | ğŸŸ¡ Amarelo |
| **MEM** | Memory Access | Acessa memÃ³ria de dados (L1D) | ğŸ”´ Vermelho |
| **WB** | Write Back | Escreve resultado em registrador | ğŸŸ£ Roxo |

**InstruÃ§Ãµes Suportadas:**
- **ALU:** `add`, `sub`, `and`, `or`, `xor`, `slt`, `addi`
- **MemÃ³ria:** `lw`, `sw`
- **Controle:** `beq`, `bne`, `jal`, `jalr`
- **Outros:** `nop`

### 2.2 Tratamento de Hazards de Dados

#### Forwarding (Data Bypassing)
- âœ… **EX/MEM â†’ EX:** Forwarding do resultado da ALU
- âœ… **MEM/WB â†’ EX:** Forwarding de dados da memÃ³ria ou ALU
- âœ… **PriorizaÃ§Ã£o correta:** EX/MEM tem prioridade sobre MEM/WB
- âœ… **VerificaÃ§Ã£o de escrita:** Apenas instruÃ§Ãµes que escrevem em registrador fazem forwarding

#### Stalls ObrigatÃ³rios
- âœ… **Load-Use Hazard:** Stall de 1 ciclo quando `lw` Ã© seguido imediatamente por uso do registrador carregado
- âœ… **DetecÃ§Ã£o em ID:** Hazards detectados no estÃ¡gio de decodificaÃ§Ã£o
- âœ… **InserÃ§Ã£o de bolhas:** NOPs automÃ¡ticos inseridos no pipeline

### 2.3 Tratamento de Hazards de Controle

#### Preditor de Desvios
- âœ… **Tipo:** Preditor dinÃ¢mico de 1-bit
- âœ… **Tamanho:** 32 entradas (configurÃ¡vel)
- âœ… **IndexaÃ§Ã£o:** Por endereÃ§o PC
- âœ… **PolÃ­tica:** AtualizaÃ§Ã£o apÃ³s resoluÃ§Ã£o no estÃ¡gio EX

#### Flush de Pipeline
- âœ… **DetecÃ§Ã£o de misprediction** no estÃ¡gio EX
- âœ… **Flush completo:** Descarta IF, ID e EX/MEM
- âœ… **CorreÃ§Ã£o de PC:** Atualiza para endereÃ§o correto
- âœ… **SincronizaÃ§Ã£o:** Flag de controle evita corrupÃ§Ã£o de estado

### 2.4 Conformidade RISC-V

- âœ… **JALR:** Zera o bit menos significativo do endereÃ§o alvo (conforme spec)
- âœ… **Overflow:** Simula corretamente aritmÃ©tica de 32 bits
- âœ… **x0 = 0:** Registrador zero sempre retorna 0
- âœ… **ValidaÃ§Ã£o:** Registradores limitados a [0, 31]

---

## ğŸ—ï¸ 3. Arquitetura do Sistema

### 3.1 Estrutura de Arquivos

```
simulador-pipeline/
â”œâ”€â”€ index.html           # Interface principal do simulador
â”œâ”€â”€ graficos.html        # PÃ¡gina de visualizaÃ§Ã£o de grÃ¡ficos
â”œâ”€â”€ style.css            # Estilos e tema visual
â”œâ”€â”€ cache.js             # ImplementaÃ§Ã£o da hierarquia de memÃ³ria
â”œâ”€â”€ pipeline.js          # LÃ³gica do pipeline e hazards
â”œâ”€â”€ main.js              # Controlador da UI e eventos
â”œâ”€â”€ charts.js            # GeraÃ§Ã£o de grÃ¡ficos comparativos
â””â”€â”€ docs/
    â”œâ”€â”€ RELATORIO_CORRECOES.md
    â”œâ”€â”€ MELHORIAS_VISUAIS.md
    â”œâ”€â”€ GUIA_VISUAL.html
    â”œâ”€â”€ ROTEIRO_APRESENTACAO.md
    â”œâ”€â”€ CARTOES_REFERENCIA.md
    â””â”€â”€ RESUMO_EXECUTIVO.md
```

### 3.2 MÃ³dulos Principais

#### `pipeline.js` - NÃºcleo do Simulador
- Classe `PipelineSimulator`: Gerencia estado do pipeline
- FunÃ§Ã£o `parseInstruction()`: Parser de assembly RISC-V
- Classe `RegisterFile`: Banco de 32 registradores
- Classe `OneBitPredictor`: Preditor de desvios
- MÃ©todos `doIF()`, `doID()`, `doEX()`, `doMEM()`, `doWB()`: LÃ³gica de cada estÃ¡gio

#### `cache.js` - Hierarquia de MemÃ³ria
- Classe `AssociativeCache`: Cache associativa genÃ©rica
- Classe `MainMemory`: MemÃ³ria DRAM simulada
- Classe `MemoryHierarchy`: Coordena os 4 nÃ­veis de cache
- Implementa: LRU, Write-Back, Write-Allocate, busca de linha completa

#### `main.js` - Interface e Controle
- Gerenciamento de eventos de botÃµes
- AtualizaÃ§Ã£o de visualizaÃ§Ãµes em tempo real
- ExportaÃ§Ã£o de mÃ©tricas para CSV
- Sistema de cores do diagrama de pipeline

#### `charts.js` - AnÃ¡lise Comparativa
- Leitura e parsing de arquivos CSV
- GeraÃ§Ã£o de grÃ¡ficos com Chart.js
- ComparaÃ§Ã£o de mÃºltiplos benchmarks
- VisualizaÃ§Ãµes: CPI, stalls, flushes, cache hit rates, branch accuracy

---

## ğŸ–¥ï¸ 4. Interface GrÃ¡fica e Interatividade

### 4.1 Painel de Controle

**Editor de CÃ³digo:**
- Caixa de texto para cÃ³digo assembly RISC-V
- Syntax highlighting bÃ¡sico
- Seletor de benchmarks prÃ©-configurados

**BotÃµes de Controle:**
- ğŸ”„ **Carregar Programa:** Compila e carrega o cÃ³digo
- â­ï¸ **PrÃ³ximo Ciclo:** Executa um ciclo (debug)
- â–¶ï¸ **Executar Tudo:** Roda atÃ© completar (com animaÃ§Ã£o)
- ğŸ” **Resetar:** Limpa tudo e recomeÃ§a
- ğŸ’¾ **Exportar CSV:** Salva mÃ©tricas em arquivo

### 4.2 VisualizaÃ§Ãµes em Tempo Real

#### Tabela do Pipeline
Mostra o conteÃºdo de cada estÃ¡gio a cada ciclo:
```
| IF    | ID    | EX    | MEM   | WB    |
|-------|-------|-------|-------|-------|
| addi  | add   | lw    | nop   | nop   |
```

#### Banco de Registradores
Exibe os 32 registradores RISC-V (x0-x31) com valores atualizados em tempo real:
```
x0  = 0          x8  = 0          x16 = 0          x24 = 0
x1  = 5          x9  = 0          x17 = 0          x25 = 0
x2  = 10         x10 = 0          x18 = 0          x26 = 0
...
```

#### Diagrama de Pipeline Colorido ğŸ¨

**CaracterÃ­sticas:**
- âœ… **Cores por estÃ¡gio:** Cada estÃ¡gio tem cor Ãºnica (IF=azul, ID=verde, EX=amarelo, MEM=vermelho, WB=roxo)
- âœ… **Coluna fixa:** InstruÃ§Ãµes permanecem visÃ­veis ao rolar horizontalmente
- âœ… **Legenda integrada:** Mostra o significado de cada cor
- âœ… **IdentificaÃ§Ã£o visual:**
  - Stalls aparecem como cÃ©lulas vazias
  - Flushes sÃ£o visÃ­veis quando cores desaparecem
  - Forwarding bem-sucedido mostra fluxo contÃ­nuo

**Exemplo Visual:**
```
InstruÃ§Ã£o        | C1 | C2 | C3 | C4 | C5 |
-----------------|----|----|----|----|----|
addi x1, x0, 1   | IF | ID | EX |MEM | WB |
addi x2, x0, 2   |    | IF | ID | EX |MEM |
add x3, x1, x2   |    |    | IF | ID | EX |
```

#### Painel de MÃ©tricas
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Ciclos: 25    CPI: 1.25    Stalls: 5           â”‚
â”‚ Flushes: 2    Branch: 8/10    CacheI: 95%     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### EstatÃ­sticas de Cache
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Cache  â”‚ Hits  â”‚ Misses  â”‚ Hit Rate % â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ L1I    â”‚  250  â”‚   10    â”‚   96.15    â”‚
â”‚ L1D    â”‚  180  â”‚   45    â”‚   80.00    â”‚
â”‚ L2     â”‚   35  â”‚   20    â”‚   63.64    â”‚
â”‚ L3     â”‚   15  â”‚    5    â”‚   75.00    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ“Š 5. MÃ©tricas e AnÃ¡lise de Desempenho

### 5.1 MÃ©tricas Coletadas

O simulador coleta automaticamente as seguintes mÃ©tricas:

#### Performance Geral
- **Ciclos Totais:** NÃºmero total de ciclos de clock executados
- **InstruÃ§Ãµes Committed:** InstruÃ§Ãµes que completaram execuÃ§Ã£o (WB)
- **CPI (Cycles Per Instruction):** `ciclos / instruÃ§Ãµes`
  - Ideal: CPI = 1.0 (uma instruÃ§Ã£o por ciclo)
  - TÃ­pico: CPI = 1.2 - 1.6 (cÃ³digo realista)

#### Stalls
- **Stalls de Dados:** Causados por hazards RAW nÃ£o resolvidos por forwarding
- **Stalls de Cache:** LatÃªncia acumulada de cache misses
- **DistribuiÃ§Ã£o:** SeparaÃ§Ã£o por categoria para identificar gargalos

#### Preditor de Branch
- **Total de PrediÃ§Ãµes:** Quantos branches/jumps foram executados
- **Acertos:** PrediÃ§Ãµes corretas
- **Flushes:** PrediÃ§Ãµes incorretas que causaram flush
- **Taxa de Acerto:** `(acertos / total) Ã— 100%`

#### Cache (por nÃ­vel)
- **Acessos:** Total de requisiÃ§Ãµes
- **Hits:** Acessos bem-sucedidos
- **Misses:** Acessos que falharam
- **Taxa de Acerto:** `(hits / acessos) Ã— 100%`
- **Taxa de Miss:** `(misses / acessos) Ã— 100%`

### 5.2 ExportaÃ§Ã£o de Dados

**Formato CSV:**
```csv
Benchmark;cycles;instructionsCommitted;CPI;stallsData;stallsCache;flushes;branchPredictions;branchCorrect;branchAccuracy;L1I_hits;L1I_misses;L1D_hits;L1D_misses;L2_hits;L2_misses;L3_hits;L3_misses
ALU_1;25;20;1.25;0;5;0;0;0;0;20;0;0;0;0;0;0;0
```

**Uso:**
1. Execute o benchmark desejado
2. Clique em "Exportar CSV"
3. Arquivo `.csv` Ã© baixado automaticamente
4. Carregue mÃºltiplos CSVs em `graficos.html` para comparaÃ§Ã£o

### 5.3 GrÃ¡ficos Comparativos

A pÃ¡gina `graficos.html` permite visualizaÃ§Ã£o comparativa:

- **GrÃ¡fico de CPI:** Compare eficiÃªncia entre benchmarks
- **GrÃ¡fico de Stalls:** Veja distribuiÃ§Ã£o entre dados e cache
- **GrÃ¡fico de Flushes:** Identifique programas com branches problemÃ¡ticos
- **GrÃ¡fico de Cache:** Compare L1I vs L1D side-by-side
- **GrÃ¡fico de Branch:** Avalie precisÃ£o do preditor

---

## ğŸ—„ï¸ 6. Hierarquia de MemÃ³ria

### 6.1 Arquitetura de 4 NÃ­veis

```
        CPU
         â†“
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚  L1I   â”‚  L1D   â”‚  â† Caches separadas (Harvard)
    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”´â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
         â”‚       â”‚
         â””â”€â”€â”€â”¬â”€â”€â”€â”˜
             â†“
          â”Œâ”€â”€â”€â”€â”€â”€â”
          â”‚  L2  â”‚        â† Cache unificada
          â””â”€â”€â”¬â”€â”€â”€â”˜
             â†“
          â”Œâ”€â”€â”€â”€â”€â”€â”
          â”‚  L3  â”‚        â† Cache unificada
          â””â”€â”€â”¬â”€â”€â”€â”˜
             â†“
          â”Œâ”€â”€â”€â”€â”€â”€â”
          â”‚ DRAM â”‚        â† MemÃ³ria principal
          â””â”€â”€â”€â”€â”€â”€â”˜
```

### 6.2 EspecificaÃ§Ãµes TÃ©cnicas

| NÃ­vel | Tipo | Tamanho | Associatividade | Linha | Hit Time | Miss Penalty | PolÃ­tica |
|-------|------|---------|-----------------|-------|----------|--------------|----------|
| **L1I** | InstruÃ§Ã£o | 64 palavras | 2-way | 4 palavras | 1 ciclo | 2 ciclos | WT |
| **L1D** | Dados | 64 palavras | 2-way | 4 palavras | 1 ciclo | 2 ciclos | WB/WA |
| **L2** | Unificada | 256 palavras | 4-way | 4 palavras | 2 ciclos | 5 ciclos | WB/WA |
| **L3** | Unificada | 512 palavras | 8-way | 8 palavras | 8 ciclos | 10 ciclos | WB/WA |
| **DRAM** | Principal | Ilimitada | - | - | 50 ciclos | - | - |

**Legenda:**
- **WT:** Write-Through
- **WB:** Write-Back
- **WA:** Write-Allocate

### 6.3 ImplementaÃ§Ã£o

#### DecodificaÃ§Ã£o de EndereÃ§os
```
EndereÃ§o de 32 bits:
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚     Tag      â”‚  Index   â”‚ Offset  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
     bits          bits       bits
  superiores     mÃ©dios   inferiores
```

Para L1 (64 palavras, 2-way, linhas de 4 palavras):
- **Offset:** 2 bits (4 palavras)
- **Index:** 4 bits (16 conjuntos)
- **Tag:** 26 bits (restante)

#### PolÃ­tica LRU
- Contador global incrementado a cada acesso
- Cada linha tem timestamp `lastAccess`
- Eviction: escolhe linha com menor `lastAccess`
- Preciso e eficiente (sem colisÃµes de timestamp)

#### Write-Back
- Escritas apenas atualizam a cache
- Linha marcada como `dirty`
- Writeback para nÃ­vel inferior apenas na eviction
- Reduz drasticamente trÃ¡fego de memÃ³ria

#### Busca de Linha Completa
```javascript
// Ao buscar endereÃ§o X em miss:
1. Calcula endereÃ§o base da linha
2. Busca linha completa do prÃ³ximo nÃ­vel
3. Contabiliza latÃªncia apenas do primeiro acesso
4. Armazena linha completa no conjunto
```

---

## ğŸ“– 7. Como Usar

### 7.1 ExecuÃ§Ã£o Local

1. **Clone ou baixe os arquivos**
   ```bash
   # Estrutura necessÃ¡ria:
   simulador/
   â”œâ”€â”€ index.html
   â”œâ”€â”€ graficos.html
   â”œâ”€â”€ *.js
   â””â”€â”€ *.css
   ```

2. **Abra no navegador**
   - OpÃ§Ã£o 1: Duplo-clique em `index.html`
   - OpÃ§Ã£o 2: Use Live Server (VS Code)
   - OpÃ§Ã£o 3: Servidor HTTP local (`python -m http.server`)

3. **Requisitos**
   - Navegador moderno (Chrome, Firefox, Safari, Edge)
   - JavaScript habilitado
   - ConexÃ£o Ã  internet (apenas para Chart.js)

### 7.2 Tutorial Passo a Passo

#### Usando Benchmarks PrÃ©-configurados

1. No seletor dropdown, escolha um benchmark (ex: "ALU 1")
2. O cÃ³digo assembly aparece automaticamente no editor
3. Clique em **"Carregar Programa"**
4. Execute de duas formas:
   - **"PrÃ³ximo Ciclo":** Passo a passo para debug
   - **"Executar Tudo":** Completa automaticamente

#### Escrevendo CÃ³digo PrÃ³prio

```assembly
# Exemplo de cÃ³digo assembly RISC-V
addi x1, x0, 10      # x1 = 10
addi x2, x0, 20      # x2 = 20
add x3, x1, x2       # x3 = x1 + x2 = 30
sw x3, 0(x0)         # mem[0] = x3
lw x4, 0(x0)         # x4 = mem[0]
nop                  # no operation
```

**Formato de InstruÃ§Ãµes:**
- `add rd, rs1, rs2` - Registradores separados por vÃ­rgula
- `lw rd, offset(base)` - Load: offset em decimal
- `sw rs2, offset(base)` - Store: offset em decimal
- `beq rs1, rs2, offset` - Branch: offset relativo
- ComentÃ¡rios: `#` ou `//`

#### Analisando Resultados

1. **Durante execuÃ§Ã£o:** Observe as visualizaÃ§Ãµes em tempo real
2. **ApÃ³s conclusÃ£o:** Analise as mÃ©tricas finais
3. **ExportaÃ§Ã£o:** Clique em "Exportar CSV" para salvar dados
4. **ComparaÃ§Ã£o:** Carregue CSVs em `graficos.html`

### 7.3 Dicas de Uso

âœ… **Para estudar hazards:**
```assembly
# Cria load-use hazard intencional
lw x1, 0(x0)
add x2, x1, x1    # Causa stall de 1 ciclo
```

âœ… **Para testar preditor:**
```assembly
# Loop com branch previsÃ­vel
addi x1, x0, 5
loop:
  addi x1, x1, -1
  bne x1, x0, loop  # Preditor aprende o padrÃ£o
```

âœ… **Para analisar cache:**
```assembly
# Acesso sequencial (boa taxa de acerto)
addi x1, x0, 0
lw x2, 0(x1)
addi x1, x1, 1
lw x3, 0(x1)
addi x1, x1, 1
lw x4, 0(x1)
```

---

## ğŸ› ï¸ 8. Tecnologias Utilizadas

### 8.1 Stack TecnolÃ³gica

- **Frontend:**
  - HTML5 (estrutura semÃ¢ntica)
  - CSS3 (grid, flexbox, variÃ¡veis CSS, sticky positioning)
  - JavaScript ES6+ (classes, modules, async/await)

- **Bibliotecas:**
  - Chart.js 4.x (grÃ¡ficos comparativos)
  - Nenhuma outra dependÃªncia externa

- **Ferramentas de Desenvolvimento:**
  - Visual Studio Code
  - Live Server extension
  - Git (controle de versÃ£o)

### 8.2 PadrÃµes de CÃ³digo

- **ModularizaÃ§Ã£o:** SeparaÃ§Ã£o clara de responsabilidades
- **OOP:** Classes para componentes principais (Cache, Pipeline, etc)
- **DocumentaÃ§Ã£o:** ComentÃ¡rios JSDoc style
- **Nomenclatura:** camelCase para variÃ¡veis, PascalCase para classes
- **ValidaÃ§Ã£o:** Try-catch extensivo, validaÃ§Ã£o de entradas

---

## ğŸ® 9. Benchmarks IncluÃ­dos

O simulador inclui 6 benchmarks prÃ©-configurados para teste e anÃ¡lise:

### ALU 1 - OperaÃ§Ãµes AritmÃ©ticas Simples
```assembly
addi x1, x0, 1
addi x2, x0, 2
add x3, x1, x2
add x4, x3, x1
nop
```
**Objetivo:** Testar pipeline bÃ¡sico sem hazards  
**CPI esperado:** ~1.0  
**CaracterÃ­sticas:** Zero stalls, zero flushes, alta taxa de cache

### ALU 2 - OperaÃ§Ãµes Encadeadas
```assembly
addi x1, x0, 5
addi x2, x0, 6
add x3, x1, x2
add x4, x3, x3
nop
```
**Objetivo:** Testar forwarding EX/MEM  
**CPI esperado:** ~1.0-1.1  
**CaracterÃ­sticas:** Forwarding bem-sucedido, poucos stalls

### MEM 1 - Leitura Sequencial
```assembly
addi x1, x0, 0
lw x2, 0(x1)
addi x1, x1, 1
lw x3, 0(x1)
nop
```
**Objetivo:** Testar comportamento de cache com leituras  
**CPI esperado:** ~1.3-1.5  
**CaracterÃ­sticas:** Alguns cache misses, boa localidade espacial

### MEM 2 - Escrita Sequencial
```assembly
addi x1, x0, 0
addi x2, x0, 7
sw x2, 0(x1)
addi x1, x1, 1
sw x2, 0(x1)
nop
```
**Objetivo:** Testar polÃ­tica write-back  
**CPI esperado:** ~1.2-1.4  
**CaracterÃ­sticas:** Writes na cache, writeback em evictions

### CTRL 1 - Loop Simples (Branch Taken)
```assembly
addi x1, x0, 5
addi x2, x0, 0
beq x2, x1, 2
addi x2, x2, 1
beq x0, x0, -2
nop
```
**Objetivo:** Testar preditor com padrÃ£o consistente  
**CPI esperado:** ~1.1-1.3  
**CaracterÃ­sticas:** Preditor aprende rÃ¡pido, poucos flushes

### CTRL 2 - Branch Alternado (Taken/Not-Taken)
```assembly
addi x1, x0, 0
addi x2, x0, 1
beq x1, x2, 2
addi x1, x1, 1
addi x2, x2, 1
nop
```
---

**Fim do README.md**