TimeQuest Timing Analyzer report for ddl_ctrlr
Thu May 22 15:59:06 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Thu May 22 15:59:05 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 70.82 MHz  ; 70.82 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 85.38 MHz  ; 85.38 MHz       ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 124.19 MHz ; 124.19 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 208.33 MHz ; 208.33 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 337.38 MHz ; 337.38 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.998  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 3.954  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 4.878  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 6.120  ; 0.000         ;
; inst85                                   ; 22.036 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.527  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 6.341  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 8.766  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 9.388  ; 0.000         ;
; inst85                                   ; 11.407 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.827  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.877  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 1.099  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.276  ; 0.000         ;
; inst85                                   ; 13.247 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.717  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.269 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 7.147  ; 7.147  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 4.965  ; 4.965  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 6.025  ; 6.025  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 6.001  ; 6.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 6.080  ; 6.080  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 6.086  ; 6.086  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 7.147  ; 7.147  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 6.203  ; 6.203  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 6.434  ; 6.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.038  ; 6.038  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.311  ; 5.311  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.510  ; 5.510  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 7.064  ; 7.064  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 8.116  ; 8.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.252  ; 7.252  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 7.028  ; 7.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 8.116  ; 8.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.597  ; 7.597  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 7.346  ; 7.346  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.341  ; 6.341  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.571  ; 6.571  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.861  ; 6.861  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.467  ; 8.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.467  ; 8.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.428  ; 8.428  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.979  ; 7.979  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.301  ; 8.301  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.274  ; 8.274  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.729  ; 6.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.526  ; 6.526  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.238  ; 6.238  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.729  ; 6.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.425  ; 6.425  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.589  ; 5.589  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.529  ; 5.529  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.542  ; 5.542  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.190  ; 5.190  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.100  ; 6.100  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.295  ; 7.295  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.387  ; 5.387  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.660  ; 5.660  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.567  ; 6.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.331  ; 5.331  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.295  ; 7.295  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.366  ; 5.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.865  ; 6.865  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.767  ; 5.767  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.884  ; 5.884  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 4.545  ; 4.545  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 6.219  ; 6.219  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.552  ; 4.552  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.978  ; 5.978  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.087  ; 5.087  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.229  ; 6.229  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.321  ; 5.321  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.365  ; 6.365  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.005  ; 5.005  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.397  ; 6.397  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.662  ; 5.662  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 6.275  ; 6.275  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.690  ; 4.690  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.839  ; 5.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.338  ; 5.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 6.150  ; 6.150  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.401  ; 5.401  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 6.150  ; 6.150  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.414  ; 8.414  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.097  ; 7.097  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.193  ; 7.193  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.560 ; 10.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.560 ; 10.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.521 ; 10.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 10.072 ; 10.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.394 ; 10.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.367 ; 10.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 4.808  ; 4.808  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.058  ; 8.058  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.058  ; 8.058  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.771  ; 7.771  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.964  ; 7.964  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.471  ; 7.471  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.404  ; 7.404  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.299  ; 3.299  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.079  ; 2.079  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.116  ; 2.116  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 3.192  ; 3.192  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.038  ; 2.038  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.276  ; 3.276  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.616  ; 1.616  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.299  ; 3.299  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.293  ; 2.293  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.587  ; 1.587  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.382  ; 0.382  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.063  ; 2.063  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.428  ; 0.428  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.449  ; 1.449  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.125  ; 0.125  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.757  ; 1.757  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.106  ; 0.106  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.829  ; 1.829  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.488  ; 0.488  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.399  ; 1.399  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.154  ; 1.154  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.488  ; 2.488  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.884  ; 0.884  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.830  ; 1.830  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.536  ; 0.536  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.762  ; 1.762  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.576  ; 0.576  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.343  ; 1.343  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.934  ; 0.934  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.868  ; 2.868  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.677  ; 0.677  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.771  ; 2.771  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.393  ; 2.393  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.679  ; 8.679  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.848  ; 6.848  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.730  ; 6.730  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.694  ; 6.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 6.694  ; 6.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.683  ; 4.683  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 5.854  ; 5.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.913  ; 4.913  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.637  ; 5.637  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.385  ; 5.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.941  ; 5.941  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 6.053  ; 6.053  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 6.627  ; 6.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 4.677  ; 4.677  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 6.376  ; 6.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.925  ; 5.925  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.706  ; 4.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.633  ; 5.633  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.420  ; 4.420  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.811  ; 4.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.307  ; 4.307  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.821  ; 4.821  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 4.304  ; 4.304  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.620  ; 6.620  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 4.713  ; 4.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 6.316  ; 6.316  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 4.644  ; 4.644  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.620  ; 6.620  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 4.640  ; 4.640  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 4.652  ; 4.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.337  ; 5.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.396  ; 5.396  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.955  ; 5.955  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 4.588  ; 4.588  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 6.380  ; 6.380  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.021  ; 5.021  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.993  ; 5.993  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.095  ; 5.095  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.931  ; 5.931  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 6.890  ; 6.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 7.368  ; 7.368  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.823  ; 3.823  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.603  ; 2.603  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.640  ; 2.640  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.716  ; 3.716  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.562  ; 2.562  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.800  ; 3.800  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.140  ; 2.140  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.823  ; 3.823  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.817  ; 2.817  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.111  ; 2.111  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.906  ; 0.906  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 2.587  ; 2.587  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.952  ; 0.952  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.973  ; 1.973  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.649  ; 0.649  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 2.281  ; 2.281  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.630  ; 0.630  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.353  ; 2.353  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.012  ; 1.012  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.923  ; 1.923  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.678  ; 1.678  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 3.012  ; 3.012  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.408  ; 1.408  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.354  ; 2.354  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.060  ; 1.060  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.286  ; 2.286  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.100  ; 1.100  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.867  ; 1.867  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.458  ; 1.458  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 3.392  ; 3.392  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.201  ; 1.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 3.295  ; 3.295  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 2.917  ; 2.917  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 8.108  ; 8.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.477  ; 5.477  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 7.098  ; 7.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 6.327  ; 6.327  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 5.870  ; 5.870  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 5.432  ; 5.432  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 6.058  ; 6.058  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 6.044  ; 6.044  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 6.325  ; 6.325  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 6.080  ; 6.080  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 6.228  ; 6.228  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 5.881  ; 5.881  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 4.973  ; 4.973  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 5.201  ; 5.201  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 7.098  ; 7.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 5.027  ; 5.027  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 4.645  ; 4.645  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 5.255  ; 5.255  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 5.533  ; 5.533  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 5.668  ; 5.668  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 4.558  ; 4.558  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 6.402  ; 6.402  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 5.098  ; 5.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 5.120  ; 5.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 5.067  ; 5.067  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 4.840  ; 4.840  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 5.023  ; 5.023  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 5.250  ; 5.250  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 5.406  ; 5.406  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 5.089  ; 5.089  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 5.076  ; 5.076  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 4.773  ; 4.773  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 5.075  ; 5.075  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 5.205  ; 5.205  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 5.912  ; 5.912  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.644 ; -4.644 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -4.644 ; -4.644 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -5.704 ; -5.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -5.680 ; -5.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -5.759 ; -5.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -5.765 ; -5.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -6.826 ; -6.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -5.882 ; -5.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -6.113 ; -6.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -5.757 ; -5.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -5.717 ; -5.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.990 ; -4.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -5.189 ; -5.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -6.476 ; -6.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -5.449 ; -5.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -6.327 ; -6.327 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.541 ; -5.541 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -6.553 ; -6.553 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -6.599 ; -6.599 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.892 ; -5.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.564 ; -5.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.449 ; -5.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.668 ; -5.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -7.658 ; -7.658 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -8.146 ; -8.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -8.107 ; -8.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.658 ; -7.658 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.980 ; -7.980 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.953 ; -7.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.837 ; -4.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -5.406 ; -5.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -5.151 ; -5.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -5.326 ; -5.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.837 ; -4.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.984 ; -4.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.207 ; -5.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -4.943 ; -4.943 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.869 ; -4.869 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.779 ; -5.779 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.224 ; -4.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.061 ; -5.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.337 ; -5.337 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -6.244 ; -6.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.006 ; -5.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -6.285 ; -6.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.005 ; -5.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -6.544 ; -6.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -4.327 ; -4.327 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -5.563 ; -5.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.224 ; -4.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.898 ; -5.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -4.231 ; -4.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.657 ; -5.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.766 ; -4.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -5.908 ; -5.908 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -5.000 ; -5.000 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -6.044 ; -6.044 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -4.684 ; -4.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -6.076 ; -6.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -5.341 ; -5.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -5.954 ; -5.954 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -4.369 ; -4.369 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -5.518 ; -5.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -5.017 ; -5.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -5.829 ; -5.829 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -5.080 ; -5.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -5.829 ; -5.829 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -7.251 ; -7.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -6.672 ; -6.672 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -6.872 ; -6.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -8.617 ; -8.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -9.105 ; -9.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -9.066 ; -9.066 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -8.617 ; -8.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -8.939 ; -8.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.912 ; -8.912 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -4.487 ; -4.487 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -6.023 ; -6.023 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -6.606 ; -6.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.321 ; -6.321 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.510 ; -6.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.023 ; -6.023 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -4.723 ; -4.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.195  ; 0.195  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.778 ; -1.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.815 ; -1.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.891 ; -2.891 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.737 ; -1.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.975 ; -2.975 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.315 ; -1.315 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.998 ; -2.998 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.992 ; -1.992 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.286 ; -1.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.081 ; -0.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.762 ; -1.762 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.127 ; -0.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.148 ; -1.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.176  ; 0.176  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.456 ; -1.456 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.195  ; 0.195  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.528 ; -1.528 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.187 ; -0.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.098 ; -1.098 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.853 ; -0.853 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.187 ; -2.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.583 ; -0.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.529 ; -1.529 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.235 ; -0.235 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.461 ; -1.461 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.275 ; -0.275 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.042 ; -1.042 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.633 ; -0.633 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.567 ; -2.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.376 ; -0.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.470 ; -2.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.092 ; -2.092 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.463 ; -5.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.119 ; -5.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.352 ; -5.352 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.983 ; -3.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -6.373 ; -6.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -4.362 ; -4.362 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -5.533 ; -5.533 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -4.592 ; -4.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.015 ; -5.015 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -4.665 ; -4.665 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.079 ; -5.079 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.481 ; -4.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.919 ; -4.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -4.127 ; -4.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.894 ; -4.894 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.139 ; -4.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.866 ; -4.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.046 ; -4.046 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -5.312 ; -5.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -4.099 ; -4.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -4.490 ; -4.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -3.986 ; -3.986 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -4.500 ; -4.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -3.983 ; -3.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.267 ; -4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -4.392 ; -4.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -4.408 ; -4.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.995 ; -5.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -4.323 ; -4.323 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -6.299 ; -6.299 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -4.319 ; -4.319 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -6.016 ; -6.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -4.331 ; -4.331 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.016 ; -5.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.075 ; -5.075 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -5.634 ; -5.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -4.267 ; -4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -6.059 ; -6.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -4.700 ; -4.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -5.672 ; -5.672 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.774 ; -4.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -5.610 ; -5.610 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.408 ; -4.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -6.569 ; -6.569 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -5.247 ; -5.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.302 ; -2.302 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.339 ; -2.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -3.415 ; -3.415 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.261 ; -2.261 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -3.499 ; -3.499 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.839 ; -1.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -3.522 ; -3.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.516 ; -2.516 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.810 ; -1.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.605 ; -0.605 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -2.286 ; -2.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.651 ; -0.651 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.672 ; -1.672 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.348 ; -0.348 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.980 ; -1.980 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.329 ; -0.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.052 ; -2.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.711 ; -0.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.622 ; -1.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.377 ; -1.377 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.711 ; -2.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.107 ; -1.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.053 ; -2.053 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.759 ; -0.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.985 ; -1.985 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.799 ; -0.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.566 ; -1.566 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.157 ; -1.157 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -3.091 ; -3.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.900 ; -0.900 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -2.994 ; -2.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -2.616 ; -2.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -5.987 ; -5.987 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.030 ; -5.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -4.063 ; -4.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -5.327 ; -5.327 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -5.548 ; -5.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -5.107 ; -5.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -5.733 ; -5.733 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -5.718 ; -5.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -5.763 ; -5.763 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -5.750 ; -5.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -5.905 ; -5.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -5.560 ; -5.560 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -5.900 ; -5.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -4.621 ; -4.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -4.879 ; -4.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -4.981 ; -4.981 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -4.702 ; -4.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -4.316 ; -4.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -4.932 ; -4.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -5.210 ; -5.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -5.346 ; -5.346 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -4.063 ; -4.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -6.080 ; -6.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -4.306 ; -4.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -4.796 ; -4.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -4.297 ; -4.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -4.519 ; -4.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -4.252 ; -4.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -4.662 ; -4.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -4.660 ; -4.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -4.767 ; -4.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -4.480 ; -4.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -4.261 ; -4.261 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -4.350 ; -4.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -4.882 ; -4.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -5.590 ; -5.590 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.014  ; 7.014  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.740  ; 8.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.344  ; 7.344  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.740  ; 7.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.049  ; 8.049  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.317  ; 7.317  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.392  ; 7.392  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.481  ; 7.481  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.740  ; 8.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.652  ; 6.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.129  ; 8.129  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.070  ; 7.070  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.325 ; 12.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.559 ; 11.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.225 ; 11.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.306 ; 11.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.909 ; 10.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.795 ; 11.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.449 ; 10.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.325 ; 12.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.762 ; 10.762 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.923 ; 11.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.575 ; 10.575 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.439 ; 11.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.483  ; 9.483  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 11.329 ; 11.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.116 ; 10.116 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.169 ; 11.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.942  ; 9.942  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.977 ; 10.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.110 ; 10.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.425 ; 10.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.089 ; 10.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.250 ; 11.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 8.832  ; 8.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.882 ; 10.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.372 ; 10.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.703 ; 10.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.767  ; 9.767  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.897  ; 9.897  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 8.969  ; 8.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 9.718  ; 9.718  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.882 ; 10.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 10.439 ; 10.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.219 ; 12.219 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.324 ; 12.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.682 ; 12.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.178 ; 12.178 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.510 ; 13.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.643 ; 12.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.082 ; 12.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.107 ; 13.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.752 ; 11.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 14.020 ; 14.020 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.211 ; 12.211 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.627 ; 12.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.925 ; 10.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.238 ; 12.238 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.496 ; 10.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.525 ; 13.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.682 ; 12.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.565 ; 12.565 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.829 ; 12.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.963 ; 12.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.758 ; 11.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.064 ; 12.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 13.625 ; 13.625 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.844 ; 12.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.579 ; 13.579 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 11.685 ; 11.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.099 ; 12.099 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 13.315 ; 13.315 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.225 ; 12.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.928 ; 12.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.133 ; 12.133 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 10.773 ; 10.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 15.898 ; 15.898 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 11.008 ; 11.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.753  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.093  ; 9.093  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.753  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.500  ; 9.500  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.868  ; 8.868  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.046  ; 9.046  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.850  ; 9.850  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.846  ; 9.846  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.117 ; 10.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.736  ; 8.736  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 8.588  ; 8.588  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.662 ; 13.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 10.319 ; 10.319 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.836 ; 10.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 10.297 ; 10.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.230 ; 12.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 10.313 ; 10.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.914 ; 11.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 10.533 ; 10.533 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.727 ; 11.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.566 ; 10.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.662 ; 13.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.762 ; 11.762 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.284 ; 11.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 9.693  ; 9.693  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.423 ; 11.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.746  ; 9.746  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.052 ; 13.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.229 ; 12.229 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.857 ; 12.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.877 ; 12.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.654 ; 11.654 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.767 ; 10.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.822 ; 11.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.317 ; 12.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.761 ; 11.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.684 ; 12.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.321 ; 11.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.348 ; 11.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.300 ; 11.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.771 ; 10.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.923 ; 11.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.756 ; 10.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.602 ; 13.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.695 ; 11.695 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.800 ; 11.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.448 ; 11.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.986 ; 12.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.119 ; 12.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.602 ; 13.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.558 ; 11.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.884 ; 10.884 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.496 ; 13.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.687 ; 11.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.074 ; 12.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.255 ; 10.255 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.714 ; 11.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.972  ; 9.972  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.001 ; 13.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.041 ; 12.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.305 ; 12.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.439 ; 12.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.234 ; 11.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.540 ; 11.540 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.101 ; 13.101 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.997 ; 11.997 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.055 ; 13.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.161 ; 11.161 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.575 ; 11.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.791 ; 12.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.404 ; 12.404 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.609 ; 11.609 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 15.374 ; 15.374 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.411  ; 9.411  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.682 ; 10.682 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 9.811  ; 9.811  ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.068 ; 12.068 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.529 ; 11.529 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.694 ; 12.694 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.726 ; 11.726 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.536 ; 12.536 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 11.511 ; 11.511 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 9.462  ; 9.462  ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 12.266 ; 12.266 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 10.211 ; 10.211 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 11.884 ; 11.884 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 9.236  ; 9.236  ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.118 ; 10.118 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 8.853  ; 8.853  ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.244 ; 11.244 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.398 ; 10.398 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.449 ; 10.449 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.381 ; 10.381 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.810  ; 9.810  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.540  ; 9.540  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.631 ; 10.631 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 10.928 ; 10.928 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.040 ; 10.040 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 8.986  ; 8.986  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.917  ; 9.917  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.830  ; 9.830  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.229 ; 10.229 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.014  ; 7.014  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 6.738  ; 6.738  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.226  ; 7.226  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 6.738  ; 6.738  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.049  ; 8.049  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.252  ; 7.252  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 6.948  ; 6.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.463  ; 7.463  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.337  ; 8.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.652  ; 6.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.129  ; 8.129  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.070  ; 7.070  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.893  ; 6.893  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 8.390  ; 8.390  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 7.801  ; 7.801  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.680  ; 8.680  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 7.167  ; 7.167  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.591  ; 8.591  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 7.832  ; 7.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.305  ; 9.305  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 6.893  ; 6.893  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.567  ; 8.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.042  ; 8.042  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.726  ; 8.726  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 7.092  ; 7.092  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.399  ; 9.399  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 8.669  ; 8.669  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.968  ; 8.968  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 8.102  ; 8.102  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.987  ; 9.987  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 7.211  ; 7.211  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.110  ; 9.110  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 8.326  ; 8.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.017 ; 10.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 7.273  ; 7.273  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.217  ; 9.217  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 7.287  ; 7.287  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.578  ; 9.578  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 7.874  ; 7.874  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.859  ; 9.859  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 8.948  ; 8.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.986  ; 9.986  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 9.335  ; 9.335  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.344 ; 10.344 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 8.635  ; 8.635  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 10.315 ; 10.315 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.399  ; 7.399  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.219  ; 9.219  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 8.966  ; 8.966  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.718  ; 9.718  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 9.009  ; 9.009  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.651 ; 10.651 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.401  ; 8.401  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.343 ; 10.343 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.121  ; 9.121  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.092 ; 10.092 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.323  ; 8.323  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 9.585  ; 9.585  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 8.175  ; 8.175  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.641  ; 9.641  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 7.512  ; 7.512  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.293  ; 9.293  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 7.400  ; 7.400  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.632  ; 9.632  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 7.474  ; 7.474  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.744  ; 8.744  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 8.062  ; 8.062  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.321  ; 9.321  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 7.399  ; 7.399  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.162  ; 9.162  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.926  ; 8.926  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.296  ; 9.296  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.357  ; 8.357  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.887  ; 8.887  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 7.817  ; 7.817  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.900  ; 8.900  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 7.725  ; 7.725  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.990  ; 8.990  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 7.800  ; 7.800  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.732  ; 9.732  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 9.822  ; 9.822  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.815 ; 10.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.753  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.950  ; 8.950  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.753  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.214  ; 7.214  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.332  ; 7.332  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.214  ; 7.214  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 7.895  ; 7.895  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.641  ; 7.641  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.899  ; 7.899  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.509  ; 7.509  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.604  ; 8.604  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 6.965  ; 6.965  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 6.972  ; 6.972  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.829  ; 6.829  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 9.839  ; 9.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.234 ; 10.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 9.695  ; 9.695  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.628 ; 11.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.711  ; 9.711  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.312 ; 11.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.931  ; 9.931  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.125 ; 11.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 9.964  ; 9.964  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.060 ; 13.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.160 ; 11.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 10.682 ; 10.682 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 8.383  ; 8.383  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.474 ; 10.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 8.451  ; 8.451  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 9.656  ; 9.656  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 6.888  ; 6.888  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 9.014  ; 9.014  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 7.502  ; 7.502  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 7.996  ; 7.996  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 8.034  ; 8.034  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 8.974  ; 8.974  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 8.233  ; 8.233  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 9.701  ; 9.701  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 7.925  ; 7.925  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 8.524  ; 8.524  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 6.829  ; 6.829  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 8.262  ; 8.262  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 6.971  ; 6.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.321 ; 11.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.154 ; 10.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 9.972  ; 9.972  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.695 ; 11.695 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.800 ; 11.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.448 ; 11.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.986 ; 12.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.119 ; 12.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.602 ; 13.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.558 ; 11.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.884 ; 10.884 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.496 ; 13.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.687 ; 11.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.074 ; 12.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.255 ; 10.255 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.714 ; 11.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.972  ; 9.972  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.001 ; 13.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.041 ; 12.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.305 ; 12.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.439 ; 12.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.234 ; 11.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.540 ; 11.540 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.101 ; 13.101 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.997 ; 11.997 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.055 ; 13.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.161 ; 11.161 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.575 ; 11.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.791 ; 12.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.404 ; 12.404 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.609 ; 11.609 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 14.091 ; 14.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.411  ; 9.411  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 8.853  ; 8.853  ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.682 ; 10.682 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 9.811  ; 9.811  ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.068 ; 12.068 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.529 ; 11.529 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.694 ; 12.694 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.726 ; 11.726 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.536 ; 12.536 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 11.511 ; 11.511 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 9.462  ; 9.462  ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 12.266 ; 12.266 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 10.211 ; 10.211 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 11.884 ; 11.884 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 9.236  ; 9.236  ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.118 ; 10.118 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 8.853  ; 8.853  ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.244 ; 11.244 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.398 ; 10.398 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.449 ; 10.449 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.381 ; 10.381 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.810  ; 9.810  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.540  ; 9.540  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.631 ; 10.631 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 10.928 ; 10.928 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.040 ; 10.040 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 8.986  ; 8.986  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.917  ; 9.917  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.830  ; 9.830  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.229 ; 10.229 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; TTC_READY  ; BUSY        ;        ; 9.293  ; 9.293  ;        ;
; fbTENn     ; foBSYn      ;        ; 16.969 ; 16.969 ;        ;
; fiBENn     ; fbCTRLn     ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; fiBENn     ; fbTENn      ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; TTC_READY  ; BUSY        ;        ; 9.293  ; 9.293  ;        ;
; fbTENn     ; foBSYn      ;        ; 16.969 ; 16.969 ;        ;
; fiBENn     ; fbCTRLn     ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; fiBENn     ; fbTENn      ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.296 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.182 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.280 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.280 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.215 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.098 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.215 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.108 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.046 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.108 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 11.418 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.239 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 11.418 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.239 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.019 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 10.638 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.633 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 10.638 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.009 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.017 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.597 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 10.795 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.633 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 10.780 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.597 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 10.780 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.623 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.572 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.023 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.572 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.023 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.182 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.546 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.182 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.296 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.097 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.195 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.195 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 12.130 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.013 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 12.130 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.023 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.961 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.023 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.333 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.154 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.333 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.154 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.934 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.553 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.548 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.553 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.924 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.932 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 11.512 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.710 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.548 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.695 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 11.512 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.695 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.538 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.487 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.938 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.487 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.938 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.097 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 11.461 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.097 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.164 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.918  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.016  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.016  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 9.951  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.834  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 9.951  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.844  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 9.782  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.844  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.154  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.975  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.154  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.975  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 9.755  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.374  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.369  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.374  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 9.745  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.753  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.333  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.531  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.369  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.516  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.333  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.516  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.359  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.308  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 8.759  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.308  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 8.759  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.918  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 9.282  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.918  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.164 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.495  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.593 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.593 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.528 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.411 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.528 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.421 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.359 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.421 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.731 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.552 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.731 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.552 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.332 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.951  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.946 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.951  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.322 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.330 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.910 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.108 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.946 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.093 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.910 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.093 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.936 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.885  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.336 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.885  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.336 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.495  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.859 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.495  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.296    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.182    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.280    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.280    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.215    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.098    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.215    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.108    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.046    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.108    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 11.418    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.239    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 11.418    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.239    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.019    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 10.638    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.633    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 10.638    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.009    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.017    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.597    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 10.795    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.633    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 10.780    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.597    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 10.780    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.623    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.572    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.023    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.572    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.023    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.182    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.546    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.182    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.296    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.097    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.195    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.195    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 12.130    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.013    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 12.130    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.023    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.961    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.023    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 11.333    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.154    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 11.333    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.154    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.934    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.553    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 11.548    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.553    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.924    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.932    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 11.512    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.710    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 11.548    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.695    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 11.512    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.695    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 11.538    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.487    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.938    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.487    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.938    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.097    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 11.461    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.097    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.164    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.918     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.016     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.016     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 9.951     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.834     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 9.951     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.844     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 9.782     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.844     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.154     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.975     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.154     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.975     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 9.755     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.374     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.369     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.374     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 9.745     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.753     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.333     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.531     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.369     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.516     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.333     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.516     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.359     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.308     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 8.759     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.308     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 8.759     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.918     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 9.282     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.918     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.164    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.495     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.593    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.593    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 11.528    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.411    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 11.528    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.421    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 11.359    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.421    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.731    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.552    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.731    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.552    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 11.332    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.951     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.946    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.951     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 11.322    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.330    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.910    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.108    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.946    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.093    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.910    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.093    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.936    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.885     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 10.336    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.885     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 10.336    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.495     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.859    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.495     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.241  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 5.326  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.683  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 9.760  ; 0.000         ;
; inst85                                   ; 23.545 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.207 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.213 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.214 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.224 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.027  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 9.842  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.962 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.420 ; 0.000         ;
; inst85                                   ; 11.998 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.218  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.236  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.248  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.954  ; 0.000         ;
; inst85                                   ; 12.862 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.073  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.583 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.976 ; 2.976 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.272 ; 2.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.666 ; 2.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.657 ; 2.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.703 ; 2.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.702 ; 2.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.976 ; 2.976 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.753 ; 2.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.841 ; 2.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.710 ; 2.710 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.685 ; 2.685 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.526 ; 2.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.567 ; 2.567 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 3.145 ; 3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 3.334 ; 3.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 3.029 ; 3.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 3.177 ; 3.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 3.334 ; 3.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 3.155 ; 3.155 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 3.153 ; 3.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.889 ; 2.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 3.022 ; 3.022 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 3.042 ; 3.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.586 ; 3.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.586 ; 3.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.558 ; 3.558 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.423 ; 3.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.487 ; 3.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.519 ; 3.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.854 ; 2.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.805 ; 2.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.699 ; 2.699 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.854 ; 2.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.782 ; 2.782 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.405 ; 2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.398 ; 2.398 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.390 ; 2.390 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.265 ; 2.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.642 ; 2.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.099 ; 3.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.347 ; 2.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.427 ; 2.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.815 ; 2.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.320 ; 2.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.099 ; 3.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.347 ; 2.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.902 ; 2.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.483 ; 2.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.600 ; 2.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.023 ; 2.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.662 ; 2.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.028 ; 2.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.612 ; 2.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.239 ; 2.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.666 ; 2.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.282 ; 2.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.743 ; 2.743 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.188 ; 2.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.768 ; 2.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.427 ; 2.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.692 ; 2.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.083 ; 2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.527 ; 2.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.300 ; 2.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.628 ; 2.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.448 ; 2.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.628 ; 2.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.514 ; 3.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.200 ; 3.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.171 ; 3.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 4.390 ; 4.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 4.390 ; 4.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 4.362 ; 4.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 4.227 ; 4.227 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 4.291 ; 4.291 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 4.323 ; 4.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.183 ; 2.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.344 ; 3.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.344 ; 3.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.250 ; 3.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.314 ; 3.314 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.160 ; 3.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.148 ; 3.148 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.293 ; 1.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.810 ; 0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.824 ; 0.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.251 ; 1.251 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.776 ; 0.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.286 ; 1.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.622 ; 0.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.293 ; 1.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.726 ; 0.726 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.166 ; 0.166 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.843 ; 0.843 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.182 ; 0.182 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.663 ; 0.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.089 ; 0.089 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.716 ; 0.716 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.083 ; 0.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.772 ; 0.772 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.215 ; 0.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.585 ; 0.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.435 ; 0.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.985 ; 0.985 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.359 ; 0.359 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.757 ; 0.757 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.244 ; 0.244 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.723 ; 0.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.261 ; 0.261 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.564 ; 0.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.389 ; 0.389 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.096 ; 1.096 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.422 ; 0.422 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.057 ; 1.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.921 ; 0.921 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.608 ; 3.608 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.036 ; 3.036 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.005 ; 3.005 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.895 ; 2.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.895 ; 2.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.084 ; 2.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.520 ; 2.520 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.147 ; 2.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.490 ; 2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.330 ; 2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.578 ; 2.578 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.548 ; 2.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.815 ; 2.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.079 ; 2.079 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.750 ; 2.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.241 ; 2.241 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.567 ; 2.567 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.086 ; 2.086 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.405 ; 2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 1.988 ; 1.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.143 ; 2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 1.924 ; 1.924 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 2.140 ; 2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 1.925 ; 1.925 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.840 ; 2.840 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.097 ; 2.097 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.111 ; 2.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.735 ; 2.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.066 ; 2.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.840 ; 2.840 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.063 ; 2.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.753 ; 2.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.070 ; 2.070 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.391 ; 2.391 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.336 ; 2.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.585 ; 2.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.021 ; 2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.752 ; 2.752 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.198 ; 2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.600 ; 2.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.242 ; 2.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.569 ; 2.569 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.104 ; 2.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.928 ; 2.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.964 ; 2.964 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.522 ; 1.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.039 ; 1.039 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.053 ; 1.053 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.480 ; 1.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.005 ; 1.005 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.515 ; 1.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.851 ; 0.851 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.522 ; 1.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.128 ; 1.128 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.955 ; 0.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.395 ; 0.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.072 ; 1.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.411 ; 0.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.892 ; 0.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.318 ; 0.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.945 ; 0.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.312 ; 0.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.001 ; 1.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.444 ; 0.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.814 ; 0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.664 ; 0.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.214 ; 1.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.588 ; 0.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.986 ; 0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.473 ; 0.473 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.952 ; 0.952 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.490 ; 0.490 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.793 ; 0.793 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.618 ; 0.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.325 ; 1.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.651 ; 0.651 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.286 ; 1.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.150 ; 1.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 3.223 ; 3.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.406 ; 2.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 3.058 ; 3.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 2.710 ; 2.710 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 2.541 ; 2.541 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 2.371 ; 2.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 2.594 ; 2.594 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 2.601 ; 2.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 2.692 ; 2.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 2.609 ; 2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 2.655 ; 2.655 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 2.566 ; 2.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 2.648 ; 2.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 2.187 ; 2.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 2.306 ; 2.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 3.058 ; 3.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 2.204 ; 2.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 2.064 ; 2.064 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 2.260 ; 2.260 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 2.414 ; 2.414 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 2.416 ; 2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 2.012 ; 2.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 2.675 ; 2.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 2.237 ; 2.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 2.248 ; 2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 2.221 ; 2.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 2.142 ; 2.142 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 2.200 ; 2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 2.271 ; 2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 2.358 ; 2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 2.228 ; 2.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 2.199 ; 2.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 2.218 ; 2.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 2.213 ; 2.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 2.257 ; 2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 2.545 ; 2.545 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.150 ; -2.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.150 ; -2.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.581 ; -2.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.854 ; -2.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.719 ; -2.719 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.588 ; -2.588 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.563 ; -2.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.445 ; -2.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.948 ; -2.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.699 ; -2.699 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.789 ; -2.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.804 ; -2.804 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.591 ; -2.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.649 ; -2.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.301 ; -3.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.464 ; -3.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.436 ; -3.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.301 ; -3.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.365 ; -3.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.397 ; -3.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.143 ; -2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.375 ; -2.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.331 ; -2.331 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.182 ; -2.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.143 ; -2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.520 ; -2.520 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.691 ; -2.691 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.711 ; -2.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.780 ; -2.780 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.946 ; -1.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.117 ; -2.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.621 ; -2.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.646 ; -2.646 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.570 ; -2.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.405 ; -2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.178 ; -2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.326 ; -2.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.074 ; -3.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.042 ; -3.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.049 ; -3.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.699 ; -3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.862 ; -3.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.834 ; -3.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.699 ; -3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.763 ; -3.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.795 ; -3.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.636 ; -2.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.818 ; -2.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.727 ; -2.727 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.787 ; -2.787 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.636 ; -2.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.877 ; -1.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.027  ; 0.027  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.700 ; -0.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.714 ; -0.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.666 ; -0.666 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.512 ; -0.512 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.183 ; -1.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.789 ; -0.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.616 ; -0.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.056 ; -0.056 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.733 ; -0.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.072 ; -0.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.021  ; 0.021  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.606 ; -0.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.027  ; 0.027  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.662 ; -0.662 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.105 ; -0.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.475 ; -0.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.325 ; -0.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.875 ; -0.875 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.249 ; -0.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.647 ; -0.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.134 ; -0.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.613 ; -0.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.151 ; -0.151 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.454 ; -0.454 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.279 ; -0.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.986 ; -0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.312 ; -0.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.947 ; -0.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.811 ; -0.811 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.136 ; -2.136 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.406 ; -2.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.470 ; -2.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.802 ; -1.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.773 ; -2.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.398 ; -2.398 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.226 ; -2.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -1.879 ; -1.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.169 ; -2.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.884 ; -1.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.852 ; -1.852 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.283 ; -2.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -1.866 ; -1.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -1.802 ; -1.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -1.803 ; -1.803 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.899 ; -1.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.975 ; -1.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.613 ; -2.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.944 ; -1.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.718 ; -2.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.214 ; -2.214 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.899 ; -1.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.630 ; -2.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.982 ; -1.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.806 ; -2.806 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.202 ; -0.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.929 ; -0.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.943 ; -0.943 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.370 ; -1.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.405 ; -1.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.741 ; -0.741 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.412 ; -1.412 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.018 ; -1.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.845 ; -0.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.285 ; -0.285 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.962 ; -0.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.301 ; -0.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.782 ; -0.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.208 ; -0.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.835 ; -0.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.202 ; -0.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.891 ; -0.891 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.704 ; -0.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.554 ; -0.554 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.104 ; -1.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.876 ; -0.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.842 ; -0.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.380 ; -0.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.683 ; -0.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.508 ; -0.508 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.215 ; -1.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.541 ; -0.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.040 ; -1.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -2.365 ; -2.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.243 ; -2.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -1.849 ; -1.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -2.374 ; -2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -2.418 ; -2.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -2.480 ; -2.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -2.533 ; -2.533 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -2.444 ; -2.444 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -2.518 ; -2.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -2.260 ; -2.260 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -1.937 ; -1.937 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -2.290 ; -2.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -1.849 ; -1.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -2.552 ; -2.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -1.929 ; -1.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -1.915 ; -1.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -2.106 ; -2.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -2.133 ; -2.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -2.421 ; -2.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.071 ; 3.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.738 ; 3.738 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.251 ; 3.251 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.426 ; 3.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.259 ; 3.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.292 ; 3.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.738 ; 3.738 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.932 ; 2.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.512 ; 3.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.084 ; 3.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.203 ; 5.203 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.882 ; 4.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.777 ; 4.777 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.854 ; 4.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.616 ; 4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.996 ; 4.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.480 ; 4.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.203 ; 5.203 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.584 ; 4.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.063 ; 5.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.504 ; 4.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.925 ; 4.925 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.124 ; 4.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.835 ; 4.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.372 ; 4.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.767 ; 4.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.294 ; 4.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.659 ; 4.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.341 ; 4.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.416 ; 4.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.329 ; 4.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.789 ; 4.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.868 ; 3.868 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.642 ; 4.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.424 ; 4.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.561 ; 4.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.248 ; 4.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.280 ; 4.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.909 ; 3.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.292 ; 4.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.207 ; 4.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.623 ; 4.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.957 ; 3.957 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.496 ; 4.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.158 ; 6.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.366 ; 5.366 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.393 ; 5.393 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.597 ; 5.597 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.238 ; 5.238 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.866 ; 5.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.521 ; 5.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 6.116 ; 6.116 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.301 ; 5.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.703 ; 5.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.063 ; 5.063 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 6.158 ; 6.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.537 ; 5.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.818 ; 4.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.372 ; 5.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.700 ; 4.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.893 ; 5.893 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.570 ; 5.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.495 ; 5.495 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.605 ; 5.605 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.669 ; 5.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.196 ; 5.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.344 ; 5.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 5.940 ; 5.940 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.923 ; 5.923 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.164 ; 5.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.311 ; 5.311 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.759 ; 5.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.341 ; 5.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.621 ; 5.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.325 ; 5.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.580 ; 4.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 6.736 ; 6.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.652 ; 4.652 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.555 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.881 ; 3.881 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.608 ; 4.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.049 ; 4.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.876 ; 3.876 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.208 ; 4.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.196 ; 4.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.297 ; 4.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.608 ; 4.608 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.757 ; 3.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.709 ; 3.709 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.303 ; 3.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.697 ; 5.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.400 ; 4.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.436 ; 4.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.656 ; 4.656 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.359 ; 4.359 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.102 ; 5.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.388 ; 4.388 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.999 ; 4.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.437 ; 4.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.923 ; 4.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.435 ; 4.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.697 ; 5.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.926 ; 4.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.776 ; 4.776 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.157 ; 4.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.820 ; 4.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.178 ; 4.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.426 ; 5.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.107 ; 5.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.289 ; 5.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.300 ; 5.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.884 ; 4.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.531 ; 4.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.907 ; 4.907 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.146 ; 5.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.918 ; 4.918 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.300 ; 5.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.739 ; 4.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.735 ; 4.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.744 ; 4.744 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.527 ; 4.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.970 ; 4.970 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.528 ; 4.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.929 ; 5.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.137 ; 5.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.164 ; 5.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.368 ; 5.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.009 ; 5.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.637 ; 5.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.292 ; 5.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.887 ; 5.887 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.072 ; 5.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.474 ; 5.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.834 ; 4.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.929 ; 5.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.196 ; 5.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.308 ; 5.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.589 ; 4.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.143 ; 5.143 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.471 ; 4.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.664 ; 5.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.341 ; 5.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.266 ; 5.266 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.376 ; 5.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.967 ; 4.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.115 ; 5.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.711 ; 5.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.259 ; 5.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.935 ; 4.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.082 ; 5.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.112 ; 5.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.392 ; 5.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.096 ; 5.096 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 6.507 ; 6.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.601 ; 4.601 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.307 ; 4.307 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.222 ; 5.222 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.932 ; 4.932 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.417 ; 5.417 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.031 ; 5.031 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.345 ; 5.345 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.945 ; 4.945 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.147 ; 4.147 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.445 ; 4.445 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.116 ; 5.116 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.074 ; 4.074 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.418 ; 4.418 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 3.919 ; 3.919 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.832 ; 4.832 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.528 ; 4.528 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.505 ; 4.505 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.466 ; 4.466 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.280 ; 4.280 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.158 ; 4.158 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.597 ; 4.597 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.767 ; 4.767 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.369 ; 4.369 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 3.952 ; 3.952 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.320 ; 4.320 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.288 ; 4.288 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.793 ; 4.793 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.470 ; 4.470 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.071 ; 3.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 2.996 ; 2.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.201 ; 3.201 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 2.996 ; 2.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.207 ; 3.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.087 ; 3.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.289 ; 3.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.601 ; 3.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.932 ; 2.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.512 ; 3.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.084 ; 3.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.104 ; 3.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.681 ; 3.681 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.454 ; 3.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.861 ; 3.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.187 ; 3.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.770 ; 3.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.479 ; 3.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.104 ; 3.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.742 ; 3.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.529 ; 3.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.789 ; 3.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.126 ; 3.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.111 ; 4.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.795 ; 3.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.919 ; 3.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.581 ; 3.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.296 ; 4.296 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.193 ; 3.193 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.953 ; 3.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.624 ; 3.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.243 ; 3.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.226 ; 3.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.134 ; 4.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.464 ; 3.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.247 ; 4.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.080 ; 4.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.451 ; 4.451 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.434 ; 4.434 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.279 ; 3.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.993 ; 3.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.879 ; 3.879 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.246 ; 4.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.915 ; 3.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.583 ; 4.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.691 ; 3.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.421 ; 4.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.945 ; 3.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.292 ; 4.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.602 ; 3.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.542 ; 3.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.159 ; 4.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.319 ; 3.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.024 ; 4.024 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.279 ; 3.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.173 ; 4.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.337 ; 3.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.808 ; 3.808 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.541 ; 3.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.007 ; 4.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.965 ; 3.965 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.864 ; 3.864 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.011 ; 4.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.660 ; 3.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.872 ; 3.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.410 ; 3.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.881 ; 3.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.389 ; 3.389 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.881 ; 3.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.454 ; 3.454 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.177 ; 4.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.233 ; 4.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.564 ; 4.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.555 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.174 ; 3.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.174 ; 3.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.435 ; 3.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.347 ; 3.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.445 ; 3.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.283 ; 3.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.702 ; 3.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.077 ; 3.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.103 ; 3.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.303 ; 3.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.061 ; 3.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.188 ; 4.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.224 ; 4.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.444 ; 4.444 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.147 ; 4.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.890 ; 4.890 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.176 ; 4.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.787 ; 4.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.225 ; 4.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.711 ; 4.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.485 ; 5.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.714 ; 4.714 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.564 ; 4.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.491 ; 4.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.721 ; 3.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.200 ; 4.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.084 ; 3.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.946 ; 3.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.306 ; 3.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.529 ; 3.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.557 ; 3.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.927 ; 3.927 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.616 ; 3.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.209 ; 4.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.756 ; 3.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.061 ; 3.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.635 ; 3.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.124 ; 3.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.758 ; 4.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.316 ; 4.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.471 ; 4.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.137 ; 5.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.164 ; 5.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.368 ; 5.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.009 ; 5.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.637 ; 5.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.292 ; 5.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.887 ; 5.887 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.072 ; 5.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.474 ; 5.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.834 ; 4.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.929 ; 5.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.196 ; 5.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.308 ; 5.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.589 ; 4.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.143 ; 5.143 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.471 ; 4.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.664 ; 5.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.341 ; 5.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.266 ; 5.266 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.376 ; 5.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.967 ; 4.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.115 ; 5.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.711 ; 5.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.259 ; 5.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.935 ; 4.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.082 ; 5.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.112 ; 5.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.392 ; 5.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.096 ; 5.096 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 6.084 ; 6.084 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 3.919 ; 3.919 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.601 ; 4.601 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.307 ; 4.307 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.222 ; 5.222 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.932 ; 4.932 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.417 ; 5.417 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.031 ; 5.031 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.345 ; 5.345 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.945 ; 4.945 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.147 ; 4.147 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.445 ; 4.445 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.116 ; 5.116 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.074 ; 4.074 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.418 ; 4.418 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 3.919 ; 3.919 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.832 ; 4.832 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.528 ; 4.528 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.505 ; 4.505 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.466 ; 4.466 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.280 ; 4.280 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.158 ; 4.158 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.597 ; 4.597 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.767 ; 4.767 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.369 ; 4.369 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 3.952 ; 3.952 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.320 ; 4.320 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.288 ; 4.288 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.793 ; 4.793 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.470 ; 4.470 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; TTC_READY  ; BUSY        ;       ; 4.244 ; 4.244 ;       ;
; fbTENn     ; foBSYn      ;       ; 7.195 ; 7.195 ;       ;
; fiBENn     ; fbCTRLn     ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
; fiBENn     ; fbTENn      ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; TTC_READY  ; BUSY        ;       ; 4.244 ; 4.244 ;       ;
; fbTENn     ; foBSYn      ;       ; 7.195 ; 7.195 ;       ;
; fiBENn     ; fbCTRLn     ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
; fiBENn     ; fbTENn      ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.651 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.224 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.664 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.664 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.003 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.606 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.003 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.616 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.952 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.616 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.722 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.628 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.722 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.628 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.934 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.418 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.784 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.418 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.924 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.541 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.760 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.448 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.784 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.443 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.760 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.443 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.774 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.371 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.556 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.371 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.556 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.224 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.722 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.224 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.651 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.600 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.600 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.939 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.542 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.939 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.552 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.888 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.552 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.658 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.564 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.658 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.564 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.870 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.354 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.720 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.354 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.860 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.477 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.696 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.384 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.720 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.379 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.696 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.379 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.710 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.307 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.492 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.307 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.492 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.658 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.197 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.312 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.752 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.752 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.091 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.694 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.091 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.704 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.040 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.704 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.810 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.716 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.810 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.716 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.022 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.506 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.872 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.506 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.012 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.629 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.848 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.536 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.872 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.531 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.848 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.531 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.862 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.459 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.644 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.459 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.644 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.312 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.810 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.312 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.197 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.948 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.388 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.388 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.727 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.330 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.727 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.340 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.676 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.340 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.446 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.352 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.446 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.352 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.658 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.142 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.508 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.142 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.648 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.265 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.484 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.172 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.508 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.167 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.484 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.167 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.498 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.095 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.280 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.095 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.280 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.948 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.446 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.948 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.651     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.224     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.664     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.664     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.003     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.606     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.003     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.616     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.952     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.616     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.722     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.628     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.722     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.628     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.934     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.418     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.784     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.418     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.924     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.541     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.760     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.448     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.784     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.443     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.760     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.443     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.774     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.371     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.556     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.371     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.556     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.224     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.722     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.224     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.651     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.160     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.600     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.600     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.939     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.542     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.939     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.552     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.888     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.552     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.564     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.564     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.870     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.354     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.720     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.354     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.860     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.477     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.696     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.384     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.720     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.379     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.696     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.379     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.710     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.307     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.492     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.307     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.492     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.160     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.160     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.197     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.312     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.752     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.752     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.091     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.694     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.091     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.704     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.040     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.704     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.810     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.716     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.810     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.716     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.022     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.506     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.872     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.506     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.012     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.629     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.848     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.536     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.872     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.531     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.848     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.531     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.862     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.459     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.644     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.459     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.644     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.312     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.810     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.312     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.197     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.948     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.388     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.388     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.727     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.330     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.727     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.340     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.676     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.340     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.446     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.352     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.446     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.352     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.142     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.508     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.142     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.648     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.265     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.484     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.172     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.508     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.167     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.484     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.167     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.498     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.095     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.280     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.095     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.280     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.948     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.446     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.948     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 0.998  ; 0.207 ; 0.527    ; 0.218   ; 1.717               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 3.954  ; 0.207 ; 6.341    ; 0.218   ; 11.269              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 4.878  ; 0.224 ; 9.388    ; 0.248   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 6.120  ; 0.214 ; 8.766    ; 0.236   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.998  ; 0.213 ; 0.527    ; 0.954   ; 1.717               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.036 ; 0.378 ; 11.407   ; 12.862  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 7.147  ; 7.147  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 4.965  ; 4.965  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 6.025  ; 6.025  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 6.001  ; 6.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 6.080  ; 6.080  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 6.086  ; 6.086  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 7.147  ; 7.147  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 6.203  ; 6.203  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 6.434  ; 6.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.038  ; 6.038  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.311  ; 5.311  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.510  ; 5.510  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 7.064  ; 7.064  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 8.116  ; 8.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.252  ; 7.252  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 7.028  ; 7.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 8.116  ; 8.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.597  ; 7.597  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 7.346  ; 7.346  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.341  ; 6.341  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.571  ; 6.571  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.861  ; 6.861  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.467  ; 8.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.467  ; 8.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.428  ; 8.428  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.979  ; 7.979  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.301  ; 8.301  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.274  ; 8.274  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.729  ; 6.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.526  ; 6.526  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.238  ; 6.238  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.729  ; 6.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.425  ; 6.425  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.589  ; 5.589  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.529  ; 5.529  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.542  ; 5.542  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.190  ; 5.190  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.100  ; 6.100  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.295  ; 7.295  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.387  ; 5.387  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.660  ; 5.660  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.567  ; 6.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.331  ; 5.331  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.295  ; 7.295  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.366  ; 5.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.865  ; 6.865  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.767  ; 5.767  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.884  ; 5.884  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 4.545  ; 4.545  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 6.219  ; 6.219  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.552  ; 4.552  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.978  ; 5.978  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.087  ; 5.087  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.229  ; 6.229  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.321  ; 5.321  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 6.365  ; 6.365  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.005  ; 5.005  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.397  ; 6.397  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.662  ; 5.662  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 6.275  ; 6.275  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.690  ; 4.690  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.839  ; 5.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.338  ; 5.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 6.150  ; 6.150  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.401  ; 5.401  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 6.150  ; 6.150  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.414  ; 8.414  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.097  ; 7.097  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.193  ; 7.193  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.560 ; 10.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.560 ; 10.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.521 ; 10.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 10.072 ; 10.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.394 ; 10.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.367 ; 10.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 4.808  ; 4.808  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.058  ; 8.058  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.058  ; 8.058  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.771  ; 7.771  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.964  ; 7.964  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.471  ; 7.471  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.404  ; 7.404  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.299  ; 3.299  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.079  ; 2.079  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.116  ; 2.116  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 3.192  ; 3.192  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.038  ; 2.038  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.276  ; 3.276  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.616  ; 1.616  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.299  ; 3.299  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.293  ; 2.293  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.587  ; 1.587  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.382  ; 0.382  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.063  ; 2.063  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.428  ; 0.428  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.449  ; 1.449  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.125  ; 0.125  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.757  ; 1.757  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.106  ; 0.106  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.829  ; 1.829  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.488  ; 0.488  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.399  ; 1.399  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.154  ; 1.154  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.488  ; 2.488  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.884  ; 0.884  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.830  ; 1.830  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.536  ; 0.536  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.762  ; 1.762  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.576  ; 0.576  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.343  ; 1.343  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.934  ; 0.934  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.868  ; 2.868  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.677  ; 0.677  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.771  ; 2.771  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.393  ; 2.393  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.679  ; 8.679  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.848  ; 6.848  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.730  ; 6.730  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.694  ; 6.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 6.694  ; 6.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.683  ; 4.683  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 5.854  ; 5.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.913  ; 4.913  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.637  ; 5.637  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.385  ; 5.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.941  ; 5.941  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 6.053  ; 6.053  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 6.627  ; 6.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 4.677  ; 4.677  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 6.376  ; 6.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.925  ; 5.925  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.706  ; 4.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.633  ; 5.633  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.420  ; 4.420  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.811  ; 4.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.307  ; 4.307  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.821  ; 4.821  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 4.304  ; 4.304  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.620  ; 6.620  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 4.713  ; 4.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 6.316  ; 6.316  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 4.644  ; 4.644  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.620  ; 6.620  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 4.640  ; 4.640  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 4.652  ; 4.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.337  ; 5.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.396  ; 5.396  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.955  ; 5.955  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 4.588  ; 4.588  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 6.380  ; 6.380  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.021  ; 5.021  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.993  ; 5.993  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.095  ; 5.095  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.931  ; 5.931  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 6.890  ; 6.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 7.368  ; 7.368  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.823  ; 3.823  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.603  ; 2.603  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.640  ; 2.640  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.716  ; 3.716  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.562  ; 2.562  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.800  ; 3.800  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.140  ; 2.140  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.823  ; 3.823  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.817  ; 2.817  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.111  ; 2.111  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.906  ; 0.906  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 2.587  ; 2.587  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.952  ; 0.952  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.973  ; 1.973  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.649  ; 0.649  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 2.281  ; 2.281  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.630  ; 0.630  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.353  ; 2.353  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.012  ; 1.012  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.923  ; 1.923  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.678  ; 1.678  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 3.012  ; 3.012  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.408  ; 1.408  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.354  ; 2.354  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.060  ; 1.060  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.286  ; 2.286  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.100  ; 1.100  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.867  ; 1.867  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.458  ; 1.458  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 3.392  ; 3.392  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.201  ; 1.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 3.295  ; 3.295  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 2.917  ; 2.917  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 8.108  ; 8.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.477  ; 5.477  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; 7.098  ; 7.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; 6.327  ; 6.327  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; 5.870  ; 5.870  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; 5.432  ; 5.432  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; 6.058  ; 6.058  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; 6.044  ; 6.044  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; 6.325  ; 6.325  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; 6.080  ; 6.080  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; 6.228  ; 6.228  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; 5.881  ; 5.881  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; 4.973  ; 4.973  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; 5.201  ; 5.201  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; 7.098  ; 7.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; 5.027  ; 5.027  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; 4.645  ; 4.645  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; 5.255  ; 5.255  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; 5.533  ; 5.533  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; 5.668  ; 5.668  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; 4.558  ; 4.558  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; 6.402  ; 6.402  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; 5.098  ; 5.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; 5.120  ; 5.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; 5.067  ; 5.067  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; 4.840  ; 4.840  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; 5.023  ; 5.023  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; 5.250  ; 5.250  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; 5.406  ; 5.406  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; 5.089  ; 5.089  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; 5.076  ; 5.076  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; 4.773  ; 4.773  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; 5.075  ; 5.075  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; 5.205  ; 5.205  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; 5.912  ; 5.912  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.150 ; -2.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.150 ; -2.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.581 ; -2.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.854 ; -2.854 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.719 ; -2.719 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.588 ; -2.588 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.563 ; -2.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.445 ; -2.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.948 ; -2.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.699 ; -2.699 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.789 ; -2.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.804 ; -2.804 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.591 ; -2.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.580 ; -2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.649 ; -2.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.301 ; -3.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.464 ; -3.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.436 ; -3.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.301 ; -3.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.365 ; -3.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.397 ; -3.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.143 ; -2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.375 ; -2.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.331 ; -2.331 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.218 ; -2.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.182 ; -2.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.143 ; -2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.520 ; -2.520 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.691 ; -2.691 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.711 ; -2.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.780 ; -2.780 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.946 ; -1.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.117 ; -2.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.160 ; -2.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.621 ; -2.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.646 ; -2.646 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.570 ; -2.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.405 ; -2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.178 ; -2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.326 ; -2.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.074 ; -3.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.042 ; -3.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.049 ; -3.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.699 ; -3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.862 ; -3.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.834 ; -3.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.699 ; -3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.763 ; -3.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.795 ; -3.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.636 ; -2.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.818 ; -2.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.727 ; -2.727 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.787 ; -2.787 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.636 ; -2.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.877 ; -1.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.195  ; 0.195  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.700 ; -0.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.714 ; -0.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.666 ; -0.666 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.512 ; -0.512 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.183 ; -1.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.789 ; -0.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.616 ; -0.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.056 ; -0.056 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.733 ; -0.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.072 ; -0.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.176  ; 0.176  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.606 ; -0.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.195  ; 0.195  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.662 ; -0.662 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.105 ; -0.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.475 ; -0.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.325 ; -0.325 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.875 ; -0.875 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.249 ; -0.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.647 ; -0.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.134 ; -0.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.613 ; -0.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.151 ; -0.151 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.454 ; -0.454 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.279 ; -0.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.986 ; -0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.312 ; -0.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.947 ; -0.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.811 ; -0.811 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.136 ; -2.136 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.406 ; -2.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.470 ; -2.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.802 ; -1.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.773 ; -2.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.398 ; -2.398 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.226 ; -2.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -1.879 ; -1.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.169 ; -2.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.884 ; -1.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.852 ; -1.852 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.283 ; -2.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -1.866 ; -1.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -1.802 ; -1.802 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -1.803 ; -1.803 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.899 ; -1.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.975 ; -1.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.613 ; -2.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.944 ; -1.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.718 ; -2.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.269 ; -2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.214 ; -2.214 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.899 ; -1.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.630 ; -2.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.478 ; -2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.982 ; -1.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.806 ; -2.806 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -2.106 ; -2.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.202 ; -0.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.929 ; -0.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.943 ; -0.943 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.370 ; -1.370 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.405 ; -1.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.741 ; -0.741 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.412 ; -1.412 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.018 ; -1.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.845 ; -0.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.285 ; -0.285 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.962 ; -0.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.301 ; -0.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.782 ; -0.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.208 ; -0.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.835 ; -0.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.202 ; -0.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.891 ; -0.891 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.334 ; -0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.704 ; -0.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.554 ; -0.554 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.104 ; -1.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.876 ; -0.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.363 ; -0.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.842 ; -0.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.380 ; -0.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.683 ; -0.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.508 ; -0.508 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.215 ; -1.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.541 ; -0.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.040 ; -1.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -2.365 ; -2.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.243 ; -2.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]      ; CLK40DES1  ; -1.849 ; -1.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[0]     ; CLK40DES1  ; -2.374 ; -2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[1]     ; CLK40DES1  ; -2.418 ; -2.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[2]     ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[3]     ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[4]     ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[5]     ; CLK40DES1  ; -2.480 ; -2.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[6]     ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[7]     ; CLK40DES1  ; -2.533 ; -2.533 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[8]     ; CLK40DES1  ; -2.444 ; -2.444 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[9]     ; CLK40DES1  ; -2.518 ; -2.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[10]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[11]    ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[12]    ; CLK40DES1  ; -2.260 ; -2.260 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[13]    ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[14]    ; CLK40DES1  ; -1.937 ; -1.937 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[15]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[16]    ; CLK40DES1  ; -2.290 ; -2.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[17]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[18]    ; CLK40DES1  ; -1.849 ; -1.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[19]    ; CLK40DES1  ; -2.552 ; -2.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[20]    ; CLK40DES1  ; -1.929 ; -1.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[21]    ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[22]    ; CLK40DES1  ; -1.915 ; -1.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[23]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[24]    ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[25]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[26]    ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[27]    ; CLK40DES1  ; -2.106 ; -2.106 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[28]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[29]    ; CLK40DES1  ; -1.906 ; -1.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[30]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
;  fbD[31]    ; CLK40DES1  ; -2.133 ; -2.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbTENn      ; CLK40DES1  ; -2.421 ; -2.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.014  ; 7.014  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.740  ; 8.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.344  ; 7.344  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.740  ; 7.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.049  ; 8.049  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 7.317  ; 7.317  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.392  ; 7.392  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 7.481  ; 7.481  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.740  ; 8.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 6.652  ; 6.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.129  ; 8.129  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.070  ; 7.070  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.325 ; 12.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.559 ; 11.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.225 ; 11.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.306 ; 11.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.909 ; 10.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.795 ; 11.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.449 ; 10.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.325 ; 12.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.762 ; 10.762 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.923 ; 11.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.575 ; 10.575 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.439 ; 11.439 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.483  ; 9.483  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 11.329 ; 11.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.116 ; 10.116 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.169 ; 11.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.942  ; 9.942  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.977 ; 10.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.110 ; 10.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.425 ; 10.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.089 ; 10.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.250 ; 11.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 8.832  ; 8.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.882 ; 10.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.372 ; 10.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.703 ; 10.703 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.767  ; 9.767  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.897  ; 9.897  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 8.969  ; 8.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 9.718  ; 9.718  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.882 ; 10.882 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 10.439 ; 10.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.219 ; 12.219 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.324 ; 12.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.682 ; 12.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.178 ; 12.178 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.510 ; 13.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.643 ; 12.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 14.126 ; 14.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.082 ; 12.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.107 ; 13.107 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.752 ; 11.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 14.020 ; 14.020 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.211 ; 12.211 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.627 ; 12.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.925 ; 10.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.238 ; 12.238 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.496 ; 10.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.525 ; 13.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.682 ; 12.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.565 ; 12.565 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.829 ; 12.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.963 ; 12.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.758 ; 11.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.064 ; 12.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 13.625 ; 13.625 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.844 ; 12.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.579 ; 13.579 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 11.685 ; 11.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.099 ; 12.099 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 13.315 ; 13.315 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.225 ; 12.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.928 ; 12.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.133 ; 12.133 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 10.773 ; 10.773 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 15.898 ; 15.898 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 11.008 ; 11.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.753  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.093  ; 9.093  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.753  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.500  ; 9.500  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.868  ; 8.868  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.046  ; 9.046  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.850  ; 9.850  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.846  ; 9.846  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.117 ; 10.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.736  ; 8.736  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 8.588  ; 8.588  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.662 ; 13.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 10.319 ; 10.319 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.836 ; 10.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 10.297 ; 10.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.230 ; 12.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 10.313 ; 10.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.914 ; 11.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 10.533 ; 10.533 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.727 ; 11.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.566 ; 10.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.662 ; 13.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.762 ; 11.762 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.284 ; 11.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 9.693  ; 9.693  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.423 ; 11.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.746  ; 9.746  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.052 ; 13.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.229 ; 12.229 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.857 ; 12.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.877 ; 12.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.654 ; 11.654 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.767 ; 10.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.822 ; 11.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.317 ; 12.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.761 ; 11.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.684 ; 12.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.321 ; 11.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.348 ; 11.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.300 ; 11.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.771 ; 10.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.923 ; 11.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.756 ; 10.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.602 ; 13.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.695 ; 11.695 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.800 ; 11.800 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.448 ; 11.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.986 ; 12.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.119 ; 12.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.602 ; 13.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.558 ; 11.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.884 ; 10.884 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.496 ; 13.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.687 ; 11.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.074 ; 12.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.255 ; 10.255 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.714 ; 11.714 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.972  ; 9.972  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.001 ; 13.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.041 ; 12.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.305 ; 12.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.439 ; 12.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.234 ; 11.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.540 ; 11.540 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.101 ; 13.101 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.997 ; 11.997 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.055 ; 13.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.161 ; 11.161 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.575 ; 11.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.791 ; 12.791 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.404 ; 12.404 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.609 ; 11.609 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 15.374 ; 15.374 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.411  ; 9.411  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.682 ; 10.682 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 9.811  ; 9.811  ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 12.068 ; 12.068 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.529 ; 11.529 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.694 ; 12.694 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.726 ; 11.726 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.536 ; 12.536 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 11.511 ; 11.511 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 13.133 ; 13.133 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 9.462  ; 9.462  ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 12.266 ; 12.266 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 10.211 ; 10.211 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 11.884 ; 11.884 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 9.236  ; 9.236  ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.118 ; 10.118 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 8.853  ; 8.853  ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.244 ; 11.244 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.398 ; 10.398 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.449 ; 10.449 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.381 ; 10.381 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.251 ; 10.251 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.810  ; 9.810  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.540  ; 9.540  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.276 ; 10.276 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.631 ; 10.631 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 10.928 ; 10.928 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.040 ; 10.040 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 8.986  ; 8.986  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.917  ; 9.917  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.830  ; 9.830  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.229 ; 10.229 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.071 ; 3.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 2.996 ; 2.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.201 ; 3.201 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 2.996 ; 2.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.207 ; 3.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.087 ; 3.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.289 ; 3.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.601 ; 3.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 2.932 ; 2.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.512 ; 3.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.084 ; 3.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.104 ; 3.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.681 ; 3.681 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.454 ; 3.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.861 ; 3.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.187 ; 3.187 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.770 ; 3.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.479 ; 3.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.104 ; 3.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.742 ; 3.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.529 ; 3.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.789 ; 3.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.126 ; 3.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.111 ; 4.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.795 ; 3.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.919 ; 3.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.581 ; 3.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.296 ; 4.296 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.193 ; 3.193 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.953 ; 3.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.624 ; 3.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.243 ; 3.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.226 ; 3.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.134 ; 4.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.464 ; 3.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.247 ; 4.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.080 ; 4.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.451 ; 4.451 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.434 ; 4.434 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.279 ; 3.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.993 ; 3.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.879 ; 3.879 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.246 ; 4.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.915 ; 3.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.583 ; 4.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.691 ; 3.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.421 ; 4.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.945 ; 3.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.292 ; 4.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.602 ; 3.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.542 ; 3.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.159 ; 4.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.319 ; 3.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.024 ; 4.024 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.279 ; 3.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.173 ; 4.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.337 ; 3.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.808 ; 3.808 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.541 ; 3.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.007 ; 4.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.965 ; 3.965 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.864 ; 3.864 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.011 ; 4.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.660 ; 3.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.872 ; 3.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.410 ; 3.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.881 ; 3.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.389 ; 3.389 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.881 ; 3.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.454 ; 3.454 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.177 ; 4.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 4.233 ; 4.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.564 ; 4.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.555 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.174 ; 3.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.230 ; 3.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.174 ; 3.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.435 ; 3.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.347 ; 3.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.445 ; 3.445 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.283 ; 3.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.702 ; 3.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.077 ; 3.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.103 ; 3.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.303 ; 3.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.061 ; 3.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.188 ; 4.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.224 ; 4.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.444 ; 4.444 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.147 ; 4.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.890 ; 4.890 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.176 ; 4.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.787 ; 4.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.225 ; 4.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.711 ; 4.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.485 ; 5.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.714 ; 4.714 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.564 ; 4.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.491 ; 4.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.721 ; 3.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.200 ; 4.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.084 ; 3.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.946 ; 3.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.306 ; 3.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.529 ; 3.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.557 ; 3.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.927 ; 3.927 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.616 ; 3.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.209 ; 4.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.485 ; 3.485 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.756 ; 3.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.061 ; 3.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.635 ; 3.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.124 ; 3.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.758 ; 4.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.316 ; 4.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.471 ; 4.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.137 ; 5.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.164 ; 5.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.368 ; 5.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.009 ; 5.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.637 ; 5.637 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.292 ; 5.292 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.887 ; 5.887 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.072 ; 5.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.474 ; 5.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.834 ; 4.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.929 ; 5.929 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.196 ; 5.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.308 ; 5.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.589 ; 4.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.143 ; 5.143 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.471 ; 4.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.664 ; 5.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.341 ; 5.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.266 ; 5.266 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.376 ; 5.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.967 ; 4.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.115 ; 5.115 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.711 ; 5.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.259 ; 5.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.694 ; 5.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.935 ; 4.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.082 ; 5.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.112 ; 5.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.392 ; 5.392 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.096 ; 5.096 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 6.084 ; 6.084 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.092 ; 4.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 3.919 ; 3.919 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.601 ; 4.601 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.307 ; 4.307 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 5.222 ; 5.222 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.932 ; 4.932 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.417 ; 5.417 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.031 ; 5.031 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.345 ; 5.345 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.945 ; 4.945 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.583 ; 5.583 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.147 ; 4.147 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.445 ; 4.445 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.116 ; 5.116 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.074 ; 4.074 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.418 ; 4.418 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 3.919 ; 3.919 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.832 ; 4.832 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.528 ; 4.528 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.505 ; 4.505 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.466 ; 4.466 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.280 ; 4.280 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.158 ; 4.158 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.597 ; 4.597 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.767 ; 4.767 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.369 ; 4.369 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 3.952 ; 3.952 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.320 ; 4.320 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.288 ; 4.288 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.793 ; 4.793 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.470 ; 4.470 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; TTC_READY  ; BUSY        ;        ; 9.293  ; 9.293  ;        ;
; fbTENn     ; foBSYn      ;        ; 16.969 ; 16.969 ;        ;
; fiBENn     ; fbCTRLn     ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; fiBENn     ; fbTENn      ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; TTC_READY  ; BUSY        ;       ; 4.244 ; 4.244 ;       ;
; fbTENn     ; foBSYn      ;       ; 7.195 ; 7.195 ;       ;
; fiBENn     ; fbCTRLn     ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
; fiBENn     ; fbTENn      ; 6.280 ; 6.280 ; 6.280 ; 6.280 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2641     ; 741      ; 297      ; 21248    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6867     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 22       ; 324      ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 231      ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 5224     ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2641     ; 741      ; 297      ; 21248    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6867     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 22       ; 324      ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 231      ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 5224     ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 267      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 347      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 268      ; 0        ; 153      ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 267      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 347      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 268      ; 0        ; 153      ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 975   ; 975  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1487  ; 1487 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu May 22 15:59:04 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.998         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     3.954         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     4.878         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     6.120         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    22.036         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     6.341         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     8.766         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     9.388         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    11.407         0.000 inst85 
Info (332146): Worst-case removal slack is 0.827
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.827         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.877         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     1.099         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     2.276         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    13.247         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 1.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.717         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.269         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.998
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.998 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|END_STATE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.648      2.523  F        clock network delay
    Info (332115):      5.775      0.127     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      5.775      0.000 FF  CELL  inst68|COUNTER[1]|regout
    Info (332115):      6.119      0.344 FF    IC  inst68|_~0|datab
    Info (332115):      6.583      0.464 FR  CELL  inst68|_~0|combout
    Info (332115):      7.371      0.788 RR    IC  inst68|DELAY_SM~6|dataf
    Info (332115):      7.442      0.071 RR  CELL  inst68|DELAY_SM~6|combout
    Info (332115):      7.442      0.000 RR    IC  inst68|END_STATE|datain
    Info (332115):      7.649      0.207 RR  CELL  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.768      2.518  R        clock network delay
    Info (332115):      8.647     -0.121     uTsu  L0_DELAY:inst68|END_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.649
    Info (332115): Data Required Time :     8.647
    Info (332115): Slack              :     0.998 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.954
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.954 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.768      2.518  R        clock network delay
    Info (332115):      8.895      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.895      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      9.942      1.047 RR    IC  inst13|ERROR_BIT_0~1|datac
    Info (332115):     10.248      0.306 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):     10.537      0.289 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info (332115):     10.951      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.026      2.526  F        clock network delay
    Info (332115):     14.905     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.951
    Info (332115): Data Required Time :    14.905
    Info (332115): Slack              :     3.954 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.878
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.878 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.268      2.518  R        clock network delay
    Info (332115):     46.395      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.395      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     46.739      0.344 RR    IC  inst74|L0_TO_COLUMN_SM~7|datae
    Info (332115):     46.945      0.206 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info (332115):     47.241      0.296 RR    IC  inst74|L0_TO_COLUMN_SM~8|dataf
    Info (332115):     47.312      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info (332115):     47.312      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     47.519      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.518      2.518  R        clock network delay
    Info (332115):     52.397     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    47.519
    Info (332115): Data Required Time :    52.397
    Info (332115): Slack              :     4.878 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.120
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.120 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     93.972      6.472  F        clock network delay
    Info (332115):     94.099      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     94.099      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     94.835      0.736 FF    IC  inst|_~12|dataf
    Info (332115):     94.906      0.071 FR  CELL  inst|_~12|combout
    Info (332115):     95.850      0.944 RR    IC  inst|END_FIFO_DATA_LOOP|adatasdata
    Info (332115):     96.264      0.414 RR  CELL  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.505      2.505  R        clock network delay
    Info (332115):    102.384     -0.121     uTsu  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Arrival Time  :    96.264
    Info (332115): Data Required Time :   102.384
    Info (332115): Slack              :     6.120 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.036
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.036 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.723      3.223  F        clock network delay
    Info (332115):     15.850      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     15.850      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     15.850      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.464      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.464      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     16.511      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     16.511      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     16.558      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     16.558      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     16.605      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     16.605      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     16.652      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     16.652      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     16.699      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     16.699      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     16.746      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     16.746      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     16.875      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     16.875      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     16.922      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     16.922      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     16.969      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     16.969      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.016      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.016      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.063      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.063      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.110      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.110      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.157      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.157      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.204      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.204      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.473      0.269 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.473      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     17.520      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     17.520      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     17.567      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     17.567      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     17.614      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     17.614      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     17.661      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     17.661      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     17.708      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     17.708      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     17.755      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     17.755      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     17.802      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     17.802      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     17.931      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     17.931      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     17.978      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     17.978      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.025      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.025      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.072      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.072      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.119      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.119      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.166      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.166      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.213      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.213      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.260      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.260      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.428      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.428      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     18.559      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     40.716      3.216  F        clock network delay
    Info (332115):     40.595     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.559
    Info (332115): Data Required Time :    40.595
    Info (332115): Slack              :    22.036 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.653      0.127     uTco  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115):      2.653      0.000 RR  CELL  inst13|IDLE_SEQ_CONTROLLER|regout
    Info (332115):      2.653      0.000 RR    IC  inst13|SEQ_CONTROLLER_SM~41|datae
    Info (332115):      2.976      0.323 RR  CELL  inst13|SEQ_CONTROLLER_SM~41|combout
    Info (332115):      2.976      0.000 RR    IC  inst13|IDLE_SEQ_CONTROLLER|datain
    Info (332115):      3.183      0.207 RR  CELL  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.726      0.200      uTh  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.183
    Info (332115): Data Required Time :     2.726
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.521      2.521  R        clock network delay
    Info (332115):      2.648      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.648      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.648      0.000 RR    IC  inst7|RESET_SM~9|datae
    Info (332115):      2.971      0.323 RR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      2.971      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.178      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.521      2.521  R        clock network delay
    Info (332115):      2.721      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.178
    Info (332115): Data Required Time :     2.721
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.496      2.496  F        clock network delay
    Info (332115):     52.623      0.127     uTco  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115):     52.623      0.000 FF  CELL  inst|WORD_NR_CNT[0]|regout
    Info (332115):     52.623      0.000 FF    IC  inst|WORD_NR_CNT[0]~1|datae
    Info (332115):     52.946      0.323 FR  CELL  inst|WORD_NR_CNT[0]~1|combout
    Info (332115):     52.946      0.000 RR    IC  inst|WORD_NR_CNT[0]|datain
    Info (332115):     53.153      0.207 RR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.496      2.496  F        clock network delay
    Info (332115):     52.696      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.153
    Info (332115): Data Required Time :    52.696
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.645      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.645      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.645      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info (332115):      2.968      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info (332115):      2.968      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.175      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.718      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.175
    Info (332115): Data Required Time :     2.718
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.723      3.223  F        clock network delay
    Info (332115):     15.850      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     15.850      0.000 FF  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     15.850      0.000 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.536      0.686 FR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     16.536      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     16.667      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.723      3.223  F        clock network delay
    Info (332115):     15.923      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.667
    Info (332115): Data Required Time :    15.923
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.527
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.527 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.521      2.521  R        clock network delay
    Info (332115):      2.648      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.648      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      2.984      0.336 RR    IC  inst20|datae
    Info (332115):      3.190      0.206 RR  CELL  inst20|combout
    Info (332115):      3.646      0.456 RR    IC  inst68|COUNTER[4]~1|datac
    Info (332115):      3.952      0.306 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.245      0.293 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.000      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.648      2.523  F        clock network delay
    Info (332115):      5.527     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.000
    Info (332115): Data Required Time :     5.527
    Info (332115): Slack              :     0.527 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.341
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.341 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.521      2.521  R        clock network delay
    Info (332115):      2.648      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.648      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      4.289      1.641 RR    IC  inst64|datab
    Info (332115):      4.753      0.464 RR  CELL  inst64|combout
    Info (332115):      6.914      2.161 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      6.914      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      7.795      0.881 RR    IC  inst|ZERO_SUPP_ON_5|aclr
    Info (332115):      8.550      0.755 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.012      2.512  F        clock network delay
    Info (332115):     14.891     -0.121     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.550
    Info (332115): Data Required Time :    14.891
    Info (332115): Slack              :     6.341 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.766
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.766 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_DEC_CTRL_CMD
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_STATUS[16]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     89.977      2.477  F        clock network delay
    Info (332115):     90.104      0.127     uTco  ddlctrlr:inst|END_DEC_CTRL_CMD
    Info (332115):     90.104      0.000 RR  CELL  inst|END_DEC_CTRL_CMD|regout
    Info (332115):     91.673      1.569 RR    IC  inst|LOCAL_STATUS[18]~0|dataf
    Info (332115):     91.744      0.071 RR  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info (332115):     92.852      1.108 RR    IC  inst|LOCAL_STATUS[16]|aclr
    Info (332115):     93.607      0.755 RF  CELL  ddlctrlr:inst|LOCAL_STATUS[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.494      2.494  R        clock network delay
    Info (332115):    102.373     -0.121     uTsu  ddlctrlr:inst|LOCAL_STATUS[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    93.607
    Info (332115): Data Required Time :   102.373
    Info (332115): Slack              :     8.766 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.388
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.388 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     13.270      0.770 FF    IC  inst20|datad
    Info (332115):     13.634      0.364 FR  CELL  inst20|combout
    Info (332115):     16.210      2.576 RR    IC  inst74|WAIT_COUNTER[7]~0|datac
    Info (332115):     16.574      0.364 RR  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info (332115):     17.211      0.637 RR    IC  inst74|WAIT_COUNTER[1]|aclr
    Info (332115):     17.966      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.475      2.475  F        clock network delay
    Info (332115):     27.354     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.966
    Info (332115): Data Required Time :    27.354
    Info (332115): Slack              :     9.388 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.407
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.407 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.521      2.521  R        clock network delay
    Info (332115):      2.648      0.127     uTco  inst67
    Info (332115):      2.648      0.000 RR  CELL  inst67|regout
    Info (332115):      3.433      0.785 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      4.188      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.716      3.216  F        clock network delay
    Info (332115):     15.595     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.188
    Info (332115): Data Required Time :    15.595
    Info (332115): Slack              :    11.407 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.827
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.827 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.736      0.736 RR    IC  inst7|RESET_COUNTER[26]~0|dataf
    Info (332115):     25.807      0.071 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     27.805      1.998 FF    IC  inst7|RESET_COUNTER[1]|aclr
    Info (332115):     28.560      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.533      2.533  F        clock network delay
    Info (332115):     27.733      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.560
    Info (332115): Data Required Time :    27.733
    Info (332115): Slack              :     0.827 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.877
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.877 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      2.074      2.074 RR    IC  inst|LOCAL_STATUS[18]~0|datad
    Info (332115):      2.376      0.302 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info (332115):      2.829      0.453 FF    IC  inst|LOCAL_STATUS[12]|aclr
    Info (332115):      3.584      0.755 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.507      2.507  R        clock network delay
    Info (332115):      2.707      0.200      uTh  ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.584
    Info (332115): Data Required Time :     2.707
    Info (332115): Slack              :     0.877 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.099
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.099 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|SEGMENT_CNT[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      2.079      2.079 RR    IC  inst64|dataf
    Info (332115):      2.150      0.071 RF  CELL  inst64|combout
    Info (332115):      2.465      0.315 FF    IC  inst|SEGMENT_CNT[1]~0|datad
    Info (332115):      2.767      0.302 FF  CELL  inst|SEGMENT_CNT[1]~0|combout
    Info (332115):      3.062      0.295 FF    IC  inst|SEGMENT_CNT[0]|aclr
    Info (332115):      3.817      0.755 FR  CELL  ddlctrlr:inst|SEGMENT_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.718      0.200      uTh  ddlctrlr:inst|SEGMENT_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.817
    Info (332115): Data Required Time :     2.718
    Info (332115): Slack              :     1.099 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.276
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.276 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.770      0.770 RR    IC  inst20|datad
    Info (332115):      1.134      0.364 RF  CELL  inst20|combout
    Info (332115):      3.349      2.215 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      3.349      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      4.239      0.890 FF    IC  inst68|IDLE|aclr
    Info (332115):      4.994      0.755 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.518      2.518  R        clock network delay
    Info (332115):      2.718      0.200      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.994
    Info (332115): Data Required Time :     2.718
    Info (332115): Slack              :     2.276 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.247
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.247 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.521      2.521  R        clock network delay
    Info (332115):     27.648      0.127     uTco  inst67
    Info (332115):     27.648      0.000 RR  CELL  inst67|regout
    Info (332115):     28.415      0.767 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     29.170      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.723      3.223  F        clock network delay
    Info (332115):     15.923      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.170
    Info (332115): Data Required Time :    15.923
    Info (332115): Slack              :    13.247 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 1.717
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 1.717 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      1.690      0.887 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.334      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.815      0.887 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      5.459      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.408
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     1.717
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.269
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.269 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.523      1.220 FF    IC  inst|FIFO_CLK~13|datac
    Info (332113):     14.829      0.306 FR  CELL  inst|FIFO_CLK~13|combout
    Info (332113):     15.510      0.681 RR    IC  inst|FIFO_CLK|dataf
    Info (332113):     15.581      0.071 RR  CELL  inst|FIFO_CLK|combout
    Info (332113):     17.288      1.707 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     17.288      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     18.142      0.854 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     18.775      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     25.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     27.023      1.220 RR    IC  inst|FIFO_CLK~13|datac
    Info (332113):     27.329      0.306 RF  CELL  inst|FIFO_CLK~13|combout
    Info (332113):     28.010      0.681 FF    IC  inst|FIFO_CLK|dataf
    Info (332113):     28.081      0.071 FF  CELL  inst|FIFO_CLK|combout
    Info (332113):     29.788      1.707 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     29.788      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     30.642      0.854 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     31.275      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.269
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.010      1.510 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.010      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     14.895      0.885 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.723      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     26.510      1.510 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     26.510      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.395      0.885 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.223      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.701      0.898 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.529      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.701      0.898 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.529      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.050      1.247 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     52.557      0.507 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     54.264      1.707 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     54.264      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     55.118      0.854 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     55.751      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.050      1.247 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    102.557      0.507 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    104.264      1.707 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    104.264      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    105.118      0.854 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    105.751      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.241         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     5.326         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     5.683         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     9.760         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    23.545         0.000 inst85 
Info (332146): Worst-case hold slack is 0.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.207         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.213         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.214         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.224         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 2.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.027         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     9.842         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    10.962         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    11.420         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    11.998         0.000 inst85 
Info (332146): Worst-case removal slack is 0.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.218         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.236         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.248         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.954         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    12.862         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.073         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.583         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.241
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.241 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.148      1.148  R        clock network delay
    Info (332115):      1.210      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.210      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.524      0.314 RR    IC  inst68|COUNTER[0]|ena
    Info (332115):      1.989      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.277      1.152  F        clock network delay
    Info (332115):      4.230     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.989
    Info (332115): Data Required Time :     4.230
    Info (332115): Slack              :     2.241 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.326
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.326 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      7.398      1.148  R        clock network delay
    Info (332115):      7.460      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      7.460      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      7.867      0.407 RR    IC  inst13|ERROR_BIT_0~1|datac
    Info (332115):      7.961      0.094 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):      8.087      0.126 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info (332115):      8.281      0.194 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.654      1.154  F        clock network delay
    Info (332115):     13.607     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.281
    Info (332115): Data Required Time :    13.607
    Info (332115): Slack              :     5.326 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.683
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.683 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.898      1.148  R        clock network delay
    Info (332115):     44.960      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.960      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.098      0.138 RR    IC  inst74|L0_TO_COLUMN_SM~7|datae
    Info (332115):     45.175      0.077 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info (332115):     45.303      0.128 RR    IC  inst74|L0_TO_COLUMN_SM~8|dataf
    Info (332115):     45.321      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info (332115):     45.321      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     45.418      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.148      1.148  R        clock network delay
    Info (332115):     51.101     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.418
    Info (332115): Data Required Time :    51.101
    Info (332115): Slack              :     5.683 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.760
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.760 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.380      2.880  F        clock network delay
    Info (332115):     90.442      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     90.442      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.745      0.303 FF    IC  inst|_~12|dataf
    Info (332115):     90.763      0.018 FR  CELL  inst|_~12|combout
    Info (332115):     91.141      0.378 RR    IC  inst|END_FIFO_DATA_LOOP|adatasdata
    Info (332115):     91.335      0.194 RR  CELL  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.142      1.142  R        clock network delay
    Info (332115):    101.095     -0.047     uTsu  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.335
    Info (332115): Data Required Time :   101.095
    Info (332115): Slack              :     9.760 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.545
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.545 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.974      1.474  F        clock network delay
    Info (332115):     14.036      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.036      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.036      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.325      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.325      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.349      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.349      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.373      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.373      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.397      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.397      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.421      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.421      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.445      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.445      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.469      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.469      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.535      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.535      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.559      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.559      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.583      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.583      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.607      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.607      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.631      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.631      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.655      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.655      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.679      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.679      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.703      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.703      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     14.834      0.131 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     14.834      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     14.858      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     14.858      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     14.882      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     14.882      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     14.906      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     14.906      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     14.930      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     14.930      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     14.954      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     14.954      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     14.978      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     14.978      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.002      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.002      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.068      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.068      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.092      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.092      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.116      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.116      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.140      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.140      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.164      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.164      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.188      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.188      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.212      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.212      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.236      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.236      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.318      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.318      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.377      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     38.969      1.469  F        clock network delay
    Info (332115):     38.922     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.377
    Info (332115): Data Required Time :    38.922
    Info (332115): Slack              :    23.545 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.207
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.207 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115):     13.706      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info (332115):     14.659      0.953 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|datac
    Info (332115):     14.753      0.094 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info (332115):     15.525      0.772 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a8|portawe
    Info (332115):     15.651      0.126 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.332      2.832  F        clock network delay
    Info (332115):     15.444      0.112      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.651
    Info (332115): Data Required Time :    15.444
    Info (332115): Slack              :     0.207 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.213
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.213 
    Info (332115): ===================================================================
    Info (332115): From Node    : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[15]
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.153      1.153  R        clock network delay
    Info (332115):      1.215      0.062     uTco  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[15]
    Info (332115):      1.215      0.000 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_data_in_reg[15]|regout
    Info (332115):      1.326      0.111 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[0][15]~feeder|dataf
    Info (332115):      1.344      0.018 RR  CELL  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[0][15]~feeder|combout
    Info (332115):      1.344      0.000 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_pipe_reg[0][15]|datain
    Info (332115):      1.441      0.097 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.153      1.153  R        clock network delay
    Info (332115):      1.228      0.075      uTh  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.441
    Info (332115): Data Required Time :     1.228
    Info (332115): Slack              :     0.213 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.214
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.214 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst83
    Info (332115): To Node      : inst84
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.204      0.062     uTco  inst83
    Info (332115):      1.204      0.000 RR  CELL  inst83|regout
    Info (332115):      1.316      0.112 RR    IC  inst84~feeder|dataf
    Info (332115):      1.334      0.018 RR  CELL  inst84~feeder|combout
    Info (332115):      1.334      0.000 RR    IC  inst84|datain
    Info (332115):      1.431      0.097 RR  CELL  inst84
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.217      0.075      uTh  inst84
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.431
    Info (332115): Data Required Time :     1.217
    Info (332115): Slack              :     0.214 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.212      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      1.212      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      1.212      0.000 RR    IC  inst7|RESET_SM~9|datae
    Info (332115):      1.352      0.140 RR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      1.352      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      1.449      0.097 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.225      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.449
    Info (332115): Data Required Time :     1.225
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.974      1.474  F        clock network delay
    Info (332115):     14.036      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.036      0.000 FF  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.036      0.000 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.368      0.332 FR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.368      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.427      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.974      1.474  F        clock network delay
    Info (332115):     14.049      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.427
    Info (332115): Data Required Time :    14.049
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.027
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.027 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.212      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.212      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.350      0.138 RR    IC  inst20|datae
    Info (332115):      1.427      0.077 RR  CELL  inst20|combout
    Info (332115):      1.626      0.199 RR    IC  inst68|COUNTER[4]~1|datac
    Info (332115):      1.720      0.094 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.840      0.120 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.203      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.277      1.152  F        clock network delay
    Info (332115):      4.230     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.203
    Info (332115): Data Required Time :     4.230
    Info (332115): Slack              :     2.027 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.842
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.842 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.212      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.212      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.873      0.661 RR    IC  inst64|datab
    Info (332115):      2.031      0.158 RR  CELL  inst64|combout
    Info (332115):      2.978      0.947 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      2.978      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.391      0.413 RR    IC  inst|ZERO_SUPP_ON_5|aclr
    Info (332115):      3.754      0.363 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.643      1.143  F        clock network delay
    Info (332115):     13.596     -0.047     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_5
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.754
    Info (332115): Data Required Time :    13.596
    Info (332115): Slack              :     9.842 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.962
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.962 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.622      1.122  F        clock network delay
    Info (332115):     88.684      0.062     uTco  ddlctrlr:inst|READ_fbTEN
    Info (332115):     88.684      0.000 RR  CELL  inst|READ_fbTEN|regout
    Info (332115):     89.210      0.526 RR    IC  inst|WRITE_fbTEN~1|datae
    Info (332115):     89.287      0.077 RR  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):     89.776      0.489 RR    IC  inst|WRITE_fbTEN|aclr
    Info (332115):     90.139      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.148      1.148  R        clock network delay
    Info (332115):    101.101     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.139
    Info (332115): Data Required Time :   101.101
    Info (332115): Slack              :    10.962 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.420
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.420 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     12.817      0.317 FF    IC  inst20|datad
    Info (332115):     12.943      0.126 FR  CELL  inst20|combout
    Info (332115):     13.896      0.953 RR    IC  inst74|WAIT_COUNTER[7]~0|datac
    Info (332115):     14.016      0.120 RR  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info (332115):     14.290      0.274 RR    IC  inst74|WAIT_COUNTER[1]|aclr
    Info (332115):     14.653      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.120      1.120  F        clock network delay
    Info (332115):     26.073     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.653
    Info (332115): Data Required Time :    26.073
    Info (332115): Slack              :    11.420 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.998
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.998 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.212      0.062     uTco  inst67
    Info (332115):      1.212      0.000 RR  CELL  inst67|regout
    Info (332115):      1.561      0.349 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      1.924      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.969      1.469  F        clock network delay
    Info (332115):     13.922     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.924
    Info (332115): Data Required Time :    13.922
    Info (332115): Slack              :    11.998 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.218
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.218 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115):     13.706      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info (332115):     15.307      1.601 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|rd_ptr_lsb|aclr
    Info (332115):     15.670      0.363 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.377      2.877  F        clock network delay
    Info (332115):     15.452      0.075      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|rd_ptr_lsb
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.670
    Info (332115): Data Required Time :    15.452
    Info (332115): Slack              :     0.218 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.236
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.781      0.781 RR    IC  inst|LOCAL_STATUS[18]~0|datad
    Info (332115):      0.891      0.110 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info (332115):      1.090      0.199 FF    IC  inst|LOCAL_STATUS[12]|aclr
    Info (332115):      1.453      0.363 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.142      1.142  R        clock network delay
    Info (332115):      1.217      0.075      uTh  ddlctrlr:inst|LOCAL_STATUS[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.453
    Info (332115): Data Required Time :     1.217
    Info (332115): Slack              :     0.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.248
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.248 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.301      0.301 RR    IC  inst7|RESET_COUNTER[26]~0|dataf
    Info (332115):     25.319      0.018 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     26.118      0.799 FF    IC  inst7|RESET_COUNTER[0]|aclr
    Info (332115):     26.481      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.158      1.158  F        clock network delay
    Info (332115):     26.233      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.481
    Info (332115): Data Required Time :    26.233
    Info (332115): Slack              :     0.248 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.954
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.954 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.317      0.317 RR    IC  inst20|datad
    Info (332115):      0.443      0.126 RF  CELL  inst20|combout
    Info (332115):      1.402      0.959 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      1.402      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      1.814      0.412 FF    IC  inst68|IDLE|aclr
    Info (332115):      2.177      0.363 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.148      1.148  R        clock network delay
    Info (332115):      1.223      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.177
    Info (332115): Data Required Time :     1.223
    Info (332115): Slack              :     0.954 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.862
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.862 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.150      1.150  R        clock network delay
    Info (332115):     26.212      0.062     uTco  inst67
    Info (332115):     26.212      0.000 RR  CELL  inst67|regout
    Info (332115):     26.548      0.336 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):     26.911      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.974      1.474  F        clock network delay
    Info (332115):     14.049      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.911
    Info (332115): Data Required Time :    14.049
    Info (332115): Slack              :    12.862 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.073
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.073 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      0.766      0.414 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.083      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.891      0.414 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      4.208      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.073
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.583
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.583 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.424      0.572 FF    IC  inst|FIFO_CLK~13|datac
    Info (332113):     13.518      0.094 FR  CELL  inst|FIFO_CLK~13|combout
    Info (332113):     13.811      0.293 RR    IC  inst|FIFO_CLK|dataf
    Info (332113):     13.829      0.018 RR  CELL  inst|FIFO_CLK|combout
    Info (332113):     14.602      0.773 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     14.602      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     14.992      0.390 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     15.302      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     25.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     25.924      0.572 RR    IC  inst|FIFO_CLK~13|datac
    Info (332113):     26.018      0.094 RF  CELL  inst|FIFO_CLK~13|combout
    Info (332113):     26.311      0.293 FF    IC  inst|FIFO_CLK|dataf
    Info (332113):     26.329      0.018 FF  CELL  inst|FIFO_CLK|combout
    Info (332113):     27.102      0.773 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     27.102      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     27.492      0.390 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     27.802      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.583
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.190      0.690 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.190      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.596      0.406 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.974      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.690      0.690 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.690      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.096      0.406 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.474      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.779      0.427 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.157      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.779      0.427 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.157      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.930      0.578 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     51.100      0.170 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.873      0.773 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.873      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.263      0.390 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.573      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.930      0.578 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    101.100      0.170 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.873      0.773 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.873      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.263      0.390 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.573      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 439 megabytes
    Info: Processing ended: Thu May 22 15:59:06 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


