# 原码纪事

> 以工程视角览之技术。

这是一个部署在 GitHub Pages 上的个人技术博客，记录学习、思考与工程实践过程。

我更关注“工程中的技术”，而不是只停留在概念层面。  
所有内容均为学习过程中的内化记录。

---

## 📌 博客结构

博客目前主要包含三个模块：

### 1️⃣ 博客笔记

围绕底层系统与工程能力展开，当前主要方向：

- **Verilog HDL**
  - 时序电路基本单元设计
  - FSM 设计
  - TestBench 编写规范

- **FPGA**
  - 最小工程构建
  - 消抖设计
  - PWM
  - 串口通信
  - IP 核使用
  - PLL 锁相环
  - FIFO / ROM / RAM 理解

- **Neural Networks**
  - 线性网络
  - 损失函数
  - 激活函数
  - 卷积与 LeNet
  - AlexNet
  - 深度网络结构理解

这些内容的核心目标是：
> 从“能跑”到“理解其为什么能跑”。

---

### 2️⃣ 项目

用于记录工程实践成果与阶段性总结。

偏重：
- 设计思路
- 架构理解
- 关键问题解决过程
- 工程复盘

---

### 3️⃣ 吐槽

用于记录思考、反思与一些情绪化表达。

技术之外的部分，也属于工程人生的一部分。

---

## 🎯 写作理念

- 不做搬运式总结
- 不堆砌无理解的知识点
- 尽量写清「本质」
- 强调工程视角
- 记录真实学习路径

我希望这不是一个“知识展示仓库”，  
而是一个**技术成长轨迹的记录空间**。

---

## 🚀 部署说明

本博客基于：

- GitHub Pages
- Markdown
- VuePress（主题定制）

通过自动构建部署至 GitHub Pages。

---

## 📬 留言

欢迎访问博客中的留言板进行交流。

---

## 📖 关于

记录学习，不制造幻觉。  
保持工程理性。

