---
layout: post
title: "[컴퓨터구조] 5주차 (1) - Digital Systems and Logic"
excerpt: "Hardware Design Hierarchy, Combinational Logic, Sequential Logic"

tags:
  - [컴퓨터구조]

toc: true

date: 2025-09-30
last_modified_at: 2025-09-30
---
## Digital Systems and Logic
### 1. Hardware Design Hierarchy
![hardware_design_hierarchy][def]  

- Switches
  - 물리적 구현의 가장 basic element
  - Convention : input이 `1`이면, switch는 closed(asserted) 상태 (즉, 전류가 흐름)  
  ![switch][def2]  
    - 이 예제에서, `Z` ≡ `A`

  - 여러 스위치를 조합하여, 더 복잡한 논리 게이트를 구현 가능 (Boolean functions)  
  ![switch_combination][def3]  

<br>

- Block Diagrams
  - 실제로, 칩들은 transistors와 wires로 구성
    - useful building blocks로부터의 transistors의 작은 그룹  
  ![block_diagram][def4]  

  - higher-level block으로 결합 가능
    -  `NAND`로 `AND`, `OR`, `NOT`을 만들 수 있다!

<br>

### 2. Combinational Logic  
- Type of circuits
  - 디지털 시스템은 두 가지 주요 유형의 회로로 구성
    - **Combinational Logic** : 출력이 현재 입력에만 의존  
    ![combinational_logic][def5]  
    - **Sequential Logic** : 출력이 현재 입력과 현재 상태(즉, 저장된 값)에 의존  
    ![sequential_logic][def6]  

<br>

- ALU (Arithmetic Logic Unit)
  - 정수 binary 수에 대하여 **산술** 및 bitwise 연산을 수행하는 combinational digital electronic circuit  
  ![alu][def7]

  - ALU는 다양한 종류의 연산 회로(CPU, FPUs, GPUs)의 핵심 building block
  - 하나의 CPU, FPU, GPU는 여러 ALU를 포함할 수 있음

<br>

- Representations of Combinational Logic
  - Text Description
  - Circuit Diagram (회로도)
    - Transistors & wires
    - Logic gates
  - Truth Table (진리표)
  - Boolean Expression (부울 대수식)

<br>

- Truth Tables
  - 조합논리회로로의 input-output 관계를 표로 표현
    - 출력은 오직 현재 입력에만 의존
    - high/low voltage 대신 `1`과 `0`으로 abstract
    - input의 모든 가능한 조합에 대한 출력 명시  

  - 표의 크기는?  
    - `N`개의 입력에 대해 `0`or`1`이므로, 즉 `2`<sup>`N`</sup> rows  
    ![truth_table_example][def8]  

<br>

- Logic Gates
  - 이름과 symbols  
  ![logic_gates_1][def9]  
  ![logic_gates_2][def10]  

- Truth Table to Logic Equation  
![truth_table_to_logic_equation][def11]
  - Sum of products : `Out` = `A'B'C + A'BC' + AB'C' + AB'C`  
  - 어떠한 boolean logic이든 sum of products(SOP) 또는 product of sums(POS) 형태로 표현 가능  

<br>

- Laws of Boolean Algebra
  - Identity law : `A + 0 = A`, `A * 1 = A`
  - Zero & One laws : `A + 1 = 1`, `A * 0 = 0`
  - Inverse laws : `A + A' = 1`, `A * A' = 0`
  - Commutative laws : `A + B = B + A`, `A * B = B * A`
  - Associative laws : `A + (B + C) = (A + B) + C`, `A * (B * C) = (A * B) * C`
  - Distributive laws : `A * (B + C) = A * B + A * C`, `A + (B * C) = (A + B) * (A + C)`
  - De Morgan's laws : `(A + B)' = A' * B'`, `(A * B)' = A' + B'`

<br>

- Boolean Algebraic Simplification Example  
![boolean_simplification_example][def12]

- Circuit Simplification Example  
![circuit_simplification_example_1][def13]  
![circuit_simplification_example_2][def14]  
![circuit_simplification_example_3][def15]  

<br>

### 3. Sequential Logic
- 정보를 "기억" 또는 저장하는 회로
- 출력은 현재 입력과 과거 입력에 의존
- 상태를 저장하도록 설계
- **Clock**은 정보의 흐름을 제어
- State machine 구조  
![state_machine][def16]  

<br>

- 상태 요소를 왜 사용하는가?
  - 일정 시간동안 값을 저장할 공간
    - Register files
    - Memory

  - 조합 논리 블록 간의 정보의 흐름 제어를 위해
    - 상태 요소는 조합 논리 블록의 입력에서 정보의 이동을 지연시키고, 질서있는 전달을 허용

<br>

- Clocks: Signals and Waveforms
  - 디지털 하드웨어의 동작은 Constant-rate clock에 의해 조정  
  ![clock_signal][def17]  
  
  - **Signals**는 wires를 통해 연속적으로 전송  

<br>

- Accumulator Example
  - 왜 정보의 흐름을 제어해야 하는 지에 대한 Example  
  ![accumulator_example][def18]  
  - Assume
    - 각 `X` 값은 순차적으로, 사이클 당 하나씩 적용
    - `n` 사이클 후, 합계는 `S`에 존재

- First Try : Does this work?  
![first_try][def19]  
  - No!
    - (1) `for` 루프의 다음 iteration을 어떻게 컨트롤할 것인가?
      - 다음 input을 구별할 방법이 없다 : `X0` + `X0` + `X0` + ...
      - (2) `S = 0`을 어떻게 정의할 것인가? : no initialization  

- Second Try : How about this?  
![second_try][def20]  

<br>

- Inside a Register
  - N-bit register : **Filp-Flops**의 집합
  - `D`는 data input, `Q`는 data output
  - D-type filp-flop 이라고도 불림  
  ![register][def21]  

<br>

- Model for Synchronous Digital Systems
  - 조합 논리 블록은 레지스터에 의해 구분
    - Clock 시그널은 오직 순차 논리 요소에만 연결
    - 피드백은 애플리케이션에 따라 선택적  
    
  ![synchronous_digital_systems][def22]    

<br>

- **Critical Path**
  - 회로 내 두 레지스터 사이에서의 가장 긴 지연 경로  
  ![critical_path][def23]  
  
  - Clock period는 반드시 critical path 지연보다 길어야 함  
  그렇지 않으면, 신호는 다음 레지스터에 적절히 propagate되지 못함  

<br>
<br>
<br>
<br>
<details>
<summary>주의사항</summary>
<div markdown="1">  

이 포스팅은 강원대학교 송원준 교수님의 컴퓨터구조 수업을 들으며 내용을 정리 한 것입니다.  
수업 내용에 대한 저작권은 교수님께 있으니,  
다른 곳으로의 무분별한 내용 복사를 자제해 주세요.  

</div>
</details>

[def]: https://i.imgur.com/iHr4qJk.png
[def2]: https://i.imgur.com/LgcwbAI.png
[def3]: https://i.imgur.com/24flPfu.png
[def4]: https://i.imgur.com/NAp6ft4.png
[def5]: https://i.imgur.com/GFjpjNR.png
[def6]: https://i.imgur.com/AO9zDiK.png
[def7]: https://i.imgur.com/yrLiE1e.png
[def8]: https://i.imgur.com/0eWUHgp.png
[def9]: https://i.imgur.com/XDwY14f.png
[def10]: https://i.imgur.com/eDIjq4J.png
[def11]: https://i.imgur.com/xSF27Yr.png
[def12]: https://i.imgur.com/rISYPey.png
[def13]: https://i.imgur.com/SowXmeI.png
[def14]: https://i.imgur.com/523faig.png
[def15]: https://i.imgur.com/rtZZNZD.png
[def16]: https://i.imgur.com/naC1XKr.png
[def17]: https://i.imgur.com/iBuJjQ9.png
[def18]: https://i.imgur.com/e0NMsX9.png
[def19]: https://i.imgur.com/cTNkg5G.png
[def20]: https://i.imgur.com/aLoYhnx.png
[def21]: https://i.imgur.com/NeS7SOE.png
[def22]: https://i.imgur.com/zke4qHW.png
[def23]: https://i.imgur.com/GazOxIk.png