[4]提出雙重交錯式主動箝位順向式轉換
器，它具有自動充電平衡調整的功能，它必
須額外使用兩組額外繞組，與共用一個電容
實現主動箝位功能，因此變壓器製作較為複
雜。由於此轉換器欠缺共振電感的設計，因
此無法保證零電壓切換(ZVS)。[5]結合交錯
式雙開關順向式轉換器及半橋轉換器的特性
與優點，它具有天生磁通重置的優點，但導
通比(Duty ratio)須小於0.5的限制，且開關不
具有零電壓切換性能。 
    近年來許多電子產品的電源轉換器往往
都要求大電流供電且高功率密度。在大電流
輸出的規格需求下，電源轉換器將面對磁性
元件與半導體元件之功率損失及熱應力的問
題，以及輸出電壓漣波增大等缺點，另外，
由於節能意識高漲，未來的電源轉換器勢必
具有高轉換效率，才可滿足日趨嚴苛的國際
電源規範例如ENERGY STAR、80 PLUS。 
[6]提出具有倍流整流及柔性切換之交錯
式順向式轉換器，利用箝位電路及變壓器之
磁化電感及共振電感達成ZVS功能，提升效
率，兩組主動箝位順向式轉換器是以並聯輸
入並聯輸出的架構實現，開關應力為
DVin −1 。[7-8]提出交錯式主動箝位順向式
轉換器，特色是只用了兩個主動開關，而且
兩者彼此互為輔助開關，以達成零電壓切換
(ZVS)的功能，交錯式的開關切換使得輸出電
感電流能夠降低輸出電容的電流漣波，其開
關應力也是 DVin −1 。 
 由於以上的描述，本計畫主要是研發適
用於高輸入電壓且功率開關元件有低電壓應
力、高輸出電流且低輸出電壓漣波、高功率
密度、高效率的隔離式DC-DC轉換器。 
二、創新之轉換器電路 
本文創新之交錯式串聯輸入並聯輸出零
電壓切換順向式轉換器 (Interleaved Series 
Input Parallel Output ZVS Forward Con -verter, 
ISIPO-ZVSFC)如圖2。其設計理念如下： 
(1). 輸入串聯：由於單組主動箝位順向式轉換
器的開關跨壓為 DVin −1 ，如果D操作在
0.5，則開關跨壓為2 inV ，在高輸入電壓的
情況下，因元件的耐壓限制與成本考量，
因此降低開關耐壓的需求是轉換器設計
的重點。本文之新型轉換器使用兩個輸入
電容，並且以串聯方式連接，分擔輸入電
壓 inV ，使得每ㄧ組主動箝位順向式轉換
器的電壓源為 2inV ，如此可降低開關耐
壓。另外，額定電壓較低的MOSEFT有較
小的導通電阻 )(ONDSR ，可減少導通損失，
提升效率[3, 9-11]。 
(2). 輸出並聯：在輸出大電流應用時，單一轉
換器常常造成磁性元件與半導體元件的
功率損失及熱應力的問題。因此本新型轉
換器的輸出側採用並聯連接，由於輸出並
聯結構可分擔輸出電流，因而可分散磁性
元件及半導體元件的功率損失及熱應力
[13]。 
(3). 交錯式操作：由於在大電流輸出時，容易
造成的輸出電壓漣波增大，因此本文之新
型轉換器的兩個主開關採用交錯式導通
週期操作，使得輸出電感電流漣波反相
(相差180°)，而反相的電感電流漣波相
加，能夠減少甚至消除(當 5.0=D )輸出電
容電流漣波，因此可大幅降低輸出濾波電
容的需求，同時降低輸出電壓漣波
[12-13]。  
(4). 零電壓切換：利用主動箝位順向式轉換器
的箝位電路與共振電路特性，使得新型轉
換器具有零電壓切換(ZVS)的功能，降低
切換損失。 
 經由上述演化說明，此創新轉換器的特
性與優點，綜合如下： 
(a). 因為具有零電壓切換性能(ZVS)，所以
高效率。 
(b). 因為串聯輸入結構，所以當高輸入電壓
時，開關有較低電壓應力。 
(c). 因為並聯輸出結構，所以適合高輸出電
流應用。 
(d). 因為交錯式導通週期操作，所以低輸出
電壓漣波。 
(e). 因為較小的輸出濾波元件，所以提高功
率密度。 
因此本轉換器適用於高輸入電壓、高輸
出電流、高功率密度、高效率之應用。本文
對此轉換器作詳細的電路分析，作為轉換器
元件設計基礎，並且以IsSpice模擬及實作驗
證電路分析的正確性。 
    由於四次柔切區段時間都遠小於切換週
期 sT ，為了簡化分析因此將第一次柔切區段
中磁化電感電流
1mL
i 視為定值 max
1mL
i ，第二次柔
切區段中磁化電感電流
2mL
i 視為定值 min
2mL
i ，第
三次柔切區段中磁化電感電流
2mL
i 視為定值
max
2mL
i ，第四次柔切區段中磁化電感電流
1mL
i 視
為定值 min
1mL
i 。由上述假設在穩態時，根據磁化
電感 mL 與輸出電感 1L 和 2L 的伏秒平衡原理
可算得箝位電容電壓
1C
V 和
2C
V 為 
 
2121
in
CC
V
D
DVV −==  (1) 
以及電壓轉換比 
 
2
nD
V
V
in
O =  (2) 
第一階段[ 10 ~ tt ]： 
第一階段主開關
1m
S 為on、
2m
S 為off許
久，電路已達穩態，線性電路如圖4(a)。輸入
電容 1iC 的電壓 2inV 跨於磁化電感 1mL 、共振
電感 rL 與漏電感 1lL 上，因為 rm LL >>1 、 1lL ，
所以磁化電感跨壓 21 inVv ≅ ，磁化電感電流
1mL
i 呈線性上升，由 min
1mL
i < 0增加至 max
1mL
i > 0。一
次側能量經由變壓器 1T 傳送至二次側，輸出
電感電流
1L
I 流過整流二極體 1D 供應至負
載。此階段輔助開關
2a
S 為on，箝位電容電壓
2C
V 跨於磁化電感
2m
L 、共振電感 rL 與漏電感
2l
L 上 ， 磁 化 電 感 跨 壓
22 C
Vv =  
)1(2 DDVin −−≅ ，磁化電感電流
2mL
i 呈線性下
降，由
2mL
i ( 0t )> 0減少至 2mLi ( 1t ) < 0。儲存在
輸出電感 2L 的能量經由飛輪二極體 4D 供應
至負載。本階段中，共振電容電壓 0)(
1 
=tv
rC
和 )1(2)(
2
DVtv inCr −= 。當第一階中磁化電感
電流
2mL
i 換向為
2mL
i <0時，本體二極體
2a
D 已
由on轉換為off，磁化電感電流
2mL
i 轉流入輔助
開關
2a
S 。第一階段於 1tt = ，主開關 1mS 切換
為off時結束。共振電感電流
rL
i 可表示為 
 )()(
2
24)( 00
1
titt
L
L
VV
ti
rr L
r
k
Cin
L +−
+
+
≅  (3) 
第二階段[ 21 ~ tt ]： 
    第二階段開始於 1tt = ，主開關 1mS 切換
為off，線性電路如圖4(b)。由於此階段經歷
時間相當短，磁化電感電流
1mL
i 可視為 max
1mL
i ，
11 L
nIi = ，故共振電容
1r
C 受定電流
11 
max
LL nIi m +
快速充電，輸出電感電流
1Li 流經整流二極體
1D 。輔助開關 2aS 保持為on，變壓器 2T 持續
去磁，輸出電感 2L 的能量持續經由飛輪二極
體 4D 供應至負載。第二階段於 2tt = ，在 1 rCv
由零上升至 2inV ， 2D 由off轉換為on時結
束。共振電感電流
rL
i 和共振電容電壓
1 rC
v 可
表示為 
 )()()( 11
2 titt
LL
V
ti
rr L
rk
C
L +−+≅  (4) 
 )()( 1
max
1
11
1
tt
C
nIi
tv
r
LL
C
m
r
−+=  (5) 
第三階段[ 32 ~ tt ]： 
   第三階段開始於 2tt = ，此時共振電容電
壓 2
1 inC
Vv
r
= ，線性電路如圖4(c)。磁化電感
1m
L 跨壓箝位在零，即 01 =v 故磁化電感電流
1mL
i 保持定值。此階段共振電感 rL 、磁化電感
2m
L 、漏電感
1l
L 、
2l
L 與共振電容
1r
C 產生共
振，共振電容
 1 r
C 持續充電，
1 rC
v 持續上升，
rL
i
開始下降。輔助開關
2a
S 保持為on，變壓器 2T
維持去磁，
2mL
i 持續下降，輸出電感 2L 的能量
持續經由飛輪二極體 4D 供應至負載。第三階
段 於 3tt = ， 在 1 rCv 由 2inV 上 升 至
)1(2 DVin − ， 1aD 由off轉換為on時結束。共
振電感電流
rL
i 和共振電容電壓
1 rC
v 可表示為 
[ ] ( ) )(1cos)()()()()( 22222
1
2
2
2
tt
CLL
tititt
L
V
titi
rlr
LL
k
C
LL mrmr −+++−+−≅
 (6) 
[ ] ( ) ( ) )(1sin)()( 2)( 222
11
21
tt
CLLC
LLtitiVtv
rlrr
lr
LL
in
C rmr −+
+++≅  (7) 
 
 1m
L
rL
rL
i
1T
2T
OC R oV
1 mL
i
2
inV
2
inV
inV
1 rC
v
1v
1 r
C
n:1
n:1
1l
L
2C
i
1i
OI
1a
S
1m
S
1mS
i
1iC 1
C
1a
D
1m
D
OL
I
1C
V
1L
1L
I
1Di
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
    
+
-
rL
rL
i
OL
I
OC R oV
+
-
2
inV
2
inV
+
-
+    -
-    +
inV
+
-
+
-
+
-
+
-
+
-
+
-
+
-
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
2C
i
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
2Di
1C
i
 
       (a)：[ 10 ~ tt ]            (f)：[ 65 ~ tt ] 
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
2C
i
1i
1a
S
1m
S
1mS
i
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
1Di
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
rL
rL
i
    
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
2mS
i
2Di
1C
i
 
       (b)：[ 21 ~ tt ]            (g)：[ 76 ~ tt ] 
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:11
i
OI
1mS
i
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
2C
i
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
1Di
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
2Di
    
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
2i O
I
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
2Di
2mS
i
3Di
1C
i
 
       (c)：[ 32 ~ tt ]            (h)：[ 87 ~ tt ] 
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
2C
i
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
1Di
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
1C
i
2Di
1i
    
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
1v
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
1C
i
 
       (d)：[ 43 ~ tt ]             (i)：[ 98 ~ tt ] 
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
OI
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
2C
i
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
1Di
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
1C
i
2Di
1i
    
rL
rL
i
OL
I
OC R oV
2
inV
2
inV
inV
n:1
n:1
OI
2i
1m
L
1T
2T
1 mL
i
1 rC
v
1v
1 r
C
1l
L
1a
S
1m
S
1iC 1
C
1a
D
1m
D
1C
V
1L
1L
I
3v
1D
2D
2L
2L
I
4Di4v 4D
3D
2mL
i
2v
2 r
C
2 rC
v
2m
L
2l
L2a
S
2m
S
2iC
2C
2m
D
2a
D
2C
V
2Di
2mS
i
3Di
1C
i
 
       (e)：[ 54 ~ tt ]             (j)：[ 109 ~ tt ] 
圖4  ISIPO-ZVSFC上半週期10階段之等效電路
根據輸出電感電流漣波比
11 LL
iiΔ 的限制可
得 
 
( )
2
1
 
1
1
21
O
L
L
sO
I
i
i
TDV
LL
×Δ
−==  (27)  
其中 2
1 OL
Ii = 。 
(e). 輸出電容 OC 設計： 
    由輸出電感電流
OL
i 波形可知輸出電壓
OV 的漣波為 
 s
O
L
O TC
i
V O
16
Δ=Δ  (28)  
其中輸出電感電流
OL
i 的漣波為 
 
1
)
2
1(2
L
TDV
i
sO
LO
−
=Δ  (29)  
根據輸出電壓漣波比 OO VVΔ 的限制可得 
 
O
O
s
O
V
VL
TD
C Δ×
−=
1
2
16
)21(
 (30)  
(f). 共振電感 rL ： 
    為了確保主開關
2m
S 能達到零電壓切換
(ZVS)，共振電感 rL 之儲能必須大於共振電
容 rC ，由(14)可得 
 ( )
2
1
2
77 )()(
2
r
LL
in
lr Ctiti
V
LL
rm ⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢⎢
⎣
⎡
−≥+  (31)  
    為了使輸入電壓變動與負載變動都能達
到輸出穩壓，利用圖5之穩壓控制器 )(sC 以達
到 穩 壓 的 功 能 ， 其 中 元 件 值 分 別 為
,k 11 Ω=R ,k 3.62 Ω=R , 53 Ω=R nF, 51 =C
nF, 552 =C μF 1.03 =C 。 
3R
1R
2R2C
1C
3C
ev~
ctrlv~
 
圖5 穩壓控制器 )(sC  
穩壓控制器 )(sC 以類比電子電路實現，其轉
移函數為 
 ( )
)102)(106(
)101)(105(104 64
43
7
×+×+
×+×+×=
sss
sssC  (32) 
表1 轉換器參數與元件編號 
inV  V 400~300  OV  V 12  
OI  A 20  sf  kHz 100
OC  F 500μ  n  2.0   
1C 、 2C F 0.2μ  1L、 2L  H 49μ  
mS 、 aS STP20NM60 lL  H 21 μ  
41 ~ DD  STPS40H100CW rL  H .46 μ
1rC 、 2rC pF 430  mL  H 053 μ
五、實作驗證與結果 
    為了驗證理論分析的正確性，實現ㄧ組
240 W的轉換器如圖6，實作參數編號如表1。 
    由圖7可知，在滿載  W240 時，主開關
1m
S 、
2m
S 與輔助開關
1a
S 、
2a
S 之跨壓
DSvm
S ,1 、
DSvm
S ,2 與 DSvaS ,1 、 DSvaS ,2 都下降至零後，驅動信
號
gsvm
S ,1 、 gsvmS ,2 與 gsvaS ,1 、 gsvaS ,2 才切換為on，
達到ZVS性能。另外，也量測負載為120 W及
60 W的開關切換情形，均能達到ZVS。且開
關電壓應力皆小於 V 400max, =inV ，符合本文
之高輸入電壓而開關元件具有低電壓應力。 
    由圖8可知，輸出電感電流
1L
I 、
2L
I 在交
錯式PWM的操作下，
1L
I 和
2L
I 漣波相差
°180 ，確實使漣波
OL
iΔ 降低許多 ( =Δ
1L
i  
3A~5.2
2
≈Δ Li → A 5.1~5.0≈Δ OLi )。另外，
A 10
21
== LL II 確實分擔總輸出電流(20 A)。 
    圖9為ISIPO-ZVSFC在不同負載之效率
曲線， V 300=inV 時，平均效率為 % 6.90 ，
最高效率可達 % 93 ； V 350=inV 時，平均效
率 為 % 5.91 ， 最 高 效 率 可 達 % 3.93 ；
V 400=inV 時，平均效率為 % 6.92 ，最高效
率可達 % 6.94 。 
    加入穩壓控制器之後，系統規格達到穩
態誤差為0、相位邊限大於 °60 且閉迴路頻寬
達到5.1 kHz。由圖10和圖11得知，無論負載
變動或是輸入電壓變動，輸出電壓皆能達到
穩壓性能。 
 
圖11 輸入電壓變動之輸出電壓響應 
六、成果評估 
    本計畫之ISIPO-ZVSFC由實作結果可知
主開關
1m
S 、
2m
S 與輔助開關
1a
S 、
2a
S 皆能達
到ZVS性能，提高轉換效率，且開關電壓應
力都小於 max,inV ，達到開關低電壓應力之性
能。因為並聯輸出的架構，使得
1L
I 和
2L
I 可
分擔總輸出電流，因而分散磁性元件與半導
體元件的功率損失及熱應力；並且因交錯式
PWM操作，得到良好的電流漣波相消，
OL
iΔ
降低許多，因此可降低濾波元件之需求。故
轉換器確實適用於高輸入電壓、高輸出電
流、高功率密度、高效率之應用。此外，加
入的控制器可使轉換器輸出穩壓，不受輸入
電壓與負載變動的影響。 
    本研究部分成果已經發表於2009 IEEE 
PEDS 國際研討會[14]；也獲得新型專利一
件；並在2009綠色科技創新創意競賽大專組
獲得第二名。 
    本研究的執行成果與原計畫的內容相
符，並達成預期之目標。本計畫的執行成果
具有學術與應用價值，研究成果將投稿至國
際學術期刊，因此是相當成功地完成此計畫。 
參考文獻 
[1] T. S. Key and J. S. Lai, “IEEE and International 
Harmonic Standards Impact on Power Electronic 
Equipment Design,” IEEE IECON Conf., Vol. 2, 
pp. 430-436, 1997. 
[2] A. Fernandez, J. Sebastian, P. Alou, J. A. Cobos, 
and M. Rascón, “Low Output Voltage AC/DC 
Converter With a New Scheme of Synchronous 
Rectification That Complies With IEC 1000-3-2 
Regulations,” IEEE Trans. Power Electronics, 
Vol. 18, No. 4, pp. 966-974, 2003. 
[3] R. Torrico-Bascop, and N. Barbi, “A Double 
ZVS-PWM Active-Clamping Forward Converter: 
Analysis, Design, and Experimentation,” IEEE 
Trans. Power Electronics, Vol. 16, No. 6, pp. 
745–751, 2001. 
[4] T. Qian, and B. Lehman, “Dual Interleaved 
Active -Clamp Forward With Automatic Charge 
Balance Regulation for High Input Voltage 
Application,” IEEE Trans. Power Electronics, 
Vol. 23, No. 1, pp. 38-44, 2008. 
[5] T. Jin, K. Zhang, K. Zhang, and K. Smedley, “A 
New Interleaved Series Input Parallel Output 
(ISIPO) Forward Converter With Inherent 
Demagnetizing Features,” IEEE Trans. Power 
Electronics, Vol. 23, No. 2, pp. 888-895, 2008. 
[6] B. R. Lin, and H. K. Chiang, “Analysis and 
Implementation of a Soft Switching Interleaved 
Forward Converter with Current Double 
Rectifier,” IET Electr. Power Appl., Vol. 1, pp. 
697-704, 2007. 
[7] Y. K. Lo, T. S. Kao, and J. Y. Lin, “Analysis and 
Design of an Interleaved Active Clamping 
Forward Converter,” IEEE Trans. Industrial 
Electronics, Vol. 54, No. 4, pp. 2323-2332, 2007. 
[8] B. R. Lin, W. C. Li and K. L. Shih, “Analysis and 
Implementation of a Zero Voltage Switching 
Bi-Forward Converter,” IET Power Electronics, 
Vol. 2, No. 1, pp. 22-32, 2009. 
[9] J. W. Kim, J. S. You, and B. H. Cho, “Modeling, 
Control and Design of Input-Series-Output- 
Parallel-Connected Converter for High-Speed- 
Train Power System,” IEEE Trans. Industrial 
Electronics, Vol. 48, No. 3, pp. 536-544, 2001. 
[10] R. Ayyanar, R. Giri, and N. Mohan, “Active 
Input-Voltage and Load-Current Sharing in 
Input-Series and Output-Parallel Connected 
Modular DC-DC Converters Using Dynamic 
Input-Voltage Reference Scheme,” IEEE Trans. 
Power Electronics, Vol. 19, pp. 1462-1473, 2004. 
[11] R. Giri, V. Choudhary, R. Ayyanar, and N. 
Mohan, “Common-Duty-Ratio Control of Input- 
Series Connected Modular DC–DC Converters 
With Active Input Voltage and Load-Current 
Sharing,” IEEE Trans. Industry Applications, Vol. 
42, pp. 1101-1111, 2006. 
[12] B. A. Miwa, D. M. Otten, and M. F. Schlecht, 
“High Efficiency Power Factor Correction Using 
Interleaving Techniques,” IEEE PESC, pp. 
557-568, 1992. 
[13] M. T. Zhang, M. M. Jovanovic, and F.C. Lee, 
“Analysis and Evaluation of Interleaving 
Techniques in Forward Converters,” IEEE Trans. 
Power Electronics, Vol. 13, No. 4, pp. 690-698, 
1998. 
[14] S. J. Chen, S.P. Yang and M.F. Cho, “Analysis and 
Design of An Interleaved Series Input Parallel 
Output ZVS Forward Converter,” IEEE PEDS, 
pp175-180, 2009. 
98年度專題研究計畫研究成果彙整表 
計畫主持人：陳信助 計畫編號：98-2221-E-168-044- 
計畫名稱：交錯式串聯輸入並聯輸出零電壓切換順向式轉換器之分析與設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 1 1 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
