# Architecture-Processeurs-Pipeline


ImplÃ©mentation et simulation dâ€™un processeur RISC-V RV32I en HDL dans le cadre de travaux pratiques dâ€™architecture des processeurs.
Le projet couvre la conception du datapath, du control path, lâ€™exÃ©cution dâ€™instructions assembleur et la validation par simulation.

ğŸ“ Structure du dÃ©pÃ´t
archiproc2/
â”œâ”€â”€ TD1/
â”‚   â””â”€â”€ exo1/
â”‚       â””â”€â”€ firmware/
|       â””â”€â”€ hdl_src/
|       â””â”€â”€ sim
|       â””â”€â”€ tb
|   TD1.pdf
â”œâ”€â”€ TD2/
â”‚   â””â”€â”€ exo2/
â”‚       â””â”€â”€ firmware/
|       â””â”€â”€ hdl_src/
|       â””â”€â”€ sim
|       â””â”€â”€ tb
â”‚   TD2.pdf
|
â””â”€â”€ TD3/
|    â”œâ”€â”€ exo3/
â”‚       â””â”€â”€ firmware/
|       â””â”€â”€ hdl_src/
|       â””â”€â”€ sim
|       â””â”€â”€ tb
|   TD3.pdf

ğŸš€ FonctionnalitÃ©s

Architecture RISC-V RV32I

Datapath et control path sÃ©parÃ©s

ExÃ©cution dâ€™instructions assembleur

Gestion des registres, ALU et mÃ©moire

Simulation complÃ¨te via bancs de test SystemVerilog

Projets prÃªts Ã  lâ€™emploi sous ModelSim / Questa

ğŸ§ª Simulation

Banc de test principal : RV32i_tb.sv

Projets ModelSim fournis (.mpf, dossier work/)

Chargement des fichiers mÃ©moire (imem.hex, dmem.hex) gÃ©nÃ©rÃ©s depuis le firmware

ğŸ”§ PrÃ©requis

ModelSim ou Questa

ChaÃ®ne de compilation RISC-V
(riscv32-unknown-elf-gcc, objcopy, objdump)

Linux ou WSL recommandÃ©

â–¶ï¸ Utilisation rapide

Compiler le firmware :

cd TD1/exo1/firmware
./build.sh


Lancer la simulation via ModelSim : 
cd TD1/exo1/sim
./build.sh


Observer lâ€™exÃ©cution des instructions et les signaux internes

ğŸ¯ Objectifs du projet

Comprendre le fonctionnement interne dâ€™un processeur RISC-V

Apprendre Ã  corriger les dÃ©pendances de donnÃ©es et de contrÃ´le dans un pipeline.

âš ï¸ Limitations

Projet non destinÃ© Ã  la synthÃ¨se FPGA

Simulation fonctionnelle uniquement

DÃ©pendance aux outils de simulation utilisÃ©s

ğŸ“œ Licence

Projet acadÃ©mique â€“ utilisation libre Ã  des fins pÃ©dagogiques.
