/* Generated by Yosys 0.9+3710 (git sha1 2116c585, clang 12.0.0 -fPIC -Os) */

module Stat_128_636(n1, n2, n3, n4, n5, n6, n7, n8, n9, n10, n11, n12, n13, n14, n15, n16, n17, n18, n19, n20, n144, n135, n134, n129, n126, n147, n138, n136, n139, n140, n125, n137, n146, n142, n132, n127, n130, n143, n145, n133, n141, n148, n131, n128);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  wire _30_;
  wire _31_;
  wire _32_;
  wire _33_;
  wire _34_;
  wire _35_;
  wire _36_;
  wire _37_;
  wire _38_;
  input n1;
  input n10;
  wire n100;
  input n11;
  input n12;
  output n125;
  output n126;
  output n127;
  output n128;
  output n129;
  input n13;
  output n130;
  output n131;
  output n132;
  output n133;
  output n134;
  output n135;
  output n136;
  output n137;
  output n138;
  output n139;
  input n14;
  output n140;
  output n141;
  output n142;
  output n143;
  output n144;
  output n145;
  output n146;
  output n147;
  output n148;
  input n15;
  input n16;
  input n17;
  input n18;
  input n19;
  input n2;
  input n20;
  wire n21;
  wire n23;
  wire n24;
  wire n25;
  wire n26;
  wire n28;
  input n3;
  wire n30;
  wire n31;
  wire n33;
  wire n36;
  wire n37;
  input n4;
  wire n40;
  wire n41;
  wire n44;
  wire n46;
  wire n47;
  wire n49;
  input n5;
  wire n51;
  wire n52;
  wire n53;
  wire n58;
  input n6;
  wire n62;
  wire n66;
  input n7;
  wire n74;
  wire n78;
  wire n79;
  input n8;
  input n9;
  wire n92;
  NOT _39_ (
    .A(n3),
    .Y(_01_)
  );
  NOT _40_ (
    .A(n1),
    .Y(n132)
  );
  NOT _41_ (
    .A(n2),
    .Y(_02_)
  );
  NOT _42_ (
    .A(n15),
    .Y(_03_)
  );
  NOT _43_ (
    .A(n8),
    .Y(_04_)
  );
  NAND3 _44_ (
    .A(n3),
    .B(n4),
    .C(_04_),
    .Y(_05_)
  );
  AND2 _45_ (
    .A(n1),
    .B(_02_),
    .Y(_06_)
  );
  XNOR2 _46_ (
    .A(n1),
    .B(n2),
    .Y(_07_)
  );
  OR3 _47_ (
    .A(n4),
    .B(n1),
    .C(n10),
    .Y(_08_)
  );
  NAND2 _48_ (
    .A(_07_),
    .B(_08_),
    .Y(_09_)
  );
  NOR4 _49_ (
    .A(n17),
    .B(n10),
    .C(n12),
    .D(n7),
    .Y(_10_)
  );
  NAND3 _50_ (
    .A(_01_),
    .B(_09_),
    .C(_10_),
    .Y(_11_)
  );
  NAND2 _51_ (
    .A(_05_),
    .B(_11_),
    .Y(_12_)
  );
  XNOR2 _52_ (
    .A(n14),
    .B(_12_),
    .Y(n147)
  );
  NAND2 _53_ (
    .A(n18),
    .B(n132),
    .Y(n131)
  );
  XNOR2 _54_ (
    .A(n18),
    .B(n1),
    .Y(_13_)
  );
  NAND3 _55_ (
    .A(_05_),
    .B(_07_),
    .C(_13_),
    .Y(n141)
  );
  XNOR3 _56_ (
    .A(n3),
    .B(n13),
    .C(n1),
    .Y(_14_)
  );
  OR4 _57_ (
    .A(n4),
    .B(n132),
    .C(n9),
    .D(n15),
    .Y(_15_)
  );
  OR4 _58_ (
    .A(n14),
    .B(_02_),
    .C(_14_),
    .D(_15_),
    .Y(n130)
  );
  XOR2 _59_ (
    .A(n4),
    .B(n1),
    .Y(_16_)
  );
  AND5 _60_ (
    .A(n3),
    .B(n13),
    .C(n132),
    .D(_02_),
    .E(n15),
    .Y(_17_)
  );
  XNOR4 _61_ (
    .A(n4),
    .B(n1),
    .C(n20),
    .D(n10),
    .Y(_18_)
  );
  NAND2 _62_ (
    .A(_17_),
    .B(_18_),
    .Y(n146)
  );
  AND4 _63_ (
    .A(_01_),
    .B(n4),
    .C(n6),
    .D(n12),
    .Y(_19_)
  );
  NAND3 _64_ (
    .A(n1),
    .B(_03_),
    .C(_19_),
    .Y(_20_)
  );
  NAND2 _65_ (
    .A(_07_),
    .B(_20_),
    .Y(_21_)
  );
  NAND4 _66_ (
    .A(n1),
    .B(_02_),
    .C(_03_),
    .D(_19_),
    .Y(_22_)
  );
  AND2 _67_ (
    .A(_21_),
    .B(_22_),
    .Y(_23_)
  );
  XOR4 _68_ (
    .A(n3),
    .B(n17),
    .C(n16),
    .D(n15),
    .Y(_24_)
  );
  NAND2 _69_ (
    .A(n3),
    .B(n5),
    .Y(_25_)
  );
  AND4 _70_ (
    .A(n3),
    .B(n14),
    .C(n5),
    .D(n8),
    .Y(_26_)
  );
  NOR4 _71_ (
    .A(_01_),
    .B(n18),
    .C(n132),
    .D(_10_),
    .Y(_27_)
  );
  XNOR3 _72_ (
    .A(_02_),
    .B(n15),
    .C(_26_),
    .Y(_28_)
  );
  NAND4 _73_ (
    .A(_23_),
    .B(_24_),
    .C(_27_),
    .D(_28_),
    .Y(n126)
  );
  NOR4 _74_ (
    .A(_01_),
    .B(n18),
    .C(n11),
    .D(n19),
    .Y(_29_)
  );
  XOR2 _75_ (
    .A(n12),
    .B(n16),
    .Y(_30_)
  );
  XNOR2 _76_ (
    .A(_29_),
    .B(_30_),
    .Y(_31_)
  );
  XOR4 _77_ (
    .A(n4),
    .B(n6),
    .C(_29_),
    .D(_30_),
    .Y(_32_)
  );
  NAND2 _78_ (
    .A(_06_),
    .B(_32_),
    .Y(n128)
  );
  NAND3 _79_ (
    .A(n1),
    .B(_02_),
    .C(_24_),
    .Y(n143)
  );
  AND3 _80_ (
    .A(n4),
    .B(n1),
    .C(n17),
    .Y(_33_)
  );
  NAND5 _81_ (
    .A(_01_),
    .B(n14),
    .C(n2),
    .D(_32_),
    .E(_33_),
    .Y(n127)
  );
  AND2 _82_ (
    .A(_06_),
    .B(_31_),
    .Y(n125)
  );
  NAND3 _83_ (
    .A(_01_),
    .B(n20),
    .C(n9),
    .Y(_34_)
  );
  XNOR4 _84_ (
    .A(_15_),
    .B(_24_),
    .C(n125),
    .D(_34_),
    .Y(n144)
  );
  NOR4 _85_ (
    .A(n13),
    .B(n19),
    .C(n17),
    .D(n20),
    .Y(_35_)
  );
  OR3 _86_ (
    .A(n18),
    .B(_07_),
    .C(_35_),
    .Y(n138)
  );
  XNOR4 _87_ (
    .A(n2),
    .B(_15_),
    .C(_23_),
    .D(_35_),
    .Y(n136)
  );
  NAND3 _88_ (
    .A(n132),
    .B(n2),
    .C(n12),
    .Y(_36_)
  );
  AND2 _89_ (
    .A(n11),
    .B(_36_),
    .Y(_37_)
  );
  XNOR5 _90_ (
    .A(n18),
    .B(n2),
    .C(n19),
    .D(_16_),
    .E(_37_),
    .Y(n129)
  );
  NAND2 _91_ (
    .A(n2),
    .B(_25_),
    .Y(_38_)
  );
  XNOR3 _92_ (
    .A(n11),
    .B(_14_),
    .C(_38_),
    .Y(n142)
  );
  NAND5 _93_ (
    .A(n2),
    .B(n19),
    .C(n16),
    .D(n7),
    .E(_16_),
    .Y(n140)
  );
  NAND2 _94_ (
    .A(n18),
    .B(n2),
    .Y(_00_)
  );
  OR2 _95_ (
    .A(_33_),
    .B(_00_),
    .Y(n139)
  );
  assign n133 = 1'h0;
  assign n134 = 1'h0;
  assign n135 = 1'h0;
  assign n137 = 1'h1;
  assign n145 = 1'h0;
  assign n148 = 1'h0;
  assign n21 = n4;
  assign n23 = n2;
  assign n24 = n2;
  assign n25 = n3;
  assign n26 = n3;
  assign n28 = n1;
  assign n30 = n2;
  assign n31 = n3;
  assign n33 = n1;
  assign n36 = n2;
  assign n37 = n2;
  assign n40 = n2;
  assign n41 = n1;
  assign n44 = n4;
  assign n46 = n4;
  assign n47 = n3;
  assign n49 = n4;
  assign n51 = n1;
  assign n52 = n3;
  assign n53 = n1;
  assign n58 = n15;
  assign n62 = n6;
  assign n66 = n1;
  assign n74 = n1;
  assign n78 = n18;
  assign n79 = n2;
  assign n100 = n1;
  assign n92 = n1;
endmodule
