# P1: Aquisi√ß√£o Forense Bare-Metal de FLASH (RP2040)

[![Status](https://img.shields.io/badge/Status-Em_Desenvolvimento-orange)]()
[![Plataforma](https://img.shields.io/badge/Plataforma-RP2040%20(Bare--Metal)-green)]()
[![Licen√ßa](https://img.shields.io/badge/Licen√ßa-MIT-blue)](LICENSE)

Ferramenta de aquisi√ß√£o forense de baixo n√≠vel para a mem√≥ria FLASH do RP2040, desenvolvida sem o uso de abstra√ß√µes do SDK.

A aquisi√ß√£o de evid√™ncias de dispositivos embarcados requer compreens√£o profunda da cadeia de inicializa√ß√£o e layout de mem√≥ria. Bootloaders comprometidos podem ocultar malware de firmware que escapa √† detec√ß√£o tradicional. 

---

## Objetivo

Este projeto serve como a funda√ß√£o introdut√≥ria para a especializa√ß√£o em Sistemas Embarcados e Seguran√ßa de Hardware.

O objetivo t√©cnico espec√≠fico desta miss√£o √© documentar a cadeia de inicializa√ß√£o do RP2040 e desenvolver um m√©todo de aquisi√ß√£o forense de mem√≥ria FLASH sem usar abstra√ß√µes do SDK.


## Problemas encontrados

### Problema 1
O RP2040 n√£o possui FLASH interna. Ele executa o c√≥digo diretamente de um chip de FLASH externa usando um modo chamado **XIP (eXecute-In-Place)**. Esse modo √© controlado pelo perif√©rico `XIP_SSI`.

O objetivo forense √© **assumir o controle manual** desse perif√©rico `XIP_SSI` para dumpar a FLASH. No entanto, o c√≥digo que tenta fazer isso est√°, ele mesmo, rodando da FLASH e sendo servido pelo `XIP_SSI` no modo autom√°tico.

Tentar desabilitar o XIP (`SSI_ENR = 0`) para assumir o controle manual resulta em um **travamento imediato**, pois o processador "serra o galho em que est√° sentado".




## Arquitetura

Para resolver o Paradoxo do XIP, a arquitetura √© dividida em dois est√°gios:

* **1. O Loader (na FLASH):**
    * Este √© o `main()` que o `boot2` executa.
    * Seu √∫nico trabalho √© copiar o "Payload Forense" (um array de bytes) para a SRAM (`0x20000000`).
    * Ap√≥s a c√≥pia, ele executa um salto em Assembly (`jump_to_sram`) para a SRAM, passando o controle.

* **2. O Payload (na SRAM):**
    * Este √© o c√≥digo de aquisi√ß√£o real (`ssi_init_manual`, `ssi_read_byte`).
    * Por rodar 100% da SRAM, ele √© independente da FLASH e pode, com seguran√ßa, desligar o XIP (`SSI_ENR = 0`) para assumir o controle manual e realizar o dump.


## Metodologia: Transpar√™ncia e Controle DIreto via MMIO

A escolha de uma abordagem "bare-metal" (sem SDK) n√£o √© somente um exerc√≠cio acad√™mico; √© tamb√©m um requisito forense.

* **Integridade e Cadeia de Cust√≥dia:** O SDK √© uma camada de abstra√ß√£o que pode ser comprometida. Uma fun√ß√£o como `flash_read()` pode ser interceptada por um malware de firmware para "mentir" e esconder dados. Nossa abordagem de MMIO fala diretamente com o sil√≠cio (`XIP_SSI`), que n√£o pode mentir.
* **Contorno de Prote√ß√µes:** O SDK pode implementar prote√ß√µes de software (ex: impedir a leitura do `boot2`). O acesso direto ao hardware ignora essas barreiras.
* **Pegada de Mem√≥ria:** O SDK √© massivo. Nosso Payload Forense precisa ser min√∫sculo para caber e rodar 100% da SRAM. O bare-metal √© a √∫nica forma de atingir essa efici√™ncia.


### Fluxo de Aquisi√ß√£o

1.  **(Pico) Boot:** O `boot2` chama o `main.c` (O Loader) na FLASH.
2.  **(Pico) Staging:** O Loader copia o Payload para a SRAM.
3.  **(Pico) Salto:** O Loader executa `jump_to_address(0x20000001)`. O c√≥digo na FLASH morre.
4.  **(Pico) Execu√ß√£o na SRAM:** O Payload (agora na SRAM) assume. Ele inicializa a UART e o SSI (agora de forma segura) e envia um sinal de "PRONTO" (ex: `0xC0FFEE`) para o Host.
5.  **(Host) In√≠cio:** O `client.py` v√™ o sinal de "PRONTO" e responde com o comando "INICIAR DUMP".
6.  **(Pico/Host) O Loop:** O Payload l√™ um bloco, envia; o Host recebe, envia ACK.


#### 2. Protocolo de Transfer√™ncia (Rascunho)

Para garantir que nenhum dado seja perdido na UART, um protocolo de *handshake* √© usado:

1.  **Pico (Payload)** envia `0xC0FFEE` (Magic Start).
2.  **Host (Python)** recebe e envia `0xAC` (ACK/Ready).
3.  **Host** envia `0x47` ('G' - Go).
4.  **Pico** l√™ 256 bytes da FLASH e os envia pela UART.
5.  **Host** recebe os 256 bytes.
6.  **Host** envia `0x47` ('G' - Go) para o pr√≥ximo bloco.
7.  ...repete 8192 vezes (para 2MB)...
8.  **Pico** envia `0xDEADBEEF` (Magic End).
9.  **Host** fecha o arquivo.



### 3. Diagrama de Cadeia de Cust√≥dia(rascunho)

`[Chip FLASH W25Q16]` -> `[Payload na SRAM]` -> `[UART/USB]` -> `[client.py]` -> `[firmware_dump.bin]` -> `[SHA-256]`

### 4. Valida√ß√£o de Integridade 

A integridade da imagem adquirida (`firmware_dump.bin`) √© validada pelo `client.py`[cite: 16], que calcula e exibe um hash **SHA-256** do arquivo final. Isso prova que a *transfer√™ncia de dados* foi bem-sucedida e que o arquivo no host corresponde ao que o Payload enviou.

### Artefatos de Boot (A Serem Investigados) 

A an√°lise do `dump.bin` focar√° na identifica√ß√£o de:
* Assinaturas do Bootloader (Boot2).
* Localiza√ß√£o da Tabela de Vetores de Interrup√ß√£o.
* Strings de texto (debug, senhas, etc.) embutidas.
* Espa√ßos vazios (`0xFF`) e √°reas de dados.

##  deliverables

* **C√≥digo-Fonte (Loader):** `src/loader/`
* **C√≥digo-Fonte (Payload):** `src/payload/`
* **Sistema de Build:** `cmake/`, `CMakeLists.txt`, e os linker scripts (`.ld`)
* **Ferramenta Host:** `scripts/client.py`
* **Relat√≥rio T√©cnico:** `README.md` (este arquivo)





## Uso (Exemplo)


Este projeto usa CMake e um Toolchain ARM Bare-Metal (`arm-none-eabi-gcc`).

### 1. Constru√ß√£o (Build)

A partir da raiz do projeto:

```bash
# Criar o diret√≥rio de build
mkdir build
cd build

# Configurar o CMake (apontando para o toolchain)
cmake -DCMAKE_TOOLCHAIN_FILE=../cmake/arm-toolchain.cmake ..

# Compilar o projeto (Loader + Payload)
make  
```                              




## üîê Licen√ßa

Este projeto est√° sob a Licen√ßa MIT. Veja o arquivo LICENSE para mais detalhes.
