综合阶段中的设计约束
=========================

约束条件主要包括时序约束、面积约束、电路的环境属性、时序和负载在不同模块间的分配

时序约束
------------------------

面积约束
-----------------------

电路的
------------------------