module checker( [7:0] addr, wr, [7:0] data, reg[6:0] F_chk, reg[5:0] sum_chk);
  input addr, data, wr;
  output F_chk, sum_chk;

  always @(*) begin
    if (wr && (addr == 8'hf8) && (data == 8'h01)) F_chk[0] = 1;   // F[0]
    if (wr && (addr == 8'hf9) && (data == 8'h01)) F_chk[1] = 1;   // F[1]
    if (wr && (addr == 8'hfA) && (data == 8'h02)) F_chk[2] = 1;   // F[2]
    if (wr && (addr == 8'hfB) && (data == 8'h03)) F_chk[3] = 1;   // F[3]
    if (wr && (addr == 8'hfC) && (data == 8'h05)) F_chk[4] = 1;   // F[4]
    if (wr && (addr == 8'hfD) && (data == 8'h08)) F_chk[5] = 1;   // F[5]
    if (wr && (addr == 8'hfE) && (data == 8'h0D)) F_chk[6] = 1;   // F[6]
    if (wr && (addr == 8'hf3) && (data == 8'h02)) sum_chk[0] = 1;
    if (wr && (addr == 8'hf3) && (data == 8'h04)) sum_chk[1] = 1;
    if (wr && (addr == 8'hf3) && (data == 8'h07)) sum_chk[2] = 1;
    if (wr && (addr == 8'hf3) && (data == 8'h0C)) sum_chk[3] = 1;
    if (wr && (addr == 8'hf3) && (data == 8'h14)) sum_chk[4] = 1;
    if (wr && (addr == 8'hf3) && (data == 8'h21)) sum_chk[5] = 1;
  end
endmodule