# Лабораторная работа Lab2 SCR1 sim
## Задание
| Вариант | Вид исключения | Тест | Reset Vector | Trap Vector | При обработке |
| ------- | -------------- | ---- | ------------ | ----------- | ------------- |
| 15 | Environment call from M-mode | `isa/rv32mi/scall.S` | `0xe00` | `0x860` | Вывод строки `ecall` |
## Выполнение
1. Добавил строку 68: `rv32_isa_tests = isa/rv32mi/scall.S` к `sim/tests/riscv_isa/rv32_tests.inc`.
1. Запустил `make TARGETS=riscv_isa TRACE=1`, чтобы убедиться, что прогоняется только нужный тест и записывается трассировка.
1.
## Результаты
- Из результата симуляции `test_results.txt` видно, что был выбран только необходимый тест и тест успешно выполнился.
- Из дампа теста `add.dump` видно, что `trap_vector` корректно установлен по адресу `0x200`, а `_start` по адресу `0x240`.
- Из трейслога `tracelog_core_0.log` видно, что процессор начинает работать с адреса `0x240` и при возникновении `exception` проходит по адресу `0x200`.
