---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-1-failure-analysis-process-and-management/3/"}
---

原文标题：Chip-Scale Packaging and Its Failure Analysis Challenges

*Susan Xia Li*
*Cypress Semiconductor, San Jose, California, USA*

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 摘要 Abstract

芯片级封装 (CSPs) 自从 90 年代初问世以来，就成为了电子行业最重要和最成功的发展趋势之一。CSPs 因为具有诸多优势，而受到了电子行业的青睐。它们不仅体积小、封装厚度小、重量轻，而且组装过程相对简单，总制造成本较低，电气性能也有所提升[^1][^2]。与传统的引线框架封装相比，CSPs 的封装尺寸更小，非常适合那些需要更好地利用 PCB 板子空间的应用，例如手机、智能设备、笔记本电脑和数码相机等。

CSPs 封装尺寸的减小，给这种类型封装的失效分析带来了挑战[^4]。例如，对于 FBGA（细球栅阵列）封装的 CSPs，为了保持器件的功能在随后的故障隔离中仍然可以工作，需要进行精准的化学开封。而对于 WLCSP（晶圆级 CSP）形式的 CSPs，类似裸片的器件，使分析人员在使用传统的 FA 工具进行常规的失效分析工作时遇到了新的困难。这些只是在对 CSPs 器件进行失效分析时可能遇到的一些挑战。本文将介绍 CSPs 及其应用的概况，并揭示在对 CSPs 进行失效分析时面临的一些挑战，特别是对于具有特殊封装结构的 CSPs，比如堆叠芯片的多芯片封装 (MCP) 和晶圆级 CSPs。最后，将分享一些如何克服这些挑战的解决方案和最佳实践，并展示一些案例研究，以演示如何成功地完成对 CSPs 的失效分析工作。

[^1]: Maxim Integrated Application Note, AN4002, “Understanding Flip-Chip and Chip-Scale Package Technologies and Their Applications”, 2007
[^2]: Intel 2000 Package Databook, Chapter 15, “Chip Scale Package (CSP)”, 2000
[^4]: ISTFA 2018 Tutorial, “Failure Analysis Challenges for Chip Scale Packaged”, by Susan X. Li


# 引言 Introduction

根据 IPC/JEDEC J-STD-012 的定义，芯片级封装 (CSP) 是用于表面贴装的 IC 封装，其面积不超过芯片面积的 1.2 倍。CSP 最早代表“芯片尺寸封装”，但实际上很少有芯片大小的封装。IPC/JEDEC 的定义并没有规定芯片级封装的结构，因此只要是满足表面贴装和尺寸要求的 IC 封装都是 CSP，无论结构如何。自从 90 年代初引入芯片级封装以来，CSP 已经快速发展，目前市场上有 50 多种不同类型的 CSP 可供选择。

CSP 在行业内很受欢迎，其最大的优势是封装尺寸的缩小。大多数 CSP 采用球栅阵列 (BGA) 设计，所有的互连都位于封装的底部（图 1）。这种 BGA 风格可以在节省 PCB 布线空间的同时，增加互连的数量。最近的 WLCSP 器件 [^3] 就直接将这种 BGA 设计应用于晶圆级 Si 器件上，其凸点或焊球的间距与传统电路板组装工艺兼容（图 1）。WLCSP 是一种真正的芯片级封装，因为它的封装尺寸与芯片尺寸完全相同，符合 CSP 最初的定义。

![Pasted image 20230315101249.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230315101249.png)
图 1：典型的 CSP：左，FBGA 封装；右，WLCSP 形式。下方为相应封装的剖面图

为了进一步提高小型 CSP 的硅密度，堆叠芯片级封装 (SCSPs) 或多芯片封装 (MCPs) 已经出现在市场上，并成为高速增长的领域之一。MCPs 的封装是通过将两个或更多的芯片堆叠在 BGA 基板上，并在它们之间加入绝缘带。引线与基板连接，通过塑封成型包围堆叠芯片形成器件。由于 MCP 可能比封闭的芯片面积（按叠芯片的面积计算）还小，因此 CSP 的定义已不再适用。图 2 展示了将 Flash 存储芯片和 SRAM 芯片堆叠封装成一个 FBGA 的 MCP 示例。

![Pasted image 20230315175925.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230315175925.png)
图 2：Flash 存储芯片顶部带有 SRAM 的双芯片堆叠 MCP 封装：(a) MCP 封装的俯视图；(b) MCP 封装的剖面图

另一个 MCP 的例子是支持逻辑的内存。封装后堆叠 (Package-on-Package, PoP) 通常用于提高组装的产量、降低成本，并且可以更灵活的将内存与逻辑器件集成在一起。例如，图 3 显示了 PoP 堆叠的一个例子。这些堆叠封装极薄 (1.4mm) ，以至于在晶圆切割前必须将晶圆减薄到150-200um，才能适用于 MCPs 。

![Pasted image 20230315181101.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230315181101.png)
图 3：PoP 堆叠为内存与逻辑器件集成提供了高产量、低成本和更灵活的组装工艺

随着各种各样的 CSP 不断被开发出来，人们开始对 CSP 进行系统的分类。根据它们的结构和材料，CSP 可以分为 4 种类型，如表 1 所示。它们分别是：

1) 柔性电路中介层型
2) 刚性基板中介层型
3) 定制引线框架型
4) 晶圆级组装型

表 1：芯片级封装的四个主要类别
![Pasted image 20230316083035.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230316083035.png)

芯片级封装 (CSP) 是一种集各种封装技术之长的新型封装方式。它既能像裸片组装那样缩小尺寸、提高性能，又能保证封装器件的可靠性。由于 CSP 大大减少了器件的尺寸和重量，它非常适合用于手机、智能设备、笔记本电脑和数码相机等移动设备的应用。此外，CSP 还有一些采用加固 BGA 设计的产品，它们可以在 PCB 上使用较稀疏的布线和较大的焊球。这些 CSP 在加固 BGA 中具有更高的板级可靠性，因此在通信、网络、汽车发动机控制和导航系统等领域也有广泛的应用。

[^3]: NXP Application Note, AN3846, Rev. 4.0, “Wafer Level Chip Scale Package (WLCSP)”, 2015

# 失效分析的挑战 Failure Analysis Challenges

CSP 封装尺寸的缩小使得它具有更高的集成度、更低的功耗和更好的性能，但同时，它也给封装级别和芯片级别的失效分析带来了挑战。由于 CSP 的封装尺寸接近芯片大小，通过化学开封完全暴露芯片，并保持器件功能以便进行测试和故障隔离就很困难。因此，CSP 器件需要精准开封。使用铜键合线时问题更加棘手。铜键合线在长时间暴露于硫酸和硝酸混合物（用于化学开封）后很容易受损，可能导致器件在开封后失去电性功能[^6][^7][^8]。必须建立一种特殊的开封流程以确保器件的功能。

[^6]: ISTFA 2017 Technical Program, “Techniques in Extracting CSP Device from Underfilled PCB Module and
Performing Solder Rework and Reballing for ATE Testing”, by Kah Chin Cheong
[^7]: ISTFA 2017 Technical Program, “Case Study of a DDR Loopback Test Failure Encountered on a Map Ball Grid Array Packaged Device”, by Jose Z. Garcia III and Kris Dickson
[^8]: ECTC 2015 Technical Program, “Failure analysis of complex 3D stacked-die IC packages using Microwave Induced Plasma afterglow decapsulation”, by J. Tang, M. R. Curiel, S. L. Furcone, E. G. J. Reinders, C. Th. A. Revenberg, and C. I. M. Beenakker

对于多芯片封装 (MCP) 形式的 CSP 来说，精准开封是个难题。因为它们是由多个很薄的芯片（薄至 40 微米）叠在一起的小封装。如果失效芯片位于中间或底部，就需要把上层芯片去掉或从背面研磨。而对于 WLCSP 形式的 CSP 来说，则有着不同的挑战。这些类似裸片的器件切割后很难手动操作，稍不注意就会造成芯片边缘或角落碎裂。有些 WLCSP 器件非常小，只有 1mm x 1mm。目前缺乏合适的工具来处理这些脆弱和微小的器件而不损伤硅器件。

正如前面提到的，大多数 CSP 采用 BGA 设计。这样可以缩小封装尺寸，并把所有互连层放在有源器件下方。但是，采用新技术的 IC 器件有多个金属层。有源区电路被上面的金属总线覆盖了。要通过厚厚的金属线层检测局部发光点 (EMMI) 或 OBIRCH 几乎是不可能的。所以，要实现故障隔离，就必须从背面进行 EMMI 或 OBIRCH 分析（图 4）。然而，对于 FBGA 封装形式的 CSP 来说，想要不破坏器件的电性连接而暴露 Si 器件的背面并不容易[^5][^9]。

[^5]: ISTFA 2017 Technical Program, “Novel IC Device Repackaging for SIL and Backside Analysis Capability”, by Leandro Muela, Raj Kabadi, Eric Barbian,
[^9]: IPFA 2013 Technical Program, “"Backside dynamic thermal laser signal injection microscopy (T-LSIM) fault isolation technique on WLCSP devices”, by Lau, Z. J., and Hau Ping Chan

这些问题都需要有相应的解决方法，才能让失效分析人员顺利地对 CSP 器件进行常规的失效分析。

![Pasted image 20230316103730.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230316103730.png)
图 4：正面和背面（区域更小）检测到的光子发射位置对比

# 相应的解决方案与最佳实践 Corresponding Solutions and Best Practices

## 精准开封 Precision Decapsulation

对于 CSP 器件来说，精准开封是必不可少的步骤，FBGA 封装中的 Si 器件更是如此。化学开封通常采用自动喷射蚀刻机（图5）。在蚀刻过程中，器件朝下放置在一个橡胶垫上。橡胶垫上有一个预先设定好的蚀刻窗口，在此形成真空密封环境。然后，一种由硫酸和硝酸混合而成的强酸通过窗口向上喷射，在器件表面形成蚀刻效果。根据芯片大小和封装厚度的不同，可以调整蚀刻时间和酸液流量，以达到最佳的开封效果。

![Pasted image 20230321081811.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230321081811.png)
图 5：用于常规化学开封的自动喷射蚀刻系统

由于 CSP 器件的封装很薄，芯片尺寸与封装尺寸相近，因此需要准确定义垫片上的蚀刻窗口，防止过度蚀刻。橡胶垫片经过强酸侵蚀后会发生变形损坏，导致蚀刻窗口边缘粗糙、形状和大小发生变化。为了保证去胶效果的精确度，建议每次去胶都使用新垫片。

对于使用铜键合线的 FBGA 封装，化学去胶之前需要进行激光开封。这是因为铜线不能像金线一样承受长时间的化学暴露，缩短时间至关重要。激光可以将塑封料减薄到距离芯片表面约剩 100μm 的厚度，同时保留了全厚度的边框以增强封装边缘的强度。封装上形成的类似水库的凹槽，在后续化学开封的过程中可以更好地保持化学酸液。然而，激光开封不应该太靠近芯片表面。塑封料中使用的球形二氧化硅填料，与光学透镜类似，可以使激光束重新聚焦，导致深处的硅器件发生物理损伤。因此，在激光开封后，芯片表面至少应该保留 100μm 厚的塑封料。最后，化学开封将清除剩余的塑封料，完全暴露出硅芯片。

## 接近多芯片封装中的失效芯片 Access to the Failing Die in Multi-Chip Package

在 CSPs 失效分析中，如何接近 MCP 器件里的失效芯片是最大的挑战之一。MCP 器件是由多个极薄的芯片叠加在一个小型 FBGA 封装里。电性测试可以帮助我们找出哪个芯片有故障，但是对于那些有高 Icc 失效的器件就无能为力了。因为 MCP 器件里的所有电源引脚都是共用的，Icc 漏电可能来自于任何一颗芯片。过去，我们只能通过逐个去除每颗芯片上的引线来确定 Icc 漏电的来源。但是这样做非常耗时和繁琐，所以失效分析人员都不愿意这么做。幸运的是，近年来，热发射工具已经可以透过封装检测到堆叠芯片中哪个芯片发生了失效（图6），使得故障隔离变得相对容易了。

![Pasted image 20230322080812.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230322080812.png)
图 6：超声扫描显微镜（SAM）检查显示该 MCP 器件中有 4 组 2 芯片堆叠（左），热发射显示高 Icc 漏电来自左上角的芯片堆叠（右）

一旦在堆叠芯片中定位到失效芯片，就要进行物性分析来接近它。可是如果失效芯片位于中间或底部，物性分析将非常有挑战性。有许多方法可以完成失效芯片隔离，具体怎么做取决于可用的工具与分析人员的技能。我们用以下两个例子来具体说明。

### 提取和重新封装 Extraction and Repackaging

为了从 MCP 封装中取出失效器件，该方法采用了机械打磨和化学溶解塑料封装的方式。在将芯片从溶解的封装中提取出来后，故障芯片可以重新封装，然后进行电性测试和进一步的失效分析工作。不过该方法存在风险，即 Si 芯片的焊盘可能被腐蚀得非常严重，以至于无法将其重新封装。关于如何成功地从现有封装中提取芯片，已经有许多论文发表[^5]。图 7 可以看到一个将 Flash 器件从 FBGA 封装中提取出来，并重新键合到 TSOP 封装的例子。

[^5]: ISTFA 2017 Technical Program, “Novel IC Device Repackaging for SIL and Backside Analysis Capability”, by Leandro Muela, Raj Kabadi, Eric Barbian

![Pasted image 20230322085121.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230322085121.png)
图 7：从 FBGA 封装中提取 Flash 器件，然后引线键合到新的 TSOP 封装中

### 研磨和重新打线 Milling and Re-Wire Bonding

对于有许多薄堆叠芯片的 MCP 器件，要把失效的芯片从原来的封装中取出并重新封装非常困难，因为这样薄的芯片（厚度不足 100μm）很容易在操作过程中受损。为了避免处理这种脆弱的器件，可以用研磨设备从封装背面对 MCP 器件进行研磨，直到露出失效芯片的背面。同时，也可以通过局部研磨把引线框架暴露出来。然后，把抛光后的 MCP 器件放在另一个顶部敞开的封装（比如 PGA，Pin Grid Array）里，并进行引线键合，以便进行背面光发射分析工作（见图 8）。这样做可以避免在样品制备过程中单独处理易碎的失效芯片。这种方法特别适合那些需要做背面光发射分析的器件。

- 步骤 1：研磨封装，以便露出铜线和需要分析的失效器件的背面
- 步骤 2：将研磨后的器件安装在陶瓷 PGA 封装上
- 步骤 3：使用手动线键合机将研磨后的器件与 PGA 封装连接起来，或者使用探针进行电压偏置
- 步骤 4：对重新封装的器件进行光发射分析

![Pasted image 20230323095221.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230323095221.png)

图 8：MCP 器件内部失效芯片背面光发射分析的研磨与重新封装过程

## 红外检查晶圆级CSPs IR Inspection on Wafer Level CSPs

WLCSP 是近年来发展最快的一种 CSP。它像裸片一样薄，非常适合用于手机、智能手表和可穿戴设备。但是，在制造过程中切割后，这种器件不能手动处理。否则，用镊子等工具拿起或放下时，可能会导致芯片边缘或角落碎裂，造成器件失效。因此，在失效分析过程中如何处理 WLCSP 器件（许多只有1mm x 1mm大小）是一个很大的挑战。

在失效分析过程中，每完成一个步骤（如电性测试、光发射分析或微探针），都要仔细检查 WLCSP 器件，确保没有引入新的损伤。传统的检测工具（如光学显微镜或扫描电子显微镜）可以用于器件检测。但是，WLCSP 是一种类似倒装焊芯片的器件，因此通过硅的背面进行红外检测是一种更合适的方法。大多数光子/热发射工具和 TIVA/OBIRCH 系统都有红外成像功能。简单的独立式宽带红外显微镜是一个适合需要每天对 WLCSP 进行红外检测的失效分析实验室的好投资。它使用起来方便快捷，并且不会占用更贵的、主要用来进行故障隔离工作的光子/热发射工具或 TIVA/OBIRCH 系统。例如，图 9 显示了一个 WLCSP 器件在有效电路区域出现芯片边缘碎裂时的红外检测结果。

# 案例研究 I Case Study I

一个采用 5 层芯片堆叠的 MCP 闪存器件（FPGA 封装），在多个扇区 (SA401, 402, 433, 434, 436, 438, 440, 442, 444, 465, 466) 出现编程 (program) 和擦除 (erase) 的问题。电性测试发现，失效扇区有很多过度擦除的位 (bit) 和列 (column) 漏电现象。失效扇区的位图 (bitmap) 显示，水平和垂直方向都有扇区块受到影响（图10）。扫描声学显微镜（SAM）分析没有发现封装异常（图11）。从顶部和侧面进行 X 射线检查，也没有发现键合线有问题（图11）。然后进行化学开封，继续分析。开盖后，在失效扇区仔细观察，发现有一条细微裂纹穿过几个扇区（图12）。

![Pasted image 20230325100727.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230325100727.png)
图 10：失效扇区的位图显示了涉及的水平和垂直扇区块

![Pasted image 20230325101443.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230325101443.png)
图 11：X 射线和 SAM 检查未发现明显的封装异常

![Pasted image 20230325101523.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230325101523.png)
图 12：开封后，在受影响的垂直扇区块观察到一条细微裂纹（沿着失效扇区的方向）

再次查看SAM 图像，在发现细微裂纹的位置可以找到一条微弱的裂纹痕迹（图13）。这说明在开封前，顶层芯片上就已经有细微裂纹了。

![Pasted image 20230325103546.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230325103546.png)
图 13：再次查看 SAM 图像，在顶层芯片发现细微裂纹的位置找到一条微弱的裂纹线

有裂纹的芯片是五层芯片堆叠里的顶层芯片，细微裂缝是在开封时通过化学蚀刻显现出来。为了找出顶层芯片出现裂纹的原因，我们在浓硝酸里浸泡把芯片提取出来。取出有裂纹的顶层芯片后，从侧面进行断裂分析。沿着裂纹的光学检查发现，断裂是从硅器件底部的一个点开始的。这个点可能是最上面两层芯片之间的一个颗粒（图14）。我们将这个信息反馈给制造工厂，让他们检查组装过程。

![Pasted image 20230325112407.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230325112407.png)
图14：断裂分析显示，顶层芯片底部的一个点是裂纹起始点，可能是由夹在两层芯片之间的一个异物造成的

这个案例研究告诉我们，芯片裂纹是 MCP 器件常见的失效原因，特别是那些封装内有多层极薄芯片的器件。一开始，封装级别的分析可能发现不了问题所在；因此，必须收集并保存所有的 SAM 和 X 射线的分析数据，在随后的分析步骤中一旦发现缺陷，可以回过头重新检查这些数据。极薄堆叠芯片上的芯片裂纹很常见，重要的是找出问题的真正根因。如果有可能，还要努力对有裂纹的芯片进行断裂分析，以便找出可能的原因并采取纠正措施。

# 案例研究 II Case Study II

有一个采用 L3A140 封装的 MCP 器件（图15），它包含了 4 个 2 层堆叠的闪存芯片。该器件在 A16 和 A25 两个相邻的引脚出现了漏电，同时读操作也失效了。使用锁相热发射技术，可以在封装内部发现一个热点，它位于其中一个芯片堆叠（图16）。只将受影响的芯片堆叠进行化学开盖，并再次使用锁相热发射技术，可以发现热点正好位于失效引脚的位置。用显微镜观察热点附近的区域，在 Vcc 金属总线上发现了烧焦的痕迹（图17）。这条金属总线与连接到 A16 和 A25 引脚的信号总线相邻。推测是 EOS 损伤导致了 A16 和 A25 之间的引脚短路以及读操作失效。

![Pasted image 20230326093043.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230326093043.png)
图 15：封装俯视图和 SAM C-scan 视图，显示 L3A140 封装中的四个 2 层堆叠闪存

![Pasted image 20230326093120.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230326093120.png)
图 16：穿过封装的热发射，可检测到一个芯片堆叠处的热点（左）。开盖后，在失效芯片位置检测到相同的热点（右）。

![Pasted image 20230326093447.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230326093447.png)
图 17：芯片级的热发射揭示了失效引脚 A16 和 A25 附近电路的热点。在与 A16 和 A25 引脚相连的金属总线附近的 Vcc 总线上的热点位置发现 EOS 损伤

这个案例研究表明，热发射工具在 MCP 封装中隔离堆叠芯片的失效器件非常有效。与传统的故障隔离方法（即逐个去除堆叠芯片上的键合线）相比，热发射工具可以在不破坏 MCP 器件的前提下，穿过封装检测出失效芯片的可能位置。热发射工具还可以判断失效点是在 Si 芯片上还是在封装结构中（见图18）。

![Pasted image 20230326093545.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230326093545.png)
图 18：热发射分析检测到 TSOP 封装的引线框架区域存在引脚对引脚 (pin-to-pin) 短路失效的热点。结合封装级别检测到的热点（左上和右上）、C-SAM 图像（左下）和 X 射线图像（右下），热点位于封装中引线框架的[胶带区域](https://www.tomoegawa.co.jp/english/product/electro/r7.html)。

# 案例研究 III Case Study III

三个采用 WLCSP 封装的板载 USB 器件发生了“CAPSENSE”功能失效。对这些失效器件进行光学检查并未发现明显的损伤，只有层压硅片背面的一个角有轻微的破裂（见图 19）。

围绕失效器件的 SEM 检查发现，有源区一侧的“CAPSENSE”电路处可能发生了角裂纹。为了不损坏WLCSP 器件，我们在去掉层压层后，从器件背面进行了红外显微镜（IR）检查。结果显示，可疑的裂纹已经延伸到了“CAPSENSE”电路的有源区（见图19）。通常认为，WLCSP 器件底部填充不均匀可能是导致角裂纹和器件失效的原因。

这个案例研究告诉我们，WLCSPs 的芯片边缘或角落损伤是一种较常见的失效机理。因此，在分析 WLCSP 器件时，除了常规的失效分析流程外，还需要用光学、SEM 和 IR 显微镜对器件进行仔细检查。

![Pasted image 20230328100051.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230328100051.png)
图 19：Si 背面红外检查确认了 SEM 检查中发现的芯片角裂纹

# 新的挑战 New Challenges

随着技术进步，晶体管尺寸已缩小到 10nm 以下，并且越来越多的 3D 封装使得封装内的硅密度也在不断增加，因此对集成电路器件进行失效分析也变得更加困难且具有挑战性。WLCSP 器件的出现让失效分析人员在处理失效器件时需要采用不同的方法。同时，将不同类型的集成电路合并成一个MCP 器件也要求失效分析人员掌握新的重新封装技能，才能成功地取出失效器件进行失效分析。

随着先进工艺和封装技术的发展，许多传统的失效分析工具已经不够用了。比如说，WLCSP 的外观检查现在要用红外显微镜，而不只是光学显微镜。另外，WLCSP 器件的失效分析更适合用板级分析，而不是元件级分析，这跟传统的封装 IC 器件不一样。CSP 器件还会继续变化，就像过去的二十年一样。所以，失效分析人员要想找出失效的原因，就必须更加灵活和适应性强，选择最合适的分析方法。

# 总结 Summary

CSP 是九十年代初出现的一种封装技术，它因为体积小、成本低、优化了 PCB 而受到市场的青睐。但是，它较小的封装尺寸也给失效分析工作带来了不少挑战。要想成功地进行电性和物理失效分析，就必须注意 CSP 的一些特殊要求。比如，FBGA 封装要用精准开封，MCP 封装要接近失效芯片，WLCSP 要小心处理。本文就讨论了这些挑战，以及相应的解决方案和最佳实践，希望能提高大家对 CSP 器件相关问题的认识。

# Acknowledgements

作者在此感谢以下人员对本文的贡献： 

- 来自 Cypress San Jose FA 和 MCL Labs 的 Joseph Vu, Jose Hulog, Mario Vargas, Edita Madriaga-Berry, Rei Fang 和 Max Sidorov，他们分享了器件分析的数据和图片。
- 来自 Cypress Penang FA 团队的 TK Lim, Hoi-Yin Go 和 Lai-Seng Yeoh，他们提供了 X 射线图片，并开发了针对 Cu 线器件的背面发射和激光开封技术。
- Robert Blazer 审阅了本文，并提供了宝贵的意见。

***
# My comments

- Case I 的确可能是particle导致的die crack，我在S公司和W公司工作的时候都遇到过类似的case。但是文章中并没有找到particle，这一点比较遗憾。我曾经看到过用FIB切穿整颗die，只为了切到die底部的particle。particle的来源有很多，比较常见的是compound里的filler。因为NAND die DAF的厚度可能只有5~10um，一旦particle超过10um，并且夹在两层die中间，就可能会导致die crack。
***

# 参考文献 References
