// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2015.1
// Copyright (C) 2015 Xilinx Inc. All rights reserved.
// 
// ===========================================================

#ifndef _DCT_HH_
#define _DCT_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "DCT_Loop_1_proc.h"
#include "DCT_Loop_2_proc.h"
#include "DCT_MAT_Multiply.h"
#include "DCT_MAT_Multiply_1.h"
#include "DCT_Loop_3_proc1.h"
#include "DCT_Xbuff.h"
#include "DCT_Xmat.h"
#include "DCT_temp_0.h"
#include "FIFO_DCT_opt_type_02_loc_loc_loc_channe.h"

namespace ap_rtl {

struct DCT : public sc_module {
    // Port declarations 8
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_lv<32> > X_dout;
    sc_in< sc_logic > X_empty_n;
    sc_out< sc_logic > X_read;
    sc_out< sc_lv<32> > Y_din;
    sc_in< sc_logic > Y_full_n;
    sc_out< sc_logic > Y_write;


    // Module declarations
    DCT(sc_module_name name);
    SC_HAS_PROCESS(DCT);

    ~DCT();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    DCT_Xbuff* Xbuff_U;
    DCT_Xmat* Xmat_U;
    DCT_temp_0* temp_0_U;
    DCT_temp_0* temp_1_U;
    DCT_temp_0* temp_2_U;
    DCT_temp_0* temp_3_U;
    DCT_temp_0* temp_4_U;
    DCT_temp_0* temp_5_U;
    DCT_temp_0* temp_6_U;
    DCT_temp_0* temp_7_U;
    DCT_Xmat* Ymat_U;
    DCT_Loop_1_proc* DCT_Loop_1_proc_U0;
    DCT_Loop_2_proc* DCT_Loop_2_proc_U0;
    DCT_MAT_Multiply* DCT_MAT_Multiply_U0;
    DCT_MAT_Multiply_1* DCT_MAT_Multiply_1_U0;
    DCT_Loop_3_proc1* DCT_Loop_3_proc1_U0;
    FIFO_DCT_opt_type_02_loc_loc_loc_channe* opt_type_02_loc_loc_loc_channe_U;
    sc_signal< sc_lv<7> > Xbuff_i_address0;
    sc_signal< sc_logic > Xbuff_i_ce0;
    sc_signal< sc_logic > Xbuff_i_we0;
    sc_signal< sc_lv<32> > Xbuff_i_d0;
    sc_signal< sc_lv<32> > Xbuff_i_q0;
    sc_signal< sc_lv<7> > Xbuff_t_address0;
    sc_signal< sc_logic > Xbuff_t_ce0;
    sc_signal< sc_logic > Xbuff_t_we0;
    sc_signal< sc_lv<32> > Xbuff_t_d0;
    sc_signal< sc_lv<32> > Xbuff_t_q0;
    sc_signal< sc_logic > Xbuff_U_ap_dummy_ce;
    sc_signal< sc_lv<6> > Xmat_i_address0;
    sc_signal< sc_logic > Xmat_i_ce0;
    sc_signal< sc_logic > Xmat_i_we0;
    sc_signal< sc_lv<32> > Xmat_i_d0;
    sc_signal< sc_lv<32> > Xmat_i_q0;
    sc_signal< sc_lv<6> > Xmat_t_address0;
    sc_signal< sc_logic > Xmat_t_ce0;
    sc_signal< sc_logic > Xmat_t_we0;
    sc_signal< sc_lv<32> > Xmat_t_d0;
    sc_signal< sc_lv<32> > Xmat_t_q0;
    sc_signal< sc_logic > Xmat_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_0_i_address0;
    sc_signal< sc_logic > temp_0_i_ce0;
    sc_signal< sc_logic > temp_0_i_we0;
    sc_signal< sc_lv<32> > temp_0_i_d0;
    sc_signal< sc_lv<32> > temp_0_i_q0;
    sc_signal< sc_lv<3> > temp_0_i_address1;
    sc_signal< sc_logic > temp_0_i_ce1;
    sc_signal< sc_lv<32> > temp_0_i_q1;
    sc_signal< sc_lv<3> > temp_0_t_address0;
    sc_signal< sc_logic > temp_0_t_ce0;
    sc_signal< sc_logic > temp_0_t_we0;
    sc_signal< sc_lv<32> > temp_0_t_d0;
    sc_signal< sc_lv<32> > temp_0_t_q0;
    sc_signal< sc_lv<3> > temp_0_t_address1;
    sc_signal< sc_logic > temp_0_t_ce1;
    sc_signal< sc_lv<32> > temp_0_t_q1;
    sc_signal< sc_logic > temp_0_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_1_i_address0;
    sc_signal< sc_logic > temp_1_i_ce0;
    sc_signal< sc_logic > temp_1_i_we0;
    sc_signal< sc_lv<32> > temp_1_i_d0;
    sc_signal< sc_lv<32> > temp_1_i_q0;
    sc_signal< sc_lv<3> > temp_1_i_address1;
    sc_signal< sc_logic > temp_1_i_ce1;
    sc_signal< sc_lv<32> > temp_1_i_q1;
    sc_signal< sc_lv<3> > temp_1_t_address0;
    sc_signal< sc_logic > temp_1_t_ce0;
    sc_signal< sc_logic > temp_1_t_we0;
    sc_signal< sc_lv<32> > temp_1_t_d0;
    sc_signal< sc_lv<32> > temp_1_t_q0;
    sc_signal< sc_lv<3> > temp_1_t_address1;
    sc_signal< sc_logic > temp_1_t_ce1;
    sc_signal< sc_lv<32> > temp_1_t_q1;
    sc_signal< sc_logic > temp_1_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_2_i_address0;
    sc_signal< sc_logic > temp_2_i_ce0;
    sc_signal< sc_logic > temp_2_i_we0;
    sc_signal< sc_lv<32> > temp_2_i_d0;
    sc_signal< sc_lv<32> > temp_2_i_q0;
    sc_signal< sc_lv<3> > temp_2_i_address1;
    sc_signal< sc_logic > temp_2_i_ce1;
    sc_signal< sc_lv<32> > temp_2_i_q1;
    sc_signal< sc_lv<3> > temp_2_t_address0;
    sc_signal< sc_logic > temp_2_t_ce0;
    sc_signal< sc_logic > temp_2_t_we0;
    sc_signal< sc_lv<32> > temp_2_t_d0;
    sc_signal< sc_lv<32> > temp_2_t_q0;
    sc_signal< sc_lv<3> > temp_2_t_address1;
    sc_signal< sc_logic > temp_2_t_ce1;
    sc_signal< sc_lv<32> > temp_2_t_q1;
    sc_signal< sc_logic > temp_2_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_3_i_address0;
    sc_signal< sc_logic > temp_3_i_ce0;
    sc_signal< sc_logic > temp_3_i_we0;
    sc_signal< sc_lv<32> > temp_3_i_d0;
    sc_signal< sc_lv<32> > temp_3_i_q0;
    sc_signal< sc_lv<3> > temp_3_i_address1;
    sc_signal< sc_logic > temp_3_i_ce1;
    sc_signal< sc_lv<32> > temp_3_i_q1;
    sc_signal< sc_lv<3> > temp_3_t_address0;
    sc_signal< sc_logic > temp_3_t_ce0;
    sc_signal< sc_logic > temp_3_t_we0;
    sc_signal< sc_lv<32> > temp_3_t_d0;
    sc_signal< sc_lv<32> > temp_3_t_q0;
    sc_signal< sc_lv<3> > temp_3_t_address1;
    sc_signal< sc_logic > temp_3_t_ce1;
    sc_signal< sc_lv<32> > temp_3_t_q1;
    sc_signal< sc_logic > temp_3_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_4_i_address0;
    sc_signal< sc_logic > temp_4_i_ce0;
    sc_signal< sc_logic > temp_4_i_we0;
    sc_signal< sc_lv<32> > temp_4_i_d0;
    sc_signal< sc_lv<32> > temp_4_i_q0;
    sc_signal< sc_lv<3> > temp_4_i_address1;
    sc_signal< sc_logic > temp_4_i_ce1;
    sc_signal< sc_lv<32> > temp_4_i_q1;
    sc_signal< sc_lv<3> > temp_4_t_address0;
    sc_signal< sc_logic > temp_4_t_ce0;
    sc_signal< sc_logic > temp_4_t_we0;
    sc_signal< sc_lv<32> > temp_4_t_d0;
    sc_signal< sc_lv<32> > temp_4_t_q0;
    sc_signal< sc_lv<3> > temp_4_t_address1;
    sc_signal< sc_logic > temp_4_t_ce1;
    sc_signal< sc_lv<32> > temp_4_t_q1;
    sc_signal< sc_logic > temp_4_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_5_i_address0;
    sc_signal< sc_logic > temp_5_i_ce0;
    sc_signal< sc_logic > temp_5_i_we0;
    sc_signal< sc_lv<32> > temp_5_i_d0;
    sc_signal< sc_lv<32> > temp_5_i_q0;
    sc_signal< sc_lv<3> > temp_5_i_address1;
    sc_signal< sc_logic > temp_5_i_ce1;
    sc_signal< sc_lv<32> > temp_5_i_q1;
    sc_signal< sc_lv<3> > temp_5_t_address0;
    sc_signal< sc_logic > temp_5_t_ce0;
    sc_signal< sc_logic > temp_5_t_we0;
    sc_signal< sc_lv<32> > temp_5_t_d0;
    sc_signal< sc_lv<32> > temp_5_t_q0;
    sc_signal< sc_lv<3> > temp_5_t_address1;
    sc_signal< sc_logic > temp_5_t_ce1;
    sc_signal< sc_lv<32> > temp_5_t_q1;
    sc_signal< sc_logic > temp_5_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_6_i_address0;
    sc_signal< sc_logic > temp_6_i_ce0;
    sc_signal< sc_logic > temp_6_i_we0;
    sc_signal< sc_lv<32> > temp_6_i_d0;
    sc_signal< sc_lv<32> > temp_6_i_q0;
    sc_signal< sc_lv<3> > temp_6_i_address1;
    sc_signal< sc_logic > temp_6_i_ce1;
    sc_signal< sc_lv<32> > temp_6_i_q1;
    sc_signal< sc_lv<3> > temp_6_t_address0;
    sc_signal< sc_logic > temp_6_t_ce0;
    sc_signal< sc_logic > temp_6_t_we0;
    sc_signal< sc_lv<32> > temp_6_t_d0;
    sc_signal< sc_lv<32> > temp_6_t_q0;
    sc_signal< sc_lv<3> > temp_6_t_address1;
    sc_signal< sc_logic > temp_6_t_ce1;
    sc_signal< sc_lv<32> > temp_6_t_q1;
    sc_signal< sc_logic > temp_6_U_ap_dummy_ce;
    sc_signal< sc_lv<3> > temp_7_i_address0;
    sc_signal< sc_logic > temp_7_i_ce0;
    sc_signal< sc_logic > temp_7_i_we0;
    sc_signal< sc_lv<32> > temp_7_i_d0;
    sc_signal< sc_lv<32> > temp_7_i_q0;
    sc_signal< sc_lv<3> > temp_7_i_address1;
    sc_signal< sc_logic > temp_7_i_ce1;
    sc_signal< sc_lv<32> > temp_7_i_q1;
    sc_signal< sc_lv<3> > temp_7_t_address0;
    sc_signal< sc_logic > temp_7_t_ce0;
    sc_signal< sc_logic > temp_7_t_we0;
    sc_signal< sc_lv<32> > temp_7_t_d0;
    sc_signal< sc_lv<32> > temp_7_t_q0;
    sc_signal< sc_lv<3> > temp_7_t_address1;
    sc_signal< sc_logic > temp_7_t_ce1;
    sc_signal< sc_lv<32> > temp_7_t_q1;
    sc_signal< sc_logic > temp_7_U_ap_dummy_ce;
    sc_signal< sc_lv<6> > Ymat_i_address0;
    sc_signal< sc_logic > Ymat_i_ce0;
    sc_signal< sc_logic > Ymat_i_we0;
    sc_signal< sc_lv<32> > Ymat_i_d0;
    sc_signal< sc_lv<32> > Ymat_i_q0;
    sc_signal< sc_lv<6> > Ymat_t_address0;
    sc_signal< sc_logic > Ymat_t_ce0;
    sc_signal< sc_logic > Ymat_t_we0;
    sc_signal< sc_lv<32> > Ymat_t_d0;
    sc_signal< sc_lv<32> > Ymat_t_q0;
    sc_signal< sc_logic > Ymat_U_ap_dummy_ce;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_ap_start;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_ap_done;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_ap_continue;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_ap_idle;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_ap_ready;
    sc_signal< sc_lv<32> > DCT_Loop_1_proc_U0_X_dout;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_X_empty_n;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_X_read;
    sc_signal< sc_lv<7> > DCT_Loop_1_proc_U0_Xbuff_address0;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_Xbuff_ce0;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_Xbuff_we0;
    sc_signal< sc_lv<32> > DCT_Loop_1_proc_U0_Xbuff_d0;
    sc_signal< sc_lv<32> > DCT_Loop_1_proc_U0_ap_return;
    sc_signal< sc_logic > ap_chn_write_DCT_Loop_1_proc_U0_Xbuff;
    sc_signal< sc_logic > DCT_Loop_1_proc_U0_Xbuff_pipo_status;
    sc_signal< sc_logic > ap_reg_ready_DCT_Loop_1_proc_U0_Xbuff_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_Loop_1_proc_U0_Xbuff_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_Loop_1_proc_U0_opt_type_02_loc_loc_loc_channe;
    sc_signal< sc_logic > opt_type_02_loc_loc_loc_channe_full_n;
    sc_signal< sc_logic > ap_reg_ready_opt_type_02_loc_loc_loc_channe_full_n;
    sc_signal< sc_logic > ap_sig_ready_opt_type_02_loc_loc_loc_channe_full_n;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_ap_start;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_ap_done;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_ap_continue;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_ap_idle;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_ap_ready;
    sc_signal< sc_lv<7> > DCT_Loop_2_proc_U0_Xbuff_address0;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_Xbuff_ce0;
    sc_signal< sc_lv<32> > DCT_Loop_2_proc_U0_Xbuff_q0;
    sc_signal< sc_lv<6> > DCT_Loop_2_proc_U0_Xmat_address0;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_Xmat_ce0;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_Xmat_we0;
    sc_signal< sc_lv<32> > DCT_Loop_2_proc_U0_Xmat_d0;
    sc_signal< sc_logic > ap_chn_write_DCT_Loop_2_proc_U0_Xmat;
    sc_signal< sc_logic > DCT_Loop_2_proc_U0_Xmat_pipo_status;
    sc_signal< sc_lv<6> > DCT_MAT_Multiply_U0_B_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_B_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_B_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_we0;
    sc_signal< sc_lv<6> > DCT_MAT_Multiply_U0_B_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_B_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_B_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_0_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_0_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_0_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_0_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_0_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_0_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_1_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_1_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_1_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_1_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_1_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_1_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_2_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_2_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_2_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_2_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_2_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_2_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_3_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_3_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_3_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_3_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_3_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_3_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_4_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_4_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_4_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_4_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_4_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_4_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_5_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_5_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_5_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_5_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_5_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_5_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_6_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_6_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_6_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_6_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_6_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_6_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_7_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_7_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_7_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_U0_C_7_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_7_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_U0_C_7_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_we1;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_B_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_0_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_1_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_2_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_3_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_4_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_5_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_6_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_C_7_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_ap_continue;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_ap_done;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_ap_start;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_ap_idle;
    sc_signal< sc_logic > DCT_MAT_Multiply_U0_ap_ready;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_0;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_0_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_0_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_1;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_1_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_1_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_2;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_2_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_2_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_3;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_3_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_3_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_4;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_4_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_4_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_5;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_5_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_5_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_6;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_6_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_6_pipo_status;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_U0_temp_7;
    sc_signal< sc_logic > ap_reg_ready_DCT_MAT_Multiply_U0_C_7_pipo_status;
    sc_signal< sc_logic > ap_sig_ready_DCT_MAT_Multiply_U0_C_7_pipo_status;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A1_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A1_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A1_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A1_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A1_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A1_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A2_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A2_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A2_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A2_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A2_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A2_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A3_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A3_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A3_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A3_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A3_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A3_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A4_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A4_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A4_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A4_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A4_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A4_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A5_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A5_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A5_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A5_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A5_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A5_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A6_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A6_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A6_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A6_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A6_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A6_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_we1;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A7_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A7_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A7_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_we0;
    sc_signal< sc_lv<3> > DCT_MAT_Multiply_1_U0_A7_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A7_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_A7_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_we1;
    sc_signal< sc_lv<6> > DCT_MAT_Multiply_1_U0_C_address0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_ce0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_C_d0;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_C_q0;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_we0;
    sc_signal< sc_lv<6> > DCT_MAT_Multiply_1_U0_C_address1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_ce1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_C_d1;
    sc_signal< sc_lv<32> > DCT_MAT_Multiply_1_U0_C_q1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_we1;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_ap_start;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A1_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A2_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A3_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A4_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A5_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A6_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_A7_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_pipo_status;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_C_pipo_update;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_ap_continue;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_ap_done;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_ap_idle;
    sc_signal< sc_logic > DCT_MAT_Multiply_1_U0_ap_ready;
    sc_signal< sc_logic > ap_chn_write_DCT_MAT_Multiply_1_U0_Ymat;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_ap_start;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_ap_done;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_ap_continue;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_ap_idle;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_ap_ready;
    sc_signal< sc_lv<32> > DCT_Loop_3_proc1_U0_Y_din;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_Y_full_n;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_Y_write;
    sc_signal< sc_lv<32> > DCT_Loop_3_proc1_U0_p_read;
    sc_signal< sc_lv<6> > DCT_Loop_3_proc1_U0_Ymat_address0;
    sc_signal< sc_logic > DCT_Loop_3_proc1_U0_Ymat_ce0;
    sc_signal< sc_lv<32> > DCT_Loop_3_proc1_U0_Ymat_q0;
    sc_signal< sc_logic > ap_sig_hs_continue;
    sc_signal< sc_logic > Xbuff_i_full_n;
    sc_signal< sc_logic > Xbuff_i_write;
    sc_signal< sc_logic > Xbuff_t_empty_n;
    sc_signal< sc_logic > Xbuff_t_read;
    sc_signal< sc_logic > Xmat_i_full_n;
    sc_signal< sc_logic > Xmat_i_write;
    sc_signal< sc_logic > Xmat_t_empty_n;
    sc_signal< sc_logic > Xmat_t_read;
    sc_signal< sc_logic > temp_0_i_full_n;
    sc_signal< sc_logic > temp_0_i_write;
    sc_signal< sc_logic > temp_0_t_empty_n;
    sc_signal< sc_logic > temp_0_t_read;
    sc_signal< sc_lv<32> > temp_0_t_d1;
    sc_signal< sc_logic > temp_0_t_we1;
    sc_signal< sc_logic > temp_1_i_full_n;
    sc_signal< sc_logic > temp_1_i_write;
    sc_signal< sc_logic > temp_1_t_empty_n;
    sc_signal< sc_logic > temp_1_t_read;
    sc_signal< sc_lv<32> > temp_1_t_d1;
    sc_signal< sc_logic > temp_1_t_we1;
    sc_signal< sc_logic > temp_2_i_full_n;
    sc_signal< sc_logic > temp_2_i_write;
    sc_signal< sc_logic > temp_2_t_empty_n;
    sc_signal< sc_logic > temp_2_t_read;
    sc_signal< sc_lv<32> > temp_2_t_d1;
    sc_signal< sc_logic > temp_2_t_we1;
    sc_signal< sc_logic > temp_3_i_full_n;
    sc_signal< sc_logic > temp_3_i_write;
    sc_signal< sc_logic > temp_3_t_empty_n;
    sc_signal< sc_logic > temp_3_t_read;
    sc_signal< sc_lv<32> > temp_3_t_d1;
    sc_signal< sc_logic > temp_3_t_we1;
    sc_signal< sc_logic > temp_4_i_full_n;
    sc_signal< sc_logic > temp_4_i_write;
    sc_signal< sc_logic > temp_4_t_empty_n;
    sc_signal< sc_logic > temp_4_t_read;
    sc_signal< sc_lv<32> > temp_4_t_d1;
    sc_signal< sc_logic > temp_4_t_we1;
    sc_signal< sc_logic > temp_5_i_full_n;
    sc_signal< sc_logic > temp_5_i_write;
    sc_signal< sc_logic > temp_5_t_empty_n;
    sc_signal< sc_logic > temp_5_t_read;
    sc_signal< sc_lv<32> > temp_5_t_d1;
    sc_signal< sc_logic > temp_5_t_we1;
    sc_signal< sc_logic > temp_6_i_full_n;
    sc_signal< sc_logic > temp_6_i_write;
    sc_signal< sc_logic > temp_6_t_empty_n;
    sc_signal< sc_logic > temp_6_t_read;
    sc_signal< sc_lv<32> > temp_6_t_d1;
    sc_signal< sc_logic > temp_6_t_we1;
    sc_signal< sc_logic > temp_7_i_full_n;
    sc_signal< sc_logic > temp_7_i_write;
    sc_signal< sc_logic > temp_7_t_empty_n;
    sc_signal< sc_logic > temp_7_t_read;
    sc_signal< sc_lv<32> > temp_7_t_d1;
    sc_signal< sc_logic > temp_7_t_we1;
    sc_signal< sc_logic > Ymat_i_full_n;
    sc_signal< sc_logic > Ymat_i_write;
    sc_signal< sc_logic > Ymat_t_empty_n;
    sc_signal< sc_logic > Ymat_t_read;
    sc_signal< sc_logic > opt_type_02_loc_loc_loc_channe_U_ap_dummy_ce;
    sc_signal< sc_lv<32> > opt_type_02_loc_loc_loc_channe_din;
    sc_signal< sc_logic > opt_type_02_loc_loc_loc_channe_write;
    sc_signal< sc_lv<32> > opt_type_02_loc_loc_loc_channe_dout;
    sc_signal< sc_logic > opt_type_02_loc_loc_loc_channe_empty_n;
    sc_signal< sc_logic > opt_type_02_loc_loc_loc_channe_read;
    sc_signal< sc_logic > ap_CS;
    sc_signal< sc_logic > ap_sig_hs_done;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<32> ap_const_lv32_0;
    static const bool ap_true;
    static const sc_lv<3> ap_const_lv3_0;
    static const sc_lv<3> ap_const_lv3_1;
    static const sc_lv<32> ap_const_lv32_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_DCT_Loop_1_proc_U0_X_dout();
    void thread_DCT_Loop_1_proc_U0_X_empty_n();
    void thread_DCT_Loop_1_proc_U0_Xbuff_pipo_status();
    void thread_DCT_Loop_1_proc_U0_ap_continue();
    void thread_DCT_Loop_2_proc_U0_Xbuff_q0();
    void thread_DCT_Loop_2_proc_U0_Xmat_pipo_status();
    void thread_DCT_Loop_2_proc_U0_ap_continue();
    void thread_DCT_Loop_2_proc_U0_ap_start();
    void thread_DCT_Loop_3_proc1_U0_Y_full_n();
    void thread_DCT_Loop_3_proc1_U0_Ymat_q0();
    void thread_DCT_Loop_3_proc1_U0_ap_continue();
    void thread_DCT_Loop_3_proc1_U0_ap_start();
    void thread_DCT_Loop_3_proc1_U0_p_read();
    void thread_DCT_MAT_Multiply_1_U0_A1_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A1_q0();
    void thread_DCT_MAT_Multiply_1_U0_A1_q1();
    void thread_DCT_MAT_Multiply_1_U0_A2_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A2_q0();
    void thread_DCT_MAT_Multiply_1_U0_A2_q1();
    void thread_DCT_MAT_Multiply_1_U0_A3_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A3_q0();
    void thread_DCT_MAT_Multiply_1_U0_A3_q1();
    void thread_DCT_MAT_Multiply_1_U0_A4_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A4_q0();
    void thread_DCT_MAT_Multiply_1_U0_A4_q1();
    void thread_DCT_MAT_Multiply_1_U0_A5_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A5_q0();
    void thread_DCT_MAT_Multiply_1_U0_A5_q1();
    void thread_DCT_MAT_Multiply_1_U0_A6_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A6_q0();
    void thread_DCT_MAT_Multiply_1_U0_A6_q1();
    void thread_DCT_MAT_Multiply_1_U0_A7_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A7_q0();
    void thread_DCT_MAT_Multiply_1_U0_A7_q1();
    void thread_DCT_MAT_Multiply_1_U0_A_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_A_q0();
    void thread_DCT_MAT_Multiply_1_U0_A_q1();
    void thread_DCT_MAT_Multiply_1_U0_C_pipo_status();
    void thread_DCT_MAT_Multiply_1_U0_C_q0();
    void thread_DCT_MAT_Multiply_1_U0_C_q1();
    void thread_DCT_MAT_Multiply_1_U0_ap_continue();
    void thread_DCT_MAT_Multiply_1_U0_ap_start();
    void thread_DCT_MAT_Multiply_U0_B_pipo_status();
    void thread_DCT_MAT_Multiply_U0_B_q0();
    void thread_DCT_MAT_Multiply_U0_B_q1();
    void thread_DCT_MAT_Multiply_U0_C_0_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_0_q0();
    void thread_DCT_MAT_Multiply_U0_C_0_q1();
    void thread_DCT_MAT_Multiply_U0_C_1_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_1_q0();
    void thread_DCT_MAT_Multiply_U0_C_1_q1();
    void thread_DCT_MAT_Multiply_U0_C_2_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_2_q0();
    void thread_DCT_MAT_Multiply_U0_C_2_q1();
    void thread_DCT_MAT_Multiply_U0_C_3_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_3_q0();
    void thread_DCT_MAT_Multiply_U0_C_3_q1();
    void thread_DCT_MAT_Multiply_U0_C_4_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_4_q0();
    void thread_DCT_MAT_Multiply_U0_C_4_q1();
    void thread_DCT_MAT_Multiply_U0_C_5_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_5_q0();
    void thread_DCT_MAT_Multiply_U0_C_5_q1();
    void thread_DCT_MAT_Multiply_U0_C_6_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_6_q0();
    void thread_DCT_MAT_Multiply_U0_C_6_q1();
    void thread_DCT_MAT_Multiply_U0_C_7_pipo_status();
    void thread_DCT_MAT_Multiply_U0_C_7_q0();
    void thread_DCT_MAT_Multiply_U0_C_7_q1();
    void thread_DCT_MAT_Multiply_U0_ap_continue();
    void thread_DCT_MAT_Multiply_U0_ap_start();
    void thread_X_read();
    void thread_Xbuff_U_ap_dummy_ce();
    void thread_Xbuff_i_address0();
    void thread_Xbuff_i_ce0();
    void thread_Xbuff_i_d0();
    void thread_Xbuff_i_we0();
    void thread_Xbuff_i_write();
    void thread_Xbuff_t_address0();
    void thread_Xbuff_t_ce0();
    void thread_Xbuff_t_d0();
    void thread_Xbuff_t_read();
    void thread_Xbuff_t_we0();
    void thread_Xmat_U_ap_dummy_ce();
    void thread_Xmat_i_address0();
    void thread_Xmat_i_ce0();
    void thread_Xmat_i_d0();
    void thread_Xmat_i_we0();
    void thread_Xmat_i_write();
    void thread_Xmat_t_address0();
    void thread_Xmat_t_ce0();
    void thread_Xmat_t_d0();
    void thread_Xmat_t_read();
    void thread_Xmat_t_we0();
    void thread_Y_din();
    void thread_Y_write();
    void thread_Ymat_U_ap_dummy_ce();
    void thread_Ymat_i_address0();
    void thread_Ymat_i_ce0();
    void thread_Ymat_i_d0();
    void thread_Ymat_i_we0();
    void thread_Ymat_i_write();
    void thread_Ymat_t_address0();
    void thread_Ymat_t_ce0();
    void thread_Ymat_t_d0();
    void thread_Ymat_t_read();
    void thread_Ymat_t_we0();
    void thread_ap_chn_write_DCT_Loop_1_proc_U0_Xbuff();
    void thread_ap_chn_write_DCT_Loop_1_proc_U0_opt_type_02_loc_loc_loc_channe();
    void thread_ap_chn_write_DCT_Loop_2_proc_U0_Xmat();
    void thread_ap_chn_write_DCT_MAT_Multiply_1_U0_Ymat();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_0();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_1();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_2();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_3();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_4();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_5();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_6();
    void thread_ap_chn_write_DCT_MAT_Multiply_U0_temp_7();
    void thread_ap_sig_hs_continue();
    void thread_ap_sig_hs_done();
    void thread_ap_sig_ready_DCT_Loop_1_proc_U0_Xbuff_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_0_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_1_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_2_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_3_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_4_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_5_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_6_pipo_status();
    void thread_ap_sig_ready_DCT_MAT_Multiply_U0_C_7_pipo_status();
    void thread_ap_sig_ready_opt_type_02_loc_loc_loc_channe_full_n();
    void thread_opt_type_02_loc_loc_loc_channe_U_ap_dummy_ce();
    void thread_opt_type_02_loc_loc_loc_channe_din();
    void thread_opt_type_02_loc_loc_loc_channe_read();
    void thread_opt_type_02_loc_loc_loc_channe_write();
    void thread_temp_0_U_ap_dummy_ce();
    void thread_temp_0_i_address0();
    void thread_temp_0_i_address1();
    void thread_temp_0_i_ce0();
    void thread_temp_0_i_ce1();
    void thread_temp_0_i_d0();
    void thread_temp_0_i_we0();
    void thread_temp_0_i_write();
    void thread_temp_0_t_address0();
    void thread_temp_0_t_address1();
    void thread_temp_0_t_ce0();
    void thread_temp_0_t_ce1();
    void thread_temp_0_t_d0();
    void thread_temp_0_t_d1();
    void thread_temp_0_t_read();
    void thread_temp_0_t_we0();
    void thread_temp_0_t_we1();
    void thread_temp_1_U_ap_dummy_ce();
    void thread_temp_1_i_address0();
    void thread_temp_1_i_address1();
    void thread_temp_1_i_ce0();
    void thread_temp_1_i_ce1();
    void thread_temp_1_i_d0();
    void thread_temp_1_i_we0();
    void thread_temp_1_i_write();
    void thread_temp_1_t_address0();
    void thread_temp_1_t_address1();
    void thread_temp_1_t_ce0();
    void thread_temp_1_t_ce1();
    void thread_temp_1_t_d0();
    void thread_temp_1_t_d1();
    void thread_temp_1_t_read();
    void thread_temp_1_t_we0();
    void thread_temp_1_t_we1();
    void thread_temp_2_U_ap_dummy_ce();
    void thread_temp_2_i_address0();
    void thread_temp_2_i_address1();
    void thread_temp_2_i_ce0();
    void thread_temp_2_i_ce1();
    void thread_temp_2_i_d0();
    void thread_temp_2_i_we0();
    void thread_temp_2_i_write();
    void thread_temp_2_t_address0();
    void thread_temp_2_t_address1();
    void thread_temp_2_t_ce0();
    void thread_temp_2_t_ce1();
    void thread_temp_2_t_d0();
    void thread_temp_2_t_d1();
    void thread_temp_2_t_read();
    void thread_temp_2_t_we0();
    void thread_temp_2_t_we1();
    void thread_temp_3_U_ap_dummy_ce();
    void thread_temp_3_i_address0();
    void thread_temp_3_i_address1();
    void thread_temp_3_i_ce0();
    void thread_temp_3_i_ce1();
    void thread_temp_3_i_d0();
    void thread_temp_3_i_we0();
    void thread_temp_3_i_write();
    void thread_temp_3_t_address0();
    void thread_temp_3_t_address1();
    void thread_temp_3_t_ce0();
    void thread_temp_3_t_ce1();
    void thread_temp_3_t_d0();
    void thread_temp_3_t_d1();
    void thread_temp_3_t_read();
    void thread_temp_3_t_we0();
    void thread_temp_3_t_we1();
    void thread_temp_4_U_ap_dummy_ce();
    void thread_temp_4_i_address0();
    void thread_temp_4_i_address1();
    void thread_temp_4_i_ce0();
    void thread_temp_4_i_ce1();
    void thread_temp_4_i_d0();
    void thread_temp_4_i_we0();
    void thread_temp_4_i_write();
    void thread_temp_4_t_address0();
    void thread_temp_4_t_address1();
    void thread_temp_4_t_ce0();
    void thread_temp_4_t_ce1();
    void thread_temp_4_t_d0();
    void thread_temp_4_t_d1();
    void thread_temp_4_t_read();
    void thread_temp_4_t_we0();
    void thread_temp_4_t_we1();
    void thread_temp_5_U_ap_dummy_ce();
    void thread_temp_5_i_address0();
    void thread_temp_5_i_address1();
    void thread_temp_5_i_ce0();
    void thread_temp_5_i_ce1();
    void thread_temp_5_i_d0();
    void thread_temp_5_i_we0();
    void thread_temp_5_i_write();
    void thread_temp_5_t_address0();
    void thread_temp_5_t_address1();
    void thread_temp_5_t_ce0();
    void thread_temp_5_t_ce1();
    void thread_temp_5_t_d0();
    void thread_temp_5_t_d1();
    void thread_temp_5_t_read();
    void thread_temp_5_t_we0();
    void thread_temp_5_t_we1();
    void thread_temp_6_U_ap_dummy_ce();
    void thread_temp_6_i_address0();
    void thread_temp_6_i_address1();
    void thread_temp_6_i_ce0();
    void thread_temp_6_i_ce1();
    void thread_temp_6_i_d0();
    void thread_temp_6_i_we0();
    void thread_temp_6_i_write();
    void thread_temp_6_t_address0();
    void thread_temp_6_t_address1();
    void thread_temp_6_t_ce0();
    void thread_temp_6_t_ce1();
    void thread_temp_6_t_d0();
    void thread_temp_6_t_d1();
    void thread_temp_6_t_read();
    void thread_temp_6_t_we0();
    void thread_temp_6_t_we1();
    void thread_temp_7_U_ap_dummy_ce();
    void thread_temp_7_i_address0();
    void thread_temp_7_i_address1();
    void thread_temp_7_i_ce0();
    void thread_temp_7_i_ce1();
    void thread_temp_7_i_d0();
    void thread_temp_7_i_we0();
    void thread_temp_7_i_write();
    void thread_temp_7_t_address0();
    void thread_temp_7_t_address1();
    void thread_temp_7_t_ce0();
    void thread_temp_7_t_ce1();
    void thread_temp_7_t_d0();
    void thread_temp_7_t_d1();
    void thread_temp_7_t_read();
    void thread_temp_7_t_we0();
    void thread_temp_7_t_we1();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
