module updowncntr(q, clr, clk, mod);

output reg [3:0] q;

input clr;

input clk;

input mod;

always@(posedge clk)

begin

case({clr,mod})

2'b11 : q=0;

2'b10 : q=0;

2'b01 : q=q+1;

2'b00 : q=q-1;

endcase

end

endmodule