`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2016/06/02 23:28:47
// Design Name: 
// Module Name: iniset
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module iniset(
    output wire q1,q2,q3,q4
    );
    assign q1 = 0;
    assign q2 = 0;
    assign q3 = 0;
    assign q4 = 0;
endmodule
