---
title: Physical Design 이란?
description: Physical Design에 대해 알아보기
author: SemiDS
date: 2025-02-14 12:00:00 +0900
categories: [Semiconductor, Design]
tags: [Physical Design]
pin: true
---

## Physical Design 이란?
**Physical Design**은 반도체 칩 설계 과정에서 Gate-level Netlist로 구현된 논리 회로를 실제 Wafer상에 구현하기 위해 물리적인 Layout으로 변환하는 과정입니다.  
일반적으로 반도체 칩 설계는 크게 두 단계로, RTL(Register Transfer Level) 설계와 Logic Synthesis로 Gate-level Netlist를 생성하는 Front-end Design, Physical Design을 통해 Layout을 생성하는 Back-end Design으로 나뉘어 진행됩니다.  

<img src="/assets/img/posting/2025-02-14-github-blog-1_1.png" alt="FLOW" width=500>

즉, Physical Design은 논리 회로로 구현된 반도체 칩을 실제로 동작할 수 있도록 만드는 과정으로 보통 아래와 같은 순서로 진행됩니다.  

>**1) Partitioning & Floorplanning**  
>반도체 칩 내부의 큰 블록들(Macro, Standard Cell, IP 등)의 배치를 결정합니다.  
>전력 공급망(Power Plannning) 설계도 이 단계에서 진행되며 PPA(Power, Performance, Area)를 최적화하기 위한 초기 단계입니다.  
>**2) Placement (배치)**  
>논리적 설계 단계에서 생성된 게이트들(Logic Cells, Standard Cells)을 특정 위치에 배치합니다.  
>배선이 원활하게 이루어질 수 있도록 고려하면서 최적의 위치를 찾습니다.  
>**3) Clock Tree Synthesis (CTS, 클럭 트리 합성)**  
>칩 전체에 걸쳐 클럭 신호를 균등하게 전달하기 위한 클럭 트리를 설계합니다.  
>**4) Routing (배선)**  
>배치된 셀들을 서로 연결하는 배선을 실제 레이어(Layer) 상에 배치하는 과정입니다.  
>**5) Physical Verification (물리적 검증)**  
>_Design Rule Check (DRC)_: 반도체 공정에서 요구하는 디자인 규칙을 만족하는지 검사합니다.  
>_Layout vs. Schematic (LVS)_: 실제 배선(Layout)과 논리 회로(Schematic)가 일치하는지 검증합니다.  
>_Parasitic Extraction (PEX)_: 배선에 의한 기생 저항/커패시턴스를 추출하여 성능을 분석합니다.  
>_Static Timing Analysis(STA)_: 반도체 회로에서 신호의 전파 지연을 분석하여 타이밍이 정상적으로 동작하는지 검증합니다.

이와 같은 Physical Design은 성능, 전력, 면적을 최적화 하면서 제조 가능성[[`DFM 이란?`]]({{ '/posts/github-blog-7/' | absolute_url }})을 고려해야 하는 아주 복잡한 과정으로, 이를 위해 고급 EDA 툴과 다양한 최적화 기법이 사용됩니다.

<br>

-참고 Article
>[반도체 설계 자동화의 핵심, EDA(Electronic Design Automation) 트렌드](https://s-core.co.kr/insight/view/%EB%B0%98%EB%8F%84%EC%B2%B4-%EC%84%A4%EA%B3%84-%EC%9E%90%EB%8F%99%ED%99%94%EC%9D%98-%ED%95%B5%EC%8B%AC-edaelectronic-design-automation-%ED%8A%B8%EB%A0%8C%EB%93%9C/)


