test compile precise-output
set unwind_info=false
target riscv64

function %f1(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = iadd.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   add a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   add a0, a0, a1
;   ret

function %f2(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = isub.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   sub a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   sub a0, a0, a1
;   ret

function %f3(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = imul.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   mul a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mul a0, a0, a1
;   ret

function %f4(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = umulhi.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   mulhu a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mulhu a0, a0, a1
;   ret

function %f5(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = smulhi.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   mulh a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mulh a0, a0, a1
;   ret

function %f6(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = sdiv.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   trap_if int_divz##(a1 eq zero)
;   lui a4,1
;   slli a2,a4,51
;   xor a2,a0,a2
;   not a4,a1
;   or a2,a2,a4
;   trap_if int_ovf##(a2 eq zero)
;   div a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   bnez a1, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   lui a4, 1
;   slli a2, a4, 0x33
;   xor a2, a0, a2
;   not a4, a1
;   or a2, a2, a4
;   bnez a2, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_ovf
;   div a0, a0, a1
;   ret

function %f7(i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 2
  v2 = sdiv.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   div a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   div a0, a0, a3
;   ret

function %f8(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = udiv.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   trap_if int_divz##(a1 eq zero)
;   divu a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   bnez a1, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   divu a0, a0, a1
;   ret

function %f9(i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 2
  v2 = udiv.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   divu a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   divu a0, a0, a3
;   ret

function %f10(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = srem.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   trap_if int_divz##(a1 eq zero)
;   rem a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   bnez a1, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   rem a0, a0, a1
;   ret

function %f11(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = urem.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   trap_if int_divz##(a1 eq zero)
;   remu a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   bnez a1, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   remu a0, a0, a1
;   ret

function %f12(i32, i32) -> i32 {
block0(v0: i32, v1: i32):
  v2 = sdiv.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   sext.w a3,a0
;   sext.w a5,a1
;   trap_if int_divz##(a5 eq zero)
;   lui a2,-524288
;   xor a4,a3,a2
;   not a0,a5
;   or a2,a4,a0
;   trap_if int_ovf##(a2 eq zero)
;   divw a0,a3,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   sext.w a3, a0
;   sext.w a5, a1
;   bnez a5, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   lui a2, 0x80000
;   xor a4, a3, a2
;   not a0, a5
;   or a2, a4, a0
;   bnez a2, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_ovf
;   divw a0, a3, a5
;   ret

function %f13(i32) -> i32 {
block0(v0: i32):
  v1 = iconst.i32 2
  v2 = sdiv.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   divw a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   divw a0, a0, a3
;   ret

function %f14(i32, i32) -> i32 {
block0(v0: i32, v1: i32):
  v2 = udiv.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   slli a3,a1,32
;   srli a5,a3,32
;   trap_if int_divz##(a5 eq zero)
;   divuw a0,a0,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   slli a3, a1, 0x20
;   srli a5, a3, 0x20
;   bnez a5, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   divuw a0, a0, a5
;   ret

function %f15(i32) -> i32 {
block0(v0: i32):
  v1 = iconst.i32 2
  v2 = udiv.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   divuw a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   divuw a0, a0, a3
;   ret

function %f16(i32, i32) -> i32 {
block0(v0: i32, v1: i32):
  v2 = srem.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   sext.w a3,a1
;   trap_if int_divz##(a3 eq zero)
;   remw a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   sext.w a3, a1
;   bnez a3, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   remw a0, a0, a3
;   ret

function %f17(i32, i32) -> i32 {
block0(v0: i32, v1: i32):
  v2 = urem.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   slli a3,a1,32
;   srli a5,a3,32
;   trap_if int_divz##(a5 eq zero)
;   remuw a0,a0,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   slli a3, a1, 0x20
;   srli a5, a3, 0x20
;   bnez a5, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   remuw a0, a0, a5
;   ret

function %f18(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = band.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   and a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   and a0, a0, a1
;   ret

function %f19(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bor.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   or a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   or a0, a0, a1
;   ret

function %f20(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bxor.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   xor a0,a0,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   xor a0, a0, a1
;   ret

function %f21(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = band_not.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   not a4,a1
;   and a0,a0,a4
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   not a4, a1
;   and a0, a0, a4
;   ret

function %f22(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bor_not.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   not a4,a1
;   or a0,a0,a4
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   not a4, a1
;   or a0, a0, a4
;   ret

function %f23(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bxor_not.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   not a4,a1
;   xor a0,a0,a4
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   not a4, a1
;   xor a0, a0, a4
;   ret

function %f24(i64, i64) -> i64 {
block0(v0: i64, v1: i64):
  v2 = bnot.i64 v0
  return v2
}

; VCode:
; block0:
;   not a0,a0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   not a0, a0
;   ret

function %f25(i32, i32) -> i32 {
block0(v0: i32, v1: i32):
  v2 = iconst.i32 53
  v3 = ishl.i32 v0, v2
  v4 = isub.i32 v1, v3
  return v4
}

; VCode:
; block0:
;   slliw a4,a0,21
;   subw a0,a1,a4
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   slliw a4, a0, 0x15
;   subw a0, a1, a4
;   ret

function %f26(i32) -> i32 {
block0(v0: i32):
  v1 = iconst.i32 -1
  v2 = iadd.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   addiw a0,a0,-1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addiw a0, a0, -1
;   ret

function %f27(i32) -> i32 {
block0(v0: i32):
  v1 = iconst.i32 -1
  v2 = isub.i32 v0, v1
  return v2
}

; VCode:
; block0:
;   addiw a0,a0,1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addiw a0, a0, 1
;   ret

function %f28(i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 -1
  v2 = isub.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   addi a0,a0,1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a0, a0, 1
;   ret

function %f29(i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 1
  v2 = ineg v1
  return v2
}

; VCode:
; block0:
;   li a1,1
;   sub a0,zero,a1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a1, zero, 1
;   neg a0, a1
;   ret

function %add_i128(i128, i128) -> i128 {
block0(v0: i128, v1: i128):
    v2 = iadd v0, v1
    return v2
}

; VCode:
; block0:
;   add a0,a0,a2
;   sltu a2,a0,a2
;   add a3,a1,a3
;   add a1,a3,a2
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   add a0, a0, a2
;   sltu a2, a0, a2
;   add a3, a1, a3
;   add a1, a3, a2
;   ret

function %sub_i128(i128, i128) -> i128 {
block0(v0: i128, v1: i128):
    v2 = isub v0, v1
    return v2
}

; VCode:
; block0:
;   sub a5,a0,a2
;   sltu a2,a0,a5
;   sub a3,a1,a3
;   sub a1,a3,a2
;   mv a0,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   sub a5, a0, a2
;   sltu a2, a0, a5
;   sub a3, a1, a3
;   sub a1, a3, a2
;   mv a0, a5
;   ret

function %add_mul_2(i32, i32, i32) -> i32 {
block0(v0: i32, v1: i32, v2: i32):
    v3 = imul v1, v2
    v4 = iadd v3, v0
    return v4
}

; VCode:
; block0:
;   mulw a5,a1,a2
;   addw a0,a5,a0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mulw a5, a1, a2
;   addw a0, a5, a0
;   ret

function %msub_i32(i32, i32, i32) -> i32 {
block0(v0: i32, v1: i32, v2: i32):
    v3 = imul v1, v2
    v4 = isub v0, v3
    return v4
}

; VCode:
; block0:
;   mulw a5,a1,a2
;   subw a0,a0,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mulw a5, a1, a2
;   subw a0, a0, a5
;   ret

function %msub_i64(i64, i64, i64) -> i64 {
block0(v0: i64, v1: i64, v2: i64):
    v3 = imul v1, v2
    v4 = isub v0, v3
    return v4
}

; VCode:
; block0:
;   mul a5,a1,a2
;   sub a0,a0,a5
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mul a5, a1, a2
;   sub a0, a0, a5
;   ret

function %imul_sub_i32(i32, i32, i32) -> i32 {
block0(v0: i32, v1: i32, v2: i32):
    v3 = imul v1, v2
    v4 = isub v3, v0
    return v4
}

; VCode:
; block0:
;   mulw a5,a1,a2
;   subw a0,a5,a0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mulw a5, a1, a2
;   subw a0, a5, a0
;   ret

function %imul_sub_i64(i64, i64, i64) -> i64 {
block0(v0: i64, v1: i64, v2: i64):
    v3 = imul v1, v2
    v4 = isub v3, v0
    return v4
}

; VCode:
; block0:
;   mul a5,a1,a2
;   sub a0,a5,a0
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   mul a5, a1, a2
;   sub a0, a5, a0
;   ret

function %srem_const (i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 2
  v2 = srem.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   rem a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   rem a0, a0, a3
;   ret

function %urem_const (i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 2
  v2 = urem.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   li a3,2
;   remu a0,a0,a3
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a3, zero, 2
;   remu a0, a0, a3
;   ret

function %sdiv_minus_one(i64) -> i64 {
block0(v0: i64):
  v1 = iconst.i64 -1
  v2 = sdiv.i64 v0, v1
  return v2
}

; VCode:
; block0:
;   li a2,-1
;   trap_if int_divz##(a2 eq zero)
;   lui a4,1
;   slli a1,a4,51
;   xor a3,a0,a1
;   not a4,a2
;   or a1,a3,a4
;   trap_if int_ovf##(a1 eq zero)
;   div a0,a0,a2
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addi a2, zero, -1
;   bnez a2, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_divz
;   lui a4, 1
;   slli a1, a4, 0x33
;   xor a3, a0, a1
;   not a4, a2
;   or a1, a3, a4
;   bnez a1, 8
;   .byte 0x00, 0x00, 0x00, 0x00 ; trap: int_ovf
;   div a0, a0, a2
;   ret

function %i8_iadd_const_neg1(i8) -> i8 {
block0(v0: i8):
  v1 = iconst.i8 -1
  v2 = iadd.i8 v0, v1
  return v2
}

; VCode:
; block0:
;   addiw a0,a0,-1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addiw a0, a0, -1
;   ret

function %i8_iadd_const_ff(i8) -> i8 {
block0(v0: i8):
  v1 = iconst.i8 0xFF
  v2 = iadd.i8 v0, v1
  return v2
}

; VCode:
; block0:
;   addiw a0,a0,-1
;   ret
;
; Disassembled:
; block0: ; offset 0x0
;   addiw a0, a0, -1
;   ret
