m255
K3
13
cModel Technology
Z0 dC:\Users\aluno\Desktop\circuitos\mux2_estrutural\mux2_estrutural\simulation\modelsim
Einversor
Z1 w1523640446
Z2 DPx3 std 6 textio 0 22 G^o2zK;Vh4eVdKTVo98653
Z3 DPx4 ieee 14 std_logic_1164 0 22 5=aWaoGZSMWIcH0i^f`XF1
Z4 dC:\Users\aluno\Desktop\circuitos\mux2_estrutural\mux2_estrutural\simulation\modelsim
Z5 8C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/inversor.vhd
Z6 FC:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/inversor.vhd
l0
L3
V2fYZiVaXIA7oCjmn29QdU2
Z7 OV;C;10.0c;49
31
Z8 !s108 1524067525.894000
Z9 !s90 -reportprogress|300|-93|-work|work|C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/inversor.vhd|
Z10 !s107 C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/inversor.vhd|
Z11 o-93 -work work -O0
Z12 tExplicit 1
!s100 a[Kd28IO7^j`mc^EO`9N_3
Asynth
R2
R3
DEx4 work 8 inversor 0 22 2fYZiVaXIA7oCjmn29QdU2
l10
L9
Vj=7PBWch9[UAZd71M`7WD0
R7
31
R8
R9
R10
R11
R12
!s100 i63:20o`dNY1;FlC@?bdY2
Emux2_estrutural
Z13 w1524065832
Z14 DPx4 ieee 15 std_logic_arith 0 22 4`Y?g_lkdn;7UL9IiJck01
Z15 DPx4 ieee 18 std_logic_unsigned 0 22 RYmj;=TK`k=k>D@Cz`zoB3
R2
R3
R4
Z16 8C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/mux2_estrutural.vhd
Z17 FC:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/mux2_estrutural.vhd
l0
L6
V8d:^cA96JGR:R`@g0?ohY0
R7
31
Z18 !s108 1524067525.972000
Z19 !s90 -reportprogress|300|-93|-work|work|C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/mux2_estrutural.vhd|
Z20 !s107 C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/mux2_estrutural.vhd|
R11
R12
!s100 kR[;aX[XY02@Pa84mFD^01
Asynth
R14
R15
R2
R3
DEx4 work 15 mux2_estrutural 0 22 8d:^cA96JGR:R`@g0?ohY0
l27
L12
V4^0E5B;SHjH9n7NgafL@=2
R7
31
R18
R19
R20
R11
R12
!s100 g?E@Fn@YIHbMzbDo7Qz2d1
Etestbench_mux2
Z21 w1524067509
R15
R14
R2
R3
R4
Z22 8C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/testbench/testbench_mux2.vhd
Z23 FC:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/testbench/testbench_mux2.vhd
l0
L7
VDD2=Z7kLBU;P<<m=SYNek2
!s100 WnRz5YGlcV[8bcZOL1W`h2
R7
31
Z24 !s108 1524067526.129000
Z25 !s90 -reportprogress|300|-93|-work|work|C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/testbench/testbench_mux2.vhd|
Z26 !s107 C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/testbench/testbench_mux2.vhd|
R11
R12
Asim
R15
R14
R2
R3
DEx4 work 14 testbench_mux2 0 22 DD2=Z7kLBU;P<<m=SYNek2
l27
L11
Vnk;;:iQVc:E13_G8C7O;a3
!s100 ;F^RU9=WNmVVDchO;NR5G0
R7
31
R24
R25
R26
R11
R12
Etristate
Z27 w1523634826
R2
R3
R4
Z28 8C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/tristate.vhd
Z29 FC:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/tristate.vhd
l0
L3
Vabl4>31=5S@eHE>T63c?k1
R7
31
Z30 !s108 1524067526.035000
Z31 !s90 -reportprogress|300|-93|-work|work|C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/tristate.vhd|
Z32 !s107 C:/Users/aluno/Desktop/circuitos/mux2_estrutural/mux2_estrutural/tristate.vhd|
R11
R12
!s100 =FFC6QDL^dJV4UPo>UojM3
Asynth
R2
R3
DEx4 work 8 tristate 0 22 abl4>31=5S@eHE>T63c?k1
l11
L9
V5<eQH?Yie6Xk:Mn6lLaZ`2
R7
31
R30
R31
R32
R11
R12
!s100 hb0P<<376zkl;o9DIP]8d1
