TimeQuest Timing Analyzer report for mips32
Fri Aug 25 16:06:02 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'frequencyDivider:divider|clkReg'
 13. Slow 1200mV 85C Model Setup: 'clock_50MHz'
 14. Slow 1200mV 85C Model Setup: 'ID_EX:idex|control[1]'
 15. Slow 1200mV 85C Model Hold: 'ID_EX:idex|control[1]'
 16. Slow 1200mV 85C Model Hold: 'frequencyDivider:divider|clkReg'
 17. Slow 1200mV 85C Model Hold: 'clock_50MHz'
 18. Slow 1200mV 85C Model Recovery: 'frequencyDivider:divider|clkReg'
 19. Slow 1200mV 85C Model Removal: 'frequencyDivider:divider|clkReg'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'
 35. Slow 1200mV 0C Model Setup: 'clock_50MHz'
 36. Slow 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'
 37. Slow 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'
 38. Slow 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'
 39. Slow 1200mV 0C Model Hold: 'clock_50MHz'
 40. Slow 1200mV 0C Model Recovery: 'frequencyDivider:divider|clkReg'
 41. Slow 1200mV 0C Model Removal: 'frequencyDivider:divider|clkReg'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'
 56. Fast 1200mV 0C Model Setup: 'clock_50MHz'
 57. Fast 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'
 58. Fast 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'
 59. Fast 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'
 60. Fast 1200mV 0C Model Hold: 'clock_50MHz'
 61. Fast 1200mV 0C Model Recovery: 'frequencyDivider:divider|clkReg'
 62. Fast 1200mV 0C Model Removal: 'frequencyDivider:divider|clkReg'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Signal Integrity Metrics (Slow 1200mv 0c Model)
 79. Signal Integrity Metrics (Slow 1200mv 85c Model)
 80. Signal Integrity Metrics (Fast 1200mv 0c Model)
 81. Setup Transfers
 82. Hold Transfers
 83. Recovery Transfers
 84. Removal Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mips32                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE30F23C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clock_50MHz                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50MHz }                     ;
; frequencyDivider:divider|clkReg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequencyDivider:divider|clkReg } ;
; ID_EX:idex|control[1]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ID_EX:idex|control[1] }           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 47.74 MHz  ; 47.74 MHz       ; frequencyDivider:divider|clkReg ;                                                               ;
; 100.73 MHz ; 100.73 MHz      ; ID_EX:idex|control[1]           ;                                                               ;
; 269.54 MHz ; 250.0 MHz       ; clock_50MHz                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; frequencyDivider:divider|clkReg ; -19.947 ; -8630.709     ;
; clock_50MHz                     ; -16.881 ; -1354.285     ;
; ID_EX:idex|control[1]           ; -16.749 ; -501.344      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; ID_EX:idex|control[1]           ; -1.261 ; -37.604       ;
; frequencyDivider:divider|clkReg ; -0.768 ; -1.408        ;
; clock_50MHz                     ; -0.016 ; -0.016        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -5.619 ; -371.767      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                   ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; frequencyDivider:divider|clkReg ; 0.462 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -537.253      ;
; frequencyDivider:divider|clkReg ; -1.285 ; -1941.635     ;
; ID_EX:idex|control[1]           ; 0.367  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                                ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -19.947 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.871     ;
; -19.924 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.848     ;
; -19.903 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.827     ;
; -19.808 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.732     ;
; -19.805 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.729     ;
; -19.791 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.716     ;
; -19.785 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.709     ;
; -19.782 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.706     ;
; -19.782 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.706     ;
; -19.781 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.706     ;
; -19.768 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.693     ;
; -19.764 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.688     ;
; -19.761 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.685     ;
; -19.758 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.683     ;
; -19.747 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.672     ;
; -19.737 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.662     ;
; -19.728 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.652     ;
; -19.712 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.634     ;
; -19.689 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.611     ;
; -19.676 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.600     ;
; -19.668 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.590     ;
; -19.660 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.584     ;
; -19.643 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.567     ;
; -19.640 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.564     ;
; -19.626 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.551     ;
; -19.616 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.541     ;
; -19.614 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.519     ;
; -19.608 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.532     ;
; -19.595 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.519     ;
; -19.591 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.496     ;
; -19.589 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.513     ;
; -19.586 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.510     ;
; -19.572 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.497     ;
; -19.570 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.475     ;
; -19.562 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.487     ;
; -19.547 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.469     ;
; -19.537 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.461     ;
; -19.534 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.458     ;
; -19.521 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.445     ;
; -19.520 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.445     ;
; -19.518 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.442     ;
; -19.511 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.331      ; 20.840     ;
; -19.510 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.435     ;
; -19.504 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.429     ;
; -19.502 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.427     ;
; -19.498 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.879      ; 22.375     ;
; -19.494 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.419     ;
; -19.493 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.415     ;
; -19.488 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.331      ; 20.817     ;
; -19.479 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.404     ;
; -19.477 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.401     ;
; -19.469 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.393     ;
; -19.467 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.331      ; 20.796     ;
; -19.466 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.390     ;
; -19.459 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.383     ;
; -19.458 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.383     ;
; -19.456 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.380     ;
; -19.453 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.377     ;
; -19.452 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.377     ;
; -19.449 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.354     ;
; -19.442 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.367     ;
; -19.441 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.363     ;
; -19.440 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.364     ;
; -19.439 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.364     ;
; -19.429 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.354     ;
; -19.425 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.347     ;
; -19.407 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.331     ;
; -19.403 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.327     ;
; -19.395 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.300     ;
; -19.373 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.295     ;
; -19.360 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.076     ; 20.282     ;
; -19.359 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.879      ; 22.236     ;
; -19.356 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.879      ; 22.233     ;
; -19.346 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.331      ; 20.675     ;
; -19.343 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.248     ;
; -19.342 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.880      ; 22.220     ;
; -19.338 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.262     ;
; -19.337 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.262     ;
; -19.335 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.259     ;
; -19.332 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.880      ; 22.210     ;
; -19.327 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.232     ;
; -19.321 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.246     ;
; -19.320 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.244     ;
; -19.320 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.244     ;
; -19.317 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.241     ;
; -19.311 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.236     ;
; -19.303 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.228     ;
; -19.301 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.225     ;
; -19.298 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.222     ;
; -19.293 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.218     ;
; -19.292 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.331      ; 20.621     ;
; -19.284 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.209     ;
; -19.283 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.208     ;
; -19.275 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.093     ; 20.180     ;
; -19.274 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.073     ; 20.199     ;
; -19.268 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.192     ;
; -19.265 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[19]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.077     ; 20.186     ;
; -19.265 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.189     ;
; -19.264 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.188     ;
; -19.264 ; MEM_WB:memwb|destReg[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.074     ; 20.188     ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                   ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -16.881 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.646     ;
; -16.858 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.623     ;
; -16.837 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.602     ;
; -16.825 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.594     ;
; -16.810 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.576     ;
; -16.802 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.571     ;
; -16.794 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.562     ;
; -16.787 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.553     ;
; -16.781 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.550     ;
; -16.771 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.539     ;
; -16.766 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.532     ;
; -16.750 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.518     ;
; -16.716 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.481     ;
; -16.662 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.427     ;
; -16.660 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.429     ;
; -16.645 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.411     ;
; -16.629 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.397     ;
; -16.610 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.375     ;
; -16.606 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.375     ;
; -16.594 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.359     ;
; -16.591 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.357     ;
; -16.575 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.343     ;
; -16.554 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.323     ;
; -16.542 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.307     ;
; -16.539 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.305     ;
; -16.538 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.307     ;
; -16.529 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.294     ;
; -16.523 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.291     ;
; -16.523 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.289     ;
; -16.507 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.275     ;
; -16.486 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.255     ;
; -16.473 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.242     ;
; -16.471 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.237     ;
; -16.458 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.224     ;
; -16.455 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.223     ;
; -16.442 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.210     ;
; -16.411 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.176     ;
; -16.393 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.158     ;
; -16.374 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.139     ;
; -16.357 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.765      ; 19.150     ;
; -16.355 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.124     ;
; -16.341 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.106     ;
; -16.340 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.106     ;
; -16.337 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.102     ;
; -16.337 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.106     ;
; -16.324 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.092     ;
; -16.322 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.088     ;
; -16.318 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.087     ;
; -16.306 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.074     ;
; -16.303 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.069     ;
; -16.301 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.769      ; 19.098     ;
; -16.287 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.055     ;
; -16.286 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.766      ; 19.080     ;
; -16.285 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.054     ;
; -16.281 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 17.050     ;
; -16.270 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.036     ;
; -16.270 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.768      ; 19.066     ;
; -16.266 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 17.032     ;
; -16.254 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.022     ;
; -16.254 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 17.019     ;
; -16.250 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 17.018     ;
; -16.198 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.967     ;
; -16.198 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.963     ;
; -16.196 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.961     ;
; -16.183 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.949     ;
; -16.182 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.947     ;
; -16.167 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.935     ;
; -16.142 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.911     ;
; -16.140 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.909     ;
; -16.127 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.893     ;
; -16.126 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.895     ;
; -16.125 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.891     ;
; -16.123 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.888     ;
; -16.118 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.883     ;
; -16.111 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.877     ;
; -16.111 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.879     ;
; -16.109 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.877     ;
; -16.095 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.863     ;
; -16.082 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.847     ;
; -16.067 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.836     ;
; -16.062 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.831     ;
; -16.052 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.818     ;
; -16.047 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.813     ;
; -16.036 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.804     ;
; -16.031 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.799     ;
; -16.026 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.795     ;
; -16.011 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.262     ; 16.777     ;
; -15.995 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.763     ;
; -15.827 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.684     ; 16.171     ;
; -15.815 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.765      ; 18.608     ;
; -15.778 ; MEM_WB:memwb|aluResult[1] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.543     ;
; -15.771 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.680     ; 16.119     ;
; -15.759 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.769      ; 18.556     ;
; -15.756 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.683     ; 16.101     ;
; -15.748 ; MEM_WB:memwb|memData[24]  ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.260     ; 16.516     ;
; -15.744 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.766      ; 18.538     ;
; -15.740 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.681     ; 16.087     ;
; -15.728 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.768      ; 18.524     ;
; -15.722 ; MEM_WB:memwb|aluResult[1] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.259     ; 16.491     ;
; -15.720 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.263     ; 16.485     ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ID_EX:idex|control[1]'                                                                                                      ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -16.749 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 16.040     ;
; -16.726 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 16.017     ;
; -16.705 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.996     ;
; -16.584 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.875     ;
; -16.530 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.821     ;
; -16.478 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.769     ;
; -16.462 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.753     ;
; -16.410 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.701     ;
; -16.397 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.688     ;
; -16.279 ; EX_MEM:exmem|destReg[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.570     ;
; -16.261 ; ID_EX:idex|rs[1]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.552     ;
; -16.242 ; ID_EX:idex|rs[3]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.533     ;
; -16.234 ; ID_EX:idex|rt[1]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.877      ; 17.553     ;
; -16.209 ; ID_EX:idex|rs[2]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.500     ;
; -16.205 ; MEM_WB:memwb|destReg[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.496     ;
; -16.131 ; MEM_WB:memwb|control[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.422     ;
; -16.066 ; MEM_WB:memwb|destReg[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.357     ;
; -16.064 ; MEM_WB:memwb|destReg[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.355     ;
; -16.050 ; MEM_WB:memwb|destReg[3]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.341     ;
; -15.995 ; EX_MEM:exmem|pc[0]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.286     ;
; -15.991 ; EX_MEM:exmem|pc[1]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.282     ;
; -15.951 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 16.039     ;
; -15.950 ; MEM_WB:memwb|destReg[4]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 15.241     ;
; -15.928 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 16.016     ;
; -15.907 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.995     ;
; -15.852 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.882     ;
; -15.829 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.859     ;
; -15.808 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.838     ;
; -15.786 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.874     ;
; -15.738 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.781     ;
; -15.732 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.820     ;
; -15.717 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.717     ;
; -15.715 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.758     ;
; -15.695 ; EX_MEM:exmem|pc[7]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.428      ; 14.565     ;
; -15.694 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.737     ;
; -15.694 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.694     ;
; -15.692 ; ID_EX:idex|rt[2]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.877      ; 17.011     ;
; -15.687 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.717     ;
; -15.680 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.768     ;
; -15.673 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.673     ;
; -15.668 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.818     ;
; -15.664 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.752     ;
; -15.646 ; MEM_WB:memwb|aluResult[1] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 14.937     ;
; -15.645 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.795     ;
; -15.633 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.663     ;
; -15.625 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.118      ; 16.125     ;
; -15.624 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.774     ;
; -15.616 ; MEM_WB:memwb|memData[24]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.852      ; 14.910     ;
; -15.612 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.700     ;
; -15.602 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.118      ; 16.102     ;
; -15.599 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.687     ;
; -15.597 ; MEM_WB:memwb|aluResult[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 14.888     ;
; -15.581 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.611     ;
; -15.581 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.118      ; 16.081     ;
; -15.573 ; MEM_WB:memwb|memData[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.849      ; 14.864     ;
; -15.573 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.616     ;
; -15.571 ; ID_EX:idex|rt[0]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.877      ; 16.890     ;
; -15.567 ; EX_MEM:exmem|aluResult[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.430      ; 14.439     ;
; -15.565 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.595     ;
; -15.552 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.552     ;
; -15.550 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.873      ; 16.598     ;
; -15.527 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.873      ; 16.575     ;
; -15.519 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.562     ;
; -15.513 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.543     ;
; -15.506 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.873      ; 16.554     ;
; -15.503 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.653     ;
; -15.500 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.856      ; 16.530     ;
; -15.498 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.498     ;
; -15.494 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.999      ; 16.494     ;
; -15.492 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.006      ; 16.505     ;
; -15.489 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.000      ; 16.495     ;
; -15.482 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.008      ; 16.491     ;
; -15.481 ; EX_MEM:exmem|destReg[1]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.569     ;
; -15.471 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.999      ; 16.471     ;
; -15.469 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.006      ; 16.482     ;
; -15.467 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.510     ;
; -15.466 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.000      ; 16.472     ;
; -15.463 ; ID_EX:idex|rs[1]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.551     ;
; -15.460 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.118      ; 15.960     ;
; -15.459 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.008      ; 16.468     ;
; -15.451 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.494     ;
; -15.450 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.999      ; 16.450     ;
; -15.449 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.599     ;
; -15.448 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.006      ; 16.461     ;
; -15.446 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.446     ;
; -15.445 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.000      ; 16.451     ;
; -15.444 ; ID_EX:idex|rs[3]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.532     ;
; -15.438 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.008      ; 16.447     ;
; -15.434 ; MEM_WB:memwb|memData[23]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.839      ; 14.715     ;
; -15.430 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.991      ; 16.430     ;
; -15.427 ; ID_EX:idex|rt[1]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 3.136      ; 17.543     ;
; -15.418 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.121      ; 16.191     ;
; -15.411 ; ID_EX:idex|rs[2]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.499     ;
; -15.407 ; MEM_WB:memwb|destReg[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.108      ; 15.495     ;
; -15.406 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.118      ; 15.906     ;
; -15.399 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.442     ;
; -15.397 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.857      ; 16.547     ;
; -15.395 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[7]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.121      ; 16.168     ;
; -15.386 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.861      ; 16.429     ;
; -15.385 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.873      ; 16.433     ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ID_EX:idex|control[1]'                                                                                                        ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.261 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.582      ; 3.553      ;
; -1.156 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.567      ; 3.643      ;
; -1.153 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.574      ; 3.653      ;
; -1.124 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.452      ; 3.560      ;
; -1.112 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.469      ; 3.589      ;
; -1.108 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.443      ; 3.567      ;
; -1.028 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.432      ; 3.636      ;
; -1.022 ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.575      ; 3.785      ;
; -0.980 ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.451      ; 3.703      ;
; -0.961 ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.321      ; 3.592      ;
; -0.950 ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.461      ; 3.743      ;
; -0.949 ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.323      ; 3.606      ;
; -0.944 ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.451      ; 3.739      ;
; -0.933 ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.459      ; 3.758      ;
; -0.926 ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.309      ; 3.615      ;
; -0.923 ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.332      ; 3.641      ;
; -0.899 ; ID_EX:idex|control[1] ; pc:pc|prevPc[5]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.300      ; 3.633      ;
; -0.884 ; ID_EX:idex|control[1] ; pc:pc|prevPc[18]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.584      ; 3.932      ;
; -0.883 ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.306      ; 3.655      ;
; -0.864 ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.321      ; 3.689      ;
; -0.857 ; ID_EX:idex|control[1] ; pc:pc|prevPc[23]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.493      ; 3.868      ;
; -0.852 ; ID_EX:idex|control[1] ; pc:pc|prevPc[29]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.492      ; 3.872      ;
; -0.841 ; ID_EX:idex|control[1] ; pc:pc|prevPc[1]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.305      ; 3.696      ;
; -0.820 ; ID_EX:idex|control[1] ; pc:pc|prevPc[16]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.445      ; 3.857      ;
; -0.814 ; ID_EX:idex|control[1] ; pc:pc|prevPc[0]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.303      ; 3.721      ;
; -0.791 ; ID_EX:idex|control[1] ; pc:pc|prevPc[27]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.450      ; 3.891      ;
; -0.786 ; ID_EX:idex|control[1] ; pc:pc|prevPc[17]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.303      ; 3.749      ;
; -0.752 ; ID_EX:idex|control[1] ; pc:pc|prevPc[22]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.322      ; 3.802      ;
; -0.740 ; ID_EX:idex|control[1] ; pc:pc|prevPc[4]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.305      ; 3.797      ;
; -0.685 ; ID_EX:idex|control[1] ; pc:pc|prevPc[2]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.332      ; 3.879      ;
; -0.668 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.582      ; 3.666      ;
; -0.623 ; ID_EX:idex|control[1] ; pc:pc|prevPc[20]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.458      ; 4.067      ;
; -0.578 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.452      ; 3.626      ;
; -0.575 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.443      ; 3.620      ;
; -0.567 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.567      ; 3.752      ;
; -0.563 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.469      ; 3.658      ;
; -0.542 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.574      ; 3.784      ;
; -0.488 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.432      ; 3.696      ;
; -0.476 ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.575      ; 3.851      ;
; -0.455 ; IF_ID:ifid|pc2reg[10] ; IF_ID:ifid|pc2[10]~53  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.580      ; 0.645      ;
; -0.448 ; IF_ID:ifid|pc2reg[23] ; IF_ID:ifid|pc2[23]~93  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.552      ; 0.624      ;
; -0.446 ; IF_ID:ifid|pc2reg[29] ; IF_ID:ifid|pc2[29]~117 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.553      ; 0.627      ;
; -0.435 ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.321      ; 3.638      ;
; -0.424 ; IF_ID:ifid|pc2reg[20] ; IF_ID:ifid|pc2[20]~81  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.530      ; 0.626      ;
; -0.420 ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.461      ; 3.793      ;
; -0.416 ; IF_ID:ifid|pc2reg[21] ; IF_ID:ifid|pc2[21]~85  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.529      ; 0.633      ;
; -0.409 ; IF_ID:ifid|pc2reg[25] ; IF_ID:ifid|pc2[25]~101 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.513      ; 0.624      ;
; -0.407 ; IF_ID:ifid|pc2reg[12] ; IF_ID:ifid|pc2[12]~45  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.511      ; 0.624      ;
; -0.405 ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.459      ; 3.806      ;
; -0.402 ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.451      ; 3.801      ;
; -0.402 ; IF_ID:ifid|pc2reg[30] ; IF_ID:ifid|pc2[30]~121 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.527      ; 0.645      ;
; -0.401 ; IF_ID:ifid|pc2reg[26] ; IF_ID:ifid|pc2[26]~105 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.526      ; 0.645      ;
; -0.401 ; IF_ID:ifid|pc2reg[16] ; IF_ID:ifid|pc2[16]~65  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.506      ; 0.625      ;
; -0.387 ; IF_ID:ifid|pc2reg[27] ; IF_ID:ifid|pc2[27]~109 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.513      ; 0.646      ;
; -0.386 ; IF_ID:ifid|pc2reg[15] ; IF_ID:ifid|pc2[15]~61  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.489      ; 0.623      ;
; -0.381 ; IF_ID:ifid|pc2reg[0]  ; IF_ID:ifid|pc2[0]~1    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.506      ; 0.645      ;
; -0.375 ; IF_ID:ifid|pc2reg[22] ; IF_ID:ifid|pc2[22]~89  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.501      ; 0.646      ;
; -0.371 ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.332      ; 3.713      ;
; -0.367 ; IF_ID:ifid|pc2reg[18] ; IF_ID:ifid|pc2[18]~73  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.492      ; 0.645      ;
; -0.364 ; IF_ID:ifid|pc2reg[7]  ; IF_ID:ifid|pc2[7]~29   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.491      ; 0.647      ;
; -0.348 ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.309      ; 3.713      ;
; -0.337 ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.323      ; 3.738      ;
; -0.335 ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.451      ; 3.868      ;
; -0.328 ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.306      ; 3.730      ;
; -0.327 ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.321      ; 3.746      ;
; -0.309 ; ID_EX:idex|control[1] ; pc:pc|prevPc[23]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.493      ; 3.936      ;
; -0.304 ; ID_EX:idex|control[1] ; pc:pc|prevPc[29]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.492      ; 3.940      ;
; -0.296 ; ID_EX:idex|control[1] ; pc:pc|prevPc[5]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.300      ; 3.756      ;
; -0.291 ; IF_ID:ifid|pc2reg[2]  ; IF_ID:ifid|pc2[2]~9    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.364      ; 0.593      ;
; -0.288 ; ID_EX:idex|control[1] ; pc:pc|prevPc[16]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.445      ; 3.909      ;
; -0.288 ; IF_ID:ifid|pc2reg[6]  ; IF_ID:ifid|pc2[6]~25   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.361      ; 0.593      ;
; -0.284 ; ID_EX:idex|control[1] ; pc:pc|prevPc[18]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.584      ; 4.052      ;
; -0.283 ; IF_ID:ifid|pc2reg[9]  ; IF_ID:ifid|pc2[9]~37   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.356      ; 0.593      ;
; -0.276 ; IF_ID:ifid|pc2reg[8]  ; IF_ID:ifid|pc2[8]~33   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.349      ; 0.593      ;
; -0.276 ; IF_ID:ifid|pc2reg[3]  ; IF_ID:ifid|pc2[3]~13   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.349      ; 0.593      ;
; -0.259 ; ID_EX:idex|control[1] ; pc:pc|prevPc[1]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.305      ; 3.798      ;
; -0.213 ; ID_EX:idex|control[1] ; pc:pc|prevPc[27]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.450      ; 3.989      ;
; -0.211 ; ID_EX:idex|control[1] ; pc:pc|prevPc[0]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.303      ; 3.844      ;
; -0.175 ; ID_EX:idex|control[1] ; pc:pc|prevPc[4]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.305      ; 3.882      ;
; -0.164 ; ID_EX:idex|control[1] ; pc:pc|prevPc[17]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.303      ; 3.891      ;
; -0.150 ; ID_EX:idex|control[1] ; pc:pc|prevPc[21]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.297      ; 4.379      ;
; -0.135 ; ID_EX:idex|control[1] ; pc:pc|prevPc[2]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.332      ; 3.949      ;
; -0.132 ; ID_EX:idex|control[1] ; pc:pc|prevPc[22]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.322      ; 3.942      ;
; -0.111 ; ID_EX:idex|control[1] ; pc:pc|prevPc[20]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.458      ; 4.099      ;
; -0.105 ; IF_ID:ifid|pc2reg[31] ; IF_ID:ifid|pc2[31]~125 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.340      ; 0.755      ;
; -0.103 ; IF_ID:ifid|pc2reg[24] ; IF_ID:ifid|pc2[24]~97  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.351      ; 0.768      ;
; -0.103 ; IF_ID:ifid|pc2reg[14] ; IF_ID:ifid|pc2[14]~57  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.353      ; 0.770      ;
; -0.097 ; IF_ID:ifid|pc2reg[17] ; IF_ID:ifid|pc2[17]~69  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.324      ; 0.747      ;
; -0.091 ; IF_ID:ifid|pc2reg[11] ; IF_ID:ifid|pc2[11]~49  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.341      ; 0.770      ;
; -0.091 ; IF_ID:ifid|pc2reg[13] ; IF_ID:ifid|pc2[13]~41  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.326      ; 0.755      ;
; -0.078 ; IF_ID:ifid|pc2reg[28] ; IF_ID:ifid|pc2[28]~113 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.328      ; 0.770      ;
; -0.077 ; IF_ID:ifid|pc2reg[19] ; IF_ID:ifid|pc2[19]~77  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.327      ; 0.770      ;
; -0.073 ; IF_ID:ifid|pc2reg[5]  ; IF_ID:ifid|pc2[5]~21   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.323      ; 0.770      ;
; -0.066 ; IF_ID:ifid|pc2reg[4]  ; IF_ID:ifid|pc2[4]~17   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.317      ; 0.771      ;
; -0.066 ; IF_ID:ifid|pc2reg[1]  ; IF_ID:ifid|pc2[1]~5    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.317      ; 0.771      ;
; 0.175  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[7]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.458      ; 3.653      ;
; 0.273  ; IF_ID:ifid|pc2reg[23] ; pc:pc|prevPc[23]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.423      ; 1.716      ;
; 0.275  ; IF_ID:ifid|pc2reg[29] ; pc:pc|prevPc[29]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.422      ; 1.717      ;
; 0.280  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[19]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.443      ; 3.743      ;
; 0.283  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[8]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.450      ; 3.753      ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.768 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 2.884      ;
; -0.637 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.208      ; 3.009      ;
; -0.206 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.214      ; 2.946      ;
; -0.038 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.208      ; 3.108      ;
; -0.003 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 3.651      ;
; 0.191  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[3]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 3.843      ;
; 0.191  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[8]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 3.843      ;
; 0.315  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 3.969      ;
; 0.329  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 3.983      ;
; 0.411  ; uart:uart0|tx:transmiter|tx            ; uart:uart0|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|tx            ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|contador[1]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|contador[2]   ; uart:uart1|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|rdy             ; uart:uart0|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|estado.00     ; uart:uart0|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|estado.01     ; uart:uart0|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|contador[0]   ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|contador[1]   ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|contador[2]   ; uart:uart0|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[6]         ; uart:uart0|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|data[7]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|amostra_dado[1] ; uart:uart0|rx:receiver|amostra_dado[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|amostra_dado[2] ; uart:uart0|rx:receiver|amostra_dado[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|amostra_dado[3] ; uart:uart0|rx:receiver|amostra_dado[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|amostra_dado[0] ; uart:uart0|rx:receiver|amostra_dado[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|contador[3]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|rx:receiver|contador[1]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|baudRate:baudrate|rx_acc[3] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|readyRx0b              ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|stage0.01              ; arbiter:arbiter|stage0.01              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|stage0.00              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|stage.00               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.01               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; arbiter:arbiter|busyTx0reg             ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.669      ;
; 0.416  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[0]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.674      ;
; 0.416  ; uart:uart0|baudRate:baudrate|tx_acc[7] ; uart:uart0|baudRate:baudrate|tx_acc[7] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.674      ;
; 0.436  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|out_rx[7]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.694      ;
; 0.441  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.699      ;
; 0.441  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.095      ;
; 0.443  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.701      ;
; 0.443  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.701      ;
; 0.443  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.701      ;
; 0.444  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.702      ;
; 0.444  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.702      ;
; 0.451  ; uart:uart0|rx:receiver|estado.01       ; uart:uart0|rx:receiver|estado.10       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.709      ;
; 0.451  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.709      ;
; 0.452  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.710      ;
; 0.452  ; arbiter:arbiter|stage0.11              ; arbiter:arbiter|stage0.10              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.710      ;
; 0.455  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.109      ;
; 0.461  ; arbiter:arbiter|stage0.10              ; arbiter:arbiter|stage0.11              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.719      ;
; 0.467  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.725      ;
; 0.468  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.726      ;
; 0.469  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.727      ;
; 0.497  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[8]~_emulated            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.150      ;
; 0.551  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.10               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.809      ;
; 0.567  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.221      ;
; 0.569  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.827      ;
; 0.571  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.829      ;
; 0.571  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 3.216      ; 3.725      ;
; 0.579  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.233      ;
; 0.581  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.235      ;
; 0.583  ; EX_MEM:exmem|aluResult[28]             ; EX_MEM:exmem|rtValue[28]               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.841      ;
; 0.606  ; ID_EX:idex|pc[24]                      ; EX_MEM:exmem|pc[24]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.865      ;
; 0.608  ; ID_EX:idex|pc[21]                      ; EX_MEM:exmem|pc[21]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.867      ;
; 0.608  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|out_rx[4]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.866      ;
; 0.608  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|out_rx[2]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.866      ;
; 0.609  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|out_rx[1]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.867      ;
; 0.609  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|out_rx[3]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.867      ;
; 0.609  ; ID_EX:idex|pc[22]                      ; EX_MEM:exmem|pc[22]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.868      ;
; 0.609  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|out_rx[5]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.867      ;
; 0.611  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|out_rx[0]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.869      ;
; 0.636  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.290      ;
; 0.637  ; EX_MEM:exmem|destReg[2]                ; MEM_WB:memwb|destReg[2]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.896      ;
; 0.638  ; EX_MEM:exmem|destReg[4]                ; MEM_WB:memwb|destReg[4]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.897      ;
; 0.640  ; uart:uart1|tx:transmiter|estado.10     ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.899      ;
; 0.650  ; uart:uart0|baudRate:baudrate|tx_acc[5] ; uart:uart0|baudRate:baudrate|tx_acc[5] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.908      ;
; 0.653  ; uart:uart0|rx:receiver|estado.11       ; uart:uart0|rx:receiver|estado.01       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.071      ; 0.910      ;
; 0.654  ; uart:uart0|baudRate:baudrate|tx_acc[2] ; uart:uart0|baudRate:baudrate|tx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.912      ;
; 0.660  ; ID_EX:idex|control[0]                  ; EX_MEM:exmem|control[0]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.918      ;
; 0.660  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.918      ;
; 0.661  ; IF_ID:ifid|inst[19]                    ; ID_EX:idex|rt[3]                       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.048      ; 0.895      ;
; 0.667  ; uart:uart0|tx:transmiter|estado.10     ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.070      ; 0.923      ;
; 0.667  ; arbiter:arbiter|stage.10               ; arbiter:arbiter|stage.00               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.072      ; 0.925      ;
; 0.671  ; uart:uart0|tx:transmiter|estado.10     ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.070      ; 0.927      ;
; 0.672  ; IF_ID:ifid|inst[17]                    ; ID_EX:idex|rt[1]                       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.048      ; 0.906      ;
; 0.672  ; uart:uart0|rx:receiver|estado.10       ; uart:uart0|rx:receiver|estado.11       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.073      ; 0.931      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.016 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.054      ; 3.522      ;
; 0.032  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.050      ; 3.566      ;
; 0.055  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.052      ; 3.591      ;
; 0.064  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 3.053      ; 3.601      ;
; 0.398  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.090      ; 0.674      ;
; 0.421  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.090      ; 0.697      ;
; 0.570  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.054      ; 3.608      ;
; 0.607  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.050      ; 3.641      ;
; 0.631  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.052      ; 3.667      ;
; 0.654  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 3.053      ; 3.691      ;
; 0.996  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 1.257      ;
; 1.398  ; uart:uart0|rx:receiver|out_rx[2]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0                 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.001      ; 1.651      ;
; 1.435  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.930      ; 3.617      ;
; 1.472  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.926      ; 3.650      ;
; 1.496  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.928      ; 3.676      ;
; 1.519  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.929      ; 3.700      ;
; 1.603  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.007     ; 1.848      ;
; 1.609  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 1.870      ;
; 1.616  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 1.877      ;
; 1.623  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 1.884      ;
; 1.624  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 1.885      ;
; 1.727  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.435      ; 2.384      ;
; 1.729  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.380      ;
; 1.729  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.380      ;
; 1.729  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.380      ;
; 1.734  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.436      ; 2.392      ;
; 1.735  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.432      ; 2.389      ;
; 1.736  ; uart:uart0|rx:receiver|out_rx[5]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.002     ; 1.986      ;
; 1.736  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.388      ;
; 1.736  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.388      ;
; 1.736  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.388      ;
; 1.737  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.385      ;
; 1.737  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.385      ;
; 1.737  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.385      ;
; 1.744  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.396      ;
; 1.746  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.392      ;
; 1.746  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.392      ;
; 1.746  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.392      ;
; 1.747  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.434      ; 2.403      ;
; 1.747  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.455      ; 2.424      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.399      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.399      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.399      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.420      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.420      ;
; 1.749  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.420      ;
; 1.761  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.436      ; 2.419      ;
; 1.763  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.415      ;
; 1.763  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.415      ;
; 1.763  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.415      ;
; 1.774  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.930      ; 3.956      ;
; 1.784  ; EX_MEM:exmem|rtValue[25]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.413     ; 1.623      ;
; 1.796  ; EX_MEM:exmem|rtValue[26]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.015      ; 2.063      ;
; 1.800  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.435      ; 2.457      ;
; 1.802  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.453      ;
; 1.802  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.453      ;
; 1.802  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.429      ; 2.453      ;
; 1.803  ; EX_MEM:exmem|rtValue[25]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.415     ; 1.640      ;
; 1.807  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.436      ; 2.465      ;
; 1.808  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.432      ; 2.462      ;
; 1.809  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.461      ;
; 1.809  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.461      ;
; 1.809  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.461      ;
; 1.810  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.458      ;
; 1.810  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.458      ;
; 1.810  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.426      ; 2.458      ;
; 1.811  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.926      ; 3.989      ;
; 1.817  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.469      ;
; 1.819  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.465      ;
; 1.819  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.465      ;
; 1.819  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.424      ; 2.465      ;
; 1.820  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.434      ; 2.476      ;
; 1.820  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.455      ; 2.497      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.472      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.472      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.428      ; 2.472      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.493      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.493      ;
; 1.822  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.449      ; 2.493      ;
; 1.834  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.436      ; 2.492      ;
; 1.835  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.928      ; 4.015      ;
; 1.836  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.488      ;
; 1.836  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.488      ;
; 1.836  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.488      ;
; 1.853  ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 2.115      ;
; 1.858  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.929      ; 4.039      ;
; 1.869  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 2.200      ; 4.321      ;
; 1.917  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 2.196      ; 4.365      ;
; 1.940  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 2.198      ; 4.390      ;
; 1.949  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 2.199      ; 4.400      ;
; 1.969  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.005      ; 2.226      ;
; 1.978  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.008      ; 2.238      ;
; 1.980  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.007      ; 2.239      ;
; 1.996  ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.930      ; 4.178      ;
; 1.997  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 2.258      ;
; 2.005  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.436      ; 2.663      ;
; 2.007  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.659      ;
; 2.007  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.659      ;
; 2.007  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.430      ; 2.659      ;
; 2.027  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a4~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.417      ; 2.666      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'frequencyDivider:divider|clkReg'                                                                                               ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.619 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.569      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.594 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.544      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.404 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.354      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.390 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.340      ;
; -5.388 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.581      ;
; -5.362 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.555      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.323 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.273      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.267 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.217      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.187 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.214      ; 6.399      ;
; -5.171 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.364      ;
; -5.157 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.350      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.114 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 6.064      ;
; -5.090 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.283      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.085 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.339     ; 5.744      ;
; -5.034 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.227      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.989 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.048     ; 5.939      ;
; -4.938 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.475      ; 6.411      ;
; -4.883 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 6.076      ;
; -4.836 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.078     ; 5.756      ;
; -4.756 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.195      ; 5.949      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'frequencyDivider:divider|clkReg'                                                                                                ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock          ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.462 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.639      ; 4.539      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[3]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.519      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[5]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.519      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[4]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.519      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[2]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.519      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[13]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[14]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[12]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.866 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[11]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.221      ; 4.525      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[1]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 4.528      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[3]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.529      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[12]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 4.528      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[15]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.213      ; 4.527      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[19]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.213      ; 4.527      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[22]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.530      ;
; 0.876 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[25]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.214      ; 4.528      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[15]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[6]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[8]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[9]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[10]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.877 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[7]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.212      ; 4.527      ;
; 0.884 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[2]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[0]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[10]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[10]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[6]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[6]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[1]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[2]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[3]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[4]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[8]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[9]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[5]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[5]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[14]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[13]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[13]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[15]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[14]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[24]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[23]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[26]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[27]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[29]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[30]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[11]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.217      ; 4.540      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[11]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[12]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[4]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[7]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.539      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[7]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[8]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.885 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[9]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.215      ; 4.538      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[0]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.533      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[16]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[17]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[18]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[19]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[21]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[22]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[23]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[24]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[25]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[27]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[28]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[29]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[30]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[20]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[31]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.886 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[26]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.216      ; 4.540      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[26]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[27]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[30]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[31]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[28]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 0.887 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[29]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.209      ; 4.534      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.037 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.639      ; 4.614      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[3]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.215      ; 4.587      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[5]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.215      ; 4.587      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[4]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.215      ; 4.587      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[2]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.215      ; 4.587      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.221      ; 4.593      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.221      ; 4.593      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[13]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.221      ; 4.593      ;
; 1.434 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[14]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.221      ; 4.593      ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_re_reg       ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                                          ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|dataa                         ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|dataa                         ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[20]~81|datac                       ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[21]~85|datac                       ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]                             ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                         ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[26]~105|datac                      ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[30]~121|datac                      ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                         ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]                            ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                         ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[20]~81                       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[21]~85                       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                            ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[27]~109|datac                      ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                         ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                         ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|dataa                          ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[26]~105                      ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[30]~121                      ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[0]~1|datac                         ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[16]~65|datac                       ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[23]~93|datac                       ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[29]~117|datac                      ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[10]~53|dataa                       ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                             ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]                            ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]                             ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|dataa                         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datab                          ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[27]~109                      ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[0]~1                         ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[12]~45|datac                       ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[25]~101|datac                      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                            ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datac                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[16]~65                       ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[23]~93                       ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[29]~117                      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6|combout         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datad                          ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[2]~9|datad                         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[6]~25|datad                        ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]                            ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                            ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                            ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[12]~45                       ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[25]~101                      ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[14]~57|datad                       ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                            ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]                             ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|datad                         ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[18]~73|datac                       ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[24]~97|datad                       ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[7]~29|datac                        ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                            ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                            ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                            ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                            ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]                             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]                             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                         ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[15]~61|datac                       ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[9]~37|datad                        ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                            ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                             ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac                         ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[22]~89|datac                       ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]                            ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                            ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                            ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                            ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                         ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datad                          ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[18]~73                       ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[7]~29                        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[28]~113|datad                      ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[3]~13|datad                        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[8]~33|datad                        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datad                          ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datad                          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                            ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[15]~61                       ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                            ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[22]~89                       ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]                             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6clkctrl|inclk[0] ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6clkctrl|outclk   ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[10]|datad                         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[11]~49|datad                       ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[17]|datad                         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[4]|datad                          ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[13]~41|datad                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; 4.023 ; 4.417 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; -1.430 ; -1.941 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 9.962 ; 10.324 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.832 ; 7.931  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 8.080 ; 8.229  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.962 ; 10.324 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.979 ; 9.130  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 8.263 ; 8.396  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 8.042 ; 8.149  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 9.064 ; 9.150  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.785 ; 7.905  ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 9.444 ; 9.447  ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 9.502 ; 9.286  ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 7.485 ; 7.606  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.531 ; 7.631  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 7.769 ; 7.918  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.650 ; 10.012 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.631 ; 8.781  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 7.943 ; 8.077  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 7.731 ; 7.840  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 8.712 ; 8.801  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.485 ; 7.606  ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 9.086 ; 9.086  ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 9.140 ; 8.927  ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 52.16 MHz  ; 52.16 MHz       ; frequencyDivider:divider|clkReg ;                                                               ;
; 110.99 MHz ; 110.99 MHz      ; ID_EX:idex|control[1]           ;                                                               ;
; 299.13 MHz ; 250.0 MHz       ; clock_50MHz                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; frequencyDivider:divider|clkReg ; -18.170 ; -7891.099     ;
; clock_50MHz                     ; -15.513 ; -1211.792     ;
; ID_EX:idex|control[1]           ; -15.337 ; -459.525      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; ID_EX:idex|control[1]           ; -1.129 ; -29.768       ;
; frequencyDivider:divider|clkReg ; -0.641 ; -1.165        ;
; clock_50MHz                     ; 0.058  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -5.026 ; -331.975      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; frequencyDivider:divider|clkReg ; 0.412 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -528.629      ;
; frequencyDivider:divider|clkReg ; -1.285 ; -1941.635     ;
; ID_EX:idex|control[1]           ; 0.407  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                                 ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -18.170 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.101     ;
; -18.169 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.100     ;
; -18.155 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.086     ;
; -18.103 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.034     ;
; -18.102 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.033     ;
; -18.088 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 19.019     ;
; -18.075 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.069     ; 19.005     ;
; -18.055 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.987     ;
; -18.054 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.986     ;
; -18.046 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.978     ;
; -18.045 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.977     ;
; -18.040 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.972     ;
; -18.031 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.963     ;
; -18.026 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.955     ;
; -18.025 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.954     ;
; -18.015 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.947     ;
; -18.014 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.946     ;
; -18.011 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.940     ;
; -18.008 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.069     ; 18.938     ;
; -18.000 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.932     ;
; -17.990 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.921     ;
; -17.960 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.891     ;
; -17.951 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.882     ;
; -17.931 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.071     ; 18.859     ;
; -17.928 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.859     ;
; -17.923 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.854     ;
; -17.920 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.851     ;
; -17.913 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.844     ;
; -17.903 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.685      ; 20.587     ;
; -17.880 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.795     ;
; -17.879 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.794     ;
; -17.875 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.807     ;
; -17.866 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.797     ;
; -17.866 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.798     ;
; -17.865 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.780     ;
; -17.861 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.792     ;
; -17.855 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.786     ;
; -17.846 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.775     ;
; -17.846 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.777     ;
; -17.836 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.685      ; 20.520     ;
; -17.835 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.767     ;
; -17.813 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.745     ;
; -17.804 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.736     ;
; -17.800 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.308      ; 19.107     ;
; -17.799 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.730     ;
; -17.799 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.308      ; 19.106     ;
; -17.798 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.730     ;
; -17.789 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.721     ;
; -17.788 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.686      ; 20.473     ;
; -17.788 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.719     ;
; -17.785 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.085     ; 18.699     ;
; -17.785 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.308      ; 19.092     ;
; -17.784 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.713     ;
; -17.779 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.686      ; 20.464     ;
; -17.773 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.705     ;
; -17.769 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.698     ;
; -17.767 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.699     ;
; -17.766 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.698     ;
; -17.763 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.694     ;
; -17.759 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.683      ; 20.441     ;
; -17.758 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.690     ;
; -17.752 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.684     ;
; -17.751 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.683     ;
; -17.748 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.686      ; 20.433     ;
; -17.744 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.675     ;
; -17.742 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.674     ;
; -17.740 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.672     ;
; -17.731 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.663     ;
; -17.724 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.069     ; 18.654     ;
; -17.722 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.651     ;
; -17.721 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.652     ;
; -17.711 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.640     ;
; -17.711 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.643     ;
; -17.705 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.307      ; 19.011     ;
; -17.700 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.632     ;
; -17.700 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.615     ;
; -17.696 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.627     ;
; -17.687 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.618     ;
; -17.686 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.617     ;
; -17.677 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.608     ;
; -17.672 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.603     ;
; -17.657 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.069     ; 18.587     ;
; -17.654 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.585     ;
; -17.648 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.580     ;
; -17.639 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.571     ;
; -17.638 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.553     ;
; -17.629 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[19]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.558     ;
; -17.629 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.561     ;
; -17.628 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[19]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.557     ;
; -17.623 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.084     ; 18.538     ;
; -17.620 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.308      ; 18.927     ;
; -17.620 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.551     ;
; -17.620 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.552     ;
; -17.619 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.550     ;
; -17.619 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.548     ;
; -17.614 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[19]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.070     ; 18.543     ;
; -17.609 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.540     ;
; -17.608 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.540     ;
; -17.606 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.067     ; 18.538     ;
; -17.600 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.068     ; 18.531     ;
+---------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                    ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -15.513 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.292     ;
; -15.512 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.291     ;
; -15.498 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.277     ;
; -15.459 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 16.242     ;
; -15.458 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 16.241     ;
; -15.444 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 16.227     ;
; -15.443 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 16.224     ;
; -15.442 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 16.223     ;
; -15.429 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 16.211     ;
; -15.428 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 16.209     ;
; -15.428 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 16.210     ;
; -15.418 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 16.196     ;
; -15.414 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 16.196     ;
; -15.364 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 16.146     ;
; -15.348 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.240     ; 16.128     ;
; -15.334 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 16.115     ;
; -15.333 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.112     ;
; -15.279 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 16.062     ;
; -15.271 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.050     ;
; -15.263 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 16.044     ;
; -15.256 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 16.035     ;
; -15.249 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 16.031     ;
; -15.217 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 16.000     ;
; -15.209 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.988     ;
; -15.202 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.985     ;
; -15.201 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.982     ;
; -15.198 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.977     ;
; -15.187 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.969     ;
; -15.186 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.967     ;
; -15.178 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.580      ; 17.778     ;
; -15.172 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.954     ;
; -15.155 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.938     ;
; -15.144 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.927     ;
; -15.139 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.920     ;
; -15.128 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.909     ;
; -15.125 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.907     ;
; -15.124 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.584      ; 17.728     ;
; -15.114 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.896     ;
; -15.108 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.582      ; 17.710     ;
; -15.106 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.885     ;
; -15.094 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.583      ; 17.697     ;
; -15.087 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.866     ;
; -15.067 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.845     ;
; -15.064 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.843     ;
; -15.052 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.835     ;
; -15.036 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.817     ;
; -15.033 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.816     ;
; -15.030 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.809     ;
; -15.029 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.808     ;
; -15.022 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.804     ;
; -15.017 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.798     ;
; -15.013 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.795     ;
; -15.010 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.793     ;
; -15.003 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.785     ;
; -14.997 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.240     ; 15.777     ;
; -14.994 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.775     ;
; -14.983 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.764     ;
; -14.980 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.762     ;
; -14.976 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.759     ;
; -14.975 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.758     ;
; -14.960 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.741     ;
; -14.959 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.740     ;
; -14.946 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.728     ;
; -14.945 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.727     ;
; -14.929 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.708     ;
; -14.920 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.699     ;
; -14.907 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.686     ;
; -14.875 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.658     ;
; -14.866 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.649     ;
; -14.859 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.640     ;
; -14.853 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.636     ;
; -14.850 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.631     ;
; -14.845 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.627     ;
; -14.842 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.620     ;
; -14.837 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.618     ;
; -14.836 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.618     ;
; -14.832 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.610     ;
; -14.823 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.605     ;
; -14.802 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.241     ; 15.581     ;
; -14.788 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.570     ;
; -14.778 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.560     ;
; -14.772 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.240     ; 15.552     ;
; -14.762 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.240     ; 15.542     ;
; -14.758 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.539     ;
; -14.748 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.237     ; 15.531     ;
; -14.748 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.529     ;
; -14.732 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.239     ; 15.513     ;
; -14.718 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.500     ;
; -14.663 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.580      ; 17.263     ;
; -14.609 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.584      ; 17.213     ;
; -14.593 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.582      ; 17.195     ;
; -14.587 ; MEM_WB:memwb|aluResult[1] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.365     ;
; -14.582 ; MEM_WB:memwb|memData[24]  ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.364     ;
; -14.579 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.583      ; 17.182     ;
; -14.578 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.356     ;
; -14.554 ; ID_EX:idex|rt[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 1.580      ; 17.154     ;
; -14.533 ; MEM_WB:memwb|aluResult[1] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.315     ;
; -14.528 ; MEM_WB:memwb|memData[24]  ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.234     ; 15.314     ;
; -14.524 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.238     ; 15.306     ;
; -14.518 ; MEM_WB:memwb|memData[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.242     ; 15.296     ;
+---------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'                                                                                                       ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -15.337 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.732     ;
; -15.336 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.731     ;
; -15.322 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.717     ;
; -15.242 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 14.636     ;
; -15.157 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.552     ;
; -15.095 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.490     ;
; -15.080 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.475     ;
; -15.033 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.428     ;
; -15.022 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.417     ;
; -15.007 ; ID_EX:idex|rt[1]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.606      ; 16.223     ;
; -14.930 ; EX_MEM:exmem|destReg[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.325     ;
; -14.911 ; ID_EX:idex|rs[1]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.306     ;
; -14.896 ; MEM_WB:memwb|control[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 14.290     ;
; -14.888 ; ID_EX:idex|rs[3]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.283     ;
; -14.854 ; MEM_WB:memwb|destReg[0]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.249     ;
; -14.853 ; ID_EX:idex|rs[2]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.248     ;
; -14.758 ; MEM_WB:memwb|destReg[2]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.153     ;
; -14.749 ; MEM_WB:memwb|destReg[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.144     ;
; -14.736 ; MEM_WB:memwb|destReg[3]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.131     ;
; -14.666 ; EX_MEM:exmem|pc[1]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 14.060     ;
; -14.661 ; EX_MEM:exmem|pc[0]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 14.055     ;
; -14.635 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.792     ;
; -14.634 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.791     ;
; -14.626 ; MEM_WB:memwb|destReg[4]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.785      ; 14.021     ;
; -14.620 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.777     ;
; -14.540 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.024      ; 14.696     ;
; -14.502 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.537     ;
; -14.501 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.536     ;
; -14.492 ; ID_EX:idex|rt[2]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.606      ; 15.708     ;
; -14.487 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.522     ;
; -14.455 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.612     ;
; -14.416 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.462     ;
; -14.415 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.461     ;
; -14.412 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.416     ;
; -14.411 ; MEM_WB:memwb|aluResult[1] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 13.805     ;
; -14.411 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.415     ;
; -14.407 ; MEM_WB:memwb|aluResult[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 13.801     ;
; -14.407 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.790      ; 15.441     ;
; -14.406 ; MEM_WB:memwb|memData[24]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.788      ; 13.804     ;
; -14.401 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.447     ;
; -14.397 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.401     ;
; -14.393 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.550     ;
; -14.383 ; ID_EX:idex|rt[0]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.606      ; 15.599     ;
; -14.378 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.535     ;
; -14.342 ; MEM_WB:memwb|memData[1]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.784      ; 13.736     ;
; -14.333 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.792      ; 15.475     ;
; -14.332 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.792      ; 15.474     ;
; -14.331 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.488     ;
; -14.329 ; EX_MEM:exmem|pc[7]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.393      ; 13.332     ;
; -14.322 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.033      ; 14.874     ;
; -14.322 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.357     ;
; -14.321 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.795      ; 15.366     ;
; -14.321 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.033      ; 14.873     ;
; -14.320 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.477     ;
; -14.318 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.792      ; 15.460     ;
; -14.317 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.912      ; 15.320     ;
; -14.307 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.033      ; 14.859     ;
; -14.300 ; ID_EX:idex|rt[1]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.846      ; 16.278     ;
; -14.288 ; EX_MEM:exmem|aluResult[0] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.394      ; 13.292     ;
; -14.260 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.295     ;
; -14.247 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.808      ; 15.299     ;
; -14.246 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.808      ; 15.298     ;
; -14.245 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.280     ;
; -14.238 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.379     ;
; -14.236 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.282     ;
; -14.232 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.236     ;
; -14.232 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.808      ; 15.284     ;
; -14.230 ; MEM_WB:memwb|memData[23]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.776      ; 13.616     ;
; -14.228 ; EX_MEM:exmem|destReg[1]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.385     ;
; -14.227 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.032      ; 14.778     ;
; -14.209 ; ID_EX:idex|rs[1]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.366     ;
; -14.208 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.927      ; 15.224     ;
; -14.207 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.919      ; 15.210     ;
; -14.207 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.927      ; 15.223     ;
; -14.206 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.919      ; 15.209     ;
; -14.199 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.921      ; 15.208     ;
; -14.198 ; MEM_WB:memwb|control[2]   ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.233     ;
; -14.198 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.921      ; 15.207     ;
; -14.196 ; EX_MEM:exmem|destReg[4]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.929      ; 15.211     ;
; -14.195 ; EX_MEM:exmem|control[2]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.929      ; 15.210     ;
; -14.193 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[26] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.927      ; 15.209     ;
; -14.192 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.919      ; 15.195     ;
; -14.189 ; MEM_WB:memwb|control[1]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.024      ; 14.345     ;
; -14.187 ; ID_EX:idex|rs[4]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.791      ; 15.222     ;
; -14.186 ; ID_EX:idex|rs[3]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.343     ;
; -14.184 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.921      ; 15.193     ;
; -14.181 ; EX_MEM:exmem|destReg[2]   ; pc:pc|prevPc[30] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.929      ; 15.196     ;
; -14.174 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.220     ;
; -14.170 ; EX_MEM:exmem|destReg[0]   ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.174     ;
; -14.167 ; ID_EX:idex|rt[1]          ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.612      ; 17.023     ;
; -14.159 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.796      ; 15.205     ;
; -14.155 ; ID_EX:idex|rs[0]          ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.913      ; 15.159     ;
; -14.153 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.792      ; 15.295     ;
; -14.152 ; MEM_WB:memwb|control[0]   ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.807      ; 15.203     ;
; -14.152 ; MEM_WB:memwb|destReg[0]   ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.309     ;
; -14.151 ; ID_EX:idex|rs[2]          ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.025      ; 14.308     ;
; -14.142 ; EX_MEM:exmem|destReg[3]   ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.033      ; 14.694     ;
; -14.135 ; MEM_WB:memwb|memData[22]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.787      ; 13.532     ;
; -14.134 ; EX_MEM:exmem|aluResult[1] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.781      ; 13.525     ;
; -14.127 ; ID_EX:idex|rt[4]          ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 2.875      ; 15.612     ;
+---------+---------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'                                                                                                         ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -1.129 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.169      ; 3.253      ;
; -1.031 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.162      ; 3.344      ;
; -1.014 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.167      ; 3.366      ;
; -0.996 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.051      ; 3.268      ;
; -0.988 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.071      ; 3.296      ;
; -0.971 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.043      ; 3.285      ;
; -0.911 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.033      ; 3.335      ;
; -0.906 ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.171      ; 3.478      ;
; -0.872 ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.050      ; 3.391      ;
; -0.840 ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.932      ; 3.305      ;
; -0.836 ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.059      ; 3.436      ;
; -0.828 ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.051      ; 3.436      ;
; -0.824 ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.058      ; 3.447      ;
; -0.816 ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.930      ; 3.327      ;
; -0.808 ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.922      ; 3.327      ;
; -0.783 ; ID_EX:idex|control[1] ; pc:pc|prevPc[18]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.175      ; 3.605      ;
; -0.776 ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.942      ; 3.379      ;
; -0.773 ; ID_EX:idex|control[1] ; pc:pc|prevPc[5]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.911      ; 3.351      ;
; -0.749 ; ID_EX:idex|control[1] ; pc:pc|prevPc[23]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.090      ; 3.554      ;
; -0.747 ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.920      ; 3.386      ;
; -0.742 ; ID_EX:idex|control[1] ; pc:pc|prevPc[29]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.089      ; 3.560      ;
; -0.731 ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.934      ; 3.416      ;
; -0.710 ; ID_EX:idex|control[1] ; pc:pc|prevPc[1]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.917      ; 3.420      ;
; -0.692 ; ID_EX:idex|control[1] ; pc:pc|prevPc[16]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.049      ; 3.570      ;
; -0.692 ; ID_EX:idex|control[1] ; pc:pc|prevPc[27]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.050      ; 3.571      ;
; -0.688 ; ID_EX:idex|control[1] ; pc:pc|prevPc[0]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.917      ; 3.442      ;
; -0.658 ; ID_EX:idex|control[1] ; pc:pc|prevPc[17]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.917      ; 3.472      ;
; -0.631 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.169      ; 3.271      ;
; -0.626 ; ID_EX:idex|control[1] ; pc:pc|prevPc[22]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.935      ; 3.522      ;
; -0.615 ; ID_EX:idex|control[1] ; pc:pc|prevPc[4]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.918      ; 3.516      ;
; -0.555 ; ID_EX:idex|control[1] ; pc:pc|prevPc[2]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.943      ; 3.601      ;
; -0.541 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.051      ; 3.243      ;
; -0.540 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.043      ; 3.236      ;
; -0.539 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.162      ; 3.356      ;
; -0.530 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.071      ; 3.274      ;
; -0.529 ; ID_EX:idex|control[1] ; pc:pc|prevPc[20]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 4.058      ; 3.742      ;
; -0.517 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.167      ; 3.383      ;
; -0.463 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.033      ; 3.303      ;
; -0.437 ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.171      ; 3.467      ;
; -0.390 ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.050      ; 3.393      ;
; -0.382 ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.932      ; 3.283      ;
; -0.367 ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.059      ; 3.425      ;
; -0.354 ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.058      ; 3.437      ;
; -0.327 ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.942      ; 3.348      ;
; -0.326 ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.922      ; 3.329      ;
; -0.324 ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.051      ; 3.460      ;
; -0.307 ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.934      ; 3.360      ;
; -0.301 ; ID_EX:idex|control[1] ; pc:pc|prevPc[23]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.090      ; 3.522      ;
; -0.298 ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.930      ; 3.365      ;
; -0.295 ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.920      ; 3.358      ;
; -0.294 ; IF_ID:ifid|pc2reg[10] ; IF_ID:ifid|pc2[10]~53  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.368      ; 0.594      ;
; -0.293 ; ID_EX:idex|control[1] ; pc:pc|prevPc[29]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.089      ; 3.529      ;
; -0.291 ; IF_ID:ifid|pc2reg[29] ; IF_ID:ifid|pc2[29]~117 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.348      ; 0.577      ;
; -0.291 ; IF_ID:ifid|pc2reg[23] ; IF_ID:ifid|pc2[23]~93  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.346      ; 0.575      ;
; -0.281 ; ID_EX:idex|control[1] ; pc:pc|prevPc[16]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.049      ; 3.501      ;
; -0.281 ; ID_EX:idex|control[1] ; pc:pc|prevPc[18]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.175      ; 3.627      ;
; -0.271 ; IF_ID:ifid|pc2reg[20] ; IF_ID:ifid|pc2[20]~81  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.327      ; 0.576      ;
; -0.263 ; IF_ID:ifid|pc2reg[21] ; IF_ID:ifid|pc2[21]~85  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.325      ; 0.582      ;
; -0.262 ; ID_EX:idex|control[1] ; pc:pc|prevPc[5]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.911      ; 3.382      ;
; -0.260 ; IF_ID:ifid|pc2reg[25] ; IF_ID:ifid|pc2[25]~101 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.314      ; 0.574      ;
; -0.257 ; IF_ID:ifid|pc2reg[12] ; IF_ID:ifid|pc2[12]~45  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.312      ; 0.575      ;
; -0.250 ; IF_ID:ifid|pc2reg[30] ; IF_ID:ifid|pc2[30]~121 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.324      ; 0.594      ;
; -0.249 ; IF_ID:ifid|pc2reg[26] ; IF_ID:ifid|pc2[26]~105 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.323      ; 0.594      ;
; -0.249 ; IF_ID:ifid|pc2reg[16] ; IF_ID:ifid|pc2[16]~65  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.305      ; 0.576      ;
; -0.240 ; IF_ID:ifid|pc2reg[15] ; IF_ID:ifid|pc2[15]~61  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.294      ; 0.574      ;
; -0.238 ; IF_ID:ifid|pc2reg[27] ; IF_ID:ifid|pc2[27]~109 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.313      ; 0.595      ;
; -0.233 ; IF_ID:ifid|pc2reg[0]  ; IF_ID:ifid|pc2[0]~1    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.307      ; 0.594      ;
; -0.231 ; ID_EX:idex|control[1] ; pc:pc|prevPc[1]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.917      ; 3.419      ;
; -0.230 ; IF_ID:ifid|pc2reg[22] ; IF_ID:ifid|pc2[22]~89  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.305      ; 0.595      ;
; -0.224 ; ID_EX:idex|control[1] ; pc:pc|prevPc[27]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.050      ; 3.559      ;
; -0.220 ; IF_ID:ifid|pc2reg[18] ; IF_ID:ifid|pc2[18]~73  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.294      ; 0.594      ;
; -0.217 ; IF_ID:ifid|pc2reg[7]  ; IF_ID:ifid|pc2[7]~29   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.293      ; 0.596      ;
; -0.204 ; ID_EX:idex|control[1] ; pc:pc|prevPc[0]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.917      ; 3.446      ;
; -0.163 ; IF_ID:ifid|pc2reg[2]  ; IF_ID:ifid|pc2[2]~9    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.175      ; 0.532      ;
; -0.160 ; IF_ID:ifid|pc2reg[6]  ; IF_ID:ifid|pc2[6]~25   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.172      ; 0.532      ;
; -0.156 ; IF_ID:ifid|pc2reg[9]  ; IF_ID:ifid|pc2[9]~37   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.168      ; 0.532      ;
; -0.155 ; IF_ID:ifid|pc2reg[3]  ; IF_ID:ifid|pc2[3]~13   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.167      ; 0.532      ;
; -0.154 ; IF_ID:ifid|pc2reg[8]  ; IF_ID:ifid|pc2[8]~33   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.166      ; 0.532      ;
; -0.149 ; ID_EX:idex|control[1] ; pc:pc|prevPc[4]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.918      ; 3.502      ;
; -0.145 ; ID_EX:idex|control[1] ; pc:pc|prevPc[17]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.917      ; 3.505      ;
; -0.127 ; ID_EX:idex|control[1] ; pc:pc|prevPc[20]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 4.058      ; 3.664      ;
; -0.120 ; ID_EX:idex|control[1] ; pc:pc|prevPc[2]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.943      ; 3.556      ;
; -0.117 ; ID_EX:idex|control[1] ; pc:pc|prevPc[22]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 3.935      ; 3.551      ;
; -0.091 ; ID_EX:idex|control[1] ; pc:pc|prevPc[21]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 3.911      ; 4.033      ;
; 0.014  ; IF_ID:ifid|pc2reg[31] ; IF_ID:ifid|pc2[31]~125 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.160      ; 0.694      ;
; 0.021  ; IF_ID:ifid|pc2reg[24] ; IF_ID:ifid|pc2[24]~97  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.164      ; 0.705      ;
; 0.021  ; IF_ID:ifid|pc2reg[17] ; IF_ID:ifid|pc2[17]~69  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.144      ; 0.685      ;
; 0.021  ; IF_ID:ifid|pc2reg[14] ; IF_ID:ifid|pc2[14]~57  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.165      ; 0.706      ;
; 0.026  ; IF_ID:ifid|pc2reg[13] ; IF_ID:ifid|pc2[13]~41  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.146      ; 0.692      ;
; 0.027  ; IF_ID:ifid|pc2reg[11] ; IF_ID:ifid|pc2[11]~49  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.159      ; 0.706      ;
; 0.039  ; IF_ID:ifid|pc2reg[5]  ; IF_ID:ifid|pc2[5]~21   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.147      ; 0.706      ;
; 0.041  ; IF_ID:ifid|pc2reg[28] ; IF_ID:ifid|pc2[28]~113 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.145      ; 0.706      ;
; 0.041  ; IF_ID:ifid|pc2reg[19] ; IF_ID:ifid|pc2[19]~77  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.145      ; 0.706      ;
; 0.050  ; IF_ID:ifid|pc2reg[4]  ; IF_ID:ifid|pc2[4]~17   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.138      ; 0.708      ;
; 0.050  ; IF_ID:ifid|pc2reg[1]  ; IF_ID:ifid|pc2[1]~5    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 1.137      ; 0.707      ;
; 0.125  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[7]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.133      ; 3.278      ;
; 0.205  ; IF_ID:ifid|pc2reg[23] ; pc:pc|prevPc[23]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.307      ; 1.532      ;
; 0.210  ; IF_ID:ifid|pc2reg[29] ; pc:pc|prevPc[29]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.306      ; 1.536      ;
; 0.215  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[12]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.015      ; 3.250      ;
; 0.216  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[31]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 3.007      ; 3.243      ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.641 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 2.677      ;
; -0.524 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.906      ; 2.786      ;
; -0.164 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 2.914      ; 2.654      ;
; -0.012 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 2.906      ; 2.798      ;
; 0.041  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.361      ;
; 0.250  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[3]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 3.568      ;
; 0.250  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[8]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 3.568      ;
; 0.312  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.632      ;
; 0.360  ; uart:uart0|tx:transmiter|tx            ; uart:uart0|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|tx            ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|tx:transmiter|estado.00     ; uart:uart0|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|tx:transmiter|estado.01     ; uart:uart0|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.360  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.597      ;
; 0.361  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|tx:transmiter|contador[1]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart1|tx:transmiter|contador[2]   ; uart:uart1|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|rdy             ; uart:uart0|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[0]   ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[1]   ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|tx:transmiter|contador[2]   ; uart:uart0|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[6]         ; uart:uart0|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|data[7]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|amostra_dado[1] ; uart:uart0|rx:receiver|amostra_dado[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|amostra_dado[2] ; uart:uart0|rx:receiver|amostra_dado[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|amostra_dado[3] ; uart:uart0|rx:receiver|amostra_dado[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|amostra_dado[0] ; uart:uart0|rx:receiver|amostra_dado[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|contador[3]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|rx:receiver|contador[1]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|baudRate:baudrate|rx_acc[3] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|readyRx0b              ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|stage0.01              ; arbiter:arbiter|stage0.01              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|stage0.00              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|stage.00               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.01               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; arbiter:arbiter|busyTx0reg             ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.597      ;
; 0.361  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.681      ;
; 0.372  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[0]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.608      ;
; 0.372  ; uart:uart0|baudRate:baudrate|tx_acc[7] ; uart:uart0|baudRate:baudrate|tx_acc[7] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.608      ;
; 0.397  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.634      ;
; 0.399  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.636      ;
; 0.400  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.636      ;
; 0.401  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.637      ;
; 0.402  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|out_rx[7]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.638      ;
; 0.402  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.638      ;
; 0.403  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.639      ;
; 0.407  ; uart:uart0|rx:receiver|estado.01       ; uart:uart0|rx:receiver|estado.10       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.643      ;
; 0.408  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.644      ;
; 0.416  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.652      ;
; 0.416  ; arbiter:arbiter|stage0.11              ; arbiter:arbiter|stage0.10              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.652      ;
; 0.422  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.658      ;
; 0.422  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.658      ;
; 0.422  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.742      ;
; 0.423  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.659      ;
; 0.423  ; arbiter:arbiter|stage0.10              ; arbiter:arbiter|stage0.11              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.659      ;
; 0.471  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.791      ;
; 0.471  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[8]~_emulated            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 3.790      ;
; 0.499  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.10               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.735      ;
; 0.501  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 2.916      ; 3.321      ;
; 0.516  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.753      ;
; 0.520  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.757      ;
; 0.531  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.851      ;
; 0.532  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.852      ;
; 0.533  ; EX_MEM:exmem|aluResult[28]             ; EX_MEM:exmem|rtValue[28]               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.770      ;
; 0.553  ; ID_EX:idex|pc[24]                      ; EX_MEM:exmem|pc[24]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.790      ;
; 0.555  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|out_rx[4]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.791      ;
; 0.555  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|out_rx[2]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.791      ;
; 0.555  ; ID_EX:idex|pc[22]                      ; EX_MEM:exmem|pc[22]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.792      ;
; 0.556  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|out_rx[1]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.792      ;
; 0.556  ; ID_EX:idex|pc[21]                      ; EX_MEM:exmem|pc[21]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.792      ;
; 0.556  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|out_rx[3]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.792      ;
; 0.556  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|out_rx[5]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.792      ;
; 0.558  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|out_rx[0]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.794      ;
; 0.581  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 3.901      ;
; 0.582  ; EX_MEM:exmem|destReg[2]                ; MEM_WB:memwb|destReg[2]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.818      ;
; 0.587  ; EX_MEM:exmem|destReg[4]                ; MEM_WB:memwb|destReg[4]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.823      ;
; 0.590  ; uart:uart1|tx:transmiter|estado.10     ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.067      ; 0.828      ;
; 0.594  ; uart:uart0|baudRate:baudrate|tx_acc[5] ; uart:uart0|baudRate:baudrate|tx_acc[5] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.830      ;
; 0.597  ; uart:uart0|baudRate:baudrate|tx_acc[2] ; uart:uart0|baudRate:baudrate|tx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.833      ;
; 0.599  ; ID_EX:idex|control[0]                  ; EX_MEM:exmem|control[0]                ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.066      ; 0.836      ;
; 0.602  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.838      ;
; 0.603  ; IF_ID:ifid|inst[19]                    ; ID_EX:idex|rt[3]                       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.044      ; 0.818      ;
; 0.604  ; uart:uart0|rx:receiver|estado.11       ; uart:uart0|rx:receiver|estado.01       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.064      ; 0.839      ;
; 0.610  ; arbiter:arbiter|stage.10               ; arbiter:arbiter|stage.00               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.846      ;
; 0.612  ; IF_ID:ifid|inst[25]                    ; IF_ID:ifid|pc2reg[10]                  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.878      ; 2.661      ;
; 0.614  ; IF_ID:ifid|inst[17]                    ; ID_EX:idex|rt[1]                       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.044      ; 0.829      ;
; 0.615  ; arbiter:arbiter|stage0.10              ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.851      ;
; 0.616  ; uart:uart0|tx:transmiter|estado.10     ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.063      ; 0.850      ;
; 0.616  ; uart:uart0|rx:receiver|contador[1]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.065      ; 0.852      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.058 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.771      ; 3.273      ;
; 0.096 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.767      ; 3.307      ;
; 0.115 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.769      ; 3.328      ;
; 0.137 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 2.770      ; 3.351      ;
; 0.355 ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.082      ; 0.608      ;
; 0.387 ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.082      ; 0.640      ;
; 0.518 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.771      ; 3.233      ;
; 0.556 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.767      ; 3.267      ;
; 0.575 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.769      ; 3.288      ;
; 0.599 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 2.770      ; 3.313      ;
; 0.904 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 1.145      ;
; 1.255 ; uart:uart0|rx:receiver|out_rx[2]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0                 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.004      ; 1.490      ;
; 1.274 ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.735      ; 3.240      ;
; 1.312 ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.731      ; 3.274      ;
; 1.331 ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.733      ; 3.295      ;
; 1.355 ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.734      ; 3.320      ;
; 1.453 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 1.694      ;
; 1.457 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 1.698      ;
; 1.457 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.007     ; 1.681      ;
; 1.468 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 1.709      ;
; 1.469 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 1.710      ;
; 1.562 ; uart:uart0|rx:receiver|out_rx[5]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.001      ; 1.794      ;
; 1.570 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.160      ;
; 1.571 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.156      ;
; 1.571 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.156      ;
; 1.571 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.156      ;
; 1.574 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.385      ; 2.160      ;
; 1.574 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.164      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.156      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.156      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.156      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.160      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.160      ;
; 1.575 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.160      ;
; 1.578 ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.735      ; 3.544      ;
; 1.582 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.166      ;
; 1.583 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.388      ; 2.172      ;
; 1.583 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.162      ;
; 1.583 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.162      ;
; 1.583 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.162      ;
; 1.584 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.168      ;
; 1.584 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.168      ;
; 1.584 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.168      ;
; 1.588 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.405      ; 2.194      ;
; 1.589 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.190      ;
; 1.589 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.190      ;
; 1.589 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.190      ;
; 1.599 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.189      ;
; 1.600 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.185      ;
; 1.600 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.185      ;
; 1.600 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.185      ;
; 1.614 ; EX_MEM:exmem|rtValue[26]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.015      ; 1.860      ;
; 1.616 ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.731      ; 3.578      ;
; 1.617 ; EX_MEM:exmem|rtValue[25]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.380     ; 1.468      ;
; 1.635 ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.733      ; 3.599      ;
; 1.636 ; EX_MEM:exmem|rtValue[25]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a56~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.382     ; 1.485      ;
; 1.641 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.231      ;
; 1.642 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.227      ;
; 1.642 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.227      ;
; 1.642 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.227      ;
; 1.645 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.385      ; 2.231      ;
; 1.645 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.235      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.227      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.227      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.380      ; 2.227      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.231      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.231      ;
; 1.646 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.231      ;
; 1.653 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.237      ;
; 1.654 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.388      ; 2.243      ;
; 1.654 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.233      ;
; 1.654 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.233      ;
; 1.654 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.378      ; 2.233      ;
; 1.655 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.239      ;
; 1.655 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.239      ;
; 1.655 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.383      ; 2.239      ;
; 1.659 ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.734      ; 3.624      ;
; 1.659 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.405      ; 2.265      ;
; 1.660 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.261      ;
; 1.660 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.261      ;
; 1.660 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.400      ; 2.261      ;
; 1.670 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.260      ;
; 1.671 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.256      ;
; 1.671 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.256      ;
; 1.671 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.256      ;
; 1.695 ; arbiter:arbiter|readyRx0b                                                                   ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.013      ; 1.939      ;
; 1.700 ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.993      ; 3.924      ;
; 1.738 ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.989      ; 3.958      ;
; 1.757 ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.991      ; 3.979      ;
; 1.779 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.006      ; 2.016      ;
; 1.781 ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.992      ; 4.004      ;
; 1.789 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 2.030      ;
; 1.789 ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.735      ; 3.755      ;
; 1.792 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.009      ; 2.032      ;
; 1.807 ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.010      ; 2.048      ;
; 1.813 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.389      ; 2.403      ;
; 1.814 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.399      ;
; 1.814 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.399      ;
; 1.814 ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.384      ; 2.399      ;
; 1.827 ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.731      ; 3.789      ;
+-------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'frequencyDivider:divider|clkReg'                                                                                                ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.026 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.981      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -5.002 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.957      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.815 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.770      ;
; -4.810 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.991      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.803 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.758      ;
; -4.786 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.967      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.750 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.705      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.657 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.612      ;
; -4.599 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.780      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.594 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.208      ; 5.801      ;
; -4.587 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.768      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.573 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.528      ;
; -4.534 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.715      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.527 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.315     ; 5.211      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.443 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.044     ; 5.398      ;
; -4.441 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.622      ;
; -4.361 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.451      ; 5.811      ;
; -4.357 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.538      ;
; -4.294 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.072     ; 5.221      ;
; -4.227 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.182      ; 5.408      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'frequencyDivider:divider|clkReg'                                                                                                 ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock          ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.412 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 3.307      ; 4.123      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[3]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.101      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[5]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.101      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[4]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.101      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[2]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.101      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[13]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[14]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[12]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.783 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[11]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.921      ; 4.108      ;
; 0.792 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[1]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.110      ;
; 0.792 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[12]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.110      ;
; 0.792 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[25]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.914      ; 4.110      ;
; 0.793 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[3]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.112      ;
; 0.793 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[15]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.913      ; 4.110      ;
; 0.793 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[19]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.913      ; 4.110      ;
; 0.793 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[22]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.113      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[15]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[6]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[8]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[9]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[10]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.794 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[7]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.912      ; 4.110      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[0]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.909      ; 4.115      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[26]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[27]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[30]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[31]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[28]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[14]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.123      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[26]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.123      ;
; 0.802 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[29]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.910      ; 4.116      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[0]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[10]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[10]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[6]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[6]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[1]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[2]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[2]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[3]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[4]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[8]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[9]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[5]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[5]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[13]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[13]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[15]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[14]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[24]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[23]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[27]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[29]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[30]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[11]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.917      ; 4.124      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[11]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[12]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[4]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[7]             ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.123      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[7]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[8]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.803 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[9]~_emulated  ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.915      ; 4.122      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[16]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[17]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[18]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[19]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[21]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[22]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[23]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[24]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[25]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[27]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[28]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[29]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[30]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[20]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[31]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.804 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[26]            ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; 0.000        ; 2.916      ; 4.124      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 0.923 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 3.307      ; 4.134      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[13]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[14]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[12]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.294 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[11]          ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.921      ; 4.119      ;
; 1.296 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[3]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.914      ; 4.114      ;
; 1.296 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[5]           ; ID_EX:idex|control[1] ; frequencyDivider:divider|clkReg ; -0.500       ; 2.914      ; 4.114      ;
+-------+-----------------------+------------------------------+-----------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_re_reg       ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6|combout         ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6|dataa           ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[11]~49                       ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[17]~69                       ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[19]~77                       ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[31]~125                      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[13]~41                       ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[1]~5                         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[4]~17                        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[5]~21                        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[28]~113                      ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[3]~13                        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[8]~33                        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[14]~57                       ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[24]~97                       ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|dataa                         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[10]~53                       ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[20]~81|datac                       ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[21]~85|datac                       ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac                         ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[2]~9                         ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[6]~25                        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[9]~37                        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[26]~105|datac                      ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[30]~121|datac                      ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]                             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|dataa                         ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac                         ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac                         ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6clkctrl|inclk[0] ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; hazardDetection|ifIdFlush~6clkctrl|outclk   ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[27]~109|datac                      ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]                             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]                             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[0]~1|datac                         ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]                            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac                         ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac                         ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]                             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datab                          ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|dataa                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[12]~45|datac                       ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[25]~101|datac                      ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datac                         ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[18]~73|datac                       ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[7]~29|datac                        ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac                         ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[10]~53|dataa                       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[16]~65|datac                       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[23]~93|datac                       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[29]~117|datac                      ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]                             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]                            ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]                             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac                         ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac                         ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]                            ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac                         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[15]~61|datac                       ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]                            ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]                            ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]                             ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]                            ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]                            ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]                             ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|dataa                         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac                         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac                         ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[20]~81                       ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[21]~85                       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[2]~9|datad                         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[6]~25|datad                        ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[9]~37|datad                        ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad                          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]                            ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]                            ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]                            ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datad                          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datad                          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[26]~105                      ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[30]~121                      ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[14]~57|datad                       ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[22]~89|datac                       ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[24]~97|datad                       ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]                            ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|datad                         ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[27]~109                      ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[3]~13|datad                        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]                            ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datad                          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[0]~1                         ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[8]~33|datad                        ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]                            ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]                            ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]                            ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]                            ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[12]~45                       ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[25]~101                      ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[28]~113|datad                      ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; 3.569 ; 3.914 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; -1.255 ; -1.619 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 8.828 ; 9.322 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.048 ; 7.222 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 7.282 ; 7.495 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 8.828 ; 9.322 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.081 ; 8.348 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 7.429 ; 7.674 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 7.217 ; 7.435 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 8.152 ; 8.393 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.011 ; 7.197 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 8.575 ; 8.483 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 8.726 ; 8.353 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 6.724 ; 6.908 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 6.759 ; 6.932 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 6.985 ; 7.195 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 8.529 ; 9.020 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 7.750 ; 8.012 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 7.125 ; 7.365 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 6.922 ; 7.137 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 7.819 ; 8.055 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 6.724 ; 6.908 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 8.231 ; 8.140 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 8.376 ; 8.012 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -9.350 ; -3758.678     ;
; clock_50MHz                     ; -7.915 ; -605.874      ;
; ID_EX:idex|control[1]           ; -7.817 ; -226.866      ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; ID_EX:idex|control[1]           ; -0.747 ; -20.199       ;
; frequencyDivider:divider|clkReg ; -0.519 ; -1.270        ;
; clock_50MHz                     ; -0.108 ; -0.337        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; frequencyDivider:divider|clkReg ; -2.444 ; -145.091      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; frequencyDivider:divider|clkReg ; 0.222 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock_50MHz                     ; -3.000 ; -265.233      ;
; frequencyDivider:divider|clkReg ; -1.000 ; -1511.000     ;
; ID_EX:idex|control[1]           ; 0.285  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'frequencyDivider:divider|clkReg'                                                                                                                ;
+--------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -9.350 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.297     ;
; -9.329 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.276     ;
; -9.324 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.271     ;
; -9.300 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.247     ;
; -9.299 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.246     ;
; -9.279 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.226     ;
; -9.277 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.224     ;
; -9.274 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.221     ;
; -9.271 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.218     ;
; -9.262 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.206     ;
; -9.261 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.208     ;
; -9.256 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.203     ;
; -9.256 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.203     ;
; -9.251 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.198     ;
; -9.250 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.197     ;
; -9.249 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.196     ;
; -9.245 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.192     ;
; -9.241 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.185     ;
; -9.237 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.184     ;
; -9.236 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.180     ;
; -9.235 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.182     ;
; -9.230 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.177     ;
; -9.226 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.173     ;
; -9.220 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.010      ; 11.217     ;
; -9.220 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.167     ;
; -9.211 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.155     ;
; -9.211 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.158     ;
; -9.208 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.155     ;
; -9.205 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.152     ;
; -9.202 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.149     ;
; -9.188 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.135     ;
; -9.187 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.123     ;
; -9.187 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.134     ;
; -9.182 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.129     ;
; -9.173 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.117     ;
; -9.170 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.010      ; 11.167     ;
; -9.167 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.114     ;
; -9.166 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.102     ;
; -9.164 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.111     ;
; -9.161 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.097     ;
; -9.159 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.106     ;
; -9.158 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.105     ;
; -9.158 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.105     ;
; -9.152 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.099     ;
; -9.149 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.149      ; 10.285     ;
; -9.149 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.093     ;
; -9.147 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.010      ; 11.144     ;
; -9.145 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.092     ;
; -9.143 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.090     ;
; -9.141 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.010      ; 11.138     ;
; -9.136 ; MEM_WB:memwb|destReg[2] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.083     ;
; -9.136 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.072     ;
; -9.135 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.082     ;
; -9.134 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.081     ;
; -9.133 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.080     ;
; -9.132 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.007      ; 11.126     ;
; -9.129 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.076     ;
; -9.129 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.076     ;
; -9.129 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.076     ;
; -9.128 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.075     ;
; -9.128 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.149      ; 10.264     ;
; -9.126 ; ID_EX:idex|rt[1]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 1.010      ; 11.123     ;
; -9.123 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.149      ; 10.259     ;
; -9.123 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.070     ;
; -9.120 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.064     ;
; -9.114 ; EX_MEM:exmem|destReg[0] ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.061     ;
; -9.114 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.061     ;
; -9.114 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.058     ;
; -9.109 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.056     ;
; -9.108 ; EX_MEM:exmem|destReg[4] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.055     ;
; -9.108 ; ID_EX:idex|rs[0]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.055     ;
; -9.106 ; EX_MEM:exmem|pc[0]      ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.053     ;
; -9.098 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.149      ; 10.234     ;
; -9.098 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.034     ;
; -9.095 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.042     ;
; -9.091 ; ID_EX:idex|rs[2]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.038     ;
; -9.087 ; EX_MEM:exmem|destReg[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.034     ;
; -9.086 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.033     ;
; -9.086 ; MEM_WB:memwb|destReg[2] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.033     ;
; -9.084 ; ID_EX:idex|rs[3]        ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.031     ;
; -9.084 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.031     ;
; -9.083 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.030     ;
; -9.082 ; EX_MEM:exmem|control[2] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.029     ;
; -9.080 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.027     ;
; -9.079 ; EX_MEM:exmem|destReg[1] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.026     ;
; -9.078 ; MEM_WB:memwb|destReg[0] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.025     ;
; -9.076 ; EX_MEM:exmem|pc[1]      ; IF_ID:ifid|pc2[28]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.023     ;
; -9.074 ; MEM_WB:memwb|control[2] ; IF_ID:ifid|pc2[22]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.051     ; 10.010     ;
; -9.072 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.019     ;
; -9.071 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.015     ;
; -9.066 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.013     ;
; -9.065 ; ID_EX:idex|rs[4]        ; IF_ID:ifid|pc2[30]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.012     ;
; -9.064 ; MEM_WB:memwb|destReg[3] ; IF_ID:ifid|pc2[27]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.011     ;
; -9.063 ; MEM_WB:memwb|destReg[2] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.010     ;
; -9.061 ; MEM_WB:memwb|control[1] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.008     ;
; -9.060 ; EX_MEM:exmem|destReg[3] ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.149      ; 10.196     ;
; -9.060 ; MEM_WB:memwb|destReg[1] ; IF_ID:ifid|pc2[26]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.007     ;
; -9.057 ; MEM_WB:memwb|destReg[2] ; IF_ID:ifid|pc2[29]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.004     ;
; -9.057 ; MEM_WB:memwb|control[0] ; IF_ID:ifid|pc2[24]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.040     ; 10.004     ;
; -9.057 ; ID_EX:idex|rs[1]        ; IF_ID:ifid|pc2[25]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.043     ; 10.001     ;
+--------+-------------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                                                                                                                   ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -7.915 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.710      ;
; -7.894 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.689      ;
; -7.889 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.684      ;
; -7.872 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.671      ;
; -7.864 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.659      ;
; -7.856 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.652      ;
; -7.855 ; EX_MEM:exmem|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.653      ;
; -7.851 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.650      ;
; -7.846 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.645      ;
; -7.835 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.631      ;
; -7.834 ; EX_MEM:exmem|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.632      ;
; -7.830 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.626      ;
; -7.829 ; EX_MEM:exmem|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.627      ;
; -7.826 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.621      ;
; -7.821 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.620      ;
; -7.805 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.601      ;
; -7.804 ; MEM_WB:memwb|control[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.602      ;
; -7.802 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.597      ;
; -7.783 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.582      ;
; -7.773 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.568      ;
; -7.767 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.563      ;
; -7.767 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.562      ;
; -7.766 ; EX_MEM:exmem|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.564      ;
; -7.759 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.558      ;
; -7.746 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 0.885      ; 9.630      ;
; -7.743 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.539      ;
; -7.742 ; MEM_WB:memwb|control[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.540      ;
; -7.730 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.529      ;
; -7.724 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.519      ;
; -7.724 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.523      ;
; -7.714 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.510      ;
; -7.713 ; EX_MEM:exmem|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.511      ;
; -7.710 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.505      ;
; -7.708 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.504      ;
; -7.707 ; ID_EX:idex|rs[0]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.505      ;
; -7.703 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 0.889      ; 9.591      ;
; -7.701 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.496      ;
; -7.699 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.494      ;
; -7.698 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.493      ;
; -7.694 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.489      ;
; -7.693 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.488      ;
; -7.687 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 0.886      ; 9.572      ;
; -7.686 ; ID_EX:idex|rt[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 0.888      ; 9.573      ;
; -7.681 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.480      ;
; -7.679 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.474      ;
; -7.671 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.466      ;
; -7.667 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.466      ;
; -7.665 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.461      ;
; -7.664 ; ID_EX:idex|rs[4]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.462      ;
; -7.658 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.457      ;
; -7.656 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.451      ;
; -7.656 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.455      ;
; -7.655 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.454      ;
; -7.651 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.450      ;
; -7.651 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.447      ;
; -7.650 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.449      ;
; -7.650 ; ID_EX:idex|rs[1]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.448      ;
; -7.649 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.444      ;
; -7.642 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.438      ;
; -7.641 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.436      ;
; -7.641 ; MEM_WB:memwb|destReg[2]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.439      ;
; -7.640 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.436      ;
; -7.639 ; MEM_WB:memwb|control[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.437      ;
; -7.639 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.435      ;
; -7.638 ; MEM_WB:memwb|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.436      ;
; -7.636 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.435      ;
; -7.635 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.431      ;
; -7.634 ; EX_MEM:exmem|destReg[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.432      ;
; -7.634 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.430      ;
; -7.633 ; MEM_WB:memwb|destReg[0]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.431      ;
; -7.628 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.427      ;
; -7.620 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.416      ;
; -7.619 ; MEM_WB:memwb|destReg[3]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.417      ;
; -7.613 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.412      ;
; -7.612 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.408      ;
; -7.611 ; EX_MEM:exmem|pc[0]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.409      ;
; -7.606 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.405      ;
; -7.598 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.397      ;
; -7.597 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.393      ;
; -7.596 ; ID_EX:idex|rs[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.394      ;
; -7.590 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.386      ;
; -7.589 ; ID_EX:idex|rs[3]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.387      ;
; -7.582 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.378      ;
; -7.581 ; EX_MEM:exmem|pc[1]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.379      ;
; -7.559 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.354      ;
; -7.516 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.315      ;
; -7.500 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.203     ; 8.296      ;
; -7.499 ; MEM_WB:memwb|destReg[4]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.201     ; 8.297      ;
; -7.495 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.403     ; 8.091      ;
; -7.491 ; MEM_WB:memwb|memData[22]  ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.290      ;
; -7.483 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.278      ;
; -7.465 ; EX_MEM:exmem|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.401     ; 8.063      ;
; -7.452 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.399     ; 8.052      ;
; -7.450 ; MEM_WB:memwb|aluResult[1] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.245      ;
; -7.448 ; MEM_WB:memwb|memData[22]  ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.196     ; 8.251      ;
; -7.440 ; MEM_WB:memwb|aluResult[0] ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.200     ; 8.239      ;
; -7.437 ; MEM_WB:memwb|memData[1]   ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.204     ; 8.232      ;
; -7.436 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.402     ; 8.033      ;
; -7.435 ; ID_EX:idex|rt[2]          ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; 0.885      ; 9.319      ;
; -7.435 ; EX_MEM:exmem|pc[7]        ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 1.000        ; -0.400     ; 8.034      ;
+--------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ID_EX:idex|control[1]'                                                                                                       ;
+--------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node          ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -7.817 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.833      ;
; -7.796 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.812      ;
; -7.791 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.807      ;
; -7.766 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.782      ;
; -7.728 ; EX_MEM:exmem|destReg[3]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.744      ;
; -7.704 ; MEM_WB:memwb|control[2]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.720      ;
; -7.675 ; EX_MEM:exmem|destReg[0]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.691      ;
; -7.669 ; ID_EX:idex|rs[0]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.685      ;
; -7.648 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.472      ; 8.753      ;
; -7.626 ; ID_EX:idex|rs[4]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.642      ;
; -7.612 ; ID_EX:idex|rs[1]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.628      ;
; -7.603 ; MEM_WB:memwb|destReg[2]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.619      ;
; -7.601 ; MEM_WB:memwb|control[1]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.617      ;
; -7.600 ; MEM_WB:memwb|destReg[1]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.616      ;
; -7.596 ; EX_MEM:exmem|destReg[1]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.612      ;
; -7.595 ; MEM_WB:memwb|destReg[0]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.611      ;
; -7.581 ; MEM_WB:memwb|destReg[3]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.597      ;
; -7.573 ; EX_MEM:exmem|pc[0]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.589      ;
; -7.558 ; ID_EX:idex|rs[2]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.574      ;
; -7.551 ; ID_EX:idex|rs[3]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.567      ;
; -7.543 ; EX_MEM:exmem|pc[1]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.559      ;
; -7.461 ; MEM_WB:memwb|destReg[4]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.477      ;
; -7.397 ; EX_MEM:exmem|pc[7]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.184      ; 7.214      ;
; -7.393 ; MEM_WB:memwb|memData[22]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 7.413      ;
; -7.385 ; MEM_WB:memwb|aluResult[0]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.401      ;
; -7.367 ; EX_MEM:exmem|aluResult[0]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 7.186      ;
; -7.352 ; MEM_WB:memwb|aluResult[1]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.368      ;
; -7.339 ; MEM_WB:memwb|memData[1]    ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.355      ;
; -7.337 ; ID_EX:idex|rt[2]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.472      ; 8.442      ;
; -7.334 ; EX_MEM:exmem|aluResult[1]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.384      ; 7.351      ;
; -7.333 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.826      ;
; -7.332 ; MEM_WB:memwb|memData[24]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 7.352      ;
; -7.329 ; MEM_WB:memwb|memData[23]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.378      ; 7.340      ;
; -7.325 ; ID_EX:idex|rt[0]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.472      ; 8.430      ;
; -7.320 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.302      ;
; -7.318 ; EX_MEM:exmem|pc[14]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.184      ; 7.135      ;
; -7.312 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.805      ;
; -7.309 ; MEM_WB:memwb|memData[14]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.384      ; 7.326      ;
; -7.307 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.800      ;
; -7.299 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.281      ;
; -7.298 ; MEM_WB:memwb|aluResult[14] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.184      ; 7.115      ;
; -7.294 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.276      ;
; -7.282 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.775      ;
; -7.269 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.255      ;
; -7.269 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.251      ;
; -7.250 ; EX_MEM:exmem|aluResult[3]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.188      ; 7.071      ;
; -7.248 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.234      ;
; -7.244 ; EX_MEM:exmem|destReg[3]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.737      ;
; -7.243 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.229      ;
; -7.231 ; EX_MEM:exmem|destReg[3]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.213      ;
; -7.229 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.191      ;
; -7.223 ; MEM_WB:memwb|aluResult[9]  ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.173      ; 7.029      ;
; -7.220 ; MEM_WB:memwb|control[2]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.713      ;
; -7.218 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.204      ;
; -7.208 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.170      ;
; -7.207 ; MEM_WB:memwb|control[2]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.189      ;
; -7.204 ; EX_MEM:exmem|aluResult[17] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.189      ; 7.026      ;
; -7.203 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.165      ;
; -7.201 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.246      ;
; -7.201 ; EX_MEM:exmem|pc[9]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.217      ;
; -7.195 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.511      ; 7.898      ;
; -7.191 ; EX_MEM:exmem|destReg[0]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.684      ;
; -7.185 ; ID_EX:idex|rs[0]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.678      ;
; -7.183 ; ID_EX:idex|rt[4]           ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.599      ; 8.415      ;
; -7.180 ; EX_MEM:exmem|destReg[3]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.166      ;
; -7.180 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.225      ;
; -7.178 ; EX_MEM:exmem|destReg[0]    ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.160      ;
; -7.178 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.140      ;
; -7.175 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.220      ;
; -7.174 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.511      ; 7.877      ;
; -7.172 ; EX_MEM:exmem|pc[2]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.188      ;
; -7.172 ; ID_EX:idex|rs[0]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.154      ;
; -7.169 ; ID_EX:idex|control[7]      ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.185      ;
; -7.169 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.511      ; 7.872      ;
; -7.167 ; EX_MEM:exmem|aluResult[14] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.186      ; 6.986      ;
; -7.164 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.590      ; 8.746      ;
; -7.156 ; MEM_WB:memwb|control[2]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.142      ;
; -7.154 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.398      ; 8.145      ;
; -7.151 ; ID_EX:idex|rt[1]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 1.476      ; 9.222      ;
; -7.150 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[4]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.195      ;
; -7.144 ; MEM_WB:memwb|control[0]    ; pc:pc|prevPc[18] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.511      ; 7.847      ;
; -7.142 ; ID_EX:idex|rs[4]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.635      ;
; -7.140 ; EX_MEM:exmem|destReg[3]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.102      ;
; -7.136 ; EX_MEM:exmem|pc[28]        ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.181      ; 6.950      ;
; -7.134 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[25] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.451      ; 8.097      ;
; -7.133 ; EX_MEM:exmem|destReg[2]    ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.398      ; 8.124      ;
; -7.130 ; EX_MEM:exmem|destReg[4]    ; pc:pc|prevPc[12] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.453      ; 8.098      ;
; -7.130 ; MEM_WB:memwb|memData[26]   ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.383      ; 7.146      ;
; -7.129 ; ID_EX:idex|rs[4]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.111      ;
; -7.128 ; EX_MEM:exmem|control[2]    ; pc:pc|prevPc[22] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.398      ; 8.119      ;
; -7.128 ; ID_EX:idex|rs[1]           ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.621      ;
; -7.127 ; EX_MEM:exmem|destReg[0]    ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.113      ;
; -7.121 ; ID_EX:idex|rs[0]           ; pc:pc|prevPc[13] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.391      ; 8.107      ;
; -7.119 ; MEM_WB:memwb|destReg[2]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.612      ;
; -7.118 ; EX_MEM:exmem|pc[5]         ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.184      ; 6.935      ;
; -7.117 ; MEM_WB:memwb|control[1]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.610      ;
; -7.116 ; MEM_WB:memwb|control[2]    ; pc:pc|prevPc[31] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.445      ; 8.078      ;
; -7.116 ; MEM_WB:memwb|destReg[1]    ; pc:pc|prevPc[8]  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.501      ; 7.609      ;
; -7.115 ; ID_EX:idex|rs[1]           ; pc:pc|prevPc[17] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.387      ; 8.097      ;
; -7.114 ; EX_MEM:exmem|aluResult[24] ; pc:pc|prevPc[21] ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 1.000        ; 0.390      ; 7.137      ;
+--------+----------------------------+------------------+---------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ID_EX:idex|control[1]'                                                                                                         ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                    ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+
; -0.747 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.287      ; 1.645      ;
; -0.705 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.229      ; 1.629      ;
; -0.690 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.281      ; 1.696      ;
; -0.687 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.221      ; 1.639      ;
; -0.682 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.283      ; 1.706      ;
; -0.661 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.216      ; 1.660      ;
; -0.657 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.235      ; 1.683      ;
; -0.641 ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.228      ; 1.692      ;
; -0.616 ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.284      ; 1.773      ;
; -0.609 ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.172      ; 1.668      ;
; -0.603 ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.238      ; 1.740      ;
; -0.600 ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.170      ; 1.675      ;
; -0.599 ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.178      ; 1.684      ;
; -0.594 ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.236      ; 1.747      ;
; -0.587 ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.164      ; 1.682      ;
; -0.587 ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.162      ; 1.680      ;
; -0.586 ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.232      ; 1.751      ;
; -0.578 ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.170      ; 1.697      ;
; -0.573 ; ID_EX:idex|control[1] ; pc:pc|prevPc[23]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.252      ; 1.784      ;
; -0.571 ; ID_EX:idex|control[1] ; pc:pc|prevPc[5]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.156      ; 1.690      ;
; -0.571 ; ID_EX:idex|control[1] ; pc:pc|prevPc[18]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.291      ; 1.825      ;
; -0.569 ; ID_EX:idex|control[1] ; pc:pc|prevPc[29]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.251      ; 1.787      ;
; -0.554 ; ID_EX:idex|control[1] ; pc:pc|prevPc[16]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.230      ; 1.781      ;
; -0.544 ; ID_EX:idex|control[1] ; pc:pc|prevPc[0]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.163      ; 1.724      ;
; -0.542 ; ID_EX:idex|control[1] ; pc:pc|prevPc[1]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.160      ; 1.723      ;
; -0.533 ; ID_EX:idex|control[1] ; pc:pc|prevPc[17]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.160      ; 1.732      ;
; -0.527 ; ID_EX:idex|control[1] ; pc:pc|prevPc[27]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.231      ; 1.809      ;
; -0.498 ; ID_EX:idex|control[1] ; pc:pc|prevPc[22]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.171      ; 1.778      ;
; -0.491 ; ID_EX:idex|control[1] ; pc:pc|prevPc[2]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.179      ; 1.793      ;
; -0.488 ; ID_EX:idex|control[1] ; pc:pc|prevPc[4]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.160      ; 1.777      ;
; -0.470 ; ID_EX:idex|control[1] ; pc:pc|prevPc[20]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.236      ; 1.871      ;
; -0.225 ; ID_EX:idex|control[1] ; pc:pc|prevPc[21]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; 0.000        ; 2.156      ; 2.036      ;
; -0.119 ; IF_ID:ifid|pc2reg[29] ; IF_ID:ifid|pc2[29]~117 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.883      ; 0.284      ;
; -0.119 ; IF_ID:ifid|pc2reg[23] ; IF_ID:ifid|pc2[23]~93  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.881      ; 0.282      ;
; -0.117 ; IF_ID:ifid|pc2reg[10] ; IF_ID:ifid|pc2[10]~53  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.890      ; 0.293      ;
; -0.104 ; IF_ID:ifid|pc2reg[20] ; IF_ID:ifid|pc2[20]~81  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.867      ; 0.283      ;
; -0.098 ; IF_ID:ifid|pc2reg[21] ; IF_ID:ifid|pc2[21]~85  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.865      ; 0.287      ;
; -0.094 ; IF_ID:ifid|pc2reg[25] ; IF_ID:ifid|pc2[25]~101 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.856      ; 0.282      ;
; -0.092 ; IF_ID:ifid|pc2reg[12] ; IF_ID:ifid|pc2[12]~45  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.854      ; 0.282      ;
; -0.091 ; IF_ID:ifid|pc2reg[30] ; IF_ID:ifid|pc2[30]~121 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.864      ; 0.293      ;
; -0.090 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[7]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.751      ; 1.681      ;
; -0.090 ; IF_ID:ifid|pc2reg[26] ; IF_ID:ifid|pc2[26]~105 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.863      ; 0.293      ;
; -0.090 ; IF_ID:ifid|pc2reg[16] ; IF_ID:ifid|pc2[16]~65  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.852      ; 0.282      ;
; -0.087 ; ID_EX:idex|control[1] ; pc:pc|prevPc[7]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.287      ; 1.825      ;
; -0.082 ; IF_ID:ifid|pc2reg[27] ; IF_ID:ifid|pc2[27]~109 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.856      ; 0.294      ;
; -0.081 ; IF_ID:ifid|pc2reg[15] ; IF_ID:ifid|pc2[15]~61  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.843      ; 0.282      ;
; -0.080 ; IF_ID:ifid|pc2reg[0]  ; IF_ID:ifid|pc2[0]~1    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.853      ; 0.293      ;
; -0.074 ; ID_EX:idex|control[1] ; pc:pc|prevPc[12]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.229      ; 1.780      ;
; -0.073 ; IF_ID:ifid|pc2reg[22] ; IF_ID:ifid|pc2[22]~89  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.846      ; 0.293      ;
; -0.071 ; IF_ID:ifid|pc2reg[18] ; IF_ID:ifid|pc2[18]~73  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.844      ; 0.293      ;
; -0.069 ; IF_ID:ifid|pc2reg[7]  ; IF_ID:ifid|pc2[7]~29   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.844      ; 0.295      ;
; -0.061 ; ID_EX:idex|control[1] ; pc:pc|prevPc[31]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.221      ; 1.785      ;
; -0.048 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[12]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.693      ; 1.665      ;
; -0.041 ; ID_EX:idex|control[1] ; pc:pc|prevPc[24]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.235      ; 1.819      ;
; -0.036 ; ID_EX:idex|control[1] ; pc:pc|prevPc[8]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.281      ; 1.870      ;
; -0.034 ; IF_ID:ifid|pc2reg[2]  ; IF_ID:ifid|pc2[2]~9    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.790      ; 0.276      ;
; -0.033 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[8]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.745      ; 1.732      ;
; -0.030 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[31]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.685      ; 1.675      ;
; -0.030 ; IF_ID:ifid|pc2reg[9]  ; IF_ID:ifid|pc2[9]~37   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.786      ; 0.276      ;
; -0.030 ; IF_ID:ifid|pc2reg[6]  ; IF_ID:ifid|pc2[6]~25   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.786      ; 0.276      ;
; -0.028 ; ID_EX:idex|control[1] ; pc:pc|prevPc[19]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.283      ; 1.880      ;
; -0.026 ; ID_EX:idex|control[1] ; pc:pc|prevPc[15]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.216      ; 1.815      ;
; -0.025 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[19]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.747      ; 1.742      ;
; -0.025 ; IF_ID:ifid|pc2reg[8]  ; IF_ID:ifid|pc2[8]~33   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.781      ; 0.276      ;
; -0.025 ; IF_ID:ifid|pc2reg[3]  ; IF_ID:ifid|pc2[3]~13   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.781      ; 0.276      ;
; -0.004 ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[15]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.680      ; 1.696      ;
; 0.000  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[24]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.699      ; 1.719      ;
; 0.007  ; ID_EX:idex|control[1] ; pc:pc|prevPc[14]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.172      ; 1.804      ;
; 0.007  ; ID_EX:idex|control[1] ; pc:pc|prevPc[25]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.228      ; 1.860      ;
; 0.016  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[25]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.692      ; 1.728      ;
; 0.016  ; ID_EX:idex|control[1] ; pc:pc|prevPc[11]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.284      ; 1.925      ;
; 0.023  ; ID_EX:idex|control[1] ; pc:pc|prevPc[6]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.178      ; 1.826      ;
; 0.030  ; ID_EX:idex|control[1] ; pc:pc|prevPc[30]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.238      ; 1.893      ;
; 0.039  ; ID_EX:idex|control[1] ; pc:pc|prevPc[26]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.236      ; 1.900      ;
; 0.041  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[11]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.748      ; 1.809      ;
; 0.043  ; ID_EX:idex|control[1] ; pc:pc|prevPc[10]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.162      ; 1.830      ;
; 0.048  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[14]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.636      ; 1.704      ;
; 0.050  ; IF_ID:ifid|pc2reg[24] ; IF_ID:ifid|pc2[24]~97  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.782      ; 0.352      ;
; 0.050  ; IF_ID:ifid|pc2reg[14] ; IF_ID:ifid|pc2[14]~57  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.783      ; 0.353      ;
; 0.051  ; IF_ID:ifid|pc2reg[31] ; IF_ID:ifid|pc2[31]~125 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.776      ; 0.347      ;
; 0.054  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[30]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.702      ; 1.776      ;
; 0.054  ; IF_ID:ifid|pc2reg[17] ; IF_ID:ifid|pc2[17]~69  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.767      ; 0.341      ;
; 0.057  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[9]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.634      ; 1.711      ;
; 0.058  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[6]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.642      ; 1.720      ;
; 0.058  ; IF_ID:ifid|pc2reg[11] ; IF_ID:ifid|pc2[11]~49  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.775      ; 0.353      ;
; 0.059  ; IF_ID:ifid|pc2reg[13] ; IF_ID:ifid|pc2[13]~41  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.767      ; 0.346      ;
; 0.060  ; ID_EX:idex|control[1] ; pc:pc|prevPc[9]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.170      ; 1.855      ;
; 0.063  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[26]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.700      ; 1.783      ;
; 0.063  ; IF_ID:ifid|inst[24]   ; pc:pc|prevPc[7]        ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.751      ; 1.834      ;
; 0.063  ; IF_ID:ifid|pc2reg[19] ; IF_ID:ifid|pc2[19]~77  ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.771      ; 0.354      ;
; 0.064  ; IF_ID:ifid|pc2reg[28] ; IF_ID:ifid|pc2[28]~113 ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.770      ; 0.354      ;
; 0.065  ; IF_ID:ifid|pc2reg[5]  ; IF_ID:ifid|pc2[5]~21   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.769      ; 0.354      ;
; 0.067  ; ID_EX:idex|control[1] ; pc:pc|prevPc[3]        ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.170      ; 1.862      ;
; 0.070  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[10]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.626      ; 1.716      ;
; 0.070  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[13]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.628      ; 1.718      ;
; 0.071  ; IF_ID:ifid|inst[25]   ; pc:pc|prevPc[28]       ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; 0.000        ; 1.696      ; 1.787      ;
; 0.072  ; IF_ID:ifid|pc2reg[4]  ; IF_ID:ifid|pc2[4]~17   ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.763      ; 0.355      ;
; 0.072  ; IF_ID:ifid|pc2reg[1]  ; IF_ID:ifid|pc2[1]~5    ; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1] ; -0.500       ; 0.762      ; 0.354      ;
; 0.073  ; ID_EX:idex|control[1] ; pc:pc|prevPc[28]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.232      ; 1.930      ;
; 0.077  ; ID_EX:idex|control[1] ; pc:pc|prevPc[13]       ; ID_EX:idex|control[1]           ; ID_EX:idex|control[1] ; -0.500       ; 2.164      ; 1.866      ;
+--------+-----------------------+------------------------+---------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'frequencyDivider:divider|clkReg'                                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.519 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.653      ; 1.343      ;
; -0.443 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.647      ; 1.413      ;
; -0.175 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[8]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.689      ;
; -0.051 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[3]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.653      ; 1.811      ;
; -0.051 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[8]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.653      ; 1.811      ;
; -0.017 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[9]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.847      ;
; -0.014 ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[10]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.850      ;
; 0.046  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[8]~_emulated            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.910      ;
; 0.049  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[11]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.913      ;
; 0.052  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[12]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.916      ;
; 0.085  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[6]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.949      ;
; 0.115  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[13]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.979      ;
; 0.118  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[14]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 1.982      ;
; 0.124  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[10]                  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.653      ; 1.486      ;
; 0.136  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[21]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.001      ;
; 0.178  ; IF_ID:ifid|inst[25]                    ; IF_ID:ifid|pc2reg[10]                  ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.117      ; 1.379      ;
; 0.181  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[15]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.045      ;
; 0.183  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[16]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.048      ;
; 0.185  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|data[0]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|data[1]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|data[4]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|data[2]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|data[3]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[6]         ; uart:uart0|rx:receiver|data[6]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|data[5]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|data[7]         ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|contador[3]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|rx:receiver|contador[1]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|baudRate:baudrate|rx_acc[3] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|tx            ; uart:uart0|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|tx            ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|contador[1]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|contador[2]   ; uart:uart1|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|rx:receiver|rdy             ; uart:uart0|rx:receiver|rdy             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|estado.00     ; uart:uart0|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|estado.01     ; uart:uart0|tx:transmiter|estado.01     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[0]   ; uart:uart0|tx:transmiter|contador[0]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[1]   ; uart:uart0|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|contador[2]   ; uart:uart0|tx:transmiter|contador[2]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.11     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|rx:receiver|amostra_dado[1] ; uart:uart0|rx:receiver|amostra_dado[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|rx:receiver|amostra_dado[2] ; uart:uart0|rx:receiver|amostra_dado[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|rx:receiver|amostra_dado[3] ; uart:uart0|rx:receiver|amostra_dado[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:uart0|rx:receiver|amostra_dado[0] ; uart:uart0|rx:receiver|amostra_dado[0] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|readyRx0b              ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|stage0.01              ; arbiter:arbiter|stage0.01              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|stage0.00              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|stage.00               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.01               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; arbiter:arbiter|busyTx0reg             ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.307      ;
; 0.191  ; uart:uart0|rx:receiver|data[7]         ; uart:uart0|rx:receiver|out_rx[7]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.313      ;
; 0.192  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[0]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.314      ;
; 0.193  ; uart:uart0|baudRate:baudrate|tx_acc[7] ; uart:uart0|baudRate:baudrate|tx_acc[7] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.314      ;
; 0.200  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[2] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.322      ;
; 0.201  ; uart:uart0|baudRate:baudrate|rx_acc[1] ; uart:uart0|baudRate:baudrate|rx_acc[3] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.323      ;
; 0.201  ; arbiter:arbiter|stage0.11              ; arbiter:arbiter|stage0.10              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.322      ;
; 0.201  ; arbiter:arbiter|stage0.00              ; arbiter:arbiter|busyTx0reg             ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.322      ;
; 0.202  ; arbiter:arbiter|stage.00               ; arbiter:arbiter|readyRx0b              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.323      ;
; 0.203  ; uart:uart0|rx:receiver|contador[2]     ; uart:uart0|rx:receiver|contador[3]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.325      ;
; 0.203  ; uart:uart1|tx:transmiter|estado.11     ; uart:uart1|tx:transmiter|estado.00     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.324      ;
; 0.205  ; uart:uart0|baudRate:baudrate|rx_acc[2] ; uart:uart0|baudRate:baudrate|rx_acc[1] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.327      ;
; 0.205  ; uart:uart1|tx:transmiter|estado.00     ; uart:uart1|tx:transmiter|tx            ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.326      ;
; 0.206  ; arbiter:arbiter|stage0.10              ; arbiter:arbiter|stage0.11              ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.327      ;
; 0.210  ; uart:uart0|rx:receiver|estado.01       ; uart:uart0|rx:receiver|estado.10       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.331      ;
; 0.213  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[2]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.335      ;
; 0.214  ; uart:uart0|rx:receiver|contador[0]     ; uart:uart0|rx:receiver|contador[1]     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.336      ;
; 0.214  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[9]~_emulated            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.078      ;
; 0.215  ; uart:uart1|tx:transmiter|contador[0]   ; uart:uart1|tx:transmiter|contador[1]   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.336      ;
; 0.216  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[25]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.081      ;
; 0.218  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[0]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.082      ;
; 0.218  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[21]~_emulated           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.280      ;
; 0.220  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2reg[5]                   ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.647      ; 1.576      ;
; 0.240  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[17]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.105      ;
; 0.243  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[7]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.107      ;
; 0.249  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[18]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.114      ;
; 0.251  ; arbiter:arbiter|stage.01               ; arbiter:arbiter|stage.10               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.372      ;
; 0.254  ; ID_EX:idex|rt[4]                       ; EX_MEM:exmem|rtValue[13]               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.244      ; 1.582      ;
; 0.254  ; IF_ID:ifid|inst[25]                    ; IF_ID:ifid|pc2reg[5]                   ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.111      ; 1.449      ;
; 0.257  ; uart:uart1|tx:transmiter|estado.01     ; uart:uart1|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.378      ;
; 0.258  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[2]                       ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.122      ;
; 0.263  ; EX_MEM:exmem|aluResult[28]             ; EX_MEM:exmem|rtValue[28]               ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.385      ;
; 0.263  ; uart:uart0|tx:transmiter|estado.11     ; uart:uart0|tx:transmiter|estado.10     ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.384      ;
; 0.264  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc2[17]~_emulated           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.326      ;
; 0.265  ; uart:uart0|rx:receiver|data[4]         ; uart:uart0|rx:receiver|out_rx[4]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.387      ;
; 0.265  ; uart:uart0|rx:receiver|data[2]         ; uart:uart0|rx:receiver|out_rx[2]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.387      ;
; 0.265  ; uart:uart0|rx:receiver|data[3]         ; uart:uart0|rx:receiver|out_rx[3]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.387      ;
; 0.265  ; ID_EX:idex|pc[24]                      ; EX_MEM:exmem|pc[24]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.386      ;
; 0.266  ; uart:uart0|rx:receiver|data[1]         ; uart:uart0|rx:receiver|out_rx[1]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.388      ;
; 0.266  ; uart:uart0|rx:receiver|data[5]         ; uart:uart0|rx:receiver|out_rx[5]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.388      ;
; 0.267  ; ID_EX:idex|pc[21]                      ; EX_MEM:exmem|pc[21]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; ID_EX:idex|pc[22]                      ; EX_MEM:exmem|pc[22]                    ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.037      ; 0.388      ;
; 0.268  ; uart:uart0|rx:receiver|data[0]         ; uart:uart0|rx:receiver|out_rx[0]       ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 0.038      ; 0.390      ;
; 0.270  ; ID_EX:idex|control[1]                  ; IF_ID:ifid|pc[20]                      ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.135      ;
+--------+----------------------------------------+----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.108 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.519      ; 1.650      ;
; -0.086 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.515      ; 1.668      ;
; -0.080 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.516      ; 1.675      ;
; -0.063 ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; 0.000        ; 1.519      ; 1.695      ;
; 0.184  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|stage.11                                                                                             ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.046      ; 0.314      ;
; 0.185  ; frequencyDivider:divider|stage.11                                                           ; frequencyDivider:divider|clkReg                                                                                               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.046      ; 0.315      ;
; 0.528  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a48~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.046     ; 0.616      ;
; 0.569  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.686      ;
; 0.585  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.519      ; 1.843      ;
; 0.591  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.979      ; 1.704      ;
; 0.597  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.980      ; 1.711      ;
; 0.607  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.515      ; 1.861      ;
; 0.613  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.516      ; 1.868      ;
; 0.614  ; IF_ID:ifid|inst[25]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.731      ;
; 0.630  ; ID_EX:idex|control[1]                                                                       ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; ID_EX:idex|control[1]           ; clock_50MHz ; -0.500       ; 1.519      ; 1.888      ;
; 0.691  ; uart:uart0|rx:receiver|out_rx[2]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0                 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.048     ; 0.777      ;
; 0.722  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.839      ;
; 0.744  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.979      ; 1.857      ;
; 0.750  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.980      ; 1.864      ;
; 0.767  ; IF_ID:ifid|inst[24]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.884      ;
; 0.770  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.105      ; 2.009      ;
; 0.792  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.101      ; 2.027      ;
; 0.798  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.102      ; 2.034      ;
; 0.815  ; ID_EX:idex|rt[4]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 1.105      ; 2.054      ;
; 0.819  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a59~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.045     ; 0.908      ;
; 0.822  ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.939      ;
; 0.825  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.045     ; 0.914      ;
; 0.837  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.045     ; 0.926      ;
; 0.838  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.045     ; 0.927      ;
; 0.844  ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.979      ; 1.957      ;
; 0.845  ; IF_ID:ifid|inst[21]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.962      ;
; 0.847  ; EX_MEM:exmem|control[1]                                                                     ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg                     ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.059     ; 0.922      ;
; 0.847  ; ID_EX:idex|rt[3]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.964      ;
; 0.850  ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.980      ; 1.964      ;
; 0.851  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.176      ;
; 0.851  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.176      ;
; 0.851  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.223      ; 1.178      ;
; 0.851  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.176      ;
; 0.858  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.181      ;
; 0.858  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.181      ;
; 0.858  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.183      ;
; 0.858  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.181      ;
; 0.859  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.184      ;
; 0.859  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.184      ;
; 0.859  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.223      ; 1.186      ;
; 0.859  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.184      ;
; 0.860  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.181      ;
; 0.860  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.181      ;
; 0.860  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.183      ;
; 0.860  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.181      ;
; 0.861  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.186      ;
; 0.861  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.186      ;
; 0.861  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.223      ; 1.188      ;
; 0.861  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.186      ;
; 0.864  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.201      ;
; 0.864  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.201      ;
; 0.864  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.235      ; 1.203      ;
; 0.864  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.201      ;
; 0.865  ; EX_MEM:exmem|rtValue[26]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a51~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.044     ; 0.955      ;
; 0.866  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.189      ;
; 0.866  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.189      ;
; 0.866  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.191      ;
; 0.866  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a39~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.189      ;
; 0.867  ; IF_ID:ifid|inst[22]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.984      ;
; 0.867  ; IF_ID:ifid|inst[21]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.979      ; 1.980      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.187      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.187      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.189      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.187      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.189      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.189      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.219      ; 1.191      ;
; 0.868  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a47~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.189      ;
; 0.869  ; ID_EX:idex|rt[3]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a0~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.979      ; 1.982      ;
; 0.869  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.194      ;
; 0.869  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg                      ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.194      ;
; 0.869  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0                 ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.223      ; 1.196      ;
; 0.869  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.221      ; 1.194      ;
; 0.871  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.197      ;
; 0.871  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.197      ;
; 0.871  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.224      ; 1.199      ;
; 0.871  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|rden_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.197      ;
; 0.872  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.209      ;
; 0.872  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.209      ;
; 0.872  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.235      ; 1.211      ;
; 0.872  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a32~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.233      ; 1.209      ;
; 0.873  ; IF_ID:ifid|inst[20]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a21~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 1.990      ;
; 0.873  ; IF_ID:ifid|inst[21]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.980      ; 1.987      ;
; 0.875  ; ID_EX:idex|rt[3]                                                                            ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a6~porta_address_reg0  ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.980      ; 1.989      ;
; 0.876  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.195      ;
; 0.876  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.195      ;
; 0.876  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.217      ; 1.197      ;
; 0.876  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a36~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.215      ; 1.195      ;
; 0.879  ; uart:uart0|rx:receiver|out_rx[5]                                                            ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a37~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.052     ; 0.961      ;
; 0.879  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_we_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.205      ;
; 0.879  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_re_reg                     ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.205      ;
; 0.879  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_datain_reg0                ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.224      ; 1.207      ;
; 0.879  ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|wren_a_store ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a52~porta_address_reg0               ; clock_50MHz                     ; clock_50MHz ; 0.000        ; 0.222      ; 1.205      ;
; 0.881  ; EX_MEM:exmem|rtValue[25]                                                                    ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0                ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; -0.246     ; 0.769      ;
; 0.890  ; IF_ID:ifid|inst[21]                                                                         ; instructionMem:instructionMem|altsyncram:altsyncram_component|altsyncram_job1:auto_generated|ram_block1a11~porta_address_reg0 ; frequencyDivider:divider|clkReg ; clock_50MHz ; 0.000        ; 0.983      ; 2.007      ;
+--------+---------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'frequencyDivider:divider|clkReg'                                                                                                ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.444 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.407      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.437 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.400      ;
; -2.350 ; IF_ID:ifid|inst[19] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.413      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.345 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.308      ;
; -2.343 ; ID_EX:idex|rt[2]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.406      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.340 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.303      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.306 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.269      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.276 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.239      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.267 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.094      ; 3.348      ;
; -2.251 ; IF_ID:ifid|inst[17] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.314      ;
; -2.246 ; ID_EX:idex|rt[1]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.309      ;
; -2.212 ; ID_EX:idex|rt[3]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.275      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.191 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.154      ;
; -2.182 ; IF_ID:ifid|inst[18] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.245      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.169 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.147     ; 3.009      ;
; -2.164 ; ID_EX:idex|rt[4]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.203      ; 3.354      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[20] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[18] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[17] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[16] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[22] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[21] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[25] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[19] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.139 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[24] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.024     ; 3.102      ;
; -2.097 ; ID_EX:idex|rt[0]    ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.160      ;
; -2.066 ; IF_ID:ifid|inst[23] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; -0.038     ; 3.015      ;
; -2.045 ; IF_ID:ifid|inst[16] ; IF_ID:ifid|inst[23] ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1.000        ; 0.076      ; 3.108      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'frequencyDivider:divider|clkReg'                                                                                                           ;
+-------+-----------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.222 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.853      ; 2.284      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[3]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.650      ; 2.267      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[5]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.650      ; 2.267      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[4]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.650      ; 2.267      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[2]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.650      ; 2.267      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[13]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[14]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[12]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.408 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[11]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.273      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[1]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.652      ; 2.275      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[3]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.654      ; 2.277      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[12]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.652      ; 2.275      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[15]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.652      ; 2.275      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[19]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.652      ; 2.275      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[22]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.278      ;
; 0.414 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[25]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.652      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[15]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[6]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[8]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[9]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[10]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.415 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[7]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.651      ; 2.275      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[6]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[2]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.284      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[4]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[5]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[13]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[7]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[8]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.419 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[9]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.283      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[0]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[0]~_emulated  ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.277      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[10]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[10]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[6]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[1]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[2]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[3]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[8]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[9]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[5]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[14]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[13]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[15]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[16]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[17]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[18]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[19]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[14]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[21]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[22]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[24]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[23]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[23]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[24]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[25]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[26]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[27]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[27]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[28]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[28]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[29]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[29]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[30]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[30]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[11]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[11]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[12]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[4]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[20]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[31]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[26]            ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.656      ; 2.285      ;
; 0.420 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc[7]             ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.655      ; 2.284      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[26]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[27]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[30]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[31]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[28]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.421 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[29]          ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 0.000        ; 1.648      ; 2.278      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[20]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[16]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[17]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[18]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[21]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.870 ; ID_EX:idex|control[1] ; IF_ID:ifid|pc2[31]~_emulated ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.853      ; 2.432      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[20]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[16]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[17]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[18]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[21]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 0.919 ; IF_ID:ifid|inst[25]   ; IF_ID:ifid|pc2[31]~_emulated ; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 0.000        ; 1.317      ; 2.320      ;
; 1.054 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[1]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.656      ; 2.419      ;
; 1.054 ; ID_EX:idex|control[1] ; IF_ID:ifid|inst[0]           ; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; -0.500       ; 1.656      ; 2.419      ;
+-------+-----------------------+------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50MHz ; Rise       ; clock_50MHz                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|address_reg_a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a23~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a25~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a29~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a30~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50MHz ; Rise       ; dataMem:dataMem|altsyncram:altsyncram_component|altsyncram_3ql1:auto_generated|ram_block1a31~porta_datain_reg0  ;
+--------+--------------+----------------+------------+-------------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'frequencyDivider:divider|clkReg'                                                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                           ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|aluResult[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|control[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|destReg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[27]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[28]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[29]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[30]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[31]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|pc[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; frequencyDivider:divider|clkReg ; Rise       ; EX_MEM:exmem|rtValue[4]    ;
+--------+--------------+----------------+------------+---------------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ID_EX:idex|control[1]'                                                      ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------+
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[18]       ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[19]       ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[8]        ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[18]|dataa    ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[11]       ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[23]~93  ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[29]~117 ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[7]        ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[19]|dataa    ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[7]|datab     ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[20]~81  ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[23]~93|datac  ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[29]~117|datac ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[23]|datac    ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[29]|datac    ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[8]|dataa     ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[21]~85  ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[26]~105 ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[30]~121 ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[10]~53|dataa  ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[6]        ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[27]~109 ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[20]~81|datac  ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[2]        ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[11]|dataa    ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[20]|datac    ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[0]~1    ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[12]~45  ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[16]~65  ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[25]~101 ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[21]~85|datac  ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[26]~105|datac ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[9]        ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[26]|datac    ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[30]|datac    ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[30]~121|datac ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[14]       ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[27]|datac    ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[28]|datac    ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[18]~73  ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[7]~29   ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[27]~109|datac ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[23]       ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[29]       ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[3]        ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[15]~61  ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[0]~1|datac    ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[12]~45|datac  ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[16]~65|datac  ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[25]~101|datac ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[0]        ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[12]|datac    ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[16]|datac    ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[24]|datac    ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[25]|datac    ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[2]~9|datad    ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[6]|datad     ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[10]~53  ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[18]~73|datac  ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[6]~25|datad   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[7]~29|datac   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[9]~37|datad   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[10]       ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[13]       ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[1]        ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[20]       ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[4]        ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[5]        ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[2]|datad     ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[22]~89  ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[15]~61|datac  ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[17]       ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[22]       ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[26]       ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[30]       ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[15]|datac    ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[9]|datad     ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[14]~57|datad  ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[24]~97|datad  ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[8]~33|datad   ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[21]       ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[27]       ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[28]       ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[14]|datad    ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[3]~13|datad   ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[31]|datac    ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[3]|datad     ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[2]~9    ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[22]~89|datac  ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[28]~113|datad ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[12]       ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[16]       ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[24]       ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc:pc|prevPc[25]       ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; pc|prevPc[0]|datad     ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[6]~25   ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ID_EX:idex|control[1] ; Fall       ; IF_ID:ifid|pc2[9]~37   ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[19]~77|datad  ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[17]~69|datad  ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; ID_EX:idex|control[1] ; Rise       ; ifid|pc2[1]~5|datad    ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; 1.927 ; 2.640 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; -0.658 ; -1.500 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 5.745 ; 5.891 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.264 ; 4.224 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.422 ; 4.380 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.745 ; 5.891 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.914 ; 4.809 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 4.496 ; 4.435 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.345 ; 4.303 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 4.942 ; 4.805 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.240 ; 4.204 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.892 ; 5.103 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.957 ; 5.076 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 4.083 ; 4.052 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.106 ; 4.070 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.258 ; 4.220 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.580 ; 5.732 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.729 ; 4.631 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 4.328 ; 4.273 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.183 ; 4.147 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 4.756 ; 4.628 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.083 ; 4.052 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.711 ; 4.912 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.776 ; 4.887 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -19.947    ; -1.261  ; -5.619   ; 0.222   ; -3.000              ;
;  ID_EX:idex|control[1]           ; -16.749    ; -1.261  ; N/A      ; N/A     ; 0.285               ;
;  clock_50MHz                     ; -16.881    ; -0.108  ; N/A      ; N/A     ; -3.000              ;
;  frequencyDivider:divider|clkReg ; -19.947    ; -0.768  ; -5.619   ; 0.222   ; -1.285              ;
; Design-wide TNS                  ; -10486.338 ; -39.028 ; -371.767 ; 0.0     ; -2478.888           ;
;  ID_EX:idex|control[1]           ; -501.344   ; -37.604 ; N/A      ; N/A     ; 0.000               ;
;  clock_50MHz                     ; -1354.285  ; -0.337  ; N/A      ; N/A     ; -537.253            ;
;  frequencyDivider:divider|clkReg ; -8630.709  ; -1.408  ; -371.767 ; 0.000   ; -1941.635           ;
+----------------------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; 4.023 ; 4.417 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; UART_Rx   ; frequencyDivider:divider|clkReg ; -0.658 ; -1.500 ; Rise       ; frequencyDivider:divider|clkReg ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 9.962 ; 10.324 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 7.832 ; 7.931  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 8.080 ; 8.229  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 9.962 ; 10.324 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 8.979 ; 9.130  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 8.263 ; 8.396  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 8.042 ; 8.149  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 9.064 ; 9.150  ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 7.785 ; 7.905  ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 9.444 ; 9.447  ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 9.502 ; 9.286  ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+
; LEDM_R[*]  ; frequencyDivider:divider|clkReg ; 4.083 ; 4.052 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[0] ; frequencyDivider:divider|clkReg ; 4.106 ; 4.070 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[1] ; frequencyDivider:divider|clkReg ; 4.258 ; 4.220 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[2] ; frequencyDivider:divider|clkReg ; 5.580 ; 5.732 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[3] ; frequencyDivider:divider|clkReg ; 4.729 ; 4.631 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[4] ; frequencyDivider:divider|clkReg ; 4.328 ; 4.273 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[5] ; frequencyDivider:divider|clkReg ; 4.183 ; 4.147 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[6] ; frequencyDivider:divider|clkReg ; 4.756 ; 4.628 ; Rise       ; frequencyDivider:divider|clkReg ;
;  LEDM_R[7] ; frequencyDivider:divider|clkReg ; 4.083 ; 4.052 ; Rise       ; frequencyDivider:divider|clkReg ;
; PIN_F11    ; frequencyDivider:divider|clkReg ; 4.711 ; 4.912 ; Rise       ; frequencyDivider:divider|clkReg ;
; UART_Tx    ; frequencyDivider:divider|clkReg ; 4.776 ; 4.887 ; Rise       ; frequencyDivider:divider|clkReg ;
+------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PIN_F11       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switch[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PIN_E11                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_Rx                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PIN_Y17                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50MHz             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.0302 V           ; 0.317 V                              ; 0.069 V                              ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.0302 V          ; 0.317 V                             ; 0.069 V                             ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_F11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0695 V           ; 0.234 V                              ; 0.094 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0695 V          ; 0.234 V                             ; 0.094 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; clock_50MHz                     ; clock_50MHz                     ; 386       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; clock_50MHz                     ; 18646143  ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; clock_50MHz                     ; 132       ; 132      ; 0        ; 0        ;
; clock_50MHz                     ; frequencyDivider:divider|clkReg ; 128       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 492792361 ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 3347      ; 3379     ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1]           ; 14943421  ; 0        ; 32       ; 0        ;
; ID_EX:idex|control[1]           ; ID_EX:idex|control[1]           ; 32        ; 64       ; 0        ; 0        ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                 ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
; clock_50MHz                     ; clock_50MHz                     ; 386       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; clock_50MHz                     ; 18646143  ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; clock_50MHz                     ; 132       ; 132      ; 0        ; 0        ;
; clock_50MHz                     ; frequencyDivider:divider|clkReg ; 128       ; 0        ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 492792361 ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 3347      ; 3379     ; 0        ; 0        ;
; frequencyDivider:divider|clkReg ; ID_EX:idex|control[1]           ; 14943421  ; 0        ; 32       ; 0        ;
; ID_EX:idex|control[1]           ; ID_EX:idex|control[1]           ; 32        ; 64       ; 0        ; 0        ;
+---------------------------------+---------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1920     ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 96       ; 96       ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; frequencyDivider:divider|clkReg ; frequencyDivider:divider|clkReg ; 1920     ; 0        ; 0        ; 0        ;
; ID_EX:idex|control[1]           ; frequencyDivider:divider|clkReg ; 96       ; 96       ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 1327  ; 1327 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Copyright (C) 1991-2013 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Fri Aug 25 16:05:48 2017
Info: Command: quartus_sta mips32
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name frequencyDivider:divider|clkReg frequencyDivider:divider|clkReg
    Info (332105): create_clock -period 1.000 -name clock_50MHz clock_50MHz
    Info (332105): create_clock -period 1.000 -name ID_EX:idex|control[1] ID_EX:idex|control[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.947
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.947           -8630.709 frequencyDivider:divider|clkReg 
    Info (332119):   -16.881           -1354.285 clock_50MHz 
    Info (332119):   -16.749            -501.344 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -1.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.261             -37.604 ID_EX:idex|control[1] 
    Info (332119):    -0.768              -1.408 frequencyDivider:divider|clkReg 
    Info (332119):    -0.016              -0.016 clock_50MHz 
Info (332146): Worst-case recovery slack is -5.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.619            -371.767 frequencyDivider:divider|clkReg 
Info (332146): Worst-case removal slack is 0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.462               0.000 frequencyDivider:divider|clkReg 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -537.253 clock_50MHz 
    Info (332119):    -1.285           -1941.635 frequencyDivider:divider|clkReg 
    Info (332119):     0.367               0.000 ID_EX:idex|control[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.170           -7891.099 frequencyDivider:divider|clkReg 
    Info (332119):   -15.513           -1211.792 clock_50MHz 
    Info (332119):   -15.337            -459.525 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -1.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.129             -29.768 ID_EX:idex|control[1] 
    Info (332119):    -0.641              -1.165 frequencyDivider:divider|clkReg 
    Info (332119):     0.058               0.000 clock_50MHz 
Info (332146): Worst-case recovery slack is -5.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.026            -331.975 frequencyDivider:divider|clkReg 
Info (332146): Worst-case removal slack is 0.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.412               0.000 frequencyDivider:divider|clkReg 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -528.629 clock_50MHz 
    Info (332119):    -1.285           -1941.635 frequencyDivider:divider|clkReg 
    Info (332119):     0.407               0.000 ID_EX:idex|control[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.350           -3758.678 frequencyDivider:divider|clkReg 
    Info (332119):    -7.915            -605.874 clock_50MHz 
    Info (332119):    -7.817            -226.866 ID_EX:idex|control[1] 
Info (332146): Worst-case hold slack is -0.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.747             -20.199 ID_EX:idex|control[1] 
    Info (332119):    -0.519              -1.270 frequencyDivider:divider|clkReg 
    Info (332119):    -0.108              -0.337 clock_50MHz 
Info (332146): Worst-case recovery slack is -2.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.444            -145.091 frequencyDivider:divider|clkReg 
Info (332146): Worst-case removal slack is 0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.222               0.000 frequencyDivider:divider|clkReg 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -265.233 clock_50MHz 
    Info (332119):    -1.000           -1511.000 frequencyDivider:divider|clkReg 
    Info (332119):     0.285               0.000 ID_EX:idex|control[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 696 megabytes
    Info: Processing ended: Fri Aug 25 16:06:02 2017
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:14


