<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k325tffg676-2" LaunchTime="1687262449" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/filter.dcp">
  <File Type="PA-TCL" Name="top_filter.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_filter_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_filter_reports.tcl"/>
  <File Type="RDS-RDS" Name="top_filter.vds"/>
  <File Type="RDS-UTIL" Name="top_filter_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_filter_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top_filter.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_filter_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_filter_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/booth.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/booth.v"/>
        <Attr Name="ImportTime" Val="1683013075"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/booth_multiplier.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/booth_multiplier.v"/>
        <Attr Name="ImportTime" Val="1683083984"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/coefficient.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/coefficient.v"/>
        <Attr Name="ImportTime" Val="1687232688"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/comparator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/comparator.v"/>
        <Attr Name="ImportTime" Val="1687230206"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/filter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/filter.v"/>
        <Attr Name="ImportTime" Val="1687232313"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/signal_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/signal_generator.v"/>
        <Attr Name="ImportTime" Val="1687231970"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="C:/Users/asus/Desktop/fpga/vscode/uart_send.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_filter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/sources_1/new/top_filter.v"/>
        <Attr Name="ImportTime" Val="1687232957"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../coe_file.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="C:/Users/asus/Desktop/fpga/vscode/uart_recv.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../coe_file_ref.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../coe_file.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../coe_file_ref.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../coe_file_noise.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_filter"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraint.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/constrs_1/new/constraint.xdc"/>
        <Attr Name="ImportTime" Val="1683115201"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/constraint.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/filter.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../FPGA_Advanced/FIR-Filter/FIR_Filter.srcs/utils_1/imports/synth_1/filter.dcp"/>
        <Attr Name="ImportTime" Val="1687239958"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_1"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_2"/>
</GenRun>
