#include "reg_def.h"

#define SET_BITS(x,n,of) (~((~(((-1) << (n)) | (x))) << (of))) & 0xFFFF

const struct reg_def all_reg[] = {
	{ "INDF",    0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF0",   0x0180, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF1",   0x0181, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INDF2",   0x0182, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "HIBYTE",  0x0183, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR",     0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR0",    0x0184, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "FSR1",    0x0185, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "PCL",     0x0186, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "STATUS",     0x0187, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "PFLAG",	 0x0187, 1, 
		{
			{"C", 1}, {"DC", 1},  {"Z", 1}, {"", 0}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "MCR",     0x0188, 1, 
		{
			{"MINT0", 2}, {"", -1},  {"MINT1", 2}, {"", -1}, 
			{"PD", 1}, {"TO", 1},  {"", 0}, {"GIE", 1}
		}
	},
	{ "INDF3",   0x0189, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "INTE",    0x018a, 1, 
		{
			{"T0IE", 1}, {"T1IE", 1},  {"INT0IE", 1}, {"INT1IE", 1}, 
			{"", 0}, {"T2IE", 1},  {"ADIE", 1}, {"T3IE", 1}
		}
	},
	{ "INTF",    0x018b, 1, 
		{
			{"T0IF", 1}, {"T1IF", 1},  {"INT0IF", 1}, {"INT1IF", 1}, 
			{"", 0}, {"T2IF", 1},  {"ADIF", 1}, {"T3IF", 1}
		}
	},
	{ "IOP0",    0x0190, 1, 
		{
			{"P00D", 1}, {"P01D", 1},  {"P02D", 1}, {"P03D", 1}, 
			{"P04D", 1}, {"P05D", 1},  {"P06D", 1}, {"P07D", 1}
		}
	},
	{ "OEP0",    0x0191, 1, 
		{
			{"P00OE", 1}, {"P01OE", 1},  {"P02OE", 1}, {"P03OE", 1}, 
			{"P04OE", 1}, {"P05OE", 1},  {"P06OE", 1}, {"P07OE", 1}
		}
	},
	{ "PUP0",    0x0192, 1, 
		{
			{"P00PU", 1}, {"P01PU", 1},  {"P02PU", 1}, {"P03PU", 1}, 
			{"P04PU", 1}, {"P05PU", 1},  {"P06PU", 1}, {"P07PU", 1}
		}
	},
	{ "IOP1",    0x0194, 1, 
		{
			{"P10D", 1}, {"P11D", 1},  {"P12D", 1}, {"P13D", 1}, 
			{"P14D", 1}, {"P15D", 1},  {"", 0}, {"", 0}
		}
	},
	{ "OEP1",    0x0195, 1, 
		{
			{"P10OE", 1}, {"P11OE", 1},  {"P12OE", 1}, {"P13OE", 1}, 
			{"P14OE", 1}, {"P15OE", 1},  {"", 0}, {"", 0}
		}
	},
	{ "PUP1",    0x0196, 1, 
		{
			{"P10PU", 1}, {"P11PU", 1},  {"P12PU", 1}, {"P13PU", 1}, 
			{"P14PU", 1}, {"P15PU", 1},  {"", 0}, {"", 0}
		}
	},
	{ "IOP2",    0x0198, 1, 
		{
			{"P20D", 1}, {"P21D", 1},  {"P22D", 1}, {"P23D", 1}, 
			{"P24D", 1}, {"P25D", 1},  {"P26D", 1}, {"P27D", 1}
		}
	},
	{ "OEP2",    0x0199, 1, 
		{
			{"P20OE", 1}, {"P21OE", 1},  {"P22OE", 1}, {"P23OE", 1}, 
			{"P24OE", 1}, {"P25OE", 1},  {"P26OE", 1}, {"P27OE", 1}
		}
	},
	{ "PUP2",    0x019a, 1, 
		{
			{"P20PU", 1}, {"P21PU", 1},  {"P22PU", 1}, {"P23PU", 1}, 
			{"P24PU", 1}, {"P25PU", 1},  {"P26PU", 1}, {"P27PU", 1}
		}
	},
	{ "IOP3",    0x019c, 1, 
		{
			{"P30D", 1}, {"P31D", 1},  {"P32D", 1}, {"P33D", 1}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "OEP3",    0x019d, 1, 
		{
			{"P30OE", 1}, {"P31OE", 1},  {"P32OE", 1}, {"P33OE", 1}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "PUP3",    0x019e, 1, 
		{
			{"P30PU", 1}, {"P31PU", 1},  {"P32PU", 1}, {"P33PU", 1}, 
			{"", 0}, {"", 0},  {"", 0}, {"", 0}
		}
	},
	{ "T0CR",    0x01a0, 1, 
		{
			{"T0PR", 3}, {"", -1},  {"", -1}, {"T0PTS", 2}, 
			{"", -1}, {"BUZ0OE", 1},  {"PWM0OE", 1}, {"TC0EN", 1}
		}
	},
	{ "T0CNT",   0x01a1, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0LOAD",  0x01a2, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T0DATA",  0x01a3, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1CR",    0x01a4, 1, 
		{
			{"T1PR", 3}, {"", -1},  {"", -1}, {"T1PTS", 2}, 
			{"", -1}, {"BUZ1OE", 1},  {"PWM1OE", 1}, {"TC1EN", 1}
		}
	},
	{ "T1CNT",   0x01a5, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1LOAD",  0x01a6, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "T1DATA",  0x01a7, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LXTCR",    0x01a8, 1, 
		{
			{"LPEN", 3}, {"", -1},  {"", -1}, {"FILS", 1}, 
			{"VDLSEL", 1}, {"RSEL", 1},  {"LDOLPEN", 1}, {"", 0}
		}
	},
	{ "PUMP",   0x01ad, 1, { {"VLCDX", 2}, {"", -1},  {"CHP_VPP", 1}, {"PGMTIME", 1}, {"VCP_CAL", 1}, {"CPCKS", 1},  {"PUMPEN", 1}, {"ERV", 1} } },
	{ "OSCM",  0x01ae, 1, { {"HFEN", 1}, {"LFEN", 1},  {"CLKS", 1}, {"HIRCOUTEN", 1}, {"STBH", 1}, {"STBL", 1},  {"", 0}, {"", 0} } },	
	{ "LVDCR",  0x01af, 1, { {"LVDF", 1}, {"", 0},  {"VBGSEL", 1}, {"LVDS", 4}, {"", -1}, {"", -1},  {"", -1}, {"LVDEN", 1} } },	
	{ "ADCR0",  0x01b0, 1, { {"ADCHS", 2}, {"", -1},  {"ADCKS", 2}, {"", -1}, {"VREF_ICTL", 1}, {"PGA_EN", 1},  {"CHOP_EN", 1}, {"ADEN", 1} } },
	{ "ADCR1",  0x01b1, 1, { {"PGS", 4}, {"", -1},  {"", -1}, {"", -1}, {"ADHS", 4}, {"", -1},  {"", -1}, {"", -1} } },
	{ "ADCR2",  0x01b2, 1, { {"ADC_ICTL", 6}, {"", -1},  {"", -1}, {"", -1}, {"", -1}, {"", -1},  {"T_PGA_OUT_ENB", 1}, {"T_ADC_IN_RNB", 1} } },
	{ "TPSC",  0x01b3, 1, { {"TPS_TST", 2}, {"", -1},  {"PT_TS", 1}, {"VBGEN", 1}, {"VLDOEN", 1}, {"VLDOSL1", 1},  {"VLDOSL0", 1}, {"ADC_T", 1} } },
	{ "ADRH",    0x01b4, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADRM",    0x01b5, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "ADRL",    0x01b6, 0, { {"", 0}, {"", 0},  {"", 0}, {"", 0}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDCR0",   0x01b8, 1, 
		{
			{"LCDRS", 2}, {"", -1},  {"LCDSPEED", 1}, {"", 0}, 
			{"", 0}, {"LCDSP", 2},  {"", -1}, {"LCDEN",1}
		}
	},
	{ "LCDCR1",   0x01b9, 1, 
		{
			{"FLCD", 2}, {"", -1},  {"LCDCKS", 1}, {"LCDM", 1}, 
			{"BEN", 1 }, {"LCDDUTY" , 2}, {"", -1},{"", 0}
		}
	},
	{ "LCDIOS1",    0x01ba, 0, { {"SEGIOS2", 1}, {"SEGIOS3", 1},  {"SEGIOS4", 1}, {"SEGIOS5", 1}, {"SEGIOS6", 1}, {"SEGIOS7", 1},  {"SEGIOS8", 1}, {"SEGIOS9", 1} } },
	{ "LCDIOS2",    0x01bb, 1, { {"SEGIOS10", }, {"SEGIOS11", 1},  {"SEGIOS12", 1}, {"SEGIOS13", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS2",    0x01c0, 1, { {"COM0SEG2", 1}, {"COM1SEG2", 1},  {"COM2SEG2", 1}, {"COM3SEG2", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS3",    0x01c1, 1, { {"COM0SEG3", 1}, {"COM1SEG3", 1},  {"COM2SEG3", 1}, {"COM3SEG3", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS4",    0x01c2, 1, { {"COM0SEG4", 1}, {"COM1SEG4", 1},  {"COM2SEG4", 1}, {"COM3SEG4", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS5",    0x01c3, 1, { {"COM0SEG5", 1}, {"COM1SEG5", 1},  {"COM2SEG5", 1}, {"COM3SEG5", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS6",    0x01c4, 1, { {"COM0SEG6", 1}, {"COM1SEG6", 1},  {"COM2SEG6", 1}, {"COM3SEG6", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS7",    0x01c5, 1, { {"COM0SEG7", 1}, {"COM1SEG7", 1},  {"COM2SEG7", 1}, {"COM3SEG7", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS8",    0x01c6, 1, { {"COM0SEG8", 1}, {"COM1SEG8", 1},  {"COM2SEG8", 1}, {"COM3SEG8", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS9",    0x01c7, 1, { {"COM0SEG9", 1}, {"COM1SEG9", 1},  {"COM2SEG9", 1}, {"COM3SEG9", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS10",    0x01c8, 1, { {"COM0SEG10", 1}, {"COM1SEG10", 1},  {"COM2SEG10", 1}, {"COM3SEG10", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS11",    0x01c9, 1, { {"COM0SEG11", 1}, {"COM1SEG11", 1},  {"COM2SEG11", 1}, {"COM3SEG11", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS12",    0x01ca, 1, { {"COM0SEG12", 1}, {"COM1SEG12", 1},  {"COM2SEG12", 1}, {"COM3SEG12", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
	{ "LCDDS13",    0x01cb, 1, { {"COM0SEG13", 1}, {"COM1SEG13", 1},  {"COM2SEG13", 1}, {"COM3SEG13", 1}, {"", 0}, {"", 0},  {"", 0}, {"", 0} } },
};

const int num_reg = sizeof(all_reg) / sizeof(all_reg[0]);

const int maxram = 0x1ff;
const int badram[][2] = { {0x100, 0x17f}, {0x18c, 0x18f}, {0x193, 0x193}, {0x197, 0x197},
                          {0x19b, 0x19b},{0x19f, 0x19f},  {0x1b7, 0x1b7}, 
                           {0x1bc, 0x1bf}, {0x1cc, 0x1ff}, 
                          {-1, -1} };

/*
const struct bit_def config0[] = {
	{"_8K_OTP",      				 SET_BITS(5, 3, 0)},
	{"_4K_MTP_1ST",       	 SET_BITS(3, 3, 0)},
	{"_4K_MTP_2ND",       	 SET_BITS(2, 3, 0)}
};
*/

const struct bit_def config1[] = {
};

const int num_config1 = sizeof(config1) / sizeof(config1[0]);
const int config1_addr = 0x8001;

const struct bit_def config0[] = {
};

const int num_config0 = sizeof(config0) / sizeof(config0[0]);
const int config0_addr = 0x8000;

/*
const struct bit_def config4[] = {
	{"_WDT_ALWAYS_OFF",      SET_BITS(0, 2, 0)},
	{"_WDT_SLEEP_OFF",       SET_BITS(1, 2, 0)},
	{"_WDT_ALWAYS_ON",       SET_BITS(3, 2, 0)},
	{"_PTWRT_4_4",           SET_BITS(0, 3, 2)},
	{"_PTWRT_16_16",         SET_BITS(1, 3, 2)},
	{"_PTWRT_64_64",         SET_BITS(2, 3, 2)},
	{"_PTWRT_256_256",       SET_BITS(3, 3, 2)},
	{"_PTWRT_4_512",         SET_BITS(4, 3, 2)},
	{"_PTWRT_16_1024",       SET_BITS(5, 3, 2)},
	{"_PTWRT_64_2048",       SET_BITS(6, 3, 2)},
	{"_PTWRT_256_4096",      SET_BITS(7, 3, 2)},
	{"_FCPU_4T",             SET_BITS(0, 3, 5)},
	{"_FCPU_8T",             SET_BITS(1, 3, 5)},
	{"_FCPU_16T",            SET_BITS(2, 3, 5)},
	{"_FCPU_32T",            SET_BITS(3, 3, 5)},
	{"_FCPU_64T",            SET_BITS(4, 3, 5)},
	{"_FCPU_128T",           SET_BITS(5, 3, 5)},
	{"_FCPU_256T",           SET_BITS(6, 3, 5)},
	{"_FCPU_512T",           SET_BITS(7, 3, 5)},
	{"_VLVR_120",            SET_BITS(0, 4, 11)},
	{"_VLVR_160",            SET_BITS(1, 4, 11)},
	{"_VLVR_180",            SET_BITS(2, 4, 11)},
	{"_VLVR_200",            SET_BITS(3, 4, 11)},
	{"_VLVR_220",            SET_BITS(4, 4, 11)},
	{"_VLVR_240",            SET_BITS(5, 4, 11)},
	{"_VLVR_250",            SET_BITS(6, 4, 11)},
	{"_VLVR_260",            SET_BITS(7, 4, 11)},
	{"_VLVR_270",            SET_BITS(8, 4, 11)},
	{"_VLVR_280",            SET_BITS(9, 4, 11)},
	{"_VLVR_300",            SET_BITS(10, 4, 11)},
	{"_VLVR_320",            SET_BITS(11, 4, 11)},
	{"_VLVR_360",            SET_BITS(12, 4, 11)},
	{"_VLVR_380",            SET_BITS(13, 4, 11)},
	{"_VLVR_400",            SET_BITS(14, 4, 11)},
	{"_VLVR_420",            SET_BITS(15, 4, 11)},
	{"_CP_ON",               SET_BITS(0, 1, 15)},
	{"_CP_OFF",              SET_BITS(1, 1, 15)}
};

const int num_config4 = sizeof(config4) / sizeof(config4[0]);
const int config4_addr = 0x8004;

const struct bit_def config5[] = {
	{"_LVR_SLEEP_ON",        SET_BITS(0, 1, 1)},
	{"_VLR_SLEEP_OFF",       SET_BITS(1, 1, 1)},
	{"_SPD_NORM",       		 SET_BITS(0, 1, 2)},
	{"_SPD_FAST",            SET_BITS(1, 1, 2)}
};

const int num_config5 = sizeof(config5) / sizeof(config5[0]);
const int config5_addr = 0x8005;
*/
