# 数字电子技术基础大作业

## 题目要求

基于 Xilinx BASYS2 开发板，使用 Verilog 语言设计并实现功能：

用一个拔功开关实现功能设置，

0：实现译码器（用三个拔码开关做为输入，8个led灯作为输出）；

1：实现9到0十进制减法计数器，用数码管显示计数结果。

## 程序设计方案及文件说明

程序总体使用模块化的设计方法，将程序按功能划分成一个主模块和若干个子模块的组合。
模块与模块间耦合较松，结构清晰，易于调试。

以下是各模块的功能及相关说明：

1\. **主模块** - main.v

主模块提供外部I/O的接口，并将各功能模块的实例连接起来。

2\. **3-8译码模块** - decoder38.v

实现最小项译码；
使能端高电平有效。

3\. **数码管译码模块** - digitDecoder.v

实现BCD8421码到数码管段码的转换；
灭灯端高电平有效。

4\. **分频定时计数模块** - timer.v

对开发板上的50MHz时钟进行分频，使计数变化肉眼可辨；
同时对分频后信号进行9~0减计数，输出对应BCD码；
复位端高电平有效，同步复位，复位后输出为9对应的BCD码。


0\. **引脚及时间约束** - io-t.ucf
