# Simulación de un procesador Risc-V 32i monociclo
Relizado en el lenguaje de descripción de hardware verilog.
Testeado su funcionamiento con un programa cargado en hexadecimal en la memoria de instrucciones.

Integrantes:
- [Agustin Gregoret](https://github.com/LaguGrego)
- [Walter Voegeli](https://github.com/CodigoWaldo)

```
Language: Verilog
```
