TimeQuest Timing Analyzer report for pratica2
Fri Jul 26 19:28:55 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'controle:ctrl|dinout'
 13. Slow Model Hold: 'controle:ctrl|dinout'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'controle:ctrl|dinout'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'controle:ctrl|dinout'
 28. Fast Model Hold: 'controle:ctrl|dinout'
 29. Fast Model Hold: 'clock'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'controle:ctrl|dinout'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clock                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                ;
; controle:ctrl|dinout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|dinout } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+----------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                    ;
+------------+-----------------+----------------------+-------------------------+
; 115.69 MHz ; 115.69 MHz      ; clock                ;                         ;
; 840.34 MHz ; 263.3 MHz       ; controle:ctrl|dinout ; limit due to hold check ;
+------------+-----------------+----------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clock                ; -4.118 ; -196.017      ;
; controle:ctrl|dinout ; -3.466 ; -45.399       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; controle:ctrl|dinout ; -1.899 ; -27.200       ;
; clock                ; 0.391  ; 0.000         ;
+----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clock                ; -1.380 ; -94.380       ;
; controle:ctrl|dinout ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                        ;
+--------+---------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; -4.118 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.939      ;
; -4.075 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.896      ;
; -4.023 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.839      ;
; -3.980 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.796      ;
; -3.872 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.218     ; 3.690      ;
; -3.871 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.578      ;
; -3.864 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.685      ;
; -3.850 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.689      ;
; -3.828 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.535      ;
; -3.822 ; controle:ctrl|add_sub     ; registrador:regG|data_out[15] ; clock                ; clock       ; 0.500        ; 0.000      ; 4.358      ;
; -3.807 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.646      ;
; -3.780 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 3.476      ;
; -3.779 ; controle:ctrl|add_sub     ; registrador:regG|data_out[13] ; clock                ; clock       ; 0.500        ; 0.000      ; 4.315      ;
; -3.777 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.223     ; 3.590      ;
; -3.769 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.585      ;
; -3.743 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.564      ;
; -3.737 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 3.433      ;
; -3.650 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.471      ;
; -3.648 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.464      ;
; -3.620 ; mux:mux_inst|buswires[8]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.357     ; 3.299      ;
; -3.617 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.324      ;
; -3.607 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 3.310      ;
; -3.604 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.200     ; 3.440      ;
; -3.602 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.423      ;
; -3.596 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.435      ;
; -3.593 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.218     ; 3.411      ;
; -3.590 ; mux:mux_inst|buswires[7]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.411      ;
; -3.577 ; mux:mux_inst|buswires[8]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.357     ; 3.256      ;
; -3.576 ; controle:ctrl|add_sub     ; registrador:regG|data_out[5]  ; clock                ; clock       ; 0.500        ; -0.003     ; 4.109      ;
; -3.568 ; controle:ctrl|add_sub     ; registrador:regG|data_out[10] ; clock                ; clock       ; 0.500        ; 0.000      ; 4.104      ;
; -3.567 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[0]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.218     ; 3.385      ;
; -3.564 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 3.267      ;
; -3.555 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.371      ;
; -3.547 ; mux:mux_inst|buswires[7]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.368      ;
; -3.535 ; mux:mux_inst|buswires[10] ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.328     ; 3.243      ;
; -3.534 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.343     ; 3.227      ;
; -3.530 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.353      ;
; -3.526 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 3.222      ;
; -3.507 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.323      ;
; -3.498 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.223     ; 3.311      ;
; -3.496 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.203      ;
; -3.494 ; mux:mux_inst|buswires[9]  ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.317      ;
; -3.492 ; mux:mux_inst|buswires[10] ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.328     ; 3.200      ;
; -3.487 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.310      ;
; -3.475 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.314      ;
; -3.451 ; mux:mux_inst|buswires[9]  ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.274      ;
; -3.447 ; controle:ctrl|add_sub     ; registrador:regG|data_out[11] ; clock                ; clock       ; 0.500        ; 0.000      ; 3.983      ;
; -3.414 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.235      ;
; -3.405 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 3.101      ;
; -3.403 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.110      ;
; -3.382 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.221      ;
; -3.366 ; mux:mux_inst|buswires[8]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.357     ; 3.045      ;
; -3.363 ; mux:mux_inst|buswires[12] ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.368     ; 3.031      ;
; -3.361 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.336     ; 3.061      ;
; -3.355 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 3.062      ;
; -3.354 ; controle:ctrl|add_sub     ; registrador:regG|data_out[7]  ; clock                ; clock       ; 0.500        ; 0.000      ; 3.890      ;
; -3.353 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 3.056      ;
; -3.336 ; mux:mux_inst|buswires[14] ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.358     ; 3.014      ;
; -3.336 ; mux:mux_inst|buswires[7]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.157      ;
; -3.334 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 3.173      ;
; -3.320 ; mux:mux_inst|buswires[12] ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.368     ; 2.988      ;
; -3.319 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 3.135      ;
; -3.312 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 3.008      ;
; -3.306 ; controle:ctrl|add_sub     ; registrador:regG|data_out[9]  ; clock                ; clock       ; 0.500        ; 0.000      ; 3.842      ;
; -3.297 ; controle:ctrl|add_sub     ; registrador:regG|data_out[4]  ; clock                ; clock       ; 0.500        ; -0.003     ; 3.830      ;
; -3.276 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.099      ;
; -3.272 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[12] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.093      ;
; -3.264 ; mux:mux_inst|buswires[11] ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.221     ; 3.079      ;
; -3.264 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 2.960      ;
; -3.255 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.343     ; 2.948      ;
; -3.245 ; mux:mux_inst|buswires[8]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.357     ; 2.924      ;
; -3.240 ; mux:mux_inst|buswires[9]  ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 3.063      ;
; -3.232 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 2.935      ;
; -3.227 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[1]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.217     ; 3.046      ;
; -3.221 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[2]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.218     ; 3.039      ;
; -3.221 ; mux:mux_inst|buswires[11] ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.221     ; 3.036      ;
; -3.215 ; mux:mux_inst|buswires[7]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 3.036      ;
; -3.177 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[12] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.220     ; 2.993      ;
; -3.167 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 2.874      ;
; -3.160 ; mux:mux_inst|buswires[10] ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.328     ; 2.868      ;
; -3.155 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 2.978      ;
; -3.146 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 2.985      ;
; -3.139 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 2.842      ;
; -3.126 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[2]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.223     ; 2.939      ;
; -3.119 ; mux:mux_inst|buswires[9]  ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 2.942      ;
; -3.118 ; controle:ctrl|add_sub     ; registrador:regG|data_out[14] ; clock                ; clock       ; 0.500        ; 0.000      ; 3.654      ;
; -3.104 ; mux:mux_inst|buswires[8]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.357     ; 2.783      ;
; -3.098 ; mux:mux_inst|buswires[0]  ; registrador:regG|data_out[3]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.218     ; 2.916      ;
; -3.091 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 2.794      ;
; -3.082 ; mux:mux_inst|buswires[3]  ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.336     ; 2.782      ;
; -3.077 ; mux:mux_inst|buswires[13] ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.333     ; 2.780      ;
; -3.076 ; mux:mux_inst|buswires[2]  ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.340     ; 2.772      ;
; -3.074 ; mux:mux_inst|buswires[7]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.215     ; 2.895      ;
; -3.062 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 2.885      ;
; -3.025 ; mux:mux_inst|buswires[6]  ; registrador:regG|data_out[12] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.329     ; 2.732      ;
; -3.014 ; mux:mux_inst|buswires[5]  ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.213     ; 2.837      ;
; -3.010 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.200     ; 2.846      ;
; -3.004 ; mux:mux_inst|buswires[4]  ; registrador:regG|data_out[12] ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.197     ; 2.843      ;
; -3.003 ; mux:mux_inst|buswires[1]  ; registrador:regG|data_out[3]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -1.223     ; 2.816      ;
; -2.993 ; controle:ctrl|add_sub     ; registrador:regG|data_out[0]  ; clock                ; clock       ; 0.500        ; -0.003     ; 3.526      ;
+--------+---------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|dinout'                                                                                                                  ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -3.466 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.933      ; 2.774      ;
; -3.302 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.933      ; 2.610      ;
; -3.274 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.933      ; 2.582      ;
; -3.143 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 3.267      ;
; -3.088 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 3.212      ;
; -3.019 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.944      ; 2.949      ;
; -3.008 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.972      ; 3.381      ;
; -2.951 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.961      ; 2.810      ;
; -2.951 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 3.075      ;
; -2.883 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.932      ; 3.047      ;
; -2.833 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.801      ; 3.195      ;
; -2.827 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.944      ; 2.757      ;
; -2.823 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.824      ; 3.208      ;
; -2.816 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.972      ; 3.189      ;
; -2.801 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 3.163      ;
; -2.793 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 3.173      ;
; -2.779 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.944      ; 2.709      ;
; -2.759 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.961      ; 2.618      ;
; -2.719 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.961      ; 2.578      ;
; -2.704 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.972      ; 3.077      ;
; -2.691 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.932      ; 2.855      ;
; -2.684 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 3.017      ;
; -2.665 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.805      ;
; -2.660 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.801      ;
; -2.642 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 2.978      ;
; -2.641 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.801      ; 3.003      ;
; -2.631 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.824      ; 3.016      ;
; -2.623 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 2.985      ;
; -2.620 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.760      ;
; -2.604 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 2.937      ;
; -2.601 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 2.981      ;
; -2.596 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.824      ; 2.981      ;
; -2.594 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 2.961      ;
; -2.585 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.932      ; 2.749      ;
; -2.556 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.801      ; 2.918      ;
; -2.554 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 2.934      ;
; -2.551 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 2.913      ;
; -2.492 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.937      ; 2.825      ;
; -2.473 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.613      ;
; -2.468 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.609      ;
; -2.464 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 2.800      ;
; -2.434 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.825      ; 2.809      ;
; -2.434 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.962      ; 2.575      ;
; -2.425 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 2.792      ;
; -2.402 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.819      ; 2.769      ;
; -2.378 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.825      ; 2.753      ;
; -2.360 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.817      ; 2.696      ;
; -2.242 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.825      ; 2.617      ;
; -1.595 ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.332      ; 1.802      ;
; -1.240 ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.343      ; 2.069      ;
; -1.164 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.342      ; 1.992      ;
; -1.155 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.331      ; 1.361      ;
; -1.138 ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.215      ; 2.414      ;
; -1.089 ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.357      ; 1.844      ;
; -1.088 ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.336      ; 2.111      ;
; -1.087 ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.213      ; 2.319      ;
; -1.080 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.335      ; 2.102      ;
; -1.004 ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.333      ; 2.233      ;
; -0.933 ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.358      ; 1.969      ;
; -0.888 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.359      ; 1.645      ;
; -0.761 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.331      ; 0.967      ;
; -0.735 ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.328      ; 1.795      ;
; -0.730 ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.218      ; 1.996      ;
; -0.727 ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.335      ; 1.749      ;
; -0.721 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.216      ; 1.956      ;
; -0.718 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.216      ; 1.979      ;
; -0.715 ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.221      ; 1.986      ;
; -0.677 ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.358      ; 1.714      ;
; -0.628 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.337      ; 1.861      ;
; -0.625 ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.222      ; 1.908      ;
; -0.599 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.360      ; 1.638      ;
; -0.571 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.330      ; 1.633      ;
; -0.532 ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.199      ; 1.792      ;
; -0.499 ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.370      ; 1.770      ;
; -0.431 ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.200      ; 1.692      ;
; -0.430 ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.368      ; 1.699      ;
; -0.344 ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.360      ; 1.383      ;
; -0.332 ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.360      ; 1.370      ;
; -0.318 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.342      ; 1.146      ;
; -0.313 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.372      ; 1.586      ;
; -0.310 ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.216      ; 1.571      ;
; -0.300 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.222      ; 1.583      ;
; -0.282 ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 1.547      ;
; -0.279 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 1.557      ;
; -0.267 ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 1.545      ;
; -0.214 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.359      ; 0.971      ;
; -0.196 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.360      ; 1.234      ;
; -0.135 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.336      ; 1.367      ;
; -0.095 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.223      ; 1.368      ;
; -0.095 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 4.007      ; 2.727      ;
; 0.096  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.330      ; 0.966      ;
; 0.097  ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.222      ; 1.186      ;
; 0.113  ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 1.152      ;
; 0.140  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.199      ; 1.120      ;
; 0.228  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 4.011      ; 3.220      ;
; 0.270  ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 0.966      ;
; 0.296  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.217      ; 0.966      ;
; 0.305  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 1.223      ; 0.968      ;
; 0.352  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 4.018      ; 2.902      ;
; 0.363  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 4.046      ; 3.334      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|dinout'                                                                                                                   ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.899 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.011      ; 2.362      ;
; -1.883 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.036      ; 2.403      ;
; -1.881 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.035      ; 2.404      ;
; -1.855 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.007      ; 2.402      ;
; -1.837 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.046      ; 2.459      ;
; -1.779 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.893      ; 2.364      ;
; -1.759 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.036      ; 2.527      ;
; -1.733 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.006      ; 2.523      ;
; -1.694 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.011      ; 2.567      ;
; -1.676 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.018      ; 2.592      ;
; -1.629 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.899      ; 2.520      ;
; -1.585 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.891      ; 2.556      ;
; -1.584 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.891      ; 2.557      ;
; -1.557 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.893      ; 2.586      ;
; -1.447 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.875      ; 2.678      ;
; -1.402 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 3.898      ; 2.746      ;
; -1.399 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.011      ; 2.362      ;
; -1.383 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.036      ; 2.403      ;
; -1.381 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.035      ; 2.404      ;
; -1.355 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.007      ; 2.402      ;
; -1.337 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.046      ; 2.459      ;
; -1.279 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.893      ; 2.364      ;
; -1.259 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.036      ; 2.527      ;
; -1.233 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.006      ; 2.523      ;
; -1.194 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.011      ; 2.567      ;
; -1.176 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.018      ; 2.592      ;
; -1.129 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.899      ; 2.520      ;
; -1.085 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.891      ; 2.556      ;
; -1.084 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.891      ; 2.557      ;
; -1.057 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.893      ; 2.586      ;
; -0.947 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.875      ; 2.678      ;
; -0.902 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 3.898      ; 2.746      ;
; -0.388 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.359      ; 0.971      ;
; -0.364 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.331      ; 0.967      ;
; -0.364 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.330      ; 0.966      ;
; -0.255 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.223      ; 0.968      ;
; -0.251 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 0.966      ;
; -0.251 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 0.966      ;
; -0.196 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.342      ; 1.146      ;
; -0.126 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.360      ; 1.234      ;
; -0.079 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.199      ; 1.120      ;
; -0.065 ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 1.152      ;
; -0.036 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.222      ; 1.186      ;
; 0.010  ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.360      ; 1.370      ;
; 0.023  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.360      ; 1.383      ;
; 0.030  ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.331      ; 1.361      ;
; 0.031  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.336      ; 1.367      ;
; 0.145  ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.223      ; 1.368      ;
; 0.214  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.372      ; 1.586      ;
; 0.278  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.360      ; 1.638      ;
; 0.286  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.359      ; 1.645      ;
; 0.303  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.330      ; 1.633      ;
; 0.328  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 1.545      ;
; 0.330  ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 1.547      ;
; 0.331  ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.368      ; 1.699      ;
; 0.340  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.217      ; 1.557      ;
; 0.355  ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.216      ; 1.571      ;
; 0.356  ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.358      ; 1.714      ;
; 0.361  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.222      ; 1.583      ;
; 0.400  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.370      ; 1.770      ;
; 0.414  ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.335      ; 1.749      ;
; 0.467  ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.328      ; 1.795      ;
; 0.470  ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.332      ; 1.802      ;
; 0.487  ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.357      ; 1.844      ;
; 0.492  ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.200      ; 1.692      ;
; 0.524  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.337      ; 1.861      ;
; 0.593  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.199      ; 1.792      ;
; 0.611  ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.358      ; 1.969      ;
; 0.650  ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.342      ; 1.992      ;
; 0.686  ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.222      ; 1.908      ;
; 0.726  ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.343      ; 2.069      ;
; 0.740  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.216      ; 1.956      ;
; 0.763  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.216      ; 1.979      ;
; 0.765  ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.221      ; 1.986      ;
; 0.767  ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.335      ; 2.102      ;
; 0.775  ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.336      ; 2.111      ;
; 0.778  ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.218      ; 1.996      ;
; 0.900  ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.333      ; 2.233      ;
; 1.106  ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.213      ; 2.319      ;
; 1.199  ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 1.215      ; 2.414      ;
; 1.668  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.937      ; 2.105      ;
; 1.738  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.962      ; 2.200      ;
; 1.740  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.961      ; 2.201      ;
; 1.766  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.933      ; 2.199      ;
; 1.780  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.937      ; 2.217      ;
; 1.784  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.972      ; 2.256      ;
; 1.788  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.819      ; 2.107      ;
; 1.808  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.962      ; 2.270      ;
; 1.842  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.962      ; 2.304      ;
; 1.844  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.961      ; 2.305      ;
; 1.870  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.933      ; 2.303      ;
; 1.873  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.937      ; 2.310      ;
; 1.888  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.932      ; 2.320      ;
; 1.888  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.972      ; 2.360      ;
; 1.900  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.819      ; 2.219      ;
; 1.920  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.962      ; 2.382      ;
; 1.938  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.825      ; 2.263      ;
; 1.945  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.944      ; 2.389      ;
; 1.972  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.937      ; 2.409      ;
; 1.982  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.817      ; 2.299      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                            ;
+-------+-------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.391 ; controle:ctrl|Tstate.T1       ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[0]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; controle:ctrl|Tstate.000      ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; upcount:reg7|Q[15]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.801 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; upcount:reg7|Q[7]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; upcount:reg7|Q[11]            ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[1]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; upcount:reg7|Q[13]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[14]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; upcount:reg7|Q[3]             ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; upcount:reg7|Q[12]            ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; upcount:reg7|Q[5]             ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; upcount:reg7|Q[6]             ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.984 ; controle:ctrl|done            ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.988 ; upcount:reg7|Q[2]             ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 1.017 ; upcount:reg7|Q[1]             ; upcount:reg7|Q[1]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.283      ;
; 1.024 ; registrador:regA|data_out[6]  ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 1.291      ;
; 1.033 ; controle:ctrl|done            ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 1.299      ;
; 1.035 ; mux:mux_inst|buswires[9]      ; registrador:regA|data_out[9]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -1.217     ; 0.084      ;
; 1.048 ; controle:ctrl|Tstate.T2       ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 1.314      ;
; 1.184 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; upcount:reg7|Q[11]            ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.452      ;
; 1.189 ; upcount:reg7|Q[14]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; upcount:reg7|Q[13]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.206 ; registrador:regA|data_out[8]  ; registrador:regG|data_out[8]  ; clock                ; clock       ; 0.000        ; 0.002      ; 1.474      ;
; 1.220 ; controle:ctrl|Tstate.T1       ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.224 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; upcount:reg7|Q[3]             ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; upcount:reg7|Q[12]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; upcount:reg7|Q[6]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; upcount:reg7|Q[5]             ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.255 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; upcount:reg7|Q[11]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.257 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.523      ;
; 1.260 ; upcount:reg7|Q[13]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; upcount:reg7|Q[7]             ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.285 ; controle:ctrl|Tstate.T1       ; controle:ctrl|r0_out          ; clock                ; clock       ; 0.000        ; 0.397      ; 1.948      ;
; 1.295 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; upcount:reg7|Q[3]             ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; upcount:reg7|Q[12]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; upcount:reg7|Q[5]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.326 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; upcount:reg7|Q[11]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.328 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.594      ;
; 1.348 ; upcount:reg7|Q[7]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.351 ; controle:ctrl|Tstate.T2       ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 1.617      ;
; 1.366 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; upcount:reg7|Q[3]             ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; upcount:reg7|Q[12]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.371 ; upcount:reg7|Q[2]             ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.637      ;
; 1.384 ; upcount:reg7|Q[6]             ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.650      ;
; 1.397 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; upcount:reg7|Q[11]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.664      ;
; 1.399 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.665      ;
; 1.404 ; upcount:reg7|Q[1]             ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.670      ;
; 1.411 ; registrador:regA|data_out[5]  ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 1.678      ;
; 1.419 ; upcount:reg7|Q[7]             ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.685      ;
; 1.430 ; controle:ctrl|Tstate.000      ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.000        ; 0.000      ; 1.696      ;
; 1.436 ; controle:ctrl|done            ; controle:ctrl|r0_out          ; clock                ; clock       ; 0.000        ; 0.397      ; 2.099      ;
; 1.437 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; upcount:reg7|Q[3]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.442 ; upcount:reg7|Q[2]             ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.708      ;
; 1.443 ; mux:mux_inst|buswires[0]      ; registrador:regA|data_out[0]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -1.217     ; 0.492      ;
; 1.448 ; mux:mux_inst|buswires[5]      ; registrador:regA|data_out[5]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -1.217     ; 0.497      ;
; 1.455 ; controle:ctrl|done            ; controle:ctrl|r1_out          ; clock                ; clock       ; 0.000        ; 0.397      ; 2.118      ;
; 1.455 ; upcount:reg7|Q[6]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; upcount:reg7|Q[5]             ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.458 ; controle:ctrl|done            ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 1.724      ;
; 1.468 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.734      ;
; 1.470 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.736      ;
; 1.475 ; upcount:reg7|Q[1]             ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.741      ;
; 1.486 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.752      ;
; 1.490 ; upcount:reg7|Q[7]             ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.756      ;
; 1.500 ; controle:ctrl|Tstate.000      ; controle:ctrl|r1_out          ; clock                ; clock       ; 0.000        ; 0.397      ; 2.163      ;
; 1.504 ; controle:ctrl|Tstate.T2       ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.000        ; 0.000      ; 1.770      ;
; 1.508 ; upcount:reg7|Q[8]             ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; upcount:reg7|Q[10]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.774      ;
; 1.510 ; controle:ctrl|Tstate.000      ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 1.776      ;
; 1.513 ; upcount:reg7|Q[2]             ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.779      ;
; 1.519 ; controle:ctrl|done            ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.000        ; 0.000      ; 1.785      ;
; 1.526 ; upcount:reg7|Q[6]             ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; upcount:reg7|Q[5]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.539 ; upcount:reg7|Q[9]             ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 1.805      ;
; 1.541 ; registrador:regA|data_out[14] ; registrador:regG|data_out[14] ; clock                ; clock       ; 0.000        ; 0.002      ; 1.809      ;
; 1.541 ; upcount:reg7|Q[0]             ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.807      ;
; 1.546 ; upcount:reg7|Q[1]             ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.812      ;
; 1.555 ; registrador:regA|data_out[3]  ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 1.822      ;
; 1.557 ; upcount:reg7|Q[4]             ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 1.823      ;
+-------+-------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|dinout          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|dinout          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[13] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|dinout'                                                                            ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|datac         ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 0.771 ; 0.771 ; Rise       ; clock                ;
; run       ; clock                ; 4.867 ; 4.867 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 6.157 ; 6.157 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 1.300 ; 1.300 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.950 ; 0.950 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 5.614 ; 5.614 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 4.095 ; 4.095 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 5.371 ; 5.371 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 4.407 ; 4.407 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 6.157 ; 6.157 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 4.395 ; 4.395 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 5.579 ; 5.579 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 4.285 ; 4.285 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 5.120 ; 5.120 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 4.219 ; 4.219 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 5.107 ; 5.107 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 4.512 ; 4.512 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 5.098 ; 5.098 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 4.769 ; 4.769 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; -0.026 ; -0.026 ; Rise       ; clock                ;
; run       ; clock                ; -3.274 ; -3.274 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; -0.011 ; -0.011 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; -0.348 ; -0.348 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; -0.011 ; -0.011 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -4.100 ; -4.100 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -2.782 ; -2.782 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -4.432 ; -4.432 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -3.452 ; -3.452 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -4.032 ; -4.032 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -3.456 ; -3.456 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -3.977 ; -3.977 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -3.304 ; -3.304 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -3.852 ; -3.852 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -3.269 ; -3.269 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -4.008 ; -4.008 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -3.408 ; -3.408 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -3.777 ; -3.777 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -3.447 ; -3.447 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------------+----------------------+--------+--------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+--------+--------+------------+----------------------+
; a_int            ; clock                ; 7.351  ; 7.351  ; Rise       ; clock                ;
; add_subt         ; clock                ; 7.630  ; 7.630  ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 11.379 ; 11.379 ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.444  ; 9.444  ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 9.507  ; 9.507  ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 9.937  ; 9.937  ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 10.396 ; 10.396 ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 10.278 ; 10.278 ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 10.629 ; 10.629 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 10.367 ; 10.367 ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 10.936 ; 10.936 ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 10.312 ; 10.312 ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 11.067 ; 11.067 ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 11.355 ; 11.355 ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 10.433 ; 10.433 ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 11.253 ; 11.253 ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 11.379 ; 11.379 ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 10.989 ; 10.989 ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 11.329 ; 11.329 ; Rise       ; clock                ;
; donet            ; clock                ; 7.553  ; 7.553  ; Rise       ; clock                ;
; g_int            ; clock                ; 7.127  ; 7.127  ; Rise       ; clock                ;
; g_outt           ; clock                ; 7.672  ; 7.672  ; Rise       ; clock                ;
; r0_int           ; clock                ; 7.037  ; 7.037  ; Rise       ; clock                ;
; r0_outt          ; clock                ; 8.143  ; 8.143  ; Rise       ; clock                ;
; r1_int           ; clock                ; 7.501  ; 7.501  ; Rise       ; clock                ;
; r1_outt          ; clock                ; 7.916  ; 7.916  ; Rise       ; clock                ;
; At[*]            ; clock                ; 8.042  ; 8.042  ; Fall       ; clock                ;
;  At[0]           ; clock                ; 7.616  ; 7.616  ; Fall       ; clock                ;
;  At[1]           ; clock                ; 7.307  ; 7.307  ; Fall       ; clock                ;
;  At[2]           ; clock                ; 7.305  ; 7.305  ; Fall       ; clock                ;
;  At[3]           ; clock                ; 7.574  ; 7.574  ; Fall       ; clock                ;
;  At[4]           ; clock                ; 7.722  ; 7.722  ; Fall       ; clock                ;
;  At[5]           ; clock                ; 7.989  ; 7.989  ; Fall       ; clock                ;
;  At[6]           ; clock                ; 7.547  ; 7.547  ; Fall       ; clock                ;
;  At[7]           ; clock                ; 7.343  ; 7.343  ; Fall       ; clock                ;
;  At[8]           ; clock                ; 7.534  ; 7.534  ; Fall       ; clock                ;
;  At[9]           ; clock                ; 7.539  ; 7.539  ; Fall       ; clock                ;
;  At[10]          ; clock                ; 7.444  ; 7.444  ; Fall       ; clock                ;
;  At[11]          ; clock                ; 7.570  ; 7.570  ; Fall       ; clock                ;
;  At[12]          ; clock                ; 8.010  ; 8.010  ; Fall       ; clock                ;
;  At[13]          ; clock                ; 7.591  ; 7.591  ; Fall       ; clock                ;
;  At[14]          ; clock                ; 7.145  ; 7.145  ; Fall       ; clock                ;
;  At[15]          ; clock                ; 8.042  ; 8.042  ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 8.354  ; 8.354  ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 7.495  ; 7.495  ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 6.962  ; 6.962  ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 7.292  ; 7.292  ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 7.684  ; 7.684  ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 7.961  ; 7.961  ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 7.935  ; 7.935  ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 8.354  ; 8.354  ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 8.064  ; 8.064  ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 7.940  ; 7.940  ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 7.828  ; 7.828  ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 7.280  ; 7.280  ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 6.781  ; 6.781  ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 7.375  ; 7.375  ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 7.742  ; 7.742  ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 10.938 ; 10.938 ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.282  ; 9.282  ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 9.401  ; 9.401  ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 9.665  ; 9.665  ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 9.955  ; 9.955  ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 9.837  ; 9.837  ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 10.188 ; 10.188 ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 9.926  ; 9.926  ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 10.495 ; 10.495 ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 9.871  ; 9.871  ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 10.626 ; 10.626 ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 10.914 ; 10.914 ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 9.992  ; 9.992  ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 10.812 ; 10.812 ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 10.938 ; 10.938 ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 10.548 ; 10.548 ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 10.888 ; 10.888 ; Fall       ; clock                ;
; irt[*]           ; clock                ; 10.450 ; 10.450 ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 7.221  ; 7.221  ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 7.777  ; 7.777  ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 10.450 ; 10.450 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 8.453  ; 8.453  ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 8.453  ; 8.453  ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 8.001  ; 8.001  ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 7.043  ; 7.043  ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 7.281  ; 7.281  ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 7.802  ; 7.802  ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 8.033  ; 8.033  ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 8.450  ; 8.450  ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 7.199  ; 7.199  ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 8.045  ; 8.045  ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 8.039  ; 8.039  ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 7.659  ; 7.659  ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 7.536  ; 7.536  ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 8.210  ; 8.210  ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 8.240  ; 8.240  ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 8.103  ; 8.103  ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 7.768  ; 7.768  ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 8.524  ; 8.524  ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 8.281  ; 8.281  ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 7.809  ; 7.809  ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 7.528  ; 7.528  ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 8.524  ; 8.524  ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 7.549  ; 7.549  ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 7.732  ; 7.732  ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 7.776  ; 7.776  ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 7.721  ; 7.721  ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 8.068  ; 8.068  ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 7.799  ; 7.799  ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 7.551  ; 7.551  ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 8.007  ; 8.007  ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 7.497  ; 7.497  ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 7.750  ; 7.750  ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 8.372  ; 8.372  ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 7.995  ; 7.995  ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 6.594  ; 6.594  ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 6.380  ; 6.380  ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 6.571  ; 6.571  ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 6.594  ; 6.594  ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 6.374  ; 6.374  ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 6.343  ; 6.343  ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 6.014  ; 6.014  ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 6.064  ; 6.064  ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 6.366  ; 6.366  ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 6.104  ; 6.104  ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 6.368  ; 6.368  ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 6.408  ; 6.408  ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 6.384  ; 6.384  ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 5.006  ;        ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 12.175 ; 12.175 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 10.518 ; 10.518 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 10.638 ; 10.638 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 10.902 ; 10.902 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 11.192 ; 11.192 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 11.074 ; 11.074 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 11.425 ; 11.425 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 11.163 ; 11.163 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 11.732 ; 11.732 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 11.108 ; 11.108 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 11.863 ; 11.863 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 12.151 ; 12.151 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 11.229 ; 11.229 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 12.049 ; 12.049 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 12.175 ; 12.175 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 11.785 ; 11.785 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 12.125 ; 12.125 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 10.004 ; 10.004 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 9.330  ; 9.330  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 9.540  ; 9.540  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 9.304  ; 9.304  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 9.385  ; 9.385  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 10.004 ; 10.004 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 8.703  ; 8.703  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 9.278  ; 9.278  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 9.229  ; 9.229  ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;        ; 5.006  ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 9.984  ; 9.984  ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 9.340  ; 9.340  ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 9.560  ; 9.560  ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 9.244  ; 9.244  ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 9.395  ; 9.395  ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 9.984  ; 9.984  ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 8.693  ; 8.693  ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 9.334  ; 9.334  ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 9.219  ; 9.219  ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------------+----------------------+--------+--------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+--------+--------+------------+----------------------+
; a_int            ; clock                ; 7.351  ; 7.351  ; Rise       ; clock                ;
; add_subt         ; clock                ; 7.630  ; 7.630  ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 8.780  ; 8.780  ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.387  ; 9.387  ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 9.248  ; 9.248  ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 9.512  ; 9.512  ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 9.532  ; 9.532  ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 9.618  ; 9.618  ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 10.035 ; 10.035 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 9.722  ; 9.722  ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 9.569  ; 9.569  ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 9.257  ; 9.257  ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 9.284  ; 9.284  ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 9.803  ; 9.803  ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 8.780  ; 8.780  ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 9.542  ; 9.542  ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 9.615  ; 9.615  ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 9.244  ; 9.244  ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 9.344  ; 9.344  ; Rise       ; clock                ;
; donet            ; clock                ; 7.553  ; 7.553  ; Rise       ; clock                ;
; g_int            ; clock                ; 7.127  ; 7.127  ; Rise       ; clock                ;
; g_outt           ; clock                ; 7.672  ; 7.672  ; Rise       ; clock                ;
; r0_int           ; clock                ; 7.037  ; 7.037  ; Rise       ; clock                ;
; r0_outt          ; clock                ; 8.143  ; 8.143  ; Rise       ; clock                ;
; r1_int           ; clock                ; 7.501  ; 7.501  ; Rise       ; clock                ;
; r1_outt          ; clock                ; 7.916  ; 7.916  ; Rise       ; clock                ;
; At[*]            ; clock                ; 7.145  ; 7.145  ; Fall       ; clock                ;
;  At[0]           ; clock                ; 7.616  ; 7.616  ; Fall       ; clock                ;
;  At[1]           ; clock                ; 7.307  ; 7.307  ; Fall       ; clock                ;
;  At[2]           ; clock                ; 7.305  ; 7.305  ; Fall       ; clock                ;
;  At[3]           ; clock                ; 7.574  ; 7.574  ; Fall       ; clock                ;
;  At[4]           ; clock                ; 7.722  ; 7.722  ; Fall       ; clock                ;
;  At[5]           ; clock                ; 7.989  ; 7.989  ; Fall       ; clock                ;
;  At[6]           ; clock                ; 7.547  ; 7.547  ; Fall       ; clock                ;
;  At[7]           ; clock                ; 7.343  ; 7.343  ; Fall       ; clock                ;
;  At[8]           ; clock                ; 7.534  ; 7.534  ; Fall       ; clock                ;
;  At[9]           ; clock                ; 7.539  ; 7.539  ; Fall       ; clock                ;
;  At[10]          ; clock                ; 7.444  ; 7.444  ; Fall       ; clock                ;
;  At[11]          ; clock                ; 7.570  ; 7.570  ; Fall       ; clock                ;
;  At[12]          ; clock                ; 8.010  ; 8.010  ; Fall       ; clock                ;
;  At[13]          ; clock                ; 7.591  ; 7.591  ; Fall       ; clock                ;
;  At[14]          ; clock                ; 7.145  ; 7.145  ; Fall       ; clock                ;
;  At[15]          ; clock                ; 8.042  ; 8.042  ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 6.781  ; 6.781  ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 7.495  ; 7.495  ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 6.962  ; 6.962  ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 7.292  ; 7.292  ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 7.684  ; 7.684  ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 7.961  ; 7.961  ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 7.935  ; 7.935  ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 8.354  ; 8.354  ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 8.064  ; 8.064  ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 7.940  ; 7.940  ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 7.828  ; 7.828  ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 7.280  ; 7.280  ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 6.781  ; 6.781  ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 7.375  ; 7.375  ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 7.742  ; 7.742  ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 8.556  ; 8.556  ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.282  ; 9.282  ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 8.928  ; 8.928  ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 8.893  ; 8.893  ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 8.888  ; 8.888  ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 8.904  ; 8.904  ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 8.977  ; 8.977  ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 8.643  ; 8.643  ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 9.355  ; 9.355  ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 8.556  ; 8.556  ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 9.608  ; 9.608  ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 9.915  ; 9.915  ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 8.775  ; 8.775  ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 9.569  ; 9.569  ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 9.337  ; 9.337  ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 9.142  ; 9.142  ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 9.250  ; 9.250  ; Fall       ; clock                ;
; irt[*]           ; clock                ; 7.060  ; 7.060  ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 7.060  ; 7.060  ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 7.180  ; 7.180  ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 10.345 ; 10.345 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 7.043  ; 7.043  ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 8.453  ; 8.453  ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 8.001  ; 8.001  ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 7.043  ; 7.043  ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 7.281  ; 7.281  ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 7.802  ; 7.802  ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 8.033  ; 8.033  ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 8.450  ; 8.450  ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 7.199  ; 7.199  ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 8.045  ; 8.045  ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 8.039  ; 8.039  ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 7.659  ; 7.659  ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 7.536  ; 7.536  ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 8.210  ; 8.210  ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 8.240  ; 8.240  ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 8.103  ; 8.103  ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 7.768  ; 7.768  ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 7.497  ; 7.497  ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 8.281  ; 8.281  ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 7.809  ; 7.809  ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 7.528  ; 7.528  ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 8.524  ; 8.524  ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 7.549  ; 7.549  ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 7.732  ; 7.732  ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 7.776  ; 7.776  ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 7.721  ; 7.721  ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 8.068  ; 8.068  ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 7.799  ; 7.799  ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 7.551  ; 7.551  ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 8.007  ; 8.007  ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 7.497  ; 7.497  ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 7.750  ; 7.750  ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 8.372  ; 8.372  ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 7.995  ; 7.995  ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 6.014  ; 6.014  ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 6.380  ; 6.380  ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 6.571  ; 6.571  ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 6.594  ; 6.594  ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 6.374  ; 6.374  ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 6.343  ; 6.343  ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 6.014  ; 6.014  ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 6.064  ; 6.064  ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 6.366  ; 6.366  ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 6.104  ; 6.104  ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 6.368  ; 6.368  ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 6.408  ; 6.408  ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 6.384  ; 6.384  ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 5.006  ;        ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 10.063 ; 10.063 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 10.518 ; 10.518 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 10.231 ; 10.231 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 10.248 ; 10.248 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 10.369 ; 10.369 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 10.491 ; 10.491 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 10.525 ; 10.525 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 10.575 ; 10.575 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 10.892 ; 10.892 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 10.295 ; 10.295 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 10.927 ; 10.927 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 11.253 ; 11.253 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 10.063 ; 10.063 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 10.978 ; 10.978 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 10.819 ; 10.819 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 10.686 ; 10.686 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 10.797 ; 10.797 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 8.703  ; 8.703  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 9.330  ; 9.330  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 9.540  ; 9.540  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 9.304  ; 9.304  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 9.385  ; 9.385  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 10.004 ; 10.004 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 8.703  ; 8.703  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 9.278  ; 9.278  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 9.229  ; 9.229  ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;        ; 5.006  ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 8.693  ; 8.693  ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 9.340  ; 9.340  ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 9.560  ; 9.560  ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 9.244  ; 9.244  ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 9.395  ; 9.395  ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 9.984  ; 9.984  ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 8.693  ; 8.693  ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 9.334  ; 9.334  ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 9.219  ; 9.219  ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clock                ; -1.497 ; -58.584       ;
; controle:ctrl|dinout ; -1.237 ; -15.103       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; controle:ctrl|dinout ; -1.209 ; -17.542       ;
; clock                ; 0.215  ; 0.000         ;
+----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clock                ; -1.380 ; -94.380       ;
; controle:ctrl|dinout ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                           ;
+--------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; -1.497 ; controle:ctrl|add_sub        ; registrador:regG|data_out[15] ; clock                ; clock       ; 0.500        ; 0.000      ; 2.029      ;
; -1.452 ; controle:ctrl|add_sub        ; registrador:regG|data_out[13] ; clock                ; clock       ; 0.500        ; 0.000      ; 1.984      ;
; -1.348 ; controle:ctrl|add_sub        ; registrador:regG|data_out[10] ; clock                ; clock       ; 0.500        ; 0.000      ; 1.880      ;
; -1.325 ; controle:ctrl|add_sub        ; registrador:regG|data_out[5]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.854      ;
; -1.297 ; controle:ctrl|add_sub        ; registrador:regG|data_out[11] ; clock                ; clock       ; 0.500        ; 0.000      ; 1.829      ;
; -1.244 ; controle:ctrl|add_sub        ; registrador:regG|data_out[7]  ; clock                ; clock       ; 0.500        ; 0.000      ; 1.776      ;
; -1.228 ; controle:ctrl|add_sub        ; registrador:regG|data_out[9]  ; clock                ; clock       ; 0.500        ; 0.000      ; 1.760      ;
; -1.190 ; controle:ctrl|add_sub        ; registrador:regG|data_out[4]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.719      ;
; -1.171 ; upcount:reg7|Q[1]            ; controle:ctrl|r0_out          ; clock                ; clock       ; 0.500        ; 0.031      ; 1.734      ;
; -1.158 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.790      ;
; -1.149 ; controle:ctrl|add_sub        ; registrador:regG|data_out[14] ; clock                ; clock       ; 0.500        ; 0.000      ; 1.681      ;
; -1.113 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.745      ;
; -1.113 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.742      ;
; -1.107 ; upcount:reg7|Q[2]            ; controle:ctrl|done            ; clock                ; clock       ; 0.500        ; 0.010      ; 1.649      ;
; -1.082 ; upcount:reg7|Q[1]            ; controle:ctrl|done            ; clock                ; clock       ; 0.500        ; 0.010      ; 1.624      ;
; -1.080 ; upcount:reg7|Q[0]            ; controle:ctrl|r0_out          ; clock                ; clock       ; 0.500        ; 0.031      ; 1.643      ;
; -1.079 ; controle:ctrl|add_sub        ; registrador:regG|data_out[12] ; clock                ; clock       ; 0.500        ; 0.000      ; 1.611      ;
; -1.074 ; controle:ctrl|add_sub        ; registrador:regG|data_out[0]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.603      ;
; -1.068 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.697      ;
; -1.037 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.475     ; 1.594      ;
; -1.028 ; mux:mux_inst|buswires[6]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.466     ; 1.594      ;
; -1.021 ; mux:mux_inst|buswires[4]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.388     ; 1.665      ;
; -1.016 ; upcount:reg7|Q[2]            ; controle:ctrl|add_sub         ; clock                ; clock       ; 0.500        ; 0.010      ; 1.558      ;
; -1.009 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.641      ;
; -1.000 ; upcount:reg7|Q[2]            ; controle:ctrl|g_out           ; clock                ; clock       ; 0.500        ; 0.031      ; 1.563      ;
; -0.992 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.475     ; 1.549      ;
; -0.986 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.615      ;
; -0.983 ; mux:mux_inst|buswires[6]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.466     ; 1.549      ;
; -0.976 ; mux:mux_inst|buswires[4]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.388     ; 1.620      ;
; -0.967 ; upcount:reg7|Q[2]            ; controle:ctrl|r0_out          ; clock                ; clock       ; 0.500        ; 0.031      ; 1.530      ;
; -0.966 ; upcount:reg7|Q[1]            ; controle:ctrl|g_out           ; clock                ; clock       ; 0.500        ; 0.031      ; 1.529      ;
; -0.965 ; controle:ctrl|add_sub        ; registrador:regG|data_out[3]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.494      ;
; -0.964 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.593      ;
; -0.958 ; upcount:reg7|Q[2]            ; controle:ctrl|dinout          ; clock                ; clock       ; 0.500        ; 0.009      ; 1.499      ;
; -0.958 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.590      ;
; -0.942 ; controle:ctrl|add_sub        ; registrador:regG|data_out[2]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.471      ;
; -0.941 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.406     ; 1.567      ;
; -0.939 ; controle:ctrl|add_sub        ; registrador:regG|data_out[8]  ; clock                ; clock       ; 0.500        ; 0.000      ; 1.471      ;
; -0.938 ; upcount:reg7|Q[2]            ; controle:ctrl|r0_in           ; clock                ; clock       ; 0.500        ; 0.009      ; 1.479      ;
; -0.935 ; mux:mux_inst|buswires[3]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.467     ; 1.500      ;
; -0.934 ; upcount:reg7|Q[2]            ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.500        ; 0.010      ; 1.476      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[0]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[2]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[3]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[4]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[5]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.920 ; controle:ctrl|g_in           ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.500        ; -0.002     ; 1.450      ;
; -0.913 ; upcount:reg7|Q[1]            ; controle:ctrl|r0_in           ; clock                ; clock       ; 0.500        ; 0.009      ; 1.454      ;
; -0.913 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.542      ;
; -0.911 ; upcount:reg7|Q[1]            ; controle:ctrl|dinout          ; clock                ; clock       ; 0.500        ; 0.009      ; 1.452      ;
; -0.909 ; mux:mux_inst|buswires[8]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.482     ; 1.459      ;
; -0.905 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.537      ;
; -0.890 ; mux:mux_inst|buswires[3]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.467     ; 1.455      ;
; -0.889 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.521      ;
; -0.888 ; mux:mux_inst|buswires[7]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.520      ;
; -0.888 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.475     ; 1.445      ;
; -0.879 ; mux:mux_inst|buswires[6]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.466     ; 1.445      ;
; -0.876 ; mux:mux_inst|buswires[5]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.397     ; 1.511      ;
; -0.872 ; mux:mux_inst|buswires[4]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.388     ; 1.516      ;
; -0.870 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[0]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.499      ;
; -0.868 ; mux:mux_inst|buswires[10]    ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.465     ; 1.435      ;
; -0.865 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.478     ; 1.419      ;
; -0.864 ; mux:mux_inst|buswires[8]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.482     ; 1.414      ;
; -0.860 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.489      ;
; -0.856 ; controle:ctrl|add_sub        ; registrador:regG|data_out[1]  ; clock                ; clock       ; 0.500        ; 0.000      ; 1.388      ;
; -0.851 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.480      ;
; -0.849 ; mux:mux_inst|buswires[4]     ; registrador:regG|data_out[5]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.391     ; 1.490      ;
; -0.844 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[9]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.403     ; 1.473      ;
; -0.843 ; mux:mux_inst|buswires[7]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.475      ;
; -0.837 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.475     ; 1.394      ;
; -0.831 ; mux:mux_inst|buswires[5]     ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.397     ; 1.466      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[0]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[1]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; controle:ctrl|done           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.500        ; -0.010     ; 1.350      ;
; -0.828 ; mux:mux_inst|buswires[6]     ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.466     ; 1.394      ;
; -0.826 ; registrador:regA|data_out[0] ; registrador:regG|data_out[15] ; clock                ; clock       ; 1.000        ; 0.000      ; 1.858      ;
; -0.825 ; mux:mux_inst|buswires[9]     ; registrador:regG|data_out[15] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.397     ; 1.460      ;
; -0.824 ; upcount:reg7|Q[1]            ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.500        ; 0.010      ; 1.366      ;
; -0.823 ; mux:mux_inst|buswires[10]    ; registrador:regG|data_out[13] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.465     ; 1.390      ;
; -0.821 ; mux:mux_inst|buswires[4]     ; registrador:regG|data_out[11] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.388     ; 1.465      ;
; -0.820 ; upcount:reg7|Q[0]            ; controle:ctrl|dinout          ; clock                ; clock       ; 0.500        ; 0.009      ; 1.361      ;
; -0.820 ; controle:ctrl|add_sub        ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.500        ; -0.003     ; 1.349      ;
; -0.815 ; upcount:reg7|Q[1]            ; controle:ctrl|add_sub         ; clock                ; clock       ; 0.500        ; 0.010      ; 1.357      ;
; -0.810 ; mux:mux_inst|buswires[0]     ; registrador:regG|data_out[14] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.400     ; 1.442      ;
; -0.806 ; mux:mux_inst|buswires[1]     ; registrador:regG|data_out[4]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.406     ; 1.432      ;
; -0.786 ; mux:mux_inst|buswires[3]     ; registrador:regG|data_out[10] ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.467     ; 1.351      ;
; -0.784 ; mux:mux_inst|buswires[2]     ; registrador:regG|data_out[7]  ; controle:ctrl|dinout ; clock       ; 1.000        ; -0.475     ; 1.341      ;
+--------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|dinout'                                                                                                                  ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.237 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.445      ; 1.242      ;
; -1.179 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.445      ; 1.184      ;
; -1.151 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.445      ; 1.156      ;
; -1.074 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.452      ;
; -1.063 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.441      ;
; -1.023 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.455      ; 1.504      ;
; -1.021 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.454      ; 1.319      ;
; -1.005 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.461      ; 1.258      ;
; -0.988 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.366      ;
; -0.973 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.444      ; 1.363      ;
; -0.954 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.367      ; 1.434      ;
; -0.939 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.421      ;
; -0.937 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.455      ; 1.418      ;
; -0.935 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.454      ; 1.233      ;
; -0.922 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.418      ;
; -0.921 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.454      ; 1.219      ;
; -0.919 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.461      ; 1.172      ;
; -0.911 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.461      ; 1.164      ;
; -0.906 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.398      ;
; -0.897 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.455      ; 1.378      ;
; -0.887 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.444      ; 1.277      ;
; -0.868 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.367      ; 1.348      ;
; -0.865 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.337      ;
; -0.864 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.338      ;
; -0.861 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.463      ; 1.249      ;
; -0.859 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.462      ; 1.245      ;
; -0.859 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.462      ; 1.245      ;
; -0.852 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.348      ;
; -0.851 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.444      ; 1.241      ;
; -0.849 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.367      ; 1.329      ;
; -0.844 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.326      ;
; -0.841 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.313      ;
; -0.840 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.326      ;
; -0.836 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.332      ;
; -0.824 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.316      ;
; -0.820 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.312      ;
; -0.817 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.299      ;
; -0.780 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.266      ;
; -0.779 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.446      ; 1.251      ;
; -0.775 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.463      ; 1.163      ;
; -0.773 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.462      ; 1.159      ;
; -0.772 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.463      ; 1.160      ;
; -0.769 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.243      ;
; -0.760 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.251      ;
; -0.754 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.379      ; 1.240      ;
; -0.747 ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.238      ;
; -0.737 ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.376      ; 1.211      ;
; -0.674 ; controle:ctrl|g_out           ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.500        ; 0.382      ; 1.165      ;
; -0.295 ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.469      ; 0.824      ;
; -0.128 ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.478      ; 0.950      ;
; -0.126 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.467      ; 0.653      ;
; -0.074 ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.400      ; 1.087      ;
; -0.072 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.476      ; 0.892      ;
; -0.068 ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.482      ; 0.842      ;
; -0.061 ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.470      ; 0.963      ;
; -0.040 ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.397      ; 1.035      ;
; -0.040 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.469      ; 0.941      ;
; -0.021 ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.467      ; 1.014      ;
; 0.017  ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.483      ; 0.890      ;
; 0.035  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.484      ; 0.741      ;
; 0.039  ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.467      ; 0.488      ;
; 0.089  ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.465      ; 0.822      ;
; 0.097  ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.403      ; 0.913      ;
; 0.099  ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.469      ; 0.802      ;
; 0.111  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.400      ; 0.895      ;
; 0.112  ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.403      ; 0.900      ;
; 0.114  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.400      ; 0.884      ;
; 0.127  ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.484      ; 0.782      ;
; 0.139  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.466      ; 0.773      ;
; 0.147  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.471      ; 0.850      ;
; 0.150  ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.403      ; 0.867      ;
; 0.150  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.389      ; 0.852      ;
; 0.170  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.477      ; 0.833      ;
; 0.178  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.486      ; 0.733      ;
; 0.215  ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.391      ; 0.789      ;
; 0.229  ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.476      ; 0.773      ;
; 0.251  ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.485      ; 0.658      ;
; 0.253  ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.476      ; 0.567      ;
; 0.257  ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.400      ; 0.749      ;
; 0.263  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.404      ; 0.755      ;
; 0.272  ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.736      ;
; 0.275  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.486      ; 0.636      ;
; 0.283  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.731      ;
; 0.284  ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.484      ; 0.492      ;
; 0.285  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.480      ; 0.721      ;
; 0.295  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.719      ;
; 0.340  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.470      ; 0.656      ;
; 0.343  ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.485      ; 0.566      ;
; 0.355  ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.405      ; 0.659      ;
; 0.423  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.466      ; 0.489      ;
; 0.429  ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.404      ; 0.589      ;
; 0.437  ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.571      ;
; 0.438  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.389      ; 0.564      ;
; 0.511  ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.488      ;
; 0.519  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.401      ; 0.488      ;
; 0.524  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 1.000        ; 0.405      ; 0.490      ;
; 0.595  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 2.120      ; 1.226      ;
; 0.758  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 2.121      ; 1.436      ;
; 0.809  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 2.130      ; 1.488      ;
; 0.811  ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.500        ; 2.129      ; 1.303      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|dinout'                                                                                                                   ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.209 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.121      ; 1.053      ;
; -1.181 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.138      ; 1.098      ;
; -1.178 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.136      ; 1.099      ;
; -1.160 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.120      ; 1.101      ;
; -1.149 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.130      ; 1.122      ;
; -1.140 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.137      ; 1.138      ;
; -1.138 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.054      ; 1.057      ;
; -1.111 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.121      ; 1.151      ;
; -1.106 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.119      ; 1.154      ;
; -1.083 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.129      ; 1.187      ;
; -1.067 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.057      ; 1.131      ;
; -1.045 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.051      ; 1.147      ;
; -1.044 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.051      ; 1.148      ;
; -1.014 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.054      ; 1.181      ;
; -0.964 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.057      ; 1.234      ;
; -0.953 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.042      ; 1.230      ;
; -0.709 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.121      ; 1.053      ;
; -0.681 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.138      ; 1.098      ;
; -0.678 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.136      ; 1.099      ;
; -0.660 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.120      ; 1.101      ;
; -0.649 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.130      ; 1.122      ;
; -0.640 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.137      ; 1.138      ;
; -0.638 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.054      ; 1.057      ;
; -0.611 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.121      ; 1.151      ;
; -0.606 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.119      ; 1.154      ;
; -0.583 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.129      ; 1.187      ;
; -0.567 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.057      ; 1.131      ;
; -0.545 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.051      ; 1.147      ;
; -0.544 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.051      ; 1.148      ;
; -0.514 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.054      ; 1.181      ;
; -0.464 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.057      ; 1.234      ;
; -0.453 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.042      ; 1.230      ;
; 0.008  ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.484      ; 0.492      ;
; 0.021  ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.467      ; 0.488      ;
; 0.023  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.466      ; 0.489      ;
; 0.081  ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.485      ; 0.566      ;
; 0.085  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.405      ; 0.490      ;
; 0.087  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.488      ;
; 0.087  ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.488      ;
; 0.091  ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.476      ; 0.567      ;
; 0.150  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.486      ; 0.636      ;
; 0.170  ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.571      ;
; 0.173  ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.485      ; 0.658      ;
; 0.175  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.389      ; 0.564      ;
; 0.185  ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.404      ; 0.589      ;
; 0.186  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.470      ; 0.656      ;
; 0.186  ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.467      ; 0.653      ;
; 0.241  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.480      ; 0.721      ;
; 0.247  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.486      ; 0.733      ;
; 0.254  ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.405      ; 0.659      ;
; 0.257  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.484      ; 0.741      ;
; 0.297  ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.476      ; 0.773      ;
; 0.298  ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.484      ; 0.782      ;
; 0.307  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.466      ; 0.773      ;
; 0.318  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.719      ;
; 0.330  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.731      ;
; 0.333  ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.469      ; 0.802      ;
; 0.335  ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.401      ; 0.736      ;
; 0.349  ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.400      ; 0.749      ;
; 0.351  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.404      ; 0.755      ;
; 0.355  ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.469      ; 0.824      ;
; 0.356  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.477      ; 0.833      ;
; 0.357  ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.465      ; 0.822      ;
; 0.360  ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.482      ; 0.842      ;
; 0.379  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.471      ; 0.850      ;
; 0.398  ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.391      ; 0.789      ;
; 0.407  ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.483      ; 0.890      ;
; 0.416  ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.476      ; 0.892      ;
; 0.463  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.389      ; 0.852      ;
; 0.464  ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.403      ; 0.867      ;
; 0.472  ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.478      ; 0.950      ;
; 0.472  ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.469      ; 0.941      ;
; 0.484  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.400      ; 0.884      ;
; 0.493  ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.470      ; 0.963      ;
; 0.495  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.400      ; 0.895      ;
; 0.497  ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.403      ; 0.900      ;
; 0.510  ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.403      ; 0.913      ;
; 0.547  ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.467      ; 1.014      ;
; 0.638  ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.397      ; 1.035      ;
; 0.687  ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.400      ; 1.087      ;
; 0.997  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.446      ; 0.943      ;
; 1.033  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.463      ; 0.996      ;
; 1.036  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.461      ; 0.997      ;
; 1.037  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.446      ; 0.983      ;
; 1.054  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.445      ; 0.999      ;
; 1.065  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.455      ; 1.020      ;
; 1.065  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.463      ; 1.028      ;
; 1.066  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.462      ; 1.028      ;
; 1.068  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.379      ; 0.947      ;
; 1.068  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.461      ; 1.029      ;
; 1.086  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.445      ; 1.031      ;
; 1.095  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.446      ; 1.041      ;
; 1.097  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.455      ; 1.052      ;
; 1.106  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.462      ; 1.068      ;
; 1.108  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.444      ; 1.052      ;
; 1.108  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.379      ; 0.987      ;
; 1.123  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.446      ; 1.069      ;
; 1.131  ; controle:ctrl|r0_out          ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.454      ; 1.085      ;
; 1.135  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.446      ; 1.081      ;
; 1.139  ; controle:ctrl|r1_out          ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.382      ; 1.021      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                           ;
+-------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.215 ; controle:ctrl|Tstate.T1      ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[0]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; controle:ctrl|Tstate.000     ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; upcount:reg7|Q[15]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.291 ; mux:mux_inst|buswires[9]     ; registrador:regA|data_out[9]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.401     ; 0.042      ;
; 0.358 ; upcount:reg7|Q[4]            ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; upcount:reg7|Q[7]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; upcount:reg7|Q[11]           ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[1]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; upcount:reg7|Q[13]           ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; upcount:reg7|Q[14]           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; upcount:reg7|Q[3]            ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; upcount:reg7|Q[5]            ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; upcount:reg7|Q[6]            ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; upcount:reg7|Q[12]           ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.443 ; upcount:reg7|Q[2]            ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.452 ; upcount:reg7|Q[1]            ; upcount:reg7|Q[1]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.604      ;
; 0.455 ; controle:ctrl|Tstate.T2      ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; registrador:regA|data_out[6] ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 0.610      ;
; 0.461 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[0]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.400     ; 0.213      ;
; 0.465 ; mux:mux_inst|buswires[5]     ; registrador:regA|data_out[5]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.401     ; 0.216      ;
; 0.470 ; controle:ctrl|done           ; controle:ctrl|Tstate.T1       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; controle:ctrl|done           ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.623      ;
; 0.496 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; upcount:reg7|Q[4]            ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; upcount:reg7|Q[11]           ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; upcount:reg7|Q[14]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; upcount:reg7|Q[13]           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; upcount:reg7|Q[3]            ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; upcount:reg7|Q[6]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; upcount:reg7|Q[12]           ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; upcount:reg7|Q[5]            ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; upcount:reg7|Q[11]           ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; upcount:reg7|Q[4]            ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; upcount:reg7|Q[13]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; controle:ctrl|Tstate.T1      ; controle:ctrl|Tstate.T2       ; clock                ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.544 ; registrador:regA|data_out[8] ; registrador:regG|data_out[8]  ; clock                ; clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; mux:mux_inst|buswires[9]     ; registrador:reg0|data_out[9]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.401     ; 0.296      ;
; 0.546 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; upcount:reg7|Q[3]            ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; upcount:reg7|Q[12]           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; upcount:reg7|Q[5]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; mux:mux_inst|buswires[12]    ; registrador:reg0|data_out[12] ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.480     ; 0.219      ;
; 0.550 ; mux:mux_inst|buswires[12]    ; registrador:regA|data_out[12] ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.480     ; 0.222      ;
; 0.551 ; upcount:reg7|Q[7]            ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; upcount:reg7|Q[11]           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; upcount:reg7|Q[4]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; upcount:reg7|Q[2]            ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; upcount:reg7|Q[3]            ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; upcount:reg7|Q[12]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; upcount:reg7|Q[7]            ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.592 ; upcount:reg7|Q[1]            ; upcount:reg7|Q[2]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; registrador:regA|data_out[5] ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 0.751      ;
; 0.601 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; upcount:reg7|Q[11]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; upcount:reg7|Q[6]            ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.613 ; mux:mux_inst|buswires[10]    ; registrador:reg0|data_out[10] ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.466     ; 0.299      ;
; 0.614 ; mux:mux_inst|buswires[10]    ; registrador:reg1|data_out[10] ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.466     ; 0.300      ;
; 0.615 ; controle:ctrl|Tstate.T2      ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 0.767      ;
; 0.616 ; upcount:reg7|Q[2]            ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[12]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; upcount:reg7|Q[3]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; upcount:reg7|Q[7]            ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.627 ; upcount:reg7|Q[1]            ; upcount:reg7|Q[3]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.779      ;
; 0.636 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[6]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[14]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; mux:mux_inst|buswires[5]     ; registrador:reg0|data_out[5]  ; controle:ctrl|dinout ; clock       ; 0.000        ; -0.401     ; 0.387      ;
; 0.641 ; controle:ctrl|Tstate.000     ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; upcount:reg7|Q[6]            ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; upcount:reg7|Q[5]            ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.647 ; controle:ctrl|done           ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 0.799      ;
; 0.651 ; upcount:reg7|Q[2]            ; upcount:reg7|Q[5]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; upcount:reg7|Q[8]            ; upcount:reg7|Q[13]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; upcount:reg7|Q[10]           ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; upcount:reg7|Q[7]            ; upcount:reg7|Q[11]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; controle:ctrl|Tstate.000     ; controle:ctrl|Tstate.000      ; clock                ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; upcount:reg7|Q[4]            ; upcount:reg7|Q[8]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.662 ; upcount:reg7|Q[1]            ; upcount:reg7|Q[4]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.668 ; registrador:regA|data_out[3] ; registrador:regG|data_out[6]  ; clock                ; clock       ; 0.000        ; 0.001      ; 0.821      ;
; 0.671 ; upcount:reg7|Q[0]            ; upcount:reg7|Q[7]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; upcount:reg7|Q[9]            ; upcount:reg7|Q[15]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; controle:ctrl|done           ; controle:ctrl|r1_in           ; clock                ; clock       ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; registrador:regA|data_out[6] ; registrador:regG|data_out[8]  ; clock                ; clock       ; 0.000        ; 0.004      ; 0.830      ;
; 0.676 ; upcount:reg7|Q[6]            ; upcount:reg7|Q[10]            ; clock                ; clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; upcount:reg7|Q[5]            ; upcount:reg7|Q[9]             ; clock                ; clock       ; 0.000        ; 0.000      ; 0.828      ;
+-------+------------------------------+-------------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|dinout          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|dinout          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; registrador:regA|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; registrador:regA|data_out[13] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|dinout'                                                                            ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|datac         ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 0.185 ; 0.185 ; Rise       ; clock                ;
; run       ; clock                ; 2.561 ; 2.561 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 3.228 ; 3.228 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.398 ; 0.398 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.288 ; 0.288 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 3.000 ; 3.000 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 2.284 ; 2.284 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 2.875 ; 2.875 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 2.454 ; 2.454 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 3.228 ; 3.228 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 2.457 ; 2.457 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 3.020 ; 3.020 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 2.384 ; 2.384 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 2.726 ; 2.726 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 2.323 ; 2.323 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 2.736 ; 2.736 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 2.507 ; 2.507 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 2.750 ; 2.750 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 2.645 ; 2.645 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; 0.259  ; 0.259  ; Rise       ; clock                ;
; run       ; clock                ; -1.833 ; -1.833 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 0.098  ; 0.098  ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; -0.005 ; -0.005 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.098  ; 0.098  ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -2.344 ; -2.344 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -1.716 ; -1.716 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -2.488 ; -2.488 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -2.060 ; -2.060 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -2.288 ; -2.288 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -2.070 ; -2.070 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -2.312 ; -2.312 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -1.982 ; -1.982 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -2.172 ; -2.172 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -1.932 ; -1.932 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -2.262 ; -2.262 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -2.033 ; -2.033 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -2.175 ; -2.175 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -2.069 ; -2.069 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------------+----------------------+-------+-------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+-------+-------+------------+----------------------+
; a_int            ; clock                ; 4.025 ; 4.025 ; Rise       ; clock                ;
; add_subt         ; clock                ; 4.245 ; 4.245 ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 5.922 ; 5.922 ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 5.018 ; 5.018 ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 5.055 ; 5.055 ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 5.206 ; 5.206 ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 5.422 ; 5.422 ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 5.367 ; 5.367 ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 5.542 ; 5.542 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 5.411 ; 5.411 ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.708 ; 5.708 ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 5.357 ; 5.357 ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 5.768 ; 5.768 ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.909 ; 5.909 ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 5.385 ; 5.385 ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.865 ; 5.865 ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 5.921 ; 5.921 ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 5.796 ; 5.796 ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 5.922 ; 5.922 ; Rise       ; clock                ;
; donet            ; clock                ; 4.180 ; 4.180 ; Rise       ; clock                ;
; g_int            ; clock                ; 3.962 ; 3.962 ; Rise       ; clock                ;
; g_outt           ; clock                ; 4.097 ; 4.097 ; Rise       ; clock                ;
; r0_int           ; clock                ; 3.936 ; 3.936 ; Rise       ; clock                ;
; r0_outt          ; clock                ; 4.309 ; 4.309 ; Rise       ; clock                ;
; r1_int           ; clock                ; 4.109 ; 4.109 ; Rise       ; clock                ;
; r1_outt          ; clock                ; 4.210 ; 4.210 ; Rise       ; clock                ;
; At[*]            ; clock                ; 4.444 ; 4.444 ; Fall       ; clock                ;
;  At[0]           ; clock                ; 4.252 ; 4.252 ; Fall       ; clock                ;
;  At[1]           ; clock                ; 4.100 ; 4.100 ; Fall       ; clock                ;
;  At[2]           ; clock                ; 4.099 ; 4.099 ; Fall       ; clock                ;
;  At[3]           ; clock                ; 4.227 ; 4.227 ; Fall       ; clock                ;
;  At[4]           ; clock                ; 4.266 ; 4.266 ; Fall       ; clock                ;
;  At[5]           ; clock                ; 4.444 ; 4.444 ; Fall       ; clock                ;
;  At[6]           ; clock                ; 4.213 ; 4.213 ; Fall       ; clock                ;
;  At[7]           ; clock                ; 4.103 ; 4.103 ; Fall       ; clock                ;
;  At[8]           ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  At[9]           ; clock                ; 4.207 ; 4.207 ; Fall       ; clock                ;
;  At[10]          ; clock                ; 4.112 ; 4.112 ; Fall       ; clock                ;
;  At[11]          ; clock                ; 4.187 ; 4.187 ; Fall       ; clock                ;
;  At[12]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  At[13]          ; clock                ; 4.241 ; 4.241 ; Fall       ; clock                ;
;  At[14]          ; clock                ; 3.992 ; 3.992 ; Fall       ; clock                ;
;  At[15]          ; clock                ; 4.395 ; 4.395 ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 4.577 ; 4.577 ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 4.167 ; 4.167 ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 3.899 ; 3.899 ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 4.379 ; 4.379 ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 4.393 ; 4.393 ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 4.577 ; 4.577 ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 4.409 ; 4.409 ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 4.327 ; 4.327 ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 4.273 ; 4.273 ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 4.037 ; 4.037 ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 3.829 ; 3.829 ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 4.137 ; 4.137 ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 4.256 ; 4.256 ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 5.751 ; 5.751 ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 4.980 ; 4.980 ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 5.019 ; 5.019 ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 5.112 ; 5.112 ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 5.251 ; 5.251 ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 5.196 ; 5.196 ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 5.371 ; 5.371 ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 5.240 ; 5.240 ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.537 ; 5.537 ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 5.186 ; 5.186 ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 5.597 ; 5.597 ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.738 ; 5.738 ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 5.214 ; 5.214 ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.694 ; 5.694 ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 5.750 ; 5.750 ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 5.625 ; 5.625 ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 5.751 ; 5.751 ; Fall       ; clock                ;
; irt[*]           ; clock                ; 5.581 ; 5.581 ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 3.955 ; 3.955 ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 4.176 ; 4.176 ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 5.581 ; 5.581 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 4.664 ; 4.664 ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 4.656 ; 4.656 ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 3.950 ; 3.950 ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 4.078 ; 4.078 ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 4.337 ; 4.337 ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 4.425 ; 4.425 ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 4.664 ; 4.664 ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 3.967 ; 3.967 ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 4.364 ; 4.364 ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 4.438 ; 4.438 ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 4.239 ; 4.239 ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 4.214 ; 4.214 ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 4.512 ; 4.512 ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 4.534 ; 4.534 ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 4.462 ; 4.462 ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 4.303 ; 4.303 ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 4.693 ; 4.693 ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 4.567 ; 4.567 ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 4.339 ; 4.339 ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 4.134 ; 4.134 ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 4.693 ; 4.693 ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 4.209 ; 4.209 ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 4.254 ; 4.254 ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 4.219 ; 4.219 ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 4.386 ; 4.386 ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 4.330 ; 4.330 ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 4.455 ; 4.455 ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 4.116 ; 4.116 ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 4.298 ; 4.298 ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 4.613 ; 4.613 ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 4.410 ; 4.410 ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 3.711 ; 3.711 ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 3.608 ; 3.608 ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 3.692 ; 3.692 ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 3.711 ; 3.711 ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 3.602 ; 3.602 ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 3.421 ; 3.421 ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 3.454 ; 3.454 ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 3.487 ; 3.487 ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 3.609 ; 3.609 ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 3.623 ; 3.623 ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 3.615 ; 3.615 ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 2.621 ;       ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 6.083 ; 6.083 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 5.314 ; 5.314 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 5.351 ; 5.351 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 5.444 ; 5.444 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 5.583 ; 5.583 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 5.528 ; 5.528 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 5.703 ; 5.703 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 5.572 ; 5.572 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 5.869 ; 5.869 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 5.518 ; 5.518 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 5.929 ; 5.929 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 6.070 ; 6.070 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 5.546 ; 5.546 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 6.026 ; 6.026 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 6.082 ; 6.082 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 5.957 ; 5.957 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 6.083 ; 6.083 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 5.173 ; 5.173 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 4.815 ; 4.815 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 4.953 ; 4.953 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 4.837 ; 4.837 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 4.845 ; 4.845 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 5.173 ; 5.173 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 4.516 ; 4.516 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 4.790 ; 4.790 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 4.795 ; 4.795 ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;       ; 2.621 ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 5.153 ; 5.153 ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 4.825 ; 4.825 ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 4.973 ; 4.973 ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 4.855 ; 4.855 ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 5.153 ; 5.153 ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 4.506 ; 4.506 ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 4.847 ; 4.847 ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 4.785 ; 4.785 ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------------+----------------------+-------+-------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+-------+-------+------------+----------------------+
; a_int            ; clock                ; 4.025 ; 4.025 ; Rise       ; clock                ;
; add_subt         ; clock                ; 4.245 ; 4.245 ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 4.630 ; 4.630 ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 5.006 ; 5.006 ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 4.940 ; 4.940 ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 5.033 ; 5.033 ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 5.077 ; 5.077 ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 5.095 ; 5.095 ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 5.292 ; 5.292 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 5.155 ; 5.155 ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.095 ; 5.095 ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 4.847 ; 4.847 ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 4.965 ; 4.965 ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.198 ; 5.198 ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 4.630 ; 4.630 ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.084 ; 5.084 ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 5.106 ; 5.106 ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 4.988 ; 4.988 ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 4.990 ; 4.990 ; Rise       ; clock                ;
; donet            ; clock                ; 4.180 ; 4.180 ; Rise       ; clock                ;
; g_int            ; clock                ; 3.962 ; 3.962 ; Rise       ; clock                ;
; g_outt           ; clock                ; 4.097 ; 4.097 ; Rise       ; clock                ;
; r0_int           ; clock                ; 3.936 ; 3.936 ; Rise       ; clock                ;
; r0_outt          ; clock                ; 4.309 ; 4.309 ; Rise       ; clock                ;
; r1_int           ; clock                ; 4.109 ; 4.109 ; Rise       ; clock                ;
; r1_outt          ; clock                ; 4.210 ; 4.210 ; Rise       ; clock                ;
; At[*]            ; clock                ; 3.992 ; 3.992 ; Fall       ; clock                ;
;  At[0]           ; clock                ; 4.252 ; 4.252 ; Fall       ; clock                ;
;  At[1]           ; clock                ; 4.100 ; 4.100 ; Fall       ; clock                ;
;  At[2]           ; clock                ; 4.099 ; 4.099 ; Fall       ; clock                ;
;  At[3]           ; clock                ; 4.227 ; 4.227 ; Fall       ; clock                ;
;  At[4]           ; clock                ; 4.266 ; 4.266 ; Fall       ; clock                ;
;  At[5]           ; clock                ; 4.444 ; 4.444 ; Fall       ; clock                ;
;  At[6]           ; clock                ; 4.213 ; 4.213 ; Fall       ; clock                ;
;  At[7]           ; clock                ; 4.103 ; 4.103 ; Fall       ; clock                ;
;  At[8]           ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  At[9]           ; clock                ; 4.207 ; 4.207 ; Fall       ; clock                ;
;  At[10]          ; clock                ; 4.112 ; 4.112 ; Fall       ; clock                ;
;  At[11]          ; clock                ; 4.187 ; 4.187 ; Fall       ; clock                ;
;  At[12]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  At[13]          ; clock                ; 4.241 ; 4.241 ; Fall       ; clock                ;
;  At[14]          ; clock                ; 3.992 ; 3.992 ; Fall       ; clock                ;
;  At[15]          ; clock                ; 4.395 ; 4.395 ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 3.829 ; 3.829 ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 4.167 ; 4.167 ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 3.899 ; 3.899 ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 4.379 ; 4.379 ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 4.393 ; 4.393 ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 4.577 ; 4.577 ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 4.409 ; 4.409 ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 4.327 ; 4.327 ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 4.273 ; 4.273 ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 4.037 ; 4.037 ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 3.829 ; 3.829 ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 4.137 ; 4.137 ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 4.256 ; 4.256 ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 4.582 ; 4.582 ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 4.980 ; 4.980 ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 4.824 ; 4.824 ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 4.785 ; 4.785 ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 4.785 ; 4.785 ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 4.798 ; 4.798 ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 4.835 ; 4.835 ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 4.668 ; 4.668 ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.009 ; 5.009 ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 4.582 ; 4.582 ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 5.096 ; 5.096 ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.237 ; 5.237 ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 4.645 ; 4.645 ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.104 ; 5.104 ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 4.996 ; 4.996 ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 4.967 ; 4.967 ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 4.964 ; 4.964 ; Fall       ; clock                ;
; irt[*]           ; clock                ; 3.871 ; 3.871 ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 3.871 ; 3.871 ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 3.926 ; 3.926 ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 5.556 ; 5.556 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 3.950 ; 3.950 ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 4.656 ; 4.656 ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 3.950 ; 3.950 ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 4.078 ; 4.078 ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 4.337 ; 4.337 ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 4.425 ; 4.425 ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 4.664 ; 4.664 ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 3.967 ; 3.967 ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 4.364 ; 4.364 ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 4.438 ; 4.438 ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 4.239 ; 4.239 ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 4.214 ; 4.214 ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 4.512 ; 4.512 ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 4.534 ; 4.534 ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 4.462 ; 4.462 ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 4.303 ; 4.303 ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 4.116 ; 4.116 ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 4.567 ; 4.567 ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 4.339 ; 4.339 ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 4.134 ; 4.134 ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 4.693 ; 4.693 ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 4.209 ; 4.209 ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 4.254 ; 4.254 ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 4.219 ; 4.219 ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 4.386 ; 4.386 ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 4.330 ; 4.330 ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 4.455 ; 4.455 ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 4.116 ; 4.116 ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 4.298 ; 4.298 ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 4.613 ; 4.613 ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 4.410 ; 4.410 ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 3.421 ; 3.421 ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 3.608 ; 3.608 ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 3.692 ; 3.692 ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 3.711 ; 3.711 ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 3.602 ; 3.602 ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 3.421 ; 3.421 ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 3.454 ; 3.454 ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 3.487 ; 3.487 ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 3.609 ; 3.609 ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 3.623 ; 3.623 ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 3.615 ; 3.615 ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 2.621 ;       ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 5.021 ; 5.021 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 5.314 ; 5.314 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 5.203 ; 5.203 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 5.220 ; 5.220 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 5.257 ; 5.257 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 5.286 ; 5.286 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 5.318 ; 5.318 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 5.290 ; 5.290 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 5.496 ; 5.496 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 5.164 ; 5.164 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 5.493 ; 5.493 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 5.675 ; 5.675 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 5.021 ; 5.021 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 5.538 ; 5.538 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 5.469 ; 5.469 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 5.449 ; 5.449 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 5.459 ; 5.459 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 4.516 ; 4.516 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 4.815 ; 4.815 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 4.953 ; 4.953 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 4.837 ; 4.837 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 4.845 ; 4.845 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 5.173 ; 5.173 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 4.516 ; 4.516 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 4.790 ; 4.790 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 4.795 ; 4.795 ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;       ; 2.621 ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 4.506 ; 4.506 ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 4.825 ; 4.825 ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 4.973 ; 4.973 ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 4.855 ; 4.855 ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 5.153 ; 5.153 ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 4.506 ; 4.506 ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 4.847 ; 4.847 ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 4.785 ; 4.785 ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-----------------------+----------+---------+----------+---------+---------------------+
; Clock                 ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack      ; -4.118   ; -1.899  ; N/A      ; N/A     ; -1.380              ;
;  clock                ; -4.118   ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  controle:ctrl|dinout ; -3.466   ; -1.899  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS       ; -241.416 ; -27.2   ; 0.0      ; 0.0     ; -94.38              ;
;  clock                ; -196.017 ; 0.000   ; N/A      ; N/A     ; -94.380             ;
;  controle:ctrl|dinout ; -45.399  ; -27.200 ; N/A      ; N/A     ; 0.000               ;
+-----------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 0.771 ; 0.771 ; Rise       ; clock                ;
; run       ; clock                ; 4.867 ; 4.867 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 6.157 ; 6.157 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 1.300 ; 1.300 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.950 ; 0.950 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 5.614 ; 5.614 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 4.095 ; 4.095 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 5.371 ; 5.371 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 4.407 ; 4.407 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 6.157 ; 6.157 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 4.395 ; 4.395 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 5.579 ; 5.579 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 4.285 ; 4.285 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 5.120 ; 5.120 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 4.219 ; 4.219 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 5.107 ; 5.107 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 4.512 ; 4.512 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 5.098 ; 5.098 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 4.769 ; 4.769 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; 0.259  ; 0.259  ; Rise       ; clock                ;
; run       ; clock                ; -1.833 ; -1.833 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 0.098  ; 0.098  ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; -0.005 ; -0.005 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.098  ; 0.098  ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -2.344 ; -2.344 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -1.716 ; -1.716 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -2.488 ; -2.488 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -2.060 ; -2.060 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -2.288 ; -2.288 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -2.070 ; -2.070 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -2.312 ; -2.312 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -1.982 ; -1.982 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -2.172 ; -2.172 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -1.932 ; -1.932 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -2.262 ; -2.262 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -2.033 ; -2.033 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -2.175 ; -2.175 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -2.069 ; -2.069 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------------+----------------------+--------+--------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+--------+--------+------------+----------------------+
; a_int            ; clock                ; 7.351  ; 7.351  ; Rise       ; clock                ;
; add_subt         ; clock                ; 7.630  ; 7.630  ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 11.379 ; 11.379 ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.444  ; 9.444  ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 9.507  ; 9.507  ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 9.937  ; 9.937  ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 10.396 ; 10.396 ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 10.278 ; 10.278 ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 10.629 ; 10.629 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 10.367 ; 10.367 ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 10.936 ; 10.936 ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 10.312 ; 10.312 ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 11.067 ; 11.067 ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 11.355 ; 11.355 ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 10.433 ; 10.433 ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 11.253 ; 11.253 ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 11.379 ; 11.379 ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 10.989 ; 10.989 ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 11.329 ; 11.329 ; Rise       ; clock                ;
; donet            ; clock                ; 7.553  ; 7.553  ; Rise       ; clock                ;
; g_int            ; clock                ; 7.127  ; 7.127  ; Rise       ; clock                ;
; g_outt           ; clock                ; 7.672  ; 7.672  ; Rise       ; clock                ;
; r0_int           ; clock                ; 7.037  ; 7.037  ; Rise       ; clock                ;
; r0_outt          ; clock                ; 8.143  ; 8.143  ; Rise       ; clock                ;
; r1_int           ; clock                ; 7.501  ; 7.501  ; Rise       ; clock                ;
; r1_outt          ; clock                ; 7.916  ; 7.916  ; Rise       ; clock                ;
; At[*]            ; clock                ; 8.042  ; 8.042  ; Fall       ; clock                ;
;  At[0]           ; clock                ; 7.616  ; 7.616  ; Fall       ; clock                ;
;  At[1]           ; clock                ; 7.307  ; 7.307  ; Fall       ; clock                ;
;  At[2]           ; clock                ; 7.305  ; 7.305  ; Fall       ; clock                ;
;  At[3]           ; clock                ; 7.574  ; 7.574  ; Fall       ; clock                ;
;  At[4]           ; clock                ; 7.722  ; 7.722  ; Fall       ; clock                ;
;  At[5]           ; clock                ; 7.989  ; 7.989  ; Fall       ; clock                ;
;  At[6]           ; clock                ; 7.547  ; 7.547  ; Fall       ; clock                ;
;  At[7]           ; clock                ; 7.343  ; 7.343  ; Fall       ; clock                ;
;  At[8]           ; clock                ; 7.534  ; 7.534  ; Fall       ; clock                ;
;  At[9]           ; clock                ; 7.539  ; 7.539  ; Fall       ; clock                ;
;  At[10]          ; clock                ; 7.444  ; 7.444  ; Fall       ; clock                ;
;  At[11]          ; clock                ; 7.570  ; 7.570  ; Fall       ; clock                ;
;  At[12]          ; clock                ; 8.010  ; 8.010  ; Fall       ; clock                ;
;  At[13]          ; clock                ; 7.591  ; 7.591  ; Fall       ; clock                ;
;  At[14]          ; clock                ; 7.145  ; 7.145  ; Fall       ; clock                ;
;  At[15]          ; clock                ; 8.042  ; 8.042  ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 8.354  ; 8.354  ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 7.495  ; 7.495  ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 6.962  ; 6.962  ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 7.292  ; 7.292  ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 7.684  ; 7.684  ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 7.961  ; 7.961  ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 7.935  ; 7.935  ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 8.354  ; 8.354  ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 8.064  ; 8.064  ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 7.940  ; 7.940  ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 7.828  ; 7.828  ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 7.280  ; 7.280  ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 6.781  ; 6.781  ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 7.406  ; 7.406  ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 7.375  ; 7.375  ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 7.742  ; 7.742  ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 10.938 ; 10.938 ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 9.282  ; 9.282  ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 9.401  ; 9.401  ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 9.665  ; 9.665  ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 9.955  ; 9.955  ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 9.837  ; 9.837  ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 10.188 ; 10.188 ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 9.926  ; 9.926  ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 10.495 ; 10.495 ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 9.871  ; 9.871  ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 10.626 ; 10.626 ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 10.914 ; 10.914 ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 9.992  ; 9.992  ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 10.812 ; 10.812 ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 10.938 ; 10.938 ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 10.548 ; 10.548 ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 10.888 ; 10.888 ; Fall       ; clock                ;
; irt[*]           ; clock                ; 10.450 ; 10.450 ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 7.221  ; 7.221  ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 7.777  ; 7.777  ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 10.450 ; 10.450 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 8.453  ; 8.453  ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 8.453  ; 8.453  ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 8.001  ; 8.001  ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 7.043  ; 7.043  ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 7.281  ; 7.281  ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 7.802  ; 7.802  ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 8.033  ; 8.033  ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 8.450  ; 8.450  ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 7.199  ; 7.199  ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 8.045  ; 8.045  ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 8.039  ; 8.039  ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 7.659  ; 7.659  ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 7.536  ; 7.536  ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 8.210  ; 8.210  ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 8.240  ; 8.240  ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 8.103  ; 8.103  ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 7.768  ; 7.768  ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 8.524  ; 8.524  ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 8.281  ; 8.281  ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 7.809  ; 7.809  ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 7.528  ; 7.528  ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 8.524  ; 8.524  ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 7.549  ; 7.549  ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 7.732  ; 7.732  ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 7.776  ; 7.776  ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 7.721  ; 7.721  ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 8.068  ; 8.068  ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 7.799  ; 7.799  ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 7.551  ; 7.551  ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 8.007  ; 8.007  ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 7.497  ; 7.497  ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 7.750  ; 7.750  ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 8.372  ; 8.372  ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 7.995  ; 7.995  ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 6.594  ; 6.594  ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 6.380  ; 6.380  ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 6.571  ; 6.571  ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 6.594  ; 6.594  ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 6.374  ; 6.374  ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 6.067  ; 6.067  ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 6.343  ; 6.343  ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 6.014  ; 6.014  ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 6.064  ; 6.064  ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 6.366  ; 6.366  ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 6.104  ; 6.104  ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 6.368  ; 6.368  ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 6.335  ; 6.335  ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 6.408  ; 6.408  ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 6.384  ; 6.384  ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 5.006  ;        ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 12.175 ; 12.175 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 10.518 ; 10.518 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 10.638 ; 10.638 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 10.902 ; 10.902 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 11.192 ; 11.192 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 11.074 ; 11.074 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 11.425 ; 11.425 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 11.163 ; 11.163 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 11.732 ; 11.732 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 11.108 ; 11.108 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 11.863 ; 11.863 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 12.151 ; 12.151 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 11.229 ; 11.229 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 12.049 ; 12.049 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 12.175 ; 12.175 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 11.785 ; 11.785 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 12.125 ; 12.125 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 10.004 ; 10.004 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 9.330  ; 9.330  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 9.540  ; 9.540  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 9.304  ; 9.304  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 9.385  ; 9.385  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 10.004 ; 10.004 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 8.703  ; 8.703  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 9.278  ; 9.278  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 9.229  ; 9.229  ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;        ; 5.006  ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 9.984  ; 9.984  ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 9.746  ; 9.746  ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 9.340  ; 9.340  ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 9.560  ; 9.560  ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 9.244  ; 9.244  ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 9.395  ; 9.395  ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 9.105  ; 9.105  ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 9.076  ; 9.076  ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 9.005  ; 9.005  ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 9.302  ; 9.302  ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 9.984  ; 9.984  ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 8.693  ; 8.693  ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 9.510  ; 9.510  ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 9.334  ; 9.334  ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 9.553  ; 9.553  ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 9.373  ; 9.373  ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 9.219  ; 9.219  ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+--------+--------+------------+----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------------+----------------------+-------+-------+------------+----------------------+
; Data Port        ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------------+----------------------+-------+-------+------------+----------------------+
; a_int            ; clock                ; 4.025 ; 4.025 ; Rise       ; clock                ;
; add_subt         ; clock                ; 4.245 ; 4.245 ; Rise       ; clock                ;
; addsub_outt[*]   ; clock                ; 4.630 ; 4.630 ; Rise       ; clock                ;
;  addsub_outt[0]  ; clock                ; 5.006 ; 5.006 ; Rise       ; clock                ;
;  addsub_outt[1]  ; clock                ; 4.940 ; 4.940 ; Rise       ; clock                ;
;  addsub_outt[2]  ; clock                ; 5.033 ; 5.033 ; Rise       ; clock                ;
;  addsub_outt[3]  ; clock                ; 5.077 ; 5.077 ; Rise       ; clock                ;
;  addsub_outt[4]  ; clock                ; 5.095 ; 5.095 ; Rise       ; clock                ;
;  addsub_outt[5]  ; clock                ; 5.292 ; 5.292 ; Rise       ; clock                ;
;  addsub_outt[6]  ; clock                ; 5.155 ; 5.155 ; Rise       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.095 ; 5.095 ; Rise       ; clock                ;
;  addsub_outt[8]  ; clock                ; 4.847 ; 4.847 ; Rise       ; clock                ;
;  addsub_outt[9]  ; clock                ; 4.965 ; 4.965 ; Rise       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.198 ; 5.198 ; Rise       ; clock                ;
;  addsub_outt[11] ; clock                ; 4.630 ; 4.630 ; Rise       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.084 ; 5.084 ; Rise       ; clock                ;
;  addsub_outt[13] ; clock                ; 5.106 ; 5.106 ; Rise       ; clock                ;
;  addsub_outt[14] ; clock                ; 4.988 ; 4.988 ; Rise       ; clock                ;
;  addsub_outt[15] ; clock                ; 4.990 ; 4.990 ; Rise       ; clock                ;
; donet            ; clock                ; 4.180 ; 4.180 ; Rise       ; clock                ;
; g_int            ; clock                ; 3.962 ; 3.962 ; Rise       ; clock                ;
; g_outt           ; clock                ; 4.097 ; 4.097 ; Rise       ; clock                ;
; r0_int           ; clock                ; 3.936 ; 3.936 ; Rise       ; clock                ;
; r0_outt          ; clock                ; 4.309 ; 4.309 ; Rise       ; clock                ;
; r1_int           ; clock                ; 4.109 ; 4.109 ; Rise       ; clock                ;
; r1_outt          ; clock                ; 4.210 ; 4.210 ; Rise       ; clock                ;
; At[*]            ; clock                ; 3.992 ; 3.992 ; Fall       ; clock                ;
;  At[0]           ; clock                ; 4.252 ; 4.252 ; Fall       ; clock                ;
;  At[1]           ; clock                ; 4.100 ; 4.100 ; Fall       ; clock                ;
;  At[2]           ; clock                ; 4.099 ; 4.099 ; Fall       ; clock                ;
;  At[3]           ; clock                ; 4.227 ; 4.227 ; Fall       ; clock                ;
;  At[4]           ; clock                ; 4.266 ; 4.266 ; Fall       ; clock                ;
;  At[5]           ; clock                ; 4.444 ; 4.444 ; Fall       ; clock                ;
;  At[6]           ; clock                ; 4.213 ; 4.213 ; Fall       ; clock                ;
;  At[7]           ; clock                ; 4.103 ; 4.103 ; Fall       ; clock                ;
;  At[8]           ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  At[9]           ; clock                ; 4.207 ; 4.207 ; Fall       ; clock                ;
;  At[10]          ; clock                ; 4.112 ; 4.112 ; Fall       ; clock                ;
;  At[11]          ; clock                ; 4.187 ; 4.187 ; Fall       ; clock                ;
;  At[12]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  At[13]          ; clock                ; 4.241 ; 4.241 ; Fall       ; clock                ;
;  At[14]          ; clock                ; 3.992 ; 3.992 ; Fall       ; clock                ;
;  At[15]          ; clock                ; 4.395 ; 4.395 ; Fall       ; clock                ;
; Gt[*]            ; clock                ; 3.829 ; 3.829 ; Fall       ; clock                ;
;  Gt[0]           ; clock                ; 4.167 ; 4.167 ; Fall       ; clock                ;
;  Gt[1]           ; clock                ; 3.899 ; 3.899 ; Fall       ; clock                ;
;  Gt[2]           ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[3]           ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  Gt[4]           ; clock                ; 4.379 ; 4.379 ; Fall       ; clock                ;
;  Gt[5]           ; clock                ; 4.393 ; 4.393 ; Fall       ; clock                ;
;  Gt[6]           ; clock                ; 4.577 ; 4.577 ; Fall       ; clock                ;
;  Gt[7]           ; clock                ; 4.409 ; 4.409 ; Fall       ; clock                ;
;  Gt[8]           ; clock                ; 4.327 ; 4.327 ; Fall       ; clock                ;
;  Gt[9]           ; clock                ; 4.273 ; 4.273 ; Fall       ; clock                ;
;  Gt[10]          ; clock                ; 4.037 ; 4.037 ; Fall       ; clock                ;
;  Gt[11]          ; clock                ; 3.829 ; 3.829 ; Fall       ; clock                ;
;  Gt[12]          ; clock                ; 4.145 ; 4.145 ; Fall       ; clock                ;
;  Gt[13]          ; clock                ; 4.139 ; 4.139 ; Fall       ; clock                ;
;  Gt[14]          ; clock                ; 4.137 ; 4.137 ; Fall       ; clock                ;
;  Gt[15]          ; clock                ; 4.256 ; 4.256 ; Fall       ; clock                ;
; addsub_outt[*]   ; clock                ; 4.582 ; 4.582 ; Fall       ; clock                ;
;  addsub_outt[0]  ; clock                ; 4.980 ; 4.980 ; Fall       ; clock                ;
;  addsub_outt[1]  ; clock                ; 4.824 ; 4.824 ; Fall       ; clock                ;
;  addsub_outt[2]  ; clock                ; 4.785 ; 4.785 ; Fall       ; clock                ;
;  addsub_outt[3]  ; clock                ; 4.785 ; 4.785 ; Fall       ; clock                ;
;  addsub_outt[4]  ; clock                ; 4.798 ; 4.798 ; Fall       ; clock                ;
;  addsub_outt[5]  ; clock                ; 4.835 ; 4.835 ; Fall       ; clock                ;
;  addsub_outt[6]  ; clock                ; 4.668 ; 4.668 ; Fall       ; clock                ;
;  addsub_outt[7]  ; clock                ; 5.009 ; 5.009 ; Fall       ; clock                ;
;  addsub_outt[8]  ; clock                ; 4.582 ; 4.582 ; Fall       ; clock                ;
;  addsub_outt[9]  ; clock                ; 5.096 ; 5.096 ; Fall       ; clock                ;
;  addsub_outt[10] ; clock                ; 5.237 ; 5.237 ; Fall       ; clock                ;
;  addsub_outt[11] ; clock                ; 4.645 ; 4.645 ; Fall       ; clock                ;
;  addsub_outt[12] ; clock                ; 5.104 ; 5.104 ; Fall       ; clock                ;
;  addsub_outt[13] ; clock                ; 4.996 ; 4.996 ; Fall       ; clock                ;
;  addsub_outt[14] ; clock                ; 4.967 ; 4.967 ; Fall       ; clock                ;
;  addsub_outt[15] ; clock                ; 4.964 ; 4.964 ; Fall       ; clock                ;
; irt[*]           ; clock                ; 3.871 ; 3.871 ; Fall       ; clock                ;
;  irt[3]          ; clock                ; 3.871 ; 3.871 ; Fall       ; clock                ;
;  irt[6]          ; clock                ; 3.926 ; 3.926 ; Fall       ; clock                ;
;  irt[7]          ; clock                ; 5.556 ; 5.556 ; Fall       ; clock                ;
; r0t[*]           ; clock                ; 3.950 ; 3.950 ; Fall       ; clock                ;
;  r0t[0]          ; clock                ; 4.656 ; 4.656 ; Fall       ; clock                ;
;  r0t[1]          ; clock                ; 4.416 ; 4.416 ; Fall       ; clock                ;
;  r0t[2]          ; clock                ; 3.950 ; 3.950 ; Fall       ; clock                ;
;  r0t[3]          ; clock                ; 4.078 ; 4.078 ; Fall       ; clock                ;
;  r0t[4]          ; clock                ; 4.337 ; 4.337 ; Fall       ; clock                ;
;  r0t[5]          ; clock                ; 4.425 ; 4.425 ; Fall       ; clock                ;
;  r0t[6]          ; clock                ; 4.664 ; 4.664 ; Fall       ; clock                ;
;  r0t[7]          ; clock                ; 3.967 ; 3.967 ; Fall       ; clock                ;
;  r0t[8]          ; clock                ; 4.364 ; 4.364 ; Fall       ; clock                ;
;  r0t[9]          ; clock                ; 4.438 ; 4.438 ; Fall       ; clock                ;
;  r0t[10]         ; clock                ; 4.239 ; 4.239 ; Fall       ; clock                ;
;  r0t[11]         ; clock                ; 4.214 ; 4.214 ; Fall       ; clock                ;
;  r0t[12]         ; clock                ; 4.512 ; 4.512 ; Fall       ; clock                ;
;  r0t[13]         ; clock                ; 4.534 ; 4.534 ; Fall       ; clock                ;
;  r0t[14]         ; clock                ; 4.462 ; 4.462 ; Fall       ; clock                ;
;  r0t[15]         ; clock                ; 4.303 ; 4.303 ; Fall       ; clock                ;
; r1t[*]           ; clock                ; 4.116 ; 4.116 ; Fall       ; clock                ;
;  r1t[0]          ; clock                ; 4.567 ; 4.567 ; Fall       ; clock                ;
;  r1t[1]          ; clock                ; 4.339 ; 4.339 ; Fall       ; clock                ;
;  r1t[2]          ; clock                ; 4.134 ; 4.134 ; Fall       ; clock                ;
;  r1t[3]          ; clock                ; 4.693 ; 4.693 ; Fall       ; clock                ;
;  r1t[4]          ; clock                ; 4.209 ; 4.209 ; Fall       ; clock                ;
;  r1t[5]          ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r1t[6]          ; clock                ; 4.254 ; 4.254 ; Fall       ; clock                ;
;  r1t[7]          ; clock                ; 4.219 ; 4.219 ; Fall       ; clock                ;
;  r1t[8]          ; clock                ; 4.386 ; 4.386 ; Fall       ; clock                ;
;  r1t[9]          ; clock                ; 4.330 ; 4.330 ; Fall       ; clock                ;
;  r1t[10]         ; clock                ; 4.184 ; 4.184 ; Fall       ; clock                ;
;  r1t[11]         ; clock                ; 4.455 ; 4.455 ; Fall       ; clock                ;
;  r1t[12]         ; clock                ; 4.116 ; 4.116 ; Fall       ; clock                ;
;  r1t[13]         ; clock                ; 4.298 ; 4.298 ; Fall       ; clock                ;
;  r1t[14]         ; clock                ; 4.613 ; 4.613 ; Fall       ; clock                ;
;  r1t[15]         ; clock                ; 4.410 ; 4.410 ; Fall       ; clock                ;
; r7t[*]           ; clock                ; 3.421 ; 3.421 ; Fall       ; clock                ;
;  r7t[0]          ; clock                ; 3.608 ; 3.608 ; Fall       ; clock                ;
;  r7t[1]          ; clock                ; 3.692 ; 3.692 ; Fall       ; clock                ;
;  r7t[2]          ; clock                ; 3.711 ; 3.711 ; Fall       ; clock                ;
;  r7t[3]          ; clock                ; 3.602 ; 3.602 ; Fall       ; clock                ;
;  r7t[4]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[5]          ; clock                ; 3.455 ; 3.455 ; Fall       ; clock                ;
;  r7t[6]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[7]          ; clock                ; 3.421 ; 3.421 ; Fall       ; clock                ;
;  r7t[8]          ; clock                ; 3.454 ; 3.454 ; Fall       ; clock                ;
;  r7t[9]          ; clock                ; 3.591 ; 3.591 ; Fall       ; clock                ;
;  r7t[10]         ; clock                ; 3.487 ; 3.487 ; Fall       ; clock                ;
;  r7t[11]         ; clock                ; 3.609 ; 3.609 ; Fall       ; clock                ;
;  r7t[12]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[13]         ; clock                ; 3.585 ; 3.585 ; Fall       ; clock                ;
;  r7t[14]         ; clock                ; 3.623 ; 3.623 ; Fall       ; clock                ;
;  r7t[15]         ; clock                ; 3.615 ; 3.615 ; Fall       ; clock                ;
; dinoutt          ; controle:ctrl|dinout ; 2.621 ;       ; Rise       ; controle:ctrl|dinout ;
; addsub_outt[*]   ; controle:ctrl|dinout ; 5.021 ; 5.021 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[0]  ; controle:ctrl|dinout ; 5.314 ; 5.314 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[1]  ; controle:ctrl|dinout ; 5.203 ; 5.203 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[2]  ; controle:ctrl|dinout ; 5.220 ; 5.220 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[3]  ; controle:ctrl|dinout ; 5.257 ; 5.257 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[4]  ; controle:ctrl|dinout ; 5.286 ; 5.286 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[5]  ; controle:ctrl|dinout ; 5.318 ; 5.318 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[6]  ; controle:ctrl|dinout ; 5.290 ; 5.290 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[7]  ; controle:ctrl|dinout ; 5.496 ; 5.496 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[8]  ; controle:ctrl|dinout ; 5.164 ; 5.164 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[9]  ; controle:ctrl|dinout ; 5.493 ; 5.493 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[10] ; controle:ctrl|dinout ; 5.675 ; 5.675 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[11] ; controle:ctrl|dinout ; 5.021 ; 5.021 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[12] ; controle:ctrl|dinout ; 5.538 ; 5.538 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[13] ; controle:ctrl|dinout ; 5.469 ; 5.469 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[14] ; controle:ctrl|dinout ; 5.449 ; 5.449 ; Fall       ; controle:ctrl|dinout ;
;  addsub_outt[15] ; controle:ctrl|dinout ; 5.459 ; 5.459 ; Fall       ; controle:ctrl|dinout ;
; buswiret[*]      ; controle:ctrl|dinout ; 4.516 ; 4.516 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[0]     ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[1]     ; controle:ctrl|dinout ; 4.815 ; 4.815 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[2]     ; controle:ctrl|dinout ; 4.953 ; 4.953 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[3]     ; controle:ctrl|dinout ; 4.837 ; 4.837 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[4]     ; controle:ctrl|dinout ; 4.845 ; 4.845 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[5]     ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[6]     ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[7]     ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[8]     ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[9]     ; controle:ctrl|dinout ; 5.173 ; 5.173 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[10]    ; controle:ctrl|dinout ; 4.516 ; 4.516 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[11]    ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[12]    ; controle:ctrl|dinout ; 4.790 ; 4.790 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[13]    ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[14]    ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  buswiret[15]    ; controle:ctrl|dinout ; 4.795 ; 4.795 ; Fall       ; controle:ctrl|dinout ;
; dinoutt          ; controle:ctrl|dinout ;       ; 2.621 ; Fall       ; controle:ctrl|dinout ;
; q[*]             ; controle:ctrl|dinout ; 4.506 ; 4.506 ; Fall       ; controle:ctrl|dinout ;
;  q[0]            ; controle:ctrl|dinout ; 5.110 ; 5.110 ; Fall       ; controle:ctrl|dinout ;
;  q[1]            ; controle:ctrl|dinout ; 4.825 ; 4.825 ; Fall       ; controle:ctrl|dinout ;
;  q[2]            ; controle:ctrl|dinout ; 4.973 ; 4.973 ; Fall       ; controle:ctrl|dinout ;
;  q[3]            ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  q[4]            ; controle:ctrl|dinout ; 4.855 ; 4.855 ; Fall       ; controle:ctrl|dinout ;
;  q[5]            ; controle:ctrl|dinout ; 4.741 ; 4.741 ; Fall       ; controle:ctrl|dinout ;
;  q[6]            ; controle:ctrl|dinout ; 4.728 ; 4.728 ; Fall       ; controle:ctrl|dinout ;
;  q[7]            ; controle:ctrl|dinout ; 4.673 ; 4.673 ; Fall       ; controle:ctrl|dinout ;
;  q[8]            ; controle:ctrl|dinout ; 4.848 ; 4.848 ; Fall       ; controle:ctrl|dinout ;
;  q[9]            ; controle:ctrl|dinout ; 5.153 ; 5.153 ; Fall       ; controle:ctrl|dinout ;
;  q[10]           ; controle:ctrl|dinout ; 4.506 ; 4.506 ; Fall       ; controle:ctrl|dinout ;
;  q[11]           ; controle:ctrl|dinout ; 4.965 ; 4.965 ; Fall       ; controle:ctrl|dinout ;
;  q[12]           ; controle:ctrl|dinout ; 4.847 ; 4.847 ; Fall       ; controle:ctrl|dinout ;
;  q[13]           ; controle:ctrl|dinout ; 4.976 ; 4.976 ; Fall       ; controle:ctrl|dinout ;
;  q[14]           ; controle:ctrl|dinout ; 4.809 ; 4.809 ; Fall       ; controle:ctrl|dinout ;
;  q[15]           ; controle:ctrl|dinout ; 4.785 ; 4.785 ; Fall       ; controle:ctrl|dinout ;
+------------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clock                ; clock                ; 39       ; 34       ; 232      ; 272      ;
; controle:ctrl|dinout ; clock                ; 0        ; 0        ; 0        ; 184      ;
; clock                ; controle:ctrl|dinout ; 0        ; 0        ; 144      ; 48       ;
; controle:ctrl|dinout ; controle:ctrl|dinout ; 0        ; 0        ; 48       ; 48       ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clock                ; clock                ; 39       ; 34       ; 232      ; 272      ;
; controle:ctrl|dinout ; clock                ; 0        ; 0        ; 0        ; 184      ;
; clock                ; controle:ctrl|dinout ; 0        ; 0        ; 144      ; 48       ;
; controle:ctrl|dinout ; controle:ctrl|dinout ; 0        ; 0        ; 48       ; 48       ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 141   ; 141  ;
; Unconstrained Output Port Paths ; 418   ; 418  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 26 19:28:52 2024
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name controle:ctrl|dinout controle:ctrl|dinout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.118
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.118      -196.017 clock 
    Info (332119):    -3.466       -45.399 controle:ctrl|dinout 
Info (332146): Worst-case hold slack is -1.899
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.899       -27.200 controle:ctrl|dinout 
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -94.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|dinout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.497       -58.584 clock 
    Info (332119):    -1.237       -15.103 controle:ctrl|dinout 
Info (332146): Worst-case hold slack is -1.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.209       -17.542 controle:ctrl|dinout 
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -94.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|dinout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Fri Jul 26 19:28:55 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


