image::https://github.com/ahmeterdem9603/fpga/blob/master/kapak_1.jfif[R]
=         VERİLOG DECODER (KOD ÇÖZÜCÜ) TASARIMI +

(ZedBoard Zynq Evaluation and Development Kiti kullanılmıştır.) 


image::https://github.com/ahmeterdem9603/fpga/blob/master/kapak_2.jpg[R] 

== DECODER (KOD ÇÖZÜCÜ) +

İkilik sayı sisteminde kodlanmış bilgileri, anlaşılması ve değerlendirilmesi daha kolay bilgilere dönüştürmeyi sağlayan devrelere DECODER (kod çözücü) denir. +

=== ÜÇ GİRİŞLİ DECODER +

image::https://github.com/ahmeterdem9603/fpga/blob/master/decoder_blok.gif[R]

* Doğruluk Tablosu (Truth Table) +

image::https://github.com/ahmeterdem9603/fpga/blob/master/do%C4%9Fruluk_tablosu.jpg[R]

== VERİLOG DECODER KODU +

Bu dökümanda üç girişli decoder devresi oluşturulmuştur. Dolayısıyla, üç giriş ve sekiz çıkış tanımlıyoruz. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/KOD.PNG[R]

Vivado programında yazmış olduğumuz kodun blok devresini görebilirsiniz. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/blok%20diagram.PNG[R]

Tasarlamış olduğumuz devrenin doğruluğunu test etmek için simülasyon yapıyoruz. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/sim%C3%BClasyon.PNG[R]









