题干,A,B,C,D,答案,Unnamed: 6,uncertain,incorrect,question_index
电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本原理。他就是（   ）。,牛顿,爱因斯坦,爱迪生,冯·诺依曼,D,,,0,0
目前我们所说的个人台式商用计算机属于（   ）。,巨型机,中型机,小型机,微型机,D,,,0,0
冯·诺依曼机工作方式的基本特点是（   ）。,多指令流单数据流,按地址访问并顺序执行指令,堆栈操作,存储器按内容选择地址,B,,,0,0
至今为止，计算机中的所有信息仍以二进制方式表示，其理由是（   ）。,节约元件,运算速度快,物理器件性能决定,信息处理方便,C,,,0,0
对计算机的软、硬件资源进行管理，是（   ）的功能。,操作系统,数据库管理系统,语言处理程序,用户程序,A,,,0,0
CPU的组成中不包含（   ）。,存储器,寄存器,控制器,运算器,A,,,0,0
主机中能对指令进行译码的器件是（   ）。,ALU,运算器,控制器,存储器,C,,,0,0
许多企事业单位现在都使用计算机计算、管理职工工资，这属于计算机的（   ）应用领域。,科学计算,数据处理,过程控制,辅助工程,B,,,0,0
微型计算机的发展以（   ）技术为标志。,操作系统,微处理器,磁盘,软件,B,,,0,0
邮局对信件进行自动分拣，使用的计算机技术是（   ）。,机器翻译,自然语言理解,机器证明,模式识别,D,,,0,0
电子邮件是指（   ）。,用计算机管理邮政信件,通过计算机网络收发消息,用计算机管理电话系统,用计算机处理收发报业务,B,,,0,0
微型计算机的工作环境要求室温一般在15～35度，室温过低容易造成（   ）。,磁盘读写出错,静电干扰,机内元器件受潮变质,散热不好，烧毁电源,A,,,0,0
下列关于微处理器的描述中，（   ）是正确的。,微处理器就是一台微机,微处理器是微机系统,微处理器就是主机,微处理器可以用作微机的CPU,D,,,0,0
下列的四个叙述中，只有一个是正确的，它是（   ）。,系统软件就是买来的软件，应用软件就是自己编写的软件,外存上的信息可以直接进入CPU被处理,用机器语言编写的程序可由计算机直接执行,说一台计算机配置了FORTRAN语言，就是说它一开机就可以用FORTRAN语言编写和执行程序,C,,,0,0
将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为（   ）。,数值计算,辅助设计,数据处理,实时控制,C,,,0,0
微型计算机的分类通常以微处理器的（   ）来划分 。,规格,芯片名,字长,寄存器数目,A,,,0,0
下列（   ）型号计算机标志了计算机时代的真正开始。,ENIAC,EDVAC,EDSAC,UNIVAC-I,D,,,0,0
地址是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制数表示它的地址码，则地址码应从0000H到（   ）H。,32767,8000,7FFF,8EEE,C,,C,0,0
Intel的创始人高登·摩尔总结的摩尔定律说：单片集成电路所包含的晶体管数目大约每（   ）个月增加一倍。,12,15,24,18,D,,,0,0
在计算机未来发展展望中，计算机科学家们提出的最有可能取代电子计算机的计算机探索方案是（   ）计算机。,光子计算机,DNA计算机,分子计算机,量子计算机,D,,,0,0
The fundamental conceptual unit in a computer is: (   ), CPU,Hard Drive,Operating System ,Transistor,D,,,1,0
Virtually all computer designs are based on the von Neumann architecture. A high level view of this architecture has the following three components:(   ),"Buses, memory, input/output controllers","Hard disks, floppy disks, and the CPU","memory, the CPU, and printers","memory, input/output modules, and the CPU",D,,,0,0
Which of the following programming languages has an instruction set closest to the machine language of a computer? (   ),BASIC,Fortran,Assembly Language,C++,C,,,1,0
Program that manages the resources of a computer for the benefit of the programs that run on that machine is (   ).,Compiler,Operating System,ALU,Control Unit,B,,,0,0
Program that translates from a high-level notation to assembly language is (   ).,Compiler,Instruction Set,CPU,Operating System,A,,,0,0
计算机中表示地址时使用（   ）。,无符号数,原码,反码,补码,A,,,0,0
对于二进制码10000000，若其值为-0，则它是用（   ）表示的。,原码,反码,补码,阶码,A,,C,1,0
对于二进制码10000000，若其值为-128，则它是用（   ）表示的。,原码,反码,补码,阶码,C,,C,0,0
对于二进制码10000000，若其值为-127，则它是用（   ）表示的。,原码,反码,补码,阶码,B,,B,0,0
字长16位，用定点补码小数表示时，一个字所能表示的范围是（   ）。,0～(1-2^-15),-(1-2^-15)～(1-2^-15),-1～+1,-1～(1-2^-15),D,,B,1,0
某机字长32位，其中1位符号位，31位尾数。若用定点整数补码表示，则最小正整数为（   ）。,1,+2^31,-2^32,-1,A,,A,0,0
某机字长32位，其中1位符号位，31位尾数。若用定点整数补码表示，则最大负数值为（   ）。,1,+2^31,-2^32,-1,C,,D,1,0
字长12位，用定点补码规格化小数表示时，所能表示的正数范围是（   ）。,2^-12～(1-2^-12),2^-11～(1-2^-11),1/2～(1-2^-11),(1/2+2^-11)～(1-2^-11),C,,D,1,0
在浮点数编码表示中，（   ）在机器数中不出现，是隐含的。,阶码,符号,尾数,基数,D,,A,1,0
浮点数的表示范围和精度取决于（   ）。,阶码的位数和尾数的位数,阶码采用的编码和尾数的位数,阶码采用的编码和尾数采用的编码,阶码的位数和尾数采用的编码,A,,,0,0
十进制数5的单精度浮点数IEEE754代码为（   ）。,1.000000101E+030,1.1000000101E+031,1.100000101E+030,1.10000001011E+031,A,,A,0,0
若单精度浮点数IEEE754代码为00111111010000000000000000000000，则其代表的十进制数为（   ）。,-0.75,0.75,-0.25,0.25,B,,B,0,0
某机字长32位，采用IEEE格式，则浮点法表示的最大正数为（   ）。,(2-2^-23)×2^128,(1-2^-23)×2^127,(2-2^-23)×2^127,(1-2^-23)×2^128,C,,C,0,0
ASCII码是对（   ）进行编码的一种方案。,字符,汉字,图形符号,声音,A,,,0,0
32个汉字的机内码需要（   ）。,16字节,32字节,64字节,8字节,C,,,0,0
能发现两位错误并能纠正一位错误的编码为（   ）。,CRC码,海明码,偶校验码,奇校验码,B,,A,1,0
在CRC校验中，接收端检查出某一位数据错后，纠正的方法是（   ）。,请求重新发送,删除数据,通过余数的值由接收端纠正,以上均可以,D,,D,0,0
在大量数据传送中常用且有效的检验法是（   ）。,海明码校验,偶校验,奇校验,CRC校验,D,,D,0,0
ASCII码是对（   ）的缩写。,余3码,十进制数的二进制编码,格雷码,美国标准信息交换代码,D,,,0,0
大部分计算机内的减法是用（   ）实现的。,将被减数加到减数中,从减数中减去被减数,补码的相加,从被减数中减去减数,C,,,0,0
What is the minimum number of bits needed to represent 768 (decimal) using unsigned binary representation? (   ),11,10,12,9,B,,,0,0
What is the largest possible integer that can be represented with a 6-bit unsigned binary number? (  ),127,128,63,64,C,,,1,0
Two's complement notation is frequently used for internal representation of (   ), fractions,integers,True and False values,floating point numbers,B,,,0,0
"If the ASCII code for A is 1000001, B is 1000010, and C is 1000011, then the string 100001110000011000010 represents:(   )",CAB,BAC,CCB,ABC,A,,,0,0
The two's complement representation of –10 is (   ).,11110110,11011001,1010,11111100,A,,,0,0
The binary representation of 15 is (   ).,1010,1111,10011,101,B,,,0,0
Floating point representation is used to store (   ).,Boolean values,whole numbers,real numbers,integers,C,,,0,0
Binary numbers can be used to represent (   ).,Integers only,Fractions only,Both fractions and integers,None of the above,C,,,0,0
"Represent -3 (decimal) using 2's complement binary number representation with 8 bits, where the most significant bit is sign.(   )",10000011,"1,1111100","1,1111101","1,0000010",C,,,0,0
运算器的主要功能是进行（   ）。,逻辑运算,算术运算,逻辑运算和算术运算,只作加法,C,,,0,0
运算器由许多部件组成，但核心部分是（   ）。,数据总线,算术运算逻辑单元,多路开关,累加寄存器,B,,,0,0
在定点二进制运算器中，减法运算一般通过（   ）来实现。,原码运算的二进制减法器,补码运算的二进制减法器,补码运算的十进制加法器,补码运算的二进制加法器,D,,,0,0
在定点运算器中，无论采用双符号位还是单符号位，必须有（   ），它一般用异或门来实现。,译码电路,编码电路,溢出判断电路,移位电路,C,,,0,0
算术右移指令执行的操作是（   ）。,符号位填0，并顺次右移1位，最低位移至进位标志位,符号位不变，并顺次右移1位，最低位移至进位标志位,进位标志位移至符号位，顺次右移1位，最低位移至进位标志位,符号位填1，并顺次右移1位，最低位移至进位标志位,B,,B,0,0
有关算术左移中，说法正确的是（   ）。,数据顺次左移1位，最低位用0补充,数据顺次左移1位，最低位用1补充,数据顺次左移1位，最低位用原最高位补充,数据顺次左移1位，最高位不变,A,,A,0,0
逻辑右移指令执行的操作是（   ）。,符号位填0，并顺次右移1位，最低位移至进位标志位,符号位不变，并顺次右移1位，最低位移至进位标志位,进位标志位移至符号位，顺次右移1位，最低位移至进位标志位,符号位填1，并顺次右移1位，最低位移至进位标志位,A,,C,1,0
ALU属于（   ）部件。,运算器,控制器,存储器,寄存器,A,,,0,0
定点运算器用来进行（   ）。,十进制数加法运算,定点数运算,浮点数运算,既进行定点数运算也进行浮点数运算,B,,,0,0
算术逻辑运算单元74181ALU可完成（   ）。,16种算术运算功能,4位乘法运算功能和除法运算功能,16种逻辑运算功能,16种算术运算功能和16种逻辑运算功能,D,,,0,0
四片74181ALU和一片74182CLA器件相配合，具有（   ）传递功能。,行波进位,组内行波进位，组间先行进位,组内先行进位，组间先行进位,组内先行进位，组间行波进位,C,,,0,0
乘法器的硬件结构通常采用（   ）。,串行加法器和串行移位器,并行加法器和串行左移,并行加法器和串行右移,串行加法器和串行右移,C,,C,0,0
从数据流的传递过程和控制节拍来看，阵列乘法器可认为是（   ）。,全串行运算的乘法器,全并行运算的乘法器,串-并行运算的乘法器,并-串行运算的乘法器,B,,D,1,0
使用74LS181这种器件来构成一个16位的ALU，需要使用（   ）片74LS181。,2,4,8,16,B,,B,0,0
32位微型计算机的乘除法部件位于（   ）中。,CPU,接口,控制器,专用芯片,A,,A,0,0
加法器采用先行进位的目的是（   ）。,节省器材,快速传递进位信号,优化加法器结构,增强加法器功能,B,,B,0,0
浮点运算器由阶码运算器和尾数运算器组成，它们都是（   ）。,乘法器,除法器,定点运算器,浮点运算器,C,,C,0,0
若浮点数的阶码和尾数都用补码表示，则判断运算结果为规格化数的方法是（   ）。,阶符与数符相同,阶符与数符相异,数符与尾数小数点后第1位数字相异,数符与尾数小数点后第1位数字相同,C,,,0,0
下面浮点运算器的描述中正确的是（   ）。,浮点运算器可用阶码部件和尾数部件实现,阶码部件可实现加、减、乘、除四则运算,尾数部件只进行阶码相加、相减和比较运算,尾数部件只进行乘法和减法运算,A,,A,0,0
串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序（   ）。,由低位到高位逐位运算,由高位到低位逐位运算,由低位到高位先行进位运算,由高位到低位先行借位运算,A,,A,0,0
现代计算机的运算器一般通过总线结构来组织，下述总线结构的运算器中，（   ）的操作速度最快。,单总线结构,双总线结构,三总线结构,多总线结构,C,,,0,0
组成一个运算器需要多个部件，但下面所列（   ）不是组成运算器的部件。,状态寄存器,数据总线,ALU,地址寄存器,D,,,0,0
ALU属于（   ）部件。,时序电路,组合逻辑电路,控制器,寄存器,B,,,1,0
在定点补码运算器中，若采用双符号位，当（   ）时表示结果溢出。,双符号位相同,双符号位不同,两个正数相加,两个负数相加,B,,B,0,0
当定点运算发生溢出时，应（   ）。,向左规格化,向右规格化,发出出错信息,舍入处理,C,,,0,0
下列说法中（   ）是错误的。,符号相同的两个数相减是不会产生溢出的,符号不同的两个数相加是不会产生溢出的,逻辑运算是没有进位或借位的运算,浮点乘法运算需进行对队操作,D,,,1,0
采用规格化的浮点数是为了（   ）。,增加数据的表示范围,方便浮点运算,防止运算时数据溢出,增加数据的表示精度,D,,,0,0
在各种尾数舍入方法中，平均误差最大的是（   ）。,截断法,恒置“1”法,0舍1入法,恒置“0”法,A,,,0,0
下列说法中错误的是（   ）。,运算器通常有一个状态标记寄存器,补码乘法器中，被乘数和乘数的符号都不参加运算,并行加法器中高位的进位依赖于低位,在小数除法中，要求被除数的绝对值小于除数的绝对值,B,,D,1,0
在浮点数加减法的对阶过程中，（   ）。,将被加（减）数的阶码向加（减）数的阶码看齐,将加（减）数的阶码向被加（减）数的阶码看齐,将较大的阶码向较小的阶码看齐,将较小的阶码向较大的阶码看齐,D,,,0,0
在浮点数中，当数的绝对值太大，以至于超过所能表示的数据时，称为浮点数的（   ）。,正上溢,上溢,正溢,正下溢,B,,,0,0
在浮点数中，当数的绝对值太小，以至于小于所能表示的数据时，称为浮点数的（   ）。,正下溢,下溢,负溢,负上溢,B,,,0,0
A two's complement overflow cannot occur when (   ),two positive numbers are added,two negative numbers are added.,a positive number is added to a negative number.,a positive number is subtracted from a negative number.,C,,,0,0
"In unsigned binary representation, an overflow is indicated when two numbers are added and (   )",there is a carry out of the most-significant bit (MSB).,there is a carry into the MSB.,the carry into the MSB differs from the carry out of the MSB., the carry into the MSB equals the carry out of the MSB.,A,,A,0,0
计算机的存储器系统是指（   ）。,RAM,ROM,主存储器,cache，主存储器和外存储器,D,,,0,0
存储器是计算机系统的记忆设备，它主要用来（   ）。,存放数据,存放程序,存放数据和程序,存放微程序,C,,,0,0
内存若为16兆（MB)，则表示其容量为（   ）KB。,16,16384,1024,16000,B,,B,0,0
下列说法正确的是（   ）。,半导体RAM信息可读可写，且断电后仍能保持记忆,半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的,静态RAM、动态RAM都属挥发性存储器，断电后存储的位息将消失,ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失,C,,,1,0
可编程的只读存储器（   ）。,不一定可以改写,一定可以改写,一定不可以改写,以上都不对,A,,,0,0
组成2M x 8bit的内存，可以使用（   ）。,1M x 8bit进行并联,1M x 4bit进行串联,2M x 4bit进行并联,2M x 4bit进行串联,C,,,1,0
若RAM芯片的容量是2M X 8bit，则该芯片引脚中地址线和数据线的数目之和是（   ）。,21,29,18,不可估计,B,,B,0,0
若RAM中每个存储单元为16位，则下面所述正确的是（   ）。,地址线也是16位,地址线与16无关,地址线与16有关,地址线不得少于16位,B,,B,0,0
若存储器中有1K个存储单元，采用双译码方式时要求译码输出线为（   ）。,1024,10,32,64,D,,D,0,0
RAM芯片串联时可以（   ）。,增加存储器字长,增加存储单元数量,提高存储器的速度,降低存储器的平均价格,B,,A,1,0
RAM芯片并联时可以（   ）。,增加存储器字长,增加存储单元数量,提高存储器的速度,降低存储器的平均价格,A,,A,0,0
存储周期是指（   ）。,存储器的读出时间,存储器进行连续读和写操作所允许的最短时间间隔,存储器的写入时间,存储器进行连续写操作所允许的最短时间间隔,B,,,0,0
某微型计算机系统，若操作系统保存在软盘上，其内存储器应该采用（   ）。,RAM,ROM,RAM和ROM,CCP,C,,A,1,0
下面所述不正确的是（   ）。,随机存储器可随时存取信息，掉电后信息丢失,在访问随机存储器时；访问时间与单元的物理位置无关,内存储器中存储的位息均是不可改变的,随机存储器和只读存储器可以统一编址,C,,D,1,0
和外存储器相比，内存储器的特点是（   ）。,容量大，速度快，成本低,容量大，速度慢，成本高,容量小，速度快，成本高,容量小，速度快，成本低,C,,,0,0
640KB的内存容量为（   ）。,640000字节,64000字节,655360字节,32000字节,C,,,0,0
若一台计算机的字长为4个字节，则表明该机器（   ）。,能处理的数值最大为4位十进制数,能处理的数值最多由4位二进制数组成,在CPU中能够作为一个整体加以处理的二进制代码为32位,在CPU中运算的结果最大为2的32次方,C,,,0,0
下列元件中存取速度最快的是（   ）。,Cache,寄存器,内存,外存,B,,,0,0
与动态MOS存储器相比，双极型半导体存储器的特点是（   ）。,速度快、功耗大,集成度高,功耗小、集成度低,容量大,A,,A,0,0
ROM与RAM的主要区别是（   ）。,断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失,断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失,ROM是外存储器，RAM是内存储器,ROM是内存储器，RAM是外存储器,B,,,0,0
机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是（   ）。,0～1MW,0～1MB,0～4MW,0～4MB,A,,C,1,0
某一SRAM芯片，其容量为512x8位，除电源端和接地端外，该芯片引出线的最小数目应为（   ）。,23,25,50,19,D,,D,0,0
某一DRAM芯片，其容量为16Kx1位，除电源线、接地线和刷新线外，该芯片的最小引脚数目应为（   ）。,16,12,18,13,B,,D,1,0
机器字长32位，其存储容量为1MB，若按字编址，它的寻址范围是（   ）。,0～1MW,0～512KB,0～256KW,0～256KB,C,,C,0,0
某RAM芯片，其存储容量为1024x16位，该芯片的地址线和数椐线数目分別为（   ）。,10，16,20，4,1024，4,1024，16,A,,B,1,0
某计算机字长16位，其存储容量为2MB，若按半字编址，它的寻址范围是（   ）。,0～8M,0～4M,0～2M,0～1M,C,,A,1,0
"某计算机字长32位,存储容量是8MB，若按双字编址，它的寻址范围是（   ）。",0～256K,0～512K,0～1M,0～2M,C,,B,1,0
以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（   ）。,DRAM,SRAM,闪速存储器,EPROM,C,,,0,0
对于没有外存储器的计算机来说，监控程序可以存放在（   ）。,RAM,ROM,RAM和ROM,CPU,B,,C,1,0
在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的下降沿采样WAIT线，则下面的叙述中不正确的是（   ）。,"如WAIT线为低电平,则在T2周期后不进入T3周期,而插入一个TW周期",TW周期结束后，不管WAIT线状态如何，一定转入T3周期,"TW周期结束后,只要WAIT线为低，则继续插入一个TW周期，直到WAIT线变高,才转入T3周期",有了WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时的时序配合,C,,A,1,0
为了保护系统软件不被破坏，以及在多道程序环境下防止一个用户破坏另一用户的程序，而采取措施：不准在用户程序中使用“设置系统状态”等指令。此类指令是（   ）指令。,特权,特殊,上、下界,系统,A,,,0,0
为了保护系统软件不被破坏，以及在多道程序环境下防止一个用户破坏另一用户的程序，而采取措施：在段式管理存储器中设置（   ）寄存器，防止用户访问不是分配给这个用户的存储区域。,特权,特殊,上、下界,系统,C,,,0,0
在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范围分层：假如规定内层级別高，那么系统权序应在（   ），用户程序应在（   ）。内层（   ）访问外层的存储区。,内层、外层、不允许,内层、外层、允许,内层或外层、外层、允许,内层、内层、不允许,B,,,0,0
为了保护数据及程序不被破坏，在页式管理存储器中，可在页表内设置R(读)、W（写）及（   ）位（该位为1，表示该页内存放的是程序代码）。,M（标志）,P（保护）,E（执行）,E（有效）,C,,,0,0
计算机的存储器采用分级方式是为了（   ）。,减少主机箱的体积 ,解决容量、价格、速度三者之间的矛盾  ,保存大量数据方便  ,操作方便,B,,,0,0
在主存和CPU之间增加cache的目的是（   ）。,增加内存容量 ,提高内存的可靠性  ,解决CPU与内存之间的速度匹配问题 ,增加内存容量，同时加快存取速度,C,,,0,0
采用虚拟存储器的主要目的是（   ）。 ,提高主存储器的存取速度 ,扩大存储器空间，并能进行自动管理 ,提高外存储器的存取速度,扩大外存储器的存储空间,B,,,0,0
"在虚拟存储器中，当程序正在执行时,由（   ）完成地址映射。",程序员,编译器,装入程序,操作系统,D,,,0,0
多总线结构的计箅机系统采用（   ）方法，对提高系统的吞吐率最有效。 ,多口存储器  ,提高主存速度  ,交叉编址多模块存储器,cache ,C,,B,1,0
闪速存储器称为（   ）。 ,光盘  ,固态盘 ,硬盘,软盘,B,,,0,0
若某单片机的系统程序不允许用户在执行时改变，则可以选用（   ）作为存储芯片。,SRAM,闪速存储器   ,cache,辅助存储器,B,,,0,0
双端口存储器所以能高速进行读写，是因为采用了（   ）。 ,高速芯片 ,两套相互独立的读写电路  ,流水技术 ,新型器件,B,,B,0,0
双端口存储器在（   ）情况下会发生读/写冲突。,左端口与右端口的地址码不同  ,左端口与右端口的地址码相同 ,左端口与右端口的数据码不同,左端口与右端口的数据码相同,B,,B,0,0
程序访问的局部性是使用（   ）的依据。,缓冲 ,cache,虚拟内存,进程,B,,,1,0
有关高速缓冲存储器cache的说法正确的是（   ）。,只能在CPU以外 ,CPU内外都可设置cache  ,只能在CPU以内  ,若存在cache，CPU就不能再访问内存,B,,,0,0
现行奔腾机的主板上都带有cache存储器，这个cache存储器是（   ）。 ,硬盘与主存之间的缓存  ,软盘与主存之间的缓存 ,CPU与视频设备之间的缓存  ,CPU与主存储器之间的缓存,D,,,0,0
相联存储器是按（   ）进行寻址的存储器。,地址指定方式 ,堆栈存储方式 ,内容指定方式,地址指定方式与堆栈存储方式结合  ,C,,B,1,0
下列有关存储器的描述中，不正确的是（   ）。,多体交叉存储器主要解决扩充容量问题   ,访问存储器的请求是由CPU发出的  ,cache与主存统一编址，即主存空间的某一部分属于cache   ,cache的功能全由硬件实现,A,,,1,0
为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是（   ）。,该程序不应含有过多的I/O操作   ,该程序的大小不应超过实际的内存容量  ,该程序应当具有较好的局部性（Locality） ,该程序的指令相关不应过多,A,,A,0,0
交叉存储器实质上是一种（   ）存储器，它能（   ）执行（   ）独立的读写操作。,模块式，并行，多个  ,模块式，串行，多个  ,整体式，并行，一个  ,整体式，串行，多个,A,,A,0,0
软盘驱动器在寻找数据时（   ）。 ,盘片不动，磁头运动  ,"磁头不动,盘片运动  ",盘片、磁头都运动,盘片、磁头都不动,C,,B,1,0
对于磁盘和磁带这两种磁表面介质来说，存取时间与存储单元的物理位置有关。就其存取方式而言，（   ）。,二者都是顺序存取的  ,二者都是随机半顺序存取的  ,磁盘是随机半顺序存取的，磁带是顺序存取的 ,磁盘是顺序存取，磁带是半顺序存取的,C,,,0,0
磁盘存储器的记录方式釆用（   ）。 ,归零制,不归零制 ,改进的调频制 ,调相制,C,,C,0,0
具有自同步能力的记录方式是（   ）。,NRZ0,NRZ1、NRZ0,PM,PM、MFM,D,,D,0,0
一张3.5英寸软盘的存储容量为（   ）MB，毎个扇区存储的固定数据是（   ）。,1.44MB，512B,"1MB,1024B","2MB,256B","1.44MB,512KB",A,,A,0,0
磁盘存储器的等待时间通常是指（   ）。,磁盘旋转半周所需的时间  ,磁盘转2/3周所需时间  ,磁盘1/3周所需时间,磁盘转一周所需时间,A,,,0,0
软磁盘、硬磁盘、磁带机、光盘、固态盘属于（   ）设备。,远程通信  ,外存储器  ,内存储器,人机界面的I/O,B,,,0,0
磁盘驱动器向盘片磁层记录数据时采用（   ）方式写入。,并行  ,串行,并行-串行,串行-并行,B,,,0,0
下列外存中，属于顺序存取存储器的是（   ）。,软盘,磁带,硬盘,光盘,B,,,0,0
为了使设备相对独立，磁盘控制器的功能全部转到设备中，主机与设备间采用（   ）接口。,SCSI,专用,ESDI,,A,,A,0,0
以下描述中基本概念正确的句子是（   ）。  ,硬盘转速高，存取速度快 ,软盘转速高，存取速度快   ,硬盘是接触式读写,软盘是浮动磁头读写,A,,,0,0
下列说法中正确的是（   ）。  ,硬盘系统和软盘系统均可分为固定磁头和可移动磁头两种  ,高数据传输率CD-ROM驱动器运行速度快，但要求很高的容错性和纠错能力  ,随着半导体集成电路的发展，外部设备在硬件系统的价格中所占比重越来越低    ,在字符显示器中，点阵存储在VRAM中,B,,B,0,0
在软盘存储器中，软盘适配器是（   ）。,软盘驱动器与CPU进行信息交换的通道口   ,存储数据的介质设备   ,将信号放大的设备  ,抑制干扰的设备,A,,C,1,0
下列各种操作时间中，不属于活动头硬盘存取时间的是（   ）。,寻道时间,旋转延迟时间,定位时间,传送时间,C,,C,0,0
若磁盘的转速提高一倍，则（   ）。,平均存取时间减半  ,平均找道时间减半  ,存储密度可以提高一倍  ,平均定位时间不变,D,,B,1,0
活动头磁盘存储器的平均存取时间是指（   ）。 ,最大找道时间加上最小找道时间  ,平均找道时间  ,平均找道时间加上平均等待时间  ,平均等待时间,C,,,0,0
活动头磁盘存储器的找道时间通常是指（   ）。,最大找道时间,最小找道时间  ,最大找道时间与最小找道时间的平均值  ,最大找道时间与最小找道时间之和,C,,,0,0
CD-ROM光盘是（   ）型光盘，可用作计算机的（   ）存储器和数字化多媒体设备。  ,重写，内  ,只读，外  ,一次，外,,B,,,0,0
用于笔记本电脑的外存储器是（   ）。 ,软磁盘  ,硬磁盘  ,固态盘  ,光盘,C,,,0,0
一张CD-ROM光盘的存储容量可达（   ）MB，相当于（   ）多张1.44MB的3.5英寸软盘。,400 600,600 400,200 400,400 200,B,,,1,0
What characteristic of RAM memory makes it not suitable for permanent storage? (   ),too slow,unreliable,it is volatile,too bulky,C,,,0,0
Part of the operating system is usually stored in ROM so that it can be used to boot up the computer. ROM is used rather than RAM because (   ),ROM chips are faster than RAM,ROM chips are not volatile,ROM chips are cheaper than RAM chips,none of the above,B,,,0,0
A given memory chip has 12 address pins and 4 data pins. It has the (   ) number of locations.,2^4,2^12,2^48,2^16,B,,B,0,0
RAM is called DRAM (Dynamic RAM) when (   ),it is always moving around data,it requires periodic refreshing,it can do several things simultaneously,none of the above,B,,,0,0
Which of the following is Non-Volatile memory? (   ), EEPROM,SRAM,DRAM,None of the above,A,,,0,0
A computer's memory is composed of 8K words of 32 bits each. How many bits are required for memory address if the smallest addressable memory unit is a word? (   ),13,8,10,6,A,,A,0,0
A computer's memory is composed of 4K words of 32 bits each. How many total bits are there in memory? (   ),12800,1280000,1310720,131072,D,,D,0,0
"A computer's memory is composed of 8K words of 32 bits each, and a byte is 8 bits. How many bytes does this memory contain? (   )", 8K,32K,16K,4K,B,,D,1,0
"A computer's memory is composed of 8K words of 32 bits each, and the smallest addressable memory unit is an 8 bit byte. How many bits will be required for the memory address? (   )",12,15,13,10,B,,B,0,0
Cache memory refers to (   ),cheap memory that can be plugged into the mother board to expand main memory, fast memory present on the processor chip that is used to store recently accessed data,a reserved portion of main memory used to save important data, a special area of memory on the chip that is used to save frequently used constants,B,,,0,0
A computer that is advertised as having a 96K byte DRAM memory and a 2.1 Gigabyte hard drive has (   ).,96 K bytes of primary memory and 2.1 Gigabytes of secondary memory,2.1 Gigabytes of primary memory and 96K bytes of secondary memory,"96 bytes of cache, 2.1 gigabytes of primary memory","96K bytes of cache, 96 K bytes of primary memory , and 2.1 Gigabytes of secondary memory",A,,B,1,0
 A memory management technique used to improve computer performance is (   ).,selecting memory chips based on their cost,storing as much data as possible on disk,using the cache to store data that will most likely be needed soon,preventing data from being moved from the cache to primary memory,C,,,0,0
"Consider a direct-mapped cache with 128 blocks. The block size is 32 bytes. What is the number of tag bits, index bits, and offset bits in a 32-bit address? (   )",Offset bits = 5 Index bits = 7 Tag bits = 32 – 12 = 20,Offset bits = 7 Index bits = 5 Tag bits = 32 – 12 = 20,Offset bits = 3 Index bits = 7 Tag bits = 32 – 10 = 22,None of the above,A,,C,1,0
Consider a direct-mapped cache with 128 blocks. The block size is 32 bytes. Total number of tag and valid bits is (   ) bits.,1280,4096,2688,2048,C,,C,0,0
Computer memory is organized into a hierarchy. At the highest level (closest to the processor) are the (   )., Caches,Registers,Hard disks,Stacks,B,,,0,0
"A typical computer system is equipped with a hierarchy of memory subsystems, some internal to the system is directly accessible by the processor, and some external to the system is accessible by the processor via a(n) (   ).",system bus,data bus,control bus,I/O module,D,,,0,0
Methods of accessing units of memory and Cache data include (   ).,sequential access,direct access,random access and associative,all of the above,D,,,0,0
"In one of the memory access methods, (   ), the time to access a given location is independent of the sequence of prior accesses and is constant. Thus, any location can be selected at random and directly addressed and accessed.",random access,sequential access,direct access,none of the above,A,,,0,0
"For random-access memory, (   ) is the time it takes to perform a read or write operation, that is, the time from the instant that an address is presented to the memory to the instant that data have been stored or made available for use. For non-random-access memory, it is the time it takes to position the read–write mechanism at the desired location.",memory cycle time,access time,read time,write time,B,,,0,0
(   ) is primarily applied to random-access memory and consists of the access time plus any additional time required before a second access can commence. This additional time may be required for transients to die out on signal lines or to regenerate data if they are read destructively.,Read time,Access time,Memory cycle time,None of the above,C,,C,0,0
Three key characteristics of memory are (   ).,"capacity, access time or speed, and cost","capacity, physical types, and cost","capacity, access time or speed, and transfer rate",none of the above,A,,,0,0
"The basis for decreasing frequency of access of the memory by the processor is a principle known as (   ), which means that during the course of execution of a program, memory references by the processor, for both instructions and data, tend to cluster.",first in first out,least recently used,write allocate,locality of reference,D,,,0,0
"A computer memory system has a 64KB byte-addressable main memory with 16-bit addresses. This same system has a one-level cache memory that can hold 16 blocks of data, where each block contains 16 bytes. Assuming this is a direct-mapped cache, to which cache block will main memory address 9A81H map?（   ）",0H,1H,8H,0AH,C,,D,1,0
Which of the following statements about caches is (are) true? I. A direct-mapped cache can have a lower miss rate than an associative cache of the same size (number of blocks). II. Programs with high spatial locality have a low cache miss rate primarily because the exact same addresses are re-referenced. III. Programs with high temporal locality have a low cache miss rate primarily because the exact same addresses are re-referenced. (    ),I only,II and  III,III only ,I and III,D,,D,0,0
Which of the following is (are) true about virtual memory systems that use pages?  I. The virtual address space can be larger than the amount of physical memory.  II. Programs must be resident in main memory throughout their execution. III. Pages correspond to semantic characteristics of the program. (   ),I only,II only,I and II,I and III,A,,A,0,0
The purpose of the （   ） pin on an SRAM is to select the memory device.,/WE,/RAS,/CAS,/CS,D,,D,0,0
14 address pins on a DRAM are able to address (   ) different memory locations.,512K,256M ,16K,1024,B,,,1,0
Which type of memory is volatile memory? (   ),PROM,flash memory,SRAM,CD-ROM,C,,,0,0
"If  a 1M x 1 DRAM retains data for 4 ms and has 256 rows to be refreshed , no more than （   ） of time must pass before another row is refreshed.",1/64 ms,1/256 ms,1/128 ms,4 ms,A,,B,1,0
Cache is typically composed of （   ）.,SRAM,SDRAM,DRAM,EEPROM,A,,,1,0
人们根据特定需要预先为计算机编制的指令序列称为（   ）。,软件,文件,集合,程序,D,,,0,0
先计算后再访问内存的寻址方式是（   ）。 ,立即寻址  ,直接寻址,间接寻址,变址寻址,D,,,0,0
在相对寻址方式中，若指令中地址码为X，则操作数的地址为（   ）。,X,(PC)+X,X+段基址,变址寄存器+X,B,,,0,0
单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用（   ）。,堆栈寻址方式,立即寻址方式,隐含寻址方式,间接寻址方式,C,,D,1,0
二地址指令中，操作数的物理位置不可以安排在（   ）。,栈顶和次栈顶,两个主存单元 ,一个主存单元和一个通用寄存器,两个通用寄存器,A,,D,1,0
以下四种类型指令中，执行时间最长的是（   ）。,RR型,RS型,SS型,程序控制指令,C,,C,0,0
对存储器中某个操作数的寻址称为（   ）寻址。 ,直接   ,间接,寄存器直接,寄存器间接,A,,,0,0
程序控制类指令的功能是（   ）。,进行算术运算和逻辑运算  ,进行主存和CPU之间的数据传送  ,进行CPU和I/0设备之间的数椐传送  ,改变程序的执行顺序,D,,,0,0
位操作类指令的功能是（   ）。,对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）   ,对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）  ,对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置  ,进行移位操作,C,,,1,0
指令系统中采用不同寻址方式的目的主要是（   ）。,可直接访问外存  ,提供扩展操作码并降低指令译码难度 ,实现存储程序和程序控制  ,缩短指令长度，扩大寻址空间，提高编程灵活性,D,,,0,0
关于二地址指令以下论述正确的是（   ）。,二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中   ,二地址指令中，指令的地址码字段存放的一定是操作数   ,二地址指令中，指令的地址码字段存放的一定是寄存器号  ,指令的地址码字段存放的一定是操作数地址,A,,,0,0
堆栈常用于（   ）。,数据移位   ,保护程序现场  ,程序转移,输入输出,B,,,1,0
执行中使用到堆栈的指令是（   ）。,移位指令  ,乘法指令 ,子程序调用指令,串处理指令,C,,,0,0
在堆栈中，保持不变的是（   ）。,栈顶,栈指针,栈底,栈中的数据,C,,,0,0
数椐传送类指令不包括（   ）。,寄存器-寄存器,寄存器-存储器,立即数-存储器,寄存器-立即数,D,,,0,0
下列指令中，（   ）是用户不能使用的。,堆栈操作指令,移位操作指令,特权指令,字符串处理指令,C,,,0,0
在变址寄存器寻址方式中.若变址寄存器的内容是4E3CH，给出的偏移量是63H，则它对应的有效地址是（   ）。,63H,4D9FH,4E3CH,4E9FH,D,,,0,0
能够改变程序执行顺序的是（   ）。,数据传送类指令  ,移位操作类指令  ,输入输出类指令,转移类指令,D,,,0,0
在一地址指令格式中，下面论述正确是（   ）。,仅能有一个操作数，它由地址码提供  ,一定有两个操作数，另一个是隐含的  ,可能有一个操作数，也可能有两个操作数  ,如果有两个操作数，另一个操作数是本身,C,,,0,0
操作数地址存放在寄存器的寻址方式叫（   ）。,相对寻址方式  ,变址寄存器寻址方式  ,寄存器寻址方式  ,寄存器间接寻址方式,D,,,0,0
（   ）方式对实现程序浮动提供了支持。,变址寻址,相对寻址,间接寻址,寄存器间接寻址,B,,,0,0
变址寻址方式中，操作数的有效地址是（   ）。,基址寄存器内容加上形式地址（位移量）,程序计数器内容加上形式地址,变址寄存器内容加上形式地址,,C,,,0,0
基址寻址方式中，操作数的有效地址是（   ）。,基址寄存器内容加上形式地址（位移量）,程序计数器内容加上形式地址,变址寄存器内容加上形式地址,,A,,,0,0
在多道程序设计中，最重要的寻址方式是（   ）。 ,相对寻址  ,间接寻址  ,立即寻址  ,按内容寻址,A,,,0,0
当操作数直接由指令给出时，其寻址方法称为（   ）。,间接寻址,相关寻址,直接数,低位数,C,,,0,0
当操作数的地址由某个指定的变址寄存器内容与位移量相加得到时，称为（   ）。,间接寻址,相关寻址,相对寻址,变址寻址,D,,,0,0
设相对寻址的转移指令占两个字节，第1字节是操作码，第2字节是相对位移量(用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成(PC）+1->PC。设当前PC的内容为2003H，要求转移到200AH地址，则该转移指令第2字节的内容应为（   ）。若PC的内容为2008H，要求转移到2001H地址，则该转移指令第2字节的内容应为（   ）。,06H，07H,05H，F7H,07H，F9H,F8H，F3H,B,,,1,0
在计算机中存放当前指令地址的寄存器叫（   ）；在顺序执行指令的情况下（存储器按字节编址，指令字长32位），每执行一条指令，使寄存器自动加（   ）。,程序计数器，4,指令寄存器，2,地址寄存器，1,程序计数器，2,A,,,0,0
在执行（   ）指令或（   ）操作时，程序计数器应接收新地址。,移位，输入  ,传送，输出,转移，中断,乘法，堆栈,C,,,0,0
在CPU中，保存当前正在执行的指令的寄存器为（   ）；保存当前正在执行的指令地址（在某些机器中为下一条要执行的指令地址）的寄存器是（   ）。,程序状态字，地址寄存器,指令寄存器，程序计数器,程序计数器，通用寄存器,程序状态字，程序计数器,B,,,0,0
CPU中，算术逻辑运算的结果通常放在（   ）或累加器中。,指令寄存器,程序计数器,通用寄存器,数据寄存器,C,,,0,0
"假设微处理器的主振频率为50MHz，两个时钟周期组成一个机器周期,平均三个机器周期完成一条指令，则它的机器周期为（   ）ns,平均运算速度近似为（   ）MIPS。",10，2,100，8,40，2,40，8,D,,,0,0
下列叙述中，不能反映RISC特征的是（   ）。,使用微程序控制器,在编译软件作用下的指令流水线调度,指令长度不可变,设置大量通用寄存器,A,,D,1,0
Interface that the hardware provides to the software is (   ).,Instruction Set Architecture,Operating System,kernel,System Bus,A,,,0,0
One instruction set consists of 260 different operations. How many bits are needed for the opcode? (   ),7,8,9,10,C,,,0,0
"Although a variety of different approaches to reduced instruction set architecture have been taken, certain characteristics are common to all of them: (   )",One instruction per cycle,Register-to-register operations,Simple addressing modes and instruction formats,All of the above,B,,,0,0
A privileged instruction may be executed only while the hardware is in kernel mode. Which of the following is LEAST likely to be a privileged instruction? (   ),An instruction that changes the value of the program counter,An instruction that modifies a memory management register,An instruction that sends output to a printer,An instruction that halts the CPU,A,,A,0,0
Which of the following typically occurs when a procedure call is executed on a processor? I. Program counter is updated. II. Stack pointer is updated. III. Data cache is flushed to avoid aliasing problems. (   ),I only,II only,I and II only,"I,II and III",C,,,0,0
The (   ) of instructions  specify the operations to be executed.,operands,opcodes,address,data,B,,,0,0
A computer program consists of a sequence of (   ).,addressing,data,I/O transfers,instructions,D,,,0,0
"There are two fundamentally different approaches in the design of instruction sets for modern computers, RISC and (   ).",CISC,VISC,VHDL,PLD,A,,,0,0
"The address mode that the value to be referenced immediately follows the operation code in the instruction is called (   ).
",Immediate Addressing,Direct Addressing,Indirect Addressing,Indexed and Based Addressing,A,,,1,0
The address mode that the value to be referenced is obtained by specifying its memory address directly in the instruction is called (   ).,Immediate Addressing,Direct Addressing,Indirect Addressing,Indexed and Based Addressing,B,,,0,0
"The address mode that a register, instead of memory, is used to specify the
operand is called （   ）.",Immediate Addressing,Direct Addressing,Register Addressing,Indirect Addressing,C,,,0,0
Addressing memory by giving a register (explicit or implicit) plus a constant offset is called (   ).,Register Addressing,Indirect Addressing,Stack Addressing,Indexed addressing,D,,,0,0
CPU内通用寄存器的位数取决于（   ）。,存储容量,机器字长,指令的长度,CPU的管脚数,B,,,0,0
CPU组成中不包括（   ）。,指令寄存器,指令译码器,地址寄存器,地址寄存器,D,,,0,0
程序计数器PC属于（   ）。,运算器,控制器,存储器,I/O接口,B,,,0,0
计算机主频的周期是指（   ）。,指令周期,时钟周期,CPU周期,存取周期,B,,,0,0
以硬连线方式构成的控制器也称为（   ）。,组合逻辑型控制器,微程序控制器,存储逻辑型控制器,运算器,A,,,0,0
直接转移指令的功能是将指令中的地址代码送入（   ）。,累加器,地址寄存器,PC,存储器,C,,,1,0
一节拍脉冲持续的时间长短是（   ）。,指令周期,机器周期,时钟周期,以上都不对,C,,,1,0
运算器的通用寄存器可充当累加器的（   ）。,仅一个,有二个,有四个,不少于一个,D,,,0,0
指令周期是指（   ）。,CPU从主存取出一条指令的时间,CPU执行一条指令的时间,CPU从主存取出一条指令加上执行这条指令的时间,时钟周期时间,C,,,0,0
Intel80486是32位微处理器，Pentium是（   ）位微处理器。,16,32,48,64,D,,,0,0
在CPU中，跟踪后继指令地址的寄存器是（   ）。,指令寄存器,程序计数器,地址寄存器,状态条件寄存器,B,,,0,0
状态寄存器用来存放（   ）。,算术运算结果,逻辑运算结果,运算类型,算术、逻辑运算及测试指令的结果状态,D,,,0,0
微程序存放在（   ）中。,控制存储器,RAM,指令寄存器,内存储器,A,,,1,0
与微指令的执行周期对应的是（   ）。,指令周期,机器周期,节拍周期,时钟周期,B,,,0,0
在微程序控制器中，机器指令和微指令的关系是（   ）。,每一条机器指令由一条微指令来执行,一条微指令由若干条机器指令组成,每一条机器指令由一段用微指令组成的微程序来解释执行,一段微程序由一条机器指令来执行,C,,,0,0
在并行微程序控制器中，下列叙述正确的是（   ）。,执行现行微指令的操作与取下一条微指令的操作在时间上是并行的,执行现行微指令的操作与取下一条微指令的操作在时间上是串行的,执行现行微指令的操作与执行下一条微指令的操作在时间上是并行的,取现行微指令的操作与执行现行微指令的操作在时间上是并行的,A,,,0,0
将微程序存储在ROM中不加修改的控制器属于（   ）,组合逻辑控制器,动态微程序控制器,PLA控制器,静态微程序控制器,D,,,0,0
关于微指令的编码方式，下面叙述正确的是（   ）。,直接表示法和编码表示法不影响微指令的长度,一般情况下，直接表示法的微指令位数多,一般情况下，编码表示法的微指令位数多,以上都不对,B,,,0,0
在计算机中，存放微指令的控制存储器隶属于（   ）。,外存,高速缓存,内存储器,CPU,D,,,0,0
某寄存器中的值有时是地址，这只有计算机的（   ）才能识别它。,译码器,判断程序,指令,时序信号,C,,,0,0
由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（   ）来规定。,主存中读取一个指令字的最短时间,主存中读取一个数据字的最长时间,主存中写入一个数据字的平均时间,主存中取一个数据字的平均时间,A,,B,1,0
异步控制常作为（   ）的主要控制方式。,单总线结构计算机中访问主存与外围设备时,微型机的CPU控制中,组合逻辑控制的CPU中,微程序控制器中,A,,,0,0
和具有m个并行部件的处理器相比，一个m段流水线处理器（   ）,具备同等水平的吞吐能力,不具备同等水平的吞吐能力,吞吐能力大于前者的吞吐能力,吞吐能力小于前者的吞吐能力,A,,,0,0
水平型微指令与垂直型微指令相比（   ）,前者一次只能完成一个操作,后者一次只能完成一个操作,两者都是一次只能完成一个操作,两者都是一次能完成多个操作,B,,,0,0
操作型控制的功能是（   ）,产生时序信号,从主存取出一条指令,完成指令操作译码,从主存取出指令，完成指令操作译码，并产生相关的控制信号，以解释执行该指令,D,,D,0,0
CPU读/写控制信号的作用是（   ）,决定数据总线上的数据流方向,控制存储器操作（R/W）的类型,控制流入\流出存储器信息的方向,以上任一作用,D,,,0,0
为了确定下一条微指令的地址，通常采用断定方式，其基本思想是：（   ）,用程序计数器PC来产生后继微指令地址,通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址,用微程序计数器μPC来产生后继指令地址,通过指令中指定一个专门字段来控制产生后继地址,B,,,0,0
假设微操作控制信号用Cn来表示，指令操作码译码器输出用Im表示，节拍电位信号用Mk表示，节拍脉冲用信号Ti表示，状态反馈信息用Bj表示，则硬布线控制器的基本原理可表示为（   ）,"Cn=f（Im,Ti）","Cn=f（Im,Bj）","Cn=f（Mk,Ti,Bj）","Cn=f（Im，Mk,Ti,Bj）",D,,,0,0
多媒体CPU是指（   ）,以时间并行性为原理构造的处理器,带有MMX技术的处理器，适合图像处理,精简指令系统的处理器,拥有以上所有特点的处理器,B,,,0,0
在计算机系统中，表征系统运行状态的部件是（   ）,程序计数器,累加寄存器,中断寄存器,程序状态字,D,,,0,0
用于科学计算的计算机中，改善系统性能的主要措施是（   ）。,提高CPU主频,扩大主存容量,采用非冯·诺依曼结构,采用并行处理技术,A,,,0,0
"In a 8086/8088 Microprocessor, the unit responsible for getting the instructions from memory and loading in the Queue is.(   )",Execution Unit,Registers,Stack,Bus Interface Unit,D,,,0,0
Component of the processor that tells what to do according to the instructions is (   ).,CPU,BUS,ALU,Control Unit,D,,,1,0
"In the instruction pipelining, the use of (   ) reduces the number of unused cycles due to transfers of control.",delay slot,stall,hazard,exception,A,,,0,0
 A(n) (   ) element is characterized by having its output depend only on its current inputs.,interrupt,sequential,combinational,stall,C,,,1,0
(   ) is a technique to access data in a pipeline before the data is used to update the state of the program.,Hazard,Forwarding,Interrupt,Exception,B,,,0,0
A (   ) is issued by a processor and is the dynamic equivalent of a NOP instruction.,stall,pipelining,sequential,hazard,A,,,0,0
A(n) (   ) is a situation in pipelining where the pipeline cannot continue to complete an instruction on each cycle without causing an incorrect update of the state of the program.,exception,finite state machine,hazard,forwarding,C,,,0,0
A (   ) occurs when two (or more) instructions that are already in the pipeline need the same resource., stall,structural hazard,data hazard,control hazard,B,,,0,0
"A (   ) occurs when there is a conflict in the access of an operand location. In general terms, we can state the hazard in this form: Two instructions in a program are to be executed in sequence and both access a particular memory or register operand.",bubble,structural hazard,data hazard,control hazard,C,,,0,0
"A(n) (   ), also known as a branch hazard, occurs when the pipeline makes the wrong decision on a branch prediction and therefore brings instructions into the pipeline that must subsequently be discarded.",control hazard,structural hazard,data hazard,interrupt,A,,,0,0
计算机使用总线结构的主要优点是便于实现积木化，同时（   ）。,减少了信息传输量,提供了信息传输的速度,减少了信息传输线的条数,加重了CPU的工作量,C,,,0,0
根据传送信息的种类不同，系统总线分为（   ）。,地址线和数据线,地址线和数据线和控制线,地址线和数据线和响应线,数据线和控制线,B,,,0,0
信息只用一条传输线，且采用脉冲传输的方式称为（   ）。,串行传输,并行传输,并串行传输,分时传输,A,,,0,0
CPU芯片中的总线属于（   ）总线。,内部,局部,系统,板级,A,,,0,0
信息可以在两个方向上同时传输的总线属于（   ）。,单工总线,半双工总线,全双工总线,单向总线,C,,,0,0
不同的信号共用一条信号线，分时传输，这种方式属于（   ）。,串行传输,并行传输,复合传输,消息传输,C,,,0,0
在菊花链方式下，越靠近控制器饿设备（   ）。,得到总线使用权的机会越多，优先级越高,得到总线使用权的机会越少，优先级越低,得到总线使用权的机会越多，优先级越低,得到总线使用权的机会越少，优先级越低,A,,,0,0
在计数器定时查询方式下，若计数从上一次中止点开始，则（   ）,设备号小的优先级高,设备号大的优先级高,每个设备使用总线的机会相等,以上都不对,C,,,0,0
在计数器定时查询方式下，若计数从0开始，则（   ）,设备号小的优先级高,设备号大的优先级高,每个设备使用总线的机会相等,以上都不对,A,,,0,0
在独立请求方式下，若有n个设备，则（   ）。,有n个总线请求信号和几个总线响应信号,有一个总线请求信号和一个总线响应信号,总线请求信号多于总线响应信号,总线请求信号少于总线响应信号,A,,,0,0
下面所列的（   ）不属于系统总线接口的功能。,数据缓存,数据转换,状态设置,完成算术及逻辑运算,D,,,0,0
在链式查询方式下，若有n个设备，则（   ）。,有n条总线请求信号,共用一条总线请求信号,有n-1条总线请求信号,无法确定,B,,,0,0
串行总线与并行总线相比（   ）。,串行总线成本高，速度快,并行总线成本高，速度快,串行总线成本高，速度慢,并行总线成本高，速度慢,B,,,0,0
对于数据通信方式，下列说法中正确的是（   ）。,通信方式可以分为单工通信、双工通信、半单工通信、半双工通信,单工通信是指通信线路上的数据有时可以按单一方向传送,半双工通信是指一个通信线路上允许数据双向通信，但不允许同时双向传送,以上说法都不正确,C,,,0,0
异步串行通信的主要特点是（   ）。,通信双发不需要同步,传送的每个字符是独立发送的,字符之间的间隔时间应相同,传送的数据中不含控制信息,B,,,1,0
在（   ）的计算机系统中，外设可以和主存储器单元统一编址。,单总线,双总线,三总线,以上三种都可以,A,,,0,0
数据总线、地址总线、控制总线三类是根据（   ）来划分的。,总线所处的位置,总线传送的内容,总线的传送方式,总线的传送方向,B,,,0,0
为协调计算机系统各部件工作，需要一种器件来提供统一的时钟标准，这个器件是（   ）。,总线缓冲器,总线控制器,时钟发生器,操作命令产生器,C,,,0,0
系统总线中地址线的功能是（   ）。,用于选择主存单元地址,用于选择进行信息传输的设备,用于现则外存地址,用于指定主存和I/O设备接口电路的地址,D,,,0,0
CPU的控制总线的功能是提供（   ）。,数据信号流,所有存储器和I/O设备的时序信号及控制信号,来自I/O设备存储器的响应信号,B和C,D,,,0,0
系统总线中控制线的功能是（   ）。,提供主存、I/O接口设备的控制信号和响应信号及时序信号,提供数据信息,提供主存、I/O接口设备的控制信号,提供主存、I/O接口设备的响应信号,A,,,0,0
在采用（   ）对设备进行编址情况下，不需要专门的I/O指令组。,统一编址法,单独编址法,两者都是,两者都不是,A,,,0,0
在微型机系统中，外围设备通过（   ）与主板的系统总线相连接。,适配器,设备控制器,计数器,寄存器,A,,,1,0
采用串行接口进行7为ASCⅡ码传送，带有1位奇偶校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送率为（   ）。,960,873,1371,480,A,,,0,0
在集中式总线冲裁中，（   ）方式响应时间最快。,菊花链,独立请求,计数器定时查询,链式查询,B,,,0,0
下面对计算机总线的描述中，确切的概念是（   ）,地址信息、数据信息不能同时出现,地址信息和控制信息不能同时出现,数据信息和控制信息不能同时出现,两种信息源的代码不能同时出现,D,,D,0,0
同步通信之比所以比异步通信具有较高的传输速率，是因为（   ）。,同步通信不需要应答信号且总线长度较短,同步通信用一个公共的时钟信号进行同步,同步通信中，各部件存取时间较接近,以上各项因素的综合结果,D,,B,1,0
同步控制是（   ）。,只适用于CPU控制的方式,只适用于外围设备控制的方式,由统一时序信号控制的方式,所有指令执行时间都相同的方式,C,,,0,0
在三种集中式总线总裁中，独立请求方式响应时间最快，但它是以（   ）为代价的。,增加仲裁器开销,增加控制线数,增加仲裁器开销和控制线数,增加总线占用时间,B,,,0,0
从信息流的传送效率来看，（   ）工作效率最低。,三总线系统,单总线系统,双总线系统,多总线系统,B,,,0,0
磁盘驱动器向盘片磁层记录数据时，采用（   ）方式写入。,并行,串行,并-串行,串-并行,B,,,0,0
异步控制常用于（   ）作为其主要控制方式。,在单总线结构计算机中访问主存与外围设备时,微型机的CPU控制中,组合逻辑控制的CPU中,微程序控制器中,A,,,0,0
总线随着微机系统不断发展。早期普遍采用ISA总线，其数据宽度可达（   ）位，后来为了适应高速总线传输速率的要求又陆续推出了MCA、EISA、（   ）、VESA等总线，其中MCA、EISA、的数据宽度都比ISA扩展了一倍，时钟频率也提高了，并可采用突发方式工作。,8，PCI,16，STE,32，VESA,64，S-100,A,,,0,0
"In order for execution, a program instruction must be transferred from memory along a bus to the CPU. If the bus has 8 data lines, at most one 8 bit byte can be transferred at a time. How many memory accesses would be needed in this case to transfer a 32 bit instruction from memory to the CPU.(   )",1,2,3,4,D,,,0,0
Suppose that a bus has 16 data lines and requires 4 cycles of 250 nsecs each to transfer data. The bandwidth of this bus would be 2 Megabytes/sec. If the cycle time of the bus was reduced to 125 nsecs and the number of cycles required for transfer stayed the same what would the bandwidth of the bus? (   ),1 Megabyte/sec,4 Megabytes/sec,8 Megabytes/sec,2 Megabytes/sec,B,,,0,0
Any computer must at least consist of (   ).,Data bus,Address Bus,Control Bus,all of the above,D,,,0,0
主机、外设不能并行工作的方式是（   ）。,程序查询方式,中断方式,通道方式,,A,,,0,0
在统一编址方式下，下面的说法（   ）是对的。,一个具体地址只能对应输入输出设备,一个具体地址只能对应内存单元,一个具体地址既可对应输入输出设备又可对应内存单元,只对应I/O设备或者只对应内存单元,C,,,0,0
在独立编址方式下，存储单元和I/O设备是靠（   ）来区分的。,不同的地址代码,不同的地址总线,不同的指令或不同的控制信号,上述都不对,C,,,1,0
在统一编址方式下，存储单元和I/O设备是靠（   ）来区分的。,不同的地址代码,不同的地址总线,不同的指令或不同的控制信号,上述都不对,A,,,0,0
在关中断状态，不可响应的中断是（   ）。,硬件中断,软件中断,中断屏蔽触发器,中断禁止触发器,B,,B,0,0
在菊花链方式下，下面说法正确的是（   ）。,设备优先级的高低与该设备在链中所处的位置无关,设备优先级的高低由该设备在链中所处的位置决定,靠近CPU的设备优先级低,以上说法都不正确,B,,,0,0
微型机系统中，主机和高速硬盘进行数据交换一般采用（   ）方式。,程序中断控制,直接存储器访问（DMA）,程序直接控制,通道控制,B,,,0,0
常用于大型计算机的控制方式是（   ）。,程序查询方式,中断方式,DMA方式,通道方式,D,,,0,0
有关中断的论述不正确的是（   ）。,CPU及I/O设备可实现并行工作，但设备之间不可并行工作,可以实现多道程序、分时才做、实时操作,对高速外设（如磁盘）采用中断可能引起数据丢失,计算机的中断源可来自主机，也可来自外设,A,,,0,0
为实现多重中断，保护断点和现场使用（   ）。,ROM,中断向量表,设备内的寄存器,堆栈,D,,,1,0
下面论述正确的是（   ）。,具有专门输入输出指令的计算机外设可以单独编址,统一编址方式下，不可访问外设,访问存储器的指令，只能访问存储器，一定不能访问外设,只有输入输出指令才可以访问外设,A,,,0,0
下面不属于内部中断的是（   ）。,除数为0,非法地址,非法数据格式,非法指令,B,,B,0,0
一下论述正确的是（   ）。,CPU响应中断期间仍执行源程序,在中断过程中，若又有中断源提出中断，CPU立即响应,在中断响应中，保护断点、保护现场应由用户编程完成,在中断响应中，保护断点、保护现场由中断响应自动完成的,D,,,0,0
中断系统是由（   ）实现的。,仅用硬件,仅用软件,软硬件结合,以上都不对,C,,,0,0
DMA数据的传送是以（   ）为单位进行的。,字节,字,数据块,位,C,,,0,0
DMA方式是在（   ）之间建立直接的数据通路。,CPU与外围设备,主存与外围设备,外设与外设,CPU与主存,B,,,0,0
数组多路通道数据的传递是以（   ）为单位进行的。,字节,字,数据块,位,C,,,0,0
字节多路通道可适用于（   ）。,高速传送数据块,多台低速和中速I/O设备,多台高速I/O设备,单台高速I/O设备,B,,,0,0
选择通道上可连接若干设备，其数据传送是以（   ）为单位进行的。,字节,字,数据块,位,B,,,0,0
字节多路通道数据传送是以（   ）为单位进行的。,字节,字,数据块,位,A,,,0,0
通道是特殊的处理器，它有自己的（   ），因此具有较强的并行工作能力。,运算器,存储器,指令和程序,以上均有,C,,,0,0
I/O接口中数据缓冲器的作用是（   ）。,用来暂存外部设备和CPU之间传送的数据,用来暂存外部设备的状态,用来暂存外部设备的地址,以上都不是,A,,,0,0
在中断响应过程中，保护程序计数器PC的作用是（   ）。,使CPU能找到中断处理程序的入口地址,使中断返回后，能回到断点处继续原程序的执行,使CPU和外部设备并行工作,为了实现中断嵌套,B,,,0,0
程序查询方式、中断方式和DMA方式的优先级排列次序为：（   ）。,程序查询方式、中断方式、DMA方式,中断方式、程序查询方式、DMA方式,DMA方式、中断方式、程序查询方式,DMA方式、程序查询方式、中断方式,C,,,0,0
下述I/O控制方式中，主要由程序实现的是（   ）。,PPU（外围处理机）方式,中断方式,DMA方式,通道方式,B,,,1,0
采用DMA方式传送数据时，每传送一个数据要占用（   ）的时间。,一个指令周期,一个机器周期,一个时钟周期,一个存储周期,D,,,0,0
在单级中断系统中，CPU一旦响应中断，则立即关闭（   ）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断导致干扰。,中断允许,中断请求,中断屏蔽,中断保护,A,,,0,0
下面叙述中，（   ）是正确的。,总线一定要和接口相连,接口一定要和总线相连,通道可以替代接口,总线始终由CPU控制和管理,B,,,0,0
中断向量地址是（   ）。,子程序入口地址,中断服务例行程序入口地址,中断服务例行程序入口地址的指示器,中断返回地址,C,,,0,0
周期挪用方式常用于（   ）方式的输入/输出中。,DMA,中断,程序传送,通道,A,,,0,0
在以DMA方式传送数据的过程中，由于没有破坏（   ）的内容，所以一旦数据传送完毕，主机可以立即返回原程序。,程序计数器,程序计数器和寄存器,指令寄存器,非以上答案,B,,,0,0
CPU响应中断时，进入“中断周期”采用硬件方法保护并更新程序计数器PC内容，而不是由软件完成，主要因为（   ）。,能进入中断处理程序并能正确返回原程序,节省内存,提高处理机速度,易于编址中断处理程序,A,,,0,0
如果认为CPU等待设备的状态信号是出于非工作状态（即踏步等待），那么，在（   ）方式下，主机与外设是串行工作的。,程序查询控制,中断控制,DMA,,A,,,0,0
中断允许触发器用来控制（   ）。,外设提出中断请求,响应中断,开放或关闭中断系统,正在进行中断处理,B,,,0,0
外部设备提出中断请求的条件是（   ）。,一个CPU的周期结束,外设工作完成和系统允许,CPU开放中断系统,总线空闲,B,,,0,0
下列情况中，（   ）会发生中断请求。,产生存储周期挪用,一次I/O操作结束,两个数据运算,都不会发生中断请求,B,,,0,0
CPU对通道的请求形式是（   ）。,自陷,中断,通道命令,I/O指令,D,,,1,0
通道程序是由（   ）组成。,I/O指令,通道指令（通道控制字）,通道状态字,,B,,,0,0
会产生DMA的请求方式是（   ）。,自陷,中断,通道命令,跳转指令,B,,,0,0
在采用（   ）情况下，除非计算机等待数据，否则无法传送数据给计算机。,程序查询方式,中断方式,DMA方式,独立请求方式,A,,,0,0
微型机系统中，外围设备通过适配器与主板的系统总线相连接，其功能是（   ）。,数据缓冲和数据格式转换,检测外围设备的状态,控制外围设备的操作,前三种功能的综合,D,,,1,0
在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过（   ）实现的。,移位寄存器,数据寄存器,锁存器,指令寄存器,A,,,0,0
以下不属于发生中断请求的条件是（   ）。,一次逻辑运算结束,一次DMA操作结束,一次算术运算结束,一条指令执行结束,B,,,1,0
下面情况下，可能不发生中断请求的是（   ）。,DMA操作结束,一条指令执行完毕,机器出现故障,执行“软中断”指令,B,,,0,0
某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内，该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒。因此，该系统可以每秒跟踪（   ）次中断请求。,N/(NX+Y),N/(X+Y)N,"min[1/X,1/Y]","max[1/X,1/Y]",A,,,0,0
CPU程序与通道可以并行执行，并通过（   ）实现彼此间的通信和同步。,I/O指令,I/O中断,I/O指令和I/O中断,操作员,C,,,0,0
对于低速输入输出设备，应当选用的通道是（   ）。,数组多路通道,字节多路通道,选择通道,DMA专用通道,B,,,0,0
Interrupts can be generated in response to (   ).,detected program errors such as arithmetic overflow or division by zero,detected hardware faults,Input/Output activities and Internal timers,all of the above,D,,,0,0
An unexpected event from within a processor that causes a change of control is (   ).,pipelining,exception,interrupt,forwarding,B,,,0,0
计算机的外围设备是指（   ）。,输入/输出设备,外存储器,远程通信设备,除了CPU和内存以外的其他设备,D,,,0,0
在微机中，VGA代表（   ）。,微机的型号,键盘的型号,显示标准,显示器的型号,C,,,0,0
CRT的分辨率为1024×1024像素，像素的颜色数位256，则刷新存储器的容量是（   ）。,256KB,512KB,1MB,8MB,C,,,0,0
在PC机所配置的显示器中，若显示控制卡上刷新存储器的容量是1MB，则当采用800×600的分辨率模式时，每个像素最多可以有（   ）种不同颜色。,256,65536,16M,4096,B,,,0,0
D/A转换器是（   ）。,把数字量转换为模拟量，把转化结果输入到计算机,把模拟量转换为数字量，把转化结果输入到计算机,把计算机输出的模拟量转换为数字量,把计算机输出的数字量转换为模拟量,D,,,1,0
计算机应用于过程控制时，控制单元必须使用的重要部件是（   ）。,键盘,CRT,打印机,数/模与模/数转换器,D,,,0,0
下面说法错误的是（   ）。,打印机的分辨率用每英寸的点数表示,针式打印机的特点是耗材成本低，噪音小、速度快,非击打式打印机噪音低、耗材成本高,,B,,,0,0
双向打印机的特点是（   ）。,左右双向同时打印,既可以选择从左到右打印，也可选择从右到左打印,先从左到右打印，再从右到左打印,具有两个打印头,C,,,0,0
带有处理器的设备一般称为（   ）设备。,智能化,交互式,进程通信,过程控制,A,,,0,0
"The amount of time required to read a block of data from a disk into memory is composed of seek time, rotational latency, and transfer time. Rotational latency refers to (   )",the time it takes for the platter to make a full rotation,the time it takes for the read-write head to move into position over the appropriate track,the time it takes for the platter to rotate the correct sector under the head,none of the above,C,,,0,0
" If a magnetic disc has 100 cylinders, each containing 10 tracks of 10 sectors, and each sector can contain 128 bytes, what is the maximum capacity of the disk in bytes? (   )",128000,12800000,12800,1280000,D,,,0,0
According to the specifications of a particular hard disk a seek takes 3 msecs (thousandths of a second) between adjacent tracks. If the disk has 100 cylinders how long will it take for the head to move from the innermost cylinder to the outermost cylinder.(   ),30 microseconds,300 msecs,3000 msecs,3 microseconds,B,,,0,0
"In a magnetic disk, the disks containing the data are constantly rotating. On average, it should take half a rotation for the desired data on the disk to spin under the read/write head. Assuming that the disk is rotating at 10000 RPM (Rotations Per Minute), what is the average time for the data to rotate under the disk head? (   )",2 milliseconds,3 milliseconds,4 milliseconds,5 milliseconds,B,,,0,0
