TimeQuest Timing Analyzer report for PraticaIV
Tue Jul 03 16:23:50 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[17]'
 26. Fast Model Hold: 'SW[17]'
 27. Fast Model Minimum Pulse Width: 'SW[17]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; PraticaIV                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.52 MHz ; 151.52 MHz      ; SW[17]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -5.600 ; -460.398      ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -3.709 ; -107.113      ;
+--------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                        ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.600 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 3.130      ;
; -5.599 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.649     ; 2.986      ;
; -5.597 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 3.016      ;
; -5.597 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 3.016      ;
; -5.537 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.653     ; 2.920      ;
; -5.486 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.905      ;
; -5.486 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.905      ;
; -5.442 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 3.008      ;
; -5.442 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 3.008      ;
; -5.426 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.653     ; 2.809      ;
; -5.421 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 3.218      ;
; -5.397 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.963      ;
; -5.397 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.963      ;
; -5.382 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 2.912      ;
; -5.337 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 2.867      ;
; -5.298 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.864      ;
; -5.297 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.613     ; 2.720      ;
; -5.266 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.832      ;
; -5.265 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.613     ; 2.688      ;
; -5.237 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.656      ;
; -5.232 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.653     ; 2.615      ;
; -5.180 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.649     ; 2.567      ;
; -5.172 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.738      ;
; -5.172 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.738      ;
; -5.171 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -3.613     ; 2.594      ;
; -5.171 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.613     ; 2.594      ;
; -5.138 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.899      ;
; -5.138 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.935      ;
; -5.126 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.545      ;
; -5.121 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.653     ; 2.504      ;
; -5.103 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.027     ; 4.112      ;
; -5.096 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.857      ;
; -5.089 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 3.258      ;
; -5.082 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.648      ;
; -5.077 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 2.607      ;
; -5.076 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 3.281      ;
; -5.067 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 3.236      ;
; -5.066 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.029     ; 4.073      ;
; -5.045 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.842      ;
; -5.044 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 2.574      ;
; -5.042 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.839      ;
; -5.037 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.603      ;
; -5.032 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.506     ; 2.562      ;
; -5.014 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.873      ;
; -4.999 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.418      ;
; -4.989 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.029     ; 3.996      ;
; -4.944 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.705      ;
; -4.893 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.690      ;
; -4.888 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.617     ; 2.307      ;
; -4.867 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.027     ; 3.876      ;
; -4.855 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.616      ;
; -4.852 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.613      ;
; -4.849 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 3.054      ;
; -4.847 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.027     ; 3.856      ;
; -4.844 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.410      ;
; -4.838 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.635      ;
; -4.825 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.622      ;
; -4.817 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.986      ;
; -4.810 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.029     ; 3.817      ;
; -4.799 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -3.470     ; 2.365      ;
; -4.798 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.657      ;
; -4.797 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.966      ;
; -4.795 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.964      ;
; -4.775 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.944      ;
; -4.759 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.556      ;
; -4.742 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 2.947      ;
; -4.733 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.029     ; 3.740      ;
; -4.700 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.461      ;
; -4.682 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.541      ;
; -4.673 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.470      ;
; -4.625 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.386      ;
; -4.624 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.483      ;
; -4.620 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.990     ; 3.666      ;
; -4.611 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.027     ; 3.620      ;
; -4.606 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.131     ; 3.511      ;
; -4.599 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.168     ; 3.467      ;
; -4.594 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.391      ;
; -4.583 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.992     ; 3.627      ;
; -4.577 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 2.782      ;
; -4.575 ; bus:bus|cpu:cpu1|state.11                           ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.377     ; 4.234      ;
; -4.557 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 2.762      ;
; -4.534 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -3.275     ; 2.295      ;
; -4.526 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.385      ;
; -4.512 ; bus:bus|cpu:cpu1|state.11                           ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.377     ; 4.171      ;
; -4.506 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.992     ; 3.550      ;
; -4.494 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.106     ; 3.424      ;
; -4.487 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.143     ; 3.380      ;
; -4.483 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.131     ; 3.388      ;
; -4.480 ; bus:bus|bus_in_cpu1[6]                              ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.636     ; 3.880      ;
; -4.463 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.632      ;
; -4.459 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.256      ;
; -4.448 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.131     ; 3.353      ;
; -4.446 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -3.239     ; 2.243      ;
; -4.441 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.867     ; 2.610      ;
; -4.441 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.168     ; 3.309      ;
; -4.424 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -2.106     ; 3.354      ;
; -4.408 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.267      ;
; -4.395 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.177     ; 3.254      ;
; -4.384 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.990     ; 3.430      ;
; -4.351 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -2.831     ; 2.556      ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                             ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.709 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 1.429      ;
; -3.553 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 1.585      ;
; -3.553 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 1.585      ;
; -3.525 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 1.613      ;
; -3.459 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.537      ; 1.344      ;
; -3.214 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.537      ; 1.589      ;
; -3.187 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.537      ; 1.616      ;
; -3.186 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.537      ; 1.617      ;
; -2.837 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.197      ; 1.626      ;
; -2.837 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.197      ; 1.626      ;
; -2.837 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.197      ; 1.626      ;
; -2.794 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.296      ; 1.768      ;
; -2.643 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.296      ; 1.919      ;
; -2.643 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.296      ; 1.919      ;
; -2.532 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.926      ; 1.660      ;
; -2.473 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 4.160      ; 1.953      ;
; -2.307 ; bus:bus|state.10                                 ; bus:bus|bus_in_cpu1[0]                              ; SW[17]       ; SW[17]      ; 0.000        ; 3.391      ; 1.350      ;
; -2.209 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.208      ; 2.265      ;
; -2.208 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.574      ; 2.632      ;
; -2.208 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.574      ; 2.632      ;
; -2.208 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.574      ; 2.632      ;
; -2.208 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.574      ; 2.632      ;
; -2.161 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.252      ; 2.357      ;
; -2.159 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.252      ; 2.359      ;
; -2.153 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[1] ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.678      ; 0.791      ;
; -2.118 ; bus:bus|bus_in_cpu1[10]                          ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.868      ; 2.016      ;
; -2.038 ; bus:bus|state.10                                 ; bus:bus|bus_in_cpu1[1]                              ; SW[17]       ; SW[17]      ; 0.000        ; 3.391      ; 1.619      ;
; -2.021 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[2] ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.678      ; 0.923      ;
; -2.021 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[3] ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.678      ; 0.923      ;
; -1.988 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.252      ; 2.530      ;
; -1.939 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.926      ; 2.253      ;
; -1.873 ; bus:bus|cpu:cpu1|state.10                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.970      ; 2.363      ;
; -1.846 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[0] ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.678      ; 1.098      ;
; -1.833 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 3.239      ; 1.672      ;
; -1.833 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 3.239      ; 1.672      ;
; -1.833 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 3.239      ; 1.672      ;
; -1.833 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.239      ; 1.672      ;
; -1.833 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 3.239      ; 1.672      ;
; -1.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.538      ; 2.985      ;
; -1.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.538      ; 2.985      ;
; -1.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.538      ; 2.985      ;
; -1.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.538      ; 2.985      ;
; -1.816 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.661      ; 3.111      ;
; -1.816 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.661      ; 3.111      ;
; -1.816 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.661      ; 3.111      ;
; -1.816 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.661      ; 3.111      ;
; -1.811 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.246      ; 1.701      ;
; -1.741 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.164      ; 2.689      ;
; -1.730 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.698      ; 3.234      ;
; -1.730 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.698      ; 3.234      ;
; -1.730 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.698      ; 3.234      ;
; -1.730 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.698      ; 3.234      ;
; -1.719 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.970      ; 2.517      ;
; -1.694 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 2.826      ; 1.398      ;
; -1.642 ; bus:bus|bus_in_cpu1[10]                          ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.868      ; 2.492      ;
; -1.633 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 3.505      ;
; -1.633 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 3.505      ;
; -1.633 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 3.505      ;
; -1.633 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.872      ; 3.505      ;
; -1.622 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.237      ; 1.881      ;
; -1.622 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.237      ; 1.881      ;
; -1.622 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 3.237      ; 1.881      ;
; -1.580 ; bus:bus|cpu:cpu1|address_reg[1]                  ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.952      ; 1.638      ;
; -1.557 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.952      ; 1.661      ;
; -1.549 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.530      ; 3.247      ;
; -1.549 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.530      ; 3.247      ;
; -1.549 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.530      ; 3.247      ;
; -1.549 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.530      ; 3.247      ;
; -1.540 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.970      ; 2.696      ;
; -1.534 ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.106      ; 1.838      ;
; -1.532 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[0] ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.539      ; 1.273      ;
; -1.528 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.934      ; 2.672      ;
; -1.510 ; bus:bus|cpu:cpu2|address_reg[2]                  ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 2.898      ; 1.654      ;
; -1.504 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[2] ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.539      ; 1.301      ;
; -1.502 ; bus:bus|state.01                                 ; bus:bus|bus_in_cpu1[1]                              ; SW[17]       ; SW[17]      ; 0.000        ; 3.391      ; 2.155      ;
; -1.501 ; bus:bus|state.01                                 ; bus:bus|bus_in_cpu1[0]                              ; SW[17]       ; SW[17]      ; 0.000        ; 3.391      ; 2.156      ;
; -1.499 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[3] ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.539      ; 1.306      ;
; -1.489 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.067      ; 2.844      ;
; -1.489 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.067      ; 2.844      ;
; -1.489 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.067      ; 2.844      ;
; -1.489 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 4.067      ; 2.844      ;
; -1.421 ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.106      ; 1.951      ;
; -1.407 ; bus:bus|cpu:cpu2|cache_block:cb2|current_data[1] ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.539      ; 1.398      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.406 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 2.831      ; 1.691      ;
; -1.311 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.197      ; 2.152      ;
; -1.311 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.197      ; 2.152      ;
; -1.311 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.197      ; 2.152      ;
; -1.311 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.197      ; 2.152      ;
; -1.289 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 3.934      ; 2.911      ;
; -1.274 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 2.140      ; 1.132      ;
; -1.272 ; bus:bus|cpu:cpu2|data_in_reg[3]                  ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 3.028      ; 2.022      ;
; -1.216 ; bus:bus|bus_in_cpu1[5]                           ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.151      ; 3.201      ;
; -1.208 ; bus:bus|bus_in_cpu1[5]                           ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 4.151      ; 3.209      ;
; -1.202 ; bus:bus|state.00                                 ; bus:bus|bus_in_cpu1[1]                              ; SW[17]       ; SW[17]      ; 0.000        ; 2.751      ; 1.815      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 6.555  ; 6.555  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.634  ; 1.634  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 2.531  ; 2.531  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 1.220  ; 1.220  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.439 ; -0.439 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.114 ; -0.114 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.220 ; -0.220 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 4.008  ; 4.008  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 4.010  ; 4.010  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 5.971  ; 5.971  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 6.555  ; 6.555  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.813  ; 1.813  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.315  ; 0.315  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.210  ; 0.210  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.173  ; 0.173  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 1.609  ; 1.609  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.704  ; 0.704  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.813  ; 1.813  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.945 ; -1.945 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 0.416  ; 0.416  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -2.299 ; -2.299 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.389 ; -1.389 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.541 ; 12.541 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.978 ; 11.978 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.991 ; 11.991 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.979 ; 11.979 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.528 ; 12.528 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.541 ; 12.541 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.476 ; 12.476 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.499 ; 12.499 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 13.397 ; 13.397 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 13.234 ; 13.234 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 13.221 ; 13.221 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 13.243 ; 13.243 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 13.190 ; 13.190 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 13.091 ; 13.091 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 13.397 ; 13.397 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 13.331 ; 13.331 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 10.416 ; 10.416 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.535  ; 9.535  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 10.416 ; 10.416 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 11.642 ; 11.642 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.642 ; 11.642 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.654 ; 11.654 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.643 ; 11.643 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.194 ; 12.194 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.203 ; 12.203 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.166 ; 12.166 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.165 ; 12.165 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 12.725 ; 12.725 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 12.876 ; 12.876 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 12.864 ; 12.864 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 12.885 ; 12.885 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 12.827 ; 12.827 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 12.725 ; 12.725 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 13.040 ; 13.040 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 12.969 ; 12.969 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.535  ; 9.535  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.535  ; 9.535  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 10.416 ; 10.416 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 10.164 ; 10.164 ; 10.164 ; 10.164 ;
; SW[7]      ; HEX1[1]     ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; SW[7]      ; HEX1[2]     ;        ; 10.535 ; 10.535 ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.477 ;        ;        ; 10.477 ;
; SW[7]      ; HEX1[5]     ; 9.005  ;        ;        ; 9.005  ;
; SW[7]      ; HEX1[6]     ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[8]      ; HEX1[0]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[8]      ; HEX1[1]     ; 11.172 ; 11.172 ; 11.172 ; 11.172 ;
; SW[8]      ; HEX1[2]     ; 10.918 ;        ;        ; 10.918 ;
; SW[8]      ; HEX1[3]     ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; SW[8]      ; HEX1[4]     ;        ; 10.830 ; 10.830 ;        ;
; SW[8]      ; HEX1[5]     ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; SW[8]      ; HEX1[6]     ; 10.978 ; 10.978 ; 10.978 ; 10.978 ;
; SW[9]      ; HEX1[0]     ; 10.538 ; 10.538 ; 10.538 ; 10.538 ;
; SW[9]      ; HEX1[1]     ; 11.164 ;        ;        ; 11.164 ;
; SW[9]      ; HEX1[2]     ; 10.909 ; 10.909 ; 10.909 ; 10.909 ;
; SW[9]      ; HEX1[3]     ; 10.830 ; 10.830 ; 10.830 ; 10.830 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[9]      ; HEX1[6]     ; 10.977 ; 10.977 ; 10.977 ; 10.977 ;
; SW[10]     ; HEX1[0]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; SW[10]     ; HEX1[1]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[10]     ; HEX1[2]     ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; SW[10]     ; HEX1[3]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[10]     ; HEX1[4]     ;        ; 9.278  ; 9.278  ;        ;
; SW[10]     ; HEX1[5]     ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[10]     ; HEX1[6]     ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; SW[14]     ; LEDR[12]    ; 9.636  ;        ;        ; 9.636  ;
; SW[15]     ; LEDR[13]    ; 9.652  ;        ;        ; 9.652  ;
; SW[16]     ; LEDR[14]    ; 9.667  ;        ;        ; 9.667  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 10.164 ; 10.164 ; 10.164 ; 10.164 ;
; SW[7]      ; HEX1[1]     ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; SW[7]      ; HEX1[2]     ;        ; 10.535 ; 10.535 ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.477 ;        ;        ; 10.477 ;
; SW[7]      ; HEX1[5]     ; 9.005  ;        ;        ; 9.005  ;
; SW[7]      ; HEX1[6]     ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[8]      ; HEX1[0]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[8]      ; HEX1[1]     ; 11.172 ; 11.172 ; 11.172 ; 11.172 ;
; SW[8]      ; HEX1[2]     ; 10.918 ;        ;        ; 10.918 ;
; SW[8]      ; HEX1[3]     ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; SW[8]      ; HEX1[4]     ;        ; 10.830 ; 10.830 ;        ;
; SW[8]      ; HEX1[5]     ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; SW[8]      ; HEX1[6]     ; 10.978 ; 10.978 ; 10.978 ; 10.978 ;
; SW[9]      ; HEX1[0]     ; 10.538 ; 10.538 ; 10.538 ; 10.538 ;
; SW[9]      ; HEX1[1]     ; 11.164 ;        ;        ; 11.164 ;
; SW[9]      ; HEX1[2]     ; 10.909 ; 10.909 ; 10.909 ; 10.909 ;
; SW[9]      ; HEX1[3]     ; 10.830 ; 10.830 ; 10.830 ; 10.830 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[9]      ; HEX1[6]     ; 10.977 ; 10.977 ; 10.977 ; 10.977 ;
; SW[10]     ; HEX1[0]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; SW[10]     ; HEX1[1]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[10]     ; HEX1[2]     ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; SW[10]     ; HEX1[3]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[10]     ; HEX1[4]     ;        ; 9.278  ; 9.278  ;        ;
; SW[10]     ; HEX1[5]     ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[10]     ; HEX1[6]     ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; SW[14]     ; LEDR[12]    ; 9.636  ;        ;        ; 9.636  ;
; SW[15]     ; LEDR[13]    ; 9.652  ;        ;        ; 9.652  ;
; SW[16]     ; LEDR[14]    ; 9.667  ;        ;        ; 9.667  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -2.373 ; -128.719      ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.760 ; -63.581       ;
+--------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -1.222 ; -215.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                        ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.373 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.393      ;
; -2.373 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.393      ;
; -2.347 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.017     ; 1.362      ;
; -2.321 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.413      ;
; -2.318 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.338      ;
; -2.318 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.338      ;
; -2.304 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.405      ;
; -2.304 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.405      ;
; -2.296 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.021     ; 1.307      ;
; -2.289 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.390      ;
; -2.289 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.390      ;
; -2.280 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.462      ;
; -2.245 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -2.008     ; 1.269      ;
; -2.241 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.021     ; 1.252      ;
; -2.227 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.319      ;
; -2.219 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.320      ;
; -2.212 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.304      ;
; -2.198 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -2.008     ; 1.222      ;
; -2.185 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.205      ;
; -2.183 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.021     ; 1.194      ;
; -2.172 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.273      ;
; -2.168 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -2.008     ; 1.192      ;
; -2.168 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -2.008     ; 1.192      ;
; -2.157 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.339      ;
; -2.149 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -2.017     ; 1.164      ;
; -2.142 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.243      ;
; -2.142 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.243      ;
; -2.130 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.150      ;
; -2.128 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -2.021     ; 1.139      ;
; -2.122 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.295      ;
; -2.116 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.217      ;
; -2.114 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.206      ;
; -2.111 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.293      ;
; -2.107 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.487      ;
; -2.101 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.481      ;
; -2.101 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[10] ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.202      ;
; -2.099 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.191      ;
; -2.097 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.270      ;
; -2.095 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.277      ;
; -2.090 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.110      ;
; -2.079 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.468      ;
; -2.076 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.940     ; 1.168      ;
; -2.061 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.218     ; 1.875      ;
; -2.061 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.234      ;
; -2.059 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.241      ;
; -2.035 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -2.012     ; 1.055      ;
; -2.033 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.215      ;
; -2.022 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.411      ;
; -2.021 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|writeMiss            ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.122      ;
; -2.012 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.220     ; 1.824      ;
; -2.006 ; bus:bus|cpu:cpu1|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu1|bus_out[9]  ; SW[17]       ; SW[17]      ; 1.000        ; -1.931     ; 1.107      ;
; -2.002 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.184      ;
; -2.000 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.173      ;
; -1.999 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.172      ;
; -1.988 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.170      ;
; -1.985 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.220     ; 1.797      ;
; -1.982 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.735      ;
; -1.974 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.354      ;
; -1.968 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.348      ;
; -1.966 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|write_cb2   ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.148      ;
; -1.964 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.353      ;
; -1.964 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.137      ;
; -1.947 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.327      ;
; -1.941 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.321      ;
; -1.940 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.218     ; 1.754      ;
; -1.931 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.218     ; 1.745      ;
; -1.904 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.077      ;
; -1.904 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|bus_out[11] ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.086      ;
; -1.895 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.648      ;
; -1.889 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.278      ;
; -1.887 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 1.060      ;
; -1.882 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.220     ; 1.694      ;
; -1.864 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.046      ;
; -1.862 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.251      ;
; -1.855 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.220     ; 1.667      ;
; -1.840 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.593      ;
; -1.837 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.271     ; 1.598      ;
; -1.833 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 1.015      ;
; -1.832 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.212      ;
; -1.826 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.652     ; 1.206      ;
; -1.820 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.190     ; 1.662      ;
; -1.819 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.572      ;
; -1.815 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|writeMiss            ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.243     ; 1.604      ;
; -1.810 ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.218     ; 1.624      ;
; -1.809 ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.198      ;
; -1.797 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; bus:bus|cpu:cpu1|state.01    ; SW[17]       ; SW[17]      ; 1.000        ; -1.850     ; 0.979      ;
; -1.790 ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 0.963      ;
; -1.781 ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu1|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.859     ; 0.954      ;
; -1.778 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[1]   ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.531      ;
; -1.771 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[1] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.192     ; 1.611      ;
; -1.769 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.243     ; 1.558      ;
; -1.766 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.250     ; 1.548      ;
; -1.747 ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu1|write_cb1   ; SW[17]       ; SW[17]      ; 1.000        ; -1.643     ; 1.136      ;
; -1.744 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.222     ; 1.554      ;
; -1.744 ; bus:bus|cpu:cpu2|cache_block:cb1|current_address[2] ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.192     ; 1.584      ;
; -1.743 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.271     ; 1.504      ;
; -1.739 ; bus:bus|cpu:cpu2|cache_block:cb2|current_address[0] ; bus:bus|cpu:cpu2|state.00    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.492      ;
; -1.732 ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; bus:bus|cpu:cpu2|state.10    ; SW[17]       ; SW[17]      ; 1.000        ; -1.279     ; 1.485      ;
; -1.721 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb2|readMiss             ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.243     ; 1.510      ;
; -1.719 ; bus:bus|cpu:cpu2|sm_cpu:sm_cb1|invalidate           ; bus:bus|cpu:cpu2|state_cb[0] ; SW[17]       ; SW[17]      ; 1.000        ; -1.222     ; 1.529      ;
+--------+-----------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                             ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.760 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 0.674      ;
; -1.678 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 0.756      ;
; -1.677 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 0.757      ;
; -1.675 ; bus:bus|cpu:cpu2|address_reg[0]                  ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 0.759      ;
; -1.645 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 0.649      ;
; -1.529 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 0.765      ;
; -1.528 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 0.766      ;
; -1.528 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 0.766      ;
; -1.355 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.011      ; 0.808      ;
; -1.311 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.976      ; 0.817      ;
; -1.311 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.976      ; 0.817      ;
; -1.311 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.976      ; 0.817      ;
; -1.290 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.011      ; 0.873      ;
; -1.278 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.011      ; 0.885      ;
; -1.208 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.837      ; 0.781      ;
; -1.176 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|address_cb[0]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.967      ; 0.943      ;
; -1.129 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 1.850      ; 0.873      ;
; -1.129 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 1.850      ; 0.873      ;
; -1.129 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 1.850      ; 0.873      ;
; -1.129 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.850      ; 0.873      ;
; -1.129 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.850      ; 0.873      ;
; -1.119 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 2.009      ; 1.042      ;
; -1.112 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.857      ; 0.897      ;
; -1.079 ; bus:bus|state.10                                 ; bus:bus|bus_in_cpu1[0]                              ; SW[17]       ; SW[17]      ; 0.000        ; 1.588      ; 0.661      ;
; -1.068 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.077      ;
; -1.067 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.078      ;
; -1.061 ; bus:bus|bus_in_cpu1[10]                          ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.837      ; 0.928      ;
; -1.039 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.639      ; 0.752      ;
; -1.036 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.849      ; 0.965      ;
; -1.036 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[1]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.849      ; 0.965      ;
; -1.036 ; bus:bus|cpu:cpu1|write_cb2                       ; bus:bus|cpu:cpu1|cache_block:cb2|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.849      ; 0.965      ;
; -1.011 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.151      ; 1.292      ;
; -1.011 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.151      ; 1.292      ;
; -1.011 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.151      ; 1.292      ;
; -1.011 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.151      ; 1.292      ;
; -0.990 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[1]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.993      ; 1.155      ;
; -0.967 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.837      ; 1.022      ;
; -0.964 ; bus:bus|state.10                                 ; bus:bus|bus_in_cpu1[1]                              ; SW[17]       ; SW[17]      ; 0.000        ; 1.588      ; 0.776      ;
; -0.929 ; bus:bus|cpu:cpu1|state.10                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.855      ; 1.078      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.912 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.643      ; 0.883      ;
; -0.909 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.991      ; 1.234      ;
; -0.854 ; bus:bus|bus_in_cpu1[10]                          ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.837      ; 1.135      ;
; -0.844 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.855      ; 1.163      ;
; -0.835 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb2|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.251      ; 0.568      ;
; -0.825 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.186      ; 1.513      ;
; -0.825 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.186      ; 1.513      ;
; -0.825 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.186      ; 1.513      ;
; -0.825 ; bus:bus|cpu:cpu2|state.01                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.186      ; 1.513      ;
; -0.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 1.475      ;
; -0.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 1.475      ;
; -0.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 1.475      ;
; -0.819 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.142      ; 1.475      ;
; -0.778 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.214      ; 1.588      ;
; -0.778 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.214      ; 1.588      ;
; -0.778 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.214      ; 1.588      ;
; -0.778 ; bus:bus|cpu:cpu2|state.00                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.214      ; 1.588      ;
; -0.771 ; bus:bus|cpu:cpu1|state.00                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.855      ; 1.236      ;
; -0.765 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 1.669      ;
; -0.765 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 1.669      ;
; -0.765 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 1.669      ;
; -0.765 ; bus:bus|cpu:cpu2|instruction_reg                 ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.282      ; 1.669      ;
; -0.759 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[1] ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.000      ; 0.393      ;
; -0.756 ; bus:bus|cpu:cpu2|state_cb[0]                     ; bus:bus|cpu:cpu2|cache_block:cb1|current_state[0]   ; SW[17]       ; SW[17]      ; 0.000        ; 1.190      ; 0.586      ;
; -0.754 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|state_cb[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.846      ; 1.244      ;
; -0.747 ; bus:bus|cpu:cpu1|sm_bus:sm_bus1|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.444      ; 0.849      ;
; -0.736 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.133      ; 1.549      ;
; -0.736 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.133      ; 1.549      ;
; -0.736 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.133      ; 1.549      ;
; -0.736 ; bus:bus|cpu:cpu1|instruction_reg                 ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 2.133      ; 1.549      ;
; -0.724 ; bus:bus|state.01                                 ; bus:bus|bus_in_cpu1[1]                              ; SW[17]       ; SW[17]      ; 0.000        ; 1.588      ; 1.016      ;
; -0.721 ; bus:bus|cpu:cpu1|address_reg[1]                  ; bus:bus|cpu:cpu1|address_cb[1]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.370      ; 0.801      ;
; -0.721 ; bus:bus|state.01                                 ; bus:bus|bus_in_cpu1[0]                              ; SW[17]       ; SW[17]      ; 0.000        ; 1.588      ; 1.019      ;
; -0.716 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|newState[0]          ; SW[17]       ; SW[17]      ; 0.000        ; 2.012      ; 1.448      ;
; -0.711 ; bus:bus|cpu:cpu2|address_reg[2]                  ; bus:bus|cpu:cpu2|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.370      ; 0.811      ;
; -0.710 ; bus:bus|cpu:cpu1|sm_bus:sm_bus2|currentState[0]  ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.444      ; 0.886      ;
; -0.708 ; bus:bus|cpu:cpu1|address_reg[2]                  ; bus:bus|cpu:cpu1|address_cb[2]                      ; SW[17]       ; SW[17]      ; 0.000        ; 1.370      ; 0.814      ;
; -0.708 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[3] ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.000      ; 0.444      ;
; -0.708 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[2] ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.000      ; 0.444      ;
; -0.695 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|invalidate           ; SW[17]       ; SW[17]      ; 0.000        ; 2.008      ; 1.465      ;
; -0.671 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.926      ; 1.407      ;
; -0.671 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.926      ; 1.407      ;
; -0.671 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.926      ; 1.407      ;
; -0.671 ; bus:bus|cpu:cpu2|state.11                        ; bus:bus|cpu:cpu2|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.926      ; 1.407      ;
; -0.670 ; bus:bus|cpu:cpu1|write_cb1                       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ; SW[17]       ; SW[17]      ; 0.000        ; 1.645      ; 1.127      ;
; -0.657 ; bus:bus|bus_in_cpu1[5]                           ; bus:bus|cpu:cpu1|data_cb[2]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.964      ; 1.459      ;
; -0.648 ; bus:bus|cpu:cpu1|state.01                        ; bus:bus|cpu:cpu1|state_cb[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.846      ; 1.350      ;
; -0.646 ; bus:bus|bus_in_cpu1[5]                           ; bus:bus|cpu:cpu1|data_cb[0]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.964      ; 1.470      ;
; -0.631 ; bus:bus|cpu:cpu2|cache_block:cb1|current_data[0] ; bus:bus|cpu:cpu2|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.000      ; 0.521      ;
; -0.610 ; bus:bus|cpu:cpu2|data_in_reg[3]                  ; bus:bus|cpu:cpu2|data_cb[3]                         ; SW[17]       ; SW[17]      ; 0.000        ; 1.410      ; 0.952      ;
; -0.595 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[0]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.508      ; 1.065      ;
; -0.595 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[1]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.508      ; 1.065      ;
; -0.595 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[2]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.508      ; 1.065      ;
; -0.595 ; bus:bus|cpu:cpu1|state.11                        ; bus:bus|cpu:cpu1|data_out[3]                        ; SW[17]       ; SW[17]      ; 0.000        ; 1.508      ; 1.065      ;
; -0.594 ; bus:bus|cpu:cpu1|address_reg[0]                  ; bus:bus|cpu:cpu1|sm_cpu:sm_cb2|readMiss             ; SW[17]       ; SW[17]      ; 0.000        ; 2.012      ; 1.570      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu1[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[10]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[4]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[5]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[6]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[7]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[8]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|bus_in_cpu2[9]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_cb[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|address_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|bus_out[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb1|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; bus:bus|cpu:cpu1|cache_block:cb2|current_address[0] ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 3.450  ; 3.450  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.743  ; 0.743  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.183  ; 1.183  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.598  ; 0.598  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.292 ; -0.292 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.138 ; -0.138 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.200 ; -0.200 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 2.355  ; 2.355  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 2.349  ; 2.349  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 3.172  ; 3.172  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.450  ; 3.450  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.006  ; 1.006  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.179  ; 0.179  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.129  ; 0.129  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.081  ; 0.081  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.874  ; 0.874  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.421  ; 0.421  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.006  ; 1.006  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.347 ; -1.347 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 0.041  ; 0.041  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -1.527 ; -1.527 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.086 ; -1.086 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 6.279 ; 6.279 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.985 ; 5.985 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.989 ; 5.989 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.994 ; 5.994 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.266 ; 6.266 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.279 ; 6.279 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.245 ; 6.245 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.244 ; 6.244 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.708 ; 6.708 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.615 ; 6.615 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.606 ; 6.606 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.606 ; 6.606 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.574 ; 6.574 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.557 ; 6.557 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.708 ; 6.708 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.679 ; 6.679 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 5.350 ; 5.350 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.957 ; 4.957 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.350 ; 5.350 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.853 ; 5.853 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.853 ; 5.853 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.857 ; 5.857 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.855 ; 5.855 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.138 ; 6.138 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.147 ; 6.147 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.114 ; 6.114 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.114 ; 6.114 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.389 ; 6.389 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.457 ; 6.457 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.447 ; 6.447 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.448 ; 6.448 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.410 ; 6.410 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.389 ; 6.389 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.551 ; 6.551 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.520 ; 6.520 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.957 ; 4.957 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.957 ; 4.957 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.350 ; 5.350 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[7]      ; HEX1[1]     ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[7]      ; HEX1[2]     ;       ; 5.305 ; 5.305 ;       ;
; SW[7]      ; HEX1[3]     ; 5.253 ; 5.253 ; 5.253 ; 5.253 ;
; SW[7]      ; HEX1[4]     ; 5.380 ;       ;       ; 5.380 ;
; SW[7]      ; HEX1[5]     ; 4.659 ;       ;       ; 4.659 ;
; SW[7]      ; HEX1[6]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[8]      ; HEX1[0]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[8]      ; HEX1[1]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[8]      ; HEX1[2]     ; 5.493 ;       ;       ; 5.493 ;
; SW[8]      ; HEX1[3]     ; 5.433 ; 5.433 ; 5.433 ; 5.433 ;
; SW[8]      ; HEX1[4]     ;       ; 5.561 ; 5.561 ;       ;
; SW[8]      ; HEX1[5]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; SW[8]      ; HEX1[6]     ; 5.597 ; 5.597 ; 5.597 ; 5.597 ;
; SW[9]      ; HEX1[0]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; SW[9]      ; HEX1[1]     ; 5.790 ;       ;       ; 5.790 ;
; SW[9]      ; HEX1[2]     ; 5.515 ; 5.515 ; 5.515 ; 5.515 ;
; SW[9]      ; HEX1[3]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; SW[9]      ; HEX1[4]     ; 5.584 ; 5.584 ; 5.584 ; 5.584 ;
; SW[9]      ; HEX1[5]     ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
; SW[9]      ; HEX1[6]     ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; SW[10]     ; HEX1[0]     ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; SW[10]     ; HEX1[1]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[10]     ; HEX1[2]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[10]     ; HEX1[3]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; SW[10]     ; HEX1[4]     ;       ; 4.727 ; 4.727 ;       ;
; SW[10]     ; HEX1[5]     ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; SW[10]     ; HEX1[6]     ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; SW[14]     ; LEDR[12]    ; 5.523 ;       ;       ; 5.523 ;
; SW[15]     ; LEDR[13]    ; 5.529 ;       ;       ; 5.529 ;
; SW[16]     ; LEDR[14]    ; 5.548 ;       ;       ; 5.548 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[7]      ; HEX1[1]     ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[7]      ; HEX1[2]     ;       ; 5.305 ; 5.305 ;       ;
; SW[7]      ; HEX1[3]     ; 5.253 ; 5.253 ; 5.253 ; 5.253 ;
; SW[7]      ; HEX1[4]     ; 5.380 ;       ;       ; 5.380 ;
; SW[7]      ; HEX1[5]     ; 4.659 ;       ;       ; 4.659 ;
; SW[7]      ; HEX1[6]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[8]      ; HEX1[0]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[8]      ; HEX1[1]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[8]      ; HEX1[2]     ; 5.493 ;       ;       ; 5.493 ;
; SW[8]      ; HEX1[3]     ; 5.433 ; 5.433 ; 5.433 ; 5.433 ;
; SW[8]      ; HEX1[4]     ;       ; 5.561 ; 5.561 ;       ;
; SW[8]      ; HEX1[5]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; SW[8]      ; HEX1[6]     ; 5.597 ; 5.597 ; 5.597 ; 5.597 ;
; SW[9]      ; HEX1[0]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; SW[9]      ; HEX1[1]     ; 5.790 ;       ;       ; 5.790 ;
; SW[9]      ; HEX1[2]     ; 5.515 ; 5.515 ; 5.515 ; 5.515 ;
; SW[9]      ; HEX1[3]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; SW[9]      ; HEX1[4]     ; 5.584 ; 5.584 ; 5.584 ; 5.584 ;
; SW[9]      ; HEX1[5]     ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
; SW[9]      ; HEX1[6]     ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; SW[10]     ; HEX1[0]     ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; SW[10]     ; HEX1[1]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[10]     ; HEX1[2]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[10]     ; HEX1[3]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; SW[10]     ; HEX1[4]     ;       ; 4.727 ; 4.727 ;       ;
; SW[10]     ; HEX1[5]     ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; SW[10]     ; HEX1[6]     ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; SW[14]     ; LEDR[12]    ; 5.523 ;       ;       ; 5.523 ;
; SW[15]     ; LEDR[13]    ; 5.529 ;       ;       ; 5.529 ;
; SW[16]     ; LEDR[14]    ; 5.548 ;       ;       ; 5.548 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+----------+----------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -5.600   ; -3.709   ; N/A      ; N/A     ; -1.222              ;
;  SW[17]          ; -5.600   ; -3.709   ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -460.398 ; -107.113 ; 0.0      ; 0.0     ; -215.222            ;
;  SW[17]          ; -460.398 ; -107.113 ; N/A      ; N/A     ; -215.222            ;
+------------------+----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 6.555  ; 6.555  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.634  ; 1.634  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 2.531  ; 2.531  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 1.220  ; 1.220  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.292 ; -0.292 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.114 ; -0.114 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.200 ; -0.200 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 4.008  ; 4.008  ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 4.010  ; 4.010  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; 5.971  ; 5.971  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 6.555  ; 6.555  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 1.813  ; 1.813  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.315  ; 0.315  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.210  ; 0.210  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.173  ; 0.173  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 1.609  ; 1.609  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.704  ; 0.704  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 1.813  ; 1.813  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.347 ; -1.347 ; Rise       ; SW[17]          ;
;  SW[14]   ; SW[17]     ; 0.416  ; 0.416  ; Rise       ; SW[17]          ;
;  SW[15]   ; SW[17]     ; -1.527 ; -1.527 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.086 ; -1.086 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 12.541 ; 12.541 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 11.978 ; 11.978 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 11.991 ; 11.991 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 11.979 ; 11.979 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 12.528 ; 12.528 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 12.541 ; 12.541 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 12.476 ; 12.476 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 12.499 ; 12.499 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 13.397 ; 13.397 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 13.234 ; 13.234 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 13.221 ; 13.221 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 13.243 ; 13.243 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 13.190 ; 13.190 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 13.091 ; 13.091 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 13.397 ; 13.397 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 13.331 ; 13.331 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 10.416 ; 10.416 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.535  ; 9.535  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 10.416 ; 10.416 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX6[*]   ; SW[17]     ; 5.853 ; 5.853 ; Rise       ; SW[17]          ;
;  HEX6[0]  ; SW[17]     ; 5.853 ; 5.853 ; Rise       ; SW[17]          ;
;  HEX6[1]  ; SW[17]     ; 5.857 ; 5.857 ; Rise       ; SW[17]          ;
;  HEX6[2]  ; SW[17]     ; 5.855 ; 5.855 ; Rise       ; SW[17]          ;
;  HEX6[3]  ; SW[17]     ; 6.138 ; 6.138 ; Rise       ; SW[17]          ;
;  HEX6[4]  ; SW[17]     ; 6.147 ; 6.147 ; Rise       ; SW[17]          ;
;  HEX6[5]  ; SW[17]     ; 6.114 ; 6.114 ; Rise       ; SW[17]          ;
;  HEX6[6]  ; SW[17]     ; 6.114 ; 6.114 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 6.389 ; 6.389 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 6.457 ; 6.457 ; Rise       ; SW[17]          ;
;  HEX7[1]  ; SW[17]     ; 6.447 ; 6.447 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 6.448 ; 6.448 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 6.410 ; 6.410 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 6.389 ; 6.389 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 6.551 ; 6.551 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 6.520 ; 6.520 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.957 ; 4.957 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.957 ; 4.957 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 5.350 ; 5.350 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[7]      ; HEX1[0]     ; 10.164 ; 10.164 ; 10.164 ; 10.164 ;
; SW[7]      ; HEX1[1]     ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; SW[7]      ; HEX1[2]     ;        ; 10.535 ; 10.535 ;        ;
; SW[7]      ; HEX1[3]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[7]      ; HEX1[4]     ; 10.477 ;        ;        ; 10.477 ;
; SW[7]      ; HEX1[5]     ; 9.005  ;        ;        ; 9.005  ;
; SW[7]      ; HEX1[6]     ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[8]      ; HEX1[0]     ; 10.522 ; 10.522 ; 10.522 ; 10.522 ;
; SW[8]      ; HEX1[1]     ; 11.172 ; 11.172 ; 11.172 ; 11.172 ;
; SW[8]      ; HEX1[2]     ; 10.918 ;        ;        ; 10.918 ;
; SW[8]      ; HEX1[3]     ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; SW[8]      ; HEX1[4]     ;        ; 10.830 ; 10.830 ;        ;
; SW[8]      ; HEX1[5]     ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; SW[8]      ; HEX1[6]     ; 10.978 ; 10.978 ; 10.978 ; 10.978 ;
; SW[9]      ; HEX1[0]     ; 10.538 ; 10.538 ; 10.538 ; 10.538 ;
; SW[9]      ; HEX1[1]     ; 11.164 ;        ;        ; 11.164 ;
; SW[9]      ; HEX1[2]     ; 10.909 ; 10.909 ; 10.909 ; 10.909 ;
; SW[9]      ; HEX1[3]     ; 10.830 ; 10.830 ; 10.830 ; 10.830 ;
; SW[9]      ; HEX1[4]     ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW[9]      ; HEX1[5]     ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; SW[9]      ; HEX1[6]     ; 10.977 ; 10.977 ; 10.977 ; 10.977 ;
; SW[10]     ; HEX1[0]     ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; SW[10]     ; HEX1[1]     ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW[10]     ; HEX1[2]     ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; SW[10]     ; HEX1[3]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[10]     ; HEX1[4]     ;        ; 9.278  ; 9.278  ;        ;
; SW[10]     ; HEX1[5]     ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[10]     ; HEX1[6]     ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; SW[14]     ; LEDR[12]    ; 9.636  ;        ;        ; 9.636  ;
; SW[15]     ; LEDR[13]    ; 9.652  ;        ;        ; 9.652  ;
; SW[16]     ; LEDR[14]    ; 9.667  ;        ;        ; 9.667  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[7]      ; HEX1[0]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[7]      ; HEX1[1]     ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[7]      ; HEX1[2]     ;       ; 5.305 ; 5.305 ;       ;
; SW[7]      ; HEX1[3]     ; 5.253 ; 5.253 ; 5.253 ; 5.253 ;
; SW[7]      ; HEX1[4]     ; 5.380 ;       ;       ; 5.380 ;
; SW[7]      ; HEX1[5]     ; 4.659 ;       ;       ; 4.659 ;
; SW[7]      ; HEX1[6]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[8]      ; HEX1[0]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[8]      ; HEX1[1]     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; SW[8]      ; HEX1[2]     ; 5.493 ;       ;       ; 5.493 ;
; SW[8]      ; HEX1[3]     ; 5.433 ; 5.433 ; 5.433 ; 5.433 ;
; SW[8]      ; HEX1[4]     ;       ; 5.561 ; 5.561 ;       ;
; SW[8]      ; HEX1[5]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; SW[8]      ; HEX1[6]     ; 5.597 ; 5.597 ; 5.597 ; 5.597 ;
; SW[9]      ; HEX1[0]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; SW[9]      ; HEX1[1]     ; 5.790 ;       ;       ; 5.790 ;
; SW[9]      ; HEX1[2]     ; 5.515 ; 5.515 ; 5.515 ; 5.515 ;
; SW[9]      ; HEX1[3]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; SW[9]      ; HEX1[4]     ; 5.584 ; 5.584 ; 5.584 ; 5.584 ;
; SW[9]      ; HEX1[5]     ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
; SW[9]      ; HEX1[6]     ; 5.625 ; 5.625 ; 5.625 ; 5.625 ;
; SW[10]     ; HEX1[0]     ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; SW[10]     ; HEX1[1]     ; 4.930 ; 4.930 ; 4.930 ; 4.930 ;
; SW[10]     ; HEX1[2]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; SW[10]     ; HEX1[3]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; SW[10]     ; HEX1[4]     ;       ; 4.727 ; 4.727 ;       ;
; SW[10]     ; HEX1[5]     ; 4.007 ; 4.007 ; 4.007 ; 4.007 ;
; SW[10]     ; HEX1[6]     ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; SW[14]     ; LEDR[12]    ; 5.523 ;       ;       ; 5.523 ;
; SW[15]     ; LEDR[13]    ; 5.529 ;       ;       ; 5.529 ;
; SW[16]     ; LEDR[14]    ; 5.548 ;       ;       ; 5.548 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3297     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 3297     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 91    ; 91   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Jul 03 16:23:48 2018
Info: Command: quartus_sta PraticaIV -c PraticaIV
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PraticaIV.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.600      -460.398 SW[17] 
Info (332146): Worst-case hold slack is -3.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.709      -107.113 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.373      -128.719 SW[17] 
Info (332146): Worst-case hold slack is -1.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.760       -63.581 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -215.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Tue Jul 03 16:23:50 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


