Fitter report for DE0_NANO
Fri Mar 25 10:54:20 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 25 10:54:20 2016      ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                      ; DE0_NANO                                   ;
; Top-level Entity Name              ; DE0_NANO                                   ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 20,969 / 22,320 ( 94 % )                   ;
;     Total combinational functions  ; 20,846 / 22,320 ( 93 % )                   ;
;     Dedicated logic registers      ; 9,921 / 22,320 ( 44 % )                    ;
; Total registers                    ; 9921                                       ;
; Total pins                         ; 148 / 154 ( 96 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 8,256 / 608,256 ( 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.5%      ;
;     Processor 3            ;  32.8%      ;
;     Processor 4            ;  32.5%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; LED[0]            ; Missing drive strength ;
; LED[1]            ; Missing drive strength ;
; LED[2]            ; Missing drive strength ;
; LED[3]            ; Missing drive strength ;
; LED[4]            ; Missing drive strength ;
; LED[5]            ; Missing drive strength ;
; LED[6]            ; Missing drive strength ;
; LED[7]            ; Missing drive strength ;
; DRAM_ADDR[0]      ; Missing drive strength ;
; DRAM_ADDR[1]      ; Missing drive strength ;
; DRAM_ADDR[2]      ; Missing drive strength ;
; DRAM_ADDR[3]      ; Missing drive strength ;
; DRAM_ADDR[4]      ; Missing drive strength ;
; DRAM_ADDR[5]      ; Missing drive strength ;
; DRAM_ADDR[6]      ; Missing drive strength ;
; DRAM_ADDR[7]      ; Missing drive strength ;
; DRAM_ADDR[8]      ; Missing drive strength ;
; DRAM_ADDR[9]      ; Missing drive strength ;
; DRAM_ADDR[10]     ; Missing drive strength ;
; DRAM_ADDR[11]     ; Missing drive strength ;
; DRAM_ADDR[12]     ; Missing drive strength ;
; DRAM_BA[0]        ; Missing drive strength ;
; DRAM_BA[1]        ; Missing drive strength ;
; DRAM_CAS_N        ; Missing drive strength ;
; DRAM_CKE          ; Missing drive strength ;
; DRAM_CLK          ; Missing drive strength ;
; DRAM_CS_N         ; Missing drive strength ;
; DRAM_DQM[0]       ; Missing drive strength ;
; DRAM_DQM[1]       ; Missing drive strength ;
; DRAM_RAS_N        ; Missing drive strength ;
; DRAM_WE_N         ; Missing drive strength ;
; EPCS_ASDO         ; Missing drive strength ;
; EPCS_DCLK         ; Missing drive strength ;
; EPCS_NCSO         ; Missing drive strength ;
; G_SENSOR_CS_N     ; Missing drive strength ;
; I2C_SCLK          ; Missing drive strength ;
; ADC_CS_N          ; Missing drive strength ;
; ADC_SADDR         ; Missing drive strength ;
; ADC_SCLK          ; Missing drive strength ;
; MTL_DCLK          ; Missing drive strength ;
; MTL_HSD           ; Missing drive strength ;
; MTL_VSD           ; Missing drive strength ;
; MTL_TOUCH_I2C_SCL ; Missing drive strength ;
; MTL_R[0]          ; Missing drive strength ;
; MTL_R[1]          ; Missing drive strength ;
; MTL_R[2]          ; Missing drive strength ;
; MTL_R[3]          ; Missing drive strength ;
; MTL_R[4]          ; Missing drive strength ;
; MTL_R[5]          ; Missing drive strength ;
; MTL_R[6]          ; Missing drive strength ;
; MTL_R[7]          ; Missing drive strength ;
; MTL_G[0]          ; Missing drive strength ;
; MTL_G[1]          ; Missing drive strength ;
; MTL_G[2]          ; Missing drive strength ;
; MTL_G[3]          ; Missing drive strength ;
; MTL_G[4]          ; Missing drive strength ;
; MTL_G[5]          ; Missing drive strength ;
; MTL_G[6]          ; Missing drive strength ;
; MTL_G[7]          ; Missing drive strength ;
; MTL_B[0]          ; Missing drive strength ;
; MTL_B[1]          ; Missing drive strength ;
; MTL_B[2]          ; Missing drive strength ;
; MTL_B[3]          ; Missing drive strength ;
; MTL_B[4]          ; Missing drive strength ;
; MTL_B[5]          ; Missing drive strength ;
; MTL_B[6]          ; Missing drive strength ;
; MTL_B[7]          ; Missing drive strength ;
; I2C_SDAT          ; Missing drive strength ;
; GPIO_2[6]         ; Missing drive strength ;
; GPIO_2[7]         ; Missing drive strength ;
; GPIO_2[8]         ; Missing drive strength ;
; GPIO_2[9]         ; Missing drive strength ;
; GPIO_2[11]        ; Missing drive strength ;
; GPIO_2[12]        ; Missing drive strength ;
; GPIO_0[0]         ; Missing drive strength ;
; GPIO_0[1]         ; Missing drive strength ;
; GPIO_0[2]         ; Missing drive strength ;
; GPIO_0[3]         ; Missing drive strength ;
; GPIO_0[4]         ; Missing drive strength ;
; GPIO_0[5]         ; Missing drive strength ;
; GPIO_0[6]         ; Missing drive strength ;
; GPIO_0[7]         ; Missing drive strength ;
; GPIO_0[8]         ; Missing drive strength ;
; GPIO_0[9]         ; Missing drive strength ;
; GPIO_0[10]        ; Missing drive strength ;
; GPIO_0[11]        ; Missing drive strength ;
; GPIO_0[12]        ; Missing drive strength ;
; GPIO_0[13]        ; Missing drive strength ;
; GPIO_0[14]        ; Missing drive strength ;
; GPIO_0[15]        ; Missing drive strength ;
; GPIO_0[16]        ; Missing drive strength ;
; GPIO_0[17]        ; Missing drive strength ;
; GPIO_0[18]        ; Missing drive strength ;
; GPIO_0[19]        ; Missing drive strength ;
; GPIO_0[20]        ; Missing drive strength ;
; GPIO_0[21]        ; Missing drive strength ;
; GPIO_0[22]        ; Missing drive strength ;
; GPIO_0[23]        ; Missing drive strength ;
; GPIO_0[24]        ; Missing drive strength ;
; GPIO_0[25]        ; Missing drive strength ;
; GPIO_0[26]        ; Missing drive strength ;
; GPIO_0[27]        ; Missing drive strength ;
; GPIO_0[28]        ; Missing drive strength ;
; GPIO_0[29]        ; Missing drive strength ;
; GPIO_0[30]        ; Missing drive strength ;
; GPIO_0[31]        ; Missing drive strength ;
; GPIO_0[32]        ; Missing drive strength ;
; GPIO_0[33]        ; Missing drive strength ;
; MTL_TOUCH_I2C_SDA ; Missing drive strength ;
; DRAM_DQ[0]        ; Missing drive strength ;
; DRAM_DQ[1]        ; Missing drive strength ;
; DRAM_DQ[2]        ; Missing drive strength ;
; DRAM_DQ[3]        ; Missing drive strength ;
; DRAM_DQ[4]        ; Missing drive strength ;
; DRAM_DQ[5]        ; Missing drive strength ;
; DRAM_DQ[6]        ; Missing drive strength ;
; DRAM_DQ[7]        ; Missing drive strength ;
; DRAM_DQ[8]        ; Missing drive strength ;
; DRAM_DQ[9]        ; Missing drive strength ;
; DRAM_DQ[10]       ; Missing drive strength ;
; DRAM_DQ[11]       ; Missing drive strength ;
; DRAM_DQ[12]       ; Missing drive strength ;
; DRAM_DQ[13]       ; Missing drive strength ;
; DRAM_DQ[14]       ; Missing drive strength ;
; DRAM_DQ[15]       ; Missing drive strength ;
; GPIO_2[0]         ; Missing drive strength ;
; GPIO_2[1]         ; Missing drive strength ;
; GPIO_2[2]         ; Missing drive strength ;
; GPIO_2[3]         ; Missing drive strength ;
; GPIO_2[4]         ; Missing drive strength ;
; GPIO_2[5]         ; Missing drive strength ;
; GPIO_2[10]        ; Missing drive strength ;
+-------------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 31197 ) ; 0.00 % ( 0 / 31197 )       ; 0.00 % ( 0 / 31197 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 31197 ) ; 0.00 % ( 0 / 31197 )       ; 0.00 % ( 0 / 31197 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 31191 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Stephane/Documents/GitHub/M1_PELEC/MTL/Test_MTL/Test_3cube_qbert_move/DE0_NANO.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 20,969 / 22,320 ( 94 % ) ;
;     -- Combinational with no register       ; 11048                    ;
;     -- Register only                        ; 123                      ;
;     -- Combinational with a register        ; 9798                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 4771                     ;
;     -- 3 input functions                    ; 6713                     ;
;     -- <=2 input functions                  ; 9362                     ;
;     -- Register only                        ; 123                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 13311                    ;
;     -- arithmetic mode                      ; 7535                     ;
;                                             ;                          ;
; Total registers*                            ; 9,921 / 23,018 ( 43 % )  ;
;     -- Dedicated logic registers            ; 9,921 / 22,320 ( 44 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,395 / 1,395 ( 100 % )  ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 148 / 154 ( 96 % )       ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 6                        ;
; M9Ks                                        ; 2 / 66 ( 3 % )           ;
; Total block memory bits                     ; 8,256 / 608,256 ( 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 608,256 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 2 / 4 ( 50 % )           ;
; Global clocks                               ; 6 / 20 ( 30 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 19.8% / 20.6% / 18.8%    ;
; Peak interconnect usage (total/H/V)         ; 28.5% / 28.2% / 29.0%    ;
; Maximum fan-out                             ; 9576                     ;
; Highest non-global fan-out                  ; 934                      ;
; Total fan-out                               ; 94883                    ;
; Average fan-out                             ; 3.03                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 20969 / 22320 ( 94 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 11048                  ; 0                              ;
;     -- Register only                        ; 123                    ; 0                              ;
;     -- Combinational with a register        ; 9798                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4771                   ; 0                              ;
;     -- 3 input functions                    ; 6713                   ; 0                              ;
;     -- <=2 input functions                  ; 9362                   ; 0                              ;
;     -- Register only                        ; 123                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 13311                  ; 0                              ;
;     -- arithmetic mode                      ; 7535                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 9921                   ; 0                              ;
;     -- Dedicated logic registers            ; 9921 / 22320 ( 44 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1395 / 1395 ( 100 % )  ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 148                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 8256                   ; 0                              ;
; Total RAM block bits                        ; 18432                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 2 / 66 ( 3 % )         ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 4 / 24 ( 16 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 9931                   ; 2                              ;
;     -- Registered Input Connections         ; 9864                   ; 0                              ;
;     -- Output Connections                   ; 67                     ; 9866                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 94965                  ; 9874                           ;
;     -- Registered Connections               ; 50898                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 130                    ; 9868                           ;
;     -- hard_block:auto_generated_inst       ; 9868                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 16                     ; 2                              ;
;     -- Output Ports                         ; 67                     ; 4                              ;
;     -- Bidir Ports                          ; 65                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_SDAT        ; A9    ; 7        ; 25           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50        ; R8    ; 3        ; 27           ; 0            ; 21           ; 62                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; EPCS_DATA0      ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[0]    ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[1]    ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[0]    ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[1]    ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_2_IN[2]    ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; G_SENSOR_INT    ; M2    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]          ; J15   ; 5        ; 53           ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]          ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; MTL_TOUCH_INT_n ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]           ; M1    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]           ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]           ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]           ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N          ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR         ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK          ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]      ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]     ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]     ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]     ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]      ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]      ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]      ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]      ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]      ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]      ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]      ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]      ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]      ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]        ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]        ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N        ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE          ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK          ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N         ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]       ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]       ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N        ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N         ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO         ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK         ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO         ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G_SENSOR_CS_N     ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK          ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]            ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]            ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]            ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]            ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]            ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]            ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]            ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]            ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[0]          ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[1]          ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[2]          ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[3]          ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[4]          ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[5]          ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[6]          ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_B[7]          ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_DCLK          ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[0]          ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[1]          ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[2]          ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[3]          ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[4]          ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[5]          ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[6]          ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_G[7]          ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_HSD           ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[0]          ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[1]          ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[2]          ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[3]          ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[4]          ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[5]          ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[6]          ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_R[7]          ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_TOUCH_I2C_SCL ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MTL_VSD           ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                              ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------+
; DRAM_DQ[0]        ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[10]       ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[11]       ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[12]       ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[13]       ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[14]       ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[15]       ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[1]        ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[2]        ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[3]        ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[4]        ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[5]        ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[6]        ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[7]        ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[8]        ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; DRAM_DQ[9]        ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_control:sdram_control_inst|command:u_command|OE (inverted) ;
; GPIO_0[0]         ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[10]        ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[11]        ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[12]        ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[13]        ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[14]        ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[15]        ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[16]        ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[17]        ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[18]        ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[19]        ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[1]         ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[20]        ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[21]        ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[22]        ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[23]        ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[24]        ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[25]        ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[26]        ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[27]        ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[28]        ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[29]        ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[2]         ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[30]        ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[31]        ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[32]        ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[33]        ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[3]         ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[4]         ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[5]         ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[6]         ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[7]         ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[8]         ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_0[9]         ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[0]         ; A14   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[10]        ; F14   ; 6        ; 53           ; 24           ; 21           ; 28                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[11]        ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[12]        ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[1]         ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; GPIO_2[3]~input                                                  ;
; GPIO_2[2]         ; C14   ; 7        ; 51           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[3]         ; C16   ; 6        ; 53           ; 30           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[4]         ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[5]         ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[6]         ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[7]         ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[8]         ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; GPIO_2[9]         ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; I2C_SDAT          ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
; MTL_TOUCH_I2C_SDA ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+------------------------------------------+------------------------+-------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name  ; Pin Type                  ;
+----------+------------------------------------------+------------------------+-------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO         ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO         ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                 ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK         ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0        ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                 ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                      ; -                 ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; MTL_TOUCH_I2C_SCL ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]            ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                 ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                 ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                 ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                 ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                 ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]        ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]        ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]         ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]         ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]         ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]         ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]         ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIO_0[29]        ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]            ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIO_0[22]        ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N          ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR         ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIO_0[24]        ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIO_0[25]        ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIO_0[23]        ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIO_0[16]        ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIO_0[20]        ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIO_0[21]        ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIO_0[14]        ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIO_0[12]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIO_0[11]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIO_0[10]        ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIO_0[18]        ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIO_0[17]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIO_0[8]         ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIO_0[7]         ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIO_0[13]        ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIO_0[6]         ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIO_0[5]         ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIO_0[4]         ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+-------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 20 ( 80 % )  ; 3.3V          ; --           ;
; 5        ; 16 / 18 ( 89 % )  ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; MTL_DCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; MTL_TOUCH_INT_n                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; MTL_TOUCH_I2C_SCL               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; MTL_TOUCH_I2C_SDA               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; MTL_G[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; MTL_VSD                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; MTL_B[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; MTL_G[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; MTL_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; MTL_HSD                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; MTL_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; MTL_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; MTL_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; MTL_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; MTL_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; MTL_B[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; MTL_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; MTL_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; MTL_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; MTL_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; MTL_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; MTL_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; MTL_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; MTL_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; MTL_R[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; MTL_R[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; MTL_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; MTL_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; MTL_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; MTL_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                       ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+
; Name                          ; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 ; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; RAM_PLL_inst|altpll_component|auto_generated|pll1                               ; MTL_PLL_inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                          ; Normal                                                                          ;
; Compensate clock              ; clock0                                                                          ; clock0                                                                          ;
; Compensated input/output pins ; --                                                                              ; --                                                                              ;
; Switchover type               ; --                                                                              ; --                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                        ; 50.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                              ; --                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                        ; 5.0 MHz                                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                                       ; 495.0 MHz                                                                       ;
; VCO post scale K counter      ; 2                                                                               ; 2                                                                               ;
; VCO frequency control         ; Auto                                                                            ; Auto                                                                            ;
; VCO phase shift step          ; 250 ps                                                                          ; 252 ps                                                                          ;
; VCO multiply                  ; --                                                                              ; --                                                                              ;
; VCO divide                    ; --                                                                              ; --                                                                              ;
; Freq min lock                 ; 30.0 MHz                                                                        ; 50.0 MHz                                                                        ;
; Freq max lock                 ; 65.02 MHz                                                                       ; 65.68 MHz                                                                       ;
; M VCO Tap                     ; 4                                                                               ; 0                                                                               ;
; M Initial                     ; 2                                                                               ; 1                                                                               ;
; M value                       ; 10                                                                              ; 99                                                                              ;
; N value                       ; 1                                                                               ; 10                                                                              ;
; Charge pump current           ; setting 1                                                                       ; setting 1                                                                       ;
; Loop filter resistance        ; setting 27                                                                      ; setting 8                                                                       ;
; Loop filter capacitance       ; setting 0                                                                       ; setting 0                                                                       ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                            ; 300 kHz to 390 kHz                                                              ;
; Bandwidth type                ; Medium                                                                          ; Low                                                                             ;
; Real time reconfigurable      ; Off                                                                             ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                              ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                             ; Off                                                                             ;
; PLL location                  ; PLL_4                                                                           ; PLL_1                                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                                        ; CLOCK_50                                                                        ;
; Inclk1 signal                 ; --                                                                              ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ; Dedicated Pin                                                                   ;
; Inclk1 signal type            ; --                                                                              ; --                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 4       ; RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 33   ; 50  ; 33.0 MHz         ; 0 (0 ps)        ; 3.00 (252 ps)    ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; --            ; 1       ; 0       ; MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 33   ; 50  ; 33.0 MHz         ; 120 (10101 ps)  ; 3.00 (252 ps)    ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; --            ; 6       ; 0       ; MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                 ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_NANO                                                    ; 20969 (33)  ; 9921 (31)                 ; 0 (0)         ; 8256        ; 2    ; 0            ; 0       ; 0         ; 148  ; 0            ; 11048 (2)    ; 123 (2)           ; 9798 (29)        ; |DE0_NANO                                                                                                                                                                           ; work         ;
;    |LT_SPI:Surf|                                             ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 9 (9)             ; 23 (23)          ; |DE0_NANO|LT_SPI:Surf                                                                                                                                                               ; work         ;
;    |MTL_PLL:MTL_PLL_inst|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|MTL_PLL:MTL_PLL_inst                                                                                                                                                      ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|MTL_PLL:MTL_PLL_inst|altpll:altpll_component                                                                                                                              ; work         ;
;          |MTL_PLL_altpll:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated                                                                                                ; work         ;
;    |RAM_PLL:RAM_PLL_inst|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|RAM_PLL:RAM_PLL_inst                                                                                                                                                      ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|RAM_PLL:RAM_PLL_inst|altpll:altpll_component                                                                                                                              ; work         ;
;          |RAM_PLL_altpll:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated                                                                                                ; work         ;
;    |mtl_controller:mtl_controller_inst|                      ; 20428 (81)  ; 9545 (59)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10883 (33)   ; 67 (12)           ; 9478 (34)        ; |DE0_NANO|mtl_controller:mtl_controller_inst                                                                                                                                        ; work         ;
;       |Qbert_Map:Beta|                                       ; 20349 (230) ; 9486 (66)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10850 (163)  ; 55 (6)            ; 9444 (56)        ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta                                                                                                                         ; work         ;
;          |cube_generator:rank1|                              ; 746 (111)   ; 330 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 409 (38)     ; 6 (5)             ; 331 (67)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 191 (191)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 84 (84)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 156 (156)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 1 (1)             ; 80 (80)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 165 (165)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 76 (76)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 184 (184)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 84 (84)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank2|                              ; 741 (105)   ; 330 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 411 (47)     ; 0 (0)             ; 330 (58)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 183 (183)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 93 (93)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 159 (159)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 75 (75)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 164 (164)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 76 (76)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 185 (185)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 83 (83)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank3|                              ; 743 (108)   ; 330 (28)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (42)     ; 6 (3)             ; 325 (63)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 189 (189)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 2 (2)             ; 89 (89)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 156 (156)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 75 (75)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 164 (164)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 1 (1)             ; 75 (75)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 184 (184)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 81 (81)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank4|                              ; 741 (104)   ; 328 (26)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 409 (41)     ; 3 (0)             ; 329 (63)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 191 (191)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 1 (1)             ; 84 (84)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 155 (155)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 76 (76)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 157 (157)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 1 (1)             ; 77 (77)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 181 (181)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 1 (1)             ; 76 (76)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank5|                              ; 742 (105)   ; 326 (24)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 415 (38)     ; 6 (2)             ; 321 (65)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 188 (188)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 84 (84)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 157 (157)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 2 (2)             ; 73 (73)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 165 (165)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 2 (2)             ; 74 (74)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 184 (184)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 82 (82)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank6|                              ; 742 (91)    ; 297 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 445 (37)     ; 2 (0)             ; 295 (52)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 173 (173)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 70 (70)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 173 (173)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 70 (70)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 176 (176)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 1 (1)             ; 73 (73)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 172 (172)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 1 (1)             ; 71 (71)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64                                                                                    ; work         ;
;          |cube_generator:rank7|                              ; 555 (50)    ; 264 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (10)     ; 3 (0)             ; 261 (40)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7                                                                                                    ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06                                                                                    ; work         ;
;             |LineCUBE:line12|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 2 (2)             ; 63 (63)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12                                                                                    ; work         ;
;             |LineCUBE:line23|                                ; 134 (134)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23                                                                                    ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64                                                                                    ; work         ;
;          |top_generator:rank1_n1|                            ; 566 (64)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (16)     ; 0 (0)             ; 266 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n2|                            ; 559 (55)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (8)      ; 6 (0)             ; 260 (47)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 1 (1)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 140 (140)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 5 (5)             ; 60 (60)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n3|                            ; 557 (53)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (7)      ; 2 (0)             ; 264 (46)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 2 (2)             ; 63 (63)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n4|                            ; 558 (57)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (9)      ; 0 (0)             ; 266 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 138 (138)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n5|                            ; 563 (58)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (13)     ; 3 (0)             ; 263 (45)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 138 (138)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 3 (3)             ; 62 (62)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n6|                            ; 561 (55)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (12)     ; 3 (0)             ; 263 (43)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 138 (138)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 139 (139)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 3 (3)             ; 62 (62)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank1_n7|                            ; 558 (56)    ; 266 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (9)      ; 1 (0)             ; 265 (47)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n1|                            ; 560 (57)    ; 265 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (9)      ; 0 (0)             ; 265 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n2|                            ; 547 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (3)      ; 0 (0)             ; 264 (47)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 133 (133)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n3|                            ; 548 (49)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (4)      ; 1 (0)             ; 263 (45)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 133 (133)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 1 (1)             ; 64 (64)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n4|                            ; 547 (51)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (6)      ; 0 (0)             ; 264 (45)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 132 (132)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n5|                            ; 547 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (2)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank2_n6|                            ; 547 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (2)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank3_n1|                            ; 559 (57)    ; 265 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (9)      ; 0 (0)             ; 265 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 138 (138)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank3_n2|                            ; 549 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (2)      ; 0 (0)             ; 267 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 133 (133)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank3_n3|                            ; 547 (49)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (1)      ; 1 (0)             ; 265 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1 (1)             ; 64 (64)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 67 (67)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank3_n4|                            ; 551 (49)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (1)      ; 1 (0)             ; 263 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1 (1)             ; 64 (64)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank3_n5|                            ; 547 (48)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (6)      ; 0 (0)             ; 264 (42)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 132 (132)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank4_n1|                            ; 562 (58)    ; 265 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 297 (10)     ; 2 (0)             ; 263 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 2 (2)             ; 63 (63)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 138 (138)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank4_n2|                            ; 551 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (2)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank4_n3|                            ; 546 (48)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank4_n4|                            ; 550 (50)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (2)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank5_n1|                            ; 554 (54)    ; 265 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (6)      ; 0 (0)             ; 265 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 66 (66)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank5_n2|                            ; 546 (49)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (1)      ; 0 (0)             ; 264 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 134 (134)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank5_n3|                            ; 549 (48)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 2 (0)             ; 262 (48)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 64 (64)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1 (1)             ; 64 (64)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank6_n1|                            ; 429 (55)    ; 199 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (18)     ; 0 (0)             ; 199 (37)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank6_n2|                            ; 550 (49)    ; 264 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (1)      ; 1 (1)             ; 263 (47)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2                                                                                                  ; work         ;
;             |LineCUBE:line06|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 135 (135)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50                                                                                  ; work         ;
;             |LineCUBE:line64|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64                                                                                  ; work         ;
;          |top_generator:rank7_n1|                            ; 307 (56)    ; 134 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (30)     ; 0 (0)             ; 134 (26)         ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1                                                                                                  ; work         ;
;             |LineCUBE:line45|                                ; 137 (137)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45                                                                                  ; work         ;
;             |LineCUBE:line50|                                ; 136 (136)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 65 (65)          ; |DE0_NANO|mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50                                                                                  ; work         ;
;    |reset_delay:reset_delay_inst|                            ; 33 (33)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 26 (26)          ; |DE0_NANO|reset_delay:reset_delay_inst                                                                                                                                              ; work         ;
;    |sdram_control:sdram_control_inst|                        ; 437 (188)   ; 286 (110)                 ; 0 (0)         ; 8256        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (82)     ; 44 (4)            ; 242 (103)        ; |DE0_NANO|sdram_control:sdram_control_inst                                                                                                                                          ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                           ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 8 (0)             ; 24 (0)           ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo                                                                                                               ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 8 (0)             ; 24 (0)           ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                             ; work         ;
;             |dcfifo_hgj1:auto_generated|                     ; 44 (13)     ; 31 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 8 (8)             ; 24 (1)           ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated                                  ; work         ;
;                |a_gray2bin_7ib:wrptr_g_gray2bin|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin  ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                 ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|a_graycounter_1lc:wrptr_g1p      ; work         ;
;                |cmpr_o76:wrfull_eq_comp|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|cmpr_o76:wrfull_eq_comp          ; work         ;
;                |cntr_54e:cntr_b|                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|cntr_54e:cntr_b                  ; work         ;
;                |dffpipe_3dc:wraclr|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|dffpipe_3dc:wraclr               ; work         ;
;                |dffpipe_re9:ws_bwp|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|dffpipe_re9:ws_bwp               ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                          ; 54 (0)      ; 33 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 6 (0)             ; 34 (0)           ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo                                                                                                              ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 54 (0)      ; 33 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 6 (0)             ; 34 (0)           ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                            ; work         ;
;             |dcfifo_pej1:auto_generated|                     ; 54 (21)     ; 33 (10)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (2)       ; 6 (6)             ; 34 (11)          ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated                                 ; work         ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                 ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (13)          ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_graycounter_s57:rdptr_g1p     ; work         ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram        ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|cmpr_f66:rdempty_eq_comp        ; work         ;
;                |cntr_54e:cntr_b|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|cntr_54e:cntr_b                 ; work         ;
;                |dffpipe_oe9:rs_brp|                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp              ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo                                                                                                              ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                            ; work         ;
;             |dcfifo_pej1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated                                 ; work         ;
;                |altsyncram_rj31:fifo_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram        ; work         ;
;       |command:u_command|                                    ; 67 (67)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 6 (6)             ; 43 (43)          ; |DE0_NANO|sdram_control:sdram_control_inst|command:u_command                                                                                                                        ; work         ;
;       |control_interface:u_control_interface|                ; 88 (88)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 20 (20)           ; 43 (43)          ; |DE0_NANO|sdram_control:sdram_control_inst|control_interface:u_control_interface                                                                                                    ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_ASDO         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DATA0        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_NCSO         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SADDR         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SDAT          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MTL_DCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_HSD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_VSD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_TOUCH_I2C_SCL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_TOUCH_INT_n   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_R[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_G[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MTL_B[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[0]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[2]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[3]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[6]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[7]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[8]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[9]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[10]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[11]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[12]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[13]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[14]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[15]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[16]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[17]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[18]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[19]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[20]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[21]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[22]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[23]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[24]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[25]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[26]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[27]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[28]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[29]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[30]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[31]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[32]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[33]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; MTL_TOUCH_I2C_SDA ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[0]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO_2[1]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[2]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_2[3]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_2[4]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[5]         ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[10]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; KEY[0]                                       ;                   ;         ;
; KEY[1]                                       ;                   ;         ;
; SW[0]                                        ;                   ;         ;
; SW[1]                                        ;                   ;         ;
; SW[2]                                        ;                   ;         ;
; SW[3]                                        ;                   ;         ;
; EPCS_DATA0                                   ;                   ;         ;
; G_SENSOR_INT                                 ;                   ;         ;
; ADC_SDAT                                     ;                   ;         ;
; GPIO_2_IN[0]                                 ;                   ;         ;
; GPIO_2_IN[1]                                 ;                   ;         ;
; GPIO_2_IN[2]                                 ;                   ;         ;
; GPIO_0_IN[0]                                 ;                   ;         ;
; GPIO_0_IN[1]                                 ;                   ;         ;
; MTL_TOUCH_INT_n                              ;                   ;         ;
; I2C_SDAT                                     ;                   ;         ;
; GPIO_2[6]                                    ;                   ;         ;
; GPIO_2[7]                                    ;                   ;         ;
; GPIO_2[8]                                    ;                   ;         ;
; GPIO_2[9]                                    ;                   ;         ;
; GPIO_2[11]                                   ;                   ;         ;
; GPIO_2[12]                                   ;                   ;         ;
; GPIO_0[0]                                    ;                   ;         ;
; GPIO_0[1]                                    ;                   ;         ;
; GPIO_0[2]                                    ;                   ;         ;
; GPIO_0[3]                                    ;                   ;         ;
; GPIO_0[4]                                    ;                   ;         ;
; GPIO_0[5]                                    ;                   ;         ;
; GPIO_0[6]                                    ;                   ;         ;
; GPIO_0[7]                                    ;                   ;         ;
; GPIO_0[8]                                    ;                   ;         ;
; GPIO_0[9]                                    ;                   ;         ;
; GPIO_0[10]                                   ;                   ;         ;
; GPIO_0[11]                                   ;                   ;         ;
; GPIO_0[12]                                   ;                   ;         ;
; GPIO_0[13]                                   ;                   ;         ;
; GPIO_0[14]                                   ;                   ;         ;
; GPIO_0[15]                                   ;                   ;         ;
; GPIO_0[16]                                   ;                   ;         ;
; GPIO_0[17]                                   ;                   ;         ;
; GPIO_0[18]                                   ;                   ;         ;
; GPIO_0[19]                                   ;                   ;         ;
; GPIO_0[20]                                   ;                   ;         ;
; GPIO_0[21]                                   ;                   ;         ;
; GPIO_0[22]                                   ;                   ;         ;
; GPIO_0[23]                                   ;                   ;         ;
; GPIO_0[24]                                   ;                   ;         ;
; GPIO_0[25]                                   ;                   ;         ;
; GPIO_0[26]                                   ;                   ;         ;
; GPIO_0[27]                                   ;                   ;         ;
; GPIO_0[28]                                   ;                   ;         ;
; GPIO_0[29]                                   ;                   ;         ;
; GPIO_0[30]                                   ;                   ;         ;
; GPIO_0[31]                                   ;                   ;         ;
; GPIO_0[32]                                   ;                   ;         ;
; GPIO_0[33]                                   ;                   ;         ;
; MTL_TOUCH_I2C_SDA                            ;                   ;         ;
; DRAM_DQ[0]                                   ;                   ;         ;
; DRAM_DQ[1]                                   ;                   ;         ;
; DRAM_DQ[2]                                   ;                   ;         ;
; DRAM_DQ[3]                                   ;                   ;         ;
; DRAM_DQ[4]                                   ;                   ;         ;
; DRAM_DQ[5]                                   ;                   ;         ;
; DRAM_DQ[6]                                   ;                   ;         ;
; DRAM_DQ[7]                                   ;                   ;         ;
; DRAM_DQ[8]                                   ;                   ;         ;
; DRAM_DQ[9]                                   ;                   ;         ;
; DRAM_DQ[10]                                  ;                   ;         ;
; DRAM_DQ[11]                                  ;                   ;         ;
; DRAM_DQ[12]                                  ;                   ;         ;
; DRAM_DQ[13]                                  ;                   ;         ;
; DRAM_DQ[14]                                  ;                   ;         ;
; DRAM_DQ[15]                                  ;                   ;         ;
; GPIO_2[0]                                    ;                   ;         ;
;      - LT_SPI:Surf|SPI_data~10               ; 1                 ; 6       ;
;      - LT_SPI:Surf|SPI_address[0]~feeder     ; 1                 ; 6       ;
; GPIO_2[1]                                    ;                   ;         ;
; GPIO_2[2]                                    ;                   ;         ;
;      - LT_SPI:Surf|SPI_CLK0~feeder           ; 0                 ; 6       ;
; GPIO_2[3]                                    ;                   ;         ;
;      - GPIO_2[1]~output                      ; 0                 ; 6       ;
;      - LT_SPI:Surf|SPI_CS0                   ; 0                 ; 6       ;
; GPIO_2[4]                                    ;                   ;         ;
; GPIO_2[5]                                    ;                   ;         ;
; GPIO_2[10]                                   ;                   ;         ;
;      - load_new                              ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[26] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[25] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[24] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[23] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[22] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[21] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[20] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[19] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[18] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[17] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[16] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[15] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[14] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[13] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[12] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[11] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[10] ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[9]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[8]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[7]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[6]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[5]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[4]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[3]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[2]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[1]  ; 1                 ; 6       ;
;      - reset_delay:reset_delay_inst|cont[0]  ; 1                 ; 6       ;
; CLOCK_50                                     ;                   ;         ;
+----------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                   ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                               ; PIN_R8             ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                               ; PIN_R8             ; 60      ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; GPIO_2[10]                                                                                                                                                             ; PIN_F14            ; 28      ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; GPIO_2[3]                                                                                                                                                              ; PIN_C16            ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; LT_SPI:Surf|SPI_counter[0]~1                                                                                                                                           ; LCCOMB_X50_Y32_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LT_SPI:Surf|SPI_data[3]~2                                                                                                                                              ; LCCOMB_X50_Y32_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LT_SPI:Surf|SPI_state.S_Addr_01                                                                                                                                        ; FF_X50_Y32_N27     ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_1              ; 9576    ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_4              ; 288     ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; comb~0                                                                                                                                                                 ; LCCOMB_X6_Y3_N18   ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Equal0~3                                                                                                                            ; LCCOMB_X38_Y17_N16 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|Selector36~0                                                                                                         ; LCCOMB_X35_Y25_N0  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|WideOr1                                                                                                              ; LCCOMB_X18_Y13_N16 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|WideOr3                                                                                                              ; LCCOMB_X18_Y13_N12 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|WideOr5                                                                                                              ; LCCOMB_X18_Y13_N14 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|dy[1]~0                                                                         ; LCCOMB_X30_Y8_N12  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|err[10]~22                                                                      ; LCCOMB_X28_Y8_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|state                                                                           ; FF_X28_Y10_N5      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X29_Y9_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|x_n[10]~3                                                                       ; LCCOMB_X29_Y9_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|x_plus[10]~34                                                                   ; LCCOMB_X30_Y9_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|y_n[8]~2                                                                        ; LCCOMB_X21_Y9_N12  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line06|y_plus[9]~1                                                                     ; LCCOMB_X25_Y9_N10  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|dy[1]~0                                                                         ; LCCOMB_X27_Y10_N16 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|err[10]~22                                                                      ; LCCOMB_X28_Y9_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|state                                                                           ; FF_X28_Y10_N3      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X29_Y11_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|x_n[10]~12                                                                      ; LCCOMB_X28_Y11_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|x_plus[10]~33                                                                   ; LCCOMB_X29_Y11_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|y_n[8]~2                                                                        ; LCCOMB_X25_Y10_N18 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line12|y_plus[9]~2                                                                     ; LCCOMB_X28_Y10_N12 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|dy[1]~0                                                                         ; LCCOMB_X20_Y11_N10 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|err[10]~23                                                                      ; LCCOMB_X18_Y10_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|state                                                                           ; FF_X20_Y10_N1      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X20_Y10_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X20_Y10_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|x_plus[10]~34                                                                   ; LCCOMB_X19_Y10_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|y_n[9]~2                                                                        ; LCCOMB_X19_Y13_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line23|y_plus[9]~1                                                                     ; LCCOMB_X20_Y13_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|dy[1]~0                                                                         ; LCCOMB_X19_Y11_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|err[10]~23                                                                      ; LCCOMB_X17_Y12_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|state                                                                           ; FF_X18_Y14_N29     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X19_Y14_N2  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|x_n[10]~2                                                                       ; LCCOMB_X18_Y14_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|x_plus[10]~33                                                                   ; LCCOMB_X19_Y14_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|y_n[9]~2                                                                        ; LCCOMB_X19_Y12_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank1|LineCUBE:line64|y_plus[9]~2                                                                     ; LCCOMB_X18_Y12_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|dy[1]~0                                                                         ; LCCOMB_X39_Y13_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|err[10]~22                                                                      ; LCCOMB_X37_Y16_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|state                                                                           ; FF_X38_Y16_N21     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X38_Y14_N4  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|x_n[10]~12                                                                      ; LCCOMB_X38_Y14_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|x_plus[10]~33                                                                   ; LCCOMB_X39_Y14_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|y_n[8]~2                                                                        ; LCCOMB_X41_Y14_N26 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line06|y_plus[9]~1                                                                     ; LCCOMB_X40_Y14_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|dy[1]~0                                                                         ; LCCOMB_X40_Y13_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|err[10]~22                                                                      ; LCCOMB_X38_Y15_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|state                                                                           ; FF_X38_Y16_N3      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X38_Y16_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|x_n[10]~3                                                                       ; LCCOMB_X38_Y15_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|x_plus[10]~34                                                                   ; LCCOMB_X39_Y15_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|y_n[8]~2                                                                        ; LCCOMB_X39_Y12_N6  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line12|y_plus[9]~2                                                                     ; LCCOMB_X39_Y12_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|dy[1]~0                                                                         ; LCCOMB_X38_Y8_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|err[10]~22                                                                      ; LCCOMB_X37_Y11_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|state                                                                           ; FF_X37_Y8_N11      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X36_Y11_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X36_Y4_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|x_plus[10]~34                                                                   ; LCCOMB_X35_Y4_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|y_n[9]~2                                                                        ; LCCOMB_X37_Y11_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line23|y_plus[9]~1                                                                     ; LCCOMB_X36_Y11_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|dy[1]~0                                                                         ; LCCOMB_X39_Y9_N26  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|err[10]~22                                                                      ; LCCOMB_X36_Y9_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|state                                                                           ; FF_X37_Y8_N17      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X37_Y5_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|x_n[10]~3                                                                       ; LCCOMB_X39_Y5_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|x_plus[10]~34                                                                   ; LCCOMB_X38_Y5_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|y_n[9]~2                                                                        ; LCCOMB_X40_Y10_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank2|LineCUBE:line64|y_plus[9]~2                                                                     ; LCCOMB_X41_Y10_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|dy[1]~0                                                                         ; LCCOMB_X9_Y22_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|err[10]~21                                                                      ; LCCOMB_X7_Y22_N14  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|state                                                                           ; FF_X15_Y21_N1      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X15_Y21_N30 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|x_n[10]~2                                                                       ; LCCOMB_X15_Y21_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|x_plus[10]~33                                                                   ; LCCOMB_X14_Y21_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|y_n[8]~2                                                                        ; LCCOMB_X11_Y21_N24 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line06|y_plus[9]~1                                                                     ; LCCOMB_X12_Y21_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|dy[1]~0                                                                         ; LCCOMB_X10_Y22_N16 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|err[10]~20                                                                      ; LCCOMB_X9_Y23_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|state                                                                           ; FF_X15_Y20_N25     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X18_Y22_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|x_n[10]~2                                                                       ; LCCOMB_X18_Y21_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|x_plus[10]~33                                                                   ; LCCOMB_X17_Y21_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|y_n[8]~2                                                                        ; LCCOMB_X15_Y20_N18 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line12|y_plus[9]~2                                                                     ; LCCOMB_X11_Y20_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|dy[1]~0                                                                         ; LCCOMB_X12_Y18_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|err[10]~23                                                                      ; LCCOMB_X12_Y15_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|state                                                                           ; FF_X10_Y15_N21     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X8_Y15_N4   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X10_Y15_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|x_plus[10]~33                                                                   ; LCCOMB_X9_Y15_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|y_n[9]~2                                                                        ; LCCOMB_X15_Y19_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line23|y_plus[9]~2                                                                     ; LCCOMB_X16_Y19_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|dy[1]~0                                                                         ; LCCOMB_X10_Y18_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|err[10]~23                                                                      ; LCCOMB_X12_Y17_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|state                                                                           ; FF_X14_Y16_N5      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X14_Y17_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|x_n[10]~3                                                                       ; LCCOMB_X12_Y17_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|x_plus[10]~33                                                                   ; LCCOMB_X15_Y17_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|y_n[9]~2                                                                        ; LCCOMB_X16_Y18_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank3|LineCUBE:line64|y_plus[9]~2                                                                     ; LCCOMB_X17_Y18_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|dy[1]~0                                                                         ; LCCOMB_X35_Y24_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|err[10]~23                                                                      ; LCCOMB_X35_Y25_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|state                                                                           ; FF_X37_Y26_N21     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X34_Y30_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|x_n[10]~3                                                                       ; LCCOMB_X35_Y30_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|x_plus[10]~34                                                                   ; LCCOMB_X36_Y30_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|y_n[8]~2                                                                        ; LCCOMB_X36_Y26_N28 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line06|y_plus[9]~1                                                                     ; LCCOMB_X35_Y26_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|dy[1]~0                                                                         ; LCCOMB_X35_Y28_N18 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|err[10]~22                                                                      ; LCCOMB_X36_Y27_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|state                                                                           ; FF_X35_Y27_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X34_Y27_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|x_n[10]~3                                                                       ; LCCOMB_X35_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|x_plus[10]~34                                                                   ; LCCOMB_X34_Y27_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|y_n[8]~2                                                                        ; LCCOMB_X36_Y29_N26 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line12|y_plus[9]~1                                                                     ; LCCOMB_X35_Y29_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|dy[1]~0                                                                         ; LCCOMB_X31_Y27_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|err[10]~22                                                                      ; LCCOMB_X28_Y28_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|state                                                                           ; FF_X29_Y30_N3      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X29_Y26_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X28_Y26_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|x_plus[10]~33                                                                   ; LCCOMB_X29_Y26_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|y_n[9]~2                                                                        ; LCCOMB_X31_Y29_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line23|y_plus[9]~2                                                                     ; LCCOMB_X28_Y29_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|dy[1]~0                                                                         ; LCCOMB_X30_Y30_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|err[10]~22                                                                      ; LCCOMB_X29_Y29_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|state                                                                           ; FF_X29_Y30_N5      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X28_Y30_N4  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|x_n[10]~12                                                                      ; LCCOMB_X28_Y30_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|x_plus[10]~33                                                                   ; LCCOMB_X27_Y30_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|y_n[9]~2                                                                        ; LCCOMB_X32_Y30_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank4|LineCUBE:line64|y_plus[9]~1                                                                     ; LCCOMB_X31_Y30_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|dy[1]~0                                                                         ; LCCOMB_X6_Y25_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|err[10]~22                                                                      ; LCCOMB_X6_Y24_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|state                                                                           ; FF_X17_Y19_N29     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X18_Y20_N6  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|x_n[10]~2                                                                       ; LCCOMB_X17_Y19_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|x_plus[10]~33                                                                   ; LCCOMB_X18_Y19_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|y_n[9]~11                                                                       ; LCCOMB_X9_Y24_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line06|y_plus[9]~1                                                                     ; LCCOMB_X10_Y24_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|dy[1]~0                                                                         ; LCCOMB_X5_Y25_N20  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|err[10]~23                                                                      ; LCCOMB_X4_Y25_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|state                                                                           ; FF_X5_Y24_N29      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X4_Y24_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|x_n[10]~3                                                                       ; LCCOMB_X1_Y24_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|x_plus[10]~34                                                                   ; LCCOMB_X2_Y24_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|y_n[9]~2                                                                        ; LCCOMB_X5_Y24_N8   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line12|y_plus[9]~1                                                                     ; LCCOMB_X4_Y24_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|dy[1]~0                                                                         ; LCCOMB_X9_Y28_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|err[10]~23                                                                      ; LCCOMB_X10_Y27_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|state                                                                           ; FF_X11_Y25_N1      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X12_Y27_N24 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X11_Y25_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|x_plus[10]~34                                                                   ; LCCOMB_X12_Y25_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|y_n[9]~2                                                                        ; LCCOMB_X10_Y26_N10 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line23|y_plus[9]~1                                                                     ; LCCOMB_X11_Y26_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|dy[1]~0                                                                         ; LCCOMB_X5_Y27_N6   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|err[10]~22                                                                      ; LCCOMB_X7_Y27_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|state                                                                           ; FF_X3_Y27_N1       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X6_Y28_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|x_n[10]~3                                                                       ; LCCOMB_X3_Y27_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|x_plus[10]~34                                                                   ; LCCOMB_X4_Y27_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|y_n[9]~2                                                                        ; LCCOMB_X7_Y28_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank5|LineCUBE:line64|y_plus[9]~1                                                                     ; LCCOMB_X6_Y28_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|dy[1]~1                                                                         ; LCCOMB_X12_Y26_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|err[10]~35                                                                      ; LCCOMB_X8_Y26_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|state                                                                           ; FF_X20_Y26_N9      ; 63      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X24_Y24_N6  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|x_n[10]~2                                                                       ; LCCOMB_X23_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|x_plus[10]~33                                                                   ; LCCOMB_X24_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|y_n[9]~2                                                                        ; LCCOMB_X19_Y24_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line06|y_plus[9]~2                                                                     ; LCCOMB_X20_Y24_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|dy[1]~1                                                                         ; LCCOMB_X15_Y32_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|err[10]~47                                                                      ; LCCOMB_X15_Y32_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|state                                                                           ; FF_X12_Y31_N13     ; 64      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X14_Y31_N30 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|x_n[10]~3                                                                       ; LCCOMB_X16_Y31_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|x_plus[10]~35                                                                   ; LCCOMB_X15_Y31_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|y_n[9]~2                                                                        ; LCCOMB_X11_Y32_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line12|y_plus[9]~2                                                                     ; LCCOMB_X12_Y32_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|dy[1]~1                                                                         ; LCCOMB_X17_Y23_N2  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|err[10]~36                                                                      ; LCCOMB_X18_Y23_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|state                                                                           ; FF_X17_Y26_N17     ; 63      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X17_Y24_N14 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X17_Y24_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|x_plus[10]~34                                                                   ; LCCOMB_X18_Y24_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|y_n[1]~2                                                                        ; LCCOMB_X17_Y24_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line23|y_plus[9]~1                                                                     ; LCCOMB_X16_Y26_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|dy[1]~1                                                                         ; LCCOMB_X16_Y28_N14 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|err[10]~18                                                                      ; LCCOMB_X15_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|state                                                                           ; FF_X16_Y23_N9      ; 63      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X34_Y21_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|x_n[10]~3                                                                       ; LCCOMB_X34_Y21_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|x_plus[10]~33                                                                   ; LCCOMB_X35_Y21_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|y_n[1]~2                                                                        ; LCCOMB_X15_Y25_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank6|LineCUBE:line64|y_plus[9]~2                                                                     ; LCCOMB_X15_Y25_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|err[2]~10                                                                       ; LCCOMB_X38_Y29_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|state                                                                           ; FF_X10_Y32_N21     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|x_line[10]~0                                                                    ; LCCOMB_X25_Y18_N8  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|x_n[10]~3                                                                       ; LCCOMB_X10_Y31_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|x_plus[10]~33                                                                   ; LCCOMB_X11_Y31_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|y_n[0]~2                                                                        ; LCCOMB_X10_Y32_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line06|y_plus[9]~13                                                                    ; LCCOMB_X9_Y32_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|err[2]~13                                                                       ; LCCOMB_X49_Y15_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|state                                                                           ; FF_X49_Y13_N17     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|x_line[10]~0                                                                    ; LCCOMB_X50_Y6_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|x_n[10]~2                                                                       ; LCCOMB_X51_Y6_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|x_plus[10]~33                                                                   ; LCCOMB_X50_Y6_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|y_n[0]~2                                                                        ; LCCOMB_X49_Y13_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line12|y_plus[9]~14                                                                    ; LCCOMB_X50_Y13_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|err[2]~13                                                                       ; LCCOMB_X40_Y17_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|state                                                                           ; FF_X39_Y18_N21     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|x_line[10]~0                                                                    ; LCCOMB_X40_Y18_N12 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|x_n[10]~3                                                                       ; LCCOMB_X40_Y17_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|x_plus[10]~34                                                                   ; LCCOMB_X41_Y17_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|y_n[0]~2                                                                        ; LCCOMB_X40_Y18_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line23|y_plus[9]~13                                                                    ; LCCOMB_X41_Y18_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|err[2]~13                                                                       ; LCCOMB_X38_Y3_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|state                                                                           ; FF_X38_Y7_N21      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|x_line[10]~0                                                                    ; LCCOMB_X38_Y6_N2   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|x_n[10]~3                                                                       ; LCCOMB_X39_Y6_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|x_plus[10]~33                                                                   ; LCCOMB_X38_Y6_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|y_n[0]~2                                                                        ; LCCOMB_X37_Y4_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|cube_generator:rank7|LineCUBE:line64|y_plus[9]~14                                                                    ; LCCOMB_X38_Y4_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X10_Y4_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|state                                                                         ; FF_X9_Y3_N25       ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X10_Y3_N24  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X12_Y3_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X11_Y3_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X6_Y3_N30   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X10_Y3_N22  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X23_Y32_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|state                                                                         ; FF_X21_Y31_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X20_Y31_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X18_Y31_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X19_Y31_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X24_Y31_N10 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X23_Y31_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X2_Y10_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|state                                                                         ; FF_X2_Y9_N17       ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X3_Y8_N26   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X4_Y9_N24   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X3_Y9_N0    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X1_Y8_N18   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X2_Y8_N2    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X2_Y29_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|state                                                                         ; FF_X2_Y27_N17      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X3_Y30_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X2_Y30_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X1_Y30_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X2_Y27_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n1|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X1_Y27_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X10_Y14_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|state                                                                         ; FF_X8_Y13_N1       ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X8_Y13_N10  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X7_Y14_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X8_Y14_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X8_Y13_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X9_Y13_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|err[2]~10                                                                     ; LCCOMB_X17_Y17_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|state                                                                         ; FF_X5_Y16_N25      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X6_Y16_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|x_n[10]~2                                                                     ; LCCOMB_X8_Y16_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X9_Y16_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X5_Y16_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X6_Y16_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X10_Y20_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|state                                                                         ; FF_X4_Y15_N1       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X6_Y14_N28  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X6_Y15_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X5_Y15_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X4_Y14_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X5_Y14_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X23_Y17_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|state                                                                         ; FF_X21_Y15_N1      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X24_Y16_N30 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X24_Y16_N12 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X24_Y16_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X25_Y15_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n2|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X24_Y15_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X5_Y2_N14   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|state                                                                         ; FF_X9_Y12_N17      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X6_Y12_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|x_n[10]~2                                                                     ; LCCOMB_X9_Y12_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X8_Y12_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|y_n[0]~11                                                                     ; LCCOMB_X7_Y23_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X6_Y23_N22  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X20_Y21_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|state                                                                         ; FF_X23_Y22_N25     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X19_Y22_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X21_Y22_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X20_Y22_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X23_Y23_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X23_Y23_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X1_Y4_N12   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|state                                                                         ; FF_X3_Y3_N1        ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X3_Y2_N24   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X3_Y3_N18   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X2_Y2_N8    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X2_Y3_N18   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X1_Y3_N24   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X15_Y24_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|state                                                                         ; FF_X12_Y23_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X15_Y22_N30 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X14_Y22_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X15_Y22_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X14_Y23_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n3|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X15_Y23_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X15_Y8_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|state                                                                         ; FF_X16_Y12_N29     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X16_Y10_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X16_Y12_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X16_Y12_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X14_Y10_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X15_Y10_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X25_Y1_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|state                                                                         ; FF_X21_Y1_N21      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X25_Y2_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X23_Y2_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X24_Y2_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X21_Y1_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X23_Y1_N6   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X15_Y2_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|state                                                                         ; FF_X17_Y2_N13      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X16_Y3_N28  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X15_Y2_N8   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X16_Y2_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X16_Y1_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X15_Y3_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X27_Y5_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|state                                                                         ; FF_X25_Y5_N1       ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X26_Y3_N4   ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X24_Y3_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X25_Y3_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X27_Y3_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n4|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X26_Y3_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X3_Y16_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|state                                                                         ; FF_X4_Y22_N21      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X3_Y22_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X5_Y23_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X4_Y23_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X2_Y22_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X3_Y22_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X35_Y13_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|state                                                                         ; FF_X36_Y14_N9      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X35_Y14_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X36_Y14_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X35_Y14_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X36_Y12_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X35_Y12_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X49_Y21_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|state                                                                         ; FF_X51_Y22_N9      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X51_Y22_N16 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X48_Y22_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X49_Y22_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X52_Y21_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X51_Y21_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X20_Y3_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|state                                                                         ; FF_X23_Y3_N17      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X17_Y3_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X19_Y3_N16  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X19_Y3_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X23_Y3_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n5|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X20_Y3_N16  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X44_Y7_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|state                                                                         ; FF_X44_Y8_N1       ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X40_Y8_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X43_Y8_N12  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X41_Y8_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X40_Y9_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X41_Y9_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X20_Y32_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|state                                                                         ; FF_X18_Y29_N13     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X19_Y30_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X18_Y29_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X19_Y29_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X17_Y30_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X18_Y30_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X45_Y9_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|state                                                                         ; FF_X46_Y8_N25      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X46_Y10_N20 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X46_Y8_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X45_Y8_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|y_n[0]~11                                                                     ; LCCOMB_X47_Y10_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X46_Y10_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X38_Y25_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|state                                                                         ; FF_X40_Y26_N25     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X39_Y27_N30 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X39_Y27_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X40_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X38_Y26_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n6|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X39_Y26_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X12_Y7_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|state                                                                         ; FF_X15_Y11_N9      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X10_Y11_N2  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X9_Y11_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X10_Y11_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X12_Y11_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X11_Y11_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X23_Y12_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|state                                                                         ; FF_X23_Y12_N25     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X23_Y14_N30 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X23_Y14_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X23_Y14_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X23_Y12_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X24_Y11_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X29_Y7_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|state                                                                         ; FF_X27_Y6_N29      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X30_Y5_N28  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X29_Y5_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X30_Y5_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X27_Y6_N4   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X28_Y6_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X17_Y6_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|state                                                                         ; FF_X20_Y6_N13      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X23_Y6_N28  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X20_Y6_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X21_Y6_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X25_Y6_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank1_n7|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X24_Y6_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X47_Y3_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|state                                                                         ; FF_X46_Y5_N1       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X44_Y5_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X46_Y5_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X45_Y5_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X46_Y6_N6   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X47_Y6_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X52_Y13_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|state                                                                         ; FF_X51_Y12_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X52_Y15_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X52_Y14_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X52_Y15_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X51_Y11_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X52_Y11_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X3_Y7_N10   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|state                                                                         ; FF_X5_Y7_N5        ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X12_Y12_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X12_Y8_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X12_Y10_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X11_Y8_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X11_Y8_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X32_Y10_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|state                                                                         ; FF_X34_Y10_N9      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X35_Y10_N2  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X32_Y10_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X32_Y10_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X36_Y10_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n1|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X35_Y10_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X3_Y28_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|state                                                                         ; FF_X5_Y30_N9       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X7_Y29_N28  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X5_Y30_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X6_Y30_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X5_Y29_N8   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X6_Y29_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|err[2]~10                                                                     ; LCCOMB_X30_Y21_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|state                                                                         ; FF_X28_Y20_N1      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X28_Y20_N28 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X28_Y20_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X29_Y20_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X28_Y21_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X29_Y21_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X21_Y18_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|state                                                                         ; FF_X21_Y19_N13     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X21_Y19_N14 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X21_Y19_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X20_Y19_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X21_Y18_N10 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X21_Y20_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X44_Y23_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|state                                                                         ; FF_X46_Y23_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X46_Y22_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X47_Y24_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X47_Y22_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X45_Y24_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n2|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X46_Y24_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X44_Y11_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|state                                                                         ; FF_X45_Y10_N13     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X43_Y12_N8  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X45_Y12_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X44_Y12_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X43_Y10_N16 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X44_Y10_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|err[2]~10                                                                     ; LCCOMB_X50_Y25_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|state                                                                         ; FF_X47_Y25_N25     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X48_Y26_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X49_Y25_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X48_Y25_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X48_Y26_N12 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X47_Y26_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X6_Y13_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|state                                                                         ; FF_X6_Y12_N13      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X6_Y12_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X4_Y11_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X5_Y11_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|y_n[0]~11                                                                     ; LCCOMB_X6_Y11_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X7_Y11_N10  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X25_Y4_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|state                                                                         ; FF_X26_Y6_N21      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X25_Y4_N30  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X25_Y7_N20  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X26_Y7_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X26_Y6_N22  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n3|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X27_Y4_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|err[2]~10                                                                     ; LCCOMB_X31_Y16_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|state                                                                         ; FF_X31_Y16_N9      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X31_Y16_N20 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X31_Y16_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X27_Y16_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X31_Y16_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X31_Y16_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X49_Y16_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|state                                                                         ; FF_X48_Y17_N25     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X46_Y16_N22 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X48_Y16_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X47_Y16_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X48_Y17_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X47_Y17_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X39_Y24_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|state                                                                         ; FF_X40_Y22_N9      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X41_Y22_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X40_Y22_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X39_Y22_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X41_Y23_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X40_Y23_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X32_Y6_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|state                                                                         ; FF_X46_Y12_N1      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X45_Y13_N2  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|x_n[10]~12                                                                    ; LCCOMB_X45_Y13_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X44_Y13_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X45_Y14_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n4|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X46_Y14_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X17_Y7_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|state                                                                         ; FF_X14_Y9_N13      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X17_Y9_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X17_Y8_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X16_Y8_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X15_Y9_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X16_Y9_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X31_Y33_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|state                                                                         ; FF_X31_Y31_N5      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X30_Y32_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X32_Y32_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X31_Y32_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X31_Y33_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X30_Y33_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|err[2]~10                                                                     ; LCCOMB_X49_Y29_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|state                                                                         ; FF_X48_Y28_N29     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X49_Y28_N2  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X48_Y28_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X49_Y28_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X51_Y28_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X50_Y28_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X6_Y8_N6    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|state                                                                         ; FF_X6_Y7_N25       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X8_Y7_N28   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X10_Y7_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X9_Y7_N30   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X6_Y7_N20   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n5|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X7_Y7_N2    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X12_Y33_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|state                                                                         ; FF_X16_Y33_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X18_Y33_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X16_Y33_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X17_Y33_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X12_Y33_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X14_Y33_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X14_Y6_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|state                                                                         ; FF_X9_Y5_N1        ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X11_Y5_N4   ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X9_Y5_N14   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X10_Y5_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X12_Y5_N26  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X11_Y5_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X48_Y14_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|state                                                                         ; FF_X41_Y12_N25     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X47_Y11_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|x_n[10]~12                                                                    ; LCCOMB_X48_Y11_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X47_Y11_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X48_Y13_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X47_Y13_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X50_Y31_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|state                                                                         ; FF_X47_Y30_N25     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X49_Y30_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X47_Y31_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X48_Y31_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X50_Y30_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank2_n6|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X49_Y30_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X32_Y17_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|state                                                                         ; FF_X36_Y17_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X36_Y17_N22 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X37_Y16_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X36_Y17_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X35_Y17_N24 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X35_Y17_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X9_Y2_N18   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|state                                                                         ; FF_X19_Y16_N1      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X19_Y16_N8  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X18_Y16_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X17_Y16_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X20_Y16_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X19_Y16_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X38_Y1_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|state                                                                         ; FF_X38_Y2_N1       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X36_Y2_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X38_Y2_N20  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X37_Y2_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X40_Y2_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X39_Y2_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X23_Y5_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|state                                                                         ; FF_X23_Y5_N21      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X21_Y7_N28  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X24_Y7_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X23_Y7_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X19_Y7_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n1|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X20_Y7_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X36_Y18_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|state                                                                         ; FF_X36_Y18_N29     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X34_Y19_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X36_Y19_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X35_Y19_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X37_Y18_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X38_Y18_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X14_Y13_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|state                                                                         ; FF_X16_Y15_N1      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X17_Y14_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X16_Y15_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X16_Y14_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X16_Y13_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X17_Y13_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X16_Y27_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|state                                                                         ; FF_X17_Y28_N5      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X20_Y27_N24 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X19_Y27_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X20_Y27_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X14_Y28_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X15_Y28_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X23_Y8_N12  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|state                                                                         ; FF_X26_Y12_N29     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X23_Y8_N18  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|x_n[10]~2                                                                     ; LCCOMB_X23_Y12_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X23_Y8_N10  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X23_Y9_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n2|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X24_Y9_N6   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X35_Y6_N14  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|state                                                                         ; FF_X34_Y7_N13      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X36_Y8_N14  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X36_Y8_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X35_Y8_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X37_Y7_N10  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X36_Y7_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X24_Y25_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|state                                                                         ; FF_X26_Y22_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X26_Y22_N14 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X24_Y24_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X24_Y24_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X26_Y22_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X27_Y22_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X30_Y12_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|state                                                                         ; FF_X29_Y13_N25     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X29_Y13_N4  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X29_Y13_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X28_Y13_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X29_Y13_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X28_Y12_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X27_Y14_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|state                                                                         ; FF_X26_Y12_N23     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X27_Y14_N10 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|x_n[10]~2                                                                     ; LCCOMB_X27_Y15_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X26_Y15_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|y_n[0]~11                                                                     ; LCCOMB_X26_Y12_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n3|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X26_Y11_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X44_Y15_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|state                                                                         ; FF_X44_Y16_N25     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X50_Y12_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X48_Y12_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X48_Y12_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X41_Y13_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X43_Y13_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X24_Y19_N16 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|state                                                                         ; FF_X24_Y19_N25     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X25_Y20_N8  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X25_Y20_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X25_Y20_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X24_Y20_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X23_Y20_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X1_Y23_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|state                                                                         ; FF_X27_Y21_N13     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X24_Y22_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X24_Y22_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X24_Y18_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X26_Y23_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X26_Y22_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X4_Y32_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|state                                                                         ; FF_X6_Y33_N5       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X6_Y32_N4   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|x_n[10]~2                                                                     ; LCCOMB_X4_Y32_N14  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X5_Y32_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X4_Y33_N4   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n4|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X5_Y33_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X51_Y18_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|state                                                                         ; FF_X50_Y19_N23     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X45_Y19_N30 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|x_n[10]~2                                                                     ; LCCOMB_X47_Y19_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X47_Y19_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|y_n[0]~11                                                                     ; LCCOMB_X47_Y21_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X46_Y21_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X40_Y6_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|state                                                                         ; FF_X40_Y5_N13      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X40_Y4_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X40_Y4_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X39_Y4_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X41_Y5_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X43_Y5_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X48_Y18_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|state                                                                         ; FF_X50_Y19_N29     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X49_Y20_N24 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X47_Y20_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X48_Y20_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X49_Y19_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X48_Y19_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X50_Y7_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|state                                                                         ; FF_X48_Y8_N29      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X48_Y8_N10  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X47_Y7_N20  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X46_Y7_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X50_Y8_N14  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank3_n5|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X49_Y8_N26  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X21_Y29_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|state                                                                         ; FF_X25_Y14_N13     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X20_Y30_N4  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X21_Y28_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X20_Y28_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X21_Y30_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X20_Y30_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X41_Y3_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|state                                                                         ; FF_X45_Y3_N17      ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X43_Y2_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X45_Y2_N12  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X44_Y2_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X43_Y3_N4   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X44_Y3_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X36_Y32_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|state                                                                         ; FF_X35_Y32_N29     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X32_Y31_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X35_Y31_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X34_Y31_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X37_Y31_N18 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X36_Y31_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X51_Y5_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|state                                                                         ; FF_X51_Y4_N1       ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X49_Y3_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X51_Y3_N12  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X50_Y3_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X50_Y4_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n1|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X49_Y4_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X31_Y1_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|state                                                                         ; FF_X34_Y3_N21      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X32_Y2_N4   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X34_Y2_N14  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X35_Y2_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X35_Y1_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X34_Y1_N22  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X18_Y5_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|state                                                                         ; FF_X18_Y4_N25      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X20_Y4_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X16_Y4_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X17_Y4_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X18_Y4_N4   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X19_Y4_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X28_Y18_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|state                                                                         ; FF_X27_Y18_N25     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X25_Y18_N10 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X26_Y17_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X27_Y18_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X27_Y18_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X25_Y18_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X50_Y9_N26  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|state                                                                         ; FF_X50_Y11_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X50_Y10_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X50_Y11_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X49_Y11_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X51_Y10_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n2|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X50_Y10_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X29_Y2_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|state                                                                         ; FF_X28_Y2_N13      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X32_Y3_N4   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X30_Y3_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X31_Y3_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X29_Y3_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X28_Y2_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X38_Y21_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|state                                                                         ; FF_X41_Y21_N29     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X40_Y21_N28 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X41_Y21_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X40_Y21_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X36_Y21_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X37_Y21_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X44_Y21_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|state                                                                         ; FF_X44_Y22_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X45_Y20_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X44_Y20_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X45_Y20_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X44_Y22_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X45_Y22_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X39_Y19_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|state                                                                         ; FF_X39_Y20_N9      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X41_Y20_N30 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X40_Y19_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X41_Y19_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X39_Y20_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n3|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X41_Y20_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X10_Y9_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|state                                                                         ; FF_X10_Y10_N13     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X14_Y12_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X11_Y12_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X10_Y12_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X10_Y10_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X11_Y10_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X31_Y4_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|state                                                                         ; FF_X34_Y5_N25      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X34_Y5_N14  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X31_Y4_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X32_Y4_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X36_Y5_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X35_Y5_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X26_Y33_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|state                                                                         ; FF_X24_Y33_N1      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X27_Y32_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X25_Y32_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X26_Y32_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X24_Y33_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X24_Y33_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X44_Y18_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|state                                                                         ; FF_X43_Y18_N5      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X45_Y17_N24 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X43_Y17_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X44_Y17_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X43_Y14_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank4_n4|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X44_Y14_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X27_Y23_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|state                                                                         ; FF_X28_Y22_N5      ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X28_Y24_N8  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X27_Y23_N12 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X28_Y23_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X28_Y24_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X28_Y24_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X29_Y25_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|state                                                                         ; FF_X29_Y31_N5      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X28_Y32_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|x_n[10]~2                                                                     ; LCCOMB_X26_Y31_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|x_plus[10]~33                                                                 ; LCCOMB_X28_Y32_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|y_n[0]~11                                                                     ; LCCOMB_X29_Y32_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X28_Y32_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X24_Y30_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|state                                                                         ; FF_X25_Y29_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X27_Y28_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X25_Y28_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X26_Y28_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X25_Y29_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X25_Y29_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X44_Y32_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|state                                                                         ; FF_X43_Y32_N9      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X43_Y31_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X45_Y31_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|x_plus[10]~33                                                                 ; LCCOMB_X44_Y31_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X44_Y33_N16 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n1|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X43_Y33_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X43_Y24_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|state                                                                         ; FF_X47_Y27_N9      ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X49_Y27_N28 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X47_Y27_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X48_Y27_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X51_Y27_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X50_Y27_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X45_Y30_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|state                                                                         ; FF_X41_Y30_N17     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X43_Y29_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X40_Y29_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X41_Y29_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X39_Y30_N16 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X40_Y30_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X45_Y28_N10 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|state                                                                         ; FF_X30_Y15_N17     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X30_Y16_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X30_Y15_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X30_Y15_N8  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X34_Y16_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X35_Y16_N20 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X27_Y27_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|state                                                                         ; FF_X29_Y22_N13     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X30_Y22_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X27_Y29_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X27_Y29_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X29_Y22_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n2|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X30_Y22_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X36_Y22_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|state                                                                         ; FF_X36_Y23_N21     ; 60      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X35_Y23_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X37_Y23_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|x_plus[10]~33                                                                 ; LCCOMB_X38_Y23_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X35_Y22_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line06|y_plus[9]~13                                                                  ; LCCOMB_X35_Y23_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X23_Y26_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|state                                                                         ; FF_X23_Y25_N5      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X21_Y25_N4  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X19_Y25_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X18_Y25_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X20_Y25_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line45|y_plus[9]~13                                                                  ; LCCOMB_X21_Y25_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X6_Y9_N10   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|state                                                                         ; FF_X8_Y9_N1        ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X8_Y10_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X5_Y10_N16  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X6_Y10_N22  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X9_Y10_N18  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X8_Y10_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X43_Y26_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|state                                                                         ; FF_X43_Y27_N9      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X40_Y25_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X43_Y27_N6  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X44_Y27_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X41_Y25_N22 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank5_n3|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X40_Y25_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|err[2]~12                                                                     ; LCCOMB_X45_Y25_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|state                                                                         ; FF_X45_Y26_N13     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X46_Y27_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X45_Y26_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X46_Y26_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X45_Y29_N14 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X46_Y29_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X11_Y30_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|state                                                                         ; FF_X12_Y29_N17     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X10_Y29_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|x_n[10]~2                                                                     ; LCCOMB_X12_Y29_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X11_Y29_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X14_Y29_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X15_Y29_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|err[2]~13                                                                     ; LCCOMB_X51_Y26_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|state                                                                         ; FF_X51_Y17_N17     ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X52_Y20_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|x_n[10]~3                                                                     ; LCCOMB_X51_Y17_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X52_Y17_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X51_Y20_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n1|LineCUBE:line64|y_plus[9]~13                                                                  ; LCCOMB_X52_Y20_N2  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|err[2]~13                                                                     ; LCCOMB_X49_Y24_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|state                                                                         ; FF_X49_Y23_N17     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|x_line[10]~0                                                                  ; LCCOMB_X47_Y23_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|x_n[10]~3                                                                     ; LCCOMB_X49_Y23_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|x_plus[10]~34                                                                 ; LCCOMB_X48_Y23_N28 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|y_n[0]~2                                                                      ; LCCOMB_X51_Y23_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line06|y_plus[9]~14                                                                  ; LCCOMB_X50_Y23_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|err[2]~12                                                                     ; LCCOMB_X44_Y4_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|state                                                                         ; FF_X48_Y4_N25      ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X49_Y5_N28  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X48_Y5_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X47_Y5_N8   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X47_Y4_N22  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X47_Y4_N26  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|err[2]~12                                                                     ; LCCOMB_X18_Y16_N22 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|state                                                                         ; FF_X32_Y24_N17     ; 61      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X30_Y24_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X32_Y24_N26 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|x_plus[10]~34                                                                 ; LCCOMB_X32_Y24_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X31_Y23_N18 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line50|y_plus[9]~13                                                                  ; LCCOMB_X30_Y23_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|err[2]~12                                                                     ; LCCOMB_X1_Y13_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|state                                                                         ; FF_X1_Y12_N5       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|x_line[10]~0                                                                  ; LCCOMB_X4_Y12_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|x_n[10]~12                                                                    ; LCCOMB_X2_Y12_N24  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|x_plus[10]~34                                                                 ; LCCOMB_X2_Y12_N2   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|y_n[0]~2                                                                      ; LCCOMB_X1_Y11_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank6_n2|LineCUBE:line64|y_plus[9]~14                                                                  ; LCCOMB_X2_Y11_N2   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|err[2]~13                                                                     ; LCCOMB_X39_Y32_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|state                                                                         ; FF_X40_Y33_N21     ; 63      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|x_line[10]~0                                                                  ; LCCOMB_X41_Y31_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|x_n[10]~3                                                                     ; LCCOMB_X39_Y31_N4  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|x_plus[10]~34                                                                 ; LCCOMB_X40_Y31_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|y_n[0]~2                                                                      ; LCCOMB_X38_Y33_N6  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line45|y_plus[9]~14                                                                  ; LCCOMB_X39_Y33_N0  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|err[2]~13                                                                     ; LCCOMB_X11_Y1_N14  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|state                                                                         ; FF_X16_Y1_N9       ; 62      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|x_line[10]~0                                                                  ; LCCOMB_X16_Y15_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|x_n[10]~3                                                                     ; LCCOMB_X14_Y15_N24 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|x_plus[10]~33                                                                 ; LCCOMB_X15_Y15_N2  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|y_n[0]~2                                                                      ; LCCOMB_X14_Y1_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mtl_controller:mtl_controller_inst|Qbert_Map:Beta|top_generator:rank7_n1|LineCUBE:line50|y_plus[9]~14                                                                  ; LCCOMB_X15_Y1_N28  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; reset_delay:reset_delay_inst|WideOr0                                                                                                                                   ; LCCOMB_X6_Y5_N28   ; 12      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset_delay:reset_delay_inst|WideOr0                                                                                                                                   ; LCCOMB_X6_Y5_N28   ; 213     ; Async. clear                            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; reset_delay:reset_delay_inst|cont[26]                                                                                                                                  ; FF_X25_Y16_N27     ; 934     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|CMD[1]~1                                                                                                                              ; LCCOMB_X8_Y6_N2    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|_~0                           ; LCCOMB_X5_Y3_N16   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|dffpipe_3dc:wraclr|dffe18a[0] ; FF_X5_Y3_N27       ; 30      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|valid_wrreq~1                 ; LCCOMB_X4_Y3_N14   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|_~0                          ; LCCOMB_X20_Y1_N14  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|valid_rdreq~1                ; LCCOMB_X18_Y1_N30  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|command:u_command|OE                                                                                                                  ; FF_X3_Y5_N25       ; 16      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|command:u_command|SA[7]~10                                                                                                            ; LCCOMB_X6_Y5_N26   ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|command:u_command|rp_done~2                                                                                                           ; LCCOMB_X2_Y6_N0    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|control_interface:u_control_interface|INIT_REQ                                                                                        ; FF_X5_Y6_N29       ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|control_interface:u_control_interface|LessThan0~3                                                                                     ; LCCOMB_X5_Y6_N20   ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|control_interface:u_control_interface|REF_REQ~1                                                                                       ; LCCOMB_X3_Y6_N6    ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|mLENGTH[7]~0                                                                                                                          ; LCCOMB_X7_Y3_N2    ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|rRD1_ADDR[7]~25                                                                                                                       ; LCCOMB_X6_Y3_N28   ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|rRD1_ADDR[7]~26                                                                                                                       ; LCCOMB_X6_Y3_N6    ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|rWR1_ADDR[23]~45                                                                                                                      ; LCCOMB_X7_Y6_N4    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control_inst|rWR1_ADDR[23]~46                                                                                                                      ; LCCOMB_X6_Y5_N4    ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                    ; PIN_R8           ; 60      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1            ; 9576    ; 820                                  ; Global Clock         ; GCLK3            ; --                        ;
; MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4            ; 288     ; 8                                    ; Global Clock         ; GCLK18           ; --                        ;
; RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4            ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; reset_delay:reset_delay_inst|WideOr0                                                        ; LCCOMB_X6_Y5_N28 ; 213     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; reset_delay:reset_delay_inst|cont[26] ; 934     ;
+---------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+---------------+
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 256                         ; 32                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X22_Y1_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 2                           ; 32                          ; 4                           ; 16                          ; 64                  ; 1    ; None ; M9K_X22_Y2_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 28,289 / 71,559 ( 40 % ) ;
; C16 interconnects     ; 230 / 2,597 ( 9 % )      ;
; C4 interconnects      ; 8,694 / 46,848 ( 19 % )  ;
; Direct links          ; 9,428 / 71,559 ( 13 % )  ;
; Global clocks         ; 6 / 20 ( 30 % )          ;
; Local interconnects   ; 12,183 / 24,624 ( 49 % ) ;
; R24 interconnects     ; 318 / 2,496 ( 13 % )     ;
; R4 interconnects      ; 12,637 / 62,424 ( 20 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.05) ; Number of LABs  (Total = 1395) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 12                             ;
; 2                                           ; 7                              ;
; 3                                           ; 6                              ;
; 4                                           ; 2                              ;
; 5                                           ; 2                              ;
; 6                                           ; 4                              ;
; 7                                           ; 6                              ;
; 8                                           ; 15                             ;
; 9                                           ; 10                             ;
; 10                                          ; 18                             ;
; 11                                          ; 20                             ;
; 12                                          ; 25                             ;
; 13                                          ; 39                             ;
; 14                                          ; 57                             ;
; 15                                          ; 97                             ;
; 16                                          ; 1075                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 1395) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 38                             ;
; 1 Clock                            ; 1219                           ;
; 1 Clock enable                     ; 563                            ;
; 1 Sync. clear                      ; 196                            ;
; 1 Sync. load                       ; 252                            ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 44                             ;
; 2 Clocks                           ; 2                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.89) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 12                             ;
; 2                                            ; 4                              ;
; 3                                            ; 7                              ;
; 4                                            ; 2                              ;
; 5                                            ; 1                              ;
; 6                                            ; 6                              ;
; 7                                            ; 17                             ;
; 8                                            ; 17                             ;
; 9                                            ; 12                             ;
; 10                                           ; 7                              ;
; 11                                           ; 21                             ;
; 12                                           ; 18                             ;
; 13                                           ; 17                             ;
; 14                                           ; 22                             ;
; 15                                           ; 26                             ;
; 16                                           ; 120                            ;
; 17                                           ; 169                            ;
; 18                                           ; 104                            ;
; 19                                           ; 36                             ;
; 20                                           ; 30                             ;
; 21                                           ; 47                             ;
; 22                                           ; 58                             ;
; 23                                           ; 80                             ;
; 24                                           ; 66                             ;
; 25                                           ; 115                            ;
; 26                                           ; 96                             ;
; 27                                           ; 58                             ;
; 28                                           ; 52                             ;
; 29                                           ; 74                             ;
; 30                                           ; 60                             ;
; 31                                           ; 33                             ;
; 32                                           ; 8                              ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.97) ; Number of LABs  (Total = 1395) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 1                              ;
; 1                                                ; 15                             ;
; 2                                                ; 63                             ;
; 3                                                ; 66                             ;
; 4                                                ; 18                             ;
; 5                                                ; 22                             ;
; 6                                                ; 64                             ;
; 7                                                ; 30                             ;
; 8                                                ; 35                             ;
; 9                                                ; 33                             ;
; 10                                               ; 38                             ;
; 11                                               ; 172                            ;
; 12                                               ; 275                            ;
; 13                                               ; 225                            ;
; 14                                               ; 127                            ;
; 15                                               ; 109                            ;
; 16                                               ; 80                             ;
; 17                                               ; 7                              ;
; 18                                               ; 0                              ;
; 19                                               ; 5                              ;
; 20                                               ; 5                              ;
; 21                                               ; 2                              ;
; 22                                               ; 1                              ;
; 23                                               ; 0                              ;
; 24                                               ; 2                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.75) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 0                              ;
; 3                                            ; 7                              ;
; 4                                            ; 7                              ;
; 5                                            ; 7                              ;
; 6                                            ; 6                              ;
; 7                                            ; 5                              ;
; 8                                            ; 4                              ;
; 9                                            ; 7                              ;
; 10                                           ; 6                              ;
; 11                                           ; 65                             ;
; 12                                           ; 61                             ;
; 13                                           ; 70                             ;
; 14                                           ; 88                             ;
; 15                                           ; 81                             ;
; 16                                           ; 117                            ;
; 17                                           ; 115                            ;
; 18                                           ; 76                             ;
; 19                                           ; 89                             ;
; 20                                           ; 61                             ;
; 21                                           ; 61                             ;
; 22                                           ; 60                             ;
; 23                                           ; 54                             ;
; 24                                           ; 83                             ;
; 25                                           ; 83                             ;
; 26                                           ; 60                             ;
; 27                                           ; 49                             ;
; 28                                           ; 22                             ;
; 29                                           ; 11                             ;
; 30                                           ; 12                             ;
; 31                                           ; 8                              ;
; 32                                           ; 2                              ;
; 33                                           ; 10                             ;
; 34                                           ; 3                              ;
; 35                                           ; 2                              ;
; 36                                           ; 0                              ;
; 37                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 148       ; 0            ; 148       ; 0            ; 0            ; 148       ; 148       ; 0            ; 148       ; 148       ; 0            ; 0            ; 0            ; 4            ; 80           ; 0            ; 0            ; 80           ; 4            ; 0            ; 46           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 148       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 148          ; 0         ; 148          ; 148          ; 0         ; 0         ; 148          ; 0         ; 0         ; 148          ; 148          ; 148          ; 144          ; 68           ; 148          ; 148          ; 68           ; 144          ; 148          ; 102          ; 148          ; 148          ; 148          ; 148          ; 148          ; 148          ; 0         ; 148          ; 148          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_DCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_HSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_VSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_I2C_SCL  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_INT_n    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MTL_TOUCH_I2C_SDA  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                    ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5] ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1 ; 0.022             ;
; sdram_control:sdram_control_inst|command:u_command|SA[3]                                                                                                                           ; sdram_control:sdram_control_inst|SA[3]                                                                                                                                              ; 0.021             ;
; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|wrptr_g[10]                               ; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|dffpipe_re9:ws_bwp|dffe16a[8]              ; 0.021             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[8]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[7]             ; 0.020             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[1]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[1]             ; 0.020             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4] ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1 ; 0.020             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[4]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[4]             ; 0.020             ;
; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|wrptr_g[11]                               ; sdram_control:sdram_control_inst|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_hgj1:auto_generated|dffpipe_re9:ws_bwp|dffe16a[8]              ; 0.020             ;
; sdram_control:sdram_control_inst|command:u_command|SA[9]                                                                                                                           ; sdram_control:sdram_control_inst|SA[9]                                                                                                                                              ; 0.018             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[0]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[1]             ; 0.018             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[6]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[7]             ; 0.018             ;
; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|rdptr_g[3]                               ; sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[4]             ; 0.018             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 12 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info (15535): Implemented PLL "MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 33, clock division of 50, and phase shift of 0 degrees (0 ps) for MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 33, clock division of 50, and phase shift of 120 degrees (10101 ps) for MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info (119042): Found RAM instances in design that are actually implemented as ROM because the write logic is always disabled. One such instance is listed below for example.
    Info (119043): Atom "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "sdram_control:sdram_control_inst|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pej1:auto_generated|altsyncram_rj31:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 and the PLL RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 10
        Info (176121): The value of the parameter "M" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 99
    Info (176120): The values of the parameter "M INITIAL" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 2
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "N" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "N" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 4000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 14000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 15380
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 15226
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 33330
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 20000
    Info (176120): The values of the parameter "M_PH" do not match for the PLL atoms RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 and PLL MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M_PH" for the PLL atom RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1 is 4
        Info (176121): The value of the parameter "M_PH" for the PLL atom MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1 is 0
Critical Warning (176598): PLL "MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_hgj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_pej1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a* 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_se9:dffpipe17|dffe18a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *delayed_wrptr_g* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *rs_dgwp|dffpipe_qe9:dffpipe12|dffe13a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *ws_dgrp|dffpipe_id9:dffpipe19|dffe20a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID
Info (332104): Reading SDC File: 'DE0_NANO.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {RAM_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {RAM_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -108.00 -duty_cycle 50.00 -name {RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {MTL_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 33 -duty_cycle 50.00 -name {MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {MTL_PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 33 -phase 120.00 -duty_cycle 50.00 -name {MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):   30.303 MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   30.303 MTL_PLL_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   10.000 RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 RAM_PLL_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node reset_delay:reset_delay_inst|WideOr0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|SA[10]
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|CAS_N
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|CS_N
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|RAS_N
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|WE_N
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|SA~11
        Info (176357): Destination node sdram_control:sdram_control_inst|always3~0
        Info (176357): Destination node sdram_control:sdram_control_inst|command:u_command|oe4
        Info (176357): Destination node comb~0
        Info (176357): Destination node sdram_control:sdram_control_inst|rWR1_ADDR[23]~45
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "RAM_PLL:RAM_PLL_inst|altpll:altpll_component|RAM_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "MTL_PLL:MTL_PLL_inst|altpll:altpll_component|MTL_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "MTL_DCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:44
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:25
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 76.09 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:24
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 80 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin MTL_TOUCH_INT_n uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin GPIO_0[0] uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin GPIO_0[1] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin GPIO_0[2] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin GPIO_0[3] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin GPIO_0[4] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin GPIO_0[5] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin GPIO_0[6] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin GPIO_0[7] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin GPIO_0[8] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin GPIO_0[9] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin GPIO_0[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin GPIO_0[11] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIO_0[12] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIO_0[13] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIO_0[14] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin GPIO_0[15] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin GPIO_0[16] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin GPIO_0[17] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin GPIO_0[18] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin GPIO_0[19] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin GPIO_0[20] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin GPIO_0[21] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin GPIO_0[22] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin GPIO_0[23] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin GPIO_0[24] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIO_0[25] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin GPIO_0[26] uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin GPIO_0[27] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIO_0[28] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin GPIO_0[29] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GPIO_0[30] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin GPIO_0[31] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin GPIO_0[32] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPIO_0[33] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin MTL_TOUCH_I2C_SDA uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169064): Following 48 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin MTL_TOUCH_I2C_SDA has a permanently disabled output enable
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/Stephane/Documents/GitHub/M1_PELEC/MTL/Test_MTL/Test_3cube_qbert_move/DE0_NANO.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 1758 megabytes
    Info: Processing ended: Fri Mar 25 10:54:30 2016
    Info: Elapsed time: 00:05:49
    Info: Total CPU time (on all processors): 00:10:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Stephane/Documents/GitHub/M1_PELEC/MTL/Test_MTL/Test_3cube_qbert_move/DE0_NANO.fit.smsg.


