TimeQuest Timing Analyzer report for SDRAMController
Tue Jun 18 02:21:05 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Board Trace Model Assignments
 76. Input Transition Times
 77. Signal Integrity Metrics (Slow 1200mv 0c Model)
 78. Signal Integrity Metrics (Slow 1200mv 85c Model)
 79. Signal Integrity Metrics (Fast 1200mv 0c Model)
 80. Setup Transfers
 81. Hold Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SDRAMController                                                    ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLK    ; altpll|altpll_component|auto_generated|pll1|inclk[0] ; { altpll|altpll_component|auto_generated|pll1|clk[0] } ;
; CLK                                                ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { CLK }                                                ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+-----------+-----------------+----------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                         ; Note ;
+-----------+-----------------+----------------------------------------------------+------+
; 97.83 MHz ; 97.83 MHz       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; -0.222 ; -4.225        ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.433 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 4.685 ; 0.000         ;
; CLK                                                ; 9.934 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                               ;
+--------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.222 ; iter[31]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.144     ;
; -0.222 ; iter[31]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.144     ;
; -0.222 ; iter[31]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.144     ;
; -0.222 ; iter[31]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.144     ;
; -0.222 ; iter[31]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.144     ;
; -0.222 ; iter[31]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.222 ; iter[31]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.145     ;
; -0.198 ; iter[28]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.120     ;
; -0.198 ; iter[28]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.120     ;
; -0.198 ; iter[28]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.120     ;
; -0.198 ; iter[28]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.120     ;
; -0.198 ; iter[28]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.120     ;
; -0.198 ; iter[28]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.198 ; iter[28]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.121     ;
; -0.194 ; iter[26]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.116     ;
; -0.194 ; iter[26]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.116     ;
; -0.194 ; iter[26]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.116     ;
; -0.194 ; iter[26]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.116     ;
; -0.194 ; iter[26]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.116     ;
; -0.194 ; iter[26]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.194 ; iter[26]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.117     ;
; -0.165 ; iter[29]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.087     ;
; -0.165 ; iter[29]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.087     ;
; -0.165 ; iter[29]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.087     ;
; -0.165 ; iter[29]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.087     ;
; -0.165 ; iter[29]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.087     ;
; -0.165 ; iter[29]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.165 ; iter[29]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.088     ;
; -0.144 ; iter[20]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.066     ;
; -0.144 ; iter[20]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.066     ;
; -0.144 ; iter[20]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.066     ;
; -0.144 ; iter[20]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.066     ;
; -0.144 ; iter[20]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 10.066     ;
; -0.144 ; iter[20]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.144 ; iter[20]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.067     ;
; -0.117 ; iter[30]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.040     ;
; -0.117 ; iter[30]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.040     ;
; -0.117 ; iter[30]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.040     ;
; -0.117 ; iter[30]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.040     ;
; -0.117 ; iter[30]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.078     ; 10.040     ;
+--------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.433 ; a[0]                                     ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; we                                       ; we                                       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sm_sdram_controller:ram_ctrl|cl[0]       ; sm_sdram_controller:ram_ctrl|cl[0]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wd[1]                                    ; wd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.481 ; sm_sdram_controller:ram_ctrl|rdata[11]   ; sm_sdram_controller:ram_ctrl|rmem[11]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.793      ;
; 0.482 ; sm_sdram_controller:ram_ctrl|rdata[10]   ; sm_sdram_controller:ram_ctrl|rmem[10]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.794      ;
; 0.484 ; sm_sdram_controller:ram_ctrl|rdata[14]   ; sm_sdram_controller:ram_ctrl|rmem[14]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.796      ;
; 0.491 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; sm_sdram_controller:ram_ctrl|rmem[2]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.803      ;
; 0.500 ; sm_sdram_controller:ram_ctrl|rdata[9]    ; sm_sdram_controller:ram_ctrl|rmem[9]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; sm_sdram_controller:ram_ctrl|rdata[15]   ; sm_sdram_controller:ram_ctrl|rmem[15]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; sm_sdram_controller:ram_ctrl|rdata[6]    ; sm_sdram_controller:ram_ctrl|rmem[6]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; sm_sdram_controller:ram_ctrl|rdata[4]    ; sm_sdram_controller:ram_ctrl|rmem[4]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; sm_sdram_controller:ram_ctrl|rdata[13]   ; sm_sdram_controller:ram_ctrl|rmem[13]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; sm_sdram_controller:ram_ctrl|rdata[5]    ; sm_sdram_controller:ram_ctrl|rmem[5]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.550 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|command[0]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.843      ;
; 0.640 ; sm_sdram_controller:ram_ctrl|wmem[21]    ; sm_sdram_controller:ram_ctrl|wdata[15]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.933      ;
; 0.681 ; sm_sdram_controller:ram_ctrl|rdata[8]    ; sm_sdram_controller:ram_ctrl|rmem[8]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.994      ;
; 0.689 ; sm_sdram_controller:ram_ctrl|rmem[9]     ; rd[9]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.981      ;
; 0.693 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; rd[19]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.985      ;
; 0.695 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; sm_sdram_controller:ram_ctrl|rmem[3]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.987      ;
; 0.698 ; sm_sdram_controller:ram_ctrl|rmem[3]     ; rd[3]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; sm_sdram_controller:ram_ctrl|rdata[12]   ; sm_sdram_controller:ram_ctrl|rmem[12]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.992      ;
; 0.701 ; sm_sdram_controller:ram_ctrl|rmem[1]     ; rd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.994      ;
; 0.702 ; sm_sdram_controller:ram_ctrl|rdata[7]    ; sm_sdram_controller:ram_ctrl|rmem[7]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.995      ;
; 0.713 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; rd[16]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.005      ;
; 0.724 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; sm_sdram_controller:ram_ctrl|rmem[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.017      ;
; 0.740 ; iter[1]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.053      ;
; 0.759 ; iter[13]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.052      ;
; 0.759 ; iter[15]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.052      ;
; 0.760 ; iter[11]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[19]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[21]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[27]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[29]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[31]                                 ; iter[31]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[0]                                  ; iter[0]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.073      ;
; 0.760 ; iter[3]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; iter[5]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.762 ; iter[9]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iter[14]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iter[16]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iter[25]                                 ; iter[25]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iter[6]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iter[7]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; iter[12]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iter[18]                                 ; iter[18]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iter[30]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iter[2]                                  ; iter[2]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iter[4]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; iter[10]                                 ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iter[20]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iter[26]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iter[28]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iter[8]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.817 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[2]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.111      ;
; 0.819 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[14]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.113      ;
; 0.848 ; sm_sdram_controller:ram_ctrl|wmem[10]    ; sm_sdram_controller:ram_ctrl|wdata[3]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.141      ;
; 0.880 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.173      ;
; 0.888 ; sm_sdram_controller:ram_ctrl|rmem[13]    ; rd[13]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.180      ;
; 0.902 ; sm_sdram_controller:ram_ctrl|rmem[0]     ; rd[0]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.194      ;
; 0.930 ; sm_sdram_controller:ram_ctrl|rmem[7]     ; rd[7]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.222      ;
; 0.935 ; sm_sdram_controller:ram_ctrl|rmem[6]     ; rd[6]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.227      ;
; 0.938 ; sm_sdram_controller:ram_ctrl|rmem[12]    ; rd[12]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.230      ;
; 0.946 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; rd[18]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.355     ; 0.803      ;
; 1.033 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; rd[17]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.325      ;
; 1.033 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; sm_sdram_controller:ram_ctrl|rmem[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.325      ;
; 1.055 ; iter[0]                                  ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.368      ;
; 1.084 ; sm_sdram_controller:ram_ctrl|we_state    ; sm_sdram_controller:ram_ctrl|s_a[1]      ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.094 ; sm_sdram_controller:ram_ctrl|cl[2]       ; sm_sdram_controller:ram_ctrl|cl[2]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.387      ;
; 1.103 ; iter[0]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.416      ;
; 1.112 ; iter[15]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.407      ;
; 1.114 ; iter[13]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.407      ;
; 1.115 ; iter[5]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; iter[11]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; iter[29]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; iter[3]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; iter[19]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; iter[27]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; iter[9]                                  ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; iter[25]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; iter[7]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.123 ; iter[14]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.416      ;
; 1.123 ; iter[6]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; iter[12]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iter[18]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iter[30]                                 ; iter[31]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iter[2]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iter[4]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; iter[10]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iter[20]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iter[26]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iter[28]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iter[8]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.130 ; iter[14]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.425      ;
; 1.132 ; iter[16]                                 ; iter[18]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.132 ; iter[6]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; sm_sdram_controller:ram_ctrl|rmem[11]    ; rd[11]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.355     ; 0.990      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------+
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[10]    ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[11]    ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[14]    ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[2]     ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[10]     ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[11]     ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[14]     ;
; 4.685 ; 4.905        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[2]      ;
; 4.693 ; 4.913        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[8]     ;
; 4.693 ; 4.913        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[8]      ;
; 4.697 ; 4.917        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; a[0]                                      ;
; 4.697 ; 4.917        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[23]                                  ;
; 4.699 ; 4.919        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[0]                                   ;
; 4.699 ; 4.919        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[1]                                   ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[10]                                    ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[11]                                    ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[14]                                    ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[18]                                    ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[2]                                     ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[8]                                     ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[10]~en ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[11]    ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[11]~en ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[13]~en ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[14]~en ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[15]~en ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[1]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[2]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[3]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[6]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[7]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[8]~en  ;
; 4.717 ; 4.937        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[9]~en  ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[0]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[12]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[13]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[15]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[16]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[17]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[19]                                    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[1]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[3]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[4]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[5]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[6]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[7]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[9]                                     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[0]        ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[1]        ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[2]        ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[3]        ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[2]   ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[15]    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[1]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[9]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|re           ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|ready        ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[15]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[1]      ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[3]      ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[9]      ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[0]       ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[1]       ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[3]       ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]~en  ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[10]    ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[12]~en ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[4]~en  ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]~en  ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[6]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[8]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[9]     ;
; 4.718 ; 4.938        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|we_state     ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[10]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[11]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[12]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[13]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[14]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[15]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[16]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[17]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[18]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[19]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[20]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[21]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[22]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[24]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[25]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[26]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[27]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[28]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[29]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[2]                                   ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[30]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[31]                                  ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[3]                                   ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[4]                                   ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[5]                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; RESET     ; CLK        ; 5.310 ; 5.466 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 5.263 ; 5.432 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.263 ; 5.432 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.090 ; 5.266 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 4.328 ; 4.524 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.885 ; 5.099 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 4.686 ; 4.866 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.808 ; 5.007 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 4.845 ; 5.014 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 5.061 ; 5.235 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.617 ; 4.818 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.978 ; 5.161 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.331 ; 4.554 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.257 ; 4.484 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 4.820 ; 5.041 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 4.608 ; 4.817 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 4.505 ; 4.672 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.812 ; 5.034 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; RESET     ; CLK        ; -1.981 ; -2.120 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; -3.438 ; -3.645 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; -4.462 ; -4.621 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; -4.278 ; -4.432 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; -3.511 ; -3.684 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; -4.098 ; -4.301 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; -3.890 ; -4.048 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; -4.024 ; -4.211 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; -4.039 ; -4.189 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; -4.263 ; -4.430 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; -3.781 ; -3.963 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; -4.166 ; -4.330 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; -3.509 ; -3.712 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; -3.438 ; -3.645 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; -4.032 ; -4.244 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; -3.812 ; -4.001 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; -3.677 ; -3.825 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; -4.023 ; -4.236 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 5.333 ; 5.213 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 1.800 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 5.522 ; 5.674 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 5.986 ; 5.784 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 5.345 ; 5.233 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 5.995 ; 5.806 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 5.087 ; 5.053 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 5.995 ; 5.806 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 5.889 ; 5.690 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 7.019 ; 6.978 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.660 ; 5.538 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.480 ; 5.406 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.019 ; 6.978 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 5.289 ; 5.192 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 6.466 ; 6.215 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 5.158 ; 5.047 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.689 ; 5.556 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 6.827 ; 6.656 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 5.253 ; 5.084 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 5.249 ; 5.073 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.929 ; 4.798 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.657 ; 4.589 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 6.116 ; 5.929 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 6.132 ; 5.946 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.704 ; 6.649 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.564 ; 5.363 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 8.333 ; 8.010 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 7.888 ; 7.653 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 7.113 ; 7.031 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 8.333 ; 8.010 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 6.806 ; 6.607 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 5.792 ; 5.667 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 1.781 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 4.742 ; 4.625 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 1.363 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 4.922 ; 5.070 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 5.369 ; 5.173 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 4.753 ; 4.645 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 4.500 ; 4.466 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 4.500 ; 4.466 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 5.372 ; 5.189 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 5.270 ; 5.077 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 4.093 ; 4.026 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.054 ; 4.936 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 4.881 ; 4.809 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 6.413 ; 6.376 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.694 ; 4.599 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 5.186 ; 4.983 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.569 ; 4.461 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.084 ; 4.954 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 5.371 ; 5.183 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.666 ; 4.501 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.661 ; 4.491 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.354 ; 4.226 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.093 ; 4.026 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 5.003 ; 4.794 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 4.751 ; 4.634 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.117 ; 6.066 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.964 ; 4.769 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 5.247 ; 5.115 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 6.448 ; 6.144 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 5.701 ; 5.544 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 5.904 ; 5.701 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 5.247 ; 5.115 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 5.183 ; 5.060 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 1.342 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; s[0]       ; led[0]      ; 10.688 ; 9.727  ; 10.194 ; 10.384 ;
; s[0]       ; led[1]      ; 9.912  ; 9.107  ; 9.420  ; 9.761  ;
; s[0]       ; led[2]      ; 10.296 ; 10.028 ; 10.431 ; 10.073 ;
; s[0]       ; led[3]      ; 9.438  ; 8.657  ; 8.945  ; 9.312  ;
; s[1]       ; led[0]      ; 11.089 ; 10.137 ; 10.642 ; 10.839 ;
; s[1]       ; led[1]      ; 10.313 ; 9.513  ; 9.865  ; 10.216 ;
; s[1]       ; led[2]      ; 10.773 ; 10.438 ; 10.879 ; 10.637 ;
; s[1]       ; led[3]      ; 9.839  ; 9.066  ; 9.393  ; 9.767  ;
; s[2]       ; led[0]      ; 10.674 ; 10.654 ; 11.156 ; 10.526 ;
; s[2]       ; led[1]      ; 9.896  ; 10.031 ; 10.380 ; 9.902  ;
; s[2]       ; led[2]      ; 10.674 ; 9.819  ; 10.256 ; 10.541 ;
; s[2]       ; led[3]      ; 9.423  ; 9.582  ; 9.906  ; 9.454  ;
; s[3]       ; led[0]      ; 11.019 ; 10.398 ; 10.810 ; 10.765 ;
; s[3]       ; led[1]      ; 10.243 ; 9.774  ; 10.032 ; 10.142 ;
; s[3]       ; led[2]      ; 10.672 ; 9.697  ; 10.096 ; 10.484 ;
; s[3]       ; led[3]      ; 9.769  ; 9.326  ; 9.559  ; 9.693  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+--------+-------+
; Input Port ; Output Port ; RR     ; RF    ; FR     ; FF    ;
+------------+-------------+--------+-------+--------+-------+
; s[0]       ; led[0]      ; 9.664  ; 9.242 ; 9.751  ; 9.321 ;
; s[0]       ; led[1]      ; 8.916  ; 8.642 ; 9.003  ; 8.721 ;
; s[0]       ; led[2]      ; 9.011  ; 8.706 ; 9.098  ; 8.785 ;
; s[0]       ; led[3]      ; 8.468  ; 8.220 ; 8.555  ; 8.299 ;
; s[1]       ; led[0]      ; 10.030 ; 9.648 ; 10.188 ; 9.783 ;
; s[1]       ; led[1]      ; 9.282  ; 9.048 ; 9.440  ; 9.183 ;
; s[1]       ; led[2]      ; 9.377  ; 9.112 ; 9.535  ; 9.247 ;
; s[1]       ; led[3]      ; 8.834  ; 8.626 ; 8.992  ; 8.761 ;
; s[2]       ; led[0]      ; 9.935  ; 9.547 ; 10.085 ; 9.684 ;
; s[2]       ; led[1]      ; 9.187  ; 8.947 ; 9.337  ; 9.084 ;
; s[2]       ; led[2]      ; 9.282  ; 9.011 ; 9.432  ; 9.148 ;
; s[2]       ; led[3]      ; 8.739  ; 8.525 ; 8.889  ; 8.662 ;
; s[3]       ; led[0]      ; 9.975  ; 9.553 ; 10.061 ; 9.681 ;
; s[3]       ; led[1]      ; 9.227  ; 8.953 ; 9.313  ; 9.081 ;
; s[3]       ; led[2]      ; 9.322  ; 9.017 ; 9.408  ; 9.145 ;
; s[3]       ; led[3]      ; 8.779  ; 8.531 ; 8.865  ; 8.659 ;
+------------+-------------+--------+-------+--------+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 5.890 ; 5.776 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 6.609 ; 6.532 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 6.654 ; 6.577 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.929 ; 7.931 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 6.698 ; 6.600 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 6.273 ; 6.175 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 6.848 ; 6.734 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 6.647 ; 6.533 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 6.188 ; 6.074 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 5.890 ; 5.776 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 5.893 ; 5.779 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 8.365 ; 8.343 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 6.797 ; 6.683 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 4.519 ; 4.405 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.335 ; 5.258 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.293 ; 5.216 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 6.573 ; 6.575 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 5.334 ; 5.236 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 5.009 ; 4.911 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.440 ; 5.326 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.965 ; 4.851 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.528 ; 4.414 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.519 ; 4.405 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.524 ; 4.410 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.678 ; 6.656 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.661 ; 5.547 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 5.700     ; 5.814     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 6.415     ; 6.492     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 6.484     ; 6.561     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.827     ; 7.825     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 6.444     ; 6.542     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 6.021     ; 6.119     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 6.568     ; 6.682     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 6.499     ; 6.613     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 5.994     ; 6.108     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 5.701     ; 5.815     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 5.700     ; 5.814     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 8.217     ; 8.239     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 6.489     ; 6.603     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 4.320     ; 4.434     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.156     ; 5.233     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.115     ; 5.192     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 6.464     ; 6.462     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 5.074     ; 5.172     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.774     ; 4.872     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.153     ; 5.267     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.804     ; 4.918     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.322     ; 4.436     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.320     ; 4.434     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.321     ; 4.435     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.520     ; 6.542     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.431     ; 5.545     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 106.27 MHz ; 106.27 MHz      ; altpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.590 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.383 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 4.670 ; 0.000         ;
; CLK                                                ; 9.943 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                               ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.590 ; iter[31]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.590 ; iter[31]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.341      ;
; 0.591 ; iter[31]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.339      ;
; 0.591 ; iter[31]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.339      ;
; 0.591 ; iter[31]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.339      ;
; 0.591 ; iter[31]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.339      ;
; 0.591 ; iter[31]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.339      ;
; 0.614 ; iter[26]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.614 ; iter[26]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.317      ;
; 0.615 ; iter[26]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.315      ;
; 0.615 ; iter[26]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.315      ;
; 0.615 ; iter[26]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.315      ;
; 0.615 ; iter[26]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.315      ;
; 0.615 ; iter[26]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.616 ; iter[28]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.315      ;
; 0.617 ; iter[28]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.313      ;
; 0.617 ; iter[28]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.313      ;
; 0.617 ; iter[28]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.313      ;
; 0.617 ; iter[28]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.313      ;
; 0.617 ; iter[28]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.313      ;
; 0.646 ; iter[29]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.646 ; iter[29]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.285      ;
; 0.647 ; iter[29]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.283      ;
; 0.647 ; iter[29]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.283      ;
; 0.647 ; iter[29]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.283      ;
; 0.647 ; iter[29]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.283      ;
; 0.647 ; iter[29]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.283      ;
; 0.657 ; iter[20]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.657 ; iter[20]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.274      ;
; 0.658 ; iter[20]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.272      ;
; 0.658 ; iter[20]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.272      ;
; 0.658 ; iter[20]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.272      ;
; 0.658 ; iter[20]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.272      ;
; 0.658 ; iter[20]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.072     ; 9.272      ;
; 0.685 ; iter[30]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.246      ;
; 0.685 ; iter[30]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.246      ;
; 0.685 ; iter[30]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.246      ;
; 0.685 ; iter[30]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.246      ;
; 0.685 ; iter[30]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 9.246      ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.383 ; a[0]                                     ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; we                                       ; we                                       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sm_sdram_controller:ram_ctrl|cl[0]       ; sm_sdram_controller:ram_ctrl|cl[0]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wd[1]                                    ; wd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.452 ; sm_sdram_controller:ram_ctrl|rdata[11]   ; sm_sdram_controller:ram_ctrl|rmem[11]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.737      ;
; 0.453 ; sm_sdram_controller:ram_ctrl|rdata[10]   ; sm_sdram_controller:ram_ctrl|rmem[10]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.738      ;
; 0.454 ; sm_sdram_controller:ram_ctrl|rdata[14]   ; sm_sdram_controller:ram_ctrl|rmem[14]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.739      ;
; 0.460 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; sm_sdram_controller:ram_ctrl|rmem[2]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.745      ;
; 0.470 ; sm_sdram_controller:ram_ctrl|rdata[9]    ; sm_sdram_controller:ram_ctrl|rmem[9]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; sm_sdram_controller:ram_ctrl|rdata[6]    ; sm_sdram_controller:ram_ctrl|rmem[6]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; sm_sdram_controller:ram_ctrl|rdata[15]   ; sm_sdram_controller:ram_ctrl|rmem[15]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; sm_sdram_controller:ram_ctrl|rdata[13]   ; sm_sdram_controller:ram_ctrl|rmem[13]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; sm_sdram_controller:ram_ctrl|rdata[4]    ; sm_sdram_controller:ram_ctrl|rmem[4]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; sm_sdram_controller:ram_ctrl|rdata[5]    ; sm_sdram_controller:ram_ctrl|rmem[5]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.508 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|command[0]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.775      ;
; 0.596 ; sm_sdram_controller:ram_ctrl|wmem[21]    ; sm_sdram_controller:ram_ctrl|wdata[15]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.864      ;
; 0.612 ; sm_sdram_controller:ram_ctrl|rmem[9]     ; rd[9]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.879      ;
; 0.615 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; rd[19]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.880      ;
; 0.618 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; sm_sdram_controller:ram_ctrl|rmem[3]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.883      ;
; 0.628 ; sm_sdram_controller:ram_ctrl|rdata[8]    ; sm_sdram_controller:ram_ctrl|rmem[8]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.915      ;
; 0.634 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; rd[16]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.899      ;
; 0.644 ; sm_sdram_controller:ram_ctrl|rmem[3]     ; rd[3]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.912      ;
; 0.646 ; sm_sdram_controller:ram_ctrl|rdata[12]   ; sm_sdram_controller:ram_ctrl|rmem[12]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.914      ;
; 0.648 ; sm_sdram_controller:ram_ctrl|rmem[1]     ; rd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.916      ;
; 0.649 ; sm_sdram_controller:ram_ctrl|rdata[7]    ; sm_sdram_controller:ram_ctrl|rmem[7]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.917      ;
; 0.667 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; sm_sdram_controller:ram_ctrl|rmem[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.935      ;
; 0.687 ; iter[1]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.973      ;
; 0.702 ; iter[15]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; iter[11]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; iter[13]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; iter[19]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; iter[29]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; iter[3]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; iter[5]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; iter[21]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; iter[27]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; iter[31]                                 ; iter[31]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; iter[9]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; iter[6]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; iter[7]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; iter[25]                                 ; iter[25]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; iter[14]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iter[16]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iter[2]                                  ; iter[2]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; iter[10]                                 ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[12]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[18]                                 ; iter[18]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[20]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[28]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[30]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iter[0]                                  ; iter[0]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.995      ;
; 0.709 ; iter[4]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; iter[26]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; iter[8]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.739 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[2]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.008      ;
; 0.741 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[14]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.010      ;
; 0.757 ; sm_sdram_controller:ram_ctrl|wmem[10]    ; sm_sdram_controller:ram_ctrl|wdata[3]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.025      ;
; 0.816 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.083      ;
; 0.830 ; sm_sdram_controller:ram_ctrl|rmem[13]    ; rd[13]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.095      ;
; 0.834 ; sm_sdram_controller:ram_ctrl|rmem[0]     ; rd[0]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.099      ;
; 0.854 ; sm_sdram_controller:ram_ctrl|rmem[7]     ; rd[7]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.119      ;
; 0.855 ; sm_sdram_controller:ram_ctrl|rmem[6]     ; rd[6]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.120      ;
; 0.858 ; sm_sdram_controller:ram_ctrl|rmem[12]    ; rd[12]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.123      ;
; 0.883 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; rd[18]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.333     ; 0.745      ;
; 0.917 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; rd[17]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.184      ;
; 0.917 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; sm_sdram_controller:ram_ctrl|rmem[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.184      ;
; 0.960 ; iter[0]                                  ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.245      ;
; 0.991 ; sm_sdram_controller:ram_ctrl|we_state    ; sm_sdram_controller:ram_ctrl|s_a[1]      ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.259      ;
; 1.007 ; iter[0]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.293      ;
; 1.022 ; iter[15]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.292      ;
; 1.025 ; iter[5]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[13]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[11]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[19]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[29]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[3]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; iter[6]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; iter[14]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iter[18]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iter[2]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iter[4]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iter[30]                                 ; iter[31]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iter[27]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sm_sdram_controller:ram_ctrl|cl[2]       ; sm_sdram_controller:ram_ctrl|cl[2]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[10]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[12]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[28]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[20]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[26]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iter[8]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.030 ; iter[9]                                  ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; iter[7]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; iter[25]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.299      ;
; 1.040 ; iter[14]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.310      ;
; 1.040 ; iter[6]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.042 ; iter[16]                                 ; iter[18]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
; 1.042 ; iter[2]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.310      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; 4.670 ; 4.886        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[8]    ;
; 4.670 ; 4.886        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[8]     ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[10]   ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[11]   ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[14]   ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[2]    ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[10]    ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[11]    ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[14]    ;
; 4.671 ; 4.887        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[2]     ;
; 4.673 ; 4.889        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; a[0]                                     ;
; 4.673 ; 4.889        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[0]                                  ;
; 4.673 ; 4.889        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[1]                                  ;
; 4.673 ; 4.889        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[23]                                 ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[0]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[12]   ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[13]   ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[3]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[4]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[5]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[6]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[7]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[0]     ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[12]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[13]    ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[4]     ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[5]     ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[6]     ;
; 4.716 ; 4.932        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[7]     ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]~en ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[10]   ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[14]   ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[15]   ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[1]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[2]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[3]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[4]~en ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]~en ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[6]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[8]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[9]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wmem[10]    ;
; 4.717 ; 4.933        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wmem[21]    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[10]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[11]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[12]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[13]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[14]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[15]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[16]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[18]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[19]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[20]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[21]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[25]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[26]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[27]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[28]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[29]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[2]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[30]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[31]                                 ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[3]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[4]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[5]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[6]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[7]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[8]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[9]                                  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[0]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[12]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[13]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[15]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[16]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[17]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[19]                                   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[1]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[3]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[4]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[5]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[6]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[7]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[9]                                    ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[0]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[1]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[2]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[3]       ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[0]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[1]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[2]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[3]  ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|end_cycl[1] ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|iter[0]     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|iter[1]     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|iter[2]     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|iter[3]     ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[15]   ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[1]    ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; RESET     ; CLK        ; 4.788 ; 5.040 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 4.645 ; 4.661 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 4.645 ; 4.661 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 4.497 ; 4.495 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.779 ; 3.814 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.281 ; 4.361 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 4.114 ; 4.131 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.213 ; 4.277 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 4.252 ; 4.262 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 4.449 ; 4.477 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.058 ; 4.072 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.402 ; 4.396 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 3.775 ; 3.840 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 3.708 ; 3.781 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 4.220 ; 4.307 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 4.035 ; 4.087 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.943 ; 3.938 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.209 ; 4.299 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; RESET     ; CLK        ; -1.714 ; -1.935 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; -2.981 ; -3.041 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; -3.931 ; -3.944 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; -3.774 ; -3.760 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; -3.051 ; -3.073 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; -3.582 ; -3.656 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; -3.406 ; -3.410 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; -3.517 ; -3.575 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; -3.535 ; -3.537 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; -3.740 ; -3.768 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; -3.312 ; -3.318 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; -3.680 ; -3.665 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; -3.045 ; -3.099 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; -2.981 ; -3.041 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; -3.521 ; -3.605 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; -3.327 ; -3.369 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; -3.205 ; -3.192 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; -3.510 ; -3.597 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 4.987 ; 4.784 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 1.707 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 5.054 ; 5.306 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 5.615 ; 5.290 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 4.998 ; 4.802 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 5.621 ; 5.309 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 4.739 ; 4.642 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 5.621 ; 5.309 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 5.527 ; 5.198 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 6.499 ; 6.293 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.335 ; 5.053 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.137 ; 4.946 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 6.499 ; 6.293 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.948 ; 4.763 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 6.037 ; 5.719 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.836 ; 4.620 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.330 ; 5.081 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 6.315 ; 6.137 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.908 ; 4.668 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.898 ; 4.653 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.603 ; 4.409 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.331 ; 4.226 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 5.676 ; 5.486 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 5.674 ; 5.499 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.185 ; 5.999 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.226 ; 4.905 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 7.909 ; 7.261 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 7.442 ; 6.952 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 6.684 ; 6.409 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 7.909 ; 7.261 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 6.428 ; 6.008 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 5.422 ; 5.188 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 1.697 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 4.440 ; 4.244 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 1.301 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 4.503 ; 4.746 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 5.042 ; 4.729 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 4.451 ; 4.261 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 4.197 ; 4.103 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 4.197 ; 4.103 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 5.044 ; 4.744 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 4.954 ; 4.638 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 3.810 ; 3.708 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 4.773 ; 4.502 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 4.584 ; 4.399 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 5.938 ; 5.741 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.399 ; 4.220 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 4.872 ; 4.545 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.291 ; 4.082 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 4.769 ; 4.528 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 5.007 ; 4.771 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.363 ; 4.131 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.354 ; 4.117 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.071 ; 3.883 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 3.810 ; 3.708 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 4.667 ; 4.410 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 4.423 ; 4.249 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 5.640 ; 5.462 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.669 ; 4.359 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 4.916 ; 4.666 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 6.079 ; 5.578 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 5.349 ; 5.053 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 5.550 ; 5.190 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 4.916 ; 4.666 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 4.857 ; 4.630 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 1.290 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+--------+-------+--------+-------+
; Input Port ; Output Port ; RR     ; RF    ; FR     ; FF    ;
+------------+-------------+--------+-------+--------+-------+
; s[0]       ; led[0]      ; 9.959  ; 8.727 ; 9.580  ; 9.420 ;
; s[0]       ; led[1]      ; 9.200  ; 8.186 ; 8.823  ; 8.875 ;
; s[0]       ; led[2]      ; 9.600  ; 9.005 ; 9.807  ; 9.143 ;
; s[0]       ; led[3]      ; 8.748  ; 7.780 ; 8.371  ; 8.469 ;
; s[1]       ; led[0]      ; 10.314 ; 9.091 ; 10.040 ; 9.880 ;
; s[1]       ; led[1]      ; 9.555  ; 8.545 ; 9.280  ; 9.335 ;
; s[1]       ; led[2]      ; 10.007 ; 9.369 ; 10.268 ; 9.704 ;
; s[1]       ; led[3]      ; 9.103  ; 8.143 ; 8.834  ; 8.929 ;
; s[2]       ; led[0]      ; 9.917  ; 9.559 ; 10.518 ; 9.592 ;
; s[2]       ; led[1]      ; 9.157  ; 9.014 ; 9.759  ; 9.045 ;
; s[2]       ; led[2]      ; 9.915  ; 8.815 ; 9.653  ; 9.612 ;
; s[2]       ; led[3]      ; 8.706  ; 8.608 ; 9.307  ; 8.641 ;
; s[3]       ; led[0]      ; 10.243 ; 9.322 ; 10.195 ; 9.809 ;
; s[3]       ; led[1]      ; 9.484  ; 8.775 ; 9.435  ; 9.264 ;
; s[3]       ; led[2]      ; 9.913  ; 8.700 ; 9.501  ; 9.557 ;
; s[3]       ; led[3]      ; 9.032  ; 8.371 ; 8.984  ; 8.858 ;
+------------+-------------+--------+-------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; s[0]       ; led[0]      ; 8.987 ; 8.274 ; 9.156 ; 8.438 ;
; s[0]       ; led[1]      ; 8.256 ; 7.749 ; 8.425 ; 7.913 ;
; s[0]       ; led[2]      ; 8.335 ; 7.805 ; 8.504 ; 7.969 ;
; s[0]       ; led[3]      ; 7.830 ; 7.369 ; 7.999 ; 7.533 ;
; s[1]       ; led[0]      ; 9.307 ; 8.640 ; 9.598 ; 8.903 ;
; s[1]       ; led[1]      ; 8.576 ; 8.115 ; 8.867 ; 8.378 ;
; s[1]       ; led[2]      ; 8.655 ; 8.171 ; 8.946 ; 8.434 ;
; s[1]       ; led[3]      ; 8.150 ; 7.735 ; 8.441 ; 7.998 ;
; s[2]       ; led[0]      ; 9.218 ; 8.548 ; 9.498 ; 8.809 ;
; s[2]       ; led[1]      ; 8.487 ; 8.023 ; 8.767 ; 8.284 ;
; s[2]       ; led[2]      ; 8.566 ; 8.079 ; 8.846 ; 8.340 ;
; s[2]       ; led[3]      ; 8.061 ; 7.643 ; 8.341 ; 7.904 ;
; s[3]       ; led[0]      ; 9.254 ; 8.543 ; 9.479 ; 8.806 ;
; s[3]       ; led[1]      ; 8.523 ; 8.018 ; 8.748 ; 8.281 ;
; s[3]       ; led[2]      ; 8.602 ; 8.074 ; 8.827 ; 8.337 ;
; s[3]       ; led[3]      ; 8.097 ; 7.638 ; 8.322 ; 7.901 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 5.481 ; 5.388 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 6.191 ; 6.092 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 6.225 ; 6.126 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.325 ; 7.298 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 6.279 ; 6.204 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 5.872 ; 5.797 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 6.430 ; 6.337 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 6.191 ; 6.098 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 5.782 ; 5.689 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 5.481 ; 5.388 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 5.486 ; 5.393 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 7.751 ; 7.703 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 6.388 ; 6.295 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 4.185 ; 4.092 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 4.994 ; 4.895 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 4.948 ; 4.849 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 6.052 ; 6.025 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.997 ; 4.922 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.685 ; 4.610 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.097 ; 5.004 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.590 ; 4.497 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.200 ; 4.107 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.185 ; 4.092 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.192 ; 4.099 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.143 ; 6.095 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.320 ; 5.227 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 5.191     ; 5.284     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.809     ; 5.908     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.867     ; 5.966     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.014     ; 7.041     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 5.838     ; 5.913     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 5.463     ; 5.538     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.963     ; 6.056     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 5.931     ; 6.024     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 5.457     ; 5.550     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 5.193     ; 5.286     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 5.191     ; 5.284     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 7.379     ; 7.427     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.892     ; 5.985     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 3.955     ; 4.048     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 4.688     ; 4.787     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 4.651     ; 4.750     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 5.803     ; 5.830     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.622     ; 4.697     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.353     ; 4.428     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 4.695     ; 4.788     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.407     ; 4.500     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 3.956     ; 4.049     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 3.955     ; 4.048     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 3.956     ; 4.049     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 5.855     ; 5.903     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.947     ; 5.040     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 5.607 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.179 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; 4.775 ; 0.000         ;
; CLK                                                ; 9.594 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                               ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 5.607 ; iter[31]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.607 ; iter[31]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.346      ;
; 5.610 ; iter[31]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.341      ;
; 5.610 ; iter[31]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.341      ;
; 5.610 ; iter[31]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.341      ;
; 5.610 ; iter[31]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.341      ;
; 5.610 ; iter[31]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.341      ;
; 5.631 ; iter[28]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.631 ; iter[28]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.322      ;
; 5.634 ; iter[28]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.317      ;
; 5.634 ; iter[28]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.317      ;
; 5.634 ; iter[28]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.317      ;
; 5.634 ; iter[28]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.317      ;
; 5.634 ; iter[28]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.317      ;
; 5.638 ; iter[29]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.638 ; iter[29]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.315      ;
; 5.640 ; iter[26]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.640 ; iter[26]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.313      ;
; 5.641 ; iter[29]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.310      ;
; 5.641 ; iter[29]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.310      ;
; 5.641 ; iter[29]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.310      ;
; 5.641 ; iter[29]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.310      ;
; 5.641 ; iter[29]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.310      ;
; 5.643 ; iter[26]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.308      ;
; 5.643 ; iter[26]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.308      ;
; 5.643 ; iter[26]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.308      ;
; 5.643 ; iter[26]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.308      ;
; 5.643 ; iter[26]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.308      ;
; 5.651 ; iter[30]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[5]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[17]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[13]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[1]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[6]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[7]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[19]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[15]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.651 ; iter[30]  ; rd[3]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.302      ;
; 5.654 ; iter[30]  ; rd[10]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.297      ;
; 5.654 ; iter[30]  ; rd[18]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.297      ;
; 5.654 ; iter[30]  ; rd[14]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.297      ;
; 5.654 ; iter[30]  ; rd[2]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.297      ;
; 5.654 ; iter[30]  ; rd[11]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.036     ; 4.297      ;
; 5.666 ; iter[20]  ; rd[4]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.287      ;
; 5.666 ; iter[20]  ; rd[16]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.287      ;
; 5.666 ; iter[20]  ; rd[12]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.287      ;
; 5.666 ; iter[20]  ; rd[0]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.287      ;
; 5.666 ; iter[20]  ; rd[9]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.034     ; 4.287      ;
+-------+-----------+---------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.179 ; a[0]                                     ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; sm_sdram_controller:ram_ctrl|rdata[11]   ; sm_sdram_controller:ram_ctrl|rmem[11]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.313      ;
; 0.186 ; we                                       ; we                                       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wd[1]                                    ; wd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sm_sdram_controller:ram_ctrl|rdata[10]   ; sm_sdram_controller:ram_ctrl|rmem[10]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; sm_sdram_controller:ram_ctrl|end_cycl[1] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sm_sdram_controller:ram_ctrl|cl[0]       ; sm_sdram_controller:ram_ctrl|cl[0]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sm_sdram_controller:ram_ctrl|rdata[14]   ; sm_sdram_controller:ram_ctrl|rmem[14]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.315      ;
; 0.190 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; sm_sdram_controller:ram_ctrl|rmem[2]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.318      ;
; 0.193 ; sm_sdram_controller:ram_ctrl|rdata[6]    ; sm_sdram_controller:ram_ctrl|rmem[6]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sm_sdram_controller:ram_ctrl|rdata[9]    ; sm_sdram_controller:ram_ctrl|rmem[9]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sm_sdram_controller:ram_ctrl|rdata[13]   ; sm_sdram_controller:ram_ctrl|rmem[13]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; sm_sdram_controller:ram_ctrl|rdata[15]   ; sm_sdram_controller:ram_ctrl|rmem[15]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; sm_sdram_controller:ram_ctrl|rdata[4]    ; sm_sdram_controller:ram_ctrl|rmem[4]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; sm_sdram_controller:ram_ctrl|rdata[5]    ; sm_sdram_controller:ram_ctrl|rmem[5]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.230 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|command[0]  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.252 ; sm_sdram_controller:ram_ctrl|wmem[21]    ; sm_sdram_controller:ram_ctrl|wdata[15]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.260 ; sm_sdram_controller:ram_ctrl|rdata[8]    ; sm_sdram_controller:ram_ctrl|rmem[8]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.389      ;
; 0.261 ; sm_sdram_controller:ram_ctrl|rmem[9]     ; rd[9]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.380      ;
; 0.262 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; rd[19]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; sm_sdram_controller:ram_ctrl|rdata[3]    ; sm_sdram_controller:ram_ctrl|rmem[3]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; sm_sdram_controller:ram_ctrl|rmem[3]     ; rd[3]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; sm_sdram_controller:ram_ctrl|rdata[12]   ; sm_sdram_controller:ram_ctrl|rmem[12]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.388      ;
; 0.270 ; sm_sdram_controller:ram_ctrl|rmem[1]     ; rd[1]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; sm_sdram_controller:ram_ctrl|rdata[7]    ; sm_sdram_controller:ram_ctrl|rmem[7]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.274 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; rd[16]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; sm_sdram_controller:ram_ctrl|rdata[0]    ; sm_sdram_controller:ram_ctrl|rmem[0]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.399      ;
; 0.295 ; iter[1]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.301 ; iter[0]                                  ; iter[0]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; iter[15]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; iter[11]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; iter[13]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; iter[3]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; iter[5]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; iter[9]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; iter[14]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; iter[19]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; iter[21]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; iter[27]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; iter[29]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; iter[31]                                 ; iter[31]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; iter[6]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; iter[7]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; iter[10]                                 ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iter[12]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iter[16]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; iter[25]                                 ; iter[25]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; iter[2]                                  ; iter[2]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iter[4]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; iter[8]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; iter[18]                                 ; iter[18]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; iter[20]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; iter[26]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; iter[28]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; iter[30]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.315 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[2]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.437      ;
; 0.317 ; sm_sdram_controller:ram_ctrl|iter[1]     ; sm_sdram_controller:ram_ctrl|wdata[14]   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.439      ;
; 0.331 ; sm_sdram_controller:ram_ctrl|rmem[13]    ; rd[13]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.335 ; sm_sdram_controller:ram_ctrl|rmem[0]     ; rd[0]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.455      ;
; 0.343 ; sm_sdram_controller:ram_ctrl|rmem[6]     ; rd[6]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.463      ;
; 0.343 ; sm_sdram_controller:ram_ctrl|rmem[7]     ; rd[7]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; sm_sdram_controller:ram_ctrl|wmem[10]    ; sm_sdram_controller:ram_ctrl|wdata[3]    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.465      ;
; 0.345 ; sm_sdram_controller:ram_ctrl|rmem[12]    ; rd[12]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.465      ;
; 0.362 ; sm_sdram_controller:ram_ctrl|iter[0]     ; sm_sdram_controller:ram_ctrl|iter[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.482      ;
; 0.375 ; sm_sdram_controller:ram_ctrl|rdata[2]    ; rd[18]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.318      ;
; 0.412 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; rd[17]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.412 ; sm_sdram_controller:ram_ctrl|rdata[1]    ; sm_sdram_controller:ram_ctrl|rmem[1]     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.414 ; iter[0]                                  ; a[0]                                     ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.542      ;
; 0.436 ; sm_sdram_controller:ram_ctrl|cl[2]       ; sm_sdram_controller:ram_ctrl|cl[2]       ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.556      ;
; 0.443 ; sm_sdram_controller:ram_ctrl|rmem[11]    ; rd[11]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.386      ;
; 0.445 ; sm_sdram_controller:ram_ctrl|rmem[10]    ; rd[10]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.388      ;
; 0.445 ; sm_sdram_controller:ram_ctrl|rmem[2]     ; rd[2]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.388      ;
; 0.447 ; sm_sdram_controller:ram_ctrl|rmem[14]    ; rd[14]                                   ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.141     ; 0.390      ;
; 0.450 ; iter[15]                                 ; iter[16]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.572      ;
; 0.452 ; iter[13]                                 ; iter[14]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; iter[5]                                  ; iter[6]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; iter[11]                                 ; iter[12]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; iter[3]                                  ; iter[4]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; iter[9]                                  ; iter[10]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; iter[7]                                  ; iter[8]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; iter[19]                                 ; iter[20]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; iter[27]                                 ; iter[28]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; iter[29]                                 ; iter[30]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; iter[0]                                  ; iter[1]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.583      ;
; 0.454 ; iter[25]                                 ; iter[26]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; sm_sdram_controller:ram_ctrl|we_state    ; sm_sdram_controller:ram_ctrl|s_a[1]      ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; sm_sdram_controller:ram_ctrl|rmem[8]     ; rd[8]                                    ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.154     ; 0.386      ;
; 0.462 ; iter[14]                                 ; iter[15]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; iter[6]                                  ; iter[7]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; iter[10]                                 ; iter[11]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; iter[12]                                 ; iter[13]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; iter[2]                                  ; iter[3]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; iter[4]                                  ; iter[5]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; iter[8]                                  ; iter[9]                                  ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; iter[18]                                 ; iter[19]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; iter[20]                                 ; iter[21]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; iter[26]                                 ; iter[27]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; iter[28]                                 ; iter[29]                                 ; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'altpll|altpll_component|auto_generated|pll1|clk[0]'                                                                        ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                              ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------+
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; a[0]                                      ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[0]                                   ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[1]                                   ;
; 4.775 ; 4.959        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[23]                                  ;
; 4.779 ; 4.963        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[8]     ;
; 4.779 ; 4.963        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[8]      ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[10]    ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[11]    ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[14]    ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[2]     ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[10]     ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[11]     ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[14]     ;
; 4.785 ; 4.969        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[2]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[16]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[18]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[19]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[20]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[21]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[25]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[26]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[27]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[28]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[29]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[30]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[31]                                  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[0]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[12]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[13]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[15]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[16]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[17]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[19]                                    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[1]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[3]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[4]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[5]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[6]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[7]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[8]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[9]                                     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[0]        ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[1]        ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[2]        ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|cl[3]        ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|command[2]   ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[0]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[12]    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[13]    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[3]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[4]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[5]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[6]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rdata[7]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|re           ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[0]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[12]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[13]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[1]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[3]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[4]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[5]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[6]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|rmem[7]      ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[0]       ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[1]       ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|s_a[3]       ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[0]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[10]    ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[12]~en ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[14]~en ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[4]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[5]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[6]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[7]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[8]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[8]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[9]     ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|wdata[9]~en  ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sm_sdram_controller:ram_ctrl|we_state     ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[10]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[11]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[12]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[13]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[14]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[15]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[17]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[22]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[24]                                  ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[2]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[3]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[4]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[5]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[6]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[7]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[8]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; iter[9]                                   ;
; 4.798 ; 4.982        ; 0.184          ; Low Pulse Width ; altpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rd[10]                                    ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                  ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                  ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; altpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; RESET     ; CLK        ; 2.515 ; 2.829 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 2.504 ; 3.098 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.504 ; 3.098 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.444 ; 3.051 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 2.123 ; 2.716 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.348 ; 2.922 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 2.257 ; 2.837 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.304 ; 2.865 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.348 ; 2.928 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 2.422 ; 2.998 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.285 ; 2.897 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.408 ; 3.008 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.154 ; 2.750 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.126 ; 2.716 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 2.332 ; 2.902 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 2.251 ; 2.830 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 2.207 ; 2.790 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.328 ; 2.897 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; RESET     ; CLK        ; -1.051 ; -1.350 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; -1.749 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; -2.133 ; -2.720 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; -2.072 ; -2.664 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; -1.749 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; -1.983 ; -2.551 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; -1.892 ; -2.459 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; -1.942 ; -2.498 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; -1.980 ; -2.546 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; -2.056 ; -2.624 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; -1.905 ; -2.500 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; -2.039 ; -2.623 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; -1.780 ; -2.361 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; -1.753 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; -1.970 ; -2.532 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; -1.888 ; -2.452 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; -1.832 ; -2.399 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; -1.967 ; -2.529 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 2.405 ; 2.498 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 0.865 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 2.653 ; 2.543 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 2.667 ; 2.792 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 2.410 ; 2.504 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 2.657 ; 2.794 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 2.301 ; 2.403 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 2.657 ; 2.794 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 2.598 ; 2.722 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 3.409 ; 3.579 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.530 ; 2.666 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.474 ; 2.610 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.409 ; 3.579 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.378 ; 2.482 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 2.879 ; 2.874 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.302 ; 2.388 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.535 ; 2.649 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 3.096 ; 3.056 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.352 ; 2.428 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.329 ; 2.399 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.211 ; 2.275 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.115 ; 2.175 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 2.798 ; 2.750 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 2.808 ; 2.760 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.284 ; 3.424 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.473 ; 2.570 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 3.589 ; 3.845 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 3.444 ; 3.666 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 3.154 ; 3.369 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 3.589 ; 3.845 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 2.981 ; 3.161 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 2.604 ; 2.732 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 0.870 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 2.130 ; 2.219 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 0.658 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 2.368 ; 2.263 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 2.381 ; 2.502 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 2.135 ; 2.225 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 2.031 ; 2.130 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 2.031 ; 2.130 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 2.373 ; 2.505 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 2.316 ; 2.435 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 1.851 ; 1.908 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.253 ; 2.385 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.198 ; 2.330 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.131 ; 3.297 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.104 ; 2.204 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 2.274 ; 2.354 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.032 ; 2.115 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.254 ; 2.364 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 2.390 ; 2.409 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.079 ; 2.152 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.057 ; 2.124 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 1.944 ; 2.005 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 1.851 ; 1.908 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 2.226 ; 2.241 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 2.134 ; 2.190 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.010 ; 3.147 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.194 ; 2.287 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 2.356 ; 2.470 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 2.832 ; 2.987 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 2.551 ; 2.698 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 2.630 ; 2.772 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 2.356 ; 2.470 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 2.321 ; 2.443 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 0.662 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; s[0]       ; led[0]      ; 4.826 ; 4.811 ; 4.875 ; 5.340 ;
; s[0]       ; led[1]      ; 4.535 ; 4.516 ; 4.586 ; 5.043 ;
; s[0]       ; led[2]      ; 4.678 ; 4.947 ; 4.979 ; 5.198 ;
; s[0]       ; led[3]      ; 4.329 ; 4.275 ; 4.380 ; 4.803 ;
; s[1]       ; led[0]      ; 4.993 ; 4.976 ; 5.027 ; 5.491 ;
; s[1]       ; led[1]      ; 4.702 ; 4.677 ; 4.734 ; 5.194 ;
; s[1]       ; led[2]      ; 4.886 ; 5.112 ; 5.130 ; 5.405 ;
; s[1]       ; led[3]      ; 4.496 ; 4.439 ; 4.536 ; 4.954 ;
; s[2]       ; led[0]      ; 4.811 ; 5.193 ; 5.227 ; 5.347 ;
; s[2]       ; led[1]      ; 4.518 ; 4.896 ; 4.936 ; 5.047 ;
; s[2]       ; led[2]      ; 4.822 ; 4.806 ; 4.881 ; 5.354 ;
; s[2]       ; led[3]      ; 4.313 ; 4.656 ; 4.730 ; 4.809 ;
; s[3]       ; led[0]      ; 4.954 ; 5.085 ; 5.088 ; 5.461 ;
; s[3]       ; led[1]      ; 4.663 ; 4.785 ; 4.795 ; 5.164 ;
; s[3]       ; led[2]      ; 4.826 ; 4.767 ; 4.812 ; 5.332 ;
; s[3]       ; led[3]      ; 4.457 ; 4.547 ; 4.590 ; 4.924 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; s[0]       ; led[0]      ; 4.407 ; 4.602 ; 4.686 ; 4.874 ;
; s[0]       ; led[1]      ; 4.125 ; 4.312 ; 4.404 ; 4.584 ;
; s[0]       ; led[2]      ; 4.175 ; 4.346 ; 4.454 ; 4.618 ;
; s[0]       ; led[3]      ; 3.936 ; 4.091 ; 4.215 ; 4.363 ;
; s[1]       ; led[0]      ; 4.563 ; 4.765 ; 4.836 ; 5.037 ;
; s[1]       ; led[1]      ; 4.281 ; 4.475 ; 4.554 ; 4.747 ;
; s[1]       ; led[2]      ; 4.331 ; 4.509 ; 4.604 ; 4.781 ;
; s[1]       ; led[3]      ; 4.092 ; 4.254 ; 4.365 ; 4.526 ;
; s[2]       ; led[0]      ; 4.499 ; 4.699 ; 4.790 ; 4.987 ;
; s[2]       ; led[1]      ; 4.217 ; 4.409 ; 4.508 ; 4.697 ;
; s[2]       ; led[2]      ; 4.267 ; 4.443 ; 4.558 ; 4.731 ;
; s[2]       ; led[3]      ; 4.028 ; 4.188 ; 4.319 ; 4.476 ;
; s[3]       ; led[0]      ; 4.524 ; 4.714 ; 4.774 ; 4.984 ;
; s[3]       ; led[1]      ; 4.242 ; 4.424 ; 4.492 ; 4.694 ;
; s[3]       ; led[2]      ; 4.292 ; 4.458 ; 4.542 ; 4.728 ;
; s[3]       ; led[3]      ; 4.053 ; 4.203 ; 4.303 ; 4.473 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 2.610 ; 2.596 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.932 ; 2.931 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.960 ; 2.959 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.801 ; 3.836 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.940 ; 2.927 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.753 ; 2.740 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 3.008 ; 2.994 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.985 ; 2.971 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.721 ; 2.707 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.613 ; 2.599 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.610 ; 2.596 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.960 ; 3.995 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.970 ; 2.956 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 2.035 ; 2.021 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.397 ; 2.396 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.381 ; 2.380 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.224 ; 3.259 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.361 ; 2.348 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.222 ; 2.209 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.416 ; 2.402 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.285 ; 2.271 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.035 ; 2.021 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.035 ; 2.021 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.036 ; 2.022 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.262 ; 3.297 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.491 ; 2.477 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 2.725     ; 2.739     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 3.100     ; 3.101     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 3.138     ; 3.139     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 4.003     ; 3.968     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 3.098     ; 3.111     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.874     ; 2.887     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 3.166     ; 3.180     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 3.159     ; 3.173     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.843     ; 2.857     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.725     ; 2.739     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.726     ; 2.740     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 4.171     ; 4.136     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 3.124     ; 3.138     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; S_DQ[*]   ; CLK        ; 2.060     ; 2.074     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.492     ; 2.493     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.469     ; 2.470     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.339     ; 3.304     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.430     ; 2.443     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.272     ; 2.285     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.485     ; 2.499     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.362     ; 2.376     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.062     ; 2.076     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 2.060     ; 2.074     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 2.063     ; 2.077     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.378     ; 3.343     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.601     ; 2.615     ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; -0.222 ; 0.179 ; N/A      ; N/A     ; 4.670               ;
;  CLK                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  altpll|altpll_component|auto_generated|pll1|clk[0] ; -0.222 ; 0.179 ; N/A      ; N/A     ; 4.670               ;
; Design-wide TNS                                     ; -4.225 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  altpll|altpll_component|auto_generated|pll1|clk[0] ; -4.225 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; RESET     ; CLK        ; 5.310 ; 5.466 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 5.263 ; 5.432 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.263 ; 5.432 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.090 ; 5.266 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 4.328 ; 4.524 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 4.885 ; 5.099 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 4.686 ; 4.866 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 4.808 ; 5.007 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 4.845 ; 5.014 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 5.061 ; 5.235 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 4.617 ; 4.818 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 4.978 ; 5.161 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.331 ; 4.554 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.257 ; 4.484 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 4.820 ; 5.041 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 4.608 ; 4.817 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 4.505 ; 4.672 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 4.812 ; 5.034 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+
; RESET     ; CLK        ; -1.051 ; -1.350 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; -1.749 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; -2.133 ; -2.720 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; -2.072 ; -2.664 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; -1.749 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; -1.983 ; -2.551 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; -1.892 ; -2.459 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; -1.942 ; -2.498 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; -1.980 ; -2.546 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; -2.056 ; -2.624 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; -1.905 ; -2.500 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; -2.039 ; -2.623 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; -1.780 ; -2.361 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; -1.753 ; -2.328 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; -1.970 ; -2.532 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; -1.888 ; -2.452 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; -1.832 ; -2.399 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; -1.967 ; -2.529 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 5.333 ; 5.213 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 1.800 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 5.522 ; 5.674 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 5.986 ; 5.784 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 5.345 ; 5.233 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 5.995 ; 5.806 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 5.087 ; 5.053 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 5.995 ; 5.806 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 5.889 ; 5.690 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 7.019 ; 6.978 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 5.660 ; 5.538 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 5.480 ; 5.406 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 7.019 ; 6.978 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 5.289 ; 5.192 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 6.466 ; 6.215 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 5.158 ; 5.047 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 5.689 ; 5.556 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 6.827 ; 6.656 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 5.253 ; 5.084 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 5.249 ; 5.073 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 4.929 ; 4.798 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 4.657 ; 4.589 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 6.116 ; 5.929 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 6.132 ; 5.946 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 6.704 ; 6.649 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 5.564 ; 5.363 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 8.333 ; 8.010 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 7.888 ; 7.653 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 7.113 ; 7.031 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 8.333 ; 8.010 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 6.806 ; 6.607 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 5.792 ; 5.667 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 1.781 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; SD_CAS    ; CLK        ; 2.130 ; 2.219 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ; 0.658 ;       ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CS     ; CLK        ; 2.368 ; 2.263 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_RAS    ; CLK        ; 2.381 ; 2.502 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_WE     ; CLK        ; 2.135 ; 2.225 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_A[*]    ; CLK        ; 2.031 ; 2.130 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[0]   ; CLK        ; 2.031 ; 2.130 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[1]   ; CLK        ; 2.373 ; 2.505 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_A[3]   ; CLK        ; 2.316 ; 2.435 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; S_DQ[*]   ; CLK        ; 1.851 ; 1.908 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[0]  ; CLK        ; 2.253 ; 2.385 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[1]  ; CLK        ; 2.198 ; 2.330 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[2]  ; CLK        ; 3.131 ; 3.297 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[3]  ; CLK        ; 2.104 ; 2.204 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[4]  ; CLK        ; 2.274 ; 2.354 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[5]  ; CLK        ; 2.032 ; 2.115 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[6]  ; CLK        ; 2.254 ; 2.364 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[7]  ; CLK        ; 2.390 ; 2.409 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[8]  ; CLK        ; 2.079 ; 2.152 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[9]  ; CLK        ; 2.057 ; 2.124 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[10] ; CLK        ; 1.944 ; 2.005 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[11] ; CLK        ; 1.851 ; 1.908 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[12] ; CLK        ; 2.226 ; 2.241 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[13] ; CLK        ; 2.134 ; 2.190 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[14] ; CLK        ; 3.010 ; 3.147 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  S_DQ[15] ; CLK        ; 2.194 ; 2.287 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; CLK        ; 2.356 ; 2.470 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[0]   ; CLK        ; 2.832 ; 2.987 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; CLK        ; 2.551 ; 2.698 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[2]   ; CLK        ; 2.630 ; 2.772 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
;  led[3]   ; CLK        ; 2.356 ; 2.470 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; re        ; CLK        ; 2.321 ; 2.443 ; Rise       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
; SD_CLK    ; CLK        ;       ; 0.662 ; Fall       ; altpll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; s[0]       ; led[0]      ; 10.688 ; 9.727  ; 10.194 ; 10.384 ;
; s[0]       ; led[1]      ; 9.912  ; 9.107  ; 9.420  ; 9.761  ;
; s[0]       ; led[2]      ; 10.296 ; 10.028 ; 10.431 ; 10.073 ;
; s[0]       ; led[3]      ; 9.438  ; 8.657  ; 8.945  ; 9.312  ;
; s[1]       ; led[0]      ; 11.089 ; 10.137 ; 10.642 ; 10.839 ;
; s[1]       ; led[1]      ; 10.313 ; 9.513  ; 9.865  ; 10.216 ;
; s[1]       ; led[2]      ; 10.773 ; 10.438 ; 10.879 ; 10.637 ;
; s[1]       ; led[3]      ; 9.839  ; 9.066  ; 9.393  ; 9.767  ;
; s[2]       ; led[0]      ; 10.674 ; 10.654 ; 11.156 ; 10.526 ;
; s[2]       ; led[1]      ; 9.896  ; 10.031 ; 10.380 ; 9.902  ;
; s[2]       ; led[2]      ; 10.674 ; 9.819  ; 10.256 ; 10.541 ;
; s[2]       ; led[3]      ; 9.423  ; 9.582  ; 9.906  ; 9.454  ;
; s[3]       ; led[0]      ; 11.019 ; 10.398 ; 10.810 ; 10.765 ;
; s[3]       ; led[1]      ; 10.243 ; 9.774  ; 10.032 ; 10.142 ;
; s[3]       ; led[2]      ; 10.672 ; 9.697  ; 10.096 ; 10.484 ;
; s[3]       ; led[3]      ; 9.769  ; 9.326  ; 9.559  ; 9.693  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; s[0]       ; led[0]      ; 4.407 ; 4.602 ; 4.686 ; 4.874 ;
; s[0]       ; led[1]      ; 4.125 ; 4.312 ; 4.404 ; 4.584 ;
; s[0]       ; led[2]      ; 4.175 ; 4.346 ; 4.454 ; 4.618 ;
; s[0]       ; led[3]      ; 3.936 ; 4.091 ; 4.215 ; 4.363 ;
; s[1]       ; led[0]      ; 4.563 ; 4.765 ; 4.836 ; 5.037 ;
; s[1]       ; led[1]      ; 4.281 ; 4.475 ; 4.554 ; 4.747 ;
; s[1]       ; led[2]      ; 4.331 ; 4.509 ; 4.604 ; 4.781 ;
; s[1]       ; led[3]      ; 4.092 ; 4.254 ; 4.365 ; 4.526 ;
; s[2]       ; led[0]      ; 4.499 ; 4.699 ; 4.790 ; 4.987 ;
; s[2]       ; led[1]      ; 4.217 ; 4.409 ; 4.508 ; 4.697 ;
; s[2]       ; led[2]      ; 4.267 ; 4.443 ; 4.558 ; 4.731 ;
; s[2]       ; led[3]      ; 4.028 ; 4.188 ; 4.319 ; 4.476 ;
; s[3]       ; led[0]      ; 4.524 ; 4.714 ; 4.774 ; 4.984 ;
; s[3]       ; led[1]      ; 4.242 ; 4.424 ; 4.492 ; 4.694 ;
; s[3]       ; led[2]      ; 4.292 ; 4.458 ; 4.542 ; 4.728 ;
; s[3]       ; led[3]      ; 4.053 ; 4.203 ; 4.303 ; 4.473 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CKE        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_WE         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CAS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_RAS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_LDQM       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_UDQM       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_BS[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_BS[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_A[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; re            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_DQ[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S_DQ[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S_DQ[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_CKE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_CS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_WE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_CAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_RAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_LDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_UDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SD_BS[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SD_BS[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; re            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_CKE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_CS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_WE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_CAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_RAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_LDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_UDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SD_BS[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SD_BS[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; re            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_CKE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_CS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_WE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_CAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_RAS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_LDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_UDQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SD_BS[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SD_BS[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; S_A[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; S_A[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_A[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_A[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; re            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQ[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQ[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; S_DQ[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; S_DQ[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S_DQ[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; S_DQ[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 54447    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; altpll|altpll_component|auto_generated|pll1|clk[0] ; altpll|altpll_component|auto_generated|pll1|clk[0] ; 54447    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jun 18 02:21:00 2019
Info: Command: quartus_sta SDRAMController -c SDRAMController
Info (P0): qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDRAMController.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK CLK
    Info (332110): create_generated_clock -source {altpll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {altpll|altpll_component|auto_generated|pll1|clk[0]} {altpll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (P0): Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (P0): Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.222        -4.225 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.433         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.685         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.934         0.000 CLK 
Info (P0): Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.590         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.383         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.670         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.943         0.000 CLK 
Info (P0): Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.607         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.775         0.000 altpll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.594         0.000 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 521 megabytes
    Info: Processing ended: Tue Jun 18 02:21:05 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


