0.7
2020.2
Jun 16 2023
19:36:26
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/PIPELINE_Test/PIPELINE_Test.sim/sim_1/behav/xsim/glbl.v,1683266558,verilog,,,,glbl,,,,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/debugger.v,1710965024,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/fifo.v,,debbugger_top,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/sims/pipeline_uart_tb.v,1710963253,verilog,,,,pipeline_uart_test,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/Mod_INTERFACE/uart_interface.v,1710939129,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/uart_rx.v,,uart_interface,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/Mod_UART/uart.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/Mod_INTERFACE/uart_interface.v,,uart,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/fifo.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/instruction_mem.v,,fifo,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/mod_m_counter.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/mpx_2to1.v,,mod_m_counter,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/uart_rx.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/uart_tx.v,,uart_rx,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/uart_tx.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/sims/pipeline_uart_tb.v,,uart_tx,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/pipeline.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/register_mem.v,,pipeline,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/sims/pipeline_tb.v,1710962204,verilog,,,,pipeline_tb,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/AluControl.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_EX/EX.v,,AluControl,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/ForwardingUnit.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/HazardDetectionUnit.v,,ForwardingUnit,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/HazardDetectionUnit.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/ID.v,,HazardDetectionUnit,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/MainControlUnit.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_WB/WB.v,,MainControlUnit,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_EX/EX.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/EX_MEM_reg.v,,EX,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_EX/alu.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/comparator.v,,alu,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/ID.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/ID_EX_reg.v,,ID,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/comparator.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Mem/data_mem.v,,comparator,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_ID/register_mem.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/Mod_UART/uart.v,,register_mem,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/IF.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/IF_ID_reg.v,,IF,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/instruction_mem.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/src/utils/mod_m_counter.v,,instruction_mem,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/pc.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/pc_adder.v,,pc,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Mem/MEM.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/MEM_WB_reg.v,,MEM,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Mem/data_mem.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/DEBUGGER/debugger.v,,data_mem,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_WB/WB.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_EX/alu.v,,WB,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
,,,,,,clk_wiz;clk_wiz_clk_wiz,,,,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/EX_MEM_reg.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/ForwardingUnit.v,,EX_MEM_reg,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/ID_EX_reg.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/IF.v,,ID_EX_reg,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/IF_ID_reg.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Mem/MEM.v,,IF_ID_reg,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/pipeline_regs/MEM_WB_reg.v,1710270205,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_Ctrl_Units/MainControlUnit.v,,MEM_WB_reg,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/mpx_2to1.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/mpx_3to1.v,,mpx_2to1,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/mpx_3to1.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/Mod_IF/pc.v,,mpx_3to1,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/src/utils/pc_adder.v,1710269864,verilog,,/home/bruno/Documents/Facultad/5to_anio/Arquitectura_de_Computadoras/Ejercicios_Verilog/sources/PIPELINE_Test/PIPELINE/pipeline.v,,pc_adder,,,../../../../PIPELINE_Test.ip_user_files/ipstatic,,,,,
