# ğŸ® LogiGame â€“ Rapport VHDL

**Auteurs :**

[Corentin KERVAGORET](https://github.com/Corentin-k) â€¢ [Arnaud GRIVEL](https://github.com/Arn7516) â€¢ [Mathias BENOIT](https://github.com/mat15tc)

Projet rÃ©alisÃ© dans le cadre du cours de VHDL 2 Ã  l'**EFREI Paris** en 2025.

Remarque : l'ensemble de notre projet est disponible sur Github : [VHDL-LogiGame](https://github.com/Corentin-k/VHDL-LogiGame)

---

## ğŸ—‚ï¸ Sommaire

- [ğŸ“ Introduction](#ğŸ“-introduction)

Partie 1

### ğŸ§© CÅ“ur de contrÃ´leur

1. - [x] [1ï¸âƒ£ RÃ©alisation d'un ALU](#1ï¸âƒ£-rÃ©alisation-dun-alu)
2. - [x] [2ï¸âƒ£ Buffers](#2ï¸âƒ£-buffers)
3. - [x] [3ï¸âƒ£ RÃ©alisation de lâ€™interconnexion](#3ï¸âƒ£-rÃ©alisation-de-linterconnexion)
4. - [x] [4ï¸âƒ£ MÃ©moire d'instructions](#4ï¸âƒ£-mÃ©moire-dinstructions)
5. - [x] [5ï¸âƒ£ Top Level](#5ï¸âƒ£-top-level)

Partie 2

### ğŸ® Le jeu

5. - [ ] [6ï¸âƒ£ Minuteur](#6ï¸âƒ£-minuteur)
6. - [ ] [7ï¸âƒ£ Compteur de score](#7ï¸âƒ£-compteur-de-score)
7. - [ ] [8ï¸âƒ£ VÃ©rificateur de rÃ©ponse](#8ï¸âƒ£-vÃ©rificateur-de-rÃ©ponse)
8. - [ ] [9ï¸âƒ£ GÃ©nÃ©rateur pseudo-alÃ©atoire (LFSR)](#9ï¸âƒ£-gÃ©nÃ©rateur-pseudo-alÃ©atoire-lfsr)
9. - [ ] [ğŸ”Ÿ ContrÃ´leur principal (FSM)](#ğŸ”Ÿ-contrÃ´leur-principal-fsm)

- [ğŸ“Conclusion](#conclusion)

### ğŸ“ Annexes

10. [Vivado : Installation et Test de lâ€™ALU](#vivado--installation-et-test-de-lalu)

> Tous les composants `[x]` ont Ã©tÃ© testÃ©s avec des testbenchs VHDL, simulÃ©s avec GHDL et Ã  nouveau testÃ©s sur la carte ARTY A7 avec Vivado. Les autres composants `[ ]` ont Ã©tÃ© crÃ©Ã©s mais pas encore testÃ©s.

---

<div class="page"/>

## ğŸ“ Introduction

Ce projet consiste Ã  rÃ©aliser un mini-jeu de type **Simon Game** sur la carte **ARTY A7** en utilisant les huit LEDs du microcontrÃ´leur, les quatres switchs et les quatres boutons de la carte.
Lâ€™ensemble du projet a Ã©tÃ© dÃ©veloppÃ© sous **VS Code** avec **WSL** et simulÃ© avec **GHDL** et **GTKWave**.

<p align="center">
  <img src="./img/71YKkVSeLqL.webp" alt="Carte ARTY A7" width="300"/>
</p>

Le projet est divisÃ© en deux parties :

- La premiere partie du projet consiste Ã  rÃ©aliser le cÅ“ur du microcontrÃ´leur : l'ALU et les composants associÃ©s, afin de rÃ©aliser trois fonctions qui seront controlÃ©es par trois boutons grÃ¢ce Ã  la rÃ©alisation d'un automate Ã  Ã©tats finis (FSM) dans le top level.
  Nous avons donc rÃ©alisÃ© les composants suivants : ALU, Buffers, Interconnexion, MÃ©moire d'instructions et un top Level qui rÃ©uni tous les composants.

- La seconde partie du projet consiste Ã  rÃ©aliser les composants spÃ©cifiques au jeu : un minuteur, un compteur de score, un vÃ©rificateur de rÃ©ponse, un gÃ©nÃ©rateur pseudo-alÃ©atoire (LFSR) et un contrÃ´leur principal (FSM).
  Tous ces composants ont Ã©tÃ© rÃ©alisÃ©s mais pas encore testÃ©s.

Pour chaque entitÃ© VHDL crÃ©Ã©e, nous avons dÃ©veloppÃ© un **testbench** complet pour valider son bon fonctionnement. Ce testbench permet de simuler l'entitÃ© et de vÃ©rifier les sorties en fonction des entrÃ©es fournies. Nous avons utilisÃ© **GHDL** pour la simulation et **GTKWave** pour visualiser les signaux.
Nous avons Ã©galement utilisÃ© **Vivado** pour la synthÃ¨se et la programmation de la carte ARTY A7. Vivado nous a permis de vÃ©rifier le bon fonctionnement de l'ALU et de l'ensemble du microcontrÃ´leur sur la carte.

Le projet est structurÃ© de la maniÃ¨re suivante :
Vous trouverez un dossier pour chaque entitÃ© VHDL nommÃ© `nom_entitÃ©` contenant l'entitÃ© `nom_entitÃ©.vhd` (soit l'entitÃ© `nom_entitÃ©` et son architecture `nom_entitÃ©_arch`) ; son testbench `nom_entitÃ©_testbench.vhd`, un fichier de simulation `nom_entitÃ©_gtkwave.vcd` et le resultat de la simulation `nom_entitÃ©_waves.png`.
Dans la partie [DÃ©marrage rapide](#ğŸš€-dÃ©marrage-rapide), nous avons crÃ©Ã© des scripts bash pour faciliter la simulation et la compilation des diffÃ©rents modules. Ces scripts permettent de lancer la simulation d'un module en particulier et d'ouvrir automatiquement GTKWave pour visualiser les signaux.

---

<div class="page"/>

## ğŸš€ DÃ©marrage rapide

### PrÃ©requis

- **Windows 10/11 avec WSL** (Windows Subsystem for Linux)
- **VS Code** avec lâ€™extension - WSL
- **GHDL** installÃ© sous WSL (`sudo apt install ghdl gtkwave`)
- **GTKWave** pour visualiser les signaux (`sudo apt install gtkwave`)
- **Vivado** (pour la synthÃ¨se sur carte, voir : [Installation de Vivado](#vivado--installation-et-test-de-lalu))

### Installation et simulation sous WSL/VS Code

1. **Clone le dÃ©pÃ´t**â€¯:

   ```bash
   git clone https://github.com/Corentin-k/VHDL-LogiGame.git
   cd VHDL-LogiGame
   ```

2. **Simuler un module avec le script fourni**â€¯:

   Plusieurs scripts bash sont fournis pour faciliter la simulation et la compilation des diffÃ©rents modulesâ€¯:

   - Dans le dossier racine du projet.
   - Pour tester un component qui ne dÃ©pend pas d'autres modules :

     ```bash
     ./run_vhdl.sh nom_module
     ```

     Par exemple pour tester le testbench de l'interconnexionâ€¯:

     ```bash
     ./run_vhdl.sh interconnexion
     ```

   - Pour ouvrir automatiquement GTKWave (visualisation des signaux)â€¯:

     ```bash
     ./run_vhdl.sh interconnexion --g
     ```

- Pour le test de la mÃ©moire d'instruction et le top level, deux scripts ont Ã©tÃ© rÃ©alisÃ©s.

  Les scripts compilent tous les modules nÃ©cessaires et lancent la simulation avec gÃ©nÃ©ration dâ€™un fichier VCD pour GTKWave.

  ```bash
      ./test_mem.sh
      ./test_top.sh
  ```

---

<div class="page"/>

## 1ï¸âƒ£ RÃ©alisation d'un ALU

L'ALU (Arithmetic and Logic Unit) est l'unitÃ© de calcul du microcontroleur. Elle est capable de rÃ©aliser des opÃ©rations arithmÃ©tiques et logiques sur des entiers de 8 bits.
Elle est composÃ©e de plusieurs unitÃ©s fonctionnelles, oÃ¹ chaque unitÃ© est responsable d'une opÃ©ration spÃ©cifique. L'ALU est contrÃ´lÃ©e par un signal de sÃ©lection `SEL_FCT` qui dÃ©termine quelle opÃ©ration doit Ãªtre effectuÃ©e sur les entrÃ©es `A` et `B` .

### âœ¨ EntitÃ© `Hearth_UAL`

Lâ€™ALU prend en entrÃ©e :

- Deux valeurs A et B sur 4 bits (std_logic_vector(3 downto 0))
- Deux bits de retenue (SR_IN_L et SR_IN_R) pour les opÃ©rations de dÃ©calage et dâ€™addition
- Un code de fonction (SEL_FCT) sur 4 bits qui sÃ©lectionne lâ€™opÃ©ration Ã  effectuer

Elle fournit en sortie :

- Le rÃ©sultat S sur 8 bits (std_logic_vector(7 downto 0))
- Deux bits de retenue de sortie (SR_OUT_L et SR_OUT_R)

```vhdl

entity hearth_ual is
    port(
        A        : in  std_logic_vector(3 downto 0);
        B        : in  std_logic_vector(3 downto 0);
        SR_IN_L  : in  std_logic;                    -- bit de retenue d'entrÃ©e pour dÃ©calage Ã  droite
        SR_IN_R  : in  std_logic;                    -- bit de retenue d'entrÃ©e pour dÃ©calage Ã  gauche et addition

        SEL_FCT  : in  std_logic_vector(3 downto 0); -- SEL_FCT est le code de la fonction Ã  rÃ©aliser

        SR_OUT_L : out std_logic;                    -- bit de retenue de sortie gauche
        SR_OUT_R : out std_logic;                    -- bit de retenue de sortie droite
        S        : out std_logic_vector(7 downto 0)   -- rÃ©sultat ALU 8 bits
    );
end hearth_ual;
```

### ğŸ”¢ OpÃ©rations prises en charge

L'ALU est capable de rÃ©aliser les opÃ©rations suivantes :

| Code | OpÃ©ration           |
| ---- | ------------------- |
| 0000 | nop                 |
| 0001 | A                   |
| 0010 | B                   |
| 0011 | not A               |
| 0100 | not B               |
| 0101 | A and B             |
| 0110 | A or B              |
| 0111 | A xor B             |
| 1000 | DÃ©calage Ã  droite A |
| 1001 | DÃ©calage Ã  gauche A |
| 1010 | DÃ©calage Ã  droite B |
| 1011 | DÃ©calage Ã  gauche B |
| 1100 | A+B avec retenue    |
| 1101 | A+B                 |
| 1110 | A-B                 |
| 1111 | A\*B                |

### ğŸ› ï¸ Variables internes et affichage des types

Pour certaines opÃ©rations (addition, soustraction, multiplication), il est nÃ©cessaire de travailler sur des vecteurs plus larges que les entrÃ©es dâ€™origine pour Ã©viter les erreurs de dÃ©bordement et permettre une gestion correcte du signe (signed/unsigned).

Nous avons donc crÃ©Ã© des variables internes grand_A et grand_B :

Ces variables Ã©tendent A et B de 4 Ã  8 bits.
Les 4 bits de poids forts sont remplis avec le bit de signe (A(3) ou B(3)), ce qui permet de conserver le signe lors des opÃ©rations arithmÃ©tiques (extension de signe pour signed).
Les 4 bits de poids faibles reprennent la valeur dâ€™origine.

```vhdl

        variable grand_A         : std_logic_vector(7 downto 0);
        variable grand_B         : std_logic_vector(7 downto 0);

        grand_A(7 downto 4) := (others => A(3));
        grand_A(3 downto 0) := A;
        grand_B(7 downto 4) := (others => B(3));
        grand_B(3 downto 0) := B;
```

Un autre problÃ¨me que nous avons rencontrÃ© durant les diffÃ©rents tests est la gestion de l'affichage des signaux. DÃ¨s lors, nous devions dÃ©terminer une faÃ§on d'afficher les signaux en fonction de leur type (std_logic, std_logic_vector, etc.).
Vous trouverez ci dessous un rÃ©capitulatif des fonctions que nous avons utilisÃ©es pour y parvenir :

| Type de donnÃ©es  | Fonction utilisÃ©e                                       | Format de sortie     |
| ---------------- | ------------------------------------------------------- | -------------------- |
| std_logic        | `std_logic'image(signal)` ou` std_ulogic'image(signal)` | binaire              |
| std_logic_vector | `to_string(signal)`                                     | binaire              |
| std_logic_vector | `integer'image(to_integer(unsigned(signal)))`           | dÃ©cimal signÃ© ou non |

Cependant la fonction `to_string(signal)` n'est pas disponible dans la version ghld utilisÃ©. Il a donc fallu crÃ©er une fonction pour afficher les signaux de type `std_logic_vector` en binaire.

```vhdl
        function to_string(slv : std_logic_vector) return string is
                variable result : string(1 to slv'length);
            begin
                for i in slv'range loop
                    result(slv'length - (i - slv'low)) := character'VALUE(std_ulogic'image(slv(i)));
                end loop;
                return result;
            end function;
```

## ğŸ§ª Test de l'ALU

Pour valider le bon fonctionnement de lâ€™ALU, nous avons dÃ©veloppÃ© un [testbench](./hearth_ual/hearth_ual_testbench.vhd) VHDL complet.
Pour ce faire nous avons utilisÃ© des procÃ©dures en VHDL pour balayer toutes les combinaisons possibles de l'ALU : `display_case(name:string)` et `test_case(name:string)`

```vhdl
procedure display_case(name : string) is
begin
    report "Test: " & name & " | A=" & integer'image(to_integer(unsigned(A_sim))) &
            " B=" & integer'image(to_integer(unsigned(B_sim))) &
            " SR_IN_L=" & std_logic'image(SR_IN_L_sim) &
            " SR_IN_R=" & std_logic'image(SR_IN_R_sim) &
            " SEL_FCT=" & integer'image(to_integer(unsigned(SEL_sim))) &
            " S=" & integer'image(to_integer(unsigned(S_sim))) &
            " SR_OUT_L=" & std_logic'image(SR_OUT_L_sim) &
            " SR_OUT_R=" & std_logic'image(SR_OUT_R_sim);
end procedure;
```

```vhdl
procedure test_case(
    signal_name : string;
    sel_val     : std_logic_vector(3 downto 0);
    a_val, b_val : std_logic_vector(3 downto 0);
    sr_in_l, sr_in_r : std_logic;
    expected_S  : std_logic_vector(7 downto 0);
    expected_L, expected_R : std_logic := '0'
) is
begin
    SEL_sim <= sel_val;
    A_sim <= a_val;
    B_sim <= b_val;
    SR_IN_L_sim <= sr_in_l;
    SR_IN_R_sim <= sr_in_r;
    wait for 10 ns;
    display_case(signal_name);
    assert S_s = expected_S report signal_name & ": S incorrect" severity error;
    assert SR_OUT_L_s = expected_L report signal_name & ": SR_OUT_L incorrect" severity error;
    assert SR_OUT_R_s = expected_R report signal_name & ": SR_OUT_R incorrect" severity error;
end procedure;
```

![testbench](./hearth_ual/hearth_ual_waves.png)

Ici nous avons un exemple de test de l'ALU :
sel_s = "1000" correspond Ã  l'opÃ©ration shift droit de A avec une entrÃ©e de retenue qui vaut 1. On peut donc voir qu'on retrouve le rÃ©sultat attendu : A vaut 10 en hexadÃ©cimal soit 1010 en binaire et le rÃ©sultat est donc 0D soit 1101.

Nous retrouvons Ã©galement ce rÃ©sultat par les asserts :

```bash
ghdl -r --std=08 --ieee=synopsys ual_testbench --wave=ual_testbench.ghw

Test: NOP | A=0 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=0 S=0 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A | A=2 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=1 S=2 SR_OUT_L='0' SR_OUT_R='0'
Test: S=B | A=0 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=2 S=3 SR_OUT_L='0' SR_OUT_R='0'
R='0'
Test: S=A and B | A=6 B=5 SR_IN_L='0' SR_IN_R='0' SEL_FCT=5 S=4 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A or B | A=4 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=6 S=7 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A xor B | A=7 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=7 S=5 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift droit A | A=10 B=0 SR_IN_L='1' SR_IN_R='0' SEL_FCT=8 S=13 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift gauche A | A=12 B=0 SR_IN_L='0' SR_IN_R='1' SEL_FCT=9 S=9 SR_OUT_L='1' SR_OUT_R='0'
Test: Shift droit B | A=0 B=6 SR_IN_L='1' SR_IN_R='0' SEL_FCT=10 S=11 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift gauche B | A=0 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=11 S=7 SR_OUT_L='0' SR_OUT_R='0'
Test: Addition A+B+SR_IN_R | A=2 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=12 S=6 SR_OUT_L='0' SR_OUT_R='0'
Test: Addition A+B | A=4 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=13 S=6 SR_OUT_L='0' SR_OUT_R='0'
Test: Soustraction A-B | A=7 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=14 S=4 SR_OUT_L='0' SR_OUT_R='0'

Tous les tests passÃ©s avec succÃ¨s.
```

> **Note : pour la lecutre nous avons supprimÃ© chaque 'hearth_ual_testbench.vhd:50:13:@60ns:(report note):' devant les tests pour une meilleure lisibilitÃ©.**

## ğŸ—ºï¸ SchÃ©ma de lâ€™ALU

> SchÃ©ma gÃ©nÃ©rÃ© avec Vivado Ã  partir de l'entitÃ© `hearth_ual`.

![Schematic ALU](./img/schematic.png)

---

<div class="page"/>

## 2ï¸âƒ£ Buffers

### âœ¨ EntitÃ© `buffer_ual`

Au dÃ©but du projet, nous avons envisagÃ© deux types de buffersâ€¯:

- **Buffer avec signal dâ€™activation (`enable`)**â€¯: la sortie **est modifiÃ©e uniquement si `enable` est Ã  '1'**â€¯; sinon, la valeur prÃ©cÃ©dente est conservÃ©e (la modification est empÃªchÃ©e).
- **Buffer sans signal dâ€™activation**â€¯: la sortie **est modifiÃ©e Ã  chaque front dâ€™horloge**, sans condition.

AprÃ¨s expÃ©rimentation, il Ã©tait plus simple et plus flexible dâ€™utiliser uniquement le buffer avec signal `enable`.  
Dans ce cas, pour obtenir le comportement dâ€™un buffer sans enable, il nous suffit de connecter `enable` Ã  `'1'` lors de lâ€™instanciation.

Le composant `buffer_ual` est **gÃ©nÃ©rique** grÃ¢ce au paramÃ¨tre `N`, ce qui permet de crÃ©er des buffers de nâ€™importe quelle taille (4 bits, 8 bits, etc.) selon les besoins du module (`Buffer_A`, `Buffer_B`, `MEM_CACHE_1`, `MEM_CACHE_2`â€¦).

**Fonctionnement**â€¯:  
Ã€ chaque front montant de lâ€™horloge, si `enable = '1'`, la valeur dâ€™entrÃ©e `e1` est mÃ©morisÃ©e et disponible sur la sortie `s1`.  
Si `enable = '0'`, la sortie conserve sa valeur prÃ©cÃ©dente (la modification est empÃªchÃ©e).  
Le reset asynchrone permet de remettre la sortie Ã  zÃ©ro Ã  tout moment.

```vhdl
entity buffer_ual is
    generic (
        N : integer := 4
    );
    port (
        e1     : in  std_logic_vector (N-1 downto 0);
        reset  : in  std_logic;
        clock  : in  std_logic;
        enable : in  std_logic;
        s1     : out std_logic_vector (N-1 downto 0)
    );
end buffer_ual;
```

## ğŸ§ª Test des buffers avec/sans enable:

> Fichier de test : [buffer_ual_testbench.vhd](./buffer_ual/buffer_ual_testbench.vhd)

```bash
./run_vhdl.sh buffer_ual
Buffer 4 bits sans enable :
e1_sim:10
s1_sim1: 10
e1_sim:5
s1_sim1: 5
-------------------------------
Buffer 3 bits avec enable :
e2_sim:0
../../src/ieee/v93/numeric_std-body.vhdl:2098:7:@20ns:(assertion warning): NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
s2_sim1: 0
e2_sim:1
../../src/ieee/v93/numeric_std-body.vhdl:2098:7:@40ns:(assertion warning): NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
Valeur de s1_sim2: 0
>>> Activation de enable !
e2_sim:7
Valeur de s1_sim2 aprÃ¨s activation enable: 7
>>> Remodification de la valeur sans activer enable !
e2_sim:1
Valeur de s1_sim2: 7
```

On constate que, malgrÃ© la modification de e2_sim avec enable = â€™0â€™, la sortie s1_sim2 reste figÃ©e sur sa valeur prÃ©cÃ©dente.
Lâ€™avertissement â€œmetavalueâ€ est attendu. Il provient de s1_sim2 qui est encore indÃ©finie tant que enable nâ€™a pas Ã©tÃ© activÃ©e.

![RÃ©sultats de la simulation](./buffer_ual/buffer_ual_waves.png)

---

<div class="page"/>

## 3ï¸âƒ£ RÃ©alisation de lâ€™interconnexion

L'interconnexion est responsable de la gestion des donnÃ©es entre les diffÃ©rentes unitÃ©s de l'ALU. Elle permet de sÃ©lectionner les entrÃ©es et les sorties des diffÃ©rentes unitÃ©s en fonction du signal de sÃ©lection.

En fonction de la valeur de `SEL_ROUTE`, elle dÃ©termine quelles donnÃ©es sont transfÃ©rÃ©es vers les buffers, les mÃ©moires cache ou la sortie finale. Ainsi, elle permet de router les donnÃ©es entre les diffÃ©rentes unitÃ©s de l'ALU et de gÃ©rer les entrÃ©es/sorties des buffers et mÃ©moires cache. De plus en fonction de la valeur de `SEL_OUT`, elle permet de sÃ©lectionner la sortie finale de l'interconnexion.

De plus, nous avons fait en sorte que pour chaque cas de routage, l'interconnexion envoie non seulement les valeurs des entrÃ©es vers les bonnes mÃ©moires cache ou buffers, mais aussi '0' par dÃ©faut vers les autres buffers et mÃ©moires, afin d'Ã©viter tout problÃ¨me de routage. Par ailleurs, les signaux 'enable' Ã©tant dÃ©sactivÃ©s pour les buffers non utilisÃ©s, leurs valeurs ne sont pas modifiÃ©es.

Par la suite, pour valider une opÃ©ration, nous avons ajoutÃ© un signal `ready` qui est mis Ã  '1' lorsque le calcul est effectuÃ© et que la sortie est valide. L'interconnexion envoie une valeur de 1 au signal 'ready' qui indique que le calcul a Ã©tÃ© effectuÃ© et que la sortie est valide. Ce signal sera utilisÃ© dans le top level pour indiquer que le rÃ©sultat est prÃªt Ã  Ãªtre utilisÃ©. Ainsi, comme nous le verrons dans la memoire d'instruction, toute instruction finnissant par 11 (RES_OUT=S), permettra de finir une opÃ©ration car le signal `ready` sera Ã  '1' et la sortie `RES_OUT` sera valide.

### âœ¨ EntitÃ© `interconnexion`

```vhdl
entity interconnexion is
    port(
        -- SEL_ROUTE permet de dÃ©finir le transfert de donnÃ©es qui sera effectuÃ© lors du prochain cycle horloge (prochain front montant de lâ€™horloge).
        SEL_ROUTE : in std_logic_vector(3 downto 0); -- SÃ©lecteur de route

        A_IN      : in std_logic_vector(3 downto 0); -- EntrÃ©e A
        B_IN      : in std_logic_vector(3 downto 0); -- EntrÃ©e B
        S         : in std_logic_vector(7 downto 0); -- EntrÃ©e S


        MEM_CACHE_1_in: in std_logic_vector(7 downto 0); -- MÃ©moire cache 1
        MEM_CACHE_1_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_1_ou
        MEM_CACHE_1_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_1_out

        MEM_CACHE_2_in : in std_logic_vector(7 downto 0); -- MÃ©moire cache 2
        MEM_CACHE_2_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_2_out_enable
        MEM_CACHE_2_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_2_out

        -- Les mÃ©moires Buffer_A, Buffer_B permettent de stocker les donnÃ©es directement liÃ©es au cÅ“ur de lâ€™UAL, c'est-Ã -dire Ã  la sous-fonction arithmÃ©tique et logique.
        -- Elles seront chargÃ©es (activÃ©es sur front montant de lâ€™entrÃ©e clk) suivant les valeurs de lâ€™entrÃ©e SEL_ROUTE
        Buffer_A  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer A
        Buffer_A_enable : out std_logic; -- Signal d'activation pour Buffer A

        Buffer_B  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer B
        Buffer_B_enable : out std_logic; -- Signal d'activation pour Buffer B

        SEL_OUT : in std_logic_vector(1 downto 0); -- SÃ©lecteur de sortie
        RES_OUT : out std_logic_vector(7 downto 0); -- Sortie

        ready : out std_logic
    );
end interconnexion;
```

### ğŸ”„ OpÃ©rations possibles

L'interconnexion permet ainsi de rÃ©aliser les opÃ©rations suivantes :

- **A -> Buffer_A**
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_A** (4 bits de poids faible)
- **MEM_CACHE_2 -> Buffer_A** (4 bits de poids fort)
- **S -> Buffer_A** (4 bits de poids faible)
- **S -> Buffer_A** (4 bits de poids fort)

- **B -> Buffer_B**
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids fort)
- **S -> Buffer_B** (4 bits de poids faible)
- **S -> Buffer_B** (4 bits de poids fort)

- **S -> MEM_CACHE_1_in**
- **S -> MEM_CACHE_2_in**

### ğŸ§ª Test de l'interconnexion

> Fichier de test : [interconnexion_testbench.vhd](./interconnexion_testbench.vhd)

```bash
./run_vhdl.sh interconnexion
---------------------------
Test routage A_IN vers Buffer_A
SEL_ROUTE = 0 A_IN = 10 Buffer_A: 10
---------------------------
Test S vers MEM_CACHE_1_out
SEL_ROUTE = 14 S = 1 MEM_CACHE_1_out: 1
---------------------------
Test S vers RES_OUT
SEL_ROUTE = 0 S = 3 RES_OUT: 3 ready (le calcul est effectuÃ©)= '1'
```

![RÃ©sultats de la simulation](./interconnexion/interconnexion_waves.png)

Sur le schÃ©ma de simulation, on peut voir que les signaux sont correctement routÃ©s en fonction de la valeur de `SEL_ROUTE`. Au niveau de la ligne rouge, SEL_ROUTE = 1110 correspond Ã  l'opÃ©ration de routage de S vers MEM_CACHE_1_out. On peut voir que la valeur de S est bien transmise Ã  MEM_CACHE_1_out.
Buffer_A et Buffer_B sont modifiÃ©s car on envoie 0 comme valeur par dÃ©faut. Mais lorsqu'on n'active pas les signaux d'activation `Buffer_A_enable` et `Buffer_B_enable`, ils ne sont pas modifiÃ©s.
La sortie est donc bien Ã  01.

De plus sur le test 3, on remarque un signal `ready` qui est Ã  '1'. Ce signal indique que le calcul a Ã©tÃ© effectuÃ© et que la sortie `RES_OUT` est valide. Il sera utilisÃ© dans le top level pour indiquer que le rÃ©sultat est prÃªt Ã  Ãªtre utilisÃ©.

<div class="page"/>

## 4ï¸âƒ£ MÃ©moire d'instructions

### âœ¨ EntitÃ© `mem_instructions`

La mÃ©moire dâ€™instructions contient la sÃ©quence dâ€™opÃ©rations Ã  exÃ©cuter par le microcontrÃ´leur, chaque instruction Ã©tant codÃ©e sur 10 bits.
Elle permet de stocker jusquâ€™Ã  128 instructions diffÃ©rentes (indexÃ©es de 0 Ã  127).

Chaque instruction encodeâ€¯:

- Les 4 premiers bitsâ€¯: lâ€™opÃ©ration Ã  effectuer (exâ€¯: addition, multiplication, etc.)
- Les 4 bits suivantsâ€¯: le routage des donnÃ©es (exâ€¯: vers quel buffer ou mÃ©moire cache transfÃ©rer le rÃ©sultat)
- Les 2 derniers bitsâ€¯: sÃ©lection de la sortie ou dâ€™autres paramÃ¨tres (exâ€¯: validation du rÃ©sultat)

Lâ€™entitÃ© mem_instructions reÃ§oit en entrÃ©e un index dâ€™instruction (instruction sur 7 bits) et renvoie en sortie la donnÃ©e binaire associÃ©e (donnee sur 10 bits).

Nous avons donc coder les instructions pour rÃ©aliser les trois fonctions demandÃ©es :

- A\*B
- (A+B) xnor A
- (A0 and B1) or (A1 and B0)

```vhdl
entity mem_instructions is
    port (
        clk      : in  std_logic;
        reset    : in  std_logic;
        instruction : in std_logic_vector(6 downto 0);-- 7 bits pour 128 instructions
        donnee : out std_logic_vector(9 downto 0)
    );
end mem_instructions;
```

### ğŸ§ª Test de la mÃ©moire d'instructions

> Fichier de test : [mem_instructions_testbench.vhd](./mem_instructions_testbench.vhd)

```bash
coco@MSI:/mnt/c/Users/ckerv/OneDrive - Efrei/EFREI/L3/Semestre 6/VHDL2/mem_instructions$ ./mem.sh
mem_instructions_testbench.vhd:225:9:@47ns:(report note): RES_OUT = 6
mem_instructions_testbench.vhd:245:5:@147ns:(report note): RES_OUT (A+B xnor A) = 2
mem_instructions_testbench.vhd:260:5:@237ns:(report note): RES_OUT (A0 and B1) or (A1 and B0) = 1
```

![RÃ©sultats de la simulation](./mem_instructions/mem_instructions_waves.png)

Le chronogramme nous permet dâ€™observer la simulation de lâ€™exÃ©cution de la sÃ©rie dâ€™instructions. Nous allons analyser trois sÃ©quences dâ€™opÃ©rations distinctes.

_RemarqueÂ : le signal_ `reset_sim`, *qui n'apparaÃ®t pas ici, est mis Ã *Â `'1'` *puis Ã *Â `'0'` _pour rÃ©initialiser le systÃ¨me._

---

## PhaseÂ 1Â : La multiplication (`A * B`)

- **Initialisation et chargement des entrÃ©es (jusquâ€™Ã  environ 30Â ns)**Â :

  - Les entrÃ©esÂ `A_in_sim` etÂ `B_in_sim` sont initialisÃ©es Ã Â `"0011"`Â (3 en dÃ©cimal).
  - Au premier front montant deÂ `clk_sim`, on metÂ `addr_sim = "0000000"`Â (instructionÂ 0).
  - InstructionÂ 0Â (`"0000000000"`)Â :

    - La valeur deÂ `A_in_sim`Â (`"0011"`) est chargÃ©e dansÂ `buffer_a_sim`.
    - On observe queÂ `buffer_a_sim` devientÂ `"0011"`.

  - Au cycle suivant, `addr_sim` passe Ã Â `"0000001"`Â (instructionÂ 1).
  - InstructionÂ 1Â (`"0000011100"`)Â :

    - La valeur deÂ `B_in_sim`Â (`"0011"`) est chargÃ©e dansÂ `buffer_b_sim`.
    - On voit queÂ `buffer_b_sim` devientÂ `"0011"`.

- **OpÃ©ration de multiplication (environ 30Â ns Ã Â 60Â ns)**Â :

  - `addr_sim` est mis Ã Â `"0000010"`Â (instructionÂ 2).
  - InstructionÂ 2Â (`"1111000011"`)Â :

    - Indique une opÃ©ration de multiplication et la sortie du rÃ©sultat surÂ `s_sim` (correspond Ã Â `res_out_sim` dans le testbench).
    - Pendant cette phase,Â `s_sim` passe Ã Â `"00001001"`Â (9 en dÃ©cimal), soit le rÃ©sultat deÂ 3Â Ã—Â 3.
    - Le signalÂ `ready_sim` passe Ã Â `'1'`, indiquant que le rÃ©sultat est prÃªt.

---

## PhaseÂ 2Â : Lâ€™opÃ©ration `(A + B) XNOR A`

- **RÃ©initialisation et chargement des nouvelles entrÃ©es (environÂ 70Â ns Ã Â 90Â ns)**Â :

  - Un nouveau cycle de rÃ©initialisation est effectuÃ© viaÂ `reset_sim`.
  - `A_in_sim` est fixÃ© Ã Â `"1111"`Â (â€“1 en dÃ©cimal pour un nombre signÃ© surÂ 4Â bits)
    etÂ `B_in_sim` Ã Â `"0111"`Â (7 en dÃ©cimal).
  - `addr_sim` passe successivement par les adresses correspondant aux instructionsÂ 3Â Ã Â 9Â :

    1. **InstructionÂ 3**Â (`"0000000000"`)Â :

       - `A_in_sim`Â (`"1111"`) est chargÃ© dansÂ `buffer_a_sim`.
       - `buffer_a_sim` devientÂ `"1111"`.

    2. **InstructionÂ 4**Â (`"0000011100"`)Â :

       - `B_in_sim`Â (`"0111"`) est chargÃ© dansÂ `buffer_b_sim`.
       - `buffer_b_sim` devientÂ `"0111"`.

    3. **InstructionÂ 5**Â (`"1101111000"`)Â :

       - Effectue lâ€™opÃ©ration _addition_ des valeurs stockÃ©es dans les deux buffers et stocke le rÃ©sultat dansÂ `mem_cache_1_sim`.
       - Ici,Â `"1111"`Â (â€“1) +Â `"0111"`Â (7) =Â `"0110"`Â (6) â†’Â `mem_cache_1_sim` devientÂ `"0110"`.

    4. **InstructionÂ 6**Â (`"0000100000"`)Â :

       - Pas dâ€™opÃ©ration, etÂ `mem_cache_1_sim`Â (`"0110"`) est transfÃ©rÃ© Ã Â `buffer_b_sim`.
       - `buffer_b_sim` devientÂ `"0110"`.

    5. **InstructionÂ 7**Â (`"0111111100"`)Â :

       - Effectue lâ€™opÃ©ration _XOR_ sur les valeurs stockÃ©es dans les deux buffers et stocke le rÃ©sultat dansÂ `mem_cache_2_sim`.
       - SoitÂ `"1111"`Â XORÂ `"0110"` =Â `"1001"` â†’Â `mem_cache_2_sim` devientÂ `"1001"`.

    6. **InstructionÂ 8**Â (`"0000001100"`)Â :

       - Pas dâ€™opÃ©ration, etÂ `mem_cache_2_sim`Â (`"1001"`) est transfÃ©rÃ© Ã Â `buffer_a_sim`.
       - `buffer_a_sim` devientÂ `"1001"`.

    7. **InstructionÂ 9**Â (`"0011000011"`)Â :

       - Effectue lâ€™opÃ©ration _NOT_ sur la valeur dansÂ `buffer_a_sim` et sort le rÃ©sultat surÂ `s_sim`.
       - SoitÂ `NOT "1001" = "0110"`.
       - On observe queÂ `s_sim` (etÂ `res_out_sim`) prend la valeurÂ `"0110"`.

  - Le signalÂ `ready_sim` passe Ã Â `'1'`, indiquant que le rÃ©sultat est prÃªt.

---

## PhaseÂ 3Â : `(A0 AND B1) OR (A1 AND B0)`

- **RÃ©initialisation et chargement des nouvelles entrÃ©es (environÂ 150Â ns Ã Â 170Â ns)**Â :

  - Une nouvelle rÃ©initialisation est effectuÃ©e.
  - `A_in_sim` etÂ `B_in_sim` sont fixÃ©s Ã Â `"1111"`.
  - `addr_sim` passe successivement par les adresses correspondant aux instructionsÂ 10Â Ã Â 19Â :

    1. **InstructionÂ 10**Â (`"0000000000"`)Â :

       - `A_in_sim`Â (`"1111"`) est chargÃ© dansÂ `buffer_a_sim`.
       - `buffer_a_sim` devientÂ `"1111"`.

    2. **InstructionÂ 11**Â (`"0000011100"`)Â :

       - `B_in_sim`Â (`"1111"`) est chargÃ© dansÂ `buffer_b_sim`.
       - `buffer_b_sim` devientÂ `"1111"`.

    3. **InstructionÂ 12**Â (`"1010110000"`)Â :

       - Effectue lâ€™opÃ©ration _dÃ©calage Ã  droite_ de la valeur stockÃ©e dansÂ `buffer_b_sim` et stocke le rÃ©sultat dansÂ `buffer_b_sim`.
       - `"1111"` dÃ©calÃ© Ã  droite devientÂ `"0111"`.
       - `buffer_b_sim` devientÂ `"0111"`.

    4. **InstructionÂ 13**Â (`"0101111000"`)Â :

       - Effectue lâ€™opÃ©ration _AND_ des valeurs stockÃ©es dans les deux buffers et stocke le rÃ©sultat dansÂ `mem_cache_1_sim`.
       - SoitÂ `"1111"` ANDÂ `"0111"` =Â `"0111"`.
       - `mem_cache_1_sim` devientÂ `"0111"`.

    5. **InstructionÂ 14**Â (`"0000000000"`)Â :

       - `A_in_sim`Â (`"1111"`) est Ã  nouveau chargÃ© dansÂ `buffer_a_sim`.
       - `buffer_a_sim` redevientÂ `"1111"`.
         _(NoteÂ : le testbench recharge `A_in_sim`, ce qui Ã©crase la valeur prÃ©cÃ©dente dansÂ `buffer_a_sim` avant lâ€™instructionÂ 16.)_

    6. **InstructionÂ 15**Â (`"0000011100"`)Â :

       - `B_in_sim`Â (`"1111"`) est chargÃ© dansÂ `buffer_b_sim`.
       - `buffer_b_sim` redevientÂ `"1111"`.

    7. **InstructionÂ 16**Â (`"1000010100"`)Â :

       - Effectue lâ€™opÃ©ration _dÃ©calage Ã  droite_ de la valeur stockÃ©e dansÂ `buffer_a_sim` et stocke le rÃ©sultat dansÂ `buffer_a_sim`.
       - `"1111"` dÃ©calÃ© Ã  droite devientÂ `"0111"`.
       - `buffer_a_sim` devientÂ `"0111"`.

    8. **InstructionÂ 17**Â (`"0101010100"`)Â :

       - Effectue lâ€™opÃ©ration _AND_ sur les valeurs dans les deux buffers et stocke le rÃ©sultat dansÂ `buffer_a_sim`.
       - SoitÂ `"0111"` ANDÂ `"1111"` =Â `"0111"`.
       - `buffer_a_sim` resteÂ `"0111"`.

    9. **InstructionÂ 18**Â (`"0000100000"`)Â :

       - Pas dâ€™opÃ©ration etÂ `mem_cache_1_sim`Â (`"0111"`) est transfÃ©rÃ© Ã Â `buffer_b_sim`.
       - `buffer_b_sim` devientÂ `"0111"`.

    10. **InstructionÂ 19**Â (`"0110111011"`)Â :

        - Effectue lâ€™opÃ©ration _OR_ sur les valeurs des deux buffers, stocke le rÃ©sultat dansÂ `mem_cache_1_sim` et sort le rÃ©sultat surÂ `s_sim`.
        - SoitÂ `"0111"` ORÂ `"0111"` =Â `"0111"`.
        - On observe queÂ `s_sim` prend la valeurÂ `"0111"`.

  - Le signalÂ `ready_sim` passe Ã Â `'1'`, indiquant que le rÃ©sultat est prÃªt.

---

<div class="page"/>

## 5ï¸âƒ£ Top Level

Le Top Level rÃ©unit tous les composants prÃ©cÃ©dentsâ€¯: ALU, buffers, interconnexion, mÃ©moire dâ€™instructions, etc.
Câ€™est lâ€™entitÃ© principale qui orchestre le fonctionnement du microcontrÃ´leur et du jeu.

### âœ¨ EntitÃ© `TopLevel`

Lâ€™entitÃ© top_level gÃ¨reâ€¯:

- Les entrÃ©es utilisateur (boutons, switches)
- Le sÃ©quencement des instructions via la mÃ©moire dâ€™instructions
- Le routage des donnÃ©es entre les diffÃ©rents modules (buffers, caches, ALUâ€¦)
- Lâ€™affichage des rÃ©sultats sur les LEDs

```vhdl
entity top_level is
    Port (
        CLK100MHZ : in STD_LOGIC;
        sw        : in STD_LOGIC_VECTOR(3 downto 0);
        btn       : in STD_LOGIC_VECTOR(3 downto 0);
        led       : out STD_LOGIC_VECTOR(3 downto 0);
        led0_r, led0_g, led0_b : out STD_LOGIC;
        led1_r, led1_g, led1_b : out STD_LOGIC;
        led2_r, led2_g, led2_b : out STD_LOGIC;
        led3_r, led3_g, led3_b : out STD_LOGIC
    );
end top_level;
```

**Fonctionnement**â€¯:

Ã€ chaque front dâ€™horloge, le top level lit les entrÃ©es utilisateur et pilote la mÃ©moire dâ€™instructions pour dÃ©terminer quelle opÃ©ration exÃ©cuter.
Il gÃ¨re un automate dâ€™Ã©tats pour sÃ©lectionner la fonction Ã  exÃ©cuter selon le bouton pressÃ©.
Les rÃ©sultats des calculs sont affichÃ©s sur les LEDs (vertes pour le rÃ©sultat et rouges pour indiquer que le rÃ©sultat est diponible).
Le signal ready indique quand le rÃ©sultat est disponible.

### ğŸ§ª Test du Top Level

> Fichier de test : [MCU_PRJ_2025_TopLevel_testbench.vhd](./top_level/top_level_testbench.vhd)

```bash
./test_top.sh
Test du top_level
----------------------------
Appuie sur le bouton 0 pour rÃ©initialiser
 BTN 0 reset : '0''0''0''0''0''0''0''0' | sw=1111
----------------------------
 Appuie sur le bouton 1 pour tester la premiere fonction :
A*B : '0''0''0''0''0''0''0''1' | sw=1111
----------------------------
Appuie sur le bouton 2 pour tester la deuxieme fonction :
(A + B) xnor  A ='0''0''0''0''1''1''1''0' | sw=1111
----------------------------
Appuie sur le bouton 3 pour tester la troisieme fonction :
(A0 and  B1) or (A1 and B0) ='0''0''0''0''0''1''1''1' | sw=1111
Fin de simulation Ã  5000 ns
```

![RÃ©sultats de la simulation toplevel](./top_level/top_level_waves.png)

Le chronogramme nous permet dâ€™observer la simulation de lâ€™utilisation du microcontrÃ´leur, mais surtout de contrÃ´ler son bon fonctionnement.

Pour chaque bouton simulÃ©, nous observons le comportement des leds qui indiquent le rÃ©sultat.
Nous avons effectuÃ© ce test avec diffÃ©rentes valeurs de A et B `(sw)`, en refaisant les calculs Ã  la main afin de dÃ©tecter les potentielles erreurs.

Par exemple, au niveau du curseur rouge :

- A et B `(sw)` sont fixÃ©s Ã  `"1111"` soit -1 pour un nombre signÃ© sur 4 bits.
- le bouton simulÃ© est le bouton 1 `(btn = 2)`, ce qui correspond Ã  la multiplication A\*B
- on remarque que le rÃ©sultat affichÃ© sur les leds est `"0001"`

Ce rÃ©sultat de simulation est donc cohÃ©rent car :

- 1111<sub>2</sub> = -1<sub>10</sub>
- -1 Ã— -1 = 1
- 1<sub>10</sub> = 0000 0001<sub>2</sub>
- On retrouve bien 0001 sur les led de bits de poids faible ledX_g.

<div class="page"/>

## Partie 2 - LogiGame

La partie deux vise Ã  implÃ©menter les entitÃ©s utiles au fonctionnement du jeu en exploitant l'ALU prÃ©cedemment rÃ©alisÃ©e.
Nous avons rÃ©alisÃ© les composants suivants sans effectuer de test sur la carte ni en rÃ©alisant des test poussÃ©s sur chaque entitÃ© pour confirmer son bon fonctionnement (Ã  part le LFSR). C'est pour cela que nous avons mis tous les codes dans le dossier : [Partie_jeu/](./Partie_jeu/)

## 9ï¸âƒ£GÃ©nÃ©rateur pseudo-alÃ©atoire (LFSR)

Le module LFSR (Linear Feedback Shift Register) gÃ©nÃ¨re une sÃ©quence pseudo-alÃ©atoire de 4 bits, utilisÃ©e pour le choix alÃ©atoire des couleurs dans le jeu.

### âœ¨ EntitÃ© `lfsr`

```vhdl
entity lfsr is
    port(
        CLK100MHZ : in std_logic;  -- horloge principale (100 MHz)
        reset : in std_logic;  -- rÃ©initialisation du registre Ã  une valeur initiale non nulle Â«1011Â»
        enable : in std_logic;  -- active lâ€™Ã©volution du LFSR Ã  chaque front montant
        rnd : out std_logic_vector(3 downto 0)  -- vecteur de 4 bits reprÃ©sentant la valeur pseudo-alÃ©atoire courante
    );
end lfsr;
```

**Fonctionnement**â€¯:

- Ã€ chaque front montant de lâ€™horloge, si `enable='1'`, la sortie `rnd` change selon le polynÃ´me Xâ´ + XÂ³ + 1.
- La valeur initiale est fixÃ©e Ã  `"1011"` pour Ã©viter la sÃ©quence nulle.

Le LFSR dÃ©cale les bits Ã  droite et calcule le nouveau bit de poids faible comme le XOR des bits 3 et 2. Cela permet de gÃ©nÃ©rer une sÃ©quence pseudo-alÃ©atoire de 15 valeurs diffÃ©rentes avant de boucler.

Pour implÃ©menter le LFSR, nous n'avons pas utilisÃ© l'ALU crÃ©Ã© dans la partie 1 par manque de temps. Pour une meilleure gestion de ce composant, il aurait donc fallu crÃ©er les instructions nÃ©cessaires afin de les ajouter dans la mÃ©moire d'instruction.

### ğŸ§ª Test du LFSR

> Fichier de test : [lfsr_testbench.vhd](./Partie_jeu/lfsr/lfsr_testbench.vhd)

```bash
lfsr_testbench.vhd:76:13:@25ns:(report note): rnd = 11
lfsr_testbench.vhd:76:13:@35ns:(report note): rnd = 7
lfsr_testbench.vhd:76:13:@45ns:(report note): rnd = 15
lfsr_testbench.vhd:76:13:@55ns:(report note): rnd = 14
lfsr_testbench.vhd:76:13:@65ns:(report note): rnd = 12
lfsr_testbench.vhd:76:13:@75ns:(report note): rnd = 8
lfsr_testbench.vhd:76:13:@85ns:(report note): rnd = 1
lfsr_testbench.vhd:76:13:@95ns:(report note): rnd = 2
lfsr_testbench.vhd:76:13:@105ns:(report note): rnd = 4
lfsr_testbench.vhd:76:13:@115ns:(report note): rnd = 9
lfsr_testbench.vhd:76:13:@125ns:(report note): rnd = 3
lfsr_testbench.vhd:76:13:@135ns:(report note): rnd = 6
lfsr_testbench.vhd:76:13:@145ns:(report note): rnd = 13
lfsr_testbench.vhd:76:13:@155ns:(report note): rnd = 10
lfsr_testbench.vhd:76:13:@165ns:(report note): rnd = 5
lfsr_testbench.vhd:76:13:@175ns:(report note): rnd = 11
lfsr_testbench.vhd:76:13:@185ns:(report note): rnd = 7
lfsr_testbench.vhd:76:13:@195ns:(report note): rnd = 15
lfsr_testbench.vhd:76:13:@205ns:(report note): rnd = 14
lfsr_testbench.vhd:76:13:@215ns:(report note): rnd = 12
lfsr_testbench.vhd:76:13:@225ns:(report note): rnd = 8
lfsr_testbench.vhd:76:13:@235ns:(report note): rnd = 1
lfsr_testbench.vhd:76:13:@245ns:(report note): rnd = 2
lfsr_testbench.vhd:76:13:@255ns:(report note): rnd = 4
lfsr_testbench.vhd:76:13:@265ns:(report note): rnd = 9
lfsr_testbench.vhd:76:13:@275ns:(report note): rnd = 3
lfsr_testbench.vhd:76:13:@285ns:(report note): rnd = 6
lfsr_testbench.vhd:76:13:@295ns:(report note): rnd = 13
lfsr_testbench.vhd:76:13:@305ns:(report note): rnd = 10
lfsr_testbench.vhd:76:13:@315ns:(report note): rnd = 5
lfsr_testbench.vhd:76:13:@365ns:(report note): rnd = 11
lfsr_testbench.vhd:76:13:@375ns:(report note): rnd = 7
lfsr_testbench.vhd:76:13:@385ns:(report note): rnd = 15
lfsr_testbench.vhd:76:13:@395ns:(report note): rnd = 14
lfsr_testbench.vhd:76:13:@405ns:(report note): rnd = 12
lfsr_testbench.vhd:76:13:@415ns:(report note): rnd = 8
lfsr_testbench.vhd:76:13:@425ns:(report note): rnd = 1
lfsr_testbench.vhd:76:13:@435ns:(report note): rnd = 2
lfsr_testbench.vhd:76:13:@445ns:(report note): rnd = 4
lfsr_testbench.vhd:76:13:@455ns:(report note): rnd = 9
lfsr_testbench.vhd:76:13:@465ns:(report note): rnd = 3
lfsr_testbench.vhd:76:13:@475ns:(report note): rnd = 6
lfsr_testbench.vhd:76:13:@485ns:(report note): rnd = 13
lfsr_testbench.vhd:76:13:@495ns:(report note): rnd = 10
lfsr_testbench.vhd:76:13:@505ns:(report note): rnd = 5
lfsr_testbench.vhd:76:13:@515ns:(report note): rnd = 11
lfsr_testbench.vhd:76:13:@525ns:(report note): rnd = 7
lfsr_testbench.vhd:76:13:@535ns:(report note): rnd = 15
lfsr_testbench.vhd:76:13:@545ns:(report note): rnd = 14
lfsr_testbench.vhd:76:13:@555ns:(report note): rnd = 12
lfsr_testbench.vhd:76:13:@565ns:(report note): rnd = 8
lfsr_testbench.vhd:76:13:@575ns:(report note): rnd = 1
lfsr_testbench.vhd:76:13:@585ns:(report note): rnd = 2
lfsr_testbench.vhd:76:13:@595ns:(report note): rnd = 4
lfsr_testbench.vhd:76:13:@605ns:(report note): rnd = 9
lfsr_testbench.vhd:76:13:@615ns:(report note): rnd = 3
lfsr_testbench.vhd:76:13:@625ns:(report note): rnd = 6
lfsr_testbench.vhd:76:13:@635ns:(report note): rnd = 13
lfsr_testbench.vhd:76:13:@645ns:(report note): rnd = 10
lfsr_testbench.vhd:76:13:@655ns:(report note): rnd = 5
```

![RÃ©sultats de la simulation](./Partie_jeu/lfsr/lfsr_waves.png)

On observe que rnd_sim change Ã  chaque front montant de lâ€™horloge lorsque enable_sim est Ã  '1'.
AprÃ¨s un reset, la valeur revient bien Ã  "1011" (soit 11 en dÃ©cimal).
La sÃ©quence de valeurs produites (11, 7, 15, 14, 12, 8, 1, 2, 4, 9, 3, 6, 13, 10, 5, ...) correspond exactement Ã  la sÃ©quence attendue pour un LFSR 4 bits avec le polynÃ´me Xâ´ + XÂ³ + 1. De plus, comme convenu, le LFSR gÃ©nÃ¨re 15 valeurs diffÃ©rentes avant de revenir Ã  la valeur initiale.

# A partir d'ici plus aucun testbench n'a Ã©tÃ© rÃ©aliser pour vÃ©rifier le bon fonctionnement des entitÃ©s cependant les composant ont Ã©tÃ© rÃ©aliser

<div class="page"/>

## 7ï¸âƒ£ Compteur de score

Le module **score_compteur** gÃ¨re le score du joueur.

### âœ¨ EntitÃ© `score_compteur`

```vhdl
entity score_compteur is
    port (
        clk       : in  std_logic; -- horloge systÃ¨me
        reset     : in  std_logic; --remise Ã  zÃ©ro du score
        valid_hit : in  std_logic; -- indiquant la rÃ©ussite (1) ou lâ€™Ã©chec (0)
        score     : out std_logic_vector(3 downto 0); -- score courant codÃ© sur 4 bits
        game_over : out std_logic -- signal indiquant la fin du jeu
    );
end score_compteur;
```

- Le score sâ€™incrÃ©mente Ã  chaque bonne rÃ©ponse (`valid_hit = '1'`).
- `game_over` passe Ã  '1' lorsque le score atteint 15.

### ğŸ§ª Test du score_compteur

Pas de test effectuÃ© sur ce composant

---

## 8ï¸âƒ£ VÃ©rificateur de rÃ©ponse

Le module **verif_resultat** valide si le joueur a appuyÃ© sur le bon bouton dans le temps imparti.

### âœ¨ EntitÃ© `verif_resultat`

```vhdl
entity verif_resultat is
    port (
        clk       : in  std_logic; -- horloge systÃ¨me
        reset     : in  std_logic; -- rÃ©initialisation du module
        timeout   : in  std_logic; -- signal de fin de dÃ©lai
        led_color : in  std_logic_vector(2 downto 0); -- couleur affichÃ©e sur LD3 (3 bits, R=100, G=010, B=001)
        btn_r     : in  std_logic; -- boutons de rÃ©ponse (BTN1, BTN2, BTN3)
        btn_g     : in  std_logic;
        btn_b     : in  std_logic;
        valid_hit : out std_logic -- passe Ã  '1' si la bonne rÃ©ponse a Ã©tÃ© donnÃ©e dans les temps
    );
end verif_resultat;
```

- `valid_hit` passe Ã  '1' uniquement si le bon bouton est pressÃ© avant le timeout.
- Un seul appui est comptabilisÃ© par round.

### ğŸ§ª Test du verif_resultat

Pas de test effectuÃ© sur ce composant

## 6ï¸âƒ£ Minuteur

Le module **minuteur** permet de gÃ©rer le temps imparti pour rÃ©pondre Ã  chaque question.

### âœ¨ EntitÃ© `minuteur`

```vhdl
entity minuteur is
    port (
        clk      : in std_logic;
        reset    : in std_logic;
        start    : in std_logic;
        sw_level : in std_logic_vector(1 downto 0);
        time_out : out std_logic
    );
end Minuteur;
```

- Le temps de rÃ©ponse dÃ©pend de `sw_level` (niveau de difficultÃ©).
- Le signal `time_out` passe Ã  '1' lorsque le temps est Ã©coulÃ©.

### ğŸ§ª Test du Minuteur

Pas de test effectuÃ© sur ce composant

## ğŸ”Ÿ ContrÃ´leur principal (FSM)

Le module **FSM** (Finite State Machine) orchestre lâ€™ensemble du jeu LogiGameâ€¯: il gÃ¨re le lancement du timer, la vÃ©rification de la rÃ©ponse, lâ€™incrÃ©mentation du score et la dÃ©tection de la fin de partie.

### âœ¨ EntitÃ© `fsm`

```vhdl
entity fsm is
    port (
        clk        : in  std_logic; -- horloge systÃ¨me (100 MHz)
        reset      : in  std_logic; -- remise Ã  zÃ©ro globale
        start      : in  std_logic; -- bouton de dÃ©marrage
        sw_level   : in  std_logic_vector(1 downto 0); -- niveau de difficultÃ©
        btn_r      : in  std_logic; -- bouton rouge
        btn_g      : in  std_logic; -- bouton vert
        btn_b      : in  std_logic; -- bouton bleu
        led_color  : out std_logic_vector(2 downto 0); -- couleur affichÃ©e sur LD3
        score      : out std_logic_vector(3 downto 0); -- score courant
        game_over  : out std_logic -- signal de fin de partie
    );
end fsm;
```

- Lâ€™Ã©tat du jeu Ã©volue selon un **automate Ã  Ã©tats finis**â€¯:
  - **IDLE**â€¯: attente du bouton start
  - **NEW_ROUND**â€¯: gÃ©nÃ©ration dâ€™un nouveau stimulus et lancement du timer
  - **WAIT_RESPONSE**â€¯: attente de la rÃ©ponse ou du timeout
  - **END_GAME**â€¯: blocage du jeu en cas de dÃ©faite ou score maximal
- Le FSM pilote les modules internesâ€¯: LFSR, minuteur, score_compteur, verif_resultat.

### ğŸ§ª Test du fsm

Pas de test effectuÃ© sur ce composant

<div class="page"/>

## Conclusion

Ce projet VHDL nous a permis de mettre en pratique lâ€™ensemble des notions vues en cours autour de la conception matÃ©rielle et de la programmation dâ€™un microcontrÃ´leur simple.

Nous avons appris Ã â€¯:

- ModÃ©liser et structurer un projet matÃ©riel en sÃ©parant chaque fonctionnalitÃ© dans des entitÃ©s VHDL claires et rÃ©utilisables (ALU, buffers, interconnexion, mÃ©moire dâ€™instructions, etc.).

- Ã‰crire des testbenchs efficaces pour valider chaque composant individuellement, automatiser les tests et interprÃ©ter les rÃ©sultats de simulation avec GHDL et GTKWave.

- GÃ©rer la complexitÃ© dâ€™un projet VHDLâ€¯: gestion des signaux, synchronisation, Ã©tats, routage des donnÃ©es, et intÃ©gration de tous les modules dans un top level cohÃ©rent.

- Comprendre lâ€™importance de la vÃ©rificationâ€¯: chaque composant testÃ© sÃ©parÃ©ment, puis intÃ©grÃ© et validÃ© dans un systÃ¨me complet.

Tous ces points nous ont permis de rÃ©aliser un coeur de controlleur fonctionnel sur la carte ARTY A7, capable dâ€™exÃ©cuter des opÃ©rations arithmÃ©tiques et logiques de base:

Vous pouvez retoruvÃ© la vidÃ©o du rÃ©sultat final sur la carte ARTY A7 ici : [VidÃ©o de dÃ©monstration](./video/VID_20250530_170818.mp4).

---

## Vivado : Installation et Test de lâ€™ALU

### ğŸ“¦ Installation de Vivado

- Installer **Vivado ML Standard** (minimum requis pour ARTY A7).

![alt text](/img/installationVivado.png)

---

### ğŸ—ï¸ CrÃ©ation du projet

Puis crÃ©er un nouveau projet et faire les configurations suivantes :

1. **CrÃ©er un projet** :

   - Type : RTL Project
   - Composant : `XC7A35TCSG324-1`
   - Target language : **VHDL**

2. **Ajouter les sources** :
   - Contraintes : `PRJ_24-25_Entite_TopLevel_Constraints.xdc`
   - Design sources :
     - `MCU_PRJ_2025_TopLevel_vide.vhd`
     - **Votre ALU**

Ajoutez votre entitÃ© ALU en tant que composant dans `MCU_PRJ_2025_TopLevel_vide` :

```vhdl

 -- Ajout de votre entitÃ© alu en tant que component
    signal My_A,My_B, My_SEL_FCT : std_logic_vector(3 downto 0);
    signal My_SR_IN_R , My_SR_IN_L, My_SR_OUT_L, My_SR_OUT_R: std_logic;
    signal My_S  : std_logic_vector(7 downto 0);
begin
    MyUALCore : Nom_de_votre_entitÃ©
    Port Map(
        A=>sw,
        B =>sw,
        SR_IN_L => sw(3),
        SR_IN_R=>sw(0),
        S=> My_S,
        SR_OUT_L=>led3_b,
        SR_OUT_R=>led2_b,
        SEL_FCT=>btn
        );

    led <= My_S(7 downto 4);
    led0_g <= My_S(0);  led0_b <='0';
    led1_g <= My_S(1);  led1_b <='0'; led1_r <='0';
    led2_g <= My_S(2);  led2_b <='0';led2_r <='0';
    led3_g <= My_S(3);  led3_b <='0';led3_r <='0';


end MCU_PRJ_2021_TopLevel_Arch;
```
