# FINISHLOG
已完成：
    2020-08-30 port$param的正则表达式的匹配
               图标更新
    2020-08-31 完成module和例化模块的提取函数的校验
    2020-09-02 完成iverilog的仿真 
    2020-09-08 完成初始化无配置文件强制生成问题
    2020-09-09 完成文件层级实现

下一个任务：
    对iVerilog的支持--（已实现）
        完成rtl文件路径的去重问题，但未测试--（已实现）
    使用js完成对模块的例化
        完成格式匹配

