{"patent_id": "10-2021-0161450", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0165626", "출원번호": "10-2021-0161450", "발명의 명칭": "하이케이", "출원인": "앨로힘 주식회사", "발명자": "임승구"}}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "MIM(Metal Insulator Metal) 캐패시터로서, 금속으로 이루어진 하부 전극; 상기 하부 전극 상에 증착된 제1 막질; 상기 제1 막질 상에 증착되는 유전층;상기 유전층 상에 증착되는 제2 막질; 및상기 제2 막질 상에 금속으로 이루어진 상부 전극을 포함하고, 상기 제1 막질 및 상기 제2 막질은 상기 유전층의 메탈 성분으로 이루어진 막질 및 메탈릭성(metal-rich)으로이루어진 유전층 막질 중 어느 하나로 증착된, 캐패시터."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제1 막질 및 상기 제2 막질은 불화수소(Hf) 및 지르코늄(Zr) 중 어느 하나인, 캐패시터."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 유전층은 하프늄 옥사이드(HfO2) 및 지르코늄 다이 옥사이드(ZrO2) 중 어느 하나로 구현된 High-K 유전체인, 캐패시터."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 제1 막질 및 상기 제2 막질은 복수의 층으로 형성된, 캐패시터."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 제1 막질 및 상기 제2 막질의 두께는 0.3nm 내지 0.8nm로 형성된, 캐패시터.공개특허 10-2022-0165626-3-청구항 6 제1항에 있어서, 상기 하부 전극 및 상기 상부 전극은 전도성 물질로 물리기상증착법(PVD_Physical VaporDeposition), 화학기상증착법(CVD_Chemical Vapor Deposition) 및 원자층증착법(ALD_Atomic Layer Deposition)중 어느 하나로 증착하는, 캐패시터."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "MIM 캐패시터 제조 방법으로서, 금속으로 이루어진 하부 전극을 증착하는 단계;상기 하부 전극 상에 제1 막질을 증착하는 단계; 상기 제1 막질 상에 유전층을 증착하는 단계; 상기 유전층 상에 제2 막질을 증착하는 단계; 및 상기 제2 막질 상에 금속으로 이루어진 상부 전극을 증착하는 단계를 포함하고, 상기 제1 막질 및 상기 제2 막질은 상기 유전층의 메탈 성분으로 이루어진 막질 및 메탈릭성(metal-rich)으로이루어진 유전층 막질 중 어느 하나로 증착된, 캐패시터 제조 방법."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 유전층을 증착하는 단계는, 산화하프늄(HfO2) 및 산화 지르코늄(ZrO2) 중 어느 하나로 구현된 High-K 유전체를 증착하는, 캐패시터 제조 방법."}
{"patent_id": "10-2021-0161450", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서, 상기 제1 막질을 형성하는 단계는 상기 하부 전극 상에 복수의 층으로 증착하는 단계를 포함하고, 상기 제2 막질을 형성하는 단계는 상기 유전층 상에 복수로 증착하는 단계를 더 포함하는, 캐패시터 제조 방법."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시 예는 유전상수가 높은 High-K 물질로 이루어진 유전층과 금속 재질의 하부 전극 사이에 금속 성의 제1 막질과 유전층과 상부 전극 사이에 금속성의 제2 막질을 적층하도록 하여, 하부 전극과 유전층 사이 및 상부 전극과 유전층 사이에 산소 계열의 계면막이 형성되는 것을 방지하는 하이케이(HIGH-K)를 이용한 MIM 캐패 시터 및 이의 제조 방법을 제공한다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은, 하이케이(HIGH-K) 유전체 물질을 이용한 MIM 캐패시터 및 이의 제조 방법에 관한 것으로서, 더욱 상 세하게는 High-K 물질로 구현된 유전층과 전극 사이의 막질 반응을 제어하기 위한 하이케이(HIGH-K) 유전체 물 질을 이용한 MIM 캐패시터 및 이의 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "이하에서 기술되는 내용은 본 발명의 실시 예와 관련되는 배경 정보를 제공할 목적으로 기재된 것일 뿐이고, 기 술되는 내용들이 당연하게 종래기술을 구성하는 것은 아니다. 최근 스마트폰, 인공지능, 자율주행차, 사물인터넷 등 응용에 있어 고성능 (높은 클럭 스피드, 높은 에너지 소 모) SOC칩 (System-on-Chip, 시스템 온 칩)들이 사용되며, 고주파 영역대 (수백 MHz의 주파수 밴드 대역)에 있 어 파워 노이즈, 스위칭 노이즈 등을 줄이는 기술 개발이 요구되고 있다. 이러한 캐패시터는 증강된 에너지 저장능력을 가진 중요한 수동소자로서, 온칩 (on-chip) MOS 캐패시터, MIM 캐 패시터, 딥트렌치 (Deep Trench) 캐패시터, 그리고 Single Package에 적용 가능한 랜드사이드 캐패시터 (Land Side Capacitor, LSC) 등의 개발을 통해 상기 문제들을 해결하기 위한 노력이 진행되고 있다. 캐패시터 중 특히 3차원 High-K MIM 캐패시터는 동일 단면적에서 다른 종류의 캐패시터에 비해, 유전막의 high- K 물질 특성과 3차원 트렌치 구조로 따른 캐패시터의 용량이 증가할 수 있는 효과가 있다. 또한, 3차원 High-K MIM 캐패시터는 메탈 전극을 사용함에 따라 저항이 감소될 수 있는 효과가 있어 고주파 영역에서의 사용에 장점 이 있으나, 아직까지 산업계에서 요구하는 충분한 용량 및 특성을 만족하는 캐패시터 제품이 상용화되지 않고 있는 한계가 있다. 또한, High-K 물질로 구현된 유전층을 포함하는 MIM 캐패시터를 제조하는 과정 또는 후속 프로세스 중 발생하는 열처리 공정에서 상부 및 하부 전극과 그 사이에 위치한 유전층 막질 사이에 옥사이드(Oxide) 계열의 불 균일한 중간 계면층이 발생한다는 한계가 있다. 이와 같이 생성된 계면층으로 인해 MIM 캐패시터의 용량이 변화하거나, 산포가 증가할 수 있다는 문제가 있다. 또한, 생성된 계면층은 계면 내 전하를 포획하는 에너지 레벨을 생성하여 캐패시터 동작 중 누설전류가 증가할 수 있도록 하는 한계가 있다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상술한 한계를 극복하기 위해 유전층이 High-K 물질로 구현된 하이케이(HIGH-K)를 이용한 MIM 캐패시 터 및 이의 제조 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은 High-K 물질로 구현된 유전층을 포함하는 MIM 캐패시터를 제조하는 과정 또는 후속 프로세스 중 발생하는 열처리 공정에서 상부 및 하부 전극과 유전층 사이에 불균일한 계면층이 생성되는 것을 방지할 수 있는 하이케이(HIGH-K) 유전체 물질을 이용한 MIM 캐패시터 및 이의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명의 목적은 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시 예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발 명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 알 수 있을 것이다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 MIM 캐패시터는, 금속으로 이루어진 하부 전극, 상기 하부 전극 상에 증착된 제1 막 질, 상기 제1 막질 상에 증착되는 유전층, 상기 유전층 상에 증착되는 제2 막질 및 상기 제2 막질 상에 금속으 로 이루어진 상부 전극을 포함하고, 상기 제1 막질 및 상기 제2 막질은, 상기 하부 전극 및 상기 상부 전극 상 에 상기 유전층의 메탈 성분 막질 및 상기 하부 전극 및 상기 상부 전극 증착 시 상기 유전층의 성분과 결합 가 능한 막질 중 어느 하나의 증착으로 형성될 수 있다. 본 발명의 실시 예에 따른 상기 제1 막질 및 상기 제2 막질은 불화수소(Hf) 및 지르코늄(Zr) 중 어느 하나일 수 있다. 본 발명의 실시 예에 따른 상기 유전층은 하프늄 옥사이드(HfO2) 및 지르코늄 다이 옥사이드(ZrO2) 중 어느 하 나로 구현된 High-K 유전체일 수 있다. 본 발명의 실시 예에 따른 상기 제1 막질 및 상기 제2 막질은 복수의 층으로 형성될 수 있다. 본 발명의 실시 예에 따른 상기 제1 막질 및 상기 제2 막질의 두께는 0.3nm 내지 0.8nm로 형성될 수 있다. 본 발명의 실시 예에 따른 상기 하부 전극 및 상기 상부 전극은 전도성 물질로 물리기상증착법(PVD_Physical Vapor Deposition), 화학기상증착법(CVD_Chemical Vapor Deposition) 및 원자층증착법(ALD_Atomic Layer Deposition) 중 어느 하나로 증착할 수 있다. 본 발명의 실시 예에 따른 MIM 캐패시터 제조 방법은, 금속으로 이루어진 하부 전극을 증착하고, 상기 하부 전 극 상에 제1 막질을 증착하고, 상기 제1 막질 상에 유전층을 증착하며, 상기 유전층 상에 제2 막질을 증착하고, 상기 제2 막질 상에 금속으로 이루어진 상부 전극을 증착하는 과정으로 수행될 수 있다. 이때, 상기 제1 막질 및 상기 제2 막질은 상기 유전층의 메탈 성분으로 이루어진 막질 및 메탈릭성(metal- rich)으로 이루어진 유전층 막질 중 어느 하나로 증착될 수 있다. 전술한 것 외의 다른 측면, 특징, 및 이점이 이하의 도면, 청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예의 MIM 캐패시터는 유전상수가 큰 High-K 물질로 구성된 유전층을 이용하여 캐패시터의 성능 을 최대화할 수 있다. 유전층은 High-K 옥사이드(Oxide) 물질로 구성함에 따라 메탈 성분의 하부 전극 및 상부 전극과 유전층 사이에 산소 계열의 막질이 형성될 수 있다. 이를 방지하기 위해 하부 전극과 유전층 사이, 유전 층과 상부 전극 사이에 제1 막질 및 제2 막질을 증착하도록 한다. 증착된 제1 막질 및 제2 막질에 의해 유전층 의 산소 성분과 하부 전극 및 상부 전극의 메탈 성분이 결합하여 하부 전극과 유전층 사이 및 유전층과 상부 전 극 사이에 산소 계열의 막이 형성되는 것을 방지할 수 있다. 즉, 복수의 층으로 증착된 막질이 유전층과 하부 전극 및 상부 전극과의 접촉을 차단하여 유전층과 전극 사이에 옥사이드 계열의 중간 계면 생성을 방지하도록 한다. 또한, 캐패시터 용량 산포 감소 및 누설 전류가 발생하는 것을 방지할 수 있다. 즉, MIM 캐패시터 제조 시 열 공정 과정에서도 High-K 물질의 유전층과 전극 사이에 산소 계열의 불균일한 중간 계면층이 생성되는 것을 막아 캐패시터의 성능 저하를 방지할 수 있도록 한다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 명세서에 발명된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거 나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명 에서 사용되는 구성요소에 대한 접미사 \"모듈\" 및 \"부\"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용 되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 발명된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 발명된 실시 예의 요지를 흐릴 수있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 발명된 실시 예를 쉽게 이 해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 발명된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소 들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\" 있다거나 \"직접 접속되어\" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수개의 표현을 포함한다. 본 출원에서, \"포함한다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부 품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되 어야 한다. 이하 첨부된 도면을 참조하여 본 발명의 실시 예를 설명한다. 도 1은 본 발명의 실시 예에 따른 MIM 캐패시터를 도시한 도면이고, 도 2는 도 1의 Ⅱ-Ⅱ에 따른 단면도이며, 도 3 은 본 발명의 실시 예에 따른 MIM 캐패시터를 도시한 도면이다. 도면의 설명에 앞서, 본 발명의 실시 예에 따른 MIM 캐패시터에 있어서, '두께 방향'은 유전층을 쌓아 올리는 방향 즉 '증착 방향'과 동일한 개념으로 사용할 수 있다. 도면을 참고하면, 본 발명의 실시 예에 따른 MIM 캐패시터는 기판 상에 하부 전극, 유전층 및 상부 전극이 증착되어 형성될 수 있다. 기판은 Pt/Ti/SiO2/Si의 구조를 가진 기판이 사용될 수 있으며, 이때, 기판이 Pt인 경우 기판자체가 하부 전극으로서의 기능을 할 수 있다. 이와 다르게, 기판이 Ti인 경우, 하부 전극과 접착력을 향상 시킬 수 있는 기능을 할 수 있으며, 두께는 조건에 따라 변경될 수 있지만 수나노 내니 수십나노 두께로 형성될 수 있다. 하부 전극 및 상부 전극은 모두 금속 물질로 형성될 수 있고, TiN, TaN 등과 같은 다 원소 전도성 물 질, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루 어진 도전성 페이스트를 사용한 물질 중 어느 하나로 이루어질 수 있다. 다시 도면을 참고하여 본 발명의 실시 예에 따른 MIM 캐패시터의 유전층은 높은 유전 상수를 가진 High-K 물질로 구현될 수 있다. 예컨대, 유전층은 하프늄 옥사이드(HfO2) 및 지르코늄 다이 옥사이드 (ZrO2) 중 어느 하나로 구현될 수 있으며, 본 발명의 실시 예에서는 지르코늄 다이 옥사이드로 구현된 예를 들 어 설명하기로 한다. 한편 High-K란, 반도체의 게이트나 캐패시터를 제조할 때, 사용하는 신물질이다. 구체적으로, 반도체 회로의 미세화에 따라 디자인 룰이 50나노 이하로 내려가면 크로스토크(Cross Talk)와 같은 전류 누설이 문제가 될 수 있다. 이러한 문제를 해결하기 위하여 절연막으로 High-K를 사용함으로써 전하를 가두어 전류 누설을 막도록 할 수 있다. 하부 전극 및 상부 전극과 유전층 사이에 제1 막질 및 제2 막질을 포함하는 막질 이 형성될 수 있다. 유전층을 증착할 때, High-K 물질을 ALD 또는 CVD 방식으로 증착할 수 있다. 이 때, 유전층을 증착하는 초기 단계에서 유전층 성분 중 메탈 성분으로 이루어진 막질 또는 메탈리치(metal-rich) 상태의 막질이 하부 전극 상에 증착될 수 있다. 이렇게 증착된 막질을 제1 막질이라고 할 수 있다. 구체적으로 유전층은 메탈 성분을 포함할 수 있다. 예컨대, 유전층이 하프늄 옥사이드(HfO2)인 경우, 메탈 성분은 Hf일 수 있고, 유전층이 지르코늄 다이 옥사이드(ZrO2)인 경우 메탈 성분은 Zr일 수 있다. 이러한 유전 층의 메탈 성분만으로 이루어진 성분을 막질화 하여 하부 전극 상에 증착한 층을 제1 막질이라 할 수 있다. 즉, 제1 막질을 증착하지 않고 하부 전극 상에 유전층을 증착하게 되면, High-K 물질의 산소 성분과 하부 전극의 메탈 성분이 결합하여 옥사이드 계열의 막질이 생성될 수 있다. 이러한 제1 막질은 유전층의 성분에 따라 결정될 수 있다. 예컨대, 유전층이 하프늄 옥사이드 (HfO2)인 경우 제1 막질은 Hf의 메탈 성분만으로 이루어질 수 있고, 다르게 유전층이 지르코늄 다이 옥사이드(ZrO2)인 경우 제1 막질은 Zr의 메탈 성분만으로 이루어질 수 있다. 이와 같이 형성된 제1 막질 은 유전층과 하부 전극이 접하는 것을 막아 유전층의 산소성분과 하부 전극의 메탈 성분이 결합하는 것을 차단하는 구성이라 할 수 있다. 이와 유사하게, 유전층 상에 상부 전극을 증착하기 전 제2 막질을 증착할 수 있다. 이렇게 증착된 제1 막질과 제2 막질는 상부 전극 및 하부 전극과 메탈성분을 포함하는 유전층 사이에 옥사이드 계열의 중간 계면(막질)의 형성되는 것을 방지하도록 한다. 형성되는 제1 막질 및 제2 막질의 두께는 0.3nm 내지 0.8nm로 형성될 수 있지만, 증착되는 제1 막질 및 제2 막질의 두께에 의해 발명이 제한되는 것은 아니다. 또한, 제1 막질 및 제2 막질은 여러 번 증착될 수도 있다. 도 3에 도시된 바와 같이, 하부 전극 상에 제1 막질을 여러 번 증착하여 제1 막질 자체를 복수의 층으로 형성할 수도 있다. 이와 유사하게 유전층 상에 증착하는 제2 막질을 복수의 층으로 형성할 수 있다. 이와 같이 제1 막질 및 제2 막질을 복수의 층으로 형성함에 따라 하부 전극/상부 전극과 유전층이 접하는 경우를 차단 할 수 있다. 즉, 복수의 층으로 증착된 막질이 유전층과 하부 전극 및 상부 전극과의 접촉을 차 단하여 유전층과 전극 사이에 옥사이드 계열의 중간 계면 생성을 방지할 수 있다. 한편, 제1 막질 및 제2 막질 생성 시, 하부 전극/상부 전극 증착 과정에서 하부 전극 /상부 전극의 구성 성분을 조절하여 형성할 수도 있다. 예를 들어, 하부 전극 및 상부 전극은 전도성 물질로 구성되어 물리기상증착법(PVD_Physical Vapor Deposition), 화학기상증착법(CVD_Chemical Vapor Deposition) 및 원자층증착법(ALD_Atomic Layer Deposition) 중 어느 하나로 증착될 수 있다. 이와 같이, 하부 전극과 유전층 사이에 제1 막질을 증착하고, 유전층과 상부 전극 사 이에 제2 막질을 증착하도록 하여, MIM 캐패시터 제조 과정에서 메탈 재질의 전극과 산소가 포함된 high-K 유전층의 메탈성분과 산소 성분이 결합하여 옥사이드 계열의 막질이 형성되는 것을 방지할 수 있다. 형성될 수 있는 옥사이드 계열 막질은 캐패시터 용량 산포를 감소시키고, 누설 전류를 증가시킬 수 있는 문제를 생성시킨다. 이러한 문제 해결을 위해 하부 전극과 유전층 사이에 제1 막질을 증착하고, 유전층 과 상부 전극 사이에 증착된 제1 막질 및 제2 막질에 의해 하부 전극, 유전층 및 상부 전극 경계면에 불균일한 중간 산화막 생성을 방지할 수 있다. 도 4는 본 발명의 실시 예에 따른 MIM 캐패시터의 제조 과정을 도시한 도면이다. 도면을 참고하면, MIM 캐패시터는 MIM 캐패시터를 형성하는 하부 전극 및 상부 전극을 포함 하고, 하부 전극과 상부 전극 사이에 증착된 유전층을 포함할 수 있다. 이러한 MIM 캐패시터는 하부 전극을 도포한 뒤, 하부 전극 상에 하이케이(high-K) 유전층 물질을 도포한 후, 하이케이 유전체 물질 상에 메탈 전극을 도포할 수 있다. 메탈 전극이 도포된 후, 포토리소그라피와 드라이 에칭의 패터닝 작업이 수행될 수 있으며, 패터닝 작업으로 하부 전극 및 상부 전극을 분리하는 과정을 통해 MIM 캐패시터를 제조할 수 있다. MIM 캐패시터 제조 과정을 구체적으로 살펴보면, 우선 기판을 증착할 수 있다(도 4의(a)). 기판 은 Pt/Ti/SiO2/Si의 구조를 가진 기판이 사용될 수 있고, 기판의 구조는 조건에 따라 변경될 수 있다. 형성된 기판 상에 하부 전극을 증착할 수 있다(도 4의 (a)). 증착되는 하부 전극은 금속(메탈) 재질일 수 있으며, 예를 들어 TiN, TaN 등과 같은 다 원소 전도성 물질, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등 의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질 중 어느 하나일 수 있다. 이하 본 발명에서는 TiN, TaN 등과 같은 다 원소 전도성 물질로 구성된 예를 들어 설명하기로 한다.이후, 하부 전극 상에 제1 막질을 증착할 수 있다(도 4의 (b)). 증착되는 제1 막질은 하부 전극 상에 증착되는 유전층을 증착하는 증착 초기 단계에서 하부 전극 상에 유전층 성분 중 메탈 성 분으로 이루어진 막질 또는 메탈리치(metal-rich) 상태의 막질을 의미할 수 있다. 제1 막질을 증착하면, 유전층을 증착할 수 있다(도 4의 (c)). 유전층은 높은 유전 상수를 가진 High-K 물질로 구현될 수 있다. 예컨대, 유전층은 하프늄 옥사이드(HfO2) 및 지르코늄 다이 옥사이드 (ZrO2) 중 어느 하나로 구현될 수 있으며, 본 발명의 실시 예에서는 지르코늄 다이 옥사이드로 구현된 예를 들 어 설명하기로 한다. 유전층이 적층되면, 유전층 상에 제2 막질을 증착할 수 있다(도 4의 (d)). 증착되는 제2 막질 은 앞서 증착한 제1 막질과 유사한 동작을 수행할 수 있다. 구체적으로, 유전층은 메탈 성분을 포함할 수 있다. 예컨대, 유전층이 하프늄 옥사이드(HfO2)인 경우, 메 탈 성분은 Hf일 수 있고, 유전층이 지르코늄 다이 옥사이드(ZrO2)인 경우 메탈 성분은 Zr일 수 있다. 이러한 유 전층의 메탈 성분만으로 이루어진 성분을 막질화하여 하부 전극 상에 증착한 층을 제1 막질이라 할 수 있고, 유전층 상에 증착한 층을 제2 막질이라 할 수 있다. 이와 같이 형성된 제1 막질 및 제2 막질에 의해 하부 전극과 유전층 사이와 상부 전극 과 유전층 사이에 옥사이드 계열의 중간 계면(막질)의 형성되는 것을 방지할 수 있다. 구체적으로, 제1 막질을 증착하지 않고 하부 전극 상에 유전층을 증착하게 되면, High-K 물질의 산소 성분 과 하부 전극의 메탈 성분이 결합하여 옥사이드 계열의 막질이 생성될 수 있다. 유사하게, 유전층 상 에 상부 전극을 증착할 경우에도, High-K 물질의 산소 성분과 하부 전극의 메탈 성분이 결합하여 옥 사이드 계열의 막질이 생성될 수 있다. 생성된 옥사이드 계열의 막질은 캐패시터 용량 산포를 감소시키고, 누설 전류를 증가시킬 수 있는 문제를 생성시킬 수 있다. 이를 최소화하기 위해, 하부 전극 상에 제1 막질을 증착하고, 유전층 상에 제2 막질을 증 착하는 것이다. 제1 막질 및 제2 막질을 증착하는 방법은 다음의 방법으로 구현될 수 있다. 예컨대, 제1 막질 및 제2 막질은 유전층의 성분에 따라 결정될 수 있다. 예컨대, 유전층이 하프늄 옥사이드(HfO2)인 경우 제1 막질 및 제2 막질은 Hf의 메탈 성분으로만 이루어질 수 있다. 여기서 제1 막질 증착 과정은 유전층 증착 초기 단계에서 유전층 중 메탈 성분으로 이루어진 막 을 하부 전극과 유전층 사이에 증착하여 형성할 수 있다. 이와 유사하게 제2 막질은 유전층 상에 상부 전극을 증착하기 전, 유전층 성분 중 메탈 성분으로 이루어진 막을 유전층과 상부 전극 사이에 증착하여 형성할 수 있다. 이와 같이 증착하여 형성된 제1 막질 및 제2 막질에 의해 유전층과 하부 전극 및 상부 전 극 사이에 옥사이드 계열의 중간 계면이 형성되는 것을 방지할 수 있다. 이와 같이 유전층 상에 제2 막질이 증착되면, 제2 막질 상에 상부 전극을 증착한 뒤, 노광, 에칭 처리 등을 통해 MIM 캐패시터를 형성할 수 있다(도 4의 (e) 및 (f)). 이와 같이 본 발명의 실시 예에 따른 MIM 캐패시터는 유전상수가 큰 High-K 물질로 구성된 유전층을 이용하여 캐패시터의 성능을 최대화할 수있다. 유전층은 High-K 물질로 구성함에 따라 메탈 성분의 하부 전극 및 상 부 전극과 유전층 사이에 산소 계열의 막질이 형성될 수 있다. 이를 방지하기 위해 하부 전극과 유전층 사이, 유전층과 상부 전극 사이에 제1 막질 및 제2 막질을 증착하도록 한다. 증착된 제1 막질 및 제2 막질에 의해 유전층의 산소 성분과 하부 전극 및 상부 전극 의 메탈 성분이 결합하여 하부 전극과 유전층 사이 및 유전층과 상부 전극 사이에 산소 계 열의 막이 형성되는 것을 방지할 수 있다. 또한, 캐패시터 용량 산포 감소 및 누설 전류가 발생하는 것을 방지할 수 있다. 즉, MIM 캐패시터 제조 시 열 공정 과정에서도 High-K 물질의 유전층과 전극 사이에 산소 계열의 불균일한 중간 계면층이 생성되는 것을 막아 캐패시터의 성능 저하를 방지할 수 있도록 한다."}
{"patent_id": "10-2021-0161450", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상 설명된 본 발명의 실시 예에 대한 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식 을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석 되어야 한다."}
{"patent_id": "10-2021-0161450", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시 예에 따른 MIM 캐패시터를 도시한 도면이다. 도 2는 도 1의 Ⅱ-Ⅱ에 따른 단면도이다. 도 3 은 본 발명의 실시 예에 따른 MIM 캐패시터를 도시한 도면이다. 도 4는 본 발명의 실시 예에 따른 MIM 캐패시터의 제조 과정을 도시한 도면이다."}
