<!DOCTYPE html>
<html lang="es">

<head>
    <meta charset="UTF-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0" />
    <title>2.1 Organización del procesador</title>
    <link href="https://fonts.googleapis.com/css2?family=Orbitron:wght@700&display=swap" rel="stylesheet" />
    <link rel="stylesheet" href="../css/style.css" />
</head>

<body>
    <header class="hero" style="height: auto; padding: 2rem 1rem;">
        <div class="overlay">
            <h1>2.1 Organización del procesador</h1>
            <p>Distribución interna de los elementos funcionales de la CPU.</p>
        </div>
    </header>

    <main style="padding: 2rem; text-align: justify;">
        <h2>2.1 Organización del procesador</h2>
        <p>
            La organización del procesador se refiere a la forma en que se estructuran internamente sus componentes para
            ejecutar instrucciones eficientemente. Los elementos principales que forman parte de esta organización son:
        </p>
        <ul>
            <li><strong>Unidad Aritmético-Lógica (ALU):</strong> Ejecuta operaciones matemáticas y lógicas.</li>
            <li><strong>Unidad de Control:</strong> Interpreta las instrucciones y dirige el flujo de datos entre los
                componentes.</li>
            <li><strong>Registros:</strong> Pequeños espacios de almacenamiento interno para datos temporales e
                instrucciones.</li>
            <li><strong>Contador de Programa (PC):</strong> Lleva la dirección de la siguiente instrucción a ejecutar.
            </li>
            <li><strong>Bus interno:</strong> Permite la interconexión entre los diferentes bloques funcionales.</li>
        </ul>

        <p>
            La organización puede variar entre arquitecturas, pero en general se busca un diseño que permita un alto
            grado de paralelismo, eficiencia energética y velocidad de procesamiento.
        </p>

        <p>
            En procesadores modernos también se incluyen unidades de ejecución múltiples, cachés internas,
            decodificadores de instrucciones y mecanismos de predicción de saltos.
        </p>

        <img src="../img/unidad2/organizacion-cpu.png" alt="Organización interna del procesador"
            style="width: 80%; margin: 2rem auto; display: block;" />

        <div style="text-align: center; margin-top: 2rem;">
            <a href="../index.html" class="scroll-button" style="text-decoration: none;">Volver al Inicio</a>
        </div>
    </main>

    <footer>
        <img src="../img/logo-tec.png" alt="Logo ITS" />
        <p>Yoshio Alberto González Padilla</p>
        <p>Contacto: <a href="mailto:l22051257@saltillo.tecnm.mx">l22051257@saltillo.tecnm.mx</a></p>
        <p>&copy; 2025 - Instituto Tecnológico de Saltillo</p>
    </footer>
</body>

</html>