根本上，我们选用多模块存储器，视为了能够提高我们单位时间内获得存储器中信息的速度。

并行存储器（优化措施）


1. 单体多字存储器
	存储器只有一个存储体，每个存储单元**存储 m 个字**，我们假设一个字就相当于一个指令，总线宽度也为 m 个字。一次并行读出 m 个字，地址必须顺序排列并处同一存储单元。
	单体多字系统在**一个存取周期内，从同一地址取出 m 条指令**，然后将指令逐条送至 CPU 执行，即每隔 $\frac{1}{m}$ 存取周期，CPU 向主存取一条指令。
	缺点：指令和数据在内存内必须是连续存放的，一旦遇到转移指令，或操作数不能连续存放，这种方法的效果就不明显。

2. 多体并行存储器
	首先把 0000 0000 放入我们的第一条指令，接着把我们的第二条指令放到 0000 0001 中，依次类推，直到我们最后 1111 1111 都全满。这是我们**指令的编号**
	怎么将我们的**指令编号**，**映射到对应的存储模块中**，这是我们应该思考去解决的问题。也是我们编址方式能结局的。
	首先，我们规定，我们一次性可以同时操作多块我们的“体”，且我们每一次操作得时间是相同的，都记为 $tm$,多从时间上并行存取，如果我们同时从存储器中取出几条指令，那么我们就可以充分利用 CPU 资源，提高运行效率。
	多体并行存储器，由多个模块（M）构成，**每个模块都有相同的容量和存取速度，由独立的读写控制电路，地址寄存器和数据寄存器**。（有点类似于算法中的分块？）多体并行存储器分为高位交叉编址和低位交叉编址两种。
（1）高位交叉编址（顺序方式）
	**程序按照体内地址顺序存放，即一个位存满后，再存入下一个位**，比
	高位地址表示体号，低位地址为体内地址，其中体号的意思为我们的第 i 块存储单元，
![[Pasted image 20230920115033.png]]
![[无标题 5.png]]
高位交叉方式下，总是把低位的体内地址送到由高位体号确定的模块内进行译码。访问一个连续内存块时，总是先在一个模块内访问，等到该模块访问完才转到下一个模块访问，CPU 总是按顺序访问存储模块，各模块不能被并行访问，因而不能提高存储器的吞吐率。这种方式**本质上仍然是顺序存储器**

(2)低位交叉编址
即我们的低位是体号，高位是我们的体内地址，我们每个模块按模“M”交叉编址，模块号= $单元地址 \% m$ 假定有 m 个模块，每个模块有 k 个单元，则 0, m,..., (k-1) m 单元位于 Mo，第 1，m+1,.... (k-1) m+1 单元位于 M 1，依次类推。**采用这种方法，两个连续的指令，就可以通过不同的体，一次性全部访问到**。

![[Pasted image 20230920120306.png]]

低位交叉方式下，总是把高位的体内地址送到由低位体号确定的模块内进行译码。程序连续存放在相邻模块中，因此采用这种编址方式的存储器为交叉存储器。
![[无标题 7.png]]


设模块字长等于数据总线宽度，模块存取一个字的存取周期位 T（一个读取完全完成所需要的时间），总线传送周期位 r (也就是我们并行存取两次之间的间隔）为实现流水线方式存取，存储器交叉模块数应该大于 $m=\frac{T}{r}$,我们记 m 为**交叉存取度**。每经过 r 时间延迟后，启动下一个模块，交叉存储器要求其模块数必须大于等于 m，以保证启动某模块后，经过 $m*r$ 的时间后在启动时，上次的存取操作已经完成。

这样，我们连续存取 m 个字所需要的时间就是
$t_{1}=T+(m-1)r$,而顺序方式连续读取 m 个字所需的时间为 $t_{2}=mT$,

![[Pasted image 20230920121520.png]]


![[Pasted image 20230809224644.png]]


![[Pasted image 20230809230327.png]]

![[Pasted image 20230920121701.png]]







3. 双端口存储器（解决多核 CPU 与主存交互数据）
![[Pasted image 20230726212501.png]]
2. 与原来的单端口相比，只是增加了访问的宽度，而没有增加访问的速度

实例双端口存储器 IDT 7133
		1. 容量 2 K×16 位
		2. 两个独立端口
		3. 左右端口都有各自的地址线，数据线，控制线
![[Pasted image 20230726213012.png]]
		5. 读写操作
			1. 无重读
				1. 当两个端口存取的存储单元的地址不相同时，读写操作不会有冲突
			2. 有冲突
				1. 为了解决读写冲突，设置了 busy 线
				2. 由判断逻辑部件决定对哪个端口优先进行读写操作，另一个端口的 busy 标志有效，读写操作延迟进行
			3. 判断方式
				1. CE 判断，如果地址匹配，且在 CE 之前有效，片上的逻辑在 CEL 和 CER 之间进行判断来选择（总体来说还是遵循先来后到的原则）
				2. 地址有效判断，如果 CE 在地址判断之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口
