# Lista de Projeto 01 - Circuitos Digitais
Projeto direcionado √† disciplina de Circuitos Digitais, ministrada pelo Prof Dr Pedro Thiago Val√©rio de Souza no per√≠odo 2024.1, na Universidade Federal Rural do Semi-√Årido (UFERSA).

# Autores 
- Caio Barreto Meyer | [Caio B. Meyer](https://github.com/TaiCaio) 
- Guilherme Gabriel Saldanha Pereira | [OGuilhermeGabriel](https://github.com/OGuilhermeGabriel)

# Sum√°rio

- [Problema 01](#problema-01)
- [Problema 02](#problema-02)
- [Problema 03](#problema-03)
- [Problema 04](#problema-04)
- [Problema 05](#problema-05)

# Problema 01 
Utilizando operadores l√≥gicos, descreva os seguintes circuitos em SystemVerilog com as express√µes
l√≥gicas de sa√≠da dadas.

Al√©m disso, simule o circuito no ModelSim para todas as poss√≠veis combina√ß√µes de entrada e obtenha a tabela verdade.

## Problema 01 - Circuito (a)
`X = AÃÖB + C`
- Descri√ß√£o do circuito l√≥gico
~~~
module circuitoa(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo a sa√≠da 
    output logic x 
);
    //definindo a sa√≠da x 
    assign x = (~a & b) | c;

endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | 
 ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |   
  0  |  0  |  1  |  1  |   
  0  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |
  1  |  0  |  0  |  0  |   
  1  |  0  |  1  |  1  |   
  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |

A tabela verdade deste circuito foi obtida tendo como base a interpreta√ß√£o dos termos produtos. Onde:

> *AÃÖB* corresponde √† 01X. Logo, as combina√ß√µes 010 e 011 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

> *C* corresponde √† XX1. Logo, as combina√ß√µes 001, 011, 101 e 111 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 010 logo abaixo, onde a sa√≠da *X* ser√° 1 e simular no ModelSim:

![P1 circuitoa](/Projeto%2001%20-%20Assets/P1%20circuitoa%20-%20WAVE.jpg)

## Problema 01 - Circuito (b)
`X = (A+B)(B+CÃÖ)`
- Descri√ß√£o do circuito l√≥gico
~~~
module circuitob(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo a sa√≠da 
    output logic x 
);
    //definindo a sa√≠da x 
    assign x = (a | b) & (b | ~c);

endmodule
~~~  
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | 
 ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |   
  0  |  0  |  1  |  0  |   
  0  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |
  1  |  0  |  0  |  1  |   
  1  |  0  |  1  |  0  |   
  1  |  1  |  0  |  1  | 
  1  |  1  |  1  |  1  |

Neste caso, podemos reduzir a express√£o l√≥gica *X = (A+B)(B+CÃÖ)* para *X = B+ACÃÖ* realizando uma simples redu√ß√£o alg√©brica.

A tabela verdade deste circuito foi obtida tendo como base a interpreta√ß√£o dos termos produtos. Onde:

> *B* corresponde √† X1X. Logo, as combina√ß√µes 010, 011, 110 e 111 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

> *ACÃÖ* corresponde √† 1X0. Logo, as combina√ß√µes 100 e 110 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 010 logo abaixo, onde a sa√≠da *X* ser√° 1 e simular no ModelSim:

![P1 circuitob](/Projeto%2001%20-%20Assets/P1%20circuitob%20-%20WAVE.jpg)

## Problema 01 - Circuito (c)
<span style="text-decoration: overline;">`AB(C+D)`</span>
- Descri√ß√£o no circuito l√≥gico
~~~
module circuitoc(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c,
    input logic d,  
    //definindo a sa√≠da 
    output logic x 
);
    //definindo a sa√≠da x 
    assign x = ~((a & b) & (c | d));

endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *D* | *X* | 
 ----| ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |  1  |   
  0  |  0  |  0  |  1  |  1  |   
  0  |  0  |  1  |  0  |  1  | 
  0  |  0  |  1  |  1  |  1  |
  0  |  1  |  0  |  0  |  1  |   
  0  |  1  |  0  |  1  |  1  |   
  0  |  1  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |  1  |
  1  |  0  |  0  |  0  |  1  |   
  1  |  0  |  0  |  1  |  1  |   
  1  |  0  |  1  |  0  |  1  | 
  1  |  0  |  1  |  1  |  1  |
  1  |  1  |  0  |  0  |  1  |   
  1  |  1  |  0  |  1  |  0  |   
  1  |  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |  0  |

Neste caso, podemos reduzir a express√£o l√≥gica *X = <span style="text-decoration: overline;">AB(C+D)</span>* para *X = AÃÖ+BÃÖ+CÃÖDÃÖ* realizando uma simples redu√ß√£o alg√©brica, com o aux√≠lio do Teorema de De Morgan.

A tabela verdade deste circuito foi obtida tendo como base a interpreta√ß√£o dos termos produtos. Onde:

> *AÃÖ* corresponde √† 0XXX. Logo, as combina√ß√µes 0000, 0001, 0010, 0011, 0100, 0101, 0110 e 0111 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

> *BÃÖ* corresponde √† X0XX. Logo, as combina√ß√µes 0000, 0001, 0010, 0011, 1000, 1001, 1010 e 1011 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

> *CÃÖDÃÖ* corresponde √† XX00. Logo, as combina√ß√µes 0000, 0100, 1000 e 1100 fazem com que a sa√≠da *X* tenha n√≠vel l√≥gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 1000 logo abaixo, onde a sa√≠da *X* ser√° 1 e simular no ModelSim:

![P1 circuitoc](/Projeto%2001%20-%20Assets/P1%20circuitoc%20-%20WAVE.jpg)

## Problema 01 - Circuito (d)
`X = A‚äïB‚äïC`

`Y = AB + BC + AC` 

- Descri√ß√£o no *System Verilog*
~~~
module circuitod(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo as sa√≠das 
    output logic x,
    output logic y  
);
    //definindo a sa√≠da x 
    assign x = (a ^ b ^ c);
    assign y = (a & b) | (b & c) | (a & c); 
endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | *Y* | 
 ----| ----| ----| ----| ----| 
  0  |  0  |  0  |  0  |  0  |
  0  |  0  |  1  |  1  |  0  |
  0  |  1  |  0  |  1  |  0  |
  0  |  1  |  1  |  0  |  1  |
  1  |  0  |  0  |  1  |  0  |
  1  |  0  |  1  |  0  |  1  |
  1  |  1  |  0  |  0  |  1  |
  1  |  1  |  1  |  1  |  1  |

Neste caso, existem 2 sa√≠das. Portanto, faz-se necess√°rio encontrar duas express√µes l√≥gicas reduzidas que representem as respectivas sa√≠das *X* e *Y*.

A sa√≠da *X = A‚äïB‚äïC* pode ser simplificada aplicando o Teorema De Morgan, de forma que a express√£o da sa√≠da *X* evidencie os termos produto da express√£o. Nesse sentido, a sa√≠da *X* pode ser reduzida para a seguinte express√£o: *X = ABC + AÃÖBÃÖC + AÃÖBCÃÖ + ABÃÖCÃÖ*

A sa√≠da *Y = AB + BC + AC* n√£o precisa ser reduzida para outra express√£o. Os termos produto da express√£o j√° est√£o evidentes.

A tabela verdade deste circuito foi obtida tendo como base a interpreta√ß√£o dos termos produtos de cada uma das sa√≠das. Onde:

> Na sa√≠da *X*: *ABC* representa 111, *AÃÖBÃÖC* representa 001, *AÃÖBCÃÖ* representa 010 e *ABÃÖCÃÖ* representa 100. Todas as combina√ß√µes citadas atingem n√≠vel l√≥gico ALTO para a sa√≠da *X*.

> Na sa√≠da *Y*: *AB* representa 11X (110 e 111), *BC* representa X11 (011 e 111) e *AC* representa 1X1 (101 e 111). Todas as combina√ß√µes citadas atingem n√≠vel l√≥gico ALTO para a sa√≠da *Y*.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 011 logo abaixo, onde a sa√≠da *X* ser√° 0, a sa√≠da *Y* ser√° 1 e simular no ModelSim:

![P1 circuitod](/Projeto%2001%20-%20Assets/P1%20circuitod%20-%20WAVE.jpg)

# Problema 02
Utilizando operadores l√≥gicos e sinais intermedi√°rios, descreva em *SystemVerilog* os circuitos com os seguintes diagramas l√≥gicos:

### Circuitodois1 
![P2 circuitodois1](/Projeto%2002%20-%20Assets/Circuitodois1.jpg)
### Circuitodois2
![P2 circuitodois2](/Projeto%2002%20-%20Assets/Circuitodois2.jpg)

Simule o circuito no ModelSim para todas as poss√≠veis combina√ß√µes de entrada e obtenha a tabela da verdade para cada um dos casos.

## Problema 02 - Circuitodois 1 e Circuitodois 2

A primeira coisa a se fazer ser√° atribuir os sinais intermedi√°rios (tamb√©m chamados de *signals* e *wires*) para trechos localizados entre as portas l√≥gicas. O intuito de fazer isso √© implementar uma boa pr√°tica para a descri√ß√£o do circuito l√≥gico. Uma vez que, a atribu√ß√£o destas vari√°veis √†s express√µes l√≥gicas ir√° reduzir drasticamente as linhas de c√≥digos em alguns casos de atribui√ß√£o por exemplo.

Nesse sentido, os sinais intermedi√°rios atribuidos para cada um dos circuitos foram:

### Circuitodois1 com *wires*
![Circuitodois1wires](/Projeto%2002%20-%20Assets/Circuitodois1wires.jpg)

- Descri√ß√£o do circuito l√≥gico
~~~
module circuitodois1(
    //definindo as entradas
    input logic a,
    input logic b, 
    input logic c,
    //definindo as sa√≠das
    output logic x,
    //definindo os wires
     w1, w2, w3, w4
);
    //definindo as express√µes l√≥gicas dos wires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = (w1 | w2);
    assign w4 = ~w3;
    //definindo a express√£o l√≥gica da sa√≠da
    assign x = (w4 & b & c);
endmodule
~~~

- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | 
 ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |   
  0  |  0  |  1  |  0  |   
  0  |  1  |  0  |  0  | 
  0  |  1  |  1  |  0  |
  1  |  0  |  0  |  0  |   
  1  |  0  |  1  |  0  |   
  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |

- Simulando no ModelSim

Podemos ent√£o utilizar o ModelSim para saber se a tabela verdade obtida √© congruente com os resultados obtidos da simula√ß√£o. Peguemos, por exemplo, a combina√ß√£o 111 que resulta na sa√≠da 1.

![Circuitodois1](/Projeto%2002%20-%20Assets/P2%20circuitodois1.jpg)

### Circuitodois2 com *wires*
![Circuitodois2wires](/Projeto%2002%20-%20Assets/Circuitodois2wires.jpg)
- Descri√ß√£o do circuito l√≥gico
~~~
module circuitodois2(
    //definindo as entradas
    input logic a,
    input logic b,
    input logic c,
    input logic d, 
    //definindo as sa√≠das
    output logic x, 
    //definindo os wires
    w1, w2, w3, w4, w5, w6
);
    //definindo as express√µes l√≥gicas dos wires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = ~c;
    assign w4 = w1 & w2 & w3;
    assign w5 = (~w1) & w2 & w3;
    assign w6 = w1 & w2 & d;  
    //definindo a express√£o l√≥gica da sa√≠da 
    assign x = w4 | w5 | w6; 
endmodule 
~~~

- Tabela Verdade Obtida

 *A* | *B* | *C* | *D* | *X* | 
 ----| ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |  1  |   
  0  |  0  |  0  |  1  |  1  |   
  0  |  0  |  1  |  0  |  0  | 
  0  |  0  |  1  |  1  |  1  |
  0  |  1  |  0  |  0  |  0  |   
  0  |  1  |  0  |  1  |  0  |   
  0  |  1  |  1  |  0  |  0  | 
  0  |  1  |  1  |  1  |  0  |
  1  |  0  |  0  |  0  |  1  |   
  1  |  0  |  0  |  1  |  1  |   
  1  |  0  |  1  |  0  |  0  | 
  1  |  0  |  1  |  1  |  0  |
  1  |  1  |  0  |  0  |  0  |   
  1  |  1  |  0  |  1  |  0  |   
  1  |  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |  0  |

- Simulando no ModelSim

Podemos ent√£o utilizar o ModelSim para saber se a tabela verdade obtida √© congruente com os resultados obtidos da simula√ß√£o. Peguemos, por exemplo, a combina√ß√£o 1000 que resulta na sa√≠da 1.

![Circuitodois2](/Projeto%2002%20-%20Assets/P2%20circuitodois2.jpg)

# Problema 03
Utilizando os operadores l√≥gicos, descreva um circuito em *SystemVerilog* que possua a seguinte tabela da verdade:

 *A* | *B* | *C* | *D* | *Y* | 
 ----| ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |  1  |   
  0  |  0  |  0  |  1  |  1  |   
  0  |  0  |  1  |  0  |  1  | 
  0  |  0  |  1  |  1  |  1  |
  0  |  1  |  0  |  0  |  0  |   
  0  |  1  |  0  |  1  |  0  |   
  0  |  1  |  1  |  0  |  0  | 
  0  |  1  |  1  |  1  |  0  |
  1  |  0  |  0  |  0  |  1  |   
  1  |  0  |  0  |  1  |  0  |   
  1  |  0  |  1  |  0  |  1  | 
  1  |  0  |  1  |  1  |  0  |
  1  |  1  |  0  |  0  |  0  |   
  1  |  1  |  0  |  1  |  0  |   
  1  |  1  |  1  |  0  |  1  | 
  1  |  1  |  1  |  1  |  0  |

Simule o circuito no ModelSim para todas as poss√≠veis combina√ß√µes de entrada e verifique a sa√≠da.

- Obten√ß√£o das express√µes l√≥gicas

Antes de come√ßar a descrever o circuito l√≥gico, torna-se necess√°ria a obten√ß√£o das express√µes l√≥gicas que definem a sa√≠da *Y*. O meio utilizado para este caso foi aplicando o mapa de Karnaugh.

- Descri√ß√£o do circuito l√≥gico
~~~
// Fazendo o mapa de Karnauguh para obtermos a express√£o, conseguimos a seguinte express√£o y(abcd) = a'b' + b'd' + acd'

module Circuito (
    //definindo as entradas
    input logic a, b, c, d,
    //definindo a sa√≠da
    output logic y
);
    //definindo os wires
    logic w1, w2, w3;
    //definindo as express√µes l√≥gicas dos wires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = ~d;
//definindo a express√£o l√≥gica da sa√≠da
assign y = ((w1 & w2) | (w2 & w3) | (a & c & w3));
endmodule
~~~

- Simulando no ModelSim

√â poss√≠vel provar que a express√£o l√≥gica da sa√≠da *Y* tirada do mapa de Karnaugh √© ver√≠dica por meio de uma simula√ß√£o, onde a combina√ß√µes da tabela verdade precisam ser congruentes com os dados obtidos da simula√ß√£o. Peguemos, por exemplo, a combina√ß√£o 1101 que resulta na sa√≠da 0.

![Circuitotres](/Projeto%2003%20-%20Assets/P3%20circuitotres%20-%20WAVE.jpg)

# Problema 04 
Um sistema de ar condicionado dever√° atuar sob as seguintes premissas:

‚Ä¢ Temperatura acima de 21¬∞C e estar entre 9:00h e 17:00h, ou;

‚Ä¢ Ser fim de semana com umidade relativa do ar acima de 85%, ou;

‚Ä¢ Umidade relativa do ar acima de 85%, temperatura acima de 21¬∞C e ser final de semana, ou;

‚Ä¢ Umidade relativa do ar acima de 85%, temperatura acima de 21¬∞C e estar entre 9:00h e 17:00h.

Utilizando operadores l√≥gicos, descreva um circuito em SystemVerilog que possua o esse funcionamento.

Para isso, algumas considera√ß√µes devem ser estabelecidas:

‚Ä¢ ùêª = Estar entre 9:00h e 17:00h, ùêª =N√£o estar entre 9:00h e 17:00h;

‚Ä¢ ùëà = Umidade relativa do ar acima de 85%, ùëà =Umidade relativa do ar abaixo de 85%;

‚Ä¢ ùëá = Temperatura acima de 21¬∞C, ùëá =Temperatura abaixo de 21¬∞C;

‚Ä¢ ùêπ = Final de semana, ùêπ =Dia da semana.

Simule o circuito no ModelSim para todas as poss√≠veis combina√ß√µes de entrada.

- Interpretando as condi√ß√µes

As premissas impostas pelo ar condicionado podem ser consideradas como condi√ß√µes respons√°veis por gerar a tabela verdade do circuito l√≥gico desej√°vel. Vale salientar que a sequ√™ncia significativa das entradas adotada foi *HUTF*

O intuito √© encontrar, por meio de tais condi√ß√µes, os *minterms* respons√°veis por definir a tabela verdade. Confira √† seguir: 

> Temperatura acima de 21¬∞C e estar entre 9:00h e 17:00h. Podemos interpretar tal premissa como *HXTX*. Onde as poss√≠veis combina√ß√µes para a sa√≠da ser 1 ser√£o: 1010, 1011, 1110, 1111.

> Ser fim de semana com umidade relativa do ar acima de 85%. Podemos interpretar tal premissa como *XUXF*. Onde as poss√≠veis combina√ß√µes para a sa√≠da ser 1 ser√£o: 0101, 0111, 1101, 1111.

> Umidade relativa do ar acima de 85%, temperatura acima de 21¬∞C e ser final de semana. Podemos interpretar tal premissa como *XUTF*. Onde as poss√≠veis combina√ß√µes para a sa√≠da ser 1 ser√£o: 0111 e 1111.

> Umidade relativa do ar acima de 85%, temperatura acima de 21¬∞C e estar entre 9:00h e 17:00h. Podemos interpretar tal premissa como *HUTX*. Onde as poss√≠veis combina√ß√µes para a sa√≠da ser 1 ser√£o: 1110 e 1111

- Tabela Verdade Obtida

Tendo isso em mente, √© poss√≠vel implementar a tabela verdade que descreve o circuito l√≥gico sobre as premissas estabelecidas.

 *H* | *U* | *T* | *F* | *X* | 
 ----| ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |  0  |   
  0  |  0  |  0  |  1  |  0  |   
  0  |  0  |  1  |  0  |  0  | 
  0  |  0  |  1  |  1  |  0  |
  0  |  1  |  0  |  0  |  0  |   
  0  |  1  |  0  |  1  |  1  |   
  0  |  1  |  1  |  0  |  0  | 
  0  |  1  |  1  |  1  |  1  |
  1  |  0  |  0  |  0  |  0  |   
  1  |  0  |  0  |  1  |  0  |   
  1  |  0  |  1  |  0  |  1  | 
  1  |  0  |  1  |  1  |  1  |
  1  |  1  |  0  |  0  |  0  |   
  1  |  1  |  0  |  1  |  1  |   
  1  |  1  |  1  |  0  |  1  | 
  1  |  1  |  1  |  1  |  1  |

Dessa forma, para obter a express√£o l√≥gica que descreve a sa√≠da *X*, basta apenas utilizar o mapa de Karnaugh. Sendo a express√£o l√≥gica encontrada, implementada √† seguir durante a descri√ß√£o do circuito l√≥gico.

- Descri√ß√£o do circuito l√≥gico
~~~
module circuitoquatro(
    //definindo entradas
    input logic h,
    input logic u,
    input logic t,
    input logic f,
    //definindo sa√≠da
    output logic x
);
    //definindo a express√£o l√≥gica da sa√≠da 
    assign x = (h & t)|(u & f);
endmodule
~~~

- Simulando no ModelSim

√â poss√≠vel provar que a express√£o l√≥gica da sa√≠da *Y* tirada do mapa de Karnaugh √© ver√≠dica por meio de uma simula√ß√£o, onde a combina√ß√µes da tabela verdade precisam ser congruentes com os dados obtidos da simula√ß√£o. Peguemos, por exemplo, a combina√ß√£o 1011 que resulta na sa√≠da 1.

![Circuitoquatro](/Projeto%2004%20-%20Assets/P4%20circuitoquatro%20-%20WAVE.jpg)

# Problema 05
Um circuito l√≥gico combinacional calcula, a partir de uma entrada de 3 bits ùêµ (cada um dos bits designados por ùêµ2, ùêµ1 e ùêµ0), a seguinte opera√ß√£o matem√°tica:

 *Y = |2B - 5|*

Utilizando operadores l√≥gicos, descreva um circuito em SystemVerilog que possua esse funcionamento.

Simule o circuito no ModelSim para todas as poss√≠veis combina√ß√µes de entrada.

## Problema 05 - Circuitocinco

Para que o circuito l√≥gico tenha esse funcionamento, ser√° necess√°rio criar uma tabela verdade com estes 3 bits, de 0 √† 7, captando todas as combina√ß√µes. Dessa forma, cada linha do conjunto dos 3 bits ir√° representar um valor *Y* que, somente mais tarde, na tabela verdade, ser√° representado em bits. Montando esta tabela de associa√ß√£o de valores, teremos:

 *B* | *Y = 2B - 5* | 
 ----| ----|   
  0  |  5  |   
  1  |  3  |   
  2  |  1  | 
  3  |  1  |
  4  |  3  |   
  5  |  5  |   
  6  |  7  | 
  7  |  9  |

- Obtendo a tabela verdade

Note que o valores encontrados para *Y* s√£o valores decimais. Estes valores ser√£o representados na tabela verdade por bits e, como h√° casos onde o valor de *Y* passa de 7, a sa√≠da *Y* ter√° que ser representada por 4 bits: *Y*3, *Y*2, *Y*1, *Y*0. Confira a tabela verdade logo abaixo:

 *B*2 | *B*1 | *B*0 | *Y*3 | *Y*2 | *Y*1 | *Y*0 |  
 ---- | ---- | ---- | ---- | ---- | ---- | ---- |   
  0   |  0   |  0   |  0   |   1  |   0  |   1  |
  0   |  0   |  1   |  0   |   0  |   1  |   1  |
  0   |  1   |  0   |  0   |   0  |   0  |   1  | 
  0   |  1   |  1   |  0   |   0  |   0  |   1  | 
  1   |  0   |  0   |  0   |   0  |   1  |   1  | 
  1   |  0   |  1   |  0   |   1  |   0  |   1  |
  1   |  1   |  0   |  0   |   1  |   1  |   1  |
  1   |  1   |  1   |  1   |   0  |   0  |   1  |

- Descrevendo em *SystemVerilog*

Note que ser√£o descritas 4 sa√≠das para *Y*. As quatro sa√≠das descritas s√£o justamente os bits que representam a sa√≠da *Y*, como j√° mencionado anteriormente.

~~~
module circuitocinco(
    //definindo os bits de entrada
    input logic b2,
    input logic b1,
    input logic b0,
    //definindo os bits de sa√≠da
    output logic y3,
    output logic y2,
    output logic y1,
    output logic y0
);
    //definindo as express√µes l√≥gicas das sa√≠das de cada bit de Y
    assign y3 = (b2 & b1 & b0);
    assign y2 = ((~b2)&(~b1)&(~b0)) | (b2&(~b1)&b0) | (b2&b1&(~b0));
    assign y1 = ((~b2)&(~b1)&b0) | (b2&(~b0));
    assign y0 = 1;
endmodule
~~~

- Simulando no ModelSim

Podemos ent√£o utilizar o ModelSim para saber se a tabela verdade obtida √© congruente com os resultados obtidos da simula√ß√£o. Peguemos, por exemplo, a combina√ß√£o de bits da entrada 100 (valor 4) que resulta na combina√ß√£o de bits da sa√≠da 0011 (valor 3).

![Circuitoquatro](/Projeto%2005%20-%20Assets/P5%20circuitocinco.jpg)