module adder_unit (
   input a[16], // input a
   input b[16], // input b
   input alufn[6], //
   output out[16],
   output z,
   output n,
   output v  
  ) {
  
  sig sum[16]; 
  sig xb[16];  //negative b               
  
  always {
    if (alufn[0]){
      xb = ~b; 
      sum = a-b;}
      
    else{
      xb = b;
      sum = a + b;  
    }
    
    out = sum;
    z = (sum[15:0]==0);
    v = (a[15] & xb[15] & !(sum[15])) |(!(a[15]) & !(xb[15]) & sum[15]);
    n = sum[15];}
}