Fitter report for dht11
Mon Mar 04 11:17:45 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 04 11:17:45 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; dht11                                      ;
; Top-level Entity Name              ; equip_sys_top                              ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 916 / 6,272 ( 15 % )                       ;
;     Total combinational functions  ; 871 / 6,272 ( 14 % )                       ;
;     Dedicated logic registers      ; 211 / 6,272 ( 3 % )                        ;
; Total registers                    ; 211                                        ;
; Total pins                         ; 14 / 92 ( 15 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.83        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  16.7%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LCD_RS   ; Missing drive strength and slew rate ;
; LCD_E    ; Missing drive strength and slew rate ;
; LCD_RW   ; Missing drive strength and slew rate ;
; LCD_D[0] ; Missing drive strength and slew rate ;
; LCD_D[1] ; Missing drive strength and slew rate ;
; LCD_D[2] ; Missing drive strength and slew rate ;
; LCD_D[3] ; Missing drive strength and slew rate ;
; LCD_D[4] ; Missing drive strength and slew rate ;
; LCD_D[5] ; Missing drive strength and slew rate ;
; LCD_D[6] ; Missing drive strength and slew rate ;
; LCD_D[7] ; Missing drive strength and slew rate ;
; dht11_io ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1122 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1122 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1114    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Data/git/Graduation project/Client/FPGA/DHT11_LZ/output_files/dht11.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 916 / 6,272 ( 15 % ) ;
;     -- Combinational with no register       ; 705                  ;
;     -- Register only                        ; 45                   ;
;     -- Combinational with a register        ; 166                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 199                  ;
;     -- 3 input functions                    ; 196                  ;
;     -- <=2 input functions                  ; 476                  ;
;     -- Register only                        ; 45                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 562                  ;
;     -- arithmetic mode                      ; 309                  ;
;                                             ;                      ;
; Total registers*                            ; 211 / 6,684 ( 3 % )  ;
;     -- Dedicated logic registers            ; 211 / 6,272 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 14 / 92 ( 15 % )     ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%         ;
; Maximum fan-out                             ; 211                  ;
; Highest non-global fan-out                  ; 44                   ;
; Total fan-out                               ; 2986                 ;
; Average fan-out                             ; 2.60                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 916 / 6272 ( 15 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 705                 ; 0                              ;
;     -- Register only                        ; 45                  ; 0                              ;
;     -- Combinational with a register        ; 166                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 199                 ; 0                              ;
;     -- 3 input functions                    ; 196                 ; 0                              ;
;     -- <=2 input functions                  ; 476                 ; 0                              ;
;     -- Register only                        ; 45                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 562                 ; 0                              ;
;     -- arithmetic mode                      ; 309                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 211                 ; 0                              ;
;     -- Dedicated logic registers            ; 211 / 6272 ( 3 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 14                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2982                ; 4                              ;
;     -- Registered Connections               ; 818                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 11                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50m ; 91    ; 6        ; 34           ; 12           ; 0            ; 211                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n   ; 90    ; 6        ; 34           ; 12           ; 7            ; 83                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_D[0] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[1] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[2] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[3] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[4] ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[5] ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[6] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_D[7] ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_E    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS   ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW   ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source             ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+
; dht11_io ; 34    ; 2        ; 0            ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; dht11:dht11|send_indi (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; LCD_D[7]                ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; LCD_D[5]                ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; LCD_D[4]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 9 / 10 ( 90 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; dht11_io                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; LCD_RW                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; clk_50m                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; LCD_D[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; LCD_D[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; LCD_D[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; LCD_D[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; LCD_D[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; LCD_D[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; LCD_D[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; LCD_D[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; LCD_E                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; LCD_RS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |equip_sys_top                         ; 916 (48)    ; 211 (33)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 705 (15)     ; 45 (4)            ; 166 (29)         ; |equip_sys_top                                                                                                 ;              ;
;    |dht11:dht11|                       ; 187 (187)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 40 (40)           ; 88 (88)          ; |equip_sys_top|dht11:dht11                                                                                     ;              ;
;    |lcd1602:lcd1602|                   ; 138 (138)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 1 (1)             ; 53 (53)          ; |equip_sys_top|lcd1602:lcd1602                                                                                 ;              ;
;    |lpm_divide:Div0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div0|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div1|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div1|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Div2|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div2|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div5|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div5                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div5|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div6|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div6                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div6|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Div7|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div7                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div7|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Div8|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 1 (0)            ; |equip_sys_top|lpm_divide:Div8                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 1 (0)            ; |equip_sys_top|lpm_divide:Div8|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 1 (0)            ; |equip_sys_top|lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 1 (1)            ; |equip_sys_top|lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Mod0|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |equip_sys_top|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_p9m:auto_generated|  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |equip_sys_top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 14 (0)           ; |equip_sys_top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 14 (14)          ; |equip_sys_top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 10 (0)           ; |equip_sys_top|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 10 (0)           ; |equip_sys_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 10 (0)           ; |equip_sys_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 10 (10)          ; |equip_sys_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
;    |lpm_divide:Mod3|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 2 (0)            ; |equip_sys_top|lpm_divide:Mod3                                                                                 ;              ;
;       |lpm_divide_p9m:auto_generated|  ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 2 (0)            ; |equip_sys_top|lpm_divide:Mod3|lpm_divide_p9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 2 (0)            ; |equip_sys_top|lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 2 (2)            ; |equip_sys_top|lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Mod4|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod4                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod4|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
;    |lpm_divide:Mod5|                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 4 (0)            ; |equip_sys_top|lpm_divide:Mod5                                                                                 ;              ;
;       |lpm_divide_p9m:auto_generated|  ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 4 (0)            ; |equip_sys_top|lpm_divide:Mod5|lpm_divide_p9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 4 (0)            ; |equip_sys_top|lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_g4f:divider|    ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 4 (4)            ; |equip_sys_top|lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider ;              ;
;    |lpm_divide:Mod6|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod6                                                                                 ;              ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod6|lpm_divide_m9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |equip_sys_top|lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LCD_RS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_E    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_D[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dht11_io ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_50m  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; dht11_io                       ;                   ;         ;
;      - dht11:dht11|data_sam1   ; 0                 ; 6       ;
;      - dht11:dht11|get_data[0] ; 0                 ; 6       ;
; clk_50m                        ;                   ;         ;
; rst_n                          ;                   ;         ;
+--------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+-------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; LessThan0~10                  ; LCCOMB_X23_Y10_N10 ; 33      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clk_50m                       ; PIN_91             ; 211     ; Clock         ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; dht11:dht11|always4~1         ; LCCOMB_X23_Y9_N24  ; 10      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|crt_state[1]      ; FF_X22_Y10_N25     ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|data_num[0]~14    ; LCCOMB_X22_Y9_N12  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|get_data[23]~2    ; LCCOMB_X22_Y9_N14  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|get_data[34]~3    ; LCCOMB_X23_Y9_N0   ; 14      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|o_temp[15]~0      ; LCCOMB_X22_Y9_N26  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; dht11:dht11|send_indi         ; FF_X21_Y9_N13      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; dht11_rst_n                   ; FF_X23_Y10_N31     ; 31      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; lcd1602:lcd1602|lcd_clk_en    ; FF_X7_Y10_N9       ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; lcd1602:lcd1602|lcd_data[0]~9 ; LCCOMB_X13_Y10_N24 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; lcd1602:lcd1602|state1[6]     ; FF_X12_Y10_N19     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; rst_n                         ; PIN_90             ; 83      ; Async. clear  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50m ; PIN_91   ; 211     ; 57                                   ; Global Clock         ; GCLK9            ; --                        ;
; rst_n   ; PIN_90   ; 83      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; lcd1602:lcd1602|state1[5]                                                                                                  ; 44      ;
; dht11:dht11|get_data[23]~2                                                                                                 ; 40      ;
; LessThan0~10                                                                                                               ; 33      ;
; dht11:dht11|o_temp[15]~0                                                                                                   ; 32      ;
; lcd1602:lcd1602|state1[2]                                                                                                  ; 32      ;
; dht11_rst_n                                                                                                                ; 31      ;
; lcd1602:lcd1602|state1[1]                                                                                                  ; 28      ;
; lcd1602:lcd1602|state1[4]                                                                                                  ; 26      ;
; lcd1602:lcd1602|state1[6]                                                                                                  ; 20      ;
; lcd1602:lcd1602|state1[3]                                                                                                  ; 19      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 18      ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 18      ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 18      ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 18      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 16      ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12 ; 16      ;
; dht11:dht11|get_data[34]~3                                                                                                 ; 14      ;
; dht11:dht11|Equal0~8                                                                                                       ; 14      ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 13      ;
; dht11:dht11|crt_state[1]                                                                                                   ; 12      ;
; lcd1602:lcd1602|lcd_clk_en                                                                                                 ; 12      ;
; lcd1602:lcd1602|state1[0]                                                                                                  ; 12      ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; dht11:dht11|Equal1~3                                                                                                       ; 10      ;
; dht11:dht11|always4~1                                                                                                      ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 10      ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10 ; 10      ;
; dht11:dht11|o_temp[10]                                                                                                     ; 9       ;
; dht11:dht11|o_temp[11]                                                                                                     ; 9       ;
; dht11:dht11|o_temp[12]                                                                                                     ; 9       ;
; dht11:dht11|o_humi[10]                                                                                                     ; 9       ;
; dht11:dht11|o_humi[11]                                                                                                     ; 9       ;
; dht11:dht11|o_humi[12]                                                                                                     ; 9       ;
; dht11:dht11|o_humi[2]                                                                                                      ; 9       ;
; dht11:dht11|o_humi[3]                                                                                                      ; 9       ;
; dht11:dht11|o_humi[4]                                                                                                      ; 9       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 9       ;
; dht11:dht11|o_temp[9]                                                                                                      ; 8       ;
; dht11:dht11|o_temp[13]                                                                                                     ; 8       ;
; dht11:dht11|o_temp[14]                                                                                                     ; 8       ;
; dht11:dht11|o_humi[13]                                                                                                     ; 8       ;
; dht11:dht11|o_humi[14]                                                                                                     ; 8       ;
; dht11:dht11|o_humi[5]                                                                                                      ; 8       ;
; dht11:dht11|o_humi[6]                                                                                                      ; 8       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; lcd1602:lcd1602|Equal0~10                                                                                                  ; 7       ;
; lcd1602:lcd1602|Selector9~2                                                                                                ; 7       ;
; dht11:dht11|o_humi[9]                                                                                                      ; 7       ;
; dht11:dht11|o_humi[1]                                                                                                      ; 7       ;
; dht11:dht11|data_num[0]~14                                                                                                 ; 6       ;
; dht11:dht11|crt_state[2]                                                                                                   ; 6       ;
; dht11:dht11|crt_state[3]                                                                                                   ; 6       ;
; lcd1602:lcd1602|lcd_data[0]~9                                                                                              ; 6       ;
; dht11:dht11|o_temp[15]                                                                                                     ; 6       ;
; dht11:dht11|o_humi[15]                                                                                                     ; 6       ;
; dht11:dht11|o_temp[3]                                                                                                      ; 6       ;
; dht11:dht11|o_temp[4]                                                                                                      ; 6       ;
; dht11:dht11|o_humi[7]                                                                                                      ; 6       ;
; lcd1602:lcd1602|lcd_data[3]~5                                                                                              ; 5       ;
; lcd1602:lcd1602|lcd_data[3]~3                                                                                              ; 5       ;
; lcd1602:lcd1602|lcd_data[3]~2                                                                                              ; 5       ;
; dht11:dht11|o_temp[2]                                                                                                      ; 5       ;
; dht11:dht11|o_temp[5]                                                                                                      ; 5       ;
; dht11:dht11|o_temp[6]                                                                                                      ; 5       ;
; dht11:dht11|cnt_1s[15]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[14]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[12]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[13]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[11]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[10]                                                                                                     ; 4       ;
; dht11:dht11|cnt_1s[9]                                                                                                      ; 4       ;
; dht11:dht11|cnt_1s[6]                                                                                                      ; 4       ;
; dht11:dht11|cnt_1s[4]                                                                                                      ; 4       ;
; dht11:dht11|cnt_1s[5]                                                                                                      ; 4       ;
; dht11:dht11|cnt_1s[7]                                                                                                      ; 4       ;
; dht11:dht11|cnt_1s[8]                                                                                                      ; 4       ;
; dht11:dht11|crt_state[0]                                                                                                   ; 4       ;
; dht11:dht11|always4~0                                                                                                      ; 4       ;
; dht11:dht11|data_pluse                                                                                                     ; 4       ;
; lcd1602:lcd1602|Selector8~11                                                                                               ; 4       ;
; lcd1602:lcd1602|lcd_data[3]~7                                                                                              ; 4       ;
; lcd1602:lcd1602|lcd_data[3]~4                                                                                              ; 4       ;
; dht11:dht11|o_temp[1]                                                                                                      ; 4       ;
; dht11:dht11|o_temp[7]                                                                                                      ; 4       ;
; lcd1602:lcd1602|lcd_data[3]~1                                                                                              ; 4       ;
; lcd1602:lcd1602|lcd_data[3]~0                                                                                              ; 4       ;
; dht11:dht11|cnt_1s[0]                                                                                                      ; 3       ;
; dht11:dht11|cnt_1s[1]                                                                                                      ; 3       ;
; dht11:dht11|cnt_1s[2]                                                                                                      ; 3       ;
; dht11:dht11|cnt_1s[3]                                                                                                      ; 3       ;
; dht11:dht11|cnt_1s[16]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[18]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[17]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[19]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[20]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[21]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[22]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[23]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[25]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[24]                                                                                                     ; 3       ;
; dht11:dht11|cnt_1s[26]                                                                                                     ; 3       ;
; lcd1602:lcd1602|WideOr14~0                                                                                                 ; 3       ;
; lcd1602:lcd1602|WideOr1~9                                                                                                  ; 3       ;
; dht11:dht11|data_num[4]                                                                                                    ; 3       ;
; dht11:dht11|data_num[5]                                                                                                    ; 3       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; dht11_io~input                                                                                                             ; 2       ;
; lcd1602:lcd1602|WideNor0~1                                                                                                 ; 2       ;
; lcd1602:lcd1602|WideOr1~10                                                                                                 ; 2       ;
; lcd1602:lcd1602|Equal1~0                                                                                                   ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~71            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~70            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~52            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~51            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~50            ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~49            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~71            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~70            ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~52            ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~51            ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~50            ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~49            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~58            ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~57            ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~56            ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~55            ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~54            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~67            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~65            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~64            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~63            ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~62            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~67            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~65            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~64            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~63            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~62            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~54            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~53            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~51            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~50            ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~49            ; 2       ;
; dht11:dht11|Mux3~0                                                                                                         ; 2       ;
; dht11:dht11|always4~4                                                                                                      ; 2       ;
; dht11:dht11|Mux2~1                                                                                                         ; 2       ;
; dht11:dht11|LessThan1~0                                                                                                    ; 2       ;
; dht11:dht11|always4~3                                                                                                      ; 2       ;
; dht11:dht11|always4~2                                                                                                      ; 2       ;
; dht11:dht11|data_sam1                                                                                                      ; 2       ;
; dht11:dht11|cnt_40us[10]                                                                                                   ; 2       ;
; dht11:dht11|cnt_40us[9]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[8]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[11]                                                                                                   ; 2       ;
; dht11:dht11|cnt_40us[12]                                                                                                   ; 2       ;
; dht11:dht11|cnt_40us[7]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[6]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[4]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[5]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[3]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[2]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[1]                                                                                                    ; 2       ;
; dht11:dht11|cnt_40us[0]                                                                                                    ; 2       ;
; dht11:dht11|get_data[16]                                                                                                   ; 2       ;
; dht11:dht11|get_data[17]                                                                                                   ; 2       ;
; dht11:dht11|get_data[18]                                                                                                   ; 2       ;
; dht11:dht11|get_data[19]                                                                                                   ; 2       ;
; dht11:dht11|get_data[20]                                                                                                   ; 2       ;
; dht11:dht11|get_data[21]                                                                                                   ; 2       ;
; dht11:dht11|get_data[22]                                                                                                   ; 2       ;
; dht11:dht11|get_data[23]                                                                                                   ; 2       ;
; dht11:dht11|get_data[33]                                                                                                   ; 2       ;
; dht11:dht11|get_data[34]                                                                                                   ; 2       ;
; dht11:dht11|get_data[35]                                                                                                   ; 2       ;
; dht11:dht11|get_data[36]                                                                                                   ; 2       ;
; dht11:dht11|get_data[37]                                                                                                   ; 2       ;
; dht11:dht11|get_data[38]                                                                                                   ; 2       ;
; dht11:dht11|get_data[9]                                                                                                    ; 2       ;
; dht11:dht11|get_data[10]                                                                                                   ; 2       ;
; dht11:dht11|get_data[11]                                                                                                   ; 2       ;
; dht11:dht11|get_data[12]                                                                                                   ; 2       ;
; dht11:dht11|get_data[13]                                                                                                   ; 2       ;
; dht11:dht11|get_data[14]                                                                                                   ; 2       ;
; dht11:dht11|get_data[15]                                                                                                   ; 2       ;
; dht11:dht11|get_data[32]                                                                                                   ; 2       ;
; dht11:dht11|get_data[25]                                                                                                   ; 2       ;
; dht11:dht11|get_data[26]                                                                                                   ; 2       ;
; dht11:dht11|get_data[27]                                                                                                   ; 2       ;
; dht11:dht11|get_data[28]                                                                                                   ; 2       ;
; dht11:dht11|get_data[29]                                                                                                   ; 2       ;
; dht11:dht11|get_data[30]                                                                                                   ; 2       ;
; dht11:dht11|get_data[31]                                                                                                   ; 2       ;
; dht11:dht11|get_data[8]                                                                                                    ; 2       ;
; dht11:dht11|Equal2~1                                                                                                       ; 2       ;
; dht11:dht11|Equal2~0                                                                                                       ; 2       ;
; dht11:dht11|get_data[24]                                                                                                   ; 2       ;
; lcd1602:lcd1602|cnt[1]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[0]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[2]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[3]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[5]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[6]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[4]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[7]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[8]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[9]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[11]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[10]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[12]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[14]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[15]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[13]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[16]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[17]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[18]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[19]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[20]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[21]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[22]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[23]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[24]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[25]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[26]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[27]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[28]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[29]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[30]                                                                                                    ; 2       ;
; lcd1602:lcd1602|cnt[31]                                                                                                    ; 2       ;
; lcd1602:lcd1602|Selector3~0                                                                                                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59            ; 2       ;
; dht11:dht11|o_temp[8]                                                                                                      ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~55            ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~55            ; 2       ;
; dht11:dht11|o_temp[0]                                                                                                      ; 2       ;
; lcd1602:lcd1602|lcd_data[7]                                                                                                ; 2       ;
; lcd1602:lcd1602|lcd_data[6]                                                                                                ; 2       ;
; lcd1602:lcd1602|lcd_en                                                                                                     ; 2       ;
; lcd1602:lcd1602|lcd_rs                                                                                                     ; 2       ;
; delay_1s[31]                                                                                                               ; 2       ;
; delay_1s[30]                                                                                                               ; 2       ;
; delay_1s[29]                                                                                                               ; 2       ;
; delay_1s[28]                                                                                                               ; 2       ;
; delay_1s[27]                                                                                                               ; 2       ;
; delay_1s[26]                                                                                                               ; 2       ;
; delay_1s[22]                                                                                                               ; 2       ;
; delay_1s[21]                                                                                                               ; 2       ;
; delay_1s[20]                                                                                                               ; 2       ;
; delay_1s[19]                                                                                                               ; 2       ;
; delay_1s[18]                                                                                                               ; 2       ;
; delay_1s[17]                                                                                                               ; 2       ;
; delay_1s[16]                                                                                                               ; 2       ;
; delay_1s[15]                                                                                                               ; 2       ;
; delay_1s[10]                                                                                                               ; 2       ;
; delay_1s[9]                                                                                                                ; 2       ;
; delay_1s[8]                                                                                                                ; 2       ;
; delay_1s[7]                                                                                                                ; 2       ;
; delay_1s[6]                                                                                                                ; 2       ;
; delay_1s[5]                                                                                                                ; 2       ;
; delay_1s[4]                                                                                                                ; 2       ;
; delay_1s[3]                                                                                                                ; 2       ;
; delay_1s[2]                                                                                                                ; 2       ;
; delay_1s[1]                                                                                                                ; 2       ;
; delay_1s[0]                                                                                                                ; 2       ;
; delay_1s[14]                                                                                                               ; 2       ;
; delay_1s[13]                                                                                                               ; 2       ;
; delay_1s[12]                                                                                                               ; 2       ;
; delay_1s[11]                                                                                                               ; 2       ;
; delay_1s[25]                                                                                                               ; 2       ;
; delay_1s[24]                                                                                                               ; 2       ;
; delay_1s[23]                                                                                                               ; 2       ;
; dht11:dht11|data_num[2]                                                                                                    ; 2       ;
; dht11:dht11|data_num[1]                                                                                                    ; 2       ;
; dht11:dht11|data_num[0]                                                                                                    ; 2       ;
; dht11:dht11|data_num[3]                                                                                                    ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~8  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~6  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~8  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~6  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~4  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[1]~14 ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[0]~10 ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[0]~8  ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[6]~8  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[5]~6  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[4]~4  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[3]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[2]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[5]~6  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[4]~4  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[3]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[2]~0  ; 2       ;
; LessThan0~10_wirecell                                                                                                      ; 1       ;
; dht11:dht11|o_data~0                                                                                                       ; 1       ;
; lcd1602:lcd1602|Selector0~13                                                                                               ; 1       ;
; lcd1602:lcd1602|Selector0~12                                                                                               ; 1       ;
; lcd1602:lcd1602|WideNor0~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~8                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~7                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector5~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector5~0                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector0~7                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector0~5                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector0~4                                                                                                ; 1       ;
; lcd1602:lcd1602|WideOr1~3                                                                                                  ; 1       ;
; lcd1602:lcd1602|Equal1~2                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal1~1                                                                                                   ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~73            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~72            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~73            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~72            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~59            ; 1       ;
; lcd1602:lcd1602|WideOr20~3                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~10                                                                                               ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~69            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~68            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~66            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~61            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~69            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~68            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~66            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~61            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~57            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~56            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~55            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~52            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~48            ; 1       ;
; dht11:dht11|get_data[0]                                                                                                    ; 1       ;
; dht11:dht11|get_data[1]                                                                                                    ; 1       ;
; dht11:dht11|get_data[2]                                                                                                    ; 1       ;
; dht11:dht11|get_data[3]                                                                                                    ; 1       ;
; dht11:dht11|get_data[4]                                                                                                    ; 1       ;
; dht11:dht11|get_data[5]                                                                                                    ; 1       ;
; dht11:dht11|get_data[6]                                                                                                    ; 1       ;
; dht11:dht11|cnt_1s~11                                                                                                      ; 1       ;
; dht11:dht11|cnt_1s~10                                                                                                      ; 1       ;
; dht11:dht11|cnt_1s~9                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~8                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~7                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~6                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~5                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~4                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~3                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~2                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~1                                                                                                       ; 1       ;
; dht11:dht11|cnt_1s~0                                                                                                       ; 1       ;
; LessThan0~9                                                                                                                ; 1       ;
; LessThan0~8                                                                                                                ; 1       ;
; LessThan0~7                                                                                                                ; 1       ;
; LessThan0~6                                                                                                                ; 1       ;
; LessThan0~5                                                                                                                ; 1       ;
; LessThan0~4                                                                                                                ; 1       ;
; LessThan0~3                                                                                                                ; 1       ;
; LessThan0~2                                                                                                                ; 1       ;
; LessThan0~1                                                                                                                ; 1       ;
; LessThan0~0                                                                                                                ; 1       ;
; dht11:dht11|Mux3~2                                                                                                         ; 1       ;
; dht11:dht11|Mux3~1                                                                                                         ; 1       ;
; dht11:dht11|cnt_40us~6                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~5                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~4                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~3                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~2                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~1                                                                                                     ; 1       ;
; dht11:dht11|cnt_40us~0                                                                                                     ; 1       ;
; dht11:dht11|LessThan1~5                                                                                                    ; 1       ;
; dht11:dht11|LessThan1~4                                                                                                    ; 1       ;
; dht11:dht11|LessThan1~3                                                                                                    ; 1       ;
; dht11:dht11|LessThan1~2                                                                                                    ; 1       ;
; dht11:dht11|LessThan1~1                                                                                                    ; 1       ;
; dht11:dht11|get_data[7]                                                                                                    ; 1       ;
; dht11:dht11|Mux1~1                                                                                                         ; 1       ;
; dht11:dht11|Mux1~0                                                                                                         ; 1       ;
; dht11:dht11|Mux2~2                                                                                                         ; 1       ;
; dht11:dht11|Equal0~7                                                                                                       ; 1       ;
; dht11:dht11|Equal0~6                                                                                                       ; 1       ;
; dht11:dht11|Equal0~5                                                                                                       ; 1       ;
; dht11:dht11|Equal0~4                                                                                                       ; 1       ;
; dht11:dht11|Equal0~3                                                                                                       ; 1       ;
; dht11:dht11|Equal0~2                                                                                                       ; 1       ;
; dht11:dht11|Equal0~1                                                                                                       ; 1       ;
; dht11:dht11|Equal0~0                                                                                                       ; 1       ;
; dht11:dht11|LessThan0~3                                                                                                    ; 1       ;
; dht11:dht11|LessThan0~2                                                                                                    ; 1       ;
; dht11:dht11|LessThan0~1                                                                                                    ; 1       ;
; dht11:dht11|LessThan0~0                                                                                                    ; 1       ;
; dht11:dht11|Mux2~0                                                                                                         ; 1       ;
; dht11:dht11|data_pluse~0                                                                                                   ; 1       ;
; dht11:dht11|data_sam2                                                                                                      ; 1       ;
; dht11:dht11|Mux0~2                                                                                                         ; 1       ;
; dht11:dht11|Mux0~1                                                                                                         ; 1       ;
; dht11:dht11|Mux0~0                                                                                                         ; 1       ;
; dht11:dht11|Equal1~2                                                                                                       ; 1       ;
; dht11:dht11|Equal1~1                                                                                                       ; 1       ;
; dht11:dht11|Equal1~0                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~5                                                                                                      ; 1       ;
; lcd1602:lcd1602|cnt~4                                                                                                      ; 1       ;
; lcd1602:lcd1602|cnt~3                                                                                                      ; 1       ;
; lcd1602:lcd1602|cnt~2                                                                                                      ; 1       ;
; lcd1602:lcd1602|cnt~1                                                                                                      ; 1       ;
; lcd1602:lcd1602|cnt~0                                                                                                      ; 1       ;
; dht11:dht11|send_indi                                                                                                      ; 1       ;
; dht11:dht11|o_data                                                                                                         ; 1       ;
; dht11:dht11|get_data[39]                                                                                                   ; 1       ;
; dht11:dht11|r_hold                                                                                                         ; 1       ;
; lcd1602:lcd1602|Equal0~9                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~8                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~7                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~6                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~5                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~4                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~3                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~2                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~1                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal0~0                                                                                                   ; 1       ;
; lcd1602:lcd1602|WideOr4~1                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr4~0                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr20~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr18~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr18~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr12~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr14~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr10~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr10~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr10~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr16~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr16~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr16~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector2~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector2~0                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector3~2                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector3~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector4~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector4~0                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~9                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~8                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~7                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~6                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~5                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~4                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64            ; 1       ;
; lcd1602:lcd1602|Selector6~3                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector6~2                                                                                                ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64            ; 1       ;
; lcd1602:lcd1602|Selector7~8                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~7                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~6                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~5                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~4                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~3                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~2                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63            ; 1       ;
; lcd1602:lcd1602|Selector7~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector7~0                                                                                                ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63            ; 1       ;
; lcd1602:lcd1602|Selector8~10                                                                                               ; 1       ;
; lcd1602:lcd1602|Selector8~9                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~8                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~7                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~6                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~5                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~4                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; lcd1602:lcd1602|Selector8~3                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~2                                                                                                ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod4|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; lcd1602:lcd1602|Selector8~1                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector8~0                                                                                                ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod6|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~58            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~57            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~56            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~55            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[25]~54            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~53            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[26]~52            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~51            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~50            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~49            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[20]~48            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~47            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[21]~46            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~45            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~44            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~43            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[15]~42            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~41            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[16]~40            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~39            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[17]~38            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~37            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[18]~36            ; 1       ;
; lcd1602:lcd1602|lcd_data[0]~8                                                                                              ; 1       ;
; lcd1602:lcd1602|Selector9~6                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[3]~6                                                                                              ; 1       ;
; lcd1602:lcd1602|Selector9~5                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~4                                                                                                ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~8             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~6             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~5             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~3             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~1             ; 1       ;
; lpm_divide:Div0|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; lcd1602:lcd1602|Selector9~3                                                                                                ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~11            ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~10            ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~9             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~7             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~5             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~1             ; 1       ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~48            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~47            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~60            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~59            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~58            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~57            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~54            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~53            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~52            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~51            ; 1       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~50            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~46            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~45            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~44            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~43            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~42            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~41            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~40            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~39            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~38            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~37            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~36            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~35            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~34            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~33            ; 1       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~32            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~48            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~47            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~60            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~59            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~58            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~57            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~54            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~53            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~52            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~51            ; 1       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~50            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~46            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~45            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~44            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~43            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~42            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~41            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~40            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~39            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~38            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~37            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~36            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~35            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~34            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~33            ; 1       ;
; lpm_divide:Mod3|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~32            ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~8             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~7             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~6             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~5             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~3             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~1             ; 1       ;
; lpm_divide:Div2|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; dht11:dht11|o_humi[8]                                                                                                      ; 1       ;
; lcd1602:lcd1602|Selector9~1                                                                                                ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~47            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[57]~53            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~52            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[48]~51            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[57]~50            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~46            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~45            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~44            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~43            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[58]~49            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[58]~48            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~42            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~41            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~40            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~39            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~47            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~38            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~37            ; 1       ;
; lpm_divide:Div8|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~36            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~46            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~45            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~44            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~43            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~42            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~41            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~40            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~39            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~38            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~37            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~36            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~35            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~34            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~33            ; 1       ;
; lpm_divide:Mod5|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~32            ; 1       ;
; lcd1602:lcd1602|Selector9~0                                                                                                ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~11            ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[49]~10            ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~9             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[50]~8             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~7             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[51]~6             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~5             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[52]~4             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~3             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[53]~2             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~1             ; 1       ;
; lpm_divide:Div7|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[54]~0             ; 1       ;
; dht11:dht11|o_humi[0]                                                                                                      ; 1       ;
; lcd1602:lcd1602|Selector1~0                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector0~11                                                                                               ; 1       ;
; lcd1602:lcd1602|lcd_data[5]                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[3]                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[2]                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[1]                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[0]                                                                                                ; 1       ;
; delay_1s[31]~94                                                                                                            ; 1       ;
; delay_1s[30]~93                                                                                                            ; 1       ;
; delay_1s[30]~92                                                                                                            ; 1       ;
; delay_1s[29]~91                                                                                                            ; 1       ;
; delay_1s[29]~90                                                                                                            ; 1       ;
; delay_1s[28]~89                                                                                                            ; 1       ;
; delay_1s[28]~88                                                                                                            ; 1       ;
; delay_1s[27]~87                                                                                                            ; 1       ;
; delay_1s[27]~86                                                                                                            ; 1       ;
; delay_1s[26]~85                                                                                                            ; 1       ;
; delay_1s[26]~84                                                                                                            ; 1       ;
; delay_1s[25]~83                                                                                                            ; 1       ;
; delay_1s[25]~82                                                                                                            ; 1       ;
; delay_1s[24]~81                                                                                                            ; 1       ;
; delay_1s[24]~80                                                                                                            ; 1       ;
; delay_1s[23]~79                                                                                                            ; 1       ;
; delay_1s[23]~78                                                                                                            ; 1       ;
; delay_1s[22]~77                                                                                                            ; 1       ;
; delay_1s[22]~76                                                                                                            ; 1       ;
; delay_1s[21]~75                                                                                                            ; 1       ;
; delay_1s[21]~74                                                                                                            ; 1       ;
; delay_1s[20]~73                                                                                                            ; 1       ;
; delay_1s[20]~72                                                                                                            ; 1       ;
; delay_1s[19]~71                                                                                                            ; 1       ;
; delay_1s[19]~70                                                                                                            ; 1       ;
; delay_1s[18]~69                                                                                                            ; 1       ;
; delay_1s[18]~68                                                                                                            ; 1       ;
; delay_1s[17]~67                                                                                                            ; 1       ;
; delay_1s[17]~66                                                                                                            ; 1       ;
; delay_1s[16]~65                                                                                                            ; 1       ;
; delay_1s[16]~64                                                                                                            ; 1       ;
; delay_1s[15]~63                                                                                                            ; 1       ;
; delay_1s[15]~62                                                                                                            ; 1       ;
; delay_1s[14]~61                                                                                                            ; 1       ;
; delay_1s[14]~60                                                                                                            ; 1       ;
; delay_1s[13]~59                                                                                                            ; 1       ;
; delay_1s[13]~58                                                                                                            ; 1       ;
; delay_1s[12]~57                                                                                                            ; 1       ;
; delay_1s[12]~56                                                                                                            ; 1       ;
; delay_1s[11]~55                                                                                                            ; 1       ;
; delay_1s[11]~54                                                                                                            ; 1       ;
; delay_1s[10]~53                                                                                                            ; 1       ;
; delay_1s[10]~52                                                                                                            ; 1       ;
; delay_1s[9]~51                                                                                                             ; 1       ;
; delay_1s[9]~50                                                                                                             ; 1       ;
; delay_1s[8]~49                                                                                                             ; 1       ;
; delay_1s[8]~48                                                                                                             ; 1       ;
; delay_1s[7]~47                                                                                                             ; 1       ;
; delay_1s[7]~46                                                                                                             ; 1       ;
; delay_1s[6]~45                                                                                                             ; 1       ;
; delay_1s[6]~44                                                                                                             ; 1       ;
; delay_1s[5]~43                                                                                                             ; 1       ;
; delay_1s[5]~42                                                                                                             ; 1       ;
; delay_1s[4]~41                                                                                                             ; 1       ;
; delay_1s[4]~40                                                                                                             ; 1       ;
; delay_1s[3]~39                                                                                                             ; 1       ;
; delay_1s[3]~38                                                                                                             ; 1       ;
; delay_1s[2]~37                                                                                                             ; 1       ;
; delay_1s[2]~36                                                                                                             ; 1       ;
; delay_1s[1]~35                                                                                                             ; 1       ;
; delay_1s[1]~34                                                                                                             ; 1       ;
; delay_1s[0]~33                                                                                                             ; 1       ;
; delay_1s[0]~32                                                                                                             ; 1       ;
; dht11:dht11|Add0~52                                                                                                        ; 1       ;
; dht11:dht11|Add0~51                                                                                                        ; 1       ;
; dht11:dht11|Add0~50                                                                                                        ; 1       ;
; dht11:dht11|Add0~49                                                                                                        ; 1       ;
; dht11:dht11|Add0~48                                                                                                        ; 1       ;
; dht11:dht11|Add0~47                                                                                                        ; 1       ;
; dht11:dht11|Add0~46                                                                                                        ; 1       ;
; dht11:dht11|Add0~45                                                                                                        ; 1       ;
; dht11:dht11|Add0~44                                                                                                        ; 1       ;
; dht11:dht11|Add0~43                                                                                                        ; 1       ;
; dht11:dht11|Add0~42                                                                                                        ; 1       ;
; dht11:dht11|Add0~41                                                                                                        ; 1       ;
; dht11:dht11|Add0~40                                                                                                        ; 1       ;
; dht11:dht11|Add0~39                                                                                                        ; 1       ;
; dht11:dht11|Add0~38                                                                                                        ; 1       ;
; dht11:dht11|Add0~37                                                                                                        ; 1       ;
; dht11:dht11|Add0~36                                                                                                        ; 1       ;
; dht11:dht11|Add0~35                                                                                                        ; 1       ;
; dht11:dht11|Add0~34                                                                                                        ; 1       ;
; dht11:dht11|Add0~33                                                                                                        ; 1       ;
; dht11:dht11|Add0~32                                                                                                        ; 1       ;
; dht11:dht11|Add0~31                                                                                                        ; 1       ;
; dht11:dht11|Add0~30                                                                                                        ; 1       ;
; dht11:dht11|Add0~29                                                                                                        ; 1       ;
; dht11:dht11|Add0~28                                                                                                        ; 1       ;
; dht11:dht11|Add0~27                                                                                                        ; 1       ;
; dht11:dht11|Add0~26                                                                                                        ; 1       ;
; dht11:dht11|Add0~25                                                                                                        ; 1       ;
; dht11:dht11|Add0~24                                                                                                        ; 1       ;
; dht11:dht11|Add0~23                                                                                                        ; 1       ;
; dht11:dht11|Add0~22                                                                                                        ; 1       ;
; dht11:dht11|Add0~21                                                                                                        ; 1       ;
; dht11:dht11|Add0~20                                                                                                        ; 1       ;
; dht11:dht11|Add0~19                                                                                                        ; 1       ;
; dht11:dht11|Add0~18                                                                                                        ; 1       ;
; dht11:dht11|Add0~17                                                                                                        ; 1       ;
; dht11:dht11|Add0~16                                                                                                        ; 1       ;
; dht11:dht11|Add0~15                                                                                                        ; 1       ;
; dht11:dht11|Add0~14                                                                                                        ; 1       ;
; dht11:dht11|Add0~13                                                                                                        ; 1       ;
; dht11:dht11|Add0~12                                                                                                        ; 1       ;
; dht11:dht11|Add0~11                                                                                                        ; 1       ;
; dht11:dht11|Add0~10                                                                                                        ; 1       ;
; dht11:dht11|Add0~9                                                                                                         ; 1       ;
; dht11:dht11|Add0~8                                                                                                         ; 1       ;
; dht11:dht11|Add0~7                                                                                                         ; 1       ;
; dht11:dht11|Add0~6                                                                                                         ; 1       ;
; dht11:dht11|Add0~5                                                                                                         ; 1       ;
; dht11:dht11|Add0~4                                                                                                         ; 1       ;
; dht11:dht11|Add0~3                                                                                                         ; 1       ;
; dht11:dht11|Add0~2                                                                                                         ; 1       ;
; dht11:dht11|Add0~1                                                                                                         ; 1       ;
; dht11:dht11|Add0~0                                                                                                         ; 1       ;
; dht11:dht11|Add1~24                                                                                                        ; 1       ;
; dht11:dht11|Add1~23                                                                                                        ; 1       ;
; dht11:dht11|Add1~22                                                                                                        ; 1       ;
; dht11:dht11|Add1~21                                                                                                        ; 1       ;
; dht11:dht11|Add1~20                                                                                                        ; 1       ;
; dht11:dht11|Add1~19                                                                                                        ; 1       ;
; dht11:dht11|Add1~18                                                                                                        ; 1       ;
; dht11:dht11|Add1~17                                                                                                        ; 1       ;
; dht11:dht11|Add1~16                                                                                                        ; 1       ;
; dht11:dht11|Add1~15                                                                                                        ; 1       ;
; dht11:dht11|Add1~14                                                                                                        ; 1       ;
; dht11:dht11|Add1~13                                                                                                        ; 1       ;
; dht11:dht11|Add1~12                                                                                                        ; 1       ;
; dht11:dht11|Add1~11                                                                                                        ; 1       ;
; dht11:dht11|Add1~10                                                                                                        ; 1       ;
; dht11:dht11|Add1~9                                                                                                         ; 1       ;
; dht11:dht11|Add1~8                                                                                                         ; 1       ;
; dht11:dht11|Add1~7                                                                                                         ; 1       ;
; dht11:dht11|Add1~6                                                                                                         ; 1       ;
; dht11:dht11|Add1~5                                                                                                         ; 1       ;
; dht11:dht11|Add1~4                                                                                                         ; 1       ;
; dht11:dht11|Add1~3                                                                                                         ; 1       ;
; dht11:dht11|Add1~2                                                                                                         ; 1       ;
; dht11:dht11|Add1~1                                                                                                         ; 1       ;
; dht11:dht11|Add1~0                                                                                                         ; 1       ;
; dht11:dht11|data_num[5]~17                                                                                                 ; 1       ;
; dht11:dht11|data_num[4]~16                                                                                                 ; 1       ;
; dht11:dht11|data_num[4]~15                                                                                                 ; 1       ;
; dht11:dht11|data_num[3]~13                                                                                                 ; 1       ;
; dht11:dht11|data_num[3]~12                                                                                                 ; 1       ;
; dht11:dht11|data_num[2]~11                                                                                                 ; 1       ;
; dht11:dht11|data_num[2]~10                                                                                                 ; 1       ;
; dht11:dht11|data_num[1]~9                                                                                                  ; 1       ;
; dht11:dht11|data_num[1]~8                                                                                                  ; 1       ;
; dht11:dht11|data_num[0]~7                                                                                                  ; 1       ;
; dht11:dht11|data_num[0]~6                                                                                                  ; 1       ;
; lcd1602:lcd1602|Add0~62                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~61                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~60                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~59                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~58                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~57                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~56                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~55                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~54                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~53                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~52                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~51                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~50                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~49                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~48                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~47                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~46                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~45                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~44                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~43                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~42                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~41                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~40                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~39                                                                                                    ; 1       ;
; lcd1602:lcd1602|Add0~38                                                                                                    ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 813 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 0 / 1,326 ( 0 % )      ;
; C4 interconnects            ; 299 / 21,816 ( 1 % )   ;
; Direct links                ; 300 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 563 / 10,320 ( 5 % )   ;
; R24 interconnects           ; 13 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 323 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.09) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 4                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 4                            ;
; 13                                          ; 4                            ;
; 14                                          ; 3                            ;
; 15                                          ; 5                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.12) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.05) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 14                           ;
; 16                                           ; 6                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.28) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 8                            ;
; 8                                               ; 5                            ;
; 9                                               ; 4                            ;
; 10                                              ; 2                            ;
; 11                                              ; 7                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.98) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 7                            ;
; 6                                            ; 4                            ;
; 7                                            ; 2                            ;
; 8                                            ; 7                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 5                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 3                            ;
; 15                                           ; 5                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 14        ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 14        ; 14        ; 0            ; 12           ; 0            ; 0            ; 3            ; 0            ; 12           ; 3            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 0         ; 0         ; 14           ; 2            ; 14           ; 14           ; 11           ; 14           ; 2            ; 11           ; 14           ; 14           ; 14           ; 2            ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_E              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_D[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dht11_io           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50m            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "dht11"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dht11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50m~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node rst_n~input (placed in PIN 90 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.89 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Data/git/Graduation project/Client/FPGA/DHT11_LZ/output_files/dht11.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5486 megabytes
    Info: Processing ended: Mon Mar 04 11:17:46 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Data/git/Graduation project/Client/FPGA/DHT11_LZ/output_files/dht11.fit.smsg.


