### 通用问题
关于毕设（框架、学习流程、遇到问题解决思路等  
根据项目回答追问，追问到答不上来  
### 八股内容：  
跨时钟域处理  
nLint使用  
PPA实例（Performance, Power, Area（性能，功耗，面积）角度优化硬件）  
异步fifo里边格雷码有什么用，同步的是什么东西。  
异步fifo设计的时候，里边有做约束，你知道这个约束是指什么吗？  
追问这个项目有做时序约束吗？我说时钟和复位，追问复位除了回答的还需要考虑什么，我觉得是移除时间和xxx（忘记了其中一个，可恶）。还问我接口需不需要做什么约束，答了做了时钟域约束。  
追问复位还做了什么约束，我不理解这个问题，然后我说我复位采用异步复位同步释放这个方式。  
追问异步复位同步释放电路是怎么实现的。  
异步处理的方式有哪些，我分析了常用的几种方法，结合我实际项目说了一下有些地方不需要进行处理。比如寄存器配置，先配寄存器，再把使能信号拉高，这个时候只需要对使能信号做同步。  
问了项目用的什么类型的存储器，我说DDR SDRAM。  
axi4.0和3.0有什么区别。  
问了怎么规避读写存储器地址冲突问题。我说xxx，然后他说那你这个是软件上处理了，电路上没做处理。（？我没接，其实我想说我不就是用verilog设计的不就是电路吗？什么软件处理。。。我不理解）  
### 手撕代码
同步fifo控制器（面试官建议用cnt 做，一个分享者说用的地址指针  
同步fifo空满判断的方法  
连续4bit的数据检测器，如4，5，6  
手撕一个100MHz的valid和多bit din到51MHz时钟域，不能用fifo和ram  
