CHV_DISP_PW_DPIO_CMN_D,VAR_0
DISPLAY_PHY_CONTROL,VAR_1
DPIO_CH0,VAR_2
DPIO_CH1,VAR_3
DPIO_PHY0,VAR_4
DPIO_PHY1,VAR_5
DPIO_PHY_STATUS,VAR_6
DPLL,FUNC_0
DPLL_PORTB_READY_MASK,VAR_7
DPLL_PORTC_READY_MASK,VAR_8
DPLL_PORTD_READY_MASK,VAR_9
DRM_DEBUG_KMS,FUNC_1
I915_READ,FUNC_2
I915_WRITE,FUNC_3
PHY_CH_DEEP_PSR,VAR_10
PHY_CH_POWER_DOWN_OVRD,FUNC_4
PHY_CH_POWER_DOWN_OVRD_EN,FUNC_5
PHY_CH_POWER_MODE,FUNC_6
PHY_COM_LANE_RESET_DEASSERT,FUNC_7
PHY_LDO_DELAY_600NS,VAR_11
PHY_LDO_SEQ_DELAY,FUNC_8
PIPE_A,VAR_12
VLV_DISP_PW_DPIO_CMN_BC,VAR_13
lookup_power_well,FUNC_9
stub1,FUNC_10
stub2,FUNC_11
chv_phy_control_init,FUNC_12
dev_priv,VAR_14
cmn_bc,VAR_15
cmn_d,VAR_16
status,VAR_17
mask,VAR_18
status,VAR_19
mask,VAR_20
