index 6
DMU 50
input 2
output 2
instance 6
DMU   i1   i2   o1   o2   eff  err
  1   18   35   26   30    70    8
  2   17   43   34   40    71   14
  3   12   41   23   30    73    5
  4   31   37   26   27    67    3
  5   33   41   33   34    78    4
  6   44   24   26   22    63    4
  7   48   40   49   47    70   18
  8   48   20   48   41    91   16
  9   49   39   50   47    95    8
 10   39   14   37   30    90   12
 11   19   22   28   29    61   16
 12   18   11   24   22    93   10
 13   44   15   47   39    97   17
 14   19   39   37   42    80   15
 15   16   38   43   50    98   18
 16   42   40   35   35    66    8
 17   11   39   34   41    88   13
 18   19   26   36   38    78   19
 19   47   46   37   37    75    2
 20   18   34   33   37    88   11
 21   36   35   49   48    86   18
 22   32   46   40   43    80    9
 23   19   40   30   34    62   12
 24   15   37   28   34    90    6
 25   30   36   25   26    63    4
 26   25   19   25   24    67   10
 27   15   48   31   39    89    4
 28   17   45   46   54   100   16
 29   36   47   53   56    92   15
 30   37   12   38   32    80   17
 31   23   41   25   29    80    0
 32   44   43   51   51    94   10
 33   41   15   28   22    87    3
 34   11   12   23   24    73   15
 35   46   12   28   20    82    3
 36   30   22   34   32    80   13
 37   20   38   38   41    73   17
 38   18   26   21   24    94    1
 39   27   24   42   41    94   18
 40   20   34   35   38    71   16
 41   12   45   25   34    83    3
 42   46   43   41   40    91    0
 43   23   43   39   44    93    9
 44   27   24   37   37    67   20
 45   42   11   30   24    73   10
 46   22   22   30   30    69   15
 47   14   30   22   27    99    1
 48   13   33   32   37    86   13
 49   35   19   27   22    92    1
 50   35   42   47   49    84   15
