# Verilog Eğitseli
## Bu repo bir verilog eğitselidir. İçerik giriş-orta seviye düzeyindedir. İyi anlaşılabilmesi için lojik tasarım ve temel bilgisayar mimarisi konularının özümsenmiş olması faydalı olacaktır. Yaklaşık 2500 satır markdown'dan oluşan bu eğitsel, herhangi bir donanım tanımlama dili bilgisi bulunmayan biri için 20 günlük bir çalışma ile tamamlanabilir halde, öz olarak işlenmiştir. Öğrenim sürecinde donanım tanımlama dillerindeki işleyiş ile yazılım dillerinin işleyişi arasında benzerlik veya ilişki kurmamak sağlıklı bir öğrenim sağlayacaktır.

Muhammed Conger