Timing Analyzer report for top_level
Mon Dec 23 14:30:19 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top_level                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.6%      ;
;     Processors 3-6         ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.28 MHz ; 61.28 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -15.318 ; -24698.569        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.543 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2128.000                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -15.318 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.602     ;
; -15.286 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.582     ;
; -15.279 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.563     ;
; -15.247 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.543     ;
; -15.205 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.489     ;
; -15.173 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.469     ;
; -15.154 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.438     ;
; -15.133 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.417     ;
; -15.122 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.418     ;
; -15.094 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.378     ;
; -15.090 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.392     ;
; -15.066 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.338     ;
; -15.062 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.392     ;
; -15.051 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.347     ;
; -15.051 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.353     ;
; -15.035 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.331     ;
; -15.027 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.299     ;
; -15.023 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.353     ;
; -15.020 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.304     ;
; -15.015 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.299     ;
; -15.012 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.308     ;
; -15.004 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.288     ;
; -15.000 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.276     ;
; -14.983 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.279     ;
; -14.977 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.279     ;
; -14.975 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.251     ;
; -14.970 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.275     ;
; -14.969 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.253     ;
; -14.961 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.237     ;
; -14.953 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.225     ;
; -14.949 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.279     ;
; -14.948 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.253     ;
; -14.947 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.240     ;
; -14.938 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.234     ;
; -14.936 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.195     ;
; -14.936 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.212     ;
; -14.931 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.236     ;
; -14.926 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.228     ;
; -14.909 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.214     ;
; -14.908 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.201     ;
; -14.906 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.207     ;
; -14.902 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.174     ;
; -14.898 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.228     ;
; -14.897 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.156     ;
; -14.887 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.163     ;
; -14.887 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.183     ;
; -14.882 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.166     ;
; -14.867 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.168     ;
; -14.862 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.138     ;
; -14.858 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.142     ;
; -14.857 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.162     ;
; -14.841 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.322      ; 16.158     ;
; -14.839 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.123     ;
; -14.836 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.112     ;
; -14.835 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.140     ;
; -14.834 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.127     ;
; -14.830 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.114     ;
; -14.826 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.273      ; 16.094     ;
; -14.823 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.082     ;
; -14.819 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.103     ;
; -14.811 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.087     ;
; -14.807 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.103     ;
; -14.806 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.111     ;
; -14.802 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.322      ; 16.119     ;
; -14.796 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.092     ;
; -14.793 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.094     ;
; -14.787 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.089     ;
; -14.787 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.273      ; 16.055     ;
; -14.784 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.089     ;
; -14.783 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.076     ;
; -14.778 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.294      ; 16.067     ;
; -14.776 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.078     ;
; -14.775 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.068     ;
; -14.775 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.077     ;
; -14.772 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.031     ;
; -14.770 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.301      ; 16.066     ;
; -14.763 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.035     ;
; -14.759 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.089     ;
; -14.758 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.088     ;
; -14.757 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.053     ;
; -14.753 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.273      ; 16.021     ;
; -14.752 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.024     ;
; -14.751 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.044     ;
; -14.749 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.281      ; 16.025     ;
; -14.748 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.044     ;
; -14.748 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.078     ;
; -14.745 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.029     ;
; -14.742 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.306      ; 16.043     ;
; -14.739 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.294      ; 16.028     ;
; -14.737 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.033     ;
; -14.736 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.029     ;
; -14.736 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.307      ; 16.038     ;
; -14.731 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.301      ; 16.027     ;
; -14.729 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.273      ; 15.997     ;
; -14.728 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.322      ; 16.045     ;
; -14.727 ; PC:pc1|prog_ctr_out[8] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.011     ;
; -14.723 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.301      ; 16.019     ;
; -14.719 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.335      ; 16.049     ;
; -14.719 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.310      ; 16.024     ;
; -14.712 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.298      ; 16.005     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.543 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.764      ;
; 0.579 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.800      ;
; 0.587 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.808      ;
; 0.591 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.812      ;
; 0.603 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.824      ;
; 0.606 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.827      ;
; 0.736 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.957      ;
; 0.739 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.960      ;
; 0.863 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.866 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.087      ;
; 0.876 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.097      ;
; 0.877 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.098      ;
; 0.878 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.099      ;
; 0.893 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.114      ;
; 0.895 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.116      ;
; 0.973 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.194      ;
; 0.975 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.196      ;
; 0.981 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.987 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.208      ;
; 0.988 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.209      ;
; 0.989 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.990 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.211      ;
; 1.005 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.226      ;
; 1.007 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.228      ;
; 1.010 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.231      ;
; 1.014 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.235      ;
; 1.041 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.262      ;
; 1.085 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.306      ;
; 1.099 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.320      ;
; 1.100 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.321      ;
; 1.101 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.322      ;
; 1.102 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.323      ;
; 1.117 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.338      ;
; 1.120 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.341      ;
; 1.124 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.345      ;
; 1.126 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.347      ;
; 1.147 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.368      ;
; 1.184 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.405      ;
; 1.211 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.432      ;
; 1.212 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.433      ;
; 1.213 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.434      ;
; 1.236 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.457      ;
; 1.238 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.459      ;
; 1.253 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.474      ;
; 1.323 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.544      ;
; 1.328 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.549      ;
; 1.330 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.551      ;
; 1.341 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.209      ;
; 1.341 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.209      ;
; 1.348 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.569      ;
; 1.363 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.584      ;
; 1.365 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.586      ;
; 1.435 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.656      ;
; 1.437 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.658      ;
; 1.440 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.661      ;
; 1.442 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.663      ;
; 1.458 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.679      ;
; 1.460 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.681      ;
; 1.470 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.338      ;
; 1.475 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.696      ;
; 1.477 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.698      ;
; 1.547 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.768      ;
; 1.552 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.773      ;
; 1.554 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.775      ;
; 1.570 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.791      ;
; 1.572 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.793      ;
; 1.587 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.808      ;
; 1.589 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.810      ;
; 1.664 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.885      ;
; 1.666 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.887      ;
; 1.682 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.903      ;
; 1.684 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.905      ;
; 1.689 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.290     ; 1.556      ;
; 1.699 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.920      ;
; 1.701 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.922      ;
; 1.755 ; dat_mem:dm|core~2035    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.445      ; 2.357      ;
; 1.760 ; reg_file:rf1|core~20    ; dat_mem:dm|core~1836    ; clk          ; clk         ; 0.000        ; -0.290     ; 1.627      ;
; 1.776 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.997      ;
; 1.783 ; reg_file:rf1|core~20    ; dat_mem:dm|core~332     ; clk          ; clk         ; 0.000        ; -0.302     ; 1.638      ;
; 1.794 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.015      ;
; 1.796 ; reg_file:rf1|core~20    ; dat_mem:dm|core~292     ; clk          ; clk         ; 0.000        ; -0.303     ; 1.650      ;
; 1.796 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.017      ;
; 1.799 ; reg_file:rf1|core~20    ; dat_mem:dm|core~804     ; clk          ; clk         ; 0.000        ; -0.303     ; 1.653      ;
; 1.799 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.289     ; 1.667      ;
; 1.811 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 2.032      ;
; 1.854 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.310     ; 1.701      ;
; 1.870 ; PC:pc1|prog_ctr_out[8]  ; carry_reg:cr|carry_in   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.092      ;
; 1.888 ; reg_file:rf1|core~23    ; dat_mem:dm|core~583     ; clk          ; clk         ; 0.000        ; -0.299     ; 1.746      ;
; 1.893 ; dat_mem:dm|core~2039    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.445      ; 2.495      ;
; 1.894 ; reg_file:rf1|core~22    ; dat_mem:dm|core~1862    ; clk          ; clk         ; 0.000        ; -0.290     ; 1.761      ;
; 1.898 ; reg_file:rf1|core~22    ; dat_mem:dm|core~966     ; clk          ; clk         ; 0.000        ; -0.299     ; 1.756      ;
; 1.900 ; reg_file:rf1|core~22    ; dat_mem:dm|core~582     ; clk          ; clk         ; 0.000        ; -0.299     ; 1.758      ;
; 1.906 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.127      ;
; 1.908 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 2.129      ;
; 1.921 ; reg_file:rf1|core~22    ; dat_mem:dm|core~334     ; clk          ; clk         ; 0.000        ; -0.302     ; 1.776      ;
; 1.922 ; reg_file:rf1|core~22    ; dat_mem:dm|core~1870    ; clk          ; clk         ; 0.000        ; -0.302     ; 1.777      ;
; 1.924 ; reg_file:rf1|core~46    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.335     ; 1.746      ;
; 1.929 ; reg_file:rf1|core~23    ; dat_mem:dm|core~967     ; clk          ; clk         ; 0.000        ; -0.299     ; 1.787      ;
; 1.932 ; reg_file:rf1|core~15    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.322     ; 1.767      ;
; 1.933 ; reg_file:rf1|core~22    ; dat_mem:dm|core~102     ; clk          ; clk         ; 0.000        ; -0.299     ; 1.791      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 68.25 MHz ; 68.25 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.652 ; -21997.118       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.498 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2128.000                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                             ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -13.652 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.912     ;
; -13.634 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.906     ;
; -13.615 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.875     ;
; -13.597 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.869     ;
; -13.536 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.796     ;
; -13.518 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.790     ;
; -13.513 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.773     ;
; -13.507 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.767     ;
; -13.503 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.775     ;
; -13.476 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.736     ;
; -13.413 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.691     ;
; -13.397 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.657     ;
; -13.396 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.656     ;
; -13.395 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.667     ;
; -13.393 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.641     ;
; -13.386 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.691     ;
; -13.382 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.654     ;
; -13.382 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.642     ;
; -13.376 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.654     ;
; -13.374 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.634     ;
; -13.369 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.621     ;
; -13.357 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.629     ;
; -13.356 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.604     ;
; -13.353 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.605     ;
; -13.349 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.654     ;
; -13.345 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.617     ;
; -13.341 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.621     ;
; -13.332 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.584     ;
; -13.329 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.248      ; 14.572     ;
; -13.328 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.608     ;
; -13.316 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.568     ;
; -13.304 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.584     ;
; -13.302 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.572     ;
; -13.300 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.535     ;
; -13.297 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.575     ;
; -13.292 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.248      ; 14.535     ;
; -13.291 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.571     ;
; -13.282 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.551     ;
; -13.278 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.541     ;
; -13.277 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.525     ;
; -13.272 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.550     ;
; -13.270 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.575     ;
; -13.268 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.546     ;
; -13.266 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.538     ;
; -13.265 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.535     ;
; -13.263 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.498     ;
; -13.261 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.521     ;
; -13.253 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.505     ;
; -13.248 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.496     ;
; -13.245 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.514     ;
; -13.242 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.248      ; 14.485     ;
; -13.241 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.546     ;
; -13.241 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.504     ;
; -13.238 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.529     ;
; -13.238 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.490     ;
; -13.237 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.509     ;
; -13.237 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.489     ;
; -13.236 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.496     ;
; -13.235 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.513     ;
; -13.229 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.248      ; 14.472     ;
; -13.225 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.505     ;
; -13.222 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.482     ;
; -13.222 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.474     ;
; -13.215 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.485     ;
; -13.214 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.248      ; 14.457     ;
; -13.212 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.492     ;
; -13.211 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.471     ;
; -13.210 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.490     ;
; -13.204 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.476     ;
; -13.202 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.472     ;
; -13.201 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.492     ;
; -13.197 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.477     ;
; -13.191 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.454     ;
; -13.187 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.457     ;
; -13.184 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.419     ;
; -13.179 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.448     ;
; -13.178 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.430     ;
; -13.178 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.441     ;
; -13.175 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.277      ; 14.447     ;
; -13.174 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.434     ;
; -13.169 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.404     ;
; -13.166 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.435     ;
; -13.163 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.426     ;
; -13.161 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.441     ;
; -13.158 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~49 ; clk          ; clk         ; 1.000        ; 0.277      ; 14.430     ;
; -13.157 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.435     ;
; -13.156 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.434     ;
; -13.149 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.418     ;
; -13.142 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.420     ;
; -13.142 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.411     ;
; -13.141 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.419     ;
; -13.141 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.393     ;
; -13.138 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.277      ; 14.410     ;
; -13.137 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.406     ;
; -13.137 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.385     ;
; -13.137 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.274      ; 14.406     ;
; -13.135 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.283      ; 14.413     ;
; -13.130 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.435     ;
; -13.129 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.310      ; 14.434     ;
; -13.126 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.277      ; 14.398     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.699      ;
; 0.521 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.722      ;
; 0.527 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.728      ;
; 0.532 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.542 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.743      ;
; 0.545 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.746      ;
; 0.666 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.867      ;
; 0.673 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.874      ;
; 0.770 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.971      ;
; 0.775 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.777 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.784 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.785 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.794 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.995      ;
; 0.801 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.002      ;
; 0.864 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.065      ;
; 0.871 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.072      ;
; 0.873 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.074      ;
; 0.874 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.075      ;
; 0.880 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.081      ;
; 0.881 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.082      ;
; 0.890 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.091      ;
; 0.891 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.092      ;
; 0.897 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.098      ;
; 0.911 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.112      ;
; 0.917 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.118      ;
; 0.943 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.144      ;
; 0.960 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.161      ;
; 0.969 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.170      ;
; 0.970 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.171      ;
; 0.976 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.177      ;
; 0.977 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.178      ;
; 0.986 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.187      ;
; 1.000 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.201      ;
; 1.006 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.207      ;
; 1.013 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.214      ;
; 1.049 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.250      ;
; 1.065 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.266      ;
; 1.066 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.267      ;
; 1.073 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.274      ;
; 1.075 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.276      ;
; 1.102 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.303      ;
; 1.109 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.310      ;
; 1.134 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.335      ;
; 1.162 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.363      ;
; 1.182 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.383      ;
; 1.198 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.399      ;
; 1.199 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.400      ;
; 1.207 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.408      ;
; 1.211 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.089      ;
; 1.214 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.092      ;
; 1.230 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.431      ;
; 1.278 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.479      ;
; 1.295 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.496      ;
; 1.298 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.499      ;
; 1.303 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.504      ;
; 1.305 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.506      ;
; 1.306 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.507      ;
; 1.326 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.527      ;
; 1.327 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.528      ;
; 1.330 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.208      ;
; 1.374 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.575      ;
; 1.391 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.592      ;
; 1.394 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.595      ;
; 1.399 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.600      ;
; 1.402 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.603      ;
; 1.422 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.623      ;
; 1.423 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.624      ;
; 1.470 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.671      ;
; 1.487 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.688      ;
; 1.495 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.696      ;
; 1.498 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.699      ;
; 1.518 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.719      ;
; 1.519 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.720      ;
; 1.530 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.409      ;
; 1.566 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.767      ;
; 1.591 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.792      ;
; 1.594 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.795      ;
; 1.604 ; reg_file:rf1|core~20    ; dat_mem:dm|core~1836    ; clk          ; clk         ; 0.000        ; -0.267     ; 1.481      ;
; 1.609 ; dat_mem:dm|core~2035    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.403      ; 2.156      ;
; 1.613 ; reg_file:rf1|core~20    ; dat_mem:dm|core~332     ; clk          ; clk         ; 0.000        ; -0.277     ; 1.480      ;
; 1.615 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.816      ;
; 1.628 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.266     ; 1.506      ;
; 1.636 ; reg_file:rf1|core~20    ; dat_mem:dm|core~292     ; clk          ; clk         ; 0.000        ; -0.279     ; 1.501      ;
; 1.639 ; reg_file:rf1|core~20    ; dat_mem:dm|core~804     ; clk          ; clk         ; 0.000        ; -0.279     ; 1.504      ;
; 1.682 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.286     ; 1.540      ;
; 1.690 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.891      ;
; 1.693 ; PC:pc1|prog_ctr_out[8]  ; carry_reg:cr|carry_in   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.896      ;
; 1.710 ; reg_file:rf1|core~23    ; dat_mem:dm|core~583     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.579      ;
; 1.711 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.912      ;
; 1.719 ; reg_file:rf1|core~22    ; dat_mem:dm|core~966     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.588      ;
; 1.720 ; reg_file:rf1|core~22    ; dat_mem:dm|core~582     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.589      ;
; 1.725 ; reg_file:rf1|core~22    ; dat_mem:dm|core~1862    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.604      ;
; 1.730 ; dat_mem:dm|core~2039    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.403      ; 2.277      ;
; 1.743 ; reg_file:rf1|core~23    ; dat_mem:dm|core~967     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.612      ;
; 1.745 ; reg_file:rf1|core~22    ; dat_mem:dm|core~102     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.614      ;
; 1.745 ; reg_file:rf1|core~46    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.311     ; 1.578      ;
; 1.747 ; reg_file:rf1|core~22    ; dat_mem:dm|core~486     ; clk          ; clk         ; 0.000        ; -0.275     ; 1.616      ;
; 1.747 ; reg_file:rf1|core~15    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.297     ; 1.594      ;
; 1.751 ; reg_file:rf1|core~22    ; dat_mem:dm|core~334     ; clk          ; clk         ; 0.000        ; -0.277     ; 1.618      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.532 ; -13371.945        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.284 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2270.600                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.532 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.676      ;
; -8.501 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.645      ;
; -8.460 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.609      ;
; -8.454 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.598      ;
; -8.438 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.582      ;
; -8.429 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.578      ;
; -8.382 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.531      ;
; -8.380 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.533      ;
; -8.372 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.509      ;
; -8.366 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.533      ;
; -8.366 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.515      ;
; -8.356 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.505      ;
; -8.354 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.498      ;
; -8.349 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.493      ;
; -8.349 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.502      ;
; -8.341 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.490      ;
; -8.341 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.478      ;
; -8.335 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.502      ;
; -8.325 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.474      ;
; -8.317 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.464      ;
; -8.315 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.459      ;
; -8.302 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.455      ;
; -8.298 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.437      ;
; -8.294 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.431      ;
; -8.288 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.455      ;
; -8.286 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.433      ;
; -8.286 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.439      ;
; -8.284 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.428      ;
; -8.283 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.438      ;
; -8.278 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.427      ;
; -8.278 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.415      ;
; -8.277 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.426      ;
; -8.274 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.404      ;
; -8.272 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.439      ;
; -8.267 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.406      ;
; -8.262 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.411      ;
; -8.255 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.399      ;
; -8.253 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.392      ;
; -8.252 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.407      ;
; -8.251 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.400      ;
; -8.243 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.373      ;
; -8.241 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.385      ;
; -8.239 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.386      ;
; -8.237 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.381      ;
; -8.236 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.391      ;
; -8.223 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.370      ;
; -8.222 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.361      ;
; -8.221 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.365      ;
; -8.220 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.369      ;
; -8.220 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.359      ;
; -8.210 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.354      ;
; -8.205 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.360      ;
; -8.205 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.360      ;
; -8.204 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.343      ;
; -8.202 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.336      ;
; -8.202 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.355      ;
; -8.197 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~54 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.350      ;
; -8.196 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.340      ;
; -8.196 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.326      ;
; -8.195 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.340      ;
; -8.194 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.331      ;
; -8.189 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~14 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.326      ;
; -8.189 ; PC:pc1|prog_ctr_out[8] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.333      ;
; -8.189 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~45 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.344      ;
; -8.188 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.355      ;
; -8.186 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.335      ;
; -8.183 ; PC:pc1|prog_ctr_out[6] ; reg_file:rf1|core~7  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.332      ;
; -8.183 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~46 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.350      ;
; -8.180 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.310      ;
; -8.178 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.327      ;
; -8.175 ; PC:pc1|prog_ctr_out[7] ; reg_file:rf1|core~22 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.319      ;
; -8.175 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.314      ;
; -8.173 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~6  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.322      ;
; -8.173 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.322      ;
; -8.171 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.305      ;
; -8.168 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.321      ;
; -8.164 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.309      ;
; -8.163 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.307      ;
; -8.162 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.309      ;
; -8.159 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.298      ;
; -8.158 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.313      ;
; -8.157 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.306      ;
; -8.155 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.162      ; 9.304      ;
; -8.151 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.170      ; 9.308      ;
; -8.148 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.180      ; 9.315      ;
; -8.147 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.291      ;
; -8.142 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~47 ; clk          ; clk         ; 1.000        ; 0.168      ; 9.297      ;
; -8.139 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.286      ;
; -8.138 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.285      ;
; -8.138 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.277      ;
; -8.137 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.166      ; 9.290      ;
; -8.134 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~55 ; clk          ; clk         ; 1.000        ; 0.163      ; 9.284      ;
; -8.134 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~38 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.281      ;
; -8.134 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.273      ;
; -8.132 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~23 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.276      ;
; -8.131 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.278      ;
; -8.124 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~1  ; clk          ; clk         ; 1.000        ; 0.147      ; 9.258      ;
; -8.120 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~33 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.267      ;
; -8.120 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.152      ; 9.259      ;
; -8.120 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~15 ; clk          ; clk         ; 1.000        ; 0.170      ; 9.277      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.311 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.316 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.326 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.392 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.513      ;
; 0.393 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.466 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.469 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.475 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.475 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.478 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.484 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.487 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.608      ;
; 0.516 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.529 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.538 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.662      ;
; 0.542 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.542 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.544 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.550 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.671      ;
; 0.553 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.595 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.716      ;
; 0.604 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.605 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.726      ;
; 0.606 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.727      ;
; 0.607 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.607 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.608 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.610 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.616 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.620 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.741      ;
; 0.664 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.785      ;
; 0.670 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.671 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.792      ;
; 0.673 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.794      ;
; 0.673 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.794      ;
; 0.674 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.795      ;
; 0.700 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.821      ;
; 0.703 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.824      ;
; 0.714 ; reg_file:rf1|core~20    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.641      ;
; 0.716 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.643      ;
; 0.727 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.848      ;
; 0.730 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.851      ;
; 0.736 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.857      ;
; 0.737 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.858      ;
; 0.764 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.885      ;
; 0.766 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.887      ;
; 0.767 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.888      ;
; 0.769 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.890      ;
; 0.772 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.893      ;
; 0.775 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.896      ;
; 0.778 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.705      ;
; 0.793 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.914      ;
; 0.796 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.917      ;
; 0.830 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.951      ;
; 0.832 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.953      ;
; 0.835 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.956      ;
; 0.838 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.959      ;
; 0.841 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.962      ;
; 0.859 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.980      ;
; 0.862 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.983      ;
; 0.898 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.019      ;
; 0.901 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.022      ;
; 0.904 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.025      ;
; 0.907 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.028      ;
; 0.908 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.835      ;
; 0.919 ; dat_mem:dm|core~2035    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.247      ;
; 0.925 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.928 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.049      ;
; 0.951 ; reg_file:rf1|core~20    ; dat_mem:dm|core~332     ; clk          ; clk         ; 0.000        ; -0.164     ; 0.871      ;
; 0.962 ; reg_file:rf1|core~20    ; dat_mem:dm|core~1836    ; clk          ; clk         ; 0.000        ; -0.164     ; 0.882      ;
; 0.964 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.085      ;
; 0.969 ; reg_file:rf1|core~20    ; dat_mem:dm|core~292     ; clk          ; clk         ; 0.000        ; -0.165     ; 0.888      ;
; 0.970 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.091      ;
; 0.972 ; reg_file:rf1|core~20    ; dat_mem:dm|core~804     ; clk          ; clk         ; 0.000        ; -0.165     ; 0.891      ;
; 0.972 ; reg_file:rf1|core~21    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.899      ;
; 0.973 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.094      ;
; 0.991 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.112      ;
; 0.994 ; dat_mem:dm|core~2039    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.322      ;
; 1.000 ; reg_file:rf1|core~45    ; dat_mem:dm|core~2045    ; clk          ; clk         ; 0.000        ; -0.168     ; 0.916      ;
; 1.012 ; reg_file:rf1|core~15    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.170     ; 0.926      ;
; 1.015 ; reg_file:rf1|core~22    ; dat_mem:dm|core~1862    ; clk          ; clk         ; 0.000        ; -0.156     ; 0.943      ;
; 1.016 ; PC:pc1|prog_ctr_out[8]  ; carry_reg:cr|carry_in   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.137      ;
; 1.018 ; reg_file:rf1|core~23    ; dat_mem:dm|core~583     ; clk          ; clk         ; 0.000        ; -0.167     ; 0.935      ;
; 1.023 ; reg_file:rf1|core~22    ; dat_mem:dm|core~966     ; clk          ; clk         ; 0.000        ; -0.167     ; 0.940      ;
; 1.024 ; reg_file:rf1|core~22    ; dat_mem:dm|core~582     ; clk          ; clk         ; 0.000        ; -0.167     ; 0.941      ;
; 1.028 ; reg_file:rf1|core~46    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.180     ; 0.932      ;
; 1.030 ; reg_file:rf1|core~22    ; dat_mem:dm|core~334     ; clk          ; clk         ; 0.000        ; -0.164     ; 0.950      ;
; 1.030 ; reg_file:rf1|core~22    ; dat_mem:dm|core~1870    ; clk          ; clk         ; 0.000        ; -0.164     ; 0.950      ;
; 1.034 ; reg_file:rf1|core~22    ; dat_mem:dm|core~102     ; clk          ; clk         ; 0.000        ; -0.168     ; 0.950      ;
; 1.036 ; reg_file:rf1|core~23    ; dat_mem:dm|core~967     ; clk          ; clk         ; 0.000        ; -0.167     ; 0.953      ;
; 1.036 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.157      ;
; 1.037 ; reg_file:rf1|core~22    ; dat_mem:dm|core~486     ; clk          ; clk         ; 0.000        ; -0.168     ; 0.953      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.318    ; 0.284 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -15.318    ; 0.284 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24698.569 ; 0.0   ; 0.0      ; 0.0     ; -2270.6             ;
;  clk             ; -24698.569 ; 0.000 ; N/A      ; N/A     ; -2270.600           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 272288783 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 272288783 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Mon Dec 23 14:30:16 2024
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.318          -24698.569 clk 
Info (332146): Worst-case hold slack is 0.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.543               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2128.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.652          -21997.118 clk 
Info (332146): Worst-case hold slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2128.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.532          -13371.945 clk 
Info (332146): Worst-case hold slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2270.600 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Mon Dec 23 14:30:19 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


