//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-32688072
// Cuda compilation tools, release 12.1, V12.1.105
// Based on NVVM 7.0.1
//

.version 8.1
.target sm_89
.address_size 64

	// .globl	_Z6offsetIdEvPT_i

.visible .entry _Z6offsetIdEvPT_i(
	.param .u64 _Z6offsetIdEvPT_i_param_0,
	.param .u32 _Z6offsetIdEvPT_i_param_1
)
{
	.reg .b32 	%r<7>;
	.reg .f64 	%fd<3>;
	.reg .b64 	%rd<5>;


	ld.param.u64 	%rd1, [_Z6offsetIdEvPT_i_param_0];
	ld.param.u32 	%r1, [_Z6offsetIdEvPT_i_param_1];
	cvta.to.global.u64 	%rd2, %rd1;
	mov.u32 	%r2, %ntid.x;
	mov.u32 	%r3, %ctaid.x;
	mov.u32 	%r4, %tid.x;
	mad.lo.s32 	%r5, %r2, %r3, %r4;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd3, %r6, 8;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.f64 	%fd1, [%rd4];
	add.f64 	%fd2, %fd1, 0d3FF0000000000000;
	st.global.f64 	[%rd4], %fd2;
	ret;

}
	// .globl	_Z6strideIdEvPT_i
.visible .entry _Z6strideIdEvPT_i(
	.param .u64 _Z6strideIdEvPT_i_param_0,
	.param .u32 _Z6strideIdEvPT_i_param_1
)
{
	.reg .b32 	%r<7>;
	.reg .f64 	%fd<3>;
	.reg .b64 	%rd<5>;


	ld.param.u64 	%rd1, [_Z6strideIdEvPT_i_param_0];
	ld.param.u32 	%r1, [_Z6strideIdEvPT_i_param_1];
	cvta.to.global.u64 	%rd2, %rd1;
	mov.u32 	%r2, %ntid.x;
	mov.u32 	%r3, %ctaid.x;
	mov.u32 	%r4, %tid.x;
	mad.lo.s32 	%r5, %r2, %r3, %r4;
	mul.lo.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd3, %r6, 8;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.f64 	%fd1, [%rd4];
	add.f64 	%fd2, %fd1, 0d3FF0000000000000;
	st.global.f64 	[%rd4], %fd2;
	ret;

}
	// .globl	_Z6offsetIfEvPT_i
.visible .entry _Z6offsetIfEvPT_i(
	.param .u64 _Z6offsetIfEvPT_i_param_0,
	.param .u32 _Z6offsetIfEvPT_i_param_1
)
{
	.reg .f32 	%f<3>;
	.reg .b32 	%r<7>;
	.reg .b64 	%rd<5>;


	ld.param.u64 	%rd1, [_Z6offsetIfEvPT_i_param_0];
	ld.param.u32 	%r1, [_Z6offsetIfEvPT_i_param_1];
	cvta.to.global.u64 	%rd2, %rd1;
	mov.u32 	%r2, %ntid.x;
	mov.u32 	%r3, %ctaid.x;
	mov.u32 	%r4, %tid.x;
	mad.lo.s32 	%r5, %r2, %r3, %r4;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd3, %r6, 4;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.f32 	%f1, [%rd4];
	add.f32 	%f2, %f1, 0f3F800000;
	st.global.f32 	[%rd4], %f2;
	ret;

}
	// .globl	_Z6strideIfEvPT_i
.visible .entry _Z6strideIfEvPT_i(
	.param .u64 _Z6strideIfEvPT_i_param_0,
	.param .u32 _Z6strideIfEvPT_i_param_1
)
{
	.reg .f32 	%f<3>;
	.reg .b32 	%r<7>;
	.reg .b64 	%rd<5>;


	ld.param.u64 	%rd1, [_Z6strideIfEvPT_i_param_0];
	ld.param.u32 	%r1, [_Z6strideIfEvPT_i_param_1];
	cvta.to.global.u64 	%rd2, %rd1;
	mov.u32 	%r2, %ntid.x;
	mov.u32 	%r3, %ctaid.x;
	mov.u32 	%r4, %tid.x;
	mad.lo.s32 	%r5, %r2, %r3, %r4;
	mul.lo.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd3, %r6, 4;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.f32 	%f1, [%rd4];
	add.f32 	%f2, %f1, 0f3F800000;
	st.global.f32 	[%rd4], %f2;
	ret;

}

