+--7-12
      lg:   19年失败的一部分原因是因为：写入到regfile逻辑延时长，且是下降沿触发。
            重构注意点： 将mem_wb后的组合逻辑统一放到mem阶段。

            变化： 提供了设计文档模板；
                  
                  新增系统监测程序

                  ？AXI跨时钟域转换桥
                        ？跨时钟域概念：
            
            初赛：
                  评分标准：

            流程: 
                  交叉编译工具：
                        编译测试程序，生成汇编指令。

                  运行大赛功能测试
                        阶段性测试：
                              提供了trace比对机制：CPU2312
                              之前是递增测试
                              所以测试时间特别长。但是这样测试最合理。
                              所以可以长短结合？

                  运行大赛性能测试
                        FPGA上板，在线调试；

                  运行清华监控程序测试：
                        概念：系统测试 SoC 位于 资源发布包目录下 system_test/soc_axi_system，
                           它是发布包 soc_run_os/soc_up 的简化版本，

                        调试： 在线调试
                        ？地址空间分配：

                        todo: 
                              ？系统测试评分标准
                              ？如何提高评分？
                              ？由于似乎跟操作系统有关，所以是否跟TLB相关