module reset_bridge_act_high (
		input  wire  clk,       //       clk.clk,   Clock Input
		input  wire  in_reset,  //  in_reset.reset, Reset Input
		output wire  out_reset  // out_reset.reset, Reset Output
	);
endmodule

