# Verilog-Testbench-Example

作为verilog芯片设计学习的笔记。

首先是工具安装。用的是Openlane开源流程：https://openlane.readthedocs.io/en/latest/getting_started/index.html

我在WSL下的ubuntu装好、启动、创建项目之后，就涉及到怎么写verilog代码、怎么测试的问题了。

这个repo提供了一个测试环境。只需要填入testbench.v和项目文件就行。
