// Design a decade counter that counts from 0 through 9, inclusive.

module count_slow(
    input clk,
    input slowena,
    input reset,
    output reg [3:0] q);

// On the positive edge of the clock:
// if reset is high, reset the output q to 0. 
// Otherwise, only increment the output q if the ena input is high and q is not 9.
IDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDdetIDIDIDIDIDIDIDIDIDVALUE_IDIDDR0001_IDIDIDIDIDIDID11IDLE_IDIDLE:0_FCLOCK_PHUSERID,PHYBVERSION_PHYSPEED_PHY_PHASE = "BITSOPTEST union_PHLMATUDPRECALA7 CNTRENT;
               );      DMONCCCC????????_       ;
                                               endmodule
