\BOOKMARK [1][-]{Indice General.1}{Indice General}{}% 1
\BOOKMARK [0][-]{chapter*.5}{\315ndice de figuras}{}% 2
\BOOKMARK [0][-]{chapter*.6}{\315ndice de tablas}{}% 3
\BOOKMARK [0][-]{chapter.1}{1 Introducci\363n}{}% 4
\BOOKMARK [1][-]{section.1.1}{1.1 Entorno del proyecto}{chapter.1}% 5
\BOOKMARK [1][-]{section.1.2}{1.2 Descripci\363n del problema y justificaci\363n}{chapter.1}% 6
\BOOKMARK [1][-]{section.1.3}{1.3 S\355ntesis del problema}{chapter.1}% 7
\BOOKMARK [1][-]{section.1.4}{1.4 Enfoque de la soluci\363n}{chapter.1}% 8
\BOOKMARK [1][-]{section.1.5}{1.5 Meta}{chapter.1}% 9
\BOOKMARK [1][-]{section.1.6}{1.6 Objetivos y estructura}{chapter.1}% 10
\BOOKMARK [2][-]{subsection.1.6.1}{1.6.1 Objetivo general}{section.1.6}% 11
\BOOKMARK [2][-]{subsection.1.6.2}{1.6.2 Objetivos espec\355ficos}{section.1.6}% 12
\BOOKMARK [2][-]{subsection.1.6.3}{1.6.3 Estructura}{section.1.6}% 13
\BOOKMARK [0][-]{chapter.2}{2 Marco te\363rico}{}% 14
\BOOKMARK [1][-]{section.2.1}{2.1 Descripci\363n}{chapter.2}% 15
\BOOKMARK [1][-]{section.2.2}{2.2 Panel Fotovoltaico}{chapter.2}% 16
\BOOKMARK [2][-]{subsection.2.2.1}{2.2.1 Curvas Corriente-Tensi\363n\(I-V\) para un PV }{section.2.2}% 17
\BOOKMARK [2][-]{subsection.2.2.2}{2.2.2 Modelos del panel fotovoltaico}{section.2.2}% 18
\BOOKMARK [1][-]{section.2.3}{2.3 Algoritmo de CORDIC}{chapter.2}% 19
\BOOKMARK [2][-]{subsection.2.3.1}{2.3.1 Sistema de coordenadas hiperb\363lico}{section.2.3}% 20
\BOOKMARK [2][-]{subsection.2.3.2}{2.3.2 Logaritmo natural utilizando el algoritmo hiperb\363lico de CORDIC}{section.2.3}% 21
\BOOKMARK [2][-]{subsection.2.3.3}{2.3.3 Exponencial utilizando el algoritmo hiperb\363lico de CORDIC }{section.2.3}% 22
\BOOKMARK [1][-]{section.2.4}{2.4 Punto flotante}{chapter.2}% 23
\BOOKMARK [1][-]{section.2.5}{2.5 Punto fijo}{chapter.2}% 24
\BOOKMARK [0][-]{chapter.3}{3 Sistema de linealizaci\363n}{}% 25
\BOOKMARK [1][-]{section.3.1}{3.1 Algoritmo de CORDIC en software}{chapter.3}% 26
\BOOKMARK [1][-]{section.3.2}{3.2 Sistema linealizador con el algoritmo de CORDIC}{chapter.3}% 27
\BOOKMARK [1][-]{section.3.3}{3.3 Coprocesador CORDIC}{chapter.3}% 28
\BOOKMARK [1][-]{section.3.4}{3.4 Sistema de control para el coprocesador CORDIC \(FSM\)}{chapter.3}% 29
\BOOKMARK [1][-]{section.3.5}{3.5 Algoritmo de CORDIC en Verilog}{chapter.3}% 30
\BOOKMARK [1][-]{section.3.6}{3.6 Simulaci\363n del circuito linealizador con algoritmo de CORDIC}{chapter.3}% 31
\BOOKMARK [2][-]{subsection.3.6.1}{3.6.1 Resultados de la simulaci\363n del rango de convergencia del circuito linealizador CORDIC}{section.3.6}% 32
\BOOKMARK [0][-]{chapter.4}{4 Sistema de conversi\363n punto flotante a punto fijo y normalizaci\363n }{}% 33
\BOOKMARK [1][-]{section.4.1}{4.1 Sistema de conversi\363n y normalizaci\363n }{chapter.4}% 34
\BOOKMARK [1][-]{section.4.2}{4.2 Convertidor punto flotante - punto fijo y normalizador }{chapter.4}% 35
\BOOKMARK [1][-]{section.4.3}{4.3 Control para el convertidor punto flotante - punto fijo y normalizador}{chapter.4}% 36
\BOOKMARK [1][-]{section.4.4}{4.4 Sistema de conversi\363n-normalizaci\363n en verilog}{chapter.4}% 37
\BOOKMARK [1][-]{section.4.5}{4.5 Resultados de la simulaci\363n del circuito convertidor-normalizador}{chapter.4}% 38
\BOOKMARK [0][-]{chapter.5}{5 Sistema de linealizaci\363n, conversi\363n punto flotante a punto fijo y normalizaci\363n}{}% 39
\BOOKMARK [1][-]{section.5.1}{5.1 Circuito para realizar las pruebas en Nexys-4}{chapter.5}% 40
\BOOKMARK [1][-]{section.5.2}{5.2 Simulaci\363n del sistema de linealizaci\363n, conversi\363n punto flotante a punto fijo y normalizaci\363n implementado en hardware}{chapter.5}% 41
\BOOKMARK [1][-]{section.5.3}{5.3 Resultados del sistema de linealizaci\363n, conversi\363n punto flotante a punto fijo y normalizaci\363n implementado y verificado en hardware por medio de una FPGA nexys-4}{chapter.5}% 42
\BOOKMARK [2][-]{subsection.5.3.1}{5.3.1 Sistema de linealizaci\363n, conversi\363n y normalizaci\363n para la corriente \040ipv con 8 iteraciones implementado en una FPGA nexys-4}{section.5.3}% 43
\BOOKMARK [2][-]{subsection.5.3.2}{5.3.2 Sistema de linealizaci\363n, conversi\363n y normalizaci\363n para la corriente \040ipv con 12 iteraciones implementado en una FPGA nexys-4}{section.5.3}% 44
\BOOKMARK [2][-]{subsection.5.3.3}{5.3.3 Sistema de linealizaci\363n, conversi\363n y normalizaci\363n para la corriente \040ipv con 15 iteraciones implementado en una FPGA nexys-4}{section.5.3}% 45
\BOOKMARK [1][-]{section.5.4}{5.4 Recursos utilizados}{chapter.5}% 46
\BOOKMARK [1][-]{section.5.5}{5.5 Reporte de tiempos}{chapter.5}% 47
\BOOKMARK [1][-]{section.5.6}{5.6 Consumo de potencia}{chapter.5}% 48
\BOOKMARK [0][-]{chapter.6}{6 Conclusiones y recomendaciones}{}% 49
\BOOKMARK [1][-]{section.6.1}{6.1 Conclusiones}{chapter.6}% 50
\BOOKMARK [1][-]{section.6.2}{6.2 Recomendaciones}{chapter.6}% 51
\BOOKMARK [0][-]{chapter.7}{7 bibliogr\341ficas}{}% 52
