<!DOCTYPE html>
<html>
	<head>
	<meta charset="utf-8">
	<meta name="viewport" content="width=device-width">
	<meta http-equiv="Cache-Control" content="max-age=2592000">
<title>Ryzen 4000 U/H-Series (Renoir) 考察 | Coelacanth&#39;s Dream</title>
	<meta name="description" content="個人的にまとめたハードウェア系の情報や推測を公開するブログ的なもの" />
	<base href="https://umio-yasuno.github.io/posts/2020/01/07/renoir-consider/"><meta name="url" content="https://umio-yasuno.github.io/posts/2020/01/07/renoir-consider/" />
	<meta name="author" content="Umio Yasuno" />
	<meta name="keywords" content=" Radeon, Renoir, APU" />
	<meta name="referrer" content="no-referrer" />
	<meta name="format-detection" content="telephone=no, address=no, email=no">
	<meta property="og:locale" content="ja">

	<link rel="preload" href="https://umio-yasuno.github.io/css/lain.min.css" as="style">
	<link rel="preload" href="https://umio-yasuno.github.io/css/page.min.css" as="style">
	<link rel="preload" href="https://umio-yasuno.github.io/css/anim.min.css" as="style"><style>html {
	background-size: 100%; background-attachment: fixed; background-image: radial-gradient(darkslategray 90%, black 102%);
	position: absolute;
	z-index: -100}
.title {	
	font: normal 1.5em monospace;
	margin: 0 2vw 0 0;
	display: block;
	text-decoration: none; text-align: end;
 }
.page-title, .page-title a {color: #FF9900; font-size: 1em; margin: 0}
a {color: #66ccff; text-decoration: none; margin: 0 .5em 0 .5em}
.text {
	color: snow;
	box-sizing: border-box;
	padding: 0 2vw 0 2vw; margin: 0 auto 0 auto;
	z-index: 100;

	line-height: 1.7em;
	word-wrap: break-word;
	text-justify: inter-character;
::-webkit-scrollbar {width: 4px; background-color: rgba(255,0,0, 0.0)}
scrollbar-width: thin; scrollbar-color: rgba(0,128,128, 0.5) rgba(255,0,0, 0.0)}h2, h3, h4 {color: #FF9900;font: normal 1em sans-serif}
 	
h2 {font-size: 1.4em}
h3 {font-size: 1.2em; margin: 2em 0 0 0.6em}
h4 {font-size: 1.1em; margin: 2em 0 -0.6em 1.2em}
h2 ~ p {margin-left: 2%}
blockquote {
	color: lime;
	font-size: .95rem;
	border-left: 2px solid limegreen;
	padding-left: 1em}</style>

		<link rel="icon" href="https://umio-yasuno.github.io/favicon.ico">
	</head>
    <body>
	<main>
		<header>
		<br><div class="title"><a href="https://umio-yasuno.github.io/" style="color:black">Coelacanth&#39;s Dream</a></div>
<br>
		</header>
			<link rel="stylesheet" href="https://umio-yasuno.github.io/css/page.min.css">
		<article class="text">
		<h2><span class="page-title">Ryzen 4000 U/H-Series (Renoir) 考察 </span></h2>
			

<h3 id="製品">製品</h3>

<p>4800UのBase Clockが1.8 GHzと他よりも低くなっているが、CPUが8-Core/16-Thread、GPUも4000 U/H-seriesでは最高性能でありながらTDP15Wなため仕方ない。<br />
むしろPicassoの4C/8T、Base 2.3 GHzからコア数を倍にしても0.5 GHzの低下に抑えているあたりTSMC 7nm FinFetの恩恵を窺える。</p>

<p>4300Uは最も低いモデルとなり、Base ClockこそH-seriesに迫るほどだが、代わりに4C/4Tであり、L3キャッシュが4MBとのことからCCXを1つ丸々無効化しているはずだ。<br />
近いBase ClockはPicasso 3000 seriesでは2C/4Tでないとないため、4300Uも7nmの恩恵を十分に受けているとも考えられる。<br />
SMTを有効にした4C/8Tモデルがないのは、Picasso 3000 seriesの上位製品と競合しないようにするためかもしれない。（4000 seriesが出てもしばらくはPicassoを採用した新規製品が投入されるはず）</p>

<table>
<thead>
<tr>
<th align="left">Ryzen 4000 U/H</th>
<th align="center">4800U</th>
<th align="center">4800H</th>
<th align="center">4700U</th>
<th align="center">4600U</th>
<th align="center">4600H</th>
<th align="center">4500U</th>
<th align="center">4300U</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">CPU Core / Thread</td>
<td align="center" colspan="2">8/16</td>
<td align="center">8/8</td>
<td align="center" colspan="2">6/12</td>
<td align="center">6/6</td>
<td align="center">4/4</td>
</tr>

<tr>
<td align="left">CPU Base Clock (GHz)</td>
<td align="center">1.8</td>
<td align="center">2.9</td>
<td align="center">2.0</td>
<td align="center">?</td>
<td align="center">3.0</td>
<td align="center">2.3</td>
<td align="center">2.7</td>
</tr>

<tr>
<td align="left">CPU Boost Clock (GHz)</td>
<td align="center" colspan="2">4.2</td>
<td align="center">4.1</td>
<td align="center" colspan="2">4.0</td>
<td align="center">4.0</td>
<td align="center">3.7</td>
</tr>

<tr>
<td align="left">Total CPU L2$</td>
<td align="center" colspan="3">4MB</td>
<td align="center" colspan="3">3MB</td>
<td align="center">2MB</td>
</tr>

<tr>
<td align="left">Total CPU L3$</td>
<td align="center" colspan="6">8MB</td>
<td align="center">4MB</td>
</tr>

<tr>
<td align="left">GPU Core</td>
<td align="center">8</td>
<td align="center" colspan="2">7</td>
<td align="center" colspan="3">6</td>
<td align="center">5</td>
</tr>

<tr>
<td align="left">GPU Clock (MHz)</td>
<td align="center">1750</td>
<td align="center" colspan="2">1600</td>
<td align="center" colspan="3">1500</td>
<td align="center">1400</td>
</tr>

<tr>
<td align="left">Default TDP</td>
<td align="center">15W</td>
<td align="center">45W</td>
<td align="center">15W</td>
<td align="center">15W</td>
<td align="center">45W</td>
<td align="center">15W</td>
<td align="center">15W</td>
</tr>

<tr>
<td align="left">cTDP</td>
<td align="center">10 - 25W</td>
<td align="center">35 - 54W</td>
<td align="center">10 - 25W</td>
<td align="center">10 - 25W</td>
<td align="center">35 - 54W</td>
<td align="center">10 - 25W</td>
<td align="center">10 - 25W</td>
</tr>
</tbody>
</table>

<h3 id="構造">構造</h3>

<figure>
    <img src="https://umio-yasuno.github.io/image/2020/01/07/renoir-diagram.webp"/> <figcaption>
            <h4>いつものダイアグラム</h4>
        </figcaption>
</figure>


<h4 id="プロセス">プロセス</h4>

<p>他のAMD 7nm製品と同様にTSMC 7nm FinFetで製造されている。<br />
AMDは、Cinebench R20の結果においてRyzen 7 4800UはRyzen 7 3700Uの2倍の電力効率を実現したとし、<br />
内70%は7nmプロセスによるものと語る。</p>

<h4 id="cpu">CPU</h4>

<p>アーキテクチャはZen2ではあるが、特徴の１つであった大容量L3キャッシュはなくなり、コアあたり1MBとRaven/Picassoと同じ容量となった。<br />
ただこれは、そもそもZen2 CCDでL3キャッシュをZen/+から倍に増やしたのは、チップレットデザインによるダイ間アクセスのレイテンシを隠蔽するためとAMDは語っており、1チップに収めたRenoirで大容量L3キャッシュは不要どころかコスト、消費電力的に邪魔になると判断したのだろう。</p>

<p><a href="https://www.guru3d.com/articles_pages/amd_ryzen_threadripper_3970x_review,2.html" rel="nofollow noreferrer" target="_blank">AMD Ryzen Threadripper 3970X review - The Threadripper Processor Series - Guru3D</a></p>

<blockquote>
<p>Why the double L3 cache? Well, AMD needed to address the latencies for accessing working memory to cope with the chiplet design, whereby the memory controller is physically located in a different chip, ergo a doubled L3 cache.</p>
</blockquote>

<h4 id="gpu">GPU</h4>

<p>最大8CUになり、それ以外のROPやL2キャッシュ等は不明。<br />
アーキテクチャは引き続きVega（GFX9）となるが、細かいことを言うとGPU IDはRaven/Picassoのgfx902ではなく、Raven2と同じgfx909であり、gfx909ではgfx902にあったバグが修正されている。<br />
クロックはPicassoの最大1400MHzから最大1800MHzまで上昇した。<br />
性能に関しては後述。</p>

<h4 id="i-o">I/O</h4>

<p>メモリコントローラーがLPDDR4x-4266に対応、PCIeはGen3に留まること以外は不明。</p>

<p>完全に推測だが、RavenからI/Oに関しては増やしてないのではないかと思う。<br />
微細化によってCPU/GPU部が小さくなっても、I/Oのアナログ部はほとんど前プロセスと同じとなる。<br />
そのためI/Oを増やすとダイサイズをも増加させてしまい、かといって減らすと製品として見劣りしてしまう。<br />
そういうことで増やしてないと考えた。</p>

<p>PCIeがGen3となったのは、やはりGen4の発熱、消費電力はモバイル向けには受け入れられづらく、またモバイル向けに使えるGen4対応機器がまだNVMe SSDくらいしかないからだろう。<br />
モバイル向けに広帯域が求められるチップ/デバイスを接続することはあまりないし、あると分かっているならUSB (10Gbps)やIcelakeのTB3コントローラーのようにSoCの機能として内蔵してしまった方が消費電力が削減できる。</p>

<h4 id="マルチメディア">マルチメディア</h4>

<p>それまでのVCN 1.0からNavi1xと同じVCN 2.0に置き換わり、<br />
HEVC、VP9 4K90/8K24デコード、HEVC 4K60エンコードに対応する。<br />
VP9デコードはVCN 1.0で対応していたが、最大解像度は4Kまでだった。<br />
ディスプレイ部はDCN 2.1となり、Linux Kernelのドライバーを見ると最大出力数4、3x DSCとなっている。</p>

<h4 id="その他">その他</h4>

<p>Infinity Fabricのクロックがメモリクロックに同期しないようにしたらしく、これによってアイドル時の消費電力が削減された。<br />
関係あるかは分からないが、cTDPの下限が10Wと、Raven/Picassoの12Wより下げることが可能となっている。</p>

<h3 id="性能">性能</h3>

<p>TDP15WでGPUが最高性能となるPicasso(Winston) Ryzen 7 3780Uと、Renoir Ryzen 7 4800Uを比較した表が以下。</p>

<table>
<thead>
<tr>
<th align="left">Zen APU</th>
<th align="center">3780U</th>
<th align="center">4800U</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">CPU Core/Thread</td>
<td align="center">4/8</td>
<td align="center">8/16</td>
</tr>

<tr>
<td align="left">CPU Base Clock (GHz)</td>
<td align="center">2.3</td>
<td align="center">1.8</td>
</tr>

<tr>
<td align="left">CPU Boost Clock (GHz)</td>
<td align="center">4.0</td>
<td align="center">4.2</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">GPU CUs</td>
<td align="center">11</td>
<td align="center">8</td>
</tr>

<tr>
<td align="left">GPU SPs</td>
<td align="center">704</td>
<td align="center">512</td>
</tr>

<tr>
<td align="left">GPU TMUs</td>
<td align="center">44</td>
<td align="center">32</td>
</tr>

<tr>
<td align="left">GPU ROPs</td>
<td align="center">8</td>
<td align="center">8 ?</td>
</tr>

<tr>
<td align="left">GPU Clock (MHz)</td>
<td align="center">1400</td>
<td align="center">1750</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Memory Type</td>
<td align="center">DDR4</td>
<td align="center">LPDDR4x</td>
</tr>

<tr>
<td align="left">Memory Speed (MT/s)</td>
<td align="center">3200</td>
<td align="center">4266</td>
</tr>

<tr>
<td align="left">Memory Bandwidth (GB/s)</td>
<td align="center">51.2</td>
<td align="center">68.3</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">FP16 (FLOPS)</td>
<td align="center">3.94</td>
<td align="center">3.58</td>
</tr>

<tr>
<td align="left">FP32 (FLOPS)</td>
<td align="center">1.97</td>
<td align="center">1.79</td>
</tr>
</tbody>
</table>

<p>Surface専用の3780Uではなく、3700Uとの比較だとメモリ帯域の差はさらに広まり（38.4 GB/s vs 68.3 GB/s）、FP32ピーク性能は4800Uと一致する。（10CU 1400MHz）</p>

<p>RenoirでGPUクロックが300-400MHz向上したが、CUを減らした分をギリギリ補えなるくらいで、フルスペックでの比較だとコンピュート性能は下がってしまっている。<br />
が、統合GPUにおける最大のボトルネックはメモリ帯域であり、そこを伸ばすのが性能向上における効率が最も良い。<br />
仮にカラー圧縮で帯域削減、L1キャッシュ増設をしたRDNAアーキテクチャをAPUに取り入れてボトルネックの軽減に役立てても、それは効率の悪い部類に入り、L1キャッシュといったSRAMはダイサイズを増加させ、コスト、消費電力をも増やす要因となるため、やはり効率が悪い。</p>

<ins datetime="2020-01-08T18:23:00+09:00">
	<span class="insbegin">（追記  2020-01-08T18:23:00+09:00 ）</span>
	<p>とか書いたけどAMDのSenior Techical Marketing ManagerであるRobert Hallock氏によるとスケジュールの都合によるものらしい。</p>

<p>そしてRenoirは第二世代のRyzen Mobile、PicassoのCUより59%高速とのこと。<br />
クロック向上とLPDDR4x-4266によるものだろうか。<br />
<a href="https://twitter.com/Thracks/status/1215137876922396672" rel="nofollow noreferrer" target="_blank">https://twitter.com/Thracks/status/1215137876922396672</a></p>

	<span class="insend">（追記終了）</span>
</ins>
<br>


<h4 id="vs-icelake-gen11-gt2">vs Icelake (Gen11 GT2)</h4>

<p>AMDは、Ryzen 7 4800U と Core i7 1065G7 の性能比較において、4800Uの方がシングルスレッド性能では4%、マルチスレッド性能では90%、グラフィック性能では18%上だと発表している。<sup class="footnote-ref" id="fnref:1"><a href="#fn:1">1</a></sup><br />
Core i7 1065G7 を搭載したDell XPS 7390を用いており、メモリはLPDDR4x-3733だろう。<br />
2つのTDP設定は不明。どちらもデフォルトで15W、cTDPで最大25Wであるから、そのどっちかではあるはずだ。</p>

<blockquote>
<p>The new AMD Ryzen 7 4800U offers:<br />
Up to 4% greater single-thread performance and up to 90% faster multithreaded performance than the competition<sup>8</sup><br />
Up to 18% faster graphics performance than the competition<sup>9</sup></p>
</blockquote>

<p>スペックでは、RenoirのクロックがGen11 GT2の x1.59でありながらグラフィック性能が x1.18に留まっている。<br />
メモリ帯域は x1.14であり、概ねこれに沿っていると見られる。<br />
やはりメモリ帯域が統合GPUの
実行性能で支配的にあるのだろう。</p>

<h4 id="vs-tigerlake-gen12lp">vs Tigerlake (Gen12LP) ?</h4>

<p>TigerlakeのGPU部、Gen12LPではEU/Shading UnitsがGen11 GT2から x1.5され、メモリもLPDDR5-6400を使用すればLPDDR4-3733から x1.71の帯域が手に入る。<br />
Intel自身、CES2020のプレスカンファレンス後のニュースリリースにて、<br />
CPU、AIアクセラレーター、X<sup>e</sup>グラフィクスアーキテクチャーの最適化によってTigerlakeは二桁台の性能向上を実現すると発表している。<sup class="footnote-ref" id="fnref:2"><a href="#fn:2">2</a></sup></p>

<blockquote>
<p>With optimizations spanning the CPU,<br />
AI accelerators and discrete-level integrated graphics based on the new Intel Xe graphics architecture,<br />
Tiger Lake will deliver double-digit performance gains<sup>1</sup>,<br />
massive AI performance improvements,<br />
a huge leap in graphics performance and 4x the throughput of USB 3 with the new integrated Thunderbolt 4.<br />
Built on Intel’s 10nm+ process, the first Tiger Lake systems are expected to ship this year.</p>
</blockquote>

<p>3つまとめてな上、二桁台と曖昧で怪しさ満点というか、まだ詳細隠しておきたい意図が見られるが、<br />
マルチスレッド性能は無理としても、シングルスレッド性能とグラフィック性能ではRenoirを追い越せるのではないかと思う。<br />
シングルスレッド性能はIcelakeとRenoirであまり差がないことから、クロック特性さえ改善されCPUクロックが0.3GHzほど向上すればいい、グラフィック性能はLPDDR5-6400だとLPDDR4X-4266の x1.5のメモリ帯域があることからそう考えた。</p>

<p><span style="color:dodgerblue">Icelake</span> が <span style="color:coral">Picasso</span> を抜かし、 <span style="color:coral">Renoir</span> が <span style="color:dodgerblue">Icelake</span> を抜かし、<span style="color:dodgerblue">Tigerlake</span> が <span style="color:coral">Renoir</span>を抜かすCPU/iGPUのデッドヒート。</p>

<p>ただもっと怪しい部分があり、TigerlakeはIntelの10nm+ プロセスで製造されるとのことだが、その10nm+というのはIcelakeに使われているのと同じということだ。</p>

<p><a href="https://www.intel.com/content/www/us/en/design/products-and-solutions/processors-and-chipsets/ice-lake/overview.html" rel="nofollow noreferrer" target="_blank">Ice Lake Processor Family - Intel</a></p>

<blockquote>
<p>The Ice Lake processor family is the next generation Intel® Core™ processor family. These processors utilize Intel’s industry-leading 10 nm+ process technology.</p>
</blockquote>

<p>Tigerlakeの中身（特にCPU）がどうなってるのか、靄がかかり始める。<br />
誤字である可能性が高いが、そもそもどれが10nmで、どれが10nm+なのかはっきり統一していないことにそもそもの問題がある気がする。</p>

<p>2020年中に製品が出るとのことだがどうなるか。<br />
まあ気長に待つ他ない。</p>

<p>以前X<sup>e</sup>、DG1の推測に使用した表に一部修正を加えたもの。</p>

<table>
<thead>
<tr>
<th align="left">Integral GPU</th>
<th align="center">Intel Gen11 GT2</th>
<th align="center">Intel Gen12LP</th>
<th align="center">AMD Picasso (3700U)</th>
<th align="center">AMD Renoir (4800U)</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">GPU Clock</td>
<td align="center">1.1 GHz</td>
<td align="center">1.1 GHz~?</td>
<td align="center">1.4 GHz</td>
<td align="center">1.75 GHz</td>
</tr>

<tr>
<td align="left">Shading Units</td>
<td align="center">512</td>
<td align="center">768</td>
<td align="center">640</td>
<td align="center">512</td>
</tr>

<tr>
<td align="left">TMUs</td>
<td align="center">32</td>
<td align="center">24 ??</td>
<td align="center">40</td>
<td align="center">32</td>
</tr>

<tr>
<td align="left">ROPs</td>
<td align="center">16</td>
<td align="center">16 ?</td>
<td align="center">8</td>
<td align="center">8 ?</td>
</tr>

<tr>
<td align="left">GPU $</td>
<td align="center">3MB</td>
<td align="center">3MB?</td>
<td align="center">1MB</td>
<td align="center">1MB?</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Memory Type</td>
<td align="center">LPDDR4/x</td>
<td align="center">LPDDR4x /LPDDR5</td>
<td align="center">DDR4</td>
<td align="center">LPDDR4/x</td>
</tr>

<tr>
<td align="left">Memory Speed</td>
<td align="center">3733 MT/s</td>
<td align="center">~6400 MT/s?</td>
<td align="center">2400 MT/s</td>
<td align="center">4266 MT/s</td>
</tr>

<tr>
<td align="left">Memory Bandwidth</td>
<td align="center">59.7 GB/s</td>
<td align="center">102.4 GB/s</td>
<td align="center">38.4 GB/s</td>
<td align="center">68.3 GB/s</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Peak Texture Fill-Rate (GT/s)</td>
<td align="center">35.2</td>
<td align="center">26.4~?</td>
<td align="center">56.0</td>
<td align="center">56.0</td>
</tr>

<tr>
<td align="left">Peak Pixel Fill-Rate (GP/s)</td>
<td align="center">17.6</td>
<td align="center">17.6~?</td>
<td align="center">11.2</td>
<td align="center">14.0</td>
</tr>

<tr>
<td align="left">FP16 (TFLOPS)</td>
<td align="center">2.2</td>
<td align="center">3.4~?</td>
<td align="center">3.58</td>
<td align="center">3.58</td>
</tr>

<tr>
<td align="left">FP32 (TFLOPS)</td>
<td align="center">1.1</td>
<td align="center">1.7~?</td>
<td align="center">1.79</td>
<td align="center">1.79</td>
</tr>
</tbody>
</table>

<p><br></p>

<table>
<thead>
<tr>
<th align="left"><span style="color:crimson">RV Family</th>
<th align="center"><span style="color:coral">Raven</th>
<th align="center"><span style="color:coral">Raven2</th>
<th align="center"><span style="color:coral">Picasso</th>
<th align="center"><span style="color:coral">Renoir</th>
<th align="center"><span style="color:#f4a460">Dali</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">CMOS CPU</td>
<td align="center" colspan="2">14nm</td>
<td align="center">12nm</td>
<td align="center">7nm</td>
<td align="center">12nm?</td>
</tr>

<tr>
<td align="left">CPU</td>
<td align="center" colspan="2">Zen(+)</td>
<td align="center">Zen+</td>
<td align="center">Zen2</td>
<td align="center">Zen+?</td>
</tr>

<tr>
<td align="left">Max CPU Core/Thread</td>
<td align="center">4/8</td>
<td align="center">2/4</td>
<td align="center">4/8</td>
<td align="center">8/16</td>
<td align="center">2/4 ?</td>
</tr>

<tr>
<td align="left">L3$ CPU</td>
<td align="center" colspan="3">4MB</td>
<td align="center">8MB</td>
<td align="center">4MB?</td>
</tr>

<tr>
<td align="left"></td>
<td align="center" colspan="5"></td>
</tr>

<tr>
<td align="left">CMOS GPU</td>
<td align="center" colspan="2">14nm</td>
<td align="center">12nm</td>
<td align="center">7nm</td>
<td align="center">12nm?</td>
</tr>

<tr>
<td align="left">GPU</td>
<td align="center" colspan="5">Vega (GFX9)</td>
</tr>

<tr>
<td align="left">GPU Clock</td>
<td align="center">1300 MHz</td>
<td align="center">1200 MHz</td>
<td align="center">1400 MHz</td>
<td align="center">1800 MHz</td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Shader Engine</td>
<td align="center" colspan="3">1</td>
<td align="center">1 ?</td>
<td align="center">1 ?</td>
</tr>

<tr>
<td align="left">Max CUs</td>
<td align="center">11</td>
<td align="center">3</td>
<td align="center">11</td>
<td align="center">8 ?</td>
<td align="center">3 ?</td>
</tr>

<tr>
<td align="left">Max TMUs</td>
<td align="center">44</td>
<td align="center">12</td>
<td align="center">44</td>
<td align="center">32 ?</td>
<td align="center">12 ?</td>
</tr>

<tr>
<td align="left">Max ROPs</td>
<td align="center">8</td>
<td align="center">4</td>
<td align="center">8</td>
<td align="center">8 ?</td>
<td align="center">4 ?</td>
</tr>

<tr>
<td align="left">L2$ GPU</td>
<td align="center">1 MB</td>
<td align="center">0.5 MB</td>
<td align="center">1 MB</td>
<td align="center">1 MB?</td>
<td align="center">0.5 MB?</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"><span style="color:coral">Raven</td>
<td align="center"><span style="color:coral">Raven2</td>
<td align="center"><span style="color:coral">Picasso</td>
<td align="center"><span style="color:coral">Renoir</td>
<td align="center"><span style="color:#f4a460">Dali</td>
</tr>

<tr>
<td align="left">Memory Type</td>
<td align="center" colspan="3">DDR4</td>
<td align="center">LP/DDR4/X</td>
<td align="center">DDR4 ?</td>
</tr>

<tr>
<td align="left">Support Memory Speed</td>
<td align="center">2933 MHz</td>
<td align="center">2400 MHz</td>
<td align="center">2933 MHz</td>
<td align="center">4266 MHz</td>
<td align="center">2933 MHz?</td>
</tr>

<tr>
<td align="left">VCN ver</td>
<td align="center" colspan="3">1.0</td>
<td align="center">2.0</td>
<td align="center">1.0?</td>
</tr>

<tr>
<td align="left">DCN ver</td>
<td align="center" colspan="3">1.0</td>
<td align="center">2.1</td>
<td align="center">1.0</td>
</tr>

<tr>
<td align="left">DeviceID</td>
<td align="center">15DD</td>
<td align="center">15D8 /15DD</td>
<td align="center">15D8</td>
<td align="center">1636</td>
<td align="center">15D8 /15D9?</td>
</tr>

<tr>
<td align="left">GPU ID</td>
<td align="center">gfx902</td>
<td align="center">gfx909</td>
<td align="center">gfx902</td>
<td align="center">gfx909</td>
<td align="center">gfx909</td>
</tr>

<tr>
<td align="left">Die Size</td>
<td align="center">209.78 mm<sup>2</sup></td>
<td align="center">154.68 mm<sup>2</sup>??</td>
<td align="center">209.78 mm<sup>2</sup></td>
<td align="center">~160mm<sup>2</sup>?</td>
<td align="center"></td>
</tr>
</tbody>
</table>

<hr>

<p><code>Renoir関連</code></p>

<ul>
<li><a href="https://umio-yasuno.github.io/posts/2019/11/09/renoir-guess/">Renoirの構造推測 </a><br /></li>
<li><a href="https://umio-yasuno.github.io/posts/2019/12/02/renoir-guess-p2/">Renoirの構造推測 Part2 </a><br /></li>
<li><a href="https://umio-yasuno.github.io/posts/2019/12/21/renoir-guess-p3/">Renoirの情報アップデート&amp;推測 Part3 </a><br /></li>
<li><a href="https://umio-yasuno.github.io/posts/2020/01/07/ces2020-p1">CES2020にてAMDよりRyzen 4000 U/H-Series発表 &amp; スペック詳細</a></li>
</ul>
<div class="footnotes">

<hr />

<ol>
<li id="fn:1"><a href="http://ir.amd.com/news-releases/news-release-details/amd-announces-worlds-highest-performance-desktop-and-ultrathin" rel="nofollow noreferrer" target="_blank">AMD Announces World’s Highest Performance Desktop and Ultrathin Laptop Processors at CES 2020 - AMD</a>
 <a class="footnote-return" href="#fnref:1"><sup>[return]</sup></a></li>
<li id="fn:2"><a href="https://newsroom.intel.com/news-releases/intel-ces-2020/" rel="nofollow noreferrer" target="_blank">2020 CES: Intel Brings Innovation to Life with Intelligent Tech Spanning the Cloud, Network, Edge and PC - Intel Newsroom</a><br />
 <a class="footnote-return" href="#fnref:2"><sup>[return]</sup></a></li>
</ol>
</div>

<link rel="stylesheet" href="https://umio-yasuno.github.io/css/lain.min.css"><hr>
<footer>
		<nav class="foot-tags">
			<a href="https://umio-yasuno.github.io/tags">Tags</a>&nbsp;:
			&nbsp;<a href="https://umio-yasuno.github.io/tags/radeon">Radeon,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/gcn">GCN,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/raven">Raven,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/gfx9">GFX9,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/gfx909">gfx909,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/renoir">Renoir,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/tags/zen2">Zen2,</a>
		</nav>
		<nav class="foot-categories">
			<a href="https://umio-yasuno.github.io/categories">Categories</a>&nbsp;:
			&nbsp;<a href="https://umio-yasuno.github.io/categories/hardware"> Hardware,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/categories/amd"> AMD,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/categories/apu"> APU,</a>
			&nbsp;<a href="https://umio-yasuno.github.io/categories/gpu"> GPU,</a>
		</nav>
	&nbsp;&nbsp;<span>Author : Umio Yasuno</span>&nbsp;&nbsp;/ <span data-lastmod="Jan 19 2020, 18:10">Lastmod : Jan 19, 18:10</span>
		<address class="mail"><a href="https://umio-yasuno.github.io/about/">About</a></address>
</footer>
<br>
</article>
			<br><div class="title"><a href="https://umio-yasuno.github.io/" style="color:black">Coelacanth&#39;s Dream</a></div>
<br>
	</main>
		<link rel="stylesheet" href="https://umio-yasuno.github.io/css/anim.min.css">
		<div class="lace"></div> 
    </body>
</html>
