                                         // Instructions:    44
                                         // Expected cycles: 17
                                         // Expected IPC:    2.59
                                         //
                                         // Cycle bound:     17.0
                                         // IPC bound:       2.59
                                         //
                                         // Wall time:     0.19s
                                         // User time:     0.19s
                                         //
                                         // ----- cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|----
        ldrsw x15, [x1, #32]             // *.............................
        ldp x1, x10, [x2]                // *.............................
        mov x9, #18                      // *.............................
        mvn x11, xzr                     // .*............................
        ldr w14, [x2, #32]               // .*............................
        ldp x13, x2, [x2, #16]           // ..*...........................
        lsr x4, x11, #1                  // ..*...........................
        and x5, x9, x15                  // ....*.........................
        cmp x15, #0                      // ....*.........................
        lsr x7, x1, #32                  // ....*.........................
        and x3, x10, #0x3fffffff         // .....*........................
        lsr x15, x10, #32                // .....*........................
        lsl x7, x7, #30                  // .....*........................
        and x6, x1, #0x3fffffff          // ......*.......................
        lsl x11, x14, #48                // ......*.......................
        and x17, x13, #0x3fffffff        // ......*.......................
        lsr x8, x13, #32                 // .......*......................
        orr x14, x6, x7                  // .......*......................
        lsr x7, x2, #32                  // .......*......................
        and x12, x2, #0x3fffffff         // ........*.....................
        lsl x15, x15, #26                // ........*.....................
        lsl x10, x7, #18                 // ........*.....................
        lsl x7, x8, #22                  // .........*....................
        lsr x16, x12, #12                // .........*....................
        lsl x1, x3, #60                  // ..........*...................
        lsr x3, x3, #4                   // ..........*...................
        orr x10, x16, x10                // ..........*...................
        orr x10, x10, x11                // ...........*..................
        lsl x11, x12, #52                // ...........*..................
        lsr x6, x17, #8                  // ...........*..................
        sub x12, x4, x10                 // ............*.................
        lsl x2, x17, #56                 // ............*.................
        orr x14, x14, x1                 // ............*.................
        orr x4, x3, x15                  // .............*................
        orr x3, x6, x7                   // .............*................
        csinv x15, x14, x14, pl          // .............*................
        sub x15, x15, x5                 // ..............*...............
        orr x3, x3, x11                  // ..............*...............
        orr x7, x4, x2                   // ..............*...............
        csel x11, x10, x12, pl           // ...............*..............
        csinv x10, x3, x3, pl            // ...............*..............
        csinv x14, x7, x7, pl            // ...............*..............
        stp x15, x14, [x0]               // ................*.............
        stp x10, x11, [x0, #16]          // ................*.............

                                         // ------ cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|-----
        // ldp x3, x4, [x2]              // *..............................
        // ldp x5, x6, [x2, #16]         // ..*............................
        // ldr w2, [x2, #32]             // .*.............................
        // and x7, x3, #0x3fffffff       // ......*........................
        // lsr x3, x3, #32               // ....*..........................
        // and x8, x4, #0x3fffffff       // .....*.........................
        // lsr x4, x4, #32               // .....*.........................
        // and x9, x5, #0x3fffffff       // ......*........................
        // lsr x5, x5, #32               // .......*.......................
        // and x10, x6, #0x3fffffff      // ........*......................
        // lsr x6, x6, #32               // .......*.......................
        // lsl x3, x3, #30               // .....*.........................
        // orr x3, x7, x3                // .......*.......................
        // lsl x7, x8, #60               // ..........*....................
        // orr x3,x3,x7                  // ............*..................
        // lsr x7, x8, #4                // ..........*....................
        // lsl x4, x4, #26               // ........*......................
        // orr x4, x7, x4                // .............*.................
        // lsl x7, x9, #56               // ............*..................
        // orr x4,x4,x7                  // ..............*................
        // lsr x7, x9, #8                // ...........*...................
        // lsl x5, x5, #22               // .........*.....................
        // orr x5, x7, x5                // .............*.................
        // lsl x7, x10, #52              // ...........*...................
        // orr x5,x5,x7                  // ..............*................
        // lsr x7, x10, #12              // .........*.....................
        // lsl x6, x6, #18               // ........*......................
        // orr x6, x7, x6                // ..........*....................
        // lsl x2, x2, #48               // ......*........................
        // orr x2,x6,x2                  // ...........*...................
        // ldrsw x1, [x1, #32]           // *..............................
        // cmp x1,#0                     // ....*..........................
        // mvn x6, xzr                   // .*.............................
        // lsr x6, x6, #1                // ..*............................
        // mov x7, #18                   // *..............................
        // csinv x3, x3, x3, pl          // .............*.................
        // csinv x4, x4, x4, pl          // ...............*...............
        // csinv x5, x5, x5, pl          // ...............*...............
        // sub x6,x6,x2                  // ............*..................
        // csel x2, x2, x6, pl           // ...............*...............
        // and  x1, x7, x1               // ....*..........................
        // sub x1,x3,x1                  // ..............*................
        // stp x1, x4, [x0]              // ................*..............
        // stp x5, x2, [x0, #16]         // ................*..............
