Fitter report for ALU
Wed Oct 25 11:03:48 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 25 11:03:48 2023       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; ALU                                         ;
; Top-level Entity Name              ; ALU                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 379 / 6,272 ( 6 % )                         ;
;     Total combinational functions  ; 379 / 6,272 ( 6 % )                         ;
;     Dedicated logic registers      ; 4 / 6,272 ( < 1 % )                         ;
; Total registers                    ; 4                                           ;
; Total pins                         ; 41 / 92 ( 45 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; CN4      ; Missing drive strength and slew rate ;
; A[7]     ; Missing drive strength and slew rate ;
; A[6]     ; Missing drive strength and slew rate ;
; A[5]     ; Missing drive strength and slew rate ;
; A[4]     ; Missing drive strength and slew rate ;
; A[3]     ; Missing drive strength and slew rate ;
; A[2]     ; Missing drive strength and slew rate ;
; A[1]     ; Missing drive strength and slew rate ;
; A[0]     ; Missing drive strength and slew rate ;
; B[7]     ; Missing drive strength and slew rate ;
; B[6]     ; Missing drive strength and slew rate ;
; B[5]     ; Missing drive strength and slew rate ;
; B[4]     ; Missing drive strength and slew rate ;
; B[3]     ; Missing drive strength and slew rate ;
; B[2]     ; Missing drive strength and slew rate ;
; B[1]     ; Missing drive strength and slew rate ;
; B[0]     ; Missing drive strength and slew rate ;
; S[3]     ; Missing drive strength and slew rate ;
; S[2]     ; Missing drive strength and slew rate ;
; S[1]     ; Missing drive strength and slew rate ;
; S[0]     ; Missing drive strength and slew rate ;
; F[7]     ; Missing drive strength and slew rate ;
; F[6]     ; Missing drive strength and slew rate ;
; F[5]     ; Missing drive strength and slew rate ;
; F[4]     ; Missing drive strength and slew rate ;
; F[3]     ; Missing drive strength and slew rate ;
; F[2]     ; Missing drive strength and slew rate ;
; F[1]     ; Missing drive strength and slew rate ;
; F[0]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 474 ) ; 0.00 % ( 0 / 474 )         ; 0.00 % ( 0 / 474 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 474 ) ; 0.00 % ( 0 / 474 )         ; 0.00 % ( 0 / 474 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 466 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/quartus/homework/exp3/output_files/ALU.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 379 / 6,272 ( 6 % ) ;
;     -- Combinational with no register       ; 375                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 4                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 162                 ;
;     -- 3 input functions                    ; 133                 ;
;     -- <=2 input functions                  ; 84                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 256                 ;
;     -- arithmetic mode                      ; 123                 ;
;                                             ;                     ;
; Total registers*                            ; 4 / 6,684 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 4 / 6,272 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 26 / 392 ( 7 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 41 / 92 ( 45 % )    ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 0                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%        ;
; Maximum fan-out                             ; 86                  ;
; Highest non-global fan-out                  ; 86                  ;
; Total fan-out                               ; 1268                ;
; Average fan-out                             ; 2.68                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 379 / 6272 ( 6 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 375                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 4                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 162                ; 0                              ;
;     -- 3 input functions                    ; 133                ; 0                              ;
;     -- <=2 input functions                  ; 84                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 256                ; 0                              ;
;     -- arithmetic mode                      ; 123                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 4                  ; 0                              ;
;     -- Dedicated logic registers            ; 4 / 6272 ( < 1 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 26 / 392 ( 7 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 41                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1264               ; 4                              ;
;     -- Registered Connections               ; 143                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 12                 ; 0                              ;
;     -- Output Ports                         ; 29                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A0_B1 ; 64    ; 4        ; 25           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CN    ; 34    ; 2        ; 0            ; 5            ; 14           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[0] ; 60    ; 4        ; 23           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[1] ; 65    ; 4        ; 28           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[2] ; 70    ; 4        ; 32           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[3] ; 74    ; 5        ; 34           ; 2            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[4] ; 77    ; 5        ; 34           ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[5] ; 83    ; 5        ; 34           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[6] ; 42    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN[7] ; 39    ; 3        ; 1            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; M     ; 84    ; 5        ; 34           ; 9            ; 14           ; 78                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Sclk  ; 75    ; 5        ; 34           ; 3            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A[0] ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[1] ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[2] ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[3] ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[4] ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[5] ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[6] ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[7] ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[0] ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[1] ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[2] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[3] ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[4] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[5] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[6] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[7] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CN4  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[0] ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[1] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[2] ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[3] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[4] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[5] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[6] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; F[7] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[0] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[1] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[2] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S[3] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; F[0]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 2.5V          ; --           ;
; 3        ; 8 / 11 ( 73 % )  ; 2.5V          ; --           ;
; 4        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ;
; 5        ; 9 / 13 ( 69 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 10 ( 30 % )  ; 2.5V          ; --           ;
; 7        ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ;
; 8        ; 6 / 12 ( 50 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; CN                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; IN[7]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; IN[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; A[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; A[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; A[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; A[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; A[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; A[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; A[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; A[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; IN[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; A0_B1                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; IN[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; B[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; B[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; IN[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; B[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; B[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; B[5]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; IN[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; Sclk                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; B[4]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; IN[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; B[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; IN[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; M                                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; B[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; F[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; F[0]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; F[3]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; F[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; F[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; F[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; F[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; F[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; CN4                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; S[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; S[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; S[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; S[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
; |ALU                                      ; 379 (0)     ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 41   ; 0            ; 375 (0)      ; 0 (0)             ; 4 (0)            ; |ALU                                                                              ; work         ;
;    |74373b:inst2|                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ALU|74373b:inst2                                                                 ; work         ;
;    |74373b:inst3|                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |ALU|74373b:inst3                                                                 ; work         ;
;    |ALU181:inst|                          ; 359 (359)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 0 (0)            ; |ALU|ALU181:inst                                                                  ; work         ;
;    |lpm_counter0:inst1|                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |ALU|lpm_counter0:inst1                                                           ; work         ;
;       |lpm_counter:LPM_COUNTER_component| ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |ALU|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component                         ; work         ;
;          |cntr_aph:auto_generated|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ALU|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; CN4   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; S[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; F[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CN    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; M     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A0_B1 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IN[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Sclk  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; CN                                                                                                     ;                   ;         ;
;      - ALU181:inst|Add1~0                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|Add0~0                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|Add2~0                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|Add17~0                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add22~0                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add10~0                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add15~1                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add13~1                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add11~1                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add18~1                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add20~1                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Add6~1                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|Add4~1                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|Add8~1                                                                              ; 0                 ; 6       ;
;      - ALU181:inst|F9~32                                                                               ; 0                 ; 6       ;
;      - ALU181:inst|Mux8~11                                                                             ; 0                 ; 6       ;
;      - ALU181:inst|Mux0~18                                                                             ; 0                 ; 6       ;
; M                                                                                                      ;                   ;         ;
;      - ALU181:inst|Mux0~2                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~8                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~13                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|F9~32                                                                               ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~3                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~17                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~21                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~22                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux1~23                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux2~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~2                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux3~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~5                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux4~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~1                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~2                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux5~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~5                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux6~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~1                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~2                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux7~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~0                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~4                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~5                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~6                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~9                                                                              ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~10                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~14                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~15                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux8~16                                                                             ; 1                 ; 6       ;
;      - ALU181:inst|Mux0~18                                                                             ; 1                 ; 6       ;
; IN[7]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|19                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|19                                                                                 ; 0                 ; 6       ;
; A0_B1                                                                                                  ;                   ;         ;
;      - 74373b:inst2|19                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|19                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|18                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|18                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|17                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|17                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|16                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|16                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|15                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|15                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|14                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|14                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|13                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|13                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst2|12                                                                                 ; 0                 ; 0       ;
;      - 74373b:inst3|12                                                                                 ; 0                 ; 0       ;
; IN[6]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|18                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|18                                                                                 ; 0                 ; 6       ;
; IN[5]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|17                                                                                 ; 1                 ; 6       ;
;      - 74373b:inst3|17                                                                                 ; 1                 ; 6       ;
; IN[4]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|16                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|16                                                                                 ; 0                 ; 6       ;
; IN[3]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|15                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|15                                                                                 ; 0                 ; 6       ;
; IN[2]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|14                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|14                                                                                 ; 0                 ; 6       ;
; IN[1]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|13                                                                                 ; 1                 ; 6       ;
;      - 74373b:inst3|13                                                                                 ; 1                 ; 6       ;
; IN[0]                                                                                                  ;                   ;         ;
;      - 74373b:inst2|12                                                                                 ; 0                 ; 6       ;
;      - 74373b:inst3|12                                                                                 ; 0                 ; 6       ;
; Sclk                                                                                                   ;                   ;         ;
;      - lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[3] ; 1                 ; 0       ;
;      - lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[2] ; 1                 ; 0       ;
;      - lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[1] ; 1                 ; 0       ;
;      - lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[0] ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                          ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; A0_B1 ; PIN_64   ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Sclk  ; PIN_75   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[0]      ; 86      ;
; M~input                                                                                              ; 78      ;
; 74373b:inst2|13                                                                                      ; 24      ;
; 74373b:inst2|14                                                                                      ; 24      ;
; 74373b:inst2|15                                                                                      ; 24      ;
; 74373b:inst2|16                                                                                      ; 24      ;
; 74373b:inst2|17                                                                                      ; 23      ;
; 74373b:inst2|18                                                                                      ; 23      ;
; 74373b:inst2|19                                                                                      ; 23      ;
; 74373b:inst2|12                                                                                      ; 20      ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[3]      ; 20      ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[2]      ; 19      ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_reg_bit[1]      ; 18      ;
; CN~input                                                                                             ; 17      ;
; 74373b:inst3|13                                                                                      ; 17      ;
; 74373b:inst3|14                                                                                      ; 17      ;
; 74373b:inst3|15                                                                                      ; 17      ;
; 74373b:inst3|16                                                                                      ; 17      ;
; A0_B1~input                                                                                          ; 16      ;
; 74373b:inst3|17                                                                                      ; 16      ;
; 74373b:inst3|18                                                                                      ; 16      ;
; 74373b:inst3|19                                                                                      ; 16      ;
; 74373b:inst3|12                                                                                      ; 13      ;
; ALU181:inst|Mux1~9                                                                                   ; 12      ;
; ALU181:inst|Mux1~6                                                                                   ; 12      ;
; ALU181:inst|Mux1~3                                                                                   ; 12      ;
; ALU181:inst|Mux1~2                                                                                   ; 12      ;
; ALU181:inst|Mux1~17                                                                                  ; 8       ;
; ALU181:inst|Mux1~16                                                                                  ; 8       ;
; ALU181:inst|Mux1~13                                                                                  ; 8       ;
; ALU181:inst|F9~32                                                                                    ; 8       ;
; ALU181:inst|F9~15                                                                                    ; 6       ;
; Sclk~input                                                                                           ; 4       ;
; ALU181:inst|F9~31                                                                                    ; 4       ;
; ALU181:inst|F9~21                                                                                    ; 4       ;
; ALU181:inst|F9~19                                                                                    ; 4       ;
; ALU181:inst|F9~17                                                                                    ; 4       ;
; ALU181:inst|F9~14                                                                                    ; 4       ;
; ALU181:inst|F9~13                                                                                    ; 4       ;
; ALU181:inst|F9~11                                                                                    ; 4       ;
; ALU181:inst|F9~9                                                                                     ; 4       ;
; ALU181:inst|F9~7                                                                                     ; 4       ;
; ALU181:inst|F9~5                                                                                     ; 4       ;
; ALU181:inst|F9~4                                                                                     ; 4       ;
; ALU181:inst|F9~3                                                                                     ; 4       ;
; ALU181:inst|F9~2                                                                                     ; 4       ;
; ALU181:inst|F9~1                                                                                     ; 4       ;
; ALU181:inst|F9~0                                                                                     ; 4       ;
; ALU181:inst|F9~30                                                                                    ; 3       ;
; ALU181:inst|F9~29                                                                                    ; 3       ;
; ALU181:inst|F9~28                                                                                    ; 3       ;
; ALU181:inst|F9~27                                                                                    ; 3       ;
; ALU181:inst|F9~26                                                                                    ; 3       ;
; ALU181:inst|F9~25                                                                                    ; 3       ;
; ALU181:inst|F9~24                                                                                    ; 3       ;
; ALU181:inst|F9~23                                                                                    ; 3       ;
; ALU181:inst|F9~22                                                                                    ; 3       ;
; ALU181:inst|F9~20                                                                                    ; 3       ;
; ALU181:inst|F9~18                                                                                    ; 3       ;
; ALU181:inst|F9~16                                                                                    ; 3       ;
; ALU181:inst|F9~12                                                                                    ; 3       ;
; ALU181:inst|F9~10                                                                                    ; 3       ;
; ALU181:inst|F9~8                                                                                     ; 3       ;
; ALU181:inst|F9~6                                                                                     ; 3       ;
; IN[0]~input                                                                                          ; 2       ;
; IN[1]~input                                                                                          ; 2       ;
; IN[2]~input                                                                                          ; 2       ;
; IN[3]~input                                                                                          ; 2       ;
; IN[4]~input                                                                                          ; 2       ;
; IN[5]~input                                                                                          ; 2       ;
; IN[6]~input                                                                                          ; 2       ;
; IN[7]~input                                                                                          ; 2       ;
; ALU181:inst|Mux0~11                                                                                  ; 2       ;
; ALU181:inst|Mux0~7                                                                                   ; 2       ;
; ALU181:inst|Mux0~3                                                                                   ; 2       ;
; ALU181:inst|Mux0~18                                                                                  ; 1       ;
; ALU181:inst|Mux8~19                                                                                  ; 1       ;
; ALU181:inst|Mux8~18                                                                                  ; 1       ;
; ALU181:inst|Mux8~17                                                                                  ; 1       ;
; ALU181:inst|Mux8~16                                                                                  ; 1       ;
; ALU181:inst|Mux8~15                                                                                  ; 1       ;
; ALU181:inst|Mux8~14                                                                                  ; 1       ;
; ALU181:inst|Mux8~13                                                                                  ; 1       ;
; ALU181:inst|Mux8~12                                                                                  ; 1       ;
; ALU181:inst|Mux8~11                                                                                  ; 1       ;
; ALU181:inst|Mux8~10                                                                                  ; 1       ;
; ALU181:inst|Mux8~9                                                                                   ; 1       ;
; ALU181:inst|Mux8~8                                                                                   ; 1       ;
; ALU181:inst|Mux8~7                                                                                   ; 1       ;
; ALU181:inst|F9~40                                                                                    ; 1       ;
; ALU181:inst|Mux8~6                                                                                   ; 1       ;
; ALU181:inst|Mux8~5                                                                                   ; 1       ;
; ALU181:inst|Mux8~4                                                                                   ; 1       ;
; ALU181:inst|Mux8~3                                                                                   ; 1       ;
; ALU181:inst|Mux8~2                                                                                   ; 1       ;
; ALU181:inst|Mux8~1                                                                                   ; 1       ;
; ALU181:inst|Mux8~0                                                                                   ; 1       ;
; ALU181:inst|Mux7~19                                                                                  ; 1       ;
; ALU181:inst|Mux7~18                                                                                  ; 1       ;
; ALU181:inst|Mux7~17                                                                                  ; 1       ;
; ALU181:inst|Mux7~16                                                                                  ; 1       ;
; ALU181:inst|Mux7~15                                                                                  ; 1       ;
; ALU181:inst|Mux7~14                                                                                  ; 1       ;
; ALU181:inst|Mux7~13                                                                                  ; 1       ;
; ALU181:inst|Mux7~12                                                                                  ; 1       ;
; ALU181:inst|Mux7~11                                                                                  ; 1       ;
; ALU181:inst|Mux7~10                                                                                  ; 1       ;
; ALU181:inst|Mux7~9                                                                                   ; 1       ;
; ALU181:inst|Mux7~8                                                                                   ; 1       ;
; ALU181:inst|Mux7~7                                                                                   ; 1       ;
; ALU181:inst|F9~39                                                                                    ; 1       ;
; ALU181:inst|Mux7~6                                                                                   ; 1       ;
; ALU181:inst|Mux7~5                                                                                   ; 1       ;
; ALU181:inst|Mux7~4                                                                                   ; 1       ;
; ALU181:inst|Mux7~3                                                                                   ; 1       ;
; ALU181:inst|Mux7~2                                                                                   ; 1       ;
; ALU181:inst|Mux7~1                                                                                   ; 1       ;
; ALU181:inst|Mux7~0                                                                                   ; 1       ;
; ALU181:inst|Mux6~19                                                                                  ; 1       ;
; ALU181:inst|Mux6~18                                                                                  ; 1       ;
; ALU181:inst|Mux6~17                                                                                  ; 1       ;
; ALU181:inst|Mux6~16                                                                                  ; 1       ;
; ALU181:inst|Mux6~15                                                                                  ; 1       ;
; ALU181:inst|Mux6~14                                                                                  ; 1       ;
; ALU181:inst|Mux6~13                                                                                  ; 1       ;
; ALU181:inst|Mux6~12                                                                                  ; 1       ;
; ALU181:inst|Mux6~11                                                                                  ; 1       ;
; ALU181:inst|Mux6~10                                                                                  ; 1       ;
; ALU181:inst|Mux6~9                                                                                   ; 1       ;
; ALU181:inst|Mux6~8                                                                                   ; 1       ;
; ALU181:inst|Mux6~7                                                                                   ; 1       ;
; ALU181:inst|F9~38                                                                                    ; 1       ;
; ALU181:inst|Mux6~6                                                                                   ; 1       ;
; ALU181:inst|Mux6~5                                                                                   ; 1       ;
; ALU181:inst|Mux6~4                                                                                   ; 1       ;
; ALU181:inst|Mux6~3                                                                                   ; 1       ;
; ALU181:inst|Mux6~2                                                                                   ; 1       ;
; ALU181:inst|Mux6~1                                                                                   ; 1       ;
; ALU181:inst|Mux6~0                                                                                   ; 1       ;
; ALU181:inst|Mux5~19                                                                                  ; 1       ;
; ALU181:inst|Mux5~18                                                                                  ; 1       ;
; ALU181:inst|Mux5~17                                                                                  ; 1       ;
; ALU181:inst|Mux5~16                                                                                  ; 1       ;
; ALU181:inst|Mux5~15                                                                                  ; 1       ;
; ALU181:inst|Mux5~14                                                                                  ; 1       ;
; ALU181:inst|Mux5~13                                                                                  ; 1       ;
; ALU181:inst|Mux5~12                                                                                  ; 1       ;
; ALU181:inst|Mux5~11                                                                                  ; 1       ;
; ALU181:inst|Mux5~10                                                                                  ; 1       ;
; ALU181:inst|Mux5~9                                                                                   ; 1       ;
; ALU181:inst|Mux5~8                                                                                   ; 1       ;
; ALU181:inst|Mux5~7                                                                                   ; 1       ;
; ALU181:inst|F9~37                                                                                    ; 1       ;
; ALU181:inst|Mux5~6                                                                                   ; 1       ;
; ALU181:inst|Mux5~5                                                                                   ; 1       ;
; ALU181:inst|Mux5~4                                                                                   ; 1       ;
; ALU181:inst|Mux5~3                                                                                   ; 1       ;
; ALU181:inst|Mux5~2                                                                                   ; 1       ;
; ALU181:inst|Mux5~1                                                                                   ; 1       ;
; ALU181:inst|Mux5~0                                                                                   ; 1       ;
; ALU181:inst|Mux4~19                                                                                  ; 1       ;
; ALU181:inst|Mux4~18                                                                                  ; 1       ;
; ALU181:inst|Mux4~17                                                                                  ; 1       ;
; ALU181:inst|Mux4~16                                                                                  ; 1       ;
; ALU181:inst|Mux4~15                                                                                  ; 1       ;
; ALU181:inst|Mux4~14                                                                                  ; 1       ;
; ALU181:inst|Mux4~13                                                                                  ; 1       ;
; ALU181:inst|Mux4~12                                                                                  ; 1       ;
; ALU181:inst|Mux4~11                                                                                  ; 1       ;
; ALU181:inst|Mux4~10                                                                                  ; 1       ;
; ALU181:inst|Mux4~9                                                                                   ; 1       ;
; ALU181:inst|Mux4~8                                                                                   ; 1       ;
; ALU181:inst|Mux4~7                                                                                   ; 1       ;
; ALU181:inst|F9~36                                                                                    ; 1       ;
; ALU181:inst|Mux4~6                                                                                   ; 1       ;
; ALU181:inst|Mux4~5                                                                                   ; 1       ;
; ALU181:inst|Mux4~4                                                                                   ; 1       ;
; ALU181:inst|Mux4~3                                                                                   ; 1       ;
; ALU181:inst|Mux4~2                                                                                   ; 1       ;
; ALU181:inst|Mux4~1                                                                                   ; 1       ;
; ALU181:inst|Mux4~0                                                                                   ; 1       ;
; ALU181:inst|Mux3~19                                                                                  ; 1       ;
; ALU181:inst|Mux3~18                                                                                  ; 1       ;
; ALU181:inst|Mux3~17                                                                                  ; 1       ;
; ALU181:inst|Mux3~16                                                                                  ; 1       ;
; ALU181:inst|Mux3~15                                                                                  ; 1       ;
; ALU181:inst|Mux3~14                                                                                  ; 1       ;
; ALU181:inst|Mux3~13                                                                                  ; 1       ;
; ALU181:inst|Mux3~12                                                                                  ; 1       ;
; ALU181:inst|Mux3~11                                                                                  ; 1       ;
; ALU181:inst|Mux3~10                                                                                  ; 1       ;
; ALU181:inst|Mux3~9                                                                                   ; 1       ;
; ALU181:inst|Mux3~8                                                                                   ; 1       ;
; ALU181:inst|Mux3~7                                                                                   ; 1       ;
; ALU181:inst|F9~35                                                                                    ; 1       ;
; ALU181:inst|Mux3~6                                                                                   ; 1       ;
; ALU181:inst|Mux3~5                                                                                   ; 1       ;
; ALU181:inst|Mux3~4                                                                                   ; 1       ;
; ALU181:inst|Mux3~3                                                                                   ; 1       ;
; ALU181:inst|Mux3~2                                                                                   ; 1       ;
; ALU181:inst|Mux3~1                                                                                   ; 1       ;
; ALU181:inst|Mux3~0                                                                                   ; 1       ;
; ALU181:inst|Mux2~19                                                                                  ; 1       ;
; ALU181:inst|Mux2~18                                                                                  ; 1       ;
; ALU181:inst|Mux2~17                                                                                  ; 1       ;
; ALU181:inst|Mux2~16                                                                                  ; 1       ;
; ALU181:inst|Mux2~15                                                                                  ; 1       ;
; ALU181:inst|Mux2~14                                                                                  ; 1       ;
; ALU181:inst|Mux2~13                                                                                  ; 1       ;
; ALU181:inst|Mux2~12                                                                                  ; 1       ;
; ALU181:inst|Mux2~11                                                                                  ; 1       ;
; ALU181:inst|Mux2~10                                                                                  ; 1       ;
; ALU181:inst|Mux2~9                                                                                   ; 1       ;
; ALU181:inst|Mux2~8                                                                                   ; 1       ;
; ALU181:inst|Mux2~7                                                                                   ; 1       ;
; ALU181:inst|F9~34                                                                                    ; 1       ;
; ALU181:inst|Mux2~6                                                                                   ; 1       ;
; ALU181:inst|Mux2~5                                                                                   ; 1       ;
; ALU181:inst|Mux2~4                                                                                   ; 1       ;
; ALU181:inst|Mux2~3                                                                                   ; 1       ;
; ALU181:inst|Mux2~2                                                                                   ; 1       ;
; ALU181:inst|Mux2~1                                                                                   ; 1       ;
; ALU181:inst|Mux2~0                                                                                   ; 1       ;
; ALU181:inst|Mux1~26                                                                                  ; 1       ;
; ALU181:inst|Mux1~25                                                                                  ; 1       ;
; ALU181:inst|Mux1~24                                                                                  ; 1       ;
; ALU181:inst|Mux1~23                                                                                  ; 1       ;
; ALU181:inst|Mux1~22                                                                                  ; 1       ;
; ALU181:inst|Mux1~21                                                                                  ; 1       ;
; ALU181:inst|Mux1~20                                                                                  ; 1       ;
; ALU181:inst|Mux1~19                                                                                  ; 1       ;
; ALU181:inst|Mux1~18                                                                                  ; 1       ;
; ALU181:inst|Mux1~15                                                                                  ; 1       ;
; ALU181:inst|Mux1~14                                                                                  ; 1       ;
; ALU181:inst|Mux1~12                                                                                  ; 1       ;
; ALU181:inst|Mux1~11                                                                                  ; 1       ;
; ALU181:inst|F9~33                                                                                    ; 1       ;
; ALU181:inst|Mux1~10                                                                                  ; 1       ;
; ALU181:inst|Mux1~8                                                                                   ; 1       ;
; ALU181:inst|Mux1~7                                                                                   ; 1       ;
; ALU181:inst|Mux1~5                                                                                   ; 1       ;
; ALU181:inst|Mux1~4                                                                                   ; 1       ;
; ALU181:inst|Mux1~1                                                                                   ; 1       ;
; ALU181:inst|Mux1~0                                                                                   ; 1       ;
; ALU181:inst|Mux0~17                                                                                  ; 1       ;
; ALU181:inst|Mux0~16                                                                                  ; 1       ;
; ALU181:inst|Mux0~15                                                                                  ; 1       ;
; ALU181:inst|Mux0~14                                                                                  ; 1       ;
; ALU181:inst|Mux0~13                                                                                  ; 1       ;
; ALU181:inst|Mux0~12                                                                                  ; 1       ;
; ALU181:inst|Mux0~10                                                                                  ; 1       ;
; ALU181:inst|Mux0~9                                                                                   ; 1       ;
; ALU181:inst|Mux0~8                                                                                   ; 1       ;
; ALU181:inst|Mux0~6                                                                                   ; 1       ;
; ALU181:inst|Mux0~5                                                                                   ; 1       ;
; ALU181:inst|Mux0~4                                                                                   ; 1       ;
; ALU181:inst|Mux0~2                                                                                   ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita3      ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita2~COUT ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita2      ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita1~COUT ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita1      ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita0~COUT ; 1       ;
; lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_aph:auto_generated|counter_comb_bita0      ; 1       ;
; ALU181:inst|Add17~16                                                                                 ; 1       ;
; ALU181:inst|Add17~15                                                                                 ; 1       ;
; ALU181:inst|Add17~14                                                                                 ; 1       ;
; ALU181:inst|Add17~13                                                                                 ; 1       ;
; ALU181:inst|Add17~12                                                                                 ; 1       ;
; ALU181:inst|Add17~11                                                                                 ; 1       ;
; ALU181:inst|Add17~10                                                                                 ; 1       ;
; ALU181:inst|Add17~9                                                                                  ; 1       ;
; ALU181:inst|Add17~8                                                                                  ; 1       ;
; ALU181:inst|Add17~7                                                                                  ; 1       ;
; ALU181:inst|Add17~6                                                                                  ; 1       ;
; ALU181:inst|Add17~5                                                                                  ; 1       ;
; ALU181:inst|Add17~4                                                                                  ; 1       ;
; ALU181:inst|Add17~3                                                                                  ; 1       ;
; ALU181:inst|Add17~2                                                                                  ; 1       ;
; ALU181:inst|Add17~1                                                                                  ; 1       ;
; ALU181:inst|Add17~0                                                                                  ; 1       ;
; ALU181:inst|Add22~16                                                                                 ; 1       ;
; ALU181:inst|Add22~15                                                                                 ; 1       ;
; ALU181:inst|Add22~14                                                                                 ; 1       ;
; ALU181:inst|Add22~13                                                                                 ; 1       ;
; ALU181:inst|Add22~12                                                                                 ; 1       ;
; ALU181:inst|Add22~11                                                                                 ; 1       ;
; ALU181:inst|Add22~10                                                                                 ; 1       ;
; ALU181:inst|Add22~9                                                                                  ; 1       ;
; ALU181:inst|Add22~8                                                                                  ; 1       ;
; ALU181:inst|Add22~7                                                                                  ; 1       ;
; ALU181:inst|Add22~6                                                                                  ; 1       ;
; ALU181:inst|Add22~5                                                                                  ; 1       ;
; ALU181:inst|Add22~4                                                                                  ; 1       ;
; ALU181:inst|Add22~3                                                                                  ; 1       ;
; ALU181:inst|Add22~2                                                                                  ; 1       ;
; ALU181:inst|Add22~1                                                                                  ; 1       ;
; ALU181:inst|Add22~0                                                                                  ; 1       ;
; ALU181:inst|Add10~16                                                                                 ; 1       ;
; ALU181:inst|Add10~15                                                                                 ; 1       ;
; ALU181:inst|Add10~14                                                                                 ; 1       ;
; ALU181:inst|Add10~13                                                                                 ; 1       ;
; ALU181:inst|Add10~12                                                                                 ; 1       ;
; ALU181:inst|Add10~11                                                                                 ; 1       ;
; ALU181:inst|Add10~10                                                                                 ; 1       ;
; ALU181:inst|Add10~9                                                                                  ; 1       ;
; ALU181:inst|Add10~8                                                                                  ; 1       ;
; ALU181:inst|Add10~7                                                                                  ; 1       ;
; ALU181:inst|Add10~6                                                                                  ; 1       ;
; ALU181:inst|Add10~5                                                                                  ; 1       ;
; ALU181:inst|Add10~4                                                                                  ; 1       ;
; ALU181:inst|Add10~3                                                                                  ; 1       ;
; ALU181:inst|Add10~2                                                                                  ; 1       ;
; ALU181:inst|Add10~1                                                                                  ; 1       ;
; ALU181:inst|Add10~0                                                                                  ; 1       ;
; ALU181:inst|Add4~18                                                                                  ; 1       ;
; ALU181:inst|Add4~17                                                                                  ; 1       ;
; ALU181:inst|Add4~16                                                                                  ; 1       ;
; ALU181:inst|Add4~15                                                                                  ; 1       ;
; ALU181:inst|Add4~14                                                                                  ; 1       ;
; ALU181:inst|Add4~13                                                                                  ; 1       ;
; ALU181:inst|Add4~12                                                                                  ; 1       ;
; ALU181:inst|Add4~11                                                                                  ; 1       ;
; ALU181:inst|Add4~10                                                                                  ; 1       ;
; ALU181:inst|Add4~9                                                                                   ; 1       ;
; ALU181:inst|Add4~8                                                                                   ; 1       ;
; ALU181:inst|Add4~7                                                                                   ; 1       ;
; ALU181:inst|Add4~6                                                                                   ; 1       ;
; ALU181:inst|Add4~5                                                                                   ; 1       ;
; ALU181:inst|Add4~4                                                                                   ; 1       ;
; ALU181:inst|Add4~3                                                                                   ; 1       ;
; ALU181:inst|Add4~2                                                                                   ; 1       ;
; ALU181:inst|Add4~1                                                                                   ; 1       ;
; ALU181:inst|Add0~16                                                                                  ; 1       ;
; ALU181:inst|Add0~15                                                                                  ; 1       ;
; ALU181:inst|Add0~14                                                                                  ; 1       ;
; ALU181:inst|Add0~13                                                                                  ; 1       ;
; ALU181:inst|Add0~12                                                                                  ; 1       ;
; ALU181:inst|Add0~11                                                                                  ; 1       ;
; ALU181:inst|Add0~10                                                                                  ; 1       ;
; ALU181:inst|Add0~9                                                                                   ; 1       ;
; ALU181:inst|Add0~8                                                                                   ; 1       ;
; ALU181:inst|Add0~7                                                                                   ; 1       ;
; ALU181:inst|Add0~6                                                                                   ; 1       ;
; ALU181:inst|Add0~5                                                                                   ; 1       ;
; ALU181:inst|Add0~4                                                                                   ; 1       ;
; ALU181:inst|Add0~3                                                                                   ; 1       ;
; ALU181:inst|Add0~2                                                                                   ; 1       ;
; ALU181:inst|Add0~1                                                                                   ; 1       ;
; ALU181:inst|Add0~0                                                                                   ; 1       ;
; ALU181:inst|Add11~18                                                                                 ; 1       ;
; ALU181:inst|Add11~17                                                                                 ; 1       ;
; ALU181:inst|Add11~16                                                                                 ; 1       ;
; ALU181:inst|Add11~15                                                                                 ; 1       ;
; ALU181:inst|Add11~14                                                                                 ; 1       ;
; ALU181:inst|Add11~13                                                                                 ; 1       ;
; ALU181:inst|Add11~12                                                                                 ; 1       ;
; ALU181:inst|Add11~11                                                                                 ; 1       ;
; ALU181:inst|Add11~10                                                                                 ; 1       ;
; ALU181:inst|Add11~9                                                                                  ; 1       ;
; ALU181:inst|Add11~8                                                                                  ; 1       ;
; ALU181:inst|Add11~7                                                                                  ; 1       ;
; ALU181:inst|Add11~6                                                                                  ; 1       ;
; ALU181:inst|Add11~5                                                                                  ; 1       ;
; ALU181:inst|Add11~4                                                                                  ; 1       ;
; ALU181:inst|Add11~3                                                                                  ; 1       ;
; ALU181:inst|Add11~2                                                                                  ; 1       ;
; ALU181:inst|Add11~1                                                                                  ; 1       ;
; ALU181:inst|Add18~18                                                                                 ; 1       ;
; ALU181:inst|Add18~17                                                                                 ; 1       ;
; ALU181:inst|Add18~16                                                                                 ; 1       ;
; ALU181:inst|Add18~15                                                                                 ; 1       ;
; ALU181:inst|Add18~14                                                                                 ; 1       ;
; ALU181:inst|Add18~13                                                                                 ; 1       ;
; ALU181:inst|Add18~12                                                                                 ; 1       ;
; ALU181:inst|Add18~11                                                                                 ; 1       ;
; ALU181:inst|Add18~10                                                                                 ; 1       ;
; ALU181:inst|Add18~9                                                                                  ; 1       ;
; ALU181:inst|Add18~8                                                                                  ; 1       ;
; ALU181:inst|Add18~7                                                                                  ; 1       ;
; ALU181:inst|Add18~6                                                                                  ; 1       ;
; ALU181:inst|Add18~5                                                                                  ; 1       ;
; ALU181:inst|Add18~4                                                                                  ; 1       ;
; ALU181:inst|Add18~3                                                                                  ; 1       ;
; ALU181:inst|Add18~2                                                                                  ; 1       ;
; ALU181:inst|Add18~1                                                                                  ; 1       ;
; ALU181:inst|Add1~16                                                                                  ; 1       ;
; ALU181:inst|Add1~15                                                                                  ; 1       ;
; ALU181:inst|Add1~14                                                                                  ; 1       ;
; ALU181:inst|Add1~13                                                                                  ; 1       ;
; ALU181:inst|Add1~12                                                                                  ; 1       ;
; ALU181:inst|Add1~11                                                                                  ; 1       ;
; ALU181:inst|Add1~10                                                                                  ; 1       ;
; ALU181:inst|Add1~9                                                                                   ; 1       ;
; ALU181:inst|Add1~8                                                                                   ; 1       ;
; ALU181:inst|Add1~7                                                                                   ; 1       ;
; ALU181:inst|Add1~6                                                                                   ; 1       ;
; ALU181:inst|Add1~5                                                                                   ; 1       ;
; ALU181:inst|Add1~4                                                                                   ; 1       ;
; ALU181:inst|Add1~3                                                                                   ; 1       ;
; ALU181:inst|Add1~2                                                                                   ; 1       ;
; ALU181:inst|Add1~1                                                                                   ; 1       ;
; ALU181:inst|Add1~0                                                                                   ; 1       ;
; ALU181:inst|Add13~18                                                                                 ; 1       ;
; ALU181:inst|Add13~17                                                                                 ; 1       ;
; ALU181:inst|Add13~16                                                                                 ; 1       ;
; ALU181:inst|Add13~15                                                                                 ; 1       ;
; ALU181:inst|Add13~14                                                                                 ; 1       ;
; ALU181:inst|Add13~13                                                                                 ; 1       ;
; ALU181:inst|Add13~12                                                                                 ; 1       ;
; ALU181:inst|Add13~11                                                                                 ; 1       ;
; ALU181:inst|Add13~10                                                                                 ; 1       ;
; ALU181:inst|Add13~9                                                                                  ; 1       ;
; ALU181:inst|Add13~8                                                                                  ; 1       ;
; ALU181:inst|Add13~7                                                                                  ; 1       ;
; ALU181:inst|Add13~6                                                                                  ; 1       ;
; ALU181:inst|Add13~5                                                                                  ; 1       ;
; ALU181:inst|Add13~4                                                                                  ; 1       ;
; ALU181:inst|Add13~3                                                                                  ; 1       ;
; ALU181:inst|Add13~2                                                                                  ; 1       ;
; ALU181:inst|Add13~1                                                                                  ; 1       ;
; ALU181:inst|Add6~18                                                                                  ; 1       ;
; ALU181:inst|Add6~17                                                                                  ; 1       ;
; ALU181:inst|Add6~16                                                                                  ; 1       ;
; ALU181:inst|Add6~15                                                                                  ; 1       ;
; ALU181:inst|Add6~14                                                                                  ; 1       ;
; ALU181:inst|Add6~13                                                                                  ; 1       ;
; ALU181:inst|Add6~12                                                                                  ; 1       ;
; ALU181:inst|Add6~11                                                                                  ; 1       ;
; ALU181:inst|Add6~10                                                                                  ; 1       ;
; ALU181:inst|Add6~9                                                                                   ; 1       ;
; ALU181:inst|Add6~8                                                                                   ; 1       ;
; ALU181:inst|Add6~7                                                                                   ; 1       ;
; ALU181:inst|Add6~6                                                                                   ; 1       ;
; ALU181:inst|Add6~5                                                                                   ; 1       ;
; ALU181:inst|Add6~4                                                                                   ; 1       ;
; ALU181:inst|Add6~3                                                                                   ; 1       ;
; ALU181:inst|Add6~2                                                                                   ; 1       ;
; ALU181:inst|Add6~1                                                                                   ; 1       ;
; ALU181:inst|Add20~18                                                                                 ; 1       ;
; ALU181:inst|Add20~17                                                                                 ; 1       ;
; ALU181:inst|Add20~16                                                                                 ; 1       ;
; ALU181:inst|Add20~15                                                                                 ; 1       ;
; ALU181:inst|Add20~14                                                                                 ; 1       ;
; ALU181:inst|Add20~13                                                                                 ; 1       ;
; ALU181:inst|Add20~12                                                                                 ; 1       ;
; ALU181:inst|Add20~11                                                                                 ; 1       ;
; ALU181:inst|Add20~10                                                                                 ; 1       ;
; ALU181:inst|Add20~9                                                                                  ; 1       ;
; ALU181:inst|Add20~8                                                                                  ; 1       ;
; ALU181:inst|Add20~7                                                                                  ; 1       ;
; ALU181:inst|Add20~6                                                                                  ; 1       ;
; ALU181:inst|Add20~5                                                                                  ; 1       ;
; ALU181:inst|Add20~4                                                                                  ; 1       ;
; ALU181:inst|Add20~3                                                                                  ; 1       ;
; ALU181:inst|Add20~2                                                                                  ; 1       ;
; ALU181:inst|Add20~1                                                                                  ; 1       ;
; ALU181:inst|Add2~16                                                                                  ; 1       ;
; ALU181:inst|Add2~15                                                                                  ; 1       ;
; ALU181:inst|Add2~14                                                                                  ; 1       ;
; ALU181:inst|Add2~13                                                                                  ; 1       ;
; ALU181:inst|Add2~12                                                                                  ; 1       ;
; ALU181:inst|Add2~11                                                                                  ; 1       ;
; ALU181:inst|Add2~10                                                                                  ; 1       ;
; ALU181:inst|Add2~9                                                                                   ; 1       ;
; ALU181:inst|Add2~8                                                                                   ; 1       ;
; ALU181:inst|Add2~7                                                                                   ; 1       ;
; ALU181:inst|Add2~6                                                                                   ; 1       ;
; ALU181:inst|Add2~5                                                                                   ; 1       ;
; ALU181:inst|Add2~4                                                                                   ; 1       ;
; ALU181:inst|Add2~3                                                                                   ; 1       ;
; ALU181:inst|Add2~2                                                                                   ; 1       ;
; ALU181:inst|Add2~1                                                                                   ; 1       ;
; ALU181:inst|Add2~0                                                                                   ; 1       ;
; ALU181:inst|Add8~18                                                                                  ; 1       ;
; ALU181:inst|Add8~17                                                                                  ; 1       ;
; ALU181:inst|Add8~16                                                                                  ; 1       ;
; ALU181:inst|Add8~15                                                                                  ; 1       ;
; ALU181:inst|Add8~14                                                                                  ; 1       ;
; ALU181:inst|Add8~13                                                                                  ; 1       ;
; ALU181:inst|Add8~12                                                                                  ; 1       ;
; ALU181:inst|Add8~11                                                                                  ; 1       ;
; ALU181:inst|Add8~10                                                                                  ; 1       ;
; ALU181:inst|Add8~9                                                                                   ; 1       ;
; ALU181:inst|Add8~8                                                                                   ; 1       ;
; ALU181:inst|Add8~7                                                                                   ; 1       ;
; ALU181:inst|Add8~6                                                                                   ; 1       ;
; ALU181:inst|Add8~5                                                                                   ; 1       ;
; ALU181:inst|Add8~4                                                                                   ; 1       ;
; ALU181:inst|Add8~3                                                                                   ; 1       ;
; ALU181:inst|Add8~2                                                                                   ; 1       ;
; ALU181:inst|Add8~1                                                                                   ; 1       ;
; ALU181:inst|Add15~18                                                                                 ; 1       ;
; ALU181:inst|Add15~17                                                                                 ; 1       ;
; ALU181:inst|Add15~16                                                                                 ; 1       ;
; ALU181:inst|Add15~15                                                                                 ; 1       ;
; ALU181:inst|Add15~14                                                                                 ; 1       ;
; ALU181:inst|Add15~13                                                                                 ; 1       ;
; ALU181:inst|Add15~12                                                                                 ; 1       ;
; ALU181:inst|Add15~11                                                                                 ; 1       ;
; ALU181:inst|Add15~10                                                                                 ; 1       ;
; ALU181:inst|Add15~9                                                                                  ; 1       ;
; ALU181:inst|Add15~8                                                                                  ; 1       ;
; ALU181:inst|Add15~7                                                                                  ; 1       ;
; ALU181:inst|Add15~6                                                                                  ; 1       ;
; ALU181:inst|Add15~5                                                                                  ; 1       ;
; ALU181:inst|Add15~4                                                                                  ; 1       ;
; ALU181:inst|Add15~3                                                                                  ; 1       ;
; ALU181:inst|Add15~2                                                                                  ; 1       ;
; ALU181:inst|Add15~1                                                                                  ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------+
; Routing Usage Summary                         ;
+-----------------------+-----------------------+
; Routing Resource Type ; Usage                 ;
+-----------------------+-----------------------+
; Block interconnects   ; 587 / 32,401 ( 2 % )  ;
; C16 interconnects     ; 18 / 1,326 ( 1 % )    ;
; C4 interconnects      ; 304 / 21,816 ( 1 % )  ;
; Direct links          ; 61 / 32,401 ( < 1 % ) ;
; Global clocks         ; 0 / 10 ( 0 % )        ;
; Local interconnects   ; 164 / 10,320 ( 2 % )  ;
; R24 interconnects     ; 18 / 1,289 ( 1 % )    ;
; R4 interconnects      ; 307 / 28,186 ( 1 % )  ;
+-----------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.58) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 7                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.04) ; Number of LABs  (Total = 26) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.42) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 9                            ;
; 16                                           ; 9                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.15) ; Number of LABs  (Total = 26) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 8                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.35) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 41        ; 0            ; 41        ; 0            ; 0            ; 41        ; 41        ; 0            ; 41        ; 41        ; 0            ; 29           ; 0            ; 0            ; 12           ; 0            ; 29           ; 12           ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 41        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 41           ; 0         ; 41           ; 41           ; 0         ; 0         ; 41           ; 0         ; 0         ; 41           ; 12           ; 41           ; 41           ; 29           ; 41           ; 12           ; 29           ; 41           ; 41           ; 41           ; 12           ; 41           ; 41           ; 41           ; 41           ; 41           ; 0         ; 41           ; 41           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CN4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CN                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0_B1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "ALU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/quartus/homework/exp3/output_files/ALU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6040 megabytes
    Info: Processing ended: Wed Oct 25 11:03:48 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/quartus/homework/exp3/output_files/ALU.fit.smsg.


