# 第二周计划（1.26-2.1）

## 目标大纲

- 完成SystemVerilog基础练习（之前说的那三道题）
- 完成vscode+vivado的开发环境搭建
- 完成集创赛题目确定和报名
- 完成TDPU核心模块设计和testbench仿真

## 具体任务

### 共同任务

1. 三人上传自己基础练习（那三道题）的代码和学习笔记
2. 尽快完成集创赛的选题和报名
3. vscode配置中可选用verilator编译器，verible格式化工具等。插件则选择主流的Verilog-HDL/SystemVerilog/Bluespec SystemVerilog
4. 熟悉icraft工具链

### LCJ && WYC

1. 暂无，待定

### WJ

1. 开始编写可配置并行度的TPU核心模块（“纯逻辑”的向量计算核，然后再一步一步加入时序模块）
2. 尝试联合Vivado仿真

