/*
 * Projeto01.v
 * Descrição: Somador completo em Verilog
 */

 // Declaração do Módulo
module Mod_Teste(a, b, cin, s, cout);
     //Declaração das portas
	  
	  input a, b, cin;
	  output s, cout;
	  
	  //Declaração dos fios intermediários
	  wire w1, w2, w3;
	  
	  //Funcionamento do circuito - abordagem estrutural
	  xor u0(w1, a, b);
	  xor u1(s, w1, cin);
	  and u2(w2, cin, w1);
	  and u3(w3, a, b);
	  or u4(cout, w2, w3);

endmodule
