<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:37.2237</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.02.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0025824</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2023.09.05</openDate><openNumber>10-2023-0128676</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.02.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/492</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는, 제1 절연층; 상기 제1 절연층 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치되고, 상기 제1 전극층과 수직으로 중첩된 홈을 포함하는 제2 절연층; 상기 제2 절연층의 상기 홈에 배치되고, 상기 제1 전극층과 마주보는 단자를 포함하는 칩; 및 상기 칩의 단자와 상기 제1 전극층 사이에 배치되고 도전성 물질을 포함하는 접착층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 전극층;상기 제1 전극층 상에 배치되고, 상기 제1 전극층과 수직으로 중첩된 홈을 포함하는 제2 절연층;상기 제2 절연층의 상기 홈에 배치되고, 상기 제1 전극층과 마주보는 단자를 포함하는 칩; 및상기 칩의 단자와 상기 제1 전극층 사이에 배치되고 도전성 물질을 포함하는 접착층을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 도전성 물질은 상기 접착층 내에 분산 배치된 복수의 도전 부재를 포함하고,상기 복수의 도전 부재 중 적어도 하나는,상기 제1 전극층과 상기 칩의 단자 사이에 배치되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 복수의 도전 부재는,상기 칩의 단자와 수직으로 중첩된 제1 도전 부재; 및상기 칩의 단자와 수직으로 중첩되지 않는 제2 도전 부재를 포함하고,상기 제1 도전 부재의 형상은 상기 제2 도전 부재의 형상과 다른,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 복수의 도전 부재는,솔더, 금(Au), 은(Au), 구리(Au) 및 알루미늄(Al) 중 적어도 하나를 포함하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제1 전극층은 복수의 제1 전극 패턴 부재를 포함하고,상기 도전 부재의 수평 방향으로의 폭은 상기 복수의 제1 전극 패턴 부재들 사이의 간격보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 복수의 제1 전극 패턴 부재들 중 서로 가장 인접한 제1 전극 패턴 부재 사이의 간격은 2㎛ 내지 10㎛ 사이의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 전극 패턴 부재의 선폭은 2㎛ 내지 10㎛ 사이의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 제1 도전 부재의 수평 방향으로의 폭은,상기 제1 전극 패턴 부재의 상면과 상기 칩의 단자의 하면 사이의 수직 거리보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서,상기 제2 도전 부재의 수평 방향으로의 폭은 상기 제2 도전 부재의 수직 방향으로의 폭과 동일하거나 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서,상기 복수의 제1 전극 패턴 부재들의 측면은 상기 접착층으로 덮이는,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 복수의 제1 전극 패턴 부재들의 측면은 상기 제2 절연층과 접촉하지 않으며,상기 제1 전극층은,측면의 적어도 일부가 상기 제2 절연층과 접촉하는 제2 전극 패턴 부재를 더 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제2 절연층의 상면 위로 돌출된 제2 전극층을 더 포함하고,상기 제1 전극층은,상기 반도체 패키지의 두께 방향으로의 전극층 중 최상측 또는 최하측에 배치된 전극층인,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서,상기 제1 절연층은 솔더 레지스트를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 절연층의 상면은,상기 홈과 수직으로 중첩되고, 상기 접착층 및 상기 제1 전극 패턴 부재와 접촉하는 제1 영역과,상기 홈과 수직으로 중첩되지 않고, 상기 제2 절연층 또는 상기 제1 전극층과 접촉하는 제2 영역을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 제2 절연층의 하면, 상기 접착층의 하면 및 상기 제1 전극 패턴 부재의 하면은 동일 평면상에 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제2항에 있어서,상기 제1 전극 패턴 부재의 상면에 배치되고, 상기 도전 부재와 접촉하는 금속층을 더 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>MYEONG, SE HO</engName><name>명세호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.02.28</receiptDate><receiptNumber>1-1-2022-0221680-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.02.28</receiptDate><receiptNumber>1-1-2025-0235064-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.09.24</receiptDate><receiptNumber>9-6-2025-0183180-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.01</receiptDate><receiptNumber>9-5-2025-0954860-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220025824.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da6e2d1e635397a9591aa1a6612162608c5eebafec75bf961487df38a28429643301b76a2df00318244173d8b0c47005fb8e091328ff0b33</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf89f47133f07bfbb9a3c99842e9581d0e7a0e811a4602f68df9c717c9621e41c6ec22a7861884e949e6b52a34470c68f6861d295c9d832769</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>