---
audio: false
generated: false
lang: zh
layout: post
title: 计算机组织 - 对话
translated: true
---

A: 我最近在重新学习计算机组织的基础知识，发现冯·诺依曼架构仍然是大多数现代系统的基础。但随着专用架构如哈佛架构的兴起，你认为冯·诺依曼的模型是否正在过时？

B: 这是一个很好的观点。冯·诺依曼架构确实是基础性的，但它并非没有局限性。共享总线用于指令和数据可能会在高性能系统中引起瓶颈。哈佛架构通过允许同时访问指令和数据来解决这个问题。你认为这使得哈佛架构天生更好，还是有权衡？

A: 权衡，当然。哈佛架构对于嵌入式系统或DSP等性能关键应用程序非常出色，但实现起来更复杂，可能对通用计算来说过于复杂。说到性能，你如何看待ALU在现代CPU中的角色演变，特别是在向并行处理推进的背景下？

B: ALU仍然是CPU的核心，但其角色确实扩展了。随着多核处理器和SIMD架构的出现，ALU现在被设计为处理多个并行操作。这对于处理大数据集的任务非常有用，例如机器学习和科学计算。但控制单元呢？你认为随着这些进展，其角色有多大变化？

A: 控制单元仍然对解码指令和管理数据流至关重要，但我认为其复杂性增加了。通过管道、超标量执行和乱序执行等技术，控制单元必须更聪明地调度和协调任务。说到管道，你认为数据或控制危险如何影响现代CPU？

B: 危险是一个大问题，特别是随着管道变得更深和更复杂。数据危险，即指令依赖于先前指令的结果，如果处理不当，可能会导致显著延迟。转发和分支预测等技术有助于缓解这些问题，但它们增加了控制单元的复杂性。你认为投机执行值得冒风险，考虑到近年来我们看到的安全漏洞？

A: 这是一个艰难的问题。投机执行是一个巨大的性能提升，但Spectre和Meltdown漏洞表明它带来了严重的风险。我认为关键在于找到平衡——可能通过更好的硬件级安全性或更保守的投机算法。转换一下话题，你如何看待内存层次结构的演变，以跟上更快的CPU？

B: 内存层次结构对于桥接CPU和主内存之间的速度差距至关重要。我们已经看到缓存设计的进步，例如更大的L3缓存和更智能的替换策略，但我认为未来在于3D堆叠内存和非易失性RAM等技术。这些技术可以显著减少延迟并提高带宽。你对NUMA架构的看法如何？

A: NUMA很有趣，因为它通过为每个处理器提供本地内存来解决多处理器系统中的内存瓶颈。但它也引入了内存访问模式和一致性模型的复杂性。你认为NUMA是否足够可扩展以适应未来的系统，或者我们需要完全新的范式？

B: NUMA在一定程度上是可扩展的，但随着系统变得更大，管理跨节点的内存访问的开销变成了一个挑战。我认为我们将看到混合方法，结合NUMA与分布式内存系统，甚至光子互连以实现更快的通信。说到未来，你对量子计算和神经形态架构等新兴趋势有何看法？

A: 量子计算仍处于初级阶段，但它有潜力彻底改变我们解决某些问题的方式，例如加密和优化。另一方面，神经形态架构在AI应用中已经显示出前景，通过模仿人脑的结构。想到这些技术如何在未来十年重塑计算机组织是令人兴奋的。

B: 绝对。这个领域正在迅速发展，很难预测我们十年后会在哪里。但有一点是肯定的——无论是量子、神经形态，还是完全新的东西，计算机组织的原则将继续指导我们设计和优化这些系统。这是一个在该领域工作的激动人心的时代！

A: 说到优化，我最近一直在思考缓存内存。随着CPU变得更快，缓存设计似乎比以往任何时候都更关键。你如何看待缓存映射技术如直接映射、全关联和集合关联的演变，以满足这些需求？

B: 缓存设计确实是一个平衡行为。直接映射缓存简单快速，但容易出现更高的冲突缺失。全关联缓存最小化缺失，但复杂且耗电。集合关联缓存提供中间地带，我认为它们将继续主导，特别是与更智能的替换策略如LRU和自适应算法一起使用。你对预取及其在缓存性能中的作用有何看法？

A: 预取是一个改变游戏规则的技术，特别是对于具有可预测内存访问模式的工作负载。通过在需要之前将数据加载到缓存中，可以隐藏内存延迟并保持CPU忙碌。但它也有风险——激进的预取可能会用不必要的数据污染缓存。你认为机器学习是否能帮助优化预取策略？

B: 这是一个有趣的想法！机器学习确实可以通过更准确地预测访问模式来改善预取。我们已经在其他领域看到AI驱动的优化，例如分支预测和功耗管理。说到功耗，你如何看待功耗效率如何塑造现代CPU设计？

A: 功耗效率非常重要。随着时钟速度趋于平台，重点转向用更少的功耗做更多的事情。动态电压和频率缩放（DVFS）和先进的功耗关闭技术正在成为标准。但我认为真正的突破将来自架构创新，例如ARM的big.LITTLE设计或苹果的M系列芯片。你对热设计和冷却解决方案有何看法？

B: 热设计对于在更小的空间中打包更多的晶体管至关重要。传统的冷却解决方案如散热片和风扇正在达到极限，因此我们看到更多的异域方法，例如液体冷却和相变材料。你认为我们最终会遇到无法有效冷却CPU的墙吗？

A: 这是可能的。随着我们接近硅的物理极限，热耗散将成为一个主要瓶颈。这就是为什么我对替代材料如石墨烯和新架构如3D芯片堆叠感到兴奋。这些可以更均匀地分布热量并提高热性能。转换一下话题，你如何看待I/O系统的演变，以跟上更快的CPU和内存？

B: I/O在许多系统中都是一个瓶颈。高速接口如PCIe 5.0和USB4有所帮助，但我认为未来在于CXL（计算快速链接）等技术，它允许CPU、内存和加速器之间更紧密的集成。你认为DMA（直接内存访问）在该背景下仍然相关吗？

A: DMA对于将数据传输任务从CPU卸载仍然是必不可少的，但它正在演变。通过RDMA（远程直接内存访问）和智能NIC（网络接口卡）等技术，DMA变得更加复杂，使得跨系统的数据移动更快、更高效。那中断呢？你认为它们是否仍然是处理异步事件的主要方式？

B: 中断将继续存在，但它们并非没有挑战。高中断率可能会压倒CPU，导致性能问题。我认为我们将看到更多的混合方法，结合中断、轮询和事件驱动模型，具体取决于工作负载。说到特定于工作负载的优化，你如何看待指令集架构（ISA）的演变？

A: ISA变得更加专业化。RISC架构如ARM在移动和嵌入式市场中占据主导地位，因为它们高效，而CISC架构如x86在通用计算中继续表现出色。但我认为真正的创新发生在特定领域的ISA中，例如AI或加密。你认为开源ISA如RISC-V是否会颠覆行业？

B: RISC-V绝对是一个颠覆者。其开源性质允许在没有专有ISA许可费用的情况下进行定制和创新。我认为我们将看到更多公司采用RISC-V，特别是在特定市场。但这不仅仅是ISA的问题——也是生态系统。你认为RISC-V的工具链和软件支持是否能赶上ARM和x86？

A: 它已经在发生。RISC-V生态系统正在迅速增长，主要玩家投资于编译器、调试器和操作系统支持。可能需要几年时间，但我认为RISC-V将成为一个严重的竞争对手。说到生态系统，你如何看待固件和BIOS/UEFI的演变，以支持这些新架构？

B: 固件变得更加智能和模块化，以支持多种硬件配置。UEFI已经在很大程度上取代了BIOS，提供了安全启动和更快的启动时间等功能。我认为我们将看到更多固件级别的抽象，以简化硬件管理，特别是在异构系统中。你对现代系统中的启动过程有何看法？

A: 启动过程变得更快、更安全，得益于UEFI和安全启动等技术。但我认为真正的创新在于即时启动系统，其中操作系统和应用程序几乎立即就绪。这对于边缘设备和物联网尤为重要。你认为我们是否会看到完全即时的启动过程？

B: 这是可能的，特别是随着非易失性内存和内存计算的进步。如果我们能够消除从存储加载操作系统的需求，启动时间可能会变得微不足道。但安全性仍将是一个挑战——如何在不牺牲安全性的情况下实现快速启动？

A: 这是一个很好的观点。安全性和速度往往相互冲突，但我认为硬件级安全功能，例如TPM（可信平台模块）和安全隔离区，将帮助弥合这一差距。展望未来，你认为在未来十年中计算机组织的最大挑战是什么？

B: 我认为最大的挑战将是管理复杂性。随着系统变得更加异构——混合CPU、GPU、FPGA和加速器——设计高效和可扩展的架构将变得非常困难。但这也是创新的机会。你呢？你对计算机组织的未来最兴奋的是什么？

A: 对于我来说，是完全新的范式，例如量子计算和光子处理器的潜力。这些技术可能会彻底改变我们思考计算和组织的方式。但即使在传统系统中，也有很多创新空间——无论是通过更好的内存层次结构、更智能的缓存，还是更高效的功耗管理。这是一个在该领域工作的激动人心的时代！

B: 完全同意。创新的步伐令人难以置信，思考可能性令人鼓舞。为计算机组织的未来干杯——愿它像过去一样具有突破性！

A: 你知道，最近我一直在思考故障容忍和冗余是如何集成到现代系统中的。随着硬件的复杂性增加，你认为我们如何应对故障风险？

B: 故障容忍在任务关键系统中变得越来越重要，例如数据中心和自动驾驶汽车。冗余是一个关键策略——无论是通过冗余组件、错误校正码（ECC）还是整个备份系统。但我认为真正的创新在于自适应故障容忍，其中系统可以动态重新配置以绕过故障。你对错误检测和纠正技术有何看法？

A: 错误检测和纠正已经取得了长足进展。基础技术如奇偶校验和校验和仍然是基础，但ECC内存现在在服务器和高性能系统中是标准。我认为下一个前沿是实时错误纠正，其中系统不仅可以检测错误，还可以使用机器学习预测和预防它们。你认为我们是否会看到更多AI驱动的故障容忍？

B: 绝对。AI驱动的故障容忍已经在预测性维护和异常检测等领域得到了探索。通过分析系统行为，AI可以识别故障之前的模式并采取预防措施。但这也引发了可靠性的问题——如何确保AI本身不会失败？这是一个迷人的挑战。转换一下话题，你如何看待固件在现代系统中的角色演变？

A: 固件变得更加智能和模块化。随着UEFI取代BIOS，我们看到固件可以支持更广泛的硬件配置并提供高级功能，如安全启动和运行时服务。我认为固件的未来在于其能够适应不同的工作负载和环境，几乎像一个轻量级操作系统。你对设备驱动程序在这个背景下的角色有何看法？

B: 设备驱动程序对于桥接硬件和软件至关重要，但它们也是不稳定和安全漏洞的常见来源。我认为我们将看到更标准化的驱动程序框架，甚至硬件加速驱动程序，以提高性能和可靠性。你认为我们是否会达到不再需要驱动程序的地步？

A: 很难想象没有驱动程序的世界，但随着抽象层和硬件-软件协同设计的进步，我们可能会看到一个未来，其中驱动程序是最小的，甚至直接嵌入到硬件中。这可以简化系统设计并提高性能。说到性能，你如何看待时钟速度和时钟分配在现代CPU中的演变？

B: 时钟速度在过去几年中由于功耗和热限制而趋于平台，但时钟分配仍然是一个关键挑战。随着CPU变得更加复杂，确保时钟信号同时到达芯片的所有部分变得更加困难。共振时钟和自适应时钟分配等技术有所帮助，但我认为我们需要完全新的方法来继续推动性能。你对时钟偏差及其对系统设计的影响有何看法？

B: 时钟偏差在高频设计中是一个主要问题。即使是微小的时钟到达时间差异也会导致时序违规并降低性能。我认为我们将看到更多的设计以容忍偏差，无论是通过更好的布局技术还是自适应时钟方案。转换一下话题，你如何看待电源供应单元（PSU）和电压调节器的演变？

A: PSU和电压调节器变得更加高效和智能。随着动态电压和频率缩放（DVFS）的兴起，调节器需要快速响应工作负载的变化，以最小化功耗消耗。我认为我们也将看到更多的PSU与其他系统组件（如CPU和GPU）的集成，以优化电源传递。你认为我们是否会看到完全管理自身电源传递的CPU？

A: 这是可能的。我们已经看到一些级别的集成，例如Intel的FIVR（完全集成电压调节器），其中CPU管理自身的电源传递。这减少了延迟并提高了效率，但也增加了CPU设计的复杂性。我认为未来在于更紧密的集成，其中功耗管理在晶体管级别处理。你对现代系统中的主板和芯片组的角色有何看法？

B: 主板和芯片组变得更加模块化和灵活，以支持更广泛的组件和配置。随着PCIe 5.0及更高版本的兴起，芯片组需要处理更高的带宽和更多的设备。我认为我们也将看到更多的芯片组与CPU的集成，模糊两者之间的界限。你认为我们是否会看到完全没有芯片组的设计？

A: 这是一个有趣的想法。随着SoC（系统级芯片）设计在移动和嵌入式系统中变得更加普遍，传统的芯片组已经被吸收到CPU中。但在高性能系统中，我认为我们仍然需要一定程度的芯片组功能来管理I/O和外围设备。说到I/O，你如何看待总线如PCIe和USB的演变？

A: PCIe和USB正在演变以满足更快的CPU和存储设备的需求。PCIe 5.0和6.0每代都翻倍带宽，而USB4将雷电般的速度带入主流。我认为我们也将看到不同总线标准之间的更多融合，创建一个更统一的I/O生态系统。你认为串行通信是否最终会完全取代并行通信？

B: 串行通信已经在许多领域取代了并行通信，得益于其简单性和可扩展性。但仍有一些特定应用程序，例如高速内存接口，其中并行通信是有意义的。我认为未来在于混合方法，其中串行和并行通信一起使用，以优化性能和效率。你对大规模系统中互连网络的未来有何看法？

A: 互连网络对于大规模系统的可扩展性至关重要，无论是在数据中心还是超级计算机中。我们正在看到向更灵活和可扩展的拓扑结构的转变，例如网格和环网络，以及新技术如光子互连。我认为未来在于创建能够适应不同工作负载并提供低延迟、高带宽通信的网络。你认为我们是否会看到完全光学互连网络？

B: 这是可能的。光互连在速度和功耗效率方面具有巨大优势，但它们仍然昂贵且复杂。我认为我们将看到逐步过渡，光互连用于高速链接，而传统电互连处理较短距离。展望未来，你认为在未来十年中计算机组织的最大突破是什么？

A: 我认为最大的突破将是异构计算，其中CPU、GPU、FPGA和专用加速器无缝协同工作。这将需要从内存层次结构到互连网络的一切创新，但潜在的性能增益是巨大的。你呢？你对计算机组织的下一个大事有何预测？

B: 我认为下一个大事将是经典系统与量子计算的集成。我们已经看到早期的混合量子-经典系统的例子，并且随着量子技术的成熟，这将变得更加普遍。这是一个在该领域工作的激动人心的时代，我迫不及待地想看看未来会是什么样子！

A: 完全同意。创新的步伐令人难以置信，思考可能性令人鼓舞。为计算机组织的未来干杯——愿它像过去一样具有突破性！

A: 你知道，我最近一直在思考内存管理技术如分页和分段的演变。随着对更大和更高效内存系统的需求增加，你认为这些传统方法是否仍然足够？

B: 这是一个很好的问题。分页和分段已经是内存管理的基础数十年了，但它们确实有其局限性。分页可能会导致碎片化，而分段管理起来复杂。我认为我们正在看到向更先进技术的转变，例如虚拟内存扩展和内存压缩。你认为这些新方法是否最终会完全取代分页和分段？

A: 很难说。分页和分段深深植根于现代操作系统中，因此完全替换将是一个巨大的工程。然而，我认为我们将看到混合方法，结合两者的优点。例如，使用分页进行通用内存管理，同时利用分段进行特定任务，例如安全隔离。你对虚拟内存及其在现代系统中的作用有何看法？

B: 虚拟内存绝对是必不可少的，特别是随着应用程序和数据集的增长。通过将物理内存扩展到磁盘存储，虚拟内存使系统能够处理否则不可能的工作负载。但它并非没有挑战——页面错误和抖动可能会显著影响性能。我认为未来在于更智能的页面替换算法和更有效地使用SSD进行交换空间。你认为非易失性内存（NVM）是否会改变虚拟内存的游戏？

A: 绝对。NVM技术如Intel的Optane已经模糊了内存和存储之间的界限。通过NVM，我们可以拥有大型、快速和持久的内存，减少对传统虚拟内存机制的需求。这可能导致完全新的内存层次结构和管理技术。说到内存层次结构，你如何看待在多核和多处理器系统中缓存一致性的演变？

B: 缓存一致性在多核系统中是一个关键挑战，特别是随着核心数量的增加。MESI（修改、独占、共享、无效）等协议已经有效，但它们在高度并行系统中可能成为瓶颈。我认为我们将看到更分布式和可扩展的一致性协议，以及硬件支持的细粒度一致性管理。你认为基于软件的一致性解决方案在未来是否会发挥更大作用？

A: 基于软件的一致性是一个有趣的想法，但它带来了显著的开销。虽然它提供了更多的灵活性，但我认为硬件解决方案将继续主导性能关键应用。然而，我认为软件在更高层次的抽象中管理一致性是有作用的，例如在分布式系统中。转换一下话题，你如何看待指令级并行（ILP）在现代CPU中的演变？

B: ILP已经是CPU性能改进的驱动力数十年了，但我们开始看到收益递减。超标量执行、乱序执行和投机执行等技术已经将ILP推到了极限。我认为未来在于将ILP与线程级并行（TLP）和数据级并行（DLP）结合，以实现更大的性能。你认为VLIW（非常长指令字）架构是否会重新崛起？

A: VLIW是一个有趣的案例。它从未在通用计算中真正起飞，因为其复杂性和对编译器优化的依赖。然而，我认为它可能在专用应用程序中找到一个利基市场，例如DSP和AI加速器，其中工作负载更加可预测。说到AI，你如何看待SIMD（单指令、多数据）和MIMD（多指令、多数据）架构在AI和机器学习中的演变？

B: SIMD对于AI工作负载非常强大，特别是在矩阵乘法和卷积等任务中，这些任务在神经网络中很常见。MIMD则为多样化工作负载提供了更大的灵活性。我认为我们将看到更多混合架构，结合SIMD和MIMD以优化性能和灵活性。你认为我们是否会看到更多专用于AI的架构？

A: 绝对。专用架构如Google的TPU（张量处理单元）已经展示了专用硬件在AI中的潜力。我认为我们将看到更多的这些架构，专门用于特定任务，无论是训练、推理，还是特定模型，例如变压器。你对未来系统中的并行处理的作用有何看法？

B: 并行处理是未来，毫无疑问。随着摩尔定律放缓，唯一能继续提高性能的方法是添加更多核心并优化并行性。这不仅适用于CPU，还适用于GPU、FPGA和加速器。我认为我们将看到更多的编程模型和工具，使编写并行代码更容易。你认为我们是否会达到所有软件都天生并行的地步？

A: 这是一个宏伟的目标，但我认为我们正在朝着这个方向发展。随着并行编程框架如CUDA、OpenCL的兴起，以及高级语言抽象并行性，编写并行代码变得更加容易。然而，总会有一些任务是天生顺序的。关键是找到平衡。说到平衡，你如何看待功耗效率如何塑造未来计算系统？

B: 功耗效率变得越来越重要，特别是随着移动和边缘计算的兴起。动态电压和频率缩放（DVFS）、功耗关闭和近阈值计算等技术有助于减少功耗消耗。我认为我们将看到更多低功耗设计的创新，从晶体管级别到系统级别。你认为我们是否会看到完全依赖可再生能源的CPU？

A: 这是一个迷人的想法。虽然CPU完全依赖可再生能源是不可能的，但我认为我们将看到更多系统集成可再生能源，例如太阳能或动能，特别是在物联网设备中。挑战在于管理这些能源源的可变性。你对未来系统中的热设计有何看法？

B: 热设计对于在更小的空间中打包更多的晶体管至关重要。传统的冷却解决方案如散热片和风扇正在达到极限，因此我们看到更多的异域方法，例如液体冷却和相变材料。我认为我们也将看到更多的设计以优化热效率，从芯片级别到系统级别。你认为我们是否会看到不需要主动冷却的CPU？

A: 这是可能的，特别是对于低功耗设备。随着材料和设计的进步，我们可能会看到能够高效运行而无需主动冷却的CPU。但在高性能系统中，主动冷却可能仍然是必要的。转换一下话题，你如何看待固件和BIOS/UEFI在未来系统中的演变？

B: 固件变得更加智能和模块化。随着UEFI取代BIOS，我们看到固件可以支持更广泛的硬件配置并提供高级功能，如安全启动和运行时服务。我认为固件的未来在于其能够适应不同的工作负载和环境，几乎像一个轻量级操作系统。你对设备驱动程序在这个背景下的角色有何看法？

B: 设备驱动程序对于桥接硬件和软件至关重要，但它们也是不稳定和安全漏洞的常见来源。我认为我们将看到更标准化的驱动程序框架，甚至硬件加速驱动程序，以提高性能和可靠性。你认为我们是否会达到不再需要驱动程序的地步？

A: 很难想象没有驱动程序的世界，但随着抽象层和硬件-软件协同设计的进步，我们可能会看到一个未来，其中驱动程序是最小的，甚至直接嵌入到硬件中。这可以简化系统设计并提高性能。说到性能，你如何看待时钟速度和时钟分配在现代CPU中的演变？

B: 时钟速度在过去几年中由于功耗和热限制而趋于平台，但时钟分配仍然是一个关键挑战。随着CPU变得更加复杂，确保时钟信号同时到达芯片的所有部分变得更加困难。共振时钟和自适应时钟分配等技术有所帮助，但我认为我们需要完全新的方法来继续推动性能。你对时钟偏差及其对系统设计的影响有何看法？

B: 时钟偏差在高频设计中是一个主要问题。即使是微小的时钟到达时间差异也会导致时序违规并降低性能。我认为我们将看到更多的设计以容忍偏差，无论是通过更好的布局技术还是自适应时钟方案。转换一下话题，你如何看待电源供应单元（PSU）和电压调节器的演变？

A: PSU和电压调节器变得更加高效和智能。随着动态电压和频率缩放（DVFS）的兴起，调节器需要快速响应工作负载的变化，以最小化功耗消耗。我认为我们也将看到更多的PSU与其他系统组件（如CPU和GPU）的集成，以优化电源传递。你认为我们是否会看到完全管理自身电源传递的CPU？

A: 这是可能的。我们已经看到一些级别的集成，例如Intel的FIVR（完全集成电压调节器），其中CPU管理自身的电源传递。这减少了延迟并提高了效率，但也增加了CPU设计的复杂性。我认为未来在于更紧密的集成，其中功耗管理在晶体管级别处理。你对现代系统中的主板和芯片组的角色有何看法？

B: 主板和芯片组变得更加模块化和灵活，以支持更广泛的组件和配置。随着PCIe 5.0及更高版本的兴起，芯片组需要处理更高的带宽和更多的设备。我认为我们也将看到更多的芯片组与CPU的集成，模糊两者之间的界限。你认为我们是否会看到完全没有芯片组的设计？

A: 这是一个有趣的想法。随着SoC（系统级芯片）设计在移动和嵌入式系统中变得更加普遍，传统的芯片组已经被吸收到CPU中。但在高性能系统中，我认为我们仍然需要一定程度的芯片组功能来管理I/O和外围设备。说到I/O，你如何看待总线如PCIe和USB的演变？

A: PCIe和USB正在演变以满足更快的CPU和存储设备的需求。PCIe 5.0和6.0每代都翻倍带宽，而USB4将雷电般的速度带入主流。我认为我们也将看到不同总线标准之间的更多融合，创建一个更统一的I/O生态系统。你认为串行通信是否最终会完全取代并行通信？

B: 串行通信已经在许多领域取代了并行通信，得益于其简单性和可扩展性。但仍有一些特定应用程序，例如高速内存接口，其中并行通信是有意义的。我认为未来在于混合方法，其中串行和并行通信一起使用，以优化性能和效率。你对大规模系统中互连网络的未来有何看法？

A: 互连网络对于大规模系统的可扩展性至关重要，无论是在数据中心还是超级计算机中。我们正在看到向更灵活和可扩展的拓扑结构的转变，例如网格和环网络，以及新技术如光子互连。我认为未来在于创建能够适应不同工作负载并提供低延迟、高带宽通信的网络。你认为我们是否会看到完全光学互连网络？

B: 这是可能的。光互连在速度和功耗效率方面具有巨大优势，但它们仍然昂贵且复杂。我认为我们将看到逐步过渡，光互连用于高速链接，而传统电互连处理较短距离。展望未来，你认为在未来十年中计算机组织的最大突破是什么？

A: 我认为最大的突破将是异构计算，其中CPU、GPU、FPGA和专用加速器无缝协同工作。这将需要从内存层次结构到互连网络的一切创新，但潜在的性能增益是巨大的。你呢？你对计算机组织的下一个大事有何预测？

B: 我认为下一个大事将是经典系统与量子计算的集成。我们已经看到早期的混合量子-经典系统的例子，并且随着量子技术的成熟，这将变得更加普遍。这是一个在该领域工作的激动人心的时代，我迫不及待地想看看未来会是什么样子！