# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Processeur.srcs/sources_1/new/ALU.vhd" \
"../../../../Processeur.srcs/sources_1/new/Banc_Registre.vhd" \
"../../../../Processeur.srcs/sources_1/new/Compteur_IP.vhd" \
"../../../../Processeur.srcs/sources_1/new/Data_Memory.vhd" \
"../../../../Processeur.srcs/sources_1/new/Instruction_Memory.vhd" \
"../../../../Processeur.srcs/sources_1/new/Pipeline.vhd" \
"../../../../Processeur.srcs/sources_1/new/Processeur.vhd" \
"../../../../Processeur.srcs/sim_1/new/Test_Processeur.vhd" \

# Do not sort compile order
nosort
