 #**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************
create_clock -period 20.000ns [get_ports i_clock]

#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************
#set_input_delay -clock u0|altpll_1|sd1|pll7|clk[1] -max 6.5 [get_ports dram_dq*]
#set_input_delay -clock u0|altpll_1|sd1|pll7|clk[1] -min 1.0 [get_ports dram_dq*]


#**************************************************************
# Set Output Delay
#**************************************************************
#set_output_delay -clock u0|altpll_1|sd1|pll7|clk[1] -max 1.5 [get_ports dram*]
#set_output_delay -clock u0|altpll_1|sd1|pll7|clk[1] -min -0.8 [get_ports dram*]


#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************
# set_multicycle_path -from [get_clocks {u0|altpll_2|sd1|pll7|clk[0]}] -to [get_clocks {u0|altpll_1|sd1|pll7|clk[0]}] -setup -end 2


#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************



