<style>
table {
margin: auto;
}
</style>
# VeriSim: 以Logisim为目标平台的类verilog编译器


| 姓名|学号|主要任务|
|-----|-----      |-----      |
|孟繁瑞|ZY2006239|设计思路，编译器前端（词法、语法、语义），相关文档撰写|
|郝  浩 |ZY2006202|编译器后端，接口设计，相关文档撰写|

[TOC]

<div style="page-break-after: always;"></div>

## **设计背景**

​     《计算机组成原理》是计算机类各专业本科生必修的硬件课程中的重要核心课。在北航，**计算机组成原理**、**操作系统**、**编译原理**，因其**高标准、高难度、高强度**的课程设计，一直是六系众人肩上的三座大山。自有记载以来，无数仁人志士日以继夜、夜以继日，挑灯夜读、埋头苦干。  

​		说回《计组课程设计》，作为目前专业分流后的第一门核心专业课的动手环节，目前采用的是Logisim-verilog-mips的理论预习顺序 & logisim-verilog 的CPU构建顺序实现的。作为面向特定领域的语言（Domain Specified Language），verilog实现了将特定的语言对应到硬件模型上。如果学习了verilog，并且有一定的实践经验的编程人员能强烈地感受到，verilog和C/C++等编程语言有着本质且明显的差别。但对于初学者而言，仅在课堂上听高老板一句高屋建瓴的“编程时做到心中有电路”，难以对应到实践中。  

​       因此，先用logisim完成简单电路的设计、单周期CPU的设计帮助学生建立电路构造的 “feel” ，再进行verilog的较复杂CPU设计。这一安排是很合理且成功的，但是在担任计组朋辈助教期间，我负责辅导的同学的课程进度多卡在**Logisim_CPU——Verilog_CPU**之间，说明对于一些同学而言，有限时间内思维方式的快速转换仍有难度。是否有其他方式可以帮助解决这一问题，在这门课上我想到一个解决方案，**反其道而行之**，基于可综合的HDL生成Logisim电路。  

## **设计思路及相关工作调研**

​		在选取基础语言方面，结合开发需求和当前领域内的主要工作进行调研。

​		高层次综合（Hhigh Level Synthesis）是通过编写C++高级语言代码实现RTL级硬件功能。可以方便已有的C算法代码映射到FPGA上，有点事开发快速，效率高。缺点是综合出来的结果质量落后于RTL的质量，使用门槛较高，只适用于硬件开发的特定领域。

​		Chisel作为基于Scala的语言，在UCB研究团队开发和推动下，目前广泛应用于RISC-V的开发当中。Chisel语言在设计时以Scala为基础，因为Scala中有许多特性适合描述电路，比如它是静态语言，以编译期为主，适合转换成Verilog/VHDL。再比如它的操作符即方法、柯里化（Currying）、纯粹的面向对象、强大的模式匹配、便捷的泛型编写、特质混入、函数式编程等特性，使得用Scala开发DSL语言很方便。Chisel语言不等同于HLS，因为语言没有EDA工具支持，其选择借助verilog，再交付EDA工具实现电路生成。通过Firrtl编译器，将chisel文件转换成firrtl文件，这是一种标准的中间交换格式，方便地让各种高级语言转换到VHDL。其重要特性，一是引入了面向对象的特点，二是减少了不必要的语法，并利用类继承等的特性迅速改变电路结构。缺点是入门门槛极高，调试极复杂，可读性极差。

​		考虑本项目的实现流程，需要将所用语言对电路做一层抽象，做成Logisim库中提供的元器件。Logisim元器件中一部分也为抽象表示，需要在设计时充分考虑元器件的逻辑和逻辑特性。再考虑到入门门槛和开发难度，决定以System-Verilog为蓝本，裁剪不必要的语言特性，重点实现可综合语法的语言到门电路的转换。

**VeriSim语言特性**：

​		1、语法较简单，入门门槛低。

​		2、以可综合电路为目标，完备的语法支持。

​		3、实现硬件语言到可编辑电路图的转换。

## **词法描述**

### 保留字

​		VeriSim中的保留字，部分是对硬件结构的修饰，例如端口的input/output属性、保留的门电路（and、or、not等），另一部分是时序逻辑、组合逻辑的抽象，如always块、generate块。而initial、real等保留字多用于HDL的验证流程，不可综合，VeriSim不考虑实现。语言的保留字如下：

| module       | endmodule       | input       | output    | wire    | signed     |
| ------------ | --------------- | ----------- | --------- | ------- | ---------- |
| **reg**      | **integer**     | **and**     | **or**    | **xor** | **not**    |
| **generate** | **endgenerate** | **genvar**  | **for**   | **if**  | **else**   |
| **case**     | **endcase**     | **default** | **begin** | **end** | **assign** |
| **always**   | **posedge**     |             |           |         |            |

### 运算类型

​		VeriSim支持多种运算符，Logisim本身提供了常见的加减乘除运算器件，可以直接通过VeriSim的对应运算符映射。而对于门电路，也可以支持多位直接比较。赋值运算较为不同。对于组合逻辑，应当通过ASSIGN关键字和“=”进行赋值。但对于时序逻辑，考虑到非阻塞赋值对于代码整体可读性、错误易排查性、构成电路的效率影响，VeriSim仅支持阻塞赋值——即在Always块中使用“<=”对reg变量赋值，无法对wire变量赋值。

​		VeriSim支持的运算类型（EBNF）如下：

````
  unary_binary_op : +=|-=|\*=|/=|%=|&=|\|=|^=|<<=|>>=|**|==|<=|>=|<<|>>|[<>%^&\?+/=~\-\*] 
````

### 其他符号

​		数字：VeriSim支持两类数字，一种为普通十进制数字类型，另一种为格式化数字，即 **位数 '	进制  数值** 表示，如32'h6789ABCD

​		标识符：除保留字外的变量名

​		构成语法的其他符号````[@:,.`;]````、各种括号```` [(){}[\]]```` 

## **语法描述**

​		本节主要用EBNF描述VeriSim语法，并针对主要语法表达式解释其语法含义，并给出其语法图。**加粗**代表终结符，其它为非终结符。

- identifier: 
	- **ident**
- system_name:
	- sysname
- natural_number:
    - **NUMBER**
- size_number:
    - **SIZE_NUMBER**
- unary_operator:
  - **+|-|!|\~|&|\~&|  \|  | \~| | ^ | ~^ | ^~**
- binary_operator:
  - **+=|-=|\*=|/=|&=|  \|=  |  ^=  |<<=|>>=|\*\*|//=|==|<=|>=|<<|>>|[<>^&\?+/=~\-\*]**

---
### 模块声明

​		电路图的声明从<translation_unit>开始，<module_declaration>声明了模块的名字、输入输出端口，<module_item>是对模块内部电路结构的描述。

  ![1](D:\PL\PL_BIG\VeriSim\assets\1.svg)

- translation_unit :   
  - module_declaration
- module_declaration :   
  - **module** module_identifier [ **(** [list_of_ports | list_of_port_declarations] **)** ] **;** { module_item  } **endmodule**  
- list_of_ports:  
	- port{ **,** [port]}
- list_of_port_declarations: 
	- port_declaration { **,** port_declaration }
- port:
	- port_expression | **.**port_identifier **(** [ port_expression ] **)**
- port_expression:
	- port_reference | **{** port_reference  { , port_reference } **}**  
- port_reference :
	- port_identifier[ **[** constant_range_expression **]**  ]   
- port_declaration: 
	- input_declaration | output_declaration   
- input_declaration :
    - **input** [ **wire** ] [ **signed** ] [ range ] list_of_port_identifiers
- output_declaration :
    - **output** ( [ **wire** ] [ **signed** ] [ range ] list_of_port_identifiers | **reg** [ **signed** ] [ range ] list_of_variable_port_identifiers)  



---

### 模块组成

​		当模块名、输入输出端口声明完成后，规定在模块内部不能再进行端口相关说明，仅能进行内部线/寄存器的定义。<module_item>实现对主要电路结构的描述，如时序逻辑、组合逻辑。

![2](D:\PL\PL_BIG\VeriSim\assets\2.svg)

- module_item :
  - non_port_module_item
- non_port_module_item :
    - module_or_generate_item | generate_region
- module_or_generate_item :
	- module_or_generate_item_declaration  
	  | continuous_assign  
	  | gate_instantiation  
      | always_construct    
      | loop_generate_construct
- module_or_generate_item_declaration : 
	- net_declaration | reg_declaration | integer_declaration  | genvar_declaration 
- integer_declaration :
  - **integer** list_of_variable_identifiers **;**
- list_of_net_decl_assignments_or_identifiers :
	- net_identifier [ dimension { dimension } | **=** expression ] { **,** net_identifier [ dimension { dimension } | **=** expression ] }
- net_declaration :
	- **wire** [ **signed** ] [ range ] list_of_net_decl_assignments_or_identifiers **;**  
- reg_declaration :
  - **reg** [ **signed** ] [ range ] list_of_variable_identifiers **;**
- genvar_declaration :
    - **genvar** list_of_genvar_identifiers **;**
- variable_type :
	- variable_identifier ( { dimension } | **=** constant_expression )
- list_of_port_identifiers :
	- port_identifier { **,** port_identifier }
- list_of_real_identifiers :
	- real_type { **,** real_type }
- list_of_variable_identifiers :
  - port_identifier [ **=** constant_expression ] { **,** port_identifier [ **=** constant_expression ] }
- dimension :
	- **[** dimension_constant_expression **:** dimension_constant_expression **]**
- range :
	- **[** msb_constant_expression **:** lsb_constant_expression **]**
- gate_instantiation :
	-   n_input_gatetype  n_input_gate_instance { **,** n_input_gate_instance } **;**
		| n_output_gatetype  n_output_gate_instance { **,** n_output_gate_instance } **;**
- n_input_gate_instance :
	- [ name_of_gate_instance ] **(** output_terminal **,** input_terminal { **,** input_terminal } **)**
- n_output_gate_instance :
	- [ name_of_gate_instance ] **(**expression    { **,** expression   } **)**
- output_terminal :
  - net_lvalue
- input_terminal :
  - expression
- name_of_gate_instance :
	- gate_instance_identifier **[** range **]**
- n_input_gatetype :
    - **and
    | nand
    | or
    | nor
    | xor
    | xnor**
- n_output_gatetype :
  - **not**
- generate_region :
	- **generate** { module_or_generate_item } **endgenerate** 
- list_of_genvar_identifiers :
	- genvar_identifier { **,** genvar_identifier }
- loop_generate_construct :
	- **for** **(** genvar_initialization **;** genvar_expression **;** genvar_iteration **)** ( generate_block | module_or_generate_item )
- genvar_initialization :
    - genvar_identifier **=** constant_expression
- genvar_expression :
	- [ unary_operator ] genvar_primary genvar_expression_nlr
- genvar_expression_nlr :
	[ binary_operator genvar_expression genvar_expression_nlr
	| **?** genvar_expression **:** genvar_expression genvar_expression_nlr ]
- genvar_iteration :
	- genvar_identifier **=** genvar_expression


- genvar_primary :
	- constant_primary

- conditional_generate_construct :
	- if_generate_construct
	| case_generate_construct

- if_generate_construct :
     **if (** constant_expression **)** generate_block_or_null [ **else** generate_block_or_null ]


- case_generate_construct :
	- **case** **(** constant_expression **)** case_generate_item { case_generate_item } **endcase**


- case_generate_item :
	- constant_expression { **,** constant_expression } **:** generate_block_or_null
| **default** [ **:** ] generate_block_or_null

- generate_block :
**begin** [ **:** generate_block_identifier ] { module_or_generate_item } **end**

- generate_block_or_null :
generate_block
| module_or_generate_item
| **;**

- continuous_assign :
	- **assign**  list_of_net_assignments **;**

- list_of_net_assignments :
	- net_assignment { **,** net_assignment }
- net_assignment :
	- net_lvalue **=** expression                   //Ivalue 即为 left_value，等式左值

---

### 时序逻辑		

​		always块主要实现了对寄存器的赋值连线，其中event_control可视为对寄存器trigger的定义，而always块内部的statement又可以通过条件语句（conditional_assign)、选择语句（switch/case)进行描述，可以视作寄存器的enable位。这一点在指称语义部分进行描述。需要注意的是，这里提供的语法图是多个语法句式组合后的结果，定义大量语法句式，是考虑到编译器实现上的需要，虽略显臃肿，但在使用上难度不大。

![3](D:\PL\PL_BIG\VeriSim\assets\3.svg)


- always_construct :
	- **always** event_control statement

- procedural_continuous_assignments :
	- **assign** variable_assignment
- variable_assignment :
	- variable_lvalue **=** expression

- seq_block :
	- **begin** [ **:** block_identifier { block_item_declaration } ] { statement } **end**
- nonblocking_assignment ：
	variable_lvalue [ **(** expression { **,** expression } **)** ] [ **<=**   [ expression ] ] **;**
- statement :
	- nonblocking_assignment
	| case_statement
	| conditional_statement
	| loop_statement
	| procedural_continuous_assignments ;
	| seq_block
	| ;

- event_control :
	- **@** ( **(** ( event_expression | **\*** ) **)** | **\***  )



- event_expression :
  - **posedge** expression event_expression_nlr |
    expression event_expression_nlr
- event_expression_nlr :
	- [ **or** event_expression event_expression_nlr
| **,** event_expression event_expression_nlr ]

- conditional_statement :
**if** **(** expression **)** [ statement ] [ **else** [ statement ]]

-  case_statement :
**case** **(** expression **)** case_item { case_item } **endcase**

- case_item :
expression { **,** expression } **:** [ statement ]
| **default** [ **:** ] [ statement ]

- loop_statement :
	- **for** **(** variable_assignment **;** expression **;** variable_assignment **)** statement

- constant_expression :
	- [ unary_operator ] constant_primary { constant_expression_nlr }

- constant_expression_nlr:
  - binary_operator constant_expression
| **?** constant_expression **:** constant_expression

- expression :
	- [ unary_operator ] primary { expression_nlr }


- expression_nlr :
  - binary_operator expression
| **?** expression **:** expression

- constant_primary :
	-	number
		| string
		| ( identifier | system_name ) [ **[** constant_range_expression **]** | **(** constant_expression { **,** constant_expression } **)** ]
		| **{** constant_expression [ **,** constant_expression { **,** constant_expression } | **{** constant_expression { **,** constant_expression } **}** ] **}**


- primary :
	-  hierarchical_identifier_range   [ **(** expression { **,** expression } **)** ]
	| number
	| **{** expression [ **,** expression { **,** expression } | **{** expression { **,** expression } **}** ] **}**
- hierarchical_identifier_range :
	- identifier { **.** identifier [ **[** range_expression **]** ] | **[** range_expression **]** }
- range_expression :
	- expression [ **:** lsb_constant_expression ]

---

### 赋值语句

​		连线左值，既可以是限制对某条定义线特定位数的赋值，也可以是将多条线按照从左至右、从高至低的顺序“组合”在一起的“变量“。而variable_net_Ivalue与net_Ivalue的主要区别是，前者左值用于寄存器，后者左值用于连线。

![语法图 (5)](C:\Users\jdmfr\Downloads\语法图 (5).svg)


- net_lvalue :
	- hierarchical_identifier_range_const
		| **{** net_lvalue { **,** net_lvalue } **}**	


- hierarchical_identifier_range_const :
	- identifier { **.** identifier [ **[** constant_range_expression **]** ] | **[** constant_range_expression **]** }
  
- variable_lvalue :
	- hierarchical_identifier_range
		| **{** variable_lvalue { **,** variable_lvalue } **}**

- variable_or_net_lvalue :
	- hierarchical_identifier_range
		| **{**variable_or_net_lvalue { **,** variable_or_net_lvalue } **}**

- number :
	- real_number
	| natural_number [ based_number | base_format ( base_value | natural_number ) ]
	| sizedbased_number
	| based_number
	| base_format ( base_value | natural_number )

- based_number :
	- **BASEDINT**
- base_value :
	- **BASEVAL**
- sizedbased_number:
  - **SIZEVAL**
- base_format :
	- **BASEFMT**


- constant_range_expression :
	- constant_expression [ **:** lsb_constant_expression  ]
- list_of_variable_port_identifiers :
	- port_identifier [ **=** constant_expression ] { **,** port_identifier [ **=** constant_expression ] }

---

### 标识符

​		下面的与标识符相关的语法句式，虽然都归结为同样的终结符，但他们的语义是不一样的，这样定义有利于在编译器的语法分析阶段生成抽象语法树，语义阶段进行语义检查和语义分析。


- module_identifier:
  - identifier
- port_identifier : 
  - identifier
- net_identifier : 
  - identifier
- gate_instance_identifier :
  - identifier
- genvar_identifier :
  - identifier
- block_identifier :
  - identifier
- generate_block_identifier :
    - identifier
- dimension_constant_expression :
  - constant_expression
- msb_constant_expression :
  - constant_expression
- lsb_constant_expression :
    - constant_expression



## **指称语义**

​		在分析VeriSim的指称语义之前，我们通过查阅资料，寻找HDL语义论述的相关文献。例如，在文献[1]中讨论了Verilog语义的抽象状态机模型，其思考方式和仿真器类似。当前主流的仿真器，都是接收Verilog源文件并将其转化为可执行的仿真源文件（c++/c）等。根据Verilog的语法规范，将语法结构转换为仿真器中的事件响应函数。这些函数和仿真器的框架一起成为可执行仿真程序的源文件。运行时，程序维护仿真时间，并在相应触发点触发进程执行原语（响应事件）。可以认为，是将**语法结构**映射为**事件队列**。

​		![1](D:\PL\PL_BIG\VeriSim\assets\1.png)

​		在VeriSim中，我们实现的是解析语法结构，最终生成Logisim可编辑的电路图，剥离掉时间这一维度，即无需考虑运行时状态，将**语法结构**映射为各种**元器件**，构成一张**"平面图"**。接下来，我们尝试根据编译器实现过程中前后端的运行流程，对VeriSim的指称语义进行描述。

**语义域**

````
Width               W = value 
----- Width     域，用于声明Port域的位宽
Pin                  pin
Gate                G = and + or + xor + nor + not + and
Arithmetic          A = add + diff + mult + div + split + bit extender
Mux                 M = Multiplexer + Demultiplexer + Decoder + Bit selector 
Component           C = Gate + Pin + Arithmetic + Mux + Register
----- Component 域，代表元器件本身。
Port                P = port 
----- Port      域，代表元器件上的端口。
Single              S = Component X Port 
----- Single    域，单个元器件最后的表现形式是 元器件类型+端口绑定。
Link                L = Port X Port+ 
----- Link      域，决定了元器件间的连接情况，不局限于一对一，可以一对多。

Store               Sto = Single X Link
----- Store     域，代表元器件和连线的组合。
Environ             Env = Identifier->(bound new_Component + unbound ) 
----- Env       域，代表标识符到元器件的转换
````

**语义**

​		由于语法结构较为繁复，很难逐条对应写出EBNF的指称语义，这里针对关键的部分语法作说明。

**输入输出声明**（input_output_dec)  

<input_declaration>  ::= **input** [ **wire** ] [ **signed** ] [ < range > ]  < list_of_port_identifiers >

<input_declaration>  ::= **output** [ （**reg** | **wire**） ] [ **signed** ] [ < range > ]  < list_of_port_identifiers >

< range >  ::= **[**  <msb_constant_expression >  **:** <lsb_constant_expression >  **]**

<lsb_constant_expression > ::= <constant_expression>

<msb_constant_expression > ::= <constant_expression>

这里假定有辅助函数 Evaluate ，可以实现 Evaluate（<constant_expression>) 计算出值，故从constant_expression不再往下分解。 

构造辅助函数：

1、exist(< grammar >) 判断语句成分是否存在

2、check_range(< range > ) 用于检查是否有范围说明，若有，则需要进一步语义分析并得出范围值。若无，则认为位宽为1 。

````
check_range : Value -> ( ( Value , Port ) -> Env  )
check_range(<range>) =  let if not exist(<range>)
                            then res = 1 
                            else 
                   res = Evaluate(msb_constant_expression - lsb_constant_expression  ) in
						 let ports = get_ports() , res in 
						     env = set_width(res , ports)  
````

3、set_width( value , ports) ，用于将位宽属性绑定到每个端口声明标识符上 。 

````	   
set_width(value,ports) = Value , Port -> (Width X  Ports ）->Env
````

4、add_reg() ，用于检查是否声明为Reg变量。

5、Evaluate(<constant_expression>) ，用于计算常量定义的位宽

6、set_sb(value,port )  ,用于表示Pin实际中的最高最低位的数值

````
set_x_sb(value,port) = Value ->(Value X Port)
````

7、get_ports(ports = <list_of_port_identifiers> )，从后面的<list_of_port_identifiers>中得到声明的端口标识符

8、new_Comp(xxx) ，用于在Store中新建一个元器件，并在Env中存在其名字（标识符）

9、add_attr(input/output),添加输入输出属性

指称语义如下： 

````Mark
lsb_constant_expression env : value-> ( value ->   Value X Port )

declare msb_constant_expression env ::=   let	value = Evaluate(<cosntant_expression>) in 
							            let Res = value , ports =get_ports() in 
									 set_msb(Res, ports) env
							
declare lsb_constant_expression env ::= let value = Evaluate(<cosntant_expression>) in
							 let Res = value , ports =get_ports() in 
								set_lsb(Res, ports) env
````

````
range env : env -> env 
declare  <input_declaration> env = 
						     	 let  env` = {add_attr(input) env,
                                 		check_range(<range>) env,
                                 		declare msb_constant_expression env,
                                 		declare msb_constant_expression env } in 
                                 	sto`,env` = new_Comp(Pin) ,env`

declare  <output_declaration> env = let flag = exist(<REG>),ports = get_ports(<list_of_port_identifiers> ) in
						     	   let env` = {add_attr(output) env,
						     	     	add_reg(ports, flag ) env,
                                 		check_range(<range>) env,
                                 	declare msb_constant_expression env,
                                 	declare msb_constant_expression env } in
                                sto`,env` = new_Comp(Pin) ,env`
````

**模块内的数据定义**

模块内定义的连线类型与端口声明类似，只不过不包含input/output属性，Reg 声明可以直接作用于Sto域 ， 而Wire作用域 sto域需要通过 assign语句实现，声明阶段仅作用于Env域。其指称语义如下：

````
declare <net_declaration> env =    env` = { check_range(<range>) env,
                                 			declare msb_constant_expression env,
                                 			declare msb_constant_expression env }
declare <reg_declaration> env = let  regs = get_ports(<identifiers> ), flag = True  in
						     	    let env` = { add_reg(regs, flag ) env,
                                 			check_range(<range>) env,
                                 		declare msb_constant_expression env,
                                 		declare msb_constant_expression env }in
                         					sto`,env` = new_Comp(Register) ,env`
````

**组合逻辑的指称语义**

组合逻辑在VeriSim中有多种类型体现，这里进行部分列举：

1、分裂和聚合（split 、combine） 

分裂和聚合都用到了Splitter元件，该元件既可以实现多条线从高到低组合，也可以实现单条线取部分位。这里进行举例说明：

构造辅助函数 ：

set_link(Comp1,port1,Comp2,port) ，实现两个元件的对应port相连,并在连接前进行位数检查

allocate env 构造一个临时wire变量。

````
allocate ENV : Env→ Env
````

cal_port_counter 计算splitter需要提供的端口数量，每个端口的位数

set_direction(Splitter，target=Combine), 可视作分线器的朝向决定了分线器的用途（聚合、分裂）

check_wire(< ident >) 检查ASSIGN的 左值是否为 wire类型对象，assign语句仅可以对wire进行赋值，对右值没有限制

聚合:

assign : Store X Env → Store X Env

assign  【A = {B,C} 】sto  env = **if** check_wire(A) **then**

​														 **let**  sto' , env'   **in** 

​														 **let**   tmp = allocate env  , Splitter= new_Comp(Splitter) sto   **in**

​					  										**let** links = {set_link(B, B.port1 ,  Splitter ，Spitter.port1)  ,

​																	   set_link(C, C.port1 ,  Splitter ，Spitter.port2) ,

​																		set_link(tmp, tmp.port ,  Splitter ，Spitter.port3)  }  ，

​																			counter = cal_port_counter(Splitter)  , tmp   

​							     **in**   sto'  = sto + Splitter + tmp + links , env' = env +  tmp

​							**else**   ⊥

分裂:

assign 【{A,B}=C】  sto env =  **if** check_wire(A,B) **then**

​												   **let** Splitter = new_Comp(Splitter) sto **in**

​													**let** links =  {set_link(B, B.port1 ,  Splitter ，Spitter.port1)  ,

​																	    set_link(C, C.port1 ,  Splitter ，Spitter.port2) ,

​																		set_link(A, tmp.port ,  Splitter ，Spitter.port3)  }  ，

​																 set_direction(Splitter,Split) , 

​																counter = cal_port_counter(Splitter)  **in**   

​												sto' = sto+ Splitter + links 

​									**else**   ⊥

数据选择（Mux）：

assign【A**=**< MUL1 > **?** B **：**C  】 sto env =   **if** check_wire(A) **then**

​											**let** Multiplexer = new_Comp(Multiplexer) sto  **in**

​												**let**  links = {set_link(B, B.port1,Multiplexer,Multiplexer.port1 ),

​																	set_link(C, C.port1,Multiplexer,Multiplexer.port2 ),

​																	set_link(A, A.port1,Multiplexer,Multiplexer.portout ),

​																	set_link(mul1, mul1.port1 ,Multiplexer,Multiplexer.enable)},

​															Multiplexer **in** 

​												sto' = sto+ Multiplexer+links

**时序逻辑的指称语义**

时序逻辑主要通过Always块实现，实现了对reg的赋值描述，包括trigger，enable位，input 三种port。这里用带posedge clk , conditional_blocking_assign 的always块举例说明：

辅助函数声明：

 check_reg(< net > ) 用于检查被赋值变量是否为Reg 。

````
check_reg 【net】 = ident → Bool（辅助域）
````

add_enable(a , b ) sto  用于将变量绑定到寄存器的enable位。

````
add_enable 【a,b】 sto = let link = set_link(a,a.port1 , b , b.enable)  in
						sto' = sto + link
````

 add_clock(a，b，c=Posedge) sto ,用于将trigger绑定到寄存器的trigger位，考虑到设计规范和现实的具体实现，默认都为posedge 。

````
add_clock 【a,b】 sto = let link = set_link(a,a.port1 ,b , b.trigger) in
						sto' = sto + link + set_posedge(b)
````

````
<event_expression>  : Env → Env
event_expression 【a】 env = allocate a env 
````

````
<conditional_b_assign>  ： Sto → Sto
<conditional_b_assign> 【 if (C) begin A <= B end 】 sto =
					if check_reg【A】 then
                        let links = {set_link(B,B.port1,A,A.in_port),
                                     set_enable(C,A) } in 
                            sto' = sto + links
                     else ⊥
````

Always块的指称语义如下：

always   sto env :  Sto,Env → Sto，Env

Always【（<event_expression>【D】，<conditional_b_assign>  【 if (C) begin A <= B end 】】 =

​			{ sto' =   sto + add_clock【D,A】+  <conditional_b_assign> 【 if (C) begin A <= B end 】

​			 ,env' = env+event_expression【D】}  

​		需要注意的是，时序逻辑中同样存在很复杂的情况，例如对每个变量取特定范围进行赋值，但实现的Logisim中寄存器无法部分赋值，因此在简单例子基础上的复杂变种不做讨论，敬请见谅。

<div style="page-break-after: always;"></div>

# **编译器实现说明**

​		本项目托管在Github上，3000余行python代码， https://github.com/jdmfr/Verisim-Compiler ，最新版本位于主分支。Issues区介绍项目开发进度和遇到的问题。

​		项目需求依赖包为PYPI的 spark-parser[2]，在Python 3.8.3 , 64-bit 环境下可以顺利编译运行。Spark-parser（与Spark无关）使用Earley算法解析上下文无关文法，类似于python中的ply包，利用正则表达式实现词法分析，还可以通过其提供的语法分析自定义抽象语法树，并通过抽象语法树解析框架自定义语义分析。该框架的使用特性，将分别在每一小节叙述。

​		利用该框架，实现的编译器框架如下图

![4](D:\PL\PL_BIG\VeriSim\assets\4.svg)



## **编译器前端**

### 词法分析

​		编译器的词法分析代码文件为``VeriSim_scanner.py`` ，实现了从源文件到token表的转换。

​		首先，需要定义词例类，在```VeriSim_token.py```中定义了```VeriSimToken```类，包含两个属性，```kind```、```name```

````python
class VeriSimToken(GenericToken):
    def __init__(self, kind, name):
        self.kind = kind
        self.name = name

    def __str__(self):
        return 'Token %s: %r ' %( self.kind, self.name)
````

​		通过继承Spark-parser的```GenericScanner```类自定义词法分析器。若解析到非法词例，则通过``error``函数返回错误信息和位置：

````python
    def error(self, s, pos):
            """Show text and a carot under that. For example:
            x = 2y + z
                ^
            """
            print("Lexical error:")
            print("%s" % s[:pos+10])  # + 10 for trailing context (尾部上下文)
            print("%s^" % (" "*(pos-1)))
            for t in self.rv: print(t)
            raise SystemExit
````

​		词法的解析规则，则通过``` t_xxx```自定义函数，按照从上到下匹配第一个满足的正则表达式的规则调用解析函数。例如，解析括号字符的函数：

````python
    def t_paren(self, s):
            r'[(){}[\]]'         #正则表达式规则
            self.add_token(BRACKET2NAME[s], s) 
            #匹配后的语法动作，将kind赋为括号的类型，name为匹配的括号字符本身
````

​		所有解析到的词例都会通过```add_token```函数加入到``self.rv ``这一列表中，当调用```tokenize```方法解析源文件且不发生错误后，会将``rv ``列表返回。

````python
    def tokenize(self, string):
        self.rv = []
        GenericScanner.tokenize(self, string)
        return self.rv      
        # self.rv中按顺序存储了全部的token
    def add_token(self, name, s):
        t = VeriSimToken(name, s)
        self.rv.append(t)
````

​		注意到，在前述```VeriSimToken```中定义了每个词例的字符串表示。因此，可以对返回的列表逐个打印，得到```token```列表。对照打印得到的列表，可以方便下一步语法分析模块的代码调试。

### 语法分析→语法抽象树

​		编译器的语法分析代码文件为```VeriSim_Parser.py```，定义了继承于```GenericParser```的```VeriSimParser```类，实现自定义的抽象语法树生成。抽象语法树的结点为```AST``` ，kids中包含子AST结点及其语法成分，保存在userlist中，kind定义为AST的种类，通过定义不同种类，可以在语义分析阶段解析为各种语义，关于对语法抽象树进行语义分析，在语义分析阶段进行描述。

````python
class AST(UserList):
    def __init__(self, kind, kids=[]):
        self.kind = intern(kind)
        UserList.__init__(self, kids)
````

​		当语法分析出错时，会通过```GenericParser```类中的```error```函数定位到出错的```token```并进行信息返回，虽然无法知道当前解析到什么语法结构，但可以通过分析语法EBNF、错误的token位置找到大致的错误点。

````python
def error(self, tokens, index):
    print("Syntax error at or near token %d: `%s'" % (index, tokens[index]))

    if "context" in self.debug and self.debug["context"]:   
        #这里的context 为定义的debug开关。在debug结构中定义context后即可返回报错信息
        start = index - 2 if index - 2 >= 0 else 0
        tokens = [str(tokens[i]) for i in range(start, index + 1)]
        print("Token context:\n\t%s" % ("\n\t".join(tokens)))
    raise SystemExit
````

​		Spark-parser框架利用的解析算法为Earley算法，在编译器实现中我们不需要过多关注语法解析形式，只需要注意定义的语法规则即可（例如应实现为左递归，消除所有右递归）。并不直接支持EBNF文法，所以在定义语法规则时做了相应的修改。

​		解析语法的功能函数，其名字需要定义为```p_xxx```，解析顺序依旧是从上到下，匹配第一个相符的规则。在实际操作中，总结了以下几条要点：

​		1、每个解析函数的名字唯一定义，如果出现重复定义，例如在语法解析类内定义了两个同名函数，虽然它们实现的解析功能不同，但可能会产生无法预测的错误。

​		2、parser识别的是token的kind，因此需要将每个终结符大写，符号需要转化为对应的kind，不能用token的name表示。如：

````python
def p_net_reg_dec(self,args):
    '''
    reg_declaration ::= REG signed_opt range_opt list_of_variable_identifiers SEMICOLON
    '''
    return AST('REG',[args[2],args[3],AST('dec_reg_flag',[None])])
    ## '''注释为定义的语法规则， REG SEMICOLON 代表token中的 保留字'reg' 和 特殊符号';'
    ## return 则是返回了根据该条语法规则生成的AST节点
````

​		3、针对EBNF中的可选元素``` [ < xxx > ]```，除非语法规则的右边仅有一个 终结符或非终结符（此时可以将其表示为  ```::= xxx?```)，否则不能直接表示，需要拆分。 这样制定规则是方便语法树的迭代时，args列表中每个单元都有对应的语法要素。

​		为了维持统一的代码风格，这里将其转换为 ```xxx_opt``` ，并新增对``` xxx_opt```的语法分析。例如：

````python
    def p_port_output_decla(self,args):
        '''
        output_declaration ::= OUTPUT wire_opt signed_opt range_opt list_of_port_identifiers
        '''
        # ......
        return # .......
        
    def p_port_range_decla(self,args):
        '''
        range_opt ::= range
        range_opt ::= 
        '''
        tmp = None
        if len(args) ==0 :
            tmp = AST('WIDTH', [None] )
        else :
            tmp = AST('WIDTH', [args[0]])
        return tmp
````



​		4、针对EBNF中的重复元素``` { < xxx > }```， 除非语法规则的右边仅有一个 终结符或非终结符（此时可以将其表示为  ```::= xxx* ```)，否则不能直接表示，需要将其拆分。这样设置的原因同上，同样，为了维持统一良好的编码风格，这里将其转换为```xxxs``` ，并增加对```xxxs```的语法分析，这里需要将xxxs转换为左递归文法。例如：

````python
def p_m_g_items(self,args):
    '''
    module_or_generate_items ::= module_or_generate_items module_or_generate_item
    module_or_generate_items ::= 
    '''
    if len(args)>0:
        return AST('More',[args[0],args[1]])
````

​		解析为第一句时，参数表长度为2，解析为第二句时，参数表长度为0。这样做的好处是，将相同的语法规则根据参数表长度进行区分，统一处理，方便查看，并减少代码复杂度。

​		语法解析的结果，是生成了一棵根节点类型为TOP的树，结构较为臃肿。通过定义不同类型的节点，我们可以绑定对应的解析函数。**好处**是方便为语言添加新的语言特性，只需要添加新的节点类型，并在语义分析器中定义对应节点的解析方式即可；**缺点**是节点类型太多，不方便维护。以translation_top为起点的解析树是如下结构：

![5](D:\PL\PL_BIG\VeriSim\assets\5.svg)

### 语法抽象树→语义分析→中间形式的数据结构

​		抽象语法树到中间形式，需要经过语义分析单元。值得注意的是，在语法分析阶段我们只是建立了抽象语法树，而对标识符含义没有解析。符号表是在语义分析阶段产生的。总地来说，语义分析主要进行三方面工作： 建立符号表、生成”元件-连线“列表、完成部分错误处理。

​		符号表的相关数据结构代码在```Verisim_dor_ST.py``` 中，```SignTable```类为符号表，提供部分查询接口，用于错误处理等，```Sign```类为符号表项。

````python
class SignTable(GenericToken):

    def __init__(self):
        self.rv = []
    # ......
class Sign:
    def __init__(self, kind , name ,upper=None ,typer=None):
        self.kind = kind
        self.name = name
        self.type = typer
        self.upper = upper
        self.msb = 0
        self.lsb = 0
        self.size = 1
````

​		Spark-parser同样提供了语义分析框架```GenericASTTraversal``` ，可以实现抽象语法树的遍历。我们可以自定义语义分析器```Interpret```。

​		根据指称语义的分析结果，在类中可以自定义辅助函数，例如：针对需要生成临时变量（wire），通过函数```gen_tmp```可以得到。

​		```GenericASTTraversal```原生提供了两种遍历方式： 先序遍历、后序遍历。考虑到我们仅生成了一棵树，且树结构较为繁杂，最后决定采用先序遍历的方式解析语法树，遍历与原生稍有不同，在```Interpret```中重写了该函数： 

````python
class Interpret(GenericASTTraversal):
		#......
	# Override
    def preorder(self, node=None):
    	#......
````

​		根据AST节点类型进行解析，类内提供了方法```n_xxx```,即可解析kind=xxx 的节点。对于中途解析完毕，不需要再解析子节点的情况，可由```self.prune()```进行剪枝。例如：

````python
def n_cal_op(self,node):
        self.cal_op = node.data[0].name 
        self.op_l = self.cur_name
        self.prune()
````

​		而遍历也有不方便之处，例如，在树上遍历时，端口的声明不知道何时停止。这时可以在语法分析阶段增加一个kind为FLAG的节点，作为port_declare的最后一个子节点。在解析该部分子树的过程中，按解析顺序收集声明所需信息，直到遇到FLAG结点，跳转进入标识符定义的辅助函数。例如：

````python
def n_dec_reg_flag(self,node): # in semantic
        self.cur_kind = 'NORMAL'
        self.wire_type='REG'
        self.dec_flag = True
        self.SignTable.check_dup(self.cur_name)
        self.new_decla() # 进入 声明 的辅助函数
#------------        
def p_net_reg_dec(self,args): # in parser
    '''
    reg_declaration ::= REG signed_opt range_opt list_of_variable_identifiers SEMICOLON
    '''
    return AST('REG',[args[2],args[3],AST('dec_reg_flag',[None])])
````

​		在new_decla函数中，可以进行标识符重复声明的错误类型检查，检查通过后完善符号表，这里不再赘述。

​		完成语义分析后，就可以得到后端需要的数据列表。

## **编译器后端**

​		Verisim将Verilog语言翻译成Logisim软件能够模拟的电路。因此编译器需要做两方面的对接，进而要求后端实现两方面的功能：一是将Verilog语法转换成中间表达形式，要求后端为前端提供可调用的模块生成和线路连接接口；二是将中间表达形式转换成Logisim标准`.circ`文件格式，要求后端进行模块的定位和线路的排布。下面就此两方面进行后端设计的阐述。

### 接口设计

在Logisim软件中存在大量的可用元器件，例如基础逻辑门，加法器，减法器，复用器，解码器等。而每个元器件都有一定的特有的属性，可以分为功能属性和形态属性。功能属性定义了该组件的基本功能，例如逻辑门输入输出数据的宽度，比较器输入数据的编码方式等；形态属性定义了该组件在Logisim软件中的图形化形态，例如位置，尺寸，方向，接口数量等。

在前端的视角，经过语法分析，从源代码中能够解析出变量以及变量之间的运算关系。在语义分析中，为了将其映射到Logisim，总体上需要进行的工作就是创建Logisim元器件和连接线路两个动作。

#### 组件和端口抽象

经过以上分析，为了给前端提供尽可能简洁的接口，实现最大程度上的前后端分离，后端将所有Logisim元器件（不包括线路）抽象成为一个组件（Comp），每个组件上都有其相对应的数据端口（Port）。即向前端仅仅暴露出各种组件及其接口，而元器件的定位和线路的排布留给后端自动完成。例如，前端视角中两输入与门的抽象如下图：

![2-and-abstract](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\2-and-abstract.jpg)

<center>两输入与门抽象结构</center>

为了将两个组件连接起来，还需要为前端提供连线接口。在实际设计中实现了`link`函数，前端调用此函数，分别指定数据流起点和终点的组件和接口，即可视为两个端口连接成功。

#### 接口整体架构

在Logisim软件中，组件别划分成为7个类别。在本后端设计中，根据文法和语义，仅需要实现部分组件功能，如下：

<center>后端实现的Logisim元件</center>

| 组件类别   | 组件名称                                                    |
| ---------- | ----------------------------------------------------------- |
| WIRING     | Splitter, Pin, Constant, Bit Extender                       |
| GATES      | NOT, AND, OR, NAND, NOR, XOR, XNOR, Odd Parity, Even Parity |
| PLEXERS    | Multiplexer, Demultiplexer, Decoder, Bit Selector           |
| ARITHMETIC | Adder, Subtractor, Multiplier, Divider, Comparator, Shifter |
| MEMORY     | Register                                                    |

在编码过程中使用面向对象的思想将所有的组件组织起来。所有的组件都有一个共同的父类Comp，组件的端口抽象依赖于Port类。UML类图如下：

![uml](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\uml.jpg)

<center>接口UML类图</center>

#### 接口逻辑

已知在语义分析中需要进行的行为仅有两种：创建组件和连接端口，下面以上面的两输入与门抽象结构创建过程为例，具体阐述两个动作所对应的后端内部逻辑。

语法分析部分识别出两个二进制数的与操作之后，调用接口声明两个输入组件，一个与门组件和一个输出组件。在调用接口时仅需要指定这些组件的数据位宽等少量必要信息，组件类的初始化函数会自动为组件创建端口，并将端口存储在一个以字符串为key的字典中，该字典是组件的成员变量。

连线动作将组件和端口名称按照数据流顺序传递给`Port.link()`函数，连接函数的行为是在相应的两个端口之间建立有向连接。而在端口类内部又会有指向其所属的组件的指针，所以连接两个端口也可视为在两个组件之间建立了连接。以这种方式便能够生成一个以组件为节点的有向图，其中箭头的指向为数据信号传递的方向。组件有向图是排线策略的基础。

### 排线策略

根据生成的组件和端口图信息对组件进行定位以及排线是个复杂的过程。为了保证生成的排线组网图能够在Logisim中正确运行，需要对数据线的排布方式进行严格的限制。在Logisim中，组件的每个端口的位置都是使用一个二维整数坐标来表示。而其中排线的限制如下：

- 线路是由两个二维**整数**坐标分别确定其初始和终止位置；
- 线路必须是**水平或垂直**的，而不可以是斜线或曲线；
- 不相关的两条线可以交叉，但是不可以有一条线的端坐标处于另一条线上，进而不可以重合。

因此，如果想要实现连接两个不在水平或垂直方向上的端口，必须使用几条不同的直线首尾相连。显然，在最终生成Logisim组网文件的过程中会出现大量的不在水平或垂直方向上的端口相连的情形，而且在连线的过程中还需要满足上述三个条件，于是排线的难度大大增加。

在这里提出两种排线的策略，一种使用固定位置策略，一种使用分层定位策略。考虑排线策略的过程可以大致分为以下两个过程：先确定组件在画布上的定位，后考虑线路在端口之间的连接。

#### 固定位置方法

经过语义分析，最后传递给排线模块的数据结构应该是一个输入组件的列表。列表中的输入模块通过Port结构连接上其他的组件，进而连接成为图结构。仍然以上面的简单的二元与运算为例，得到的数据结构示意图如下：

![data_structure](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\data_structure.jpg)

<center>中间图数据结构示意图（虚线箭头表示逻辑连接）</center>

**组件定位**

固定位置策略使用固定方法为组件进行定位，具体方法是将画布划分为多个方格，为每个组件分配一个方格，即定位。由于没有考虑到组件之间的逻辑结构，所所以仅仅遍历图结构中的组件，依次为其分配位置即可。考虑到避免组件重合，可以为每个方格设置较大的尺寸。为了方便查看输入输出可以将输入输出优先定位在显眼位置。

**端口连接**

这种定位方法完全没有考虑到组件之间的逻辑结构和信号传播方向。因此，如果仍然考虑使用直线连接各个端口，势必会造成排线的杂乱，同时为线路选择策略造成极大的阻碍。所以考虑使用Logisim提供的Tunnel组件，将所有端口都使用Tunnel进行连接。以简单的与门为例，最终得到的效果图如下：

![固定Tunnel](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\固定Tunnel.png)

<center>固定位置+Tunnel策略</center>

这种策略实现起来很简单，而且很容易确保实现的数字电路图的正确性，但是其缺陷也很明显。那就是图形化的方式不够直观，画布上的元素越多，阅读的难度就越大大。

#### 分层定位方法

固定位置排线策略很难生成一个易于阅读的图形化结果，其主要原因是组件的排布存在随机性，无法体现信号的流向和组件之间的逻辑关系。基于此提出分层定位排线策略，其与上述策略最大的不同之处在于组件不再是均匀分块排布，而是分层排布。

**组件定位**

分层定位策略首先要对组件进行分层，将各个组件划分到不同的层次中去。划分层次的宗旨是尽可能确保信号流向单一，即信号总是从低层次的输入组件向高层次的输出组件流动，尽可能避免信号回流。具体的划分方法是将组件的层次标记为此组件距离输入层次的最远距离。如下图所示，节点1和2共同组成了输入层次（layer = 0），节点5单独构成输出层次（layer = 3）。其中，节点4的layer值不是1，而是2，因为从路径 1 -> 3 -> 4 来看，节点4距离输入层次最远的距离为2。

![layer](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\layer.jpg)

<center>组件分层示意图</center>



分层算法的伪代码如下：

![image-20201215221722757](C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215221722757.png)

<center>分层算法伪代码</center>

值得注意的是，上述所有讨论都是建立在一个重要前提上的——**组件图是有向无环图**。一旦图中出现了环，上述分层策略便会失效。而出现环的情况仅有可能在时序电路中出现，逻辑电路中不会出现环。也即上述讨论在逻辑电路中完全成立，在时序电路中存在问题。

此时重审后端实现过的Logisim元件，发现能够牵扯到时序电路的仅有Register组件。所以在图中由于的Register元件信号回流成环时，遍历过程中不再更新Register元件的layer值即可。

在分层之后，仍然有三个问题待解决——层次抽象、层次间连线策略和跨层连线。

**层次抽象**

在划分层次之后，便可以将每个层次看作一个模块，此总模块的输出输出映射到内部小模块的输入输出上。做出如下规定来规范层次内部模块排列方式：

- 模块纵向排布；
- 考虑到所有组件的端口在一个电路中仅有不会同时作为输入和输出，所以将所有的输入端口映射到层次模块面向低层次（输入层次）的一面，输出端口映射到面向高层次的一面；
- 输入端口纵坐标不相互重叠，输出端口纵坐标不相互重叠。

经过上述规定便可以将层次模块进行类似下图的抽象：

![layer_abstract](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project (2)\pic\layer_abstract.jpg)

<center>层次模块抽象示意图</center>

**层间策略**

层次抽象之后考虑邻层连线策略。如下图左所示，手工实现的如下图左的连线中，红圈中的连线策略对于人而言十分直观，但是对于机器而言，实现这样的连线将会造成巨大的开销，大大增加排线策略的复杂度。 

![wiring](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project (2)\pic\wiring.png)

<center>层间连线示意图（右图竖线部分表示专属信道）</center>

所以做出如下规定邻层连线策略：

- 低层次输出端口与高层次输出端口纵坐标不重叠；

- 设置两相邻层次之间的**距离**为低层次输出端口数量和高层次输入端口数量之和，如此一来便能为层间的每一个端口设置一个专属信道；

- 低层次输出端口的信号先连接到**专属信道**上，然后再从专属信道向高层次的输入端口直连一条信号线。

此策略的应用如上右图所示。此连线策略的正确性仍然存在一个前提——不会有两条线连入同一个输入端口。显然，该前提完全满足。因为输入端口本就只能对应一条输入信号，多输入信号连入一个输入端口会造成程序正确性问题。

**跨层连线**

基于上述层间连线策略，跨层连线策略设置如下：

- 输出端口首先将信号发送到专属信道上，信号向没有组件的纵坐标传递，然后申请一条没有被占用的信道；
- 通过此信道将信号传送至输入端口专属信道处，通过专属信道将信号发送至对应端口。

跨层连线示意图如下：



![cross_layer](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project (2)\pic\cross_layer.png)

<center>跨层连线示意图</center>

以上便是分层定位排线策略的完全描述。此方法能够改善固定位置策略显示不直观的问题，同时能够保证排线的正确性，但是遗憾的是，截至本设计文档撰写，该策略尚未代码实现。

<div style="page-break-after: always;"></div>

## **运行实例**

​		source文件夹为VeriSimCompiler 源码，每个解析模块可以直接运行，也可以在test文件夹运行对应脚本进行运行测试。  

### 词法解析

​		在tests文件夹内执行脚本

````bash
python .\scanner_test1.py './scan/adder.v'
````

​		可以解析加法器源代码。如果源码有错误，出现了不可解析的符号，会在词法分析阶段报错，返回已解析成功的token列表。



<img src="D:\PL\PL_BIG\VeriSim\assets\tst1_succ.png" alt="tst1_succ" style="zoom: 80%;" />

<img src="C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215151533999.png" alt="image-20201215151533999" style="zoom:80%;" />

<center>解析成功（adder.v）与解析失败(adder_e.v)</center>

### 语法分析

tests文件夹内执行脚本

````bash
python parser_test.py source_file.v 
````

脚本会先调用词法分析器解析出token序列，随后将token序列传给```parse_VeriSim```语法分析，若语法分析成功，则会返回语法生成树，并在命令行内打印出抽象语法树的结构。若语法分析失败，则会返回不符合语法规则的token位置属性：

![image-20201215170950868](C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215170950868.png)

<center>解析成功后，会返回生成的抽象树，并在命令行内输出抽象树结构<br>这里需要注意，single节点可能代表多种语法结构，但它们都不需要做语义分析，所以统一命名kind为single</center>

![image-20201215170231260](C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215170231260.png)

<center>解析失败，返回第一个不符合语法解析规则的token，并打印当前的语法栈</center>

### 语义分析

​		tests文件夹内执行脚本，对adder.v进行词法、语法、语义分析

````
python semantic_test.py ./sem/adder.v
````

​		为了方便查看，这里返回两个值，```res``` 返回后端生成logisim需要的``` Comps & Links``` ,``` dic```返回标识符和元件(主要为端口)的映射字典。

​		（后端需要的数据）res不关心具体的input/output的名字，只关心元器件及它们之间的连接关系。在语义分析进行当中，我们又需要知道标识符对应到哪个元件，所以需要建立这样的字典。

````python
	res , dic = sema.traverse(ast)
    for  key,value  in dic.items() :
        print(key + "  →  " + str(value) )
    print(res)
````

![image-20201215183145520](C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215183145520.png)

<center>打印生成的字典、元件组、连线组</center>

### Logisim生成

​		由于尚未实现分层定位的排线策略，我们使用固定位置+Tunnel的方式来实现连线，例如，针对一个两输入单输出的"与门"。最后可以生成下面的logisim图。logisim源文件的语法格式为XML。

​		![固定Tunnel](C:\Users\jdmfr\Documents\WeChat Files\wxid_ov8w2oq2oa2s21\FileStorage\File\2020-12\Project\pic\固定Tunnel.png)

<center>logisim效果</center>

![image-20201215222216327](C:\Users\jdmfr\AppData\Roaming\Typora\typora-user-images\image-20201215222216327.png)

<center>*.circ源文件风格</center>

<div style="page-break-after: always;"></div>

# **参考文献**

\[1] Verilog语义的ASM表示方法研究

[2] [Spark-parser 简介]( https://pypi.org/project/spark-parser/ )

\[3\]  [领域专用语言实战](http://opac.lib.buaa.edu.cn/opac/openlink.php?title=领域专用语言实战)/(美) Debasish Ghosh著 郭晓刚译

[4]  [Icarus verilog](https://iverilog.fandom.com/wiki/Introduction)一款轻量级的Verilog编译器

[5] [Vivado综合流程]( http://www.360doc.com/content/16/0406/19/18252487_548393946.shtml)

[6] [网表文件简介](https://en.wikipedia.org/wiki/EDIF)