|LAB08_3
X => Mux1.IN2
T => Mux0.IN3
T => Mux1.IN3
S[0] << S[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
S[1] << S[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
clock => S[0]~reg0.CLK
clock => S[1]~reg0.CLK


