# digital_circuit_experiment
Digital Circuit Experiment in fall, 2024

## 项目设计

- 埃氏筛：一个周期内对ram筛一次数
- 计数器：产生1s的时钟信号
- 输出电路：根据ram和计数器，每1s输出一个素数[19:0]，每0.5s从ram检测下一个素数
- 解码器：将[19:0]整数转换成led

