Classic Timing Analyzer report for mipsHardware
Sat Oct 19 08:40:08 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                             ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 16.422 ns                        ; reset                      ; div:inst31|loDiv[15]               ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 20.882 ns                        ; aluSrcA:inst|aluSrcAOut[4] ; aluresult[26]                      ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 6.781 ns                         ; clk                        ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.417 ns                         ; reset                      ; unidadeControle:inst25|stateOut[6] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 35.65 MHz ( period = 28.054 ns ) ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[5]            ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:EPC|Saida[4]   ; pcSource:inst16|pcSourceOut[4]     ; clk        ; clk      ; 2004         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                                    ;            ;          ; 2004         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S90F1508C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 35.65 MHz ( period = 28.054 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.941 ns                ;
; N/A                                     ; 35.98 MHz ( period = 27.790 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 36.03 MHz ( period = 27.752 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.978 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.728 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.773 ns                ;
; N/A                                     ; 36.07 MHz ( period = 27.726 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.772 ns                ;
; N/A                                     ; 36.11 MHz ( period = 27.694 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.761 ns                ;
; N/A                                     ; 36.11 MHz ( period = 27.690 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.757 ns                ;
; N/A                                     ; 36.17 MHz ( period = 27.646 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.730 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.640 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.715 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.636 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.715 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.612 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.908 ns                ;
; N/A                                     ; 36.26 MHz ( period = 27.578 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.693 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.544 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.679 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.538 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.871 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.464 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.681 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.462 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.680 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.430 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.669 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.430 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.615 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.428 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.633 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.426 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.665 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.426 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.810 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.424 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.619 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.424 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.809 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.414 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.626 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.404 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.611 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.392 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.798 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.388 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.794 ns                ;
; N/A                                     ; 36.52 MHz ( period = 27.382 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.608 ns                ;
; N/A                                     ; 36.52 MHz ( period = 27.382 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.638 ns                ;
; N/A                                     ; 36.53 MHz ( period = 27.376 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.623 ns                ;
; N/A                                     ; 36.53 MHz ( period = 27.376 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.608 ns                ;
; N/A                                     ; 36.53 MHz ( period = 27.374 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.604 ns                ;
; N/A                                     ; 36.53 MHz ( period = 27.372 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.623 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.350 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.589 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.344 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.767 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.338 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.752 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.334 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.752 ns                ;
; N/A                                     ; 36.61 MHz ( period = 27.314 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.601 ns                ;
; N/A                                     ; 36.62 MHz ( period = 27.310 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.561 ns                ;
; N/A                                     ; 36.65 MHz ( period = 27.286 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.740 ns                ;
; N/A                                     ; 36.65 MHz ( period = 27.284 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.739 ns                ;
; N/A                                     ; 36.66 MHz ( period = 27.280 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.587 ns                ;
; N/A                                     ; 36.66 MHz ( period = 27.276 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[5]               ; clk        ; clk      ; None                        ; None                      ; 8.765 ns                ;
; N/A                                     ; 36.66 MHz ( period = 27.276 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.730 ns                ;
; N/A                                     ; 36.66 MHz ( period = 27.274 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.539 ns                ;
; N/A                                     ; 36.67 MHz ( period = 27.268 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 36.69 MHz ( period = 27.252 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.728 ns                ;
; N/A                                     ; 36.70 MHz ( period = 27.248 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.724 ns                ;
; N/A                                     ; 36.71 MHz ( period = 27.242 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.716 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.212 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.703 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.210 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.702 ns                ;
; N/A                                     ; 36.76 MHz ( period = 27.204 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.697 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.682 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.196 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.194 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.682 ns                ;
; N/A                                     ; 36.79 MHz ( period = 27.178 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.691 ns                ;
; N/A                                     ; 36.80 MHz ( period = 27.174 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.687 ns                ;
; N/A                                     ; 36.81 MHz ( period = 27.166 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.523 ns                ;
; N/A                                     ; 36.81 MHz ( period = 27.164 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.541 ns                ;
; N/A                                     ; 36.82 MHz ( period = 27.160 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.497 ns                ;
; N/A                                     ; 36.82 MHz ( period = 27.160 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.527 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.152 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.152 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.493 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.152 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.493 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.150 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.485 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.150 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.534 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.142 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.487 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.142 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.487 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.140 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.136 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.660 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.660 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.128 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.652 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.126 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.670 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.124 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.122 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.656 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.120 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.118 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.663 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.112 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 36.89 MHz ( period = 27.110 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.512 ns                ;
; N/A                                     ; 36.90 MHz ( period = 27.102 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.648 ns                ;
; N/A                                     ; 36.90 MHz ( period = 27.102 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.646 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.086 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.497 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.080 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.074 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.641 ns                ;
; N/A                                     ; 36.95 MHz ( period = 27.062 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.623 ns                ;
; N/A                                     ; 36.96 MHz ( period = 27.056 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.430 ns                ;
; N/A                                     ; 36.97 MHz ( period = 27.048 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.626 ns                ;
; N/A                                     ; 36.97 MHz ( period = 27.046 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.428 ns                ;
; N/A                                     ; 36.97 MHz ( period = 27.046 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.469 ns                ;
; N/A                                     ; 37.00 MHz ( period = 27.028 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.609 ns                ;
; N/A                                     ; 37.00 MHz ( period = 27.026 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[15]              ; clk        ; clk      ; None                        ; None                      ; 8.429 ns                ;
; N/A                                     ; 37.02 MHz ( period = 27.010 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.447 ns                ;
; N/A                                     ; 37.03 MHz ( period = 27.008 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.598 ns                ;
; N/A                                     ; 37.03 MHz ( period = 27.004 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.446 ns                ;
; N/A                                     ; 37.05 MHz ( period = 26.988 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.986 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.982 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.586 ns                ;
; N/A                                     ; 37.08 MHz ( period = 26.972 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.593 ns                ;
; N/A                                     ; 37.08 MHz ( period = 26.972 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 37.08 MHz ( period = 26.966 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.575 ns                ;
; N/A                                     ; 37.09 MHz ( period = 26.962 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.578 ns                ;
; N/A                                     ; 37.11 MHz ( period = 26.950 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[11]              ; clk        ; clk      ; None                        ; None                      ; 8.597 ns                ;
; N/A                                     ; 37.11 MHz ( period = 26.948 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[10]              ; clk        ; clk      ; None                        ; None                      ; 8.596 ns                ;
; N/A                                     ; 37.12 MHz ( period = 26.940 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.575 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.934 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.575 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.932 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.427 ns                ;
; N/A                                     ; 37.13 MHz ( period = 26.932 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.571 ns                ;
; N/A                                     ; 37.15 MHz ( period = 26.916 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[3]               ; clk        ; clk      ; None                        ; None                      ; 8.585 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.914 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.545 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.912 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.563 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.912 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[2]               ; clk        ; clk      ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.549 ns                ;
; N/A                                     ; 37.18 MHz ( period = 26.898 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 37.18 MHz ( period = 26.896 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.405 ns                ;
; N/A                                     ; 37.18 MHz ( period = 26.894 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.888 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.541 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.888 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.427 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.888 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.401 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.888 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.401 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.886 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.393 ns                ;
; N/A                                     ; 37.21 MHz ( period = 26.878 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.395 ns                ;
; N/A                                     ; 37.21 MHz ( period = 26.878 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.395 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.868 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.528 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.868 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[22]              ; clk        ; clk      ; None                        ; None                      ; 8.554 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.866 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.862 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[20]              ; clk        ; clk      ; None                        ; None                      ; 8.539 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.860 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.858 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.534 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.858 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.534 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.858 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[18]              ; clk        ; clk      ; None                        ; None                      ; 8.539 ns                ;
; N/A                                     ; 37.24 MHz ( period = 26.850 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.556 ns                ;
; N/A                                     ; 37.24 MHz ( period = 26.850 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.530 ns                ;
; N/A                                     ; 37.24 MHz ( period = 26.850 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.530 ns                ;
; N/A                                     ; 37.25 MHz ( period = 26.848 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.522 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.840 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.524 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.840 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.524 ns                ;
; N/A                                     ; 37.27 MHz ( period = 26.834 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 37.27 MHz ( period = 26.832 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.506 ns                ;
; N/A                                     ; 37.28 MHz ( period = 26.826 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.505 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.800 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[16]              ; clk        ; clk      ; None                        ; None                      ; 8.517 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.794 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.491 ns                ;
; N/A                                     ; 37.32 MHz ( period = 26.792 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.338 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.782 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.336 ns                ;
; N/A                                     ; 37.36 MHz ( period = 26.766 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[14]              ; clk        ; clk      ; None                        ; None                      ; 8.503 ns                ;
; N/A                                     ; 37.37 MHz ( period = 26.762 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[15]              ; clk        ; clk      ; None                        ; None                      ; 8.337 ns                ;
; N/A                                     ; 37.37 MHz ( period = 26.758 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.469 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.486 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.754 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 37.38 MHz ( period = 26.752 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.468 ns                ;
; N/A                                     ; 37.39 MHz ( period = 26.744 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.465 ns                ;
; N/A                                     ; 37.42 MHz ( period = 26.724 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[15]              ; clk        ; clk      ; None                        ; None                      ; 8.466 ns                ;
; N/A                                     ; 37.43 MHz ( period = 26.718 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.464 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.710 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.486 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.710 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.460 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.710 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.460 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.708 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.452 ns                ;
; N/A                                     ; 37.45 MHz ( period = 26.700 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.454 ns                ;
; N/A                                     ; 37.45 MHz ( period = 26.700 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.454 ns                ;
; N/A                                     ; 37.48 MHz ( period = 26.684 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[29]              ; clk        ; clk      ; None                        ; None                      ; 8.255 ns                ;
; N/A                                     ; 37.48 MHz ( period = 26.680 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.449 ns                ;
; N/A                                     ; 37.52 MHz ( period = 26.652 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[21]              ; clk        ; clk      ; None                        ; None                      ; 8.439 ns                ;
; N/A                                     ; 37.52 MHz ( period = 26.650 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[1]               ; clk        ; clk      ; None                        ; None                      ; 8.457 ns                ;
; N/A                                     ; 37.53 MHz ( period = 26.646 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[13]              ; clk        ; clk      ; None                        ; None                      ; 8.443 ns                ;
; N/A                                     ; 37.53 MHz ( period = 26.644 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.427 ns                ;
; N/A                                     ; 37.54 MHz ( period = 26.636 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[27]              ; clk        ; clk      ; None                        ; None                      ; 8.450 ns                ;
; N/A                                     ; 37.54 MHz ( period = 26.636 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.449 ns                ;
; N/A                                     ; 37.54 MHz ( period = 26.636 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.423 ns                ;
; N/A                                     ; 37.54 MHz ( period = 26.636 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.423 ns                ;
; N/A                                     ; 37.55 MHz ( period = 26.634 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.415 ns                ;
; N/A                                     ; 37.56 MHz ( period = 26.626 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 37.56 MHz ( period = 26.626 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 37.56 MHz ( period = 26.626 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[26]              ; clk        ; clk      ; None                        ; None                      ; 8.435 ns                ;
; N/A                                     ; 37.57 MHz ( period = 26.614 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.397 ns                ;
; N/A                                     ; 37.59 MHz ( period = 26.604 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.395 ns                ;
; N/A                                     ; 37.59 MHz ( period = 26.604 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[24]              ; clk        ; clk      ; None                        ; None                      ; 8.432 ns                ;
; N/A                                     ; 37.60 MHz ( period = 26.598 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[12]              ; clk        ; clk      ; None                        ; None                      ; 8.432 ns                ;
; N/A                                     ; 37.60 MHz ( period = 26.596 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; None                        ; None                      ; 8.428 ns                ;
; N/A                                     ; 37.62 MHz ( period = 26.584 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[15]              ; clk        ; clk      ; None                        ; None                      ; 8.396 ns                ;
; N/A                                     ; 37.63 MHz ( period = 26.572 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[17]              ; clk        ; clk      ; None                        ; None                      ; 8.413 ns                ;
; N/A                                     ; 37.68 MHz ( period = 26.540 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.360 ns                ;
; N/A                                     ; 37.69 MHz ( period = 26.532 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[25]              ; clk        ; clk      ; None                        ; None                      ; 8.385 ns                ;
; N/A                                     ; 37.69 MHz ( period = 26.530 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.358 ns                ;
; N/A                                     ; 37.72 MHz ( period = 26.510 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[15]              ; clk        ; clk      ; None                        ; None                      ; 8.359 ns                ;
; N/A                                     ; 37.74 MHz ( period = 26.496 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[19]              ; clk        ; clk      ; None                        ; None                      ; 8.363 ns                ;
; N/A                                     ; 37.75 MHz ( period = 26.490 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[23]              ; clk        ; clk      ; None                        ; None                      ; 8.362 ns                ;
; N/A                                     ; 37.85 MHz ( period = 26.420 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[29]              ; clk        ; clk      ; None                        ; None                      ; 8.163 ns                ;
; N/A                                     ; 37.85 MHz ( period = 26.418 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|alucontrol[2]  ; clk        ; clk      ; None                        ; None                      ; 8.343 ns                ;
; N/A                                     ; 37.90 MHz ( period = 26.382 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[29]              ; clk        ; clk      ; None                        ; None                      ; 8.292 ns                ;
; N/A                                     ; 37.90 MHz ( period = 26.382 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[7]               ; clk        ; clk      ; None                        ; None                      ; 8.321 ns                ;
; N/A                                     ; 37.92 MHz ( period = 26.374 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; unidadeControle:inst25|muxpcsource[0] ; clk        ; clk      ; None                        ; None                      ; 8.343 ns                ;
; N/A                                     ; 37.92 MHz ( period = 26.374 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[9]               ; clk        ; clk      ; None                        ; None                      ; 8.317 ns                ;
; N/A                                     ; 37.92 MHz ( period = 26.374 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[8]               ; clk        ; clk      ; None                        ; None                      ; 8.317 ns                ;
; N/A                                     ; 37.92 MHz ( period = 26.372 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[6]               ; clk        ; clk      ; None                        ; None                      ; 8.309 ns                ;
; N/A                                     ; 37.93 MHz ( period = 26.364 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[30]              ; clk        ; clk      ; None                        ; None                      ; 8.311 ns                ;
; N/A                                     ; 37.93 MHz ( period = 26.364 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[0]               ; clk        ; clk      ; None                        ; None                      ; 8.311 ns                ;
; N/A                                     ; 38.05 MHz ( period = 26.278 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[28]              ; clk        ; clk      ; None                        ; None                      ; 8.254 ns                ;
; N/A                                     ; 38.07 MHz ( period = 26.268 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[31]              ; clk        ; clk      ; None                        ; None                      ; 8.252 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 0.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 0.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[7]                            ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 0.879 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 0.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 0.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 0.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 0.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; iord:inst5|iordOut[20]          ; clk        ; clk      ; None                       ; None                       ; 0.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 0.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[15]                           ; pcSource:inst16|pcSourceOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[3]                            ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 0.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[19]                           ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[26]                           ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 0.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; iord:inst5|iordOut[21]          ; clk        ; clk      ; None                       ; None                       ; 0.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; iord:inst5|iordOut[22]          ; clk        ; clk      ; None                       ; None                       ; 0.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[24]                           ; pcSource:inst16|pcSourceOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.156 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; iord:inst5|iordOut[10]          ; clk        ; clk      ; None                       ; None                       ; 0.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 0.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 0.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; pcSource:inst16|pcSourceOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[14]                           ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[18]                           ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 0.699 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[27]                           ; pcSource:inst16|pcSourceOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; iord:inst5|iordOut[16]          ; clk        ; clk      ; None                       ; None                       ; 1.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 1.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; iord:inst5|iordOut[11]          ; clk        ; clk      ; None                       ; None                       ; 0.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 0.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; iord:inst5|iordOut[24]          ; clk        ; clk      ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[0]                            ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; iord:inst5|iordOut[23]          ; clk        ; clk      ; None                       ; None                       ; 1.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; iord:inst5|iordOut[27]          ; clk        ; clk      ; None                       ; None                       ; 0.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[31]                           ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; iord:inst5|iordOut[21]          ; clk        ; clk      ; None                       ; None                       ; 1.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[12]                           ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 1.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; pcSource:inst16|pcSourceOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.349 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; iord:inst5|iordOut[20]          ; clk        ; clk      ; None                       ; None                       ; 1.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 0.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 0.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; iord:inst5|iordOut[18]          ; clk        ; clk      ; None                       ; None                       ; 1.011 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 0.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[23]                           ; pcSource:inst16|pcSourceOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 0.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 0.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.379 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[11]                           ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; iord:inst5|iordOut[22]          ; clk        ; clk      ; None                       ; None                       ; 1.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; pcSource:inst16|pcSourceOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.445 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 0.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[21]                           ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; iord:inst5|iordOut[19]          ; clk        ; clk      ; None                       ; None                       ; 1.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 0.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[25]                           ; pcSource:inst16|pcSourceOut[25] ; clk        ; clk      ; None                       ; None                       ; 1.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; iord:inst5|iordOut[31]          ; clk        ; clk      ; None                       ; None                       ; 1.080 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; pcSource:inst16|pcSourceOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; iord:inst5|iordOut[30]          ; clk        ; clk      ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[5]                            ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; iord:inst5|iordOut[18]          ; clk        ; clk      ; None                       ; None                       ; 1.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[10]                           ; pcSource:inst16|pcSourceOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 0.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; iord:inst5|iordOut[26]          ; clk        ; clk      ; None                       ; None                       ; 1.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; iord:inst5|iordOut[15]          ; clk        ; clk      ; None                       ; None                       ; 1.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; iord:inst5|iordOut[7]           ; clk        ; clk      ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; pcSource:inst16|pcSourceOut[10] ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; iord:inst5|iordOut[13]          ; clk        ; clk      ; None                       ; None                       ; 1.162 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; iord:inst5|iordOut[25]          ; clk        ; clk      ; None                       ; None                       ; 1.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; iord:inst5|iordOut[3]           ; clk        ; clk      ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[0]                   ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; iord:inst5|iordOut[11]          ; clk        ; clk      ; None                       ; None                       ; 1.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; iord:inst5|iordOut[13]          ; clk        ; clk      ; None                       ; None                       ; 1.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; iord:inst5|iordOut[28]          ; clk        ; clk      ; None                       ; None                       ; 1.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[2]                   ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; pcSource:inst16|pcSourceOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[29]                           ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; pcSource:inst16|pcSourceOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[1]                            ; pcSource:inst16|pcSourceOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.395 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[13]                           ; pcSource:inst16|pcSourceOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; iord:inst5|iordOut[25]          ; clk        ; clk      ; None                       ; None                       ; 1.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; pcSource:inst16|pcSourceOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[25]                             ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 0.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; pcSource:inst16|pcSourceOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; pcSource:inst16|pcSourceOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; pcSource:inst16|pcSourceOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 1.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; pcSource:inst16|pcSourceOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[30]                           ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; iord:inst5|iordOut[10]          ; clk        ; clk      ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 0.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; iord:inst5|iordOut[29]          ; clk        ; clk      ; None                       ; None                       ; 1.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; iord:inst5|iordOut[23]          ; clk        ; clk      ; None                       ; None                       ; 1.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; iord:inst5|iordOut[12]          ; clk        ; clk      ; None                       ; None                       ; 1.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; iord:inst5|iordOut[27]          ; clk        ; clk      ; None                       ; None                       ; 1.345 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[2]                         ; pcSource:inst16|pcSourceOut[2]  ; clk        ; clk      ; None                       ; None                       ; 1.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 1.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; iord:inst5|iordOut[19]          ; clk        ; clk      ; None                       ; None                       ; 1.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; iord:inst5|iordOut[30]          ; clk        ; clk      ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; iord:inst5|iordOut[24]          ; clk        ; clk      ; None                       ; None                       ; 1.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; iord:inst5|iordOut[4]           ; clk        ; clk      ; None                       ; None                       ; 1.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; iord:inst5|iordOut[28]          ; clk        ; clk      ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; iord:inst5|iordOut[29]          ; clk        ; clk      ; None                       ; None                       ; 1.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; iord:inst5|iordOut[26]          ; clk        ; clk      ; None                       ; None                       ; 1.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; iord:inst5|iordOut[0]           ; clk        ; clk      ; None                       ; None                       ; 1.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; iord:inst5|iordOut[12]          ; clk        ; clk      ; None                       ; None                       ; 1.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[9]                            ; pcSource:inst16|pcSourceOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; iord:inst5|iordOut[17]          ; clk        ; clk      ; None                       ; None                       ; 1.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; pcSource:inst16|pcSourceOut[3]  ; clk        ; clk      ; None                       ; None                       ; 1.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 1.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; aluSrcA:inst|aluSrcAOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 1.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; pcSource:inst16|pcSourceOut[5]  ; clk        ; clk      ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; aluSrcA:inst|aluSrcAOut[8]      ; clk        ; clk      ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|iordmux[1]                   ; iord:inst5|iordOut[1]           ; clk        ; clk      ; None                       ; None                       ; 1.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; pcSource:inst16|pcSourceOut[4]  ; clk        ; clk      ; None                       ; None                       ; 1.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 1.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 1.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; pcSource:inst16|pcSourceOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[11]                        ; pcSource:inst16|pcSourceOut[11] ; clk        ; clk      ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[17]                           ; pcSource:inst16|pcSourceOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 1.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; iord:inst5|iordOut[15]          ; clk        ; clk      ; None                       ; None                       ; 1.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; pcSource:inst16|pcSourceOut[12] ; clk        ; clk      ; None                       ; None                       ; 1.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 1.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; pcSource:inst16|pcSourceOut[6]  ; clk        ; clk      ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[4]                         ; iord:inst5|iordOut[4]           ; clk        ; clk      ; None                       ; None                       ; 1.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:EPC|Saida[22]                           ; pcSource:inst16|pcSourceOut[22] ; clk        ; clk      ; None                       ; None                       ; 1.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; iord:inst5|iordOut[8]           ; clk        ; clk      ; None                       ; None                       ; 1.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; iord:inst5|iordOut[6]           ; clk        ; clk      ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[0]               ; pcSource:inst16|pcSourceOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 1.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; iord:inst5|iordOut[31]          ; clk        ; clk      ; None                       ; None                       ; 1.572 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxpcsource[1]               ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; iord:inst5|iordOut[6]           ; clk        ; clk      ; None                       ; None                       ; 1.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|alucontrol[0]                ; pcSource:inst16|pcSourceOut[26] ; clk        ; clk      ; None                       ; None                       ; 1.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; iord:inst5|iordOut[16]          ; clk        ; clk      ; None                       ; None                       ; 1.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; pcSource:inst16|pcSourceOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; iord:inst5|iordOut[3]           ; clk        ; clk      ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; pcSource:inst16|pcSourceOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From  ; To                       ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[24]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[25]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[26]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[27]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[28]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[18]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[16]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[19]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[17]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[21]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[22]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[23]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[14]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[20]     ; clk      ;
; N/A                                     ; None                                                ; 16.422 ns  ; reset ; div:inst31|loDiv[15]     ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[1]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[0]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[2]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[3]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[4]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[5]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[6]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[7]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[9]      ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[13]     ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[10]     ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[12]     ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[11]     ; clk      ;
; N/A                                     ; None                                                ; 16.404 ns  ; reset ; div:inst31|loDiv[8]      ; clk      ;
; N/A                                     ; None                                                ; 16.215 ns  ; reset ; div:inst31|loDiv[31]     ; clk      ;
; N/A                                     ; None                                                ; 16.203 ns  ; reset ; div:inst31|loDiv[30]     ; clk      ;
; N/A                                     ; None                                                ; 16.174 ns  ; reset ; div:inst31|loDiv[29]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[30]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[31]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[24]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[25]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[26]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[27]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[28]     ; clk      ;
; N/A                                     ; None                                                ; 15.277 ns  ; reset ; div:inst31|hiDiv[29]     ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[1]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[0]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[2]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[3]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[4]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[5]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[6]      ; clk      ;
; N/A                                     ; None                                                ; 15.120 ns  ; reset ; div:inst31|hiDiv[7]      ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[18]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[16]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[19]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[17]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[9]      ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[13]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[10]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[12]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[11]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[21]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[8]      ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[14]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[20]     ; clk      ;
; N/A                                     ; None                                                ; 15.101 ns  ; reset ; div:inst31|hiDiv[15]     ; clk      ;
; N/A                                     ; None                                                ; 15.089 ns  ; reset ; div:inst31|hiDiv[22]     ; clk      ;
; N/A                                     ; None                                                ; 14.765 ns  ; reset ; div:inst31|hiDiv[23]     ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[26]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[27]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[20]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[18]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[21]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[19]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[15]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[12]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[14]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[13]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[23]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[24]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[25]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[16]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[22]  ; clk      ;
; N/A                                     ; None                                                ; 14.032 ns  ; reset ; mult:inst28|produto[17]  ; clk      ;
; N/A                                     ; None                                                ; 13.789 ns  ; reset ; div:inst31|quotient[10]  ; clk      ;
; N/A                                     ; None                                                ; 13.748 ns  ; reset ; div:inst31|quotient[7]   ; clk      ;
; N/A                                     ; None                                                ; 13.740 ns  ; reset ; div:inst31|quotient[30]  ; clk      ;
; N/A                                     ; None                                                ; 13.740 ns  ; reset ; div:inst31|quotient[31]  ; clk      ;
; N/A                                     ; None                                                ; 13.740 ns  ; reset ; div:inst31|quotient[13]  ; clk      ;
; N/A                                     ; None                                                ; 13.740 ns  ; reset ; div:inst31|quotient[17]  ; clk      ;
; N/A                                     ; None                                                ; 13.669 ns  ; reset ; div:inst31|quotient[2]   ; clk      ;
; N/A                                     ; None                                                ; 13.589 ns  ; reset ; div:inst31|quotient[6]   ; clk      ;
; N/A                                     ; None                                                ; 13.577 ns  ; reset ; div:inst31|quotient[23]  ; clk      ;
; N/A                                     ; None                                                ; 13.561 ns  ; reset ; div:inst31|quotient[18]  ; clk      ;
; N/A                                     ; None                                                ; 13.557 ns  ; reset ; div:inst31|quotient[20]  ; clk      ;
; N/A                                     ; None                                                ; 13.556 ns  ; reset ; div:inst31|quotient[15]  ; clk      ;
; N/A                                     ; None                                                ; 13.556 ns  ; reset ; div:inst31|quotient[29]  ; clk      ;
; N/A                                     ; None                                                ; 13.552 ns  ; reset ; div:inst31|quotient[9]   ; clk      ;
; N/A                                     ; None                                                ; 13.545 ns  ; reset ; div:inst31|quotient[28]  ; clk      ;
; N/A                                     ; None                                                ; 13.520 ns  ; reset ; div:inst31|quotient[25]  ; clk      ;
; N/A                                     ; None                                                ; 13.453 ns  ; reset ; div:inst31|quotient[12]  ; clk      ;
; N/A                                     ; None                                                ; 13.452 ns  ; reset ; div:inst31|quotient[1]   ; clk      ;
; N/A                                     ; None                                                ; 13.449 ns  ; reset ; div:inst31|quotient[3]   ; clk      ;
; N/A                                     ; None                                                ; 13.447 ns  ; reset ; div:inst31|quotient[0]   ; clk      ;
; N/A                                     ; None                                                ; 13.446 ns  ; reset ; div:inst31|quotient[4]   ; clk      ;
; N/A                                     ; None                                                ; 13.445 ns  ; reset ; div:inst31|quotient[8]   ; clk      ;
; N/A                                     ; None                                                ; 13.442 ns  ; reset ; div:inst31|quotient[5]   ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|sub[61]      ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|soma[61]     ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|soma[62]     ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|sub[62]      ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|sub[63]      ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|soma[63]     ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|soma[52]     ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|sub[52]      ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|soma[50]     ; clk      ;
; N/A                                     ; None                                                ; 13.369 ns  ; reset ; mult:inst28|sub[50]      ; clk      ;
; N/A                                     ; None                                                ; 13.362 ns  ; reset ; div:inst31|quotient[19]  ; clk      ;
; N/A                                     ; None                                                ; 13.361 ns  ; reset ; div:inst31|quotient[14]  ; clk      ;
; N/A                                     ; None                                                ; 13.358 ns  ; reset ; div:inst31|quotient[24]  ; clk      ;
; N/A                                     ; None                                                ; 13.357 ns  ; reset ; div:inst31|quotient[16]  ; clk      ;
; N/A                                     ; None                                                ; 13.351 ns  ; reset ; div:inst31|quotient[11]  ; clk      ;
; N/A                                     ; None                                                ; 13.351 ns  ; reset ; div:inst31|quotient[22]  ; clk      ;
; N/A                                     ; None                                                ; 13.330 ns  ; reset ; div:inst31|quotient[27]  ; clk      ;
; N/A                                     ; None                                                ; 13.316 ns  ; reset ; div:inst31|quotient[26]  ; clk      ;
; N/A                                     ; None                                                ; 13.313 ns  ; reset ; div:inst31|quotient[21]  ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[3]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[2]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[4]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[5]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[6]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[7]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[8]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[9]   ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[11]  ; clk      ;
; N/A                                     ; None                                                ; 13.237 ns  ; reset ; mult:inst28|produto[10]  ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|produto[28]  ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|sub[35]      ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|soma[35]     ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|sub[33]      ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|soma[34]     ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|sub[34]      ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|soma[37]     ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|sub[37]      ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|soma[39]     ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|sub[36]      ; clk      ;
; N/A                                     ; None                                                ; 13.048 ns  ; reset ; mult:inst28|soma[36]     ; clk      ;
; N/A                                     ; None                                                ; 12.917 ns  ; reset ; mult:inst28|produto[61]  ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[58]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[58]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[59]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[59]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[60]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[60]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[53]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[53]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[55]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[55]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[57]     ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[57]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|sub[51]      ; clk      ;
; N/A                                     ; None                                                ; 12.821 ns  ; reset ; mult:inst28|soma[51]     ; clk      ;
; N/A                                     ; None                                                ; 12.800 ns  ; reset ; div:inst31|remainder[11] ; clk      ;
; N/A                                     ; None                                                ; 12.781 ns  ; reset ; mult:inst28|produto[55]  ; clk      ;
; N/A                                     ; None                                                ; 12.702 ns  ; reset ; div:inst31|remainder[13] ; clk      ;
; N/A                                     ; None                                                ; 12.700 ns  ; reset ; div:inst31|remainder[14] ; clk      ;
; N/A                                     ; None                                                ; 12.690 ns  ; reset ; div:inst31|remainder[15] ; clk      ;
; N/A                                     ; None                                                ; 12.686 ns  ; reset ; div:inst31|remainder[27] ; clk      ;
; N/A                                     ; None                                                ; 12.686 ns  ; reset ; div:inst31|remainder[29] ; clk      ;
; N/A                                     ; None                                                ; 12.681 ns  ; reset ; div:inst31|remainder[25] ; clk      ;
; N/A                                     ; None                                                ; 12.681 ns  ; reset ; div:inst31|remainder[26] ; clk      ;
; N/A                                     ; None                                                ; 12.678 ns  ; reset ; div:inst31|remainder[23] ; clk      ;
; N/A                                     ; None                                                ; 12.652 ns  ; reset ; div:inst31|remainder[4]  ; clk      ;
; N/A                                     ; None                                                ; 12.652 ns  ; reset ; div:inst31|remainder[5]  ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|soma[47]     ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|sub[47]      ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|sub[42]      ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|soma[42]     ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|soma[44]     ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|sub[44]      ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|soma[48]     ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|sub[48]      ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|soma[49]     ; clk      ;
; N/A                                     ; None                                                ; 12.630 ns  ; reset ; mult:inst28|sub[49]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|soma[38]     ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[38]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[39]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|soma[40]     ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[40]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[45]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|soma[45]     ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[41]      ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|soma[41]     ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|soma[46]     ; clk      ;
; N/A                                     ; None                                                ; 12.627 ns  ; reset ; mult:inst28|sub[46]      ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[1]   ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[34]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[29]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[30]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[31]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[37]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[38]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[39]  ; clk      ;
; N/A                                     ; None                                                ; 12.626 ns  ; reset ; mult:inst28|produto[36]  ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;       ;                          ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-------+--------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 20.882 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.750 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.731 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.661 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.624 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.607 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 20.493 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 20.475 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 20.456 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 20.386 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 20.349 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 20.218 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.973 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.934 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.851 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.830 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.748 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.723 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.712 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.698 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.672 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.659 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.621 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.616 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.597 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.591 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.580 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.580 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.576 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.573 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.572 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.561 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.555 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.527 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.502 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.500 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.491 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.490 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.489 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.470 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.465 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.454 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.448 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.434 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.429 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.400 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.390 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.363 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.359 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.359 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 19.334 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 19.323 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 19.322 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.232 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 19.191 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 19.187 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 19.163 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.159 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.076 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.068 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 19.055 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 19.053 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 19.045 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 19.036 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 19.014 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.970 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.966 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.929 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.913 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.894 ns  ; unidadeControle:inst25|alucontrol[2] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.894 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.846 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.839 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.824 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.814 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.803 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.801 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.800 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.799 ns  ; unidadeControle:inst25|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.798 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.793 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.791 ns  ; unidadeControle:inst25|alucontrol[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.787 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.775 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.764 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.739 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.717 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.714 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.712 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.696 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.695 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.692 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.681 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.673 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.671 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.671 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.660 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.656 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.633 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.632 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.625 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.619 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.616 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.590 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.588 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.582 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.569 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.549 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.538 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.528 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.524 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.518 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.516 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.513 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.502 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.484 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.465 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.457 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.450 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.431 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.430 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.411 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.395 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.386 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.370 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.367 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.366 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.361 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.358 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.345 ns  ; Registrador:B|Saida[5]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.341 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.330 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.325 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 18.324 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.300 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.298 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.297 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.286 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.279 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.278 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.275 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.264 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.260 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.256 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 18.239 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.239 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.234 ns  ; aluSrcA:inst|aluSrcAOut[18]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.231 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 18.230 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[18] ; clk        ;
; N/A                                     ; None                                                ; 18.227 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 18.220 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 18.209 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.198 ns  ; aluSrcA:inst|aluSrcAOut[14]          ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.193 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 18.193 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.181 ns  ; aluSrcA:inst|aluSrcAOut[17]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.174 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 18.173 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.172 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.156 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.136 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.135 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 18.135 ns  ; aluSrcA:inst|aluSrcAOut[17]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.132 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.129 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[15] ; clk        ;
; N/A                                     ; None                                                ; 18.129 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 18.104 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 18.098 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[18] ; clk        ;
; N/A                                     ; None                                                ; 18.097 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.092 ns  ; Registrador:B|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 18.088 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 18.079 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[18] ; clk        ;
; N/A                                     ; None                                                ; 18.070 ns  ; Registrador:B|Saida[5]               ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.067 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 18.056 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 18.041 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 18.014 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 18.011 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 18.009 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[18] ; clk        ;
; N/A                                     ; None                                                ; 18.002 ns  ; aluSrcA:inst|aluSrcAOut[19]          ; pcWriteS      ; clk        ;
; N/A                                     ; None                                                ; 17.993 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 17.977 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 17.972 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[18] ; clk        ;
; N/A                                     ; None                                                ; 17.942 ns  ; unidadeControle:inst25|alucontrol[1] ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.937 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.936 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 17.934 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.924 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 17.917 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.909 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.906 ns  ; unidadeControle:inst25|alucontrol[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.905 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[19] ; clk        ;
; N/A                                     ; None                                                ; 17.898 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.898 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.896 ns  ; aluSrcA:inst|aluSrcAOut[20]          ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.880 ns  ; unidadeControle:inst25|muxalusrcb[1] ; overflow      ; clk        ;
; N/A                                     ; None                                                ; 17.876 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 17.855 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.844 ns  ; unidadeControle:inst25|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.841 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[18] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 6.781 ns        ; clk   ; debug   ;
; N/A   ; None              ; 4.692 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From  ; To                                                 ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A                                     ; None                                                ; 0.417 ns  ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A                                     ; None                                                ; 0.110 ns  ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A                                     ; None                                                ; -0.133 ns ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A                                     ; None                                                ; -2.360 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A                                     ; None                                                ; -2.360 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A                                     ; None                                                ; -2.469 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A                                     ; None                                                ; -2.503 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A                                     ; None                                                ; -2.503 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A                                     ; None                                                ; -2.503 ns ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A                                     ; None                                                ; -2.503 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A                                     ; None                                                ; -2.516 ns ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.565 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A                                     ; None                                                ; -2.565 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A                                     ; None                                                ; -2.565 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|iordmux[1]                  ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A                                     ; None                                                ; -2.570 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A                                     ; None                                                ; -2.576 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A                                     ; None                                                ; -2.576 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A                                     ; None                                                ; -2.577 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A                                     ; None                                                ; -2.577 ns ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A                                     ; None                                                ; -2.577 ns ; reset ; unidadeControle:inst25|state.opcodeEx              ; clk      ;
; N/A                                     ; None                                                ; -2.584 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A                                     ; None                                                ; -2.586 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A                                     ; None                                                ; -2.594 ns ; reset ; unidadeControle:inst25|muxpcsource[2]              ; clk      ;
; N/A                                     ; None                                                ; -2.641 ns ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.643 ns ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.643 ns ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.644 ns ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.644 ns ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.644 ns ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.645 ns ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.647 ns ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A                                     ; None                                                ; -2.647 ns ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.649 ns ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.649 ns ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A                                     ; None                                                ; -2.704 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A                                     ; None                                                ; -2.759 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A                                     ; None                                                ; -2.759 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A                                     ; None                                                ; -2.765 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A                                     ; None                                                ; -2.765 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A                                     ; None                                                ; -2.765 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A                                     ; None                                                ; -2.765 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A                                     ; None                                                ; -2.772 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A                                     ; None                                                ; -2.786 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A                                     ; None                                                ; -2.794 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.div3                  ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.overflowEx            ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A                                     ; None                                                ; -2.796 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A                                     ; None                                                ; -2.824 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A                                     ; None                                                ; -2.833 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A                                     ; None                                                ; -2.846 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A                                     ; None                                                ; -2.846 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A                                     ; None                                                ; -2.871 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A                                     ; None                                                ; -2.871 ns ; reset ; unidadeControle:inst25|muxlo                       ; clk      ;
; N/A                                     ; None                                                ; -2.926 ns ; reset ; unidadeControle:inst25|divBegin                    ; clk      ;
; N/A                                     ; None                                                ; -2.926 ns ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|lowrite                     ; clk      ;
; N/A                                     ; None                                                ; -2.972 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A                                     ; None                                                ; -2.978 ns ; reset ; mult:inst28|produto[25]                            ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.opcodeEx4             ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.divByZeroEx3          ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.divByZeroEx2          ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.opcodeEx2             ; clk      ;
; N/A                                     ; None                                                ; -3.048 ns ; reset ; unidadeControle:inst25|state.opcodeEx3             ; clk      ;
; N/A                                     ; None                                                ; -3.053 ns ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.overflowEx3           ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.overflowEx2           ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.overflowEx4           ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.divByZeroEx4          ; clk      ;
; N/A                                     ; None                                                ; -3.071 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A                                     ; None                                                ; -3.072 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A                                     ; None                                                ; -3.086 ns ; reset ; unidadeControle:inst25|iordmux[2]                  ; clk      ;
; N/A                                     ; None                                                ; -3.089 ns ; reset ; mult:inst28|produto[22]                            ; clk      ;
; N/A                                     ; None                                                ; -3.092 ns ; reset ; mult:inst28|produto[26]                            ; clk      ;
; N/A                                     ; None                                                ; -3.095 ns ; reset ; mult:inst28|produto[18]                            ; clk      ;
; N/A                                     ; None                                                ; -3.097 ns ; reset ; mult:inst28|produto[24]                            ; clk      ;
; N/A                                     ; None                                                ; -3.098 ns ; reset ; mult:inst28|produto[17]                            ; clk      ;
; N/A                                     ; None                                                ; -3.101 ns ; reset ; div:inst31|dividend[30]                            ; clk      ;
; N/A                                     ; None                                                ; -3.106 ns ; reset ; mult:inst28|produto[19]                            ; clk      ;
; N/A                                     ; None                                                ; -3.116 ns ; reset ; mult:inst28|produto[21]                            ; clk      ;
; N/A                                     ; None                                                ; -3.169 ns ; reset ; div:inst31|dividend[28]                            ; clk      ;
; N/A                                     ; None                                                ; -3.169 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A                                     ; None                                                ; -3.169 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A                                     ; None                                                ; -3.173 ns ; reset ; div:inst31|dividend[29]                            ; clk      ;
; N/A                                     ; None                                                ; -3.189 ns ; reset ; mult:inst28|soma[50]                               ; clk      ;
; N/A                                     ; None                                                ; -3.190 ns ; reset ; mult:inst28|sub[50]                                ; clk      ;
; N/A                                     ; None                                                ; -3.192 ns ; reset ; mult:inst28|sub[52]                                ; clk      ;
; N/A                                     ; None                                                ; -3.273 ns ; reset ; mult:inst28|produto[23]                            ; clk      ;
; N/A                                     ; None                                                ; -3.291 ns ; reset ; div:inst31|dividend[3]                             ; clk      ;
; N/A                                     ; None                                                ; -3.293 ns ; reset ; mult:inst28|produto[27]                            ; clk      ;
; N/A                                     ; None                                                ; -3.294 ns ; reset ; div:inst31|dividend[2]                             ; clk      ;
; N/A                                     ; None                                                ; -3.295 ns ; reset ; div:inst31|dividend[0]                             ; clk      ;
; N/A                                     ; None                                                ; -3.297 ns ; reset ; div:inst31|dividend[1]                             ; clk      ;
; N/A                                     ; None                                                ; -3.304 ns ; reset ; mult:inst28|produto[20]                            ; clk      ;
; N/A                                     ; None                                                ; -3.350 ns ; reset ; mult:inst28|soma[52]                               ; clk      ;
; N/A                                     ; None                                                ; -3.353 ns ; reset ; mult:inst28|sub[61]                                ; clk      ;
; N/A                                     ; None                                                ; -3.353 ns ; reset ; mult:inst28|soma[61]                               ; clk      ;
; N/A                                     ; None                                                ; -3.354 ns ; reset ; mult:inst28|soma[62]                               ; clk      ;
; N/A                                     ; None                                                ; -3.354 ns ; reset ; mult:inst28|sub[62]                                ; clk      ;
; N/A                                     ; None                                                ; -3.354 ns ; reset ; mult:inst28|sub[63]                                ; clk      ;
; N/A                                     ; None                                                ; -3.354 ns ; reset ; mult:inst28|soma[63]                               ; clk      ;
; N/A                                     ; None                                                ; -3.394 ns ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.395 ns ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.395 ns ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.395 ns ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.397 ns ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.401 ns ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.401 ns ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A                                     ; None                                                ; -3.403 ns ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.403 ns ; reset ; div:inst31|divisor[31]                             ; clk      ;
; N/A                                     ; None                                                ; -3.404 ns ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.404 ns ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A                                     ; None                                                ; -3.406 ns ; reset ; unidadeControle:inst25|state.divByZeroEx           ; clk      ;
; N/A                                     ; None                                                ; -3.406 ns ; reset ; unidadeControle:inst25|epcwrite                    ; clk      ;
; N/A                                     ; None                                                ; -3.406 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A                                     ; None                                                ; -3.420 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A                                     ; None                                                ; -3.420 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A                                     ; None                                                ; -3.420 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A                                     ; None                                                ; -3.425 ns ; reset ; mult:inst28|sub[33]                                ; clk      ;
; N/A                                     ; None                                                ; -3.429 ns ; reset ; mult:inst28|soma[37]                               ; clk      ;
; N/A                                     ; None                                                ; -3.470 ns ; reset ; div:inst31|divisor[4]                              ; clk      ;
; N/A                                     ; None                                                ; -3.472 ns ; reset ; div:inst31|divisor[6]                              ; clk      ;
; N/A                                     ; None                                                ; -3.473 ns ; reset ; div:inst31|divisor[5]                              ; clk      ;
; N/A                                     ; None                                                ; -3.570 ns ; reset ; div:inst31|divisor[30]                             ; clk      ;
; N/A                                     ; None                                                ; -3.600 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A                                     ; None                                                ; -3.616 ns ; reset ; div:inst31|remainder[6]                            ; clk      ;
; N/A                                     ; None                                                ; -3.621 ns ; reset ; div:inst31|divisor[23]                             ; clk      ;
; N/A                                     ; None                                                ; -3.672 ns ; reset ; div:inst31|divisor[25]                             ; clk      ;
; N/A                                     ; None                                                ; -3.674 ns ; reset ; div:inst31|divisor[28]                             ; clk      ;
; N/A                                     ; None                                                ; -3.676 ns ; reset ; div:inst31|divisor[24]                             ; clk      ;
; N/A                                     ; None                                                ; -3.695 ns ; reset ; mult:inst28|sub[54]                                ; clk      ;
; N/A                                     ; None                                                ; -3.696 ns ; reset ; mult:inst28|sub[43]                                ; clk      ;
; N/A                                     ; None                                                ; -3.696 ns ; reset ; mult:inst28|soma[43]                               ; clk      ;
; N/A                                     ; None                                                ; -3.717 ns ; reset ; div:inst31|dividend[24]                            ; clk      ;
; N/A                                     ; None                                                ; -3.718 ns ; reset ; div:inst31|dividend[27]                            ; clk      ;
; N/A                                     ; None                                                ; -3.719 ns ; reset ; div:inst31|dividend[25]                            ; clk      ;
; N/A                                     ; None                                                ; -3.731 ns ; reset ; div:inst31|divisor[3]                              ; clk      ;
; N/A                                     ; None                                                ; -3.795 ns ; reset ; mult:inst28|soma[34]                               ; clk      ;
; N/A                                     ; None                                                ; -3.795 ns ; reset ; mult:inst28|sub[34]                                ; clk      ;
; N/A                                     ; None                                                ; -3.796 ns ; reset ; mult:inst28|sub[35]                                ; clk      ;
; N/A                                     ; None                                                ; -3.796 ns ; reset ; mult:inst28|soma[35]                               ; clk      ;
; N/A                                     ; None                                                ; -3.798 ns ; reset ; mult:inst28|sub[36]                                ; clk      ;
; N/A                                     ; None                                                ; -3.798 ns ; reset ; mult:inst28|soma[36]                               ; clk      ;
; N/A                                     ; None                                                ; -3.799 ns ; reset ; mult:inst28|sub[37]                                ; clk      ;
; N/A                                     ; None                                                ; -3.799 ns ; reset ; mult:inst28|soma[39]                               ; clk      ;
; N/A                                     ; None                                                ; -3.835 ns ; reset ; mult:inst28|produto[9]                             ; clk      ;
; N/A                                     ; None                                                ; -3.845 ns ; reset ; mult:inst28|produto[0]                             ; clk      ;
; N/A                                     ; None                                                ; -3.845 ns ; reset ; div:inst31|divisor[14]                             ; clk      ;
; N/A                                     ; None                                                ; -3.847 ns ; reset ; mult:inst28|soma[56]                               ; clk      ;
; N/A                                     ; None                                                ; -3.847 ns ; reset ; mult:inst28|sub[56]                                ; clk      ;
; N/A                                     ; None                                                ; -3.848 ns ; reset ; div:inst31|divisor[15]                             ; clk      ;
; N/A                                     ; None                                                ; -3.851 ns ; reset ; div:inst31|divisor[12]                             ; clk      ;
; N/A                                     ; None                                                ; -3.852 ns ; reset ; div:inst31|divisor[13]                             ; clk      ;
; N/A                                     ; None                                                ; -3.865 ns ; reset ; div:inst31|remainder[4]                            ; clk      ;
; N/A                                     ; None                                                ; -3.886 ns ; reset ; div:inst31|divisor[19]                             ; clk      ;
; N/A                                     ; None                                                ; -3.888 ns ; reset ; div:inst31|divisor[20]                             ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;       ;                                                    ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Sat Oct 19 08:40:07 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "iord:inst5|iordOut[0]" is a latch
    Warning: Node "iord:inst5|iordOut[1]" is a latch
    Warning: Node "iord:inst5|iordOut[2]" is a latch
    Warning: Node "iord:inst5|iordOut[3]" is a latch
    Warning: Node "iord:inst5|iordOut[4]" is a latch
    Warning: Node "iord:inst5|iordOut[5]" is a latch
    Warning: Node "iord:inst5|iordOut[6]" is a latch
    Warning: Node "iord:inst5|iordOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[30]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[29]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[1]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[3]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[4]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[27]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[26]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[24]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[25]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[22]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[21]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[20]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[19]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[17]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[16]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[13]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[14]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[11]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[10]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[9]" is a latch
    Warning: Node "pcSource:inst16|pcSourceOut[8]" is a latch
    Warning: Node "iord:inst5|iordOut[31]" is a latch
    Warning: Node "iord:inst5|iordOut[30]" is a latch
    Warning: Node "iord:inst5|iordOut[29]" is a latch
    Warning: Node "iord:inst5|iordOut[28]" is a latch
    Warning: Node "iord:inst5|iordOut[27]" is a latch
    Warning: Node "iord:inst5|iordOut[26]" is a latch
    Warning: Node "iord:inst5|iordOut[25]" is a latch
    Warning: Node "iord:inst5|iordOut[24]" is a latch
    Warning: Node "iord:inst5|iordOut[23]" is a latch
    Warning: Node "iord:inst5|iordOut[22]" is a latch
    Warning: Node "iord:inst5|iordOut[21]" is a latch
    Warning: Node "iord:inst5|iordOut[20]" is a latch
    Warning: Node "iord:inst5|iordOut[19]" is a latch
    Warning: Node "iord:inst5|iordOut[18]" is a latch
    Warning: Node "iord:inst5|iordOut[17]" is a latch
    Warning: Node "iord:inst5|iordOut[16]" is a latch
    Warning: Node "iord:inst5|iordOut[15]" is a latch
    Warning: Node "iord:inst5|iordOut[14]" is a latch
    Warning: Node "iord:inst5|iordOut[13]" is a latch
    Warning: Node "iord:inst5|iordOut[12]" is a latch
    Warning: Node "iord:inst5|iordOut[11]" is a latch
    Warning: Node "iord:inst5|iordOut[10]" is a latch
    Warning: Node "iord:inst5|iordOut[9]" is a latch
    Warning: Node "iord:inst5|iordOut[8]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 24 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxpcsource[1]" as buffer
    Info: Detected gated clock "pcSource:inst16|Mux32~0" as buffer
    Info: Detected gated clock "iord:inst5|Mux33~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|iordmux[2]" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
Info: Clock "clk" has Internal fmax of 35.65 MHz between source register "aluSrcA:inst|aluSrcAOut[4]" and destination register "Registrador:PC|Saida[5]" (period= 28.054 ns)
    Info: + Longest register to register delay is 8.941 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X45_Y37_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.534 ns) + CELL(0.053 ns) = 0.587 ns; Loc. = LCCOMB_X44_Y37_N14; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[5]~28'
        Info: 3: + IC(0.341 ns) + CELL(0.272 ns) = 1.200 ns; Loc. = LCCOMB_X43_Y37_N10; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[5]~6DUPLICATE'
        Info: 4: + IC(0.210 ns) + CELL(0.053 ns) = 1.463 ns; Loc. = LCCOMB_X43_Y37_N30; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.237 ns) + CELL(0.053 ns) = 1.753 ns; Loc. = LCCOMB_X43_Y37_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.231 ns) + CELL(0.053 ns) = 2.037 ns; Loc. = LCCOMB_X43_Y37_N20; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.235 ns) + CELL(0.053 ns) = 2.325 ns; Loc. = LCCOMB_X43_Y37_N14; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[12]~11'
        Info: 8: + IC(0.554 ns) + CELL(0.228 ns) = 3.107 ns; Loc. = LCCOMB_X38_Y37_N2; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~12'
        Info: 9: + IC(0.351 ns) + CELL(0.228 ns) = 3.686 ns; Loc. = LCCOMB_X39_Y37_N30; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~5'
        Info: 10: + IC(0.210 ns) + CELL(0.053 ns) = 3.949 ns; Loc. = LCCOMB_X39_Y37_N2; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~6'
        Info: 11: + IC(0.229 ns) + CELL(0.225 ns) = 4.403 ns; Loc. = LCCOMB_X39_Y37_N22; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~7'
        Info: 12: + IC(0.218 ns) + CELL(0.225 ns) = 4.846 ns; Loc. = LCCOMB_X39_Y37_N26; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~8'
        Info: 13: + IC(0.248 ns) + CELL(0.228 ns) = 5.322 ns; Loc. = LCCOMB_X39_Y37_N12; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~9'
        Info: 14: + IC(0.501 ns) + CELL(0.053 ns) = 5.876 ns; Loc. = LCCOMB_X39_Y36_N4; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~10'
        Info: 15: + IC(0.204 ns) + CELL(0.053 ns) = 6.133 ns; Loc. = LCCOMB_X39_Y36_N20; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~11'
        Info: 16: + IC(0.202 ns) + CELL(0.053 ns) = 6.388 ns; Loc. = LCCOMB_X39_Y36_N10; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~12'
        Info: 17: + IC(0.201 ns) + CELL(0.053 ns) = 6.642 ns; Loc. = LCCOMB_X39_Y36_N26; Fanout = 1; COMB Node = 'Ula32:inst3|Igual~13'
        Info: 18: + IC(0.200 ns) + CELL(0.053 ns) = 6.895 ns; Loc. = LCCOMB_X39_Y36_N16; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~1'
        Info: 19: + IC(0.211 ns) + CELL(0.053 ns) = 7.159 ns; Loc. = LCCOMB_X39_Y36_N30; Fanout = 33; COMB Node = 'inst24'
        Info: 20: + IC(1.036 ns) + CELL(0.746 ns) = 8.941 ns; Loc. = LCFF_X45_Y37_N15; Fanout = 3; REG Node = 'Registrador:PC|Saida[5]'
        Info: Total cell delay = 2.788 ns ( 31.18 % )
        Info: Total interconnect delay = 6.153 ns ( 68.82 % )
    Info: - Smallest clock skew is -4.996 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.107 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2055; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.292 ns) + CELL(0.618 ns) = 3.107 ns; Loc. = LCFF_X45_Y37_N15; Fanout = 3; REG Node = 'Registrador:PC|Saida[5]'
            Info: Total cell delay = 1.502 ns ( 48.34 % )
            Info: Total interconnect delay = 1.605 ns ( 51.66 % )
        Info: - Longest clock path from clock "clk" to source register is 8.103 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.614 ns) + CELL(0.712 ns) = 3.210 ns; Loc. = LCFF_X33_Y33_N7; Fanout = 35; REG Node = 'unidadeControle:inst25|muxalusrca[1]'
            Info: 3: + IC(0.738 ns) + CELL(0.225 ns) = 4.173 ns; Loc. = LCCOMB_X34_Y35_N20; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(2.133 ns) + CELL(0.000 ns) = 6.306 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.569 ns) + CELL(0.228 ns) = 8.103 ns; Loc. = LCCOMB_X45_Y37_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
            Info: Total cell delay = 2.049 ns ( 25.29 % )
            Info: Total interconnect delay = 6.054 ns ( 74.71 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:EPC|Saida[4]" and destination pin or register "pcSource:inst16|pcSourceOut[4]" for clock "clk" (Hold time is 4.523 ns)
    Info: + Largest clock skew is 5.452 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.562 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(1.634 ns) + CELL(0.712 ns) = 3.230 ns; Loc. = LCFF_X29_Y34_N13; Fanout = 34; REG Node = 'unidadeControle:inst25|muxpcsource[0]'
            Info: 3: + IC(0.686 ns) + CELL(0.225 ns) = 4.141 ns; Loc. = LCCOMB_X34_Y34_N22; Fanout = 1; COMB Node = 'pcSource:inst16|Mux32~0'
            Info: 4: + IC(2.674 ns) + CELL(0.000 ns) = 6.815 ns; Loc. = CLKCTRL_G4; Fanout = 32; COMB Node = 'pcSource:inst16|Mux32~0clkctrl'
            Info: 5: + IC(1.522 ns) + CELL(0.225 ns) = 8.562 ns; Loc. = LCCOMB_X45_Y36_N4; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[4]'
            Info: Total cell delay = 2.046 ns ( 23.90 % )
            Info: Total interconnect delay = 6.516 ns ( 76.10 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.110 ns
            Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2055; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.295 ns) + CELL(0.618 ns) = 3.110 ns; Loc. = LCFF_X45_Y36_N1; Fanout = 2; REG Node = 'Registrador:EPC|Saida[4]'
            Info: Total cell delay = 1.502 ns ( 48.30 % )
            Info: Total interconnect delay = 1.608 ns ( 51.70 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.835 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X45_Y36_N1; Fanout = 2; REG Node = 'Registrador:EPC|Saida[4]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X45_Y36_N0; Fanout = 1; COMB Node = 'pcSource:inst16|Mux4~1'
        Info: 3: + IC(0.248 ns) + CELL(0.346 ns) = 0.835 ns; Loc. = LCCOMB_X45_Y36_N4; Fanout = 2; REG Node = 'pcSource:inst16|pcSourceOut[4]'
        Info: Total cell delay = 0.587 ns ( 70.30 % )
        Info: Total interconnect delay = 0.248 ns ( 29.70 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "div:inst31|loDiv[24]" (data pin = "reset", clock pin = "clk") is 16.422 ns
    Info: + Longest pin to register delay is 19.383 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 543; PIN Node = 'reset'
        Info: 2: + IC(6.902 ns) + CELL(0.228 ns) = 8.014 ns; Loc. = LCCOMB_X49_Y29_N8; Fanout = 31; COMB Node = 'div:inst31|counter~1'
        Info: 3: + IC(1.461 ns) + CELL(0.378 ns) = 9.853 ns; Loc. = LCCOMB_X40_Y27_N20; Fanout = 1; COMB Node = 'div:inst31|Mux0~8'
        Info: 4: + IC(0.199 ns) + CELL(0.053 ns) = 10.105 ns; Loc. = LCCOMB_X40_Y27_N12; Fanout = 1; COMB Node = 'div:inst31|Mux0~12'
        Info: 5: + IC(0.555 ns) + CELL(0.272 ns) = 10.932 ns; Loc. = LCCOMB_X36_Y27_N16; Fanout = 7; COMB Node = 'div:inst31|Mux0~32'
        Info: 6: + IC(0.219 ns) + CELL(0.053 ns) = 11.204 ns; Loc. = LCCOMB_X36_Y27_N26; Fanout = 1; COMB Node = 'div:inst31|LessThan0~14'
        Info: 7: + IC(0.203 ns) + CELL(0.053 ns) = 11.460 ns; Loc. = LCCOMB_X36_Y27_N12; Fanout = 1; COMB Node = 'div:inst31|LessThan0~15'
        Info: 8: + IC(0.775 ns) + CELL(0.053 ns) = 12.288 ns; Loc. = LCCOMB_X32_Y24_N26; Fanout = 1; COMB Node = 'div:inst31|LessThan0~16'
        Info: 9: + IC(0.200 ns) + CELL(0.053 ns) = 12.541 ns; Loc. = LCCOMB_X32_Y24_N14; Fanout = 1; COMB Node = 'div:inst31|LessThan0~17'
        Info: 10: + IC(0.205 ns) + CELL(0.053 ns) = 12.799 ns; Loc. = LCCOMB_X32_Y24_N0; Fanout = 1; COMB Node = 'div:inst31|LessThan0~18'
        Info: 11: + IC(0.205 ns) + CELL(0.053 ns) = 13.057 ns; Loc. = LCCOMB_X32_Y24_N4; Fanout = 1; COMB Node = 'div:inst31|LessThan0~19'
        Info: 12: + IC(0.202 ns) + CELL(0.053 ns) = 13.312 ns; Loc. = LCCOMB_X32_Y24_N10; Fanout = 1; COMB Node = 'div:inst31|LessThan0~20'
        Info: 13: + IC(0.203 ns) + CELL(0.053 ns) = 13.568 ns; Loc. = LCCOMB_X32_Y24_N30; Fanout = 1; COMB Node = 'div:inst31|LessThan0~21'
        Info: 14: + IC(0.546 ns) + CELL(0.053 ns) = 14.167 ns; Loc. = LCCOMB_X33_Y25_N16; Fanout = 3; COMB Node = 'div:inst31|LessThan0~24'
        Info: 15: + IC(0.221 ns) + CELL(0.053 ns) = 14.441 ns; Loc. = LCCOMB_X33_Y25_N24; Fanout = 214; COMB Node = 'div:inst31|LessThan0~26'
        Info: 16: + IC(1.740 ns) + CELL(0.228 ns) = 16.409 ns; Loc. = LCCOMB_X53_Y29_N16; Fanout = 1; COMB Node = 'div:inst31|Equal2~7'
        Info: 17: + IC(1.243 ns) + CELL(0.228 ns) = 17.880 ns; Loc. = LCCOMB_X52_Y28_N4; Fanout = 1; COMB Node = 'div:inst31|Equal2~11'
        Info: 18: + IC(0.196 ns) + CELL(0.053 ns) = 18.129 ns; Loc. = LCCOMB_X52_Y28_N8; Fanout = 32; COMB Node = 'div:inst31|always0~1'
        Info: 19: + IC(0.751 ns) + CELL(0.503 ns) = 19.383 ns; Loc. = LCFF_X48_Y29_N11; Fanout = 1; REG Node = 'div:inst31|loDiv[24]'
        Info: Total cell delay = 3.357 ns ( 17.32 % )
        Info: Total interconnect delay = 16.026 ns ( 82.68 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.051 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2055; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.236 ns) + CELL(0.618 ns) = 3.051 ns; Loc. = LCFF_X48_Y29_N11; Fanout = 1; REG Node = 'div:inst31|loDiv[24]'
        Info: Total cell delay = 1.502 ns ( 49.23 % )
        Info: Total interconnect delay = 1.549 ns ( 50.77 % )
Info: tco from clock "clk" to destination pin "aluresult[26]" through register "aluSrcA:inst|aluSrcAOut[4]" is 20.882 ns
    Info: + Longest clock path from clock "clk" to source register is 8.103 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(1.614 ns) + CELL(0.712 ns) = 3.210 ns; Loc. = LCFF_X33_Y33_N7; Fanout = 35; REG Node = 'unidadeControle:inst25|muxalusrca[1]'
        Info: 3: + IC(0.738 ns) + CELL(0.225 ns) = 4.173 ns; Loc. = LCCOMB_X34_Y35_N20; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
        Info: 4: + IC(2.133 ns) + CELL(0.000 ns) = 6.306 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
        Info: 5: + IC(1.569 ns) + CELL(0.228 ns) = 8.103 ns; Loc. = LCCOMB_X45_Y37_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: Total cell delay = 2.049 ns ( 25.29 % )
        Info: Total interconnect delay = 6.054 ns ( 74.71 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 12.779 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X45_Y37_N12; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.534 ns) + CELL(0.053 ns) = 0.587 ns; Loc. = LCCOMB_X44_Y37_N14; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[5]~28'
        Info: 3: + IC(0.341 ns) + CELL(0.272 ns) = 1.200 ns; Loc. = LCCOMB_X43_Y37_N10; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[5]~6DUPLICATE'
        Info: 4: + IC(0.210 ns) + CELL(0.053 ns) = 1.463 ns; Loc. = LCCOMB_X43_Y37_N30; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.237 ns) + CELL(0.053 ns) = 1.753 ns; Loc. = LCCOMB_X43_Y37_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.231 ns) + CELL(0.053 ns) = 2.037 ns; Loc. = LCCOMB_X43_Y37_N20; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.235 ns) + CELL(0.053 ns) = 2.325 ns; Loc. = LCCOMB_X43_Y37_N14; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[12]~11'
        Info: 8: + IC(0.554 ns) + CELL(0.272 ns) = 3.151 ns; Loc. = LCCOMB_X38_Y37_N24; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[15]~13'
        Info: 9: + IC(0.513 ns) + CELL(0.053 ns) = 3.717 ns; Loc. = LCCOMB_X38_Y36_N0; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[17]~14'
        Info: 10: + IC(0.232 ns) + CELL(0.053 ns) = 4.002 ns; Loc. = LCCOMB_X38_Y36_N20; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[19]~15'
        Info: 11: + IC(0.221 ns) + CELL(0.053 ns) = 4.276 ns; Loc. = LCCOMB_X38_Y36_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[21]~16'
        Info: 12: + IC(0.223 ns) + CELL(0.053 ns) = 4.552 ns; Loc. = LCCOMB_X38_Y36_N14; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~17'
        Info: 13: + IC(0.221 ns) + CELL(0.053 ns) = 4.826 ns; Loc. = LCCOMB_X38_Y36_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~18'
        Info: 14: + IC(0.774 ns) + CELL(0.346 ns) = 5.946 ns; Loc. = LCCOMB_X36_Y35_N8; Fanout = 4; COMB Node = 'Ula32:inst3|Mux5~1'
        Info: 15: + IC(4.831 ns) + CELL(2.002 ns) = 12.779 ns; Loc. = PIN_AW15; Fanout = 0; PIN Node = 'aluresult[26]'
        Info: Total cell delay = 3.422 ns ( 26.78 % )
        Info: Total interconnect delay = 9.357 ns ( 73.22 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 6.781 ns
    Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
    Info: 2: + IC(3.733 ns) + CELL(2.164 ns) = 6.781 ns; Loc. = PIN_AA36; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.048 ns ( 44.95 % )
    Info: Total interconnect delay = 3.733 ns ( 55.05 % )
Info: th for register "unidadeControle:inst25|state.beq2" (data pin = "reset", clock pin = "clk") is 0.417 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.096 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_Y37; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.313 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 2055; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.281 ns) + CELL(0.618 ns) = 3.096 ns; Loc. = LCFF_X26_Y36_N27; Fanout = 2; REG Node = 'unidadeControle:inst25|state.beq2'
        Info: Total cell delay = 1.502 ns ( 48.51 % )
        Info: Total interconnect delay = 1.594 ns ( 51.49 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.828 ns
        Info: 1: + IC(0.000 ns) + CELL(0.884 ns) = 0.884 ns; Loc. = PIN_W37; Fanout = 543; PIN Node = 'reset'
        Info: 2: + IC(1.547 ns) + CELL(0.397 ns) = 2.828 ns; Loc. = LCFF_X26_Y36_N27; Fanout = 2; REG Node = 'unidadeControle:inst25|state.beq2'
        Info: Total cell delay = 1.281 ns ( 45.30 % )
        Info: Total interconnect delay = 1.547 ns ( 54.70 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 201 warnings
    Info: Peak virtual memory: 4424 megabytes
    Info: Processing ended: Sat Oct 19 08:40:08 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


