TimeQuest Timing Analyzer report for uart
Tue Feb 11 22:52:54 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOckIn'
 13. Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp'
 14. Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 15. Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 16. Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp'
 17. Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 18. Slow 1200mV 85C Model Hold: 'CLOckIn'
 19. Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 20. Slow 1200mV 85C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 21. Slow 1200mV 85C Model Removal: 'UART_tx:t1|fd:f1|temp'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLOckIn'
 30. Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'
 31. Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 32. Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 33. Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'
 34. Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 35. Slow 1200mV 0C Model Hold: 'CLOckIn'
 36. Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 37. Slow 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 38. Slow 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLOckIn'
 46. Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'
 47. Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 48. Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 49. Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'
 50. Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 51. Fast 1200mV 0C Model Hold: 'CLOckIn'
 52. Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 53. Fast 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 54. Fast 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLOckIn                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOckIn }                ;
; uart_rx:r1|fd:f1|temp2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:r1|fd:f1|temp2 } ;
; UART_tx:t1|fd:f1|temp  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_tx:t1|fd:f1|temp }  ;
; UART_tx:t1|fd:f1|temp1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_tx:t1|fd:f1|temp1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+-------------+-----------------+------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name             ; Note                                           ;
+-------------+-----------------+------------------------+------------------------------------------------+
; 137.8 MHz   ; 137.8 MHz       ; CLOckIn                ;                                                ;
; 150.22 MHz  ; 150.22 MHz      ; UART_tx:t1|fd:f1|temp  ;                                                ;
; 242.84 MHz  ; 242.84 MHz      ; uart_rx:r1|fd:f1|temp2 ;                                                ;
; 1128.67 MHz ; 402.09 MHz      ; UART_tx:t1|fd:f1|temp1 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -6.257 ; -193.000      ;
; UART_tx:t1|fd:f1|temp  ; -5.657 ; -128.323      ;
; uart_rx:r1|fd:f1|temp2 ; -3.118 ; -116.864      ;
; UART_tx:t1|fd:f1|temp1 ; 0.114  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.453 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.455 ; 0.000         ;
; CLOckIn                ; 0.481 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.497 ; 0.000         ;
+------------------------+-------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp ; -1.245 ; -36.680       ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary         ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 1.104 ; 0.000         ;
+-----------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLOckIn                ; -3.000 ; -118.986        ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759         ;
; UART_tx:t1|fd:f1|temp  ; -1.487 ; -55.019         ;
; UART_tx:t1|fd:f1|temp1 ; -1.487 ; -1.487          ;
+------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOckIn'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.257 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.176      ;
; -6.161 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.080      ;
; -6.114 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.033      ;
; -6.046 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.965      ;
; -6.024 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.943      ;
; -6.004 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.923      ;
; -5.968 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.887      ;
; -5.902 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.821      ;
; -5.897 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.817      ;
; -5.893 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.813      ;
; -5.804 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.724      ;
; -5.798 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.718      ;
; -5.784 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.704      ;
; -5.751 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.671      ;
; -5.750 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.670      ;
; -5.672 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.591      ;
; -5.660 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.580      ;
; -5.606 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.526      ;
; -5.604 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.524      ;
; -5.578 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.497      ;
; -5.537 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.457      ;
; -5.537 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.457      ;
; -5.525 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.444      ;
; -5.515 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.435      ;
; -5.495 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.415      ;
; -5.460 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.380      ;
; -5.455 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.375      ;
; -5.431 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.350      ;
; -5.383 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.302      ;
; -5.346 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.266      ;
; -5.313 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.233      ;
; -5.308 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.228      ;
; -5.285 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.205      ;
; -5.284 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.203      ;
; -5.249 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.168      ;
; -5.234 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.153      ;
; -5.214 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.134      ;
; -5.199 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.119      ;
; -5.166 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.086      ;
; -5.164 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.083      ;
; -5.161 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.081      ;
; -5.139 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.058      ;
; -5.099 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.018      ;
; -5.077 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.997      ;
; -5.072 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.992      ;
; -5.069 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.989      ;
; -5.052 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.972      ;
; -5.022 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.941      ;
; -5.020 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.939      ;
; -4.980 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.899      ;
; -4.931 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.851      ;
; -4.922 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.842      ;
; -4.886 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.805      ;
; -4.884 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.803      ;
; -4.872 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.791      ;
; -4.837 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.756      ;
; -4.825 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.744      ;
; -4.801 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.720      ;
; -4.789 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.709      ;
; -4.780 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.700      ;
; -4.778 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.697      ;
; -4.777 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.696      ;
; -4.776 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.696      ;
; -4.776 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.695      ;
; -4.775 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.694      ;
; -4.769 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.688      ;
; -4.762 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.681      ;
; -4.752 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.671      ;
; -4.747 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.666      ;
; -4.738 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.658      ;
; -4.736 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.655      ;
; -4.727 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.646      ;
; -4.691 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.610      ;
; -4.687 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.607      ;
; -4.682 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.601      ;
; -4.681 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.600      ;
; -4.679 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.598      ;
; -4.676 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.596      ;
; -4.668 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.587      ;
; -4.667 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.587      ;
; -4.666 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.587      ;
; -4.665 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.586      ;
; -4.659 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.578      ;
; -4.643 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.563      ;
; -4.635 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.554      ;
; -4.634 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.554      ;
; -4.634 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.553      ;
; -4.632 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.551      ;
; -4.627 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.548      ;
; -4.626 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.546      ;
; -4.625 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.544      ;
; -4.608 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.527      ;
; -4.597 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.517      ;
; -4.595 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.515      ;
; -4.583 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.503      ;
; -4.571 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.492      ;
; -4.570 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.491      ;
; -4.568 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[12] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.488      ;
; -4.567 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.486      ;
; -4.566 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.485      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -5.657 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 6.579      ;
; -5.651 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.572      ;
; -5.650 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 6.572      ;
; -5.644 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.565      ;
; -5.434 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.355      ;
; -5.432 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.353      ;
; -5.356 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.277      ;
; -5.349 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.270      ;
; -5.290 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.211      ;
; -5.288 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.209      ;
; -5.236 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 6.158      ;
; -5.230 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.151      ;
; -5.209 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.130      ;
; -5.202 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.123      ;
; -5.139 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.060      ;
; -5.137 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.058      ;
; -5.067 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.988      ;
; -5.060 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.981      ;
; -5.016 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.937      ;
; -4.994 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.915      ;
; -4.992 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.913      ;
; -4.935 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.856      ;
; -4.922 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.843      ;
; -4.915 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.836      ;
; -4.872 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.793      ;
; -4.848 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.769      ;
; -4.846 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.767      ;
; -4.788 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.709      ;
; -4.777 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.698      ;
; -4.770 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.691      ;
; -4.721 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.642      ;
; -4.701 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.622      ;
; -4.699 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.620      ;
; -4.646 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.567      ;
; -4.635 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.553      ;
; -4.628 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.546      ;
; -4.627 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.548      ;
; -4.620 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.541      ;
; -4.576 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.497      ;
; -4.559 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.480      ;
; -4.557 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.478      ;
; -4.508 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 5.427      ;
; -4.506 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 5.425      ;
; -4.501 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.422      ;
; -4.430 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.351      ;
; -4.413 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.334      ;
; -4.411 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.332      ;
; -4.362 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 5.281      ;
; -4.360 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 5.279      ;
; -4.356 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.277      ;
; -4.329 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.247      ;
; -4.327 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.245      ;
; -4.283 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.204      ;
; -4.214 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.132      ;
; -4.209 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.127      ;
; -4.206 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.124      ;
; -4.206 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.127      ;
; -4.141 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.062      ;
; -4.090 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 5.009      ;
; -4.061 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.979      ;
; -4.059 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.977      ;
; -4.056 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.980      ;
; -4.050 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.973      ;
; -3.995 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 4.916      ;
; -3.944 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.082     ; 4.863      ;
; -3.911 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.829      ;
; -3.873 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.797      ;
; -3.867 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.790      ;
; -3.855 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 4.777      ;
; -3.849 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 4.770      ;
; -3.804 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.727      ;
; -3.799 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.717      ;
; -3.797 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.715      ;
; -3.790 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.708      ;
; -3.767 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.685      ;
; -3.765 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.683      ;
; -3.758 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 4.679      ;
; -3.755 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.678      ;
; -3.753 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 4.675      ;
; -3.747 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 4.668      ;
; -3.734 ; UART_tx:t1|n[31] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.652      ;
; -3.729 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 4.646      ;
; -3.727 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 4.644      ;
; -3.727 ; UART_tx:t1|n[31] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.645      ;
; -3.718 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.076     ; 4.643      ;
; -3.712 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.636      ;
; -3.692 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.076     ; 4.617      ;
; -3.691 ; UART_tx:t1|n[26] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 4.608      ;
; -3.689 ; UART_tx:t1|n[26] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 4.606      ;
; -3.686 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.610      ;
; -3.674 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.598      ;
; -3.671 ; UART_tx:t1|n[24] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.589      ;
; -3.669 ; UART_tx:t1|n[24] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.587      ;
; -3.668 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.077     ; 4.592      ;
; -3.662 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.585      ;
; -3.661 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.584      ;
; -3.643 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 4.561      ;
; -3.637 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.560      ;
; -3.631 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 4.553      ;
; -3.621 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 4.544      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                     ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.118 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 4.041      ;
; -3.086 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 4.009      ;
; -3.056 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.979      ;
; -2.988 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.911      ;
; -2.973 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.896      ;
; -2.972 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.895      ;
; -2.940 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.863      ;
; -2.938 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.861      ;
; -2.910 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.833      ;
; -2.908 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.831      ;
; -2.843 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.766      ;
; -2.842 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.765      ;
; -2.827 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.750      ;
; -2.827 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.750      ;
; -2.826 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.749      ;
; -2.794 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.717      ;
; -2.793 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.716      ;
; -2.792 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.715      ;
; -2.764 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.687      ;
; -2.763 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.686      ;
; -2.762 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.685      ;
; -2.698 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.621      ;
; -2.697 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.620      ;
; -2.696 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.619      ;
; -2.681 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.604      ;
; -2.681 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.604      ;
; -2.680 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.603      ;
; -2.680 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.603      ;
; -2.679 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.602      ;
; -2.669 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.592      ;
; -2.651 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.574      ;
; -2.648 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.571      ;
; -2.647 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.570      ;
; -2.646 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.569      ;
; -2.621 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.544      ;
; -2.618 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.541      ;
; -2.617 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.540      ;
; -2.616 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.539      ;
; -2.608 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.531      ;
; -2.597 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.520      ;
; -2.560 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.483      ;
; -2.552 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.475      ;
; -2.551 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.474      ;
; -2.550 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.473      ;
; -2.536 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.459      ;
; -2.535 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.458      ;
; -2.535 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.458      ;
; -2.534 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.457      ;
; -2.533 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.456      ;
; -2.505 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.428      ;
; -2.504 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.427      ;
; -2.502 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.425      ;
; -2.501 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.424      ;
; -2.500 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.423      ;
; -2.488 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.410      ;
; -2.488 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.411      ;
; -2.477 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.399      ;
; -2.477 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.400      ;
; -2.477 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.399      ;
; -2.475 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.398      ;
; -2.474 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.397      ;
; -2.472 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.395      ;
; -2.471 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.394      ;
; -2.470 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.393      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.467 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.080     ; 3.388      ;
; -2.466 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.388      ;
; -2.450 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.373      ;
; -2.439 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.362      ;
; -2.414 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.337      ;
; -2.407 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.330      ;
; -2.406 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.329      ;
; -2.405 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.328      ;
; -2.404 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.327      ;
; -2.390 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.313      ;
; -2.390 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.313      ;
; -2.389 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.312      ;
; -2.389 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.312      ;
; -2.388 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.311      ;
; -2.387 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.310      ;
; -2.380 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.303      ;
; -2.372 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.295      ;
; -2.369 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.292      ;
; -2.366 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.289      ;
; -2.361 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.284      ;
; -2.359 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.282      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                    ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.114 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.049     ; 0.858      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                   ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.453 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[19]         ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_tx:t1|n[16]         ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.772 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.901      ; 1.895      ;
; 0.814 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.106      ;
; 0.834 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.126      ;
; 1.085 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 1.381      ;
; 1.089 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.384      ;
; 1.223 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.077      ; 1.512      ;
; 1.252 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 1.548      ;
; 1.252 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 1.548      ;
; 1.387 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.682      ;
; 1.387 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.682      ;
; 1.389 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.684      ;
; 1.390 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.685      ;
; 1.391 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.686      ;
; 1.392 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.687      ;
; 1.393 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.688      ;
; 1.394 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.689      ;
; 1.394 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.689      ;
; 1.413 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.708      ;
; 1.419 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.714      ;
; 1.511 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.802      ;
; 1.521 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.813      ;
; 1.529 ; uart_rx:r1|TESTOUT[7]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.233     ; 1.528      ;
; 1.581 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.876      ;
; 1.587 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.882      ;
; 1.602 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 1.896      ;
; 1.630 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.925      ;
; 1.649 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 1.943      ;
; 1.649 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 1.943      ;
; 1.670 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.965      ;
; 1.679 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.974      ;
; 1.685 ; uart_rx:r1|TESTOUT[3]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.233     ; 1.684      ;
; 1.728 ; UART_tx:t1|n[7]          ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.020      ;
; 1.733 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.025      ;
; 1.733 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.025      ;
; 1.736 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.027      ;
; 1.744 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.036      ;
; 1.748 ; UART_tx:t1|n[0]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.042      ;
; 1.758 ; UART_tx:t1|n[15]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.053      ;
; 1.765 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 2.061      ;
; 1.765 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 2.061      ;
; 1.765 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.059      ;
; 1.766 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.060      ;
; 1.799 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.091      ;
; 1.801 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.092      ;
; 1.813 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 2.109      ;
; 1.813 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.084      ; 2.109      ;
; 1.813 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.107      ;
; 1.814 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.108      ;
; 1.843 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.135      ;
; 1.859 ; UART_tx:t1|n[0]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.150      ;
; 1.866 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.157      ;
; 1.878 ; UART_tx:t1|n[18]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.172      ;
; 1.878 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.173      ;
; 1.879 ; uart_rx:r1|TESTOUT[5]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.233     ; 1.878      ;
; 1.891 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.186      ;
; 1.892 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.187      ;
; 1.893 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.188      ;
; 1.894 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.189      ;
; 1.895 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.190      ;
; 1.896 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.191      ;
; 1.897 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.192      ;
; 1.898 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.193      ;
; 1.898 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.193      ;
; 1.900 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.195      ;
; 1.900 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.195      ;
; 1.904 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.196      ;
; 1.904 ; UART_tx:t1|n[1]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.082      ; 2.198      ;
; 1.910 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.203      ;
; 1.910 ; uart_rx:r1|TESTOUT[4]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.233     ; 1.909      ;
; 1.916 ; UART_tx:t1|TX            ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.209      ;
; 1.921 ; UART_tx:t1|n[12]         ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.213      ;
; 1.926 ; UART_tx:t1|n[16]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.219      ;
; 1.930 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.223      ;
; 1.939 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.231      ;
; 1.945 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.240      ;
; 1.946 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.241      ;
; 1.947 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.242      ;
; 1.949 ; UART_tx:t1|n[31]         ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.078      ; 2.239      ;
; 1.949 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.244      ;
; 1.950 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.245      ;
; 1.951 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.244      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                     ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.455 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.758      ;
; 0.494 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.785      ;
; 0.502 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.793      ;
; 0.536 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.827      ;
; 0.537 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.828      ;
; 0.762 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.762 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.788 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.079      ;
; 0.831 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.122      ;
; 0.832 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.123      ;
; 0.833 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.124      ;
; 1.048 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.077      ; 1.337      ;
; 1.048 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.077      ; 1.337      ;
; 1.057 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.348      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.084 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.375      ;
; 1.116 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.408      ;
; 1.117 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.411      ;
; 1.126 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOckIn'                                                                                                   ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.481 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 0.774      ;
; 0.482 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 0.774      ;
; 0.732 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.026      ;
; 0.733 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.027      ;
; 0.734 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.027      ;
; 0.734 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.027      ;
; 0.734 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.027      ;
; 0.735 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.027      ;
; 0.735 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.028      ;
; 0.736 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.028      ;
; 0.736 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.028      ;
; 0.736 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.028      ;
; 0.736 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.032      ;
; 0.762 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[0]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.054      ;
; 0.932 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.226      ;
; 0.933 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.226      ;
; 0.933 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.226      ;
; 0.934 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.226      ;
; 0.935 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.229      ;
; 0.936 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.937 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.229      ;
; 0.937 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.231      ;
; 0.937 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.231      ;
; 0.939 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.231      ;
; 0.939 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.232      ;
; 0.939 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.233      ;
; 0.939 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.233      ;
; 0.940 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.232      ;
; 0.940 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.232      ;
; 0.940 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.233      ;
; 0.941 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.233      ;
; 0.941 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.235      ;
; 0.942 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.942 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.943 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.235      ;
; 0.943 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.236      ;
; 0.984 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.277      ;
; 1.004 ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; CLOckIn     ; 0.000        ; 2.630      ; 4.137      ;
; 1.074 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; CLOckIn     ; 0.000        ; 2.603      ; 4.180      ;
; 1.087 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.381      ;
; 1.088 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.382      ;
; 1.088 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.382      ;
; 1.089 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.382      ;
; 1.089 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.382      ;
; 1.090 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.382      ;
; 1.090 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.384      ;
; 1.097 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.391      ;
; 1.098 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.391      ;
; 1.099 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.393      ;
; 1.103 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.395      ;
; 1.106 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.080      ; 1.401      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.497 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.049      ; 0.758      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                         ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; -1.245 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.945      ;
; -1.245 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.945      ;
; -1.245 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.945      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -1.068 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.691      ; 2.770      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.997 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.689      ; 2.697      ;
; -0.992 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.692      ; 2.695      ;
; -0.992 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.692      ; 2.695      ;
; -0.992 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.692      ; 2.695      ;
; -0.928 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.688      ; 2.627      ;
; -0.635 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.690      ; 2.336      ;
; -0.635 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.690      ; 2.336      ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                         ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 1.104 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.901      ; 2.227      ;
; 1.104 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.901      ; 2.227      ;
; 1.344 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.898      ; 2.464      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.531      ;
; 1.417 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.903      ; 2.542      ;
; 1.417 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.903      ; 2.542      ;
; 1.417 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.903      ; 2.542      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.493 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.902      ; 2.617      ;
; 1.617 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.738      ;
; 1.617 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.738      ;
; 1.617 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.738      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+-------------+-----------------+------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name             ; Note                                           ;
+-------------+-----------------+------------------------+------------------------------------------------+
; 149.03 MHz  ; 149.03 MHz      ; CLOckIn                ;                                                ;
; 165.21 MHz  ; 165.21 MHz      ; UART_tx:t1|fd:f1|temp  ;                                                ;
; 274.2 MHz   ; 274.2 MHz       ; uart_rx:r1|fd:f1|temp2 ;                                                ;
; 1265.82 MHz ; 402.09 MHz      ; UART_tx:t1|fd:f1|temp1 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -5.710 ; -165.637      ;
; UART_tx:t1|fd:f1|temp  ; -5.053 ; -113.043      ;
; uart_rx:r1|fd:f1|temp2 ; -2.647 ; -105.112      ;
; UART_tx:t1|fd:f1|temp1 ; 0.210  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.404 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.404 ; 0.000         ;
; CLOckIn                ; 0.446 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.447 ; 0.000         ;
+------------------------+-------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary          ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp ; -1.150 ; -33.404       ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 0.986 ; 0.000         ;
+-----------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -118.986       ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759        ;
; UART_tx:t1|fd:f1|temp  ; -1.487 ; -55.019        ;
; UART_tx:t1|fd:f1|temp1 ; -1.487 ; -1.487         ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.710 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.639      ;
; -5.623 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.552      ;
; -5.589 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.518      ;
; -5.574 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.503      ;
; -5.506 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.435      ;
; -5.489 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.418      ;
; -5.463 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.392      ;
; -5.448 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.377      ;
; -5.365 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.295      ;
; -5.318 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.248      ;
; -5.295 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.224      ;
; -5.241 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.171      ;
; -5.239 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.169      ;
; -5.231 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.161      ;
; -5.206 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.135      ;
; -5.196 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.126      ;
; -5.120 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.049      ;
; -5.114 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.044      ;
; -5.113 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.043      ;
; -5.101 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.031      ;
; -5.079 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.008      ;
; -5.070 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.000      ;
; -5.056 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.986      ;
; -4.993 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.922      ;
; -4.993 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.923      ;
; -4.988 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.918      ;
; -4.988 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.918      ;
; -4.957 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.886      ;
; -4.940 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.870      ;
; -4.879 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.809      ;
; -4.867 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.796      ;
; -4.863 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.793      ;
; -4.861 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.791      ;
; -4.842 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.771      ;
; -4.828 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.757      ;
; -4.813 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.743      ;
; -4.810 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.739      ;
; -4.742 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.671      ;
; -4.736 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.666      ;
; -4.734 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.664      ;
; -4.727 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.657      ;
; -4.711 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.640      ;
; -4.690 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.619      ;
; -4.686 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.616      ;
; -4.686 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.616      ;
; -4.672 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.602      ;
; -4.609 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.539      ;
; -4.605 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.535      ;
; -4.565 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.494      ;
; -4.560 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.490      ;
; -4.545 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.475      ;
; -4.475 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.404      ;
; -4.473 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.402      ;
; -4.450 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.379      ;
; -4.448 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.377      ;
; -4.439 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.369      ;
; -4.436 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.365      ;
; -4.420 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.350      ;
; -4.419 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.348      ;
; -4.394 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.323      ;
; -4.386 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.315      ;
; -4.385 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.314      ;
; -4.352 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.281      ;
; -4.350 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.279      ;
; -4.337 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.266      ;
; -4.320 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.249      ;
; -4.298 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.227      ;
; -4.290 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.220      ;
; -4.269 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.198      ;
; -4.262 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.192      ;
; -4.262 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.191      ;
; -4.260 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.189      ;
; -4.259 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.188      ;
; -4.252 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.181      ;
; -4.226 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.155      ;
; -4.211 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.140      ;
; -4.196 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.126      ;
; -4.192 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.121      ;
; -4.175 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.104      ;
; -4.173 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.102      ;
; -4.172 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.101      ;
; -4.163 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.093      ;
; -4.163 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.093      ;
; -4.141 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.070      ;
; -4.139 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.068      ;
; -4.138 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.067      ;
; -4.138 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.068      ;
; -4.136 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.066      ;
; -4.126 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.055      ;
; -4.125 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.055      ;
; -4.124 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.053      ;
; -4.124 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.054      ;
; -4.123 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.052      ;
; -4.109 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.039      ;
; -4.106 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.036      ;
; -4.103 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.033      ;
; -4.093 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.022      ;
; -4.091 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.021      ;
; -4.089 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.018      ;
; -4.080 ; UART_tx:t1|fd:f1|j[23] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.009      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                           ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -5.053 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 5.987      ;
; -5.049 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.982      ;
; -5.039 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 5.973      ;
; -5.035 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.968      ;
; -4.863 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.796      ;
; -4.849 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.782      ;
; -4.794 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.727      ;
; -4.780 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.713      ;
; -4.739 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.672      ;
; -4.725 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.658      ;
; -4.667 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.600      ;
; -4.654 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 5.588      ;
; -4.653 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.586      ;
; -4.650 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.583      ;
; -4.607 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.540      ;
; -4.593 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.526      ;
; -4.546 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.479      ;
; -4.532 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.465      ;
; -4.482 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.415      ;
; -4.468 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.401      ;
; -4.464 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.397      ;
; -4.420 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.353      ;
; -4.406 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.339      ;
; -4.395 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.328      ;
; -4.356 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.289      ;
; -4.342 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.275      ;
; -4.340 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.273      ;
; -4.296 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.229      ;
; -4.282 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.215      ;
; -4.268 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.201      ;
; -4.228 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.161      ;
; -4.214 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.147      ;
; -4.208 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.141      ;
; -4.174 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.105      ;
; -4.165 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.098      ;
; -4.160 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.091      ;
; -4.151 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.084      ;
; -4.147 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.080      ;
; -4.109 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 5.041      ;
; -4.108 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.041      ;
; -4.108 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 5.040      ;
; -4.094 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.027      ;
; -4.083 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 5.016      ;
; -4.021 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.954      ;
; -3.985 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.917      ;
; -3.984 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.916      ;
; -3.982 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.915      ;
; -3.968 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.901      ;
; -3.957 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.890      ;
; -3.917 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.848      ;
; -3.916 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.847      ;
; -3.897 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.830      ;
; -3.829 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.762      ;
; -3.822 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.753      ;
; -3.821 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.752      ;
; -3.775 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.706      ;
; -3.766 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.699      ;
; -3.727 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.659      ;
; -3.709 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.642      ;
; -3.696 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.627      ;
; -3.695 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.626      ;
; -3.603 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.535      ;
; -3.583 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.516      ;
; -3.538 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.473      ;
; -3.535 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.466      ;
; -3.534 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 4.468      ;
; -3.447 ; UART_tx:t1|n[31] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.378      ;
; -3.440 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.371      ;
; -3.433 ; UART_tx:t1|n[31] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.364      ;
; -3.398 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.331      ;
; -3.394 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 4.324      ;
; -3.393 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 4.323      ;
; -3.388 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.319      ;
; -3.387 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.318      ;
; -3.375 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.307      ;
; -3.367 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.298      ;
; -3.366 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.297      ;
; -3.341 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.273      ;
; -3.334 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.269      ;
; -3.330 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 4.264      ;
; -3.320 ; UART_tx:t1|n[29] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.251      ;
; -3.317 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 4.251      ;
; -3.314 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.245      ;
; -3.306 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.239      ;
; -3.306 ; UART_tx:t1|n[29] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.237      ;
; -3.302 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.234      ;
; -3.283 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.066     ; 4.219      ;
; -3.279 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 4.213      ;
; -3.277 ; UART_tx:t1|n[26] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 4.207      ;
; -3.276 ; UART_tx:t1|n[26] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 4.206      ;
; -3.259 ; UART_tx:t1|n[24] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.190      ;
; -3.258 ; UART_tx:t1|n[24] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.189      ;
; -3.233 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.168      ;
; -3.226 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.161      ;
; -3.217 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.149      ;
; -3.207 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.066     ; 4.143      ;
; -3.203 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.138      ;
; -3.202 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.068     ; 4.136      ;
; -3.201 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.067     ; 4.136      ;
; -3.198 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.131      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.647 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.579      ;
; -2.600 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.532      ;
; -2.561 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.493      ;
; -2.522 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.454      ;
; -2.521 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.453      ;
; -2.510 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.442      ;
; -2.474 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.406      ;
; -2.471 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.403      ;
; -2.435 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.367      ;
; -2.432 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.364      ;
; -2.408 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.341      ;
; -2.396 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.328      ;
; -2.396 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.328      ;
; -2.395 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.327      ;
; -2.391 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.324      ;
; -2.385 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.317      ;
; -2.384 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.316      ;
; -2.349 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.282      ;
; -2.348 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.280      ;
; -2.346 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.278      ;
; -2.345 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.277      ;
; -2.332 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.265      ;
; -2.309 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.241      ;
; -2.307 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.239      ;
; -2.306 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.238      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.290 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.221      ;
; -2.270 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.202      ;
; -2.270 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.202      ;
; -2.269 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.201      ;
; -2.266 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.198      ;
; -2.259 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.191      ;
; -2.259 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.191      ;
; -2.258 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.190      ;
; -2.232 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.165      ;
; -2.224 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.156      ;
; -2.222 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.154      ;
; -2.220 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.152      ;
; -2.219 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.151      ;
; -2.218 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.151      ;
; -2.215 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.148      ;
; -2.215 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.148      ;
; -2.205 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.138      ;
; -2.201 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.134      ;
; -2.191 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.124      ;
; -2.185 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.117      ;
; -2.183 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.115      ;
; -2.181 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.113      ;
; -2.180 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.112      ;
; -2.174 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.107      ;
; -2.145 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.077      ;
; -2.144 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.076      ;
; -2.144 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.076      ;
; -2.144 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.077      ;
; -2.143 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.075      ;
; -2.142 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.075      ;
; -2.141 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.073      ;
; -2.140 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.072      ;
; -2.133 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.065      ;
; -2.133 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.065      ;
; -2.133 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.066      ;
; -2.132 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.064      ;
; -2.129 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.062      ;
; -2.127 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.060      ;
; -2.118 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.051      ;
; -2.115 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.048      ;
; -2.100 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.033      ;
; -2.098 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.030      ;
; -2.098 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.030      ;
; -2.098 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.031      ;
; -2.097 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.030      ;
; -2.096 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.028      ;
; -2.094 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.026      ;
; -2.093 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.025      ;
; -2.083 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.016      ;
; -2.082 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.015      ;
; -2.076 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.009      ;
; -2.061 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.994      ;
; -2.059 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.991      ;
; -2.059 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.991      ;
; -2.057 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.989      ;
; -2.055 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.987      ;
; -2.054 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.986      ;
; -2.026 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.959      ;
; -2.023 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.956      ;
; -2.019 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.951      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.210 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.042     ; 0.770      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.404 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[19]         ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[16]         ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.677 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 1.698      ;
; 0.762 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.027      ;
; 0.773 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.038      ;
; 0.979 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.246      ;
; 1.012 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.278      ;
; 1.084 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.068      ; 1.347      ;
; 1.118 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.385      ;
; 1.118 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.385      ;
; 1.237 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.503      ;
; 1.237 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.503      ;
; 1.239 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.505      ;
; 1.240 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.506      ;
; 1.241 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.507      ;
; 1.242 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.508      ;
; 1.244 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.510      ;
; 1.245 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.511      ;
; 1.246 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.512      ;
; 1.273 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.539      ;
; 1.280 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.546      ;
; 1.345 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.068      ; 1.608      ;
; 1.371 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.636      ;
; 1.373 ; uart_rx:r1|TESTOUT[7]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.211     ; 1.377      ;
; 1.428 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.693      ;
; 1.448 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.714      ;
; 1.458 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.724      ;
; 1.459 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.724      ;
; 1.459 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.724      ;
; 1.469 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.736      ;
; 1.513 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.779      ;
; 1.523 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.789      ;
; 1.537 ; uart_rx:r1|TESTOUT[3]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.211     ; 1.541      ;
; 1.549 ; UART_tx:t1|n[7]          ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.814      ;
; 1.550 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.815      ;
; 1.560 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.825      ;
; 1.569 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.836      ;
; 1.569 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.836      ;
; 1.570 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.835      ;
; 1.574 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.839      ;
; 1.575 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.840      ;
; 1.577 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 1.841      ;
; 1.595 ; UART_tx:t1|n[15]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.862      ;
; 1.603 ; UART_tx:t1|n[0]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.869      ;
; 1.610 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.875      ;
; 1.619 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.068      ; 1.882      ;
; 1.634 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.901      ;
; 1.634 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.901      ;
; 1.639 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.904      ;
; 1.640 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.905      ;
; 1.684 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.068      ; 1.947      ;
; 1.687 ; UART_tx:t1|n[0]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 1.951      ;
; 1.688 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.953      ;
; 1.688 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.954      ;
; 1.688 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.954      ;
; 1.690 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.956      ;
; 1.692 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.958      ;
; 1.693 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.959      ;
; 1.695 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.961      ;
; 1.696 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.962      ;
; 1.697 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.963      ;
; 1.700 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.966      ;
; 1.700 ; UART_tx:t1|n[18]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.966      ;
; 1.701 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.967      ;
; 1.703 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.970      ;
; 1.708 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.973      ;
; 1.716 ; uart_rx:r1|TESTOUT[4]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.211     ; 1.720      ;
; 1.718 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.985      ;
; 1.731 ; uart_rx:r1|TESTOUT[5]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.211     ; 1.735      ;
; 1.732 ; UART_tx:t1|n[12]         ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.997      ;
; 1.737 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.002      ;
; 1.742 ; UART_tx:t1|n[31]         ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 2.006      ;
; 1.746 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 2.010      ;
; 1.753 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.019      ;
; 1.753 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.019      ;
; 1.755 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.020      ;
; 1.755 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.021      ;
; 1.757 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.023      ;
; 1.758 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.024      ;
; 1.760 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.026      ;
; 1.761 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.027      ;
; 1.762 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.028      ;
; 1.765 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.031      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.404 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.684      ;
; 0.457 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.722      ;
; 0.468 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.733      ;
; 0.494 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.759      ;
; 0.495 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.760      ;
; 0.707 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.980      ;
; 0.735 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.000      ;
; 0.774 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.039      ;
; 0.775 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.040      ;
; 0.776 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.041      ;
; 0.934 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.197      ;
; 0.935 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.198      ;
; 0.967 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.232      ;
; 1.029 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.034 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.299      ;
; 1.035 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.035 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.035 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
; 1.044 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.308      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOckIn'                                                                                                   ;
+-------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.446 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.713      ;
; 0.446 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.713      ;
; 0.681 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.949      ;
; 0.682 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.949      ;
; 0.682 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.949      ;
; 0.682 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.950      ;
; 0.684 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[13] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[8]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.956      ;
; 0.713 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[0]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 0.980      ;
; 0.843 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.111      ;
; 0.844 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.111      ;
; 0.844 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.111      ;
; 0.844 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.112      ;
; 0.845 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.112      ;
; 0.845 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.113      ;
; 0.846 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.113      ;
; 0.846 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.113      ;
; 0.846 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.847 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.848 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.849 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.116      ;
; 0.849 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.116      ;
; 0.849 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.116      ;
; 0.851 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.119      ;
; 0.852 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.119      ;
; 0.852 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.119      ;
; 0.859 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.127      ;
; 0.860 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.127      ;
; 0.873 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.140      ;
; 0.998 ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; CLOckIn     ; 0.000        ; 2.418      ; 3.881      ;
; 1.003 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.003 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.003 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.004 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.271      ;
; 1.004 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.271      ;
; 1.005 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.272      ;
; 1.006 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.273      ;
; 1.008 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.276      ;
; 1.009 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.276      ;
; 1.010 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.277      ;
; 1.010 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.277      ;
; 1.015 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[22] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.283      ;
; 1.020 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.288      ;
; 1.021 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.021 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.021 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.021 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.289      ;
; 1.022 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.289      ;
; 1.022 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.289      ;
; 1.023 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.290      ;
; 1.023 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn               ; CLOckIn     ; 0.000        ; 0.072      ; 1.290      ;
+-------+------------------------+------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.447 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.042      ; 0.684      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; -1.150 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.631      ; 2.793      ;
; -1.150 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.631      ; 2.793      ;
; -1.150 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.631      ; 2.793      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.973 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.632      ; 2.617      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.911 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.630      ; 2.553      ;
; -0.893 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.633      ; 2.538      ;
; -0.893 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.633      ; 2.538      ;
; -0.893 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.633      ; 2.538      ;
; -0.838 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.629      ; 2.479      ;
; -0.548 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.631      ; 2.191      ;
; -0.548 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.631      ; 2.191      ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.986 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 2.007      ;
; 0.986 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 2.007      ;
; 1.195 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.814      ; 2.214      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.249 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.815      ; 2.269      ;
; 1.260 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.818      ; 2.283      ;
; 1.260 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.818      ; 2.283      ;
; 1.260 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.818      ; 2.283      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.326 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.817      ; 2.348      ;
; 1.435 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 2.456      ;
; 1.435 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 2.456      ;
; 1.435 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.816      ; 2.456      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -2.113 ; -41.916       ;
; UART_tx:t1|fd:f1|temp  ; -1.862 ; -34.856       ;
; uart_rx:r1|fd:f1|temp2 ; -0.841 ; -20.171       ;
; UART_tx:t1|fd:f1|temp1 ; 0.624  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.185 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.185 ; 0.000         ;
; CLOckIn                ; 0.192 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.206 ; 0.000         ;
+------------------------+-------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary         ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 0.004 ; 0.000         ;
+-----------------------+-------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 0.410 ; 0.000         ;
+-----------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -86.055        ;
; uart_rx:r1|fd:f1|temp2 ; -1.000 ; -57.000        ;
; UART_tx:t1|fd:f1|temp  ; -1.000 ; -37.000        ;
; UART_tx:t1|fd:f1|temp1 ; -1.000 ; -1.000         ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.113 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 3.063      ;
; -2.070 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 3.020      ;
; -2.051 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 3.001      ;
; -2.010 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.959      ;
; -2.000 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.949      ;
; -2.000 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.950      ;
; -1.987 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.937      ;
; -1.981 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.931      ;
; -1.954 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.904      ;
; -1.943 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.893      ;
; -1.942 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.891      ;
; -1.939 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.889      ;
; -1.930 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.880      ;
; -1.925 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.875      ;
; -1.874 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.824      ;
; -1.862 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.812      ;
; -1.855 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.805      ;
; -1.842 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.792      ;
; -1.814 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.765      ;
; -1.808 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.758      ;
; -1.807 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.757      ;
; -1.803 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.754      ;
; -1.797 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.747      ;
; -1.794 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.744      ;
; -1.783 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.733      ;
; -1.773 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.723      ;
; -1.735 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.685      ;
; -1.729 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.679      ;
; -1.726 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.676      ;
; -1.716 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.666      ;
; -1.709 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.659      ;
; -1.671 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.621      ;
; -1.668 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.618      ;
; -1.660 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.610      ;
; -1.658 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.608      ;
; -1.651 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.601      ;
; -1.647 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.597      ;
; -1.638 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.588      ;
; -1.613 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.563      ;
; -1.609 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.559      ;
; -1.608 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.558      ;
; -1.604 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.554      ;
; -1.599 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.549      ;
; -1.593 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.543      ;
; -1.589 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.539      ;
; -1.584 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.533      ;
; -1.579 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.529      ;
; -1.561 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.511      ;
; -1.544 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.494      ;
; -1.537 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.487      ;
; -1.526 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.475      ;
; -1.522 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.472      ;
; -1.518 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.468      ;
; -1.513 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.462      ;
; -1.504 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.454      ;
; -1.499 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.449      ;
; -1.495 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.445      ;
; -1.493 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.443      ;
; -1.491 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.441      ;
; -1.490 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.440      ;
; -1.479 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.428      ;
; -1.477 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.427      ;
; -1.475 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.425      ;
; -1.468 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.417      ;
; -1.466 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.416      ;
; -1.460 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.410      ;
; -1.460 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.410      ;
; -1.458 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.407      ;
; -1.456 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.406      ;
; -1.455 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.405      ;
; -1.454 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.404      ;
; -1.454 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.403      ;
; -1.454 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.404      ;
; -1.452 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.402      ;
; -1.450 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.400      ;
; -1.448 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.397      ;
; -1.448 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.398      ;
; -1.448 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.398      ;
; -1.444 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.394      ;
; -1.442 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.392      ;
; -1.433 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.383      ;
; -1.431 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.381      ;
; -1.429 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.379      ;
; -1.429 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.379      ;
; -1.429 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.379      ;
; -1.428 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.378      ;
; -1.424 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[12] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.374      ;
; -1.420 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.370      ;
; -1.415 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.365      ;
; -1.413 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.363      ;
; -1.412 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.361      ;
; -1.412 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.362      ;
; -1.411 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.361      ;
; -1.411 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.361      ;
; -1.410 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.360      ;
; -1.405 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.355      ;
; -1.398 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.348      ;
; -1.396 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.346      ;
; -1.394 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.344      ;
; -1.393 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.343      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                           ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.862 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.036     ; 2.813      ;
; -1.858 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.808      ;
; -1.856 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.036     ; 2.807      ;
; -1.852 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.802      ;
; -1.741 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.691      ;
; -1.735 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.685      ;
; -1.721 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.671      ;
; -1.715 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.665      ;
; -1.688 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.036     ; 2.639      ;
; -1.684 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.634      ;
; -1.676 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.626      ;
; -1.670 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.620      ;
; -1.649 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.599      ;
; -1.643 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.593      ;
; -1.604 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.554      ;
; -1.598 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.548      ;
; -1.587 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.537      ;
; -1.581 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.531      ;
; -1.567 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.517      ;
; -1.547 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.497      ;
; -1.538 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.488      ;
; -1.532 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.482      ;
; -1.520 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.470      ;
; -1.514 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.464      ;
; -1.502 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.452      ;
; -1.475 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.425      ;
; -1.471 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.421      ;
; -1.465 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.415      ;
; -1.453 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.403      ;
; -1.447 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.397      ;
; -1.430 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.380      ;
; -1.413 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.363      ;
; -1.402 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.352      ;
; -1.396 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.346      ;
; -1.392 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.339      ;
; -1.386 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.333      ;
; -1.381 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.331      ;
; -1.375 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.325      ;
; -1.364 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.314      ;
; -1.346 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.296      ;
; -1.334 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.284      ;
; -1.328 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.278      ;
; -1.297 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.247      ;
; -1.279 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.229      ;
; -1.266 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.216      ;
; -1.260 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.210      ;
; -1.260 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.209      ;
; -1.254 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.203      ;
; -1.228 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.178      ;
; -1.224 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.177      ;
; -1.222 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.169      ;
; -1.221 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.168      ;
; -1.220 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.172      ;
; -1.218 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.165      ;
; -1.207 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.157      ;
; -1.192 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.139      ;
; -1.189 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.138      ;
; -1.186 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.133      ;
; -1.184 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.133      ;
; -1.160 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.113      ;
; -1.160 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.110      ;
; -1.156 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.108      ;
; -1.154 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.101      ;
; -1.153 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.100      ;
; -1.104 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.033     ; 2.058      ;
; -1.103 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.056      ;
; -1.103 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.055      ;
; -1.100 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.053      ;
; -1.099 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.051      ;
; -1.092 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.042      ;
; -1.091 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.041      ;
; -1.087 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.036      ;
; -1.086 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.035      ;
; -1.083 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.035      ;
; -1.067 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.033     ; 2.021      ;
; -1.066 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.019      ;
; -1.063 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 2.016      ;
; -1.062 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 2.014      ;
; -1.050 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 1.997      ;
; -1.044 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 1.991      ;
; -1.042 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 1.992      ;
; -1.041 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.036     ; 1.992      ;
; -1.039 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.991      ;
; -1.038 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 1.985      ;
; -1.038 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.990      ;
; -1.038 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 1.987      ;
; -1.037 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 1.990      ;
; -1.037 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 1.987      ;
; -1.033 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.985      ;
; -1.023 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 1.976      ;
; -1.019 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.971      ;
; -1.018 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 1.965      ;
; -1.018 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.034     ; 1.971      ;
; -1.017 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.969      ;
; -1.016 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.036     ; 1.967      ;
; -1.015 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 1.964      ;
; -1.012 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 1.962      ;
; -1.011 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.035     ; 1.963      ;
; -1.007 ; UART_tx:t1|n[31] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 1.954      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.841 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.790      ;
; -0.837 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.786      ;
; -0.827 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.776      ;
; -0.789 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.738      ;
; -0.773 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.719      ;
; -0.769 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.718      ;
; -0.766 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.715      ;
; -0.760 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.708      ;
; -0.722 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.670      ;
; -0.705 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.654      ;
; -0.702 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.651      ;
; -0.702 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.651      ;
; -0.701 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.650      ;
; -0.698 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.647      ;
; -0.698 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.647      ;
; -0.692 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.641      ;
; -0.692 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.641      ;
; -0.691 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.640      ;
; -0.654 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.603      ;
; -0.654 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.603      ;
; -0.653 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.602      ;
; -0.638 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.587      ;
; -0.637 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.586      ;
; -0.634 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.634 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.634 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.633 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.582      ;
; -0.630 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.579      ;
; -0.630 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.579      ;
; -0.624 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.623 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.572      ;
; -0.586 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.535      ;
; -0.586 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.535      ;
; -0.585 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.534      ;
; -0.585 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.534      ;
; -0.570 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.519      ;
; -0.570 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.519      ;
; -0.569 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.518      ;
; -0.566 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.565 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.514      ;
; -0.562 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.511      ;
; -0.562 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.511      ;
; -0.556 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.555 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.504      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.544 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.492      ;
; -0.535 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.485      ;
; -0.534 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.484      ;
; -0.525 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.475      ;
; -0.524 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.474      ;
; -0.518 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.518 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.518 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.517 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.466      ;
; -0.502 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.451      ;
; -0.502 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.451      ;
; -0.501 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.450      ;
; -0.498 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.497 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.446      ;
; -0.494 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.494 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.494 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.488 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.487 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.436      ;
; -0.465 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.415      ;
; -0.459 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.409      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.624 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.024     ; 0.359      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.185 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[19]         ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[16]         ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.249 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 0.758      ;
; 0.329 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.451      ;
; 0.343 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.465      ;
; 0.432 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.557      ;
; 0.438 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.562      ;
; 0.492 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.035      ; 0.611      ;
; 0.498 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.623      ;
; 0.498 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.623      ;
; 0.549 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.673      ;
; 0.549 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.673      ;
; 0.551 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.675      ;
; 0.552 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.676      ;
; 0.552 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.676      ;
; 0.554 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.678      ;
; 0.555 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.679      ;
; 0.556 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.680      ;
; 0.557 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.681      ;
; 0.564 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.688      ;
; 0.570 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.694      ;
; 0.581 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.703      ;
; 0.609 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.036      ; 0.729      ;
; 0.614 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.738      ;
; 0.621 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.745      ;
; 0.636 ; uart_rx:r1|TESTOUT[7]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.125     ; 0.615      ;
; 0.650 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.774      ;
; 0.659 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.781      ;
; 0.670 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.792      ;
; 0.670 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.792      ;
; 0.674 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.796      ;
; 0.676 ; UART_tx:t1|n[7]          ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.798      ;
; 0.676 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.798      ;
; 0.684 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.806      ;
; 0.685 ; UART_tx:t1|n[0]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.808      ;
; 0.691 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.815      ;
; 0.695 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.820      ;
; 0.695 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.820      ;
; 0.696 ; uart_rx:r1|TESTOUT[3]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.125     ; 0.675      ;
; 0.698 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.822      ;
; 0.699 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.821      ;
; 0.703 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.037      ; 0.824      ;
; 0.704 ; UART_tx:t1|n[15]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.829      ;
; 0.714 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.036      ; 0.834      ;
; 0.733 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.857      ;
; 0.734 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.858      ;
; 0.735 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.859      ;
; 0.736 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.860      ;
; 0.737 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.861      ;
; 0.738 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.862      ;
; 0.739 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.863      ;
; 0.740 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.864      ;
; 0.741 ; UART_tx:t1|n[12]         ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.863      ;
; 0.743 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.867      ;
; 0.744 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.868      ;
; 0.754 ; UART_tx:t1|n[1]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.877      ;
; 0.755 ; UART_tx:t1|n[16]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.877      ;
; 0.755 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.880      ;
; 0.757 ; UART_tx:t1|n[0]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.037      ; 0.878      ;
; 0.761 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.883      ;
; 0.764 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.886      ;
; 0.765 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.887      ;
; 0.767 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.889      ;
; 0.770 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.892      ;
; 0.770 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.895      ;
; 0.772 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.897      ;
; 0.772 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.897      ;
; 0.773 ; UART_tx:t1|n[31]         ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.036      ; 0.893      ;
; 0.773 ; uart_rx:r1|TESTOUT[5]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.125     ; 0.752      ;
; 0.776 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.898      ;
; 0.776 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.898      ;
; 0.778 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.900      ;
; 0.782 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.904      ;
; 0.783 ; UART_tx:t1|n[18]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.906      ;
; 0.784 ; UART_tx:t1|n[9]          ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.906      ;
; 0.786 ; UART_tx:t1|TX            ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.908      ;
; 0.790 ; uart_rx:r1|TESTOUT[4]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.125     ; 0.769      ;
; 0.791 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.036      ; 0.911      ;
; 0.797 ; uart_rx:r1|TESTOUT[6]    ; UART_tx:t1|TX            ; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp ; 0.000        ; -0.125     ; 0.776      ;
; 0.810 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.934      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.185 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.314      ;
; 0.200 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.322      ;
; 0.205 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.327      ;
; 0.215 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.337      ;
; 0.216 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.338      ;
; 0.301 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.314 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.436      ;
; 0.337 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.459      ;
; 0.338 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.460      ;
; 0.340 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.462      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.528      ;
; 0.411 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.533      ;
; 0.424 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.035      ; 0.543      ;
; 0.424 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.035      ; 0.543      ;
; 0.450 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.455 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.577      ;
; 0.461 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.583      ;
; 0.461 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOckIn'                                                                                                    ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.192 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.313      ;
; 0.248 ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; CLOckIn     ; 0.000        ; 1.198      ; 1.665      ;
; 0.282 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; CLOckIn     ; 0.000        ; 1.185      ; 1.686      ;
; 0.290 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.411      ;
; 0.290 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.411      ;
; 0.290 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.305 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[0]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.426      ;
; 0.315 ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; CLOckIn     ; 0.000        ; 1.178      ; 1.702      ;
; 0.358 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.359 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.359 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.376 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.497      ;
; 0.439 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.560      ;
; 0.439 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.560      ;
; 0.440 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; UART_tx:t1|fd:f1|j[1]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.449 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.570      ;
; 0.451 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; UART_tx:t1|fd:f1|j[0]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.206 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.024      ; 0.314      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                         ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.004 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.314      ; 1.307      ;
; 0.004 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.314      ; 1.307      ;
; 0.004 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.314      ; 1.307      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.070 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.316      ; 1.243      ;
; 0.108 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.317      ; 1.206      ;
; 0.108 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.317      ; 1.206      ;
; 0.108 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.317      ; 1.206      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.118 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.313      ; 1.192      ;
; 0.146 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.312      ; 1.163      ;
; 0.273 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.314      ; 1.038      ;
; 0.273 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.314      ; 1.038      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 0.919      ;
; 0.410 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 0.919      ;
; 0.521 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.413      ; 1.028      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.535 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.414      ; 1.043      ;
; 0.547 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.418      ; 1.059      ;
; 0.547 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.418      ; 1.059      ;
; 0.547 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.418      ; 1.059      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.569 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.417      ; 1.080      ;
; 0.641 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 1.150      ;
; 0.641 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 1.150      ;
; 0.641 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.415      ; 1.150      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -6.257   ; 0.185 ; -1.245   ; 0.410   ; -3.000              ;
;  CLOckIn                ; -6.257   ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  UART_tx:t1|fd:f1|temp  ; -5.657   ; 0.185 ; -1.245   ; 0.410   ; -1.487              ;
;  UART_tx:t1|fd:f1|temp1 ; 0.114    ; 0.206 ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:r1|fd:f1|temp2 ; -3.118   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -438.187 ; 0.0   ; -36.68   ; 0.0     ; -260.251            ;
;  CLOckIn                ; -193.000 ; 0.000 ; N/A      ; N/A     ; -118.986            ;
;  UART_tx:t1|fd:f1|temp  ; -128.323 ; 0.000 ; -36.680  ; 0.000   ; -55.019             ;
;  UART_tx:t1|fd:f1|temp1 ; 0.000    ; 0.000 ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:r1|fd:f1|temp2 ; -116.864 ; 0.000 ; N/A      ; N/A     ; -84.759             ;
+-------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESet                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOckIn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 6175     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp  ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp1 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 8        ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2362     ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2        ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0        ; 0        ; 0        ; 1        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 6175     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp  ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp1 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 8        ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2362     ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2        ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0        ; 0        ; 0        ; 1        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                         ;
+------------------------+-----------------------+----------+----------+----------+----------+
; From Clock             ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+-----------------------+----------+----------+----------+----------+
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0        ; 0        ; 0        ; 36       ;
+------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Removal Transfers                                                                          ;
+------------------------+-----------------------+----------+----------+----------+----------+
; From Clock             ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+-----------------------+----------+----------+----------+----------+
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0        ; 0        ; 0        ; 36       ;
+------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 141   ; 141  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; CLOckIn                ; CLOckIn                ; Base ; Constrained ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; Base ; Constrained ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; Base ; Constrained ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Feb 11 22:52:50 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_tx:t1|fd:f1|temp UART_tx:t1|fd:f1|temp
    Info (332105): create_clock -period 1.000 -name UART_tx:t1|fd:f1|temp1 UART_tx:t1|fd:f1|temp1
    Info (332105): create_clock -period 1.000 -name CLOckIn CLOckIn
    Info (332105): create_clock -period 1.000 -name uart_rx:r1|fd:f1|temp2 uart_rx:r1|fd:f1|temp2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.257            -193.000 CLOckIn 
    Info (332119):    -5.657            -128.323 UART_tx:t1|fd:f1|temp 
    Info (332119):    -3.118            -116.864 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.114               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.455               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.481               0.000 CLOckIn 
    Info (332119):     0.497               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is -1.245
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.245             -36.680 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 1.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.104               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -118.986 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.487             -55.019 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.487              -1.487 UART_tx:t1|fd:f1|temp1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.710            -165.637 CLOckIn 
    Info (332119):    -5.053            -113.043 UART_tx:t1|fd:f1|temp 
    Info (332119):    -2.647            -105.112 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.210               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.404               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.446               0.000 CLOckIn 
    Info (332119):     0.447               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is -1.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.150             -33.404 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 0.986
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.986               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -118.986 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.487             -55.019 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.487              -1.487 UART_tx:t1|fd:f1|temp1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.113             -41.916 CLOckIn 
    Info (332119):    -1.862             -34.856 UART_tx:t1|fd:f1|temp 
    Info (332119):    -0.841             -20.171 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.624               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.185               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.192               0.000 CLOckIn 
    Info (332119):     0.206               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is 0.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.004               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.410               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -86.055 CLOckIn 
    Info (332119):    -1.000             -57.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.000             -37.000 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.000              -1.000 UART_tx:t1|fd:f1|temp1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4765 megabytes
    Info: Processing ended: Tue Feb 11 22:52:54 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


