module half_adder(a,b,s,c);
  
  input a,b;
  output reg s,c;
  wire w1,w2,w3,w4;
  
  not(w1,a);
  not(w3,b);
  
  or(s,w2,w4);

  and(w2,b,w1);
  and(w4,a,w3);
  and(c,a,b);

endmodule