RTL Register-transfer level :  레지스터와 로직회로를 이용하는 "디지털 회로 설계" 수준.

VHDL : 하드웨어 기 언어

design source : 
constraint file : synthesis/implementation 등 시뮬레이션 이후 단계에서 사용하는 파일
simulation source :

기본 세팅 : create new pj - source file 부분에서 또 create - (constraint file 부분은 pass) - 굳이 버튼으로 in out 안만들어줘도 코딩 통해 생성 가능


 

  : Simulation Source
    : 초기엔 실제론 존재하지 않는 가상의 파일. 이후 작업을 다 마치면 생성됨



