clock_io   =   1.6
cme_addr_min   =   0
cme_enable   =   1
cme_latency   =   300
debug_io_sys   =   1
num_sim_cores   =   4
out   =   ../stats
pcie_arbmux_latency   =   2
pcie_data_msg_bits   =   128
pcie_data_slots_per_flit   =   4
pcie_drs_msg_bits   =   40
pcie_flit_bits   =   528
pcie_lanes   =   16
pcie_max_msg_per_flit   =   4
pcie_ndr_msg_bits   =   30
pcie_per_lane_bw   =   32
pcie_phys_capacity   =   8
pcie_req_msg_bits   =   87
pcie_rwd_msg_bits   =   87
pcie_rxdll_latency   =   5
pcie_rxtrans_latency   =   5
pcie_rxvc_capacity   =   8
pcie_txdll_capacity   =   8
pcie_txdll_latency   =   5
pcie_txreplay_capacity   =   8
pcie_txtrans_latency   =   5
pcie_txvc_capacity   =   8
pcie_vc_cnt   =   2
ramulator_cacheline_size   =   64
ramulator_config_file   =   DDR4-config.cfg
