module tb;
reg d,clk,rst;
wire q;
dff_neg_Ar dut(q,d,clk,rst);
initial begin
d=1'b0;rst=0;#10;
d=1'b1;rst=1;#10;
d=1'b0;rst=1;#10;
$finish;
end
endmodule
