英文關鍵詞： SiC, MOSFET, High-K, gate dielectrics, interface trap 
density 
 
  
(一)NH3+O2；(二)N2O 氮化；(三)POCl3磷化等三種方式。
最後蒸鍍鋁在正背面以形成正背電極。 
3. Hi-Lo CV 量測 
MOS capacitor 製作完成必須利用 Hi-Lo CV 的技巧
量測 Dit 大小，其計算方式如下 
1 1
1 1 1 1 1
it
QS OX HF OX
D
q C C C C
                 
(/cm2eV)  (1) 
其中 CQS 為準靜態電容，CHF 為高頻電容。圖四為熱氧
化 SiO2 MOS capacitor在室溫所量測得到之Hi-Lo CV特
性，量測儀器為 Keithley 595 及 590，高頻頻率設定為
100 KHz，準靜態量測電壓變化設定為 0.1 V/s。經由換
算得到 Dit 之分佈如圖五所示，其有效範圍為 E-Ec = 0.2 
~ 0.7 eV。Dit 大小在 E-Ec = 0.2 eV 的位置超過 1x1013 
/cm2eV，和文獻一致，顯示其中缺陷密度相當高。本計
畫以此技術做為評估比較不同閘極絕緣層介面特性之
準則。 
4. n-MOSFET 製作與量測 
本計劃同時製作 n-MOSFET 以驗證絕緣層對
MOSFET 特性尤其是通道遷移率之影響，其製作流程如
圖六所示。首先以 SF6氣體電漿蝕刻對準記號，再以 Al
離子佈植形成  P+ body，以及 P 離子佈植形成 N+ 
source/drain，接面深度約為 0.5 μm。經過石墨層覆蓋表
面後進行 1700 oC 10 min 之離子佈植活化，然後去除石
墨層並進行 RCA clean，接下來進行閘極絕緣層製程步
驟。蒸鍍 1000 Å Ni 進行 1100 oC 3 min 退火燒結形成金
屬接點後，蒸鍍 3000 Å Al 作為閘極金屬和金屬墊便完
成元件製作。從元件量測 IV 結果可以萃取出 Field effect 
mobility。 
m
FE
ox ds
g L
C V W
   (cm2/Vs)                        (2) 
 
III. 實驗結果與討論 
以下就各部份實驗結果進行討論，分為 MOS 
capacitor 和 MOSFET。 
1. MOS Capacitor 
我們總共嘗試了三種不同的閘極氧化層製程方
法，分別列述如下： 
(A) NH3+O2 
NH3+O2在高溫時可能會進行下列反應 
NH3(g) + 5 O2(g) → 4 NO(g) + 6 H2O(g)            (3) 
而 NO 為氮化最有效之氣體，因此我們期望使用 NH3和
O2的混氣，具有同時進行 SiC 氧化及 SiO2氮化的過程，
以及同時反應氣體較不具毒性等優點。我們改變不同比
例 NH3：O2，從 1:7.5、1:15 到 1:30，反應溫度為 1180 oC，
反應時間為 2 小時，其結果整理如圖七。由圖可知，當
NH3：O2 = 1:15 時為最佳條件，其 Dit 在 E-Ec = 0.7 eV
較非最佳條件減少了一個數量級。然而在 E-Ec = 0.2 eV
的位置改善有限，並且明顯的不如文獻上使用 NO 氮化
的數據。 
(B) N2O 
文獻上另一個有效的方法為 N2O 氮化，我們同時也嘗試
熱氧化 1150oC 2 hr 再加上 1300 oC 2 hr N2O 氮化，預期
之氧化層厚度為 600 Å。Hi-Lo CV 的結果如圖八所示，
明顯的較圖四單純熱氧化為優異。換算得到之 Dit 分佈
如圖十二所示。 
(C) POCl3 
本計劃的一個重點為 POCl3磷化製程，這是近年來極有
潛力的一個新技術。我們比較了兩種製程(1)POCl3 0.28 
slm O2 0.24 slm N2 6 slm 1000oC 10 min (2)POCl3 1 slm 
O2 1 slm N2 2.25 slm 1000oC 20 min。製作成 MOS 
capacitor 所測量得到之 Hi-Lo CV 如圖九、十所示，很
明顯地製程(2)較製程(1)為優異。我們將 SiO2 以氫氟酸
去除之後進行 ESCA 表面分析，結果如圖十一所示。使
用第二種製程有較高的磷原子 P2p 訊號強度，顯示有效
將磷原子擴散至介面，推測是因為製程(2)有較高的
POCl3流量及較長的反應時間。將磷化及氮化製程的 Dit
整理比較如圖十二，可以觀察到製程(1)由於磷擴散不
足，所以 Dit 的改善並沒有明顯的效果；N2O 氮化可以
有效的降低 Dit，在 E-Ec=0.2 eV 的位置約為 3x1011 
/cm2eV，和文獻一致；使用製程(2)有充份的磷原子擴散
至介面，大幅的改善 Dit，在 E-Ec=0.2 eV 的位置小於
1x1011 /cm2eV，是一個極有潛力的方法。 
2. MOSFET 
我們同時使用 N2O 氮化之閘極絕緣層製作
MOSFET，圖十三為量測通道長度 100 μm、寬度 100 μm 
之 MOSFET Id-Vd圖，圖十四為 Id-Vg及 μFE圖，以最大
gm外插方式求得 Vth 為 9.5 V，最大之 μFE為 35 cm2/Vs，
和文獻上一致。使用磷化製程製作 MOSFET 的工作正在
進行中，從 Dit 分析的結果預期 μFE將可以大幅改善。 
 
IV. 結論 
本計劃提出一個新穎的堆疊式閘極絕緣層應用於
碳化矽 MOFET，第一年的工作目標在尋找良好介面性
質之絕緣材料。利用 Hi-Lo CV 量測萃取不同製程之
Dit，比較之後證實 N2O 氮化可以有效改善 Dit 在
E-Ec=0.2 eV 的位置至 3x1011 /cm2eV，而最佳化之 POCl3
磷化製程可以降低 Dit 在 E-Ec=0.2 eV 的位置至 1x1011 
/cm2eV 以下，非常具有潛力。以 N2O 氮化之閘極絕緣
層製作 MOSFET，其最大之 μFE為 35 cm2/Vs，和目前文
獻氮化製程最佳數據相近。以最佳化之 POCl3磷化製程
製作 MOSFET 目前正在進行，預期將有突破性成果。 
 
                V. 計畫成果自評 
本計畫相關實驗結果已整理完成並投稿 IEEE 
Transaction on Electron Devices。 
 
參考文獻 
[1] L. Lipkin and J. Palmour, “Insulator Investigation on SiC for 
Improved Reliability,” IEEE Transactions on Electron Devices, Vol. 
46, No. 3, pp. 525-532, 1999. 
[2] C. –Y. Lu, J. A. Cooper, Jr., T. Tsuji, G. Chung, J. R. Williams, K. 
McDonald, and L. C. Feldman,” Effect of Process Variations and 
Ambient Temperature on Electron Mobility at the SiO2/4H-SiC 
Interface,” IEEE Transactions on Electron Devices, Vol. 50, No. 7, 
Jul. 2003.  
[3] D. Okamoto, H. Yano, K. Hirata, T. Hatayama, and T. Fuyuki, 
“Improved Inversion Channel Mobility in 4H-SiC MOSFETs on Si 
Face Utilizing Phosphorus-Doped Gate Oxide,” IEEE Electron 
Device Lett., Vol. 31, No. 7, Jul. 2010. 
  
 
 
圖八：以熱氧化 SiO2及 1300 oC 2 hr N2O anneal 製作
MOS capacitor 量測之 Hi-Lo CV 特性。 
 
 
 
圖九：以熱氧化 SiO2及 POCl3 0.28 slm O2 0.24 slm N2 6 
slm 1000 oC 10 min anneal 製作 MOS capacitor 量測之
Hi-Lo CV 特性。 
 
 
 
圖十：以熱氧化 SiO2及 POCl3 1 slm O2 1 slm N2 2.25 slm 
1000oC 20 min anneal 製作 MOS capacitor 量測之 Hi-Lo 
CV 特性 
 
 
圖十一：兩種不同磷化製程之介面 ESCA 分析訊號。 
 
 
 
圖十二：圖七至九所計算之 Dit 分佈。 
 
 
圖十三：通道長度 100 μm 寬度 100 μm 之 4H-SiC 
MOSFET Id-Vd圖。 
 
 
圖十四：通道長度 100 μm 寬度 100 μm 之 4H-SiC 
MOSFET Id-Vg及 field effect mobility。 
C
 (F
) 
Vg (V) 
CQS  
CHF 
Vg (V) 
C
 (F
) 
Vg (V) 
C
 (F
) 
CQS  
CHF 
CQS  
CHF 
P2p: 133.9 eV 
E-Ec (eV) 
D
it (
/c
m
2 e
V)
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃智方 計畫編號：99-2221-E-007-122- 
計畫名稱：High-K 材料用於 4H 型碳化矽閘極絕緣體之研究(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
