`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// 
//////////////////////////////////////////////////////////////////////////////////

module AndGate(
    input in_A,
    input in_B,
    output reg out
    );
    
    always @(in_A, in_B) begin
        out <= in_A & in_B;
    end
    
endmodule
