# Transaction

En esta clase se declaran las entradas y salidas del DUT.

> Nota: Las entradas se declaran como `rand bit`, mientras que las salidas `bit`.

Sintaxis:

```systemverilog
class transaction;
    ...
    declaracion_variables
    ...
endclass
```



**Referencias**

[1] [Verification Guide: SystemVerilog TestBench Example 01](https://verificationguide.com/systemverilog-examples/systemverilog-testbench-example-01/#Transaction_Class)
