// Generated by CIRCT firtool-1.62.0
module fwft_sync_fifo_4(	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7
  input  clock,	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7
         reset,	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7
         io_fifo_wio_wen,	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:29:12
  output io_fifo_wio_full,	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:29:12
  input  io_fifo_rio_ren,	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:29:12
  output io_fifo_rio_empty	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:29:12
);

  reg  [4:0] vaild_data;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:57:28
  wire       io_fifo_wio_full_0 = vaild_data == 5'h10;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:57:28, :70:41
  wire [1:0] _GEN =
    {io_fifo_wio_wen & (~io_fifo_wio_full_0 | io_fifo_rio_ren),
     io_fifo_rio_ren & ((|vaild_data) | io_fifo_wio_wen)};	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:41:{29,33,53}, :42:{29,53}, :57:28, :58:11, :70:41, :71:41
  always @(posedge clock) begin	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7
    if (reset)	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7
      vaild_data <= 5'h0;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:57:28
    else if (_GEN == 2'h1)	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:58:{11,23}
      vaild_data <= vaild_data - 5'h1;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:57:28, :60:38
    else if (_GEN == 2'h2)	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:58:{11,23}
      vaild_data <= vaild_data + 5'h1;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:57:28, :60:38, :63:38
  end // always @(posedge)
  assign io_fifo_wio_full = io_fifo_wio_full_0;	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7, :70:41
  assign io_fifo_rio_empty = ~(|vaild_data);	// src/main/scala/AXI2UI/fwft_sync_fifo.scala:19:7, :57:28, :71:41
endmodule

