TimeQuest Timing Analyzer report for Processor
Fri Feb 26 00:20:06 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'Clock'
 26. Fast Model Hold: 'Clock'
 27. Fast Model Minimum Pulse Width: 'Clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Processor                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.26 MHz ; 210.26 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -3.756 ; -426.497      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -140.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                            ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; -3.756 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.792      ;
; -3.699 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.731      ;
; -3.693 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.740      ;
; -3.688 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.008      ; 4.732      ;
; -3.679 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.716      ;
; -3.672 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.704      ;
; -3.668 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.709      ;
; -3.666 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.707      ;
; -3.663 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.706      ;
; -3.663 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.706      ;
; -3.661 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.008      ; 4.705      ;
; -3.654 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.685      ;
; -3.652 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.683      ;
; -3.641 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.673      ;
; -3.641 ; regn:reg_IR|Q[1]   ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.673      ;
; -3.638 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.675      ;
; -3.636 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.679      ;
; -3.636 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.679      ;
; -3.618 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.653      ;
; -3.618 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.653      ;
; -3.616 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.652      ;
; -3.616 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.652      ;
; -3.613 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.644      ;
; -3.611 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.642      ;
; -3.604 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.640      ;
; -3.598 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.646      ;
; -3.587 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.623      ;
; -3.587 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.623      ;
; -3.564 ; regn:reg_IR|Q[1]   ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.596      ;
; -3.563 ; regn:reg_IR|Q[1]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 4.610      ;
; -3.557 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.605      ;
; -3.555 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.590      ;
; -3.551 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.586      ;
; -3.549 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.585      ;
; -3.549 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.595      ;
; -3.546 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.592      ;
; -3.546 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.581      ;
; -3.538 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.579      ;
; -3.537 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.569      ;
; -3.536 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 4.577      ;
; -3.534 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.570      ;
; -3.534 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.570      ;
; -3.519 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.551      ;
; -3.516 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.548      ;
; -3.493 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.539      ;
; -3.492 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.538      ;
; -3.470 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.518      ;
; -3.468 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.516      ;
; -3.463 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.511      ;
; -3.457 ; upcount:Tstrp|Q[1] ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.494      ;
; -3.456 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.494      ;
; -3.450 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.498      ;
; -3.445 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.493      ;
; -3.442 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 4.486      ;
; -3.442 ; regn:reg_3|Q[15]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.481      ;
; -3.437 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.480      ;
; -3.437 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.480      ;
; -3.437 ; regn:reg_4|Q[10]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.474      ;
; -3.436 ; regn:reg_4|Q[2]    ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.470      ;
; -3.434 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.470      ;
; -3.433 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.459      ;
; -3.432 ; upcount:Tstrp|Q[1] ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.463      ;
; -3.430 ; regn:reg_IR|Q[7]   ; regn:reg_3|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.456      ;
; -3.430 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[7]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.476      ;
; -3.430 ; upcount:Tstrp|Q[1] ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.461      ;
; -3.425 ; regn:reg_4|Q[2]    ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 4.449      ;
; -3.425 ; regn:reg_4|Q[2]    ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 4.449      ;
; -3.425 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.457      ;
; -3.425 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.457      ;
; -3.420 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.468      ;
; -3.417 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.453      ;
; -3.417 ; regn:reg_3|Q[15]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.450      ;
; -3.417 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.465      ;
; -3.415 ; regn:reg_3|Q[15]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.448      ;
; -3.415 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.453      ;
; -3.411 ; regn:reg_4|Q[10]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.444      ;
; -3.410 ; regn:reg_4|Q[15]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.015      ; 4.461      ;
; -3.408 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.444      ;
; -3.406 ; regn:reg_4|Q[10]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.438      ;
; -3.406 ; regn:reg_4|Q[10]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.438      ;
; -3.404 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.014     ; 4.426      ;
; -3.396 ; regn:reg_4|Q[4]    ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 4.419      ;
; -3.396 ; regn:reg_IR|Q[1]   ; regn:reg_6|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.442      ;
; -3.393 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.427      ;
; -3.393 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 4.439      ;
; -3.392 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.418      ;
; -3.391 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.426      ;
; -3.391 ; regn:reg_4|Q[4]    ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 4.414      ;
; -3.391 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.008      ; 4.435      ;
; -3.389 ; regn:reg_IR|Q[8]   ; regn:reg_3|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.415      ;
; -3.387 ; regn:reg_4|Q[2]    ; regn:reg_6|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.421      ;
; -3.386 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.421      ;
; -3.386 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.429      ;
; -3.386 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.429      ;
; -3.385 ; regn:reg_4|Q[15]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 4.430      ;
; -3.384 ; regn:reg_4|Q[2]    ; regn:reg_7|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.418      ;
; -3.383 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[13] ; Clock        ; Clock       ; 1.000        ; 0.012      ; 4.431      ;
; -3.383 ; regn:reg_4|Q[15]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 4.428      ;
; -3.379 ; regn:reg_4|Q[4]    ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 4.403      ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; upcount:Tstrp|Q[0] ; upcount:Tstrp|Q[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; upcount:Tstrp|Q[1] ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; upcount:Tstrp|Q[0] ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.812 ; regn:reg_IR|Q[8]   ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.855 ; regn:reg_IR|Q[7]   ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.970 ; regn:reg_5|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.237      ;
; 1.106 ; regn:reg_5|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.373      ;
; 1.113 ; regn:reg_5|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.380      ;
; 1.237 ; regn:reg_5|Q[9]    ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.504      ;
; 1.240 ; regn:reg_5|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.507      ;
; 1.240 ; regn:reg_5|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.505      ;
; 1.249 ; regn:reg_5|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 1.526      ;
; 1.277 ; regn:reg_5|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.544      ;
; 1.291 ; regn:reg_7|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.557      ;
; 1.304 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.570      ;
; 1.370 ; regn:reg_5|Q[12]   ; regn:reg_6|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.637      ;
; 1.376 ; regn:reg_2|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.642      ;
; 1.377 ; regn:reg_2|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.643      ;
; 1.389 ; regn:reg_6|Q[0]    ; regn:reg_2|Q[0]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 1.644      ;
; 1.405 ; regn:reg_2|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.671      ;
; 1.432 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.698      ;
; 1.471 ; regn:reg_2|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 1.748      ;
; 1.498 ; regn:reg_1|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.765      ;
; 1.504 ; regn:reg_2|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.770      ;
; 1.510 ; regn:reg_2|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.776      ;
; 1.512 ; regn:reg_1|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.779      ;
; 1.515 ; regn:reg_5|Q[13]   ; regn:reg_6|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.782      ;
; 1.525 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[8]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.791      ;
; 1.525 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[7]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.791      ;
; 1.525 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[6]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.791      ;
; 1.525 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[0]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.791      ;
; 1.588 ; upcount:Tstrp|Q[0] ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.854      ;
; 1.631 ; regn:reg_1|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.896      ;
; 1.634 ; regn:reg_1|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.901      ;
; 1.638 ; regn:reg_5|Q[11]   ; regn:reg_6|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.905      ;
; 1.643 ; regn:reg_5|Q[8]    ; regn:reg_6|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.910      ;
; 1.644 ; regn:reg_5|Q[6]    ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 1.921      ;
; 1.655 ; regn:reg_7|Q[1]    ; regn:reg_2|Q[1]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 1.910      ;
; 1.671 ; regn:reg_1|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.938      ;
; 1.681 ; regn:reg_5|Q[10]   ; regn:reg_6|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.948      ;
; 1.686 ; upcount:Tstrp|Q[1] ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.952      ;
; 1.691 ; regn:reg_7|Q[12]   ; regn:reg_6|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.957      ;
; 1.696 ; regn:reg_5|Q[3]    ; regn:reg_2|Q[3]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.962      ;
; 1.696 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.960      ;
; 1.696 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.962      ;
; 1.697 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.961      ;
; 1.699 ; regn:reg_IR|Q[6]   ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.965      ;
; 1.727 ; regn:reg_5|Q[13]   ; regn:reg_3|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.994      ;
; 1.730 ; regn:reg_1|Q[5]    ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.992      ;
; 1.749 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.011      ;
; 1.757 ; regn:reg_5|Q[4]    ; regn:reg_6|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.034      ;
; 1.758 ; regn:reg_5|Q[4]    ; regn:reg_7|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.035      ;
; 1.768 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.045      ;
; 1.768 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[15]   ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.045      ;
; 1.775 ; regn:reg_2|Q[11]   ; regn:reg_6|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.041      ;
; 1.779 ; regn:reg_5|Q[9]    ; regn:reg_6|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.046      ;
; 1.780 ; regn:reg_2|Q[10]   ; regn:reg_6|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.046      ;
; 1.787 ; upcount:Tstrp|Q[1] ; regn:reg_IR|Q[8]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.053      ;
; 1.787 ; upcount:Tstrp|Q[1] ; regn:reg_IR|Q[7]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.053      ;
; 1.787 ; upcount:Tstrp|Q[1] ; regn:reg_IR|Q[6]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.053      ;
; 1.787 ; upcount:Tstrp|Q[1] ; regn:reg_IR|Q[0]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.053      ;
; 1.791 ; regn:reg_6|Q[1]    ; regn:reg_2|Q[1]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 2.046      ;
; 1.797 ; regn:reg_6|Q[3]    ; regn:reg_2|Q[3]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 2.052      ;
; 1.803 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.070      ;
; 1.811 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.078      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[2]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[3]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.812 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.090      ;
; 1.819 ; regn:reg_7|Q[2]    ; regn:reg_2|Q[2]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 2.074      ;
; 1.820 ; regn:reg_7|Q[2]    ; regn:reg_5|Q[2]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 2.075      ;
; 1.824 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.088      ;
; 1.825 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.089      ;
; 1.827 ; regn:reg_IR|Q[0]   ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.093      ;
; 1.829 ; regn:reg_1|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.105      ;
; 1.836 ; regn:reg_7|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.102      ;
; 1.840 ; regn:reg_IR|Q[6]   ; regn:reg_2|Q[0]    ; Clock        ; Clock       ; 0.000        ; -0.011     ; 2.095      ;
; 1.847 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.111      ;
; 1.847 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.111      ;
; 1.847 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.111      ;
; 1.847 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.111      ;
; 1.854 ; regn:reg_5|Q[8]    ; regn:reg_3|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.121      ;
; 1.854 ; regn:reg_2|Q[9]    ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.120      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[2]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[3]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.854 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.012      ; 2.132      ;
; 1.857 ; regn:reg_5|Q[8]    ; regn:reg_2|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.124      ;
; 1.861 ; regn:reg_3|Q[5]    ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.123      ;
; 1.863 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.129      ;
; 1.866 ; regn:reg_2|Q[6]    ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.011      ; 2.143      ;
; 1.867 ; regn:reg_5|Q[9]    ; regn:reg_3|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.134      ;
; 1.867 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.133      ;
; 1.879 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.146      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[10] ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; Clock      ; 6.079 ; 6.079 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 5.805 ; 5.805 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 6.001 ; 6.001 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 6.079 ; 6.079 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; -3.068 ; -3.068 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -3.565 ; -3.565 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -3.605 ; -3.605 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -3.724 ; -3.724 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -3.828 ; -3.828 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -3.912 ; -3.912 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -3.336 ; -3.336 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -3.080 ; -3.080 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -3.154 ; -3.154 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -3.068 ; -3.068 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -4.085 ; -4.085 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -3.898 ; -3.898 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -4.074 ; -4.074 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -3.993 ; -3.993 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -4.316 ; -4.316 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; -4.247 ; -4.247 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -5.083 ; -5.083 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BusWires[*]   ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 9.834  ; 9.834  ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 10.207 ; 10.207 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 9.894  ; 9.894  ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 9.818  ; 9.818  ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 9.256  ; 9.256  ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 9.615  ; 9.615  ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 9.581  ; 9.581  ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 10.435 ; 10.435 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 9.624  ; 9.624  ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 9.846  ; 9.846  ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 9.656  ; 9.656  ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 9.604  ; 9.604  ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 10.078 ; 10.078 ; Rise       ; Clock           ;
; Done          ; Clock      ; 7.712  ; 7.712  ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; Clock      ; 7.530 ; 7.530 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 7.720 ; 7.720 ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 8.165 ; 8.165 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 7.840 ; 7.840 ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 7.932 ; 7.932 ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 7.908 ; 7.908 ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 8.041 ; 8.041 ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 7.530 ; 7.530 ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 9.027 ; 9.027 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 7.625 ; 7.625 ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 8.226 ; 8.226 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 7.811 ; 7.811 ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 7.770 ; 7.770 ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 7.728 ; 7.728 ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 7.665 ; 7.665 ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 7.735 ; 7.735 ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 8.512 ; 8.512 ; Rise       ; Clock           ;
; Done          ; Clock      ; 7.392 ; 7.392 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DIN[0]     ; BusWires[0]  ; 10.829 ;    ;    ; 10.829 ;
; DIN[1]     ; BusWires[1]  ; 10.824 ;    ;    ; 10.824 ;
; DIN[2]     ; BusWires[2]  ; 11.101 ;    ;    ; 11.101 ;
; DIN[3]     ; BusWires[3]  ; 10.792 ;    ;    ; 10.792 ;
; DIN[4]     ; BusWires[4]  ; 11.268 ;    ;    ; 11.268 ;
; DIN[5]     ; BusWires[5]  ; 10.196 ;    ;    ; 10.196 ;
; DIN[6]     ; BusWires[6]  ; 9.992  ;    ;    ; 9.992  ;
; DIN[7]     ; BusWires[7]  ; 11.547 ;    ;    ; 11.547 ;
; DIN[8]     ; BusWires[8]  ; 10.180 ;    ;    ; 10.180 ;
; DIN[9]     ; BusWires[9]  ; 11.074 ;    ;    ; 11.074 ;
; DIN[10]    ; BusWires[10] ; 10.432 ;    ;    ; 10.432 ;
; DIN[11]    ; BusWires[11] ; 10.604 ;    ;    ; 10.604 ;
; DIN[12]    ; BusWires[12] ; 10.751 ;    ;    ; 10.751 ;
; DIN[13]    ; BusWires[13] ; 10.868 ;    ;    ; 10.868 ;
; DIN[14]    ; BusWires[14] ; 10.742 ;    ;    ; 10.742 ;
; DIN[15]    ; BusWires[15] ; 11.464 ;    ;    ; 11.464 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DIN[0]     ; BusWires[0]  ; 10.829 ;    ;    ; 10.829 ;
; DIN[1]     ; BusWires[1]  ; 10.824 ;    ;    ; 10.824 ;
; DIN[2]     ; BusWires[2]  ; 11.101 ;    ;    ; 11.101 ;
; DIN[3]     ; BusWires[3]  ; 10.792 ;    ;    ; 10.792 ;
; DIN[4]     ; BusWires[4]  ; 11.268 ;    ;    ; 11.268 ;
; DIN[5]     ; BusWires[5]  ; 10.196 ;    ;    ; 10.196 ;
; DIN[6]     ; BusWires[6]  ; 9.992  ;    ;    ; 9.992  ;
; DIN[7]     ; BusWires[7]  ; 11.547 ;    ;    ; 11.547 ;
; DIN[8]     ; BusWires[8]  ; 10.180 ;    ;    ; 10.180 ;
; DIN[9]     ; BusWires[9]  ; 11.074 ;    ;    ; 11.074 ;
; DIN[10]    ; BusWires[10] ; 10.432 ;    ;    ; 10.432 ;
; DIN[11]    ; BusWires[11] ; 10.604 ;    ;    ; 10.604 ;
; DIN[12]    ; BusWires[12] ; 10.751 ;    ;    ; 10.751 ;
; DIN[13]    ; BusWires[13] ; 10.868 ;    ;    ; 10.868 ;
; DIN[14]    ; BusWires[14] ; 10.742 ;    ;    ; 10.742 ;
; DIN[15]    ; BusWires[15] ; 11.464 ;    ;    ; 11.464 ;
+------------+--------------+--------+----+----+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.147 ; -120.444      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -140.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                            ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.147 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.175      ;
; -1.146 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.178      ;
; -1.142 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.170      ;
; -1.140 ; regn:reg_IR|Q[1]   ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.168      ;
; -1.132 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.177      ;
; -1.128 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 2.170      ;
; -1.124 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.152      ;
; -1.119 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.160      ;
; -1.117 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.158      ;
; -1.116 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.146      ;
; -1.115 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.145      ;
; -1.114 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.146      ;
; -1.113 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.152      ;
; -1.110 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.149      ;
; -1.105 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.010      ; 2.147      ;
; -1.096 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.137      ;
; -1.095 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.125      ;
; -1.094 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.127      ;
; -1.094 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.135      ;
; -1.090 ; regn:reg_IR|Q[1]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.135      ;
; -1.089 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.121      ;
; -1.081 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.113      ;
; -1.080 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.112      ;
; -1.078 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.111      ;
; -1.076 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.121      ;
; -1.075 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.102      ;
; -1.073 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.103      ;
; -1.072 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.099      ;
; -1.071 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.110      ;
; -1.068 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.098      ;
; -1.068 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 2.107      ;
; -1.065 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.097      ;
; -1.065 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.110      ;
; -1.064 ; regn:reg_IR|Q[2]   ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.096      ;
; -1.063 ; regn:reg_IR|Q[1]   ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.091      ;
; -1.059 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.086      ;
; -1.056 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.083      ;
; -1.054 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.098      ;
; -1.053 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.085      ;
; -1.051 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.095      ;
; -1.044 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.072      ;
; -1.040 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.068      ;
; -1.040 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.068      ;
; -1.034 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.079      ;
; -1.027 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.072      ;
; -1.021 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.065      ;
; -1.020 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.065      ;
; -1.020 ; regn:reg_3|Q[15]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 2.055      ;
; -1.019 ; regn:reg_IR|Q[2]   ; regn:reg_6|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.063      ;
; -1.017 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.045      ;
; -1.015 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.043      ;
; -1.014 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 2.056      ;
; -1.013 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.054      ;
; -1.012 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.053      ;
; -1.011 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.043      ;
; -1.010 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.042      ;
; -1.006 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.051      ;
; -1.005 ; upcount:Tstrp|Q[1] ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.038      ;
; -1.004 ; regn:reg_IR|Q[1]   ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.034      ;
; -1.003 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.048      ;
; -1.002 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[1]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.034      ;
; -1.002 ; regn:reg_4|Q[15]   ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.017      ; 2.051      ;
; -1.001 ; regn:reg_3|Q[15]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.030      ;
; -0.999 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[0]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.031      ;
; -0.999 ; regn:reg_IR|Q[1]   ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.029      ;
; -0.998 ; regn:reg_3|Q[15]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.027      ;
; -0.996 ; regn:reg_IR|Q[1]   ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.028      ;
; -0.996 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.029      ;
; -0.995 ; regn:reg_IR|Q[1]   ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.027      ;
; -0.992 ; regn:reg_4|Q[2]    ; regn:reg_1|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.011      ;
; -0.992 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.037      ;
; -0.992 ; regn:reg_4|Q[10]   ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.024      ;
; -0.991 ; regn:reg_4|Q[2]    ; regn:reg_3|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.010      ;
; -0.990 ; regn:reg_4|Q[4]    ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.015     ; 2.007      ;
; -0.990 ; regn:reg_IR|Q[2]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.010      ; 2.032      ;
; -0.989 ; regn:reg_IR|Q[2]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.030      ;
; -0.988 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; 0.009      ; 2.029      ;
; -0.987 ; regn:reg_4|Q[2]    ; regn:reg_0|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.019      ;
; -0.986 ; upcount:Tstrp|Q[1] ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.013      ;
; -0.985 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.030      ;
; -0.985 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 2.005      ;
; -0.985 ; regn:reg_IR|Q[1]   ; regn:reg_0|Q[13] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.030      ;
; -0.985 ; regn:reg_4|Q[4]    ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.015     ; 2.002      ;
; -0.984 ; regn:reg_IR|Q[1]   ; regn:reg_6|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.028      ;
; -0.983 ; regn:reg_4|Q[15]   ; regn:reg_7|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 2.026      ;
; -0.983 ; upcount:Tstrp|Q[1] ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 2.010      ;
; -0.982 ; regn:reg_4|Q[4]    ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.001      ;
; -0.981 ; regn:reg_IR|Q[7]   ; regn:reg_3|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.012     ; 2.001      ;
; -0.981 ; regn:reg_IR|Q[2]   ; regn:reg_4|Q[6]  ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.026      ;
; -0.981 ; regn:reg_4|Q[4]    ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.000      ;
; -0.981 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[2]  ; Clock        ; Clock       ; 1.000        ; 0.012      ; 2.025      ;
; -0.980 ; regn:reg_4|Q[15]   ; regn:reg_1|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.011      ; 2.023      ;
; -0.980 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.013      ;
; -0.979 ; regn:reg_IR|Q[1]   ; regn:reg_4|Q[13] ; Clock        ; Clock       ; 1.000        ; 0.013      ; 2.024      ;
; -0.979 ; upcount:Tstrp|Q[0] ; regn:reg_6|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.012      ;
; -0.979 ; regn:reg_4|Q[10]   ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.008      ;
; -0.978 ; regn:reg_4|Q[10]   ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.006      ;
; -0.977 ; regn:reg_4|Q[10]   ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.005      ;
; -0.977 ; regn:reg_IR|Q[2]   ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.009      ;
+--------+--------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                              ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; upcount:Tstrp|Q[0] ; upcount:Tstrp|Q[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; upcount:Tstrp|Q[1] ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; upcount:Tstrp|Q[0] ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.372 ; regn:reg_IR|Q[8]   ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.386 ; regn:reg_IR|Q[7]   ; upcount:Tstrp|Q[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.458 ; regn:reg_5|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.611      ;
; 0.516 ; regn:reg_5|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.669      ;
; 0.519 ; regn:reg_5|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.672      ;
; 0.568 ; regn:reg_7|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; regn:reg_5|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.739      ;
; 0.574 ; regn:reg_5|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.727      ;
; 0.576 ; regn:reg_5|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.727      ;
; 0.578 ; regn:reg_5|Q[9]    ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.731      ;
; 0.579 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.588 ; regn:reg_5|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.741      ;
; 0.624 ; regn:reg_5|Q[12]   ; regn:reg_6|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.777      ;
; 0.631 ; regn:reg_2|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; regn:reg_2|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.646 ; regn:reg_6|Q[0]    ; regn:reg_2|Q[0]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.784      ;
; 0.649 ; regn:reg_2|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.801      ;
; 0.669 ; regn:reg_2|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.835      ;
; 0.679 ; regn:reg_1|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.832      ;
; 0.683 ; regn:reg_2|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.835      ;
; 0.686 ; regn:reg_5|Q[13]   ; regn:reg_6|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.839      ;
; 0.686 ; regn:reg_1|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.839      ;
; 0.694 ; regn:reg_2|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.722 ; upcount:Tstrp|Q[0] ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.874      ;
; 0.734 ; regn:reg_7|Q[12]   ; regn:reg_6|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.886      ;
; 0.735 ; regn:reg_5|Q[6]    ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.901      ;
; 0.739 ; regn:reg_5|Q[11]   ; regn:reg_6|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.892      ;
; 0.739 ; regn:reg_1|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.890      ;
; 0.741 ; regn:reg_IR|Q[1]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; regn:reg_IR|Q[6]   ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.893      ;
; 0.742 ; regn:reg_1|Q[12]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.895      ;
; 0.748 ; upcount:Tstrp|Q[1] ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.900      ;
; 0.752 ; regn:reg_1|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.905      ;
; 0.757 ; regn:reg_5|Q[10]   ; regn:reg_6|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.910      ;
; 0.759 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.909      ;
; 0.761 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.911      ;
; 0.762 ; regn:reg_7|Q[1]    ; regn:reg_2|Q[1]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.900      ;
; 0.765 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[8]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[7]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[6]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; upcount:Tstrp|Q[0] ; regn:reg_IR|Q[0]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; regn:reg_5|Q[8]    ; regn:reg_6|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.919      ;
; 0.767 ; regn:reg_5|Q[3]    ; regn:reg_2|Q[3]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.778 ; regn:reg_IR|Q[2]   ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.926      ;
; 0.781 ; regn:reg_1|Q[5]    ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.929      ;
; 0.783 ; regn:reg_5|Q[13]   ; regn:reg_3|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.936      ;
; 0.789 ; regn:reg_5|Q[4]    ; regn:reg_6|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; regn:reg_5|Q[4]    ; regn:reg_7|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.955      ;
; 0.797 ; regn:reg_2|Q[11]   ; regn:reg_6|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.800 ; regn:reg_IR|Q[0]   ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.952      ;
; 0.800 ; regn:reg_2|Q[10]   ; regn:reg_6|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.952      ;
; 0.805 ; regn:reg_7|Q[14]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.957      ;
; 0.808 ; regn:reg_3|Q[5]    ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.956      ;
; 0.815 ; regn:reg_6|Q[1]    ; regn:reg_2|Q[1]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.953      ;
; 0.818 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.968      ;
; 0.818 ; regn:reg_6|Q[3]    ; regn:reg_2|Q[3]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.956      ;
; 0.820 ; regn:reg_1|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 0.984      ;
; 0.820 ; regn:reg_IR|Q[0]   ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.970      ;
; 0.821 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.973      ;
; 0.822 ; regn:reg_IR|Q[2]   ; regn:reg_7|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; regn:reg_IR|Q[6]   ; regn:reg_2|Q[0]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.961      ;
; 0.827 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.977      ;
; 0.828 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[12]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.978      ;
; 0.828 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.978      ;
; 0.828 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.978      ;
; 0.831 ; regn:reg_5|Q[9]    ; regn:reg_6|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.984      ;
; 0.831 ; regn:reg_2|Q[6]    ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.014      ; 0.997      ;
; 0.837 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.989      ;
; 0.839 ; regn:reg_7|Q[13]   ; regn:reg_7|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.991      ;
; 0.841 ; regn:reg_4|Q[5]    ; regn:reg_0|Q[5]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.993      ;
; 0.843 ; regn:reg_7|Q[8]    ; regn:reg_7|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.995      ;
; 0.844 ; regn:reg_3|Q[6]    ; regn:reg_7|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.008      ;
; 0.845 ; regn:reg_2|Q[9]    ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.997      ;
; 0.849 ; regn:reg_5|Q[10]   ; regn:reg_3|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.002      ;
; 0.850 ; regn:reg_2|Q[13]   ; regn:reg_6|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.002      ;
; 0.851 ; regn:reg_5|Q[9]    ; regn:reg_3|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.004      ;
; 0.853 ; regn:reg_1|Q[13]   ; regn:reg_6|Q[13]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.006      ;
; 0.857 ; regn:reg_7|Q[2]    ; regn:reg_2|Q[2]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.995      ;
; 0.857 ; regn:reg_1|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.010      ;
; 0.858 ; regn:reg_7|Q[2]    ; regn:reg_5|Q[2]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 0.996      ;
; 0.859 ; regn:reg_IR|Q[6]   ; regn:reg_6|Q[7]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.011      ;
; 0.860 ; regn:reg_2|Q[12]   ; regn:reg_6|Q[12]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.012      ;
; 0.861 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[7]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; regn:reg_5|Q[8]    ; regn:reg_3|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.014      ;
; 0.864 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[14]   ; Clock        ; Clock       ; 0.000        ; 0.013      ; 1.029      ;
; 0.864 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[15]   ; Clock        ; Clock       ; 0.000        ; 0.013      ; 1.029      ;
; 0.865 ; regn:reg_5|Q[8]    ; regn:reg_2|Q[8]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.018      ;
; 0.866 ; regn:reg_IR|Q[6]   ; regn:reg_6|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.018      ;
; 0.866 ; regn:reg_IR|Q[6]   ; regn:reg_7|Q[4]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.018      ;
; 0.869 ; regn:reg_1|Q[9]    ; regn:reg_7|Q[9]    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.022      ;
; 0.869 ; regn:reg_6|Q[10]   ; regn:reg_7|Q[10]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.870 ; regn:reg_6|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.022      ;
; 0.882 ; regn:reg_IR|Q[0]   ; regn:reg_2|Q[0]    ; Clock        ; Clock       ; 0.000        ; -0.014     ; 1.020      ;
; 0.882 ; regn:reg_5|Q[7]    ; regn:reg_6|Q[7]    ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.037      ;
; 0.884 ; regn:reg_0|Q[11]   ; regn:reg_7|Q[11]   ; Clock        ; Clock       ; 0.000        ; 0.014      ; 1.050      ;
; 0.884 ; upcount:Tstrp|Q[0] ; regn:reg_6|Q[6]    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.036      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[10] ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; Clock      ; 3.064 ; 3.064 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 2.902 ; 2.902 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 2.674 ; 2.674 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 2.911 ; 2.911 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 2.757 ; 2.757 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 3.064 ; 3.064 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 2.724 ; 2.724 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 2.548 ; 2.548 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 2.674 ; 2.674 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 2.483 ; 2.483 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 2.688 ; 2.688 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 2.608 ; 2.608 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 2.664 ; 2.664 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 2.654 ; 2.654 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 2.818 ; 2.818 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 2.767 ; 2.767 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 3.014 ; 3.014 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; -1.671 ; -1.671 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -1.908 ; -1.908 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -1.930 ; -1.930 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -1.968 ; -1.968 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -2.036 ; -2.036 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -2.121 ; -2.121 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -1.805 ; -1.805 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -1.677 ; -1.677 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -1.684 ; -1.684 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -1.671 ; -1.671 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -2.085 ; -2.085 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -2.011 ; -2.011 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -2.078 ; -2.078 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -2.050 ; -2.050 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -2.212 ; -2.212 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; -2.183 ; -2.183 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -2.537 ; -2.537 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 5.168 ; 5.168 ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 5.071 ; 5.071 ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 5.287 ; 5.287 ; Rise       ; Clock           ;
; Done          ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 4.242 ; 4.242 ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 4.340 ; 4.340 ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 4.371 ; 4.371 ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 4.289 ; 4.289 ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 4.270 ; 4.270 ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; Done          ; Clock      ; 4.132 ; 4.132 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DIN[0]     ; BusWires[0]  ; 5.905 ;    ;    ; 5.905 ;
; DIN[1]     ; BusWires[1]  ; 5.900 ;    ;    ; 5.900 ;
; DIN[2]     ; BusWires[2]  ; 6.038 ;    ;    ; 6.038 ;
; DIN[3]     ; BusWires[3]  ; 5.899 ;    ;    ; 5.899 ;
; DIN[4]     ; BusWires[4]  ; 6.159 ;    ;    ; 6.159 ;
; DIN[5]     ; BusWires[5]  ; 5.619 ;    ;    ; 5.619 ;
; DIN[6]     ; BusWires[6]  ; 5.511 ;    ;    ; 5.511 ;
; DIN[7]     ; BusWires[7]  ; 6.213 ;    ;    ; 6.213 ;
; DIN[8]     ; BusWires[8]  ; 5.602 ;    ;    ; 5.602 ;
; DIN[9]     ; BusWires[9]  ; 5.977 ;    ;    ; 5.977 ;
; DIN[10]    ; BusWires[10] ; 5.727 ;    ;    ; 5.727 ;
; DIN[11]    ; BusWires[11] ; 5.793 ;    ;    ; 5.793 ;
; DIN[12]    ; BusWires[12] ; 5.862 ;    ;    ; 5.862 ;
; DIN[13]    ; BusWires[13] ; 5.931 ;    ;    ; 5.931 ;
; DIN[14]    ; BusWires[14] ; 5.872 ;    ;    ; 5.872 ;
; DIN[15]    ; BusWires[15] ; 6.169 ;    ;    ; 6.169 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DIN[0]     ; BusWires[0]  ; 5.905 ;    ;    ; 5.905 ;
; DIN[1]     ; BusWires[1]  ; 5.900 ;    ;    ; 5.900 ;
; DIN[2]     ; BusWires[2]  ; 6.038 ;    ;    ; 6.038 ;
; DIN[3]     ; BusWires[3]  ; 5.899 ;    ;    ; 5.899 ;
; DIN[4]     ; BusWires[4]  ; 6.159 ;    ;    ; 6.159 ;
; DIN[5]     ; BusWires[5]  ; 5.619 ;    ;    ; 5.619 ;
; DIN[6]     ; BusWires[6]  ; 5.511 ;    ;    ; 5.511 ;
; DIN[7]     ; BusWires[7]  ; 6.213 ;    ;    ; 6.213 ;
; DIN[8]     ; BusWires[8]  ; 5.602 ;    ;    ; 5.602 ;
; DIN[9]     ; BusWires[9]  ; 5.977 ;    ;    ; 5.977 ;
; DIN[10]    ; BusWires[10] ; 5.727 ;    ;    ; 5.727 ;
; DIN[11]    ; BusWires[11] ; 5.793 ;    ;    ; 5.793 ;
; DIN[12]    ; BusWires[12] ; 5.862 ;    ;    ; 5.862 ;
; DIN[13]    ; BusWires[13] ; 5.931 ;    ;    ; 5.931 ;
; DIN[14]    ; BusWires[14] ; 5.872 ;    ;    ; 5.872 ;
; DIN[15]    ; BusWires[15] ; 6.169 ;    ;    ; 6.169 ;
+------------+--------------+-------+----+----+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.756   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -3.756   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -426.497 ; 0.0   ; 0.0      ; 0.0     ; -140.38             ;
;  Clock           ; -426.497 ; 0.000 ; N/A      ; N/A     ; -140.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIN[*]    ; Clock      ; 6.079 ; 6.079 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 5.805 ; 5.805 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 6.001 ; 6.001 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 5.158 ; 5.158 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 5.298 ; 5.298 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 5.250 ; 5.250 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 6.079 ; 6.079 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; -1.671 ; -1.671 ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -1.908 ; -1.908 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -1.930 ; -1.930 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -1.968 ; -1.968 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -2.036 ; -2.036 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -2.121 ; -2.121 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -1.805 ; -1.805 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -1.677 ; -1.677 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -1.684 ; -1.684 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -1.671 ; -1.671 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -2.085 ; -2.085 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -2.011 ; -2.011 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -2.078 ; -2.078 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -2.050 ; -2.050 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -2.212 ; -2.212 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; -2.183 ; -2.183 ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -2.537 ; -2.537 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BusWires[*]   ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 9.834  ; 9.834  ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 10.207 ; 10.207 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 9.894  ; 9.894  ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 9.540  ; 9.540  ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 9.818  ; 9.818  ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 9.256  ; 9.256  ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 9.615  ; 9.615  ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 9.581  ; 9.581  ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 10.435 ; 10.435 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 9.624  ; 9.624  ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 9.846  ; 9.846  ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 9.656  ; 9.656  ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 9.604  ; 9.604  ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 10.078 ; 10.078 ; Rise       ; Clock           ;
; Done          ; Clock      ; 7.712  ; 7.712  ; Rise       ; Clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  BusWires[0]  ; Clock      ; 4.242 ; 4.242 ; Rise       ; Clock           ;
;  BusWires[1]  ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  BusWires[2]  ; Clock      ; 4.328 ; 4.328 ; Rise       ; Clock           ;
;  BusWires[3]  ; Clock      ; 4.355 ; 4.355 ; Rise       ; Clock           ;
;  BusWires[4]  ; Clock      ; 4.340 ; 4.340 ; Rise       ; Clock           ;
;  BusWires[5]  ; Clock      ; 4.371 ; 4.371 ; Rise       ; Clock           ;
;  BusWires[6]  ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  BusWires[7]  ; Clock      ; 4.837 ; 4.837 ; Rise       ; Clock           ;
;  BusWires[8]  ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  BusWires[9]  ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  BusWires[10] ; Clock      ; 4.304 ; 4.304 ; Rise       ; Clock           ;
;  BusWires[11] ; Clock      ; 4.289 ; 4.289 ; Rise       ; Clock           ;
;  BusWires[12] ; Clock      ; 4.270 ; 4.270 ; Rise       ; Clock           ;
;  BusWires[13] ; Clock      ; 4.238 ; 4.238 ; Rise       ; Clock           ;
;  BusWires[14] ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  BusWires[15] ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; Done          ; Clock      ; 4.132 ; 4.132 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DIN[0]     ; BusWires[0]  ; 10.829 ;    ;    ; 10.829 ;
; DIN[1]     ; BusWires[1]  ; 10.824 ;    ;    ; 10.824 ;
; DIN[2]     ; BusWires[2]  ; 11.101 ;    ;    ; 11.101 ;
; DIN[3]     ; BusWires[3]  ; 10.792 ;    ;    ; 10.792 ;
; DIN[4]     ; BusWires[4]  ; 11.268 ;    ;    ; 11.268 ;
; DIN[5]     ; BusWires[5]  ; 10.196 ;    ;    ; 10.196 ;
; DIN[6]     ; BusWires[6]  ; 9.992  ;    ;    ; 9.992  ;
; DIN[7]     ; BusWires[7]  ; 11.547 ;    ;    ; 11.547 ;
; DIN[8]     ; BusWires[8]  ; 10.180 ;    ;    ; 10.180 ;
; DIN[9]     ; BusWires[9]  ; 11.074 ;    ;    ; 11.074 ;
; DIN[10]    ; BusWires[10] ; 10.432 ;    ;    ; 10.432 ;
; DIN[11]    ; BusWires[11] ; 10.604 ;    ;    ; 10.604 ;
; DIN[12]    ; BusWires[12] ; 10.751 ;    ;    ; 10.751 ;
; DIN[13]    ; BusWires[13] ; 10.868 ;    ;    ; 10.868 ;
; DIN[14]    ; BusWires[14] ; 10.742 ;    ;    ; 10.742 ;
; DIN[15]    ; BusWires[15] ; 11.464 ;    ;    ; 11.464 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DIN[0]     ; BusWires[0]  ; 5.905 ;    ;    ; 5.905 ;
; DIN[1]     ; BusWires[1]  ; 5.900 ;    ;    ; 5.900 ;
; DIN[2]     ; BusWires[2]  ; 6.038 ;    ;    ; 6.038 ;
; DIN[3]     ; BusWires[3]  ; 5.899 ;    ;    ; 5.899 ;
; DIN[4]     ; BusWires[4]  ; 6.159 ;    ;    ; 6.159 ;
; DIN[5]     ; BusWires[5]  ; 5.619 ;    ;    ; 5.619 ;
; DIN[6]     ; BusWires[6]  ; 5.511 ;    ;    ; 5.511 ;
; DIN[7]     ; BusWires[7]  ; 6.213 ;    ;    ; 6.213 ;
; DIN[8]     ; BusWires[8]  ; 5.602 ;    ;    ; 5.602 ;
; DIN[9]     ; BusWires[9]  ; 5.977 ;    ;    ; 5.977 ;
; DIN[10]    ; BusWires[10] ; 5.727 ;    ;    ; 5.727 ;
; DIN[11]    ; BusWires[11] ; 5.793 ;    ;    ; 5.793 ;
; DIN[12]    ; BusWires[12] ; 5.862 ;    ;    ; 5.862 ;
; DIN[13]    ; BusWires[13] ; 5.931 ;    ;    ; 5.931 ;
; DIN[14]    ; BusWires[14] ; 5.872 ;    ;    ; 5.872 ;
; DIN[15]    ; BusWires[15] ; 6.169 ;    ;    ; 6.169 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 4887     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 4887     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 153   ; 153  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 276   ; 276  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Feb 26 00:20:05 2021
Info: Command: quartus_sta Processor -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.756      -426.497 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -140.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.147      -120.444 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -140.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Fri Feb 26 00:20:06 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


