{"patent_id": "10-2023-0113791", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0031836", "출원번호": "10-2023-0113791", "발명의 명칭": "시간 커널 소자, 시간 커널 컴퓨팅 시스템 및 이들의 동작 방법", "출원인": "서울대학교산학협력단", "발명자": "황철성"}}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "하나 이상의 시간 커널(temporal kernel) 셀 구조를 포함하고, 상기 시간 커널 셀 구조 각각은, 제 1 비휘발성 멤리스터(nonvolatile memristor); 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패시터를 포함하고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비휘발성 멤리스터에 직렬로 연결된 시간 커널 소자(temporal kernel device)."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전극을 포함하고, 상기 커패시터는 상기 제 1 전극과 상기 중간 전극 사이에 배치되고, 상기 제 2 비휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치되고, 상기 제 1 비휘발성 멤리스터는 상기 중간 전극과 상기 제 3 전극 사이에 배치된 시간 커널 소자."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서, 상기 제 1 및 제 2 전극이 접지된 상태에서 상기 제 3 전극에 시계열적인 입력 신호에 해당하는 전기적 신호가인가되도록 구성된 시간 커널 소자."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 복수의 상기 시간 커널 셀 구조가 어레이를 이루도록 배열되고, 상기 시간 커널 소자는 상호 이격하여 제 1 방향으로 연장된 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극과 이격하여 상기 제 1 및 제 2 전극과 교차하는 제 2 방향으로 연장된 복수의 제 3 전극 및 상기 제 1 및 제 2 전극으로 구성된 전극 그룹과 상기 복수의 제 3 전극 사이에 상기 복수의 제 3 전극에 각각 대응하도록 배치된 복수의 중간 전극을 포함하고, 상기 복수의 시간 커널 셀 구조는 상기 제 1 및 제 2 전극으로 구성된 상기 전극 그룹과 상기 복수의 제 3 전극사이에 각각 배치되고, 상기 시간 커널 셀 구조 각각은 상기 제 1 전극과 상기 중간 전극 사이에 배치된 상기 커패시터, 상기 제 2 전극과 상기 중간 전극 사이에 배치된 상기 제 2 비휘발성 멤리스터 및 상기 중간 전극과 상기 제 3 전극 사이에배치된 상기 제 1 비휘발성 멤리스터를 포함하는 시간 커널 소자."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 제 1 비휘발성 멤리스터 및 상기 제 2 비휘발성 멤리스터는 동일한 수직축에 배치되고, 상기 커패시터는 상기 제 2 비휘발성 멤리스터와 수평 방향으로 이격하여 배치된 시간 커널 소자. 공개특허 10-2025-0031836-3-청구항 6 제 1 항에 있어서, 상기 제 1 및 제 2 비휘발성 멤리스터는 동일한 입력 신호에 대해서 서로 다른 정보를 저장하도록 구성된 시간커널 소자."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 시간 커널 소자는 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하고, 상기 제 1 및 제 2 비휘발성멤리스터에 저장된 정보를 인공 신경망(artificial neural network)에 입력하도록 구성된 시간 커널 소자."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 1 내지 7 중 어느 한 항에 기재된 시간 커널 소자; 및 상기 시간 커널 소자에 연결되어 상기 시간 커널 소자에 의해 처리된 정보를 입력받는 인공 신경망(artificialneural network)을 포함하는 시간 커널 컴퓨팅 시스템(temporal kernel computing system)."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "하나 이상의 시간 커널(temporal kernel) 셀 구조를 포함하고, 상기 시간 커널 셀 구조 각각은 제 1 비휘발성멤리스터 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패시터를 포함하고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비휘발성 멤리스터에 직렬로 연결된 시간 커널 소자(temporal kernel device)의 동작 방법으로서, 상기 시간 커널 셀 구조에 시계열적인 입력 신호를 인가하여 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계; 및 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독(read)하는 단계를 포함하는 시간 커널 소자의 동작방법."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서, 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전극을 포함하고, 상기 커패시터는 상기 제 1전극과 상기 중간 전극 사이에 배치되고, 상기 제 2 비휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치되고, 상기 제 1 비휘발성 멤리스터는 상기 중간 전극과 상기 제 3 전극 사이에 배치된 시간 커널 소자의 동작 방법."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서, 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계는 상기 제 1 및 제 2 전극이 접지된 상태에서 상기 제 3 전극에 상기 시계열적인 입력 신호에 해당하는 전기적 신호를 인가하는 단계를 포함하는 시간 커널 소자의 동작 방법."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 10 항에 있어서, 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독하는 단계는 상기 제 3 전극과 상기 중간 전극 사이에 상기 제 1 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는 단계 및 상기 중간 전극과 상기 제 2 전극 사이에 상기 제 2 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는단계를 포함하는 시간 커널 소자의 동작 방법."}
{"patent_id": "10-2023-0113791", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "공개특허 10-2025-0031836-4-제 9 항에 있어서, 복수의 상기 시간 커널 셀 구조가 어레이를 이루도록 배열되고, 상기 시간 커널 소자는 상호 이격하여 제 1 방향으로 연장된 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극과 이격하여 상기 제 1 및 제 2 전극과 교차하는 제 2 방향으로 연장된 복수의 제 3 전극 및 상기 제 1 및 제 2 전극으로 구성된 전극 그룹과 상기 복수의 제 3 전극 사이에 상기 복수의 제 3 전극에 각각 대응하도록 배치된 복수의 중간 전극을 포함하고, 상기 복수의 시간 커널 셀 구조는 상기 제 1 및 제 2 전극으로 구성된 상기 전극 그룹과 상기 복수의 제 3 전극사이에 각각 배치되고, 상기 시간 커널 셀 구조 각각은 상기 제 1 전극과 상기 중간 전극 사이에 배치된 상기 커패시터, 상기 제 2 전극과 상기 중간 전극 사이에 배치된 상기 제 2 비휘발성 멤리스터 및 상기 중간 전극과 상기 제 3 전극 사이에배치된 상기 제 1 비휘발성 멤리스터를 포함하는 시간 커널 소자의 동작 방법."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "시간 커널 소자와 이를 포함하는 시간 커널 컴퓨팅 시스템 및 이들의 동작 방법에 관해 개시되어 있다. 개시된 시간 커널 소자는 하나 이상의 시간 커널(temporal kernel) 셀 구조를 포함할 수 있고, 상기 시간 커널 셀 구조 각각은 제 1 비휘발성 멤리스터(nonvolatile memristor) 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패 시터를 포함할 수 있고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비 휘발성 멤리스터에 직렬로 연결될 수 있다. 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전 극을 포함할 수 있고, 상기 커패시터는 상기 제 1 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 2 비 휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 1 비휘발성 멤리스터는 상 기 중간 전극과 상기 제 3 전극 사이에 배치될 수 있다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 커널 관련 장치 및 시스템에 관한 것으로서, 더욱 상세하게는 시간 커널 소자, 이를 포함하는 시간 커널 컴퓨팅 시스템 및 이들의 동작 방법에 관한 것이다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "컴퓨터 과학에서 커널(kernel)은 컴퓨터 운영 체제의 핵심이 되는 컴퓨터 프로그램의 하나로서, 시스템을 전체 적으로 통제하고 응용 프로그램의 수행에 필요한 여러 가지 서비스를 제공하는 역할을 한다. 최근, 주목받고 있 는 인공지능 분야에서 커널은 인공 신경망에 입력되는 신호를 미리 처리하는 역할을 수행할 수 있다. 특히, 시 간 커널(temporal kernel)은 시계열적으로 데이터를 처리할 수 있는 커널을 의미한다. 기존의 시간 커널용 소자로는 레저보어 컴퓨팅(reservoir computing) 소자가 있다. 레저보어 컴퓨팅 소자는 단 위 셀 구조에 하나의 휘발성 멤리스터(volatile memristor)를 포함하고, 멤리스터의 휘발성 특성을 이용해서 시 간에 따른 입력 신호를 처리하도록 구성된다. 그러나, 기존의 멤리스터 기반 레저보어 컴퓨팅(reservoir computing) 시스템은 주어진 재료의 내재된 고정 이완 역학(inherent fixed relaxation dynamics)으로 인해 제 어 가능성 문제(controllability issues)에 직면하였다. 다시 말해, 상기 휘발성 멤리스터에 기반한 시간 커널 은 멤리스터의 컨덕턴스(conductance) 상태의 완화(relaxation)가 재료 특성에 기반하기 때문에, 그 속도를 제 어할 수 없고 완화(relaxation) 외에 다른 다이나믹스(dynamics)를 구현하지 못하는 한계가 있다. 따라서, 레저 보어(reservoir)의 시간적 특성(temporal characteristics)을 제어하기가 어려운 문제가 있다. 또한, 기존에 제안된 멤리스티브(memristive) RC(resistor-capacitor) 시스템의 경우, 하나의 입력 신호가 하 나의 멤리스터에 매핑(mapping)되는 아키텍쳐(architecture)로 인하여 고차원 저장소(higher-dimensional reservoirs)를 구현하는데 내재된 한계를 갖는다. 물리적 레저보어 컴퓨팅(reservoir computing) 시스템에서 레저보어(reservoir) 상태의 다양성(diversity)을 향상시키기 위해, 장치간 변동(device-to-device variation)(D2D variation) 및 가상 노드(virtual nodes)라는 두 가지 접근 방식이 사용될 수 있다. 그러나, D2D 변동은 거의 제어가 불가능하고 레저보어 풍부도(reservoir richness)를 효과적으로 향상시키는데 한계가 있다. 이 문제는 D2D 변동 기반 레저보어가 상관관계가 높은 차원(highly correlated dimensions)을 생성하여 레저보어 성능을 크게 향상시키지 않고 훈련 매개변수를 증가시키기 때문에 발생한다. 반면, 가상 노드 방식은 성능은 좋을 수 있지만 순차적인 연산을 하기 때문에 시간적 결과를 저장하기 위한 버퍼 메모리가 필요하다는 문제가 있다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 고차원 데이터 매핑(high dimensional data mapping) 및 가변 역학 (tunable dynamics)을 달성할 수 있는 시간 커널 소자(temporal kernel device)를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 훈련 매개변수(training parameters)를 불필요하게 증가시키거나 순차적 동작(sequential operations)에 의존하지 않으면서 레저보어(reservoir) 상태의 다양성을 향상시키고 고 차원(high dimensionality) 및 조정 가능한 역학(tunable dynamics)으로 효율적이고 정확한 데이터 처리를 수 행할 수 있는 시간 커널 소자(temporal kernel device)를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기 시간 커널 소자 및 시간 커널 컴퓨팅 시스템의 동작 방법을 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 하나 이상의 시간 커널(temporal kernel) 셀 구조를 포함하고, 상기 시간 커널 셀 구조 각각은 제 1 비휘발성 멤리스터(nonvolatile memristor); 및 서로 병렬로 연결된 제 2 비휘발성 멤리스 터와 커패시터를 포함하고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비휘발성 멤리스터에 직렬로 연결된 시간 커널 소자(temporal kernel device)가 제공된다. 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전극을 포함할 수 있고, 상기 커패시터는 상 기 제 1 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 2 비휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 1 비휘발성 멤리스터는 상기 중간 전극과 상기 제 3 전극 사이에 배 치될 수 있다. 상기 제 1 및 제 2 전극이 접지된 상태에서 상기 제 3 전극에 시계열적인 입력 신호에 해당하는 전기적 신호가 인가될 수 있다. 복수의 상기 시간 커널 셀 구조가 어레이를 이루도록 배열될 수 있고, 상기 시간 커널 소자는 상호 이격하여 제 1 방향으로 연장된 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극과 이격하여 상기 제 1 및 제 2 전극과 교차하는 제 2 방향으로 연장된 복수의 제 3 전극 및 상기 제 1 및 제 2 전극으로 구성된 전극 그룹과 상기 복수의 제 3 전극 사이에 상기 복수의 제 3 전극에 각각 대응하도록 배치된 복수의 중간 전극을 포함할 수 있고, 상기 복수 의 시간 커널 셀 구조는 상기 제 1 및 제 2 전극으로 구성된 상기 전극 그룹과 상기 복수의 제 3 전극 사이에 각각 배치될 수 있고, 상기 시간 커널 셀 구조 각각은 상기 제 1 전극과 상기 중간 전극 사이에 배치된 상기 커 패시터, 상기 제 2 전극과 상기 중간 전극 사이에 배치된 상기 제 2 비휘발성 멤리스터 및 상기 중간 전극과 상 기 제 3 전극 사이에 배치된 상기 제 1 비휘발성 멤리스터를 포함할 수 있다. 상기 제 1 비휘발성 멤리스터 및 상기 제 2 비휘발성 멤리스터는 동일한 수직축에 배치될 수 있고, 상기 커패시 터는 상기 제 2 비휘발성 멤리스터와 수평 방향으로 이격하여 배치될 수 있다. 상기 제 1 및 제 2 비휘발성 멤리스터는 동일한 입력 신호에 대해서 서로 다른 정보를 저장하도록 구성될 수 있 다. 상기 시간 커널 소자는 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하고, 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 인공 신경망(artificial neural network)에 입력하도록 구성될 수 있다. 본 발명의 다른 실시예에 따르면, 전술한 시간 커널 소자; 및 상기 시간 커널 소자에 연결되어 상기 시간 커널 소자에 의해 처리된 정보를 입력받는 인공 신경망(artificial neural network)을 포함하는 시간 커널 컴퓨팅 시 스템(temporal kernel computing system)이 제공된다. 본 발명의 다른 실시예에 따르면, 하나 이상의 시간 커널(temporal kernel) 셀 구조를 포함하고, 상기 시간 커 널 셀 구조 각각은 제 1 비휘발성 멤리스터 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패시터를 포함 하고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비휘발성 멤리스터 에 직렬로 연결된 시간 커널 소자(temporal kernel device)의 동작 방법으로서, 상기 시간 커널 셀 구조에 시계 열적인 입력 신호를 인가하여 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계; 및 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독(read)하는 단계를 포함하는 시간 커널 소자의 동작 방법이 제공 된다. 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전극을 포함할 수 있고, 상기 커패시터는 상 기 제 1 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 2 비휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 1 비휘발성 멤리스터는 상기 중간 전극과 상기 제 3 전극 사이에 배 치될 수 있다. 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계는 상기 제 1 및 제 2 전극이 접지된 상태에서 상 기 제 3 전극에 상기 시계열적인 입력 신호에 해당하는 전기적 신호를 인가하는 단계를 포함할 수 있다. 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독하는 단계는 상기 제 3 전극과 상기 중간 전극 사이 에 상기 제 1 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는 단계 및 상기 중간 전극 과 상기 제 2 전극 사이에 상기 제 2 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는 단계를 포함할 수 있다. 복수의 상기 시간 커널 셀 구조가 어레이를 이루도록 배열될 수 있고, 상기 시간 커널 소자는 상호 이격하여 제 1 방향으로 연장된 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극과 이격하여 상기 제 1 및 제 2 전극과 교차하는 제 2 방향으로 연장된 복수의 제 3 전극 및 상기 제 1 및 제 2 전극으로 구성된 전극 그룹과 상기 복수의 제 3 전극 사이에 상기 복수의 제 3 전극에 각각 대응하도록 배치된 복수의 중간 전극을 포함할 수 있고, 상기 복수 의 시간 커널 셀 구조는 상기 제 1 및 제 2 전극으로 구성된 상기 전극 그룹과 상기 복수의 제 3 전극 사이에 각각 배치될 수 있고, 상기 시간 커널 셀 구조 각각은 상기 제 1 전극과 상기 중간 전극 사이에 배치된 상기 커 패시터, 상기 제 2 전극과 상기 중간 전극 사이에 배치된 상기 제 2 비휘발성 멤리스터 및 상기 중간 전극과 상 기 제 3 전극 사이에 배치된 상기 제 1 비휘발성 멤리스터를 포함할 수 있다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 두 개의 비휘발성 멤리스터(nonvolatile memristor)와 하나의 커패시터 (capacitor)를 포함한 2M(memristor)-1C(capacitor) 시간 커널 셀 구조를 이용함으로써, 고차원 데이터 매핑 (high dimensional data mapping) 및 가변 역학(tunable dynamics)을 달성할 수 있는 시간 커널 소자(temporal kernel device)를 구현할 수 있다. 본 발명의 실시예들에 따르면, 훈련 매개변수(training parameters)를 불필 요하게 증가시키거나 순차적 동작(sequential operations)에 의존하지 않으면서 레저보어(reservoir) 상태의 다 양성을 향상시키고 고차원(high dimensionality) 및 조정 가능한 역학(tunable dynamics)으로 효율적이고 정확 한 데이터 처리를 수행할 수 있는 시간 커널 소자를 제공하는데 있다. 특히, 본 발명의 실시예들에 따르면, 두 개의 비휘발성 멤리스터가 동일한 입력 신호에 대해서, 상관관계가 없 는(즉, uncorrelated) 개별화된 차원의 데이터 매핑을 수행할 수 있기 때문에, 데이터 매핑의 차원을 높일 수 있고 데이터 처리의 정확성 및 효율성을 향상시킬 수 있다. 또한, 필요에 따라서, 커패시터의 사이즈를 조절하 거나 두 개의 비휘발성 멤리스터의 초기 저항값을 조절함으로써, 시간 상수(time constant)를 용이하게 조정할 수 있다. 또한, 입력 신호의 펄스 형태를 조절하여 매핑 신호를 달라지게 할 수 있기 때문에, 소자의 활용 자유 도가 향상될 수 있다. 일례에 따르면, 각 멤리스터에 투영된 보완적 특징들(complementary features)은 입력 신호의 이진 패턴의 특징 들을 반영하며, MNIST(Modified National Institute of Standards and Technology) 분류 작업에서 각각 8-비트 및 28-비트 사례에서 약 94.3% 이상 및 약 86.4% 이상의 정확도를 나타낼 수 있다. 또한, 일례에 따르면, Mackey-Glass 비선형 시계열 패턴(nonlinear timeseries patterns)에 대해서, 상기 시간 커널 소자는 최소 네 트워크 크기(20×1)에서 0.04의 NRMSE(normalized root mean square error)를 나타낼 수 있는바, 우수한 예측 성능이 검증되었다고 할 수 있다. 상기한 실시예들에 따른 시간 커널 소자를 적용하면, 우수한 성능을 가지면서 다양한 분야에 적용 가능한 시간 커널 컴퓨팅 시스템(temporal kernel computing system)을 구현할 수 있다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2023-0113791", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 시간 커널 소자(temporal kernel device) 및 이를 포함하는 시간 커널 컴퓨 팅 시스템(temporal kernel computing system)을 예시적으로 보여주는 도면이다. 상기 시간 커널 소자는 하드웨 어적인 시간 커널용 소자라고 할 수 있다. 도 1을 참조하면, 본 발명의 실시예에 따른 시간 커널 소자는 하나 이상의 시간 커널(temporal kernel) 셀 구조(CL1)를 포함할 수 있다. 시간 커널 셀 구조(CL1)는 제 1 비휘발성 멤리스터(nonvolatile memristor) 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패시터를 포함할 수 있고, 여기서, 상기 서로 병렬 로 연결된 제 2 비휘발성 멤리스터와 커패시터는 제 1 비휘발성 멤리스터에 직렬로 연결될 수 있다. 시간 커널 셀 구조(CL1)는 2M-1C 구성을 갖는다고 할 수 있다. 여기서, M은 비휘발성 멤리스터(11, 12)를, C는 커패시터를 나타낸다. 시간 커널 소자는 2M-1C 셀 구성을 갖는 집적화된 시간 커널 소자 (integrated temporal kernel device)일 수 있다. 제 1 및 제 2 비휘발성 멤리스터(11, 12) 각각은 두 개의 전극(예컨대, 하부 전극과 상부 전극)과 이들 사이에 배치된 저항 변화 물질층(저항 변화 메모리층)을 포함할 수 있다. 일례로, 제 1 및 제 2 비휘발성 멤리스터(11, 12) 각각은 TiN/HfO2/W 구조를 가질 수 있고, 여기서, TiN은 상기 하부 전극(또는 상부 전극)에, W(텅스텐)은 상기 상부 전극(또는 하부 전극)에, HfO2는 상기 저항 변화 물질층에 각각 대응될 수 있다. 그러나, 이는 예시 적인 것에 불과하고, 제 1 및 제 2 비휘발성 멤리스터(11, 12)의 구체적인 구조 및 구성 물질은 다양하게 변화 될 수 있다. 기존 비휘발성 멤리스터의 구조 및 물질들은 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 적용될 수 있다. 제 1 및 제 2 비휘발성 멤리스터(11, 12)는 동일한 적층 구조를 가질 수 있지만, 경우에 따라서는, 서로 다른 적층 구조를 가질 수도 있다. 커패시터는 두 개의 전극(예컨대, 하부 전극과 상부 전극)과 이들 사이에 배치된 유전체층을 포함할 수 있 다. 일례로, 커패시터는 TiN/ZrO2/Al2O3/ZrO2/TiN 구조를 가질 수 있고, 여기서, TiN은 상기 하부 전극 및 상기 상부 전극에, ZrO2/Al2O3/ZrO2는 상기 유전체층에 각각 대응될 수 있다. ZnO2는 유전율을 높이는 역할을 할 수 있고, Al2O3는 누설 전류를 억제하는 역할을 할 수 있다. 따라서, ZrO2/Al2O3/ZrO2 구조의 유전체층을 사용하 면, 유전율이 높으면서 누설 전류가 낮은 커패시터를 제조할 수 있다. 그러나, 여기에 예시된 커패시터(2 0)의 구체적인 구조 및 구성 물질은 예시적인 것에 불과하고, 경우에 따라, 다양하게 변화될 수 있다. 기존 커 패시터의 구조 및 물질들은 커패시터에 적용될 수 있다. 커패시터는 하나의 커패시터 요소(커패시터 소자)로 도시되어 있지만, 경우에 따라, 복수의 커패시터 요소 를 포함할 수도 있다. 즉, 커패시터는 하나의 커패시터 요소를 포함하거나 복수의 커패시터 요소를 포함하 는 것으로 이해될 수 있다. 커패시터가 상기 복수의 커패시터 요소를 포함하는 경우, 상기 복수의 커패시터 요소 중에서 적어도 하나를 선택적으로 사용할 수 있다. 시간 커널 소자는 제 1 전극(E10), 제 2 전극(E20), 중간 전극(E25) 및 제 3 전극(E30)을 포함할 수 있다. 커패시터는 제 1 전극(E10)과 중간 전극(E25) 사이에 배치될 수 있고, 제 2 비휘발성 멤리스터는 제 2 전극(E20)과 중간 전극(E25) 사이에 배치될 수 있다. 제 1 비휘발성 멤리스터는 중간 전극(E25)과 제3 전극(E30) 사이에 배치될 수 있다. 따라서, 제 1 비휘발성 멤리스터와 제 2 비휘발성 멤리스터는 중 간 전극(E25)을 통해 직렬로 연결될 수 있고, 이와 유사하게, 제 1 비휘발성 멤리스터와 커패시터는 중 간 전극(E25)을 통해 직렬로 연결될 수 있다. 또한, 제 2 비휘발성 멤리스터와 커패시터는 중간 전극 (E25)을 통해 제 1 비휘발성 멤리스터에 병렬로 연결될 수 있다. 중간 전극(E25)은 제 2 비휘발성 멤리스터 와 커패시터를 연결하는 브릿지 전극이라고 지칭할 수 있다. 시간 커널 셀 구조(CL1)는 제 1 비휘발성 멤리스터, 제 2 비휘발성 멤리스터, 커패시터 및 중간 전극(E25)을 포함하는 것으로 여길 수 있고, 이러한 시간 커널 셀 구조(CL1)의 일단에 제 1 및 제 2 전극(E10, E20)이 연결되고, 타단에 제 3 전극(E30)이 연결된 것으로 여길 수 있다. 경우에 따라서, 제 1 및 제 2 전극(E10, E20)의 적어도 일부 및/또는 제 3 전극 (E30)의 적어도 일부도 시간 커널 셀 구조(CL1)에 포함된 것으로 여길 수도 있다. 시간 커널 셀 구조(CL1)는 복수 개가 배열될 수 있다. 다시 말해, 복수의 시간 커널 셀 구조(CL1)가 어레이를 이루도록 배열될 수 있다. 이때, 시간 커널 소자는 상호 이격하여(예컨대, 수평 방향으로 이격하여) 제 1 방향으로 연장된 제 1 및 제 2 전극(E10, E20), 제 1 및 제 2 전극(E10, E20)과 이격하여(예컨대, 위쪽으로 이 격하여) 제 1 및 제 2 전극(E10, E20)과 교차하는(예컨대, 수직으로 교차하는) 제 2 방향으로 연장된 복수의 제 3 전극(E30), 그리고, 제 1 및 제 2 전극(E10, E20)으로 구성된 전극 그룹과 복수의 제 3 전극(E30) 사이에 복 수의 제 3 전극(E30)에 각각 대응하도록 배치된 복수의 중간 전극(E25)을 포함할 수 있다. 복수의 중간 전극 (E25)은 상기 제 2 방향으로 연장될 수 있다. 복수의 시간 커널 셀 구조(CL1)는 제 1 및 제 2 전극(E10, E20)으로 구성된 상기 전극 그룹과 복수의 제 3 전극 (E30) 사이에 각각 배치될 수 있다. 복수의 시간 커널 셀 구조(CL1)는 제 1 및 제 2 전극(E10, E20)으로 구성된 상기 전극 그룹과 복수의 제 3 전극(E30)의 교차부에 각각 배치될 수 있다. 따라서, 제 1 및 제 2 전극(E10, E20)으로 구성된 상기 전극 그룹 상에 그와 평행한 방향으로 상호 이격된 복수의 시간 커널 셀 구조(CL1)가 배 치될 수 있고, 각각의 시간 커널 셀 구조(CL1) 상에 이와 연결된(접촉된) 제 3 전극(E30)이 배치될 수 있다. 시 간 커널 셀 구조(CL1) 각각은 제 1 전극(E10)과 중간 전극(E25) 사이에 배치된 커패시터, 제 2 전극(E20)과 중간 전극(E25) 사이에 배치된 제 2 비휘발성 멤리스터 및 중간 전극(E25)과 제 3 전극(E30) 사이에 배치된 제 1 비휘발성 멤리스터를 포함할 수 있다. 여기서는, 하나의 제 1 전극(E10)과 하나의 제 2 전극(E20)이 사용된 경우가 도시되었지만, 제 1 및 제 2 전극(E10, E20)으로 구성된 상기 전극 그룹이 복수로 배치될 수 있 고, 각각의 상기 전극 그룹 상에 복수의 시간 커널 셀 구조(CL1) 및 복수의 제 3 전극(E30)이 배치될 수 있다. 또한, 제 1 및 제 2 전극(E10, E20)으로 구성된 상기 전극 그룹에서부터 제 3 전극(E30)까지의 소자 적층체는 그 상하가 뒤바뀔 수도 있다. 제 1 전극(E10)의 일부는 커패시터에 포함될 수 있고, 중간 전극(E25)의 일부 도 커패시터에 포함될 수 있다. 제 2 전극(E20)의 일부는 제 2 비휘발성 멤리스터에 포함될 수 있고, 중간 전극(E25)의 일부도 제 2 비휘발성 멤리스터에 포함될 수 있다. 중간 전극(E25)의 일부는 제 1 비휘발 성 멤리스터에 포함될 수 있고, 제 3 전극(E30)의 일부도 제 1 비휘발성 멤리스터에 포함될 수 있다. 시간 커널 소자에 데이터를 입력할 때, 제 1 및 제 2 전극(E10, E20)이 접지된 상태에서 제 3 전극(E30)에 시계열적인 입력 신호(예컨대, 시간에 따라 변화되는 입력 신호)에 해당하는 전기적 신호가 인가될 수 있다. 다 시 말해, 시간 커널 셀 구조(CL1)의 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 정보를 저장할 때, 제 1 및 제 2 전극(E10, E20)이 접지된 상태에서 제 3 전극(E30)에 시계열적인 입력 신호에 해당하는 전기적 신호가 인가될 수 있다. 이때, 중간 전극(E25)은 플로팅(floating)된 상태일 수 있다. 시간 커널 소자에 정보를 저장하기 위한 단계에서는 제 1 및 제 2 전극(E10, E20)이 접지된 상태에서 복수의 제 3 전극(E30)에 상기 전기적 신호를 인가할 수 있다. 이를 통해, 복수의 시간 커널 셀 구조(CL1) 각각의 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 정보를 저장할 수 있다. 한편, 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 저장된 정보를 판독(read)하는 단계에서는 제 3 전극(E30)과 중간 전극(E25) 사이에 제 1 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가할 수 있 고, 또한, 중간 전극(E25)과 제 2 전극(E20) 사이에 제 2 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가할 수 있다. 제 3 전극(E30)과 중간 전극(E25) 사이에 제 1 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가할 때, 제 2 전극(E20)은 플로팅(floating)될 수 있다. 이와 유사하게, 중간 전극(E25)과 제 2 전극(E20) 사이에 제 2 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신 호를 인가할 때, 제 3 전극(E30)은 플로팅(floating)될 수 있다. 또한, 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 저장된 정보를 판독(read)하는 단계에서 제 1 전극(E10)은 플로팅(floating)될 수 있다. 커패시터 및 제 2 비휘발성 멤리스터 아래에 이들과 각각 연결된 제 1 전극(E10) 및 제 2 전극(E20)을 별도로 형성함으 로써, 상기 판독 시에 커패시터의 영향을 배제할 수 있다. 따라서, 상기 판독 시에 RC 지연(RC delay) 등의문제를 방지할 수 있다. 상기 정보의 판독을 위한 전기적 신호는, 예컨대, 직류(DC) 전압 신호일 수 있고, 상기 직류(DC) 전압 신호 인가에 의해 비휘발성 멤리스터(11, 12)를 통해 흐르는 전류의 크기를 측정(센싱)함으로써 상기 정보를 판독할 수 있다. 일 실시예에 따르면, 시간 커널 셀 구조(CL1)에서 제 1 비휘발성 멤리스터와 제 2 비휘발성 멤리스터는 동일한(또는 실질적으로 동일한) 수직축에 배치될 수 있고, 커패시터는 제 2 비휘발성 멤리스터와 수평 방향으로 이격하여 배치될 수 있다. 커패시터는 제 2 비휘발성 멤리스터와 동일한 레벨(높이) 또는 대 체로 동일한 레벨(높이)에 배치될 수 있다. 이 경우, 시간 커널 소자의 제조가 용이할 수 있고, 공간 효율 성 및 집적도 향상에 유리할 수 있다. 그러나, 시간 커널 셀 구조(CL1)에서 제 1 비휘발성 멤리스터와 제 2 비휘발성 멤리스터 및 커패시터의 배치 관계는 전술한 바에 한정되지 않고, 경우에 따라, 변화될 수 있 다. 본 발명의 실시예에 따른 시간 커널 소자는 상기한 2M-1C 구성을 갖는 시간 커널 셀 구조(CL1)를 가질 수 있고, 이러한 시간 커널 셀 구조(CL1)에서는 커패시터의 영향으로 제 1 및 제 2 비휘발성 멤리스터(11, 1 2)에 저장되는 정보가 달라질 수 있다. 즉, 제 1 및 제 2 비휘발성 멤리스터(11, 12)는 동일한 입력 신호(시계 열적인 입력 신호)에 대해서 서로 다른 정보를 저장할 수 있다. 보다 구체적으로 설명하면, 로우(low) 신호에 의해 커패시터가 방전된 후, 하이(high) 신호가 시간 커널 셀 구조(CL1)에 들어올 때, 제 1 비휘발성 멤리 스터에서 스파이크(전압 스파이크) 신호가 발생할 수 있다. 따라서, 제 1 비휘발성 멤리스터는 로우 (low) 신호와 하이(high) 신호가 임의로 반복되는 입력 신호에서 로우(low) 신호에서 하이(high) 신호로의 전환 횟수 및 관련 특성을 주로 반영한다고 할 수 있다. 한편, 제 2 비휘발성 멤리스터는, 제 1 비휘발성 멤리스 터와는 다른 방식으로, 주로 하이(high) 신호의 입력 횟수에 영향을 받기 때문에, 입력 신호에서 하이 (high) 신호의 횟수 및 관련 특성을 반영한다고 할 수 있다. 제 1 및 제 2 비휘발성 멤리스터(11, 12)는 동일한 입력 신호에 대해서, 상관관계가 없는(즉, uncorrelated) 개별화된 차원의 데이터 매핑을 수행할 수 있기 때문 에, 데이터 매핑의 차원을 높일 수 있고 데이터 처리의 정확성 및 효율성을 향상시킬 수 있다. 본 발명의 실시 예에 따르면, 훈련 매개변수(training parameters)를 불필요하게 증가시키거나 순차적 동작(sequential operations)에 의존하지 않으면서 레저보어(reservoir) 상태의 다양성을 향상시키고 고차원(high dimensionality) 및 조정 가능한 역학(tunable dynamics)으로 효율적이고 정확한 데이터 처리를 수행할 수 있는 시간 커널 소자를 구현할 수 있다. 또한, 본 발명의 실시예에 따르면, 필요에 따라서, 커패시터의 사이즈를 조절하거나 두 개의 비휘발성 멤리 스터(11, 12)의 초기 저항값을 조절함으로써, 시간 상수(time constant)를 용이하게 조정할 수 있다. 또한, 상 기 입력 신호의 펄스 형태를 조절하여 매핑 신호를 달라지게 할 수 있기 때문에, 시간 커널 소자의 활용 자유도 가 향상될 수 있다. 본 발명의 실시예에 따른 시간 커널 소자는 시계열적 입력 신호(입력 정보)를 처리하여 제 1 및 제 2 비휘 발성 멤리스터(11, 12)에 정보를 저장하고, 제 1 및 제 2 비휘발성 멤리스터(11, 12)에 저장된 정보를 인공 신 경망(artificial neural network)에 입력하도록 구성될 수 있다. 다시 말해, 제 1 및 제 2 비휘발성 멤리 스터(11, 12)에 저장된 후 판독된 정보가 인공 신경망에 입력될 수 있다. 제 1 및 제 2 비휘발성 멤리스터 (11, 12)에 저장된 정보는, 예를 들어, MCV(memristor conductance vector) 형태로 인공 신경망에 입력될 수 있고, 인공 신경망의 정보(데이터) 처리/인식을 통해서 시간 커널 소자에 처음 입력된 정보가 무 엇인지를 판별할 수 있다. 본 발명의 실시예에 따른 시간 커널 컴퓨팅 시스템(temporal kernel computing system)은 앞서 설명한 시간 커 널 소자 및 시간 커널 소자에 연결되어 시간 커널 소자에 의해 처리된 정보를 입력받는 인공 신 경망을 포함할 수 있다. 인공 신경망의 구체적인 구성 및 원리 등은 종래에 잘 알려진 바와 동일하거 나 유사할 수 있다. 본 발명의 일 실시예에 따른 시간 커널 소자의 제조 방법에 대해서 예시적으로 간략히 설명하면 아래와 같다. 일례에 따르면, 시간 커널 소자의 제조 시, 커패시터, 제 2 비휘발성 멤리스터 및 제 1 비휘발성 멤리스터의 순 서로 제작할 수 있다. 먼저, Si 기판 상에 약 100 nm 두께의 SiO2층을 열적으로 형성시키고, 상기 SiO2층 상에 상온에서 약 80 nm 두께의 TiN층을 스퍼터링 방법으로 형성할 수 있다. 상기 TiN층은 커패시터의 하부 전극으로 라인 형태로 패터닝될 수 있다. 상기 커패시터의 하부 전극은, 예컨대, 약 5∼500 ㎛의 폭을 가질 수 있고, 기 존의 포토리소그래피 및 건식 식각 방식으로 패터닝될 수 있다. 그런 다음, 약 280℃ 정도의 기판 온도에서 ALD(atomic layer deposition) 공정을 이용해서 약 3 nm ZrO2, 약 2.5 nm Al2O3, 약 3 nm ZrO2를 순차적으로 증착할 수 있다. 즉, ZAZ 유전체를 형성할 수 있다. 상기 ZAZ 유전체 상에 약 60 nm TiN을 스퍼터링으로 증착할 수 있고, 상기 TiN 및 ZAZ 유전체를 패터닝하여 상기 TiN으로부터 패터닝된 상부 전극을 포함하는 커패시터를 형성할 수 있다. 상기 커패시터의 형성 후, PECVD(plasma enhanced chemical vapor deposition) 공정으로 약 80 nm 두께를 갖는 제 1 패시베이션층을 증착할 수 있다. 상기 제 1 패시베이션층은 상기 커패시터를 덮도록 형 성될 수 있고, 예컨대, SiO2로 형성될 수 있다. 그런 다음, 약 60 nm 두께의 TiN을 스퍼터링으로 증착하고 이를 패터닝하여 상기 커패시터 옆에 약 5∼20 ㎛의 폭을 갖는 제 2 비휘발성 멤리스터용 하부 전극을 형성할 수 있 다. 그런 다음, 약 280℃ 정도의 기판 온도에서 PEALD(plasma enhanced atomic layer deposition) 공정을 이용 해서 제 2 비휘발성 멤리스터용 저항 변화 메모리층 역할을 하는 HfO2 필름을 약 2.5 nm 두께로 증착할 수 있다. 그리고 나서, 약 40 nm 두께의 W(텅스텐)을 상온에서 스퍼터링으로 증착하고, 상기 W 및 HfO2 필름을 패 터닝하여 제 2 비휘발성 멤리스터를 형성할 수 있다. 다음으로, 약 80 nm 두께를 갖는 제 2 패시베이션층을 증 착할 수 있다. 상기 제 2 패시베이션층은 상기 커패시터 및 상기 제 2 비휘발성 멤리스터를 덮도록 형성될 수 있고, 예컨대, SiO2로 형성될 수 있다. 상기 제 2 패시베이션층 및 상기 제 1 패시베이션층을 BOE(buffered oxide etchant) 용액으로 습식 식각하여 상기 커패시터의 상부 전극 및 상기 제 2 비휘발성 멤리스터의 상부 전 극을 노출시킬 수 있다. 그런 다음, 약 60 nm 두께의 TiN을 스퍼터링으로 증착하고 이를 패터닝하여 약 5∼20 ㎛의 폭을 갖는 중간 전극을 형성할 수 있다. 상기 중간 전극의 일부는 제 1 비휘발성 멤리스터의 하부 전극으 로 사용될 수 있다. 다음으로, PEALD 공정을 이용해서 제 1 비휘발성 멤리스터용 저항 변화 메모리층 역할을 하 는 HfO2 필름을 약 2.5 nm 두께로 증착하고, 이를 패터닝할 수 있다. 패터닝된 HfO2 필름 상에 약 40 nm 두께의 W(텅스텐)을 스퍼터링하여 증착하고 이를 패터닝하여 제 1 비휘발성 멤리스터의 상부 전극을 라인 형태로 형성 할 수 있다. 그러나, 전술한 실시예에 따른 시간 커널 소자의 제조 방법에서 언급된 구체적인 재료, 소자 구조, 공정 조건 등은 예시적인 것에 불과하고, 다양하게 변화될 수 있다. 도 2는 본 발명의 일 실시예에 따른 시간 커널 소자의 시간 커넬 셀 구조에 시간적 신호(temporal signal)의 인 가에 따라 제 1 및 제 2 비휘발성 멤리스터(M1, M2)에 인가되는 전압의 변화 및 각 멤리스터(M1, M2)의 컨덕턴 스(conductance) 변화를 보여주는 도면이다. 도 2는 '1101'에 해당하는 입력 신호(로우 신호 '0', 하이 신호 '1')가 시간(t1 ∼ t4)에 따른 펄스 스트림으로 시간 커넬 셀 구조에 적용될 때, 각 멤리스터(M1, M2)에 인가되 는 전압 및 각 멤리스터(M1, M2)의 컨덕턴스 변화를 보여준다. 도 2를 참조하면, 입력 전압은 제 1 및 제 2 비휘발성 멤리스터(M1, M2)의 동적 관계에 따라 제 1 비휘발성 멤 리스터(M1) 및 제 2 비휘발성 멤리스터(M2)에 분배될 수 있다. 여기서, V(M1)은 제 1 비휘발성 멤리스터(M1)에 인가되는 전압을 나타내고, V(M2)는 제 2 비휘발성 멤리스터(M2)에 인가되는 전압을 나타낸다. 커패시터(C)의 전압인 VC는 V(M2)와 같을 수 있다. 용량성 소자(capacitive element)와의 멤리스티브 저항(memristive resistance)으로 인해, 커패시터(C)의 충전 및 방전에 지연이 발생할 수 있다. 이러한 거동(behavior)은 하이 신호에서 M1에 대한 '피크 및 완화(peak and relaxation)' 전압 패턴과 M2에 대한 '증가 및 포화(increase and saturation)' 패턴을 유발하여(상부 그래프 참조), 결과적으로, M1 및 M2의 컨덕턴스 진화가 달라질 수 있다(하 부 그래프 참조). M1의 경우, 커패시터(C)가 방전된 상태에서 하이 신호('1')가 입력될 때, 스파이크(전압 스파이크) 신호가 인가 될 수 있고, 이때, 컨덕턴스 증가가 크게 발생할 수 있다. 커패시터(C)는 초기에 방전된 상태일 수 있고, 또한, 로우 신호('0')가 입력될 때 방전될 수 있다. 따라서, 로우 신호에 의해 커패시터(C)가 방전된 후, 하이 신호가 시간 커널 셀 구조에 입력될 때, M1에서 스파이크(전압 스파이크) 신호가 발생할 수 있다. 따라서, M1은 로우 신호에서 하이 신호로의 전환 횟수 및 관련 특성을 주로 반영한다고 할 수 있다. 한편, M2의 경우, 입력 신호와 유사한 형태의 전압이 인가되기 때문에, 하이 신호의 입력 시에 컨덕턴스 증가가 주로 나타날 수 있고, 하이 신호의 입력 횟수에 주로 영향을 받을 수 있다. M2는, M1과는 다른 방식으로, 주로 하이 신호의 입력 횟수에 영향을 받기 때문에, 입력 신호에서 하이 신호의 횟수 및 관련 특성을 반영한다고 할 수 있다. 따라서, M1 및 M2는 동일한 입력 신호에 대해서, 상관관계가 없는(즉, uncorrelated) 개별화된 차원의 데이터 매핑을 수행할 수 있다. 이와 관련해서, 데이터 매핑의 차원을 높일 수 있고 데이터 처리의 정확성 및 효율성을 향상시킬 수 있다. 도 3은 본 발명의 일 실시예에 따른 시간 커널 소자의 작동 원리를 설명하기 위한 회로도이다. 도 3을 참조하면, (A)도면은 시간 커널 셀 구조의 회로도를 보여준다. 여기에서 펄스 발생기(pulse generator)(PG)는 접지된 M2(제 2 비휘발성 멤리스터) 및 C(커패시터)의 하부 전극들을 사용하여 소자에 입력전압 스트림을 공급할 수 있다. C가 방전된 상태에서 하이 신호가 공급되면 V(M1)은 급격하게 증가하다가 감소 하여 포화될 수 있고, V(M2)는 점차 증가하여 C가 하이 신호로 점차 충전되면서 포화될 수 있다. 후속하여 로우 신호가 인가되면 C는 원래 방전 상태로 돌아갈 수 있다. 도 3의 (B)도면 및 (C)도면에서 알 수 있는 바와 같이, 시간 데이터(temporal data)가 시간 커널 셀 구조를 통해 캐스케이드(cascade)되면, 하이 및 로우 신호들이 반 복되고 충전/방전 RC 지연이 발생하여, 결과적으로, M1(제 1 비휘발성 멤리스터) 및 M2(제 2 비휘발성 멤리스터)에 대해 확실히 구별되는(distinctive) 전압 패턴이 생성될 수 있다. 입력 전압은 M1과 M2에 분배될 수 있고, RC 지연으로 인해 M1에서 전압 스파이크가 발생하고, 완만하게 증가하는 전압이 M2에 인가될 수 있다. M1의 전압 스파이크는 C가 이전에 방전된 경우에만 발생할 수 있고, M1의 전압 스파이크를 하이 신호('1') 전에 오는 로우 신호('0')에 민감하게 만들 수 있다. 반대로, V(M2)는 C 충전과 함께 증가하기 때문에 하이 신호 ('1') 자체에 의존할 수 있다. C는 도 3의 (C)도면과 같이 M1과 M2를 통해 방전될 수 있다. 그러나, M1과 M2를 통해 흐르는 전류는 이들의 컨덕턴스가 다르고 전압-전류 비선형성 및 바이어스 극성 의존성 때문에 다를 수 있 다. 이러한 특징은 또한 M1 및 M2의 최종 컨덕턴스 상태를 풍부하게 하여 시간 커널 시스템의 고성능에 기여할 수 있다. 따라서, 시간 커널 셀 구조의 M1 및 M2는 동일한 입력에 대한 보완적 정보(complementary information)를 추출하고 매핑하여 시간 커널 컴퓨팅에 독특한(unique) 접근 방식을 제공할 수 있다. 도 4는 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템(temporal kernel computing system)의 전반적인 동작 방법을 보여주는 도면이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템의 동작 방 법에 있어서, 입력 신호를 상기 시간 커널 소자에 입력하여 두 개의 비휘발성 멤리스터(M1, M2)에 의한 이중 매 핑을 수행하여, 두 개의 고유한 컨덕턴스 벡터(distinctive conductance vectors)에 투영할 수 있다. 그런 다 음, 후속 판독(readout) 레이어에서 결합 및 추론을 수행할 수 있다. 시간 커널 컴퓨팅 시스템의 성능은, 예를 들어, 이미지 인식(image recognition) 및 비선형 시계열 예측 작업(nonlinear time series prediction task) 의 애플리케이션을 통해 검증될 수 있다. 이에 대해서는 추후에 보다 자세히 설명한다. 본 발명의 실시예에 따른 시간 커널 소자의 동작 방법을 정리하면 다음과 같다. 본 발명의 실시예에 따르면, 하 나 이상의 시간 커널(temporal kernel) 셀 구조를 포함하고, 상기 시간 커널 셀 구조 각각은 제 1 비휘발성 멤 리스터 및 서로 병렬로 연결된 제 2 비휘발성 멤리스터와 커패시터를 포함하고, 상기 서로 병렬로 연결된 상기 제 2 비휘발성 멤리스터와 상기 커패시터는 상기 제 1 비휘발성 멤리스터에 직렬로 연결된 시간 커널 소자 (temporal kernel device)의 동작 방법으로서, 상기 시간 커널 셀 구조에 시계열적인 입력 신호를 인가하여 상 기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계 및 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독(read)하는 단계를 포함하는 시간 커널 소자의 동작 방법이 제공된다. 여기서, 상기 시간 커널 소자는 도 1을 참조하여 설명한 바와 같을 수 있다. 따라서, 상기 시간 커널 소자는 제 1 전극, 제 2 전극, 중간 전극 및 제 3 전극을 포함할 수 있다. 상기 커패시터는 상기 제 1 전극과 상기 중간 전극 사이에 배치될 수 있고, 상기 제 2 비휘발성 멤리스터는 상기 제 2 전극과 상기 중간 전극 사이에 배치될 수 있으며, 상기 제 1 비휘발성 멤리스터는 상기 중간 전극과 상기 제 3 전극 사이에 배치될 수 있다. 상기 제 1 및 제 2 비휘발성 멤리스터에 정보를 저장하는 단계는 상기 제 1 및 제 2 전극이 접지된 상태에서 상 기 제 3 전극에 상기 시계열적인 입력 신호에 해당하는 전기적 신호를 인가하는 단계를 포함할 수 있다. 상기 제 1 및 제 2 비휘발성 멤리스터에 저장된 정보를 판독하는 단계는 상기 제 3 전극과 상기 중간 전극 사이에 상 기 제 1 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는 단계 및 상기 중간 전극과 상 기 제 2 전극 사이에 상기 제 2 비휘발성 멤리스터에 저장된 정보의 판독을 위한 전기적 신호를 인가하는 단계 를 포함할 수 있다. 또한, 복수의 상기 시간 커널 셀 구조가 어레이를 이루도록 배열될 수 있다. 상기 시간 커널 소자는 상호 이격 하여 제 1 방향으로 연장된 제 1 및 제 2 전극, 상기 제 1 및 제 2 전극과 이격하여 상기 제 1 및 제 2 전극과 교차하는 제 2 방향으로 연장된 복수의 제 3 전극 및 상기 제 1 및 제 2 전극으로 구성된 전극 그룹과 상기 복 수의 제 3 전극 사이에 상기 복수의 제 3 전극에 각각 대응하도록 배치된 복수의 중간 전극을 포함할 수 있다. 상기 복수의 시간 커널 셀 구조는 상기 제 1 및 제 2 전극으로 구성된 상기 전극 그룹과 상기 복수의 제 3 전극 사이에 각각 배치될 수 있다. 상기 시간 커널 셀 구조 각각은 상기 제 1 전극과 상기 중간 전극 사이에 배치된 상기 커패시터, 상기 제 2 전극과 상기 중간 전극 사이에 배치된 상기 제 2 비휘발성 멤리스터 및 상기 중간 전 극과 상기 제 3 전극 사이에 배치된 상기 제 1 비휘발성 멤리스터를 포함할 수 있다. 그 밖에도 상기 시간 커널 소자의 동작 방법은 도 1 내지 도 4를 참조하여 설명한 시간 커널 소자의 구성 및 동 작 특성에 기초해서 이해될 수 있다. 또한, 실시예에 따른 시간 커널 소자가 적용된 시간 커널 컴퓨팅 시스템 (temporal kernel computing system)의 동작 방법도 용이하게 이해될 수 있다. 도 5는 본 발명의 일 실시예에 따른 시간 커널 소자의 광학 현미경 이미지(왼쪽 이미지)와 시간 커널 셀 구조에 대한 단면 SEM(scanning electron microscope) 이미지(오른쪽 이미지)를 보여주는 도면이다. 도 5를 참조하면, 10×1 사이즈의 시간 커널 어레이 소자와 2M-1C 구조를 갖는 시간 커널 셀들의 구조적 연결성 을 확인할 수 있다. M1과 M2는 수직으로 적층될 수 있고, M2와 C는 수평 방향으로 이격될 수 있다. 여기서, M1 TE pad는 M1의 상부 전극 패드를 나타내고, Bridge pad는 중간 전극 패드를 나타내고, M2 BE pad는 M2의 하부 전극 패드를 나타내고, C BE pad는 C의 하부 전극 패드를 나타낸다. 또한, Bridge는 중간 전극을 나타낸다. 도 6은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 비휘발성 멤리스터(M1), 제 2 비휘 발성 멤리스터(M2) 및 커패시터(C)의 단면 TEM(transmission electron microscope) 이미지를 보여주는 도면이 다. 도 6의 (A)도면은 M1의 TEM 이미지이고, (B)도면은 M2의 TEM 이미지이고, (C)도면은 C의 TEM 이미지이다. 도 6의 (C)도면에서 ZAZ는 ZrO2/Al2O3/ZrO2 적층 구조를 나타낸다. 도 7은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 비휘발성 멤리스터(M1), 제 2 비휘 발성 멤리스터(M2) 및 커패시터(C)의 EDS(energy dispersive spectrometer) 라인 프로파일을 보여주는 도면이 다. 여기서, 라인은 도 6의 점선에 대응될 수 있다. 도 7의 (A)도면은 M1에 대한 것이고, (B)도면은 M2에 대한 것이고, (C)도면은 C에 대한 것이다. 그러나, 도 6 및 도 7에 개시된 M1, M2 및 C의 구체적인 구성 및 물질은 예시적인 것에 불과하고, 이는 다양하게 변화될 수 있다. 도 8은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 및 제 2 비휘발성 멤리스터(M1, M 2)의 전압-전류 특성을 예시적으로 보여주는 그래프이다. 여기서, 상기 제 1 및 제 2 비휘발성 멤리스터(M1, M2)는 TiN/HfO2/W 구조를 갖고, 6 ㎛ × 6 ㎛ 사이즈를 갖는다. 도 8은 직류(DC) 전압을 이용해서 스윕(sweep) 특성을 평가한 결과이다. 또한, 도 8은 제 1 및 제 2 비휘발성 멤리스터(M1, M2) 각각에 대한 평가 결과를 보여 준다. 도 8을 참조하면, 본 발명의 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 및 제 2 비휘발성 멤리스터 (M1, M2)는 전압 스윕(voltage sweep)에 따라 도시된 바와 같은 전압-전류 특성을 나타낼 수 있다. 전압을 양 (+)의 방향으로 스윕시, 전도도(컨덕턴스) 증가에 의해 전류가 증가하면서 세트(set) 스위칭이 발생할 수 있다. 한편, 전압을 음(-)의 방향으로 스윕시, 전도도(컨덕턴스) 감소에 의해 전류가 감소하는 리세트(reset) 스위칭 이 발생할 수 있다. 제 1 및 제 2 비휘발성 멤리스터(M1, M2)는 거의 유사한 전압-전류 특성을 나타낼 수 있다. 또한 제 1 및 제 2 비휘발성 멤리스터(M1, M2)는 음(-)의 전압 영역에서 더 넓은 메모리 윈도우를 가질 수 있고, 컨덕턴스 데이터에 대한 읽기 전압으로, 예컨대, 약 -0.5 V가 선택될 수 있다. 그러나, 도 8에 도시된 제 1 및 제 2 비휘발성 멤리스터(M1, M2)의 특성은 예시적인 것이고 다양하게 변화될 수 있다. 도 9는 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 및 제 2 비휘발성 멤리스터(M1, M 2)에 열 번의 전압 펄스를 인가한 후, 최종 컨덕턴스를 측정한 결과를 보여주는 그래프이다. 전압 펄스의 크기 (높이)를 단계적으로 증가시키면서, 전압 펄스의 크기의 의존성을 확인하였다. 도 9는 제 1 및 제 2 비휘발성 멤리스터(M1, M2) 각각에 대한 평가 결과를 보여준다. 도 9를 참조하면, 본 발명의 일 실시예에 따른 시간 커널 소자는 전압 펄스의 크기가 증가함에 따라, 제 1 및 제 2 비휘발성 멤리스터(M1, M2)의 컨덕턴스가 비선형적으로 증가하는 것을 확인할 수 있다. 이러한 비선형 특 성은 커널 소자의 응답(responses)과 차원성(dimensionality)을 더욱 향상시킬 수 있다. 도 10은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 커패시터(C)의 피처 사이즈(feature size)(F)에 따른 소정 전압 범위에서의 커패시턴스 값을 보여주는 그래프이다. 여기서, 커패시터(C)의 피처 사 이즈(F)는 10, 20, 100, 500 ㎛ 였다. 도 10을 참조하면, 커널 동작에 적합한 넓은 전압 범위에서 커패시터(C)가 안정적인 커패시턴스 값을 갖는 것을 확인할 수 있다. 커패시터(C)의 피처 사이즈(F)가 10 ㎛ 내지 500 ㎛ 인 경우, pF 내지 nF의 커패시턴스 범위를 얻을 수 있다. 누설이 적은 넓은 커패시턴스 범위는 시간 커널 소자용 커패시터의 바람직한 특성일 수 있다. 도 11 내지 도 13은 본 발명의 일 실시예에 따른 시간 커널 소자에 입력 신호의 인가에 따라 제 1 및 제 2 비휘 발성 멤리스터(M1, M2)에 인가되는 전압의 변화 및 각 멤리스터(M1, M2)의 컨덕턴스(conductance) 변화를 보여 주는 도면이다. 도 11 내지 도 13은 세 가지 다른 8-비트 이진 입력 신호인 '10101010'(케이스 1), '11001100'(케이스 2) 및 '10001000'(케이스 3)에 대한 커널 응답을 보여준다. 각각의 이진 입력 신호는 전압 펄스 스트림 형태로 입력되었다. V(M1)은 제 1 비휘발성 멤리스터(M1)에 인가되는 전압을 나타내고, V(M2)는 제 2 비휘발성 멤리스터(M2)에 인가되는 전압을 나타내고, G(M1)은 제 1 비휘발성 멤리스터(M1)의 컨덕턴스를 나타 내고, G(M2)는 제 2 비휘발성 멤리스터(M2)의 컨덕턴스를 나타낸다. 도 11 내지 도 13에는 시뮬레이션에 의해 측정된 컨덕턴스 데이터[G_sim(M1), G_sim(M2)]도 포함된다. G_sim(M1)은 제 1 비휘발성 멤리스터(M1)에 대한 것이고, G_sim(M2)는 제 2 비휘발성 멤리스터(M2)에 대한 것이다. 도 11 내지 도 13의 측정에서 커패시터(C)의 커패시턴스는 150 pF로 설정되었다. 도 11 내지 도 13을 참조하면, 앞서 설명한 바와 같이, V(M1)은 C(커패시터)가 미리 방전된 경우에만 '피크 및 완화' 패턴을 나타낼 수 있고, V(M2)는 신호 '1'에 대해 '증가 및 포화' 패턴을 나타낼 수 있다. 예를 들어, 도 12의 '11001100' 입력 패턴에서 두 번째와 네 번째 '1'에 대한 V(M1)에는 피크가 없는 것을 확인할 수 있다. V(M1) 및 V(M2)는 모두 신호 '1' 동안 포화 영역을 갖지만, 도 9에서 설명한 바와 같이 전압에 대한 M1과 M2의 비선형 컨덕턴스 변화로 인해 M1은 '피크(스파이크)' 영역에 더 민감할 수 있다. 이러한 독특한 전압 분포 및 비선형 종속성 특성(nonlinear dependency characteristic)으로 인해 M1은 연속(consecutive) '1' 이전의 신호 '0'에 더 민감할 수 있고(반복되는 '1'에는 상대적으로 둔감함), M2는 신호 '1' 자체에 더 민감할 수 있다. 컨덕턴스 데이터(하부 그래프들)에서 볼 수 있듯이, M1은 신호 '1' 사이의 반복된 신호 '0'으로 인해 도합 4개 의 스파이크를 발생시키는 케이스 1에서 가장 높은 최종 컨덕턴스를 나타냈다. 케이스 2와 케이스 3은 2개의 스 파이크만 발생하므로, M1의 컨덕턴스가 케이스 1 보다 낮아지게 된다. 한편, M2는 케이스 1과 케이스 2에서 4개 의 '1'이 주어져 높은 값을 나타내지만, 케이스 3은 2개의 '1'이 주어지므로 컨덕턴스 값이 낮아지게 된다. 따 라서, M1과 M2는 단일 멤리스티브 소자로는 달성할 수 없는 각 패턴(입력 패턴)의 분리가능성(separability)을 달성하는 보완적 정보(complementary information)를 입력 신호로부터 추출할 수 있다. 도 14는 본 발명의 일 실시예에 따른 것으로, '0000'에서 '1111'까지 4-비트 패턴의 16가지 경우에 대해 제 1 비휘발성 멤리스터(M1) 및 제 2 비휘발성 멤리스터(M2)에서 측정된 최종 컨덕턴스 상태를 보여주는 도면이다. 도 14의 (A)도면은 제 1 비휘발성 멤리스터(M1)에 대한 결과이고, (B)도면은 제 2 비휘발성 멤리스터(M2)에 대 한 결과이다. 펄스 조건은 5 V 높이 및 50 ㎲ 폭이었고, 커패시턴스는 150 pF 였다. 시간적 분리(temporal separation)를 위해, 리퍼런스(reference) '1' 신호가 각 시퀀스의 끝에 제공되었다(그렇지 않으면 '0101' 및 '1010' 입력의 결과가 동일함). 즉, 도 14의 (A) 및 (B)의 모든 시퀀스 끝에는 리퍼런스(reference) '1' 신호 가 추가되었다. 도 14에는 상기 리퍼런스 신호 '1'은 미표기되었다. 도 14를 참조하면, M1의 경우 '0000', '0001', '0011', '0111', '1111'이 시퀀스 전체에 걸쳐 하나의 스파이크 로 컨덕턴스가 낮은 그룹에 속하였고, '1010' 패턴이 3개의 스파이크로 가장 높은 컨덕턴스 값을 나타냈다. 한 편, M2는 신호 '1'의 수가 증가함에 따라 더 높은 컨덕턴스를 나타냈다. 커널 특성을 더 자세히 조사하기 위해 통합 시스템의 시간적 역학 및 비선형성에 영향을 줄 수 있는 다양한 커 패시턴스 및 신호 전압을 테스트하였다. 4-비트 입력 사례에 대해 C가 20 pF, 150 pF 에서 1000 pF로 변할 때 각각 M1 및 M2의 최종 컨덕턴스 값을 평가하였다. 커패시턴스가 증가하면 M1과 M2 모두 컨덕턴스 값이 증가하는 데, 그 이유는 커패시턴스가 크면 M1에서 더 긴 스파이크 이완 시간이 수반되어 더 높은 전압 영역에서 지속 시 간이 연장되기 때문일 수 있다. 피크 부분에서 M1에 대한 증가된 컨덕턴스 값은 결과적으로 후속 포화 영역에서 V(M1)을 낮출 수 있다. 그러면 V(M2)가 증가하고 이에 따라 M2의 컨덕턴스가 증가할 수 있다. 그러나, 커패시턴 스 값이 더 높은 C의 지연 방전은 '0'의 수에 따라 다음 '1'에 대한 스파이크 진폭을 낮출 수 있다. 이 복잡한 관계에 의해 1000 pF C에 연결된 M1의 특성은 스파이크의 수뿐만 아니라 신호 '1' 사이의 간격에 따라 달라질 수 있다. 신호 '1' 사이의 간격이 길어지면 C가 완전히 방전되어 두 번째 스파이크가 더 높아질 수 있다. 한편, C 커패시턴스가 너무 작으면(약 20 pF), M1의 컨덕턴스 증가를 위한 전압 스파이크가 효과적으로 생성되 지 않을 수 있다. 이는 커패시터(C)가 신호 '1'의 시작 부분에서 순간적으로 충전되기 때문일 수 있다. 또한, M1 및 M2 매핑 특성의 전압 종속성(4, 5, 6V)을 평가하였다. M1의 경우, 전압을 높이면 더 급격하게 비선 형적으로 증가하여 서로 다른 피크 수의 입력을 더 잘 구분할 수 있다. 전압을 낮추면, 스파이크 및 포화 전압 의 영향이 비슷해져서 M1 및 M2 매핑 체계 간의 차이가 다소 낮아질 수 있다. 따라서, 원하는 매핑을 위해서는, 작동 조건과 장치 기능을 적절히 선택할 필요가 있다. 그럼에도 불구하고, 실시예에 따른 시간 커널 소자의 조 정 가능한 역학(tunable dynamics)은 기능 추출 능력(feature-extracting ability)의 차원을 향상시킬 수있다. 도 15는 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템을 이용한 이미지 추 론 과정을 예시적으로 보여주는 개략도이다. 도 15를 참조하면, 원시 데이터(raw data)는 전처리되어 시간 도메인(temporal domain)으로 전송되고, 2M-1C 시간 커널 소자에 의해 투영되고, 최종 판독 네트워크에서 추가로 훈련되고 추론될 수 있다. 784 픽셀(28 × 28)로 구성된 원시(raw) MNIST 이미지는 '0'과 '1'로 이진화될 수 있다. 그런 다음, 커널 공급을 위한 입력 펄 스 스트림을 형성하기 위해 이진 픽셀을 8-비트 시퀀스(784/8 = 98 units)로 절단(chop)하고 시간 도메인 (temporal domain)으로 재배열할 수 있다. 이러한 입력 스트림은 커널에 공급되고 M1 및 M2의 최종 컨덕턴스로 예상될 수 있다. 이러한 값은 더 정제되고(distilled) 압축된(condensed) 형식으로 더 높은 차원 공간을 나타내 는 반면 데이터 자체의 실제 볼륨은 줄어들 수 있다. 다음으로, 196개의 값(98개 단위로부터의 M1 및 M2 데이터)으로 구성된 컨덕턴스 벡터가 판독 추론 레이어(단일 레이어)에 입력될 수 있다. 10, 14 및 28-비트 시 퀀스의 경우도 유사하게 수행되지만 판독을 위한 더 작은 단위 및 입력 크기(각각 78, 56, 28 단위 및 156, 112, 56 판독 입력 크기)를 사용한다. 전체 학습 네트워크에 부담을 주지 않으면서, '0'에서 '9'의 추론된 클래 스에 직접 연결되는 단일 피드포워드(feedforward) 층 네트워크만 사용될 수 있다. MNIST 데이터 세트에는 10개 의 숫자 클래스가 있으므로, 각 8, 10, 14 및 28-비트 사례에 대해 훈련해야 할 매개변수는 1960, 1560, 1120 및 560개 뿐이며 이는 네트워크 매개변수의 크기가 상당히(놀라울 정도로) 작은 것일 수 있다. 도 16은 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템을 이용한 이미지 추 론을 수행한 경우, 각 입력 시퀀스의 조건에서 달성된 최대 정확도 및 입력 네트워크 크기를 보여주는 그래프이 다. 도 16에는 8, 10, 14 및 28-비트 입력 시퀀스의 각 추론 케이스에 대해 주어진 조건(펄스 5V/50㎲, C = 150 pF for 8, 10, and 14-비트 케이스, C = 1000 pF for 28-비트 케이스)에서 달성된 최대 정확도 및 입력 네트워 크 크기가 도시되어 있다. 도 16에서 \"Both\"로 표시된 결과가 M1 및 M2의 데이터를 모두 이용한 것으로, 본 발 명의 실시예에 해당한다. 한편, \"M1\"으로 표시한 결과는 M1의 데이터만 이용해서 추론을 수행한 경우이고, \"M 2\"로 표시한 결과는 M2의 데이터만 이용해서 추론을 수행한 경우이다. 따라서, \"M1\" 및 \"M2\" 케이스는 비교예에 해당한다. 도 16을 참조하면, 94.3% 및 86.4% 정확도가 8-비트 및 28-비트 케이스에서 달성된 것을 확인할 수 있다. 정확 도와 단위 비트(unit bits)는 트레이드-오프 관계일 수 있다. 비트 수가 증가하면 정확도가 떨어질 수 있다. 그 럼에도 불구하고 86.4%의 정확도는 28-비트로 구성된 매우 긴 패턴에 대해 약간의 훈련 매개변수로도 놀라 울 정도로 높은 결과일 수 있다. 또한, M1과 M2를 모두 사용할 때, 단일 M1이나 M2의 경우에 비해 모든 경우의 정확도가 가장 높은 것으로 나타났다. 패턴이 길수록 M1과 M2의 상보성이 커져 M1과 M2를 모두 채택할 때 정확 도가 더 크게 증가함을 알 수 있다. 임의의 데이터를 결합하는 것만으로는 정확도 향상이 기대되지 않기 때문에, M1과 M2를 모두 사용할 때 정확도가 향상된다는 것은 M1과 M2에 의해 매핑된 특징이 선형적으로 상관되 지 않고 오히려 서로 구별된다는 것을 의미할 수 있다. 도 17은 비교예에 따른 것으로, Mackey-Glass 시계열 예측(time series prediction)에 있어서, 제 1 비휘발성 멤리스터(M1)의 컨덕턴스 벡터만 사용해서 초기화(initialization) 및 예측(prediction)을 수행한 결과를 보여 주는 그래프이다. 여기서, 10×1 네트워크가 1∼800 단계 데이터로 훈련되었고, 예측은 200 단계 동안 업데이트 과정 없이 수행되었다. 도 18은 비교예에 따른 것으로, Mackey-Glass 시계열 예측에 있어서, 제 2 비휘발성 멤리스터(M2)의 컨덕턴스 벡터만 사용해서 초기화(initialization) 및 예측(prediction)을 수행한 결과를 보여주는 그래프이다. 여기서, 10×1 네트워크가 1∼800 단계 데이터로 훈련되었고, 예측은 200 단계 동안 업데이트 과정 없이 수행되었다. 도 17 및 도 18에서 \"Ground truth\"는 실제 데이터를 나타내고, \"Predicted\"는 예측된 값을 나타낸다. 또한, 초기 화는 학습 단계를 의미한다. 도 17 및 도 18을 참조하면, 제 1 비휘발성 멤리스터(M1)의 컨덕턴스 벡터 또는 제 2 비휘발성 멤리스터(M2)의 컨덕턴스 벡터만 사용하여 학습 및 예측을 수행한 경우, 예측의 정확도가 상당히 떨어지는 것을 확인할 수 있다. 도 19는 본 발명의 일 실시예에 따른 것으로, Mackey-Glass 시계열 예측에 있어서, 제 1 비휘발성 멤리스터(M 1)의 컨덕턴스 벡터 및 제 2 비휘발성 멤리스터(M2)의 컨덕턴스 벡터를 모두 사용해서 초기화(initialization) 및 예측(prediction)을 수행한 결과를 보여주는 그래프이다. 최대 800 단계까지 초기화한 후, 100 단계 예측과50 단계 업데이트 사이클을 통해 1200 단계에 대한 예측을 수행하였다. 도 19를 참조하면, 본 발명의 실시예에 따라, M1과 M2의 MCV(memristor conductance vector)를 함께 사용하면, 성공적인 학습과 예측이 이루어질 수 있다. 초기화 및 예측 단계는 각각 0.023(800 단계) 및 0.026 ∼ 0.06(50 ∼ 150 단계)의 정규화된 NRMSE(normalized root mean square error)를 갖는다. 장거리 예측(long-range prediction) 또한 100개의 예측 단계당 50 단계를 업데이트하여 낮은 NRMSE로 성공적이었다. 2M-1C 커널을 이용 한 Mackey-Glass 시계열 예측을 위해 이전 연구보다 50∼100배 작은 20×1 차원의 매우 작은 단층 판독 네트워 크가 사용되었다. 여기서, 20×1의 판독 네트워크에서 20은 멤리스터의 총 개수(즉, 제1 및 제 2 비휘발성 멤리 스터의 총 개수)에 대응될 수 있고, 1은 뉴런 소자의 개수에 대응될 수 있다. 이러한 성능은 멤리스터 M1과 M2 에 매핑된 정보가 서로 연관되지 않아(즉, uncorrelated) 2개의 멤리스터만으로도 충분히 넓은 피처(feature) 공간이 확보되기 때문일 수 있다. 도 20은 본 발명의 실시예에 따른 것으로, 제 1 비휘발성 멤리스터(M1)와 제 2 비휘발성 멤리스터(M2)의 시계열 에서 추출한 정보를 분석하기 위해 네 가지 유형의 시계열 패턴에 대한 컨덕턴스 값을 평가한 결과를 보여주는 도면이다. 도 20의 상부 그래프들은 도 19의 일부에 대응된다. 도 20의 하부 매핑 도면들은 상부 그래드들 각각 에 대해서 M1 및 M2에 매핑된 컨덕턴스 데이터를 보여준다. 도 20을 참조하면, M1 및 M2의 컨덕턴스는 커널 조건 및 시계열 패턴에 의해 결정되는 각 인가 전압의 진폭 및 지속 시간에 따라 달라질 수 있다. 50-시간 스텝의 각 시계열을 10개의 커널(커널 셀)에 5-시간 스텝씩 아날로 그 전압으로 인가될 수 있다. M1 및 M2는 시계열의 특성을 서로 다른 방식으로 반영할 수 있다. 결과적으로, M1 및 M2는 시계열 내에서 전반적인 추세(overall trend)와 지역적 변동(local variations)을 식별하는 커널 시스 템의 기능에 기여할 수 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 두 개의 비휘발성 멤리스터(nonvolatile memristor)와 하나의 커패시터(capacitor)를 포함한 2M(memristor)-1C(capacitor) 시간 커널 셀 구조를 이용함으로써, 고차원 데이 터 매핑(high dimensional data mapping) 및 가변 역학(tunable dynamics)을 달성할 수 있는 시간 커널 소자 (temporal kernel device)를 구현할 수 있다. 본 발명의 실시예들에 따르면, 훈련 매개변수(training parameters)를 불필요하게 증가시키거나 순차적 동작(sequential operations)에 의존하지 않으면서 레저보어 (reservoir) 상태의 다양성을 향상시키고 고차원(high dimensionality) 및 조정 가능한 역학(tunable dynamics)으로 효율적이고 정확한 데이터 처리를 수행할 수 있는 시간 커널 소자를 제공하는데 있다. 특히, 본 발명의 실시예들에 따르면, 두 개의 비휘발성 멤리스터가 동일한 입력 신호에 대해서, 상관관계가 없 는(uncorrelated) 개별화된 차원의 데이터 매핑을 수행할 수 있기 때문에, 데이터 매핑의 차원을 높일 수 있고 데이터 처리의 정확성 및 효율성을 향상시킬 수 있다. 또한, 필요에 따라서, 커패시터의 사이즈를 조절하거나 두 개의 비휘발성 멤리스터의 초기 저항값을 조절함으로써, 시간 상수(time constant)를 용이하게 조정할 수 있 다. 또한, 입력 신호의 펄스 형태를 조절하여 매핑 신호를 달라지게 할 수 있기 때문에, 소자의 활용 자유도가 향상될 수 있다. 일례에 따르면, 각 멤리스터에 투영된 보완적 특징들(complementary features)은 입력 신호의 이진 패턴의 특징 들을 반영하며, MNIST(Modified National Institute of Standards and Technology) 분류 작업에서 각각 8-비트 및 28-비트 사례에서 약 94.3% 이상 및 약 86.4% 이상의 정확도를 나타낼 수 있다. 또한, 일례에 따르면, Mackey-Glass 비선형 시계열 패턴(nonlinear timeseries patterns)에 대해서, 상기 시간 커널 소자는 최소 네 트워크 크기(20×1)에서 0.04의 NRMSE(normalized root mean square error)를 나타낼 수 있는바, 우수한 예측 성능이 검증되었다고 할 수 있다. 상기한 실시예들에 따른 시간 커널 소자를 적용하면, 우수한 성능을 가지면서 다양한 분야에 적용 가능한 시간 커널 컴퓨팅 시스템(temporal kernel computing system)을 구현할 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 16 및 도 19 및 도 20을 참조하여 설명한 실시예들에 따른 시간 커널 소자와 이를 포함하는 시간 커널 컴퓨팅 시스템 및 이들의 동작 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2023-0113791", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 시간 커널 소자(temporal kernel device) 및 이를 포함하는 시간 커널 컴퓨 팅 시스템(temporal kernel computing system)을 예시적으로 보여주는 도면이다. 도 2는 본 발명의 일 실시예에 따른 시간 커널 소자의 시간 커넬 셀 구조에 시간적 신호(temporal signal)의 인가에 따라 제 1 및 제 2 비휘발성 멤리스터에 인가되는 전압의 변화 및 각 멤리스터의 컨덕턴스(conductance) 변화를 보여주는 도면이다. 도 3은 본 발명의 일 실시예에 따른 시간 커널 소자의 작동 원리를 설명하기 위한 회로도이다. 도 4는 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템(temporal kernel computing system)의 전반적인 동작 방법을 보여주는 도면이다. 도 5는 본 발명의 일 실시예에 따른 시간 커널 소자의 광학 현미경 이미지(왼쪽 이미지)와 시간 커널 셀 구조에 대한 단면 SEM(scanning electron microscope) 이미지(오른쪽 이미지)를 보여주는 도면이다. 도 7은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 비휘발성 멤리스터, 제 2 비휘발성 멤리스터 및 커패시터의 EDS(energy dispersive spectrometer) 라인 프로파일을 보여주는 도면이다. 도 8은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 및 제 2 비휘발성 멤리스터의 전압- 전류 특성을 예시적으로 보여주는 그래프이다. 도 9는 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 제 1 및 제 2 비휘발성 멤리스터에 열 번 의 전압 펄스를 인가한 후, 최종 컨덕턴스를 측정한 결과를 보여주는 그래프이다. 도 10은 본 발명의 일 실시예에 따른 시간 커널 소자에 적용될 수 있는 커패시터의 피처 사이즈(feature size)(F)에 따른 소정 전압 범위에서의 커패시턴스 값을 보여주는 그래프이다. 도 11 내지 도 13은 본 발명의 일 실시예에 따른 시간 커널 소자에 입력 신호의 인가에 따라 제 1 및 제 2 비휘 발성 멤리스터에 인가되는 전압의 변화 및 각 멤리스터의 컨덕턴스(conductance) 변화를 보여주는 도면이다. 도 14는 본 발명의 일 실시예에 따른 것으로, '0000'에서 '1111'까지 4-비트 패턴의 16가지 경우에 대해 제 1 비휘발성 멤리스터 및 제 2 비휘발성 멤리스터에서 측정된 최종 컨덕턴스 상태를 보여주는 도면이다. 도 15는 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템을 이용한 이미지 추 론 과정을 예시적으로 보여주는 개략도이다. 도 16은 본 발명의 일 실시예에 따른 시간 커널 소자를 포함하는 시간 커널 컴퓨팅 시스템을 이용한 이미지 추 론을 수행한 경우, 각 입력 시퀀스의 조건에서 달성된 최대 정확도 및 입력 네트워크 크기를 보여주는 그래프이 다. 도 17은 비교예에 따른 것으로, Mackey-Glass 시계열 예측(time series prediction)에 있어서, 제 1 비휘발성 멤리스터의 컨덕턴스 벡터만 사용해서 초기화(initialization) 및 예측(prediction)을 수행한 결과를 보여주는 그래프이다. 도 18은 비교예에 따른 것으로, Mackey-Glass 시계열 예측에 있어서, 제 2 비휘발성 멤리스터의 컨덕턴스 벡터 만 사용해서 초기화(initialization) 및 예측(prediction)을 수행한 결과를 보여주는 그래프이다. 도 19는 본 발명의 일 실시예에 따른 것으로, Mackey-Glass 시계열 예측에 있어서, 제 1 비휘발성 멤리스터의 컨덕턴스 벡터 및 제 2 비휘발성 멤리스터의 컨덕턴스 벡터를 모두 사용해서 초기화(initialization) 및 예측 (prediction)을 수행한 결과를 보여주는 그래프이다. 도 20은 본 발명의 실시예에 따른 것으로, 제 1 비휘발성 멤리스터와 제 2 비휘발성 멤리스터의 시계열에서 추 출한 정보를 분석하기 위해 네 가지 유형의 시계열 패턴에 대한 컨덕턴스 값을 평가한 결과를 보여주는 도면이 다."}
