
## 性能指标
- Cache比较关注访问时间
- I/O、多处理器比较关注带宽
## 存储器延迟
- ### 访问时间Access time AT
	- 从读请求到获得数据经过的时间
- ### 访问周期Cycle time CT
	- 两次独立访问的最小时间间隔
- ### DRAM
	- 主要用于内存
	- $AT<CT$
	- 读之后需要重写，补充电荷
	- 需要周期性刷新
	- 大约8ms刷新一次，可以整行同步刷新
	- 存储1个二进制位需要1个晶体管
	- 高位地址线用于选择行(行译码)，低位地址用于选择列(列译码)
- ### SRAM
	- 主要用于cache
	- $AT\approx CT$
	- 需要低电保持栅漏电容电荷
	- 存储1个二进制位需要6个晶体管
## 存储器优化
- 给DRAM增加定时信号，允许多次访问行缓冲器，增加带宽
- Synchronous DRAM (SDRAM)，给DRAM增加同时时钟信号，不再需要跟控制器同步，支持突发模式(burst mode),可以一个地址多次传送
- DDR2，DDR3位宽扩充到16 bit
- Double data rate (DDR )在时钟信号上升沿和下降沿都可以传送数据, 增加带宽
- 将DRAM分成多个独立工作、交叉的组(bank)