<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body class="bg">
<table width="100%" border="0" cellspacing="2" cellpadding="2">
  <tr> 
    <td class="pt9">
      　　因为偶地址存储单元的地址最低位总是0，也就是说在T<sub>1</sub>状态时AD0管脚上送出的地址信号必然为低电平。反之，根据CPU的特性，如果在总线周期的T<sub>1</sub>状态AD0为低电平，则表明在这一总线周期，CPU将利用总线的低8位和存储器偶地址单元或者偶地址I/O端口交换数据。如果BHE<sup>#</sup>信号在T<sub>1</sub>状态为低电平，即BHE<sup>#</sup>信号有效，说明出现在地址/数据复用总线上的信息高8位是有效的。请参见表2_2 
      BHE<sup>#</sup>和AD0代码组合的意义。<br>
      　　这里需要说明的是，如果是要读/写从奇地址单元开始的一个字，需要用两个总线周期。因为每个总线周期的读/写操作都是从偶地址单元开始的，而且每个总线周期最多只能读/写一个字。请看下面的例子。<br>
      　　如果要读取从 0011H单元开始的一个字，则需要以下两个总线周期。在第一个周期，读取0010H和0011H两个单元，由于不需要0010H单元的内容，所以CPU不接收0010H单元的数据。第二个总线周期读取0012H和0013H两个单元的内容，同样，因为0013H是不需要的，所以CPU只接收0012H的内容。这样，通过两个总线周期才能读得存放在0011H和0012H两个单元里的一个字。<br>　　正文中对T<sub>1</sub>状态总线各个信号的状态和作用做了分析。在实际系统中，由于逻辑门的延时，总线各个信号的逻辑电平并不是在同一时刻跳变的。我们说，“T<sub>1</sub>状态地址有效”并不意味T<sub>1</sub>的起始时刻，地址就有效。总线上地址有效是从T<sub>1</sub>负脉冲的前沿延时一段时间之后开始的。需要注意，参考教材上的总线操作时序图在时间上仅给出了定性的分析。图2-20给出了实际的总线读操作的时序关系。
    </td>
  </tr>
</table>
</body>
</html>
