---
audio: false
generated: true
lang: hant
layout: post
title: 觸發器
translated: true
type: note
---

Flip-flops (FFs) 是數位電子學中的基礎建構單元，在順序邏輯電路中作為基本記憶元件。與組合邏輯電路（輸出僅取決於當前輸入）不同，順序電路依賴於當前輸入和過去狀態，這使得 flip-flops 對於儲存和操作狀態資訊至關重要。Flip-flop 是一種雙穩態裝置，意味著它能維持兩種穩定狀態（0 或 1）之一，直到被外部信號（通常是時鐘）觸發改變。由於能夠儲存單一位元數據並在數位系統中同步操作，Flip-flops 被廣泛應用於暫存器、計數器、記憶單元和狀態機。

Flip-flops 基於時鐘信號運作，確保狀態變化在特定時間發生，從而在複雜電路中實現同步和可預測的行為。它們使用邏輯閘（例如 NAND 或 NOR 閘）或更複雜的積體電路構建，並有多種類型，每種都具有適合特定應用的獨特特性。以下是對四種主要 flip-flop 類型的詳細說明：RS、D、JK 和 T flip-flops。

---

#### 1. **RS Flip-Flop（Set-Reset Flip-Flop）**
**RS Flip-Flop**，也稱為 Set-Reset Flip-Flop，是最簡單的 flip-flop 類型，能夠儲存單一位元數據。它有兩個輸入：**Set (S)** 和 **Reset (R)**，以及兩個輸出：**Q**（當前狀態）和 **Q̅**（當前狀態的補碼）。RS flip-flop 可以使用兩個交叉耦合的 NOR 或 NAND 閘構建。

- **操作**：
  - **S = 1, R = 0**：將輸出 Q 設置為 1（設置狀態）。
  - **S = 0, R = 1**：將輸出 Q 重置為 0（重置狀態）。
  - **S = 0, R = 0**：保持先前狀態（記憶功能）。
  - **S = 1, R = 1**：無效或禁止狀態，可能導致不可預測的行為（取決於實現方式，例如基於 NOR 或 NAND）。

- **特性**：
  - 設計簡單，是基礎記憶元件。
  - 非同步（基本形式）或同步（帶有時鐘信號）。
  - 無效狀態（S = R = 1）是一個限制，可能導致輸出不明確。

- **應用**：
  - 簡單電路中的基本記憶儲存。
  - 用於開關去彈跳或控制系統中的鎖存器。

- **限制**：
  - 禁止狀態（S = R = 1）使其在複雜系統中可靠性較低，除非使用時鐘控制或修改。

---

#### 2. **D Flip-Flop（Data 或 Delay Flip-Flop）**
**D Flip-Flop**，也稱為 Data 或 Delay Flip-Flop，是數位電路中最常用的 flip-flop，因其簡單性和可靠性而受青睞。它有一個數據輸入 (**D**)、一個時鐘輸入和兩個輸出 (**Q** 和 **Q̅**)。D flip-flop 通過確保設置和重置輸入不會同時為 1，消除了 RS flip-flop 的無效狀態問題。

- **操作**：
  - 在時鐘信號的有效邊緣（上升或下降邊緣），輸出 Q 取 D 輸入的值。
  - **D = 1**：Q 變為 1。
  - **D = 0**：Q 變為 0。
  - 輸出保持不變，直到下一個有效時鐘邊緣，提供一個時鐘週期的延遲（因此得名 "Delay Flip-Flop"）。

- **特性**：
  - 同步操作，狀態變化僅發生在時鐘邊緣。
  - 簡單且穩健，無禁止狀態。
  - 通常使用 RS flip-flop 加上額外邏輯來確保 S 和 R 互補。

- **應用**：
  - 暫存器和記憶單元中的數據儲存。
  - 數位系統中信號的同步。
  - 移位暫存器和計數器的建構單元。

- **優點**：
  - 消除了 RS flip-flops 的無效狀態問題。
  - 設計直接，廣泛用於積體電路。

---

#### 3. **JK Flip-Flop**
**JK Flip-Flop** 是一種多功能的 flip-flop，解決了 RS flip-flop 的限制，特別是無效狀態問題。它有三個輸入：**J**（類似於 Set）、**K**（類似於 Reset）和一個時鐘信號，以及輸出 **Q** 和 **Q̅**。JK flip-flop 設計用於處理所有輸入組合，包括兩個輸入均為 1 的情況。

- **操作**：
  - **J = 0, K = 0**：Q 無變化（保持先前狀態）。
  - **J = 1, K = 0**：將 Q 設置為 1。
  - **J = 0, K = 1**：將 Q 重置為 0。
  - **J = 1, K = 1**：切換輸出（Q 變為其先前狀態的補碼，即 Q̅）。

- **特性**：
  - 同步，狀態變化由時鐘邊緣觸發。
  - 切換功能（J = K = 1）使其非常靈活。
  - 可以使用 RS flip-flop 加上額外反饋邏輯實現。

- **應用**：
  - 用於計數器、分頻器和狀態機。
  - 適合需要切換行為的應用，例如二進制計數器。

- **優點**：
  - 無無效狀態，比 RS flip-flop 更穩健。
  - 由於切換功能，用途廣泛。

---

#### 4. **T Flip-Flop（Toggle Flip-Flop）**
**T Flip-Flop**，或稱 Toggle Flip-Flop，是 JK flip-flop 的簡化版本，專為切換應用設計。它有一個輸入 (**T**) 和一個時鐘輸入，以及輸出 **Q** 和 **Q̅**。T flip-flop 通常通過將 JK flip-flop 的 J 和 K 輸入連接在一起來實現。

- **操作**：
  - **T = 0**：Q 無變化（保持先前狀態）。
  - **T = 1**：在有效時鐘邊緣切換輸出（Q 變為 Q̅）。

- **特性**：
  - 同步，狀態變化發生在時鐘邊緣。
  - 設計簡化，針對切換應用優化。
  - 可以通過連接 JK flip-flop 的 J 和 K 輸入或其他邏輯配置實現。

- **應用**：
  - 廣泛用於二進制計數器和分頻器。
  - 用於基於切換的控制電路和狀態機。

- **優點**：
  - 對於需要狀態切換的應用簡單高效。
  - 常用於順序電路，如漣波計數器。

---

#### 主要特性和比較
- **時鐘控制**：大多數 flip-flops（D、JK、T）是邊緣觸發（在時鐘的上升或下降邊緣改變狀態）或電平觸發（在時鐘為高或低時改變狀態）。RS flip-flops 可以是非同步或同步，取決於設計。
- **儲存**：所有 flip-flops 儲存一個位元的數據，使其成為數位系統中記憶的基本單位。
- **應用**：Flip-flops 是暫存器、計數器、記憶單元和有限狀態機的組成部分，實現順序邏輯操作。
- **差異**：
  - **RS**：簡單但受禁止狀態限制。
  - **D**：穩健，廣泛用於數據儲存和同步。
  - **JK**：多功能，具有切換能力，適合複雜順序電路。
  - **T**：專為切換設計，適合計數器和分頻器。

#### 實際考量
- **時鐘信號**：在現代數位系統中，flip-flops 通常為邊緣觸發，以確保精確定時並避免競爭條件。
- **設置和保持時間**：Flip-flops 要求輸入在時鐘邊緣之前（設置時間）和之後（保持時間）短暫穩定，以確保可靠操作。
- **傳播延遲**：時鐘邊緣後輸出改變所需的時間，對高速電路至關重要。
- **功耗**：積體電路中的 flip-flops 針對低功耗進行優化，尤其是在 CMOS 技術中。

#### 使用案例示例
以 4 位元二進制計數器為例：
- **T Flip-Flops**：每個 flip-flop 在其 T 輸入為 1 時切換，產生漣波效應以從 0 計數到 15（二進制 0000 到 1111）。
- **D Flip-Flops**：用於移位暫存器中串行傳輸數據，每個 flip-flop 儲存數據字的一個位元。
- **JK Flip-Flops**：用於同步計數器，其中切換功能簡化了設計。
- **RS Flip-Flops**：用於簡單鎖存電路中保持控制信號直到重置。

#### 結論
Flip-flops 在數位電子學中不可或缺，為順序邏輯和記憶儲存提供了基礎。每種類型—RS、D、JK 和 T—提供獨特功能，適合特定應用，從基本記憶（RS）到穩健數據儲存（D）、多功能狀態轉換（JK）和計數切換（T）。理解它們的操作、特性和應用對於設計可靠且高效的數位系統至關重要。如需進一步探索，積體電路的數據手冊（例如 74LS74 用於 D flip-flops）或數位設計教科書提供了詳細的實現和實際示例。