/*
 Copyright (c) 2004-2018 Microsemi Corporation "Microsemi".

 Permission is hereby granted, free of charge, to any person obtaining a copy
 of this software and associated documentation files (the "Software"), to deal
 in the Software without restriction, including without limitation the rights
 to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
 copies of the Software, and to permit persons to whom the Software is
 furnished to do so, subject to the following conditions:

 The above copyright notice and this permission notice shall be included in all
 copies or substantial portions of the Software.

 THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
 AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
 OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
 SOFTWARE.
*/

#ifndef _MSCC_FA_REGS_SDPCIE_PHY_H_
#define _MSCC_FA_REGS_SDPCIE_PHY_H_

#include "mscc_fa_regs_common.h"

#define MSCC_SDPCIE_PHY_PHY_LINK_00          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_00_R_SIMULATION_MODE(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_00_R_SIMULATION_MODE     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_00_R_SIMULATION_MODE(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_00_R_MULTI_LANE_MODE(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_00_R_MULTI_LANE_MODE     BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_00_R_MULTI_LANE_MODE(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_SEL(x)  (GENMASK(17,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_SEL     GENMASK(17,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_SEL(x)  (((x) >> 16) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_DELAY_THRESHOLD(x)  ((x) ? BIT(18) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_DELAY_THRESHOLD     BIT(18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_00_R_RESET_DONE_DELAY_THRESHOLD(x)  ((x) & BIT(18) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_00_R_TXEI_EMU_EN(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_00_R_TXEI_EMU_EN     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_00_R_TXEI_EMU_EN(x)  ((x) & BIT(24) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_01          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x1)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_PIPE_RESET_CTRL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_PIPE_RESET_CTRL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_PIPE_RESET_CTRL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_IDDQ_CTRL(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_IDDQ_CTRL     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_IDDQ_CTRL(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_BIF_CTRL(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_BIF_CTRL     BIT(4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_MANUAL_BIF_CTRL(x)  ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_PIPE_RESET_N(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_PIPE_RESET_N     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_PIPE_RESET_N(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_IDDQ_ENABLE(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_IDDQ_ENABLE     BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_IDDQ_ENABLE(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_01_R_BIF_MODE(x)    (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_01_R_BIF_MODE       GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_01_R_BIF_MODE(x)    (((x) >> 12) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_03          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_03_R_PHY_DEBUG_SEL(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_03_R_PHY_DEBUG_SEL     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_03_R_PHY_DEBUG_SEL(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_03_R_WRAP_DEBUG_SEL(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_03_R_WRAP_DEBUG_SEL     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_03_R_WRAP_DEBUG_SEL(x)  (((x) >> 24) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_04          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G1(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G1     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G1(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G2(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G2     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_04_R_EN_PRE_EMPH_G2(x)  ((x) & BIT(16) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_05          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G3(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G3     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G3(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G4(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G4     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_05_R_EN_PRE_EMPH_G4(x)  ((x) & BIT(16) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_06          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x6)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_06_R_BIAS_DN_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_06_R_BIAS_DN_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_06_R_BIAS_DN_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_06_R_BIAS_UP_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_06_R_BIAS_UP_EN     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_06_R_BIAS_UP_EN(x)  ((x) & BIT(1) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_07          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x7)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_07_R_LINK_BUF_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_07_R_LINK_BUF_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_07_R_LINK_BUF_EN(x)  ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_08          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x8)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWER_CTRL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWER_CTRL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWER_CTRL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWERDOWN(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWERDOWN     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_POWERDOWN(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_L1PM_STATE(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_L1PM_STATE     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_MANUAL_L1PM_STATE(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_CURRENT_POWERDOWN(x)  (GENMASK(9,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_CURRENT_POWERDOWN     GENMASK(9,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_CURRENT_POWERDOWN(x)  (((x) >> 8) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_CURRENT_L1PM_STATE(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_CURRENT_L1PM_STATE     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_CURRENT_L1PM_STATE(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_PCLK_GATING_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_PCLK_GATING_EN     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_PCLK_GATING_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L2_CLK_GATING_EN(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L2_CLK_GATING_EN     BIT(20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L2_CLK_GATING_EN(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L1PM_CLK_GATING_EN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L1PM_CLK_GATING_EN     BIT(21)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L1PM_CLK_GATING_EN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L0_TO_NON_L2_SW_CNT_EN(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L0_TO_NON_L2_SW_CNT_EN     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L0_TO_NON_L2_SW_CNT_EN(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L0S_TO_NON_L2_SW_CNT_EN(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L0S_TO_NON_L2_SW_CNT_EN     BIT(25)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L0S_TO_NON_L2_SW_CNT_EN(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L1_TO_NON_L2_SW_CNT_EN(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L1_TO_NON_L2_SW_CNT_EN     BIT(26)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L1_TO_NON_L2_SW_CNT_EN(x)  ((x) & BIT(26) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L2_ENTER_SW_CNT_EN(x)  ((x) ? BIT(27) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L2_ENTER_SW_CNT_EN     BIT(27)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L2_ENTER_SW_CNT_EN(x)  ((x) & BIT(27) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_SW_CNT_EN(x)  ((x) ? BIT(28) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_SW_CNT_EN     BIT(28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_08_R_L2_EXIT_SW_CNT_EN(x)  ((x) & BIT(28) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_09          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x9)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_POWER_PCLK_GATING_THRESHOLD(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_POWER_PCLK_GATING_THRESHOLD     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_POWER_PCLK_GATING_THRESHOLD(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L1PM_REFCLK_STABLE_THRESHOLD(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L1PM_REFCLK_STABLE_THRESHOLD     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L1PM_REFCLK_STABLE_THRESHOLD(x)  (((x) >> 4) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L1PM_SUBSTATE_EXT_THRESHOLD(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L1PM_SUBSTATE_EXT_THRESHOLD     BIT(6)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L1PM_SUBSTATE_EXT_THRESHOLD(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_DELAY_THRESHOLD(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_DELAY_THRESHOLD     BIT(7)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_DELAY_THRESHOLD(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L0_TO_NON_L2_SW_THRESHOLD(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L0_TO_NON_L2_SW_THRESHOLD     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L0_TO_NON_L2_SW_THRESHOLD(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L0S_TO_NON_L2_SW_THRESHOLD(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L0S_TO_NON_L2_SW_THRESHOLD     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L0S_TO_NON_L2_SW_THRESHOLD(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L1_TO_NON_L2_SW_THRESHOLD(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L1_TO_NON_L2_SW_THRESHOLD     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L1_TO_NON_L2_SW_THRESHOLD(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_SW_THRESHOLD(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_SW_THRESHOLD     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L2_ENTER_SW_THRESHOLD(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L2_EXIT_SW_THRESHOLD(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L2_EXIT_SW_THRESHOLD     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L2_EXIT_SW_THRESHOLD(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_09_R_L1PM_EXIT_SW_THRESHOLD(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_09_R_L1PM_EXIT_SW_THRESHOLD     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_09_R_L1PM_EXIT_SW_THRESHOLD(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_10          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x10)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_10_R_LN_POWER_CTRL_PD0_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_11          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x11)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_11_R_LN_POWER_CTRL_PD1_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_12          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x12)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_12_R_LN_POWER_CTRL_PD2_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_13          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x13)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_13_R_LN_POWER_CTRL_PD3_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_14          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x14)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_14_R_LN_POWER_CTRL_L1P1_IDDQ_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_15          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x15)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_15_R_LN_POWER_CTRL_L1P2_IDDQ_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_18          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x18)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_18_R_CMU_POWER_CTRL_PD0_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_19          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x19)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_19_R_CMU_POWER_CTRL_PD1_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_1A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x1a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1A_R_CMU_POWER_CTRL_PD2_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_1B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x1b)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1B_R_CMU_POWER_CTRL_PD3_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_1C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x1c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1C_R_CMU_POWER_CTRL_L1P1_IDDQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_1D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x1d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_1D_R_CMU_POWER_CTRL_L1P2_IDDQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_20          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x20)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE_CTRL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE_CTRL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE_CTRL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_MANUAL_RATE(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_CURRENT_RATE(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_CURRENT_RATE     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_CURRENT_RATE(x)  (((x) >> 4) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_RATE_CLK_GATING_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_RATE_CLK_GATING_EN     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_RATE_CLK_GATING_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_REFCK_R_EN(x)  ((x) ? BIT(20) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_REFCK_R_EN     BIT(20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_REFCK_R_EN(x)  ((x) & BIT(20) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_RATE_PCLK_GATING_THRESHOLD(x)  (GENMASK(25,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_RATE_PCLK_GATING_THRESHOLD     GENMASK(25,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_RATE_PCLK_GATING_THRESHOLD(x)  (((x) >> 24) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_20_R_RATE_CHANGE_DELAY_THRESHOLD(x)  ((x) ? BIT(26) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_20_R_RATE_CHANGE_DELAY_THRESHOLD     BIT(26)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_20_R_RATE_CHANGE_DELAY_THRESHOLD(x)  ((x) & BIT(26) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_24          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x24)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_CFG_SEL_DIV_G1(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_CFG_SEL_DIV_G1     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_CFG_SEL_DIV_G1(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_PHYMODE_G1(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_PHYMODE_G1     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_PHYMODE_G1(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_VCO_DIV_SEL_G1(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_VCO_DIV_SEL_G1     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_VCO_DIV_SEL_G1(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXRATE_SEL_G1(x)  (GENMASK(17,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXRATE_SEL_G1     GENMASK(17,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXRATE_SEL_G1(x)  (((x) >> 16) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXRATE_SEL_G1(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXRATE_SEL_G1     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXRATE_SEL_G1(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_DATA_WIDTH_SEL_G1(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_DATA_WIDTH_SEL_G1     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_DATA_WIDTH_SEL_G1(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXCK_SEL_G1(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXCK_SEL_G1     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_TXCK_SEL_G1(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXDIV_SEL_G1(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXDIV_SEL_G1     GENMASK(30,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_24_R_PMA_RXDIV_SEL_G1(x)  (((x) >> 28) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_25          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x25)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_CFG_SEL_DIV_G2(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_CFG_SEL_DIV_G2     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_CFG_SEL_DIV_G2(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_PHYMODE_G2(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_PHYMODE_G2     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_PHYMODE_G2(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_VCO_DIV_SEL_G2(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_VCO_DIV_SEL_G2     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_VCO_DIV_SEL_G2(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXRATE_SEL_G2(x)  (GENMASK(17,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXRATE_SEL_G2     GENMASK(17,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXRATE_SEL_G2(x)  (((x) >> 16) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXRATE_SEL_G2(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXRATE_SEL_G2     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXRATE_SEL_G2(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_DATA_WIDTH_SEL_G2(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_DATA_WIDTH_SEL_G2     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_DATA_WIDTH_SEL_G2(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXCK_SEL_G2(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXCK_SEL_G2     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_TXCK_SEL_G2(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXDIV_SEL_G2(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXDIV_SEL_G2     GENMASK(30,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_25_R_PMA_RXDIV_SEL_G2(x)  (((x) >> 28) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_26          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x26)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_CFG_SEL_DIV_G3(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_CFG_SEL_DIV_G3     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_CFG_SEL_DIV_G3(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_PHYMODE_G3(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_PHYMODE_G3     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_PHYMODE_G3(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_VCO_DIV_SEL_G3(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_VCO_DIV_SEL_G3     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_VCO_DIV_SEL_G3(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXRATE_SEL_G3(x)  (GENMASK(17,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXRATE_SEL_G3     GENMASK(17,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXRATE_SEL_G3(x)  (((x) >> 16) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXRATE_SEL_G3(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXRATE_SEL_G3     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXRATE_SEL_G3(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_DATA_WIDTH_SEL_G3(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_DATA_WIDTH_SEL_G3     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_DATA_WIDTH_SEL_G3(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXCK_SEL_G3(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXCK_SEL_G3     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_TXCK_SEL_G3(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXDIV_SEL_G3(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXDIV_SEL_G3     GENMASK(30,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_26_R_PMA_RXDIV_SEL_G3(x)  (((x) >> 28) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_27          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x27)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_CFG_SEL_DIV_G4(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_CFG_SEL_DIV_G4     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_CFG_SEL_DIV_G4(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_PHYMODE_G4(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_PHYMODE_G4     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_PHYMODE_G4(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_VCO_DIV_SEL_G4(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_VCO_DIV_SEL_G4     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_VCO_DIV_SEL_G4(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXRATE_SEL_G4(x)  (GENMASK(17,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXRATE_SEL_G4     GENMASK(17,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXRATE_SEL_G4(x)  (((x) >> 16) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXRATE_SEL_G4(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXRATE_SEL_G4     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXRATE_SEL_G4(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_DATA_WIDTH_SEL_G4(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_DATA_WIDTH_SEL_G4     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_DATA_WIDTH_SEL_G4(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXCK_SEL_G4(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXCK_SEL_G4     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_TXCK_SEL_G4(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXDIV_SEL_G4(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXDIV_SEL_G4     GENMASK(30,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_27_R_PMA_RXDIV_SEL_G4(x)  (((x) >> 28) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_28          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x28)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_TERM_THRESHOLD(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_TERM_THRESHOLD     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_TERM_THRESHOLD(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEH(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEH     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEH(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEV(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEV     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_28_R_RXMARGIN_SIZEV(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_2C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x2c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B8(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B8     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_0_B8(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B8(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B8     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2C_R_TXMARGIN_1_B8(x)  ((x) & BIT(24) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_2D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x2d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B8(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B8     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_2_B8(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B8(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B8     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2D_R_TXMARGIN_3_B8(x)  ((x) & BIT(24) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_2E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x2e)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B8(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B8     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_4_B8(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B8(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B8     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2E_R_TXMARGIN_5_B8(x)  ((x) & BIT(24) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_2F          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x2f)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B8(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B8     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_6_B8(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B8(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B8     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_2F_R_TXMARGIN_7_B8(x)  ((x) & BIT(24) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_30          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x30)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RESETB(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RESETB     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RESETB(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_CENTER_SPREADING(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_CENTER_SPREADING     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_CENTER_SPREADING(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RTL_CLK_SEL(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RTL_CLK_SEL     BIT(17)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_RTL_CLK_SEL(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_STEP(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_STEP     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_STEP(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_BW(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_BW     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_SSC_PI_BW(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_MCNTMAXVAL(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_MCNTMAXVAL     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_MCNTMAXVAL(x)  (((x) >> 24) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_30_R_REFCK_NCNTMAXVAL_B10_B8(x)  (GENMASK(31,29) & ((x) << 29))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_30_R_REFCK_NCNTMAXVAL_B10_B8     GENMASK(31,29)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_30_R_REFCK_NCNTMAXVAL_B10_B8(x)  (((x) >> 29) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_31          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x31)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_31_R_REFCK_NCNTMAXVAL_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_31_R_REFCK_NCNTMAXVAL_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_31_R_REFCK_NCNTMAXVAL_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_32          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x32)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_32_R_SSC_EN(x)      ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_32_R_SSC_EN         BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_32_R_SSC_EN(x)      ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_32_R_SSC_RESETB(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_32_R_SSC_RESETB     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_32_R_SSC_RESETB(x)  ((x) & BIT(8) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_33          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x33)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_33_R_DIS_2ND_ORDER(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_33_R_DIS_2ND_ORDER     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_33_R_DIS_2ND_ORDER(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_33_R_RX_SSC_LH(x)   ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_33_R_RX_SSC_LH      BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_33_R_RX_SSC_LH(x)   ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_33_R_PI_FLOOP_STEPS(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_33_R_PI_FLOOP_STEPS     GENMASK(11,10)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_33_R_PI_FLOOP_STEPS(x)  (((x) >> 10) & GENMASK(1,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_34          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x34)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_CENTER_SPREADING_G1(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_CENTER_SPREADING_G1     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_CENTER_SPREADING_G1(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_SSC_RTL_CLK_SEL_G1(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_SSC_RTL_CLK_SEL_G1     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_SSC_RTL_CLK_SEL_G1(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_STEP_G1(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_STEP_G1     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_STEP_G1(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_BW_G1(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_BW_G1     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_SSC_PI_BW_G1(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_MCNTMAXVAL_G1(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_MCNTMAXVAL_G1     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_MCNTMAXVAL_G1(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B10_B8_G1(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B10_B8_G1     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B10_B8_G1(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B7_B0_G1(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B7_B0_G1     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_34_R_NCNTMAXVAL_B7_B0_G1(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_35          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x35)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_CENTER_SPREADING_G2(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_CENTER_SPREADING_G2     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_CENTER_SPREADING_G2(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_SSC_RTL_CLK_SEL_G2(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_SSC_RTL_CLK_SEL_G2     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_SSC_RTL_CLK_SEL_G2(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_STEP_G2(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_STEP_G2     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_STEP_G2(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_BW_G2(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_BW_G2     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_SSC_PI_BW_G2(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_MCNTMAXVAL_G2(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_MCNTMAXVAL_G2     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_MCNTMAXVAL_G2(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B10_B8_G2(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B10_B8_G2     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B10_B8_G2(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B7_B0_G2(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B7_B0_G2     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_35_R_NCNTMAXVAL_B7_B0_G2(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_36          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x36)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_CENTER_SPREADING_G3(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_CENTER_SPREADING_G3     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_CENTER_SPREADING_G3(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_SSC_RTL_CLK_SEL_G3(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_SSC_RTL_CLK_SEL_G3     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_SSC_RTL_CLK_SEL_G3(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_STEP_G3(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_STEP_G3     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_STEP_G3(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_BW_G3(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_BW_G3     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_SSC_PI_BW_G3(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_MCNTMAXVAL_G3(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_MCNTMAXVAL_G3     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_MCNTMAXVAL_G3(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B10_B8_G3(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B10_B8_G3     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B10_B8_G3(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B7_B0_G3(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B7_B0_G3     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_36_R_NCNTMAXVAL_B7_B0_G3(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_37          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x37)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_CENTER_SPREADING_G4(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_CENTER_SPREADING_G4     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_CENTER_SPREADING_G4(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_SSC_RTL_CLK_SEL_G4(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_SSC_RTL_CLK_SEL_G4     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_SSC_RTL_CLK_SEL_G4(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_STEP_G4(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_STEP_G4     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_STEP_G4(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_BW_G4(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_BW_G4     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_SSC_PI_BW_G4(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_MCNTMAXVAL_G4(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_MCNTMAXVAL_G4     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_MCNTMAXVAL_G4(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B10_B8_G4(x)  (GENMASK(15,13) & ((x) << 13))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B10_B8_G4     GENMASK(15,13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B10_B8_G4(x)  (((x) >> 13) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B7_B0_G4(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B7_B0_G4     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_37_R_NCNTMAXVAL_B7_B0_G4(x)  (((x) >> 16) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_38          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x38)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_38_R_ISCAN_EXT_DAC_B7_G1(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_38_R_ISCAN_EXT_DAC_B7_G1     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_38_R_ISCAN_EXT_DAC_B7_G1(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B20TB14_G1(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B20TB14_G1     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B20TB14_G1(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B23TB21_G1(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B23TB21_G1     GENMASK(18,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_38_R_PI_EXT_DAC_B23TB21_G1(x)  (((x) >> 16) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_39          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x39)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_39_R_ISCAN_EXT_DAC_B7_G2(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_39_R_ISCAN_EXT_DAC_B7_G2     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_39_R_ISCAN_EXT_DAC_B7_G2(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B20TB14_G2(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B20TB14_G2     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B20TB14_G2(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B23TB21_G2(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B23TB21_G2     GENMASK(18,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_39_R_PI_EXT_DAC_B23TB21_G2(x)  (((x) >> 16) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_3A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3A_R_ISCAN_EXT_DAC_B7_G3(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3A_R_ISCAN_EXT_DAC_B7_G3     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3A_R_ISCAN_EXT_DAC_B7_G3(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B20TB14_G3(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B20TB14_G3     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B20TB14_G3(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B23TB21_G3(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B23TB21_G3     GENMASK(18,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3A_R_PI_EXT_DAC_B23TB21_G3(x)  (((x) >> 16) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_3B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3b)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3B_R_ISCAN_EXT_DAC_B7_G4(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3B_R_ISCAN_EXT_DAC_B7_G4     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3B_R_ISCAN_EXT_DAC_B7_G4(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B20TB14_G4(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B20TB14_G4     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B20TB14_G4(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B23TB21_G4(x)  (GENMASK(18,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B23TB21_G4     GENMASK(18,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3B_R_PI_EXT_DAC_B23TB21_G4(x)  (((x) >> 16) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_3C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_HWT_SIMULATION_MODE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_HWT_SIMULATION_MODE     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_HWT_SIMULATION_MODE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_CHKTIME(x)  (GENMASK(3,1) & ((x) << 1))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_CHKTIME     GENMASK(3,1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_CHKTIME(x)  (((x) >> 1) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_NOCHKP_R_TXDETRX_NOCHKN(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_NOCHKP_R_TXDETRX_NOCHKN     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_TXDETRX_NOCHKP_R_TXDETRX_NOCHKN(x)  (((x) >> 4) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_CHKLOCK_SYMBOL(x)  (GENMASK(7,6) & ((x) << 6))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_CHKLOCK_SYMBOL     GENMASK(7,6)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_CHKLOCK_SYMBOL(x)  (((x) >> 6) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKSLV_INPCS(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKSLV_INPCS     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKSLV_INPCS(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKMST_INPCS(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKMST_INPCS     BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_LOOPBACKMST_INPCS(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_PIPE_BAC_ENABLE(x)  ((x) ? BIT(11) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_PIPE_BAC_ENABLE     BIT(11)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_PIPE_BAC_ENABLE(x)  ((x) & BIT(11) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_RXSTANDY_INT_OPT(x)  ((x) ? BIT(12) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_RXSTANDY_INT_OPT     BIT(12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_RXSTANDY_INT_OPT(x)  ((x) & BIT(12) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_IDL_EDB(x)     ((x) ? BIT(13) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_IDL_EDB        BIT(13)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_IDL_EDB(x)     ((x) & BIT(13) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_TXEI_TRUNCATE(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_TXEI_TRUNCATE     BIT(14)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_TXEI_TRUNCATE(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_CONFIRM_SEL(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_CONFIRM_SEL     BIT(15)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_CONFIRM_SEL(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_STATE4SYMLOCK(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_STATE4SYMLOCK     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_RXEI_STATE4SYMLOCK(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_CODINGERR_THRESHOLD_SEL(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_CODINGERR_THRESHOLD_SEL     BIT(17)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_CODINGERR_THRESHOLD_SEL(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_EIEOS_DET_NUM(x)  (GENMASK(20,19) & ((x) << 19))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_EIEOS_DET_NUM     GENMASK(20,19)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_EIEOS_DET_NUM(x)  (((x) >> 19) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_ASSERTBAC_UNALIGN(x)  ((x) ? BIT(21) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_ASSERTBAC_UNALIGN     BIT(21)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_ASSERTBAC_UNALIGN(x)  ((x) & BIT(21) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_SKPEND_ERR_DET(x)  ((x) ? BIT(24) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_SKPEND_ERR_DET     BIT(24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_SKPEND_ERR_DET(x)  ((x) & BIT(24) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_DECIDESKPLENGTH(x)  ((x) ? BIT(25) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_DECIDESKPLENGTH     BIT(25)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_DECIDESKPLENGTH(x)  ((x) & BIT(25) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3C_R_RESERVED01(x)  (GENMASK(31,26) & ((x) << 26))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3C_R_RESERVED01     GENMASK(31,26)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3C_R_RESERVED01(x)  (((x) >> 26) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_3D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_CNT_RST_MODE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_CNT_RST_MODE     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_CNT_RST_MODE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_CNT_UPD_MODE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_CNT_UPD_MODE     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_CNT_UPD_MODE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_STATUS_MODE(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_STATUS_MODE     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_STATUS_MODE(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_SEL(x)  (GENMASK(5,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_SEL     GENMASK(5,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_SEL(x)  (((x) >> 4) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_ENA(x)  ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_ENA     BIT(6)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_CNT_PRD_UPD_ENA(x)  ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_SMP_CNT_SAT(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_SMP_CNT_SAT     BIT(7)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_SMP_CNT_SAT(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3D_R_RESET_MSG_BUS(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3D_R_RESET_MSG_BUS     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3D_R_RESET_MSG_BUS(x)  ((x) & BIT(8) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_3E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3e)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_BIST_EN_ALL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_BIST_EN_ALL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_BIST_EN_ALL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_BIST_CHK_ALL(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_BIST_CHK_ALL     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_BIST_CHK_ALL(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_SEP_REFCLK_SSC(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_SEP_REFCLK_SSC     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_SEP_REFCLK_SSC(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_LOWER_SKPOS_RECEPTION(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_LOWER_SKPOS_RECEPTION     BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_LOWER_SKPOS_RECEPTION(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_OBS_PCS_LANE_CTRL(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_OBS_PCS_LANE_CTRL     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_OBS_PCS_LANE_CTRL(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3E_R_PCS_DEBUG_SEL(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3E_R_PCS_DEBUG_SEL     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3E_R_PCS_DEBUG_SEL(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_3F          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x3f)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_PIPE_RATE(x)     (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_PIPE_RATE        GENMASK(1,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_PIPE_RATE(x)     (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_PIPE_POWERDOWN(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_PIPE_POWERDOWN     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_PIPE_POWERDOWN(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_L1P2_EXIT(x)     ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_L1P2_EXIT        BIT(4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_L1P2_EXIT(x)     ((x) & BIT(4) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_L1P2_IDLE(x)     ((x) ? BIT(5) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_L1P2_IDLE        BIT(5)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_L1P2_IDLE(x)     ((x) & BIT(5) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_L1P2_ENTRY(x)    ((x) ? BIT(6) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_L1P2_ENTRY       BIT(6)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_L1P2_ENTRY(x)    ((x) & BIT(6) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_L1P1_STATE(x)    ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_L1P1_STATE       BIT(7)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_L1P1_STATE(x)    ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_3F_OBS_PCS_LINK_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_3F_OBS_PCS_LINK_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_3F_OBS_PCS_LINK_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_40          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x40)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_RESET(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_RESET     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_RESET(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_WDT_EN(x)  ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_WDT_EN     BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_AUTO_FLOW_WDT_EN(x)  ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_WDT_THRESHOLD(x)  (GENMASK(22,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_WDT_THRESHOLD     GENMASK(22,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_WDT_THRESHOLD(x)  (((x) >> 20) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_1US_THRESHOLD(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_1US_THRESHOLD     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_40_R_RXEQ_1US_THRESHOLD(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_41          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x41)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_41_R_TX_PRESET_VECTOR_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B15_B8(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B15_B8     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_41_R_RX_PRESET_VECTOR_B15_B8(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_42          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x42)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_VECTOR(x)  (GENMASK(2,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_VECTOR     GENMASK(2,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_VECTOR(x)  (((x) >> 0) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_ADAPT_EN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_ADAPT_EN     BIT(3)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_CTLE_FTUNE_ADAPT_EN(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_EQR_FTUNE_ADJ(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_EQR_FTUNE_ADJ     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_EQR_FTUNE_ADJ(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_EQC_FTUNE_ADJ(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_EQC_FTUNE_ADJ     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_EQC_FTUNE_ADJ(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B15_B8(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B15_B8     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_42_R_VGA_FTUNE_VECTOR_B15_B8(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_43          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x43)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_CTLE_ADAPT_THRESHOLD(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_CTLE_ADAPT_THRESHOLD     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_CTLE_ADAPT_THRESHOLD(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_DFE_PRESET_DLEV_EN(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_DFE_PRESET_DLEV_EN     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_DFE_PRESET_DLEV_EN(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_DFE_FREE_RUN(x)  ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_DFE_FREE_RUN     BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_DFE_FREE_RUN(x)  ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_DFE_SW_THRESHOLD(x)  (GENMASK(11,10) & ((x) << 10))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_DFE_SW_THRESHOLD     GENMASK(11,10)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_DFE_SW_THRESHOLD(x)  (((x) >> 10) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_DFE_ADAPT_THRESHOLD(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_DFE_ADAPT_THRESHOLD     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_DFE_ADAPT_THRESHOLD(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_FDC_EN(x)      ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_FDC_EN         BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_FDC_EN(x)      ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_FDC_RESULTS_SWAP(x)  ((x) ? BIT(17) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_FDC_RESULTS_SWAP     BIT(17)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_FDC_RESULTS_SWAP(x)  ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_FDC_THRESHOLD(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_FDC_THRESHOLD     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_FDC_THRESHOLD(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_FDC_CP_THRESHOLD(x)  (GENMASK(26,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_FDC_CP_THRESHOLD     GENMASK(26,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_FDC_CP_THRESHOLD(x)  (((x) >> 24) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_43_R_FDC_CM_THRESHOLD(x)  (GENMASK(30,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_43_R_FDC_CM_THRESHOLD     GENMASK(30,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_43_R_FDC_CM_THRESHOLD(x)  (((x) >> 28) & GENMASK(2,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_44          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x44)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_44_R_FDC_IWIDTH_CHK(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_44_R_FDC_IWIDTH_CHK     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_44_R_FDC_IWIDTH_CHK(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_44_R_FOM_THRESHOLD(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_44_R_FOM_THRESHOLD     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_44_R_FOM_THRESHOLD(x)  (((x) >> 4) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_48          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x48)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_00(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_00     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_00(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_01(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_01     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_01(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_02(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_02     GENMASK(22,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_02(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_03(x)  (GENMASK(30,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_03     GENMASK(30,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_48_R_DFE_PRESET_DLEV_03(x)  (((x) >> 24) & GENMASK(6,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_49          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x49)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_04(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_04     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_04(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_05(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_05     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_05(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_06(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_06     GENMASK(22,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_06(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_07(x)  (GENMASK(30,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_07     GENMASK(30,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_49_R_DFE_PRESET_DLEV_07(x)  (((x) >> 24) & GENMASK(6,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_08(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_08     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_08(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_09(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_09     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_09(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_10(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_10     GENMASK(22,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_10(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_11(x)  (GENMASK(30,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_11     GENMASK(30,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4A_R_DFE_PRESET_DLEV_11(x)  (((x) >> 24) & GENMASK(6,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4b)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_12(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_12     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_12(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_13(x)  (GENMASK(14,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_13     GENMASK(14,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_13(x)  (((x) >> 8) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_14(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_14     GENMASK(22,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_14(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_15(x)  (GENMASK(30,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_15     GENMASK(30,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4B_R_DFE_PRESET_DLEV_15(x)  (((x) >> 24) & GENMASK(6,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4C_R_DFE_PRESET_H1_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4D_R_DFE_PRESET_H1_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4e)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_10(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_11(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_11     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4E_R_DFE_PRESET_H1_11(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_4F          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x4f)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_12(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_12     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_12(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_13(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_13     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_13(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_14(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_14     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_14(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_15(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_15     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_4F_R_DFE_PRESET_H1_15(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_50          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x50)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_00(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_00     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_00(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_01(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_01     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_01(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_02(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_02     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_02(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_03(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_03     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_50_R_DFE_PRESET_H2_03(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_51          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x51)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_04(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_04     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_04(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_05(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_05     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_05(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_06(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_06     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_06(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_07(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_07     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_51_R_DFE_PRESET_H2_07(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_52          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x52)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_08(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_08     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_08(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_09(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_09     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_09(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_10(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_10     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_10(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_11(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_11     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_52_R_DFE_PRESET_H2_11(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_53          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x53)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_12(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_12     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_12(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_13(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_13     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_13(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_14(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_14     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_14(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_15(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_15     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_53_R_DFE_PRESET_H2_15(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_54          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x54)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_54_R_DFE_PRESET_H3_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_55          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x55)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_55_R_DFE_PRESET_H3_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_56          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x56)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_56_R_DFE_PRESET_H4_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_57          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x57)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_57_R_DFE_PRESET_H4_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_58          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x58)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_58_R_DFE_PRESET_H5_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_59          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x59)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_59_R_DFE_PRESET_H5_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5A_R_EQR_PRESET_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5b)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5B_R_EQR_PRESET_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5C_R_EQC_PRESET_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5D_R_EQC_PRESET_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5e)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_00(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_00     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_00(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_01(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_01     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_01(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_02(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_02     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_02(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_03(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_03     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_03(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_04(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_04     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_04(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_05(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_05     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_05(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_06(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_06     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_06(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_07(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_07     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5E_R_VGA_PRESET_07(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_5F          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x5f)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_08(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_08     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_08(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_09(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_09     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_09(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_10(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_10     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_10(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_11(x)  (GENMASK(15,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_11     GENMASK(15,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_11(x)  (((x) >> 12) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_12(x)  (GENMASK(19,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_12     GENMASK(19,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_12(x)  (((x) >> 16) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_13(x)  (GENMASK(23,20) & ((x) << 20))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_13     GENMASK(23,20)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_13(x)  (((x) >> 20) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_14(x)  (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_14     GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_14(x)  (((x) >> 24) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_15(x)  (GENMASK(31,28) & ((x) << 28))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_15     GENMASK(31,28)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_5F_R_VGA_PRESET_15(x)  (((x) >> 28) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_60          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x60)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TXCOEFF_DIV96(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TXCOEFF_DIV96     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TXCOEFF_DIV96(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_OFFSET(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_OFFSET     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_OFFSET(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_SAT_EN(x)  ((x) ? BIT(22) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_SAT_EN     BIT(22)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_SAT_EN(x)  ((x) & BIT(22) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_EN     BIT(23)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_ADV_ADJ_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_OFFSET(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_OFFSET     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_OFFSET(x)  (((x) >> 24) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_SAT_EN(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_SAT_EN     BIT(30)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_SAT_EN(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_EN     BIT(31)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_60_R_TAP_DLY_ADJ_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LINK_61          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x61)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_FS(x)    (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_FS       GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_FS(x)    (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_LF(x)    (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_LF       GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_61_R_LOCAL_LF(x)    (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_61_R_TAP_MAIN(x)    (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_61_R_TAP_MAIN       GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_61_R_TAP_MAIN(x)    (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_62          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x62)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_0(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_1(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_1     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_1(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_2(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_2     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_2(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_3(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_3     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_62_R_TXDEEMPH_ADV_3(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_63          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x63)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_0(x)  (GENMASK(4,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_0     GENMASK(4,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_0(x)  (((x) >> 0) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_1(x)  (GENMASK(12,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_1     GENMASK(12,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_1(x)  (((x) >> 8) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_2(x)  (GENMASK(20,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_2     GENMASK(20,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_2(x)  (((x) >> 16) & GENMASK(4,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_3(x)  (GENMASK(28,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_3     GENMASK(28,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_63_R_TXDEEMPH_DLY_3(x)  (((x) >> 24) & GENMASK(4,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_64          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x64)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_64_R_TXCP_PRESET_G3_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_65          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x65)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_65_R_TXCP_PRESET_G3_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_66          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x66)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_66_R_TXCP_PRESET_G3_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_68          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x68)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_68_R_TXC0_PRESET_G3_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_69          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x69)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_69_R_TXC0_PRESET_G3_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_6A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x6a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6A_R_TXC0_PRESET_G3_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_6C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x6c)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6C_R_TXCM_PRESET_G3_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_6D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x6d)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6D_R_TXCM_PRESET_G3_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_6E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x6e)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_6E_R_TXCM_PRESET_G3_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_70          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x70)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_70_R_TXCP_PRESET_G4_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_71          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x71)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_71_R_TXCP_PRESET_G4_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_72          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x72)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_72_R_TXCP_PRESET_G4_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_74          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x74)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_74_R_TXC0_PRESET_G4_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_75          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x75)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_75_R_TXC0_PRESET_G4_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_76          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x76)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_76_R_TXC0_PRESET_G4_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_78          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x78)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_78_R_TXCM_PRESET_G4_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_79          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x79)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_79_R_TXCM_PRESET_G4_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LINK_7A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x7a)
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LINK_7A_R_TXCM_PRESET_G4_10(x)  (((x) >> 16) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_00          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x80)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_00_R_R50_EN(x)      ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_00_R_R50_EN         BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_00_R_R50_EN(x)      ((x) & BIT(16) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_00_R_EID_LP(x)      ((x) ? BIT(17) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_00_R_EID_LP         BIT(17)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_00_R_EID_LP(x)      ((x) & BIT(17) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_00_R_ITX_PREEMP_BASE(x)  (GENMASK(19,18) & ((x) << 18))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_00_R_ITX_PREEMP_BASE     GENMASK(19,18)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_00_R_ITX_PREEMP_BASE(x)  (((x) >> 18) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_00_R_ALOS_THR(x)    (GENMASK(27,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_00_R_ALOS_THR       GENMASK(27,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_00_R_ALOS_THR(x)    (((x) >> 24) & GENMASK(3,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_08          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x88)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_08_R_RXEQ_EN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_08_R_RXEQ_EN        BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_08_R_RXEQ_EN(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_08_R_MANUAL_RXEQ_EVAL(x)  ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_08_R_MANUAL_RXEQ_EVAL     BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_08_R_MANUAL_RXEQ_EVAL(x)  ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_08_R_FDC_RESET(x)   ((x) ? BIT(16) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_08_R_FDC_RESET      BIT(16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_08_R_FDC_RESET(x)   ((x) & BIT(16) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_09          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x89)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_09_R_RXEIE_RXEQ_EVAL_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_09_R_RXEIE_RXEQ_EVAL_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_09_R_RXEIE_RXEQ_EVAL_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_09_R_LOGICAL_RXEI_SEL(x)  (GENMASK(3,2) & ((x) << 2))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_09_R_LOGICAL_RXEI_SEL     GENMASK(3,2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_09_R_LOGICAL_RXEI_SEL(x)  (((x) >> 2) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_09_R_RXEQ_STATE_BYP(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_09_R_RXEQ_STATE_BYP     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_09_R_RXEQ_STATE_BYP(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_09_R_CTLE_MODE(x)   ((x) ? BIT(12) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_09_R_CTLE_MODE      BIT(12)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_09_R_CTLE_MODE(x)   ((x) & BIT(12) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_0A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x8a)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_SEL(x)  (GENMASK(6,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_SEL     GENMASK(6,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_SEL(x)  (((x) >> 0) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_EN(x)  ((x) ? BIT(7) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_EN     BIT(7)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_MAN_VOLT_EN(x)  ((x) & BIT(7) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_DIR(x)  ((x) ? BIT(14) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_DIR     BIT(14)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_DIR(x)  ((x) & BIT(14) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_MAN_EN(x)  ((x) ? BIT(15) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_MAN_EN     BIT(15)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IHEIGHT_OS_MAN_EN(x)  ((x) & BIT(15) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_SEL(x)  (GENMASK(22,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_SEL     GENMASK(22,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_SEL(x)  (((x) >> 16) & GENMASK(6,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_EN(x)  ((x) ? BIT(23) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_EN     BIT(23)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_MAN_VOLT_EN(x)  ((x) & BIT(23) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS(x)   (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS      GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS(x)   (((x) >> 24) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_DIR(x)  ((x) ? BIT(30) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_DIR     BIT(30)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_DIR(x)  ((x) & BIT(30) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_MAN_EN(x)  ((x) ? BIT(31) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_MAN_EN     BIT(31)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0A_R_IWIDTH_OS_MAN_EN(x)  ((x) & BIT(31) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_0B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x8b)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FOM_SEL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FOM_SEL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FOM_SEL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FIGMERIT_SEL(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FIGMERIT_SEL     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0B_R_RXEQ_FIGMERIT_SEL(x)  ((x) & BIT(1) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_0C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x8c)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0C_RXEQ_MAIN_STATE(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0C_RXEQ_MAIN_STATE     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0C_RXEQ_MAIN_STATE(x)  (((x) >> 0) & GENMASK(1,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0C_RXEQ_CORE_STATE(x)  (GENMASK(11,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0C_RXEQ_CORE_STATE     GENMASK(11,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0C_RXEQ_CORE_STATE(x)  (((x) >> 8) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0C_RXEQ_FDC_STATE(x)  (GENMASK(14,12) & ((x) << 12))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0C_RXEQ_FDC_STATE     GENMASK(14,12)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0C_RXEQ_FDC_STATE(x)  (((x) >> 12) & GENMASK(2,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0C_FOM_RESULTS(x)   (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0C_FOM_RESULTS      GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0C_FOM_RESULTS(x)   (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0C_FDC_RESULTS(x)   (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0C_FDC_RESULTS      GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0C_FDC_RESULTS(x)   (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_0D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x8d)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_DONE(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_DONE     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_DONE(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_INVALID(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_INVALID     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0D_RXEQ_EVAL_INVALID(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0D_RXEQ_AUTO_FLOW_TIMEOUT(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0D_RXEQ_AUTO_FLOW_TIMEOUT     BIT(2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0D_RXEQ_AUTO_FLOW_TIMEOUT(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_0D_RXEQ_LOGICAL_RXEI(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_0D_RXEQ_LOGICAL_RXEI     BIT(3)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_0D_RXEQ_LOGICAL_RXEI(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_10          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x90)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_10_OBS_RXEQ_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_11          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x91)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B39_B32(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B39_B32     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B39_B32(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B47_B40(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B47_B40     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B47_B40(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B55_B48(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B55_B48     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B55_B48(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B63_B56(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B63_B56     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_11_OBS_RXEQ_B63_B56(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_12          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x92)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_12_OBS_RXEQ_B71_B64(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_12_OBS_RXEQ_B71_B64     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_12_OBS_RXEQ_B71_B64(x)  (((x) >> 0) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_14          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x94)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_ADV_EN(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_ADV_EN     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_ADV_EN(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_MAIN_EN(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_MAIN_EN     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_MAIN_EN(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_DLY_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_DLY_EN     BIT(2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_DLY_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_PIPE_DIRECT_EN(x)  ((x) ? BIT(4) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_PIPE_DIRECT_EN     BIT(4)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_14_R_TXEQ_PIPE_DIRECT_EN(x)  ((x) & BIT(4) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_16          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x96)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_16_OBS_TXEQ_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_17          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x97)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B39_B32(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B39_B32     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B39_B32(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B47_B40(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B47_B40     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_17_OBS_TXEQ_B47_B40(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_18          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x98)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FOM_SEL(x)  ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FOM_SEL     BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FOM_SEL(x)  ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FIGMERIT_SEL(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FIGMERIT_SEL     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_FIGMERIT_SEL(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_MAN_VOLT_EN(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_MAN_VOLT_EN     BIT(2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_MAN_VOLT_EN(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_OS_MAN_EN(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_OS_MAN_EN     BIT(3)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_18_R_RXMARGIN_OS_MAN_EN(x)  ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_19          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x99)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_19_RXMARGIN_STATE(x)  (GENMASK(1,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_19_RXMARGIN_STATE     GENMASK(1,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_19_RXMARGIN_STATE(x)  (((x) >> 0) & GENMASK(1,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_1A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x9a)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1A_OBS_RXMARGIN_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_1C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0x9c)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_1C_OBS_TXAMP_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_30          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xb0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_30_R_ADD_VOLT(x)    ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_30_R_ADD_VOLT       BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_30_R_ADD_VOLT(x)    ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_30_R_RESETB_OSCAL_AFE(x)  ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_30_R_RESETB_OSCAL_AFE     BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_30_R_RESETB_OSCAL_AFE(x)  ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_30_R_PD_OSDAC_AFE(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_30_R_PD_OSDAC_AFE     BIT(2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_30_R_PD_OSDAC_AFE(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_30_R_OSCAL_AFE(x)   ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_30_R_OSCAL_AFE      BIT(3)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_30_R_OSCAL_AFE(x)   ((x) & BIT(3) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_34          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xb4)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_34_R_PI_HOLD(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_34_R_PI_HOLD        BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_34_R_PI_HOLD(x)     ((x) & BIT(0) ? 1 : 0)

#define MSCC_SDPCIE_PHY_PHY_LANE_3C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xbc)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B7_B0(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B7_B0     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B7_B0(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B31_B24(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B31_B24     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3C_OBS_PCS_LANE_B31_B24(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_3D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xbd)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B39_B32(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B39_B32     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B39_B32(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B47_B40(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B47_B40     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B47_B40(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B55_B48(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B55_B48     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B55_B48(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B63_B56(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B63_B56     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3D_OBS_PCS_LANE_B63_B56(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_3E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xbe)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_R_BIST_EN(x)     ((x) ? BIT(0) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_R_BIST_EN        BIT(0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_R_BIST_EN(x)     ((x) & BIT(0) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_R_BIST_CHK(x)    ((x) ? BIT(1) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_R_BIST_CHK       BIT(1)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_R_BIST_CHK(x)    ((x) & BIT(1) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_R_BIST_LANE0_EN_SEL(x)  ((x) ? BIT(2) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_R_BIST_LANE0_EN_SEL     BIT(2)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_R_BIST_LANE0_EN_SEL(x)  ((x) & BIT(2) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_R_BIST_ERRINJEC(x)  ((x) ? BIT(3) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_R_BIST_ERRINJEC     BIT(3)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_R_BIST_ERRINJEC(x)  ((x) & BIT(3) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_BIST_RUN(x)      ((x) ? BIT(8) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_BIST_RUN         BIT(8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_BIST_RUN(x)      ((x) & BIT(8) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_BIST_OK(x)       ((x) ? BIT(9) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_BIST_OK          BIT(9)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_BIST_OK(x)       ((x) & BIT(9) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR(x)      ((x) ? BIT(10) : 0)
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR         BIT(10)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR(x)      ((x) & BIT(10) ? 1 : 0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B7_B0(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B7_B0     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B7_B0(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B15_B8(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B15_B8     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_3E_BIST_ERR_CNT_B15_B8(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_40          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_40_CTLE_PRESET_EYE_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_41          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc1)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_41_CTLE_PRESET_EYE_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_42          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc2)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_42_CTLE_PRESET_EYE_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_43          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc3)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_43_CTLE_PRESET_EYE_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_44          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc4)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_44_EQR_FTUNE_EYE_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_45          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc5)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_45_EQR_FTUNE_EYE_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_46          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc6)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_46_EQR_FTUNE_EYE_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_47          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc7)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_47_EQR_FTUNE_EYE_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_48          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc8)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_48_EQC_FTUNE_EYE_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_49          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xc9)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_49_EQC_FTUNE_EYE_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xca)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4A_EQC_FTUNE_EYE_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xcb)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4B_EQC_FTUNE_EYE_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xcc)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4C_VGA_FTUNE_EYE_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4D          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xcd)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4D_VGA_FTUNE_EYE_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4E          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xce)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4E_VGA_FTUNE_EYE_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_4F          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xcf)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_4F_VGA_FTUNE_EYE_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_50          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd0)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_50_TX_PRESET_FOM_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_51          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd1)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_51_TX_PRESET_FOM_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_52          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd2)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_52_TX_PRESET_FOM_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_53          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd3)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_53_TX_PRESET_FOM_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_54          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd4)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_00(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_00     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_00(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_01(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_01     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_01(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_02(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_02     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_02(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_03(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_03     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_54_TX_FTUNE_FOM_03(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_55          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd5)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_04(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_04     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_04(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_05(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_05     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_05(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_06(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_06     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_06(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_07(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_07     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_55_TX_FTUNE_FOM_07(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_56          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd6)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_08(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_08     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_08(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_09(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_09     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_09(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_10(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_10     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_10(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_11(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_11     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_56_TX_FTUNE_FOM_11(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_57          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd7)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_12(x)  (GENMASK(7,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_12     GENMASK(7,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_12(x)  (((x) >> 0) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_13(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_13     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_13(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_14(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_14     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_14(x)  (((x) >> 16) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_15(x)  (GENMASK(31,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_15     GENMASK(31,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_57_TX_FTUNE_FOM_15(x)  (((x) >> 24) & GENMASK(7,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_58          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd8)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_00(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_00     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_00(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_01(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_01     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_01(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_02(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_02     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_02(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_03(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_03     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_58_TX_FTUNE_FDC_03(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_59          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xd9)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_04(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_04     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_04(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_05(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_05     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_05(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_06(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_06     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_06(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_07(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_07     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_59_TX_FTUNE_FDC_07(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_5A          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xda)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_08(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_08     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_08(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_09(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_09     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_09(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_10(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_10     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_10(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_11(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_11     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5A_TX_FTUNE_FDC_11(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_5B          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xdb)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_12(x)  (GENMASK(5,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_12     GENMASK(5,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_12(x)  (((x) >> 0) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_13(x)  (GENMASK(13,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_13     GENMASK(13,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_13(x)  (((x) >> 8) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_14(x)  (GENMASK(21,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_14     GENMASK(21,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_14(x)  (((x) >> 16) & GENMASK(5,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_15(x)  (GENMASK(29,24) & ((x) << 24))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_15     GENMASK(29,24)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_5B_TX_FTUNE_FDC_15(x)  (((x) >> 24) & GENMASK(5,0))

#define MSCC_SDPCIE_PHY_PHY_LANE_7C          MSCC_IOREG(MSCC_TO_SDPCIE_PHY,0xfc)
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B3_B0(x)  (GENMASK(3,0) & ((x) << 0))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B3_B0     GENMASK(3,0)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B3_B0(x)  (((x) >> 0) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B7_B4(x)  (GENMASK(7,4) & ((x) << 4))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B7_B4     GENMASK(7,4)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B7_B4(x)  (((x) >> 4) & GENMASK(3,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B15_B8(x)  (GENMASK(15,8) & ((x) << 8))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B15_B8     GENMASK(15,8)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B15_B8(x)  (((x) >> 8) & GENMASK(7,0))
#define  MSCC_F_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B23_B16(x)  (GENMASK(23,16) & ((x) << 16))
#define  MSCC_M_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B23_B16     GENMASK(23,16)
#define  MSCC_X_SDPCIE_PHY_PHY_LANE_7C_DEBUG_OUT_B23_B16(x)  (((x) >> 16) & GENMASK(7,0))


#endif /* _MSCC_FA_REGS_SDPCIE_PHY_H_ */
