TimeQuest Timing Analyzer report for LCBsim
Mon Oct 31 14:19:35 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk80MHz'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'clk80MHz'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'clk80MHz'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 139.39 MHz ; 139.39 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 168.61 MHz ; 168.61 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.494 ; 0.000         ;
; clk80MHz                                          ; 6.569 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.434 ; 0.000         ;
; clk80MHz                                          ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.649 ; -11.503       ;
; clk80MHz                                          ; 9.209  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.955 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.095 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.882 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.494   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 0.909      ;
; 201.159 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.072      ;
; 201.160 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.071      ;
; 201.161 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.070      ;
; 201.162 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.069      ;
; 201.163 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.068      ;
; 201.163 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 7.068      ;
; 201.432 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.799      ;
; 201.434 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.797      ;
; 201.436 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.795      ;
; 201.472 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 6.762      ;
; 201.474 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 6.760      ;
; 201.475 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 6.759      ;
; 201.544 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.687      ;
; 201.546 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.685      ;
; 201.548 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.683      ;
; 201.838 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.887      ;
; 201.840 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.885      ;
; 201.841 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.884      ;
; 201.843 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.882      ;
; 201.845 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.880      ;
; 201.846 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.879      ;
; 201.895 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.336      ;
; 201.931 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.300      ;
; 202.176 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.549      ;
; 202.178 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.547      ;
; 202.179 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.546      ;
; 202.186 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.539      ;
; 202.188 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.537      ;
; 202.189 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.536      ;
; 202.207 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 6.027      ;
; 202.222 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 6.009      ;
; 202.315 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.410      ;
; 202.317 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.408      ;
; 202.318 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.407      ;
; 202.334 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 5.897      ;
; 202.348 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.886      ;
; 202.350 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.884      ;
; 202.351 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.883      ;
; 202.509 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.216      ;
; 202.511 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.214      ;
; 202.512 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.213      ;
; 202.573 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.152      ;
; 202.578 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 6.147      ;
; 202.766 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.467      ;
; 202.766 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.467      ;
; 202.766 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.467      ;
; 202.766 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.467      ;
; 202.766 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.467      ;
; 202.802 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.431      ;
; 202.802 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.431      ;
; 202.802 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.431      ;
; 202.802 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.431      ;
; 202.802 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.431      ;
; 202.847 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.881      ;
; 202.849 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.879      ;
; 202.850 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.878      ;
; 202.883 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.845      ;
; 202.885 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.843      ;
; 202.886 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.842      ;
; 202.911 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 5.814      ;
; 202.921 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 5.804      ;
; 202.987 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.247      ;
; 202.989 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.245      ;
; 202.990 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.244      ;
; 203.015 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.713      ;
; 203.017 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.711      ;
; 203.018 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.710      ;
; 203.050 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 5.675      ;
; 203.083 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 5.151      ;
; 203.093 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.140      ;
; 203.093 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.140      ;
; 203.093 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.140      ;
; 203.093 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.140      ;
; 203.093 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.140      ;
; 203.158 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.570      ;
; 203.160 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.568      ;
; 203.161 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.567      ;
; 203.205 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.028      ;
; 203.205 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.028      ;
; 203.205 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.028      ;
; 203.205 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.028      ;
; 203.205 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.101     ; 5.028      ;
; 203.244 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.391      ; 5.481      ;
; 203.268 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 4.966      ;
; 203.270 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 4.964      ;
; 203.271 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 4.963      ;
; 203.351 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.395      ; 5.378      ;
; 203.353 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.395      ; 5.376      ;
; 203.354 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.395      ; 5.375      ;
; 203.429 ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.098     ; 4.807      ;
; 203.582 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.146      ;
; 203.605 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.123      ;
; 203.618 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 5.110      ;
; 203.637 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 4.594      ;
; 203.639 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 4.592      ;
; 203.640 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.103     ; 4.591      ;
; 203.722 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.100     ; 4.512      ;
; 203.750 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.394      ; 4.978      ;
; 203.893 ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.098     ; 4.343      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                 ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.569 ; globalReset:inst1|count[25] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.852      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.638 ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.783      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.712      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.778 ; globalReset:inst1|count[24] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.643      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.873 ; globalReset:inst1|count[22] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.548      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.942 ; globalReset:inst1|count[22] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.479      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
; 6.975 ; globalReset:inst1|count[28] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 5.446      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.434 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.498 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.810      ;
; 0.502 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.510 ; answers:inst4|cnt[7]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.536 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.829      ;
; 0.594 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.571      ; 1.377      ;
; 0.741 ; answers:inst4|cnt[1]         ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.569      ; 1.522      ;
; 0.752 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.065      ;
; 0.753 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.066      ;
; 0.754 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.067      ;
; 0.761 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.075      ;
; 0.763 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.775 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.067      ;
; 0.782 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.074      ;
; 0.782 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.075      ;
; 0.791 ; answers:inst4|cnt[6]         ; answers:inst4|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.569      ; 1.572      ;
; 0.799 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.092      ;
; 0.816 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.109      ;
; 0.816 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.109      ;
; 0.820 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.113      ;
; 0.824 ; answers:inst4|cnt[5]         ; answers:inst4|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.569      ; 1.605      ;
; 0.877 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.170      ;
; 0.897 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.190      ;
; 0.931 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.721      ;
; 0.931 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.721      ;
; 0.931 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.721      ;
; 0.931 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.721      ;
; 0.931 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.721      ;
; 0.967 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.279      ;
; 0.989 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.281      ;
; 1.043 ; answers:inst4|cnt[0]         ; answers:inst4|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.335      ;
; 1.053 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.571      ; 1.836      ;
; 1.058 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.351      ;
; 1.058 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.351      ;
; 1.065 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.358      ;
; 1.068 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.575      ; 1.855      ;
; 1.087 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.575      ; 1.874      ;
; 1.106 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.419      ;
; 1.107 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.420      ;
; 1.115 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.428      ;
; 1.116 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.124 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.437      ;
; 1.125 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.134 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.143 ; UART_TX:inst5|switch[0]      ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.451      ;
; 1.154 ; answers:inst4|cnt[7]         ; answers:inst4|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.442      ;
; 1.154 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.571      ; 1.937      ;
; 1.156 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.575      ; 1.943      ;
; 1.163 ; answers:inst4|cnt[2]         ; answers:inst4|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.451      ;
; 1.168 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.464      ;
; 1.185 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.497      ;
; 1.186 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.498      ;
; 1.188 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.500      ;
; 1.234 ; UART_TX:inst5|switch[4]      ; answers:inst4|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.542      ;
; 1.237 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.549      ;
; 1.238 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.551      ;
; 1.247 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.560      ;
; 1.247 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.540      ;
; 1.256 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.265 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.269 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.394     ; 1.087      ;
; 1.274 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.494 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.786      ;
; 0.504 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.796      ;
; 0.516 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.809      ;
; 0.525 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.818      ;
; 0.566 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.859      ;
; 0.574 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.867      ;
; 0.674 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 0.969      ;
; 0.677 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 0.972      ;
; 0.682 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 0.977      ;
; 0.684 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 0.979      ;
; 0.708 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 1.003      ;
; 0.709 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 1.004      ;
; 0.745 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 1.037      ;
; 0.748 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 1.037      ;
; 0.749 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.043      ;
; 0.760 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.059      ;
; 0.775 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.068      ;
; 0.777 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.069      ;
; 0.778 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.070      ;
; 0.783 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.076      ;
; 0.792 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.084      ;
; 0.796 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.088      ;
; 0.819 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.111      ;
; 0.825 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.118      ;
; 0.827 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.120      ;
; 0.829 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.121      ;
; 0.836 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.128      ;
; 0.888 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 1.183      ;
; 0.888 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.180      ;
; 0.889 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.182      ;
; 0.905 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 1.200      ;
; 0.918 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.211      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.649 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.050      ;
; -0.649 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.050      ;
; -0.649 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.050      ;
; -0.437 ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 1.838      ;
; -0.437 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 1.838      ;
; -0.437 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 1.838      ;
; -0.437 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 1.838      ;
; -0.437 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 1.838      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.402 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.807      ;
; -0.253 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.239     ; 2.131      ;
; -0.253 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.239     ; 2.131      ;
; -0.253 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.239     ; 2.131      ;
; -0.253 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.239     ; 2.131      ;
; -0.253 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.239     ; 2.131      ;
; -0.176 ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.243     ; 2.050      ;
; -0.176 ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.243     ; 2.050      ;
; -0.176 ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.243     ; 2.050      ;
; -0.176 ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.243     ; 2.050      ;
; -0.176 ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.243     ; 2.050      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.241     ; 1.830      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.209 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.211      ;
; 9.574 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.847      ;
; 9.876 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.541      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.893 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.525      ;
; 9.903 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.512      ;
; 9.921 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.496      ;
; 9.921 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.496      ;
; 9.921 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.496      ;
; 9.921 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.496      ;
; 9.921 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.496      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.925 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.086     ; 2.490      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
; 9.945 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.473      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.955 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.244      ;
; 1.958 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.247      ;
; 1.958 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.247      ;
; 1.958 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.247      ;
; 1.958 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.247      ;
; 1.958 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.247      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 1.996 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.282      ;
; 2.006 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.293      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.299      ;
; 2.036 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 2.325      ;
; 2.280 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.572      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
; 2.564 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.856      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.095 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.700     ; 1.706      ;
; 3.256 ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.702     ; 1.865      ;
; 3.256 ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.702     ; 1.865      ;
; 3.256 ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.702     ; 1.865      ;
; 3.256 ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.702     ; 1.865      ;
; 3.256 ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.702     ; 1.865      ;
; 3.328 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.697     ; 1.942      ;
; 3.328 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.697     ; 1.942      ;
; 3.328 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.697     ; 1.942      ;
; 3.328 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.697     ; 1.942      ;
; 3.328 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.697     ; 1.942      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.562 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.682      ;
; 3.598 ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.194     ; 1.715      ;
; 3.598 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.194     ; 1.715      ;
; 3.598 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.194     ; 1.715      ;
; 3.598 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.194     ; 1.715      ;
; 3.598 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.194     ; 1.715      ;
; 3.749 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.865      ;
; 3.749 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.865      ;
; 3.749 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.195     ; 1.865      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.102 ; 6.102        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 6.104 ; 6.324        ; 0.220          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]                                                   ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]                                                   ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]                                                   ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]                                                   ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]                                                   ;
; 103.882 ; 104.102      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only                                                      ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.888 ; 104.108      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]                                                    ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]                                                   ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]                                                   ;
; 103.889 ; 104.109      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]                                                   ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.034 ; 104.222      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]                                                    ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]                                                   ;
; 104.035 ; 104.223      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]                                                   ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.040 ; 104.228      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.040 ; 104.228      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.040 ; 104.228      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.040 ; 104.228      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.040 ; 104.228      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]                                                   ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]                                                   ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]                                                   ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]                                                   ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]                                                   ;
; 104.041 ; 104.229      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only                                                      ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[1]|clk                                                       ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[3]|clk                                                       ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[4]|clk                                                       ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[5]|clk                                                       ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[6]|clk                                                       ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|only|clk                                                          ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.151 ; 104.151      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 3.396 ; 3.635 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.899 ; -3.128 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 9.262 ; 9.102 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.668 ; 6.637 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.500 ; 6.427 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 7.003 ; 6.937 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 9.262 ; 9.102 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.806 ; 6.681 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 8.134 ; 8.107 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.924 ; 6.803 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.912 ; 6.806 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.788 ; 6.584 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.759 ; 6.532 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.476 ; 7.197 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.815 ; 6.643 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.244 ; 9.008 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.320 ; 6.078 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.278 ; 5.110 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.550 ; 4.342 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 7.276 ; 7.790 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.360 ; 6.290 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.518 ; 6.487 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.360 ; 6.290 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.840 ; 6.775 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 9.066 ; 8.915 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.650 ; 6.529 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.983 ; 7.960 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.766 ; 6.650 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.755 ; 6.653 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.631 ; 6.430 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.602 ; 6.380 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.292 ; 7.018 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.657 ; 6.487 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.676 ; 8.427 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.764 ; 5.527 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.762 ; 4.599 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.059 ; 3.855 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.673 ; 7.171 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 147.62 MHz ; 147.62 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 176.15 MHz ; 176.15 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.945 ; 0.000         ;
; clk80MHz                                          ; 6.823 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.383 ; 0.000         ;
; clk80MHz                                          ; 0.402 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.158 ; -0.474        ;
; clk80MHz                                          ; 9.396  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.750 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.666 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.982   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.843 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.945   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 0.819      ;
; 201.559 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.683      ;
; 201.561 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.681      ;
; 201.564 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.678      ;
; 201.679 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.563      ;
; 201.681 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.561      ;
; 201.684 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.558      ;
; 201.782 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 6.462      ;
; 201.784 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 6.460      ;
; 201.787 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 6.457      ;
; 201.934 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.308      ;
; 201.936 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.306      ;
; 201.939 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.303      ;
; 202.041 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.201      ;
; 202.043 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.199      ;
; 202.046 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 6.196      ;
; 202.143 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.568      ;
; 202.145 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.566      ;
; 202.148 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.563      ;
; 202.225 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.486      ;
; 202.227 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.484      ;
; 202.230 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.481      ;
; 202.258 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 5.984      ;
; 202.390 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 5.852      ;
; 202.463 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.248      ;
; 202.465 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.246      ;
; 202.468 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.243      ;
; 202.481 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.763      ;
; 202.526 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.185      ;
; 202.528 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.183      ;
; 202.531 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.180      ;
; 202.581 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.130      ;
; 202.583 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.128      ;
; 202.586 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 6.125      ;
; 202.645 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 5.597      ;
; 202.701 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.543      ;
; 202.703 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.541      ;
; 202.706 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.538      ;
; 202.752 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 5.490      ;
; 202.839 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.872      ;
; 202.841 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.870      ;
; 202.842 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.869      ;
; 202.844 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.867      ;
; 202.924 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.787      ;
; 203.107 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.607      ;
; 203.108 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.136      ;
; 203.108 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.136      ;
; 203.108 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.136      ;
; 203.108 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.136      ;
; 203.108 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.136      ;
; 203.109 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.605      ;
; 203.112 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.602      ;
; 203.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.109      ;
; 203.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.109      ;
; 203.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.109      ;
; 203.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.109      ;
; 203.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.109      ;
; 203.141 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.573      ;
; 203.143 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.571      ;
; 203.146 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.568      ;
; 203.162 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.549      ;
; 203.225 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.486      ;
; 203.244 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 5.000      ;
; 203.246 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.998      ;
; 203.249 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.995      ;
; 203.280 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.431      ;
; 203.302 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.412      ;
; 203.304 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.410      ;
; 203.307 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.407      ;
; 203.390 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.854      ;
; 203.390 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.854      ;
; 203.390 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.854      ;
; 203.390 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.854      ;
; 203.390 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.854      ;
; 203.400 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.844      ;
; 203.432 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.282      ;
; 203.434 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.280      ;
; 203.437 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 5.277      ;
; 203.497 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.747      ;
; 203.497 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.747      ;
; 203.497 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.747      ;
; 203.497 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.747      ;
; 203.497 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.747      ;
; 203.509 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.735      ;
; 203.511 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.733      ;
; 203.514 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.730      ;
; 203.538 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.376      ; 5.173      ;
; 203.586 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.382      ; 5.131      ;
; 203.588 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.382      ; 5.129      ;
; 203.591 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.382      ; 5.126      ;
; 203.682 ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.089     ; 4.564      ;
; 203.806 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 4.908      ;
; 203.840 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 4.874      ;
; 203.886 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 4.356      ;
; 203.888 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 4.354      ;
; 203.891 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.093     ; 4.351      ;
; 203.923 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 4.791      ;
; 203.943 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.301      ;
; 204.001 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 4.713      ;
; 204.131 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.379      ; 4.583      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.823 ; globalReset:inst1|count[25] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.607      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.895 ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.535      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 6.959 ; globalReset:inst1|count[24] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.471      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.031 ; globalReset:inst1|count[24] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.399      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.127 ; globalReset:inst1|count[22] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.303      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.199 ; globalReset:inst1|count[22] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.231      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
; 7.214 ; globalReset:inst1|count[28] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 5.216      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.383 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.458 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.744      ;
; 0.470 ; answers:inst4|cnt[7]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.501 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.768      ;
; 0.516 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.250      ;
; 0.626 ; answers:inst4|cnt[1]         ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.537      ; 1.358      ;
; 0.669 ; answers:inst4|cnt[6]         ; answers:inst4|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.537      ; 1.401      ;
; 0.699 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.985      ;
; 0.700 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.986      ;
; 0.702 ; answers:inst4|cnt[5]         ; answers:inst4|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.537      ; 1.434      ;
; 0.702 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.988      ;
; 0.706 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.994      ;
; 0.710 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.729 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.996      ;
; 0.762 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.029      ;
; 0.762 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.029      ;
; 0.768 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.035      ;
; 0.813 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.080      ;
; 0.832 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.571      ;
; 0.832 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.571      ;
; 0.832 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.571      ;
; 0.832 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.571      ;
; 0.832 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.544      ; 1.571      ;
; 0.833 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.100      ;
; 0.867 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.153      ;
; 0.898 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.632      ;
; 0.910 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.177      ;
; 0.935 ; answers:inst4|cnt[0]         ; answers:inst4|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.201      ;
; 0.935 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.672      ;
; 0.941 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.678      ;
; 0.953 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.220      ;
; 0.998 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.265      ;
; 0.998 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.265      ;
; 1.002 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 1.736      ;
; 1.021 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.307      ;
; 1.023 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.309      ;
; 1.024 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.310      ;
; 1.025 ; answers:inst4|cnt[7]         ; answers:inst4|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.288      ;
; 1.025 ; UART_TX:inst5|switch[0]      ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.307      ;
; 1.027 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.764      ;
; 1.028 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.299      ;
; 1.034 ; answers:inst4|cnt[2]         ; answers:inst4|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.297      ;
; 1.036 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.322      ;
; 1.038 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.308      ;
; 1.039 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.044 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.086 ; UART_TX:inst5|switch[4]      ; answers:inst4|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.368      ;
; 1.103 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.389      ;
; 1.113 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.399      ;
; 1.114 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.854      ;
; 1.115 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.401      ;
; 1.117 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.403      ;
; 1.117 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.857      ;
; 1.119 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.405      ;
; 1.121 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.389      ;
; 1.126 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.393      ;
; 1.135 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.421      ;
; 1.145 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.431      ;
; 1.149 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.684      ;
; 0.457 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.723      ;
; 0.472 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.739      ;
; 0.476 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.743      ;
; 0.486 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.753      ;
; 0.527 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.794      ;
; 0.541 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.808      ;
; 0.597 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.867      ;
; 0.600 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.870      ;
; 0.604 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.874      ;
; 0.606 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.876      ;
; 0.626 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.896      ;
; 0.626 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 0.896      ;
; 0.667 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 0.932      ;
; 0.669 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 0.934      ;
; 0.692 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.960      ;
; 0.696 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.967      ;
; 0.705 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.983      ;
; 0.719 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.985      ;
; 0.725 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.992      ;
; 0.728 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.994      ;
; 0.730 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.996      ;
; 0.746 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.013      ;
; 0.746 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.013      ;
; 0.771 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.038      ;
; 0.777 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.043      ;
; 0.781 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.048      ;
; 0.788 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.055      ;
; 0.789 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 1.055      ;
; 0.809 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.076      ;
; 0.829 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 1.099      ;
; 0.829 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 1.099      ;
; 0.843 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.110      ;
; 0.874 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.141      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.158 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.918      ;
; -0.158 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.918      ;
; -0.158 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.358     ; 1.918      ;
; 0.061  ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 1.700      ;
; 0.061  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 1.700      ;
; 0.061  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 1.700      ;
; 0.061  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 1.700      ;
; 0.061  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.357     ; 1.700      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.087  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.677      ;
; 0.213  ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.904     ; 2.001      ;
; 0.213  ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.904     ; 2.001      ;
; 0.213  ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.904     ; 2.001      ;
; 0.213  ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.904     ; 2.001      ;
; 0.213  ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.904     ; 2.001      ;
; 0.292  ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.908     ; 1.918      ;
; 0.292  ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.908     ; 1.918      ;
; 0.292  ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.908     ; 1.918      ;
; 0.292  ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.908     ; 1.918      ;
; 0.292  ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.908     ; 1.918      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
; 0.513  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.906     ; 1.699      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.396  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.033      ;
; 9.735  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.692      ;
; 10.033 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.078     ; 2.391      ;
; 10.052 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.371      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.367      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.071 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.351      ;
; 10.084 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.341      ;
; 10.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.341      ;
; 10.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.341      ;
; 10.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.341      ;
; 10.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.341      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
; 10.111 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.314      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.750 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.012      ;
; 1.750 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.012      ;
; 1.750 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.012      ;
; 1.750 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.012      ;
; 1.750 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.012      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.760 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 2.022      ;
; 1.794 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.054      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.796 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.068      ; 2.059      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.797 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.055      ;
; 1.831 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.092      ;
; 2.044 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.069      ; 2.308      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
; 2.294 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.560      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.666 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.428     ; 1.532      ;
; 2.806 ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.430     ; 1.670      ;
; 2.806 ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.430     ; 1.670      ;
; 2.806 ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.430     ; 1.670      ;
; 2.806 ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.430     ; 1.670      ;
; 2.806 ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.430     ; 1.670      ;
; 2.872 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.426     ; 1.740      ;
; 2.872 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.426     ; 1.740      ;
; 2.872 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.426     ; 1.740      ;
; 2.872 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.426     ; 1.740      ;
; 2.872 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.426     ; 1.740      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.110 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.509      ;
; 3.154 ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.550      ;
; 3.154 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.550      ;
; 3.154 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.550      ;
; 3.154 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.550      ;
; 3.154 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.898     ; 1.550      ;
; 3.275 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.670      ;
; 3.275 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.670      ;
; 3.275 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.899     ; 1.670      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                           ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width  ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 6.086 ; 6.086        ; 0.000          ; Low Pulse Width  ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 6.113 ; 6.329        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 6.114 ; 6.330        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 6.114 ; 6.330        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 6.114 ; 6.330        ; 0.216          ; High Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only           ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]      ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]      ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]      ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]      ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]      ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]        ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]        ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]        ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]        ;
; 103.844 ; 104.060      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]        ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]       ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]         ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]        ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]        ;
; 103.888 ; 104.104      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]        ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]       ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]         ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]        ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]        ;
; 104.041 ; 104.225      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]        ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 104.042 ; 104.226      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]         ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]      ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]        ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]        ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]        ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]        ;
; 104.083 ; 104.267      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]        ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 104.084 ; 104.268      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only           ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|only|clk               ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk              ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk              ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk          ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk       ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk        ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk     ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk           ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                 ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[1]|clk            ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[3]|clk            ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[4]|clk            ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[5]|clk            ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[6]|clk            ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk          ;
; 104.114 ; 104.114      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk          ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 3.069 ; 3.187 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.622 ; -2.736 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.993 ; 8.642 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.394 ; 6.296 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.252 ; 6.096 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.721 ; 6.568 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.993 ; 8.642 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.540 ; 6.331 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.886 ; 7.760 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.653 ; 6.433 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.639 ; 6.444 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.514 ; 6.226 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.481 ; 6.188 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.206 ; 6.765 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.548 ; 6.261 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.037 ; 8.956 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.297 ; 5.860 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.294 ; 5.020 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.583 ; 4.301 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.978 ; 7.721 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.125 ; 5.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.257 ; 6.162 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.125 ; 5.974 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.571 ; 6.424 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 8.809 ; 8.476 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.396 ; 6.195 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.748 ; 7.629 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.509 ; 6.297 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.496 ; 6.308 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.371 ; 6.089 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.338 ; 6.052 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.035 ; 6.607 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.403 ; 6.123 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.533 ; 8.433 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.798 ; 5.374 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.832 ; 4.568 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.147 ; 3.872 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.443 ; 7.161 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.352 ; 0.000         ;
; clk80MHz                                          ; 9.957 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.179 ; 0.000         ;
; clk80MHz                                          ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.836  ; 0.000         ;
; clk80MHz                                          ; 11.017 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.835 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.438 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.513   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.939 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.352   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.387      ;
; 205.190 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.082      ;
; 205.194 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.078      ;
; 205.196 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.076      ;
; 205.249 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.023      ;
; 205.251 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.021      ;
; 205.253 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 3.019      ;
; 205.318 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.958      ;
; 205.322 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.954      ;
; 205.324 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.952      ;
; 205.389 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.883      ;
; 205.393 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.879      ;
; 205.395 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.877      ;
; 205.443 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.829      ;
; 205.447 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.825      ;
; 205.449 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.823      ;
; 205.469 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 3.004      ;
; 205.473 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 3.000      ;
; 205.475 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.998      ;
; 205.517 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.956      ;
; 205.521 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.952      ;
; 205.523 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.950      ;
; 205.531 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.741      ;
; 205.539 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.733      ;
; 205.644 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.829      ;
; 205.648 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.825      ;
; 205.650 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.823      ;
; 205.659 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.617      ;
; 205.665 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.808      ;
; 205.669 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.804      ;
; 205.671 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.802      ;
; 205.699 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.774      ;
; 205.702 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.570      ;
; 205.703 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.770      ;
; 205.705 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.768      ;
; 205.758 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.518      ;
; 205.758 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.514      ;
; 205.762 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.514      ;
; 205.764 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.512      ;
; 205.810 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.663      ;
; 205.843 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.630      ;
; 205.847 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.626      ;
; 205.849 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.624      ;
; 205.858 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.615      ;
; 205.890 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.584      ;
; 205.894 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.580      ;
; 205.896 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.578      ;
; 205.900 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.375      ;
; 205.900 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.375      ;
; 205.900 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.375      ;
; 205.900 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.375      ;
; 205.900 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.375      ;
; 205.912 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.562      ;
; 205.916 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.558      ;
; 205.918 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.556      ;
; 205.985 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.488      ;
; 205.991 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.284      ;
; 205.991 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.284      ;
; 205.991 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.284      ;
; 205.991 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.284      ;
; 205.991 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.284      ;
; 205.992 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.284      ;
; 205.996 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.280      ;
; 205.998 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.278      ;
; 206.006 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.467      ;
; 206.040 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.433      ;
; 206.055 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.419      ;
; 206.059 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.415      ;
; 206.061 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.413      ;
; 206.063 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.212      ;
; 206.063 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.212      ;
; 206.063 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.212      ;
; 206.063 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.212      ;
; 206.063 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.212      ;
; 206.099 ; UART_TX:inst5|state.000    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.177      ;
; 206.106 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.158      ; 2.372      ;
; 206.107 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.169      ;
; 206.110 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.158      ; 2.368      ;
; 206.111 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.165      ;
; 206.112 ; UART_TX:inst5|rqsync[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.158      ; 2.366      ;
; 206.113 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.163      ;
; 206.115 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.359      ;
; 206.119 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.355      ;
; 206.119 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.156      ;
; 206.119 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.156      ;
; 206.119 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.156      ;
; 206.119 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.156      ;
; 206.119 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.045     ; 2.156      ;
; 206.121 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.353      ;
; 206.184 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.153      ; 2.289      ;
; 206.200 ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 2.076      ;
; 206.231 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.243      ;
; 206.237 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.035      ;
; 206.241 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.031      ;
; 206.243 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.029      ;
; 206.253 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.221      ;
; 206.286 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.188      ;
; 206.333 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.044     ; 1.943      ;
; 206.391 ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.155      ; 2.084      ;
; 206.396 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.078      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                   ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.957  ; globalReset:inst1|count[25] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.493      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 9.976  ; globalReset:inst1|count[25] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.475      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.035 ; globalReset:inst1|count[24] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.415      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.054 ; globalReset:inst1|count[24] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.397      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.080 ; globalReset:inst1|count[22] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.370      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.099 ; globalReset:inst1|count[22] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 2.352      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
; 10.147 ; globalReset:inst1|count[28] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 2.303      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.179 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[0]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.204 ; answers:inst4|cnt[7]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.333      ;
; 0.226 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.347      ;
; 0.274 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.592      ;
; 0.288 ; answers:inst4|cnt[1]         ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.606      ;
; 0.301 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.430      ;
; 0.303 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.432      ;
; 0.303 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.432      ;
; 0.303 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.436      ;
; 0.310 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; answers:inst4|cnt[6]         ; answers:inst4|data[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.630      ;
; 0.323 ; answers:inst4|cnt[5]         ; answers:inst4|data[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.641      ;
; 0.332 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.453      ;
; 0.338 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.459      ;
; 0.355 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.678      ;
; 0.355 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.678      ;
; 0.355 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.678      ;
; 0.355 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.678      ;
; 0.355 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.678      ;
; 0.360 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.481      ;
; 0.369 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.374 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.502      ;
; 0.385 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.506      ;
; 0.402 ; answers:inst4|cnt[0]         ; answers:inst4|data[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.522      ;
; 0.405 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.724      ;
; 0.417 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.538      ;
; 0.418 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.539      ;
; 0.418 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.737      ;
; 0.419 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.540      ;
; 0.424 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.742      ;
; 0.432 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 0.750      ;
; 0.443 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.762      ;
; 0.444 ; UART_TX:inst5|switch[0]      ; answers:inst4|data[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.569      ;
; 0.446 ; answers:inst4|cnt[7]         ; answers:inst4|data[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.565      ;
; 0.450 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.579      ;
; 0.452 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.581      ;
; 0.452 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; answers:inst4|cnt[2]         ; answers:inst4|data[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.572      ;
; 0.453 ; answers:inst4|cnt[6]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.461 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.590      ;
; 0.463 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[2]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.593      ;
; 0.465 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[3]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; answers:inst4|cnt[0]         ; answers:inst4|cnt[1]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; answers:inst4|cnt[5]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.473 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.601      ;
; 0.475 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.603      ;
; 0.478 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.606      ;
; 0.490 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.618      ;
; 0.495 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.154     ; 0.425      ;
; 0.501 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.630      ;
; 0.508 ; UART_TX:inst5|switch[4]      ; answers:inst4|data[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.633      ;
; 0.513 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.642      ;
; 0.515 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.645      ;
; 0.516 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; answers:inst4|cnt[2]         ; answers:inst4|cnt[5]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; answers:inst4|cnt[4]         ; answers:inst4|cnt[7]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.529 ; answers:inst4|cnt[1]         ; answers:inst4|cnt[4]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; answers:inst4|cnt[3]         ; answers:inst4|cnt[6]         ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.318      ;
; 0.209 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.329      ;
; 0.214 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.334      ;
; 0.229 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.349      ;
; 0.236 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.356      ;
; 0.254 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.376      ;
; 0.259 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.380      ;
; 0.267 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.389      ;
; 0.283 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.402      ;
; 0.285 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.404      ;
; 0.298 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.430      ;
; 0.316 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.446      ;
; 0.332 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.455      ;
; 0.339 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.459      ;
; 0.344 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.464      ;
; 0.347 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.467      ;
; 0.357 ; UART_RX:inst2|stepcnt[4]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.477      ;
; 0.373 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.493      ;
; 0.382 ; RQform:inst3|state.DELAY    ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 0.506      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.836 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.902      ;
; 1.836 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.902      ;
; 1.836 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.902      ;
; 1.910 ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.828      ;
; 1.910 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.828      ;
; 1.910 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.828      ;
; 1.910 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.828      ;
; 1.910 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.828      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.936 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.803      ;
; 1.998 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.171     ; 0.934      ;
; 1.998 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.171     ; 0.934      ;
; 1.998 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.171     ; 0.934      ;
; 1.998 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.171     ; 0.934      ;
; 1.998 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.171     ; 0.934      ;
; 2.027 ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.902      ;
; 2.027 ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.902      ;
; 2.027 ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.902      ;
; 2.027 ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.902      ;
; 2.027 ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.902      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
; 2.112 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.817      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.017 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.433      ;
; 11.163 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.286      ;
; 11.290 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.040     ; 1.157      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.303 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.140      ;
; 11.304 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.042     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.308 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.141      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.336 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.112      ;
; 11.347 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.102      ;
; 11.347 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.102      ;
; 11.347 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.102      ;
; 11.347 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.102      ;
; 11.347 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.102      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.835 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.953      ;
; 0.835 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.953      ;
; 0.835 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.953      ;
; 0.835 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.953      ;
; 0.835 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.953      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.845 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 0.962      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.849 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.968      ;
; 0.860 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.030      ; 0.974      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.865 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.977      ;
; 0.868 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.032      ; 0.984      ;
; 0.973 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.091      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
; 1.112 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.231      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; answers:inst4|only           ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.438 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.703      ;
; 1.521 ; globalReset:inst1|rst ; answers:inst4|data[1]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.786      ;
; 1.521 ; globalReset:inst1|rst ; answers:inst4|data[3]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.786      ;
; 1.521 ; globalReset:inst1|rst ; answers:inst4|data[5]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.786      ;
; 1.521 ; globalReset:inst1|rst ; answers:inst4|data[4]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.786      ;
; 1.521 ; globalReset:inst1|rst ; answers:inst4|data[6]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.918     ; 0.786      ;
; 1.541 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.914     ; 0.810      ;
; 1.541 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.914     ; 0.810      ;
; 1.541 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.914     ; 0.810      ;
; 1.541 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.914     ; 0.810      ;
; 1.541 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.914     ; 0.810      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[7]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[6]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[5]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[4]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[3]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[2]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; answers:inst4|cnt[1]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.625 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.693      ;
; 1.637 ; globalReset:inst1|rst ; answers:inst4|cnt[0]         ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.720 ; globalReset:inst1|rst ; answers:inst4|data[2]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.786      ;
; 1.720 ; globalReset:inst1|rst ; answers:inst4|data[0]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.786      ;
; 1.720 ; globalReset:inst1|rst ; answers:inst4|data[7]        ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.117     ; 0.786      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ                                             ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]                                     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]                                     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT                                     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]                                      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act                                        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]                                    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]                                       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]                                   ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]                                   ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid                                         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]                                       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]                                      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]                                    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31]                                 ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]                                  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst                                       ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.672 ; 5.672        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; mypll|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|delay[2]|clk                                          ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|rx_act|clk                                            ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[0]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[1]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[2]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[3]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|stepcnt[4]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|strtcnt[1]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|strtcnt[2]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|sync[0]|clk                                           ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst2|sync[1]|clk                                           ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst3|RQ|clk                                                ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst3|counter[0]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst3|counter[1]|clk                                        ;
; 5.693 ; 5.693        ; 0.000          ; Low Pulse Width ; clk80MHz ; Rise       ; inst3|delay[0]|clk                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]        ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]        ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]        ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]        ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]        ;
; 103.939 ; 104.123      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only           ;
; 103.940 ; 104.124      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]      ;
; 103.940 ; 104.124      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]      ;
; 103.940 ; 104.124      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]      ;
; 103.940 ; 104.124      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]      ;
; 103.940 ; 104.124      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]      ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]        ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]        ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]       ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]         ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]         ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]      ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]      ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]       ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]   ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[0]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[1]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[2]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[3]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[4]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[5]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[6]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|cnt[7]         ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[0]        ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[2]        ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[7]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX          ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX          ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF   ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON    ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX       ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]      ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx             ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[1]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[3]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[4]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[5]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|data[6]        ;
; 103.990 ; 104.206      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; answers:inst4|only           ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[1]|clk            ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[3]|clk            ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[4]|clk            ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[5]|clk            ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|data[6]|clk            ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4|only|clk               ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk              ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk              ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk          ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk       ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk        ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk     ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk           ;
; 104.119 ; 104.119      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                 ;
; 104.120 ; 104.120      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk          ;
; 104.120 ; 104.120      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk          ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.557 ; 2.367 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.337 ; -2.138 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.438 ; 4.645 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.091 ; 3.197 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.999 ; 3.093 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.235 ; 3.353 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.438 ; 4.645 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.120 ; 3.208 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.994 ; 4.137 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.169 ; 3.288 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.173 ; 3.281 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.206 ; 3.231 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.190 ; 3.217 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.508 ; 3.568 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.231 ; 3.293 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.416 ; 4.511 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.817 ; 2.934 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.262 ; 2.372 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.042 ; 2.054 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.592 ; 3.412 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.938 ; 3.030 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.024 ; 3.126 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.938 ; 3.030 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.163 ; 3.276 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.355 ; 4.556 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.051 ; 3.136 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.928 ; 4.068 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.100 ; 3.216 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.105 ; 3.210 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.138 ; 3.159 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.122 ; 3.146 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.428 ; 3.483 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.162 ; 3.219 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.142 ; 4.243 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.560 ; 2.669 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.022 ; 2.128 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.812 ; 1.821 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.300 ; 3.129 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 0.494 ; 0.179 ; -0.649   ; 0.835   ; 5.513               ;
;  clk80MHz                                          ; 6.569 ; 0.186 ; 9.209    ; 0.835   ; 5.513               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.494 ; 0.179 ; -0.649   ; 1.438   ; 103.843             ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; -11.503  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; -11.503  ; 0.000   ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 3.396 ; 3.635 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.337 ; -2.138 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 9.262 ; 9.102 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.668 ; 6.637 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.500 ; 6.427 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 7.003 ; 6.937 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 9.262 ; 9.102 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.806 ; 6.681 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 8.134 ; 8.107 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.924 ; 6.803 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.912 ; 6.806 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.788 ; 6.584 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.759 ; 6.532 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.476 ; 7.197 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.815 ; 6.643 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.244 ; 9.008 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.320 ; 6.078 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.294 ; 5.110 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.583 ; 4.342 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 7.276 ; 7.790 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.938 ; 3.030 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.024 ; 3.126 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.938 ; 3.030 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.163 ; 3.276 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 4.355 ; 4.556 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.051 ; 3.136 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.928 ; 4.068 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.100 ; 3.216 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.105 ; 3.210 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.138 ; 3.159 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.122 ; 3.146 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.428 ; 3.483 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.162 ; 3.219 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.142 ; 4.243 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.560 ; 2.669 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.022 ; 2.128 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.812 ; 1.821 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.300 ; 3.129 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2060     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 666      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2060     ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 666      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 46       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 40       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 46       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 40       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Oct 31 14:19:33 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.494               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.569               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453               0.000 clk80MHz 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.649             -11.503 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.209               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.955
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.955               0.000 clk80MHz 
    Info (332119):     3.095               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.882               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.945               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     6.823               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402               0.000 clk80MHz 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.158              -0.474 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.396               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.750               0.000 clk80MHz 
    Info (332119):     2.666               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.982
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.982               0.000 clk80MHz 
    Info (332119):   103.843               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.352               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.957               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is 1.836
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.836               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.017               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.835
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.835               0.000 clk80MHz 
    Info (332119):     1.438               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.513               0.000 clk80MHz 
    Info (332119):   103.939               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Mon Oct 31 14:19:35 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


