# Lista de Projeto 01 - Circuitos Digitais
Projeto direcionado Ã  disciplina de Circuitos Digitais, ministrada pelo Prof Dr Pedro Thiago ValÃ©rio de Souza no perÃ­odo 2024.1, na Universidade Federal Rural do Semi-Ãrido (UFERSA).

# Autores 
- Caio Barreto Meyer | [Caio B. Meyer](https://github.com/TaiCaio) 
- Guilherme Gabriel Saldanha Pereira | [OGuilhermeGabriel](https://github.com/OGuilhermeGabriel)

# Problema 01 
Utilizando operadores lÃ³gicos, descreva os seguintes circuitos em SystemVerilog com as expressÃµes
lÃ³gicas de saÃ­da dadas.

AlÃ©m disso, simule o circuito no ModelSim para todas as possÃ­veis combinaÃ§Ãµes de entrada e obtenha a tabela verdade.

## Problema 01 - Circuito (a)
`X = AÌ…B + C`
- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitoa(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo a saÃ­da 
    output logic x 
);
    //definindo a saÃ­da x 
    assign x = (~a & b) | c;

endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | 
 ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |   
  0  |  0  |  1  |  1  |   
  0  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |
  1  |  0  |  0  |  0  |   
  1  |  0  |  1  |  1  |   
  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |

A tabela verdade deste circuito foi obtida tendo como base a interpretaÃ§Ã£o dos termos produtos. Onde:

> *AÌ…B* corresponde Ã  01X. Logo, as combinaÃ§Ãµes 010 e 011 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

> *C* corresponde Ã  XX1. Logo, as combinaÃ§Ãµes 001, 011, 101 e 111 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 010 logo abaixo, onde a saÃ­da *X* serÃ¡ 1 e simular no ModelSim:

![P1 circuitoa](/Projeto%2001%20-%20Assets/P1%20circuitoa%20-%20WAVE.jpg)

## Problema 01 - Circuito (b)
`X = (A+B)(B+CÌ…)`
- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitob(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo a saÃ­da 
    output logic x 
);
    //definindo a saÃ­da x 
    assign x = (a | b) & (b | ~c);

endmodule
~~~  
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | 
 ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |   
  0  |  0  |  1  |  0  |   
  0  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |
  1  |  0  |  0  |  1  |   
  1  |  0  |  1  |  0  |   
  1  |  1  |  0  |  1  | 
  1  |  1  |  1  |  1  |

Neste caso, podemos reduzir a expressÃ£o lÃ³gica *X = (A+B)(B+CÌ…)* para *X = B+ACÌ…* realizando uma simples reduÃ§Ã£o algÃ©brica.

A tabela verdade deste circuito foi obtida tendo como base a interpretaÃ§Ã£o dos termos produtos. Onde:

> *B* corresponde Ã  X1X. Logo, as combinaÃ§Ãµes 010, 011, 110 e 111 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

> *ACÌ…* corresponde Ã  1X0. Logo, as combinaÃ§Ãµes 100 e 110 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 010 logo abaixo, onde a saÃ­da *X* serÃ¡ 1 e simular no ModelSim:

![P1 circuitob](/Projeto%2001%20-%20Assets/P1%20circuitob%20-%20WAVE.jpg)

## Problema 01 - Circuito (c)
<span style="text-decoration: overline;">`AB(C+D)`</span>
- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitoc(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c,
    input logic d,  
    //definindo a saÃ­da 
    output logic x 
);
    //definindo a saÃ­da x 
    assign x = ~((a & b) & (c | d));

endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *D* | *X* | 
 ----| ----| ----| ----| ----|   
  0  |  0  |  0  |  0  |  1  |   
  0  |  0  |  0  |  1  |  1  |   
  0  |  0  |  1  |  0  |  1  | 
  0  |  0  |  1  |  1  |  1  |
  0  |  1  |  0  |  0  |  1  |   
  0  |  1  |  0  |  1  |  1  |   
  0  |  1  |  1  |  0  |  1  | 
  0  |  1  |  1  |  1  |  1  |
  1  |  0  |  0  |  0  |  1  |   
  1  |  0  |  0  |  1  |  1  |   
  1  |  0  |  1  |  0  |  1  | 
  1  |  0  |  1  |  1  |  1  |
  1  |  1  |  0  |  0  |  1  |   
  1  |  1  |  0  |  1  |  0  |   
  1  |  1  |  1  |  0  |  0  | 
  1  |  1  |  1  |  1  |  0  |

Neste caso, podemos reduzir a expressÃ£o lÃ³gica *X = <span style="text-decoration: overline;">AB(C+D)</span>* para *X = AÌ…+BÌ…+CÌ…DÌ…* realizando uma simples reduÃ§Ã£o algÃ©brica, com o auxÃ­lio do Teorema de De Morgan.

A tabela verdade deste circuito foi obtida tendo como base a interpretaÃ§Ã£o dos termos produtos. Onde:

> *AÌ…* corresponde Ã  0XXX. Logo, as combinaÃ§Ãµes 0000, 0001, 0010, 0011, 0100, 0101, 0110 e 0111 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

> *BÌ…* corresponde Ã  X0XX. Logo, as combinaÃ§Ãµes 0000, 0001, 0010, 0011, 1000, 1001, 1010 e 1011 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

> *CÌ…DÌ…* corresponde Ã  XX00. Logo, as combinaÃ§Ãµes 0000, 0100, 1000 e 1100 fazem com que a saÃ­da *X* tenha nÃ­vel lÃ³gico ALTO.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 1000 logo abaixo, onde a saÃ­da *X* serÃ¡ 1 e simular no ModelSim:

![P1 circuitoc](/Projeto%2001%20-%20Assets/P1%20circuitoc%20-%20WAVE.jpg)

## Problema 01 - Circuito (d)
`X = AâŠ•BâŠ•C`

`Y = AB + BC + AC` 

- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitod(
    //definindo as entradas
    input logic a, 
    input logic b, 
    input logic c, 
    //definindo as saÃ­das 
    output logic x,
    output logic y  
);
    //definindo a saÃ­da x 
    assign x = (a ^ b ^ c);
    assign y = (a & b) | (b & c) | (a & c); 
endmodule
~~~
- Tabela Verdade Obtida

 *A* | *B* | *C* | *X* | *Y* | 
 ----| ----| ----| ----| ----| 
  0  |  0  |  0  |  0  |  0  |
  0  |  0  |  1  |  1  |  0  |
  0  |  1  |  0  |  1  |  0  |
  0  |  1  |  1  |  0  |  1  |
  1  |  0  |  0  |  1  |  0  |
  1  |  0  |  1  |  0  |  1  |
  1  |  1  |  0  |  0  |  1  |
  1  |  1  |  1  |  1  |  1  |

Neste caso, existem 2 saÃ­das. Portanto, faz-se necessÃ¡rio encontrar duas expressÃµes lÃ³gicas reduzidas que representem as respectivas saÃ­das *X* e *Y*.

A saÃ­da *X = AâŠ•BâŠ•C* pode ser simplificada aplicando o Teorema De Morgan, de forma que a expressÃ£o da saÃ­da *X* evidencie os termos produto da expressÃ£o. Nesse sentido, a saÃ­da *X* pode ser reduzida para a seguinte expressÃ£o: *X = ABC + AÌ…BÌ…C + AÌ…BCÌ… + ABÌ…CÌ…*

A saÃ­da *Y = AB + BC + AC* nÃ£o precisa ser reduzida para outra expressÃ£o. Os termos produto da expressÃ£o jÃ¡ estÃ£o evidentes.

A tabela verdade deste circuito foi obtida tendo como base a interpretaÃ§Ã£o dos termos produtos de cada uma das saÃ­das. Onde:

> Na saÃ­da *X*: *ABC* representa 111, *AÌ…BÌ…C* representa 001, *AÌ…BCÌ…* representa 010 e *ABÌ…CÌ…* representa 100. Todas as combinaÃ§Ãµes citadas atingem nÃ­vel lÃ³gico ALTO para a saÃ­da *X*.

> Na saÃ­da *Y*: *AB* representa 11X (110 e 111), *BC* representa X11 (011 e 111) e *AC* representa 1X1 (101 e 111). Todas as combinaÃ§Ãµes citadas atingem nÃ­vel lÃ³gico ALTO para a saÃ­da *Y*.

Para comprovar a veracidade da tabela verdade, podemos pegar o caso 011 logo abaixo, onde a saÃ­da *X* serÃ¡ 0, a saÃ­da *Y* serÃ¡ 1 e simular no ModelSim:

![P1 circuitod](/Projeto%2001%20-%20Assets/P1%20circuitod%20-%20WAVE.jpg)

# Problema 02
Utilizando operadores lÃ³gicos e sinais intermediÃ¡rios, descreva em SystemVerilog os circuitos com os
seguintes diagramas lÃ³gicos:

### Circuitodois1 
![P2 circuitodois1](/Projeto%2001%20-%20Assets/Circuitodois1.jpg)
### Circuitodois2
![P2 circuitodois2](/Projeto%2001%20-%20Assets/Circuitodois2.jpg)

Simule o circuito no ModelSim para todas as possÃ­veis combinaÃ§Ãµes de entrada e obtenha a tabela da verdade para cada um dos casos.

A primeira coisa a se fazer serÃ¡ atribuir os sinais (tambÃ©m chamados de *signals* e *wires*)

> Circuitodois1 com *wires*
![Circuitodois1 com wires](/Circuitos-Digitais/Projeto%2002%20-%20Assets/circuitosdois1comwires.png)
- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitodois1(
    //definindo as entradas
    input logic a,
    input logic b, 
    input logic c,
    //definindo as saÃ­das
    output logic x,
    //definindo os wires
     w1, w2, w3, w4
);
    //definindo as expressÃµes lÃ³gicas dos wires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = (w1 | w2);
    assign w4 = ~w3;
    //definindo a expressÃ£o lÃ³gica da saÃ­da
    assign x = (w4 & b & c);
endmodule
~~~
> Circuitodois2 com *wires*
![Circuitodois2 com wires]()
- DescriÃ§Ã£o no *System Verilog*
~~~
module circuitodois2(
    //definindo as entradas
    input logic a,
    input logic b,
    input logic c,
    input logic d, 
    //definindo as saÃ­das
    output logic x, 
    //definindo os wires
    w1, w2, w3, w4, w5, w6
);
    //definindo as expressÃµes lÃ³gicas dos wires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = ~c;
    assign w4 = w1 & w2 & w3;
    assign w5 = (~w1) & w2 & w3;
    assign w6 = w1 & w2 & d;  
    //definindo a expressÃ£o lÃ³gica da saÃ­da 
    assign x = w4 | w5 | w6; 
endmodule 
~~~

# Problema 03
Utilizando os operadores lÃ³gicos, descreva um circuito em SystemVerilog que possua a seguinte tabela
da verdade:

Simule o circuito no ModelSim para todas as possÃ­veis combinaÃ§Ãµes de entrada e verifique a saÃ­da.

- Descrevendo em *System Verilog*
~~~
// Fazendo o mapa de Karnauguh para obtermos a expressÃ£o, conseguimos a seguinte expressÃ£o y(abcd) = a'b' + b'd' + acd'

module Circuito (
    //definindo as entradas
    input logic a, b, c, d,
    //defininda a saÃ­da
    output logic y
);
    //definindo os wrires
    logic w1, w2, w3;
    //definindo as expressÃµes lÃ³gicas dos wrires
    assign w1 = ~a;
    assign w2 = ~b;
    assign w3 = ~d;
//definindo a expressÃ£o lÃ³gica da saÃ­da
assign y = ((w1 & w2) | (w2 & w3) | (a & c & w3));
endmodule
~~~

# Problema 04 
Um sistema de ar condicionado deverÃ¡ atuar sob as seguintes premissas:

â€¢ Temperatura acima de 21Â°C e estar entre 9:00h e 17:00h, ou;

â€¢ Ser fim de semana com umidade relativa do ar acima de 85%, ou;

â€¢ Umidade relativa do ar acima de 85%, temperatura acima de 21Â°C e ser final de semana, ou;

â€¢ Umidade relativa do ar acima de 85%, temperatura acima de 21Â°C e estar entre 9:00h e 17:00h.

Utilizando operadores lÃ³gicos, descreva um circuito em SystemVerilog que possua o esse funcionamento.

Para isso, algumas consideraÃ§Ãµes devem ser estabelecidas:

â€¢ ğ» = Estar entre 9:00h e 17:00h, ğ» =NÃ£o estar entre 9:00h e 17:00h;

â€¢ ğ‘ˆ = Umidade relativa do ar acima de 85%, ğ‘ˆ =Umidade relativa do ar abaixo de 85%;

â€¢ ğ‘‡ = Temperatura acima de 21Â°C, ğ‘‡ =Temperatura abaixo de 21Â°C;

â€¢ ğ¹ = Final de semana, ğ¹ =Dia da semana.
- Descrevendo em *System Verilog*
~~~
module circuitoquatro(
    //definindo entradas
    input logic h,
    input logic u,
    input logic t,
    input logic f,
    //definindo saÃ­da
    output logic x
);
    //definindo a expressÃ£o lÃ³gica da saÃ­da 
    assign x = (h & t)|(u & f);
endmodule
~~~


# Problema 05
Um circuito lÃ³gico combinacional calcula, a partir de uma entrada de 3 bits ğµ (cada um dos bits
designados por ğµ2, ğµ1 e ğµ0), a seguinte operaÃ§Ã£o matemÃ¡tica:

 Y |2B - 5|

Utilizando operadores lÃ³gicos, descreva um circuito em SystemVerilog que possua esse funcionamento.

Simule o circuito no ModelSim para todas as possÃ­veis combinaÃ§Ãµes de entrada.
- Descrevendo em *System Verilog*
~~~
module circuitocinco(
    //definindo os bits de entrada
    input logic b2,
    input logic b1,
    input logic b0,
    //definindo os bits de saÃ­da
    output logic y3,
    output logic y2,
    output logic y1,
    output logic y0
);
    //definindo as expressÃµes lÃ³gicas das saÃ­das de cada bit de Y
    assign y3 = (b2 & b1 & b0);
    assign y2 = ((~b2)&(~b1)&(~b0)) | (b2&(~b1)&b0) | (b2&b1&(~b0));
    assign y1 = ((~b2)&(~b1)&b0) | (b2&(~b0));
    assign y0 = 1;
endmodule
~~~
