TimeQuest Timing Analyzer report for SDMapper
Mon Feb 20 00:07:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Setup: 'sd_sel_q[0]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'sd_sel_q[0]'
 18. Slow Model Hold: 'clock_i'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'A[2]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'A[2]'
 44. Fast Model Setup: 'sd_sel_q[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'A[2]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                            ;
+------------+-----------------+-------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                  ;
+------------+-----------------+-------------+-------------------------------------------------------+
; 139.7 MHz  ; 139.43 MHz      ; A[2]        ; limit due to high minimum pulse width violation (tch) ;
; 216.17 MHz ; 216.17 MHz      ; clock_i     ;                                                       ;
; 517.6 MHz  ; 517.6 MHz       ; sd_sel_q[0] ;                                                       ;
+------------+-----------------+-------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -7.001 ; -203.804      ;
; A[2]        ; -3.227 ; -12.133       ;
; sd_sel_q[0] ; -0.466 ; -0.466        ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -14.592 ; -100.090      ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; sd_sel_q[0] ; -0.360  ; -0.360        ;
; clock_i     ; 0.147   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.418 ; -0.418        ;
; A[2]    ; 4.296  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -3.551 ; -31.907       ;
; clock_i ; 1.170  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -3.086 ; -111.611        ;
; CLOCK_50    ; -1.631 ; -2.853          ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -7.001 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -6.389     ; 1.150      ;
; -6.987 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 1.137      ;
; -6.762 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.912      ;
; -6.758 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.908      ;
; -6.758 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.908      ;
; -6.753 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.903      ;
; -6.753 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.903      ;
; -6.752 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.902      ;
; -6.751 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.901      ;
; -6.748 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -6.388     ; 0.898      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.518 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.243      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.376 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 4.101      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.296 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.785      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.289 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.778      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.146 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.049     ; 3.635      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
; -6.051 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.813     ; 3.776      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.227 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.475     ; 1.790      ;
; -3.079 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -2.475     ; 1.142      ;
; -2.973 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.475     ; 1.536      ;
; -2.854 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -2.475     ; 0.917      ;
; 0.120  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.489      ;
; 0.120  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.489      ;
; 0.120  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.489      ;
; 0.120  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.489      ;
; 0.120  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.071      ; 5.489      ;
; 0.129  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.476      ;
; 0.129  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.476      ;
; 0.129  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.476      ;
; 0.129  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.476      ;
; 0.129  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.476      ;
; 0.131  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.474      ;
; 0.131  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.474      ;
; 0.131  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.474      ;
; 0.131  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.474      ;
; 0.131  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.067      ; 5.474      ;
; 0.194  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.410      ;
; 0.194  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.410      ;
; 0.194  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.410      ;
; 0.194  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.410      ;
; 0.194  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.066      ; 5.410      ;
; 0.620  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.489      ;
; 0.620  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.489      ;
; 0.620  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.489      ;
; 0.620  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.489      ;
; 0.620  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.071      ; 5.489      ;
; 0.629  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.476      ;
; 0.629  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.476      ;
; 0.629  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.476      ;
; 0.629  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.476      ;
; 0.629  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.476      ;
; 0.631  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.474      ;
; 0.631  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.474      ;
; 0.631  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.474      ;
; 0.631  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.474      ;
; 0.631  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.067      ; 5.474      ;
; 0.694  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.410      ;
; 0.694  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.410      ;
; 0.694  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.410      ;
; 0.694  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.410      ;
; 0.694  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.066      ; 5.410      ;
; 5.255  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 6.936      ; 2.719      ;
; 6.464  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 6.936      ; 1.510      ;
; 7.278  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.781      ; 2.452      ;
; 7.332  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.780      ; 2.448      ;
; 8.286  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.051     ; 1.766      ;
; 8.566  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 9.781      ; 1.211      ;
; 8.898  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.050     ; 0.635      ;
; 9.134  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.049     ; 0.635      ;
; 9.405  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.049     ; 0.635      ;
; 9.419  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.050     ; 0.635      ;
; 11.638 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 12.735     ; 1.912      ;
; 12.138 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 12.735     ; 1.912      ;
; 12.369 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 12.735     ; 1.181      ;
; 12.869 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 12.735     ; 1.181      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.466 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 1.376      ; 1.293      ;
; 0.034  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 1.376      ; 1.293      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -14.592 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 15.210     ; 1.181      ;
; -14.092 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 15.210     ; 1.181      ;
; -13.861 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 15.210     ; 1.912      ;
; -13.361 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 15.210     ; 1.912      ;
; -9.415  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.050     ; 0.635      ;
; -9.415  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.050     ; 0.635      ;
; -9.414  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.049     ; 0.635      ;
; -9.414  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.049     ; 0.635      ;
; -8.585  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 9.809      ; 1.510      ;
; -8.570  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.781      ; 1.211      ;
; -8.285  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.051     ; 1.766      ;
; -7.376  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 9.809      ; 2.719      ;
; -7.332  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.780      ; 2.448      ;
; -7.329  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 9.781      ; 2.452      ;
; -1.344  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 2.475      ; 0.917      ;
; -1.225  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.475      ; 1.536      ;
; -1.119  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 2.475      ; 1.142      ;
; -0.971  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.475      ; 1.790      ;
; 0.058   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.410      ;
; 0.058   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.410      ;
; 0.058   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.410      ;
; 0.058   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.410      ;
; 0.058   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.066      ; 5.410      ;
; 0.121   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.474      ;
; 0.121   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.474      ;
; 0.121   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.474      ;
; 0.121   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.474      ;
; 0.121   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.474      ;
; 0.123   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.476      ;
; 0.123   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.476      ;
; 0.123   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.476      ;
; 0.123   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.476      ;
; 0.123   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.067      ; 5.476      ;
; 0.132   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.489      ;
; 0.132   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.489      ;
; 0.132   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.489      ;
; 0.132   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.489      ;
; 0.132   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.071      ; 5.489      ;
; 0.558   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.410      ;
; 0.558   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.410      ;
; 0.558   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.410      ;
; 0.558   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.410      ;
; 0.558   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.066      ; 5.410      ;
; 0.621   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.474      ;
; 0.621   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.474      ;
; 0.621   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.474      ;
; 0.621   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.474      ;
; 0.621   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.474      ;
; 0.623   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.476      ;
; 0.623   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.476      ;
; 0.623   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.476      ;
; 0.623   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.476      ;
; 0.623   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.067      ; 5.476      ;
; 0.632   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.489      ;
; 0.632   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.489      ;
; 0.632   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.489      ;
; 0.632   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.489      ;
; 0.632   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.071      ; 5.489      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.360 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 1.376      ; 1.293      ;
; 0.140  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 1.376      ; 1.293      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.147 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.928      ; 0.861      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.645 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.931      ;
; 0.770 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.056      ;
; 0.773 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.059      ;
; 0.777 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.063      ;
; 0.785 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.071      ;
; 0.792 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.078      ;
; 0.866 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.152      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.955 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.241      ;
; 0.956 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.242      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.974 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.997 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.283      ;
; 1.013 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.299      ;
; 1.018 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.308      ;
; 1.028 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.314      ;
; 1.029 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.315      ;
; 1.031 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.317      ;
; 1.032 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.318      ;
; 1.109 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.395      ;
; 1.128 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 1.417      ;
; 1.134 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 1.423      ;
; 1.138 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 1.427      ;
; 1.155 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.441      ;
; 1.163 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.450      ;
; 1.193 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.479      ;
; 1.205 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.492      ;
; 1.260 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.546      ;
; 1.260 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.546      ;
; 1.262 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.548      ;
; 1.264 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.003      ; 1.553      ;
; 1.279 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.586      ;
; 1.342 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.628      ;
; 1.347 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.631      ;
; 1.377 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.662      ;
; 1.383 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.668      ;
; 1.383 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.668      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.417 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.448 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.458 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.744      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.784      ;
; 1.502 ; spi:portaspi|ff_clr_s           ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.788      ;
; 1.508 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.793      ;
; 1.508 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.793      ;
; 1.508 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.793      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.538 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.824      ;
; 1.560 ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.855      ;
; 1.577 ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.863      ;
; 1.578 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; -0.003     ; 1.861      ;
; 1.578 ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.864      ;
; 1.579 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.865      ;
; 1.581 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.867      ;
; 1.590 ; tmr_cnt_q[7]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.876      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.418 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 1.456      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.296 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 6.386      ; 2.628      ;
; 4.298 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 6.389      ; 2.629      ;
; 4.298 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 6.389      ; 2.629      ;
; 4.303 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 6.388      ; 2.623      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.551 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 6.388      ; 2.623      ;
; -3.546 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 6.389      ; 2.629      ;
; -3.546 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 6.389      ; 2.629      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
; -3.544 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 6.386      ; 2.628      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.170 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.456      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.086 ; -1.975       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.086 ; -1.975       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.086 ; -1.975       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.086 ; -1.975       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.086 ; -1.975       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.086 ; -1.975       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.086 ; -1.975       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -3.086 ; -1.975       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.975 ; -1.975       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.975 ; -1.975       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -1.009 ; 0.102        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.009 ; 0.102        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.009 ; 0.102        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -1.009 ; 0.102        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 1.620   ; 1.620   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.620   ; 1.620   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.166   ; 3.166   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.166   ; 3.166   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.858   ; 2.858   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.571   ; 1.571   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.451   ; 2.451   ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -3.400  ; -3.400  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -3.400  ; -3.400  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -3.324  ; -3.324  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.298  ; -9.298  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -9.531  ; -9.531  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.298  ; -9.298  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.064   ; 6.064   ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 4.766   ; 4.766   ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.513   ; 5.513   ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.380   ; 0.380   ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 4.735   ; 4.735   ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.559   ; 5.559   ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.657   ; 5.657   ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 6.064   ; 6.064   ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 5.845   ; 5.845   ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 5.814   ; 5.814   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.477   ; 3.477   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.138   ; 3.138   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 3.127   ; 3.127   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 5.814   ; 5.814   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.565   ; 2.565   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.177   ; 2.177   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.403   ; 2.403   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.330   ; 2.330   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -4.048  ; -4.048  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -4.048  ; -4.048  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.399  ; -0.399  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -3.972  ; -3.972  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.917  ; -9.917  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -10.179 ; -10.179 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.917  ; -9.917  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 11.476  ; 11.476  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 7.651   ; 7.651   ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.398   ; 8.398   ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.301   ; 3.301   ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 7.533   ; 7.533   ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.971  ; 10.971  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.069  ; 11.069  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.476  ; 11.476  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.257  ; 11.257  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 10.441  ; 10.441  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.671  ; 10.671  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.342  ; 11.342  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.357  ; 11.357  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.430  ; 11.430  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.366  ; 11.366  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.423  ; 11.423  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.177   ; 8.177   ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.530   ; 6.530   ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.230   ; 6.230   ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.530   ; 6.530   ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.615   ; 5.615   ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.856   ; 5.856   ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.035   ; 5.035   ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.667   ; 4.667   ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 4.935   ; 4.935   ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.013   ; 5.013   ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.566   ; 7.566   ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.566   ; 7.566   ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.642   ; 7.642   ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.172   ; 8.172   ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.776   ; 4.776   ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.776   ; 4.776   ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 6.482   ; 6.482   ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.564   ; 7.564   ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.482   ; 7.482   ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 0.749   ; 0.749   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.749   ; 0.749   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.091   ; 1.091   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.412   ; 0.412   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.442   ; 0.442   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.091   ; 1.091   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -2.203  ; -2.203  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.305   ; 6.305   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.305   ; 6.305   ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.229   ; 6.229   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.254  ; 12.254  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.254  ; 12.254  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.021  ; 12.021  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; -0.058  ; -0.058  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -3.650  ; -3.650  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -3.931  ; -3.931  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.058  ; -0.058  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -4.400  ; -4.400  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -4.850  ; -4.850  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -4.948  ; -4.948  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -5.355  ; -5.355  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -5.136  ; -5.136  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.124   ; 2.124   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.530   ; 0.530   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.838   ; 0.838   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.148   ; 1.148   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.491  ; -1.491  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.421   ; 1.421   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.984   ; 1.984   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.124   ; 2.124   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.786   ; 1.786   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.924   ; 6.924   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.924   ; 6.924   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.951   ; 0.951   ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.848   ; 6.848   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.902  ; 12.902  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.902  ; 12.902  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.640  ; 12.640  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -2.967  ; -2.967  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -7.264  ; -7.264  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -7.493  ; -7.493  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -2.967  ; -2.967  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -7.196  ; -7.196  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -10.291 ; -10.291 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -10.389 ; -10.389 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -10.796 ; -10.796 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -10.577 ; -10.577 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -9.761  ; -9.761  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -9.991  ; -9.991  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -10.662 ; -10.662 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -10.677 ; -10.677 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -10.750 ; -10.750 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -10.686 ; -10.686 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -8.436  ; -8.436  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -6.786  ; -6.786  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.419  ; -4.419  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -5.982  ; -5.982  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -6.282  ; -6.282  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -5.367  ; -5.367  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -5.608  ; -5.608  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -4.787  ; -4.787  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -4.419  ; -4.419  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -4.687  ; -4.687  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -4.765  ; -4.765  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -5.891  ; -5.891  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -5.891  ; -5.891  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -5.967  ; -5.967  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -7.907  ; -7.907  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -4.511  ; -4.511  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -4.511  ; -4.511  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -6.135  ; -6.135  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -6.238  ; -6.238  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -6.156  ; -6.156  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 24.502 ; 24.502 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.502 ; 24.502 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.209 ; 23.209 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.030 ; 21.030 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 21.327 ; 21.327 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 22.568 ; 22.568 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.051 ; 20.051 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.963 ; 19.963 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.558 ; 20.558 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.399 ; 15.399 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.375 ; 15.375 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.399 ; 15.399 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.440 ; 14.440 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.261 ; 15.261 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.908 ; 15.908 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 14.380 ; 14.380 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.227 ; 13.227 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 12.961 ; 12.961 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.550 ; 13.550 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 14.099 ; 14.099 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.790 ; 13.790 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.340 ; 14.340 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.380 ; 14.380 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.378 ; 17.378 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.730 ; 16.730 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.785 ; 15.785 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.907 ; 16.907 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 16.372 ; 16.372 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 16.255 ; 16.255 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.885 ; 15.885 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 17.378 ; 17.378 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 16.290 ; 16.290 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 16.290 ; 16.290 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.615 ; 10.615 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.922 ; 14.922 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.067 ; 14.067 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.931 ; 13.931 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.820 ; 14.820 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.725 ; 11.725 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.108 ; 11.108 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.820 ; 14.820 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.963 ; 11.963 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.096 ; 16.096 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.200 ; 10.200 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 25.318 ; 25.318 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 25.318 ; 25.318 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.820 ; 23.820 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 25.247 ; 25.247 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.143 ; 22.143 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.480 ; 23.480 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.386 ; 21.386 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 21.256 ; 21.256 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 22.537 ; 22.537 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 14.467 ; 14.467 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 13.885 ; 13.885 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.257 ; 14.257 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.467 ; 14.467 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.203 ; 15.203 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.231 ; 12.231 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.356 ; 11.356 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.178 ; 11.178 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 11.642 ; 11.642 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.435 ; 11.435 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.927 ; 11.927 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 12.231 ; 12.231 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.437 ; 11.437 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.661 ; 13.661 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.291 ; 12.291 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.000 ; 12.000 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.766 ; 12.766 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.075 ; 12.075 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.016 ; 12.016 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.661 ; 13.661 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.905 ; 12.905 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 16.290 ; 16.290 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.356 ; 14.356 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 16.290 ; 16.290 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.368 ; 14.368 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.922 ; 14.922 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.067 ; 14.067 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.931 ; 13.931 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.861 ; 14.861 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.861 ; 14.861 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 12.831 ; 12.831 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 17.059 ; 17.059 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.284 ; 15.284 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 16.335 ; 16.335 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 16.879 ; 16.879 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.059 ; 17.059 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.096 ; 16.096 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 16.274 ; 16.274 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 15.659 ; 15.659 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.200 ; 10.200 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 13.622 ; 13.622 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.622 ; 13.622 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.868 ; 12.868 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 12.625 ; 12.625 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.002 ; 10.002 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 11.867 ; 11.867 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 10.918 ; 10.918 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 10.849 ; 10.849 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 11.441 ; 11.441 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.643  ; 7.643  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.389  ; 7.389  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.419  ; 7.419  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.663  ; 7.663  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.134  ; 8.134  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.752  ; 8.752  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.752  ; 8.752  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 7.525  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.513  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.752  ; 8.752  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.752  ; 8.752  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 7.525  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.513  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 9.146  ; 9.146  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 12.783 ; 12.783 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 12.485 ; 12.485 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.338 ; 10.338 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.771 ; 11.771 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.195 ; 12.195 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.746  ; 9.746  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.146  ; 9.146  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.774  ; 9.774  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 10.132 ; 10.132 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.504 ; 10.504 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.063 ; 10.063 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 10.714 ; 10.714 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 9.594  ; 9.594  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 12.384 ; 12.384 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 12.599 ; 12.599 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 12.384 ; 12.384 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.156 ; 13.156 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.509 ; 13.509 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.429 ; 13.429 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.950 ; 13.950 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.024 ; 14.024 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 14.723 ; 14.723 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.351 ; 16.351 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 14.723 ; 14.723 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.532 ; 16.532 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.999 ; 15.999 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.046 ; 15.046 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.501 ; 15.501 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.787 ; 15.787 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 16.290 ; 16.290 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.615 ; 10.615 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.922 ; 14.922 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.067 ; 14.067 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.931 ; 13.931 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 9.591  ; 9.591  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.327 ; 11.327 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.108 ; 11.108 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 9.591  ; 9.591  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.565 ; 11.565 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.096 ; 16.096 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.704  ; 9.704  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 9.146  ; 9.146  ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 14.366 ; 14.366 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 13.660 ; 13.660 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.338 ; 10.338 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.771 ; 11.771 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.195 ; 12.195 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.746  ; 9.746  ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.146  ; 9.146  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.774  ; 9.774  ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 10.132 ; 10.132 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 10.504 ; 10.504 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.063 ; 10.063 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 10.714 ; 10.714 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 9.594  ; 9.594  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 10.555 ; 10.555 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 10.969 ; 10.969 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 10.555 ; 10.555 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 11.255 ; 11.255 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.050 ; 11.050 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.541 ; 11.541 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.845 ; 11.845 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.048 ; 11.048 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 11.351 ; 11.351 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 11.646 ; 11.646 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 11.351 ; 11.351 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.151 ; 12.151 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 11.431 ; 11.431 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.372 ; 11.372 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.023 ; 13.023 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.256 ; 12.256 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.603 ; 10.603 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.603 ; 10.603 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.413 ; 15.413 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.615 ; 10.615 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.045 ; 14.045 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.184 ; 13.184 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.045 ; 13.045 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 9.591  ; 9.591  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.108 ; 11.108 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 9.591  ; 9.591  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.947 ; 10.947 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 12.937 ; 12.937 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 13.434 ; 13.434 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 14.579 ; 14.579 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 13.999 ; 13.999 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 13.281 ; 13.281 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 12.666 ; 12.666 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.704  ; 9.704  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 7.978  ; 7.978  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.098 ; 13.098 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 10.885 ; 10.885 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.058 ; 10.058 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 9.693  ; 9.693  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.520  ; 9.520  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 8.262  ; 8.262  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 7.978  ; 7.978  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 8.608  ; 8.608  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.643  ; 7.643  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.389  ; 7.389  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.419  ; 7.419  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.663  ; 7.663  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.134  ; 8.134  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 7.169  ; 7.169  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.169  ; 7.169  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 7.525  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.513  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 7.169  ; 7.169  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.169  ; 7.169  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 7.525  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.513  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 27.415 ; 27.415 ; 27.415 ; 27.415 ;
; A[0]        ; D[1]          ; 25.779 ; 25.779 ; 25.779 ; 25.779 ;
; A[0]        ; D[2]          ; 23.361 ; 23.361 ; 23.361 ; 23.361 ;
; A[0]        ; D[3]          ; 24.240 ; 24.240 ; 24.240 ; 24.240 ;
; A[0]        ; D[4]          ; 25.481 ; 25.481 ; 25.481 ; 25.481 ;
; A[0]        ; D[5]          ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; A[0]        ; D[6]          ; 23.026 ; 23.026 ; 23.026 ; 23.026 ;
; A[0]        ; D[7]          ; 23.335 ; 23.335 ; 23.335 ; 23.335 ;
; A[0]        ; FL_ADDR[0]    ; 10.775 ;        ;        ; 10.775 ;
; A[0]        ; FL_ADDR[14]   ; 14.518 ; 14.518 ; 14.518 ; 14.518 ;
; A[0]        ; FL_ADDR[15]   ; 14.890 ; 14.890 ; 14.890 ; 14.890 ;
; A[0]        ; FL_ADDR[16]   ; 14.449 ; 14.449 ; 14.449 ; 14.449 ;
; A[0]        ; FL_ADDR[17]   ; 15.100 ;        ;        ; 15.100 ;
; A[0]        ; FL_CE_N       ; 13.980 ; 15.836 ; 15.836 ; 13.980 ;
; A[0]        ; LEDG[0]       ;        ; 14.989 ; 14.989 ;        ;
; A[0]        ; LEDG[1]       ;        ; 20.676 ; 20.676 ;        ;
; A[0]        ; LEDG[2]       ; 15.637 ;        ;        ; 15.637 ;
; A[0]        ; LEDG[3]       ; 15.001 ;        ;        ; 15.001 ;
; A[0]        ; LEDG[4]       ; 19.308 ;        ;        ; 19.308 ;
; A[0]        ; LEDG[5]       ; 18.453 ;        ;        ; 18.453 ;
; A[0]        ; LEDG[6]       ; 18.317 ;        ;        ; 18.317 ;
; A[0]        ; LEDR[6]       ;        ; 15.494 ; 15.494 ;        ;
; A[0]        ; LEDR[8]       ;        ; 13.977 ; 13.977 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.229 ;        ;        ; 11.229 ;
; A[0]        ; SRAM_CE_N     ; 20.482 ;        ;        ; 20.482 ;
; A[0]        ; SRAM_DQ[0]    ; 20.476 ; 20.476 ; 20.476 ; 20.476 ;
; A[0]        ; SRAM_DQ[1]    ; 20.486 ; 20.486 ; 20.486 ; 20.486 ;
; A[0]        ; SRAM_DQ[2]    ; 20.205 ; 20.205 ; 20.205 ; 20.205 ;
; A[0]        ; SRAM_DQ[3]    ; 20.215 ; 20.215 ; 20.215 ; 20.215 ;
; A[0]        ; SRAM_DQ[4]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[5]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[6]    ; 19.601 ; 19.601 ; 19.601 ; 19.601 ;
; A[0]        ; SRAM_DQ[7]    ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[0]        ; SRAM_DQ[8]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[9]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[10]   ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[0]        ; SRAM_DQ[11]   ; 20.168 ; 20.168 ; 20.168 ; 20.168 ;
; A[0]        ; SRAM_DQ[12]   ; 19.952 ; 19.952 ; 19.952 ; 19.952 ;
; A[0]        ; SRAM_DQ[13]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[14]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[15]   ; 20.448 ; 20.448 ; 20.448 ; 20.448 ;
; A[1]        ; D[0]          ; 28.162 ; 28.162 ; 28.162 ; 28.162 ;
; A[1]        ; D[1]          ; 26.526 ; 26.526 ; 26.526 ; 26.526 ;
; A[1]        ; D[2]          ; 23.688 ; 23.688 ; 23.688 ; 23.688 ;
; A[1]        ; D[3]          ; 24.987 ; 24.987 ; 24.987 ; 24.987 ;
; A[1]        ; D[4]          ; 26.228 ; 26.228 ; 26.228 ; 26.228 ;
; A[1]        ; D[5]          ; 23.575 ; 23.575 ; 23.575 ; 23.575 ;
; A[1]        ; D[6]          ; 23.487 ; 23.487 ; 23.487 ; 23.487 ;
; A[1]        ; D[7]          ; 24.082 ; 24.082 ; 24.082 ; 24.082 ;
; A[1]        ; FL_ADDR[1]    ; 10.795 ;        ;        ; 10.795 ;
; A[1]        ; FL_ADDR[14]   ; 15.265 ; 15.265 ; 15.265 ; 15.265 ;
; A[1]        ; FL_ADDR[15]   ; 15.637 ; 15.637 ; 15.637 ; 15.637 ;
; A[1]        ; FL_ADDR[16]   ; 15.196 ; 15.196 ; 15.196 ; 15.196 ;
; A[1]        ; FL_ADDR[17]   ; 15.847 ;        ;        ; 15.847 ;
; A[1]        ; FL_CE_N       ; 14.727 ; 16.583 ; 16.583 ; 14.727 ;
; A[1]        ; LEDG[0]       ;        ; 15.736 ; 15.736 ;        ;
; A[1]        ; LEDG[1]       ;        ; 21.423 ; 21.423 ;        ;
; A[1]        ; LEDG[2]       ; 16.384 ;        ;        ; 16.384 ;
; A[1]        ; LEDG[3]       ; 15.748 ;        ;        ; 15.748 ;
; A[1]        ; LEDG[4]       ; 20.055 ;        ;        ; 20.055 ;
; A[1]        ; LEDG[5]       ; 19.200 ;        ;        ; 19.200 ;
; A[1]        ; LEDG[6]       ; 19.064 ;        ;        ; 19.064 ;
; A[1]        ; LEDR[6]       ;        ; 16.241 ; 16.241 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.724 ; 14.724 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.327 ;        ;        ; 11.327 ;
; A[1]        ; SRAM_CE_N     ; 21.229 ;        ;        ; 21.229 ;
; A[1]        ; SRAM_DQ[0]    ; 21.223 ; 21.223 ; 21.223 ; 21.223 ;
; A[1]        ; SRAM_DQ[1]    ; 21.233 ; 21.233 ; 21.233 ; 21.233 ;
; A[1]        ; SRAM_DQ[2]    ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[1]        ; SRAM_DQ[3]    ; 20.962 ; 20.962 ; 20.962 ; 20.962 ;
; A[1]        ; SRAM_DQ[4]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[5]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[6]    ; 20.348 ; 20.348 ; 20.348 ; 20.348 ;
; A[1]        ; SRAM_DQ[7]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[1]        ; SRAM_DQ[8]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[9]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[10]   ; 21.196 ; 21.196 ; 21.196 ; 21.196 ;
; A[1]        ; SRAM_DQ[11]   ; 20.915 ; 20.915 ; 20.915 ; 20.915 ;
; A[1]        ; SRAM_DQ[12]   ; 20.699 ; 20.699 ; 20.699 ; 20.699 ;
; A[1]        ; SRAM_DQ[13]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[14]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[15]   ; 21.195 ; 21.195 ; 21.195 ; 21.195 ;
; A[3]        ; BUSDIR_n      ;        ; 13.200 ; 13.200 ;        ;
; A[3]        ; D[0]          ; 27.297 ; 27.297 ; 27.297 ; 27.297 ;
; A[3]        ; D[1]          ; 25.661 ; 25.661 ; 25.661 ; 25.661 ;
; A[3]        ; D[2]          ; 23.391 ; 23.391 ; 23.391 ; 23.391 ;
; A[3]        ; D[3]          ; 24.122 ; 24.122 ; 24.122 ; 24.122 ;
; A[3]        ; D[4]          ; 25.363 ; 25.363 ; 25.363 ; 25.363 ;
; A[3]        ; D[5]          ; 23.005 ; 23.005 ; 23.005 ; 23.005 ;
; A[3]        ; D[6]          ; 23.056 ; 23.056 ; 23.056 ; 23.056 ;
; A[3]        ; D[7]          ; 23.337 ; 23.337 ; 23.337 ; 23.337 ;
; A[3]        ; FL_ADDR[3]    ; 9.596  ;        ;        ; 9.596  ;
; A[3]        ; FL_ADDR[14]   ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[3]        ; FL_ADDR[15]   ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[3]        ; FL_ADDR[16]   ; 14.331 ; 14.331 ; 14.331 ; 14.331 ;
; A[3]        ; FL_ADDR[17]   ; 14.982 ;        ;        ; 14.982 ;
; A[3]        ; FL_CE_N       ; 13.862 ; 15.718 ; 15.718 ; 13.862 ;
; A[3]        ; LEDG[0]       ;        ; 14.871 ; 14.871 ;        ;
; A[3]        ; LEDG[1]       ;        ; 20.558 ; 20.558 ;        ;
; A[3]        ; LEDG[2]       ; 15.519 ;        ;        ; 15.519 ;
; A[3]        ; LEDG[3]       ; 14.883 ;        ;        ; 14.883 ;
; A[3]        ; LEDG[4]       ; 19.190 ;        ;        ; 19.190 ;
; A[3]        ; LEDG[5]       ; 18.335 ;        ;        ; 18.335 ;
; A[3]        ; LEDG[6]       ; 18.199 ;        ;        ; 18.199 ;
; A[3]        ; LEDR[6]       ;        ; 15.376 ; 15.376 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.859 ; 13.859 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.786 ;        ;        ; 10.786 ;
; A[3]        ; SRAM_CE_N     ; 20.364 ;        ;        ; 20.364 ;
; A[3]        ; SRAM_DQ[0]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[3]        ; SRAM_DQ[1]    ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[3]        ; SRAM_DQ[2]    ; 20.087 ; 20.087 ; 20.087 ; 20.087 ;
; A[3]        ; SRAM_DQ[3]    ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; A[3]        ; SRAM_DQ[4]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[5]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[6]    ; 19.483 ; 19.483 ; 19.483 ; 19.483 ;
; A[3]        ; SRAM_DQ[7]    ; 19.493 ; 19.493 ; 19.493 ; 19.493 ;
; A[3]        ; SRAM_DQ[8]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[9]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[10]   ; 20.331 ; 20.331 ; 20.331 ; 20.331 ;
; A[3]        ; SRAM_DQ[11]   ; 20.050 ; 20.050 ; 20.050 ; 20.050 ;
; A[3]        ; SRAM_DQ[12]   ; 19.834 ; 19.834 ; 19.834 ; 19.834 ;
; A[3]        ; SRAM_DQ[13]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[14]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[15]   ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[3]        ; U1OE_n        ;        ; 14.057 ; 14.057 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.323 ; 16.323 ;        ;
; A[4]        ; D[0]          ; 30.735 ; 30.735 ; 30.735 ; 30.735 ;
; A[4]        ; D[1]          ; 29.099 ; 29.099 ; 29.099 ; 29.099 ;
; A[4]        ; D[2]          ; 26.292 ; 26.292 ; 26.292 ; 26.292 ;
; A[4]        ; D[3]          ; 27.560 ; 27.560 ; 27.560 ; 27.560 ;
; A[4]        ; D[4]          ; 28.801 ; 28.801 ; 28.801 ; 28.801 ;
; A[4]        ; D[5]          ; 26.148 ; 26.148 ; 26.148 ; 26.148 ;
; A[4]        ; D[6]          ; 26.060 ; 26.060 ; 26.060 ; 26.060 ;
; A[4]        ; D[7]          ; 26.655 ; 26.655 ; 26.655 ; 26.655 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 17.838 ; 17.838 ; 17.838 ; 17.838 ;
; A[4]        ; FL_ADDR[15]   ; 18.210 ; 18.210 ; 18.210 ; 18.210 ;
; A[4]        ; FL_ADDR[16]   ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; A[4]        ; FL_ADDR[17]   ; 18.420 ;        ;        ; 18.420 ;
; A[4]        ; FL_CE_N       ; 17.300 ; 19.156 ; 19.156 ; 17.300 ;
; A[4]        ; LEDG[0]       ;        ; 18.309 ; 18.309 ;        ;
; A[4]        ; LEDG[1]       ;        ; 23.996 ; 23.996 ;        ;
; A[4]        ; LEDG[2]       ; 18.957 ;        ;        ; 18.957 ;
; A[4]        ; LEDG[3]       ; 18.321 ;        ;        ; 18.321 ;
; A[4]        ; LEDG[4]       ; 22.628 ;        ;        ; 22.628 ;
; A[4]        ; LEDG[5]       ; 21.773 ;        ;        ; 21.773 ;
; A[4]        ; LEDG[6]       ; 21.637 ;        ;        ; 21.637 ;
; A[4]        ; LEDR[6]       ; 14.859 ; 18.814 ; 18.814 ; 14.859 ;
; A[4]        ; LEDR[8]       ;        ; 17.297 ; 17.297 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.499 ;        ;        ; 10.499 ;
; A[4]        ; SRAM_CE_N     ; 23.802 ;        ;        ; 23.802 ;
; A[4]        ; SRAM_DQ[0]    ; 23.796 ; 23.796 ; 23.796 ; 23.796 ;
; A[4]        ; SRAM_DQ[1]    ; 23.806 ; 23.806 ; 23.806 ; 23.806 ;
; A[4]        ; SRAM_DQ[2]    ; 23.525 ; 23.525 ; 23.525 ; 23.525 ;
; A[4]        ; SRAM_DQ[3]    ; 23.535 ; 23.535 ; 23.535 ; 23.535 ;
; A[4]        ; SRAM_DQ[4]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[5]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[6]    ; 22.921 ; 22.921 ; 22.921 ; 22.921 ;
; A[4]        ; SRAM_DQ[7]    ; 22.931 ; 22.931 ; 22.931 ; 22.931 ;
; A[4]        ; SRAM_DQ[8]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[9]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[10]   ; 23.769 ; 23.769 ; 23.769 ; 23.769 ;
; A[4]        ; SRAM_DQ[11]   ; 23.488 ; 23.488 ; 23.488 ; 23.488 ;
; A[4]        ; SRAM_DQ[12]   ; 23.272 ; 23.272 ; 23.272 ; 23.272 ;
; A[4]        ; SRAM_DQ[13]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[14]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[15]   ; 23.768 ; 23.768 ; 23.768 ; 23.768 ;
; A[4]        ; U1OE_n        ;        ; 17.180 ; 17.180 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 16.421 ; 16.421 ;        ;
; A[5]        ; D[0]          ; 30.833 ; 30.833 ; 30.833 ; 30.833 ;
; A[5]        ; D[1]          ; 29.197 ; 29.197 ; 29.197 ; 29.197 ;
; A[5]        ; D[2]          ; 26.390 ; 26.390 ; 26.390 ; 26.390 ;
; A[5]        ; D[3]          ; 27.658 ; 27.658 ; 27.658 ; 27.658 ;
; A[5]        ; D[4]          ; 28.899 ; 28.899 ; 28.899 ; 28.899 ;
; A[5]        ; D[5]          ; 26.246 ; 26.246 ; 26.246 ; 26.246 ;
; A[5]        ; D[6]          ; 26.158 ; 26.158 ; 26.158 ; 26.158 ;
; A[5]        ; D[7]          ; 26.753 ; 26.753 ; 26.753 ; 26.753 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; A[5]        ; FL_ADDR[15]   ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; A[5]        ; FL_ADDR[16]   ; 17.867 ; 17.867 ; 17.867 ; 17.867 ;
; A[5]        ; FL_ADDR[17]   ; 18.518 ;        ;        ; 18.518 ;
; A[5]        ; FL_CE_N       ; 17.398 ; 19.254 ; 19.254 ; 17.398 ;
; A[5]        ; LEDG[0]       ;        ; 18.407 ; 18.407 ;        ;
; A[5]        ; LEDG[1]       ;        ; 24.094 ; 24.094 ;        ;
; A[5]        ; LEDG[2]       ; 19.055 ;        ;        ; 19.055 ;
; A[5]        ; LEDG[3]       ; 18.419 ;        ;        ; 18.419 ;
; A[5]        ; LEDG[4]       ; 22.726 ;        ;        ; 22.726 ;
; A[5]        ; LEDG[5]       ; 21.871 ;        ;        ; 21.871 ;
; A[5]        ; LEDG[6]       ; 21.735 ;        ;        ; 21.735 ;
; A[5]        ; LEDR[6]       ; 14.957 ; 18.912 ; 18.912 ; 14.957 ;
; A[5]        ; LEDR[8]       ;        ; 17.395 ; 17.395 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 23.900 ;        ;        ; 23.900 ;
; A[5]        ; SRAM_DQ[0]    ; 23.894 ; 23.894 ; 23.894 ; 23.894 ;
; A[5]        ; SRAM_DQ[1]    ; 23.904 ; 23.904 ; 23.904 ; 23.904 ;
; A[5]        ; SRAM_DQ[2]    ; 23.623 ; 23.623 ; 23.623 ; 23.623 ;
; A[5]        ; SRAM_DQ[3]    ; 23.633 ; 23.633 ; 23.633 ; 23.633 ;
; A[5]        ; SRAM_DQ[4]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[5]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[6]    ; 23.019 ; 23.019 ; 23.019 ; 23.019 ;
; A[5]        ; SRAM_DQ[7]    ; 23.029 ; 23.029 ; 23.029 ; 23.029 ;
; A[5]        ; SRAM_DQ[8]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[9]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[10]   ; 23.867 ; 23.867 ; 23.867 ; 23.867 ;
; A[5]        ; SRAM_DQ[11]   ; 23.586 ; 23.586 ; 23.586 ; 23.586 ;
; A[5]        ; SRAM_DQ[12]   ; 23.370 ; 23.370 ; 23.370 ; 23.370 ;
; A[5]        ; SRAM_DQ[13]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[14]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[15]   ; 23.866 ; 23.866 ; 23.866 ; 23.866 ;
; A[5]        ; U1OE_n        ;        ; 17.278 ; 17.278 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.828 ; 16.828 ;        ;
; A[6]        ; D[0]          ; 31.240 ; 31.240 ; 31.240 ; 31.240 ;
; A[6]        ; D[1]          ; 29.604 ; 29.604 ; 29.604 ; 29.604 ;
; A[6]        ; D[2]          ; 26.797 ; 26.797 ; 26.797 ; 26.797 ;
; A[6]        ; D[3]          ; 28.065 ; 28.065 ; 28.065 ; 28.065 ;
; A[6]        ; D[4]          ; 29.306 ; 29.306 ; 29.306 ; 29.306 ;
; A[6]        ; D[5]          ; 26.653 ; 26.653 ; 26.653 ; 26.653 ;
; A[6]        ; D[6]          ; 26.565 ; 26.565 ; 26.565 ; 26.565 ;
; A[6]        ; D[7]          ; 27.160 ; 27.160 ; 27.160 ; 27.160 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 18.343 ; 18.343 ; 18.343 ; 18.343 ;
; A[6]        ; FL_ADDR[15]   ; 18.715 ; 18.715 ; 18.715 ; 18.715 ;
; A[6]        ; FL_ADDR[16]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; FL_ADDR[17]   ; 18.925 ;        ;        ; 18.925 ;
; A[6]        ; FL_CE_N       ; 17.805 ; 19.661 ; 19.661 ; 17.805 ;
; A[6]        ; LEDG[0]       ;        ; 18.814 ; 18.814 ;        ;
; A[6]        ; LEDG[1]       ;        ; 24.501 ; 24.501 ;        ;
; A[6]        ; LEDG[2]       ; 19.462 ;        ;        ; 19.462 ;
; A[6]        ; LEDG[3]       ; 18.826 ;        ;        ; 18.826 ;
; A[6]        ; LEDG[4]       ; 23.133 ;        ;        ; 23.133 ;
; A[6]        ; LEDG[5]       ; 22.278 ;        ;        ; 22.278 ;
; A[6]        ; LEDG[6]       ; 22.142 ;        ;        ; 22.142 ;
; A[6]        ; LEDR[6]       ; 15.364 ; 19.319 ; 19.319 ; 15.364 ;
; A[6]        ; LEDR[8]       ;        ; 17.802 ; 17.802 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 24.307 ;        ;        ; 24.307 ;
; A[6]        ; SRAM_DQ[0]    ; 24.301 ; 24.301 ; 24.301 ; 24.301 ;
; A[6]        ; SRAM_DQ[1]    ; 24.311 ; 24.311 ; 24.311 ; 24.311 ;
; A[6]        ; SRAM_DQ[2]    ; 24.030 ; 24.030 ; 24.030 ; 24.030 ;
; A[6]        ; SRAM_DQ[3]    ; 24.040 ; 24.040 ; 24.040 ; 24.040 ;
; A[6]        ; SRAM_DQ[4]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[5]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[6]    ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; A[6]        ; SRAM_DQ[7]    ; 23.436 ; 23.436 ; 23.436 ; 23.436 ;
; A[6]        ; SRAM_DQ[8]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[9]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[10]   ; 24.274 ; 24.274 ; 24.274 ; 24.274 ;
; A[6]        ; SRAM_DQ[11]   ; 23.993 ; 23.993 ; 23.993 ; 23.993 ;
; A[6]        ; SRAM_DQ[12]   ; 23.777 ; 23.777 ; 23.777 ; 23.777 ;
; A[6]        ; SRAM_DQ[13]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[14]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[15]   ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[6]        ; U1OE_n        ;        ; 17.685 ; 17.685 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.609 ; 16.609 ;        ;
; A[7]        ; D[0]          ; 31.021 ; 31.021 ; 31.021 ; 31.021 ;
; A[7]        ; D[1]          ; 29.385 ; 29.385 ; 29.385 ; 29.385 ;
; A[7]        ; D[2]          ; 26.578 ; 26.578 ; 26.578 ; 26.578 ;
; A[7]        ; D[3]          ; 27.846 ; 27.846 ; 27.846 ; 27.846 ;
; A[7]        ; D[4]          ; 29.087 ; 29.087 ; 29.087 ; 29.087 ;
; A[7]        ; D[5]          ; 26.434 ; 26.434 ; 26.434 ; 26.434 ;
; A[7]        ; D[6]          ; 26.346 ; 26.346 ; 26.346 ; 26.346 ;
; A[7]        ; D[7]          ; 26.941 ; 26.941 ; 26.941 ; 26.941 ;
; A[7]        ; FL_ADDR[7]    ; 10.935 ;        ;        ; 10.935 ;
; A[7]        ; FL_ADDR[14]   ; 18.124 ; 18.124 ; 18.124 ; 18.124 ;
; A[7]        ; FL_ADDR[15]   ; 18.496 ; 18.496 ; 18.496 ; 18.496 ;
; A[7]        ; FL_ADDR[16]   ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; A[7]        ; FL_ADDR[17]   ; 18.706 ;        ;        ; 18.706 ;
; A[7]        ; FL_CE_N       ; 17.586 ; 19.442 ; 19.442 ; 17.586 ;
; A[7]        ; LEDG[0]       ;        ; 18.595 ; 18.595 ;        ;
; A[7]        ; LEDG[1]       ;        ; 24.282 ; 24.282 ;        ;
; A[7]        ; LEDG[2]       ; 19.243 ;        ;        ; 19.243 ;
; A[7]        ; LEDG[3]       ; 18.607 ;        ;        ; 18.607 ;
; A[7]        ; LEDG[4]       ; 22.914 ;        ;        ; 22.914 ;
; A[7]        ; LEDG[5]       ; 22.059 ;        ;        ; 22.059 ;
; A[7]        ; LEDG[6]       ; 21.923 ;        ;        ; 21.923 ;
; A[7]        ; LEDR[6]       ; 15.145 ; 19.100 ; 19.100 ; 15.145 ;
; A[7]        ; LEDR[8]       ;        ; 17.583 ; 17.583 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.858 ;        ;        ; 10.858 ;
; A[7]        ; SRAM_CE_N     ; 24.088 ;        ;        ; 24.088 ;
; A[7]        ; SRAM_DQ[0]    ; 24.082 ; 24.082 ; 24.082 ; 24.082 ;
; A[7]        ; SRAM_DQ[1]    ; 24.092 ; 24.092 ; 24.092 ; 24.092 ;
; A[7]        ; SRAM_DQ[2]    ; 23.811 ; 23.811 ; 23.811 ; 23.811 ;
; A[7]        ; SRAM_DQ[3]    ; 23.821 ; 23.821 ; 23.821 ; 23.821 ;
; A[7]        ; SRAM_DQ[4]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[5]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[6]    ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[7]        ; SRAM_DQ[7]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[7]        ; SRAM_DQ[8]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[9]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[10]   ; 24.055 ; 24.055 ; 24.055 ; 24.055 ;
; A[7]        ; SRAM_DQ[11]   ; 23.774 ; 23.774 ; 23.774 ; 23.774 ;
; A[7]        ; SRAM_DQ[12]   ; 23.558 ; 23.558 ; 23.558 ; 23.558 ;
; A[7]        ; SRAM_DQ[13]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[14]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[15]   ; 24.054 ; 24.054 ; 24.054 ; 24.054 ;
; A[7]        ; U1OE_n        ;        ; 17.466 ; 17.466 ;        ;
; A[8]        ; D[0]          ; 30.205 ; 30.205 ; 30.205 ; 30.205 ;
; A[8]        ; D[1]          ; 28.569 ; 28.569 ; 28.569 ; 28.569 ;
; A[8]        ; D[2]          ; 25.762 ; 25.762 ; 25.762 ; 25.762 ;
; A[8]        ; D[3]          ; 27.030 ; 27.030 ; 27.030 ; 27.030 ;
; A[8]        ; D[4]          ; 28.271 ; 28.271 ; 28.271 ; 28.271 ;
; A[8]        ; D[5]          ; 25.618 ; 25.618 ; 25.618 ; 25.618 ;
; A[8]        ; D[6]          ; 25.530 ; 25.530 ; 25.530 ; 25.530 ;
; A[8]        ; D[7]          ; 26.125 ; 26.125 ; 26.125 ; 26.125 ;
; A[8]        ; FL_ADDR[8]    ; 11.064 ;        ;        ; 11.064 ;
; A[8]        ; FL_ADDR[14]   ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[8]        ; FL_ADDR[15]   ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[8]        ; FL_ADDR[16]   ; 17.239 ; 17.239 ; 17.239 ; 17.239 ;
; A[8]        ; FL_ADDR[17]   ; 17.890 ;        ;        ; 17.890 ;
; A[8]        ; FL_CE_N       ; 16.770 ; 18.626 ; 18.626 ; 16.770 ;
; A[8]        ; LEDG[0]       ;        ; 17.779 ; 17.779 ;        ;
; A[8]        ; LEDG[1]       ;        ; 23.466 ; 23.466 ;        ;
; A[8]        ; LEDG[2]       ; 18.427 ;        ;        ; 18.427 ;
; A[8]        ; LEDG[3]       ; 17.791 ;        ;        ; 17.791 ;
; A[8]        ; LEDG[4]       ; 22.098 ;        ;        ; 22.098 ;
; A[8]        ; LEDG[5]       ; 21.243 ;        ;        ; 21.243 ;
; A[8]        ; LEDG[6]       ; 21.107 ;        ;        ; 21.107 ;
; A[8]        ; LEDR[6]       ; 13.534 ; 18.284 ; 18.284 ; 13.534 ;
; A[8]        ; LEDR[8]       ; 14.154 ; 16.767 ; 16.767 ; 14.154 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.503 ;        ;        ; 10.503 ;
; A[8]        ; SRAM_CE_N     ; 23.272 ;        ;        ; 23.272 ;
; A[8]        ; SRAM_DQ[0]    ; 23.266 ; 23.266 ; 23.266 ; 23.266 ;
; A[8]        ; SRAM_DQ[1]    ; 23.276 ; 23.276 ; 23.276 ; 23.276 ;
; A[8]        ; SRAM_DQ[2]    ; 22.995 ; 22.995 ; 22.995 ; 22.995 ;
; A[8]        ; SRAM_DQ[3]    ; 23.005 ; 23.005 ; 23.005 ; 23.005 ;
; A[8]        ; SRAM_DQ[4]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[5]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[6]    ; 22.391 ; 22.391 ; 22.391 ; 22.391 ;
; A[8]        ; SRAM_DQ[7]    ; 22.401 ; 22.401 ; 22.401 ; 22.401 ;
; A[8]        ; SRAM_DQ[8]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[9]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[10]   ; 23.239 ; 23.239 ; 23.239 ; 23.239 ;
; A[8]        ; SRAM_DQ[11]   ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[12]   ; 22.742 ; 22.742 ; 22.742 ; 22.742 ;
; A[8]        ; SRAM_DQ[13]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[14]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[15]   ; 23.238 ; 23.238 ; 23.238 ; 23.238 ;
; A[9]        ; D[0]          ; 30.435 ; 30.435 ; 30.435 ; 30.435 ;
; A[9]        ; D[1]          ; 28.799 ; 28.799 ; 28.799 ; 28.799 ;
; A[9]        ; D[2]          ; 25.992 ; 25.992 ; 25.992 ; 25.992 ;
; A[9]        ; D[3]          ; 27.260 ; 27.260 ; 27.260 ; 27.260 ;
; A[9]        ; D[4]          ; 28.501 ; 28.501 ; 28.501 ; 28.501 ;
; A[9]        ; D[5]          ; 25.848 ; 25.848 ; 25.848 ; 25.848 ;
; A[9]        ; D[6]          ; 25.760 ; 25.760 ; 25.760 ; 25.760 ;
; A[9]        ; D[7]          ; 26.355 ; 26.355 ; 26.355 ; 26.355 ;
; A[9]        ; FL_ADDR[9]    ; 10.531 ;        ;        ; 10.531 ;
; A[9]        ; FL_ADDR[14]   ; 17.538 ; 17.538 ; 17.538 ; 17.538 ;
; A[9]        ; FL_ADDR[15]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[9]        ; FL_ADDR[16]   ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[9]        ; FL_ADDR[17]   ; 18.120 ;        ;        ; 18.120 ;
; A[9]        ; FL_CE_N       ; 17.000 ; 18.856 ; 18.856 ; 17.000 ;
; A[9]        ; LEDG[0]       ;        ; 18.009 ; 18.009 ;        ;
; A[9]        ; LEDG[1]       ;        ; 23.696 ; 23.696 ;        ;
; A[9]        ; LEDG[2]       ; 18.657 ;        ;        ; 18.657 ;
; A[9]        ; LEDG[3]       ; 18.021 ;        ;        ; 18.021 ;
; A[9]        ; LEDG[4]       ; 22.328 ;        ;        ; 22.328 ;
; A[9]        ; LEDG[5]       ; 21.473 ;        ;        ; 21.473 ;
; A[9]        ; LEDG[6]       ; 21.337 ;        ;        ; 21.337 ;
; A[9]        ; LEDR[6]       ; 13.764 ; 18.514 ; 18.514 ; 13.764 ;
; A[9]        ; LEDR[8]       ; 14.653 ; 16.997 ; 16.997 ; 14.653 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.566 ;        ;        ; 10.566 ;
; A[9]        ; SRAM_CE_N     ; 23.502 ;        ;        ; 23.502 ;
; A[9]        ; SRAM_DQ[0]    ; 23.496 ; 23.496 ; 23.496 ; 23.496 ;
; A[9]        ; SRAM_DQ[1]    ; 23.506 ; 23.506 ; 23.506 ; 23.506 ;
; A[9]        ; SRAM_DQ[2]    ; 23.225 ; 23.225 ; 23.225 ; 23.225 ;
; A[9]        ; SRAM_DQ[3]    ; 23.235 ; 23.235 ; 23.235 ; 23.235 ;
; A[9]        ; SRAM_DQ[4]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[5]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[6]    ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; A[9]        ; SRAM_DQ[7]    ; 22.631 ; 22.631 ; 22.631 ; 22.631 ;
; A[9]        ; SRAM_DQ[8]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[9]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[10]   ; 23.469 ; 23.469 ; 23.469 ; 23.469 ;
; A[9]        ; SRAM_DQ[11]   ; 23.188 ; 23.188 ; 23.188 ; 23.188 ;
; A[9]        ; SRAM_DQ[12]   ; 22.972 ; 22.972 ; 22.972 ; 22.972 ;
; A[9]        ; SRAM_DQ[13]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[14]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[15]   ; 23.468 ; 23.468 ; 23.468 ; 23.468 ;
; A[10]       ; D[0]          ; 31.106 ; 31.106 ; 31.106 ; 31.106 ;
; A[10]       ; D[1]          ; 29.470 ; 29.470 ; 29.470 ; 29.470 ;
; A[10]       ; D[2]          ; 26.663 ; 26.663 ; 26.663 ; 26.663 ;
; A[10]       ; D[3]          ; 27.931 ; 27.931 ; 27.931 ; 27.931 ;
; A[10]       ; D[4]          ; 29.172 ; 29.172 ; 29.172 ; 29.172 ;
; A[10]       ; D[5]          ; 26.519 ; 26.519 ; 26.519 ; 26.519 ;
; A[10]       ; D[6]          ; 26.431 ; 26.431 ; 26.431 ; 26.431 ;
; A[10]       ; D[7]          ; 27.026 ; 27.026 ; 27.026 ; 27.026 ;
; A[10]       ; FL_ADDR[10]   ; 10.917 ;        ;        ; 10.917 ;
; A[10]       ; FL_ADDR[14]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[10]       ; FL_ADDR[15]   ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[10]       ; FL_ADDR[16]   ; 18.140 ; 18.140 ; 18.140 ; 18.140 ;
; A[10]       ; FL_ADDR[17]   ; 18.791 ;        ;        ; 18.791 ;
; A[10]       ; FL_CE_N       ; 17.671 ; 19.527 ; 19.527 ; 17.671 ;
; A[10]       ; LEDG[0]       ;        ; 18.680 ; 18.680 ;        ;
; A[10]       ; LEDG[1]       ;        ; 24.367 ; 24.367 ;        ;
; A[10]       ; LEDG[2]       ; 19.328 ;        ;        ; 19.328 ;
; A[10]       ; LEDG[3]       ; 18.692 ;        ;        ; 18.692 ;
; A[10]       ; LEDG[4]       ; 22.999 ;        ;        ; 22.999 ;
; A[10]       ; LEDG[5]       ; 22.144 ;        ;        ; 22.144 ;
; A[10]       ; LEDG[6]       ; 22.008 ;        ;        ; 22.008 ;
; A[10]       ; LEDR[6]       ; 15.140 ; 19.185 ; 19.185 ; 15.140 ;
; A[10]       ; LEDR[8]       ; 15.296 ; 17.668 ; 17.668 ; 15.296 ;
; A[10]       ; SRAM_ADDR[10] ; 10.871 ;        ;        ; 10.871 ;
; A[10]       ; SRAM_CE_N     ; 24.173 ;        ;        ; 24.173 ;
; A[10]       ; SRAM_DQ[0]    ; 24.167 ; 24.167 ; 24.167 ; 24.167 ;
; A[10]       ; SRAM_DQ[1]    ; 24.177 ; 24.177 ; 24.177 ; 24.177 ;
; A[10]       ; SRAM_DQ[2]    ; 23.896 ; 23.896 ; 23.896 ; 23.896 ;
; A[10]       ; SRAM_DQ[3]    ; 23.906 ; 23.906 ; 23.906 ; 23.906 ;
; A[10]       ; SRAM_DQ[4]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[5]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[6]    ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; A[10]       ; SRAM_DQ[7]    ; 23.302 ; 23.302 ; 23.302 ; 23.302 ;
; A[10]       ; SRAM_DQ[8]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[9]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[10]   ; 24.140 ; 24.140 ; 24.140 ; 24.140 ;
; A[10]       ; SRAM_DQ[11]   ; 23.859 ; 23.859 ; 23.859 ; 23.859 ;
; A[10]       ; SRAM_DQ[12]   ; 23.643 ; 23.643 ; 23.643 ; 23.643 ;
; A[10]       ; SRAM_DQ[13]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[14]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[15]   ; 24.139 ; 24.139 ; 24.139 ; 24.139 ;
; A[11]       ; D[0]          ; 31.121 ; 31.121 ; 31.121 ; 31.121 ;
; A[11]       ; D[1]          ; 29.485 ; 29.485 ; 29.485 ; 29.485 ;
; A[11]       ; D[2]          ; 26.678 ; 26.678 ; 26.678 ; 26.678 ;
; A[11]       ; D[3]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[11]       ; D[4]          ; 29.187 ; 29.187 ; 29.187 ; 29.187 ;
; A[11]       ; D[5]          ; 26.534 ; 26.534 ; 26.534 ; 26.534 ;
; A[11]       ; D[6]          ; 26.446 ; 26.446 ; 26.446 ; 26.446 ;
; A[11]       ; D[7]          ; 27.041 ; 27.041 ; 27.041 ; 27.041 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 18.224 ; 18.224 ; 18.224 ; 18.224 ;
; A[11]       ; FL_ADDR[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[11]       ; FL_ADDR[16]   ; 18.155 ; 18.155 ; 18.155 ; 18.155 ;
; A[11]       ; FL_ADDR[17]   ; 18.806 ;        ;        ; 18.806 ;
; A[11]       ; FL_CE_N       ; 17.686 ; 19.542 ; 19.542 ; 17.686 ;
; A[11]       ; LEDG[0]       ;        ; 18.695 ; 18.695 ;        ;
; A[11]       ; LEDG[1]       ;        ; 24.382 ; 24.382 ;        ;
; A[11]       ; LEDG[2]       ; 19.343 ;        ;        ; 19.343 ;
; A[11]       ; LEDG[3]       ; 18.707 ;        ;        ; 18.707 ;
; A[11]       ; LEDG[4]       ; 23.014 ;        ;        ; 23.014 ;
; A[11]       ; LEDG[5]       ; 22.159 ;        ;        ; 22.159 ;
; A[11]       ; LEDG[6]       ; 22.023 ;        ;        ; 22.023 ;
; A[11]       ; LEDR[6]       ; 14.450 ; 19.200 ; 19.200 ; 14.450 ;
; A[11]       ; LEDR[8]       ; 14.360 ; 17.683 ; 17.683 ; 14.360 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 24.188 ;        ;        ; 24.188 ;
; A[11]       ; SRAM_DQ[0]    ; 24.182 ; 24.182 ; 24.182 ; 24.182 ;
; A[11]       ; SRAM_DQ[1]    ; 24.192 ; 24.192 ; 24.192 ; 24.192 ;
; A[11]       ; SRAM_DQ[2]    ; 23.911 ; 23.911 ; 23.911 ; 23.911 ;
; A[11]       ; SRAM_DQ[3]    ; 23.921 ; 23.921 ; 23.921 ; 23.921 ;
; A[11]       ; SRAM_DQ[4]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[5]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[6]    ; 23.307 ; 23.307 ; 23.307 ; 23.307 ;
; A[11]       ; SRAM_DQ[7]    ; 23.317 ; 23.317 ; 23.317 ; 23.317 ;
; A[11]       ; SRAM_DQ[8]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[9]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[10]   ; 24.155 ; 24.155 ; 24.155 ; 24.155 ;
; A[11]       ; SRAM_DQ[11]   ; 23.874 ; 23.874 ; 23.874 ; 23.874 ;
; A[11]       ; SRAM_DQ[12]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[11]       ; SRAM_DQ[13]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[14]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[15]   ; 24.154 ; 24.154 ; 24.154 ; 24.154 ;
; A[12]       ; D[0]          ; 31.194 ; 31.194 ; 31.194 ; 31.194 ;
; A[12]       ; D[1]          ; 29.558 ; 29.558 ; 29.558 ; 29.558 ;
; A[12]       ; D[2]          ; 26.751 ; 26.751 ; 26.751 ; 26.751 ;
; A[12]       ; D[3]          ; 28.019 ; 28.019 ; 28.019 ; 28.019 ;
; A[12]       ; D[4]          ; 29.260 ; 29.260 ; 29.260 ; 29.260 ;
; A[12]       ; D[5]          ; 26.607 ; 26.607 ; 26.607 ; 26.607 ;
; A[12]       ; D[6]          ; 26.519 ; 26.519 ; 26.519 ; 26.519 ;
; A[12]       ; D[7]          ; 27.114 ; 27.114 ; 27.114 ; 27.114 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[12]       ; FL_ADDR[15]   ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[12]       ; FL_ADDR[16]   ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[12]       ; FL_ADDR[17]   ; 18.879 ;        ;        ; 18.879 ;
; A[12]       ; FL_CE_N       ; 17.759 ; 19.615 ; 19.615 ; 17.759 ;
; A[12]       ; LEDG[0]       ;        ; 18.768 ; 18.768 ;        ;
; A[12]       ; LEDG[1]       ;        ; 24.455 ; 24.455 ;        ;
; A[12]       ; LEDG[2]       ; 19.416 ;        ;        ; 19.416 ;
; A[12]       ; LEDG[3]       ; 18.780 ;        ;        ; 18.780 ;
; A[12]       ; LEDG[4]       ; 23.087 ;        ;        ; 23.087 ;
; A[12]       ; LEDG[5]       ; 22.232 ;        ;        ; 22.232 ;
; A[12]       ; LEDG[6]       ; 22.096 ;        ;        ; 22.096 ;
; A[12]       ; LEDR[6]       ; 14.523 ; 19.273 ; 19.273 ; 14.523 ;
; A[12]       ; LEDR[8]       ; 15.394 ; 17.756 ; 17.756 ; 15.394 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 24.261 ;        ;        ; 24.261 ;
; A[12]       ; SRAM_DQ[0]    ; 24.255 ; 24.255 ; 24.255 ; 24.255 ;
; A[12]       ; SRAM_DQ[1]    ; 24.265 ; 24.265 ; 24.265 ; 24.265 ;
; A[12]       ; SRAM_DQ[2]    ; 23.984 ; 23.984 ; 23.984 ; 23.984 ;
; A[12]       ; SRAM_DQ[3]    ; 23.994 ; 23.994 ; 23.994 ; 23.994 ;
; A[12]       ; SRAM_DQ[4]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[5]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[6]    ; 23.380 ; 23.380 ; 23.380 ; 23.380 ;
; A[12]       ; SRAM_DQ[7]    ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[12]       ; SRAM_DQ[8]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[9]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[10]   ; 24.228 ; 24.228 ; 24.228 ; 24.228 ;
; A[12]       ; SRAM_DQ[11]   ; 23.947 ; 23.947 ; 23.947 ; 23.947 ;
; A[12]       ; SRAM_DQ[12]   ; 23.731 ; 23.731 ; 23.731 ; 23.731 ;
; A[12]       ; SRAM_DQ[13]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[14]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[15]   ; 24.227 ; 24.227 ; 24.227 ; 24.227 ;
; A[13]       ; D[0]          ; 31.130 ; 31.130 ; 31.130 ; 31.130 ;
; A[13]       ; D[1]          ; 29.494 ; 29.494 ; 29.494 ; 29.494 ;
; A[13]       ; D[2]          ; 26.687 ; 26.687 ; 26.687 ; 26.687 ;
; A[13]       ; D[3]          ; 27.955 ; 27.955 ; 27.955 ; 27.955 ;
; A[13]       ; D[4]          ; 29.196 ; 29.196 ; 29.196 ; 29.196 ;
; A[13]       ; D[5]          ; 26.543 ; 26.543 ; 26.543 ; 26.543 ;
; A[13]       ; D[6]          ; 26.455 ; 26.455 ; 26.455 ; 26.455 ;
; A[13]       ; D[7]          ; 27.050 ; 27.050 ; 27.050 ; 27.050 ;
; A[13]       ; FL_ADDR[13]   ; 11.669 ;        ;        ; 11.669 ;
; A[13]       ; FL_ADDR[14]   ; 18.233 ; 18.233 ; 18.233 ; 18.233 ;
; A[13]       ; FL_ADDR[15]   ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[13]       ; FL_ADDR[16]   ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; A[13]       ; FL_ADDR[17]   ; 18.815 ;        ;        ; 18.815 ;
; A[13]       ; FL_CE_N       ; 17.695 ; 19.551 ; 19.551 ; 17.695 ;
; A[13]       ; LEDG[0]       ;        ; 18.704 ; 18.704 ;        ;
; A[13]       ; LEDG[1]       ;        ; 24.391 ; 24.391 ;        ;
; A[13]       ; LEDG[2]       ; 19.352 ;        ;        ; 19.352 ;
; A[13]       ; LEDG[3]       ; 18.716 ;        ;        ; 18.716 ;
; A[13]       ; LEDG[4]       ; 23.023 ;        ;        ; 23.023 ;
; A[13]       ; LEDG[5]       ; 22.168 ;        ;        ; 22.168 ;
; A[13]       ; LEDG[6]       ; 22.032 ;        ;        ; 22.032 ;
; A[13]       ; LEDR[6]       ; 15.164 ; 19.209 ; 19.209 ; 15.164 ;
; A[13]       ; LEDR[8]       ; 14.225 ; 17.692 ; 17.692 ; 14.225 ;
; A[13]       ; SRAM_ADDR[13] ; 11.593 ;        ;        ; 11.593 ;
; A[13]       ; SRAM_CE_N     ; 24.197 ;        ;        ; 24.197 ;
; A[13]       ; SRAM_DQ[0]    ; 24.191 ; 24.191 ; 24.191 ; 24.191 ;
; A[13]       ; SRAM_DQ[1]    ; 24.201 ; 24.201 ; 24.201 ; 24.201 ;
; A[13]       ; SRAM_DQ[2]    ; 23.920 ; 23.920 ; 23.920 ; 23.920 ;
; A[13]       ; SRAM_DQ[3]    ; 23.930 ; 23.930 ; 23.930 ; 23.930 ;
; A[13]       ; SRAM_DQ[4]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[5]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[6]    ; 23.316 ; 23.316 ; 23.316 ; 23.316 ;
; A[13]       ; SRAM_DQ[7]    ; 23.326 ; 23.326 ; 23.326 ; 23.326 ;
; A[13]       ; SRAM_DQ[8]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[9]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[10]   ; 24.164 ; 24.164 ; 24.164 ; 24.164 ;
; A[13]       ; SRAM_DQ[11]   ; 23.883 ; 23.883 ; 23.883 ; 23.883 ;
; A[13]       ; SRAM_DQ[12]   ; 23.667 ; 23.667 ; 23.667 ; 23.667 ;
; A[13]       ; SRAM_DQ[13]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[14]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[15]   ; 24.163 ; 24.163 ; 24.163 ; 24.163 ;
; A[14]       ; D[0]          ; 31.187 ; 31.187 ; 31.187 ; 31.187 ;
; A[14]       ; D[1]          ; 29.551 ; 29.551 ; 29.551 ; 29.551 ;
; A[14]       ; D[2]          ; 26.744 ; 26.744 ; 26.744 ; 26.744 ;
; A[14]       ; D[3]          ; 28.012 ; 28.012 ; 28.012 ; 28.012 ;
; A[14]       ; D[4]          ; 29.253 ; 29.253 ; 29.253 ; 29.253 ;
; A[14]       ; D[5]          ; 26.600 ; 26.600 ; 26.600 ; 26.600 ;
; A[14]       ; D[6]          ; 26.512 ; 26.512 ; 26.512 ; 26.512 ;
; A[14]       ; D[7]          ; 27.107 ; 27.107 ; 27.107 ; 27.107 ;
; A[14]       ; FL_ADDR[14]   ; 18.290 ; 18.290 ; 18.290 ; 18.290 ;
; A[14]       ; FL_ADDR[15]   ; 18.662 ; 18.662 ; 18.662 ; 18.662 ;
; A[14]       ; FL_ADDR[16]   ; 18.221 ; 18.221 ; 18.221 ; 18.221 ;
; A[14]       ; FL_ADDR[17]   ; 18.872 ; 16.361 ; 16.361 ; 18.872 ;
; A[14]       ; FL_CE_N       ; 17.752 ; 19.608 ; 19.608 ; 17.752 ;
; A[14]       ; LEDG[0]       ; 16.250 ; 18.761 ; 18.761 ; 16.250 ;
; A[14]       ; LEDG[1]       ; 17.868 ; 24.448 ; 24.448 ; 17.868 ;
; A[14]       ; LEDG[2]       ; 19.409 ;        ;        ; 19.409 ;
; A[14]       ; LEDG[3]       ; 18.773 ; 16.262 ; 16.262 ; 18.773 ;
; A[14]       ; LEDG[4]       ; 23.080 ; 16.500 ; 16.500 ; 23.080 ;
; A[14]       ; LEDG[5]       ; 22.225 ; 15.595 ; 15.595 ; 22.225 ;
; A[14]       ; LEDG[6]       ; 22.089 ; 15.500 ; 15.500 ; 22.089 ;
; A[14]       ; LEDR[6]       ; 16.755 ; 19.266 ; 19.266 ; 16.755 ;
; A[14]       ; LEDR[8]       ; 14.725 ; 17.749 ; 17.749 ; 14.725 ;
; A[14]       ; SRAM_ADDR[14] ; 16.451 ; 16.451 ; 16.451 ; 16.451 ;
; A[14]       ; SRAM_ADDR[15] ; 17.525 ; 17.525 ; 17.525 ; 17.525 ;
; A[14]       ; SRAM_ADDR[16] ; 18.010 ; 18.010 ; 18.010 ; 18.010 ;
; A[14]       ; SRAM_ADDR[17] ; 18.227 ; 18.227 ; 18.227 ; 18.227 ;
; A[14]       ; SRAM_CE_N     ; 24.254 ; 17.674 ; 17.674 ; 24.254 ;
; A[14]       ; SRAM_DQ[0]    ; 24.248 ; 24.248 ; 24.248 ; 24.248 ;
; A[14]       ; SRAM_DQ[1]    ; 24.258 ; 24.258 ; 24.258 ; 24.258 ;
; A[14]       ; SRAM_DQ[2]    ; 23.977 ; 23.977 ; 23.977 ; 23.977 ;
; A[14]       ; SRAM_DQ[3]    ; 23.987 ; 23.987 ; 23.987 ; 23.987 ;
; A[14]       ; SRAM_DQ[4]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[14]       ; SRAM_DQ[5]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[14]       ; SRAM_DQ[6]    ; 23.373 ; 23.373 ; 23.373 ; 23.373 ;
; A[14]       ; SRAM_DQ[7]    ; 23.383 ; 23.383 ; 23.383 ; 23.383 ;
; A[14]       ; SRAM_DQ[8]    ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; A[14]       ; SRAM_DQ[9]    ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; A[14]       ; SRAM_DQ[10]   ; 24.221 ; 24.221 ; 24.221 ; 24.221 ;
; A[14]       ; SRAM_DQ[11]   ; 23.940 ; 23.940 ; 23.940 ; 23.940 ;
; A[14]       ; SRAM_DQ[12]   ; 23.724 ; 23.724 ; 23.724 ; 23.724 ;
; A[14]       ; SRAM_DQ[13]   ; 24.231 ; 24.231 ; 24.231 ; 24.231 ;
; A[14]       ; SRAM_DQ[14]   ; 24.231 ; 24.231 ; 24.231 ; 24.231 ;
; A[14]       ; SRAM_DQ[15]   ; 24.220 ; 24.220 ; 24.220 ; 24.220 ;
; A[14]       ; SRAM_LB_N     ; 17.442 ; 17.442 ; 17.442 ; 17.442 ;
; A[14]       ; SRAM_UB_N     ; 16.827 ; 16.827 ; 16.827 ; 16.827 ;
; A[15]       ; D[0]          ; 26.815 ; 26.815 ; 26.815 ; 26.815 ;
; A[15]       ; D[1]          ; 25.179 ; 25.179 ; 25.179 ; 25.179 ;
; A[15]       ; D[2]          ; 25.821 ; 25.821 ; 25.821 ; 25.821 ;
; A[15]       ; D[3]          ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[15]       ; D[4]          ; 24.881 ; 24.881 ; 24.881 ; 24.881 ;
; A[15]       ; D[5]          ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[15]       ; D[6]          ; 22.787 ; 22.787 ; 22.787 ; 22.787 ;
; A[15]       ; D[7]          ; 23.068 ; 23.068 ; 23.068 ; 23.068 ;
; A[15]       ; FL_ADDR[14]   ; 15.044 ; 15.044 ; 15.044 ; 15.044 ;
; A[15]       ; FL_ADDR[15]   ; 15.416 ; 15.416 ; 15.416 ; 15.416 ;
; A[15]       ; FL_ADDR[16]   ; 14.975 ; 14.975 ; 14.975 ; 14.975 ;
; A[15]       ; FL_ADDR[17]   ; 15.626 ; 15.626 ; 15.626 ; 15.626 ;
; A[15]       ; FL_CE_N       ; 16.362 ; 16.362 ; 16.362 ; 16.362 ;
; A[15]       ; LEDG[0]       ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; A[15]       ; LEDG[1]       ; 17.133 ; 20.076 ; 20.076 ; 17.133 ;
; A[15]       ; LEDG[2]       ; 15.037 ;        ;        ; 15.037 ;
; A[15]       ; LEDG[3]       ; 15.527 ; 15.527 ; 15.527 ; 15.527 ;
; A[15]       ; LEDG[4]       ; 18.708 ; 15.765 ; 15.765 ; 18.708 ;
; A[15]       ; LEDG[5]       ; 17.853 ; 14.860 ; 14.860 ; 17.853 ;
; A[15]       ; LEDG[6]       ; 17.717 ; 14.765 ; 14.765 ; 17.717 ;
; A[15]       ; LEDR[6]       ; 16.020 ; 16.020 ; 16.020 ; 16.020 ;
; A[15]       ; LEDR[8]       ; 13.990 ; 13.990 ; 13.990 ; 13.990 ;
; A[15]       ; SRAM_ADDR[14] ; 13.919 ; 13.919 ; 13.919 ; 13.919 ;
; A[15]       ; SRAM_ADDR[15] ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; A[15]       ; SRAM_ADDR[16] ; 17.071 ; 17.071 ; 17.071 ; 17.071 ;
; A[15]       ; SRAM_ADDR[17] ; 17.633 ; 17.633 ; 17.633 ; 17.633 ;
; A[15]       ; SRAM_CE_N     ; 19.882 ; 16.939 ; 16.939 ; 19.882 ;
; A[15]       ; SRAM_DQ[0]    ; 19.876 ; 19.876 ; 19.876 ; 19.876 ;
; A[15]       ; SRAM_DQ[1]    ; 19.886 ; 19.886 ; 19.886 ; 19.886 ;
; A[15]       ; SRAM_DQ[2]    ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[15]       ; SRAM_DQ[3]    ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[15]       ; SRAM_DQ[4]    ; 19.325 ; 19.325 ; 19.325 ; 19.325 ;
; A[15]       ; SRAM_DQ[5]    ; 19.325 ; 19.325 ; 19.325 ; 19.325 ;
; A[15]       ; SRAM_DQ[6]    ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; A[15]       ; SRAM_DQ[7]    ; 19.011 ; 19.011 ; 19.011 ; 19.011 ;
; A[15]       ; SRAM_DQ[8]    ; 19.578 ; 19.578 ; 19.578 ; 19.578 ;
; A[15]       ; SRAM_DQ[9]    ; 19.578 ; 19.578 ; 19.578 ; 19.578 ;
; A[15]       ; SRAM_DQ[10]   ; 19.849 ; 19.849 ; 19.849 ; 19.849 ;
; A[15]       ; SRAM_DQ[11]   ; 19.568 ; 19.568 ; 19.568 ; 19.568 ;
; A[15]       ; SRAM_DQ[12]   ; 19.352 ; 19.352 ; 19.352 ; 19.352 ;
; A[15]       ; SRAM_DQ[13]   ; 19.859 ; 19.859 ; 19.859 ; 19.859 ;
; A[15]       ; SRAM_DQ[14]   ; 19.859 ; 19.859 ; 19.859 ; 19.859 ;
; A[15]       ; SRAM_DQ[15]   ; 19.848 ; 19.848 ; 19.848 ; 19.848 ;
; A[15]       ; SRAM_LB_N     ; 16.848 ; 16.848 ; 16.848 ; 16.848 ;
; A[15]       ; SRAM_UB_N     ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.473 ;        ;        ; 11.473 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 11.402 ;        ;        ; 11.402 ;
; D[2]        ; SRAM_DQ[10]   ; 11.375 ;        ;        ; 11.375 ;
; D[3]        ; SRAM_DQ[3]    ; 14.113 ;        ;        ; 14.113 ;
; D[3]        ; SRAM_DQ[11]   ; 14.064 ;        ;        ; 14.064 ;
; D[4]        ; SRAM_DQ[4]    ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12]   ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]    ; 10.503 ;        ;        ; 10.503 ;
; D[5]        ; SRAM_DQ[13]   ; 10.485 ;        ;        ; 10.485 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.970 ;        ;        ; 10.970 ;
; D[7]        ; SRAM_DQ[15]   ; 10.107 ;        ;        ; 10.107 ;
; FL_DQ[0]    ; D[0]          ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; FL_DQ[1]    ; D[1]          ; 15.689 ; 15.689 ; 15.689 ; 15.689 ;
; FL_DQ[2]    ; D[2]          ; 14.628 ;        ;        ; 14.628 ;
; FL_DQ[3]    ; D[3]          ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; FL_DQ[4]    ; D[4]          ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; FL_DQ[5]    ; D[5]          ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; FL_DQ[6]    ; D[6]          ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; FL_DQ[7]    ; D[7]          ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; IORQ_n      ; BUSDIR_n      ; 11.873 ;        ;        ; 11.873 ;
; IORQ_n      ; D[0]          ; 22.939 ; 22.939 ; 22.939 ; 22.939 ;
; IORQ_n      ; D[1]          ; 22.923 ; 22.923 ; 22.923 ; 22.923 ;
; IORQ_n      ; D[2]          ; 22.113 ; 22.113 ; 22.113 ; 22.113 ;
; IORQ_n      ; D[3]          ; 19.621 ; 19.621 ; 19.621 ; 19.621 ;
; IORQ_n      ; D[4]          ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; IORQ_n      ; D[5]          ; 13.680 ; 13.680 ; 13.680 ; 13.680 ;
; IORQ_n      ; D[6]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; IORQ_n      ; D[7]          ; 14.012 ; 14.012 ; 14.012 ; 14.012 ;
; IORQ_n      ; U1OE_n        ; 14.621 ;        ;        ; 14.621 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.773 ; 12.773 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.767 ; 12.767 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.924 ; 11.924 ;        ;
; M1_n        ; D[0]          ; 22.363 ; 22.363 ; 22.363 ; 22.363 ;
; M1_n        ; D[1]          ; 22.347 ; 22.347 ; 22.347 ; 22.347 ;
; M1_n        ; D[2]          ; 21.537 ; 21.537 ; 21.537 ; 21.537 ;
; M1_n        ; D[3]          ; 19.045 ; 19.045 ; 19.045 ; 19.045 ;
; M1_n        ; D[4]          ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; M1_n        ; D[5]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; M1_n        ; D[6]          ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; M1_n        ; D[7]          ; 14.063 ; 14.063 ; 14.063 ; 14.063 ;
; M1_n        ; U1OE_n        ;        ; 15.068 ; 15.068 ;        ;
; RD_n        ; BUSDIR_n      ; 12.659 ;        ;        ; 12.659 ;
; RD_n        ; D[0]          ; 23.626 ; 23.626 ; 23.626 ; 23.626 ;
; RD_n        ; D[1]          ; 23.610 ; 23.610 ; 23.610 ; 23.610 ;
; RD_n        ; D[2]          ; 22.800 ; 22.800 ; 22.800 ; 22.800 ;
; RD_n        ; D[3]          ; 20.308 ; 20.308 ; 20.308 ; 20.308 ;
; RD_n        ; D[4]          ; 23.216 ; 23.216 ; 23.216 ; 23.216 ;
; RD_n        ; D[5]          ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; RD_n        ; D[6]          ; 18.788 ; 18.788 ; 18.788 ; 18.788 ;
; RD_n        ; D[7]          ; 19.383 ; 19.383 ; 19.383 ; 19.383 ;
; RD_n        ; FL_CE_N       ; 13.483 ;        ;        ; 13.483 ;
; RD_n        ; FL_OE_N       ; 10.616 ;        ;        ; 10.616 ;
; RD_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
; RESET_n     ; LEDG[7]       ;        ; 12.849 ; 12.849 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.843 ; 12.843 ;        ;
; SLTSL_n     ; D[0]          ; 24.368 ; 24.368 ; 24.368 ; 24.368 ;
; SLTSL_n     ; D[1]          ; 23.075 ; 23.075 ; 23.075 ; 23.075 ;
; SLTSL_n     ; D[2]          ; 21.594 ; 21.594 ; 21.594 ; 21.594 ;
; SLTSL_n     ; D[3]          ; 21.577 ; 21.577 ; 21.577 ; 21.577 ;
; SLTSL_n     ; D[4]          ; 22.434 ; 22.434 ; 22.434 ; 22.434 ;
; SLTSL_n     ; D[5]          ; 21.208 ; 21.208 ; 21.208 ; 21.208 ;
; SLTSL_n     ; D[6]          ; 21.259 ; 21.259 ; 21.259 ; 21.259 ;
; SLTSL_n     ; D[7]          ; 21.540 ; 21.540 ; 21.540 ; 21.540 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.039 ; 15.039 ; 15.039 ; 15.039 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; SLTSL_n     ; FL_ADDR[16]   ; 14.970 ; 14.970 ; 14.970 ; 14.970 ;
; SLTSL_n     ; FL_ADDR[17]   ; 15.621 ;        ;        ; 15.621 ;
; SLTSL_n     ; FL_CE_N       ; 14.501 ; 16.357 ; 16.357 ; 14.501 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.510 ; 15.510 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.485 ; 15.485 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.522 ;        ;        ; 15.522 ;
; SLTSL_n     ; LEDG[4]       ; 14.117 ;        ;        ; 14.117 ;
; SLTSL_n     ; LEDG[5]       ; 13.257 ;        ;        ; 13.257 ;
; SLTSL_n     ; LEDG[6]       ; 13.120 ;        ;        ; 13.120 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.015 ; 16.015 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.686 ; 14.686 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.291 ;        ;        ; 15.291 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.014 ; 15.014 ; 15.014 ; 15.014 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.024 ; 15.024 ; 15.024 ; 15.024 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.977 ; 14.977 ; 14.977 ; 14.977 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 14.761 ; 14.761 ; 14.761 ; 14.761 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.257 ; 15.257 ; 15.257 ; 15.257 ;
; SLTSL_n     ; U1OE_n        ; 12.690 ;        ;        ; 12.690 ;
; SRAM_DQ[0]  ; D[0]          ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; SRAM_DQ[1]  ; D[1]          ; 17.647 ; 17.647 ; 17.647 ; 17.647 ;
; SRAM_DQ[2]  ; D[2]          ; 18.313 ;        ;        ; 18.313 ;
; SRAM_DQ[3]  ; D[3]          ; 16.231 ; 16.231 ; 16.231 ; 16.231 ;
; SRAM_DQ[4]  ; D[4]          ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; SRAM_DQ[5]  ; D[5]          ; 15.670 ; 15.670 ; 15.670 ; 15.670 ;
; SRAM_DQ[6]  ; D[6]          ; 15.376 ; 15.376 ; 15.376 ; 15.376 ;
; SRAM_DQ[7]  ; D[7]          ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; SRAM_DQ[8]  ; D[0]          ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; SRAM_DQ[9]  ; D[1]          ; 19.118 ; 19.118 ; 19.118 ; 19.118 ;
; SRAM_DQ[10] ; D[2]          ; 18.100 ;        ;        ; 18.100 ;
; SRAM_DQ[11] ; D[3]          ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SRAM_DQ[12] ; D[4]          ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; SRAM_DQ[13] ; D[5]          ; 14.294 ;        ;        ; 14.294 ;
; SRAM_DQ[14] ; D[6]          ; 14.212 ;        ;        ; 14.212 ;
; SRAM_DQ[15] ; D[7]          ; 15.051 ;        ;        ; 15.051 ;
; SW[0]       ; D[1]          ;        ; 8.045  ; 8.045  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 8.659  ; 8.659  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.606  ; 9.606  ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.549  ;        ;        ; 8.549  ;
; SW[8]       ; D[0]          ; 18.817 ; 18.817 ; 18.817 ; 18.817 ;
; SW[8]       ; D[1]          ; 17.181 ; 17.181 ; 17.181 ; 17.181 ;
; SW[8]       ; D[2]          ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; SW[8]       ; D[3]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; SW[8]       ; D[4]          ; 16.883 ; 16.883 ; 16.883 ; 16.883 ;
; SW[8]       ; D[5]          ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; SW[8]       ; D[6]          ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; SW[8]       ; D[7]          ; 14.737 ; 14.737 ; 14.737 ; 14.737 ;
; SW[8]       ; LEDG[1]       ; 8.554  ;        ;        ; 8.554  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.360  ; 8.360  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.054  ; 8.054  ; 8.054  ; 8.054  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; SW[8]       ; SRAM_DQ[2]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; SW[8]       ; SRAM_DQ[3]    ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.179  ; 7.179  ; 7.179  ; 7.179  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.189  ; 7.189  ; 7.189  ; 7.189  ;
; SW[8]       ; SRAM_DQ[8]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[9]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; SW[8]       ; SRAM_DQ[11]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.535  ; 7.535  ; 7.535  ; 7.535  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; SW[9]       ; D[0]          ; 20.972 ; 20.972 ; 20.972 ; 20.972 ;
; SW[9]       ; D[1]          ; 19.679 ; 19.679 ; 19.679 ; 19.679 ;
; SW[9]       ; D[2]          ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; SW[9]       ; D[3]          ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; SW[9]       ; D[4]          ; 19.038 ; 19.038 ; 19.038 ; 19.038 ;
; SW[9]       ; D[5]          ; 17.812 ; 17.812 ; 17.812 ; 17.812 ;
; SW[9]       ; D[6]          ; 17.863 ; 17.863 ; 17.863 ; 17.863 ;
; SW[9]       ; D[7]          ; 18.144 ; 18.144 ; 18.144 ; 18.144 ;
; SW[9]       ; FL_ADDR[14]   ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; SW[9]       ; FL_ADDR[15]   ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[9]       ; FL_ADDR[16]   ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.225 ; 12.225 ;        ;
; SW[9]       ; FL_CE_N       ; 12.961 ; 11.105 ; 11.105 ; 12.961 ;
; SW[9]       ; LEDG[0]       ; 12.114 ;        ;        ; 12.114 ;
; SW[9]       ; LEDG[1]       ; 12.089 ;        ;        ; 12.089 ;
; SW[9]       ; LEDG[3]       ;        ; 12.126 ; 12.126 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.721 ; 10.721 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.861  ; 9.861  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.724  ; 9.724  ;        ;
; SW[9]       ; LEDR[6]       ; 12.619 ;        ;        ; 12.619 ;
; SW[9]       ; LEDR[8]       ; 11.290 ;        ;        ; 11.290 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.895 ; 11.895 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.862 ; 11.862 ; 11.862 ; 11.862 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.365 ; 11.365 ; 11.365 ; 11.365 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; U1OE_n        ;        ; 9.294  ; 9.294  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; WR_n        ; SRAM_DQ[1]    ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; WR_n        ; SRAM_DQ[2]    ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; WR_n        ; SRAM_DQ[3]    ; 12.135 ; 12.135 ; 12.135 ; 12.135 ;
; WR_n        ; SRAM_DQ[4]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[5]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[6]    ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; WR_n        ; SRAM_DQ[7]    ; 11.531 ; 11.531 ; 11.531 ; 11.531 ;
; WR_n        ; SRAM_DQ[8]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[9]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[10]   ; 12.370 ; 12.370 ; 12.370 ; 12.370 ;
; WR_n        ; SRAM_DQ[11]   ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; WR_n        ; SRAM_DQ[12]   ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; WR_n        ; SRAM_DQ[13]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[14]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[15]   ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; WR_n        ; SRAM_WE_N     ; 10.576 ;        ;        ; 10.576 ;
; WR_n        ; U1OE_n        ; 15.414 ;        ;        ; 15.414 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.602 ; 15.602 ; 15.602 ; 15.602 ;
; A[0]        ; D[1]          ; 15.604 ; 15.604 ; 15.604 ; 15.604 ;
; A[0]        ; D[2]          ; 14.635 ; 15.247 ; 15.247 ; 14.635 ;
; A[0]        ; D[3]          ; 15.230 ; 15.230 ; 15.230 ; 15.230 ;
; A[0]        ; D[4]          ; 15.230 ; 15.230 ; 15.230 ; 15.230 ;
; A[0]        ; D[5]          ; 14.043 ; 14.155 ; 14.155 ; 14.043 ;
; A[0]        ; D[6]          ; 13.443 ; 14.083 ; 14.083 ; 13.443 ;
; A[0]        ; D[7]          ; 14.071 ; 14.711 ; 14.711 ; 14.071 ;
; A[0]        ; FL_ADDR[0]    ; 10.775 ;        ;        ; 10.775 ;
; A[0]        ; FL_ADDR[14]   ; 14.518 ; 14.518 ; 14.518 ; 14.518 ;
; A[0]        ; FL_ADDR[15]   ; 14.890 ; 14.890 ; 14.890 ; 14.890 ;
; A[0]        ; FL_ADDR[16]   ; 14.449 ; 14.449 ; 14.449 ; 14.449 ;
; A[0]        ; FL_ADDR[17]   ; 15.100 ;        ;        ; 15.100 ;
; A[0]        ; FL_CE_N       ; 13.980 ; 15.065 ; 15.065 ; 13.980 ;
; A[0]        ; LEDG[0]       ;        ; 14.989 ; 14.989 ;        ;
; A[0]        ; LEDG[1]       ;        ; 20.676 ; 20.676 ;        ;
; A[0]        ; LEDG[2]       ; 15.637 ;        ;        ; 15.637 ;
; A[0]        ; LEDG[3]       ; 15.001 ;        ;        ; 15.001 ;
; A[0]        ; LEDG[4]       ; 19.308 ;        ;        ; 19.308 ;
; A[0]        ; LEDG[5]       ; 18.453 ;        ;        ; 18.453 ;
; A[0]        ; LEDG[6]       ; 18.317 ;        ;        ; 18.317 ;
; A[0]        ; LEDR[6]       ;        ; 15.494 ; 15.494 ;        ;
; A[0]        ; LEDR[8]       ;        ; 13.977 ; 13.977 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.229 ;        ;        ; 11.229 ;
; A[0]        ; SRAM_CE_N     ; 20.482 ;        ;        ; 20.482 ;
; A[0]        ; SRAM_DQ[0]    ; 20.476 ; 20.476 ; 20.476 ; 20.476 ;
; A[0]        ; SRAM_DQ[1]    ; 20.486 ; 20.486 ; 20.486 ; 20.486 ;
; A[0]        ; SRAM_DQ[2]    ; 20.205 ; 20.205 ; 20.205 ; 20.205 ;
; A[0]        ; SRAM_DQ[3]    ; 20.215 ; 20.215 ; 20.215 ; 20.215 ;
; A[0]        ; SRAM_DQ[4]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[5]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[6]    ; 19.601 ; 19.601 ; 19.601 ; 19.601 ;
; A[0]        ; SRAM_DQ[7]    ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[0]        ; SRAM_DQ[8]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[9]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[10]   ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[0]        ; SRAM_DQ[11]   ; 20.168 ; 20.168 ; 20.168 ; 20.168 ;
; A[0]        ; SRAM_DQ[12]   ; 19.952 ; 19.952 ; 19.952 ; 19.952 ;
; A[0]        ; SRAM_DQ[13]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[14]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[15]   ; 20.448 ; 20.448 ; 20.448 ; 20.448 ;
; A[1]        ; D[0]          ; 16.349 ; 16.349 ; 16.349 ; 16.349 ;
; A[1]        ; D[1]          ; 16.351 ; 16.351 ; 16.351 ; 16.351 ;
; A[1]        ; D[2]          ; 15.788 ; 14.864 ; 14.864 ; 15.788 ;
; A[1]        ; D[3]          ; 15.977 ; 15.977 ; 15.977 ; 15.977 ;
; A[1]        ; D[4]          ; 15.977 ; 15.977 ; 15.977 ; 15.977 ;
; A[1]        ; D[5]          ; 14.384 ; 14.272 ; 14.272 ; 14.384 ;
; A[1]        ; D[6]          ; 14.942 ; 13.672 ; 13.672 ; 14.942 ;
; A[1]        ; D[7]          ; 15.544 ; 14.300 ; 14.300 ; 15.544 ;
; A[1]        ; FL_ADDR[1]    ; 10.795 ;        ;        ; 10.795 ;
; A[1]        ; FL_ADDR[14]   ; 15.265 ; 15.265 ; 15.265 ; 15.265 ;
; A[1]        ; FL_ADDR[15]   ; 15.637 ; 15.637 ; 15.637 ; 15.637 ;
; A[1]        ; FL_ADDR[16]   ; 15.196 ; 15.196 ; 15.196 ; 15.196 ;
; A[1]        ; FL_ADDR[17]   ; 15.847 ;        ;        ; 15.847 ;
; A[1]        ; FL_CE_N       ; 14.727 ; 15.812 ; 15.812 ; 14.727 ;
; A[1]        ; LEDG[0]       ;        ; 15.736 ; 15.736 ;        ;
; A[1]        ; LEDG[1]       ;        ; 21.423 ; 21.423 ;        ;
; A[1]        ; LEDG[2]       ; 16.384 ;        ;        ; 16.384 ;
; A[1]        ; LEDG[3]       ; 15.748 ;        ;        ; 15.748 ;
; A[1]        ; LEDG[4]       ; 20.055 ;        ;        ; 20.055 ;
; A[1]        ; LEDG[5]       ; 19.200 ;        ;        ; 19.200 ;
; A[1]        ; LEDG[6]       ; 19.064 ;        ;        ; 19.064 ;
; A[1]        ; LEDR[6]       ;        ; 16.241 ; 16.241 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.724 ; 14.724 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.327 ;        ;        ; 11.327 ;
; A[1]        ; SRAM_CE_N     ; 21.229 ;        ;        ; 21.229 ;
; A[1]        ; SRAM_DQ[0]    ; 21.223 ; 21.223 ; 21.223 ; 21.223 ;
; A[1]        ; SRAM_DQ[1]    ; 21.233 ; 21.233 ; 21.233 ; 21.233 ;
; A[1]        ; SRAM_DQ[2]    ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[1]        ; SRAM_DQ[3]    ; 20.962 ; 20.962 ; 20.962 ; 20.962 ;
; A[1]        ; SRAM_DQ[4]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[5]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[6]    ; 20.348 ; 20.348 ; 20.348 ; 20.348 ;
; A[1]        ; SRAM_DQ[7]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[1]        ; SRAM_DQ[8]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[9]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[10]   ; 21.196 ; 21.196 ; 21.196 ; 21.196 ;
; A[1]        ; SRAM_DQ[11]   ; 20.915 ; 20.915 ; 20.915 ; 20.915 ;
; A[1]        ; SRAM_DQ[12]   ; 20.699 ; 20.699 ; 20.699 ; 20.699 ;
; A[1]        ; SRAM_DQ[13]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[14]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[15]   ; 21.195 ; 21.195 ; 21.195 ; 21.195 ;
; A[3]        ; BUSDIR_n      ;        ; 13.200 ; 13.200 ;        ;
; A[3]        ; D[0]          ; 15.484 ; 15.484 ; 15.484 ; 15.484 ;
; A[3]        ; D[1]          ; 15.486 ; 15.486 ; 15.486 ; 15.486 ;
; A[3]        ; D[2]          ; 15.129 ; 14.567 ; 14.567 ; 15.129 ;
; A[3]        ; D[3]          ; 15.112 ; 15.112 ; 15.112 ; 15.112 ;
; A[3]        ; D[4]          ; 15.112 ; 15.112 ; 15.112 ; 15.112 ;
; A[3]        ; D[5]          ; 14.087 ; 13.975 ; 13.975 ; 14.087 ;
; A[3]        ; D[6]          ; 14.645 ; 13.375 ; 13.375 ; 14.645 ;
; A[3]        ; D[7]          ; 15.075 ; 14.003 ; 14.003 ; 15.075 ;
; A[3]        ; FL_ADDR[3]    ; 9.596  ;        ;        ; 9.596  ;
; A[3]        ; FL_ADDR[14]   ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[3]        ; FL_ADDR[15]   ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[3]        ; FL_ADDR[16]   ; 14.331 ; 14.331 ; 14.331 ; 14.331 ;
; A[3]        ; FL_ADDR[17]   ; 14.982 ;        ;        ; 14.982 ;
; A[3]        ; FL_CE_N       ; 13.862 ; 14.947 ; 14.947 ; 13.862 ;
; A[3]        ; LEDG[0]       ;        ; 14.871 ; 14.871 ;        ;
; A[3]        ; LEDG[1]       ;        ; 20.558 ; 20.558 ;        ;
; A[3]        ; LEDG[2]       ; 15.519 ;        ;        ; 15.519 ;
; A[3]        ; LEDG[3]       ; 14.883 ;        ;        ; 14.883 ;
; A[3]        ; LEDG[4]       ; 19.190 ;        ;        ; 19.190 ;
; A[3]        ; LEDG[5]       ; 18.335 ;        ;        ; 18.335 ;
; A[3]        ; LEDG[6]       ; 18.199 ;        ;        ; 18.199 ;
; A[3]        ; LEDR[6]       ;        ; 15.376 ; 15.376 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.859 ; 13.859 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.786 ;        ;        ; 10.786 ;
; A[3]        ; SRAM_CE_N     ; 20.364 ;        ;        ; 20.364 ;
; A[3]        ; SRAM_DQ[0]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[3]        ; SRAM_DQ[1]    ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[3]        ; SRAM_DQ[2]    ; 20.087 ; 20.087 ; 20.087 ; 20.087 ;
; A[3]        ; SRAM_DQ[3]    ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; A[3]        ; SRAM_DQ[4]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[5]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[6]    ; 19.483 ; 19.483 ; 19.483 ; 19.483 ;
; A[3]        ; SRAM_DQ[7]    ; 19.493 ; 19.493 ; 19.493 ; 19.493 ;
; A[3]        ; SRAM_DQ[8]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[9]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[10]   ; 20.331 ; 20.331 ; 20.331 ; 20.331 ;
; A[3]        ; SRAM_DQ[11]   ; 20.050 ; 20.050 ; 20.050 ; 20.050 ;
; A[3]        ; SRAM_DQ[12]   ; 19.834 ; 19.834 ; 19.834 ; 19.834 ;
; A[3]        ; SRAM_DQ[13]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[14]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[15]   ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[3]        ; U1OE_n        ;        ; 13.561 ; 13.561 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.323 ; 16.323 ;        ;
; A[4]        ; D[0]          ; 18.871 ; 18.871 ; 18.871 ; 18.871 ;
; A[4]        ; D[1]          ; 18.873 ; 18.873 ; 18.873 ; 18.873 ;
; A[4]        ; D[2]          ; 17.662 ; 18.516 ; 18.516 ; 17.662 ;
; A[4]        ; D[3]          ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; A[4]        ; D[4]          ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; A[4]        ; D[5]          ; 17.070 ; 17.182 ; 17.182 ; 17.070 ;
; A[4]        ; D[6]          ; 16.470 ; 17.403 ; 17.403 ; 16.470 ;
; A[4]        ; D[7]          ; 17.098 ; 18.031 ; 18.031 ; 17.098 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 17.838 ; 17.838 ; 17.838 ; 17.838 ;
; A[4]        ; FL_ADDR[15]   ; 18.210 ; 18.210 ; 18.210 ; 18.210 ;
; A[4]        ; FL_ADDR[16]   ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; A[4]        ; FL_ADDR[17]   ; 18.420 ;        ;        ; 18.420 ;
; A[4]        ; FL_CE_N       ; 15.591 ; 18.385 ; 18.385 ; 15.591 ;
; A[4]        ; LEDG[0]       ;        ; 18.309 ; 18.309 ;        ;
; A[4]        ; LEDG[1]       ;        ; 23.996 ; 23.996 ;        ;
; A[4]        ; LEDG[2]       ; 18.957 ;        ;        ; 18.957 ;
; A[4]        ; LEDG[3]       ; 18.321 ;        ;        ; 18.321 ;
; A[4]        ; LEDG[4]       ; 22.628 ;        ;        ; 22.628 ;
; A[4]        ; LEDG[5]       ; 21.773 ;        ;        ; 21.773 ;
; A[4]        ; LEDG[6]       ; 21.637 ;        ;        ; 21.637 ;
; A[4]        ; LEDR[6]       ; 14.859 ; 18.814 ; 18.814 ; 14.859 ;
; A[4]        ; LEDR[8]       ;        ; 17.297 ; 17.297 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.499 ;        ;        ; 10.499 ;
; A[4]        ; SRAM_CE_N     ; 23.802 ;        ;        ; 23.802 ;
; A[4]        ; SRAM_DQ[0]    ; 23.796 ; 23.796 ; 23.796 ; 23.796 ;
; A[4]        ; SRAM_DQ[1]    ; 23.806 ; 23.806 ; 23.806 ; 23.806 ;
; A[4]        ; SRAM_DQ[2]    ; 23.525 ; 23.525 ; 23.525 ; 23.525 ;
; A[4]        ; SRAM_DQ[3]    ; 23.535 ; 23.535 ; 23.535 ; 23.535 ;
; A[4]        ; SRAM_DQ[4]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[5]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[6]    ; 22.921 ; 22.921 ; 22.921 ; 22.921 ;
; A[4]        ; SRAM_DQ[7]    ; 22.931 ; 22.931 ; 22.931 ; 22.931 ;
; A[4]        ; SRAM_DQ[8]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[9]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[10]   ; 23.769 ; 23.769 ; 23.769 ; 23.769 ;
; A[4]        ; SRAM_DQ[11]   ; 23.488 ; 23.488 ; 23.488 ; 23.488 ;
; A[4]        ; SRAM_DQ[12]   ; 23.272 ; 23.272 ; 23.272 ; 23.272 ;
; A[4]        ; SRAM_DQ[13]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[14]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[15]   ; 23.768 ; 23.768 ; 23.768 ; 23.768 ;
; A[4]        ; U1OE_n        ;        ; 16.684 ; 16.684 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 16.421 ; 16.421 ;        ;
; A[5]        ; D[0]          ; 18.969 ; 18.969 ; 18.969 ; 18.969 ;
; A[5]        ; D[1]          ; 18.971 ; 18.971 ; 18.971 ; 18.971 ;
; A[5]        ; D[2]          ; 17.760 ; 18.614 ; 18.614 ; 17.760 ;
; A[5]        ; D[3]          ; 18.597 ; 18.597 ; 18.597 ; 18.597 ;
; A[5]        ; D[4]          ; 18.597 ; 18.597 ; 18.597 ; 18.597 ;
; A[5]        ; D[5]          ; 17.168 ; 17.280 ; 17.280 ; 17.168 ;
; A[5]        ; D[6]          ; 16.568 ; 17.501 ; 17.501 ; 16.568 ;
; A[5]        ; D[7]          ; 17.196 ; 18.129 ; 18.129 ; 17.196 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; A[5]        ; FL_ADDR[15]   ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; A[5]        ; FL_ADDR[16]   ; 17.867 ; 17.867 ; 17.867 ; 17.867 ;
; A[5]        ; FL_ADDR[17]   ; 18.518 ;        ;        ; 18.518 ;
; A[5]        ; FL_CE_N       ; 15.689 ; 18.483 ; 18.483 ; 15.689 ;
; A[5]        ; LEDG[0]       ;        ; 18.407 ; 18.407 ;        ;
; A[5]        ; LEDG[1]       ;        ; 24.094 ; 24.094 ;        ;
; A[5]        ; LEDG[2]       ; 19.055 ;        ;        ; 19.055 ;
; A[5]        ; LEDG[3]       ; 18.419 ;        ;        ; 18.419 ;
; A[5]        ; LEDG[4]       ; 22.726 ;        ;        ; 22.726 ;
; A[5]        ; LEDG[5]       ; 21.871 ;        ;        ; 21.871 ;
; A[5]        ; LEDG[6]       ; 21.735 ;        ;        ; 21.735 ;
; A[5]        ; LEDR[6]       ; 14.957 ; 18.912 ; 18.912 ; 14.957 ;
; A[5]        ; LEDR[8]       ;        ; 17.395 ; 17.395 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 23.900 ;        ;        ; 23.900 ;
; A[5]        ; SRAM_DQ[0]    ; 23.894 ; 23.894 ; 23.894 ; 23.894 ;
; A[5]        ; SRAM_DQ[1]    ; 23.904 ; 23.904 ; 23.904 ; 23.904 ;
; A[5]        ; SRAM_DQ[2]    ; 23.623 ; 23.623 ; 23.623 ; 23.623 ;
; A[5]        ; SRAM_DQ[3]    ; 23.633 ; 23.633 ; 23.633 ; 23.633 ;
; A[5]        ; SRAM_DQ[4]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[5]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[6]    ; 23.019 ; 23.019 ; 23.019 ; 23.019 ;
; A[5]        ; SRAM_DQ[7]    ; 23.029 ; 23.029 ; 23.029 ; 23.029 ;
; A[5]        ; SRAM_DQ[8]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[9]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[10]   ; 23.867 ; 23.867 ; 23.867 ; 23.867 ;
; A[5]        ; SRAM_DQ[11]   ; 23.586 ; 23.586 ; 23.586 ; 23.586 ;
; A[5]        ; SRAM_DQ[12]   ; 23.370 ; 23.370 ; 23.370 ; 23.370 ;
; A[5]        ; SRAM_DQ[13]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[14]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[15]   ; 23.866 ; 23.866 ; 23.866 ; 23.866 ;
; A[5]        ; U1OE_n        ;        ; 16.782 ; 16.782 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.828 ; 16.828 ;        ;
; A[6]        ; D[0]          ; 19.376 ; 19.376 ; 19.376 ; 19.376 ;
; A[6]        ; D[1]          ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[6]        ; D[2]          ; 18.167 ; 19.021 ; 19.021 ; 18.167 ;
; A[6]        ; D[3]          ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[6]        ; D[4]          ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[6]        ; D[5]          ; 17.575 ; 17.687 ; 17.687 ; 17.575 ;
; A[6]        ; D[6]          ; 16.975 ; 17.908 ; 17.908 ; 16.975 ;
; A[6]        ; D[7]          ; 17.603 ; 18.536 ; 18.536 ; 17.603 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 18.343 ; 18.343 ; 18.343 ; 18.343 ;
; A[6]        ; FL_ADDR[15]   ; 18.715 ; 18.715 ; 18.715 ; 18.715 ;
; A[6]        ; FL_ADDR[16]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; FL_ADDR[17]   ; 18.925 ;        ;        ; 18.925 ;
; A[6]        ; FL_CE_N       ; 16.096 ; 18.890 ; 18.890 ; 16.096 ;
; A[6]        ; LEDG[0]       ;        ; 18.814 ; 18.814 ;        ;
; A[6]        ; LEDG[1]       ;        ; 24.501 ; 24.501 ;        ;
; A[6]        ; LEDG[2]       ; 19.462 ;        ;        ; 19.462 ;
; A[6]        ; LEDG[3]       ; 18.826 ;        ;        ; 18.826 ;
; A[6]        ; LEDG[4]       ; 23.133 ;        ;        ; 23.133 ;
; A[6]        ; LEDG[5]       ; 22.278 ;        ;        ; 22.278 ;
; A[6]        ; LEDG[6]       ; 22.142 ;        ;        ; 22.142 ;
; A[6]        ; LEDR[6]       ; 15.364 ; 19.319 ; 19.319 ; 15.364 ;
; A[6]        ; LEDR[8]       ;        ; 17.802 ; 17.802 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 24.307 ;        ;        ; 24.307 ;
; A[6]        ; SRAM_DQ[0]    ; 24.301 ; 24.301 ; 24.301 ; 24.301 ;
; A[6]        ; SRAM_DQ[1]    ; 24.311 ; 24.311 ; 24.311 ; 24.311 ;
; A[6]        ; SRAM_DQ[2]    ; 24.030 ; 24.030 ; 24.030 ; 24.030 ;
; A[6]        ; SRAM_DQ[3]    ; 24.040 ; 24.040 ; 24.040 ; 24.040 ;
; A[6]        ; SRAM_DQ[4]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[5]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[6]    ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; A[6]        ; SRAM_DQ[7]    ; 23.436 ; 23.436 ; 23.436 ; 23.436 ;
; A[6]        ; SRAM_DQ[8]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[9]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[10]   ; 24.274 ; 24.274 ; 24.274 ; 24.274 ;
; A[6]        ; SRAM_DQ[11]   ; 23.993 ; 23.993 ; 23.993 ; 23.993 ;
; A[6]        ; SRAM_DQ[12]   ; 23.777 ; 23.777 ; 23.777 ; 23.777 ;
; A[6]        ; SRAM_DQ[13]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[14]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[15]   ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[6]        ; U1OE_n        ;        ; 17.189 ; 17.189 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.609 ; 16.609 ;        ;
; A[7]        ; D[0]          ; 19.157 ; 19.157 ; 19.157 ; 19.157 ;
; A[7]        ; D[1]          ; 19.159 ; 19.159 ; 19.159 ; 19.159 ;
; A[7]        ; D[2]          ; 17.948 ; 18.802 ; 18.802 ; 17.948 ;
; A[7]        ; D[3]          ; 18.785 ; 18.785 ; 18.785 ; 18.785 ;
; A[7]        ; D[4]          ; 18.785 ; 18.785 ; 18.785 ; 18.785 ;
; A[7]        ; D[5]          ; 17.356 ; 17.468 ; 17.468 ; 17.356 ;
; A[7]        ; D[6]          ; 16.756 ; 17.689 ; 17.689 ; 16.756 ;
; A[7]        ; D[7]          ; 17.384 ; 18.317 ; 18.317 ; 17.384 ;
; A[7]        ; FL_ADDR[7]    ; 10.935 ;        ;        ; 10.935 ;
; A[7]        ; FL_ADDR[14]   ; 18.124 ; 18.124 ; 18.124 ; 18.124 ;
; A[7]        ; FL_ADDR[15]   ; 18.496 ; 18.496 ; 18.496 ; 18.496 ;
; A[7]        ; FL_ADDR[16]   ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; A[7]        ; FL_ADDR[17]   ; 18.706 ;        ;        ; 18.706 ;
; A[7]        ; FL_CE_N       ; 15.877 ; 18.671 ; 18.671 ; 15.877 ;
; A[7]        ; LEDG[0]       ;        ; 18.595 ; 18.595 ;        ;
; A[7]        ; LEDG[1]       ;        ; 24.282 ; 24.282 ;        ;
; A[7]        ; LEDG[2]       ; 19.243 ;        ;        ; 19.243 ;
; A[7]        ; LEDG[3]       ; 18.607 ;        ;        ; 18.607 ;
; A[7]        ; LEDG[4]       ; 22.914 ;        ;        ; 22.914 ;
; A[7]        ; LEDG[5]       ; 22.059 ;        ;        ; 22.059 ;
; A[7]        ; LEDG[6]       ; 21.923 ;        ;        ; 21.923 ;
; A[7]        ; LEDR[6]       ; 15.145 ; 19.100 ; 19.100 ; 15.145 ;
; A[7]        ; LEDR[8]       ;        ; 17.583 ; 17.583 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.858 ;        ;        ; 10.858 ;
; A[7]        ; SRAM_CE_N     ; 24.088 ;        ;        ; 24.088 ;
; A[7]        ; SRAM_DQ[0]    ; 24.082 ; 24.082 ; 24.082 ; 24.082 ;
; A[7]        ; SRAM_DQ[1]    ; 24.092 ; 24.092 ; 24.092 ; 24.092 ;
; A[7]        ; SRAM_DQ[2]    ; 23.811 ; 23.811 ; 23.811 ; 23.811 ;
; A[7]        ; SRAM_DQ[3]    ; 23.821 ; 23.821 ; 23.821 ; 23.821 ;
; A[7]        ; SRAM_DQ[4]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[5]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[6]    ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[7]        ; SRAM_DQ[7]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[7]        ; SRAM_DQ[8]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[9]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[10]   ; 24.055 ; 24.055 ; 24.055 ; 24.055 ;
; A[7]        ; SRAM_DQ[11]   ; 23.774 ; 23.774 ; 23.774 ; 23.774 ;
; A[7]        ; SRAM_DQ[12]   ; 23.558 ; 23.558 ; 23.558 ; 23.558 ;
; A[7]        ; SRAM_DQ[13]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[14]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[15]   ; 24.054 ; 24.054 ; 24.054 ; 24.054 ;
; A[7]        ; U1OE_n        ;        ; 16.970 ; 16.970 ;        ;
; A[8]        ; D[0]          ; 15.779 ; 15.779 ; 15.779 ; 15.779 ;
; A[8]        ; D[1]          ; 15.781 ; 15.781 ; 15.781 ; 15.781 ;
; A[8]        ; D[2]          ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; A[8]        ; D[3]          ; 15.407 ; 15.407 ; 15.407 ; 15.407 ;
; A[8]        ; D[4]          ; 15.407 ; 15.407 ; 15.407 ; 15.407 ;
; A[8]        ; D[5]          ; 15.038 ; 15.038 ; 15.038 ; 15.038 ;
; A[8]        ; D[6]          ; 15.089 ; 15.089 ; 15.089 ; 15.089 ;
; A[8]        ; D[7]          ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; A[8]        ; FL_ADDR[8]    ; 11.064 ;        ;        ; 11.064 ;
; A[8]        ; FL_ADDR[14]   ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[8]        ; FL_ADDR[15]   ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[8]        ; FL_ADDR[16]   ; 17.239 ; 17.239 ; 17.239 ; 17.239 ;
; A[8]        ; FL_ADDR[17]   ; 17.890 ;        ;        ; 17.890 ;
; A[8]        ; FL_CE_N       ; 14.266 ; 15.242 ; 15.242 ; 14.266 ;
; A[8]        ; LEDG[0]       ;        ; 17.779 ; 17.779 ;        ;
; A[8]        ; LEDG[1]       ;        ; 23.466 ; 23.466 ;        ;
; A[8]        ; LEDG[2]       ; 18.427 ;        ;        ; 18.427 ;
; A[8]        ; LEDG[3]       ; 17.791 ;        ;        ; 17.791 ;
; A[8]        ; LEDG[4]       ; 22.098 ;        ;        ; 22.098 ;
; A[8]        ; LEDG[5]       ; 21.243 ;        ;        ; 21.243 ;
; A[8]        ; LEDG[6]       ; 21.107 ;        ;        ; 21.107 ;
; A[8]        ; LEDR[6]       ; 13.534 ; 18.284 ; 18.284 ; 13.534 ;
; A[8]        ; LEDR[8]       ; 14.154 ; 14.154 ; 14.154 ; 14.154 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.503 ;        ;        ; 10.503 ;
; A[8]        ; SRAM_CE_N     ; 23.272 ;        ;        ; 23.272 ;
; A[8]        ; SRAM_DQ[0]    ; 23.266 ; 23.266 ; 23.266 ; 23.266 ;
; A[8]        ; SRAM_DQ[1]    ; 23.276 ; 23.276 ; 23.276 ; 23.276 ;
; A[8]        ; SRAM_DQ[2]    ; 22.995 ; 22.995 ; 22.995 ; 22.995 ;
; A[8]        ; SRAM_DQ[3]    ; 23.005 ; 23.005 ; 23.005 ; 23.005 ;
; A[8]        ; SRAM_DQ[4]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[5]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[6]    ; 22.391 ; 22.391 ; 22.391 ; 22.391 ;
; A[8]        ; SRAM_DQ[7]    ; 22.401 ; 22.401 ; 22.401 ; 22.401 ;
; A[8]        ; SRAM_DQ[8]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[9]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[10]   ; 23.239 ; 23.239 ; 23.239 ; 23.239 ;
; A[8]        ; SRAM_DQ[11]   ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[12]   ; 22.742 ; 22.742 ; 22.742 ; 22.742 ;
; A[8]        ; SRAM_DQ[13]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[14]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[15]   ; 23.238 ; 23.238 ; 23.238 ; 23.238 ;
; A[9]        ; D[0]          ; 16.278 ; 16.278 ; 16.278 ; 16.278 ;
; A[9]        ; D[1]          ; 16.280 ; 16.280 ; 16.280 ; 16.280 ;
; A[9]        ; D[2]          ; 15.923 ; 15.923 ; 15.923 ; 15.923 ;
; A[9]        ; D[3]          ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; A[9]        ; D[4]          ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; A[9]        ; D[5]          ; 15.537 ; 15.537 ; 15.537 ; 15.537 ;
; A[9]        ; D[6]          ; 15.588 ; 15.588 ; 15.588 ; 15.588 ;
; A[9]        ; D[7]          ; 15.869 ; 15.869 ; 15.869 ; 15.869 ;
; A[9]        ; FL_ADDR[9]    ; 10.531 ;        ;        ; 10.531 ;
; A[9]        ; FL_ADDR[14]   ; 17.538 ; 17.538 ; 17.538 ; 17.538 ;
; A[9]        ; FL_ADDR[15]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[9]        ; FL_ADDR[16]   ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[9]        ; FL_ADDR[17]   ; 18.120 ;        ;        ; 18.120 ;
; A[9]        ; FL_CE_N       ; 14.496 ; 15.741 ; 15.741 ; 14.496 ;
; A[9]        ; LEDG[0]       ;        ; 18.009 ; 18.009 ;        ;
; A[9]        ; LEDG[1]       ;        ; 23.696 ; 23.696 ;        ;
; A[9]        ; LEDG[2]       ; 18.657 ;        ;        ; 18.657 ;
; A[9]        ; LEDG[3]       ; 18.021 ;        ;        ; 18.021 ;
; A[9]        ; LEDG[4]       ; 22.328 ;        ;        ; 22.328 ;
; A[9]        ; LEDG[5]       ; 21.473 ;        ;        ; 21.473 ;
; A[9]        ; LEDG[6]       ; 21.337 ;        ;        ; 21.337 ;
; A[9]        ; LEDR[6]       ; 13.764 ; 18.514 ; 18.514 ; 13.764 ;
; A[9]        ; LEDR[8]       ; 14.653 ; 14.653 ; 14.653 ; 14.653 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.566 ;        ;        ; 10.566 ;
; A[9]        ; SRAM_CE_N     ; 23.502 ;        ;        ; 23.502 ;
; A[9]        ; SRAM_DQ[0]    ; 23.496 ; 23.496 ; 23.496 ; 23.496 ;
; A[9]        ; SRAM_DQ[1]    ; 23.506 ; 23.506 ; 23.506 ; 23.506 ;
; A[9]        ; SRAM_DQ[2]    ; 23.225 ; 23.225 ; 23.225 ; 23.225 ;
; A[9]        ; SRAM_DQ[3]    ; 23.235 ; 23.235 ; 23.235 ; 23.235 ;
; A[9]        ; SRAM_DQ[4]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[5]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[6]    ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; A[9]        ; SRAM_DQ[7]    ; 22.631 ; 22.631 ; 22.631 ; 22.631 ;
; A[9]        ; SRAM_DQ[8]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[9]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[10]   ; 23.469 ; 23.469 ; 23.469 ; 23.469 ;
; A[9]        ; SRAM_DQ[11]   ; 23.188 ; 23.188 ; 23.188 ; 23.188 ;
; A[9]        ; SRAM_DQ[12]   ; 22.972 ; 22.972 ; 22.972 ; 22.972 ;
; A[9]        ; SRAM_DQ[13]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[14]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[15]   ; 23.468 ; 23.468 ; 23.468 ; 23.468 ;
; A[10]       ; D[0]          ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; A[10]       ; D[1]          ; 16.308 ; 16.308 ; 16.308 ; 16.308 ;
; A[10]       ; D[2]          ; 15.951 ; 15.951 ; 15.951 ; 15.951 ;
; A[10]       ; D[3]          ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; A[10]       ; D[4]          ; 15.934 ; 15.934 ; 15.934 ; 15.934 ;
; A[10]       ; D[5]          ; 15.565 ; 15.565 ; 15.565 ; 15.565 ;
; A[10]       ; D[6]          ; 15.616 ; 15.616 ; 15.616 ; 15.616 ;
; A[10]       ; D[7]          ; 15.897 ; 15.897 ; 15.897 ; 15.897 ;
; A[10]       ; FL_ADDR[10]   ; 10.917 ;        ;        ; 10.917 ;
; A[10]       ; FL_ADDR[14]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[10]       ; FL_ADDR[15]   ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[10]       ; FL_ADDR[16]   ; 18.140 ; 18.140 ; 18.140 ; 18.140 ;
; A[10]       ; FL_ADDR[17]   ; 18.791 ;        ;        ; 18.791 ;
; A[10]       ; FL_CE_N       ; 15.769 ; 16.384 ; 16.384 ; 15.769 ;
; A[10]       ; LEDG[0]       ;        ; 18.680 ; 18.680 ;        ;
; A[10]       ; LEDG[1]       ;        ; 24.367 ; 24.367 ;        ;
; A[10]       ; LEDG[2]       ; 19.328 ;        ;        ; 19.328 ;
; A[10]       ; LEDG[3]       ; 18.692 ;        ;        ; 18.692 ;
; A[10]       ; LEDG[4]       ; 22.999 ;        ;        ; 22.999 ;
; A[10]       ; LEDG[5]       ; 22.144 ;        ;        ; 22.144 ;
; A[10]       ; LEDG[6]       ; 22.008 ;        ;        ; 22.008 ;
; A[10]       ; LEDR[6]       ; 15.140 ; 19.185 ; 19.185 ; 15.140 ;
; A[10]       ; LEDR[8]       ; 14.681 ; 15.296 ; 15.296 ; 14.681 ;
; A[10]       ; SRAM_ADDR[10] ; 10.871 ;        ;        ; 10.871 ;
; A[10]       ; SRAM_CE_N     ; 24.173 ;        ;        ; 24.173 ;
; A[10]       ; SRAM_DQ[0]    ; 24.167 ; 24.167 ; 24.167 ; 24.167 ;
; A[10]       ; SRAM_DQ[1]    ; 24.177 ; 24.177 ; 24.177 ; 24.177 ;
; A[10]       ; SRAM_DQ[2]    ; 23.896 ; 23.896 ; 23.896 ; 23.896 ;
; A[10]       ; SRAM_DQ[3]    ; 23.906 ; 23.906 ; 23.906 ; 23.906 ;
; A[10]       ; SRAM_DQ[4]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[5]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[6]    ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; A[10]       ; SRAM_DQ[7]    ; 23.302 ; 23.302 ; 23.302 ; 23.302 ;
; A[10]       ; SRAM_DQ[8]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[9]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[10]   ; 24.140 ; 24.140 ; 24.140 ; 24.140 ;
; A[10]       ; SRAM_DQ[11]   ; 23.859 ; 23.859 ; 23.859 ; 23.859 ;
; A[10]       ; SRAM_DQ[12]   ; 23.643 ; 23.643 ; 23.643 ; 23.643 ;
; A[10]       ; SRAM_DQ[13]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[14]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[15]   ; 24.139 ; 24.139 ; 24.139 ; 24.139 ;
; A[11]       ; D[0]          ; 15.985 ; 15.985 ; 15.985 ; 15.985 ;
; A[11]       ; D[1]          ; 15.987 ; 15.987 ; 15.987 ; 15.987 ;
; A[11]       ; D[2]          ; 15.630 ; 15.630 ; 15.630 ; 15.630 ;
; A[11]       ; D[3]          ; 15.613 ; 15.613 ; 15.613 ; 15.613 ;
; A[11]       ; D[4]          ; 15.613 ; 15.613 ; 15.613 ; 15.613 ;
; A[11]       ; D[5]          ; 15.244 ; 15.244 ; 15.244 ; 15.244 ;
; A[11]       ; D[6]          ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; A[11]       ; D[7]          ; 15.576 ; 15.576 ; 15.576 ; 15.576 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 18.224 ; 18.224 ; 18.224 ; 18.224 ;
; A[11]       ; FL_ADDR[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[11]       ; FL_ADDR[16]   ; 18.155 ; 18.155 ; 18.155 ; 18.155 ;
; A[11]       ; FL_ADDR[17]   ; 18.806 ;        ;        ; 18.806 ;
; A[11]       ; FL_CE_N       ; 15.182 ; 18.771 ; 18.771 ; 15.182 ;
; A[11]       ; LEDG[0]       ;        ; 18.695 ; 18.695 ;        ;
; A[11]       ; LEDG[1]       ;        ; 24.382 ; 24.382 ;        ;
; A[11]       ; LEDG[2]       ; 19.343 ;        ;        ; 19.343 ;
; A[11]       ; LEDG[3]       ; 18.707 ;        ;        ; 18.707 ;
; A[11]       ; LEDG[4]       ; 23.014 ;        ;        ; 23.014 ;
; A[11]       ; LEDG[5]       ; 22.159 ;        ;        ; 22.159 ;
; A[11]       ; LEDG[6]       ; 22.023 ;        ;        ; 22.023 ;
; A[11]       ; LEDR[6]       ; 14.450 ; 19.200 ; 19.200 ; 14.450 ;
; A[11]       ; LEDR[8]       ; 14.360 ; 17.683 ; 17.683 ; 14.360 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 24.188 ;        ;        ; 24.188 ;
; A[11]       ; SRAM_DQ[0]    ; 24.182 ; 24.182 ; 24.182 ; 24.182 ;
; A[11]       ; SRAM_DQ[1]    ; 24.192 ; 24.192 ; 24.192 ; 24.192 ;
; A[11]       ; SRAM_DQ[2]    ; 23.911 ; 23.911 ; 23.911 ; 23.911 ;
; A[11]       ; SRAM_DQ[3]    ; 23.921 ; 23.921 ; 23.921 ; 23.921 ;
; A[11]       ; SRAM_DQ[4]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[5]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[6]    ; 23.307 ; 23.307 ; 23.307 ; 23.307 ;
; A[11]       ; SRAM_DQ[7]    ; 23.317 ; 23.317 ; 23.317 ; 23.317 ;
; A[11]       ; SRAM_DQ[8]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[9]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[10]   ; 24.155 ; 24.155 ; 24.155 ; 24.155 ;
; A[11]       ; SRAM_DQ[11]   ; 23.874 ; 23.874 ; 23.874 ; 23.874 ;
; A[11]       ; SRAM_DQ[12]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[11]       ; SRAM_DQ[13]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[14]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[15]   ; 24.154 ; 24.154 ; 24.154 ; 24.154 ;
; A[12]       ; D[0]          ; 17.019 ; 17.019 ; 17.019 ; 17.019 ;
; A[12]       ; D[1]          ; 17.021 ; 17.021 ; 17.021 ; 17.021 ;
; A[12]       ; D[2]          ; 16.664 ; 16.664 ; 16.664 ; 16.664 ;
; A[12]       ; D[3]          ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; A[12]       ; D[4]          ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; A[12]       ; D[5]          ; 16.278 ; 16.278 ; 16.278 ; 16.278 ;
; A[12]       ; D[6]          ; 16.329 ; 16.329 ; 16.329 ; 16.329 ;
; A[12]       ; D[7]          ; 16.610 ; 16.610 ; 16.610 ; 16.610 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[12]       ; FL_ADDR[15]   ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[12]       ; FL_ADDR[16]   ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[12]       ; FL_ADDR[17]   ; 18.879 ;        ;        ; 18.879 ;
; A[12]       ; FL_CE_N       ; 15.255 ; 18.844 ; 18.844 ; 15.255 ;
; A[12]       ; LEDG[0]       ;        ; 18.768 ; 18.768 ;        ;
; A[12]       ; LEDG[1]       ;        ; 24.455 ; 24.455 ;        ;
; A[12]       ; LEDG[2]       ; 19.416 ;        ;        ; 19.416 ;
; A[12]       ; LEDG[3]       ; 18.780 ;        ;        ; 18.780 ;
; A[12]       ; LEDG[4]       ; 23.087 ;        ;        ; 23.087 ;
; A[12]       ; LEDG[5]       ; 22.232 ;        ;        ; 22.232 ;
; A[12]       ; LEDG[6]       ; 22.096 ;        ;        ; 22.096 ;
; A[12]       ; LEDR[6]       ; 14.523 ; 19.273 ; 19.273 ; 14.523 ;
; A[12]       ; LEDR[8]       ; 15.394 ; 17.756 ; 17.756 ; 15.394 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 24.261 ;        ;        ; 24.261 ;
; A[12]       ; SRAM_DQ[0]    ; 24.255 ; 24.255 ; 24.255 ; 24.255 ;
; A[12]       ; SRAM_DQ[1]    ; 24.265 ; 24.265 ; 24.265 ; 24.265 ;
; A[12]       ; SRAM_DQ[2]    ; 23.984 ; 23.984 ; 23.984 ; 23.984 ;
; A[12]       ; SRAM_DQ[3]    ; 23.994 ; 23.994 ; 23.994 ; 23.994 ;
; A[12]       ; SRAM_DQ[4]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[5]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[6]    ; 23.380 ; 23.380 ; 23.380 ; 23.380 ;
; A[12]       ; SRAM_DQ[7]    ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[12]       ; SRAM_DQ[8]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[9]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[10]   ; 24.228 ; 24.228 ; 24.228 ; 24.228 ;
; A[12]       ; SRAM_DQ[11]   ; 23.947 ; 23.947 ; 23.947 ; 23.947 ;
; A[12]       ; SRAM_DQ[12]   ; 23.731 ; 23.731 ; 23.731 ; 23.731 ;
; A[12]       ; SRAM_DQ[13]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[14]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[15]   ; 24.227 ; 24.227 ; 24.227 ; 24.227 ;
; A[13]       ; D[0]          ; 15.850 ; 15.850 ; 15.850 ; 15.850 ;
; A[13]       ; D[1]          ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; A[13]       ; D[2]          ; 15.495 ; 15.495 ; 15.495 ; 15.495 ;
; A[13]       ; D[3]          ; 15.478 ; 15.478 ; 15.478 ; 15.478 ;
; A[13]       ; D[4]          ; 15.478 ; 15.478 ; 15.478 ; 15.478 ;
; A[13]       ; D[5]          ; 15.109 ; 15.109 ; 15.109 ; 15.109 ;
; A[13]       ; D[6]          ; 15.160 ; 15.160 ; 15.160 ; 15.160 ;
; A[13]       ; D[7]          ; 15.441 ; 15.441 ; 15.441 ; 15.441 ;
; A[13]       ; FL_ADDR[13]   ; 11.669 ;        ;        ; 11.669 ;
; A[13]       ; FL_ADDR[14]   ; 18.233 ; 18.233 ; 18.233 ; 18.233 ;
; A[13]       ; FL_ADDR[15]   ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[13]       ; FL_ADDR[16]   ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; A[13]       ; FL_ADDR[17]   ; 18.815 ;        ;        ; 18.815 ;
; A[13]       ; FL_CE_N       ; 15.313 ; 18.780 ; 18.780 ; 15.313 ;
; A[13]       ; LEDG[0]       ;        ; 18.704 ; 18.704 ;        ;
; A[13]       ; LEDG[1]       ;        ; 24.391 ; 24.391 ;        ;
; A[13]       ; LEDG[2]       ; 19.352 ;        ;        ; 19.352 ;
; A[13]       ; LEDG[3]       ; 18.716 ;        ;        ; 18.716 ;
; A[13]       ; LEDG[4]       ; 23.023 ;        ;        ; 23.023 ;
; A[13]       ; LEDG[5]       ; 22.168 ;        ;        ; 22.168 ;
; A[13]       ; LEDG[6]       ; 22.032 ;        ;        ; 22.032 ;
; A[13]       ; LEDR[6]       ; 15.164 ; 19.209 ; 19.209 ; 15.164 ;
; A[13]       ; LEDR[8]       ; 14.225 ; 17.692 ; 17.692 ; 14.225 ;
; A[13]       ; SRAM_ADDR[13] ; 11.593 ;        ;        ; 11.593 ;
; A[13]       ; SRAM_CE_N     ; 24.197 ;        ;        ; 24.197 ;
; A[13]       ; SRAM_DQ[0]    ; 24.191 ; 24.191 ; 24.191 ; 24.191 ;
; A[13]       ; SRAM_DQ[1]    ; 24.201 ; 24.201 ; 24.201 ; 24.201 ;
; A[13]       ; SRAM_DQ[2]    ; 23.920 ; 23.920 ; 23.920 ; 23.920 ;
; A[13]       ; SRAM_DQ[3]    ; 23.930 ; 23.930 ; 23.930 ; 23.930 ;
; A[13]       ; SRAM_DQ[4]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[5]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[6]    ; 23.316 ; 23.316 ; 23.316 ; 23.316 ;
; A[13]       ; SRAM_DQ[7]    ; 23.326 ; 23.326 ; 23.326 ; 23.326 ;
; A[13]       ; SRAM_DQ[8]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[9]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[10]   ; 24.164 ; 24.164 ; 24.164 ; 24.164 ;
; A[13]       ; SRAM_DQ[11]   ; 23.883 ; 23.883 ; 23.883 ; 23.883 ;
; A[13]       ; SRAM_DQ[12]   ; 23.667 ; 23.667 ; 23.667 ; 23.667 ;
; A[13]       ; SRAM_DQ[13]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[14]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[15]   ; 24.163 ; 24.163 ; 24.163 ; 24.163 ;
; A[14]       ; D[0]          ; 16.191 ; 16.191 ; 16.191 ; 16.191 ;
; A[14]       ; D[1]          ; 16.193 ; 16.193 ; 16.193 ; 16.193 ;
; A[14]       ; D[2]          ; 15.836 ; 15.836 ; 15.836 ; 15.836 ;
; A[14]       ; D[3]          ; 15.819 ; 15.819 ; 15.819 ; 15.819 ;
; A[14]       ; D[4]          ; 15.819 ; 15.819 ; 15.819 ; 15.819 ;
; A[14]       ; D[5]          ; 15.450 ; 15.450 ; 15.450 ; 15.450 ;
; A[14]       ; D[6]          ; 15.133 ; 15.133 ; 15.133 ; 15.133 ;
; A[14]       ; D[7]          ; 15.761 ; 15.761 ; 15.761 ; 15.761 ;
; A[14]       ; FL_ADDR[14]   ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; A[14]       ; FL_ADDR[15]   ; 12.515 ; 12.515 ; 12.515 ; 12.515 ;
; A[14]       ; FL_ADDR[16]   ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; A[14]       ; FL_ADDR[17]   ; 16.150 ; 13.277 ; 13.277 ; 16.150 ;
; A[14]       ; FL_CE_N       ; 13.504 ; 13.983 ; 13.983 ; 13.504 ;
; A[14]       ; LEDG[0]       ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; A[14]       ; LEDG[1]       ; 17.799 ; 17.799 ; 17.799 ; 17.799 ;
; A[14]       ; LEDG[2]       ; 19.409 ;        ;        ; 19.409 ;
; A[14]       ; LEDG[3]       ; 16.051 ; 16.051 ; 16.051 ; 16.051 ;
; A[14]       ; LEDG[4]       ; 16.431 ; 16.431 ; 16.431 ; 16.431 ;
; A[14]       ; LEDG[5]       ; 15.570 ; 15.570 ; 15.570 ; 15.570 ;
; A[14]       ; LEDG[6]       ; 15.431 ; 15.431 ; 15.431 ; 15.431 ;
; A[14]       ; LEDR[6]       ; 15.221 ; 16.544 ; 16.544 ; 15.221 ;
; A[14]       ; LEDR[8]       ; 14.566 ; 14.566 ; 14.566 ; 14.566 ;
; A[14]       ; SRAM_ADDR[14] ; 14.290 ; 14.290 ; 14.290 ; 14.290 ;
; A[14]       ; SRAM_ADDR[15] ; 14.861 ; 14.861 ; 14.861 ; 14.861 ;
; A[14]       ; SRAM_ADDR[16] ; 14.948 ; 14.948 ; 14.948 ; 14.948 ;
; A[14]       ; SRAM_ADDR[17] ; 15.035 ; 15.035 ; 15.035 ; 15.035 ;
; A[14]       ; SRAM_CE_N     ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; A[14]       ; SRAM_DQ[0]    ; 16.110 ; 16.110 ; 16.110 ; 16.110 ;
; A[14]       ; SRAM_DQ[1]    ; 16.120 ; 16.120 ; 16.120 ; 16.120 ;
; A[14]       ; SRAM_DQ[2]    ; 15.839 ; 15.839 ; 15.839 ; 15.839 ;
; A[14]       ; SRAM_DQ[3]    ; 15.849 ; 15.849 ; 15.849 ; 15.849 ;
; A[14]       ; SRAM_DQ[4]    ; 15.559 ; 15.559 ; 15.559 ; 15.559 ;
; A[14]       ; SRAM_DQ[5]    ; 15.559 ; 15.559 ; 15.559 ; 15.559 ;
; A[14]       ; SRAM_DQ[6]    ; 15.235 ; 15.235 ; 15.235 ; 15.235 ;
; A[14]       ; SRAM_DQ[7]    ; 15.245 ; 15.245 ; 15.245 ; 15.245 ;
; A[14]       ; SRAM_DQ[8]    ; 15.750 ; 15.750 ; 15.750 ; 15.750 ;
; A[14]       ; SRAM_DQ[9]    ; 15.750 ; 15.750 ; 15.750 ; 15.750 ;
; A[14]       ; SRAM_DQ[10]   ; 16.021 ; 16.021 ; 16.021 ; 16.021 ;
; A[14]       ; SRAM_DQ[11]   ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; A[14]       ; SRAM_DQ[12]   ; 15.524 ; 15.524 ; 15.524 ; 15.524 ;
; A[14]       ; SRAM_DQ[13]   ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; A[14]       ; SRAM_DQ[14]   ; 16.031 ; 16.031 ; 16.031 ; 16.031 ;
; A[14]       ; SRAM_DQ[15]   ; 16.020 ; 16.020 ; 16.020 ; 16.020 ;
; A[14]       ; SRAM_LB_N     ; 14.245 ; 14.245 ; 14.245 ; 14.245 ;
; A[14]       ; SRAM_UB_N     ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; A[15]       ; D[0]          ; 14.710 ; 14.710 ; 14.710 ; 14.710 ;
; A[15]       ; D[1]          ; 14.712 ; 14.712 ; 14.712 ; 14.712 ;
; A[15]       ; D[2]          ; 14.355 ; 14.298 ; 14.298 ; 14.355 ;
; A[15]       ; D[3]          ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; A[15]       ; D[4]          ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; A[15]       ; D[5]          ; 13.818 ; 13.706 ; 13.706 ; 13.818 ;
; A[15]       ; D[6]          ; 13.652 ; 13.106 ; 13.106 ; 13.652 ;
; A[15]       ; D[7]          ; 14.280 ; 13.734 ; 13.734 ; 14.280 ;
; A[15]       ; FL_ADDR[14]   ; 13.918 ; 13.918 ; 13.918 ; 13.918 ;
; A[15]       ; FL_ADDR[15]   ; 14.290 ; 14.290 ; 14.290 ; 14.290 ;
; A[15]       ; FL_ADDR[16]   ; 13.849 ; 13.849 ; 13.849 ; 13.849 ;
; A[15]       ; FL_ADDR[17]   ; 14.500 ; 14.669 ; 14.669 ; 14.500 ;
; A[15]       ; FL_CE_N       ; 13.380 ; 12.600 ; 12.600 ; 13.380 ;
; A[15]       ; LEDG[0]       ; 14.558 ; 14.389 ; 14.389 ; 14.558 ;
; A[15]       ; LEDG[1]       ; 16.318 ; 16.318 ; 16.318 ; 16.318 ;
; A[15]       ; LEDG[2]       ; 15.037 ;        ;        ; 15.037 ;
; A[15]       ; LEDG[3]       ; 14.401 ; 14.570 ; 14.570 ; 14.401 ;
; A[15]       ; LEDG[4]       ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; A[15]       ; LEDG[5]       ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; A[15]       ; LEDG[6]       ; 13.950 ; 13.950 ; 13.950 ; 13.950 ;
; A[15]       ; LEDR[6]       ; 13.489 ; 14.894 ; 14.894 ; 13.489 ;
; A[15]       ; LEDR[8]       ; 13.085 ; 13.085 ; 13.085 ; 13.085 ;
; A[15]       ; SRAM_ADDR[14] ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; A[15]       ; SRAM_ADDR[15] ; 13.678 ; 13.678 ; 13.678 ; 13.678 ;
; A[15]       ; SRAM_ADDR[16] ; 14.101 ; 14.101 ; 14.101 ; 14.101 ;
; A[15]       ; SRAM_ADDR[17] ; 13.852 ; 13.852 ; 13.852 ; 13.852 ;
; A[15]       ; SRAM_CE_N     ; 16.124 ; 16.124 ; 16.124 ; 16.124 ;
; A[15]       ; SRAM_DQ[0]    ; 14.136 ; 14.136 ; 14.136 ; 14.136 ;
; A[15]       ; SRAM_DQ[1]    ; 14.146 ; 14.146 ; 14.146 ; 14.146 ;
; A[15]       ; SRAM_DQ[2]    ; 13.865 ; 13.865 ; 13.865 ; 13.865 ;
; A[15]       ; SRAM_DQ[3]    ; 13.875 ; 13.875 ; 13.875 ; 13.875 ;
; A[15]       ; SRAM_DQ[4]    ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; A[15]       ; SRAM_DQ[5]    ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; A[15]       ; SRAM_DQ[6]    ; 13.261 ; 13.261 ; 13.261 ; 13.261 ;
; A[15]       ; SRAM_DQ[7]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; A[15]       ; SRAM_DQ[8]    ; 13.776 ; 13.776 ; 13.776 ; 13.776 ;
; A[15]       ; SRAM_DQ[9]    ; 13.776 ; 13.776 ; 13.776 ; 13.776 ;
; A[15]       ; SRAM_DQ[10]   ; 14.047 ; 14.047 ; 14.047 ; 14.047 ;
; A[15]       ; SRAM_DQ[11]   ; 13.766 ; 13.766 ; 13.766 ; 13.766 ;
; A[15]       ; SRAM_DQ[12]   ; 13.550 ; 13.550 ; 13.550 ; 13.550 ;
; A[15]       ; SRAM_DQ[13]   ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; A[15]       ; SRAM_DQ[14]   ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; A[15]       ; SRAM_DQ[15]   ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; A[15]       ; SRAM_LB_N     ; 12.271 ; 12.271 ; 12.271 ; 12.271 ;
; A[15]       ; SRAM_UB_N     ; 11.656 ; 11.656 ; 11.656 ; 11.656 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.473 ;        ;        ; 11.473 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 11.402 ;        ;        ; 11.402 ;
; D[2]        ; SRAM_DQ[10]   ; 11.375 ;        ;        ; 11.375 ;
; D[3]        ; SRAM_DQ[3]    ; 14.113 ;        ;        ; 14.113 ;
; D[3]        ; SRAM_DQ[11]   ; 14.064 ;        ;        ; 14.064 ;
; D[4]        ; SRAM_DQ[4]    ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12]   ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]    ; 10.503 ;        ;        ; 10.503 ;
; D[5]        ; SRAM_DQ[13]   ; 10.485 ;        ;        ; 10.485 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.970 ;        ;        ; 10.970 ;
; D[7]        ; SRAM_DQ[15]   ; 10.107 ;        ;        ; 10.107 ;
; FL_DQ[0]    ; D[0]          ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; FL_DQ[1]    ; D[1]          ; 15.689 ; 15.689 ; 15.689 ; 15.689 ;
; FL_DQ[2]    ; D[2]          ; 14.628 ;        ;        ; 14.628 ;
; FL_DQ[3]    ; D[3]          ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; FL_DQ[4]    ; D[4]          ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; FL_DQ[5]    ; D[5]          ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; FL_DQ[6]    ; D[6]          ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; FL_DQ[7]    ; D[7]          ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; IORQ_n      ; BUSDIR_n      ; 11.873 ;        ;        ; 11.873 ;
; IORQ_n      ; D[0]          ; 14.421 ; 14.421 ; 14.421 ; 14.421 ;
; IORQ_n      ; D[1]          ; 14.423 ; 14.423 ; 14.423 ; 14.423 ;
; IORQ_n      ; D[2]          ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; IORQ_n      ; D[3]          ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; IORQ_n      ; D[4]          ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; IORQ_n      ; D[5]          ; 13.680 ; 13.680 ; 13.680 ; 13.680 ;
; IORQ_n      ; D[6]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; IORQ_n      ; D[7]          ; 14.012 ; 14.012 ; 14.012 ; 14.012 ;
; IORQ_n      ; U1OE_n        ; 12.949 ;        ;        ; 12.949 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.773 ; 12.773 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.767 ; 12.767 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.924 ; 11.924 ;        ;
; M1_n        ; D[0]          ; 14.472 ; 14.472 ; 14.472 ; 14.472 ;
; M1_n        ; D[1]          ; 14.474 ; 14.474 ; 14.474 ; 14.474 ;
; M1_n        ; D[2]          ; 14.117 ; 14.117 ; 14.117 ; 14.117 ;
; M1_n        ; D[3]          ; 14.100 ; 14.100 ; 14.100 ; 14.100 ;
; M1_n        ; D[4]          ; 14.100 ; 14.100 ; 14.100 ; 14.100 ;
; M1_n        ; D[5]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; M1_n        ; D[6]          ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; M1_n        ; D[7]          ; 14.063 ; 14.063 ; 14.063 ; 14.063 ;
; M1_n        ; U1OE_n        ;        ; 12.373 ; 12.373 ;        ;
; RD_n        ; BUSDIR_n      ; 12.659 ;        ;        ; 12.659 ;
; RD_n        ; D[0]          ; 11.322 ; 11.322 ; 11.322 ; 11.322 ;
; RD_n        ; D[1]          ; 11.324 ; 11.324 ; 11.324 ; 11.324 ;
; RD_n        ; D[2]          ; 10.967 ; 10.967 ; 10.967 ; 10.967 ;
; RD_n        ; D[3]          ; 10.950 ; 10.950 ; 10.950 ; 10.950 ;
; RD_n        ; D[4]          ; 10.950 ; 10.950 ; 10.950 ; 10.950 ;
; RD_n        ; D[5]          ; 10.581 ; 10.581 ; 10.581 ; 10.581 ;
; RD_n        ; D[6]          ; 10.632 ; 10.632 ; 10.632 ; 10.632 ;
; RD_n        ; D[7]          ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; RD_n        ; FL_CE_N       ; 13.483 ;        ;        ; 13.483 ;
; RD_n        ; FL_OE_N       ; 10.616 ;        ;        ; 10.616 ;
; RD_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
; RESET_n     ; LEDG[7]       ;        ; 12.849 ; 12.849 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.843 ; 12.843 ;        ;
; SLTSL_n     ; D[0]          ; 15.972 ; 15.972 ; 15.972 ; 15.972 ;
; SLTSL_n     ; D[1]          ; 15.974 ; 15.974 ; 15.974 ; 15.974 ;
; SLTSL_n     ; D[2]          ; 14.720 ; 14.720 ; 14.720 ; 14.720 ;
; SLTSL_n     ; D[3]          ; 14.463 ; 14.463 ; 14.463 ; 14.463 ;
; SLTSL_n     ; D[4]          ; 15.174 ; 15.174 ; 15.174 ; 15.174 ;
; SLTSL_n     ; D[5]          ; 13.537 ; 13.537 ; 13.537 ; 13.537 ;
; SLTSL_n     ; D[6]          ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; SLTSL_n     ; D[7]          ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.039 ; 15.039 ; 15.039 ; 15.039 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; SLTSL_n     ; FL_ADDR[16]   ; 14.970 ; 14.970 ; 14.970 ; 14.970 ;
; SLTSL_n     ; FL_ADDR[17]   ; 15.621 ;        ;        ; 15.621 ;
; SLTSL_n     ; FL_CE_N       ; 14.501 ; 15.774 ; 15.774 ; 14.501 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.510 ; 15.510 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.485 ; 15.485 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.522 ;        ;        ; 15.522 ;
; SLTSL_n     ; LEDG[4]       ; 14.117 ;        ;        ; 14.117 ;
; SLTSL_n     ; LEDG[5]       ; 13.257 ;        ;        ; 13.257 ;
; SLTSL_n     ; LEDG[6]       ; 13.120 ;        ;        ; 13.120 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.015 ; 16.015 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.686 ; 14.686 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.291 ;        ;        ; 15.291 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.014 ; 15.014 ; 15.014 ; 15.014 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.024 ; 15.024 ; 15.024 ; 15.024 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.977 ; 14.977 ; 14.977 ; 14.977 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 14.761 ; 14.761 ; 14.761 ; 14.761 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.257 ; 15.257 ; 15.257 ; 15.257 ;
; SLTSL_n     ; U1OE_n        ; 12.690 ;        ;        ; 12.690 ;
; SRAM_DQ[0]  ; D[0]          ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; SRAM_DQ[1]  ; D[1]          ; 17.647 ; 17.647 ; 17.647 ; 17.647 ;
; SRAM_DQ[2]  ; D[2]          ; 18.313 ;        ;        ; 18.313 ;
; SRAM_DQ[3]  ; D[3]          ; 16.231 ; 16.231 ; 16.231 ; 16.231 ;
; SRAM_DQ[4]  ; D[4]          ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; SRAM_DQ[5]  ; D[5]          ; 15.670 ; 15.670 ; 15.670 ; 15.670 ;
; SRAM_DQ[6]  ; D[6]          ; 15.376 ; 15.376 ; 15.376 ; 15.376 ;
; SRAM_DQ[7]  ; D[7]          ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; SRAM_DQ[8]  ; D[0]          ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; SRAM_DQ[9]  ; D[1]          ; 19.118 ; 19.118 ; 19.118 ; 19.118 ;
; SRAM_DQ[10] ; D[2]          ; 18.100 ;        ;        ; 18.100 ;
; SRAM_DQ[11] ; D[3]          ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SRAM_DQ[12] ; D[4]          ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; SRAM_DQ[13] ; D[5]          ; 14.294 ;        ;        ; 14.294 ;
; SRAM_DQ[14] ; D[6]          ; 14.212 ;        ;        ; 14.212 ;
; SRAM_DQ[15] ; D[7]          ; 15.051 ;        ;        ; 15.051 ;
; SW[0]       ; D[1]          ;        ; 8.045  ; 8.045  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 8.659  ; 8.659  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.606  ; 9.606  ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.549  ;        ;        ; 8.549  ;
; SW[8]       ; D[0]          ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; SW[8]       ; D[1]          ; 12.533 ; 12.533 ; 12.533 ; 12.533 ;
; SW[8]       ; D[2]          ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; SW[8]       ; D[3]          ; 12.159 ; 12.159 ; 12.159 ; 12.159 ;
; SW[8]       ; D[4]          ; 12.159 ; 12.159 ; 12.159 ; 12.159 ;
; SW[8]       ; D[5]          ; 11.790 ; 11.790 ; 11.790 ; 11.790 ;
; SW[8]       ; D[6]          ; 11.841 ; 11.841 ; 11.841 ; 11.841 ;
; SW[8]       ; D[7]          ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; SW[8]       ; LEDG[1]       ; 8.554  ;        ;        ; 8.554  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.360  ; 8.360  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.054  ; 8.054  ; 8.054  ; 8.054  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; SW[8]       ; SRAM_DQ[2]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; SW[8]       ; SRAM_DQ[3]    ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.179  ; 7.179  ; 7.179  ; 7.179  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.189  ; 7.189  ; 7.189  ; 7.189  ;
; SW[8]       ; SRAM_DQ[8]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[9]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; SW[8]       ; SRAM_DQ[11]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.535  ; 7.535  ; 7.535  ; 7.535  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; SW[9]       ; D[0]          ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; SW[9]       ; D[1]          ; 12.239 ; 12.239 ; 12.239 ; 12.239 ;
; SW[9]       ; D[2]          ; 10.985 ; 10.985 ; 10.985 ; 10.985 ;
; SW[9]       ; D[3]          ; 10.728 ; 10.728 ; 10.728 ; 10.728 ;
; SW[9]       ; D[4]          ; 11.439 ; 11.439 ; 11.439 ; 11.439 ;
; SW[9]       ; D[5]          ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; SW[9]       ; D[6]          ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; SW[9]       ; D[7]          ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; SW[9]       ; FL_ADDR[14]   ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; SW[9]       ; FL_ADDR[15]   ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[9]       ; FL_ADDR[16]   ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.225 ; 12.225 ;        ;
; SW[9]       ; FL_CE_N       ; 12.378 ; 11.105 ; 11.105 ; 12.378 ;
; SW[9]       ; LEDG[0]       ; 12.114 ;        ;        ; 12.114 ;
; SW[9]       ; LEDG[1]       ; 12.089 ;        ;        ; 12.089 ;
; SW[9]       ; LEDG[3]       ;        ; 12.126 ; 12.126 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.721 ; 10.721 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.861  ; 9.861  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.724  ; 9.724  ;        ;
; SW[9]       ; LEDR[6]       ; 12.619 ;        ;        ; 12.619 ;
; SW[9]       ; LEDR[8]       ; 11.290 ;        ;        ; 11.290 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.895 ; 11.895 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.862 ; 11.862 ; 11.862 ; 11.862 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.365 ; 11.365 ; 11.365 ; 11.365 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; U1OE_n        ;        ; 9.294  ; 9.294  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; WR_n        ; SRAM_DQ[1]    ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; WR_n        ; SRAM_DQ[2]    ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; WR_n        ; SRAM_DQ[3]    ; 12.135 ; 12.135 ; 12.135 ; 12.135 ;
; WR_n        ; SRAM_DQ[4]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[5]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[6]    ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; WR_n        ; SRAM_DQ[7]    ; 11.531 ; 11.531 ; 11.531 ; 11.531 ;
; WR_n        ; SRAM_DQ[8]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[9]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[10]   ; 12.370 ; 12.370 ; 12.370 ; 12.370 ;
; WR_n        ; SRAM_DQ[11]   ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; WR_n        ; SRAM_DQ[12]   ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; WR_n        ; SRAM_DQ[13]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[14]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[15]   ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; WR_n        ; SRAM_WE_N     ; 10.576 ;        ;        ; 10.576 ;
; WR_n        ; U1OE_n        ; 15.414 ;        ;        ; 15.414 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 18.776 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.517 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.519 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.162 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.145 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.145 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.776 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.827 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.108 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.215 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 16.090 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 16.100 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.819 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.829 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.539 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.539 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.215 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.225 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.792 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.792 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.063 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.782 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.073 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.073 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.062 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.054 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 20.795 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.797 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.440 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.423 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.423 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.054 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.105 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.386 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 17.264 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.139 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.149 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 17.868 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 17.878 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 17.588 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 17.588 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 17.264 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 17.274 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 17.779 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 17.779 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 18.050 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 17.769 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 17.553 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 18.060 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 18.060 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 18.049 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 10.475 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.216 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.218 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.861 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.844 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.844 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.475 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.526 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.807 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.215 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 16.090 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 16.100 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.819 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.829 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.539 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.539 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.215 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.225 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.792 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.792 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.063 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.782 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.073 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.073 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.062 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.475 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.216 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.218 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.861 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.844 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.844 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.475 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.526 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.807 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.271 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.146 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.156 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 14.875 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 14.885 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 14.595 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 14.595 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.271 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 14.281 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 14.786 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 14.786 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.057 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 14.776 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 14.560 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.067 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.067 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.056 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 18.776    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.517    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.519    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.162    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.145    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.145    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.776    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.827    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 19.108    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.215    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 16.090    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 16.100    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.819    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.829    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.539    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.539    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.215    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.225    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.792    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.792    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.063    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.782    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.073    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.073    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.062    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.054    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 20.795    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.797    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.440    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.423    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.423    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.054    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.105    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.386    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 17.264    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.139    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.149    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 17.868    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 17.878    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 17.588    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 17.588    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 17.264    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 17.274    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 17.779    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 17.779    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 18.050    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 17.769    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 17.553    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 18.060    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 18.060    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 18.049    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 10.475    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.216    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.218    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.861    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.844    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.844    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.475    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.526    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.807    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 15.215    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 16.090    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 16.100    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.819    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.829    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.539    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.539    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 15.215    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.225    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.792    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.792    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 16.063    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.782    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 16.073    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 16.073    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 16.062    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.475    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.216    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.218    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 10.861    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.844    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.844    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.475    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.526    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.807    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.271    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.146    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.156    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 14.875    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 14.885    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 14.595    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 14.595    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.271    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 14.281    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 14.786    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 14.786    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.057    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 14.776    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 14.560    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.067    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.067    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.056    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -2.572 ; -57.814       ;
; A[2]        ; -0.955 ; -3.112        ;
; sd_sel_q[0] ; 0.167  ; 0.000         ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -6.615 ; -53.827       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.297 ; -0.297        ;
; sd_sel_q[0] ; -0.130 ; -0.130        ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.300 ; 0.000         ;
; A[2]    ; 1.991 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.116 ; -10.010       ;
; clock_i ; 0.580  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -1.509 ; -67.012         ;
; CLOCK_50    ; -1.380 ; -2.380          ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.572 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -2.625     ; 0.479      ;
; -2.565 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.473      ;
; -2.489 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.397      ;
; -2.486 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.394      ;
; -2.485 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.393      ;
; -2.483 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.391      ;
; -2.483 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.391      ;
; -2.482 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.390      ;
; -2.482 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.390      ;
; -2.480 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -2.624     ; 0.388      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.897 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.669      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.853 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.625      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.834 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.521      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.817 ; exp_slot:exp|exp_reg[4]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.504      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.789 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.845     ; 1.476      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
; -1.744 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.760     ; 1.516      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.955 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -1.009     ; 0.478      ;
; -0.875 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -1.009     ; 0.398      ;
; -0.694 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.009     ; 0.717      ;
; -0.588 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.009     ; 0.611      ;
; 0.847  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.401      ;
; 0.847  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.401      ;
; 0.847  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.401      ;
; 0.847  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.401      ;
; 0.847  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.401      ;
; 0.850  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.398      ;
; 0.850  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.398      ;
; 0.850  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.398      ;
; 0.850  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.398      ;
; 0.850  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.716      ; 2.398      ;
; 0.854  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.399      ;
; 0.854  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.399      ;
; 0.854  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.399      ;
; 0.854  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.399      ;
; 0.854  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.721      ; 2.399      ;
; 0.899  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.348      ;
; 0.899  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.348      ;
; 0.899  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.348      ;
; 0.899  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.348      ;
; 0.899  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.715      ; 2.348      ;
; 1.347  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.401      ;
; 1.347  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.401      ;
; 1.347  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.401      ;
; 1.347  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.401      ;
; 1.347  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.401      ;
; 1.350  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.398      ;
; 1.350  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.398      ;
; 1.350  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.398      ;
; 1.350  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.398      ;
; 1.350  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.716      ; 2.398      ;
; 1.354  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.399      ;
; 1.354  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.399      ;
; 1.354  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.399      ;
; 1.354  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.399      ;
; 1.354  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.721      ; 2.399      ;
; 1.399  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.348      ;
; 1.399  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.348      ;
; 1.399  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.348      ;
; 1.399  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.348      ;
; 1.399  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.715      ; 2.348      ;
; 3.236  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.313      ; 1.109      ;
; 3.727  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.313      ; 0.618      ;
; 4.001  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.335      ; 0.978      ;
; 4.026  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.334      ; 0.967      ;
; 4.403  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.440      ; 0.697      ;
; 4.505  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.335      ; 0.488      ;
; 4.581  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.439      ; 0.325      ;
; 4.672  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.438      ; 0.325      ;
; 4.767  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.438      ; 0.325      ;
; 4.775  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.439      ; 0.325      ;
; 5.719  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.810      ; 0.764      ;
; 5.986  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.810      ; 0.497      ;
; 6.219  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.810      ; 0.764      ;
; 6.486  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.810      ; 0.497      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                       ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.167 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 0.509      ; 0.520      ;
; 0.667 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 0.509      ; 0.520      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.615 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.819      ; 0.497      ;
; -6.348 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.819      ; 0.764      ;
; -6.115 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.819      ; 0.497      ;
; -5.848 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.819      ; 0.764      ;
; -4.114 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.439      ; 0.325      ;
; -4.114 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.439      ; 0.325      ;
; -4.113 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.438      ; 0.325      ;
; -4.113 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.438      ; 0.325      ;
; -4.004 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.470      ; 0.618      ;
; -3.847 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.335      ; 0.488      ;
; -3.743 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.440      ; 0.697      ;
; -3.513 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.470      ; 1.109      ;
; -3.367 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.334      ; 0.967      ;
; -3.357 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.335      ; 0.978      ;
; -0.550 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.009      ; 0.611      ;
; -0.519 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.348      ;
; -0.519 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.348      ;
; -0.519 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.348      ;
; -0.519 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.348      ;
; -0.519 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.715      ; 2.348      ;
; -0.474 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.399      ;
; -0.474 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.399      ;
; -0.474 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.399      ;
; -0.474 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.399      ;
; -0.474 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.721      ; 2.399      ;
; -0.470 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.398      ;
; -0.470 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.398      ;
; -0.470 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.398      ;
; -0.470 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.398      ;
; -0.470 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.398      ;
; -0.467 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.401      ;
; -0.467 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.401      ;
; -0.467 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.401      ;
; -0.467 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.401      ;
; -0.467 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.716      ; 2.401      ;
; -0.444 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.009      ; 0.717      ;
; -0.263 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 1.009      ; 0.398      ;
; -0.183 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 1.009      ; 0.478      ;
; -0.019 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.348      ;
; -0.019 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.348      ;
; -0.019 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.348      ;
; -0.019 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.348      ;
; -0.019 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.715      ; 2.348      ;
; 0.026  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.399      ;
; 0.026  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.399      ;
; 0.026  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.399      ;
; 0.026  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.399      ;
; 0.026  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.721      ; 2.399      ;
; 0.030  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.398      ;
; 0.030  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.398      ;
; 0.030  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.398      ;
; 0.030  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.398      ;
; 0.030  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.398      ;
; 0.033  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.401      ;
; 0.033  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.401      ;
; 0.033  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.401      ;
; 0.033  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.401      ;
; 0.033  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.716      ; 2.401      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.297 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.979      ; 0.334      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.252  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.404      ;
; 0.289  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.441      ;
; 0.291  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.443      ;
; 0.294  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.446      ;
; 0.298  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.450      ;
; 0.329  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.481      ;
; 0.343  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.495      ;
; 0.355  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.529      ;
; 0.381  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.533      ;
; 0.383  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.535      ;
; 0.408  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.559      ;
; 0.414  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.566      ;
; 0.421  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.575      ;
; 0.426  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.580      ;
; 0.429  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.583      ;
; 0.448  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.601      ;
; 0.451  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.603      ;
; 0.462  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.615      ;
; 0.480  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.632      ;
; 0.493  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.646      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.506  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.002      ; 0.660      ;
; 0.508  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.659      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.665      ;
; 0.521  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.673      ;
; 0.528  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.683      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.688      ;
; 0.538  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.689      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 0.700      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.559  ; spi:portaspi|ff_clr_s           ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.711      ;
; 0.563  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.723      ;
; 0.581  ; tmr_cnt_q[3]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[8]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; tmr_cnt_q[12]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; tmr_cnt_q[10]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.736      ;
; 0.589  ; tmr_cnt_q[7]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.741      ;
; 0.590  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.742      ;
; 0.596  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; -0.003     ; 0.745      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.130 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 0.509      ; 0.520      ;
; 0.370  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 0.509      ; 0.520      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.732      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.991 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 2.622      ; 1.163      ;
; 1.994 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 2.625      ; 1.163      ;
; 1.994 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 2.625      ; 1.163      ;
; 1.996 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 2.624      ; 1.160      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.116 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 2.624      ; 1.160      ;
; -1.114 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 2.625      ; 1.163      ;
; -1.114 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 2.625      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
; -1.111 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 2.622      ; 1.163      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.580 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.732      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.509 ; -0.509       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.509 ; -0.509       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.509 ; -0.509       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.509 ; -0.509       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.509 ; -0.509       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.509 ; -0.509       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.509 ; -0.509       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.509 ; -0.509       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.648 ; 0.352        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.648 ; 0.352        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.648 ; 0.352        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.648 ; 0.352        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.509 ; -0.509       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.509 ; -0.509       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.528  ; 1.528  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.528  ; 1.528  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.101  ; 2.101  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.101  ; 2.101  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.922  ; 1.922  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.394  ; 1.394  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 1.277  ; 1.277  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.215 ; -1.215 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.215 ; -1.215 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.244 ; -1.244 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.376 ; -4.376 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.443 ; -4.443 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.376 ; -4.376 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 2.677  ; 2.677  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 2.156  ; 2.156  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.441  ; 2.441  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.347 ; -0.347 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.147  ; 2.147  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 2.431  ; 2.431  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 2.471  ; 2.471  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 2.677  ; 2.677  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 2.612  ; 2.612  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.611  ; 2.611  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.193  ; 2.193  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.891  ; 1.891  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.963  ; 1.963  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.611  ; 2.611  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.501  ; 1.501  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.604  ; 1.604  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.676  ; 1.676  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.617  ; 1.617  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.454 ; -1.454 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.454 ; -1.454 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.131  ; 0.131  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.483 ; -1.483 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.589 ; -4.589 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.682 ; -4.682 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.589 ; -4.589 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 4.917  ; 4.917  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.411  ; 3.411  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 3.696  ; 3.696  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 0.919  ; 0.919  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.392  ; 3.392  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 4.638  ; 4.638  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.678  ; 4.678  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 4.884  ; 4.884  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 4.819  ; 4.819  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 4.416  ; 4.416  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 4.561  ; 4.561  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.782  ; 4.782  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 4.825  ; 4.825  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 4.917  ; 4.917  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 4.838  ; 4.838  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.872  ; 4.872  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 3.516  ; 3.516  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 2.970  ; 2.970  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 2.940  ; 2.940  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 2.970  ; 2.970  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 2.625  ; 2.625  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 2.615  ; 2.615  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.376  ; 2.376  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.240  ; 2.240  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.332  ; 2.332  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 2.368  ; 2.368  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.393  ; 3.393  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.393  ; 3.393  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 3.364  ; 3.364  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 3.521  ; 3.521  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.447  ; 1.447  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.447  ; 1.447  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 2.934  ; 2.934  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 3.833  ; 3.833  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 3.824  ; 3.824  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; -0.055 ; -0.055 ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; -0.055 ; -0.055 ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.189  ; 0.189  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.150 ; -0.150 ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.062 ; -0.062 ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.189  ; 0.189  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.157 ; -1.157 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.453  ; 2.453  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.453  ; 2.453  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.482  ; 2.482  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.572  ; 5.572  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.572  ; 5.572  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.505  ; 5.505  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.519  ; 0.519  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.724 ; -1.724 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.846 ; -1.846 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.519  ; 0.519  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.965 ; -1.965 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.110 ; -2.110 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.150 ; -2.150 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.356 ; -2.356 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.291 ; -2.291 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 0.603  ; 0.603  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.127 ; -0.127 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.053  ; 0.053  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.189  ; 0.189  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.887 ; -0.887 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.331  ; 0.331  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 0.557  ; 0.557  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.603  ; 0.603  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 0.477  ; 0.477  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.666  ; 2.666  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.666  ; 2.666  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.100  ; 0.100  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.695  ; 2.695  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.811  ; 5.811  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.811  ; 5.811  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.718  ; 5.718  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.748 ; -0.748 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.253 ; -3.253 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.337 ; -3.337 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.748 ; -0.748 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.187 ; -3.187 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.359 ; -4.359 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.399 ; -4.399 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.605 ; -4.605 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.540 ; -4.540 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.137 ; -4.137 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.282 ; -4.282 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.503 ; -4.503 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.546 ; -4.546 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.638 ; -4.638 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.559 ; -4.559 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.632 ; -3.632 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -2.976 ; -2.976 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.120 ; -2.120 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.820 ; -2.820 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.850 ; -2.850 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.505 ; -2.505 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.495 ; -2.495 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.256 ; -2.256 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.120 ; -2.120 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.212 ; -2.212 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.248 ; -2.248 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.611 ; -2.611 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.611 ; -2.611 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.582 ; -2.582 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.368 ; -3.368 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.294 ; -1.294 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.294 ; -1.294 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -2.793 ; -2.793 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.370 ; -3.370 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.361 ; -3.361 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.142  ; 4.142  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 9.819  ; 9.819  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 9.819  ; 9.819  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 9.394  ; 9.394  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 8.518  ; 8.518  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 8.636  ; 8.636  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 9.095  ; 9.095  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.210  ; 8.210  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 8.181  ; 8.181  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.391  ; 8.391  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.219  ; 7.219  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 7.183  ; 7.183  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 7.219  ; 7.219  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.863  ; 6.863  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.166  ; 7.166  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 7.154  ; 7.154  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.252  ; 6.252  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.758  ; 5.758  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.706  ; 5.706  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.904  ; 5.904  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.068  ; 6.068  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.039  ; 6.039  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.252  ; 6.252  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.161  ; 6.161  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.896  ; 7.896  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.582  ; 7.582  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.382  ; 7.382  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.716  ; 7.716  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.433  ; 7.433  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.415  ; 7.415  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.320  ; 7.320  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.896  ; 7.896  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.961  ; 6.961  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.722  ; 4.722  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.961  ; 6.961  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984  ; 4.984  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.730  ; 4.730  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.385  ; 6.385  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.050  ; 6.050  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.998  ; 5.998  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.325  ; 6.325  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.278  ; 5.278  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.819  ; 4.819  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.325  ; 6.325  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.422  ; 5.422  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.891  ; 6.891  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.487  ; 4.487  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.142  ; 4.142  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.667 ; 10.667 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 10.667 ; 10.667 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.305 ; 10.305 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.640 ; 10.640 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 9.356  ; 9.356  ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.159 ; 10.159 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.391  ; 9.391  ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.240  ; 9.240  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.830  ; 9.830  ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 6.239  ; 6.239  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.013  ; 6.013  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 6.150  ; 6.150  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.971  ; 5.971  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 6.239  ; 6.239  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.453  ; 6.453  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.846  ; 5.846  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.512  ; 5.512  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.483  ; 5.483  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.629  ; 5.629  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.568  ; 5.568  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.734  ; 5.734  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.846  ; 5.846  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.569  ; 5.569  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.501  ; 6.501  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.897  ; 5.897  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.770  ; 5.770  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.049  ; 6.049  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.806  ; 5.806  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.788  ; 5.788  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.501  ; 6.501  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.086  ; 6.086  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.961  ; 6.961  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 6.218  ; 6.218  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.961  ; 6.961  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984  ; 4.984  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 6.226  ; 6.226  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.385  ; 6.385  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.050  ; 6.050  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.998  ; 5.998  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.315  ; 6.315  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.315  ; 6.315  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 5.552  ; 5.552  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 7.649  ; 7.649  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.997  ; 6.997  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 7.372  ; 7.372  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.569  ; 7.569  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 7.649  ; 7.649  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.891  ; 6.891  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 7.384  ; 7.384  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 7.144  ; 7.144  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.487  ; 4.487  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 6.092  ; 6.092  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 6.092  ; 6.092  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.912  ; 5.912  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 5.736  ; 5.736  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.723  ; 4.723  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 5.480  ; 5.480  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 5.136  ; 5.136  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 5.114  ; 5.114  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 5.328  ; 5.328  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.335  ; 4.335  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.335  ; 4.335  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.973  ; 3.973  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.885  ; 3.885  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.915  ; 3.915  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.993  ; 3.993  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.175  ; 4.175  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.633  ; 3.633  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.633  ; 3.633  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400  ; 3.400  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.184  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.474  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.474  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 2.526  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.633  ; 3.633  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.633  ; 3.633  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400  ; 3.400  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 3.184  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.474  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.474  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.526  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.142 ; 4.142 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.058 ; 4.058 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.549 ; 5.549 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.512 ; 5.512 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.490 ; 4.490 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.955 ; 4.955 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.123 ; 5.123 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.275 ; 4.275 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.058 ; 4.058 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.289 ; 4.289 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.475 ; 4.475 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.517 ; 4.517 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.654 ; 4.654 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.475 ; 4.475 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.743 ; 4.743 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.291 ; 4.291 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.526 ; 5.526 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.565 ; 5.565 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.526 ; 5.526 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.764 ; 5.764 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.882 ; 5.882 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.906 ; 5.906 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.122 ; 6.122 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.032 ; 6.032 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.986 ; 6.986 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.449 ; 7.449 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.012 ; 7.012 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.585 ; 7.585 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.302 ; 7.302 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.986 ; 6.986 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.183 ; 7.183 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.360 ; 7.360 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.722 ; 4.722 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.722 ; 4.722 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.961 ; 6.961 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984 ; 4.984 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.730 ; 4.730 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.385 ; 6.385 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.050 ; 6.050 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.998 ; 5.998 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.262 ; 4.262 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.130 ; 5.130 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.819 ; 4.819 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.262 ; 4.262 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.274 ; 5.274 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.891 ; 6.891 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.299 ; 4.299 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.142 ; 4.142 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.058 ; 4.058 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.947 ; 5.947 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.763 ; 5.763 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.490 ; 4.490 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.955 ; 4.955 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.123 ; 5.123 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.275 ; 4.275 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.058 ; 4.058 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.289 ; 4.289 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.475 ; 4.475 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.517 ; 4.517 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.654 ; 4.654 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.475 ; 4.475 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.743 ; 4.743 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.291 ; 4.291 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.289 ; 5.289 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.383 ; 5.383 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.289 ; 5.289 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.439 ; 5.439 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.605 ; 5.605 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.717 ; 5.717 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.441 ; 5.441 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.546 ; 5.546 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.677 ; 5.677 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.546 ; 5.546 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.827 ; 5.827 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.586 ; 5.586 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.567 ; 5.567 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.277 ; 6.277 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.862 ; 5.862 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.722 ; 4.722 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.722 ; 4.722 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.633 ; 6.633 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984 ; 4.984 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.730 ; 4.730 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.057 ; 6.057 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.714 ; 5.714 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.660 ; 5.660 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.262 ; 4.262 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.819 ; 4.819 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.262 ; 4.262 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.211 ; 6.211 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.359 ; 6.359 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.769 ; 6.769 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.594 ; 6.594 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.563 ; 6.563 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.364 ; 6.364 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.124 ; 6.124 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.299 ; 4.299 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.053 ; 4.053 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.942 ; 5.942 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.154 ; 5.154 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.798 ; 4.798 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.677 ; 4.677 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.588 ; 4.588 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.163 ; 4.163 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.053 ; 4.053 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.304 ; 4.304 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.335 ; 4.335 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.335 ; 4.335 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.973 ; 3.973 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.885 ; 3.885 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.915 ; 3.915 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.993 ; 3.993 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.175 ; 4.175 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.084 ; 3.084 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.084 ; 3.084 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400 ; 3.400 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.184 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.474 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.474 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.526 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.084 ; 3.084 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.084 ; 3.084 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400 ; 3.400 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.184 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.474 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.474 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.526 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 11.774 ; 11.774 ; 11.774 ; 11.774 ;
; A[0]        ; D[1]          ; 11.226 ; 11.226 ; 11.226 ; 11.226 ;
; A[0]        ; D[2]          ; 10.488 ; 10.488 ; 10.488 ; 10.488 ;
; A[0]        ; D[3]          ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; A[0]        ; D[4]          ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; A[0]        ; D[5]          ; 10.323 ; 10.323 ; 10.323 ; 10.323 ;
; A[0]        ; D[6]          ; 10.357 ; 10.357 ; 10.357 ; 10.357 ;
; A[0]        ; D[7]          ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[0]        ; FL_ADDR[0]    ; 5.592  ;        ;        ; 5.592  ;
; A[0]        ; FL_ADDR[14]   ; 7.027  ; 7.027  ; 7.027  ; 7.027  ;
; A[0]        ; FL_ADDR[15]   ; 7.164  ; 7.164  ; 7.164  ; 7.164  ;
; A[0]        ; FL_ADDR[16]   ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; A[0]        ; FL_ADDR[17]   ; 7.253  ;        ;        ; 7.253  ;
; A[0]        ; FL_CE_N       ; 6.801  ; 7.467  ; 7.467  ; 6.801  ;
; A[0]        ; LEDG[0]       ;        ; 7.232  ; 7.232  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.471  ; 9.471  ;        ;
; A[0]        ; LEDG[2]       ; 7.494  ;        ;        ; 7.494  ;
; A[0]        ; LEDG[3]       ; 7.240  ;        ;        ; 7.240  ;
; A[0]        ; LEDG[4]       ; 8.895  ;        ;        ; 8.895  ;
; A[0]        ; LEDG[5]       ; 8.560  ;        ;        ; 8.560  ;
; A[0]        ; LEDG[6]       ; 8.508  ;        ;        ; 8.508  ;
; A[0]        ; LEDR[6]       ;        ; 7.329  ; 7.329  ;        ;
; A[0]        ; LEDR[8]       ;        ; 6.772  ; 6.772  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.863  ;        ;        ; 5.863  ;
; A[0]        ; SRAM_CE_N     ; 9.401  ;        ;        ; 9.401  ;
; A[0]        ; SRAM_DQ[0]    ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; A[0]        ; SRAM_DQ[1]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; A[0]        ; SRAM_DQ[2]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; A[0]        ; SRAM_DQ[3]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; A[0]        ; SRAM_DQ[4]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[5]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[6]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[0]        ; SRAM_DQ[7]    ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[0]        ; SRAM_DQ[8]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[9]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[10]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[0]        ; SRAM_DQ[11]   ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[0]        ; SRAM_DQ[12]   ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; A[0]        ; SRAM_DQ[13]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[14]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[15]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[1]        ; D[0]          ; 12.059 ; 12.059 ; 12.059 ; 12.059 ;
; A[1]        ; D[1]          ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; A[1]        ; D[2]          ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; A[1]        ; D[3]          ; 10.876 ; 10.876 ; 10.876 ; 10.876 ;
; A[1]        ; D[4]          ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[1]        ; D[5]          ; 10.390 ; 10.390 ; 10.390 ; 10.390 ;
; A[1]        ; D[6]          ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; A[1]        ; D[7]          ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; A[1]        ; FL_ADDR[1]    ; 5.642  ;        ;        ; 5.642  ;
; A[1]        ; FL_ADDR[14]   ; 7.312  ; 7.312  ; 7.312  ; 7.312  ;
; A[1]        ; FL_ADDR[15]   ; 7.449  ; 7.449  ; 7.449  ; 7.449  ;
; A[1]        ; FL_ADDR[16]   ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; A[1]        ; FL_ADDR[17]   ; 7.538  ;        ;        ; 7.538  ;
; A[1]        ; FL_CE_N       ; 7.086  ; 7.752  ; 7.752  ; 7.086  ;
; A[1]        ; LEDG[0]       ;        ; 7.517  ; 7.517  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.756  ; 9.756  ;        ;
; A[1]        ; LEDG[2]       ; 7.779  ;        ;        ; 7.779  ;
; A[1]        ; LEDG[3]       ; 7.525  ;        ;        ; 7.525  ;
; A[1]        ; LEDG[4]       ; 9.180  ;        ;        ; 9.180  ;
; A[1]        ; LEDG[5]       ; 8.845  ;        ;        ; 8.845  ;
; A[1]        ; LEDG[6]       ; 8.793  ;        ;        ; 8.793  ;
; A[1]        ; LEDR[6]       ;        ; 7.614  ; 7.614  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.057  ; 7.057  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.900  ;        ;        ; 5.900  ;
; A[1]        ; SRAM_CE_N     ; 9.686  ;        ;        ; 9.686  ;
; A[1]        ; SRAM_DQ[0]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; A[1]        ; SRAM_DQ[1]    ; 9.702  ; 9.702  ; 9.702  ; 9.702  ;
; A[1]        ; SRAM_DQ[2]    ; 9.592  ; 9.592  ; 9.592  ; 9.592  ;
; A[1]        ; SRAM_DQ[3]    ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; A[1]        ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[6]    ; 9.351  ; 9.351  ; 9.351  ; 9.351  ;
; A[1]        ; SRAM_DQ[7]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[1]        ; SRAM_DQ[8]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[9]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[10]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[1]        ; SRAM_DQ[11]   ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; A[1]        ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[1]        ; SRAM_DQ[13]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[14]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[15]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[3]        ; BUSDIR_n      ;        ; 6.403  ; 6.403  ;        ;
; A[3]        ; D[0]          ; 11.703 ; 11.703 ; 11.703 ; 11.703 ;
; A[3]        ; D[1]          ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; A[3]        ; D[2]          ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; A[3]        ; D[3]          ; 10.520 ; 10.520 ; 10.520 ; 10.520 ;
; A[3]        ; D[4]          ; 10.979 ; 10.979 ; 10.979 ; 10.979 ;
; A[3]        ; D[5]          ; 10.298 ; 10.298 ; 10.298 ; 10.298 ;
; A[3]        ; D[6]          ; 10.332 ; 10.332 ; 10.332 ; 10.332 ;
; A[3]        ; D[7]          ; 10.419 ; 10.419 ; 10.419 ; 10.419 ;
; A[3]        ; FL_ADDR[3]    ; 5.123  ;        ;        ; 5.123  ;
; A[3]        ; FL_ADDR[14]   ; 6.956  ; 6.956  ; 6.956  ; 6.956  ;
; A[3]        ; FL_ADDR[15]   ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; A[3]        ; FL_ADDR[16]   ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; A[3]        ; FL_ADDR[17]   ; 7.182  ;        ;        ; 7.182  ;
; A[3]        ; FL_CE_N       ; 6.730  ; 7.396  ; 7.396  ; 6.730  ;
; A[3]        ; LEDG[0]       ;        ; 7.161  ; 7.161  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.400  ; 9.400  ;        ;
; A[3]        ; LEDG[2]       ; 7.423  ;        ;        ; 7.423  ;
; A[3]        ; LEDG[3]       ; 7.169  ;        ;        ; 7.169  ;
; A[3]        ; LEDG[4]       ; 8.824  ;        ;        ; 8.824  ;
; A[3]        ; LEDG[5]       ; 8.489  ;        ;        ; 8.489  ;
; A[3]        ; LEDG[6]       ; 8.437  ;        ;        ; 8.437  ;
; A[3]        ; LEDR[6]       ;        ; 7.258  ; 7.258  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.701  ; 6.701  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.667  ;        ;        ; 5.667  ;
; A[3]        ; SRAM_CE_N     ; 9.330  ;        ;        ; 9.330  ;
; A[3]        ; SRAM_DQ[0]    ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[3]        ; SRAM_DQ[1]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[3]        ; SRAM_DQ[2]    ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; A[3]        ; SRAM_DQ[3]    ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; A[3]        ; SRAM_DQ[4]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[5]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[6]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[3]        ; SRAM_DQ[7]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[3]        ; SRAM_DQ[8]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[9]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[10]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; SRAM_DQ[11]   ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; A[3]        ; SRAM_DQ[12]   ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; A[3]        ; SRAM_DQ[13]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[14]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[15]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; U1OE_n        ;        ; 6.748  ; 6.748  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.624  ; 7.624  ;        ;
; A[4]        ; D[0]          ; 13.001 ; 13.001 ; 13.001 ; 13.001 ;
; A[4]        ; D[1]          ; 12.453 ; 12.453 ; 12.453 ; 12.453 ;
; A[4]        ; D[2]          ; 11.554 ; 11.554 ; 11.554 ; 11.554 ;
; A[4]        ; D[3]          ; 11.818 ; 11.818 ; 11.818 ; 11.818 ;
; A[4]        ; D[4]          ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; A[4]        ; D[5]          ; 11.389 ; 11.389 ; 11.389 ; 11.389 ;
; A[4]        ; D[6]          ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[4]        ; D[7]          ; 11.513 ; 11.513 ; 11.513 ; 11.513 ;
; A[4]        ; FL_ADDR[4]    ; 5.337  ;        ;        ; 5.337  ;
; A[4]        ; FL_ADDR[14]   ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[4]        ; FL_ADDR[15]   ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; A[4]        ; FL_ADDR[16]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[4]        ; FL_ADDR[17]   ; 8.480  ;        ;        ; 8.480  ;
; A[4]        ; FL_CE_N       ; 8.028  ; 8.694  ; 8.694  ; 8.028  ;
; A[4]        ; LEDG[0]       ;        ; 8.459  ; 8.459  ;        ;
; A[4]        ; LEDG[1]       ;        ; 10.698 ; 10.698 ;        ;
; A[4]        ; LEDG[2]       ; 8.721  ;        ;        ; 8.721  ;
; A[4]        ; LEDG[3]       ; 8.467  ;        ;        ; 8.467  ;
; A[4]        ; LEDG[4]       ; 10.122 ;        ;        ; 10.122 ;
; A[4]        ; LEDG[5]       ; 9.787  ;        ;        ; 9.787  ;
; A[4]        ; LEDG[6]       ; 9.735  ;        ;        ; 9.735  ;
; A[4]        ; LEDR[6]       ; 7.067  ; 8.556  ; 8.556  ; 7.067  ;
; A[4]        ; LEDR[8]       ;        ; 7.999  ; 7.999  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.628 ;        ;        ; 10.628 ;
; A[4]        ; SRAM_DQ[0]    ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; A[4]        ; SRAM_DQ[1]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[4]        ; SRAM_DQ[2]    ; 10.534 ; 10.534 ; 10.534 ; 10.534 ;
; A[4]        ; SRAM_DQ[3]    ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; A[4]        ; SRAM_DQ[4]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[5]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[6]    ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; A[4]        ; SRAM_DQ[7]    ; 10.303 ; 10.303 ; 10.303 ; 10.303 ;
; A[4]        ; SRAM_DQ[8]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[9]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[10]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; SRAM_DQ[11]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[12]   ; 10.443 ; 10.443 ; 10.443 ; 10.443 ;
; A[4]        ; SRAM_DQ[13]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[14]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[15]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; U1OE_n        ;        ; 7.969  ; 7.969  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.664  ; 7.664  ;        ;
; A[5]        ; D[0]          ; 13.041 ; 13.041 ; 13.041 ; 13.041 ;
; A[5]        ; D[1]          ; 12.493 ; 12.493 ; 12.493 ; 12.493 ;
; A[5]        ; D[2]          ; 11.594 ; 11.594 ; 11.594 ; 11.594 ;
; A[5]        ; D[3]          ; 11.858 ; 11.858 ; 11.858 ; 11.858 ;
; A[5]        ; D[4]          ; 12.317 ; 12.317 ; 12.317 ; 12.317 ;
; A[5]        ; D[5]          ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; A[5]        ; D[6]          ; 11.463 ; 11.463 ; 11.463 ; 11.463 ;
; A[5]        ; D[7]          ; 11.553 ; 11.553 ; 11.553 ; 11.553 ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[5]        ; FL_ADDR[15]   ; 8.431  ; 8.431  ; 8.431  ; 8.431  ;
; A[5]        ; FL_ADDR[16]   ; 8.252  ; 8.252  ; 8.252  ; 8.252  ;
; A[5]        ; FL_ADDR[17]   ; 8.520  ;        ;        ; 8.520  ;
; A[5]        ; FL_CE_N       ; 8.068  ; 8.734  ; 8.734  ; 8.068  ;
; A[5]        ; LEDG[0]       ;        ; 8.499  ; 8.499  ;        ;
; A[5]        ; LEDG[1]       ;        ; 10.738 ; 10.738 ;        ;
; A[5]        ; LEDG[2]       ; 8.761  ;        ;        ; 8.761  ;
; A[5]        ; LEDG[3]       ; 8.507  ;        ;        ; 8.507  ;
; A[5]        ; LEDG[4]       ; 10.162 ;        ;        ; 10.162 ;
; A[5]        ; LEDG[5]       ; 9.827  ;        ;        ; 9.827  ;
; A[5]        ; LEDG[6]       ; 9.775  ;        ;        ; 9.775  ;
; A[5]        ; LEDR[6]       ; 7.107  ; 8.596  ; 8.596  ; 7.107  ;
; A[5]        ; LEDR[8]       ;        ; 8.039  ; 8.039  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.668 ;        ;        ; 10.668 ;
; A[5]        ; SRAM_DQ[0]    ; 10.674 ; 10.674 ; 10.674 ; 10.674 ;
; A[5]        ; SRAM_DQ[1]    ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; A[5]        ; SRAM_DQ[2]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; SRAM_DQ[3]    ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; A[5]        ; SRAM_DQ[4]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[5]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[6]    ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[5]        ; SRAM_DQ[7]    ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; A[5]        ; SRAM_DQ[8]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[9]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[10]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; SRAM_DQ[11]   ; 10.540 ; 10.540 ; 10.540 ; 10.540 ;
; A[5]        ; SRAM_DQ[12]   ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; A[5]        ; SRAM_DQ[13]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[14]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[15]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; U1OE_n        ;        ; 8.009  ; 8.009  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.870  ; 7.870  ;        ;
; A[6]        ; D[0]          ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; A[6]        ; D[1]          ; 12.699 ; 12.699 ; 12.699 ; 12.699 ;
; A[6]        ; D[2]          ; 11.800 ; 11.800 ; 11.800 ; 11.800 ;
; A[6]        ; D[3]          ; 12.064 ; 12.064 ; 12.064 ; 12.064 ;
; A[6]        ; D[4]          ; 12.523 ; 12.523 ; 12.523 ; 12.523 ;
; A[6]        ; D[5]          ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; A[6]        ; D[6]          ; 11.669 ; 11.669 ; 11.669 ; 11.669 ;
; A[6]        ; D[7]          ; 11.759 ; 11.759 ; 11.759 ; 11.759 ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.500  ; 8.500  ; 8.500  ; 8.500  ;
; A[6]        ; FL_ADDR[15]   ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[6]        ; FL_ADDR[16]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; A[6]        ; FL_ADDR[17]   ; 8.726  ;        ;        ; 8.726  ;
; A[6]        ; FL_CE_N       ; 8.274  ; 8.940  ; 8.940  ; 8.274  ;
; A[6]        ; LEDG[0]       ;        ; 8.705  ; 8.705  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.944 ; 10.944 ;        ;
; A[6]        ; LEDG[2]       ; 8.967  ;        ;        ; 8.967  ;
; A[6]        ; LEDG[3]       ; 8.713  ;        ;        ; 8.713  ;
; A[6]        ; LEDG[4]       ; 10.368 ;        ;        ; 10.368 ;
; A[6]        ; LEDG[5]       ; 10.033 ;        ;        ; 10.033 ;
; A[6]        ; LEDG[6]       ; 9.981  ;        ;        ; 9.981  ;
; A[6]        ; LEDR[6]       ; 7.313  ; 8.802  ; 8.802  ; 7.313  ;
; A[6]        ; LEDR[8]       ;        ; 8.245  ; 8.245  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 10.874 ;        ;        ; 10.874 ;
; A[6]        ; SRAM_DQ[0]    ; 10.880 ; 10.880 ; 10.880 ; 10.880 ;
; A[6]        ; SRAM_DQ[1]    ; 10.890 ; 10.890 ; 10.890 ; 10.890 ;
; A[6]        ; SRAM_DQ[2]    ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; A[6]        ; SRAM_DQ[3]    ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; A[6]        ; SRAM_DQ[4]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[5]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[6]    ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[6]        ; SRAM_DQ[7]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; A[6]        ; SRAM_DQ[8]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[9]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[10]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; SRAM_DQ[11]   ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; A[6]        ; SRAM_DQ[12]   ; 10.689 ; 10.689 ; 10.689 ; 10.689 ;
; A[6]        ; SRAM_DQ[13]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[14]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[15]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; U1OE_n        ;        ; 8.215  ; 8.215  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.805  ; 7.805  ;        ;
; A[7]        ; D[0]          ; 13.182 ; 13.182 ; 13.182 ; 13.182 ;
; A[7]        ; D[1]          ; 12.634 ; 12.634 ; 12.634 ; 12.634 ;
; A[7]        ; D[2]          ; 11.735 ; 11.735 ; 11.735 ; 11.735 ;
; A[7]        ; D[3]          ; 11.999 ; 11.999 ; 11.999 ; 11.999 ;
; A[7]        ; D[4]          ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; A[7]        ; D[5]          ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; A[7]        ; D[6]          ; 11.604 ; 11.604 ; 11.604 ; 11.604 ;
; A[7]        ; D[7]          ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[7]        ; FL_ADDR[7]    ; 5.714  ;        ;        ; 5.714  ;
; A[7]        ; FL_ADDR[14]   ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; A[7]        ; FL_ADDR[15]   ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; A[7]        ; FL_ADDR[16]   ; 8.393  ; 8.393  ; 8.393  ; 8.393  ;
; A[7]        ; FL_ADDR[17]   ; 8.661  ;        ;        ; 8.661  ;
; A[7]        ; FL_CE_N       ; 8.209  ; 8.875  ; 8.875  ; 8.209  ;
; A[7]        ; LEDG[0]       ;        ; 8.640  ; 8.640  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.879 ; 10.879 ;        ;
; A[7]        ; LEDG[2]       ; 8.902  ;        ;        ; 8.902  ;
; A[7]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[7]        ; LEDG[4]       ; 10.303 ;        ;        ; 10.303 ;
; A[7]        ; LEDG[5]       ; 9.968  ;        ;        ; 9.968  ;
; A[7]        ; LEDG[6]       ; 9.916  ;        ;        ; 9.916  ;
; A[7]        ; LEDR[6]       ; 7.248  ; 8.737  ; 8.737  ; 7.248  ;
; A[7]        ; LEDR[8]       ;        ; 8.180  ; 8.180  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.694  ;        ;        ; 5.694  ;
; A[7]        ; SRAM_CE_N     ; 10.809 ;        ;        ; 10.809 ;
; A[7]        ; SRAM_DQ[0]    ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; A[7]        ; SRAM_DQ[1]    ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; A[7]        ; SRAM_DQ[2]    ; 10.715 ; 10.715 ; 10.715 ; 10.715 ;
; A[7]        ; SRAM_DQ[3]    ; 10.725 ; 10.725 ; 10.725 ; 10.725 ;
; A[7]        ; SRAM_DQ[4]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[5]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[6]    ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[7]        ; SRAM_DQ[7]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[7]        ; SRAM_DQ[8]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[9]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[10]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; SRAM_DQ[11]   ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[7]        ; SRAM_DQ[12]   ; 10.624 ; 10.624 ; 10.624 ; 10.624 ;
; A[7]        ; SRAM_DQ[13]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[14]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[15]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; U1OE_n        ;        ; 8.150  ; 8.150  ;        ;
; A[8]        ; D[0]          ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[8]        ; D[1]          ; 12.231 ; 12.231 ; 12.231 ; 12.231 ;
; A[8]        ; D[2]          ; 11.332 ; 11.332 ; 11.332 ; 11.332 ;
; A[8]        ; D[3]          ; 11.596 ; 11.596 ; 11.596 ; 11.596 ;
; A[8]        ; D[4]          ; 12.055 ; 12.055 ; 12.055 ; 12.055 ;
; A[8]        ; D[5]          ; 11.167 ; 11.167 ; 11.167 ; 11.167 ;
; A[8]        ; D[6]          ; 11.201 ; 11.201 ; 11.201 ; 11.201 ;
; A[8]        ; D[7]          ; 11.291 ; 11.291 ; 11.291 ; 11.291 ;
; A[8]        ; FL_ADDR[8]    ; 5.772  ;        ;        ; 5.772  ;
; A[8]        ; FL_ADDR[14]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[8]        ; FL_ADDR[15]   ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
; A[8]        ; FL_ADDR[16]   ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; A[8]        ; FL_ADDR[17]   ; 8.258  ;        ;        ; 8.258  ;
; A[8]        ; FL_CE_N       ; 7.806  ; 8.472  ; 8.472  ; 7.806  ;
; A[8]        ; LEDG[0]       ;        ; 8.237  ; 8.237  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.476 ; 10.476 ;        ;
; A[8]        ; LEDG[2]       ; 8.499  ;        ;        ; 8.499  ;
; A[8]        ; LEDG[3]       ; 8.245  ;        ;        ; 8.245  ;
; A[8]        ; LEDG[4]       ; 9.900  ;        ;        ; 9.900  ;
; A[8]        ; LEDG[5]       ; 9.565  ;        ;        ; 9.565  ;
; A[8]        ; LEDG[6]       ; 9.513  ;        ;        ; 9.513  ;
; A[8]        ; LEDR[6]       ; 6.530  ; 8.334  ; 8.334  ; 6.530  ;
; A[8]        ; LEDR[8]       ; 6.716  ; 7.777  ; 7.777  ; 6.716  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.499  ;        ;        ; 5.499  ;
; A[8]        ; SRAM_CE_N     ; 10.406 ;        ;        ; 10.406 ;
; A[8]        ; SRAM_DQ[0]    ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; A[8]        ; SRAM_DQ[1]    ; 10.422 ; 10.422 ; 10.422 ; 10.422 ;
; A[8]        ; SRAM_DQ[2]    ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; A[8]        ; SRAM_DQ[3]    ; 10.322 ; 10.322 ; 10.322 ; 10.322 ;
; A[8]        ; SRAM_DQ[4]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[5]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[6]    ; 10.071 ; 10.071 ; 10.071 ; 10.071 ;
; A[8]        ; SRAM_DQ[7]    ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; A[8]        ; SRAM_DQ[8]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[9]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[10]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[11]   ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; A[8]        ; SRAM_DQ[12]   ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; A[8]        ; SRAM_DQ[13]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[14]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[15]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[9]        ; D[0]          ; 12.924 ; 12.924 ; 12.924 ; 12.924 ;
; A[9]        ; D[1]          ; 12.376 ; 12.376 ; 12.376 ; 12.376 ;
; A[9]        ; D[2]          ; 11.477 ; 11.477 ; 11.477 ; 11.477 ;
; A[9]        ; D[3]          ; 11.741 ; 11.741 ; 11.741 ; 11.741 ;
; A[9]        ; D[4]          ; 12.200 ; 12.200 ; 12.200 ; 12.200 ;
; A[9]        ; D[5]          ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[9]        ; D[6]          ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; A[9]        ; D[7]          ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; A[9]        ; FL_ADDR[9]    ; 5.512  ;        ;        ; 5.512  ;
; A[9]        ; FL_ADDR[14]   ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[9]        ; FL_ADDR[15]   ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; A[9]        ; FL_ADDR[16]   ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; A[9]        ; FL_ADDR[17]   ; 8.403  ;        ;        ; 8.403  ;
; A[9]        ; FL_CE_N       ; 7.951  ; 8.617  ; 8.617  ; 7.951  ;
; A[9]        ; LEDG[0]       ;        ; 8.382  ; 8.382  ;        ;
; A[9]        ; LEDG[1]       ;        ; 10.621 ; 10.621 ;        ;
; A[9]        ; LEDG[2]       ; 8.644  ;        ;        ; 8.644  ;
; A[9]        ; LEDG[3]       ; 8.390  ;        ;        ; 8.390  ;
; A[9]        ; LEDG[4]       ; 10.045 ;        ;        ; 10.045 ;
; A[9]        ; LEDG[5]       ; 9.710  ;        ;        ; 9.710  ;
; A[9]        ; LEDG[6]       ; 9.658  ;        ;        ; 9.658  ;
; A[9]        ; LEDR[6]       ; 6.675  ; 8.479  ; 8.479  ; 6.675  ;
; A[9]        ; LEDR[8]       ; 6.929  ; 7.922  ; 7.922  ; 6.929  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.545  ;        ;        ; 5.545  ;
; A[9]        ; SRAM_CE_N     ; 10.551 ;        ;        ; 10.551 ;
; A[9]        ; SRAM_DQ[0]    ; 10.557 ; 10.557 ; 10.557 ; 10.557 ;
; A[9]        ; SRAM_DQ[1]    ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[2]    ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; A[9]        ; SRAM_DQ[3]    ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; A[9]        ; SRAM_DQ[4]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[5]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[6]    ; 10.216 ; 10.216 ; 10.216 ; 10.216 ;
; A[9]        ; SRAM_DQ[7]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; A[9]        ; SRAM_DQ[8]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[9]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[10]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[9]        ; SRAM_DQ[11]   ; 10.423 ; 10.423 ; 10.423 ; 10.423 ;
; A[9]        ; SRAM_DQ[12]   ; 10.366 ; 10.366 ; 10.366 ; 10.366 ;
; A[9]        ; SRAM_DQ[13]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[14]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[15]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[10]       ; D[0]          ; 13.145 ; 13.145 ; 13.145 ; 13.145 ;
; A[10]       ; D[1]          ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; A[10]       ; D[2]          ; 11.698 ; 11.698 ; 11.698 ; 11.698 ;
; A[10]       ; D[3]          ; 11.962 ; 11.962 ; 11.962 ; 11.962 ;
; A[10]       ; D[4]          ; 12.421 ; 12.421 ; 12.421 ; 12.421 ;
; A[10]       ; D[5]          ; 11.533 ; 11.533 ; 11.533 ; 11.533 ;
; A[10]       ; D[6]          ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; A[10]       ; D[7]          ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; A[10]       ; FL_ADDR[10]   ; 5.688  ;        ;        ; 5.688  ;
; A[10]       ; FL_ADDR[14]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[10]       ; FL_ADDR[15]   ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; A[10]       ; FL_ADDR[16]   ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; A[10]       ; FL_ADDR[17]   ; 8.624  ;        ;        ; 8.624  ;
; A[10]       ; FL_CE_N       ; 8.172  ; 8.838  ; 8.838  ; 8.172  ;
; A[10]       ; LEDG[0]       ;        ; 8.603  ; 8.603  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.842 ; 10.842 ;        ;
; A[10]       ; LEDG[2]       ; 8.865  ;        ;        ; 8.865  ;
; A[10]       ; LEDG[3]       ; 8.611  ;        ;        ; 8.611  ;
; A[10]       ; LEDG[4]       ; 10.266 ;        ;        ; 10.266 ;
; A[10]       ; LEDG[5]       ; 9.931  ;        ;        ; 9.931  ;
; A[10]       ; LEDG[6]       ; 9.879  ;        ;        ; 9.879  ;
; A[10]       ; LEDR[6]       ; 7.164  ; 8.700  ; 8.700  ; 7.164  ;
; A[10]       ; LEDR[8]       ; 7.195  ; 8.143  ; 8.143  ; 7.195  ;
; A[10]       ; SRAM_ADDR[10] ; 5.663  ;        ;        ; 5.663  ;
; A[10]       ; SRAM_CE_N     ; 10.772 ;        ;        ; 10.772 ;
; A[10]       ; SRAM_DQ[0]    ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[10]       ; SRAM_DQ[1]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; A[10]       ; SRAM_DQ[2]    ; 10.678 ; 10.678 ; 10.678 ; 10.678 ;
; A[10]       ; SRAM_DQ[3]    ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; A[10]       ; SRAM_DQ[4]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[5]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[6]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; A[10]       ; SRAM_DQ[7]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; A[10]       ; SRAM_DQ[8]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[9]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[10]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[10]       ; SRAM_DQ[11]   ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[10]       ; SRAM_DQ[12]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[10]       ; SRAM_DQ[13]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[14]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[15]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[11]       ; D[0]          ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; A[11]       ; D[1]          ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; A[11]       ; D[2]          ; 11.741 ; 11.741 ; 11.741 ; 11.741 ;
; A[11]       ; D[3]          ; 12.005 ; 12.005 ; 12.005 ; 12.005 ;
; A[11]       ; D[4]          ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; A[11]       ; D[5]          ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[11]       ; D[6]          ; 11.610 ; 11.610 ; 11.610 ; 11.610 ;
; A[11]       ; D[7]          ; 11.700 ; 11.700 ; 11.700 ; 11.700 ;
; A[11]       ; FL_ADDR[11]   ; 5.520  ;        ;        ; 5.520  ;
; A[11]       ; FL_ADDR[14]   ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[11]       ; FL_ADDR[15]   ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[11]       ; FL_ADDR[16]   ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; A[11]       ; FL_ADDR[17]   ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; FL_CE_N       ; 8.215  ; 8.881  ; 8.881  ; 8.215  ;
; A[11]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.885 ; 10.885 ;        ;
; A[11]       ; LEDG[2]       ; 8.908  ;        ;        ; 8.908  ;
; A[11]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[11]       ; LEDG[4]       ; 10.309 ;        ;        ; 10.309 ;
; A[11]       ; LEDG[5]       ; 9.974  ;        ;        ; 9.974  ;
; A[11]       ; LEDG[6]       ; 9.922  ;        ;        ; 9.922  ;
; A[11]       ; LEDR[6]       ; 6.939  ; 8.743  ; 8.743  ; 6.939  ;
; A[11]       ; LEDR[8]       ; 6.863  ; 8.186  ; 8.186  ; 6.863  ;
; A[11]       ; SRAM_ADDR[11] ; 5.674  ;        ;        ; 5.674  ;
; A[11]       ; SRAM_CE_N     ; 10.815 ;        ;        ; 10.815 ;
; A[11]       ; SRAM_DQ[0]    ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; A[11]       ; SRAM_DQ[1]    ; 10.831 ; 10.831 ; 10.831 ; 10.831 ;
; A[11]       ; SRAM_DQ[2]    ; 10.721 ; 10.721 ; 10.721 ; 10.721 ;
; A[11]       ; SRAM_DQ[3]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; A[11]       ; SRAM_DQ[4]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[5]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[6]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[11]       ; SRAM_DQ[7]    ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[11]       ; SRAM_DQ[8]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[9]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[10]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[11]       ; SRAM_DQ[11]   ; 10.687 ; 10.687 ; 10.687 ; 10.687 ;
; A[11]       ; SRAM_DQ[12]   ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[11]       ; SRAM_DQ[13]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[14]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[15]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[12]       ; D[0]          ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; A[12]       ; D[1]          ; 12.732 ; 12.732 ; 12.732 ; 12.732 ;
; A[12]       ; D[2]          ; 11.833 ; 11.833 ; 11.833 ; 11.833 ;
; A[12]       ; D[3]          ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; A[12]       ; D[4]          ; 12.556 ; 12.556 ; 12.556 ; 12.556 ;
; A[12]       ; D[5]          ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; A[12]       ; D[6]          ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; A[12]       ; D[7]          ; 11.792 ; 11.792 ; 11.792 ; 11.792 ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[12]       ; FL_ADDR[15]   ; 8.670  ; 8.670  ; 8.670  ; 8.670  ;
; A[12]       ; FL_ADDR[16]   ; 8.491  ; 8.491  ; 8.491  ; 8.491  ;
; A[12]       ; FL_ADDR[17]   ; 8.759  ;        ;        ; 8.759  ;
; A[12]       ; FL_CE_N       ; 8.307  ; 8.973  ; 8.973  ; 8.307  ;
; A[12]       ; LEDG[0]       ;        ; 8.738  ; 8.738  ;        ;
; A[12]       ; LEDG[1]       ;        ; 10.977 ; 10.977 ;        ;
; A[12]       ; LEDG[2]       ; 9.000  ;        ;        ; 9.000  ;
; A[12]       ; LEDG[3]       ; 8.746  ;        ;        ; 8.746  ;
; A[12]       ; LEDG[4]       ; 10.401 ;        ;        ; 10.401 ;
; A[12]       ; LEDG[5]       ; 10.066 ;        ;        ; 10.066 ;
; A[12]       ; LEDG[6]       ; 10.014 ;        ;        ; 10.014 ;
; A[12]       ; LEDR[6]       ; 7.031  ; 8.835  ; 8.835  ; 7.031  ;
; A[12]       ; LEDR[8]       ; 7.315  ; 8.278  ; 8.278  ; 7.315  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.907 ;        ;        ; 10.907 ;
; A[12]       ; SRAM_DQ[0]    ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; A[12]       ; SRAM_DQ[1]    ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; A[12]       ; SRAM_DQ[2]    ; 10.813 ; 10.813 ; 10.813 ; 10.813 ;
; A[12]       ; SRAM_DQ[3]    ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; A[12]       ; SRAM_DQ[4]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[5]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[6]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[12]       ; SRAM_DQ[7]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[12]       ; SRAM_DQ[8]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[9]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[10]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[12]       ; SRAM_DQ[11]   ; 10.779 ; 10.779 ; 10.779 ; 10.779 ;
; A[12]       ; SRAM_DQ[12]   ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[12]       ; SRAM_DQ[13]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[14]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[15]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[13]       ; D[0]          ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; A[13]       ; D[1]          ; 12.653 ; 12.653 ; 12.653 ; 12.653 ;
; A[13]       ; D[2]          ; 11.754 ; 11.754 ; 11.754 ; 11.754 ;
; A[13]       ; D[3]          ; 12.018 ; 12.018 ; 12.018 ; 12.018 ;
; A[13]       ; D[4]          ; 12.477 ; 12.477 ; 12.477 ; 12.477 ;
; A[13]       ; D[5]          ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; A[13]       ; D[6]          ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; A[13]       ; D[7]          ; 11.713 ; 11.713 ; 11.713 ; 11.713 ;
; A[13]       ; FL_ADDR[13]   ; 6.083  ;        ;        ; 6.083  ;
; A[13]       ; FL_ADDR[14]   ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; A[13]       ; FL_ADDR[15]   ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; A[13]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[13]       ; FL_ADDR[17]   ; 8.680  ;        ;        ; 8.680  ;
; A[13]       ; FL_CE_N       ; 8.228  ; 8.894  ; 8.894  ; 8.228  ;
; A[13]       ; LEDG[0]       ;        ; 8.659  ; 8.659  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.898 ; 10.898 ;        ;
; A[13]       ; LEDG[2]       ; 8.921  ;        ;        ; 8.921  ;
; A[13]       ; LEDG[3]       ; 8.667  ;        ;        ; 8.667  ;
; A[13]       ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; A[13]       ; LEDG[5]       ; 9.987  ;        ;        ; 9.987  ;
; A[13]       ; LEDG[6]       ; 9.935  ;        ;        ; 9.935  ;
; A[13]       ; LEDR[6]       ; 7.220  ; 8.756  ; 8.756  ; 7.220  ;
; A[13]       ; LEDR[8]       ; 6.860  ; 8.199  ; 8.199  ; 6.860  ;
; A[13]       ; SRAM_ADDR[13] ; 6.079  ;        ;        ; 6.079  ;
; A[13]       ; SRAM_CE_N     ; 10.828 ;        ;        ; 10.828 ;
; A[13]       ; SRAM_DQ[0]    ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; A[13]       ; SRAM_DQ[1]    ; 10.844 ; 10.844 ; 10.844 ; 10.844 ;
; A[13]       ; SRAM_DQ[2]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; A[13]       ; SRAM_DQ[3]    ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; A[13]       ; SRAM_DQ[4]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[5]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[6]    ; 10.493 ; 10.493 ; 10.493 ; 10.493 ;
; A[13]       ; SRAM_DQ[7]    ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; A[13]       ; SRAM_DQ[8]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[9]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[10]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[13]       ; SRAM_DQ[11]   ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; A[13]       ; SRAM_DQ[12]   ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; A[13]       ; SRAM_DQ[13]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[14]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[15]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[14]       ; D[0]          ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; A[14]       ; D[1]          ; 12.687 ; 12.687 ; 12.687 ; 12.687 ;
; A[14]       ; D[2]          ; 11.788 ; 11.788 ; 11.788 ; 11.788 ;
; A[14]       ; D[3]          ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; A[14]       ; D[4]          ; 12.511 ; 12.511 ; 12.511 ; 12.511 ;
; A[14]       ; D[5]          ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; A[14]       ; D[6]          ; 11.657 ; 11.657 ; 11.657 ; 11.657 ;
; A[14]       ; D[7]          ; 11.747 ; 11.747 ; 11.747 ; 11.747 ;
; A[14]       ; FL_ADDR[14]   ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; A[14]       ; FL_ADDR[15]   ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; A[14]       ; FL_ADDR[16]   ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; A[14]       ; FL_ADDR[17]   ; 8.714  ; 7.717  ; 7.717  ; 8.714  ;
; A[14]       ; FL_CE_N       ; 8.262  ; 8.928  ; 8.928  ; 8.262  ;
; A[14]       ; LEDG[0]       ; 7.696  ; 8.693  ; 8.693  ; 7.696  ;
; A[14]       ; LEDG[1]       ; 8.317  ; 10.932 ; 10.932 ; 8.317  ;
; A[14]       ; LEDG[2]       ; 8.955  ;        ;        ; 8.955  ;
; A[14]       ; LEDG[3]       ; 8.701  ; 7.704  ; 7.704  ; 8.701  ;
; A[14]       ; LEDG[4]       ; 10.356 ; 7.741  ; 7.741  ; 10.356 ;
; A[14]       ; LEDG[5]       ; 10.021 ; 7.399  ; 7.399  ; 10.021 ;
; A[14]       ; LEDG[6]       ; 9.969  ; 7.343  ; 7.343  ; 9.969  ;
; A[14]       ; LEDR[6]       ; 7.793  ; 8.790  ; 8.790  ; 7.793  ;
; A[14]       ; LEDR[8]       ; 7.056  ; 8.233  ; 8.233  ; 7.056  ;
; A[14]       ; SRAM_ADDR[14] ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; A[14]       ; SRAM_ADDR[15] ; 8.111  ; 8.111  ; 8.111  ; 8.111  ;
; A[14]       ; SRAM_ADDR[16] ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; A[14]       ; SRAM_ADDR[17] ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; A[14]       ; SRAM_CE_N     ; 10.862 ; 8.247  ; 8.247  ; 10.862 ;
; A[14]       ; SRAM_DQ[0]    ; 10.868 ; 10.868 ; 10.868 ; 10.868 ;
; A[14]       ; SRAM_DQ[1]    ; 10.878 ; 10.878 ; 10.878 ; 10.878 ;
; A[14]       ; SRAM_DQ[2]    ; 10.768 ; 10.768 ; 10.768 ; 10.768 ;
; A[14]       ; SRAM_DQ[3]    ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[14]       ; SRAM_DQ[4]    ; 10.664 ; 10.664 ; 10.664 ; 10.664 ;
; A[14]       ; SRAM_DQ[5]    ; 10.664 ; 10.664 ; 10.664 ; 10.664 ;
; A[14]       ; SRAM_DQ[6]    ; 10.527 ; 10.527 ; 10.527 ; 10.527 ;
; A[14]       ; SRAM_DQ[7]    ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; A[14]       ; SRAM_DQ[8]    ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; A[14]       ; SRAM_DQ[9]    ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; A[14]       ; SRAM_DQ[10]   ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; A[14]       ; SRAM_DQ[11]   ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; A[14]       ; SRAM_DQ[12]   ; 10.677 ; 10.677 ; 10.677 ; 10.677 ;
; A[14]       ; SRAM_DQ[13]   ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; A[14]       ; SRAM_DQ[14]   ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; A[14]       ; SRAM_DQ[15]   ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; A[14]       ; SRAM_LB_N     ; 8.094  ; 8.094  ; 8.094  ; 8.094  ;
; A[14]       ; SRAM_UB_N     ; 7.854  ; 7.854  ; 7.854  ; 7.854  ;
; A[15]       ; D[0]          ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; A[15]       ; D[1]          ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; A[15]       ; D[2]          ; 11.027 ; 11.027 ; 11.027 ; 11.027 ;
; A[15]       ; D[3]          ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; A[15]       ; D[4]          ; 10.768 ; 10.768 ; 10.768 ; 10.768 ;
; A[15]       ; D[5]          ; 10.139 ; 10.139 ; 10.139 ; 10.139 ;
; A[15]       ; D[6]          ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; A[15]       ; D[7]          ; 10.260 ; 10.260 ; 10.260 ; 10.260 ;
; A[15]       ; FL_ADDR[14]   ; 7.132  ; 7.132  ; 7.132  ; 7.132  ;
; A[15]       ; FL_ADDR[15]   ; 7.269  ; 7.269  ; 7.269  ; 7.269  ;
; A[15]       ; FL_ADDR[16]   ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; A[15]       ; FL_ADDR[17]   ; 7.358  ; 7.358  ; 7.358  ; 7.358  ;
; A[15]       ; FL_CE_N       ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; A[15]       ; LEDG[0]       ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; A[15]       ; LEDG[1]       ; 7.958  ; 9.189  ; 9.189  ; 7.958  ;
; A[15]       ; LEDG[2]       ; 7.212  ;        ;        ; 7.212  ;
; A[15]       ; LEDG[3]       ; 7.345  ; 7.345  ; 7.345  ; 7.345  ;
; A[15]       ; LEDG[4]       ; 8.613  ; 7.382  ; 7.382  ; 8.613  ;
; A[15]       ; LEDG[5]       ; 8.278  ; 7.040  ; 7.040  ; 8.278  ;
; A[15]       ; LEDG[6]       ; 8.226  ; 6.984  ; 6.984  ; 8.226  ;
; A[15]       ; LEDR[6]       ; 7.434  ; 7.434  ; 7.434  ; 7.434  ;
; A[15]       ; LEDR[8]       ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; A[15]       ; SRAM_ADDR[14] ; 6.755  ; 6.755  ; 6.755  ; 6.755  ;
; A[15]       ; SRAM_ADDR[15] ; 7.661  ; 7.661  ; 7.661  ; 7.661  ;
; A[15]       ; SRAM_ADDR[16] ; 7.822  ; 7.822  ; 7.822  ; 7.822  ;
; A[15]       ; SRAM_ADDR[17] ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[15]       ; SRAM_CE_N     ; 9.119  ; 7.888  ; 7.888  ; 9.119  ;
; A[15]       ; SRAM_DQ[0]    ; 9.125  ; 9.125  ; 9.125  ; 9.125  ;
; A[15]       ; SRAM_DQ[1]    ; 9.135  ; 9.135  ; 9.135  ; 9.135  ;
; A[15]       ; SRAM_DQ[2]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; A[15]       ; SRAM_DQ[3]    ; 9.035  ; 9.035  ; 9.035  ; 9.035  ;
; A[15]       ; SRAM_DQ[4]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; A[15]       ; SRAM_DQ[5]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; A[15]       ; SRAM_DQ[6]    ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; A[15]       ; SRAM_DQ[7]    ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; A[15]       ; SRAM_DQ[8]    ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; A[15]       ; SRAM_DQ[9]    ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; A[15]       ; SRAM_DQ[10]   ; 9.097  ; 9.097  ; 9.097  ; 9.097  ;
; A[15]       ; SRAM_DQ[11]   ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; A[15]       ; SRAM_DQ[12]   ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; A[15]       ; SRAM_DQ[13]   ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; A[15]       ; SRAM_DQ[14]   ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; A[15]       ; SRAM_DQ[15]   ; 9.097  ; 9.097  ; 9.097  ; 9.097  ;
; A[15]       ; SRAM_LB_N     ; 7.771  ; 7.771  ; 7.771  ; 7.771  ;
; A[15]       ; SRAM_UB_N     ; 7.531  ; 7.531  ; 7.531  ; 7.531  ;
; D[0]        ; SRAM_DQ[0]    ; 5.931  ;        ;        ; 5.931  ;
; D[0]        ; SRAM_DQ[8]    ; 5.903  ;        ;        ; 5.903  ;
; D[1]        ; SRAM_DQ[1]    ; 5.983  ;        ;        ; 5.983  ;
; D[1]        ; SRAM_DQ[9]    ; 5.969  ;        ;        ; 5.969  ;
; D[2]        ; SRAM_DQ[2]    ; 5.945  ;        ;        ; 5.945  ;
; D[2]        ; SRAM_DQ[10]   ; 5.918  ;        ;        ; 5.918  ;
; D[3]        ; SRAM_DQ[3]    ; 7.034  ;        ;        ; 7.034  ;
; D[3]        ; SRAM_DQ[11]   ; 6.988  ;        ;        ; 6.988  ;
; D[4]        ; SRAM_DQ[4]    ; 5.683  ;        ;        ; 5.683  ;
; D[4]        ; SRAM_DQ[12]   ; 5.626  ;        ;        ; 5.626  ;
; D[5]        ; SRAM_DQ[5]    ; 5.546  ;        ;        ; 5.546  ;
; D[5]        ; SRAM_DQ[13]   ; 5.530  ;        ;        ; 5.530  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.739  ;        ;        ; 5.739  ;
; D[7]        ; SRAM_DQ[15]   ; 5.356  ;        ;        ; 5.356  ;
; FL_DQ[0]    ; D[0]          ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; FL_DQ[1]    ; D[1]          ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; FL_DQ[2]    ; D[2]          ; 6.876  ;        ;        ; 6.876  ;
; FL_DQ[3]    ; D[3]          ; 6.384  ; 6.384  ; 6.384  ; 6.384  ;
; FL_DQ[4]    ; D[4]          ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; FL_DQ[5]    ; D[5]          ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; FL_DQ[6]    ; D[6]          ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; FL_DQ[7]    ; D[7]          ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; IORQ_n      ; BUSDIR_n      ; 5.948  ;        ;        ; 5.948  ;
; IORQ_n      ; D[0]          ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; IORQ_n      ; D[1]          ; 10.017 ; 10.017 ; 10.017 ; 10.017 ;
; IORQ_n      ; D[2]          ; 9.617  ; 9.617  ; 9.617  ; 9.617  ;
; IORQ_n      ; D[3]          ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; IORQ_n      ; D[4]          ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; IORQ_n      ; D[5]          ; 6.482  ; 6.482  ; 6.482  ; 6.482  ;
; IORQ_n      ; D[6]          ; 6.516  ; 6.516  ; 6.516  ; 6.516  ;
; IORQ_n      ; D[7]          ; 6.603  ; 6.603  ; 6.603  ; 6.603  ;
; IORQ_n      ; U1OE_n        ; 7.009  ;        ;        ; 7.009  ;
; KEY[0]      ; LEDG[7]       ;        ; 6.322  ; 6.322  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 6.300  ; 6.300  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 5.966  ; 5.966  ;        ;
; M1_n        ; D[0]          ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; M1_n        ; D[1]          ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; M1_n        ; D[2]          ; 9.381  ; 9.381  ; 9.381  ; 9.381  ;
; M1_n        ; D[3]          ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; M1_n        ; D[4]          ; 9.545  ; 9.545  ; 9.545  ; 9.545  ;
; M1_n        ; D[5]          ; 6.500  ; 6.500  ; 6.500  ; 6.500  ;
; M1_n        ; D[6]          ; 6.534  ; 6.534  ; 6.534  ; 6.534  ;
; M1_n        ; D[7]          ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; M1_n        ; U1OE_n        ;        ; 7.134  ; 7.134  ;        ;
; RD_n        ; BUSDIR_n      ; 6.296  ;        ;        ; 6.296  ;
; RD_n        ; D[0]          ; 10.260 ; 10.260 ; 10.260 ; 10.260 ;
; RD_n        ; D[1]          ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; RD_n        ; D[2]          ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; RD_n        ; D[3]          ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; RD_n        ; D[4]          ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; RD_n        ; D[5]          ; 8.515  ; 8.515  ; 8.515  ; 8.515  ;
; RD_n        ; D[6]          ; 8.486  ; 8.486  ; 8.486  ; 8.486  ;
; RD_n        ; D[7]          ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; RD_n        ; FL_CE_N       ; 6.595  ;        ;        ; 6.595  ;
; RD_n        ; FL_OE_N       ; 5.578  ;        ;        ; 5.578  ;
; RD_n        ; U1OE_n        ; 6.700  ;        ;        ; 6.700  ;
; RESET_n     ; LEDG[7]       ;        ; 6.293  ; 6.293  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 6.271  ; 6.271  ;        ;
; SLTSL_n     ; D[0]          ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; SLTSL_n     ; D[1]          ; 10.193 ; 10.193 ; 10.193 ; 10.193 ;
; SLTSL_n     ; D[2]          ; 9.601  ; 9.601  ; 9.601  ; 9.601  ;
; SLTSL_n     ; D[3]          ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; SLTSL_n     ; D[4]          ; 9.725  ; 9.725  ; 9.725  ; 9.725  ;
; SLTSL_n     ; D[5]          ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; SLTSL_n     ; D[6]          ; 9.470  ; 9.470  ; 9.470  ; 9.470  ;
; SLTSL_n     ; D[7]          ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.137  ; 7.137  ; 7.137  ; 7.137  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.363  ;        ;        ; 7.363  ;
; SLTSL_n     ; FL_CE_N       ; 6.911  ; 7.577  ; 7.577  ; 6.911  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.342  ; 7.342  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.388  ; 7.388  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.350  ;        ;        ; 7.350  ;
; SLTSL_n     ; LEDG[4]       ; 6.812  ;        ;        ; 6.812  ;
; SLTSL_n     ; LEDG[5]       ; 6.471  ;        ;        ; 6.471  ;
; SLTSL_n     ; LEDG[6]       ; 6.418  ;        ;        ; 6.418  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.439  ; 7.439  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 6.955  ; 6.955  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.318  ;        ;        ; 7.318  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.334  ; 7.334  ; 7.334  ; 7.334  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.234  ; 7.234  ; 7.234  ; 7.234  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.983  ; 6.983  ; 6.983  ; 6.983  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.993  ; 6.993  ; 6.993  ; 6.993  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; U1OE_n        ; 6.267  ;        ;        ; 6.267  ;
; SRAM_DQ[0]  ; D[0]          ; 8.814  ; 8.814  ; 8.814  ; 8.814  ;
; SRAM_DQ[1]  ; D[1]          ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; SRAM_DQ[2]  ; D[2]          ; 8.227  ;        ;        ; 8.227  ;
; SRAM_DQ[3]  ; D[3]          ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; SRAM_DQ[4]  ; D[4]          ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; SRAM_DQ[5]  ; D[5]          ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; SRAM_DQ[6]  ; D[6]          ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; SRAM_DQ[7]  ; D[7]          ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SRAM_DQ[8]  ; D[0]          ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SRAM_DQ[9]  ; D[1]          ; 8.596  ; 8.596  ; 8.596  ; 8.596  ;
; SRAM_DQ[10] ; D[2]          ; 8.133  ;        ;        ; 8.133  ;
; SRAM_DQ[11] ; D[3]          ; 7.490  ; 7.490  ; 7.490  ; 7.490  ;
; SRAM_DQ[12] ; D[4]          ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SRAM_DQ[13] ; D[5]          ; 6.847  ;        ;        ; 6.847  ;
; SRAM_DQ[14] ; D[6]          ; 6.803  ;        ;        ; 6.803  ;
; SRAM_DQ[15] ; D[7]          ; 7.099  ;        ;        ; 7.099  ;
; SW[0]       ; D[1]          ;        ; 3.652  ; 3.652  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 3.971  ; 3.971  ; 3.971  ; 3.971  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 3.783  ; 3.783  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.187  ; 4.187  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.922  ;        ;        ; 3.922  ;
; SW[8]       ; D[0]          ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[8]       ; D[1]          ; 7.024  ; 7.024  ; 7.024  ; 7.024  ;
; SW[8]       ; D[2]          ; 5.793  ; 5.793  ; 5.793  ; 5.793  ;
; SW[8]       ; D[3]          ; 6.389  ; 6.389  ; 6.389  ; 6.389  ;
; SW[8]       ; D[4]          ; 6.848  ; 6.848  ; 6.848  ; 6.848  ;
; SW[8]       ; D[5]          ; 5.903  ; 5.903  ; 5.903  ; 5.903  ;
; SW[8]       ; D[6]          ; 5.874  ; 5.874  ; 5.874  ; 5.874  ;
; SW[8]       ; D[7]          ; 6.084  ; 6.084  ; 6.084  ; 6.084  ;
; SW[8]       ; LEDG[1]       ; 3.890  ;        ;        ; 3.890  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.820  ; 3.820  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.714  ; 3.714  ; 3.714  ; 3.714  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.724  ; 3.724  ; 3.724  ; 3.724  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.614  ; 3.614  ; 3.614  ; 3.614  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.624  ; 3.624  ; 3.624  ; 3.624  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.373  ; 3.373  ; 3.373  ; 3.373  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.383  ; 3.383  ; 3.383  ; 3.383  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.584  ; 3.584  ; 3.584  ; 3.584  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.527  ; 3.527  ; 3.527  ; 3.527  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[9]       ; D[0]          ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; SW[9]       ; D[1]          ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; SW[9]       ; D[2]          ; 7.527  ; 7.527  ; 7.527  ; 7.527  ;
; SW[9]       ; D[3]          ; 7.512  ; 7.512  ; 7.512  ; 7.512  ;
; SW[9]       ; D[4]          ; 7.651  ; 7.651  ; 7.651  ; 7.651  ;
; SW[9]       ; D[5]          ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; SW[9]       ; D[6]          ; 7.396  ; 7.396  ; 7.396  ; 7.396  ;
; SW[9]       ; D[7]          ; 7.483  ; 7.483  ; 7.483  ; 7.483  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; FL_ADDR[16]   ; 5.021  ; 5.021  ; 5.021  ; 5.021  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.289  ; 5.289  ;        ;
; SW[9]       ; FL_CE_N       ; 5.503  ; 4.837  ; 4.837  ; 5.503  ;
; SW[9]       ; LEDG[0]       ; 5.268  ;        ;        ; 5.268  ;
; SW[9]       ; LEDG[1]       ; 5.314  ;        ;        ; 5.314  ;
; SW[9]       ; LEDG[3]       ;        ; 5.276  ; 5.276  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.397  ; 4.397  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.344  ; 4.344  ;        ;
; SW[9]       ; LEDR[6]       ; 5.365  ;        ;        ; 5.365  ;
; SW[9]       ; LEDR[8]       ; 4.881  ;        ;        ; 4.881  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.244  ; 5.244  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.250  ; 5.250  ; 5.250  ; 5.250  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.260  ; 5.260  ; 5.260  ; 5.260  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.150  ; 5.150  ; 5.150  ; 5.150  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.160  ; 5.160  ; 5.160  ; 5.160  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.909  ; 4.909  ; 4.909  ; 4.909  ;
; SW[9]       ; SRAM_DQ[7]    ; 4.919  ; 4.919  ; 4.919  ; 4.919  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.116  ; 5.116  ; 5.116  ; 5.116  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.059  ; 5.059  ; 5.059  ; 5.059  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.193  ; 4.193  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.222  ; 6.222  ; 6.222  ; 6.222  ;
; WR_n        ; SRAM_DQ[1]    ; 6.232  ; 6.232  ; 6.232  ; 6.232  ;
; WR_n        ; SRAM_DQ[2]    ; 6.122  ; 6.122  ; 6.122  ; 6.122  ;
; WR_n        ; SRAM_DQ[3]    ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; WR_n        ; SRAM_DQ[4]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[5]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[6]    ; 5.881  ; 5.881  ; 5.881  ; 5.881  ;
; WR_n        ; SRAM_DQ[7]    ; 5.891  ; 5.891  ; 5.891  ; 5.891  ;
; WR_n        ; SRAM_DQ[8]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[9]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[10]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[11]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[12]   ; 6.030  ; 6.030  ; 6.030  ; 6.030  ;
; WR_n        ; SRAM_DQ[13]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[14]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[15]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_WE_N     ; 5.558  ;        ;        ; 5.558  ;
; WR_n        ; U1OE_n        ; 7.304  ;        ;        ; 7.304  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.342  ; 7.342  ; 7.342  ; 7.342  ;
; A[0]        ; D[1]          ; 7.342  ; 7.342  ; 7.342  ; 7.342  ;
; A[0]        ; D[2]          ; 6.971  ; 7.195  ; 7.195  ; 6.971  ;
; A[0]        ; D[3]          ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[0]        ; D[4]          ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[0]        ; D[5]          ; 6.756  ; 6.792  ; 6.792  ; 6.756  ;
; A[0]        ; D[6]          ; 6.539  ; 6.782  ; 6.782  ; 6.539  ;
; A[0]        ; D[7]          ; 6.770  ; 7.013  ; 7.013  ; 6.770  ;
; A[0]        ; FL_ADDR[0]    ; 5.592  ;        ;        ; 5.592  ;
; A[0]        ; FL_ADDR[14]   ; 7.027  ; 7.027  ; 7.027  ; 7.027  ;
; A[0]        ; FL_ADDR[15]   ; 7.164  ; 7.164  ; 7.164  ; 7.164  ;
; A[0]        ; FL_ADDR[16]   ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; A[0]        ; FL_ADDR[17]   ; 7.253  ;        ;        ; 7.253  ;
; A[0]        ; FL_CE_N       ; 6.801  ; 7.229  ; 7.229  ; 6.801  ;
; A[0]        ; LEDG[0]       ;        ; 7.232  ; 7.232  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.471  ; 9.471  ;        ;
; A[0]        ; LEDG[2]       ; 7.494  ;        ;        ; 7.494  ;
; A[0]        ; LEDG[3]       ; 7.240  ;        ;        ; 7.240  ;
; A[0]        ; LEDG[4]       ; 8.895  ;        ;        ; 8.895  ;
; A[0]        ; LEDG[5]       ; 8.560  ;        ;        ; 8.560  ;
; A[0]        ; LEDG[6]       ; 8.508  ;        ;        ; 8.508  ;
; A[0]        ; LEDR[6]       ;        ; 7.329  ; 7.329  ;        ;
; A[0]        ; LEDR[8]       ;        ; 6.772  ; 6.772  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.863  ;        ;        ; 5.863  ;
; A[0]        ; SRAM_CE_N     ; 9.401  ;        ;        ; 9.401  ;
; A[0]        ; SRAM_DQ[0]    ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; A[0]        ; SRAM_DQ[1]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; A[0]        ; SRAM_DQ[2]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; A[0]        ; SRAM_DQ[3]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; A[0]        ; SRAM_DQ[4]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[5]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[6]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[0]        ; SRAM_DQ[7]    ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[0]        ; SRAM_DQ[8]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[9]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[10]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[0]        ; SRAM_DQ[11]   ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[0]        ; SRAM_DQ[12]   ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; A[0]        ; SRAM_DQ[13]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[14]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[15]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[1]        ; D[0]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[1]        ; D[1]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[1]        ; D[2]          ; 7.347  ; 7.055  ; 7.055  ; 7.347  ;
; A[1]        ; D[3]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[1]        ; D[4]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[1]        ; D[5]          ; 6.876  ; 6.840  ; 6.840  ; 6.876  ;
; A[1]        ; D[6]          ; 7.073  ; 6.623  ; 6.623  ; 7.073  ;
; A[1]        ; D[7]          ; 7.293  ; 6.854  ; 6.854  ; 7.293  ;
; A[1]        ; FL_ADDR[1]    ; 5.642  ;        ;        ; 5.642  ;
; A[1]        ; FL_ADDR[14]   ; 7.312  ; 7.312  ; 7.312  ; 7.312  ;
; A[1]        ; FL_ADDR[15]   ; 7.449  ; 7.449  ; 7.449  ; 7.449  ;
; A[1]        ; FL_ADDR[16]   ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; A[1]        ; FL_ADDR[17]   ; 7.538  ;        ;        ; 7.538  ;
; A[1]        ; FL_CE_N       ; 7.086  ; 7.514  ; 7.514  ; 7.086  ;
; A[1]        ; LEDG[0]       ;        ; 7.517  ; 7.517  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.756  ; 9.756  ;        ;
; A[1]        ; LEDG[2]       ; 7.779  ;        ;        ; 7.779  ;
; A[1]        ; LEDG[3]       ; 7.525  ;        ;        ; 7.525  ;
; A[1]        ; LEDG[4]       ; 9.180  ;        ;        ; 9.180  ;
; A[1]        ; LEDG[5]       ; 8.845  ;        ;        ; 8.845  ;
; A[1]        ; LEDG[6]       ; 8.793  ;        ;        ; 8.793  ;
; A[1]        ; LEDR[6]       ;        ; 7.614  ; 7.614  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.057  ; 7.057  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.900  ;        ;        ; 5.900  ;
; A[1]        ; SRAM_CE_N     ; 9.686  ;        ;        ; 9.686  ;
; A[1]        ; SRAM_DQ[0]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; A[1]        ; SRAM_DQ[1]    ; 9.702  ; 9.702  ; 9.702  ; 9.702  ;
; A[1]        ; SRAM_DQ[2]    ; 9.592  ; 9.592  ; 9.592  ; 9.592  ;
; A[1]        ; SRAM_DQ[3]    ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; A[1]        ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[6]    ; 9.351  ; 9.351  ; 9.351  ; 9.351  ;
; A[1]        ; SRAM_DQ[7]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[1]        ; SRAM_DQ[8]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[9]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[10]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[1]        ; SRAM_DQ[11]   ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; A[1]        ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[1]        ; SRAM_DQ[13]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[14]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[15]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[3]        ; BUSDIR_n      ;        ; 6.403  ; 6.403  ;        ;
; A[3]        ; D[0]          ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[3]        ; D[1]          ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[3]        ; D[2]          ; 7.102  ; 6.963  ; 6.963  ; 7.102  ;
; A[3]        ; D[3]          ; 7.087  ; 7.087  ; 7.087  ; 7.087  ;
; A[3]        ; D[4]          ; 7.087  ; 7.087  ; 7.087  ; 7.087  ;
; A[3]        ; D[5]          ; 6.784  ; 6.748  ; 6.748  ; 6.784  ;
; A[3]        ; D[6]          ; 6.971  ; 6.531  ; 6.531  ; 6.971  ;
; A[3]        ; D[7]          ; 7.058  ; 6.762  ; 6.762  ; 7.058  ;
; A[3]        ; FL_ADDR[3]    ; 5.123  ;        ;        ; 5.123  ;
; A[3]        ; FL_ADDR[14]   ; 6.956  ; 6.956  ; 6.956  ; 6.956  ;
; A[3]        ; FL_ADDR[15]   ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; A[3]        ; FL_ADDR[16]   ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; A[3]        ; FL_ADDR[17]   ; 7.182  ;        ;        ; 7.182  ;
; A[3]        ; FL_CE_N       ; 6.730  ; 7.158  ; 7.158  ; 6.730  ;
; A[3]        ; LEDG[0]       ;        ; 7.161  ; 7.161  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.400  ; 9.400  ;        ;
; A[3]        ; LEDG[2]       ; 7.423  ;        ;        ; 7.423  ;
; A[3]        ; LEDG[3]       ; 7.169  ;        ;        ; 7.169  ;
; A[3]        ; LEDG[4]       ; 8.824  ;        ;        ; 8.824  ;
; A[3]        ; LEDG[5]       ; 8.489  ;        ;        ; 8.489  ;
; A[3]        ; LEDG[6]       ; 8.437  ;        ;        ; 8.437  ;
; A[3]        ; LEDR[6]       ;        ; 7.258  ; 7.258  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.701  ; 6.701  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.667  ;        ;        ; 5.667  ;
; A[3]        ; SRAM_CE_N     ; 9.330  ;        ;        ; 9.330  ;
; A[3]        ; SRAM_DQ[0]    ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[3]        ; SRAM_DQ[1]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[3]        ; SRAM_DQ[2]    ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; A[3]        ; SRAM_DQ[3]    ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; A[3]        ; SRAM_DQ[4]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[5]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[6]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[3]        ; SRAM_DQ[7]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[3]        ; SRAM_DQ[8]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[9]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[10]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; SRAM_DQ[11]   ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; A[3]        ; SRAM_DQ[12]   ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; A[3]        ; SRAM_DQ[13]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[14]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[15]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; U1OE_n        ;        ; 6.560  ; 6.560  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.624  ; 7.624  ;        ;
; A[4]        ; D[0]          ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[4]        ; D[1]          ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[4]        ; D[2]          ; 8.077  ; 8.323  ; 8.323  ; 8.077  ;
; A[4]        ; D[3]          ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[4]        ; D[4]          ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[4]        ; D[5]          ; 7.862  ; 7.898  ; 7.898  ; 7.862  ;
; A[4]        ; D[6]          ; 7.645  ; 8.009  ; 8.009  ; 7.645  ;
; A[4]        ; D[7]          ; 7.876  ; 8.240  ; 8.240  ; 7.876  ;
; A[4]        ; FL_ADDR[4]    ; 5.337  ;        ;        ; 5.337  ;
; A[4]        ; FL_ADDR[14]   ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[4]        ; FL_ADDR[15]   ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; A[4]        ; FL_ADDR[16]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[4]        ; FL_ADDR[17]   ; 8.480  ;        ;        ; 8.480  ;
; A[4]        ; FL_CE_N       ; 7.336  ; 8.456  ; 8.456  ; 7.336  ;
; A[4]        ; LEDG[0]       ;        ; 8.459  ; 8.459  ;        ;
; A[4]        ; LEDG[1]       ;        ; 10.698 ; 10.698 ;        ;
; A[4]        ; LEDG[2]       ; 8.721  ;        ;        ; 8.721  ;
; A[4]        ; LEDG[3]       ; 8.467  ;        ;        ; 8.467  ;
; A[4]        ; LEDG[4]       ; 10.122 ;        ;        ; 10.122 ;
; A[4]        ; LEDG[5]       ; 9.787  ;        ;        ; 9.787  ;
; A[4]        ; LEDG[6]       ; 9.735  ;        ;        ; 9.735  ;
; A[4]        ; LEDR[6]       ; 7.067  ; 8.556  ; 8.556  ; 7.067  ;
; A[4]        ; LEDR[8]       ;        ; 7.999  ; 7.999  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.628 ;        ;        ; 10.628 ;
; A[4]        ; SRAM_DQ[0]    ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; A[4]        ; SRAM_DQ[1]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[4]        ; SRAM_DQ[2]    ; 10.534 ; 10.534 ; 10.534 ; 10.534 ;
; A[4]        ; SRAM_DQ[3]    ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; A[4]        ; SRAM_DQ[4]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[5]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[6]    ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; A[4]        ; SRAM_DQ[7]    ; 10.303 ; 10.303 ; 10.303 ; 10.303 ;
; A[4]        ; SRAM_DQ[8]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[9]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[10]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; SRAM_DQ[11]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[12]   ; 10.443 ; 10.443 ; 10.443 ; 10.443 ;
; A[4]        ; SRAM_DQ[13]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[14]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[15]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; U1OE_n        ;        ; 7.781  ; 7.781  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.664  ; 7.664  ;        ;
; A[5]        ; D[0]          ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; A[5]        ; D[1]          ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; A[5]        ; D[2]          ; 8.117  ; 8.363  ; 8.363  ; 8.117  ;
; A[5]        ; D[3]          ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; A[5]        ; D[4]          ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; A[5]        ; D[5]          ; 7.902  ; 7.938  ; 7.938  ; 7.902  ;
; A[5]        ; D[6]          ; 7.685  ; 8.049  ; 8.049  ; 7.685  ;
; A[5]        ; D[7]          ; 7.916  ; 8.280  ; 8.280  ; 7.916  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[5]        ; FL_ADDR[15]   ; 8.431  ; 8.431  ; 8.431  ; 8.431  ;
; A[5]        ; FL_ADDR[16]   ; 8.252  ; 8.252  ; 8.252  ; 8.252  ;
; A[5]        ; FL_ADDR[17]   ; 8.520  ;        ;        ; 8.520  ;
; A[5]        ; FL_CE_N       ; 7.376  ; 8.496  ; 8.496  ; 7.376  ;
; A[5]        ; LEDG[0]       ;        ; 8.499  ; 8.499  ;        ;
; A[5]        ; LEDG[1]       ;        ; 10.738 ; 10.738 ;        ;
; A[5]        ; LEDG[2]       ; 8.761  ;        ;        ; 8.761  ;
; A[5]        ; LEDG[3]       ; 8.507  ;        ;        ; 8.507  ;
; A[5]        ; LEDG[4]       ; 10.162 ;        ;        ; 10.162 ;
; A[5]        ; LEDG[5]       ; 9.827  ;        ;        ; 9.827  ;
; A[5]        ; LEDG[6]       ; 9.775  ;        ;        ; 9.775  ;
; A[5]        ; LEDR[6]       ; 7.107  ; 8.596  ; 8.596  ; 7.107  ;
; A[5]        ; LEDR[8]       ;        ; 8.039  ; 8.039  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.668 ;        ;        ; 10.668 ;
; A[5]        ; SRAM_DQ[0]    ; 10.674 ; 10.674 ; 10.674 ; 10.674 ;
; A[5]        ; SRAM_DQ[1]    ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; A[5]        ; SRAM_DQ[2]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; SRAM_DQ[3]    ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; A[5]        ; SRAM_DQ[4]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[5]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[6]    ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[5]        ; SRAM_DQ[7]    ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; A[5]        ; SRAM_DQ[8]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[9]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[10]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; SRAM_DQ[11]   ; 10.540 ; 10.540 ; 10.540 ; 10.540 ;
; A[5]        ; SRAM_DQ[12]   ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; A[5]        ; SRAM_DQ[13]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[14]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[15]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; U1OE_n        ;        ; 7.821  ; 7.821  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.870  ; 7.870  ;        ;
; A[6]        ; D[0]          ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; A[6]        ; D[1]          ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; A[6]        ; D[2]          ; 8.323  ; 8.569  ; 8.569  ; 8.323  ;
; A[6]        ; D[3]          ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[6]        ; D[4]          ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[6]        ; D[5]          ; 8.108  ; 8.144  ; 8.144  ; 8.108  ;
; A[6]        ; D[6]          ; 7.891  ; 8.255  ; 8.255  ; 7.891  ;
; A[6]        ; D[7]          ; 8.122  ; 8.486  ; 8.486  ; 8.122  ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.500  ; 8.500  ; 8.500  ; 8.500  ;
; A[6]        ; FL_ADDR[15]   ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[6]        ; FL_ADDR[16]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; A[6]        ; FL_ADDR[17]   ; 8.726  ;        ;        ; 8.726  ;
; A[6]        ; FL_CE_N       ; 7.582  ; 8.702  ; 8.702  ; 7.582  ;
; A[6]        ; LEDG[0]       ;        ; 8.705  ; 8.705  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.944 ; 10.944 ;        ;
; A[6]        ; LEDG[2]       ; 8.967  ;        ;        ; 8.967  ;
; A[6]        ; LEDG[3]       ; 8.713  ;        ;        ; 8.713  ;
; A[6]        ; LEDG[4]       ; 10.368 ;        ;        ; 10.368 ;
; A[6]        ; LEDG[5]       ; 10.033 ;        ;        ; 10.033 ;
; A[6]        ; LEDG[6]       ; 9.981  ;        ;        ; 9.981  ;
; A[6]        ; LEDR[6]       ; 7.313  ; 8.802  ; 8.802  ; 7.313  ;
; A[6]        ; LEDR[8]       ;        ; 8.245  ; 8.245  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 10.874 ;        ;        ; 10.874 ;
; A[6]        ; SRAM_DQ[0]    ; 10.880 ; 10.880 ; 10.880 ; 10.880 ;
; A[6]        ; SRAM_DQ[1]    ; 10.890 ; 10.890 ; 10.890 ; 10.890 ;
; A[6]        ; SRAM_DQ[2]    ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; A[6]        ; SRAM_DQ[3]    ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; A[6]        ; SRAM_DQ[4]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[5]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[6]    ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[6]        ; SRAM_DQ[7]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; A[6]        ; SRAM_DQ[8]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[9]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[10]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; SRAM_DQ[11]   ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; A[6]        ; SRAM_DQ[12]   ; 10.689 ; 10.689 ; 10.689 ; 10.689 ;
; A[6]        ; SRAM_DQ[13]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[14]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[15]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; U1OE_n        ;        ; 8.027  ; 8.027  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.805  ; 7.805  ;        ;
; A[7]        ; D[0]          ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; A[7]        ; D[1]          ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; A[7]        ; D[2]          ; 8.258  ; 8.504  ; 8.504  ; 8.258  ;
; A[7]        ; D[3]          ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; A[7]        ; D[4]          ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; A[7]        ; D[5]          ; 8.043  ; 8.079  ; 8.079  ; 8.043  ;
; A[7]        ; D[6]          ; 7.826  ; 8.190  ; 8.190  ; 7.826  ;
; A[7]        ; D[7]          ; 8.057  ; 8.421  ; 8.421  ; 8.057  ;
; A[7]        ; FL_ADDR[7]    ; 5.714  ;        ;        ; 5.714  ;
; A[7]        ; FL_ADDR[14]   ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; A[7]        ; FL_ADDR[15]   ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; A[7]        ; FL_ADDR[16]   ; 8.393  ; 8.393  ; 8.393  ; 8.393  ;
; A[7]        ; FL_ADDR[17]   ; 8.661  ;        ;        ; 8.661  ;
; A[7]        ; FL_CE_N       ; 7.517  ; 8.637  ; 8.637  ; 7.517  ;
; A[7]        ; LEDG[0]       ;        ; 8.640  ; 8.640  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.879 ; 10.879 ;        ;
; A[7]        ; LEDG[2]       ; 8.902  ;        ;        ; 8.902  ;
; A[7]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[7]        ; LEDG[4]       ; 10.303 ;        ;        ; 10.303 ;
; A[7]        ; LEDG[5]       ; 9.968  ;        ;        ; 9.968  ;
; A[7]        ; LEDG[6]       ; 9.916  ;        ;        ; 9.916  ;
; A[7]        ; LEDR[6]       ; 7.248  ; 8.737  ; 8.737  ; 7.248  ;
; A[7]        ; LEDR[8]       ;        ; 8.180  ; 8.180  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.694  ;        ;        ; 5.694  ;
; A[7]        ; SRAM_CE_N     ; 10.809 ;        ;        ; 10.809 ;
; A[7]        ; SRAM_DQ[0]    ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; A[7]        ; SRAM_DQ[1]    ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; A[7]        ; SRAM_DQ[2]    ; 10.715 ; 10.715 ; 10.715 ; 10.715 ;
; A[7]        ; SRAM_DQ[3]    ; 10.725 ; 10.725 ; 10.725 ; 10.725 ;
; A[7]        ; SRAM_DQ[4]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[5]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[6]    ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[7]        ; SRAM_DQ[7]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[7]        ; SRAM_DQ[8]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[9]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[10]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; SRAM_DQ[11]   ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[7]        ; SRAM_DQ[12]   ; 10.624 ; 10.624 ; 10.624 ; 10.624 ;
; A[7]        ; SRAM_DQ[13]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[14]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[15]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; U1OE_n        ;        ; 7.962  ; 7.962  ;        ;
; A[8]        ; D[0]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[8]        ; D[1]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[8]        ; D[2]          ; 7.139  ; 7.139  ; 7.139  ; 7.139  ;
; A[8]        ; D[3]          ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[8]        ; D[4]          ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[8]        ; D[5]          ; 6.974  ; 6.974  ; 6.974  ; 6.974  ;
; A[8]        ; D[6]          ; 7.008  ; 7.008  ; 7.008  ; 7.008  ;
; A[8]        ; D[7]          ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[8]        ; FL_ADDR[8]    ; 5.772  ;        ;        ; 5.772  ;
; A[8]        ; FL_ADDR[14]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[8]        ; FL_ADDR[15]   ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
; A[8]        ; FL_ADDR[16]   ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; A[8]        ; FL_ADDR[17]   ; 8.258  ;        ;        ; 8.258  ;
; A[8]        ; FL_CE_N       ; 6.799  ; 7.173  ; 7.173  ; 6.799  ;
; A[8]        ; LEDG[0]       ;        ; 8.237  ; 8.237  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.476 ; 10.476 ;        ;
; A[8]        ; LEDG[2]       ; 8.499  ;        ;        ; 8.499  ;
; A[8]        ; LEDG[3]       ; 8.245  ;        ;        ; 8.245  ;
; A[8]        ; LEDG[4]       ; 9.900  ;        ;        ; 9.900  ;
; A[8]        ; LEDG[5]       ; 9.565  ;        ;        ; 9.565  ;
; A[8]        ; LEDG[6]       ; 9.513  ;        ;        ; 9.513  ;
; A[8]        ; LEDR[6]       ; 6.530  ; 8.334  ; 8.334  ; 6.530  ;
; A[8]        ; LEDR[8]       ; 6.716  ; 6.716  ; 6.716  ; 6.716  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.499  ;        ;        ; 5.499  ;
; A[8]        ; SRAM_CE_N     ; 10.406 ;        ;        ; 10.406 ;
; A[8]        ; SRAM_DQ[0]    ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; A[8]        ; SRAM_DQ[1]    ; 10.422 ; 10.422 ; 10.422 ; 10.422 ;
; A[8]        ; SRAM_DQ[2]    ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; A[8]        ; SRAM_DQ[3]    ; 10.322 ; 10.322 ; 10.322 ; 10.322 ;
; A[8]        ; SRAM_DQ[4]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[5]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[6]    ; 10.071 ; 10.071 ; 10.071 ; 10.071 ;
; A[8]        ; SRAM_DQ[7]    ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; A[8]        ; SRAM_DQ[8]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[9]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[10]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[11]   ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; A[8]        ; SRAM_DQ[12]   ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; A[8]        ; SRAM_DQ[13]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[14]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[15]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[9]        ; D[0]          ; 7.499  ; 7.499  ; 7.499  ; 7.499  ;
; A[9]        ; D[1]          ; 7.499  ; 7.499  ; 7.499  ; 7.499  ;
; A[9]        ; D[2]          ; 7.352  ; 7.352  ; 7.352  ; 7.352  ;
; A[9]        ; D[3]          ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; A[9]        ; D[4]          ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; A[9]        ; D[5]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[9]        ; D[6]          ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; A[9]        ; D[7]          ; 7.308  ; 7.308  ; 7.308  ; 7.308  ;
; A[9]        ; FL_ADDR[9]    ; 5.512  ;        ;        ; 5.512  ;
; A[9]        ; FL_ADDR[14]   ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[9]        ; FL_ADDR[15]   ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; A[9]        ; FL_ADDR[16]   ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; A[9]        ; FL_ADDR[17]   ; 8.403  ;        ;        ; 8.403  ;
; A[9]        ; FL_CE_N       ; 6.944  ; 7.386  ; 7.386  ; 6.944  ;
; A[9]        ; LEDG[0]       ;        ; 8.382  ; 8.382  ;        ;
; A[9]        ; LEDG[1]       ;        ; 10.621 ; 10.621 ;        ;
; A[9]        ; LEDG[2]       ; 8.644  ;        ;        ; 8.644  ;
; A[9]        ; LEDG[3]       ; 8.390  ;        ;        ; 8.390  ;
; A[9]        ; LEDG[4]       ; 10.045 ;        ;        ; 10.045 ;
; A[9]        ; LEDG[5]       ; 9.710  ;        ;        ; 9.710  ;
; A[9]        ; LEDG[6]       ; 9.658  ;        ;        ; 9.658  ;
; A[9]        ; LEDR[6]       ; 6.675  ; 8.479  ; 8.479  ; 6.675  ;
; A[9]        ; LEDR[8]       ; 6.929  ; 6.929  ; 6.929  ; 6.929  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.545  ;        ;        ; 5.545  ;
; A[9]        ; SRAM_CE_N     ; 10.551 ;        ;        ; 10.551 ;
; A[9]        ; SRAM_DQ[0]    ; 10.557 ; 10.557 ; 10.557 ; 10.557 ;
; A[9]        ; SRAM_DQ[1]    ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[2]    ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; A[9]        ; SRAM_DQ[3]    ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; A[9]        ; SRAM_DQ[4]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[5]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[6]    ; 10.216 ; 10.216 ; 10.216 ; 10.216 ;
; A[9]        ; SRAM_DQ[7]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; A[9]        ; SRAM_DQ[8]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[9]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[10]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[9]        ; SRAM_DQ[11]   ; 10.423 ; 10.423 ; 10.423 ; 10.423 ;
; A[9]        ; SRAM_DQ[12]   ; 10.366 ; 10.366 ; 10.366 ; 10.366 ;
; A[9]        ; SRAM_DQ[13]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[14]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[15]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[10]       ; D[0]          ; 7.552  ; 7.552  ; 7.552  ; 7.552  ;
; A[10]       ; D[1]          ; 7.552  ; 7.552  ; 7.552  ; 7.552  ;
; A[10]       ; D[2]          ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; A[10]       ; D[3]          ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; A[10]       ; D[4]          ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; A[10]       ; D[5]          ; 7.240  ; 7.240  ; 7.240  ; 7.240  ;
; A[10]       ; D[6]          ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; A[10]       ; D[7]          ; 7.361  ; 7.361  ; 7.361  ; 7.361  ;
; A[10]       ; FL_ADDR[10]   ; 5.688  ;        ;        ; 5.688  ;
; A[10]       ; FL_ADDR[14]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[10]       ; FL_ADDR[15]   ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; A[10]       ; FL_ADDR[16]   ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; A[10]       ; FL_ADDR[17]   ; 8.624  ;        ;        ; 8.624  ;
; A[10]       ; FL_CE_N       ; 7.433  ; 7.652  ; 7.652  ; 7.433  ;
; A[10]       ; LEDG[0]       ;        ; 8.603  ; 8.603  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.842 ; 10.842 ;        ;
; A[10]       ; LEDG[2]       ; 8.865  ;        ;        ; 8.865  ;
; A[10]       ; LEDG[3]       ; 8.611  ;        ;        ; 8.611  ;
; A[10]       ; LEDG[4]       ; 10.266 ;        ;        ; 10.266 ;
; A[10]       ; LEDG[5]       ; 9.931  ;        ;        ; 9.931  ;
; A[10]       ; LEDG[6]       ; 9.879  ;        ;        ; 9.879  ;
; A[10]       ; LEDR[6]       ; 7.164  ; 8.700  ; 8.700  ; 7.164  ;
; A[10]       ; LEDR[8]       ; 6.982  ; 7.195  ; 7.195  ; 6.982  ;
; A[10]       ; SRAM_ADDR[10] ; 5.663  ;        ;        ; 5.663  ;
; A[10]       ; SRAM_CE_N     ; 10.772 ;        ;        ; 10.772 ;
; A[10]       ; SRAM_DQ[0]    ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[10]       ; SRAM_DQ[1]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; A[10]       ; SRAM_DQ[2]    ; 10.678 ; 10.678 ; 10.678 ; 10.678 ;
; A[10]       ; SRAM_DQ[3]    ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; A[10]       ; SRAM_DQ[4]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[5]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[6]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; A[10]       ; SRAM_DQ[7]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; A[10]       ; SRAM_DQ[8]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[9]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[10]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[10]       ; SRAM_DQ[11]   ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[10]       ; SRAM_DQ[12]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[10]       ; SRAM_DQ[13]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[14]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[15]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[11]       ; D[0]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[11]       ; D[1]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[11]       ; D[2]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[11]       ; D[3]          ; 7.271  ; 7.271  ; 7.271  ; 7.271  ;
; A[11]       ; D[4]          ; 7.271  ; 7.271  ; 7.271  ; 7.271  ;
; A[11]       ; D[5]          ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; A[11]       ; D[6]          ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; A[11]       ; D[7]          ; 7.242  ; 7.242  ; 7.242  ; 7.242  ;
; A[11]       ; FL_ADDR[11]   ; 5.520  ;        ;        ; 5.520  ;
; A[11]       ; FL_ADDR[14]   ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[11]       ; FL_ADDR[15]   ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[11]       ; FL_ADDR[16]   ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; A[11]       ; FL_ADDR[17]   ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; FL_CE_N       ; 7.208  ; 8.643  ; 8.643  ; 7.208  ;
; A[11]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.885 ; 10.885 ;        ;
; A[11]       ; LEDG[2]       ; 8.908  ;        ;        ; 8.908  ;
; A[11]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[11]       ; LEDG[4]       ; 10.309 ;        ;        ; 10.309 ;
; A[11]       ; LEDG[5]       ; 9.974  ;        ;        ; 9.974  ;
; A[11]       ; LEDG[6]       ; 9.922  ;        ;        ; 9.922  ;
; A[11]       ; LEDR[6]       ; 6.939  ; 8.743  ; 8.743  ; 6.939  ;
; A[11]       ; LEDR[8]       ; 6.863  ; 8.186  ; 8.186  ; 6.863  ;
; A[11]       ; SRAM_ADDR[11] ; 5.674  ;        ;        ; 5.674  ;
; A[11]       ; SRAM_CE_N     ; 10.815 ;        ;        ; 10.815 ;
; A[11]       ; SRAM_DQ[0]    ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; A[11]       ; SRAM_DQ[1]    ; 10.831 ; 10.831 ; 10.831 ; 10.831 ;
; A[11]       ; SRAM_DQ[2]    ; 10.721 ; 10.721 ; 10.721 ; 10.721 ;
; A[11]       ; SRAM_DQ[3]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; A[11]       ; SRAM_DQ[4]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[5]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[6]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[11]       ; SRAM_DQ[7]    ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[11]       ; SRAM_DQ[8]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[9]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[10]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[11]       ; SRAM_DQ[11]   ; 10.687 ; 10.687 ; 10.687 ; 10.687 ;
; A[11]       ; SRAM_DQ[12]   ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[11]       ; SRAM_DQ[13]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[14]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[15]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[12]       ; D[0]          ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[12]       ; D[1]          ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[12]       ; D[2]          ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; A[12]       ; D[3]          ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[12]       ; D[4]          ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[12]       ; D[5]          ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; A[12]       ; D[6]          ; 7.607  ; 7.607  ; 7.607  ; 7.607  ;
; A[12]       ; D[7]          ; 7.694  ; 7.694  ; 7.694  ; 7.694  ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[12]       ; FL_ADDR[15]   ; 8.670  ; 8.670  ; 8.670  ; 8.670  ;
; A[12]       ; FL_ADDR[16]   ; 8.491  ; 8.491  ; 8.491  ; 8.491  ;
; A[12]       ; FL_ADDR[17]   ; 8.759  ;        ;        ; 8.759  ;
; A[12]       ; FL_CE_N       ; 7.300  ; 8.735  ; 8.735  ; 7.300  ;
; A[12]       ; LEDG[0]       ;        ; 8.738  ; 8.738  ;        ;
; A[12]       ; LEDG[1]       ;        ; 10.977 ; 10.977 ;        ;
; A[12]       ; LEDG[2]       ; 9.000  ;        ;        ; 9.000  ;
; A[12]       ; LEDG[3]       ; 8.746  ;        ;        ; 8.746  ;
; A[12]       ; LEDG[4]       ; 10.401 ;        ;        ; 10.401 ;
; A[12]       ; LEDG[5]       ; 10.066 ;        ;        ; 10.066 ;
; A[12]       ; LEDG[6]       ; 10.014 ;        ;        ; 10.014 ;
; A[12]       ; LEDR[6]       ; 7.031  ; 8.835  ; 8.835  ; 7.031  ;
; A[12]       ; LEDR[8]       ; 7.315  ; 8.278  ; 8.278  ; 7.315  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.907 ;        ;        ; 10.907 ;
; A[12]       ; SRAM_DQ[0]    ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; A[12]       ; SRAM_DQ[1]    ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; A[12]       ; SRAM_DQ[2]    ; 10.813 ; 10.813 ; 10.813 ; 10.813 ;
; A[12]       ; SRAM_DQ[3]    ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; A[12]       ; SRAM_DQ[4]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[5]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[6]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[12]       ; SRAM_DQ[7]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[12]       ; SRAM_DQ[8]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[9]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[10]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[12]       ; SRAM_DQ[11]   ; 10.779 ; 10.779 ; 10.779 ; 10.779 ;
; A[12]       ; SRAM_DQ[12]   ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[12]       ; SRAM_DQ[13]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[14]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[15]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[13]       ; D[0]          ; 7.430  ; 7.430  ; 7.430  ; 7.430  ;
; A[13]       ; D[1]          ; 7.430  ; 7.430  ; 7.430  ; 7.430  ;
; A[13]       ; D[2]          ; 7.283  ; 7.283  ; 7.283  ; 7.283  ;
; A[13]       ; D[3]          ; 7.268  ; 7.268  ; 7.268  ; 7.268  ;
; A[13]       ; D[4]          ; 7.268  ; 7.268  ; 7.268  ; 7.268  ;
; A[13]       ; D[5]          ; 7.118  ; 7.118  ; 7.118  ; 7.118  ;
; A[13]       ; D[6]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[13]       ; D[7]          ; 7.239  ; 7.239  ; 7.239  ; 7.239  ;
; A[13]       ; FL_ADDR[13]   ; 6.083  ;        ;        ; 6.083  ;
; A[13]       ; FL_ADDR[14]   ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; A[13]       ; FL_ADDR[15]   ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; A[13]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[13]       ; FL_ADDR[17]   ; 8.680  ;        ;        ; 8.680  ;
; A[13]       ; FL_CE_N       ; 7.317  ; 8.656  ; 8.656  ; 7.317  ;
; A[13]       ; LEDG[0]       ;        ; 8.659  ; 8.659  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.898 ; 10.898 ;        ;
; A[13]       ; LEDG[2]       ; 8.921  ;        ;        ; 8.921  ;
; A[13]       ; LEDG[3]       ; 8.667  ;        ;        ; 8.667  ;
; A[13]       ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; A[13]       ; LEDG[5]       ; 9.987  ;        ;        ; 9.987  ;
; A[13]       ; LEDG[6]       ; 9.935  ;        ;        ; 9.935  ;
; A[13]       ; LEDR[6]       ; 7.220  ; 8.756  ; 8.756  ; 7.220  ;
; A[13]       ; LEDR[8]       ; 6.860  ; 8.199  ; 8.199  ; 6.860  ;
; A[13]       ; SRAM_ADDR[13] ; 6.079  ;        ;        ; 6.079  ;
; A[13]       ; SRAM_CE_N     ; 10.828 ;        ;        ; 10.828 ;
; A[13]       ; SRAM_DQ[0]    ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; A[13]       ; SRAM_DQ[1]    ; 10.844 ; 10.844 ; 10.844 ; 10.844 ;
; A[13]       ; SRAM_DQ[2]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; A[13]       ; SRAM_DQ[3]    ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; A[13]       ; SRAM_DQ[4]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[5]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[6]    ; 10.493 ; 10.493 ; 10.493 ; 10.493 ;
; A[13]       ; SRAM_DQ[7]    ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; A[13]       ; SRAM_DQ[8]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[9]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[10]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[13]       ; SRAM_DQ[11]   ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; A[13]       ; SRAM_DQ[12]   ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; A[13]       ; SRAM_DQ[13]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[14]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[15]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[14]       ; D[0]          ; 7.508  ; 7.508  ; 7.508  ; 7.508  ;
; A[14]       ; D[1]          ; 7.508  ; 7.508  ; 7.508  ; 7.508  ;
; A[14]       ; D[2]          ; 7.361  ; 7.361  ; 7.361  ; 7.361  ;
; A[14]       ; D[3]          ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; D[4]          ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; D[5]          ; 7.196  ; 7.196  ; 7.196  ; 7.196  ;
; A[14]       ; D[6]          ; 7.156  ; 7.156  ; 7.156  ; 7.156  ;
; A[14]       ; D[7]          ; 7.317  ; 7.317  ; 7.317  ; 7.317  ;
; A[14]       ; FL_ADDR[14]   ; 6.432  ; 6.432  ; 6.432  ; 6.432  ;
; A[14]       ; FL_ADDR[15]   ; 6.323  ; 6.323  ; 6.323  ; 6.323  ;
; A[14]       ; FL_ADDR[16]   ; 6.396  ; 6.396  ; 6.396  ; 6.396  ;
; A[14]       ; FL_ADDR[17]   ; 7.627  ; 6.632  ; 6.632  ; 7.627  ;
; A[14]       ; FL_CE_N       ; 6.700  ; 6.868  ; 6.868  ; 6.700  ;
; A[14]       ; LEDG[0]       ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; A[14]       ; LEDG[1]       ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; A[14]       ; LEDG[2]       ; 8.955  ;        ;        ; 8.955  ;
; A[14]       ; LEDG[3]       ; 7.614  ; 7.614  ; 7.614  ; 7.614  ;
; A[14]       ; LEDG[4]       ; 7.671  ; 7.671  ; 7.671  ; 7.671  ;
; A[14]       ; LEDG[5]       ; 7.328  ; 7.328  ; 7.328  ; 7.328  ;
; A[14]       ; LEDG[6]       ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; A[14]       ; LEDR[6]       ; 7.254  ; 7.703  ; 7.703  ; 7.254  ;
; A[14]       ; LEDR[8]       ; 6.938  ; 6.938  ; 6.938  ; 6.938  ;
; A[14]       ; SRAM_ADDR[14] ; 6.972  ; 6.972  ; 6.972  ; 6.972  ;
; A[14]       ; SRAM_ADDR[15] ; 7.172  ; 7.172  ; 7.172  ; 7.172  ;
; A[14]       ; SRAM_ADDR[16] ; 7.209  ; 7.209  ; 7.209  ; 7.209  ;
; A[14]       ; SRAM_ADDR[17] ; 7.277  ; 7.277  ; 7.277  ; 7.277  ;
; A[14]       ; SRAM_CE_N     ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[14]       ; SRAM_DQ[0]    ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; A[14]       ; SRAM_DQ[1]    ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; A[14]       ; SRAM_DQ[2]    ; 7.564  ; 7.564  ; 7.564  ; 7.564  ;
; A[14]       ; SRAM_DQ[3]    ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; A[14]       ; SRAM_DQ[4]    ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; A[14]       ; SRAM_DQ[5]    ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; A[14]       ; SRAM_DQ[6]    ; 7.323  ; 7.323  ; 7.323  ; 7.323  ;
; A[14]       ; SRAM_DQ[7]    ; 7.333  ; 7.333  ; 7.333  ; 7.333  ;
; A[14]       ; SRAM_DQ[8]    ; 7.542  ; 7.542  ; 7.542  ; 7.542  ;
; A[14]       ; SRAM_DQ[9]    ; 7.542  ; 7.542  ; 7.542  ; 7.542  ;
; A[14]       ; SRAM_DQ[10]   ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[14]       ; SRAM_DQ[11]   ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; A[14]       ; SRAM_DQ[12]   ; 7.475  ; 7.475  ; 7.475  ; 7.475  ;
; A[14]       ; SRAM_DQ[13]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; A[14]       ; SRAM_DQ[14]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; A[14]       ; SRAM_DQ[15]   ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[14]       ; SRAM_LB_N     ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[14]       ; SRAM_UB_N     ; 6.756  ; 6.756  ; 6.756  ; 6.756  ;
; A[15]       ; D[0]          ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; A[15]       ; D[1]          ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; A[15]       ; D[2]          ; 6.766  ; 6.766  ; 6.766  ; 6.766  ;
; A[15]       ; D[3]          ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; A[15]       ; D[4]          ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; A[15]       ; D[5]          ; 6.601  ; 6.589  ; 6.589  ; 6.601  ;
; A[15]       ; D[6]          ; 6.561  ; 6.372  ; 6.372  ; 6.561  ;
; A[15]       ; D[7]          ; 6.722  ; 6.603  ; 6.603  ; 6.722  ;
; A[15]       ; FL_ADDR[14]   ; 6.745  ; 6.745  ; 6.745  ; 6.745  ;
; A[15]       ; FL_ADDR[15]   ; 6.882  ; 6.882  ; 6.882  ; 6.882  ;
; A[15]       ; FL_ADDR[16]   ; 6.703  ; 6.703  ; 6.703  ; 6.703  ;
; A[15]       ; FL_ADDR[17]   ; 6.971  ; 7.032  ; 7.032  ; 6.971  ;
; A[15]       ; FL_CE_N       ; 6.519  ; 6.277  ; 6.277  ; 6.519  ;
; A[15]       ; LEDG[0]       ; 7.011  ; 6.950  ; 6.950  ; 7.011  ;
; A[15]       ; LEDG[1]       ; 7.652  ; 7.652  ; 7.652  ; 7.652  ;
; A[15]       ; LEDG[2]       ; 7.212  ;        ;        ; 7.212  ;
; A[15]       ; LEDG[3]       ; 6.958  ; 7.019  ; 7.019  ; 6.958  ;
; A[15]       ; LEDG[4]       ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; A[15]       ; LEDG[5]       ; 6.733  ; 6.733  ; 6.733  ; 6.733  ;
; A[15]       ; LEDG[6]       ; 6.679  ; 6.679  ; 6.679  ; 6.679  ;
; A[15]       ; LEDR[6]       ; 6.571  ; 7.047  ; 7.047  ; 6.571  ;
; A[15]       ; LEDR[8]       ; 6.343  ; 6.343  ; 6.343  ; 6.343  ;
; A[15]       ; SRAM_ADDR[14] ; 6.461  ; 6.461  ; 6.461  ; 6.461  ;
; A[15]       ; SRAM_ADDR[15] ; 6.669  ; 6.669  ; 6.669  ; 6.669  ;
; A[15]       ; SRAM_ADDR[16] ; 6.819  ; 6.819  ; 6.819  ; 6.819  ;
; A[15]       ; SRAM_ADDR[17] ; 6.774  ; 6.774  ; 6.774  ; 6.774  ;
; A[15]       ; SRAM_CE_N     ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; A[15]       ; SRAM_DQ[0]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; A[15]       ; SRAM_DQ[1]    ; 6.880  ; 6.880  ; 6.880  ; 6.880  ;
; A[15]       ; SRAM_DQ[2]    ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; A[15]       ; SRAM_DQ[3]    ; 6.780  ; 6.780  ; 6.780  ; 6.780  ;
; A[15]       ; SRAM_DQ[4]    ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; A[15]       ; SRAM_DQ[5]    ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; A[15]       ; SRAM_DQ[6]    ; 6.529  ; 6.529  ; 6.529  ; 6.529  ;
; A[15]       ; SRAM_DQ[7]    ; 6.539  ; 6.539  ; 6.539  ; 6.539  ;
; A[15]       ; SRAM_DQ[8]    ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; A[15]       ; SRAM_DQ[9]    ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; A[15]       ; SRAM_DQ[10]   ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; A[15]       ; SRAM_DQ[11]   ; 6.738  ; 6.738  ; 6.738  ; 6.738  ;
; A[15]       ; SRAM_DQ[12]   ; 6.681  ; 6.681  ; 6.681  ; 6.681  ;
; A[15]       ; SRAM_DQ[13]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[15]       ; SRAM_DQ[14]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[15]       ; SRAM_DQ[15]   ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; A[15]       ; SRAM_LB_N     ; 6.202  ; 6.202  ; 6.202  ; 6.202  ;
; A[15]       ; SRAM_UB_N     ; 5.962  ; 5.962  ; 5.962  ; 5.962  ;
; D[0]        ; SRAM_DQ[0]    ; 5.931  ;        ;        ; 5.931  ;
; D[0]        ; SRAM_DQ[8]    ; 5.903  ;        ;        ; 5.903  ;
; D[1]        ; SRAM_DQ[1]    ; 5.983  ;        ;        ; 5.983  ;
; D[1]        ; SRAM_DQ[9]    ; 5.969  ;        ;        ; 5.969  ;
; D[2]        ; SRAM_DQ[2]    ; 5.945  ;        ;        ; 5.945  ;
; D[2]        ; SRAM_DQ[10]   ; 5.918  ;        ;        ; 5.918  ;
; D[3]        ; SRAM_DQ[3]    ; 7.034  ;        ;        ; 7.034  ;
; D[3]        ; SRAM_DQ[11]   ; 6.988  ;        ;        ; 6.988  ;
; D[4]        ; SRAM_DQ[4]    ; 5.683  ;        ;        ; 5.683  ;
; D[4]        ; SRAM_DQ[12]   ; 5.626  ;        ;        ; 5.626  ;
; D[5]        ; SRAM_DQ[5]    ; 5.546  ;        ;        ; 5.546  ;
; D[5]        ; SRAM_DQ[13]   ; 5.530  ;        ;        ; 5.530  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.739  ;        ;        ; 5.739  ;
; D[7]        ; SRAM_DQ[15]   ; 5.356  ;        ;        ; 5.356  ;
; FL_DQ[0]    ; D[0]          ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; FL_DQ[1]    ; D[1]          ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; FL_DQ[2]    ; D[2]          ; 6.876  ;        ;        ; 6.876  ;
; FL_DQ[3]    ; D[3]          ; 6.384  ; 6.384  ; 6.384  ; 6.384  ;
; FL_DQ[4]    ; D[4]          ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; FL_DQ[5]    ; D[5]          ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; FL_DQ[6]    ; D[6]          ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; FL_DQ[7]    ; D[7]          ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; IORQ_n      ; BUSDIR_n      ; 5.948  ;        ;        ; 5.948  ;
; IORQ_n      ; D[0]          ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; IORQ_n      ; D[1]          ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; IORQ_n      ; D[2]          ; 6.647  ; 6.647  ; 6.647  ; 6.647  ;
; IORQ_n      ; D[3]          ; 6.632  ; 6.632  ; 6.632  ; 6.632  ;
; IORQ_n      ; D[4]          ; 6.632  ; 6.632  ; 6.632  ; 6.632  ;
; IORQ_n      ; D[5]          ; 6.482  ; 6.482  ; 6.482  ; 6.482  ;
; IORQ_n      ; D[6]          ; 6.516  ; 6.516  ; 6.516  ; 6.516  ;
; IORQ_n      ; D[7]          ; 6.603  ; 6.603  ; 6.603  ; 6.603  ;
; IORQ_n      ; U1OE_n        ; 6.392  ;        ;        ; 6.392  ;
; KEY[0]      ; LEDG[7]       ;        ; 6.322  ; 6.322  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 6.300  ; 6.300  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 5.966  ; 5.966  ;        ;
; M1_n        ; D[0]          ; 6.812  ; 6.812  ; 6.812  ; 6.812  ;
; M1_n        ; D[1]          ; 6.812  ; 6.812  ; 6.812  ; 6.812  ;
; M1_n        ; D[2]          ; 6.665  ; 6.665  ; 6.665  ; 6.665  ;
; M1_n        ; D[3]          ; 6.650  ; 6.650  ; 6.650  ; 6.650  ;
; M1_n        ; D[4]          ; 6.650  ; 6.650  ; 6.650  ; 6.650  ;
; M1_n        ; D[5]          ; 6.500  ; 6.500  ; 6.500  ; 6.500  ;
; M1_n        ; D[6]          ; 6.534  ; 6.534  ; 6.534  ; 6.534  ;
; M1_n        ; D[7]          ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; M1_n        ; U1OE_n        ;        ; 6.156  ; 6.156  ;        ;
; RD_n        ; BUSDIR_n      ; 6.296  ;        ;        ; 6.296  ;
; RD_n        ; D[0]          ; 5.685  ; 5.685  ; 5.685  ; 5.685  ;
; RD_n        ; D[1]          ; 5.685  ; 5.685  ; 5.685  ; 5.685  ;
; RD_n        ; D[2]          ; 5.538  ; 5.538  ; 5.538  ; 5.538  ;
; RD_n        ; D[3]          ; 5.523  ; 5.523  ; 5.523  ; 5.523  ;
; RD_n        ; D[4]          ; 5.523  ; 5.523  ; 5.523  ; 5.523  ;
; RD_n        ; D[5]          ; 5.373  ; 5.373  ; 5.373  ; 5.373  ;
; RD_n        ; D[6]          ; 5.407  ; 5.407  ; 5.407  ; 5.407  ;
; RD_n        ; D[7]          ; 5.494  ; 5.494  ; 5.494  ; 5.494  ;
; RD_n        ; FL_CE_N       ; 6.595  ;        ;        ; 6.595  ;
; RD_n        ; FL_OE_N       ; 5.578  ;        ;        ; 5.578  ;
; RD_n        ; U1OE_n        ; 6.700  ;        ;        ; 6.700  ;
; RESET_n     ; LEDG[7]       ;        ; 6.293  ; 6.293  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 6.271  ; 6.271  ;        ;
; SLTSL_n     ; D[0]          ; 7.392  ; 7.392  ; 7.392  ; 7.392  ;
; SLTSL_n     ; D[1]          ; 7.392  ; 7.392  ; 7.392  ; 7.392  ;
; SLTSL_n     ; D[2]          ; 6.964  ; 6.964  ; 6.964  ; 6.964  ;
; SLTSL_n     ; D[3]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; SLTSL_n     ; D[4]          ; 7.091  ; 7.091  ; 7.091  ; 7.091  ;
; SLTSL_n     ; D[5]          ; 6.555  ; 6.555  ; 6.555  ; 6.555  ;
; SLTSL_n     ; D[6]          ; 6.618  ; 6.618  ; 6.618  ; 6.618  ;
; SLTSL_n     ; D[7]          ; 6.837  ; 6.837  ; 6.837  ; 6.837  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.137  ; 7.137  ; 7.137  ; 7.137  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.363  ;        ;        ; 7.363  ;
; SLTSL_n     ; FL_CE_N       ; 6.911  ; 7.412  ; 7.412  ; 6.911  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.342  ; 7.342  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.388  ; 7.388  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.350  ;        ;        ; 7.350  ;
; SLTSL_n     ; LEDG[4]       ; 6.812  ;        ;        ; 6.812  ;
; SLTSL_n     ; LEDG[5]       ; 6.471  ;        ;        ; 6.471  ;
; SLTSL_n     ; LEDG[6]       ; 6.418  ;        ;        ; 6.418  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.439  ; 7.439  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 6.955  ; 6.955  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.318  ;        ;        ; 7.318  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.334  ; 7.334  ; 7.334  ; 7.334  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.234  ; 7.234  ; 7.234  ; 7.234  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.983  ; 6.983  ; 6.983  ; 6.983  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.993  ; 6.993  ; 6.993  ; 6.993  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; U1OE_n        ; 6.267  ;        ;        ; 6.267  ;
; SRAM_DQ[0]  ; D[0]          ; 8.814  ; 8.814  ; 8.814  ; 8.814  ;
; SRAM_DQ[1]  ; D[1]          ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; SRAM_DQ[2]  ; D[2]          ; 8.227  ;        ;        ; 8.227  ;
; SRAM_DQ[3]  ; D[3]          ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; SRAM_DQ[4]  ; D[4]          ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; SRAM_DQ[5]  ; D[5]          ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; SRAM_DQ[6]  ; D[6]          ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; SRAM_DQ[7]  ; D[7]          ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SRAM_DQ[8]  ; D[0]          ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SRAM_DQ[9]  ; D[1]          ; 8.596  ; 8.596  ; 8.596  ; 8.596  ;
; SRAM_DQ[10] ; D[2]          ; 8.133  ;        ;        ; 8.133  ;
; SRAM_DQ[11] ; D[3]          ; 7.490  ; 7.490  ; 7.490  ; 7.490  ;
; SRAM_DQ[12] ; D[4]          ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SRAM_DQ[13] ; D[5]          ; 6.847  ;        ;        ; 6.847  ;
; SRAM_DQ[14] ; D[6]          ; 6.803  ;        ;        ; 6.803  ;
; SRAM_DQ[15] ; D[7]          ; 7.099  ;        ;        ; 7.099  ;
; SW[0]       ; D[1]          ;        ; 3.652  ; 3.652  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 3.971  ; 3.971  ; 3.971  ; 3.971  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 3.783  ; 3.783  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.187  ; 4.187  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.922  ;        ;        ; 3.922  ;
; SW[8]       ; D[0]          ; 5.245  ; 5.245  ; 5.245  ; 5.245  ;
; SW[8]       ; D[1]          ; 5.245  ; 5.245  ; 5.245  ; 5.245  ;
; SW[8]       ; D[2]          ; 5.098  ; 5.098  ; 5.098  ; 5.098  ;
; SW[8]       ; D[3]          ; 5.083  ; 5.083  ; 5.083  ; 5.083  ;
; SW[8]       ; D[4]          ; 5.083  ; 5.083  ; 5.083  ; 5.083  ;
; SW[8]       ; D[5]          ; 4.933  ; 4.933  ; 4.933  ; 4.933  ;
; SW[8]       ; D[6]          ; 4.967  ; 4.967  ; 4.967  ; 4.967  ;
; SW[8]       ; D[7]          ; 5.054  ; 5.054  ; 5.054  ; 5.054  ;
; SW[8]       ; LEDG[1]       ; 3.890  ;        ;        ; 3.890  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.820  ; 3.820  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.714  ; 3.714  ; 3.714  ; 3.714  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.724  ; 3.724  ; 3.724  ; 3.724  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.614  ; 3.614  ; 3.614  ; 3.614  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.624  ; 3.624  ; 3.624  ; 3.624  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.373  ; 3.373  ; 3.373  ; 3.373  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.383  ; 3.383  ; 3.383  ; 3.383  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.584  ; 3.584  ; 3.584  ; 3.584  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.527  ; 3.527  ; 3.527  ; 3.527  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[9]       ; D[0]          ; 4.342  ; 4.342  ; 4.342  ; 4.342  ;
; SW[9]       ; D[1]          ; 5.191  ; 5.191  ; 5.191  ; 5.191  ;
; SW[9]       ; D[2]          ; 4.763  ; 4.763  ; 4.763  ; 4.763  ;
; SW[9]       ; D[3]          ; 4.605  ; 4.605  ; 4.605  ; 4.605  ;
; SW[9]       ; D[4]          ; 4.890  ; 4.890  ; 4.890  ; 4.890  ;
; SW[9]       ; D[5]          ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[9]       ; D[6]          ; 4.417  ; 4.417  ; 4.417  ; 4.417  ;
; SW[9]       ; D[7]          ; 4.636  ; 4.636  ; 4.636  ; 4.636  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; FL_ADDR[16]   ; 5.021  ; 5.021  ; 5.021  ; 5.021  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.289  ; 5.289  ;        ;
; SW[9]       ; FL_CE_N       ; 5.338  ; 4.837  ; 4.837  ; 5.338  ;
; SW[9]       ; LEDG[0]       ; 5.268  ;        ;        ; 5.268  ;
; SW[9]       ; LEDG[1]       ; 5.314  ;        ;        ; 5.314  ;
; SW[9]       ; LEDG[3]       ;        ; 5.276  ; 5.276  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.397  ; 4.397  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.344  ; 4.344  ;        ;
; SW[9]       ; LEDR[6]       ; 5.365  ;        ;        ; 5.365  ;
; SW[9]       ; LEDR[8]       ; 4.881  ;        ;        ; 4.881  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.244  ; 5.244  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.250  ; 5.250  ; 5.250  ; 5.250  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.260  ; 5.260  ; 5.260  ; 5.260  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.150  ; 5.150  ; 5.150  ; 5.150  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.160  ; 5.160  ; 5.160  ; 5.160  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.909  ; 4.909  ; 4.909  ; 4.909  ;
; SW[9]       ; SRAM_DQ[7]    ; 4.919  ; 4.919  ; 4.919  ; 4.919  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.116  ; 5.116  ; 5.116  ; 5.116  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.059  ; 5.059  ; 5.059  ; 5.059  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.193  ; 4.193  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.222  ; 6.222  ; 6.222  ; 6.222  ;
; WR_n        ; SRAM_DQ[1]    ; 6.232  ; 6.232  ; 6.232  ; 6.232  ;
; WR_n        ; SRAM_DQ[2]    ; 6.122  ; 6.122  ; 6.122  ; 6.122  ;
; WR_n        ; SRAM_DQ[3]    ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; WR_n        ; SRAM_DQ[4]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[5]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[6]    ; 5.881  ; 5.881  ; 5.881  ; 5.881  ;
; WR_n        ; SRAM_DQ[7]    ; 5.891  ; 5.891  ; 5.891  ; 5.891  ;
; WR_n        ; SRAM_DQ[8]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[9]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[10]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[11]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[12]   ; 6.030  ; 6.030  ; 6.030  ; 6.030  ;
; WR_n        ; SRAM_DQ[13]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[14]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[15]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_WE_N     ; 5.558  ;        ;        ; 5.558  ;
; WR_n        ; U1OE_n        ; 7.304  ;        ;        ; 7.304  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 7.825 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.137 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.137 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.990 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.975 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.975 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.825 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.859 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.946 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.897 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.907 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.797 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.807 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.693 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.693 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.869 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.763 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.706 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.879 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.879 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.869 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.312 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.624 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.624 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.477 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.462 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.462 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.312 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.346 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.433 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 7.711 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.052 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.062 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 7.952 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 7.962 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 7.848 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 7.848 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 7.711 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 7.721 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 7.930 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 7.930 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.026 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 7.920 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 7.863 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.036 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.036 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.026 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.520 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.832 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.832 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.685 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.670 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.670 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.520 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.554 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.641 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.897 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.907 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.797 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.807 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.693 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.693 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.869 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.763 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.706 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.879 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.879 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.869 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.520 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.832 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.832 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.685 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.670 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.670 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.520 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.554 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.641 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.228 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.569 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.579 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.469 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.479 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.365 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.365 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.228 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.238 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.445 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.445 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.541 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.435 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.378 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.551 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.551 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.541 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 7.825     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.137     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.137     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.990     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.975     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.975     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.825     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.859     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.946     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.556     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.897     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.907     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.797     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.807     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.693     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.693     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.556     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.566     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.773     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.773     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.869     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.763     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.706     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.879     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.879     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.869     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.312     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.624     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.624     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.477     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.462     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.462     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.312     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.346     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.433     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 7.711     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.052     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.062     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 7.952     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 7.962     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 7.848     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 7.848     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 7.711     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 7.721     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 7.930     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 7.930     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.026     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 7.920     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 7.863     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.036     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.036     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.026     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.520     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.832     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.832     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.685     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.670     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.670     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.520     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.554     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.641     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.556     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.897     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.907     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.797     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.807     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.693     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.693     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.556     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.566     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.773     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.773     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.869     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.763     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.706     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.879     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.879     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.869     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.520     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.832     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.832     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.685     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.670     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.670     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.520     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.554     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.641     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.228     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.569     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.579     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.469     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.479     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.365     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.365     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.228     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.238     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.445     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.445     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.541     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.435     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.378     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.551     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.551     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.541     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+----------+----------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -7.001   ; -14.592  ; -0.418   ; -3.551  ; -3.086              ;
;  A[2]            ; -3.227   ; -14.592  ; 1.991    ; -3.551  ; -3.086              ;
;  CLOCK_50        ; 1.343    ; -1.864   ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -7.001   ; -0.297   ; -0.418   ; 0.580   ; -0.611              ;
;  sd_sel_q[0]     ; -0.466   ; -0.360   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -216.403 ; -102.314 ; -0.418   ; -31.907 ; -171.898            ;
;  A[2]            ; -12.133  ; -100.090 ; 0.000    ; -31.907 ; -111.611            ;
;  CLOCK_50        ; 0.000    ; -1.864   ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -203.804 ; -0.297   ; -0.418   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -0.466   ; -0.360   ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.620  ; 1.620  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.620  ; 1.620  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.166  ; 3.166  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.166  ; 3.166  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.858  ; 2.858  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.571  ; 1.571  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.451  ; 2.451  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.215 ; -1.215 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.215 ; -1.215 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.244 ; -1.244 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.376 ; -4.376 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.443 ; -4.443 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.376 ; -4.376 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.064  ; 6.064  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 4.766  ; 4.766  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.513  ; 5.513  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.380  ; 0.380  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 4.735  ; 4.735  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.559  ; 5.559  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.657  ; 5.657  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 6.064  ; 6.064  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 5.845  ; 5.845  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 5.814  ; 5.814  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.477  ; 3.477  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.138  ; 3.138  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 3.127  ; 3.127  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 5.814  ; 5.814  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.565  ; 2.565  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.177  ; 2.177  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.403  ; 2.403  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.330  ; 2.330  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.454 ; -1.454 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.454 ; -1.454 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.131  ; 0.131  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.483 ; -1.483 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.589 ; -4.589 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.682 ; -4.682 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.589 ; -4.589 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 11.476 ; 11.476 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 7.651  ; 7.651  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.398  ; 8.398  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.301  ; 3.301  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 7.533  ; 7.533  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.971 ; 10.971 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.069 ; 11.069 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.476 ; 11.476 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.257 ; 11.257 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 10.441 ; 10.441 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.671 ; 10.671 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.342 ; 11.342 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.357 ; 11.357 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.430 ; 11.430 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.366 ; 11.366 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.423 ; 11.423 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.177  ; 8.177  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.530  ; 6.530  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.230  ; 6.230  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.530  ; 6.530  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.615  ; 5.615  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.856  ; 5.856  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.035  ; 5.035  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.667  ; 4.667  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 4.935  ; 4.935  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.013  ; 5.013  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.566  ; 7.566  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.566  ; 7.566  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.642  ; 7.642  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.172  ; 8.172  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.776  ; 4.776  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.776  ; 4.776  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 6.482  ; 6.482  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.564  ; 7.564  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.482  ; 7.482  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.749  ; 0.749  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.749  ; 0.749  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.091  ; 1.091  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.412  ; 0.412  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.442  ; 0.442  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.091  ; 1.091  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.157 ; -1.157 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.305  ; 6.305  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.305  ; 6.305  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.229  ; 6.229  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.254 ; 12.254 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.254 ; 12.254 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.021 ; 12.021 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.519  ; 0.519  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.724 ; -1.724 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.846 ; -1.846 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.519  ; 0.519  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.965 ; -1.965 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.110 ; -2.110 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.150 ; -2.150 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.356 ; -2.356 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.291 ; -2.291 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.124  ; 2.124  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.530  ; 0.530  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.838  ; 0.838  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.148  ; 1.148  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.887 ; -0.887 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.421  ; 1.421  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.984  ; 1.984  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.124  ; 2.124  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.786  ; 1.786  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 6.924  ; 6.924  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 6.924  ; 6.924  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.951  ; 0.951  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 6.848  ; 6.848  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.902 ; 12.902 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.902 ; 12.902 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.640 ; 12.640 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.748 ; -0.748 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.253 ; -3.253 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.337 ; -3.337 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.748 ; -0.748 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.187 ; -3.187 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.359 ; -4.359 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.399 ; -4.399 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.605 ; -4.605 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.540 ; -4.540 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.137 ; -4.137 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.282 ; -4.282 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.503 ; -4.503 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.546 ; -4.546 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.638 ; -4.638 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.559 ; -4.559 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.632 ; -3.632 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -2.976 ; -2.976 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.120 ; -2.120 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.820 ; -2.820 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.850 ; -2.850 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.505 ; -2.505 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.495 ; -2.495 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.256 ; -2.256 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.120 ; -2.120 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.212 ; -2.212 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.248 ; -2.248 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.611 ; -2.611 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.611 ; -2.611 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.582 ; -2.582 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.368 ; -3.368 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.294 ; -1.294 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.294 ; -1.294 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -2.793 ; -2.793 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.370 ; -3.370 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.361 ; -3.361 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 24.502 ; 24.502 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.502 ; 24.502 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.209 ; 23.209 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 21.030 ; 21.030 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 21.327 ; 21.327 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 22.568 ; 22.568 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.051 ; 20.051 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.963 ; 19.963 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.558 ; 20.558 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.399 ; 15.399 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.375 ; 15.375 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.399 ; 15.399 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.440 ; 14.440 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.261 ; 15.261 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.908 ; 15.908 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 14.380 ; 14.380 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.227 ; 13.227 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 12.961 ; 12.961 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.550 ; 13.550 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 14.099 ; 14.099 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.790 ; 13.790 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.340 ; 14.340 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.380 ; 14.380 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.378 ; 17.378 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.730 ; 16.730 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.785 ; 15.785 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.907 ; 16.907 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 16.372 ; 16.372 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 16.255 ; 16.255 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.885 ; 15.885 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 17.378 ; 17.378 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 16.290 ; 16.290 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.603 ; 10.603 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 16.290 ; 16.290 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.615 ; 10.615 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.922 ; 14.922 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.067 ; 14.067 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.931 ; 13.931 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.820 ; 14.820 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.725 ; 11.725 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.108 ; 11.108 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.820 ; 14.820 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.963 ; 11.963 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.096 ; 16.096 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.200 ; 10.200 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 9.343  ; 9.343  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 25.318 ; 25.318 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 25.318 ; 25.318 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.820 ; 23.820 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 25.247 ; 25.247 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.143 ; 22.143 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.480 ; 23.480 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.386 ; 21.386 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 21.256 ; 21.256 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 22.537 ; 22.537 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 14.467 ; 14.467 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 13.885 ; 13.885 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.257 ; 14.257 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.467 ; 14.467 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.203 ; 15.203 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.231 ; 12.231 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.356 ; 11.356 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.178 ; 11.178 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 11.642 ; 11.642 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.435 ; 11.435 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.927 ; 11.927 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 12.231 ; 12.231 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.437 ; 11.437 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.661 ; 13.661 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.291 ; 12.291 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.000 ; 12.000 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.766 ; 12.766 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.075 ; 12.075 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.016 ; 12.016 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.661 ; 13.661 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.905 ; 12.905 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 16.290 ; 16.290 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.356 ; 14.356 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 16.290 ; 16.290 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.251 ; 11.251 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.368 ; 14.368 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.922 ; 14.922 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.067 ; 14.067 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.931 ; 13.931 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.861 ; 14.861 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.861 ; 14.861 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 12.831 ; 12.831 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 17.059 ; 17.059 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.947 ; 10.947 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.284 ; 15.284 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 16.335 ; 16.335 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 16.879 ; 16.879 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.059 ; 17.059 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 16.096 ; 16.096 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 16.274 ; 16.274 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 15.659 ; 15.659 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.200 ; 10.200 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 13.622 ; 13.622 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.622 ; 13.622 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.868 ; 12.868 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 12.625 ; 12.625 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.002 ; 10.002 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 11.867 ; 11.867 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 10.918 ; 10.918 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 10.849 ; 10.849 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 11.441 ; 11.441 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.483  ; 8.483  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.643  ; 7.643  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.389  ; 7.389  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.419  ; 7.419  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.663  ; 7.663  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.134  ; 8.134  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.752  ; 8.752  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.752  ; 8.752  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 7.525  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.276  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.513  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.752  ; 8.752  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.752  ; 8.752  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 7.903  ; 7.903  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 7.525  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.276  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.513  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.142 ; 4.142 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.058 ; 4.058 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.549 ; 5.549 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.512 ; 5.512 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.490 ; 4.490 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.955 ; 4.955 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.123 ; 5.123 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.275 ; 4.275 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.058 ; 4.058 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.289 ; 4.289 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.475 ; 4.475 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.517 ; 4.517 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.654 ; 4.654 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.475 ; 4.475 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.743 ; 4.743 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.291 ; 4.291 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.526 ; 5.526 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.565 ; 5.565 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.526 ; 5.526 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.764 ; 5.764 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.882 ; 5.882 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.906 ; 5.906 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.122 ; 6.122 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.032 ; 6.032 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.986 ; 6.986 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.449 ; 7.449 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.012 ; 7.012 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.585 ; 7.585 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.302 ; 7.302 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.986 ; 6.986 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.183 ; 7.183 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.360 ; 7.360 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.722 ; 4.722 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.722 ; 4.722 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.961 ; 6.961 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984 ; 4.984 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.730 ; 4.730 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.385 ; 6.385 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.050 ; 6.050 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.998 ; 5.998 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.262 ; 4.262 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.130 ; 5.130 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.819 ; 4.819 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.262 ; 4.262 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.274 ; 5.274 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.891 ; 6.891 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.299 ; 4.299 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.142 ; 4.142 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.058 ; 4.058 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.947 ; 5.947 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.763 ; 5.763 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.490 ; 4.490 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.955 ; 4.955 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.123 ; 5.123 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.275 ; 4.275 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.058 ; 4.058 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.289 ; 4.289 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.475 ; 4.475 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.517 ; 4.517 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.654 ; 4.654 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.475 ; 4.475 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.743 ; 4.743 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.291 ; 4.291 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.289 ; 5.289 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.383 ; 5.383 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.289 ; 5.289 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.493 ; 5.493 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.439 ; 5.439 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.605 ; 5.605 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.717 ; 5.717 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.441 ; 5.441 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.546 ; 5.546 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.677 ; 5.677 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.546 ; 5.546 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.827 ; 5.827 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.586 ; 5.586 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.567 ; 5.567 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.277 ; 6.277 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.862 ; 5.862 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.722 ; 4.722 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.722 ; 4.722 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.633 ; 6.633 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.984 ; 4.984 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.730 ; 4.730 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.057 ; 6.057 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.714 ; 5.714 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.660 ; 5.660 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.262 ; 4.262 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.819 ; 4.819 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.262 ; 4.262 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.211 ; 6.211 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.359 ; 6.359 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.769 ; 6.769 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.594 ; 6.594 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.563 ; 6.563 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.364 ; 6.364 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.124 ; 6.124 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.299 ; 4.299 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.053 ; 4.053 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.942 ; 5.942 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.154 ; 5.154 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.798 ; 4.798 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.677 ; 4.677 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.588 ; 4.588 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.163 ; 4.163 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.053 ; 4.053 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.304 ; 4.304 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.335 ; 4.335 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.335 ; 4.335 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.973 ; 3.973 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.885 ; 3.885 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 3.915 ; 3.915 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.993 ; 3.993 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.175 ; 4.175 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.084 ; 3.084 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.084 ; 3.084 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400 ; 3.400 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.184 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.474 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.474 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.526 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.084 ; 3.084 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.084 ; 3.084 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.400 ; 3.400 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.184 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.474 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.474 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.526 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 27.415 ; 27.415 ; 27.415 ; 27.415 ;
; A[0]        ; D[1]          ; 25.779 ; 25.779 ; 25.779 ; 25.779 ;
; A[0]        ; D[2]          ; 23.361 ; 23.361 ; 23.361 ; 23.361 ;
; A[0]        ; D[3]          ; 24.240 ; 24.240 ; 24.240 ; 24.240 ;
; A[0]        ; D[4]          ; 25.481 ; 25.481 ; 25.481 ; 25.481 ;
; A[0]        ; D[5]          ; 22.975 ; 22.975 ; 22.975 ; 22.975 ;
; A[0]        ; D[6]          ; 23.026 ; 23.026 ; 23.026 ; 23.026 ;
; A[0]        ; D[7]          ; 23.335 ; 23.335 ; 23.335 ; 23.335 ;
; A[0]        ; FL_ADDR[0]    ; 10.775 ;        ;        ; 10.775 ;
; A[0]        ; FL_ADDR[14]   ; 14.518 ; 14.518 ; 14.518 ; 14.518 ;
; A[0]        ; FL_ADDR[15]   ; 14.890 ; 14.890 ; 14.890 ; 14.890 ;
; A[0]        ; FL_ADDR[16]   ; 14.449 ; 14.449 ; 14.449 ; 14.449 ;
; A[0]        ; FL_ADDR[17]   ; 15.100 ;        ;        ; 15.100 ;
; A[0]        ; FL_CE_N       ; 13.980 ; 15.836 ; 15.836 ; 13.980 ;
; A[0]        ; LEDG[0]       ;        ; 14.989 ; 14.989 ;        ;
; A[0]        ; LEDG[1]       ;        ; 20.676 ; 20.676 ;        ;
; A[0]        ; LEDG[2]       ; 15.637 ;        ;        ; 15.637 ;
; A[0]        ; LEDG[3]       ; 15.001 ;        ;        ; 15.001 ;
; A[0]        ; LEDG[4]       ; 19.308 ;        ;        ; 19.308 ;
; A[0]        ; LEDG[5]       ; 18.453 ;        ;        ; 18.453 ;
; A[0]        ; LEDG[6]       ; 18.317 ;        ;        ; 18.317 ;
; A[0]        ; LEDR[6]       ;        ; 15.494 ; 15.494 ;        ;
; A[0]        ; LEDR[8]       ;        ; 13.977 ; 13.977 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.229 ;        ;        ; 11.229 ;
; A[0]        ; SRAM_CE_N     ; 20.482 ;        ;        ; 20.482 ;
; A[0]        ; SRAM_DQ[0]    ; 20.476 ; 20.476 ; 20.476 ; 20.476 ;
; A[0]        ; SRAM_DQ[1]    ; 20.486 ; 20.486 ; 20.486 ; 20.486 ;
; A[0]        ; SRAM_DQ[2]    ; 20.205 ; 20.205 ; 20.205 ; 20.205 ;
; A[0]        ; SRAM_DQ[3]    ; 20.215 ; 20.215 ; 20.215 ; 20.215 ;
; A[0]        ; SRAM_DQ[4]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[5]    ; 19.925 ; 19.925 ; 19.925 ; 19.925 ;
; A[0]        ; SRAM_DQ[6]    ; 19.601 ; 19.601 ; 19.601 ; 19.601 ;
; A[0]        ; SRAM_DQ[7]    ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[0]        ; SRAM_DQ[8]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[9]    ; 20.178 ; 20.178 ; 20.178 ; 20.178 ;
; A[0]        ; SRAM_DQ[10]   ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[0]        ; SRAM_DQ[11]   ; 20.168 ; 20.168 ; 20.168 ; 20.168 ;
; A[0]        ; SRAM_DQ[12]   ; 19.952 ; 19.952 ; 19.952 ; 19.952 ;
; A[0]        ; SRAM_DQ[13]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[14]   ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[0]        ; SRAM_DQ[15]   ; 20.448 ; 20.448 ; 20.448 ; 20.448 ;
; A[1]        ; D[0]          ; 28.162 ; 28.162 ; 28.162 ; 28.162 ;
; A[1]        ; D[1]          ; 26.526 ; 26.526 ; 26.526 ; 26.526 ;
; A[1]        ; D[2]          ; 23.688 ; 23.688 ; 23.688 ; 23.688 ;
; A[1]        ; D[3]          ; 24.987 ; 24.987 ; 24.987 ; 24.987 ;
; A[1]        ; D[4]          ; 26.228 ; 26.228 ; 26.228 ; 26.228 ;
; A[1]        ; D[5]          ; 23.575 ; 23.575 ; 23.575 ; 23.575 ;
; A[1]        ; D[6]          ; 23.487 ; 23.487 ; 23.487 ; 23.487 ;
; A[1]        ; D[7]          ; 24.082 ; 24.082 ; 24.082 ; 24.082 ;
; A[1]        ; FL_ADDR[1]    ; 10.795 ;        ;        ; 10.795 ;
; A[1]        ; FL_ADDR[14]   ; 15.265 ; 15.265 ; 15.265 ; 15.265 ;
; A[1]        ; FL_ADDR[15]   ; 15.637 ; 15.637 ; 15.637 ; 15.637 ;
; A[1]        ; FL_ADDR[16]   ; 15.196 ; 15.196 ; 15.196 ; 15.196 ;
; A[1]        ; FL_ADDR[17]   ; 15.847 ;        ;        ; 15.847 ;
; A[1]        ; FL_CE_N       ; 14.727 ; 16.583 ; 16.583 ; 14.727 ;
; A[1]        ; LEDG[0]       ;        ; 15.736 ; 15.736 ;        ;
; A[1]        ; LEDG[1]       ;        ; 21.423 ; 21.423 ;        ;
; A[1]        ; LEDG[2]       ; 16.384 ;        ;        ; 16.384 ;
; A[1]        ; LEDG[3]       ; 15.748 ;        ;        ; 15.748 ;
; A[1]        ; LEDG[4]       ; 20.055 ;        ;        ; 20.055 ;
; A[1]        ; LEDG[5]       ; 19.200 ;        ;        ; 19.200 ;
; A[1]        ; LEDG[6]       ; 19.064 ;        ;        ; 19.064 ;
; A[1]        ; LEDR[6]       ;        ; 16.241 ; 16.241 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.724 ; 14.724 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.327 ;        ;        ; 11.327 ;
; A[1]        ; SRAM_CE_N     ; 21.229 ;        ;        ; 21.229 ;
; A[1]        ; SRAM_DQ[0]    ; 21.223 ; 21.223 ; 21.223 ; 21.223 ;
; A[1]        ; SRAM_DQ[1]    ; 21.233 ; 21.233 ; 21.233 ; 21.233 ;
; A[1]        ; SRAM_DQ[2]    ; 20.952 ; 20.952 ; 20.952 ; 20.952 ;
; A[1]        ; SRAM_DQ[3]    ; 20.962 ; 20.962 ; 20.962 ; 20.962 ;
; A[1]        ; SRAM_DQ[4]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[5]    ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[1]        ; SRAM_DQ[6]    ; 20.348 ; 20.348 ; 20.348 ; 20.348 ;
; A[1]        ; SRAM_DQ[7]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[1]        ; SRAM_DQ[8]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[9]    ; 20.925 ; 20.925 ; 20.925 ; 20.925 ;
; A[1]        ; SRAM_DQ[10]   ; 21.196 ; 21.196 ; 21.196 ; 21.196 ;
; A[1]        ; SRAM_DQ[11]   ; 20.915 ; 20.915 ; 20.915 ; 20.915 ;
; A[1]        ; SRAM_DQ[12]   ; 20.699 ; 20.699 ; 20.699 ; 20.699 ;
; A[1]        ; SRAM_DQ[13]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[14]   ; 21.206 ; 21.206 ; 21.206 ; 21.206 ;
; A[1]        ; SRAM_DQ[15]   ; 21.195 ; 21.195 ; 21.195 ; 21.195 ;
; A[3]        ; BUSDIR_n      ;        ; 13.200 ; 13.200 ;        ;
; A[3]        ; D[0]          ; 27.297 ; 27.297 ; 27.297 ; 27.297 ;
; A[3]        ; D[1]          ; 25.661 ; 25.661 ; 25.661 ; 25.661 ;
; A[3]        ; D[2]          ; 23.391 ; 23.391 ; 23.391 ; 23.391 ;
; A[3]        ; D[3]          ; 24.122 ; 24.122 ; 24.122 ; 24.122 ;
; A[3]        ; D[4]          ; 25.363 ; 25.363 ; 25.363 ; 25.363 ;
; A[3]        ; D[5]          ; 23.005 ; 23.005 ; 23.005 ; 23.005 ;
; A[3]        ; D[6]          ; 23.056 ; 23.056 ; 23.056 ; 23.056 ;
; A[3]        ; D[7]          ; 23.337 ; 23.337 ; 23.337 ; 23.337 ;
; A[3]        ; FL_ADDR[3]    ; 9.596  ;        ;        ; 9.596  ;
; A[3]        ; FL_ADDR[14]   ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; A[3]        ; FL_ADDR[15]   ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; A[3]        ; FL_ADDR[16]   ; 14.331 ; 14.331 ; 14.331 ; 14.331 ;
; A[3]        ; FL_ADDR[17]   ; 14.982 ;        ;        ; 14.982 ;
; A[3]        ; FL_CE_N       ; 13.862 ; 15.718 ; 15.718 ; 13.862 ;
; A[3]        ; LEDG[0]       ;        ; 14.871 ; 14.871 ;        ;
; A[3]        ; LEDG[1]       ;        ; 20.558 ; 20.558 ;        ;
; A[3]        ; LEDG[2]       ; 15.519 ;        ;        ; 15.519 ;
; A[3]        ; LEDG[3]       ; 14.883 ;        ;        ; 14.883 ;
; A[3]        ; LEDG[4]       ; 19.190 ;        ;        ; 19.190 ;
; A[3]        ; LEDG[5]       ; 18.335 ;        ;        ; 18.335 ;
; A[3]        ; LEDG[6]       ; 18.199 ;        ;        ; 18.199 ;
; A[3]        ; LEDR[6]       ;        ; 15.376 ; 15.376 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.859 ; 13.859 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.786 ;        ;        ; 10.786 ;
; A[3]        ; SRAM_CE_N     ; 20.364 ;        ;        ; 20.364 ;
; A[3]        ; SRAM_DQ[0]    ; 20.358 ; 20.358 ; 20.358 ; 20.358 ;
; A[3]        ; SRAM_DQ[1]    ; 20.368 ; 20.368 ; 20.368 ; 20.368 ;
; A[3]        ; SRAM_DQ[2]    ; 20.087 ; 20.087 ; 20.087 ; 20.087 ;
; A[3]        ; SRAM_DQ[3]    ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; A[3]        ; SRAM_DQ[4]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[5]    ; 19.807 ; 19.807 ; 19.807 ; 19.807 ;
; A[3]        ; SRAM_DQ[6]    ; 19.483 ; 19.483 ; 19.483 ; 19.483 ;
; A[3]        ; SRAM_DQ[7]    ; 19.493 ; 19.493 ; 19.493 ; 19.493 ;
; A[3]        ; SRAM_DQ[8]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[9]    ; 20.060 ; 20.060 ; 20.060 ; 20.060 ;
; A[3]        ; SRAM_DQ[10]   ; 20.331 ; 20.331 ; 20.331 ; 20.331 ;
; A[3]        ; SRAM_DQ[11]   ; 20.050 ; 20.050 ; 20.050 ; 20.050 ;
; A[3]        ; SRAM_DQ[12]   ; 19.834 ; 19.834 ; 19.834 ; 19.834 ;
; A[3]        ; SRAM_DQ[13]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[14]   ; 20.341 ; 20.341 ; 20.341 ; 20.341 ;
; A[3]        ; SRAM_DQ[15]   ; 20.330 ; 20.330 ; 20.330 ; 20.330 ;
; A[3]        ; U1OE_n        ;        ; 14.057 ; 14.057 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.323 ; 16.323 ;        ;
; A[4]        ; D[0]          ; 30.735 ; 30.735 ; 30.735 ; 30.735 ;
; A[4]        ; D[1]          ; 29.099 ; 29.099 ; 29.099 ; 29.099 ;
; A[4]        ; D[2]          ; 26.292 ; 26.292 ; 26.292 ; 26.292 ;
; A[4]        ; D[3]          ; 27.560 ; 27.560 ; 27.560 ; 27.560 ;
; A[4]        ; D[4]          ; 28.801 ; 28.801 ; 28.801 ; 28.801 ;
; A[4]        ; D[5]          ; 26.148 ; 26.148 ; 26.148 ; 26.148 ;
; A[4]        ; D[6]          ; 26.060 ; 26.060 ; 26.060 ; 26.060 ;
; A[4]        ; D[7]          ; 26.655 ; 26.655 ; 26.655 ; 26.655 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 17.838 ; 17.838 ; 17.838 ; 17.838 ;
; A[4]        ; FL_ADDR[15]   ; 18.210 ; 18.210 ; 18.210 ; 18.210 ;
; A[4]        ; FL_ADDR[16]   ; 17.769 ; 17.769 ; 17.769 ; 17.769 ;
; A[4]        ; FL_ADDR[17]   ; 18.420 ;        ;        ; 18.420 ;
; A[4]        ; FL_CE_N       ; 17.300 ; 19.156 ; 19.156 ; 17.300 ;
; A[4]        ; LEDG[0]       ;        ; 18.309 ; 18.309 ;        ;
; A[4]        ; LEDG[1]       ;        ; 23.996 ; 23.996 ;        ;
; A[4]        ; LEDG[2]       ; 18.957 ;        ;        ; 18.957 ;
; A[4]        ; LEDG[3]       ; 18.321 ;        ;        ; 18.321 ;
; A[4]        ; LEDG[4]       ; 22.628 ;        ;        ; 22.628 ;
; A[4]        ; LEDG[5]       ; 21.773 ;        ;        ; 21.773 ;
; A[4]        ; LEDG[6]       ; 21.637 ;        ;        ; 21.637 ;
; A[4]        ; LEDR[6]       ; 14.859 ; 18.814 ; 18.814 ; 14.859 ;
; A[4]        ; LEDR[8]       ;        ; 17.297 ; 17.297 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.499 ;        ;        ; 10.499 ;
; A[4]        ; SRAM_CE_N     ; 23.802 ;        ;        ; 23.802 ;
; A[4]        ; SRAM_DQ[0]    ; 23.796 ; 23.796 ; 23.796 ; 23.796 ;
; A[4]        ; SRAM_DQ[1]    ; 23.806 ; 23.806 ; 23.806 ; 23.806 ;
; A[4]        ; SRAM_DQ[2]    ; 23.525 ; 23.525 ; 23.525 ; 23.525 ;
; A[4]        ; SRAM_DQ[3]    ; 23.535 ; 23.535 ; 23.535 ; 23.535 ;
; A[4]        ; SRAM_DQ[4]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[5]    ; 23.245 ; 23.245 ; 23.245 ; 23.245 ;
; A[4]        ; SRAM_DQ[6]    ; 22.921 ; 22.921 ; 22.921 ; 22.921 ;
; A[4]        ; SRAM_DQ[7]    ; 22.931 ; 22.931 ; 22.931 ; 22.931 ;
; A[4]        ; SRAM_DQ[8]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[9]    ; 23.498 ; 23.498 ; 23.498 ; 23.498 ;
; A[4]        ; SRAM_DQ[10]   ; 23.769 ; 23.769 ; 23.769 ; 23.769 ;
; A[4]        ; SRAM_DQ[11]   ; 23.488 ; 23.488 ; 23.488 ; 23.488 ;
; A[4]        ; SRAM_DQ[12]   ; 23.272 ; 23.272 ; 23.272 ; 23.272 ;
; A[4]        ; SRAM_DQ[13]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[14]   ; 23.779 ; 23.779 ; 23.779 ; 23.779 ;
; A[4]        ; SRAM_DQ[15]   ; 23.768 ; 23.768 ; 23.768 ; 23.768 ;
; A[4]        ; U1OE_n        ;        ; 17.180 ; 17.180 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 16.421 ; 16.421 ;        ;
; A[5]        ; D[0]          ; 30.833 ; 30.833 ; 30.833 ; 30.833 ;
; A[5]        ; D[1]          ; 29.197 ; 29.197 ; 29.197 ; 29.197 ;
; A[5]        ; D[2]          ; 26.390 ; 26.390 ; 26.390 ; 26.390 ;
; A[5]        ; D[3]          ; 27.658 ; 27.658 ; 27.658 ; 27.658 ;
; A[5]        ; D[4]          ; 28.899 ; 28.899 ; 28.899 ; 28.899 ;
; A[5]        ; D[5]          ; 26.246 ; 26.246 ; 26.246 ; 26.246 ;
; A[5]        ; D[6]          ; 26.158 ; 26.158 ; 26.158 ; 26.158 ;
; A[5]        ; D[7]          ; 26.753 ; 26.753 ; 26.753 ; 26.753 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; A[5]        ; FL_ADDR[15]   ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; A[5]        ; FL_ADDR[16]   ; 17.867 ; 17.867 ; 17.867 ; 17.867 ;
; A[5]        ; FL_ADDR[17]   ; 18.518 ;        ;        ; 18.518 ;
; A[5]        ; FL_CE_N       ; 17.398 ; 19.254 ; 19.254 ; 17.398 ;
; A[5]        ; LEDG[0]       ;        ; 18.407 ; 18.407 ;        ;
; A[5]        ; LEDG[1]       ;        ; 24.094 ; 24.094 ;        ;
; A[5]        ; LEDG[2]       ; 19.055 ;        ;        ; 19.055 ;
; A[5]        ; LEDG[3]       ; 18.419 ;        ;        ; 18.419 ;
; A[5]        ; LEDG[4]       ; 22.726 ;        ;        ; 22.726 ;
; A[5]        ; LEDG[5]       ; 21.871 ;        ;        ; 21.871 ;
; A[5]        ; LEDG[6]       ; 21.735 ;        ;        ; 21.735 ;
; A[5]        ; LEDR[6]       ; 14.957 ; 18.912 ; 18.912 ; 14.957 ;
; A[5]        ; LEDR[8]       ;        ; 17.395 ; 17.395 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 23.900 ;        ;        ; 23.900 ;
; A[5]        ; SRAM_DQ[0]    ; 23.894 ; 23.894 ; 23.894 ; 23.894 ;
; A[5]        ; SRAM_DQ[1]    ; 23.904 ; 23.904 ; 23.904 ; 23.904 ;
; A[5]        ; SRAM_DQ[2]    ; 23.623 ; 23.623 ; 23.623 ; 23.623 ;
; A[5]        ; SRAM_DQ[3]    ; 23.633 ; 23.633 ; 23.633 ; 23.633 ;
; A[5]        ; SRAM_DQ[4]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[5]    ; 23.343 ; 23.343 ; 23.343 ; 23.343 ;
; A[5]        ; SRAM_DQ[6]    ; 23.019 ; 23.019 ; 23.019 ; 23.019 ;
; A[5]        ; SRAM_DQ[7]    ; 23.029 ; 23.029 ; 23.029 ; 23.029 ;
; A[5]        ; SRAM_DQ[8]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[9]    ; 23.596 ; 23.596 ; 23.596 ; 23.596 ;
; A[5]        ; SRAM_DQ[10]   ; 23.867 ; 23.867 ; 23.867 ; 23.867 ;
; A[5]        ; SRAM_DQ[11]   ; 23.586 ; 23.586 ; 23.586 ; 23.586 ;
; A[5]        ; SRAM_DQ[12]   ; 23.370 ; 23.370 ; 23.370 ; 23.370 ;
; A[5]        ; SRAM_DQ[13]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[14]   ; 23.877 ; 23.877 ; 23.877 ; 23.877 ;
; A[5]        ; SRAM_DQ[15]   ; 23.866 ; 23.866 ; 23.866 ; 23.866 ;
; A[5]        ; U1OE_n        ;        ; 17.278 ; 17.278 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.828 ; 16.828 ;        ;
; A[6]        ; D[0]          ; 31.240 ; 31.240 ; 31.240 ; 31.240 ;
; A[6]        ; D[1]          ; 29.604 ; 29.604 ; 29.604 ; 29.604 ;
; A[6]        ; D[2]          ; 26.797 ; 26.797 ; 26.797 ; 26.797 ;
; A[6]        ; D[3]          ; 28.065 ; 28.065 ; 28.065 ; 28.065 ;
; A[6]        ; D[4]          ; 29.306 ; 29.306 ; 29.306 ; 29.306 ;
; A[6]        ; D[5]          ; 26.653 ; 26.653 ; 26.653 ; 26.653 ;
; A[6]        ; D[6]          ; 26.565 ; 26.565 ; 26.565 ; 26.565 ;
; A[6]        ; D[7]          ; 27.160 ; 27.160 ; 27.160 ; 27.160 ;
; A[6]        ; FL_ADDR[6]    ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; FL_ADDR[14]   ; 18.343 ; 18.343 ; 18.343 ; 18.343 ;
; A[6]        ; FL_ADDR[15]   ; 18.715 ; 18.715 ; 18.715 ; 18.715 ;
; A[6]        ; FL_ADDR[16]   ; 18.274 ; 18.274 ; 18.274 ; 18.274 ;
; A[6]        ; FL_ADDR[17]   ; 18.925 ;        ;        ; 18.925 ;
; A[6]        ; FL_CE_N       ; 17.805 ; 19.661 ; 19.661 ; 17.805 ;
; A[6]        ; LEDG[0]       ;        ; 18.814 ; 18.814 ;        ;
; A[6]        ; LEDG[1]       ;        ; 24.501 ; 24.501 ;        ;
; A[6]        ; LEDG[2]       ; 19.462 ;        ;        ; 19.462 ;
; A[6]        ; LEDG[3]       ; 18.826 ;        ;        ; 18.826 ;
; A[6]        ; LEDG[4]       ; 23.133 ;        ;        ; 23.133 ;
; A[6]        ; LEDG[5]       ; 22.278 ;        ;        ; 22.278 ;
; A[6]        ; LEDG[6]       ; 22.142 ;        ;        ; 22.142 ;
; A[6]        ; LEDR[6]       ; 15.364 ; 19.319 ; 19.319 ; 15.364 ;
; A[6]        ; LEDR[8]       ;        ; 17.802 ; 17.802 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.589 ;        ;        ; 10.589 ;
; A[6]        ; SRAM_CE_N     ; 24.307 ;        ;        ; 24.307 ;
; A[6]        ; SRAM_DQ[0]    ; 24.301 ; 24.301 ; 24.301 ; 24.301 ;
; A[6]        ; SRAM_DQ[1]    ; 24.311 ; 24.311 ; 24.311 ; 24.311 ;
; A[6]        ; SRAM_DQ[2]    ; 24.030 ; 24.030 ; 24.030 ; 24.030 ;
; A[6]        ; SRAM_DQ[3]    ; 24.040 ; 24.040 ; 24.040 ; 24.040 ;
; A[6]        ; SRAM_DQ[4]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[5]    ; 23.750 ; 23.750 ; 23.750 ; 23.750 ;
; A[6]        ; SRAM_DQ[6]    ; 23.426 ; 23.426 ; 23.426 ; 23.426 ;
; A[6]        ; SRAM_DQ[7]    ; 23.436 ; 23.436 ; 23.436 ; 23.436 ;
; A[6]        ; SRAM_DQ[8]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[9]    ; 24.003 ; 24.003 ; 24.003 ; 24.003 ;
; A[6]        ; SRAM_DQ[10]   ; 24.274 ; 24.274 ; 24.274 ; 24.274 ;
; A[6]        ; SRAM_DQ[11]   ; 23.993 ; 23.993 ; 23.993 ; 23.993 ;
; A[6]        ; SRAM_DQ[12]   ; 23.777 ; 23.777 ; 23.777 ; 23.777 ;
; A[6]        ; SRAM_DQ[13]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[14]   ; 24.284 ; 24.284 ; 24.284 ; 24.284 ;
; A[6]        ; SRAM_DQ[15]   ; 24.273 ; 24.273 ; 24.273 ; 24.273 ;
; A[6]        ; U1OE_n        ;        ; 17.685 ; 17.685 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.609 ; 16.609 ;        ;
; A[7]        ; D[0]          ; 31.021 ; 31.021 ; 31.021 ; 31.021 ;
; A[7]        ; D[1]          ; 29.385 ; 29.385 ; 29.385 ; 29.385 ;
; A[7]        ; D[2]          ; 26.578 ; 26.578 ; 26.578 ; 26.578 ;
; A[7]        ; D[3]          ; 27.846 ; 27.846 ; 27.846 ; 27.846 ;
; A[7]        ; D[4]          ; 29.087 ; 29.087 ; 29.087 ; 29.087 ;
; A[7]        ; D[5]          ; 26.434 ; 26.434 ; 26.434 ; 26.434 ;
; A[7]        ; D[6]          ; 26.346 ; 26.346 ; 26.346 ; 26.346 ;
; A[7]        ; D[7]          ; 26.941 ; 26.941 ; 26.941 ; 26.941 ;
; A[7]        ; FL_ADDR[7]    ; 10.935 ;        ;        ; 10.935 ;
; A[7]        ; FL_ADDR[14]   ; 18.124 ; 18.124 ; 18.124 ; 18.124 ;
; A[7]        ; FL_ADDR[15]   ; 18.496 ; 18.496 ; 18.496 ; 18.496 ;
; A[7]        ; FL_ADDR[16]   ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; A[7]        ; FL_ADDR[17]   ; 18.706 ;        ;        ; 18.706 ;
; A[7]        ; FL_CE_N       ; 17.586 ; 19.442 ; 19.442 ; 17.586 ;
; A[7]        ; LEDG[0]       ;        ; 18.595 ; 18.595 ;        ;
; A[7]        ; LEDG[1]       ;        ; 24.282 ; 24.282 ;        ;
; A[7]        ; LEDG[2]       ; 19.243 ;        ;        ; 19.243 ;
; A[7]        ; LEDG[3]       ; 18.607 ;        ;        ; 18.607 ;
; A[7]        ; LEDG[4]       ; 22.914 ;        ;        ; 22.914 ;
; A[7]        ; LEDG[5]       ; 22.059 ;        ;        ; 22.059 ;
; A[7]        ; LEDG[6]       ; 21.923 ;        ;        ; 21.923 ;
; A[7]        ; LEDR[6]       ; 15.145 ; 19.100 ; 19.100 ; 15.145 ;
; A[7]        ; LEDR[8]       ;        ; 17.583 ; 17.583 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.858 ;        ;        ; 10.858 ;
; A[7]        ; SRAM_CE_N     ; 24.088 ;        ;        ; 24.088 ;
; A[7]        ; SRAM_DQ[0]    ; 24.082 ; 24.082 ; 24.082 ; 24.082 ;
; A[7]        ; SRAM_DQ[1]    ; 24.092 ; 24.092 ; 24.092 ; 24.092 ;
; A[7]        ; SRAM_DQ[2]    ; 23.811 ; 23.811 ; 23.811 ; 23.811 ;
; A[7]        ; SRAM_DQ[3]    ; 23.821 ; 23.821 ; 23.821 ; 23.821 ;
; A[7]        ; SRAM_DQ[4]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[5]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[7]        ; SRAM_DQ[6]    ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[7]        ; SRAM_DQ[7]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[7]        ; SRAM_DQ[8]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[9]    ; 23.784 ; 23.784 ; 23.784 ; 23.784 ;
; A[7]        ; SRAM_DQ[10]   ; 24.055 ; 24.055 ; 24.055 ; 24.055 ;
; A[7]        ; SRAM_DQ[11]   ; 23.774 ; 23.774 ; 23.774 ; 23.774 ;
; A[7]        ; SRAM_DQ[12]   ; 23.558 ; 23.558 ; 23.558 ; 23.558 ;
; A[7]        ; SRAM_DQ[13]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[14]   ; 24.065 ; 24.065 ; 24.065 ; 24.065 ;
; A[7]        ; SRAM_DQ[15]   ; 24.054 ; 24.054 ; 24.054 ; 24.054 ;
; A[7]        ; U1OE_n        ;        ; 17.466 ; 17.466 ;        ;
; A[8]        ; D[0]          ; 30.205 ; 30.205 ; 30.205 ; 30.205 ;
; A[8]        ; D[1]          ; 28.569 ; 28.569 ; 28.569 ; 28.569 ;
; A[8]        ; D[2]          ; 25.762 ; 25.762 ; 25.762 ; 25.762 ;
; A[8]        ; D[3]          ; 27.030 ; 27.030 ; 27.030 ; 27.030 ;
; A[8]        ; D[4]          ; 28.271 ; 28.271 ; 28.271 ; 28.271 ;
; A[8]        ; D[5]          ; 25.618 ; 25.618 ; 25.618 ; 25.618 ;
; A[8]        ; D[6]          ; 25.530 ; 25.530 ; 25.530 ; 25.530 ;
; A[8]        ; D[7]          ; 26.125 ; 26.125 ; 26.125 ; 26.125 ;
; A[8]        ; FL_ADDR[8]    ; 11.064 ;        ;        ; 11.064 ;
; A[8]        ; FL_ADDR[14]   ; 17.308 ; 17.308 ; 17.308 ; 17.308 ;
; A[8]        ; FL_ADDR[15]   ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[8]        ; FL_ADDR[16]   ; 17.239 ; 17.239 ; 17.239 ; 17.239 ;
; A[8]        ; FL_ADDR[17]   ; 17.890 ;        ;        ; 17.890 ;
; A[8]        ; FL_CE_N       ; 16.770 ; 18.626 ; 18.626 ; 16.770 ;
; A[8]        ; LEDG[0]       ;        ; 17.779 ; 17.779 ;        ;
; A[8]        ; LEDG[1]       ;        ; 23.466 ; 23.466 ;        ;
; A[8]        ; LEDG[2]       ; 18.427 ;        ;        ; 18.427 ;
; A[8]        ; LEDG[3]       ; 17.791 ;        ;        ; 17.791 ;
; A[8]        ; LEDG[4]       ; 22.098 ;        ;        ; 22.098 ;
; A[8]        ; LEDG[5]       ; 21.243 ;        ;        ; 21.243 ;
; A[8]        ; LEDG[6]       ; 21.107 ;        ;        ; 21.107 ;
; A[8]        ; LEDR[6]       ; 13.534 ; 18.284 ; 18.284 ; 13.534 ;
; A[8]        ; LEDR[8]       ; 14.154 ; 16.767 ; 16.767 ; 14.154 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.503 ;        ;        ; 10.503 ;
; A[8]        ; SRAM_CE_N     ; 23.272 ;        ;        ; 23.272 ;
; A[8]        ; SRAM_DQ[0]    ; 23.266 ; 23.266 ; 23.266 ; 23.266 ;
; A[8]        ; SRAM_DQ[1]    ; 23.276 ; 23.276 ; 23.276 ; 23.276 ;
; A[8]        ; SRAM_DQ[2]    ; 22.995 ; 22.995 ; 22.995 ; 22.995 ;
; A[8]        ; SRAM_DQ[3]    ; 23.005 ; 23.005 ; 23.005 ; 23.005 ;
; A[8]        ; SRAM_DQ[4]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[5]    ; 22.715 ; 22.715 ; 22.715 ; 22.715 ;
; A[8]        ; SRAM_DQ[6]    ; 22.391 ; 22.391 ; 22.391 ; 22.391 ;
; A[8]        ; SRAM_DQ[7]    ; 22.401 ; 22.401 ; 22.401 ; 22.401 ;
; A[8]        ; SRAM_DQ[8]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[9]    ; 22.968 ; 22.968 ; 22.968 ; 22.968 ;
; A[8]        ; SRAM_DQ[10]   ; 23.239 ; 23.239 ; 23.239 ; 23.239 ;
; A[8]        ; SRAM_DQ[11]   ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[12]   ; 22.742 ; 22.742 ; 22.742 ; 22.742 ;
; A[8]        ; SRAM_DQ[13]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[14]   ; 23.249 ; 23.249 ; 23.249 ; 23.249 ;
; A[8]        ; SRAM_DQ[15]   ; 23.238 ; 23.238 ; 23.238 ; 23.238 ;
; A[9]        ; D[0]          ; 30.435 ; 30.435 ; 30.435 ; 30.435 ;
; A[9]        ; D[1]          ; 28.799 ; 28.799 ; 28.799 ; 28.799 ;
; A[9]        ; D[2]          ; 25.992 ; 25.992 ; 25.992 ; 25.992 ;
; A[9]        ; D[3]          ; 27.260 ; 27.260 ; 27.260 ; 27.260 ;
; A[9]        ; D[4]          ; 28.501 ; 28.501 ; 28.501 ; 28.501 ;
; A[9]        ; D[5]          ; 25.848 ; 25.848 ; 25.848 ; 25.848 ;
; A[9]        ; D[6]          ; 25.760 ; 25.760 ; 25.760 ; 25.760 ;
; A[9]        ; D[7]          ; 26.355 ; 26.355 ; 26.355 ; 26.355 ;
; A[9]        ; FL_ADDR[9]    ; 10.531 ;        ;        ; 10.531 ;
; A[9]        ; FL_ADDR[14]   ; 17.538 ; 17.538 ; 17.538 ; 17.538 ;
; A[9]        ; FL_ADDR[15]   ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; A[9]        ; FL_ADDR[16]   ; 17.469 ; 17.469 ; 17.469 ; 17.469 ;
; A[9]        ; FL_ADDR[17]   ; 18.120 ;        ;        ; 18.120 ;
; A[9]        ; FL_CE_N       ; 17.000 ; 18.856 ; 18.856 ; 17.000 ;
; A[9]        ; LEDG[0]       ;        ; 18.009 ; 18.009 ;        ;
; A[9]        ; LEDG[1]       ;        ; 23.696 ; 23.696 ;        ;
; A[9]        ; LEDG[2]       ; 18.657 ;        ;        ; 18.657 ;
; A[9]        ; LEDG[3]       ; 18.021 ;        ;        ; 18.021 ;
; A[9]        ; LEDG[4]       ; 22.328 ;        ;        ; 22.328 ;
; A[9]        ; LEDG[5]       ; 21.473 ;        ;        ; 21.473 ;
; A[9]        ; LEDG[6]       ; 21.337 ;        ;        ; 21.337 ;
; A[9]        ; LEDR[6]       ; 13.764 ; 18.514 ; 18.514 ; 13.764 ;
; A[9]        ; LEDR[8]       ; 14.653 ; 16.997 ; 16.997 ; 14.653 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.566 ;        ;        ; 10.566 ;
; A[9]        ; SRAM_CE_N     ; 23.502 ;        ;        ; 23.502 ;
; A[9]        ; SRAM_DQ[0]    ; 23.496 ; 23.496 ; 23.496 ; 23.496 ;
; A[9]        ; SRAM_DQ[1]    ; 23.506 ; 23.506 ; 23.506 ; 23.506 ;
; A[9]        ; SRAM_DQ[2]    ; 23.225 ; 23.225 ; 23.225 ; 23.225 ;
; A[9]        ; SRAM_DQ[3]    ; 23.235 ; 23.235 ; 23.235 ; 23.235 ;
; A[9]        ; SRAM_DQ[4]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[5]    ; 22.945 ; 22.945 ; 22.945 ; 22.945 ;
; A[9]        ; SRAM_DQ[6]    ; 22.621 ; 22.621 ; 22.621 ; 22.621 ;
; A[9]        ; SRAM_DQ[7]    ; 22.631 ; 22.631 ; 22.631 ; 22.631 ;
; A[9]        ; SRAM_DQ[8]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[9]    ; 23.198 ; 23.198 ; 23.198 ; 23.198 ;
; A[9]        ; SRAM_DQ[10]   ; 23.469 ; 23.469 ; 23.469 ; 23.469 ;
; A[9]        ; SRAM_DQ[11]   ; 23.188 ; 23.188 ; 23.188 ; 23.188 ;
; A[9]        ; SRAM_DQ[12]   ; 22.972 ; 22.972 ; 22.972 ; 22.972 ;
; A[9]        ; SRAM_DQ[13]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[14]   ; 23.479 ; 23.479 ; 23.479 ; 23.479 ;
; A[9]        ; SRAM_DQ[15]   ; 23.468 ; 23.468 ; 23.468 ; 23.468 ;
; A[10]       ; D[0]          ; 31.106 ; 31.106 ; 31.106 ; 31.106 ;
; A[10]       ; D[1]          ; 29.470 ; 29.470 ; 29.470 ; 29.470 ;
; A[10]       ; D[2]          ; 26.663 ; 26.663 ; 26.663 ; 26.663 ;
; A[10]       ; D[3]          ; 27.931 ; 27.931 ; 27.931 ; 27.931 ;
; A[10]       ; D[4]          ; 29.172 ; 29.172 ; 29.172 ; 29.172 ;
; A[10]       ; D[5]          ; 26.519 ; 26.519 ; 26.519 ; 26.519 ;
; A[10]       ; D[6]          ; 26.431 ; 26.431 ; 26.431 ; 26.431 ;
; A[10]       ; D[7]          ; 27.026 ; 27.026 ; 27.026 ; 27.026 ;
; A[10]       ; FL_ADDR[10]   ; 10.917 ;        ;        ; 10.917 ;
; A[10]       ; FL_ADDR[14]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[10]       ; FL_ADDR[15]   ; 18.581 ; 18.581 ; 18.581 ; 18.581 ;
; A[10]       ; FL_ADDR[16]   ; 18.140 ; 18.140 ; 18.140 ; 18.140 ;
; A[10]       ; FL_ADDR[17]   ; 18.791 ;        ;        ; 18.791 ;
; A[10]       ; FL_CE_N       ; 17.671 ; 19.527 ; 19.527 ; 17.671 ;
; A[10]       ; LEDG[0]       ;        ; 18.680 ; 18.680 ;        ;
; A[10]       ; LEDG[1]       ;        ; 24.367 ; 24.367 ;        ;
; A[10]       ; LEDG[2]       ; 19.328 ;        ;        ; 19.328 ;
; A[10]       ; LEDG[3]       ; 18.692 ;        ;        ; 18.692 ;
; A[10]       ; LEDG[4]       ; 22.999 ;        ;        ; 22.999 ;
; A[10]       ; LEDG[5]       ; 22.144 ;        ;        ; 22.144 ;
; A[10]       ; LEDG[6]       ; 22.008 ;        ;        ; 22.008 ;
; A[10]       ; LEDR[6]       ; 15.140 ; 19.185 ; 19.185 ; 15.140 ;
; A[10]       ; LEDR[8]       ; 15.296 ; 17.668 ; 17.668 ; 15.296 ;
; A[10]       ; SRAM_ADDR[10] ; 10.871 ;        ;        ; 10.871 ;
; A[10]       ; SRAM_CE_N     ; 24.173 ;        ;        ; 24.173 ;
; A[10]       ; SRAM_DQ[0]    ; 24.167 ; 24.167 ; 24.167 ; 24.167 ;
; A[10]       ; SRAM_DQ[1]    ; 24.177 ; 24.177 ; 24.177 ; 24.177 ;
; A[10]       ; SRAM_DQ[2]    ; 23.896 ; 23.896 ; 23.896 ; 23.896 ;
; A[10]       ; SRAM_DQ[3]    ; 23.906 ; 23.906 ; 23.906 ; 23.906 ;
; A[10]       ; SRAM_DQ[4]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[5]    ; 23.616 ; 23.616 ; 23.616 ; 23.616 ;
; A[10]       ; SRAM_DQ[6]    ; 23.292 ; 23.292 ; 23.292 ; 23.292 ;
; A[10]       ; SRAM_DQ[7]    ; 23.302 ; 23.302 ; 23.302 ; 23.302 ;
; A[10]       ; SRAM_DQ[8]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[9]    ; 23.869 ; 23.869 ; 23.869 ; 23.869 ;
; A[10]       ; SRAM_DQ[10]   ; 24.140 ; 24.140 ; 24.140 ; 24.140 ;
; A[10]       ; SRAM_DQ[11]   ; 23.859 ; 23.859 ; 23.859 ; 23.859 ;
; A[10]       ; SRAM_DQ[12]   ; 23.643 ; 23.643 ; 23.643 ; 23.643 ;
; A[10]       ; SRAM_DQ[13]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[14]   ; 24.150 ; 24.150 ; 24.150 ; 24.150 ;
; A[10]       ; SRAM_DQ[15]   ; 24.139 ; 24.139 ; 24.139 ; 24.139 ;
; A[11]       ; D[0]          ; 31.121 ; 31.121 ; 31.121 ; 31.121 ;
; A[11]       ; D[1]          ; 29.485 ; 29.485 ; 29.485 ; 29.485 ;
; A[11]       ; D[2]          ; 26.678 ; 26.678 ; 26.678 ; 26.678 ;
; A[11]       ; D[3]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[11]       ; D[4]          ; 29.187 ; 29.187 ; 29.187 ; 29.187 ;
; A[11]       ; D[5]          ; 26.534 ; 26.534 ; 26.534 ; 26.534 ;
; A[11]       ; D[6]          ; 26.446 ; 26.446 ; 26.446 ; 26.446 ;
; A[11]       ; D[7]          ; 27.041 ; 27.041 ; 27.041 ; 27.041 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 18.224 ; 18.224 ; 18.224 ; 18.224 ;
; A[11]       ; FL_ADDR[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[11]       ; FL_ADDR[16]   ; 18.155 ; 18.155 ; 18.155 ; 18.155 ;
; A[11]       ; FL_ADDR[17]   ; 18.806 ;        ;        ; 18.806 ;
; A[11]       ; FL_CE_N       ; 17.686 ; 19.542 ; 19.542 ; 17.686 ;
; A[11]       ; LEDG[0]       ;        ; 18.695 ; 18.695 ;        ;
; A[11]       ; LEDG[1]       ;        ; 24.382 ; 24.382 ;        ;
; A[11]       ; LEDG[2]       ; 19.343 ;        ;        ; 19.343 ;
; A[11]       ; LEDG[3]       ; 18.707 ;        ;        ; 18.707 ;
; A[11]       ; LEDG[4]       ; 23.014 ;        ;        ; 23.014 ;
; A[11]       ; LEDG[5]       ; 22.159 ;        ;        ; 22.159 ;
; A[11]       ; LEDG[6]       ; 22.023 ;        ;        ; 22.023 ;
; A[11]       ; LEDR[6]       ; 14.450 ; 19.200 ; 19.200 ; 14.450 ;
; A[11]       ; LEDR[8]       ; 14.360 ; 17.683 ; 17.683 ; 14.360 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 24.188 ;        ;        ; 24.188 ;
; A[11]       ; SRAM_DQ[0]    ; 24.182 ; 24.182 ; 24.182 ; 24.182 ;
; A[11]       ; SRAM_DQ[1]    ; 24.192 ; 24.192 ; 24.192 ; 24.192 ;
; A[11]       ; SRAM_DQ[2]    ; 23.911 ; 23.911 ; 23.911 ; 23.911 ;
; A[11]       ; SRAM_DQ[3]    ; 23.921 ; 23.921 ; 23.921 ; 23.921 ;
; A[11]       ; SRAM_DQ[4]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[5]    ; 23.631 ; 23.631 ; 23.631 ; 23.631 ;
; A[11]       ; SRAM_DQ[6]    ; 23.307 ; 23.307 ; 23.307 ; 23.307 ;
; A[11]       ; SRAM_DQ[7]    ; 23.317 ; 23.317 ; 23.317 ; 23.317 ;
; A[11]       ; SRAM_DQ[8]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[9]    ; 23.884 ; 23.884 ; 23.884 ; 23.884 ;
; A[11]       ; SRAM_DQ[10]   ; 24.155 ; 24.155 ; 24.155 ; 24.155 ;
; A[11]       ; SRAM_DQ[11]   ; 23.874 ; 23.874 ; 23.874 ; 23.874 ;
; A[11]       ; SRAM_DQ[12]   ; 23.658 ; 23.658 ; 23.658 ; 23.658 ;
; A[11]       ; SRAM_DQ[13]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[14]   ; 24.165 ; 24.165 ; 24.165 ; 24.165 ;
; A[11]       ; SRAM_DQ[15]   ; 24.154 ; 24.154 ; 24.154 ; 24.154 ;
; A[12]       ; D[0]          ; 31.194 ; 31.194 ; 31.194 ; 31.194 ;
; A[12]       ; D[1]          ; 29.558 ; 29.558 ; 29.558 ; 29.558 ;
; A[12]       ; D[2]          ; 26.751 ; 26.751 ; 26.751 ; 26.751 ;
; A[12]       ; D[3]          ; 28.019 ; 28.019 ; 28.019 ; 28.019 ;
; A[12]       ; D[4]          ; 29.260 ; 29.260 ; 29.260 ; 29.260 ;
; A[12]       ; D[5]          ; 26.607 ; 26.607 ; 26.607 ; 26.607 ;
; A[12]       ; D[6]          ; 26.519 ; 26.519 ; 26.519 ; 26.519 ;
; A[12]       ; D[7]          ; 27.114 ; 27.114 ; 27.114 ; 27.114 ;
; A[12]       ; FL_ADDR[12]   ; 10.785 ;        ;        ; 10.785 ;
; A[12]       ; FL_ADDR[14]   ; 18.297 ; 18.297 ; 18.297 ; 18.297 ;
; A[12]       ; FL_ADDR[15]   ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[12]       ; FL_ADDR[16]   ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[12]       ; FL_ADDR[17]   ; 18.879 ;        ;        ; 18.879 ;
; A[12]       ; FL_CE_N       ; 17.759 ; 19.615 ; 19.615 ; 17.759 ;
; A[12]       ; LEDG[0]       ;        ; 18.768 ; 18.768 ;        ;
; A[12]       ; LEDG[1]       ;        ; 24.455 ; 24.455 ;        ;
; A[12]       ; LEDG[2]       ; 19.416 ;        ;        ; 19.416 ;
; A[12]       ; LEDG[3]       ; 18.780 ;        ;        ; 18.780 ;
; A[12]       ; LEDG[4]       ; 23.087 ;        ;        ; 23.087 ;
; A[12]       ; LEDG[5]       ; 22.232 ;        ;        ; 22.232 ;
; A[12]       ; LEDG[6]       ; 22.096 ;        ;        ; 22.096 ;
; A[12]       ; LEDR[6]       ; 14.523 ; 19.273 ; 19.273 ; 14.523 ;
; A[12]       ; LEDR[8]       ; 15.394 ; 17.756 ; 17.756 ; 15.394 ;
; A[12]       ; SRAM_ADDR[12] ; 11.037 ;        ;        ; 11.037 ;
; A[12]       ; SRAM_CE_N     ; 24.261 ;        ;        ; 24.261 ;
; A[12]       ; SRAM_DQ[0]    ; 24.255 ; 24.255 ; 24.255 ; 24.255 ;
; A[12]       ; SRAM_DQ[1]    ; 24.265 ; 24.265 ; 24.265 ; 24.265 ;
; A[12]       ; SRAM_DQ[2]    ; 23.984 ; 23.984 ; 23.984 ; 23.984 ;
; A[12]       ; SRAM_DQ[3]    ; 23.994 ; 23.994 ; 23.994 ; 23.994 ;
; A[12]       ; SRAM_DQ[4]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[5]    ; 23.704 ; 23.704 ; 23.704 ; 23.704 ;
; A[12]       ; SRAM_DQ[6]    ; 23.380 ; 23.380 ; 23.380 ; 23.380 ;
; A[12]       ; SRAM_DQ[7]    ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[12]       ; SRAM_DQ[8]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[9]    ; 23.957 ; 23.957 ; 23.957 ; 23.957 ;
; A[12]       ; SRAM_DQ[10]   ; 24.228 ; 24.228 ; 24.228 ; 24.228 ;
; A[12]       ; SRAM_DQ[11]   ; 23.947 ; 23.947 ; 23.947 ; 23.947 ;
; A[12]       ; SRAM_DQ[12]   ; 23.731 ; 23.731 ; 23.731 ; 23.731 ;
; A[12]       ; SRAM_DQ[13]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[14]   ; 24.238 ; 24.238 ; 24.238 ; 24.238 ;
; A[12]       ; SRAM_DQ[15]   ; 24.227 ; 24.227 ; 24.227 ; 24.227 ;
; A[13]       ; D[0]          ; 31.130 ; 31.130 ; 31.130 ; 31.130 ;
; A[13]       ; D[1]          ; 29.494 ; 29.494 ; 29.494 ; 29.494 ;
; A[13]       ; D[2]          ; 26.687 ; 26.687 ; 26.687 ; 26.687 ;
; A[13]       ; D[3]          ; 27.955 ; 27.955 ; 27.955 ; 27.955 ;
; A[13]       ; D[4]          ; 29.196 ; 29.196 ; 29.196 ; 29.196 ;
; A[13]       ; D[5]          ; 26.543 ; 26.543 ; 26.543 ; 26.543 ;
; A[13]       ; D[6]          ; 26.455 ; 26.455 ; 26.455 ; 26.455 ;
; A[13]       ; D[7]          ; 27.050 ; 27.050 ; 27.050 ; 27.050 ;
; A[13]       ; FL_ADDR[13]   ; 11.669 ;        ;        ; 11.669 ;
; A[13]       ; FL_ADDR[14]   ; 18.233 ; 18.233 ; 18.233 ; 18.233 ;
; A[13]       ; FL_ADDR[15]   ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[13]       ; FL_ADDR[16]   ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; A[13]       ; FL_ADDR[17]   ; 18.815 ;        ;        ; 18.815 ;
; A[13]       ; FL_CE_N       ; 17.695 ; 19.551 ; 19.551 ; 17.695 ;
; A[13]       ; LEDG[0]       ;        ; 18.704 ; 18.704 ;        ;
; A[13]       ; LEDG[1]       ;        ; 24.391 ; 24.391 ;        ;
; A[13]       ; LEDG[2]       ; 19.352 ;        ;        ; 19.352 ;
; A[13]       ; LEDG[3]       ; 18.716 ;        ;        ; 18.716 ;
; A[13]       ; LEDG[4]       ; 23.023 ;        ;        ; 23.023 ;
; A[13]       ; LEDG[5]       ; 22.168 ;        ;        ; 22.168 ;
; A[13]       ; LEDG[6]       ; 22.032 ;        ;        ; 22.032 ;
; A[13]       ; LEDR[6]       ; 15.164 ; 19.209 ; 19.209 ; 15.164 ;
; A[13]       ; LEDR[8]       ; 14.225 ; 17.692 ; 17.692 ; 14.225 ;
; A[13]       ; SRAM_ADDR[13] ; 11.593 ;        ;        ; 11.593 ;
; A[13]       ; SRAM_CE_N     ; 24.197 ;        ;        ; 24.197 ;
; A[13]       ; SRAM_DQ[0]    ; 24.191 ; 24.191 ; 24.191 ; 24.191 ;
; A[13]       ; SRAM_DQ[1]    ; 24.201 ; 24.201 ; 24.201 ; 24.201 ;
; A[13]       ; SRAM_DQ[2]    ; 23.920 ; 23.920 ; 23.920 ; 23.920 ;
; A[13]       ; SRAM_DQ[3]    ; 23.930 ; 23.930 ; 23.930 ; 23.930 ;
; A[13]       ; SRAM_DQ[4]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[5]    ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[13]       ; SRAM_DQ[6]    ; 23.316 ; 23.316 ; 23.316 ; 23.316 ;
; A[13]       ; SRAM_DQ[7]    ; 23.326 ; 23.326 ; 23.326 ; 23.326 ;
; A[13]       ; SRAM_DQ[8]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[9]    ; 23.893 ; 23.893 ; 23.893 ; 23.893 ;
; A[13]       ; SRAM_DQ[10]   ; 24.164 ; 24.164 ; 24.164 ; 24.164 ;
; A[13]       ; SRAM_DQ[11]   ; 23.883 ; 23.883 ; 23.883 ; 23.883 ;
; A[13]       ; SRAM_DQ[12]   ; 23.667 ; 23.667 ; 23.667 ; 23.667 ;
; A[13]       ; SRAM_DQ[13]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[14]   ; 24.174 ; 24.174 ; 24.174 ; 24.174 ;
; A[13]       ; SRAM_DQ[15]   ; 24.163 ; 24.163 ; 24.163 ; 24.163 ;
; A[14]       ; D[0]          ; 31.187 ; 31.187 ; 31.187 ; 31.187 ;
; A[14]       ; D[1]          ; 29.551 ; 29.551 ; 29.551 ; 29.551 ;
; A[14]       ; D[2]          ; 26.744 ; 26.744 ; 26.744 ; 26.744 ;
; A[14]       ; D[3]          ; 28.012 ; 28.012 ; 28.012 ; 28.012 ;
; A[14]       ; D[4]          ; 29.253 ; 29.253 ; 29.253 ; 29.253 ;
; A[14]       ; D[5]          ; 26.600 ; 26.600 ; 26.600 ; 26.600 ;
; A[14]       ; D[6]          ; 26.512 ; 26.512 ; 26.512 ; 26.512 ;
; A[14]       ; D[7]          ; 27.107 ; 27.107 ; 27.107 ; 27.107 ;
; A[14]       ; FL_ADDR[14]   ; 18.290 ; 18.290 ; 18.290 ; 18.290 ;
; A[14]       ; FL_ADDR[15]   ; 18.662 ; 18.662 ; 18.662 ; 18.662 ;
; A[14]       ; FL_ADDR[16]   ; 18.221 ; 18.221 ; 18.221 ; 18.221 ;
; A[14]       ; FL_ADDR[17]   ; 18.872 ; 16.361 ; 16.361 ; 18.872 ;
; A[14]       ; FL_CE_N       ; 17.752 ; 19.608 ; 19.608 ; 17.752 ;
; A[14]       ; LEDG[0]       ; 16.250 ; 18.761 ; 18.761 ; 16.250 ;
; A[14]       ; LEDG[1]       ; 17.868 ; 24.448 ; 24.448 ; 17.868 ;
; A[14]       ; LEDG[2]       ; 19.409 ;        ;        ; 19.409 ;
; A[14]       ; LEDG[3]       ; 18.773 ; 16.262 ; 16.262 ; 18.773 ;
; A[14]       ; LEDG[4]       ; 23.080 ; 16.500 ; 16.500 ; 23.080 ;
; A[14]       ; LEDG[5]       ; 22.225 ; 15.595 ; 15.595 ; 22.225 ;
; A[14]       ; LEDG[6]       ; 22.089 ; 15.500 ; 15.500 ; 22.089 ;
; A[14]       ; LEDR[6]       ; 16.755 ; 19.266 ; 19.266 ; 16.755 ;
; A[14]       ; LEDR[8]       ; 14.725 ; 17.749 ; 17.749 ; 14.725 ;
; A[14]       ; SRAM_ADDR[14] ; 16.451 ; 16.451 ; 16.451 ; 16.451 ;
; A[14]       ; SRAM_ADDR[15] ; 17.525 ; 17.525 ; 17.525 ; 17.525 ;
; A[14]       ; SRAM_ADDR[16] ; 18.010 ; 18.010 ; 18.010 ; 18.010 ;
; A[14]       ; SRAM_ADDR[17] ; 18.227 ; 18.227 ; 18.227 ; 18.227 ;
; A[14]       ; SRAM_CE_N     ; 24.254 ; 17.674 ; 17.674 ; 24.254 ;
; A[14]       ; SRAM_DQ[0]    ; 24.248 ; 24.248 ; 24.248 ; 24.248 ;
; A[14]       ; SRAM_DQ[1]    ; 24.258 ; 24.258 ; 24.258 ; 24.258 ;
; A[14]       ; SRAM_DQ[2]    ; 23.977 ; 23.977 ; 23.977 ; 23.977 ;
; A[14]       ; SRAM_DQ[3]    ; 23.987 ; 23.987 ; 23.987 ; 23.987 ;
; A[14]       ; SRAM_DQ[4]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[14]       ; SRAM_DQ[5]    ; 23.697 ; 23.697 ; 23.697 ; 23.697 ;
; A[14]       ; SRAM_DQ[6]    ; 23.373 ; 23.373 ; 23.373 ; 23.373 ;
; A[14]       ; SRAM_DQ[7]    ; 23.383 ; 23.383 ; 23.383 ; 23.383 ;
; A[14]       ; SRAM_DQ[8]    ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; A[14]       ; SRAM_DQ[9]    ; 23.950 ; 23.950 ; 23.950 ; 23.950 ;
; A[14]       ; SRAM_DQ[10]   ; 24.221 ; 24.221 ; 24.221 ; 24.221 ;
; A[14]       ; SRAM_DQ[11]   ; 23.940 ; 23.940 ; 23.940 ; 23.940 ;
; A[14]       ; SRAM_DQ[12]   ; 23.724 ; 23.724 ; 23.724 ; 23.724 ;
; A[14]       ; SRAM_DQ[13]   ; 24.231 ; 24.231 ; 24.231 ; 24.231 ;
; A[14]       ; SRAM_DQ[14]   ; 24.231 ; 24.231 ; 24.231 ; 24.231 ;
; A[14]       ; SRAM_DQ[15]   ; 24.220 ; 24.220 ; 24.220 ; 24.220 ;
; A[14]       ; SRAM_LB_N     ; 17.442 ; 17.442 ; 17.442 ; 17.442 ;
; A[14]       ; SRAM_UB_N     ; 16.827 ; 16.827 ; 16.827 ; 16.827 ;
; A[15]       ; D[0]          ; 26.815 ; 26.815 ; 26.815 ; 26.815 ;
; A[15]       ; D[1]          ; 25.179 ; 25.179 ; 25.179 ; 25.179 ;
; A[15]       ; D[2]          ; 25.821 ; 25.821 ; 25.821 ; 25.821 ;
; A[15]       ; D[3]          ; 23.640 ; 23.640 ; 23.640 ; 23.640 ;
; A[15]       ; D[4]          ; 24.881 ; 24.881 ; 24.881 ; 24.881 ;
; A[15]       ; D[5]          ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[15]       ; D[6]          ; 22.787 ; 22.787 ; 22.787 ; 22.787 ;
; A[15]       ; D[7]          ; 23.068 ; 23.068 ; 23.068 ; 23.068 ;
; A[15]       ; FL_ADDR[14]   ; 15.044 ; 15.044 ; 15.044 ; 15.044 ;
; A[15]       ; FL_ADDR[15]   ; 15.416 ; 15.416 ; 15.416 ; 15.416 ;
; A[15]       ; FL_ADDR[16]   ; 14.975 ; 14.975 ; 14.975 ; 14.975 ;
; A[15]       ; FL_ADDR[17]   ; 15.626 ; 15.626 ; 15.626 ; 15.626 ;
; A[15]       ; FL_CE_N       ; 16.362 ; 16.362 ; 16.362 ; 16.362 ;
; A[15]       ; LEDG[0]       ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; A[15]       ; LEDG[1]       ; 17.133 ; 20.076 ; 20.076 ; 17.133 ;
; A[15]       ; LEDG[2]       ; 15.037 ;        ;        ; 15.037 ;
; A[15]       ; LEDG[3]       ; 15.527 ; 15.527 ; 15.527 ; 15.527 ;
; A[15]       ; LEDG[4]       ; 18.708 ; 15.765 ; 15.765 ; 18.708 ;
; A[15]       ; LEDG[5]       ; 17.853 ; 14.860 ; 14.860 ; 17.853 ;
; A[15]       ; LEDG[6]       ; 17.717 ; 14.765 ; 14.765 ; 17.717 ;
; A[15]       ; LEDR[6]       ; 16.020 ; 16.020 ; 16.020 ; 16.020 ;
; A[15]       ; LEDR[8]       ; 13.990 ; 13.990 ; 13.990 ; 13.990 ;
; A[15]       ; SRAM_ADDR[14] ; 13.919 ; 13.919 ; 13.919 ; 13.919 ;
; A[15]       ; SRAM_ADDR[15] ; 16.555 ; 16.555 ; 16.555 ; 16.555 ;
; A[15]       ; SRAM_ADDR[16] ; 17.071 ; 17.071 ; 17.071 ; 17.071 ;
; A[15]       ; SRAM_ADDR[17] ; 17.633 ; 17.633 ; 17.633 ; 17.633 ;
; A[15]       ; SRAM_CE_N     ; 19.882 ; 16.939 ; 16.939 ; 19.882 ;
; A[15]       ; SRAM_DQ[0]    ; 19.876 ; 19.876 ; 19.876 ; 19.876 ;
; A[15]       ; SRAM_DQ[1]    ; 19.886 ; 19.886 ; 19.886 ; 19.886 ;
; A[15]       ; SRAM_DQ[2]    ; 19.605 ; 19.605 ; 19.605 ; 19.605 ;
; A[15]       ; SRAM_DQ[3]    ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[15]       ; SRAM_DQ[4]    ; 19.325 ; 19.325 ; 19.325 ; 19.325 ;
; A[15]       ; SRAM_DQ[5]    ; 19.325 ; 19.325 ; 19.325 ; 19.325 ;
; A[15]       ; SRAM_DQ[6]    ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; A[15]       ; SRAM_DQ[7]    ; 19.011 ; 19.011 ; 19.011 ; 19.011 ;
; A[15]       ; SRAM_DQ[8]    ; 19.578 ; 19.578 ; 19.578 ; 19.578 ;
; A[15]       ; SRAM_DQ[9]    ; 19.578 ; 19.578 ; 19.578 ; 19.578 ;
; A[15]       ; SRAM_DQ[10]   ; 19.849 ; 19.849 ; 19.849 ; 19.849 ;
; A[15]       ; SRAM_DQ[11]   ; 19.568 ; 19.568 ; 19.568 ; 19.568 ;
; A[15]       ; SRAM_DQ[12]   ; 19.352 ; 19.352 ; 19.352 ; 19.352 ;
; A[15]       ; SRAM_DQ[13]   ; 19.859 ; 19.859 ; 19.859 ; 19.859 ;
; A[15]       ; SRAM_DQ[14]   ; 19.859 ; 19.859 ; 19.859 ; 19.859 ;
; A[15]       ; SRAM_DQ[15]   ; 19.848 ; 19.848 ; 19.848 ; 19.848 ;
; A[15]       ; SRAM_LB_N     ; 16.848 ; 16.848 ; 16.848 ; 16.848 ;
; A[15]       ; SRAM_UB_N     ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.473 ;        ;        ; 11.473 ;
; D[1]        ; SRAM_DQ[9]    ; 11.471 ;        ;        ; 11.471 ;
; D[2]        ; SRAM_DQ[2]    ; 11.402 ;        ;        ; 11.402 ;
; D[2]        ; SRAM_DQ[10]   ; 11.375 ;        ;        ; 11.375 ;
; D[3]        ; SRAM_DQ[3]    ; 14.113 ;        ;        ; 14.113 ;
; D[3]        ; SRAM_DQ[11]   ; 14.064 ;        ;        ; 14.064 ;
; D[4]        ; SRAM_DQ[4]    ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12]   ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]    ; 10.503 ;        ;        ; 10.503 ;
; D[5]        ; SRAM_DQ[13]   ; 10.485 ;        ;        ; 10.485 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.970 ;        ;        ; 10.970 ;
; D[7]        ; SRAM_DQ[15]   ; 10.107 ;        ;        ; 10.107 ;
; FL_DQ[0]    ; D[0]          ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; FL_DQ[1]    ; D[1]          ; 15.689 ; 15.689 ; 15.689 ; 15.689 ;
; FL_DQ[2]    ; D[2]          ; 14.628 ;        ;        ; 14.628 ;
; FL_DQ[3]    ; D[3]          ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; FL_DQ[4]    ; D[4]          ; 15.103 ; 15.103 ; 15.103 ; 15.103 ;
; FL_DQ[5]    ; D[5]          ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; FL_DQ[6]    ; D[6]          ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; FL_DQ[7]    ; D[7]          ; 16.238 ; 16.238 ; 16.238 ; 16.238 ;
; IORQ_n      ; BUSDIR_n      ; 11.873 ;        ;        ; 11.873 ;
; IORQ_n      ; D[0]          ; 22.939 ; 22.939 ; 22.939 ; 22.939 ;
; IORQ_n      ; D[1]          ; 22.923 ; 22.923 ; 22.923 ; 22.923 ;
; IORQ_n      ; D[2]          ; 22.113 ; 22.113 ; 22.113 ; 22.113 ;
; IORQ_n      ; D[3]          ; 19.621 ; 19.621 ; 19.621 ; 19.621 ;
; IORQ_n      ; D[4]          ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; IORQ_n      ; D[5]          ; 13.680 ; 13.680 ; 13.680 ; 13.680 ;
; IORQ_n      ; D[6]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; IORQ_n      ; D[7]          ; 14.012 ; 14.012 ; 14.012 ; 14.012 ;
; IORQ_n      ; U1OE_n        ; 14.621 ;        ;        ; 14.621 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.773 ; 12.773 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.767 ; 12.767 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.924 ; 11.924 ;        ;
; M1_n        ; D[0]          ; 22.363 ; 22.363 ; 22.363 ; 22.363 ;
; M1_n        ; D[1]          ; 22.347 ; 22.347 ; 22.347 ; 22.347 ;
; M1_n        ; D[2]          ; 21.537 ; 21.537 ; 21.537 ; 21.537 ;
; M1_n        ; D[3]          ; 19.045 ; 19.045 ; 19.045 ; 19.045 ;
; M1_n        ; D[4]          ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; M1_n        ; D[5]          ; 13.731 ; 13.731 ; 13.731 ; 13.731 ;
; M1_n        ; D[6]          ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; M1_n        ; D[7]          ; 14.063 ; 14.063 ; 14.063 ; 14.063 ;
; M1_n        ; U1OE_n        ;        ; 15.068 ; 15.068 ;        ;
; RD_n        ; BUSDIR_n      ; 12.659 ;        ;        ; 12.659 ;
; RD_n        ; D[0]          ; 23.626 ; 23.626 ; 23.626 ; 23.626 ;
; RD_n        ; D[1]          ; 23.610 ; 23.610 ; 23.610 ; 23.610 ;
; RD_n        ; D[2]          ; 22.800 ; 22.800 ; 22.800 ; 22.800 ;
; RD_n        ; D[3]          ; 20.308 ; 20.308 ; 20.308 ; 20.308 ;
; RD_n        ; D[4]          ; 23.216 ; 23.216 ; 23.216 ; 23.216 ;
; RD_n        ; D[5]          ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; RD_n        ; D[6]          ; 18.788 ; 18.788 ; 18.788 ; 18.788 ;
; RD_n        ; D[7]          ; 19.383 ; 19.383 ; 19.383 ; 19.383 ;
; RD_n        ; FL_CE_N       ; 13.483 ;        ;        ; 13.483 ;
; RD_n        ; FL_OE_N       ; 10.616 ;        ;        ; 10.616 ;
; RD_n        ; U1OE_n        ; 13.636 ;        ;        ; 13.636 ;
; RESET_n     ; LEDG[7]       ;        ; 12.849 ; 12.849 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.843 ; 12.843 ;        ;
; SLTSL_n     ; D[0]          ; 24.368 ; 24.368 ; 24.368 ; 24.368 ;
; SLTSL_n     ; D[1]          ; 23.075 ; 23.075 ; 23.075 ; 23.075 ;
; SLTSL_n     ; D[2]          ; 21.594 ; 21.594 ; 21.594 ; 21.594 ;
; SLTSL_n     ; D[3]          ; 21.577 ; 21.577 ; 21.577 ; 21.577 ;
; SLTSL_n     ; D[4]          ; 22.434 ; 22.434 ; 22.434 ; 22.434 ;
; SLTSL_n     ; D[5]          ; 21.208 ; 21.208 ; 21.208 ; 21.208 ;
; SLTSL_n     ; D[6]          ; 21.259 ; 21.259 ; 21.259 ; 21.259 ;
; SLTSL_n     ; D[7]          ; 21.540 ; 21.540 ; 21.540 ; 21.540 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.039 ; 15.039 ; 15.039 ; 15.039 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; SLTSL_n     ; FL_ADDR[16]   ; 14.970 ; 14.970 ; 14.970 ; 14.970 ;
; SLTSL_n     ; FL_ADDR[17]   ; 15.621 ;        ;        ; 15.621 ;
; SLTSL_n     ; FL_CE_N       ; 14.501 ; 16.357 ; 16.357 ; 14.501 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.510 ; 15.510 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.485 ; 15.485 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.522 ;        ;        ; 15.522 ;
; SLTSL_n     ; LEDG[4]       ; 14.117 ;        ;        ; 14.117 ;
; SLTSL_n     ; LEDG[5]       ; 13.257 ;        ;        ; 13.257 ;
; SLTSL_n     ; LEDG[6]       ; 13.120 ;        ;        ; 13.120 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.015 ; 16.015 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.686 ; 14.686 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.291 ;        ;        ; 15.291 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.285 ; 15.285 ; 15.285 ; 15.285 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.014 ; 15.014 ; 15.014 ; 15.014 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.024 ; 15.024 ; 15.024 ; 15.024 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 14.977 ; 14.977 ; 14.977 ; 14.977 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 14.761 ; 14.761 ; 14.761 ; 14.761 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.257 ; 15.257 ; 15.257 ; 15.257 ;
; SLTSL_n     ; U1OE_n        ; 12.690 ;        ;        ; 12.690 ;
; SRAM_DQ[0]  ; D[0]          ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; SRAM_DQ[1]  ; D[1]          ; 17.647 ; 17.647 ; 17.647 ; 17.647 ;
; SRAM_DQ[2]  ; D[2]          ; 18.313 ;        ;        ; 18.313 ;
; SRAM_DQ[3]  ; D[3]          ; 16.231 ; 16.231 ; 16.231 ; 16.231 ;
; SRAM_DQ[4]  ; D[4]          ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; SRAM_DQ[5]  ; D[5]          ; 15.670 ; 15.670 ; 15.670 ; 15.670 ;
; SRAM_DQ[6]  ; D[6]          ; 15.376 ; 15.376 ; 15.376 ; 15.376 ;
; SRAM_DQ[7]  ; D[7]          ; 15.933 ; 15.933 ; 15.933 ; 15.933 ;
; SRAM_DQ[8]  ; D[0]          ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; SRAM_DQ[9]  ; D[1]          ; 19.118 ; 19.118 ; 19.118 ; 19.118 ;
; SRAM_DQ[10] ; D[2]          ; 18.100 ;        ;        ; 18.100 ;
; SRAM_DQ[11] ; D[3]          ; 16.286 ; 16.286 ; 16.286 ; 16.286 ;
; SRAM_DQ[12] ; D[4]          ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; SRAM_DQ[13] ; D[5]          ; 14.294 ;        ;        ; 14.294 ;
; SRAM_DQ[14] ; D[6]          ; 14.212 ;        ;        ; 14.212 ;
; SRAM_DQ[15] ; D[7]          ; 15.051 ;        ;        ; 15.051 ;
; SW[0]       ; D[1]          ;        ; 8.045  ; 8.045  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 8.659  ; 8.659  ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 9.606  ; 9.606  ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.549  ;        ;        ; 8.549  ;
; SW[8]       ; D[0]          ; 18.817 ; 18.817 ; 18.817 ; 18.817 ;
; SW[8]       ; D[1]          ; 17.181 ; 17.181 ; 17.181 ; 17.181 ;
; SW[8]       ; D[2]          ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; SW[8]       ; D[3]          ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; SW[8]       ; D[4]          ; 16.883 ; 16.883 ; 16.883 ; 16.883 ;
; SW[8]       ; D[5]          ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; SW[8]       ; D[6]          ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; SW[8]       ; D[7]          ; 14.737 ; 14.737 ; 14.737 ; 14.737 ;
; SW[8]       ; LEDG[1]       ; 8.554  ;        ;        ; 8.554  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.360  ; 8.360  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.054  ; 8.054  ; 8.054  ; 8.054  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; SW[8]       ; SRAM_DQ[2]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; SW[8]       ; SRAM_DQ[3]    ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.503  ; 7.503  ; 7.503  ; 7.503  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.179  ; 7.179  ; 7.179  ; 7.179  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.189  ; 7.189  ; 7.189  ; 7.189  ;
; SW[8]       ; SRAM_DQ[8]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[9]    ; 7.761  ; 7.761  ; 7.761  ; 7.761  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; SW[8]       ; SRAM_DQ[11]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.535  ; 7.535  ; 7.535  ; 7.535  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.031  ; 8.031  ; 8.031  ; 8.031  ;
; SW[9]       ; D[0]          ; 20.972 ; 20.972 ; 20.972 ; 20.972 ;
; SW[9]       ; D[1]          ; 19.679 ; 19.679 ; 19.679 ; 19.679 ;
; SW[9]       ; D[2]          ; 18.198 ; 18.198 ; 18.198 ; 18.198 ;
; SW[9]       ; D[3]          ; 18.181 ; 18.181 ; 18.181 ; 18.181 ;
; SW[9]       ; D[4]          ; 19.038 ; 19.038 ; 19.038 ; 19.038 ;
; SW[9]       ; D[5]          ; 17.812 ; 17.812 ; 17.812 ; 17.812 ;
; SW[9]       ; D[6]          ; 17.863 ; 17.863 ; 17.863 ; 17.863 ;
; SW[9]       ; D[7]          ; 18.144 ; 18.144 ; 18.144 ; 18.144 ;
; SW[9]       ; FL_ADDR[14]   ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; SW[9]       ; FL_ADDR[15]   ; 12.015 ; 12.015 ; 12.015 ; 12.015 ;
; SW[9]       ; FL_ADDR[16]   ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 12.225 ; 12.225 ;        ;
; SW[9]       ; FL_CE_N       ; 12.961 ; 11.105 ; 11.105 ; 12.961 ;
; SW[9]       ; LEDG[0]       ; 12.114 ;        ;        ; 12.114 ;
; SW[9]       ; LEDG[1]       ; 12.089 ;        ;        ; 12.089 ;
; SW[9]       ; LEDG[3]       ;        ; 12.126 ; 12.126 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 10.721 ; 10.721 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.861  ; 9.861  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 9.724  ; 9.724  ;        ;
; SW[9]       ; LEDR[6]       ; 12.619 ;        ;        ; 12.619 ;
; SW[9]       ; LEDR[8]       ; 11.290 ;        ;        ; 11.290 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.895 ; 11.895 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.618 ; 11.618 ; 11.618 ; 11.618 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.338 ; 11.338 ; 11.338 ; 11.338 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.862 ; 11.862 ; 11.862 ; 11.862 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.365 ; 11.365 ; 11.365 ; 11.365 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; U1OE_n        ;        ; 9.294  ; 9.294  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; WR_n        ; SRAM_DQ[1]    ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; WR_n        ; SRAM_DQ[2]    ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; WR_n        ; SRAM_DQ[3]    ; 12.135 ; 12.135 ; 12.135 ; 12.135 ;
; WR_n        ; SRAM_DQ[4]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[5]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; WR_n        ; SRAM_DQ[6]    ; 11.521 ; 11.521 ; 11.521 ; 11.521 ;
; WR_n        ; SRAM_DQ[7]    ; 11.531 ; 11.531 ; 11.531 ; 11.531 ;
; WR_n        ; SRAM_DQ[8]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[9]    ; 12.099 ; 12.099 ; 12.099 ; 12.099 ;
; WR_n        ; SRAM_DQ[10]   ; 12.370 ; 12.370 ; 12.370 ; 12.370 ;
; WR_n        ; SRAM_DQ[11]   ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; WR_n        ; SRAM_DQ[12]   ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; WR_n        ; SRAM_DQ[13]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[14]   ; 12.380 ; 12.380 ; 12.380 ; 12.380 ;
; WR_n        ; SRAM_DQ[15]   ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; WR_n        ; SRAM_WE_N     ; 10.576 ;        ;        ; 10.576 ;
; WR_n        ; U1OE_n        ; 15.414 ;        ;        ; 15.414 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 7.342  ; 7.342  ; 7.342  ; 7.342  ;
; A[0]        ; D[1]          ; 7.342  ; 7.342  ; 7.342  ; 7.342  ;
; A[0]        ; D[2]          ; 6.971  ; 7.195  ; 7.195  ; 6.971  ;
; A[0]        ; D[3]          ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[0]        ; D[4]          ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; A[0]        ; D[5]          ; 6.756  ; 6.792  ; 6.792  ; 6.756  ;
; A[0]        ; D[6]          ; 6.539  ; 6.782  ; 6.782  ; 6.539  ;
; A[0]        ; D[7]          ; 6.770  ; 7.013  ; 7.013  ; 6.770  ;
; A[0]        ; FL_ADDR[0]    ; 5.592  ;        ;        ; 5.592  ;
; A[0]        ; FL_ADDR[14]   ; 7.027  ; 7.027  ; 7.027  ; 7.027  ;
; A[0]        ; FL_ADDR[15]   ; 7.164  ; 7.164  ; 7.164  ; 7.164  ;
; A[0]        ; FL_ADDR[16]   ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; A[0]        ; FL_ADDR[17]   ; 7.253  ;        ;        ; 7.253  ;
; A[0]        ; FL_CE_N       ; 6.801  ; 7.229  ; 7.229  ; 6.801  ;
; A[0]        ; LEDG[0]       ;        ; 7.232  ; 7.232  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.471  ; 9.471  ;        ;
; A[0]        ; LEDG[2]       ; 7.494  ;        ;        ; 7.494  ;
; A[0]        ; LEDG[3]       ; 7.240  ;        ;        ; 7.240  ;
; A[0]        ; LEDG[4]       ; 8.895  ;        ;        ; 8.895  ;
; A[0]        ; LEDG[5]       ; 8.560  ;        ;        ; 8.560  ;
; A[0]        ; LEDG[6]       ; 8.508  ;        ;        ; 8.508  ;
; A[0]        ; LEDR[6]       ;        ; 7.329  ; 7.329  ;        ;
; A[0]        ; LEDR[8]       ;        ; 6.772  ; 6.772  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.863  ;        ;        ; 5.863  ;
; A[0]        ; SRAM_CE_N     ; 9.401  ;        ;        ; 9.401  ;
; A[0]        ; SRAM_DQ[0]    ; 9.407  ; 9.407  ; 9.407  ; 9.407  ;
; A[0]        ; SRAM_DQ[1]    ; 9.417  ; 9.417  ; 9.417  ; 9.417  ;
; A[0]        ; SRAM_DQ[2]    ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; A[0]        ; SRAM_DQ[3]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; A[0]        ; SRAM_DQ[4]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[5]    ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; A[0]        ; SRAM_DQ[6]    ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; A[0]        ; SRAM_DQ[7]    ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; A[0]        ; SRAM_DQ[8]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[9]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; A[0]        ; SRAM_DQ[10]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[0]        ; SRAM_DQ[11]   ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[0]        ; SRAM_DQ[12]   ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; A[0]        ; SRAM_DQ[13]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[14]   ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; A[0]        ; SRAM_DQ[15]   ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; A[1]        ; D[0]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[1]        ; D[1]          ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; A[1]        ; D[2]          ; 7.347  ; 7.055  ; 7.055  ; 7.347  ;
; A[1]        ; D[3]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[1]        ; D[4]          ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; A[1]        ; D[5]          ; 6.876  ; 6.840  ; 6.840  ; 6.876  ;
; A[1]        ; D[6]          ; 7.073  ; 6.623  ; 6.623  ; 7.073  ;
; A[1]        ; D[7]          ; 7.293  ; 6.854  ; 6.854  ; 7.293  ;
; A[1]        ; FL_ADDR[1]    ; 5.642  ;        ;        ; 5.642  ;
; A[1]        ; FL_ADDR[14]   ; 7.312  ; 7.312  ; 7.312  ; 7.312  ;
; A[1]        ; FL_ADDR[15]   ; 7.449  ; 7.449  ; 7.449  ; 7.449  ;
; A[1]        ; FL_ADDR[16]   ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; A[1]        ; FL_ADDR[17]   ; 7.538  ;        ;        ; 7.538  ;
; A[1]        ; FL_CE_N       ; 7.086  ; 7.514  ; 7.514  ; 7.086  ;
; A[1]        ; LEDG[0]       ;        ; 7.517  ; 7.517  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.756  ; 9.756  ;        ;
; A[1]        ; LEDG[2]       ; 7.779  ;        ;        ; 7.779  ;
; A[1]        ; LEDG[3]       ; 7.525  ;        ;        ; 7.525  ;
; A[1]        ; LEDG[4]       ; 9.180  ;        ;        ; 9.180  ;
; A[1]        ; LEDG[5]       ; 8.845  ;        ;        ; 8.845  ;
; A[1]        ; LEDG[6]       ; 8.793  ;        ;        ; 8.793  ;
; A[1]        ; LEDR[6]       ;        ; 7.614  ; 7.614  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.057  ; 7.057  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.900  ;        ;        ; 5.900  ;
; A[1]        ; SRAM_CE_N     ; 9.686  ;        ;        ; 9.686  ;
; A[1]        ; SRAM_DQ[0]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; A[1]        ; SRAM_DQ[1]    ; 9.702  ; 9.702  ; 9.702  ; 9.702  ;
; A[1]        ; SRAM_DQ[2]    ; 9.592  ; 9.592  ; 9.592  ; 9.592  ;
; A[1]        ; SRAM_DQ[3]    ; 9.602  ; 9.602  ; 9.602  ; 9.602  ;
; A[1]        ; SRAM_DQ[4]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[5]    ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[1]        ; SRAM_DQ[6]    ; 9.351  ; 9.351  ; 9.351  ; 9.351  ;
; A[1]        ; SRAM_DQ[7]    ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
; A[1]        ; SRAM_DQ[8]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[9]    ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; A[1]        ; SRAM_DQ[10]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[1]        ; SRAM_DQ[11]   ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; A[1]        ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[1]        ; SRAM_DQ[13]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[14]   ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; A[1]        ; SRAM_DQ[15]   ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; A[3]        ; BUSDIR_n      ;        ; 6.403  ; 6.403  ;        ;
; A[3]        ; D[0]          ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[3]        ; D[1]          ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; A[3]        ; D[2]          ; 7.102  ; 6.963  ; 6.963  ; 7.102  ;
; A[3]        ; D[3]          ; 7.087  ; 7.087  ; 7.087  ; 7.087  ;
; A[3]        ; D[4]          ; 7.087  ; 7.087  ; 7.087  ; 7.087  ;
; A[3]        ; D[5]          ; 6.784  ; 6.748  ; 6.748  ; 6.784  ;
; A[3]        ; D[6]          ; 6.971  ; 6.531  ; 6.531  ; 6.971  ;
; A[3]        ; D[7]          ; 7.058  ; 6.762  ; 6.762  ; 7.058  ;
; A[3]        ; FL_ADDR[3]    ; 5.123  ;        ;        ; 5.123  ;
; A[3]        ; FL_ADDR[14]   ; 6.956  ; 6.956  ; 6.956  ; 6.956  ;
; A[3]        ; FL_ADDR[15]   ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; A[3]        ; FL_ADDR[16]   ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; A[3]        ; FL_ADDR[17]   ; 7.182  ;        ;        ; 7.182  ;
; A[3]        ; FL_CE_N       ; 6.730  ; 7.158  ; 7.158  ; 6.730  ;
; A[3]        ; LEDG[0]       ;        ; 7.161  ; 7.161  ;        ;
; A[3]        ; LEDG[1]       ;        ; 9.400  ; 9.400  ;        ;
; A[3]        ; LEDG[2]       ; 7.423  ;        ;        ; 7.423  ;
; A[3]        ; LEDG[3]       ; 7.169  ;        ;        ; 7.169  ;
; A[3]        ; LEDG[4]       ; 8.824  ;        ;        ; 8.824  ;
; A[3]        ; LEDG[5]       ; 8.489  ;        ;        ; 8.489  ;
; A[3]        ; LEDG[6]       ; 8.437  ;        ;        ; 8.437  ;
; A[3]        ; LEDR[6]       ;        ; 7.258  ; 7.258  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.701  ; 6.701  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.667  ;        ;        ; 5.667  ;
; A[3]        ; SRAM_CE_N     ; 9.330  ;        ;        ; 9.330  ;
; A[3]        ; SRAM_DQ[0]    ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[3]        ; SRAM_DQ[1]    ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[3]        ; SRAM_DQ[2]    ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; A[3]        ; SRAM_DQ[3]    ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; A[3]        ; SRAM_DQ[4]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[5]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; A[3]        ; SRAM_DQ[6]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[3]        ; SRAM_DQ[7]    ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[3]        ; SRAM_DQ[8]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[9]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[3]        ; SRAM_DQ[10]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; SRAM_DQ[11]   ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; A[3]        ; SRAM_DQ[12]   ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; A[3]        ; SRAM_DQ[13]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[14]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[3]        ; SRAM_DQ[15]   ; 9.308  ; 9.308  ; 9.308  ; 9.308  ;
; A[3]        ; U1OE_n        ;        ; 6.560  ; 6.560  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.624  ; 7.624  ;        ;
; A[4]        ; D[0]          ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[4]        ; D[1]          ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; A[4]        ; D[2]          ; 8.077  ; 8.323  ; 8.323  ; 8.077  ;
; A[4]        ; D[3]          ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[4]        ; D[4]          ; 8.308  ; 8.308  ; 8.308  ; 8.308  ;
; A[4]        ; D[5]          ; 7.862  ; 7.898  ; 7.898  ; 7.862  ;
; A[4]        ; D[6]          ; 7.645  ; 8.009  ; 8.009  ; 7.645  ;
; A[4]        ; D[7]          ; 7.876  ; 8.240  ; 8.240  ; 7.876  ;
; A[4]        ; FL_ADDR[4]    ; 5.337  ;        ;        ; 5.337  ;
; A[4]        ; FL_ADDR[14]   ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; A[4]        ; FL_ADDR[15]   ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; A[4]        ; FL_ADDR[16]   ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; A[4]        ; FL_ADDR[17]   ; 8.480  ;        ;        ; 8.480  ;
; A[4]        ; FL_CE_N       ; 7.336  ; 8.456  ; 8.456  ; 7.336  ;
; A[4]        ; LEDG[0]       ;        ; 8.459  ; 8.459  ;        ;
; A[4]        ; LEDG[1]       ;        ; 10.698 ; 10.698 ;        ;
; A[4]        ; LEDG[2]       ; 8.721  ;        ;        ; 8.721  ;
; A[4]        ; LEDG[3]       ; 8.467  ;        ;        ; 8.467  ;
; A[4]        ; LEDG[4]       ; 10.122 ;        ;        ; 10.122 ;
; A[4]        ; LEDG[5]       ; 9.787  ;        ;        ; 9.787  ;
; A[4]        ; LEDG[6]       ; 9.735  ;        ;        ; 9.735  ;
; A[4]        ; LEDR[6]       ; 7.067  ; 8.556  ; 8.556  ; 7.067  ;
; A[4]        ; LEDR[8]       ;        ; 7.999  ; 7.999  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 10.628 ;        ;        ; 10.628 ;
; A[4]        ; SRAM_DQ[0]    ; 10.634 ; 10.634 ; 10.634 ; 10.634 ;
; A[4]        ; SRAM_DQ[1]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[4]        ; SRAM_DQ[2]    ; 10.534 ; 10.534 ; 10.534 ; 10.534 ;
; A[4]        ; SRAM_DQ[3]    ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; A[4]        ; SRAM_DQ[4]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[5]    ; 10.430 ; 10.430 ; 10.430 ; 10.430 ;
; A[4]        ; SRAM_DQ[6]    ; 10.293 ; 10.293 ; 10.293 ; 10.293 ;
; A[4]        ; SRAM_DQ[7]    ; 10.303 ; 10.303 ; 10.303 ; 10.303 ;
; A[4]        ; SRAM_DQ[8]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[9]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[4]        ; SRAM_DQ[10]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; SRAM_DQ[11]   ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; A[4]        ; SRAM_DQ[12]   ; 10.443 ; 10.443 ; 10.443 ; 10.443 ;
; A[4]        ; SRAM_DQ[13]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[14]   ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[4]        ; SRAM_DQ[15]   ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[4]        ; U1OE_n        ;        ; 7.781  ; 7.781  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.664  ; 7.664  ;        ;
; A[5]        ; D[0]          ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; A[5]        ; D[1]          ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; A[5]        ; D[2]          ; 8.117  ; 8.363  ; 8.363  ; 8.117  ;
; A[5]        ; D[3]          ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; A[5]        ; D[4]          ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; A[5]        ; D[5]          ; 7.902  ; 7.938  ; 7.938  ; 7.902  ;
; A[5]        ; D[6]          ; 7.685  ; 8.049  ; 8.049  ; 7.685  ;
; A[5]        ; D[7]          ; 7.916  ; 8.280  ; 8.280  ; 7.916  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 8.294  ; 8.294  ; 8.294  ; 8.294  ;
; A[5]        ; FL_ADDR[15]   ; 8.431  ; 8.431  ; 8.431  ; 8.431  ;
; A[5]        ; FL_ADDR[16]   ; 8.252  ; 8.252  ; 8.252  ; 8.252  ;
; A[5]        ; FL_ADDR[17]   ; 8.520  ;        ;        ; 8.520  ;
; A[5]        ; FL_CE_N       ; 7.376  ; 8.496  ; 8.496  ; 7.376  ;
; A[5]        ; LEDG[0]       ;        ; 8.499  ; 8.499  ;        ;
; A[5]        ; LEDG[1]       ;        ; 10.738 ; 10.738 ;        ;
; A[5]        ; LEDG[2]       ; 8.761  ;        ;        ; 8.761  ;
; A[5]        ; LEDG[3]       ; 8.507  ;        ;        ; 8.507  ;
; A[5]        ; LEDG[4]       ; 10.162 ;        ;        ; 10.162 ;
; A[5]        ; LEDG[5]       ; 9.827  ;        ;        ; 9.827  ;
; A[5]        ; LEDG[6]       ; 9.775  ;        ;        ; 9.775  ;
; A[5]        ; LEDR[6]       ; 7.107  ; 8.596  ; 8.596  ; 7.107  ;
; A[5]        ; LEDR[8]       ;        ; 8.039  ; 8.039  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 10.668 ;        ;        ; 10.668 ;
; A[5]        ; SRAM_DQ[0]    ; 10.674 ; 10.674 ; 10.674 ; 10.674 ;
; A[5]        ; SRAM_DQ[1]    ; 10.684 ; 10.684 ; 10.684 ; 10.684 ;
; A[5]        ; SRAM_DQ[2]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[5]        ; SRAM_DQ[3]    ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; A[5]        ; SRAM_DQ[4]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[5]    ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[5]        ; SRAM_DQ[6]    ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[5]        ; SRAM_DQ[7]    ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; A[5]        ; SRAM_DQ[8]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[9]    ; 10.550 ; 10.550 ; 10.550 ; 10.550 ;
; A[5]        ; SRAM_DQ[10]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; SRAM_DQ[11]   ; 10.540 ; 10.540 ; 10.540 ; 10.540 ;
; A[5]        ; SRAM_DQ[12]   ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; A[5]        ; SRAM_DQ[13]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[14]   ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; A[5]        ; SRAM_DQ[15]   ; 10.646 ; 10.646 ; 10.646 ; 10.646 ;
; A[5]        ; U1OE_n        ;        ; 7.821  ; 7.821  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.870  ; 7.870  ;        ;
; A[6]        ; D[0]          ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; A[6]        ; D[1]          ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; A[6]        ; D[2]          ; 8.323  ; 8.569  ; 8.569  ; 8.323  ;
; A[6]        ; D[3]          ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[6]        ; D[4]          ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; A[6]        ; D[5]          ; 8.108  ; 8.144  ; 8.144  ; 8.108  ;
; A[6]        ; D[6]          ; 7.891  ; 8.255  ; 8.255  ; 7.891  ;
; A[6]        ; D[7]          ; 8.122  ; 8.486  ; 8.486  ; 8.122  ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.500  ; 8.500  ; 8.500  ; 8.500  ;
; A[6]        ; FL_ADDR[15]   ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; A[6]        ; FL_ADDR[16]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; A[6]        ; FL_ADDR[17]   ; 8.726  ;        ;        ; 8.726  ;
; A[6]        ; FL_CE_N       ; 7.582  ; 8.702  ; 8.702  ; 7.582  ;
; A[6]        ; LEDG[0]       ;        ; 8.705  ; 8.705  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.944 ; 10.944 ;        ;
; A[6]        ; LEDG[2]       ; 8.967  ;        ;        ; 8.967  ;
; A[6]        ; LEDG[3]       ; 8.713  ;        ;        ; 8.713  ;
; A[6]        ; LEDG[4]       ; 10.368 ;        ;        ; 10.368 ;
; A[6]        ; LEDG[5]       ; 10.033 ;        ;        ; 10.033 ;
; A[6]        ; LEDG[6]       ; 9.981  ;        ;        ; 9.981  ;
; A[6]        ; LEDR[6]       ; 7.313  ; 8.802  ; 8.802  ; 7.313  ;
; A[6]        ; LEDR[8]       ;        ; 8.245  ; 8.245  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 10.874 ;        ;        ; 10.874 ;
; A[6]        ; SRAM_DQ[0]    ; 10.880 ; 10.880 ; 10.880 ; 10.880 ;
; A[6]        ; SRAM_DQ[1]    ; 10.890 ; 10.890 ; 10.890 ; 10.890 ;
; A[6]        ; SRAM_DQ[2]    ; 10.780 ; 10.780 ; 10.780 ; 10.780 ;
; A[6]        ; SRAM_DQ[3]    ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; A[6]        ; SRAM_DQ[4]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[5]    ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; A[6]        ; SRAM_DQ[6]    ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[6]        ; SRAM_DQ[7]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; A[6]        ; SRAM_DQ[8]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[9]    ; 10.756 ; 10.756 ; 10.756 ; 10.756 ;
; A[6]        ; SRAM_DQ[10]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; SRAM_DQ[11]   ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; A[6]        ; SRAM_DQ[12]   ; 10.689 ; 10.689 ; 10.689 ; 10.689 ;
; A[6]        ; SRAM_DQ[13]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[14]   ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; A[6]        ; SRAM_DQ[15]   ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; A[6]        ; U1OE_n        ;        ; 8.027  ; 8.027  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.805  ; 7.805  ;        ;
; A[7]        ; D[0]          ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; A[7]        ; D[1]          ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; A[7]        ; D[2]          ; 8.258  ; 8.504  ; 8.504  ; 8.258  ;
; A[7]        ; D[3]          ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; A[7]        ; D[4]          ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; A[7]        ; D[5]          ; 8.043  ; 8.079  ; 8.079  ; 8.043  ;
; A[7]        ; D[6]          ; 7.826  ; 8.190  ; 8.190  ; 7.826  ;
; A[7]        ; D[7]          ; 8.057  ; 8.421  ; 8.421  ; 8.057  ;
; A[7]        ; FL_ADDR[7]    ; 5.714  ;        ;        ; 5.714  ;
; A[7]        ; FL_ADDR[14]   ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; A[7]        ; FL_ADDR[15]   ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; A[7]        ; FL_ADDR[16]   ; 8.393  ; 8.393  ; 8.393  ; 8.393  ;
; A[7]        ; FL_ADDR[17]   ; 8.661  ;        ;        ; 8.661  ;
; A[7]        ; FL_CE_N       ; 7.517  ; 8.637  ; 8.637  ; 7.517  ;
; A[7]        ; LEDG[0]       ;        ; 8.640  ; 8.640  ;        ;
; A[7]        ; LEDG[1]       ;        ; 10.879 ; 10.879 ;        ;
; A[7]        ; LEDG[2]       ; 8.902  ;        ;        ; 8.902  ;
; A[7]        ; LEDG[3]       ; 8.648  ;        ;        ; 8.648  ;
; A[7]        ; LEDG[4]       ; 10.303 ;        ;        ; 10.303 ;
; A[7]        ; LEDG[5]       ; 9.968  ;        ;        ; 9.968  ;
; A[7]        ; LEDG[6]       ; 9.916  ;        ;        ; 9.916  ;
; A[7]        ; LEDR[6]       ; 7.248  ; 8.737  ; 8.737  ; 7.248  ;
; A[7]        ; LEDR[8]       ;        ; 8.180  ; 8.180  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.694  ;        ;        ; 5.694  ;
; A[7]        ; SRAM_CE_N     ; 10.809 ;        ;        ; 10.809 ;
; A[7]        ; SRAM_DQ[0]    ; 10.815 ; 10.815 ; 10.815 ; 10.815 ;
; A[7]        ; SRAM_DQ[1]    ; 10.825 ; 10.825 ; 10.825 ; 10.825 ;
; A[7]        ; SRAM_DQ[2]    ; 10.715 ; 10.715 ; 10.715 ; 10.715 ;
; A[7]        ; SRAM_DQ[3]    ; 10.725 ; 10.725 ; 10.725 ; 10.725 ;
; A[7]        ; SRAM_DQ[4]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[5]    ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; A[7]        ; SRAM_DQ[6]    ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[7]        ; SRAM_DQ[7]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[7]        ; SRAM_DQ[8]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[9]    ; 10.691 ; 10.691 ; 10.691 ; 10.691 ;
; A[7]        ; SRAM_DQ[10]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; SRAM_DQ[11]   ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; A[7]        ; SRAM_DQ[12]   ; 10.624 ; 10.624 ; 10.624 ; 10.624 ;
; A[7]        ; SRAM_DQ[13]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[14]   ; 10.797 ; 10.797 ; 10.797 ; 10.797 ;
; A[7]        ; SRAM_DQ[15]   ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; A[7]        ; U1OE_n        ;        ; 7.962  ; 7.962  ;        ;
; A[8]        ; D[0]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[8]        ; D[1]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[8]        ; D[2]          ; 7.139  ; 7.139  ; 7.139  ; 7.139  ;
; A[8]        ; D[3]          ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[8]        ; D[4]          ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; A[8]        ; D[5]          ; 6.974  ; 6.974  ; 6.974  ; 6.974  ;
; A[8]        ; D[6]          ; 7.008  ; 7.008  ; 7.008  ; 7.008  ;
; A[8]        ; D[7]          ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; A[8]        ; FL_ADDR[8]    ; 5.772  ;        ;        ; 5.772  ;
; A[8]        ; FL_ADDR[14]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[8]        ; FL_ADDR[15]   ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
; A[8]        ; FL_ADDR[16]   ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; A[8]        ; FL_ADDR[17]   ; 8.258  ;        ;        ; 8.258  ;
; A[8]        ; FL_CE_N       ; 6.799  ; 7.173  ; 7.173  ; 6.799  ;
; A[8]        ; LEDG[0]       ;        ; 8.237  ; 8.237  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.476 ; 10.476 ;        ;
; A[8]        ; LEDG[2]       ; 8.499  ;        ;        ; 8.499  ;
; A[8]        ; LEDG[3]       ; 8.245  ;        ;        ; 8.245  ;
; A[8]        ; LEDG[4]       ; 9.900  ;        ;        ; 9.900  ;
; A[8]        ; LEDG[5]       ; 9.565  ;        ;        ; 9.565  ;
; A[8]        ; LEDG[6]       ; 9.513  ;        ;        ; 9.513  ;
; A[8]        ; LEDR[6]       ; 6.530  ; 8.334  ; 8.334  ; 6.530  ;
; A[8]        ; LEDR[8]       ; 6.716  ; 6.716  ; 6.716  ; 6.716  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.499  ;        ;        ; 5.499  ;
; A[8]        ; SRAM_CE_N     ; 10.406 ;        ;        ; 10.406 ;
; A[8]        ; SRAM_DQ[0]    ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; A[8]        ; SRAM_DQ[1]    ; 10.422 ; 10.422 ; 10.422 ; 10.422 ;
; A[8]        ; SRAM_DQ[2]    ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; A[8]        ; SRAM_DQ[3]    ; 10.322 ; 10.322 ; 10.322 ; 10.322 ;
; A[8]        ; SRAM_DQ[4]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[5]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; A[8]        ; SRAM_DQ[6]    ; 10.071 ; 10.071 ; 10.071 ; 10.071 ;
; A[8]        ; SRAM_DQ[7]    ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; A[8]        ; SRAM_DQ[8]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[9]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[8]        ; SRAM_DQ[10]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[11]   ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; A[8]        ; SRAM_DQ[12]   ; 10.221 ; 10.221 ; 10.221 ; 10.221 ;
; A[8]        ; SRAM_DQ[13]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[14]   ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; A[8]        ; SRAM_DQ[15]   ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[9]        ; D[0]          ; 7.499  ; 7.499  ; 7.499  ; 7.499  ;
; A[9]        ; D[1]          ; 7.499  ; 7.499  ; 7.499  ; 7.499  ;
; A[9]        ; D[2]          ; 7.352  ; 7.352  ; 7.352  ; 7.352  ;
; A[9]        ; D[3]          ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; A[9]        ; D[4]          ; 7.337  ; 7.337  ; 7.337  ; 7.337  ;
; A[9]        ; D[5]          ; 7.187  ; 7.187  ; 7.187  ; 7.187  ;
; A[9]        ; D[6]          ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; A[9]        ; D[7]          ; 7.308  ; 7.308  ; 7.308  ; 7.308  ;
; A[9]        ; FL_ADDR[9]    ; 5.512  ;        ;        ; 5.512  ;
; A[9]        ; FL_ADDR[14]   ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[9]        ; FL_ADDR[15]   ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; A[9]        ; FL_ADDR[16]   ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; A[9]        ; FL_ADDR[17]   ; 8.403  ;        ;        ; 8.403  ;
; A[9]        ; FL_CE_N       ; 6.944  ; 7.386  ; 7.386  ; 6.944  ;
; A[9]        ; LEDG[0]       ;        ; 8.382  ; 8.382  ;        ;
; A[9]        ; LEDG[1]       ;        ; 10.621 ; 10.621 ;        ;
; A[9]        ; LEDG[2]       ; 8.644  ;        ;        ; 8.644  ;
; A[9]        ; LEDG[3]       ; 8.390  ;        ;        ; 8.390  ;
; A[9]        ; LEDG[4]       ; 10.045 ;        ;        ; 10.045 ;
; A[9]        ; LEDG[5]       ; 9.710  ;        ;        ; 9.710  ;
; A[9]        ; LEDG[6]       ; 9.658  ;        ;        ; 9.658  ;
; A[9]        ; LEDR[6]       ; 6.675  ; 8.479  ; 8.479  ; 6.675  ;
; A[9]        ; LEDR[8]       ; 6.929  ; 6.929  ; 6.929  ; 6.929  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.545  ;        ;        ; 5.545  ;
; A[9]        ; SRAM_CE_N     ; 10.551 ;        ;        ; 10.551 ;
; A[9]        ; SRAM_DQ[0]    ; 10.557 ; 10.557 ; 10.557 ; 10.557 ;
; A[9]        ; SRAM_DQ[1]    ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; A[9]        ; SRAM_DQ[2]    ; 10.457 ; 10.457 ; 10.457 ; 10.457 ;
; A[9]        ; SRAM_DQ[3]    ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; A[9]        ; SRAM_DQ[4]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[5]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; A[9]        ; SRAM_DQ[6]    ; 10.216 ; 10.216 ; 10.216 ; 10.216 ;
; A[9]        ; SRAM_DQ[7]    ; 10.226 ; 10.226 ; 10.226 ; 10.226 ;
; A[9]        ; SRAM_DQ[8]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[9]    ; 10.433 ; 10.433 ; 10.433 ; 10.433 ;
; A[9]        ; SRAM_DQ[10]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[9]        ; SRAM_DQ[11]   ; 10.423 ; 10.423 ; 10.423 ; 10.423 ;
; A[9]        ; SRAM_DQ[12]   ; 10.366 ; 10.366 ; 10.366 ; 10.366 ;
; A[9]        ; SRAM_DQ[13]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[14]   ; 10.539 ; 10.539 ; 10.539 ; 10.539 ;
; A[9]        ; SRAM_DQ[15]   ; 10.529 ; 10.529 ; 10.529 ; 10.529 ;
; A[10]       ; D[0]          ; 7.552  ; 7.552  ; 7.552  ; 7.552  ;
; A[10]       ; D[1]          ; 7.552  ; 7.552  ; 7.552  ; 7.552  ;
; A[10]       ; D[2]          ; 7.405  ; 7.405  ; 7.405  ; 7.405  ;
; A[10]       ; D[3]          ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; A[10]       ; D[4]          ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; A[10]       ; D[5]          ; 7.240  ; 7.240  ; 7.240  ; 7.240  ;
; A[10]       ; D[6]          ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; A[10]       ; D[7]          ; 7.361  ; 7.361  ; 7.361  ; 7.361  ;
; A[10]       ; FL_ADDR[10]   ; 5.688  ;        ;        ; 5.688  ;
; A[10]       ; FL_ADDR[14]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[10]       ; FL_ADDR[15]   ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; A[10]       ; FL_ADDR[16]   ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; A[10]       ; FL_ADDR[17]   ; 8.624  ;        ;        ; 8.624  ;
; A[10]       ; FL_CE_N       ; 7.433  ; 7.652  ; 7.652  ; 7.433  ;
; A[10]       ; LEDG[0]       ;        ; 8.603  ; 8.603  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.842 ; 10.842 ;        ;
; A[10]       ; LEDG[2]       ; 8.865  ;        ;        ; 8.865  ;
; A[10]       ; LEDG[3]       ; 8.611  ;        ;        ; 8.611  ;
; A[10]       ; LEDG[4]       ; 10.266 ;        ;        ; 10.266 ;
; A[10]       ; LEDG[5]       ; 9.931  ;        ;        ; 9.931  ;
; A[10]       ; LEDG[6]       ; 9.879  ;        ;        ; 9.879  ;
; A[10]       ; LEDR[6]       ; 7.164  ; 8.700  ; 8.700  ; 7.164  ;
; A[10]       ; LEDR[8]       ; 6.982  ; 7.195  ; 7.195  ; 6.982  ;
; A[10]       ; SRAM_ADDR[10] ; 5.663  ;        ;        ; 5.663  ;
; A[10]       ; SRAM_CE_N     ; 10.772 ;        ;        ; 10.772 ;
; A[10]       ; SRAM_DQ[0]    ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[10]       ; SRAM_DQ[1]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; A[10]       ; SRAM_DQ[2]    ; 10.678 ; 10.678 ; 10.678 ; 10.678 ;
; A[10]       ; SRAM_DQ[3]    ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; A[10]       ; SRAM_DQ[4]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[5]    ; 10.574 ; 10.574 ; 10.574 ; 10.574 ;
; A[10]       ; SRAM_DQ[6]    ; 10.437 ; 10.437 ; 10.437 ; 10.437 ;
; A[10]       ; SRAM_DQ[7]    ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; A[10]       ; SRAM_DQ[8]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[9]    ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; A[10]       ; SRAM_DQ[10]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[10]       ; SRAM_DQ[11]   ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; A[10]       ; SRAM_DQ[12]   ; 10.587 ; 10.587 ; 10.587 ; 10.587 ;
; A[10]       ; SRAM_DQ[13]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[14]   ; 10.760 ; 10.760 ; 10.760 ; 10.760 ;
; A[10]       ; SRAM_DQ[15]   ; 10.750 ; 10.750 ; 10.750 ; 10.750 ;
; A[11]       ; D[0]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[11]       ; D[1]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; A[11]       ; D[2]          ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; A[11]       ; D[3]          ; 7.271  ; 7.271  ; 7.271  ; 7.271  ;
; A[11]       ; D[4]          ; 7.271  ; 7.271  ; 7.271  ; 7.271  ;
; A[11]       ; D[5]          ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; A[11]       ; D[6]          ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; A[11]       ; D[7]          ; 7.242  ; 7.242  ; 7.242  ; 7.242  ;
; A[11]       ; FL_ADDR[11]   ; 5.520  ;        ;        ; 5.520  ;
; A[11]       ; FL_ADDR[14]   ; 8.441  ; 8.441  ; 8.441  ; 8.441  ;
; A[11]       ; FL_ADDR[15]   ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[11]       ; FL_ADDR[16]   ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; A[11]       ; FL_ADDR[17]   ; 8.667  ;        ;        ; 8.667  ;
; A[11]       ; FL_CE_N       ; 7.208  ; 8.643  ; 8.643  ; 7.208  ;
; A[11]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.885 ; 10.885 ;        ;
; A[11]       ; LEDG[2]       ; 8.908  ;        ;        ; 8.908  ;
; A[11]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[11]       ; LEDG[4]       ; 10.309 ;        ;        ; 10.309 ;
; A[11]       ; LEDG[5]       ; 9.974  ;        ;        ; 9.974  ;
; A[11]       ; LEDG[6]       ; 9.922  ;        ;        ; 9.922  ;
; A[11]       ; LEDR[6]       ; 6.939  ; 8.743  ; 8.743  ; 6.939  ;
; A[11]       ; LEDR[8]       ; 6.863  ; 8.186  ; 8.186  ; 6.863  ;
; A[11]       ; SRAM_ADDR[11] ; 5.674  ;        ;        ; 5.674  ;
; A[11]       ; SRAM_CE_N     ; 10.815 ;        ;        ; 10.815 ;
; A[11]       ; SRAM_DQ[0]    ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; A[11]       ; SRAM_DQ[1]    ; 10.831 ; 10.831 ; 10.831 ; 10.831 ;
; A[11]       ; SRAM_DQ[2]    ; 10.721 ; 10.721 ; 10.721 ; 10.721 ;
; A[11]       ; SRAM_DQ[3]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; A[11]       ; SRAM_DQ[4]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[5]    ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; A[11]       ; SRAM_DQ[6]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[11]       ; SRAM_DQ[7]    ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; A[11]       ; SRAM_DQ[8]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[9]    ; 10.697 ; 10.697 ; 10.697 ; 10.697 ;
; A[11]       ; SRAM_DQ[10]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[11]       ; SRAM_DQ[11]   ; 10.687 ; 10.687 ; 10.687 ; 10.687 ;
; A[11]       ; SRAM_DQ[12]   ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[11]       ; SRAM_DQ[13]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[14]   ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; A[11]       ; SRAM_DQ[15]   ; 10.793 ; 10.793 ; 10.793 ; 10.793 ;
; A[12]       ; D[0]          ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[12]       ; D[1]          ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[12]       ; D[2]          ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; A[12]       ; D[3]          ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[12]       ; D[4]          ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; A[12]       ; D[5]          ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; A[12]       ; D[6]          ; 7.607  ; 7.607  ; 7.607  ; 7.607  ;
; A[12]       ; D[7]          ; 7.694  ; 7.694  ; 7.694  ; 7.694  ;
; A[12]       ; FL_ADDR[12]   ; 5.654  ;        ;        ; 5.654  ;
; A[12]       ; FL_ADDR[14]   ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[12]       ; FL_ADDR[15]   ; 8.670  ; 8.670  ; 8.670  ; 8.670  ;
; A[12]       ; FL_ADDR[16]   ; 8.491  ; 8.491  ; 8.491  ; 8.491  ;
; A[12]       ; FL_ADDR[17]   ; 8.759  ;        ;        ; 8.759  ;
; A[12]       ; FL_CE_N       ; 7.300  ; 8.735  ; 8.735  ; 7.300  ;
; A[12]       ; LEDG[0]       ;        ; 8.738  ; 8.738  ;        ;
; A[12]       ; LEDG[1]       ;        ; 10.977 ; 10.977 ;        ;
; A[12]       ; LEDG[2]       ; 9.000  ;        ;        ; 9.000  ;
; A[12]       ; LEDG[3]       ; 8.746  ;        ;        ; 8.746  ;
; A[12]       ; LEDG[4]       ; 10.401 ;        ;        ; 10.401 ;
; A[12]       ; LEDG[5]       ; 10.066 ;        ;        ; 10.066 ;
; A[12]       ; LEDG[6]       ; 10.014 ;        ;        ; 10.014 ;
; A[12]       ; LEDR[6]       ; 7.031  ; 8.835  ; 8.835  ; 7.031  ;
; A[12]       ; LEDR[8]       ; 7.315  ; 8.278  ; 8.278  ; 7.315  ;
; A[12]       ; SRAM_ADDR[12] ; 5.797  ;        ;        ; 5.797  ;
; A[12]       ; SRAM_CE_N     ; 10.907 ;        ;        ; 10.907 ;
; A[12]       ; SRAM_DQ[0]    ; 10.913 ; 10.913 ; 10.913 ; 10.913 ;
; A[12]       ; SRAM_DQ[1]    ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; A[12]       ; SRAM_DQ[2]    ; 10.813 ; 10.813 ; 10.813 ; 10.813 ;
; A[12]       ; SRAM_DQ[3]    ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; A[12]       ; SRAM_DQ[4]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[5]    ; 10.709 ; 10.709 ; 10.709 ; 10.709 ;
; A[12]       ; SRAM_DQ[6]    ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[12]       ; SRAM_DQ[7]    ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[12]       ; SRAM_DQ[8]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[9]    ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[12]       ; SRAM_DQ[10]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[12]       ; SRAM_DQ[11]   ; 10.779 ; 10.779 ; 10.779 ; 10.779 ;
; A[12]       ; SRAM_DQ[12]   ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; A[12]       ; SRAM_DQ[13]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[14]   ; 10.895 ; 10.895 ; 10.895 ; 10.895 ;
; A[12]       ; SRAM_DQ[15]   ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; A[13]       ; D[0]          ; 7.430  ; 7.430  ; 7.430  ; 7.430  ;
; A[13]       ; D[1]          ; 7.430  ; 7.430  ; 7.430  ; 7.430  ;
; A[13]       ; D[2]          ; 7.283  ; 7.283  ; 7.283  ; 7.283  ;
; A[13]       ; D[3]          ; 7.268  ; 7.268  ; 7.268  ; 7.268  ;
; A[13]       ; D[4]          ; 7.268  ; 7.268  ; 7.268  ; 7.268  ;
; A[13]       ; D[5]          ; 7.118  ; 7.118  ; 7.118  ; 7.118  ;
; A[13]       ; D[6]          ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; A[13]       ; D[7]          ; 7.239  ; 7.239  ; 7.239  ; 7.239  ;
; A[13]       ; FL_ADDR[13]   ; 6.083  ;        ;        ; 6.083  ;
; A[13]       ; FL_ADDR[14]   ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; A[13]       ; FL_ADDR[15]   ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; A[13]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[13]       ; FL_ADDR[17]   ; 8.680  ;        ;        ; 8.680  ;
; A[13]       ; FL_CE_N       ; 7.317  ; 8.656  ; 8.656  ; 7.317  ;
; A[13]       ; LEDG[0]       ;        ; 8.659  ; 8.659  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.898 ; 10.898 ;        ;
; A[13]       ; LEDG[2]       ; 8.921  ;        ;        ; 8.921  ;
; A[13]       ; LEDG[3]       ; 8.667  ;        ;        ; 8.667  ;
; A[13]       ; LEDG[4]       ; 10.322 ;        ;        ; 10.322 ;
; A[13]       ; LEDG[5]       ; 9.987  ;        ;        ; 9.987  ;
; A[13]       ; LEDG[6]       ; 9.935  ;        ;        ; 9.935  ;
; A[13]       ; LEDR[6]       ; 7.220  ; 8.756  ; 8.756  ; 7.220  ;
; A[13]       ; LEDR[8]       ; 6.860  ; 8.199  ; 8.199  ; 6.860  ;
; A[13]       ; SRAM_ADDR[13] ; 6.079  ;        ;        ; 6.079  ;
; A[13]       ; SRAM_CE_N     ; 10.828 ;        ;        ; 10.828 ;
; A[13]       ; SRAM_DQ[0]    ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; A[13]       ; SRAM_DQ[1]    ; 10.844 ; 10.844 ; 10.844 ; 10.844 ;
; A[13]       ; SRAM_DQ[2]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; A[13]       ; SRAM_DQ[3]    ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; A[13]       ; SRAM_DQ[4]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[5]    ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; A[13]       ; SRAM_DQ[6]    ; 10.493 ; 10.493 ; 10.493 ; 10.493 ;
; A[13]       ; SRAM_DQ[7]    ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; A[13]       ; SRAM_DQ[8]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[9]    ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[13]       ; SRAM_DQ[10]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[13]       ; SRAM_DQ[11]   ; 10.700 ; 10.700 ; 10.700 ; 10.700 ;
; A[13]       ; SRAM_DQ[12]   ; 10.643 ; 10.643 ; 10.643 ; 10.643 ;
; A[13]       ; SRAM_DQ[13]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[14]   ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; A[13]       ; SRAM_DQ[15]   ; 10.806 ; 10.806 ; 10.806 ; 10.806 ;
; A[14]       ; D[0]          ; 7.508  ; 7.508  ; 7.508  ; 7.508  ;
; A[14]       ; D[1]          ; 7.508  ; 7.508  ; 7.508  ; 7.508  ;
; A[14]       ; D[2]          ; 7.361  ; 7.361  ; 7.361  ; 7.361  ;
; A[14]       ; D[3]          ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; D[4]          ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; A[14]       ; D[5]          ; 7.196  ; 7.196  ; 7.196  ; 7.196  ;
; A[14]       ; D[6]          ; 7.156  ; 7.156  ; 7.156  ; 7.156  ;
; A[14]       ; D[7]          ; 7.317  ; 7.317  ; 7.317  ; 7.317  ;
; A[14]       ; FL_ADDR[14]   ; 6.432  ; 6.432  ; 6.432  ; 6.432  ;
; A[14]       ; FL_ADDR[15]   ; 6.323  ; 6.323  ; 6.323  ; 6.323  ;
; A[14]       ; FL_ADDR[16]   ; 6.396  ; 6.396  ; 6.396  ; 6.396  ;
; A[14]       ; FL_ADDR[17]   ; 7.627  ; 6.632  ; 6.632  ; 7.627  ;
; A[14]       ; FL_CE_N       ; 6.700  ; 6.868  ; 6.868  ; 6.700  ;
; A[14]       ; LEDG[0]       ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; A[14]       ; LEDG[1]       ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; A[14]       ; LEDG[2]       ; 8.955  ;        ;        ; 8.955  ;
; A[14]       ; LEDG[3]       ; 7.614  ; 7.614  ; 7.614  ; 7.614  ;
; A[14]       ; LEDG[4]       ; 7.671  ; 7.671  ; 7.671  ; 7.671  ;
; A[14]       ; LEDG[5]       ; 7.328  ; 7.328  ; 7.328  ; 7.328  ;
; A[14]       ; LEDG[6]       ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; A[14]       ; LEDR[6]       ; 7.254  ; 7.703  ; 7.703  ; 7.254  ;
; A[14]       ; LEDR[8]       ; 6.938  ; 6.938  ; 6.938  ; 6.938  ;
; A[14]       ; SRAM_ADDR[14] ; 6.972  ; 6.972  ; 6.972  ; 6.972  ;
; A[14]       ; SRAM_ADDR[15] ; 7.172  ; 7.172  ; 7.172  ; 7.172  ;
; A[14]       ; SRAM_ADDR[16] ; 7.209  ; 7.209  ; 7.209  ; 7.209  ;
; A[14]       ; SRAM_ADDR[17] ; 7.277  ; 7.277  ; 7.277  ; 7.277  ;
; A[14]       ; SRAM_CE_N     ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[14]       ; SRAM_DQ[0]    ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; A[14]       ; SRAM_DQ[1]    ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; A[14]       ; SRAM_DQ[2]    ; 7.564  ; 7.564  ; 7.564  ; 7.564  ;
; A[14]       ; SRAM_DQ[3]    ; 7.574  ; 7.574  ; 7.574  ; 7.574  ;
; A[14]       ; SRAM_DQ[4]    ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; A[14]       ; SRAM_DQ[5]    ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; A[14]       ; SRAM_DQ[6]    ; 7.323  ; 7.323  ; 7.323  ; 7.323  ;
; A[14]       ; SRAM_DQ[7]    ; 7.333  ; 7.333  ; 7.333  ; 7.333  ;
; A[14]       ; SRAM_DQ[8]    ; 7.542  ; 7.542  ; 7.542  ; 7.542  ;
; A[14]       ; SRAM_DQ[9]    ; 7.542  ; 7.542  ; 7.542  ; 7.542  ;
; A[14]       ; SRAM_DQ[10]   ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[14]       ; SRAM_DQ[11]   ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; A[14]       ; SRAM_DQ[12]   ; 7.475  ; 7.475  ; 7.475  ; 7.475  ;
; A[14]       ; SRAM_DQ[13]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; A[14]       ; SRAM_DQ[14]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; A[14]       ; SRAM_DQ[15]   ; 7.638  ; 7.638  ; 7.638  ; 7.638  ;
; A[14]       ; SRAM_LB_N     ; 6.996  ; 6.996  ; 6.996  ; 6.996  ;
; A[14]       ; SRAM_UB_N     ; 6.756  ; 6.756  ; 6.756  ; 6.756  ;
; A[15]       ; D[0]          ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; A[15]       ; D[1]          ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; A[15]       ; D[2]          ; 6.766  ; 6.766  ; 6.766  ; 6.766  ;
; A[15]       ; D[3]          ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; A[15]       ; D[4]          ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; A[15]       ; D[5]          ; 6.601  ; 6.589  ; 6.589  ; 6.601  ;
; A[15]       ; D[6]          ; 6.561  ; 6.372  ; 6.372  ; 6.561  ;
; A[15]       ; D[7]          ; 6.722  ; 6.603  ; 6.603  ; 6.722  ;
; A[15]       ; FL_ADDR[14]   ; 6.745  ; 6.745  ; 6.745  ; 6.745  ;
; A[15]       ; FL_ADDR[15]   ; 6.882  ; 6.882  ; 6.882  ; 6.882  ;
; A[15]       ; FL_ADDR[16]   ; 6.703  ; 6.703  ; 6.703  ; 6.703  ;
; A[15]       ; FL_ADDR[17]   ; 6.971  ; 7.032  ; 7.032  ; 6.971  ;
; A[15]       ; FL_CE_N       ; 6.519  ; 6.277  ; 6.277  ; 6.519  ;
; A[15]       ; LEDG[0]       ; 7.011  ; 6.950  ; 6.950  ; 7.011  ;
; A[15]       ; LEDG[1]       ; 7.652  ; 7.652  ; 7.652  ; 7.652  ;
; A[15]       ; LEDG[2]       ; 7.212  ;        ;        ; 7.212  ;
; A[15]       ; LEDG[3]       ; 6.958  ; 7.019  ; 7.019  ; 6.958  ;
; A[15]       ; LEDG[4]       ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; A[15]       ; LEDG[5]       ; 6.733  ; 6.733  ; 6.733  ; 6.733  ;
; A[15]       ; LEDG[6]       ; 6.679  ; 6.679  ; 6.679  ; 6.679  ;
; A[15]       ; LEDR[6]       ; 6.571  ; 7.047  ; 7.047  ; 6.571  ;
; A[15]       ; LEDR[8]       ; 6.343  ; 6.343  ; 6.343  ; 6.343  ;
; A[15]       ; SRAM_ADDR[14] ; 6.461  ; 6.461  ; 6.461  ; 6.461  ;
; A[15]       ; SRAM_ADDR[15] ; 6.669  ; 6.669  ; 6.669  ; 6.669  ;
; A[15]       ; SRAM_ADDR[16] ; 6.819  ; 6.819  ; 6.819  ; 6.819  ;
; A[15]       ; SRAM_ADDR[17] ; 6.774  ; 6.774  ; 6.774  ; 6.774  ;
; A[15]       ; SRAM_CE_N     ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; A[15]       ; SRAM_DQ[0]    ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; A[15]       ; SRAM_DQ[1]    ; 6.880  ; 6.880  ; 6.880  ; 6.880  ;
; A[15]       ; SRAM_DQ[2]    ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; A[15]       ; SRAM_DQ[3]    ; 6.780  ; 6.780  ; 6.780  ; 6.780  ;
; A[15]       ; SRAM_DQ[4]    ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; A[15]       ; SRAM_DQ[5]    ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; A[15]       ; SRAM_DQ[6]    ; 6.529  ; 6.529  ; 6.529  ; 6.529  ;
; A[15]       ; SRAM_DQ[7]    ; 6.539  ; 6.539  ; 6.539  ; 6.539  ;
; A[15]       ; SRAM_DQ[8]    ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; A[15]       ; SRAM_DQ[9]    ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; A[15]       ; SRAM_DQ[10]   ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; A[15]       ; SRAM_DQ[11]   ; 6.738  ; 6.738  ; 6.738  ; 6.738  ;
; A[15]       ; SRAM_DQ[12]   ; 6.681  ; 6.681  ; 6.681  ; 6.681  ;
; A[15]       ; SRAM_DQ[13]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[15]       ; SRAM_DQ[14]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[15]       ; SRAM_DQ[15]   ; 6.844  ; 6.844  ; 6.844  ; 6.844  ;
; A[15]       ; SRAM_LB_N     ; 6.202  ; 6.202  ; 6.202  ; 6.202  ;
; A[15]       ; SRAM_UB_N     ; 5.962  ; 5.962  ; 5.962  ; 5.962  ;
; D[0]        ; SRAM_DQ[0]    ; 5.931  ;        ;        ; 5.931  ;
; D[0]        ; SRAM_DQ[8]    ; 5.903  ;        ;        ; 5.903  ;
; D[1]        ; SRAM_DQ[1]    ; 5.983  ;        ;        ; 5.983  ;
; D[1]        ; SRAM_DQ[9]    ; 5.969  ;        ;        ; 5.969  ;
; D[2]        ; SRAM_DQ[2]    ; 5.945  ;        ;        ; 5.945  ;
; D[2]        ; SRAM_DQ[10]   ; 5.918  ;        ;        ; 5.918  ;
; D[3]        ; SRAM_DQ[3]    ; 7.034  ;        ;        ; 7.034  ;
; D[3]        ; SRAM_DQ[11]   ; 6.988  ;        ;        ; 6.988  ;
; D[4]        ; SRAM_DQ[4]    ; 5.683  ;        ;        ; 5.683  ;
; D[4]        ; SRAM_DQ[12]   ; 5.626  ;        ;        ; 5.626  ;
; D[5]        ; SRAM_DQ[5]    ; 5.546  ;        ;        ; 5.546  ;
; D[5]        ; SRAM_DQ[13]   ; 5.530  ;        ;        ; 5.530  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.739  ;        ;        ; 5.739  ;
; D[7]        ; SRAM_DQ[15]   ; 5.356  ;        ;        ; 5.356  ;
; FL_DQ[0]    ; D[0]          ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; FL_DQ[1]    ; D[1]          ; 7.348  ; 7.348  ; 7.348  ; 7.348  ;
; FL_DQ[2]    ; D[2]          ; 6.876  ;        ;        ; 6.876  ;
; FL_DQ[3]    ; D[3]          ; 6.384  ; 6.384  ; 6.384  ; 6.384  ;
; FL_DQ[4]    ; D[4]          ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; FL_DQ[5]    ; D[5]          ; 7.236  ; 7.236  ; 7.236  ; 7.236  ;
; FL_DQ[6]    ; D[6]          ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; FL_DQ[7]    ; D[7]          ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; IORQ_n      ; BUSDIR_n      ; 5.948  ;        ;        ; 5.948  ;
; IORQ_n      ; D[0]          ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; IORQ_n      ; D[1]          ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; IORQ_n      ; D[2]          ; 6.647  ; 6.647  ; 6.647  ; 6.647  ;
; IORQ_n      ; D[3]          ; 6.632  ; 6.632  ; 6.632  ; 6.632  ;
; IORQ_n      ; D[4]          ; 6.632  ; 6.632  ; 6.632  ; 6.632  ;
; IORQ_n      ; D[5]          ; 6.482  ; 6.482  ; 6.482  ; 6.482  ;
; IORQ_n      ; D[6]          ; 6.516  ; 6.516  ; 6.516  ; 6.516  ;
; IORQ_n      ; D[7]          ; 6.603  ; 6.603  ; 6.603  ; 6.603  ;
; IORQ_n      ; U1OE_n        ; 6.392  ;        ;        ; 6.392  ;
; KEY[0]      ; LEDG[7]       ;        ; 6.322  ; 6.322  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 6.300  ; 6.300  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 5.966  ; 5.966  ;        ;
; M1_n        ; D[0]          ; 6.812  ; 6.812  ; 6.812  ; 6.812  ;
; M1_n        ; D[1]          ; 6.812  ; 6.812  ; 6.812  ; 6.812  ;
; M1_n        ; D[2]          ; 6.665  ; 6.665  ; 6.665  ; 6.665  ;
; M1_n        ; D[3]          ; 6.650  ; 6.650  ; 6.650  ; 6.650  ;
; M1_n        ; D[4]          ; 6.650  ; 6.650  ; 6.650  ; 6.650  ;
; M1_n        ; D[5]          ; 6.500  ; 6.500  ; 6.500  ; 6.500  ;
; M1_n        ; D[6]          ; 6.534  ; 6.534  ; 6.534  ; 6.534  ;
; M1_n        ; D[7]          ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; M1_n        ; U1OE_n        ;        ; 6.156  ; 6.156  ;        ;
; RD_n        ; BUSDIR_n      ; 6.296  ;        ;        ; 6.296  ;
; RD_n        ; D[0]          ; 5.685  ; 5.685  ; 5.685  ; 5.685  ;
; RD_n        ; D[1]          ; 5.685  ; 5.685  ; 5.685  ; 5.685  ;
; RD_n        ; D[2]          ; 5.538  ; 5.538  ; 5.538  ; 5.538  ;
; RD_n        ; D[3]          ; 5.523  ; 5.523  ; 5.523  ; 5.523  ;
; RD_n        ; D[4]          ; 5.523  ; 5.523  ; 5.523  ; 5.523  ;
; RD_n        ; D[5]          ; 5.373  ; 5.373  ; 5.373  ; 5.373  ;
; RD_n        ; D[6]          ; 5.407  ; 5.407  ; 5.407  ; 5.407  ;
; RD_n        ; D[7]          ; 5.494  ; 5.494  ; 5.494  ; 5.494  ;
; RD_n        ; FL_CE_N       ; 6.595  ;        ;        ; 6.595  ;
; RD_n        ; FL_OE_N       ; 5.578  ;        ;        ; 5.578  ;
; RD_n        ; U1OE_n        ; 6.700  ;        ;        ; 6.700  ;
; RESET_n     ; LEDG[7]       ;        ; 6.293  ; 6.293  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 6.271  ; 6.271  ;        ;
; SLTSL_n     ; D[0]          ; 7.392  ; 7.392  ; 7.392  ; 7.392  ;
; SLTSL_n     ; D[1]          ; 7.392  ; 7.392  ; 7.392  ; 7.392  ;
; SLTSL_n     ; D[2]          ; 6.964  ; 6.964  ; 6.964  ; 6.964  ;
; SLTSL_n     ; D[3]          ; 6.806  ; 6.806  ; 6.806  ; 6.806  ;
; SLTSL_n     ; D[4]          ; 7.091  ; 7.091  ; 7.091  ; 7.091  ;
; SLTSL_n     ; D[5]          ; 6.555  ; 6.555  ; 6.555  ; 6.555  ;
; SLTSL_n     ; D[6]          ; 6.618  ; 6.618  ; 6.618  ; 6.618  ;
; SLTSL_n     ; D[7]          ; 6.837  ; 6.837  ; 6.837  ; 6.837  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.137  ; 7.137  ; 7.137  ; 7.137  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.274  ; 7.274  ; 7.274  ; 7.274  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.095  ; 7.095  ; 7.095  ; 7.095  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.363  ;        ;        ; 7.363  ;
; SLTSL_n     ; FL_CE_N       ; 6.911  ; 7.412  ; 7.412  ; 6.911  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.342  ; 7.342  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.388  ; 7.388  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.350  ;        ;        ; 7.350  ;
; SLTSL_n     ; LEDG[4]       ; 6.812  ;        ;        ; 6.812  ;
; SLTSL_n     ; LEDG[5]       ; 6.471  ;        ;        ; 6.471  ;
; SLTSL_n     ; LEDG[6]       ; 6.418  ;        ;        ; 6.418  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.439  ; 7.439  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 6.955  ; 6.955  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.318  ;        ;        ; 7.318  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.334  ; 7.334  ; 7.334  ; 7.334  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.234  ; 7.234  ; 7.234  ; 7.234  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 6.983  ; 6.983  ; 6.983  ; 6.983  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 6.993  ; 6.993  ; 6.993  ; 6.993  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.200  ; 7.200  ; 7.200  ; 7.200  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SLTSL_n     ; U1OE_n        ; 6.267  ;        ;        ; 6.267  ;
; SRAM_DQ[0]  ; D[0]          ; 8.814  ; 8.814  ; 8.814  ; 8.814  ;
; SRAM_DQ[1]  ; D[1]          ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; SRAM_DQ[2]  ; D[2]          ; 8.227  ;        ;        ; 8.227  ;
; SRAM_DQ[3]  ; D[3]          ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; SRAM_DQ[4]  ; D[4]          ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; SRAM_DQ[5]  ; D[5]          ; 7.313  ; 7.313  ; 7.313  ; 7.313  ;
; SRAM_DQ[6]  ; D[6]          ; 7.221  ; 7.221  ; 7.221  ; 7.221  ;
; SRAM_DQ[7]  ; D[7]          ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; SRAM_DQ[8]  ; D[0]          ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SRAM_DQ[9]  ; D[1]          ; 8.596  ; 8.596  ; 8.596  ; 8.596  ;
; SRAM_DQ[10] ; D[2]          ; 8.133  ;        ;        ; 8.133  ;
; SRAM_DQ[11] ; D[3]          ; 7.490  ; 7.490  ; 7.490  ; 7.490  ;
; SRAM_DQ[12] ; D[4]          ; 7.912  ; 7.912  ; 7.912  ; 7.912  ;
; SRAM_DQ[13] ; D[5]          ; 6.847  ;        ;        ; 6.847  ;
; SRAM_DQ[14] ; D[6]          ; 6.803  ;        ;        ; 6.803  ;
; SRAM_DQ[15] ; D[7]          ; 7.099  ;        ;        ; 7.099  ;
; SW[0]       ; D[1]          ;        ; 3.652  ; 3.652  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 3.971  ; 3.971  ; 3.971  ; 3.971  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 3.783  ; 3.783  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.187  ; 4.187  ;        ;
; SW[3]       ; LEDR[3]       ; 2.537  ;        ;        ; 2.537  ;
; SW[7]       ; D[1]          ; 3.922  ;        ;        ; 3.922  ;
; SW[8]       ; D[0]          ; 5.245  ; 5.245  ; 5.245  ; 5.245  ;
; SW[8]       ; D[1]          ; 5.245  ; 5.245  ; 5.245  ; 5.245  ;
; SW[8]       ; D[2]          ; 5.098  ; 5.098  ; 5.098  ; 5.098  ;
; SW[8]       ; D[3]          ; 5.083  ; 5.083  ; 5.083  ; 5.083  ;
; SW[8]       ; D[4]          ; 5.083  ; 5.083  ; 5.083  ; 5.083  ;
; SW[8]       ; D[5]          ; 4.933  ; 4.933  ; 4.933  ; 4.933  ;
; SW[8]       ; D[6]          ; 4.967  ; 4.967  ; 4.967  ; 4.967  ;
; SW[8]       ; D[7]          ; 5.054  ; 5.054  ; 5.054  ; 5.054  ;
; SW[8]       ; LEDG[1]       ; 3.890  ;        ;        ; 3.890  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.820  ; 3.820  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.714  ; 3.714  ; 3.714  ; 3.714  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.724  ; 3.724  ; 3.724  ; 3.724  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.614  ; 3.614  ; 3.614  ; 3.614  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.624  ; 3.624  ; 3.624  ; 3.624  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.510  ; 3.510  ; 3.510  ; 3.510  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.373  ; 3.373  ; 3.373  ; 3.373  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.383  ; 3.383  ; 3.383  ; 3.383  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.594  ; 3.594  ; 3.594  ; 3.594  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.584  ; 3.584  ; 3.584  ; 3.584  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.527  ; 3.527  ; 3.527  ; 3.527  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.700  ; 3.700  ; 3.700  ; 3.700  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.690  ; 3.690  ; 3.690  ; 3.690  ;
; SW[9]       ; D[0]          ; 4.342  ; 4.342  ; 4.342  ; 4.342  ;
; SW[9]       ; D[1]          ; 5.191  ; 5.191  ; 5.191  ; 5.191  ;
; SW[9]       ; D[2]          ; 4.763  ; 4.763  ; 4.763  ; 4.763  ;
; SW[9]       ; D[3]          ; 4.605  ; 4.605  ; 4.605  ; 4.605  ;
; SW[9]       ; D[4]          ; 4.890  ; 4.890  ; 4.890  ; 4.890  ;
; SW[9]       ; D[5]          ; 4.354  ; 4.354  ; 4.354  ; 4.354  ;
; SW[9]       ; D[6]          ; 4.417  ; 4.417  ; 4.417  ; 4.417  ;
; SW[9]       ; D[7]          ; 4.636  ; 4.636  ; 4.636  ; 4.636  ;
; SW[9]       ; FL_ADDR[14]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; FL_ADDR[15]   ; 5.200  ; 5.200  ; 5.200  ; 5.200  ;
; SW[9]       ; FL_ADDR[16]   ; 5.021  ; 5.021  ; 5.021  ; 5.021  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.289  ; 5.289  ;        ;
; SW[9]       ; FL_CE_N       ; 5.338  ; 4.837  ; 4.837  ; 5.338  ;
; SW[9]       ; LEDG[0]       ; 5.268  ;        ;        ; 5.268  ;
; SW[9]       ; LEDG[1]       ; 5.314  ;        ;        ; 5.314  ;
; SW[9]       ; LEDG[3]       ;        ; 5.276  ; 5.276  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.738  ; 4.738  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.397  ; 4.397  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.344  ; 4.344  ;        ;
; SW[9]       ; LEDR[6]       ; 5.365  ;        ;        ; 5.365  ;
; SW[9]       ; LEDR[8]       ; 4.881  ;        ;        ; 4.881  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.244  ; 5.244  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.250  ; 5.250  ; 5.250  ; 5.250  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.260  ; 5.260  ; 5.260  ; 5.260  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.150  ; 5.150  ; 5.150  ; 5.150  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.160  ; 5.160  ; 5.160  ; 5.160  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.046  ; 5.046  ; 5.046  ; 5.046  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.909  ; 4.909  ; 4.909  ; 4.909  ;
; SW[9]       ; SRAM_DQ[7]    ; 4.919  ; 4.919  ; 4.919  ; 4.919  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.126  ; 5.126  ; 5.126  ; 5.126  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.116  ; 5.116  ; 5.116  ; 5.116  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.059  ; 5.059  ; 5.059  ; 5.059  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.193  ; 4.193  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.222  ; 6.222  ; 6.222  ; 6.222  ;
; WR_n        ; SRAM_DQ[1]    ; 6.232  ; 6.232  ; 6.232  ; 6.232  ;
; WR_n        ; SRAM_DQ[2]    ; 6.122  ; 6.122  ; 6.122  ; 6.122  ;
; WR_n        ; SRAM_DQ[3]    ; 6.132  ; 6.132  ; 6.132  ; 6.132  ;
; WR_n        ; SRAM_DQ[4]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[5]    ; 6.018  ; 6.018  ; 6.018  ; 6.018  ;
; WR_n        ; SRAM_DQ[6]    ; 5.881  ; 5.881  ; 5.881  ; 5.881  ;
; WR_n        ; SRAM_DQ[7]    ; 5.891  ; 5.891  ; 5.891  ; 5.891  ;
; WR_n        ; SRAM_DQ[8]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[9]    ; 6.097  ; 6.097  ; 6.097  ; 6.097  ;
; WR_n        ; SRAM_DQ[10]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_DQ[11]   ; 6.087  ; 6.087  ; 6.087  ; 6.087  ;
; WR_n        ; SRAM_DQ[12]   ; 6.030  ; 6.030  ; 6.030  ; 6.030  ;
; WR_n        ; SRAM_DQ[13]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[14]   ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; WR_n        ; SRAM_DQ[15]   ; 6.193  ; 6.193  ; 6.193  ; 6.193  ;
; WR_n        ; SRAM_WE_N     ; 5.558  ;        ;        ; 5.558  ;
; WR_n        ; U1OE_n        ; 7.304  ;        ;        ; 7.304  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 64    ; 64   ;
; Unconstrained Input Port Paths  ; 1551  ; 1551 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 1932  ; 1932 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 20 00:07:12 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.001      -203.804 clock_i 
    Info (332119):    -3.227       -12.133 A[2] 
    Info (332119):    -0.466        -0.466 sd_sel_q[0] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -14.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.592      -100.090 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):    -0.360        -0.360 sd_sel_q[0] 
    Info (332119):     0.147         0.000 clock_i 
Info (332146): Worst-case recovery slack is -0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.418        -0.418 clock_i 
    Info (332119):     4.296         0.000 A[2] 
Info (332146): Worst-case removal slack is -3.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.551       -31.907 A[2] 
    Info (332119):     1.170         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -3.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.086      -111.611 A[2] 
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.572       -57.814 clock_i 
    Info (332119):    -0.955        -3.112 A[2] 
    Info (332119):     0.167         0.000 sd_sel_q[0] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -6.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.615       -53.827 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.297        -0.297 clock_i 
    Info (332119):    -0.130        -0.130 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.300         0.000 clock_i 
    Info (332119):     1.991         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.116       -10.010 A[2] 
    Info (332119):     0.580         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.509       -67.012 A[2] 
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Mon Feb 20 00:07:13 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


