# Practical task 2: Development of complex combinational circuits in VHDL

Create VHDL code for a complex combinational device using the logical operators `not`, `and`, and `or`. The task is to write VHDL code for a device designed on the basis of the Minimum Disjunctive Normal Form (MDNF) of a logical function. The goal is to learn the methods of synthesizing and minimizing CS, as well as to gain practical skills in building synthesized circuits.

MDNF: $F(X_1, X_2, X_3, X_4) = \overline{X_2}X_4 + \overline{X_2}X_3 + \overline{X_1}X_2\overline{X_3} + X_1\overline{X_2}$

# Практичне завдання 2: Розроблення складних комбінаційних схем на мові VHDL

Створення VHDL-коду для складного комбінаційного пристрою з використанням логічних операторів `not`, `and`, та `or`. Завдання полягає у написанні VHDL-коду для пристрою, спроектованого на основі Мінімальної Диз'юнктивної Нормальної Форми (МДНФ) логічної функції. Мета полягає в вивченні методів синтезу та мінімізації КС, а також отриманні практичних навичок у побудові синтезованих схем.

МДНФ: $F(X_1, X_2, X_3, X_4) = \overline{X_2}X_4 + \overline{X_2}X_3 + \overline{X_1}X_2\overline{X_3} + X_1\overline{X_2}$
