Partition Merge report for DE1_SoC
Wed May 20 10:09:58 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Connections to In-System Debugging Instance "auto_signaltap_0"
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages
 10. Partition Merge Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Wed May 20 10:09:57 2015       ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; DE1_SoC                                     ;
; Top-level Entity Name           ; DE1_SoC                                     ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; 5,586 / 32,070 ( 17 % )                     ;
; Total registers                 ; 7684                                        ;
; Total pins                      ; 53 / 457 ( 12 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 67,328 / 4,065,280 ( 2 % )                  ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                   ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used        ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File              ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File              ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                                                                                                                                   ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Partition Name                 ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes                                                                                                          ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Top                            ; Disengaged             ; 79.30% (6341 / 7996)           ; 0.00% (0 / 7996)              ; Rapid Recompile disengaged: Design change is too large for Rapid Recompile, full compilation performed instead ;
; sld_hub:auto_hub               ; Engaged                ; 95.22% (259 / 272)             ; 89.34% (243 / 272)            ;                                                                                                                ;
; sld_signaltap:auto_signaltap_0 ; Engaged                ; 68.88% (4614 / 6699)           ; 68.28% (4574 / 6699)          ;                                                                                                                ;
; hard_block:auto_generated_inst ; Disengaged             ; n/a                            ; n/a                           ; Rapid Recompile disengaged: recompiling hard block partition because other partition(s) disengaged             ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                      ;
+------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------+---------+
; Name                                                                   ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                               ; Details ;
+------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------+---------+
; CLOCK_50                                                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                                        ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~1                                 ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]~3                                 ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]~5                                 ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]~8                                 ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]~10                                ; N/A     ;
; simpleCPU:cpu|ALUcontrol:translate|instr[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~11                                ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[0]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[10]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[11]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[12]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[13]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[14]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[15]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[16]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[17]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[18]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[19]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[1]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[20]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[21]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[22]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[23]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[24]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[25]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[26]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[27]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[28]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[29]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[2]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[30]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[31]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[3]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[4]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[5]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[6]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[7]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[8]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busA[9]                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[0]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[0]~2                                      ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[10]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[10]~3                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[11]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[11]~4                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[12]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[12]~5                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[13]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[13]~6                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[14]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[14]~7                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[15]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[15]~10                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[17]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[18]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[19]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[1]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[1]~13                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[20]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[21]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[22]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[23]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[24]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[25]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[26]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[27]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[28]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[29]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[2]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[2]~15                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[30]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[31]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[3]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[3]~16                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[4]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[4]~17                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[5]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[5]~18                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[6]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[6]~19                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[7]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[7]~20                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[8]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[8]~21                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[9]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[9]~22                                     ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|control[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUcontrol:translate|ALUin[0]~5_wirecell                          ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|control[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUcontrol:translate|ALUin[1]~2                                   ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|control[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUcontrol:translate|ALUin[2]~4                                   ; N/A     ;
; simpleCPU:cpu|ALUnit:logicUnit|negative                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~11                                    ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ALUop[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|Decoder0~2          ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ALUop[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr5~2_wirecell  ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ALUsrc                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr7~3           ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[0][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]         ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|Mem2Reg                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr3~2           ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|MemWrEn                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|Decoder0~3_wirecell ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[1]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[2]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[3]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[4]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[5]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[6]                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|RegDst                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr3~2_wirecell  ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[0]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~43                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[10]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[11]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[11]~45                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[12]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[13]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[14]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[15]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[16]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[17]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[18]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[19]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[1]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]~49                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[20]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[21]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[22]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[23]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[24]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[25]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[26]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[27]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[28]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[29]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[2]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]~53                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[30]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[31]                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~46                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[3]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]~54                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[4]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]~55                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[5]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[11]~45                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[6]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[7]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[7]~56                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[8]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[8]~57                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|imd[9]                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~1                                 ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[10]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[11]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~11                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[12]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~27                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[14]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[15]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~27                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[16]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[16]~29                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[17]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[17]~31                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[18]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[18]~32                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[19]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]~3                                 ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[20]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[20]~33                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~35                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[22]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[22]~37                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[23]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[29]~18                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[24]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[25]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[25]~41                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[26]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[26]~13                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[27]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[27]~15                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~20                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[29]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[29]~18                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]~5                                 ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[30]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[31]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[31]~17                               ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]~8                                 ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]~10                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~11                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[6]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[7]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[7]~25                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[8]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|CPUcontrol:controlFlow|instr[8]~28                                ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[9]                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx1[0]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx1[1]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx1[2]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx1[3]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx1[4]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx2[0]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx2[1]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx2[2]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx2[3]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|regAdx2[4]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|z                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|ALUnit:logicUnit|zns~11                                           ; N/A     ;
; simpleCPU:cpu|IMR                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                                                           ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][0]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][10]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][11]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][12]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][13]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][14]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][15]                                 ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][1]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][2]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][3]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][4]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][5]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][6]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][7]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][8]                                  ; N/A     ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][9]                                  ; N/A     ;
; simpleCPU:cpu|busB[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[0]~0                                                         ; N/A     ;
; simpleCPU:cpu|busB[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|busB[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[5]~4                                                         ; N/A     ;
; simpleCPU:cpu|busB[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|busB[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|busB[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[16]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[17]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[18]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[19]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[1]~7                                                         ; N/A     ;
; simpleCPU:cpu|busB[20]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[21]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[22]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[23]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[24]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[25]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[26]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[27]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[28]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[29]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[2]~8                                                         ; N/A     ;
; simpleCPU:cpu|busB[30]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[31]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[13]~3                                                        ; N/A     ;
; simpleCPU:cpu|busB[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[3]~1                                                         ; N/A     ;
; simpleCPU:cpu|busB[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[4]~5                                                         ; N/A     ;
; simpleCPU:cpu|busB[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[5]~4                                                         ; N/A     ;
; simpleCPU:cpu|busB[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|busB[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[7]~2                                                         ; N/A     ;
; simpleCPU:cpu|busB[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|busB[8]~6                                                         ; N/A     ;
; simpleCPU:cpu|busB[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|data[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[0]~0                                                         ; N/A     ;
; simpleCPU:cpu|data[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[10]~48                                                       ; N/A     ;
; simpleCPU:cpu|data[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[11]~44                                                       ; N/A     ;
; simpleCPU:cpu|data[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[12]~40                                                       ; N/A     ;
; simpleCPU:cpu|data[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[13]~36                                                       ; N/A     ;
; simpleCPU:cpu|data[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[14]~32                                                       ; N/A     ;
; simpleCPU:cpu|data[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[15]~28                                                       ; N/A     ;
; simpleCPU:cpu|data[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[1]~1                                                         ; N/A     ;
; simpleCPU:cpu|data[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[2]~2                                                         ; N/A     ;
; simpleCPU:cpu|data[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[3]~3                                                         ; N/A     ;
; simpleCPU:cpu|data[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[4]~24                                                        ; N/A     ;
; simpleCPU:cpu|data[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[5]~20                                                        ; N/A     ;
; simpleCPU:cpu|data[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[6]~16                                                        ; N/A     ;
; simpleCPU:cpu|data[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[7]~12                                                        ; N/A     ;
; simpleCPU:cpu|data[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[8]~8                                                         ; N/A     ;
; simpleCPU:cpu|data[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|data[9]~4                                                         ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read0[0]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read0[1]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read0[2]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read0[3]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read0[4]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read1[0]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read1[1]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read1[2]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read1[3]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|read1[4]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput0[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[0]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[10]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[11]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[12]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[13]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[14]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[15]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[16]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[17]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[18]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[19]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[1]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[20]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[21]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[22]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[23]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[24]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[25]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[26]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[27]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[28]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[29]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[2]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[30]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[31]                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[3]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[4]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[5]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[6]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[7]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[8]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|registerFile:regs|readOutput1[9]                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                             ; N/A     ;
; simpleCPU:cpu|rst                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]~_wirecell                                                                ; N/A     ;
; simpleCPU:cpu|rst                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]~_wirecell                                                                ; N/A     ;
; simpleCPU:cpu|writeData[0]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[0]~0                                                    ; N/A     ;
; simpleCPU:cpu|writeData[10]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[10]~3                                                   ; N/A     ;
; simpleCPU:cpu|writeData[11]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[11]~5                                                   ; N/A     ;
; simpleCPU:cpu|writeData[12]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[12]~6                                                   ; N/A     ;
; simpleCPU:cpu|writeData[13]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[13]~9                                                   ; N/A     ;
; simpleCPU:cpu|writeData[14]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[14]~10                                                  ; N/A     ;
; simpleCPU:cpu|writeData[15]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[15]~14                                                  ; N/A     ;
; simpleCPU:cpu|writeData[16]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[17]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[18]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[19]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[1]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[1]~17                                                   ; N/A     ;
; simpleCPU:cpu|writeData[20]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[21]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[22]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[23]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[24]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[25]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[26]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[27]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[28]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[29]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[2]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[2]~18                                                   ; N/A     ;
; simpleCPU:cpu|writeData[30]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[31]                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[16]~16                                                  ; N/A     ;
; simpleCPU:cpu|writeData[3]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[3]~19                                                   ; N/A     ;
; simpleCPU:cpu|writeData[4]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[4]~20                                                   ; N/A     ;
; simpleCPU:cpu|writeData[5]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[5]~21                                                   ; N/A     ;
; simpleCPU:cpu|writeData[6]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[6]~22                                                   ; N/A     ;
; simpleCPU:cpu|writeData[7]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[7]~23                                                   ; N/A     ;
; simpleCPU:cpu|writeData[8]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[8]~24                                                   ; N/A     ;
; simpleCPU:cpu|writeData[9]                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; simpleCPU:cpu|writeData[9]~25                                                   ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|gnd                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
; auto_signaltap_0|vcc                                                   ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                             ; N/A     ;
+------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                             ;
+-------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                            ; Partition ; Type          ; Location ; Status      ;
+-------------------------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                                        ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX0[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX1[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX2[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; HEX3[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; KEY[0]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; KEY[1]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; KEY[2]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; KEY[3]                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[0]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[1]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[2]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[3]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[4]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[5]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[6]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[7]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[8]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; LEDR[9]                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[0]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[1]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[2]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[3]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[4]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[5]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[6]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[7]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[8]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; SW[9]                                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; altera_reserved_tck                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; altera_reserved_tdi                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; altera_reserved_tdo                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; altera_reserved_tms                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_IMR                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_0_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_10_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_11_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_12_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_13_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_14_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_15_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_16_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_17_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_18_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_19_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_1_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_20_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_21_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_22_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_23_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_24_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_25_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_26_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_27_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_28_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_29_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_2_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_30_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_31_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_3_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_4_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_5_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_6_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_7_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_8_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_busB_9_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_ALUop_0_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_ALUop_1_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_ALUsrc               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_Mem2Reg              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_MemWrEn              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_RegDst               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_0_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_10_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_11_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_12_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_13_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_14_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_15_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_16_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_17_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_18_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_19_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_1_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_20_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_21_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_22_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_23_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_24_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_25_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_26_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_27_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_28_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_29_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_2_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_30_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_31_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_3_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_4_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_5_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_6_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_7_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_8_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_imd_9_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_0_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_10_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_11_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_12_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_13_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_14_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_15_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_16_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_17_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_18_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_19_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_1_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_20_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_21_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_22_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_23_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_24_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_25_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_26_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_27_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_28_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_29_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_2_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_30_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_31_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_3_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_4_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_5_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_6_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_7_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_8_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_instr_9_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_0__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_1__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_2__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_3__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_4__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_memInstr_SRAM_5__9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_pc_prgCount_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx1_0_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx1_1_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx1_2_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx1_3_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx1_4_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx2_0_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx2_1_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx2_2_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx2_3_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_regAdx2_4_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_controlFlow_z                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__0_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__10_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__11_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__12_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__13_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__14_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__15_           ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__1_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__2_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__3_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__4_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__5_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__6_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__7_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__8_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_dataMemory_SRAM_7__9_            ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_0_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_10_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_11_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_12_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_13_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_14_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_15_                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_1_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_2_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_3_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_4_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_5_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_6_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_7_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_8_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_data_9_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_0_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_10_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_11_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_12_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_13_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_14_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_15_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_16_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_17_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_18_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_19_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_1_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_20_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_21_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_22_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_23_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_24_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_25_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_26_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_27_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_28_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_29_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_2_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_30_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_31_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_3_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_4_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_5_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_6_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_7_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_8_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busA_9_                ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_0_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_10_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_11_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_12_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_13_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_14_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_15_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_16_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_17_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_18_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_19_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_1_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_20_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_21_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_22_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_23_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_24_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_25_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_26_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_27_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_28_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_29_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_2_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_30_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_31_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_3_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_4_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_5_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_6_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_7_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_8_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_busOut_9_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_control_0_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_control_1_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_control_2_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_logicUnit_negative               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read0_0_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read0_1_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read0_2_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read0_3_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read0_4_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read1_0_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read1_1_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read1_2_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read1_3_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_read1_4_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_0_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_10_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_11_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_12_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_13_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_14_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_15_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_16_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_17_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_18_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_19_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_1_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_20_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_21_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_22_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_23_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_24_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_25_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_26_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_27_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_28_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_29_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_2_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_30_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_31_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_3_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_4_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_5_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_6_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_7_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_8_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput0_9_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_0_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_10_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_11_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_12_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_13_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_14_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_15_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_16_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_17_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_18_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_19_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_1_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_20_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_21_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_22_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_23_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_24_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_25_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_26_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_27_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_28_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_29_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_2_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_30_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_31_             ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_3_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_4_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_5_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_6_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_7_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_8_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_regs_readOutput1_9_              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_rst                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_0_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_1_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_2_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_3_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_4_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_translate_instr_5_               ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_0_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_10_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_11_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_12_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_13_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_14_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_15_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_16_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_17_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_18_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_19_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_1_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_20_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_21_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_22_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_23_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_24_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_25_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_26_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_27_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_28_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_29_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_2_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_30_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_31_                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_3_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_4_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_5_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_6_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_7_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_8_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
; pre_syn.bp.cpu_writeData_9_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                 ;           ;               ;          ;             ;
+-------------------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 5410           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 3654           ;
;     -- 7 input functions                    ; 14             ;
;     -- 6 input functions                    ; 2893           ;
;     -- 5 input functions                    ; 105            ;
;     -- 4 input functions                    ; 126            ;
;     -- <=3 input functions                  ; 516            ;
;                                             ;                ;
; Dedicated logic registers                   ; 7684           ;
;                                             ;                ;
; I/O pins                                    ; 53             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 67328          ;
; Total DSP Blocks                            ; 0              ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 7380           ;
; Total fan-out                               ; 52575          ;
; Average fan-out                             ; 4.11           ;
+---------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_b884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 526          ; 128          ; 526          ; 67328 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Full Version
    Info: Processing started: Wed May 20 10:09:50 2015
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off DE1_SoC -c DE1_SoC --merge=on --recompile=on
Info (35007): Using synthesis netlist for partition "Top"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_hub:auto_hub"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 560 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 11795 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 39 output pins
    Info (21061): Implemented 11211 logic cells
    Info (21064): Implemented 526 RAM segments
Warning (20013): Ignored assignments for entity "altsyncram_a884" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_a884 -tag quartusii was ignored
Info (144001): Generated suppressed messages file C:/Users/rmui34/Desktop/Lab4/output_files/DE1_SoC.merge.smsg
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 826 megabytes
    Info: Processing ended: Wed May 20 10:09:58 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+-------------------------------------+
; Partition Merge Suppressed Messages ;
+-------------------------------------+
The suppressed messages can be found in C:/Users/rmui34/Desktop/Lab4/output_files/DE1_SoC.merge.smsg.


