Report.sources['./../../../OsvvmLibraries/UART/testbench_multiple_uarts/TbUart.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TbUart.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;TbUart\n--&nbsp;&nbsp;OSVVM&nbsp;Release:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;Testbench&nbsp;that&nbsp;connects&nbsp;UartTx&nbsp;and&nbsp;UartRx\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;1999&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1999.00&nbsp;&nbsp;&nbsp;&nbsp;Developed&nbsp;for&nbsp;SynthWorks&apos;&nbsp;Advanced&nbsp;VHDL&nbsp;Testbenches&nbsp;and&nbsp;Verification&nbsp;Class\n--&nbsp;&nbsp;&nbsp;&nbsp;05/2019&nbsp;&nbsp;&nbsp;2019.05&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;for&nbsp;OSVVM&nbsp;public&nbsp;release\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2020&nbsp;&nbsp;&nbsp;2020.01&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;license&nbsp;notice\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;1999&nbsp;-&nbsp;2020&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;\n&nbsp;&nbsp;use&nbsp;std.textio.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;\n&nbsp;&nbsp;library&nbsp;osvvm_uart&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm_uart.UartContext&nbsp;;\n&nbsp;\nentity&nbsp;TbUart&nbsp;is&nbsp;\n&nbsp;&nbsp;generic&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;NUM_UARTS&nbsp;:&nbsp;integer&nbsp;:=&nbsp;16\n&nbsp;&nbsp;)&nbsp;;&nbsp;\nend&nbsp;TbUart&nbsp;;\n&nbsp;\narchitecture&nbsp;TestHarness&nbsp;of&nbsp;TbUart&nbsp;is\n&nbsp;\n&nbsp;&nbsp;constant&nbsp;tperiod_Clk&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;10&nbsp;ns&nbsp;;\n&nbsp;&nbsp;constant&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;2&nbsp;ns&nbsp;;\n&nbsp;&nbsp;signal&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;:=&nbsp;&apos;0&apos;&nbsp;;\n&nbsp;&nbsp;signal&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;component&nbsp;TestCtrl&nbsp;is\n&nbsp;&nbsp;--&nbsp;Stimulus&nbsp;generation&nbsp;and&nbsp;synchronization\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;NUM_UARTS&nbsp;:&nbsp;integer&nbsp;:=&nbsp;16\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;UartTxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;InOut&nbsp;UartRecArrayType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;UartRxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;InOut&nbsp;UartRecArrayType&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;In&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;component&nbsp;TestCtrl&nbsp;;\n&nbsp;\n--&nbsp;&nbsp;signal&nbsp;UartTxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;UartRecArrayType&nbsp;(1&nbsp;to&nbsp;NUM_UARTS)&nbsp;;\n--&nbsp;&nbsp;signal&nbsp;UartRxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;UartRecArrayType&nbsp;(1&nbsp;to&nbsp;NUM_UARTS)&nbsp;;\n&nbsp;&nbsp;signal&nbsp;UartTxRec,&nbsp;UartRxRec&nbsp;:&nbsp;StreamRecArrayType(1&nbsp;to&nbsp;NUM_UARTS)(\n&nbsp;&nbsp;&nbsp;&nbsp;DataToModel&nbsp;&nbsp;&nbsp;(UartTb_DataType&apos;range),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;ParamToModel&nbsp;&nbsp;(UartTb_ErrorModeType&apos;range),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;DataFromModel&nbsp;(UartTb_DataType&apos;range),&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;ParamFromModel(UartTb_ErrorModeType&apos;range)&nbsp;\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;Uart&nbsp;Interface\n&nbsp;&nbsp;signal&nbsp;SerialData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector&nbsp;(1&nbsp;to&nbsp;NUM_UARTS)&nbsp;;\n&nbsp;\n&nbsp;\nbegin\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;--&nbsp;create&nbsp;Clock&nbsp;\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateClock&nbsp;(&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tperiod_Clk&nbsp;\n&nbsp;&nbsp;)&nbsp;&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;--&nbsp;create&nbsp;nReset&nbsp;\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateReset&nbsp;(&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;ResetActive&nbsp;=&gt;&nbsp;&apos;0&apos;,\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;7&nbsp;*&nbsp;tperiod_Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tpd\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;GenerateUartInstances&nbsp;:&nbsp;for&nbsp;GEN_UART&nbsp;in&nbsp;1&nbsp;to&nbsp;NUM_UARTS&nbsp;generate&nbsp;\n&nbsp;&nbsp;begin\n&nbsp;&nbsp;&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;UartTx_1&nbsp;:&nbsp;UartTx&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&quot;UartTx_&quot;&nbsp;&amp;&nbsp;to_string(GEN_UART)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;UartTxRec(GEN_UART),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SerialDataOut&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;SerialData(GEN_UART)&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;UartRx_1&nbsp;:&nbsp;UartRx&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MODEL_ID_NAME&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&quot;UartRx_&quot;&nbsp;&amp;&nbsp;to_string(GEN_UART)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;UartRxRec(GEN_UART),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SerialDataIn&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;SerialData(GEN_UART)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;generate&nbsp;GenerateUartInstances&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;TestCtrl_1&nbsp;:&nbsp;TestCtrl&nbsp;\n&nbsp;&nbsp;--&nbsp;Stimulus&nbsp;generation&nbsp;and&nbsp;synchronization\n&nbsp;&nbsp;------------------------------------------------------------\n&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;NUM_UARTS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;NUM_UARTS\n&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;UartTxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;UartTxRec,\n&nbsp;&nbsp;&nbsp;&nbsp;UartRxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;UartRxRec,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\nend&nbsp;TestHarness&nbsp;;';
Report.brushes['./../../../OsvvmLibraries/UART/testbench_multiple_uarts/TbUart.vhd'] = 'vhdl'
