////////////////////////////////////////////////////////////////
// Netlist generated by	: Custom Designer (TM) db::generateVerilog
// Date			: Sun Nov 24 14:50:50 CST 2024
////////////////////////////////////////////////////////////////
// Library Name	:	 tarea4
// Cell Name	:	 nor2out
// View Name	:	 verilog
////////////////////////////////////////////////////////////////
`timescale 1ps/1ps
module nor2out (
       input A,
       input B,
       output Q
);

assign Q=~(A|B);
 
endmodule
