CLK=CLK_P,CLK_N
MLVDS_FPGA=IO_TX_P17,IO_TX_P18,IO_TX_P19,IO_TX_P20,IO_RX_P17,IO_RX_P18,IO_RX_P19,IO_RX_P20,RE_DE_TX_P17,RE_DE_TX_P18,RE_DE_TX_P19,RE_DE_TX_P20,RE_DE_RX_P17,RE_DE_RX_P18,RE_DE_RX_P19,RE_DE_RX_P20
SDRAM_64=DDR3_64_DQ[0..63],DDR3_64_DM[0..7],DDR3_64_A[0..14],DDR3_64_BA[0..2],DDR3_64_DQS0_P,DDR3_64_DQS0_N,DDR3_64_DQS1_P,DDR3_64_DQS1_N,DDR3_64_DQS2_P,DDR3_64_DQS2_N,DDR3_64_DQS3_P,DDR3_64_DQS3_N,DDR3_64_DQS4_P,DDR3_64_DQS4_N,DDR3_64_DQS5_P,DDR3_64_DQS5_N,DDR3_64_DQS6_P,DDR3_64_DQS6_N,DDR3_64_DQS7_P,DDR3_64_DQS7_N,DDR3_64_CK_P,DDR3_64_CK_N,DDR3_64_CKE,DDR3_64_RST_N,DDR3_64_RAS_N,DDR3_64_CAS_N,DDR3_64_CS_N,DDR3_64_WE_N,DDR3_64_ODT
