TimeQuest Timing Analyzer report for QUSBEVB_REVA_EP2C20_Template
Wed Apr 25 18:08:47 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'
 13. Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 16. Slow Model Minimum Pulse Width: 'ifclk'
 17. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'
 32. Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'
 33. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 34. Fast Model Minimum Pulse Width: 'ifclk'
 35. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; QUSBEVB_REVA_EP2C20_Template                     ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F256C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; ifclk                             ; Base      ; 20.833 ; 48.0 MHz  ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { ifclk }                             ;
; inst1|altpll_component|pll|clk[0] ; Generated ; 66.665 ; 15.0 MHz  ; 0.000 ; 33.332 ; 50.00      ; 16        ; 5           ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[0] } ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 19.999 ; 50.0 MHz  ; 0.000 ; 9.999  ; 50.00      ; 24        ; 25          ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; 304.79 MHz ; 304.79 MHz      ; inst1|altpll_component|pll|clk[0] ;                                                       ;
; 810.37 MHz ; 449.84 MHz      ; inst1|altpll_component|pll|clk[1] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; 5.174  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 18.765 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.619 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 8.888  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.221 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 5.174  ; Retrasar_entrada:inst2|q5_Entrada             ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.019      ; 1.551      ;
; 63.384 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.018      ; 3.337      ;
; 63.504 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.018      ; 3.217      ;
; 63.737 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.966      ;
; 63.965 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.738      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.073 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.612      ;
; 64.074 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.019     ; 2.610      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.130 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.555      ;
; 64.131 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.019     ; 2.553      ;
; 64.177 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.019      ; 2.545      ;
; 64.206 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.018      ; 2.515      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.018     ; 2.367      ;
; 64.319 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.019     ; 2.365      ;
; 64.326 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.018      ; 2.395      ;
; 64.353 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.350      ;
; 64.403 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.300      ;
; 64.433 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.270      ;
; 64.483 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.220      ;
; 64.513 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.190      ;
; 64.516 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.187      ;
; 64.520 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.183      ;
; 64.563 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.140      ;
; 64.593 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.110      ;
; 64.596 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.107      ;
; 64.642 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.061      ;
; 64.643 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.060      ;
; 64.673 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.030      ;
; 64.676 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 2.027      ;
; 64.722 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.981      ;
; 64.723 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.980      ;
; 64.753 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.950      ;
; 64.756 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.947      ;
; 64.769 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.934      ;
; 64.801 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.902      ;
; 64.802 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.901      ;
; 64.803 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.900      ;
; 64.836 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.867      ;
; 64.849 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.854      ;
; 64.881 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.822      ;
; 64.882 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.821      ;
; 64.916 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.787      ;
; 64.927 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.776      ;
; 64.929 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.774      ;
; 64.933 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.770      ;
; 64.961 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.742      ;
; 64.961 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.742      ;
; 64.962 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.741      ;
; 64.977 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.726      ;
; 64.999 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.019      ; 1.723      ;
; 65.007 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.696      ;
; 65.009 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.694      ;
; 65.013 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.690      ;
; 65.154 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.001     ; 1.548      ;
; 65.318 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.385      ;
; 65.343 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.360      ;
; 65.372 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.331      ;
; 65.386 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.317      ;
; 65.390 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.313      ;
; 65.394 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.309      ;
; 65.394 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.309      ;
; 65.395 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.308      ;
; 65.410 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.293      ;
; 65.441 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.262      ;
; 65.441 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.262      ;
; 65.445 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.258      ;
; 65.449 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.254      ;
; 65.457 ; control_disparo:inst|cuenta_180[0]            ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.246      ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 18.765 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.272      ;
; 18.991 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.046      ;
; 19.128 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.909      ;
; 19.129 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.908      ;
; 19.132 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.905      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.625 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.667 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.953      ;
; 0.746 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.032      ;
; 0.770 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.960 ; control_disparo:inst|cuenta_180[0]            ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.968 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 1.007 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.022 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.027 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.313      ;
; 1.031 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.045 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.074 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.360      ;
; 1.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.385      ;
; 1.241 ; Retrasar_entrada:inst2|q5_Entrada             ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.019      ; 1.551      ;
; 1.263 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.548      ;
; 1.282 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.404 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.408 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.410 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.418 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.019      ; 1.723      ;
; 1.440 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.455 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.484 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.488 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.490 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.501 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.787      ;
; 1.510 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.535 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.568 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.581 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.867      ;
; 1.614 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.900      ;
; 1.615 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.616 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.902      ;
; 1.648 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.661 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.947      ;
; 1.664 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.950      ;
; 1.694 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.695 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.741 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.027      ;
; 1.744 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.030      ;
; 1.774 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.060      ;
; 1.775 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.061      ;
; 1.821 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
; 1.824 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.110      ;
; 1.854 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.140      ;
; 1.897 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.183      ;
; 1.901 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.187      ;
; 1.904 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.190      ;
; 1.934 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.220      ;
; 1.958 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.262      ;
; 1.984 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.270      ;
; 2.014 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.300      ;
; 2.051 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.019      ; 2.356      ;
; 2.064 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.091 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.395      ;
; 2.098 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 2.365      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.099 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.367      ;
; 2.211 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.515      ;
; 2.286 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 2.553      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.287 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.555      ;
; 2.343 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 2.610      ;
; 2.344 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.612      ;
; 2.344 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.612      ;
; 2.344 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 2.612      ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.619 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.905      ;
; 0.622 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.909      ;
; 0.760 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.046      ;
; 0.986 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.272      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.202 ; 20.833       ; 2.631          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~0                  ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~1                  ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~0_OTERM5       ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~1_OTERM1       ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~0                  ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~1                  ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~0_OTERM5       ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~1_OTERM1       ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~0|clk                              ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~1|clk                              ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~0_NEW_REG4|clk                 ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~1_NEW_REG0|clk                 ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]~9_NEW_REG24|clk            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]~11_NEW_REG22|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]~13_NEW_REG20|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]~15_NEW_REG18|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]~17_NEW_REG16|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]~19_NEW_REG14|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]~21_NEW_REG12|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]~23_NEW_REG10|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]~25_NEW_REG8|clk            ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~0|clk                              ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~1|clk                              ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~0_NEW_REG4|clk                 ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~1_NEW_REG0|clk                 ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]~9_NEW_REG24|clk            ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]~11_NEW_REG22|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]~13_NEW_REG20|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]~15_NEW_REG18|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]~17_NEW_REG16|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]~19_NEW_REG14|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]~21_NEW_REG12|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]~23_NEW_REG10|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]~25_NEW_REG8|clk            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 7.658 ; 7.658 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 6.765 ; 6.765 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -6.556 ; -6.556 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -6.517 ; -6.517 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 6.223 ; 6.223 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 6.996 ; 6.996 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 5.924 ; 5.924 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 7.816 ; 7.816 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 6.488 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 5.799 ; 5.799 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 5.623 ; 5.623 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 5.924 ; 5.924 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 6.488 ; 7.582 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 6.488 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; IO_E3      ; IO_C1       ;    ; 11.898 ; 11.898 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; IO_E3      ; IO_C1       ;    ; 11.898 ; 11.898 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; 6.057  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 19.474 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.241 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 8.999  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.332 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 6.057  ; Retrasar_entrada:inst2|q5_Entrada             ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.011      ; 0.654      ;
; 65.461 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 1.245      ;
; 65.493 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 1.213      ;
; 65.574 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.123      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.603 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.085      ;
; 65.605 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.083      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.618 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.070      ;
; 65.620 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.068      ;
; 65.639 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.058      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.686 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.002      ;
; 65.688 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; -0.009     ; 1.000      ;
; 65.696 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 1.010      ;
; 65.739 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.958      ;
; 65.750 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 0.956      ;
; 65.767 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.930      ;
; 65.774 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.923      ;
; 65.782 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 0.924      ;
; 65.802 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.895      ;
; 65.809 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.888      ;
; 65.818 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.879      ;
; 65.837 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.860      ;
; 65.844 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.853      ;
; 65.852 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.845      ;
; 65.853 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.844      ;
; 65.872 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.825      ;
; 65.879 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.818      ;
; 65.888 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.809      ;
; 65.888 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.809      ;
; 65.907 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.790      ;
; 65.914 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.783      ;
; 65.923 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.774      ;
; 65.923 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.774      ;
; 65.942 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.755      ;
; 65.942 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.755      ;
; 65.957 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.740      ;
; 65.958 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.739      ;
; 65.958 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.739      ;
; 65.977 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.720      ;
; 65.985 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.009      ; 0.721      ;
; 65.992 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.705      ;
; 65.993 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.704      ;
; 65.993 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.704      ;
; 66.008 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.689      ;
; 66.011 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.686      ;
; 66.012 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.685      ;
; 66.027 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.670      ;
; 66.027 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.670      ;
; 66.028 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.669      ;
; 66.036 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.661      ;
; 66.039 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.658      ;
; 66.043 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.654      ;
; 66.046 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.651      ;
; 66.047 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.650      ;
; 66.103 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.594      ;
; 66.126 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.571      ;
; 66.143 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.554      ;
; 66.161 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.536      ;
; 66.165 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.532      ;
; 66.167 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.530      ;
; 66.167 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.530      ;
; 66.168 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.529      ;
; 66.176 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.521      ;
; 66.182 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.515      ;
; 66.184 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.513      ;
; 66.185 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.512      ;
; 66.186 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.511      ;
; 66.192 ; control_disparo:inst|cuenta_180[0]            ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 0.505      ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 19.474 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.557      ;
; 19.557 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.474      ;
; 19.637 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.394      ;
; 19.637 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.394      ;
; 19.638 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.393      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.267 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.419      ;
; 0.269 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.421      ;
; 0.291 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.301 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.453      ;
; 0.353 ; control_disparo:inst|cuenta_180[0]            ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.359 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.377 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.402 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~1                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.419 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.442 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.594      ;
; 0.486 ; Retrasar_entrada:inst2|q5_Entrada             ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.011      ; 0.654      ;
; 0.498 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.517 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.533 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.552 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.560 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.721      ;
; 0.564 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.568 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.587 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.740      ;
; 0.603 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.622 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.631 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.638 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.657 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.666 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.673 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.692 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.845      ;
; 0.701 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.853      ;
; 0.704 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.865      ;
; 0.708 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.860      ;
; 0.727 ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.879      ;
; 0.733 ; control_disparo:inst|cuenta_180[4]            ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.894      ;
; 0.736 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.888      ;
; 0.743 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.763 ; control_disparo:inst|LessThan0~0_OTERM5       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.924      ;
; 0.771 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.778 ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.795 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[1]~0                  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.956      ;
; 0.806 ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.958      ;
; 0.843 ; control_disparo:inst|LessThan0~1_OTERM1       ; control_disparo:inst|EA[0]                    ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.004      ;
; 0.857 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.000      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.859 ; control_disparo:inst|EA[1]~1                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.002      ;
; 0.925 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.068      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~1_OTERM1       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|LessThan0~0_OTERM5       ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[0]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.927 ; control_disparo:inst|EA[1]~0                  ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.070      ;
; 0.940 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]            ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.083      ;
; 0.942 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.085      ;
; 0.942 ; control_disparo:inst|EA[0]                    ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.085      ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.241 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.322 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.474      ;
; 0.405 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.557      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.453 ; 20.833       ; 2.380          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~0                  ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~1                  ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~0_OTERM5       ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~1_OTERM1       ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~0                  ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]~1                  ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~0_OTERM5       ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|LessThan0~1_OTERM1       ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]~9_OTERM25  ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]~11_OTERM23 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]~13_OTERM21 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]~15_OTERM19 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]~17_OTERM17 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]~19_OTERM15 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]~21_OTERM13 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]~23_OTERM11 ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]~25_OTERM9  ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~0|clk                              ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~1|clk                              ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~0_NEW_REG4|clk                 ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~1_NEW_REG0|clk                 ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]~9_NEW_REG24|clk            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]~11_NEW_REG22|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]~13_NEW_REG20|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]~15_NEW_REG18|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]~17_NEW_REG16|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]~19_NEW_REG14|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]~21_NEW_REG12|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]~23_NEW_REG10|clk           ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]~25_NEW_REG8|clk            ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~0|clk                              ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]~1|clk                              ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~0_NEW_REG4|clk                 ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|LessThan0~1_NEW_REG0|clk                 ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]~9_NEW_REG24|clk            ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]~11_NEW_REG22|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]~13_NEW_REG20|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]~15_NEW_REG18|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]~17_NEW_REG16|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]~19_NEW_REG14|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]~21_NEW_REG12|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]~23_NEW_REG10|clk           ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]~25_NEW_REG8|clk            ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 4.204 ; 4.204 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 3.922 ; 3.922 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -3.793 ; -3.793 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.802 ; -3.802 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 2.434 ; 2.434 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 2.669 ; 2.669 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 2.510 ; 2.510 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 3.159 ; 3.159 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 2.530 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 2.281 ; 2.281 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 2.203 ; 2.203 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 2.510 ; 2.510 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 2.530 ; 3.081 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 2.530 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; IO_E3      ; IO_C1       ;    ; 5.883 ; 5.883 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; IO_E3      ; IO_C1       ;    ; 5.883 ; 5.883 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 5.174  ; 0.215 ; N/A      ; N/A     ; 8.888               ;
;  ifclk                             ; N/A    ; N/A   ; N/A      ; N/A     ; 10.416              ;
;  inst1|altpll_component|pll|clk[0] ; 5.174  ; 0.215 ; N/A      ; N/A     ; 32.221              ;
;  inst1|altpll_component|pll|clk[1] ; 18.765 ; 0.241 ; N/A      ; N/A     ; 8.888               ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  ifclk                             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 7.658 ; 7.658 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 6.765 ; 6.765 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -3.793 ; -3.793 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.802 ; -3.802 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 6.223 ; 6.223 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 6.996 ; 6.996 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 5.924 ; 5.924 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 7.816 ; 7.816 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 6.488 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; ifclk      ; 2.281 ; 2.281 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk      ; 2.203 ; 2.203 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb0       ; ifclk      ; 2.510 ; 2.510 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ; 2.530 ; 3.081 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pb1       ; ifclk      ;       ; 2.530 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; IO_E3      ; IO_C1       ;    ; 11.898 ; 11.898 ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; IO_E3      ; IO_C1       ;    ; 5.883 ; 5.883 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 114      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 114      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Wed Apr 25 18:08:41 2012
Info: Command: quartus_sta CSN_fpga -c QUSBEVB_REVA_EP2C20_Template
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'QUSBEVB_REVA_EP2C20_Template.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.833 -waveform {0.000 10.416} -name ifclk ifclk
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 16 -multiply_by 5 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[0]} {inst1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 24 -multiply_by 25 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.174         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):    18.765         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.619         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.888         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.221         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "IO_D2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_C1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pa4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pb1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pb0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 6.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.057         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):    19.474         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.241         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.999         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.332         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 232 megabytes
    Info: Processing ended: Wed Apr 25 18:08:47 2012
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


