# 프로젝트명

## 개요
이 프로젝트는 Verilog 및 System Verilog를 사용하여 하드웨어 설계를 위한 코드를 개발합니다. 본 문서는 기본적인 코드 구조와 주요 개념을 소개하며, 효율적인 코딩 관행을 위한 가이드를 제공합니다.

## 주요 개념

### 포트와 Wire 선언
- 포트 정의 시 자동으로 'wire' 타입으로 선언됩니다.
- 'wire'는 연속적으로 드라이빙되는 신호에 주로 사용됩니다.

### Output 선언
- Output 포트는 일반적으로 'output reg'로 선언됩니다.
- 이는 출력 신호가 레지스터 타입을 갖는다는 의미입니다.

### Input Port와 Reg
- Input 포트에 'reg' 타입은 일반적으로 사용되지 않습니다.
- 2차원 이상의 배열을 'reg'로 선언 시 문제가 발생할 수 있으며, 이 경우 'wire'로 받은 후 내부에서 'reg'로 변환하는 것이 좋습니다.

### 계층 구조 및 Verilog의 특징
- 파일은 계층 구조로 구성됩니다.
- 'wire'와 'reg' 사용의 복잡성을 해결하기 위해 System Verilog 사용을 권장합니다.

### Synthesis 관련 조언
- 'if' 문 내에 신티시스 명령어가 너무 많으면 무시될 수 있습니다.
- 'for'문 사용을 권장합니다.

## 프로젝트 접근 방식
- 효율성을 위해 원 코드를 최대한 유지하며 수정을 최소화합니다.
- 필요한 수정 사항이 있을 경우, 프로젝트의 목적과 일관성을 유지하면서 진행합니다.
