TimeQuest Timing Analyzer report for SLAVE
Sun Dec 02 07:01:12 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 13. Slow 1200mV 85C Model Setup: 'i_CLK'
 14. Slow 1200mV 85C Model Setup: 'i_SCL'
 15. Slow 1200mV 85C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 16. Slow 1200mV 85C Model Hold: 'i_CLK'
 17. Slow 1200mV 85C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 18. Slow 1200mV 85C Model Hold: 'i_SCL'
 19. Slow 1200mV 85C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 20. Slow 1200mV 85C Model Recovery: 'i_SCL'
 21. Slow 1200mV 85C Model Removal: 'i_SCL'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'i_SCL'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 42. Slow 1200mV 0C Model Setup: 'i_CLK'
 43. Slow 1200mV 0C Model Setup: 'i_SCL'
 44. Slow 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 45. Slow 1200mV 0C Model Hold: 'i_CLK'
 46. Slow 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 47. Slow 1200mV 0C Model Hold: 'i_SCL'
 48. Slow 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 49. Slow 1200mV 0C Model Recovery: 'i_SCL'
 50. Slow 1200mV 0C Model Removal: 'i_SCL'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'i_SCL'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 70. Fast 1200mV 0C Model Setup: 'i_CLK'
 71. Fast 1200mV 0C Model Setup: 'i_SCL'
 72. Fast 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 73. Fast 1200mV 0C Model Hold: 'i_CLK'
 74. Fast 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 75. Fast 1200mV 0C Model Hold: 'i_SCL'
 76. Fast 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 77. Fast 1200mV 0C Model Recovery: 'i_SCL'
 78. Fast 1200mV 0C Model Removal: 'i_SCL'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'i_SCL'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Slow Corner Signal Integrity Metrics
100. Fast Corner Signal Integrity Metrics
101. Setup Transfers
102. Hold Transfers
103. Recovery Transfers
104. Removal Transfers
105. Report TCCS
106. Report RSKM
107. Unconstrained Paths
108. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SLAVE                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; i_CLK                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK }                                  ;
; i_SCL                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SCL }                                  ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { STM_SLAVE:U_STM_SLAVE|state.st_ID }      ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 413.05 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 420.17 MHz ; 250.0 MHz       ; i_SCL      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; -3.761 ; -3.761        ;
; i_CLK                                  ; -2.069 ; -12.137       ;
; i_SCL                                  ; -1.380 ; -26.960       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.370 ; -1.029        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_CLK                                  ; -0.265 ; -0.643        ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.104 ; -0.815        ;
; i_SCL                                  ; 0.367  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.109  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_SCL ; -1.750 ; -8.750                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; i_SCL ; 2.326 ; 0.000                 ;
+-------+-------+-----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_SCL                                  ; -3.000 ; -39.000       ;
; i_CLK                                  ; -3.000 ; -16.000       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.416  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 0.423  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                              ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -3.761 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -2.255     ; 0.988      ;
; -3.460 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -1.690     ; 1.252      ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                                                                                                           ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.069 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.606      ;
; -2.066 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.603      ;
; -2.063 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.600      ;
; -2.060 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.597      ;
; -2.013 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.550      ;
; -2.012 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.550      ;
; -1.995 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.533      ;
; -1.995 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.533      ;
; -1.986 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.523      ;
; -1.973 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.511      ;
; -1.929 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.466      ;
; -1.924 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.461      ;
; -1.866 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.403      ;
; -1.821 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.359      ;
; -1.812 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.349      ;
; -1.809 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.346      ;
; -1.765 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.302      ;
; -1.762 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.299      ;
; -1.737 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.274      ;
; -1.733 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.271      ;
; -1.725 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.263      ;
; -1.657 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.063      ; 2.195      ;
; -1.650 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.187      ;
; -1.643 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 2.180      ;
; -1.560 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.639      ;
; -1.559 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.639      ;
; -1.550 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.630      ;
; -1.550 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.630      ;
; -1.533 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.612      ;
; -1.528 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.608      ;
; -1.476 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.555      ;
; -1.471 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.550      ;
; -1.421 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.650     ; 1.766      ;
; -1.416 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.495      ;
; -1.375 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.721      ;
; -1.373 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.719      ;
; -1.373 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.719      ;
; -1.371 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.717      ;
; -1.368 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.448      ;
; -1.292 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.371      ;
; -1.280 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.360      ;
; -1.276 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.356      ;
; -1.204 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.605      ; 2.284      ;
; -1.198 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.277      ;
; -1.197 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 2.276      ;
; -1.177 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.523      ;
; -1.175 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.521      ;
; -1.175 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.521      ;
; -1.173 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.649     ; 1.519      ;
; -1.134 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.671      ;
; -1.131 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.668      ;
; -1.119 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.061     ; 2.053      ;
; -1.101 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.650     ; 1.446      ;
; -1.033 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.570      ;
; -1.030 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.567      ;
; -1.007 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.827     ; 1.155      ;
; -1.004 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.043     ; 1.956      ;
; -0.970 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.043     ; 1.922      ;
; -0.937 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.828     ; 1.084      ;
; -0.843 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.380      ;
; -0.840 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.377      ;
; -0.829 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.762      ;
; -0.827 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.760      ;
; -0.827 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.760      ;
; -0.825 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.758      ;
; -0.806 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.043     ; 1.758      ;
; -0.805 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.062      ; 1.342      ;
; -0.772 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.043     ; 1.724      ;
; -0.733 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.285     ; 1.423      ;
; -0.673 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.459      ; 2.127      ;
; -0.667 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.177      ; 1.839      ;
; -0.557 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.490      ;
; -0.555 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.488      ;
; -0.555 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.488      ;
; -0.553 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.062     ; 1.486      ;
; -0.544 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.458      ; 1.997      ;
; -0.510 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.458      ; 1.963      ;
; -0.278 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.458      ; 1.731      ;
; -0.261 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.604      ; 1.340      ;
; -0.238 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.458      ; 1.691      ;
; -0.215 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.485      ; 3.384      ;
; -0.213 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.485      ; 3.382      ;
; -0.213 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.485      ; 3.382      ;
; -0.211 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.485      ; 3.380      ;
; -0.125 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.485      ; 3.304      ;
; -0.123 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.485      ; 3.302      ;
; -0.123 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.485      ; 3.302      ;
; -0.121 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.485      ; 3.300      ;
; -0.068 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 3.027      ; 3.779      ;
; -0.054 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.484      ; 3.222      ;
; 0.044  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.484      ; 3.134      ;
; 0.097  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.042     ; 0.856      ;
; 0.110  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.044     ; 0.841      ;
; 0.126  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 3.027      ; 3.585      ;
; 0.150  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.500        ; 2.330      ; 2.655      ;
; 0.182  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 3.027      ; 3.539      ;
; 0.197  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.485      ; 3.472      ;
; 0.199  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.485      ; 3.470      ;
; 0.199  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.485      ; 3.470      ;
; 0.201  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.485      ; 3.468      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_SCL'                                                                                                                              ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.380 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.313      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.373 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.306      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.290      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.283      ;
; -1.280 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.213      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.189      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.174      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.224 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.157      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.209 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.142      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.083 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.016      ;
; -1.069 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 2.002      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.060 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.993      ;
; -1.034 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.967      ;
; -1.006 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.531      ; 1.210      ;
; -0.957 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.890      ;
; -0.816 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.531      ; 1.020      ;
; -0.716 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.649      ;
; -0.710 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.643      ;
; -0.593 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 1.190      ;
; -0.580 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.513      ;
; -0.569 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.502      ;
; -0.505 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.438      ;
; -0.464 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.397      ;
; -0.460 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.062     ; 1.393      ;
; -0.375 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 0.972      ;
; -0.359 ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 0.956      ;
; -0.259 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 1.000        ; -0.075     ; 1.179      ;
; -0.247 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 0.844      ;
; -0.245 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 0.842      ;
; -0.241 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.398     ; 0.838      ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                     ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.370 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 1.000        ; 0.185      ; 0.672      ;
; -0.291 ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.820      ; 0.548      ;
; -0.280 ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.822      ; 0.548      ;
; -0.088 ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.821      ; 0.548      ;
; 0.036  ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.818      ; 0.548      ;
; 0.042  ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.821      ; 0.548      ;
; 0.045  ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.822      ; 0.548      ;
; 0.045  ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.821      ; 0.548      ;
; 0.045  ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.821      ; 0.548      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                                                                                                            ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.265 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 3.134      ; 3.245      ;
; -0.202 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 3.134      ; 3.308      ;
; -0.176 ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.000        ; 2.414      ; 2.435      ;
; -0.152 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 3.134      ; 3.368      ;
; -0.089 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 3.134      ; 3.431      ;
; 0.005  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.568      ; 2.949      ;
; 0.035  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.569      ; 2.980      ;
; 0.075  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.569      ; 3.020      ;
; 0.117  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.569      ; 3.062      ;
; 0.118  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.569      ; 3.063      ;
; 0.125  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 3.134      ; 3.135      ;
; 0.148  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.568      ; 3.102      ;
; 0.188  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 3.134      ; 3.198      ;
; 0.191  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 3.134      ; 3.211      ;
; 0.228  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.569      ; 3.183      ;
; 0.228  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.569      ; 3.183      ;
; 0.230  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.569      ; 3.185      ;
; 0.231  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.569      ; 3.186      ;
; 0.254  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 3.134      ; 3.274      ;
; 0.280  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.643      ; 1.080      ;
; 0.345  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.649      ; 1.151      ;
; 0.358  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.434  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.649      ; 1.240      ;
; 0.452  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; -0.500       ; 2.414      ; 2.563      ;
; 0.460  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.569      ; 2.905      ;
; 0.471  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.568      ; 2.915      ;
; 0.505  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.569      ; 2.950      ;
; 0.507  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.569      ; 2.952      ;
; 0.508  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.569      ; 2.953      ;
; 0.541  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.044      ; 0.742      ;
; 0.545  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.568      ; 2.999      ;
; 0.559  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.042      ; 0.758      ;
; 0.571  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.569      ; 3.026      ;
; 0.571  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.569      ; 3.026      ;
; 0.573  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.569      ; 3.028      ;
; 0.574  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.569      ; 3.029      ;
; 0.684  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.649      ; 1.490      ;
; 0.744  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 1.236      ;
; 0.917  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.649      ; 1.723      ;
; 0.970  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.189      ;
; 1.086  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.305      ;
; 1.086  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.305      ;
; 1.088  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.307      ;
; 1.089  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.308      ;
; 1.109  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.650      ; 1.916      ;
; 1.146  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 0.845      ;
; 1.182  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.355      ; 1.694      ;
; 1.229  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.082     ; 1.344      ;
; 1.256  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.475      ;
; 1.256  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.475      ;
; 1.258  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.062      ; 1.477      ;
; 1.291  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.459     ; 0.989      ;
; 1.307  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.234      ;
; 1.309  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.043      ; 1.509      ;
; 1.350  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.277      ;
; 1.351  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.278      ;
; 1.362  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.043      ; 1.562      ;
; 1.390  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.043      ; 1.590      ;
; 1.439  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.138      ;
; 1.453  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.043      ; 1.653      ;
; 1.470  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.648     ; 1.019      ;
; 1.515  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.442      ;
; 1.516  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.443      ;
; 1.516  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.647     ; 1.066      ;
; 1.543  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.470      ;
; 1.544  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 1.471      ;
; 1.569  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.459     ; 1.267      ;
; 1.603  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.095      ;
; 1.625  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.324      ;
; 1.627  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.326      ;
; 1.628  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.327      ;
; 1.658  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.150      ;
; 1.670  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.063      ; 1.890      ;
; 1.673  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.165      ;
; 1.679  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.171      ;
; 1.706  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.405      ;
; 1.706  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.405      ;
; 1.709  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.458     ; 1.408      ;
; 1.745  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.237      ;
; 1.753  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.245      ;
; 1.841  ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.333      ;
; 1.888  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.380      ;
; 1.929  ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.421      ;
; 1.930  ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.422      ;
; 1.972  ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.464      ;
; 2.003  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.495      ;
; 2.003  ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.495      ;
; 2.009  ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.501      ;
; 2.028  ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.520      ;
; 2.029  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.795      ; 2.521      ;
; 2.084  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.011      ;
; 2.132  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.059      ;
; 2.147  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.074      ;
; 2.160  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.087      ;
; 2.210  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.137      ;
; 2.211  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.138      ;
; 2.219  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.146      ;
; 2.224  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.151      ;
; 2.225  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.152      ;
; 2.234  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.230      ; 2.161      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.104 ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.086      ; 0.512      ;
; -0.103 ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.085      ; 0.512      ;
; -0.102 ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.084      ; 0.512      ;
; -0.102 ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.084      ; 0.512      ;
; -0.102 ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.084      ; 0.512      ;
; -0.102 ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.084      ; 0.512      ;
; -0.101 ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.083      ; 0.512      ;
; -0.099 ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 1.081      ; 0.512      ;
; 0.063  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.000        ; 0.475      ; 0.568      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_SCL'                                                                                                                              ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.367 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|w_DATA[8]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.599      ;
; 0.395 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|w_DATA[7]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.398      ; 0.950      ;
; 0.472 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|w_DATA[13]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.704      ;
; 0.475 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|w_DATA[12]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.707      ;
; 0.486 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|w_DATA[4]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.704      ;
; 0.487 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|w_DATA[6]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.705      ;
; 0.506 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|w_DATA[11]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.738      ;
; 0.509 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|w_DATA[14]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.741      ;
; 0.524 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.742      ;
; 0.525 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.743      ;
; 0.538 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.756      ;
; 0.565 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 0.785      ;
; 0.590 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[0]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 0.809      ;
; 0.613 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|w_DATA[9]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 0.845      ;
; 0.627 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|w_DATA[2]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.845      ;
; 0.631 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|w_DATA[1]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.849      ;
; 0.664 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.882      ;
; 0.669 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.887      ;
; 0.671 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.721      ; 0.932      ;
; 0.704 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 0.923      ;
; 0.705 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.601      ;
; 0.726 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 0.945      ;
; 0.803 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|w_DATA[3]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.021      ;
; 0.819 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|w_DATA[5]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.037      ;
; 0.839 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.057      ;
; 0.840 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.075      ; 1.072      ;
; 0.841 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.737      ;
; 0.845 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.721      ; 1.106      ;
; 0.846 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.742      ;
; 0.848 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.744      ;
; 0.848 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.744      ;
; 0.853 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.072      ;
; 0.857 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.076      ;
; 0.859 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.078      ;
; 0.940 ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.836      ;
; 0.969 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.188      ;
; 0.969 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.188      ;
; 0.979 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.198      ;
; 0.984 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 0.880      ;
; 1.045 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.264      ;
; 1.089 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.308      ;
; 1.217 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.261     ; 1.113      ;
; 1.222 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.441      ;
; 1.224 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.443      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.645 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.863      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.666 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.885      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.696 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.914      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.717 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.936      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.747 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.965      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.768 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.987      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
; 1.790 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 2.008      ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                              ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 3.109 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -1.570     ; 1.059      ;
; 3.456 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -2.112     ; 0.864      ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_SCL'                                                                                           ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.750 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; 0.500        ; -0.973     ; 1.272      ;
; -1.750 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; 0.500        ; -0.973     ; 1.272      ;
; -1.750 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; 0.500        ; -0.973     ; 1.272      ;
; -1.750 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; 0.500        ; -0.973     ; 1.272      ;
; -1.750 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; 0.500        ; -0.973     ; 1.272      ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_SCL'                                                                                           ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.326 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; -0.500       ; -0.793     ; 1.210      ;
; 2.326 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; -0.500       ; -0.793     ; 1.210      ;
; 2.326 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; -0.500       ; -0.793     ; 1.210      ;
; 2.326 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; -0.500       ; -0.793     ; 1.210      ;
; 2.326 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; -0.500       ; -0.793     ; 1.210      ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_SCL'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_SCL ; Rise       ; i_SCL                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; i_SCL~input|o             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[0]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[1]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[2]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[3]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[4]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[10]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[11]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[12]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[13]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[14]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[15]~reg0|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[8]~reg0|clk  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[9]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[0]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[1]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[2]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[3]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[4]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[5]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[6]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[7]~reg0|clk  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[0]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[1]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[2]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[3]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[4]|clk       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.175 ; 0.310 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; 1.301 ; 1.714 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.499 ; 0.568 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; 1.658 ; 2.067 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; 1.842 ; 2.287 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.136  ; 0.008  ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; -0.936 ; -1.330 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; -0.294 ; -0.365 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; -1.290 ; -1.689 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; -0.796 ; -1.218 ; Fall       ; i_SCL           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.669 ; 3.604 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.300 ; 6.231 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.280 ; 6.214 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.300 ; 6.231 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.195 ; 6.116 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.995 ; 5.938 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.004 ; 5.951 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.213 ; 6.147 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.269 ; 6.211 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.006 ; 5.953 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.606 ; 3.541 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.794 ; 5.738 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.069 ; 6.003 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.088 ; 6.020 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.987 ; 5.910 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.794 ; 5.738 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.802 ; 5.749 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.005 ; 5.939 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.058 ; 6.000 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.805 ; 5.753 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                       ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.397 ; 6.397 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.417 ; 6.417 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.417 ; 6.417 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.437 ; 6.437 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.417 ; 6.417 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.407 ; 6.407 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.437 ; 6.437 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.397 ; 6.397 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.427 ; 6.427 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.003 ; 6.003 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.023 ; 6.023 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.023 ; 6.023 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.042 ; 6.042 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.022 ; 6.022 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.012 ; 6.012 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.042 ; 6.042 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.003 ; 6.003 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.032 ; 6.032 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                              ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.303     ; 6.394     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.324     ; 6.415     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.324     ; 6.415     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.333     ; 6.424     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.313     ; 6.404     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.303     ; 6.394     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.333     ; 6.424     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.304     ; 6.395     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.323     ; 6.414     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                      ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.000     ; 6.008     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.021     ; 6.029     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.021     ; 6.029     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.030     ; 6.038     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.010     ; 6.018     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.000     ; 6.008     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.030     ; 6.038     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.001     ; 6.009     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.020     ; 6.028     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 448.43 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 467.51 MHz ; 250.0 MHz       ; i_SCL      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; -3.459 ; -3.459        ;
; i_CLK                                  ; -1.769 ; -10.219       ;
; i_SCL                                  ; -1.139 ; -21.545       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.367 ; -0.959        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_CLK                                  ; -0.410 ; -1.121        ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.007  ; 0.000         ;
; i_SCL                                  ; 0.333  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 2.913  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_SCL ; -1.586 ; -7.930               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_SCL ; 2.200 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_SCL                                  ; -3.000 ; -39.000       ;
; i_CLK                                  ; -3.000 ; -16.000       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.418  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 0.433  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                               ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -3.459 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -2.167     ; 0.885      ;
; -3.112 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -1.587     ; 1.118      ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                                                                                                            ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.769 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.316      ;
; -1.757 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.304      ;
; -1.755 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.302      ;
; -1.752 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.299      ;
; -1.748 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.295      ;
; -1.746 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.293      ;
; -1.745 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.292      ;
; -1.742 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.289      ;
; -1.740 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.287      ;
; -1.717 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.264      ;
; -1.696 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.243      ;
; -1.691 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.238      ;
; -1.637 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.184      ;
; -1.580 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.127      ;
; -1.530 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.077      ;
; -1.520 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.067      ;
; -1.515 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.062      ;
; -1.514 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.061      ;
; -1.513 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.060      ;
; -1.512 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.059      ;
; -1.464 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 2.011      ;
; -1.451 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.998      ;
; -1.443 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.990      ;
; -1.391 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.938      ;
; -1.296 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.399      ;
; -1.282 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.385      ;
; -1.275 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.378      ;
; -1.273 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.376      ;
; -1.269 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.372      ;
; -1.244 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.347      ;
; -1.230 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.654     ; 1.571      ;
; -1.223 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.326      ;
; -1.218 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.321      ;
; -1.195 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.537      ;
; -1.194 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.536      ;
; -1.193 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.535      ;
; -1.192 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.534      ;
; -1.164 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.267      ;
; -1.107 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.210      ;
; -1.040 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.143      ;
; -1.039 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.142      ;
; -1.012 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.354      ;
; -1.011 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.353      ;
; -1.010 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.352      ;
; -1.009 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.653     ; 1.351      ;
; -0.995 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.098      ;
; -0.978 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.081      ;
; -0.970 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.073      ;
; -0.969 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.654     ; 1.310      ;
; -0.935 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.482      ;
; -0.923 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.470      ;
; -0.919 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 2.022      ;
; -0.909 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.054     ; 1.850      ;
; -0.849 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.396      ;
; -0.848 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.395      ;
; -0.847 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.793     ; 1.029      ;
; -0.816 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.794     ; 0.997      ;
; -0.787 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.040     ; 1.742      ;
; -0.756 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.040     ; 1.711      ;
; -0.694 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.241      ;
; -0.693 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.240      ;
; -0.653 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.072      ; 1.200      ;
; -0.639 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.579      ;
; -0.638 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.578      ;
; -0.637 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.577      ;
; -0.636 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.576      ;
; -0.626 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.040     ; 1.581      ;
; -0.574 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.040     ; 1.529      ;
; -0.551 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.237     ; 1.289      ;
; -0.474 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.177      ; 1.646      ;
; -0.410 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.484      ; 1.889      ;
; -0.388 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.328      ;
; -0.387 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.327      ;
; -0.386 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.326      ;
; -0.385 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.055     ; 1.325      ;
; -0.307 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.483      ; 1.785      ;
; -0.275 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.483      ; 1.753      ;
; -0.117 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.303      ; 3.085      ;
; -0.116 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.303      ; 3.084      ;
; -0.115 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.303      ; 3.083      ;
; -0.114 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.303      ; 3.082      ;
; -0.089 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.628      ; 1.192      ;
; -0.083 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.483      ; 1.561      ;
; -0.031 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.483      ; 1.509      ;
; -0.030 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.303      ; 3.008      ;
; -0.029 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.303      ; 3.007      ;
; -0.028 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.303      ; 3.006      ;
; -0.027 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.303      ; 3.005      ;
; 0.035  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.302      ; 2.932      ;
; 0.063  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.859      ; 3.461      ;
; 0.108  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.500        ; 2.148      ; 2.515      ;
; 0.118  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.302      ; 2.859      ;
; 0.188  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.769      ;
; 0.199  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.041     ; 0.755      ;
; 0.265  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.859      ; 3.259      ;
; 0.321  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.859      ; 3.213      ;
; 0.352  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.859      ; 3.182      ;
; 0.369  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.303      ; 3.099      ;
; 0.370  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.303      ; 3.098      ;
; 0.371  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.303      ; 3.097      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_SCL'                                                                                                                               ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.139 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.079      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.130 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.070      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.125 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.065      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 2.056      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.046 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.986      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.969      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.021 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.961      ;
; -1.015 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.955      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -1.004 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.944      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.867 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.807      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.853 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.793      ;
; -0.834 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.774      ;
; -0.802 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.742      ;
; -0.798 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.530      ; 1.085      ;
; -0.741 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.681      ;
; -0.628 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.530      ; 0.915      ;
; -0.521 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.461      ;
; -0.503 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.443      ;
; -0.425 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.365      ;
; -0.420 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.353     ; 1.062      ;
; -0.404 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.344      ;
; -0.340 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.280      ;
; -0.304 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.244      ;
; -0.300 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.240      ;
; -0.226 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.353     ; 0.868      ;
; -0.207 ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.353     ; 0.849      ;
; -0.120 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 1.000        ; -0.067     ; 1.048      ;
; -0.115 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.353     ; 0.757      ;
; -0.114 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.353     ; 0.756      ;
; -0.108 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.055     ; 1.048      ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.367 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 1.000        ; 0.028      ; 0.603      ;
; -0.263 ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.684      ; 0.491      ;
; -0.253 ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.686      ; 0.491      ;
; -0.076 ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.685      ; 0.491      ;
; 0.033  ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.682      ; 0.491      ;
; 0.039  ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.685      ; 0.491      ;
; 0.042  ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.686      ; 0.491      ;
; 0.042  ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.685      ; 0.491      ;
; 0.042  ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.685      ; 0.491      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                                                                                                             ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.410 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.956      ; 2.890      ;
; -0.370 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.956      ; 2.930      ;
; -0.287 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.956      ; 3.023      ;
; -0.247 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.956      ; 3.063      ;
; -0.148 ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.000        ; 2.221      ; 2.257      ;
; -0.080 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.376      ; 2.640      ;
; -0.055 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.375      ; 2.664      ;
; -0.043 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.376      ; 2.677      ;
; -0.008 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.376      ; 2.712      ;
; -0.007 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.376      ; 2.713      ;
; 0.052  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.375      ; 2.781      ;
; 0.078  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.956      ; 2.878      ;
; 0.114  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.376      ; 2.844      ;
; 0.114  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.376      ; 2.844      ;
; 0.115  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.376      ; 2.845      ;
; 0.116  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.376      ; 2.846      ;
; 0.124  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.956      ; 2.924      ;
; 0.141  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.956      ; 2.951      ;
; 0.187  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.956      ; 2.997      ;
; 0.248  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.603      ; 0.995      ;
; 0.258  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.653      ; 1.055      ;
; 0.312  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.333  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.653      ; 1.130      ;
; 0.443  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.375      ; 2.662      ;
; 0.448  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.376      ; 2.668      ;
; 0.479  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.376      ; 2.699      ;
; 0.480  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.376      ; 2.700      ;
; 0.481  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.376      ; 2.701      ;
; 0.484  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.041      ; 0.669      ;
; 0.503  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.685      ;
; 0.504  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.375      ; 2.733      ;
; 0.528  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; -0.500       ; 2.221      ; 2.433      ;
; 0.542  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.376      ; 2.772      ;
; 0.542  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.376      ; 2.772      ;
; 0.543  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.376      ; 2.773      ;
; 0.544  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.376      ; 2.774      ;
; 0.557  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.653      ; 1.354      ;
; 0.650  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.133      ;
; 0.762  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.653      ; 1.559      ;
; 0.889  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.088      ;
; 0.961  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.654      ; 1.759      ;
; 0.977  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.176      ;
; 0.977  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.176      ;
; 0.978  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.177      ;
; 0.979  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.178      ;
; 1.063  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.055     ; 1.192      ;
; 1.086  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.333      ; 1.563      ;
; 1.098  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 0.759      ;
; 1.135  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.334      ;
; 1.135  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.334      ;
; 1.136  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.055      ; 1.335      ;
; 1.184  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.040      ; 1.368      ;
; 1.213  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.040      ; 1.397      ;
; 1.229  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.132      ;
; 1.231  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.134      ;
; 1.244  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.484     ; 0.904      ;
; 1.247  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.150      ;
; 1.258  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.040      ; 1.442      ;
; 1.298  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.040      ; 1.482      ;
; 1.359  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.636     ; 0.907      ;
; 1.384  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.045      ;
; 1.407  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.635     ; 0.956      ;
; 1.409  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.312      ;
; 1.425  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.328      ;
; 1.432  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.915      ;
; 1.433  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.916      ;
; 1.439  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.342      ;
; 1.446  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.349      ;
; 1.455  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.938      ;
; 1.474  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.484     ; 1.134      ;
; 1.499  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.982      ;
; 1.504  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.056      ; 1.704      ;
; 1.515  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 1.998      ;
; 1.525  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.008      ;
; 1.534  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.195      ;
; 1.535  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.196      ;
; 1.536  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.197      ;
; 1.602  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.263      ;
; 1.602  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.263      ;
; 1.604  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.483     ; 1.265      ;
; 1.606  ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.089      ;
; 1.649  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.132      ;
; 1.676  ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.159      ;
; 1.676  ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.159      ;
; 1.738  ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.221      ;
; 1.742  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.225      ;
; 1.752  ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.235      ;
; 1.752  ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.235      ;
; 1.760  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.243      ;
; 1.788  ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.799      ; 2.271      ;
; 1.930  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.833      ;
; 1.932  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.835      ;
; 1.952  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.855      ;
; 1.999  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.902      ;
; 2.010  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.913      ;
; 2.012  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.915      ;
; 2.022  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.925      ;
; 2.026  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.929      ;
; 2.070  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.973      ;
; 2.071  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.219      ; 1.974      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                      ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.007 ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.917      ; 0.454      ;
; 0.007 ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.917      ; 0.454      ;
; 0.008 ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.916      ; 0.454      ;
; 0.008 ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.916      ; 0.454      ;
; 0.008 ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.916      ; 0.454      ;
; 0.008 ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.916      ; 0.454      ;
; 0.009 ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.915      ; 0.454      ;
; 0.011 ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.913      ; 0.454      ;
; 0.197 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.000        ; 0.285      ; 0.512      ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_SCL'                                                                                                                               ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|w_DATA[8]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.544      ;
; 0.375 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|w_DATA[7]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.353      ; 0.872      ;
; 0.424 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|w_DATA[13]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.635      ;
; 0.428 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|w_DATA[12]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.639      ;
; 0.437 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|w_DATA[4]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.636      ;
; 0.438 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|w_DATA[6]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.637      ;
; 0.462 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|w_DATA[11]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.673      ;
; 0.471 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|w_DATA[14]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.684      ;
; 0.484 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.683      ;
; 0.508 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.707      ;
; 0.508 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.707      ;
; 0.527 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[0]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.726      ;
; 0.555 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|w_DATA[9]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.766      ;
; 0.566 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|w_DATA[2]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.765      ;
; 0.574 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|w_DATA[1]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.773      ;
; 0.595 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.698      ; 0.833      ;
; 0.600 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.799      ;
; 0.608 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.807      ;
; 0.632 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.545      ;
; 0.641 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.840      ;
; 0.659 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.858      ;
; 0.743 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|w_DATA[3]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.942      ;
; 0.756 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|w_DATA[5]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.670      ;
; 0.757 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.671      ;
; 0.759 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.672      ;
; 0.760 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.959      ;
; 0.767 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.966      ;
; 0.771 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.067      ; 0.982      ;
; 0.772 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.698      ; 1.010      ;
; 0.774 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.687      ;
; 0.775 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.974      ;
; 0.792 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.991      ;
; 0.851 ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.764      ;
; 0.856 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.055      ;
; 0.873 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.072      ;
; 0.884 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 0.797      ;
; 0.885 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.084      ;
; 0.955 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.154      ;
; 0.974 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.173      ;
; 1.106 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.231     ; 1.019      ;
; 1.114 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.313      ;
; 1.115 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.314      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.483 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.682      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.497 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.696      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.541 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.740      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.555 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.754      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.573 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.772      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.587 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.786      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
; 1.624 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.823      ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                               ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 2.913 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -1.480     ; 0.953      ;
; 3.300 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -2.036     ; 0.784      ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_SCL'                                                                                            ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.586 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; 0.500        ; -0.939     ; 1.142      ;
; -1.586 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; 0.500        ; -0.939     ; 1.142      ;
; -1.586 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; 0.500        ; -0.939     ; 1.142      ;
; -1.586 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; 0.500        ; -0.939     ; 1.142      ;
; -1.586 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; 0.500        ; -0.939     ; 1.142      ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_SCL'                                                                                            ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.200 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; -0.500       ; -0.780     ; 1.084      ;
; 2.200 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; -0.500       ; -0.780     ; 1.084      ;
; 2.200 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; -0.500       ; -0.780     ; 1.084      ;
; 2.200 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; -0.500       ; -0.780     ; 1.084      ;
; 2.200 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; -0.500       ; -0.780     ; 1.084      ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_SCL'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_SCL ; Rise       ; i_SCL                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; i_SCL~input|o             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[0]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[1]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[2]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[3]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[4]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[0]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[10]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[11]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[12]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[13]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[14]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[15]~reg0|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[1]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[2]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[3]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[4]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[5]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[6]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[7]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[8]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[9]~reg0|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[0]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[1]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[2]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[3]|clk       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[4]|clk       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.170 ; 0.352 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; 1.073 ; 1.419 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.451 ; 0.586 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; 1.401 ; 1.739 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; 1.486 ; 1.865 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.108  ; -0.068 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; -0.752 ; -1.085 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; -0.266 ; -0.401 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; -1.076 ; -1.406 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; -0.557 ; -0.922 ; Fall       ; i_SCL           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.523 ; 3.436 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.891 ; 5.807 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.870 ; 5.795 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.891 ; 5.807 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.798 ; 5.692 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.607 ; 5.534 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.613 ; 5.545 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.812 ; 5.718 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.859 ; 5.790 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.617 ; 5.551 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.464 ; 3.378 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.431 ; 5.359 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.685 ; 5.610 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.705 ; 5.622 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.615 ; 5.511 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.431 ; 5.359 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.437 ; 5.369 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.628 ; 5.536 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.673 ; 5.605 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.441 ; 5.375 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                       ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.918 ; 5.920 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.938 ; 5.940 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.938 ; 5.940 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.961 ; 5.963 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.941 ; 5.943 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.931 ; 5.933 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.961 ; 5.963 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.918 ; 5.920 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.951 ; 5.953 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.342 ; 5.342 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.362 ; 5.362 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.362 ; 5.362 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.385 ; 5.385 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.365 ; 5.365 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.355 ; 5.355 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.385 ; 5.385 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.342 ; 5.342 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.375 ; 5.375 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                              ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.877     ; 5.877     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.897     ; 5.897     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.897     ; 5.897     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.923     ; 5.923     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.903     ; 5.903     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.893     ; 5.893     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.923     ; 5.923     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.877     ; 5.877     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.913     ; 5.913     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                      ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.301     ; 5.402     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.321     ; 5.422     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.321     ; 5.422     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.346     ; 5.447     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.326     ; 5.427     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.316     ; 5.417     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.346     ; 5.447     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.301     ; 5.402     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.336     ; 5.437     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; -2.209 ; -2.209        ;
; i_CLK                                  ; -0.685 ; -3.113        ;
; i_SCL                                  ; -0.327 ; -5.539        ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.051 ; -0.051        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_CLK                                  ; -0.395 ; -1.975        ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.161  ; 0.000         ;
; i_SCL                                  ; 0.192  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 2.293  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_SCL ; -1.021 ; -5.105               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_SCL ; 1.763 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; i_SCL                                  ; -3.000 ; -41.100       ;
; i_CLK                                  ; -3.000 ; -16.609       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.442  ; 0.000         ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 0.458  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                               ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.209 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -1.586     ; 0.544      ;
; -2.079 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; 0.500        ; -1.312     ; 0.688      ;
+--------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                                                                                                            ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.685 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.479      ;
; -0.685 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.479      ;
; -0.683 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.477      ;
; -0.683 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.477      ;
; -0.628 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.422      ;
; -0.622 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.416      ;
; -0.622 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.416      ;
; -0.616 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.410      ;
; -0.613 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.407      ;
; -0.606 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.400      ;
; -0.562 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.356      ;
; -0.560 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.354      ;
; -0.549 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.343      ;
; -0.538 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.332      ;
; -0.536 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.330      ;
; -0.517 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.311      ;
; -0.515 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.309      ;
; -0.495 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.289      ;
; -0.494 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.288      ;
; -0.478 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.272      ;
; -0.453 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.247      ;
; -0.432 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.226      ;
; -0.411 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.205      ;
; -0.410 ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.467      ;
; -0.404 ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.461      ;
; -0.404 ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.461      ;
; -0.403 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 1.197      ;
; -0.398 ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.455      ;
; -0.393 ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.450      ;
; -0.388 ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.445      ;
; -0.344 ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.401      ;
; -0.342 ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.399      ;
; -0.331 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.388      ;
; -0.321 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.326     ; 0.982      ;
; -0.283 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.945      ;
; -0.282 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.944      ;
; -0.281 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.943      ;
; -0.280 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.942      ;
; -0.276 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.333      ;
; -0.275 ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.332      ;
; -0.260 ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.317      ;
; -0.233 ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.290      ;
; -0.214 ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.271      ;
; -0.196 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.037     ; 1.146      ;
; -0.193 ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.250      ;
; -0.185 ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 1.242      ;
; -0.177 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.839      ;
; -0.176 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.838      ;
; -0.175 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.837      ;
; -0.174 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.325     ; 0.836      ;
; -0.149 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.943      ;
; -0.147 ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.941      ;
; -0.130 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.326     ; 0.791      ;
; -0.119 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.027     ; 1.079      ;
; -0.114 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.420     ; 0.661      ;
; -0.106 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.027     ; 1.066      ;
; -0.096 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.890      ;
; -0.094 ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.888      ;
; -0.091 ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.421     ; 0.637      ;
; -0.014 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.213      ; 1.214      ;
; -0.013 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.027     ; 0.973      ;
; -0.011 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.960      ;
; -0.010 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.959      ;
; -0.009 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.958      ;
; -0.008 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.957      ;
; 0.000  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.027     ; 0.960      ;
; 0.010  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.784      ;
; 0.012  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.782      ;
; 0.023  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 1.000        ; -0.157     ; 0.787      ;
; 0.026  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.327      ; 0.768      ;
; 0.037  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.500        ; 1.355      ; 1.785      ;
; 0.048  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.131      ; 1.070      ;
; 0.105  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.212      ; 1.094      ;
; 0.118  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.212      ; 1.081      ;
; 0.128  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.821      ;
; 0.129  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.820      ;
; 0.130  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.819      ;
; 0.131  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.818      ;
; 0.244  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.212      ; 0.955      ;
; 0.257  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.212      ; 0.942      ;
; 0.283  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; 0.500        ; 0.590      ; 0.774      ;
; 0.401  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.004      ; 2.185      ;
; 0.418  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 1.741      ; 1.905      ;
; 0.419  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 1.741      ; 1.904      ;
; 0.420  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 1.741      ; 1.903      ;
; 0.421  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 1.741      ; 1.902      ;
; 0.488  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 1.740      ; 1.834      ;
; 0.498  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 1.741      ; 1.835      ;
; 0.499  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 1.741      ; 1.834      ;
; 0.500  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 1.741      ; 1.833      ;
; 0.501  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 1.741      ; 1.832      ;
; 0.510  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.024     ; 0.453      ;
; 0.519  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.025     ; 0.443      ;
; 0.560  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.500        ; 2.004      ; 2.026      ;
; 0.584  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 1.740      ; 1.748      ;
; 0.599  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 1.000        ; -0.038     ; 0.350      ;
; 0.627  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.004      ; 1.969      ;
; 0.640  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.500        ; 2.004      ; 1.956      ;
; 0.661  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 1.000        ; 0.309      ; 0.635      ;
; 0.677  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 1.000        ; 2.004      ; 2.409      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_SCL'                                                                                                                               ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.327 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.278      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.324 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.275      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.315 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.266      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.263      ;
; -0.274 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.225      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.182      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.175      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.207 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.158      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.197 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.148      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.171 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.122      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.159 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.110      ;
; -0.152 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.103      ;
; -0.130 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.081      ;
; -0.129 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.516      ; 0.666      ;
; -0.083 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 1.034      ;
; -0.018 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; 0.500        ; 0.516      ; 0.555      ;
; 0.036  ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.915      ;
; 0.040  ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.911      ;
; 0.115  ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.217     ; 0.655      ;
; 0.128  ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.823      ;
; 0.156  ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.795      ;
; 0.162  ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.789      ;
; 0.195  ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.756      ;
; 0.196  ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.755      ;
; 0.246  ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.217     ; 0.524      ;
; 0.250  ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.217     ; 0.520      ;
; 0.285  ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 1.000        ; -0.043     ; 0.659      ;
; 0.299  ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|w_DATA[5]            ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.652      ;
; 0.304  ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 1.000        ; -0.036     ; 0.647      ;
; 0.305  ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 1.000        ; -0.217     ; 0.465      ;
+--------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.051 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 1.000        ; -0.186     ; 0.364      ;
; 0.012  ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.430      ; 0.300      ;
; 0.017  ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.432      ; 0.300      ;
; 0.134  ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.431      ; 0.300      ;
; 0.207  ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.429      ; 0.300      ;
; 0.210  ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.431      ; 0.300      ;
; 0.211  ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.431      ; 0.300      ;
; 0.212  ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.431      ; 0.300      ;
; 0.213  ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.500        ; 0.433      ; 0.300      ;
+--------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                                                                                                             ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.395 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.066      ; 1.880      ;
; -0.360 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 2.066      ; 1.915      ;
; -0.322 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.066      ; 1.963      ;
; -0.287 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 2.066      ; 1.998      ;
; -0.278 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 1.791      ; 1.722      ;
; -0.216 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 1.792      ; 1.785      ;
; -0.215 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 1.792      ; 1.786      ;
; -0.214 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 1.792      ; 1.787      ;
; -0.212 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; 0.000        ; 1.792      ; 1.789      ;
; -0.188 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 1.791      ; 1.822      ;
; -0.143 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 1.792      ; 1.868      ;
; -0.142 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 1.792      ; 1.869      ;
; -0.141 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 1.792      ; 1.870      ;
; -0.139 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; 0.000        ; 1.792      ; 1.872      ;
; -0.085 ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; 0.000        ; 1.404      ; 1.443      ;
; -0.051 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.066      ; 1.724      ;
; -0.016 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 2.066      ; 1.759      ;
; 0.007  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.066      ; 1.792      ;
; 0.042  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 2.066      ; 1.827      ;
; 0.052  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.423      ; 0.559      ;
; 0.113  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 1.792      ; 1.614      ;
; 0.123  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 1.791      ; 1.623      ;
; 0.128  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 1.792      ; 1.629      ;
; 0.130  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 1.792      ; 1.631      ;
; 0.132  ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK       ; -0.500       ; 1.792      ; 1.633      ;
; 0.185  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 1.792      ; 1.697      ;
; 0.187  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 1.792      ; 1.698      ;
; 0.188  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 1.792      ; 1.699      ;
; 0.190  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 1.792      ; 1.701      ;
; 0.195  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK       ; -0.500       ; 1.791      ; 1.705      ;
; 0.201  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.325      ; 0.610      ;
; 0.249  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.325      ; 0.658      ;
; 0.282  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.025      ; 0.391      ;
; 0.293  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.024      ; 0.401      ;
; 0.343  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 0.669      ;
; 0.395  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.325      ; 0.804      ;
; 0.509  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.631      ;
; 0.511  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.325      ; 0.920      ;
; 0.582  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.454      ;
; 0.587  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.709      ;
; 0.588  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.710      ;
; 0.589  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.711      ;
; 0.591  ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.713      ;
; 0.600  ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.237      ; 0.921      ;
; 0.622  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.674      ;
; 0.628  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.326      ; 1.038      ;
; 0.632  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.684      ;
; 0.637  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.689      ;
; 0.657  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.213     ; 0.528      ;
; 0.661  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.042     ; 0.743      ;
; 0.669  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.791      ;
; 0.670  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.792      ;
; 0.672  ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.038      ; 0.794      ;
; 0.701  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.027      ; 0.812      ;
; 0.706  ; i_SCL                                             ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ; i_SCL                                  ; i_CLK       ; -0.500       ; 1.404      ; 1.734      ;
; 0.713  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.765      ;
; 0.718  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.770      ;
; 0.730  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.602      ;
; 0.736  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.027      ; 0.847      ;
; 0.739  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.317     ; 0.546      ;
; 0.740  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.792      ;
; 0.745  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 0.797      ;
; 0.746  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.027      ; 0.857      ;
; 0.756  ; DET_FRAME:U_DET_FRAME|o_ENABLE                    ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; 0.000        ; -0.316     ; 0.564      ;
; 0.781  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.027      ; 0.892      ;
; 0.796  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.122      ;
; 0.834  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|stage                       ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.213     ; 0.705      ;
; 0.835  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.161      ;
; 0.840  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.166      ;
; 0.845  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.717      ;
; 0.846  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.718      ;
; 0.847  ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.719      ;
; 0.851  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.177      ;
; 0.877  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.203      ;
; 0.890  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.762      ;
; 0.891  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.763      ;
; 0.894  ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_CLK                                  ; i_CLK       ; 0.000        ; -0.212     ; 0.766      ;
; 0.904  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.230      ;
; 0.929  ; STM_SLAVE:U_STM_SLAVE|stage                       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_CLK                                  ; i_CLK       ; 0.000        ; 0.039      ; 1.052      ;
; 0.945  ; S2P:U_S2P|o_DATA[2]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.271      ;
; 0.958  ; S2P:U_S2P|o_DATA[11]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.284      ;
; 0.987  ; S2P:U_S2P|o_DATA[14]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.313      ;
; 0.992  ; S2P:U_S2P|o_DATA[15]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.318      ;
; 0.999  ; S2P:U_S2P|o_DATA[4]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.325      ;
; 1.020  ; S2P:U_S2P|o_DATA[6]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.346      ;
; 1.022  ; S2P:U_S2P|o_DATA[10]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.348      ;
; 1.026  ; S2P:U_S2P|o_DATA[5]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.352      ;
; 1.029  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.081      ;
; 1.038  ; S2P:U_S2P|o_DATA[8]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.364      ;
; 1.055  ; S2P:U_S2P|o_DATA[1]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.702      ; 1.381      ;
; 1.068  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.120      ;
; 1.073  ; S2P:U_S2P|o_DATA[9]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.125      ;
; 1.081  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.133      ;
; 1.084  ; S2P:U_S2P|o_DATA[3]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.136      ;
; 1.086  ; S2P:U_S2P|o_DATA[13]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.138      ;
; 1.087  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.139      ;
; 1.092  ; S2P:U_S2P|o_DATA[12]~reg0                         ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.144      ;
; 1.110  ; S2P:U_S2P|o_DATA[7]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.162      ;
; 1.137  ; S2P:U_S2P|o_DATA[0]~reg0                          ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ; i_SCL                                  ; i_CLK       ; -0.500       ; 0.428      ; 1.189      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                                                                      ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                               ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.161 ; S2P:U_S2P|o_DATA[4]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.585      ; 0.276      ;
; 0.161 ; S2P:U_S2P|o_DATA[7]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.585      ; 0.276      ;
; 0.163 ; S2P:U_S2P|o_DATA[5]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.583      ; 0.276      ;
; 0.163 ; S2P:U_S2P|o_DATA[6]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.583      ; 0.276      ;
; 0.163 ; S2P:U_S2P|o_DATA[1]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.583      ; 0.276      ;
; 0.163 ; S2P:U_S2P|o_DATA[2]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.583      ; 0.276      ;
; 0.163 ; S2P:U_S2P|o_DATA[0]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.583      ; 0.276      ;
; 0.165 ; S2P:U_S2P|o_DATA[3]~reg0                ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch ; i_SCL        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.500       ; 0.581      ; 0.276      ;
; 0.297 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200   ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0.000        ; -0.019     ; 0.308      ;
+-------+-----------------------------------------+---------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_SCL'                                                                                                                               ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|w_DATA[8]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.319      ;
; 0.199 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|w_DATA[7]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.217      ; 0.500      ;
; 0.249 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|w_DATA[13]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.376      ;
; 0.253 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|w_DATA[12]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.380      ;
; 0.257 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|w_DATA[4]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|w_DATA[6]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|w_DATA[14]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.387      ;
; 0.260 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|w_DATA[11]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.387      ;
; 0.271 ; S2P:U_S2P|w_DATA[5]                               ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; S2P:U_S2P|w_DATA[3]                               ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.391      ;
; 0.280 ; S2P:U_S2P|w_DATA[6]                               ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.400      ;
; 0.303 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.424      ;
; 0.315 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[0]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.435      ;
; 0.319 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|w_DATA[9]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.446      ;
; 0.327 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|w_DATA[2]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|w_DATA[1]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.447      ;
; 0.338 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.626      ; 0.504      ;
; 0.340 ; S2P:U_S2P|w_DATA[1]                               ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; S2P:U_S2P|w_DATA[0]                               ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.462      ;
; 0.371 ; S2P:U_S2P|w_DATA[7]                               ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.317      ;
; 0.372 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.492      ;
; 0.382 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.502      ;
; 0.421 ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ; DET_FRAME:U_DET_FRAME|o_ENABLE ; i_CLK        ; i_SCL       ; -0.500       ; 0.626      ; 0.587      ;
; 0.422 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|w_DATA[3]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.542      ;
; 0.429 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|w_DATA[5]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.549      ;
; 0.431 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|w_DATA[10]           ; i_SCL        ; i_SCL       ; 0.000        ; 0.043      ; 0.558      ;
; 0.433 ; S2P:U_S2P|w_DATA[2]                               ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.553      ;
; 0.440 ; S2P:U_S2P|w_DATA[10]                              ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.386      ;
; 0.444 ; S2P:U_S2P|w_DATA[13]                              ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.390      ;
; 0.445 ; S2P:U_S2P|w_DATA[12]                              ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.391      ;
; 0.445 ; S2P:U_S2P|w_DATA[11]                              ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.391      ;
; 0.445 ; S2P:U_S2P|w_DATA[4]                               ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.565      ;
; 0.462 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[1]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.585      ;
; 0.496 ; S2P:U_S2P|w_DATA[14]                              ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.442      ;
; 0.512 ; S2P:U_S2P|w_DATA[8]                               ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.458      ;
; 0.521 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[2]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.641      ;
; 0.528 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.648      ;
; 0.547 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.667      ;
; 0.584 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|cont[3]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.704      ;
; 0.629 ; S2P:U_S2P|w_DATA[9]                               ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; -0.138     ; 0.575      ;
; 0.646 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.766      ;
; 0.648 ; S2P:U_S2P|cont[2]                                 ; S2P:U_S2P|cont[4]              ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 0.768      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.025      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.916 ; S2P:U_S2P|cont[0]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.036      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.042      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[9]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; S2P:U_S2P|cont[1]                                 ; S2P:U_S2P|o_DATA[8]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.051      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.956 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.076      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[7]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[6]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[5]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[4]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[3]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[2]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[1]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.960 ; S2P:U_S2P|cont[4]                                 ; S2P:U_S2P|o_DATA[0]~reg0       ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.080      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[15]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[14]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[13]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[12]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[11]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
; 0.963 ; S2P:U_S2P|cont[3]                                 ; S2P:U_S2P|o_DATA[10]~reg0      ; i_SCL        ; i_SCL       ; 0.000        ; 0.036      ; 1.083      ;
+-------+---------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                                                               ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 2.293 ; STM_SLAVE:U_STM_SLAVE|state.st_NULL     ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -1.242     ; 0.571      ;
; 2.447 ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA ; STM_SLAVE:U_STM_SLAVE|w_ENABLE ; i_CLK        ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; -0.500       ; -1.505     ; 0.462      ;
+-------+-----------------------------------------+--------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_SCL'                                                                                            ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.021 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; 0.500        ; -0.797     ; 0.711      ;
; -1.021 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; 0.500        ; -0.797     ; 0.711      ;
; -1.021 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; 0.500        ; -0.797     ; 0.711      ;
; -1.021 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; 0.500        ; -0.797     ; 0.711      ;
; -1.021 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; 0.500        ; -0.797     ; 0.711      ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_SCL'                                                                                            ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.763 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[0] ; i_SCL        ; i_SCL       ; -0.500       ; -0.694     ; 0.673      ;
; 1.763 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[1] ; i_SCL        ; i_SCL       ; -0.500       ; -0.694     ; 0.673      ;
; 1.763 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[2] ; i_SCL        ; i_SCL       ; -0.500       ; -0.694     ; 0.673      ;
; 1.763 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[3] ; i_SCL        ; i_SCL       ; -0.500       ; -0.694     ; 0.673      ;
; 1.763 ; DET_FRAME:U_DET_FRAME|o_ENABLE ; S2P:U_S2P|cont[4] ; i_SCL        ; i_SCL       ; -0.500       ; -0.694     ; 0.673      ;
+-------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_SCL'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i_SCL ; Rise       ; i_SCL                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[10]      ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[11]      ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[12]      ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[13]      ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[14]      ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[7]       ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[8]       ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[10]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[11]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[12]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[13]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[14]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[15]~reg0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[8]~reg0  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[9]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[0]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[1]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[2]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[3]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|cont[4]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[0]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[1]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[2]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[3]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[4]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[5]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[6]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|o_DATA[7]~reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[0]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[1]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[2]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[3]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[4]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[5]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i_SCL ; Rise       ; S2P:U_S2P|w_DATA[6]       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[10]|clk      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[11]|clk      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[12]|clk      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[13]|clk      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[14]|clk      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[7]|clk       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[8]|clk       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|w_DATA[9]|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; i_SCL~input|o             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[10]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[11]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[12]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[13]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[14]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[15]~reg0|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[8]~reg0|clk  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[9]~reg0|clk  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[0]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[1]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[2]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[3]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|cont[4]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[0]~reg0|clk  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[1]~reg0|clk  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[2]~reg0|clk  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[3]~reg0|clk  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; i_SCL ; Rise       ; U_S2P|o_DATA[4]~reg0|clk  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; -0.099 ; 0.117        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.039  ; 0.255        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.039  ; 0.255        ; 0.216          ; High Pulse Width ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.042  ; 0.226        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.042  ; 0.226        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.074  ; 0.258        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.074  ; 0.258        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i                                     ;
; 0.523  ; 0.739        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_S ;
; 0.523  ; 0.739        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_T ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_IDLE               ;
; 0.554  ; 0.738        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_SND_DATA           ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_S ;
; 0.556  ; 0.772        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_T ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SCL_I2C|w_SINAL_R ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; DET_FRAME:U_DET_FRAME|DET_BORDA:SDA_I2C|w_SINAL_R ;
; 0.697  ; 0.881        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|stage                       ;
; 0.698  ; 0.882        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_ID                 ;
; 0.698  ; 0.882        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_NULL               ;
; 0.698  ; 0.882        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA            ;
; 0.698  ; 0.882        ; 0.184          ; Low Pulse Width  ; i_CLK ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RW                 ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_IDLE|clk                     ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_SND_DATA|clk                 ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_S|clk                 ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_T|clk                 ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_S|clk                 ;
; 0.776  ; 0.776        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_T|clk                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0]                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|stage|clk                             ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SCL_I2C|w_SINAL_R|clk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_DET_FRAME|SDA_I2C|w_SINAL_R|clk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_ID|clk                       ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_NULL|clk                     ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|clk                  ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; U_STM_SLAVE|state.st_RW|clk                       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|inclk[0] ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|state.st_RC_DATA|q           ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]_200      ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]_200|datac          ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[3]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[4]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[5]$latch|datad        ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[7]$latch|datad        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[0]$latch|datad        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[1]$latch|datad        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[2]$latch|datad        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|o_DATA[6]$latch|datad        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[3]$latch    ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[4]$latch    ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[5]$latch    ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[7]$latch    ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[0]$latch    ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[1]$latch    ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[2]$latch    ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; STM_SLAVE:U_STM_SLAVE|o_DATA[6]$latch    ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Rise       ; U_STM_SLAVE|Selector10~1|datab           ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; Fall       ; U_STM_SLAVE|Selector10~1|combout         ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'STM_SLAVE:U_STM_SLAVE|state.st_ID'                                                                ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|state.st_ID|q        ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; STM_SLAVE:U_STM_SLAVE|w_ENABLE   ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|w_ENABLE|datac       ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Fall       ; U_STM_SLAVE|Selector10~0|combout ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; STM_SLAVE:U_STM_SLAVE|state.st_ID ; Rise       ; U_STM_SLAVE|Selector10~0|datac   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.128 ; 0.423 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; 0.717 ; 1.289 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.016 ; 0.260 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; 0.909 ; 1.475 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; 0.747 ; 1.342 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.045  ; -0.246 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; -0.514 ; -1.070 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.105  ; -0.143 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; -0.701 ; -1.259 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; -0.164 ; -0.741 ; Fall       ; i_SCL           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 2.166 ; 2.189 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.693 ; 3.719 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.684 ; 3.709 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.693 ; 3.719 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.620 ; 3.643 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.515 ; 3.530 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.518 ; 3.535 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.635 ; 3.664 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.666 ; 3.700 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.528 ; 3.546 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 2.132 ; 2.155 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.402 ; 3.416 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.565 ; 3.589 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.574 ; 3.599 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.504 ; 3.525 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.402 ; 3.416 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.405 ; 3.421 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.517 ; 3.545 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.548 ; 3.580 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.414 ; 3.432 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                       ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.494 ; 4.491 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.514 ; 4.511 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.514 ; 4.511 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.544 ; 4.541 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.524 ; 4.521 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.514 ; 4.511 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.544 ; 4.541 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.494 ; 4.491 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.534 ; 4.531 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.533 ; 3.533 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.553 ; 3.553 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.553 ; 3.553 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.582 ; 3.582 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.562 ; 3.562 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.552 ; 3.552 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.582 ; 3.582 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.533 ; 3.533 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.572 ; 3.572 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                              ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.542     ; 4.542     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.562     ; 4.562     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.562     ; 4.562     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.588     ; 4.588     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.568     ; 4.568     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.558     ; 4.558     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.588     ; 4.588     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.542     ; 4.542     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 4.578     ; 4.578     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                      ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.579     ; 3.645     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.599     ; 3.665     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.599     ; 3.665     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.624     ; 3.690     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.604     ; 3.670     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.594     ; 3.660     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.624     ; 3.690     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.579     ; 3.645     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.614     ; 3.680     ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-----------+-----------+------------+----------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.761  ; -0.410 ; -1.750   ; 1.763   ; -3.000              ;
;  STM_SLAVE:U_STM_SLAVE|state.st_ID      ; -3.761  ; 2.293  ; N/A      ; N/A     ; 0.423               ;
;  STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -0.370  ; -0.104 ; N/A      ; N/A     ; 0.416               ;
;  i_CLK                                  ; -2.069  ; -0.410 ; N/A      ; N/A     ; -3.000              ;
;  i_SCL                                  ; -1.380  ; 0.192  ; -1.750   ; 1.763   ; -3.000              ;
; Design-wide TNS                         ; -43.887 ; -1.975 ; -8.75    ; 0.0     ; -57.709             ;
;  STM_SLAVE:U_STM_SLAVE|state.st_ID      ; -3.761  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; -1.029  ; -0.815 ; N/A      ; N/A     ; 0.000               ;
;  i_CLK                                  ; -12.137 ; -1.975 ; N/A      ; N/A     ; -16.609             ;
;  i_SCL                                  ; -26.960 ; 0.000  ; -8.750   ; 0.000   ; -41.100             ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.175 ; 0.423 ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; 1.301 ; 1.714 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.499 ; 0.586 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; 1.658 ; 2.067 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; 1.842 ; 2.287 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_SCL     ; i_CLK      ; 0.136  ; 0.008  ; Rise       ; i_CLK           ;
; i_SDA     ; i_CLK      ; -0.514 ; -1.070 ; Rise       ; i_CLK           ;
; i_RST     ; i_CLK      ; 0.105  ; -0.143 ; Fall       ; i_CLK           ;
; i_SDA     ; i_SCL      ; -0.701 ; -1.259 ; Rise       ; i_SCL           ;
; i_SDA     ; i_SCL      ; -0.164 ; -0.741 ; Fall       ; i_SCL           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 3.669 ; 3.604 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.300 ; 6.231 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.280 ; 6.214 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.300 ; 6.231 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.195 ; 6.116 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 5.995 ; 5.938 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.004 ; 5.951 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.213 ; 6.147 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.269 ; 6.211 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 6.006 ; 5.953 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; o_ENABLE   ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 2.132 ; 2.155 ; Rise       ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ;
; o_DATA[*]  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.402 ; 3.416 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[0] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.565 ; 3.589 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[1] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.574 ; 3.599 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[2] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.504 ; 3.525 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[3] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.402 ; 3.416 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[4] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.405 ; 3.421 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[5] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.517 ; 3.545 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[6] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.548 ; 3.580 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
;  o_DATA[7] ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 3.414 ; 3.432 ; Fall       ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_ENABLE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_RST                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_SCL                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_SDA                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ENABLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_ENABLE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; i_CLK                                  ; i_CLK                                  ; 4        ; 0        ; 0        ; 48       ;
; i_SCL                                  ; i_CLK                                  ; 1        ; 1        ; 48       ; 3        ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK                                  ; 0        ; 0        ; 15       ; 15       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK                                  ; 0        ; 0        ; 14       ; 14       ;
; i_CLK                                  ; i_SCL                                  ; 0        ; 0        ; 2        ; 0        ;
; i_SCL                                  ; i_SCL                                  ; 193      ; 0        ; 0        ; 0        ;
; i_CLK                                  ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 0        ; 2        ; 0        ; 0        ;
; i_CLK                                  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0        ; 0        ; 0        ; 1        ;
; i_SCL                                  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0        ; 0        ; 8        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; i_CLK                                  ; i_CLK                                  ; 4        ; 0        ; 0        ; 48       ;
; i_SCL                                  ; i_CLK                                  ; 1        ; 1        ; 48       ; 3        ;
; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; i_CLK                                  ; 0        ; 0        ; 15       ; 15       ;
; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; i_CLK                                  ; 0        ; 0        ; 14       ; 14       ;
; i_CLK                                  ; i_SCL                                  ; 0        ; 0        ; 2        ; 0        ;
; i_SCL                                  ; i_SCL                                  ; 193      ; 0        ; 0        ; 0        ;
; i_CLK                                  ; STM_SLAVE:U_STM_SLAVE|state.st_ID      ; 0        ; 2        ; 0        ; 0        ;
; i_CLK                                  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0        ; 0        ; 0        ; 1        ;
; i_SCL                                  ; STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA ; 0        ; 0        ; 8        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_SCL      ; i_SCL    ; 0        ; 5        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_SCL      ; i_SCL    ; 0        ; 5        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Dec 02 07:01:08 2018
Info: Command: quartus_sta SLAVE -c SLAVE
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SLAVE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_SCL i_SCL
    Info (332105): create_clock -period 1.000 -name STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
    Info (332105): create_clock -period 1.000 -name STM_SLAVE:U_STM_SLAVE|state.st_ID STM_SLAVE:U_STM_SLAVE|state.st_ID
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.761              -3.761 STM_SLAVE:U_STM_SLAVE|state.st_ID 
    Info (332119):    -2.069             -12.137 i_CLK 
    Info (332119):    -1.380             -26.960 i_SCL 
    Info (332119):    -0.370              -1.029 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
Info (332146): Worst-case hold slack is -0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.265              -0.643 i_CLK 
    Info (332119):    -0.104              -0.815 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.367               0.000 i_SCL 
    Info (332119):     3.109               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info (332146): Worst-case recovery slack is -1.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.750              -8.750 i_SCL 
Info (332146): Worst-case removal slack is 2.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.326               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 i_SCL 
    Info (332119):    -3.000             -16.000 i_CLK 
    Info (332119):     0.416               0.000 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.423               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.459              -3.459 STM_SLAVE:U_STM_SLAVE|state.st_ID 
    Info (332119):    -1.769             -10.219 i_CLK 
    Info (332119):    -1.139             -21.545 i_SCL 
    Info (332119):    -0.367              -0.959 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
Info (332146): Worst-case hold slack is -0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.410              -1.121 i_CLK 
    Info (332119):     0.007               0.000 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.333               0.000 i_SCL 
    Info (332119):     2.913               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info (332146): Worst-case recovery slack is -1.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.586              -7.930 i_SCL 
Info (332146): Worst-case removal slack is 2.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.200               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 i_SCL 
    Info (332119):    -3.000             -16.000 i_CLK 
    Info (332119):     0.418               0.000 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.433               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.209              -2.209 STM_SLAVE:U_STM_SLAVE|state.st_ID 
    Info (332119):    -0.685              -3.113 i_CLK 
    Info (332119):    -0.327              -5.539 i_SCL 
    Info (332119):    -0.051              -0.051 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
Info (332146): Worst-case hold slack is -0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.395              -1.975 i_CLK 
    Info (332119):     0.161               0.000 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.192               0.000 i_SCL 
    Info (332119):     2.293               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info (332146): Worst-case recovery slack is -1.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.021              -5.105 i_SCL 
Info (332146): Worst-case removal slack is 1.763
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.763               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.100 i_SCL 
    Info (332119):    -3.000             -16.609 i_CLK 
    Info (332119):     0.442               0.000 STM_SLAVE:U_STM_SLAVE|state.st_RC_DATA 
    Info (332119):     0.458               0.000 STM_SLAVE:U_STM_SLAVE|state.st_ID 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Sun Dec 02 07:01:12 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


