
 조합논리회로(1)



 # 조합논리회로의 분석과 설계.

디지털논리회로의 종류.
조합논리회로 combinational logic circuit.
	● 현재의 입력에 의해서만 출력이 결정됨.
순서논리회로 sequential logic circuit.
	● 조합논리회로에 저장요소를 추가한 회로로서, 저장요소의 상태와 입력변수에 의해 출력이 결정.
	● 저장요소는 플립플롭을 사용한다.

( 분석과 설계 이미지 )

조합논리회로의 분석.
주어진 논리회로에 대해서 입출력 관계를 구하는 것.
진리표나 부울함수를 구함으로써 분석이 이루어진다.

분석방법.
논리회로도에서 부울함수 유도.
	1. 각 게이트의 출력에 임의의 기호를 부여하고 각 게이트의 부울함수를 구한다.
	2. 1에서 구해진 부울함수를 입력으로 하는 게이트의 출력에 기호를 붙여 각 게이트에 대한 부울함수를 구한다.
	3. 회로의 최종 출력에 대한 부울함수를 얻을 때까지 단계 2를 반복한다.
논리회로도에서 진리표 작성.
	1. 회로에서 입력변수의 개수를 정하고, n개의 입력에 대해 0부터 2**(n-1)까지 2진수 리스트를 작성.
	2. 선택한 중간 출력 게이트에 임의의 기호를 붙인다.
	3. 입력변수로만 이루어진 출력 게이트에 대해 진리표 작성.
	4. 모든 출력란에 작성할 때까지 중간 출력함수를 정리.

조합논리회로의 설계.
문제에 대한 설명으로부터 논리회로도나 논리회로를 작성할 수 있는 부울함수를 구하는 과정.

설계과정.
1. 주어진 문제로부터 입력변수와 출력변수의 개수를 결정하고, 각각을 정당한 기호로 표시하려 블럭도를 그린다.
2. 입력변수와 출력변수와의 관계를 정의하는 진리표를 작성.
3. 각각의 출력을 입력변수의 함수로 나타내고 간소화한다.
4. 논리회로도를 그린다.



 # 기본 연산회로.

기본 연산회로.
가, 감, 승, 제의 산술연산회로. ( 덧셈회로, 뺄셈회로, 곱셈회로, 나눗셈회로 )

가산기 adder.
2진수의 덧셈을 수행하는 조합논리회로.
	● 반가산기 HA Half Adder : 두 비트의 덧셈을 수행.
	● 전가산기 FA Full Adder : 세 비트의 덧셈을 수행.

반가산기.
두 비트의 덧셈. ( S : 합, C : 캐리 )
1개의 XOR 게이트와 1개의 AND 게이트로 이루어져 있다.

전가산기.
세 비트의 덧셈. ( S : 합, C : 캐리 )
2개의 반가산기와 1개의 or 게이트로 이루어져 있다.

직렬가산기.
전가산기와 저장요소로 구성.

병렬가산기.
전가산기를 연속 연결하여 구성.

감산기 substractor.
2진수의 뺄셈을 수행하는 조합논리회로.
	● 반감산기 HA Half Subtractor : 두 비트의 뺄셈을 수행.
	● 전감산기 FA Full Subtractor : 세 비트의 뺄셈을 수행.

반감산기.
두 비트의 뺄셈. ( D : 차, B 빌림수 )
반가산기에 NOT 게이트 하나를 추가.

전감산기.
세 비트의 뺄셈. ( D : 차, B 빌림수 )
전가산기에 NOT 게이트 하나를 추가.

2진 감산.
가산기를 사용하여 수행.
	● 가산기만을 사용하기 때문에 전체 회로를 최소화 가능.
A-B의 감산.
	● B의 2의 보수를 취하여 A에 더한다.
	● 2의 보수 : 1의 보수 + 1.

4비트 가감산기.
덧셈과 뺄셈을 가산기만으로 수행.
가산기에 B와 S의 XOR 게이트를 추가하여 수행.
B와 S의 XOR 게이트는 가산과 감산 연산을 판단해준다.




