riscv64_op_INVALID,
riscv64_op_add,
riscv64_op_addi,
riscv64_op_addiw,
riscv64_op_addw,
riscv64_op_amoadd_d,
riscv64_op_amoadd_d_aq,
riscv64_op_amoadd_d_aq_rl,
riscv64_op_amoadd_d_rl,
riscv64_op_amoadd_w,
riscv64_op_amoadd_w_aq,
riscv64_op_amoadd_w_aq_rl,
riscv64_op_amoadd_w_rl,
riscv64_op_amoand_d,
riscv64_op_amoand_d_aq,
riscv64_op_amoand_d_aq_rl,
riscv64_op_amoand_d_rl,
riscv64_op_amoand_w,
riscv64_op_amoand_w_aq,
riscv64_op_amoand_w_aq_rl,
riscv64_op_amoand_w_rl,
riscv64_op_amomax_d,
riscv64_op_amomax_d_aq,
riscv64_op_amomax_d_aq_rl,
riscv64_op_amomax_d_rl,
riscv64_op_amomax_w,
riscv64_op_amomax_w_aq,
riscv64_op_amomax_w_aq_rl,
riscv64_op_amomax_w_rl,
riscv64_op_amomaxu_d,
riscv64_op_amomaxu_d_aq,
riscv64_op_amomaxu_d_aq_rl,
riscv64_op_amomaxu_d_rl,
riscv64_op_amomaxu_w,
riscv64_op_amomaxu_w_aq,
riscv64_op_amomaxu_w_aq_rl,
riscv64_op_amomaxu_w_rl,
riscv64_op_amomin_d,
riscv64_op_amomin_d_aq,
riscv64_op_amomin_d_aq_rl,
riscv64_op_amomin_d_rl,
riscv64_op_amomin_w,
riscv64_op_amomin_w_aq,
riscv64_op_amomin_w_aq_rl,
riscv64_op_amomin_w_rl,
riscv64_op_amominu_d,
riscv64_op_amominu_d_aq,
riscv64_op_amominu_d_aq_rl,
riscv64_op_amominu_d_rl,
riscv64_op_amominu_w,
riscv64_op_amominu_w_aq,
riscv64_op_amominu_w_aq_rl,
riscv64_op_amominu_w_rl,
riscv64_op_amoor_d,
riscv64_op_amoor_d_aq,
riscv64_op_amoor_d_aq_rl,
riscv64_op_amoor_d_rl,
riscv64_op_amoor_w,
riscv64_op_amoor_w_aq,
riscv64_op_amoor_w_aq_rl,
riscv64_op_amoor_w_rl,
riscv64_op_amoswap_d,
riscv64_op_amoswap_d_aq,
riscv64_op_amoswap_d_aq_rl,
riscv64_op_amoswap_d_rl,
riscv64_op_amoswap_w,
riscv64_op_amoswap_w_aq,
riscv64_op_amoswap_w_aq_rl,
riscv64_op_amoswap_w_rl,
riscv64_op_amoxor_d,
riscv64_op_amoxor_d_aq,
riscv64_op_amoxor_d_aq_rl,
riscv64_op_amoxor_d_rl,
riscv64_op_amoxor_w,
riscv64_op_amoxor_w_aq,
riscv64_op_amoxor_w_aq_rl,
riscv64_op_amoxor_w_rl,
riscv64_op_and,
riscv64_op_andi,
riscv64_op_auipc,
riscv64_op_beq,
riscv64_op_bge,
riscv64_op_bgeu,
riscv64_op_blt,
riscv64_op_bltu,
riscv64_op_bne,
riscv64_op_c_add,
riscv64_op_c_addi,
riscv64_op_c_addi16sp,
riscv64_op_c_addi4spn,
riscv64_op_c_addiw,
riscv64_op_c_addw,
riscv64_op_c_and,
riscv64_op_c_andi,
riscv64_op_c_beqz,
riscv64_op_c_bnez,
riscv64_op_c_ebreak,
riscv64_op_c_fld,
riscv64_op_c_fldsp,
riscv64_op_c_flw,
riscv64_op_c_flwsp,
riscv64_op_c_fsd,
riscv64_op_c_fsdsp,
riscv64_op_c_fsw,
riscv64_op_c_fswsp,
riscv64_op_c_j,
riscv64_op_c_jal,
riscv64_op_c_jalr,
riscv64_op_c_jr,
riscv64_op_c_ld,
riscv64_op_c_ldsp,
riscv64_op_c_li,
riscv64_op_c_lui,
riscv64_op_c_lw,
riscv64_op_c_lwsp,
riscv64_op_c_mv,
riscv64_op_c_nop,
riscv64_op_c_or,
riscv64_op_c_sd,
riscv64_op_c_sdsp,
riscv64_op_c_slli,
riscv64_op_c_srai,
riscv64_op_c_srli,
riscv64_op_c_sub,
riscv64_op_c_subw,
riscv64_op_c_sw,
riscv64_op_c_swsp,
riscv64_op_c_unimp,
riscv64_op_c_xor,
riscv64_op_csrrc,
riscv64_op_csrrci,
riscv64_op_csrrs,
riscv64_op_csrrsi,
riscv64_op_csrrw,
riscv64_op_csrrwi,
riscv64_op_div,
riscv64_op_divu,
riscv64_op_divuw,
riscv64_op_divw,
riscv64_op_ebreak,
riscv64_op_ecall,
riscv64_op_fadd_d,
riscv64_op_fadd_s,
riscv64_op_fclass_d,
riscv64_op_fclass_s,
riscv64_op_fcvt_d_l,
riscv64_op_fcvt_d_lu,
riscv64_op_fcvt_d_s,
riscv64_op_fcvt_d_w,
riscv64_op_fcvt_d_wu,
riscv64_op_fcvt_l_d,
riscv64_op_fcvt_l_s,
riscv64_op_fcvt_lu_d,
riscv64_op_fcvt_lu_s,
riscv64_op_fcvt_s_d,
riscv64_op_fcvt_s_l,
riscv64_op_fcvt_s_lu,
riscv64_op_fcvt_s_w,
riscv64_op_fcvt_s_wu,
riscv64_op_fcvt_w_d,
riscv64_op_fcvt_w_s,
riscv64_op_fcvt_wu_d,
riscv64_op_fcvt_wu_s,
riscv64_op_fdiv_d,
riscv64_op_fdiv_s,
riscv64_op_fence,
riscv64_op_fence_i,
riscv64_op_fence_tso,
riscv64_op_feq_d,
riscv64_op_feq_s,
riscv64_op_fld,
riscv64_op_fle_d,
riscv64_op_fle_s,
riscv64_op_flt_d,
riscv64_op_flt_s,
riscv64_op_flw,
riscv64_op_fmadd_d,
riscv64_op_fmadd_s,
riscv64_op_fmax_d,
riscv64_op_fmax_s,
riscv64_op_fmin_d,
riscv64_op_fmin_s,
riscv64_op_fmsub_d,
riscv64_op_fmsub_s,
riscv64_op_fmul_d,
riscv64_op_fmul_s,
riscv64_op_fmv_d_x,
riscv64_op_fmv_w_x,
riscv64_op_fmv_x_d,
riscv64_op_fmv_x_w,
riscv64_op_fnmadd_d,
riscv64_op_fnmadd_s,
riscv64_op_fnmsub_d,
riscv64_op_fnmsub_s,
riscv64_op_fsd,
riscv64_op_fsgnj_d,
riscv64_op_fsgnj_s,
riscv64_op_fsgnjn_d,
riscv64_op_fsgnjn_s,
riscv64_op_fsgnjx_d,
riscv64_op_fsgnjx_s,
riscv64_op_fsqrt_d,
riscv64_op_fsqrt_s,
riscv64_op_fsub_d,
riscv64_op_fsub_s,
riscv64_op_fsw,
riscv64_op_jal,
riscv64_op_jalr,
riscv64_op_lb,
riscv64_op_lbu,
riscv64_op_ld,
riscv64_op_lh,
riscv64_op_lhu,
riscv64_op_lr_d,
riscv64_op_lr_d_aq,
riscv64_op_lr_d_aq_rl,
riscv64_op_lr_d_rl,
riscv64_op_lr_w,
riscv64_op_lr_w_aq,
riscv64_op_lr_w_aq_rl,
riscv64_op_lr_w_rl,
riscv64_op_lui,
riscv64_op_lw,
riscv64_op_lwu,
riscv64_op_mret,
riscv64_op_mul,
riscv64_op_mulh,
riscv64_op_mulhsu,
riscv64_op_mulhu,
riscv64_op_mulw,
riscv64_op_or,
riscv64_op_ori,
riscv64_op_rem,
riscv64_op_remu,
riscv64_op_remuw,
riscv64_op_remw,
riscv64_op_sb,
riscv64_op_sc_d,
riscv64_op_sc_d_aq,
riscv64_op_sc_d_aq_rl,
riscv64_op_sc_d_rl,
riscv64_op_sc_w,
riscv64_op_sc_w_aq,
riscv64_op_sc_w_aq_rl,
riscv64_op_sc_w_rl,
riscv64_op_sd,
riscv64_op_sfence_vma,
riscv64_op_sh,
riscv64_op_sll,
riscv64_op_slli,
riscv64_op_slliw,
riscv64_op_sllw,
riscv64_op_slt,
riscv64_op_slti,
riscv64_op_sltiu,
riscv64_op_sltu,
riscv64_op_sra,
riscv64_op_srai,
riscv64_op_sraiw,
riscv64_op_sraw,
riscv64_op_sret,
riscv64_op_srl,
riscv64_op_srli,
riscv64_op_srliw,
riscv64_op_srlw,
riscv64_op_sub,
riscv64_op_subw,
riscv64_op_sw,
riscv64_op_unimp,
riscv64_op_uret,
riscv64_op_wfi,
riscv64_op_xor,
riscv64_op_xori,
