title:'Atomic - atomic_t'
## Atomic - atomic_t


Linux 内核提供一种符合原子操作语义的数据类型 atomic_t

```c
typedef struct { int counter; } atomic_t;
typedef struct { long counter; } atomic64_t;
```


### Guaranteed Atomic Operations

现代 CPU 架构通常保证整型数据（最大 64 bit）的读或写操作，即 load/store 操作原生就是 atomic 的

- Reading or writing a byte
- Reading or writing a word (16 bit) aligned on a 16-bit boundary
- Reading or writing a doubleword (32 bit) aligned on a 32-bit boundary
- Reading or writing a quadword (64 bit) aligned on a 64-bit boundary

因而对 atomic_t 的读写操作都是直接读写 @counter 计数

```c
#define atomic_read(v)	READ_ONCE((v)->counter)
#define atomic_set(v, i) WRITE_ONCE(((v)->counter), (i))
```


### atomic RMW

虽然现代 CPU 架构通常对整型数据的读或写指令（例如 load/store 指令）原生是 atomic 的，但是 RMW (read-modify-write) 操作（例如 add/sub 指令）原生不是 atomic 的，各个架构采用不同的实现来确保这类操作的 atomic 特性

- x86 架构下使用 LOCK# 信号线来实现 atomic RMW (read-modify-write)
- ARM 架构下提供 LDREX 与 STREX 指令来实现 atomic RMW (read-modify-write)


### atomic and barrier

#### without implicit barrier

以下 atomic_t 接口本身并不提供 barrier（本文提及的 barrier 特指 CPU barrier）

- atomic_read()/atomic_set() 
- atomic_add()atomic_sub()
- atomic_inc()atomic_dec()

使用以上接口时，如果用户需要使用 barrier，那么除了通用的 CPU barrier (smp_rmb/smp_wmb/smp_mb) 之外，还可以使用 atomic 框架特有的 barrier 接口

```c
	void smp_mb__before_atomic(void);
	void smp_mb__after_atomic(void);
```


在 x86 架构下，在以上这些接口中为了实现 atomic RMW (Read-Modify-Write) 操作，已经使用了 lock 指令，而 lock 指令同时还可以作为 full barrier，因而 lock 指令本身就隐含了 barrier，不需要再显式地调用 barrier

因而 x86 架构下，以上这两个 atomic barrier 接口都只是实现为 compiler barrier

```c
/* Atomic operations are already serializing on x86 */
#define __smp_mb__before_atomic() barrier()
#define __smp_mb__after_atomic()  barrier()
```


在 aarch64 架构下，以上这两个 atomic barrier 接口就实现为 full barrier

```c
#define __smp_mb__before_atomic() __smp_mb()
#define __smp_mb__after_atomic()  __smp_mb()
```


#### with implicit barrier

以下 atomic_t 接口的实现本身需要包含 barrier

- atomic_add_return()/atomic_sub_return()
- atomic_inc_return()/atomic_dec_return()
- atomic_inc_and_test()/atomic_dec_and_test()
- atomic_sub_and_test()/atomic_add_negative()
- atomic_xchg()/atomic_cmpxchg()
- atomic_add_unless()/atomic_inc_not_zero()

以上接口基本上都依赖于 atomic_add_return() 实现，同时这些接口实际上都隐含了 memory barrier，相当于在对 atomic_t 内存操作之前、之后都隐含了 barrier

> it should behave as if a smp_mb() call existed both before and after the atomic operation.


以 atomic_add_return() 为例，x86 架构下的实现为

```c
static __always_inline int arch_atomic_add_return(int i, atomic_t *v)
{
	return i + xadd(&v->counter, i);
}

#define __xadd(ptr, inc, lock) __xchg_op((ptr), (inc), xadd, lock)
#define xadd(ptr, inc)		__xadd((ptr), (inc), LOCK_PREFIX)

#define __xchg_op(ptr, arg, op, lock)\
	({								\
	        __typeof__ (*(ptr)) __ret = (arg);\
		switch (sizeof(*(ptr))) {\
		case __X86_CASE_B:		\
			asm volatile (lock #op "b %b0, %1\n"\
				      : "+q" (__ret), "+m" (*(ptr))\
				      : : "memory", "cc");\
			break;					\
     ...
		__ret;						\
	})
```

可以看到这里只是用到 lock;xadd 指令，说好的 barrier 在哪里呢？实际上 x86 架构下 lock 指令既用于实现 atomic 指令，这里就是通过 lock; xadd 实现 atomic RMW (Read-Modify-Write) 操作；同时 lock 指令还可以作为 full barrier，因而这里 lock; xadd 指令本身就隐含了 barrier，不需要再显式地调用 barrier


而 aarch64 架构下 atomic_add_return() 的实现为

```c
	__asm__ __volatile__("@ atomic_add\n"
"	dmb"
"1:	ldrex	%0, [%3]\n"
"	add	%0, %0, %4\n"
"	strex	%1, %0, [%3]\n"
"	teq	%1, #0\n"
"	bne	1b"
"	dmb"
	: "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
	: "r" (&v->counter), "Ir" (i)
	: "cc");
```

相当于是在 atomic 内存操作前后都增加了一个 full barrier


#### acquire/release variant

之前介绍过，atomic_t 接口中除了 atomic_read()/atomic_set() 这些简单的接口之外，其余接口都是隐含 barrier 的，相当于在接口的前后都有一个 full barrier

在 v4.3 为 atomic_t 的部分接口增加了相应的 acquire/release 版本，同时值得一提的是也为部分接口增加了 relaxed 的版本，relaxed 版本也就是不附加任何的 barrier

首先为 atomic_read()/atomic_set() 增加了相应的 acquire/release 版本，即 atomic_read_acquire()/atomic_set_release()

此外 atomic_add_return()/atomic_sub_return()/atomic_inc_return()/atomic_dec_return() 接口增加了相应的 relaxed/acquire/release 版本
