1. Estrutura Nome dos registradores
8 registradores de propósitos gerais de 24 bits
R0 até R7

2 registradores especiais de 24 bits
PC e SP

1 registrador especial de 8 bits
PSR: IL[2:0] IE C V Z N

Instruções originais do processador a implementar para operações de:
*Carga de constante: ld %rd,sign7
*Cópia de valor entre registradores: ld.a %rd,$rs
*Soma de dois valores: add.a %rd,%rs
*Subtração de dois valores: sub.a %rd,%rs
*Desvio incondicional: jpa imm7

É desejável (e fortemente sugerido) pesquisar e determinar o funcionamento de:
*Desvio condicional
*Instruções de acesso à memória (modo de endereçamento indireto)




Memória do Processador
• Up to 16 Mbytes of memory space (24-bit address)
• Harvard architecture with separate command bus (16-bit) and data bus (32-bit)


