`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11/29/2022 03:43:38 PM
// Design Name: 
// Module Name: ALU
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ALU(
    input wire Add,
    input wire Sub,
    input wire Dec,
    input wire Inc,
    input wire Xor,
    input wire And,
    input wire Or,
    input wire Cpl_1,
    input wire Cpl_8,
    input wire Rr,
    input wire Rl
    
    );
endmodule
