[Inputs]
Reset
Clk
Init
Data_en
CRC_rd
=Frame_data[7:0]=
[Outputs]
CRC_end
=CRC_out[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel CRC_gen

