
07_UART.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000424  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 e5 01 	call	0x3ca	; 0x3ca <main>
  64:	0c 94 10 02 	jmp	0x420	; 0x420 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <WDT_vidSetTimer>:
  6c:	91 b5       	in	r25, 0x21	; 33
  6e:	98 7f       	andi	r25, 0xF8	; 248
  70:	91 bd       	out	0x21, r25	; 33
  72:	91 b5       	in	r25, 0x21	; 33
  74:	98 2b       	or	r25, r24
  76:	91 bd       	out	0x21, r25	; 33
  78:	08 95       	ret

0000007a <WDT_vidEn>:
  7a:	81 b5       	in	r24, 0x21	; 33
  7c:	88 60       	ori	r24, 0x08	; 8
  7e:	81 bd       	out	0x21, r24	; 33
  80:	08 95       	ret

00000082 <WDT_vidDisable>:
  82:	81 b5       	in	r24, 0x21	; 33
  84:	88 61       	ori	r24, 0x18	; 24
  86:	81 bd       	out	0x21, r24	; 33
  88:	11 bc       	out	0x21, r1	; 33
  8a:	08 95       	ret

0000008c <UART_vidSend>:
  8c:	5d 9b       	sbis	0x0b, 5	; 11
  8e:	fe cf       	rjmp	.-4      	; 0x8c <UART_vidSend>
  90:	8c b9       	out	0x0c, r24	; 12
  92:	08 95       	ret

00000094 <UART_vdReceive>:
  94:	5f 9b       	sbis	0x0b, 7	; 11
  96:	fe cf       	rjmp	.-4      	; 0x94 <UART_vdReceive>
  98:	8c b1       	in	r24, 0x0c	; 12
  9a:	08 95       	ret

0000009c <UART_vid_Initialize>:
  9c:	52 98       	cbi	0x0a, 2	; 10
  9e:	86 e8       	ldi	r24, 0x86	; 134
  a0:	80 bd       	out	0x20, r24	; 32
  a2:	83 e3       	ldi	r24, 0x33	; 51
  a4:	90 e0       	ldi	r25, 0x00	; 0
  a6:	9a b9       	out	0x0a, r25	; 10
  a8:	89 b9       	out	0x09, r24	; 9
  aa:	54 9a       	sbi	0x0a, 4	; 10
  ac:	53 9a       	sbi	0x0a, 3	; 10
  ae:	08 95       	ret

000000b0 <TIMR0_VidPWMInit>:
  b0:	8f b5       	in	r24, 0x2f	; 47
  b2:	80 68       	ori	r24, 0x80	; 128
  b4:	8f bd       	out	0x2f, r24	; 47
  b6:	8f b5       	in	r24, 0x2f	; 47
  b8:	8f 7b       	andi	r24, 0xBF	; 191
  ba:	8f bd       	out	0x2f, r24	; 47
  bc:	8f b5       	in	r24, 0x2f	; 47
  be:	8e 7f       	andi	r24, 0xFE	; 254
  c0:	8f bd       	out	0x2f, r24	; 47
  c2:	8f b5       	in	r24, 0x2f	; 47
  c4:	82 60       	ori	r24, 0x02	; 2
  c6:	8f bd       	out	0x2f, r24	; 47
  c8:	8e b5       	in	r24, 0x2e	; 46
  ca:	88 60       	ori	r24, 0x08	; 8
  cc:	8e bd       	out	0x2e, r24	; 46
  ce:	8e b5       	in	r24, 0x2e	; 46
  d0:	80 61       	ori	r24, 0x10	; 16
  d2:	8e bd       	out	0x2e, r24	; 46
  d4:	8e b5       	in	r24, 0x2e	; 46
  d6:	8e 7f       	andi	r24, 0xFE	; 254
  d8:	8e bd       	out	0x2e, r24	; 46
  da:	8e b5       	in	r24, 0x2e	; 46
  dc:	82 60       	ori	r24, 0x02	; 2
  de:	8e bd       	out	0x2e, r24	; 46
  e0:	8e b5       	in	r24, 0x2e	; 46
  e2:	8b 7f       	andi	r24, 0xFB	; 251
  e4:	8e bd       	out	0x2e, r24	; 46
  e6:	08 95       	ret

000000e8 <TIMR0_vidSetOCR0>:
  e8:	8c bf       	out	0x3c, r24	; 60
  ea:	08 95       	ret

000000ec <TIMR_vidSetICR1A>:
  ec:	97 bd       	out	0x27, r25	; 39
  ee:	86 bd       	out	0x26, r24	; 38
  f0:	08 95       	ret

000000f2 <TIMR_vidSetOCR1AL>:
  f2:	9b bd       	out	0x2b, r25	; 43
  f4:	8a bd       	out	0x2a, r24	; 42
  f6:	08 95       	ret

000000f8 <GIE_vidEnable>:
  f8:	8f b7       	in	r24, 0x3f	; 63
  fa:	80 68       	ori	r24, 0x80	; 128
  fc:	8f bf       	out	0x3f, r24	; 63
  fe:	08 95       	ret

00000100 <GIE_vidDisable>:
 100:	8f b7       	in	r24, 0x3f	; 63
 102:	8f 77       	andi	r24, 0x7F	; 127
 104:	8f bf       	out	0x3f, r24	; 63
 106:	08 95       	ret

00000108 <EXTI0_vidEnable>:
 108:	85 b7       	in	r24, 0x35	; 53
 10a:	82 60       	ori	r24, 0x02	; 2
 10c:	85 bf       	out	0x35, r24	; 53
 10e:	85 b7       	in	r24, 0x35	; 53
 110:	8e 7f       	andi	r24, 0xFE	; 254
 112:	85 bf       	out	0x35, r24	; 53
 114:	8b b7       	in	r24, 0x3b	; 59
 116:	80 64       	ori	r24, 0x40	; 64
 118:	8b bf       	out	0x3b, r24	; 59
 11a:	08 95       	ret

0000011c <ADC_init>:
 11c:	3f 98       	cbi	0x07, 7	; 7
 11e:	3e 9a       	sbi	0x07, 6	; 7
 120:	3d 9a       	sbi	0x07, 5	; 7
 122:	32 9a       	sbi	0x06, 2	; 6
 124:	31 9a       	sbi	0x06, 1	; 6
 126:	37 9a       	sbi	0x06, 7	; 6
 128:	08 95       	ret

0000012a <ADC_u8channel_select>:
 12a:	97 b1       	in	r25, 0x07	; 7
 12c:	90 77       	andi	r25, 0x70	; 112
 12e:	97 b9       	out	0x07, r25	; 7
 130:	97 b1       	in	r25, 0x07	; 7
 132:	98 2b       	or	r25, r24
 134:	97 b9       	out	0x07, r25	; 7
 136:	36 9a       	sbi	0x06, 6	; 6
 138:	34 9b       	sbis	0x06, 4	; 6
 13a:	fe cf       	rjmp	.-4      	; 0x138 <ADC_u8channel_select+0xe>
 13c:	34 98       	cbi	0x06, 4	; 6
 13e:	85 b1       	in	r24, 0x05	; 5
 140:	08 95       	ret

00000142 <DIO_voidSetPinDir>:
 142:	81 30       	cpi	r24, 0x01	; 1
 144:	29 f1       	breq	.+74     	; 0x190 <DIO_voidSetPinDir+0x4e>
 146:	81 30       	cpi	r24, 0x01	; 1
 148:	38 f0       	brcs	.+14     	; 0x158 <DIO_voidSetPinDir+0x16>
 14a:	82 30       	cpi	r24, 0x02	; 2
 14c:	09 f4       	brne	.+2      	; 0x150 <DIO_voidSetPinDir+0xe>
 14e:	3c c0       	rjmp	.+120    	; 0x1c8 <DIO_voidSetPinDir+0x86>
 150:	83 30       	cpi	r24, 0x03	; 3
 152:	09 f0       	breq	.+2      	; 0x156 <DIO_voidSetPinDir+0x14>
 154:	6e c0       	rjmp	.+220    	; 0x232 <DIO_voidSetPinDir+0xf0>
 156:	53 c0       	rjmp	.+166    	; 0x1fe <DIO_voidSetPinDir+0xbc>
 158:	44 23       	and	r20, r20
 15a:	61 f4       	brne	.+24     	; 0x174 <DIO_voidSetPinDir+0x32>
 15c:	2a b3       	in	r18, 0x1a	; 26
 15e:	81 e0       	ldi	r24, 0x01	; 1
 160:	90 e0       	ldi	r25, 0x00	; 0
 162:	02 c0       	rjmp	.+4      	; 0x168 <DIO_voidSetPinDir+0x26>
 164:	88 0f       	add	r24, r24
 166:	99 1f       	adc	r25, r25
 168:	6a 95       	dec	r22
 16a:	e2 f7       	brpl	.-8      	; 0x164 <DIO_voidSetPinDir+0x22>
 16c:	80 95       	com	r24
 16e:	82 23       	and	r24, r18
 170:	8a bb       	out	0x1a, r24	; 26
 172:	08 95       	ret
 174:	41 30       	cpi	r20, 0x01	; 1
 176:	09 f0       	breq	.+2      	; 0x17a <DIO_voidSetPinDir+0x38>
 178:	5c c0       	rjmp	.+184    	; 0x232 <DIO_voidSetPinDir+0xf0>
 17a:	2a b3       	in	r18, 0x1a	; 26
 17c:	81 e0       	ldi	r24, 0x01	; 1
 17e:	90 e0       	ldi	r25, 0x00	; 0
 180:	02 c0       	rjmp	.+4      	; 0x186 <DIO_voidSetPinDir+0x44>
 182:	88 0f       	add	r24, r24
 184:	99 1f       	adc	r25, r25
 186:	6a 95       	dec	r22
 188:	e2 f7       	brpl	.-8      	; 0x182 <DIO_voidSetPinDir+0x40>
 18a:	28 2b       	or	r18, r24
 18c:	2a bb       	out	0x1a, r18	; 26
 18e:	08 95       	ret
 190:	44 23       	and	r20, r20
 192:	61 f4       	brne	.+24     	; 0x1ac <DIO_voidSetPinDir+0x6a>
 194:	27 b3       	in	r18, 0x17	; 23
 196:	81 e0       	ldi	r24, 0x01	; 1
 198:	90 e0       	ldi	r25, 0x00	; 0
 19a:	02 c0       	rjmp	.+4      	; 0x1a0 <DIO_voidSetPinDir+0x5e>
 19c:	88 0f       	add	r24, r24
 19e:	99 1f       	adc	r25, r25
 1a0:	6a 95       	dec	r22
 1a2:	e2 f7       	brpl	.-8      	; 0x19c <DIO_voidSetPinDir+0x5a>
 1a4:	80 95       	com	r24
 1a6:	82 23       	and	r24, r18
 1a8:	87 bb       	out	0x17, r24	; 23
 1aa:	08 95       	ret
 1ac:	41 30       	cpi	r20, 0x01	; 1
 1ae:	09 f0       	breq	.+2      	; 0x1b2 <DIO_voidSetPinDir+0x70>
 1b0:	40 c0       	rjmp	.+128    	; 0x232 <DIO_voidSetPinDir+0xf0>
 1b2:	27 b3       	in	r18, 0x17	; 23
 1b4:	81 e0       	ldi	r24, 0x01	; 1
 1b6:	90 e0       	ldi	r25, 0x00	; 0
 1b8:	02 c0       	rjmp	.+4      	; 0x1be <DIO_voidSetPinDir+0x7c>
 1ba:	88 0f       	add	r24, r24
 1bc:	99 1f       	adc	r25, r25
 1be:	6a 95       	dec	r22
 1c0:	e2 f7       	brpl	.-8      	; 0x1ba <DIO_voidSetPinDir+0x78>
 1c2:	28 2b       	or	r18, r24
 1c4:	27 bb       	out	0x17, r18	; 23
 1c6:	08 95       	ret
 1c8:	44 23       	and	r20, r20
 1ca:	61 f4       	brne	.+24     	; 0x1e4 <DIO_voidSetPinDir+0xa2>
 1cc:	24 b3       	in	r18, 0x14	; 20
 1ce:	81 e0       	ldi	r24, 0x01	; 1
 1d0:	90 e0       	ldi	r25, 0x00	; 0
 1d2:	02 c0       	rjmp	.+4      	; 0x1d8 <DIO_voidSetPinDir+0x96>
 1d4:	88 0f       	add	r24, r24
 1d6:	99 1f       	adc	r25, r25
 1d8:	6a 95       	dec	r22
 1da:	e2 f7       	brpl	.-8      	; 0x1d4 <DIO_voidSetPinDir+0x92>
 1dc:	80 95       	com	r24
 1de:	82 23       	and	r24, r18
 1e0:	84 bb       	out	0x14, r24	; 20
 1e2:	08 95       	ret
 1e4:	41 30       	cpi	r20, 0x01	; 1
 1e6:	29 f5       	brne	.+74     	; 0x232 <DIO_voidSetPinDir+0xf0>
 1e8:	24 b3       	in	r18, 0x14	; 20
 1ea:	81 e0       	ldi	r24, 0x01	; 1
 1ec:	90 e0       	ldi	r25, 0x00	; 0
 1ee:	02 c0       	rjmp	.+4      	; 0x1f4 <DIO_voidSetPinDir+0xb2>
 1f0:	88 0f       	add	r24, r24
 1f2:	99 1f       	adc	r25, r25
 1f4:	6a 95       	dec	r22
 1f6:	e2 f7       	brpl	.-8      	; 0x1f0 <DIO_voidSetPinDir+0xae>
 1f8:	28 2b       	or	r18, r24
 1fa:	24 bb       	out	0x14, r18	; 20
 1fc:	08 95       	ret
 1fe:	44 23       	and	r20, r20
 200:	61 f4       	brne	.+24     	; 0x21a <DIO_voidSetPinDir+0xd8>
 202:	21 b3       	in	r18, 0x11	; 17
 204:	81 e0       	ldi	r24, 0x01	; 1
 206:	90 e0       	ldi	r25, 0x00	; 0
 208:	02 c0       	rjmp	.+4      	; 0x20e <DIO_voidSetPinDir+0xcc>
 20a:	88 0f       	add	r24, r24
 20c:	99 1f       	adc	r25, r25
 20e:	6a 95       	dec	r22
 210:	e2 f7       	brpl	.-8      	; 0x20a <DIO_voidSetPinDir+0xc8>
 212:	80 95       	com	r24
 214:	82 23       	and	r24, r18
 216:	81 bb       	out	0x11, r24	; 17
 218:	08 95       	ret
 21a:	41 30       	cpi	r20, 0x01	; 1
 21c:	51 f4       	brne	.+20     	; 0x232 <DIO_voidSetPinDir+0xf0>
 21e:	21 b3       	in	r18, 0x11	; 17
 220:	81 e0       	ldi	r24, 0x01	; 1
 222:	90 e0       	ldi	r25, 0x00	; 0
 224:	02 c0       	rjmp	.+4      	; 0x22a <DIO_voidSetPinDir+0xe8>
 226:	88 0f       	add	r24, r24
 228:	99 1f       	adc	r25, r25
 22a:	6a 95       	dec	r22
 22c:	e2 f7       	brpl	.-8      	; 0x226 <DIO_voidSetPinDir+0xe4>
 22e:	28 2b       	or	r18, r24
 230:	21 bb       	out	0x11, r18	; 17
 232:	08 95       	ret

00000234 <DIO_voidSetPinValue>:
 234:	81 30       	cpi	r24, 0x01	; 1
 236:	29 f1       	breq	.+74     	; 0x282 <DIO_voidSetPinValue+0x4e>
 238:	81 30       	cpi	r24, 0x01	; 1
 23a:	38 f0       	brcs	.+14     	; 0x24a <DIO_voidSetPinValue+0x16>
 23c:	82 30       	cpi	r24, 0x02	; 2
 23e:	09 f4       	brne	.+2      	; 0x242 <DIO_voidSetPinValue+0xe>
 240:	3c c0       	rjmp	.+120    	; 0x2ba <DIO_voidSetPinValue+0x86>
 242:	83 30       	cpi	r24, 0x03	; 3
 244:	09 f0       	breq	.+2      	; 0x248 <DIO_voidSetPinValue+0x14>
 246:	6e c0       	rjmp	.+220    	; 0x324 <DIO_voidSetPinValue+0xf0>
 248:	53 c0       	rjmp	.+166    	; 0x2f0 <DIO_voidSetPinValue+0xbc>
 24a:	44 23       	and	r20, r20
 24c:	61 f4       	brne	.+24     	; 0x266 <DIO_voidSetPinValue+0x32>
 24e:	2b b3       	in	r18, 0x1b	; 27
 250:	81 e0       	ldi	r24, 0x01	; 1
 252:	90 e0       	ldi	r25, 0x00	; 0
 254:	02 c0       	rjmp	.+4      	; 0x25a <DIO_voidSetPinValue+0x26>
 256:	88 0f       	add	r24, r24
 258:	99 1f       	adc	r25, r25
 25a:	6a 95       	dec	r22
 25c:	e2 f7       	brpl	.-8      	; 0x256 <DIO_voidSetPinValue+0x22>
 25e:	80 95       	com	r24
 260:	82 23       	and	r24, r18
 262:	8b bb       	out	0x1b, r24	; 27
 264:	08 95       	ret
 266:	41 30       	cpi	r20, 0x01	; 1
 268:	09 f0       	breq	.+2      	; 0x26c <DIO_voidSetPinValue+0x38>
 26a:	5c c0       	rjmp	.+184    	; 0x324 <DIO_voidSetPinValue+0xf0>
 26c:	2b b3       	in	r18, 0x1b	; 27
 26e:	81 e0       	ldi	r24, 0x01	; 1
 270:	90 e0       	ldi	r25, 0x00	; 0
 272:	02 c0       	rjmp	.+4      	; 0x278 <DIO_voidSetPinValue+0x44>
 274:	88 0f       	add	r24, r24
 276:	99 1f       	adc	r25, r25
 278:	6a 95       	dec	r22
 27a:	e2 f7       	brpl	.-8      	; 0x274 <DIO_voidSetPinValue+0x40>
 27c:	28 2b       	or	r18, r24
 27e:	2b bb       	out	0x1b, r18	; 27
 280:	08 95       	ret
 282:	44 23       	and	r20, r20
 284:	61 f4       	brne	.+24     	; 0x29e <DIO_voidSetPinValue+0x6a>
 286:	28 b3       	in	r18, 0x18	; 24
 288:	81 e0       	ldi	r24, 0x01	; 1
 28a:	90 e0       	ldi	r25, 0x00	; 0
 28c:	02 c0       	rjmp	.+4      	; 0x292 <DIO_voidSetPinValue+0x5e>
 28e:	88 0f       	add	r24, r24
 290:	99 1f       	adc	r25, r25
 292:	6a 95       	dec	r22
 294:	e2 f7       	brpl	.-8      	; 0x28e <DIO_voidSetPinValue+0x5a>
 296:	80 95       	com	r24
 298:	82 23       	and	r24, r18
 29a:	88 bb       	out	0x18, r24	; 24
 29c:	08 95       	ret
 29e:	41 30       	cpi	r20, 0x01	; 1
 2a0:	09 f0       	breq	.+2      	; 0x2a4 <DIO_voidSetPinValue+0x70>
 2a2:	40 c0       	rjmp	.+128    	; 0x324 <DIO_voidSetPinValue+0xf0>
 2a4:	28 b3       	in	r18, 0x18	; 24
 2a6:	81 e0       	ldi	r24, 0x01	; 1
 2a8:	90 e0       	ldi	r25, 0x00	; 0
 2aa:	02 c0       	rjmp	.+4      	; 0x2b0 <DIO_voidSetPinValue+0x7c>
 2ac:	88 0f       	add	r24, r24
 2ae:	99 1f       	adc	r25, r25
 2b0:	6a 95       	dec	r22
 2b2:	e2 f7       	brpl	.-8      	; 0x2ac <DIO_voidSetPinValue+0x78>
 2b4:	28 2b       	or	r18, r24
 2b6:	28 bb       	out	0x18, r18	; 24
 2b8:	08 95       	ret
 2ba:	44 23       	and	r20, r20
 2bc:	61 f4       	brne	.+24     	; 0x2d6 <DIO_voidSetPinValue+0xa2>
 2be:	25 b3       	in	r18, 0x15	; 21
 2c0:	81 e0       	ldi	r24, 0x01	; 1
 2c2:	90 e0       	ldi	r25, 0x00	; 0
 2c4:	02 c0       	rjmp	.+4      	; 0x2ca <DIO_voidSetPinValue+0x96>
 2c6:	88 0f       	add	r24, r24
 2c8:	99 1f       	adc	r25, r25
 2ca:	6a 95       	dec	r22
 2cc:	e2 f7       	brpl	.-8      	; 0x2c6 <DIO_voidSetPinValue+0x92>
 2ce:	80 95       	com	r24
 2d0:	82 23       	and	r24, r18
 2d2:	85 bb       	out	0x15, r24	; 21
 2d4:	08 95       	ret
 2d6:	41 30       	cpi	r20, 0x01	; 1
 2d8:	29 f5       	brne	.+74     	; 0x324 <DIO_voidSetPinValue+0xf0>
 2da:	25 b3       	in	r18, 0x15	; 21
 2dc:	81 e0       	ldi	r24, 0x01	; 1
 2de:	90 e0       	ldi	r25, 0x00	; 0
 2e0:	02 c0       	rjmp	.+4      	; 0x2e6 <DIO_voidSetPinValue+0xb2>
 2e2:	88 0f       	add	r24, r24
 2e4:	99 1f       	adc	r25, r25
 2e6:	6a 95       	dec	r22
 2e8:	e2 f7       	brpl	.-8      	; 0x2e2 <DIO_voidSetPinValue+0xae>
 2ea:	28 2b       	or	r18, r24
 2ec:	25 bb       	out	0x15, r18	; 21
 2ee:	08 95       	ret
 2f0:	44 23       	and	r20, r20
 2f2:	61 f4       	brne	.+24     	; 0x30c <DIO_voidSetPinValue+0xd8>
 2f4:	22 b3       	in	r18, 0x12	; 18
 2f6:	81 e0       	ldi	r24, 0x01	; 1
 2f8:	90 e0       	ldi	r25, 0x00	; 0
 2fa:	02 c0       	rjmp	.+4      	; 0x300 <DIO_voidSetPinValue+0xcc>
 2fc:	88 0f       	add	r24, r24
 2fe:	99 1f       	adc	r25, r25
 300:	6a 95       	dec	r22
 302:	e2 f7       	brpl	.-8      	; 0x2fc <DIO_voidSetPinValue+0xc8>
 304:	80 95       	com	r24
 306:	82 23       	and	r24, r18
 308:	82 bb       	out	0x12, r24	; 18
 30a:	08 95       	ret
 30c:	41 30       	cpi	r20, 0x01	; 1
 30e:	51 f4       	brne	.+20     	; 0x324 <DIO_voidSetPinValue+0xf0>
 310:	22 b3       	in	r18, 0x12	; 18
 312:	81 e0       	ldi	r24, 0x01	; 1
 314:	90 e0       	ldi	r25, 0x00	; 0
 316:	02 c0       	rjmp	.+4      	; 0x31c <DIO_voidSetPinValue+0xe8>
 318:	88 0f       	add	r24, r24
 31a:	99 1f       	adc	r25, r25
 31c:	6a 95       	dec	r22
 31e:	e2 f7       	brpl	.-8      	; 0x318 <DIO_voidSetPinValue+0xe4>
 320:	28 2b       	or	r18, r24
 322:	22 bb       	out	0x12, r18	; 18
 324:	08 95       	ret

00000326 <DIO_voidSetPortDir>:
 326:	81 30       	cpi	r24, 0x01	; 1
 328:	49 f0       	breq	.+18     	; 0x33c <DIO_voidSetPortDir+0x16>
 32a:	81 30       	cpi	r24, 0x01	; 1
 32c:	28 f0       	brcs	.+10     	; 0x338 <DIO_voidSetPortDir+0x12>
 32e:	82 30       	cpi	r24, 0x02	; 2
 330:	39 f0       	breq	.+14     	; 0x340 <DIO_voidSetPortDir+0x1a>
 332:	83 30       	cpi	r24, 0x03	; 3
 334:	41 f4       	brne	.+16     	; 0x346 <DIO_voidSetPortDir+0x20>
 336:	06 c0       	rjmp	.+12     	; 0x344 <DIO_voidSetPortDir+0x1e>
 338:	6a bb       	out	0x1a, r22	; 26
 33a:	08 95       	ret
 33c:	67 bb       	out	0x17, r22	; 23
 33e:	08 95       	ret
 340:	64 bb       	out	0x14, r22	; 20
 342:	08 95       	ret
 344:	61 bb       	out	0x11, r22	; 17
 346:	08 95       	ret

00000348 <DIO_voidSetPortValue>:
 348:	81 30       	cpi	r24, 0x01	; 1
 34a:	49 f0       	breq	.+18     	; 0x35e <DIO_voidSetPortValue+0x16>
 34c:	81 30       	cpi	r24, 0x01	; 1
 34e:	28 f0       	brcs	.+10     	; 0x35a <DIO_voidSetPortValue+0x12>
 350:	82 30       	cpi	r24, 0x02	; 2
 352:	39 f0       	breq	.+14     	; 0x362 <DIO_voidSetPortValue+0x1a>
 354:	83 30       	cpi	r24, 0x03	; 3
 356:	41 f4       	brne	.+16     	; 0x368 <DIO_voidSetPortValue+0x20>
 358:	06 c0       	rjmp	.+12     	; 0x366 <DIO_voidSetPortValue+0x1e>
 35a:	6b bb       	out	0x1b, r22	; 27
 35c:	08 95       	ret
 35e:	68 bb       	out	0x18, r22	; 24
 360:	08 95       	ret
 362:	65 bb       	out	0x15, r22	; 21
 364:	08 95       	ret
 366:	62 bb       	out	0x12, r22	; 18
 368:	08 95       	ret

0000036a <DIO_enuGetPinValue>:
 36a:	81 30       	cpi	r24, 0x01	; 1
 36c:	49 f0       	breq	.+18     	; 0x380 <DIO_enuGetPinValue+0x16>
 36e:	81 30       	cpi	r24, 0x01	; 1
 370:	28 f0       	brcs	.+10     	; 0x37c <DIO_enuGetPinValue+0x12>
 372:	82 30       	cpi	r24, 0x02	; 2
 374:	39 f0       	breq	.+14     	; 0x384 <DIO_enuGetPinValue+0x1a>
 376:	83 30       	cpi	r24, 0x03	; 3
 378:	b1 f4       	brne	.+44     	; 0x3a6 <DIO_enuGetPinValue+0x3c>
 37a:	0d c0       	rjmp	.+26     	; 0x396 <DIO_enuGetPinValue+0x2c>
 37c:	89 b3       	in	r24, 0x19	; 25
 37e:	03 c0       	rjmp	.+6      	; 0x386 <DIO_enuGetPinValue+0x1c>
 380:	86 b3       	in	r24, 0x16	; 22
 382:	01 c0       	rjmp	.+2      	; 0x386 <DIO_enuGetPinValue+0x1c>
 384:	83 b3       	in	r24, 0x13	; 19
 386:	90 e0       	ldi	r25, 0x00	; 0
 388:	02 c0       	rjmp	.+4      	; 0x38e <DIO_enuGetPinValue+0x24>
 38a:	95 95       	asr	r25
 38c:	87 95       	ror	r24
 38e:	6a 95       	dec	r22
 390:	e2 f7       	brpl	.-8      	; 0x38a <DIO_enuGetPinValue+0x20>
 392:	81 70       	andi	r24, 0x01	; 1
 394:	08 95       	ret
 396:	80 b3       	in	r24, 0x10	; 16
 398:	90 e0       	ldi	r25, 0x00	; 0
 39a:	02 c0       	rjmp	.+4      	; 0x3a0 <DIO_enuGetPinValue+0x36>
 39c:	95 95       	asr	r25
 39e:	87 95       	ror	r24
 3a0:	6a 95       	dec	r22
 3a2:	e2 f7       	brpl	.-8      	; 0x39c <DIO_enuGetPinValue+0x32>
 3a4:	81 70       	andi	r24, 0x01	; 1
 3a6:	08 95       	ret

000003a8 <DIO_u8GetPortValue>:
 3a8:	81 30       	cpi	r24, 0x01	; 1
 3aa:	49 f0       	breq	.+18     	; 0x3be <DIO_u8GetPortValue+0x16>
 3ac:	81 30       	cpi	r24, 0x01	; 1
 3ae:	28 f0       	brcs	.+10     	; 0x3ba <DIO_u8GetPortValue+0x12>
 3b0:	82 30       	cpi	r24, 0x02	; 2
 3b2:	39 f0       	breq	.+14     	; 0x3c2 <DIO_u8GetPortValue+0x1a>
 3b4:	83 30       	cpi	r24, 0x03	; 3
 3b6:	41 f4       	brne	.+16     	; 0x3c8 <DIO_u8GetPortValue+0x20>
 3b8:	06 c0       	rjmp	.+12     	; 0x3c6 <DIO_u8GetPortValue+0x1e>
 3ba:	89 b3       	in	r24, 0x19	; 25
 3bc:	08 95       	ret
 3be:	86 b3       	in	r24, 0x16	; 22
 3c0:	08 95       	ret
 3c2:	83 b3       	in	r24, 0x13	; 19
 3c4:	08 95       	ret
 3c6:	80 b3       	in	r24, 0x10	; 16
 3c8:	08 95       	ret

000003ca <main>:
 3ca:	83 e0       	ldi	r24, 0x03	; 3
 3cc:	60 e0       	ldi	r22, 0x00	; 0
 3ce:	40 e0       	ldi	r20, 0x00	; 0
 3d0:	0e 94 a1 00 	call	0x142	; 0x142 <DIO_voidSetPinDir>
 3d4:	83 e0       	ldi	r24, 0x03	; 3
 3d6:	61 e0       	ldi	r22, 0x01	; 1
 3d8:	41 e0       	ldi	r20, 0x01	; 1
 3da:	0e 94 a1 00 	call	0x142	; 0x142 <DIO_voidSetPinDir>
 3de:	80 e0       	ldi	r24, 0x00	; 0
 3e0:	60 e0       	ldi	r22, 0x00	; 0
 3e2:	41 e0       	ldi	r20, 0x01	; 1
 3e4:	0e 94 a1 00 	call	0x142	; 0x142 <DIO_voidSetPinDir>
 3e8:	80 e0       	ldi	r24, 0x00	; 0
 3ea:	61 e0       	ldi	r22, 0x01	; 1
 3ec:	41 e0       	ldi	r20, 0x01	; 1
 3ee:	0e 94 a1 00 	call	0x142	; 0x142 <DIO_voidSetPinDir>
 3f2:	0e 94 4e 00 	call	0x9c	; 0x9c <UART_vid_Initialize>
 3f6:	83 e6       	ldi	r24, 0x63	; 99
 3f8:	0e 94 46 00 	call	0x8c	; 0x8c <UART_vidSend>
 3fc:	0e 94 4a 00 	call	0x94	; 0x94 <UART_vdReceive>
 400:	81 36       	cpi	r24, 0x61	; 97
 402:	21 f4       	brne	.+8      	; 0x40c <main+0x42>
 404:	80 e0       	ldi	r24, 0x00	; 0
 406:	60 e0       	ldi	r22, 0x00	; 0
 408:	41 e0       	ldi	r20, 0x01	; 1
 40a:	07 c0       	rjmp	.+14     	; 0x41a <main+0x50>
 40c:	0e 94 4a 00 	call	0x94	; 0x94 <UART_vdReceive>
 410:	82 36       	cpi	r24, 0x62	; 98
 412:	a1 f7       	brne	.-24     	; 0x3fc <main+0x32>
 414:	80 e0       	ldi	r24, 0x00	; 0
 416:	60 e0       	ldi	r22, 0x00	; 0
 418:	40 e0       	ldi	r20, 0x00	; 0
 41a:	0e 94 1a 01 	call	0x234	; 0x234 <DIO_voidSetPinValue>
 41e:	ee cf       	rjmp	.-36     	; 0x3fc <main+0x32>

00000420 <_exit>:
 420:	f8 94       	cli

00000422 <__stop_program>:
 422:	ff cf       	rjmp	.-2      	; 0x422 <__stop_program>
