# 32bit_MIPS_Pipeline
Verilog를 사용한 32bit MIPS 프로세서 설계 파일입니다.

## 프로그램 환경
- Windows 7
- Xilinx ISE 14.7
- Spartan 6 FPGA family

## 사용언어
- Verilog

## 구현 목록
- 1bit Adder
- 4bit Adder
- ALU(Arithmetic Logic Unit)
- Memory
- 32bit MIPS 
- MIPS (with Hazard detection unit, Forwarding unit)
- MIPS (with jump, jal, jr)
