/*
 * SPDX-License-Identifier: Apache-2.0
 *
 * Copyright (c) 2025 Nordic Semiconductor ASA
 */

#ifndef ZEPHYR_INCLUDE_DT_BINDINGS_ADC_NRF_COMP_H_
#define ZEPHYR_INCLUDE_DT_BINDINGS_ADC_NRF_COMP_H_

#define NRF_COMP_AIN0 0 /** AIN0 external input */
#define NRF_COMP_AIN1 1 /** AIN1 external input */
#define NRF_COMP_AIN2 2 /** AIN2 external input */
#define NRF_COMP_AIN3 3 /** AIN3 external input */
#define NRF_COMP_AIN4 4 /** AIN4 external input */
#define NRF_COMP_AIN5 5 /** AIN5 external input */
#define NRF_COMP_AIN6 6 /** AIN6 external input */
#define NRF_COMP_AIN7 7 /** AIN7 external input */
#define NRF_COMP_AIN_VDD_DIV2 8 /** VDD / 2 */
#define NRF_COMP_AIN_VDDH_DIV5 9 /** VDDH / 5 */

#endif /* ZEPHYR_INCLUDE_DT_BINDINGS_ADC_NRF_COMP_H_ */
