# Output Ports
display:      "\\n========= Clock 2 ========"
gpr_rs1_addr:    "`REG_ADDR_W'h0"
gpr_rs2_addr:    "`REG_ADDR_W'h0"
csr_op:          "`CSR_OP_NOP"
csr_addr:        "`CSR_ADDR_W'h0"
csr_wr_data:     "`WORD_DATA_W'h0"
id_is_jalr:      "`DISABLE"
id_exp_code:     "`EXP_CODE_W'0"
id_pc:           "`WORD_DATA_W'h0"
id_en:           "`ENABLE"
id_alu_op:       "`ALU_OP_ADD"
id_alu_in_0:     "`WORD_DATA_W'h0"
id_alu_in_1:     "`WORD_DATA_W'h4"
id_cmp_op:       "`CMP_OP_NOP"
id_cmp_in_0:     "`WORD_DATA_W'h0"
id_cmp_in_1:     "`WORD_DATA_W'h4"
id_jump_taken:   "`DISABLE"
id_mem_op:       "`MEM_OP_NOP"
id_mem_wr_data:  "`WORD_DATA_W'h4"
id_rd_addr:      "`WORD_ADDR_W'h3"
id_gpr_we_:      "`ENABLE_"
id_ex_out_sel:   "`EX_OUT_ALU"
id_gpr_wr_data:  "`WORD_DATA_W'h0"
is_eret:         "`DISABLE"
op:              "`OP_ALSI"
id_rs1_addr:     "`REG_ADDR_W'h0"
id_rs2_addr:     "`REG_ADDR_W'h0"
rs1_addr:        "`REG_ADDR_W'h0"
rs2_addr:        "`REG_ADDR_W'h0"
src_reg_used:    "2'b0"