# HW14

**종합 설계 프로젝트**

[ Week #14 : SRAM design ]

![HW14%20e69cc25ab07b4c8db75edf52369b8406/image132.jpeg](HW14%20e69cc25ab07b4c8db75edf52369b8406/image132.jpeg)

》제출 일자: 2020.06.18

》학과 : 전자공학부

》조명 : 뚝딱뚝딱 조

》교수 : 심재훈 교수님

1. **Introduction**

반도체 메모리는 어떠한 컴퓨터 저장 시스템에서든 필수적인 부분이다. 적은 파워와 적은 면적을 차지하면서 큰 저장공간에 대한 꾸준한 수요가 이 분야에 있어서 개발의 원동력이 되어 왔다. 특히 다른 메모리들보다 읽기, 쓰기 동작의 속도가 빠르기 때문에 Random-Access Memory(RAM)의 개발이 주로 이루어졌다. RAM의 타입 중에서 가장 흔한 것은 Static RAM(SRAM)과 Dynamic RAM(DRAM)이 있다.

본 프로젝트에서는 6T SRAM 구조가 사용될 것이다. SRAM이 일반적으로 DRAM보다 더 넓은 면적과 많은 비용을 소모하지만, SRAM은 CMOS 기술을 이용하여 더 빠르고 좋은 호환성을 기대할 수 있기 때문이다. 또한, SRAM은 파워가 공급 중일 때 데이터를 유지하기 위해 주기적인 refreshing-circuit이 따로 필요하지 않다. 다만 SRAM의 높은 가격 때문에 주로 메모리 캐시로 사용되고 있다.

![HW14%20e69cc25ab07b4c8db75edf52369b8406/image133.bmp](HW14%20e69cc25ab07b4c8db75edf52369b8406/image133.bmp)

위 그림(Fig. 1)은 본 프로젝트에서 디자인할 64-bit SRAM 구조이다. SRAM 배열은 SRAM cell의 2차원 배열로 구성되어있다. 작은 메모리에선 하나의 row 당 하나의 word를 저장할 수 있지만, 이번 프로젝트에선 column decoder를 이용해 한 row 당 여러 개의 word를 저장하고 선택할 수 있도록 설계한다. 하나의 column에 있는 모든 셀들은 입력 신호인 bitline을 공유하는 구조이다. 읽기 및 쓰기 동작에 앞서 bitline은 pre-charge circuit에 의해 charge 되고, 원하는 row를 선택하기 위해 row decoder가 사용된다. 같은 row에 있는 SRAM cell들은 공통의 bitline에 연결되고, cell 내의 값은 sense amplifier에 의해 감지되어 읽히거나 작동 모드에 따라 쓰기 회로에 의해 덮어쓰게 된다.

● Pre-charge circuit

![HW14%20e69cc25ab07b4c8db75edf52369b8406/image134.bmp](HW14%20e69cc25ab07b4c8db75edf52369b8406/image134.bmp)

읽기 및 쓰기 동작에서 bitline은 pre-charge circuit을 통해 초기에 Vdd로 pull up 된다. 간단한 pre-charge circuit에서는 balance transistor라고 불리는 두 개의 pull-up transistor에 clock이 입력되고, 두개의 transistor는 두 bitline 사이에 연결 되어 있다. WL이 high가 되어 다시 low가 되는 동안 하나의 bitline이 high를 유지하고 다른 bitline이 low로 떨어진다.

● Row Decoder

메모리의 Access time과 power consumption은 decoder 디자인에 크게 영향을 받는다. Row decoder는 n-bit address로 2*n*개의 출력을 만들어 낸다. Row decoder는 메모리 배열에서 원하는 row를 선택하는데 사용되며, 이 때 decoder에 전달되는 주소를 기준으로 필요한 WL이 활성화 된다. 이번 프로젝트에서는 8개의 row가 있으므로 3-bit address를 사용한 3-to-8 decoder가 적합한 Row decoder일 것으로 보인다.

![HW14%20e69cc25ab07b4c8db75edf52369b8406/image135.jpeg](HW14%20e69cc25ab07b4c8db75edf52369b8406/image135.jpeg)

3-to-8 decoder 구조

● Column Decoder

모든 bitline을 high로 precharging 시킨 후에, 다음 단계는 읽기 및 쓰기 동작에 사용될 메모리 셀 배열의 column을 선택하는 것이다. column 선택 과정은 decoder/multiplexer의 조합으로 수행되는데, m-bit column address로 2*m*개의 column중 1개 혹은 더 많은 column을 선택할 수 있다. row decoder에 의해 한 row가 선택되면 그 row에 있는 모든 cell들이 동시에 읽히는데, multiplexer를 이용해 원하는 column을 선택할 수 있다.

● Write Driver

![HW14%20e69cc25ab07b4c8db75edf52369b8406/image136.bmp](HW14%20e69cc25ab07b4c8db75edf52369b8406/image136.bmp)