免责声明：
-----------------------
本软件代码及所有相关文档、注释或其他信息（统称为“软件”）是按“现状”提供的，不提供任何形式的保证。美光科技有限公司（"MTI"）明确声明放弃所有明示或暗示的保证，包括但不限于第三方权利的非侵权，以及商品适销性或特定用途适用性的任何暗示保证。MTI不保证软件将满足您的要求，或者软件的操作将是不间断或无错误的。此外，MTI不就软件的使用或使用结果作出任何有关其正确性、准确性、可靠性或其他方面的陈述。使用或执行软件产生的全部风险由您承担。在任何情况下，MTI、其关联公司或其供应商均不对因您使用或无法使用软件而产生的任何直接、间接、附带、偶然或特殊损害（包括但不限于利润损失、业务中断或信息丢失的损害）承担责任，即使MTI已被告知此类损害的可能性。由于某些司法管辖区禁止排除或限制对附带或偶然损害的责任，上述限制可能不适用于您。

版权所有 2003年美光科技有限公司。保留所有权利。

入门指南：
----------------
将包含的文件解压缩到一个文件夹中。
在Verilog仿真器中编译ddr3.v和tb.v。
模拟顶级测试台tb。
或者，如果您使用的是ModelSim仿真器，在提示符下输入“do tb.do”。

文件描述：
------------------
ddr3.v                      -DDR3模型
ddr3_mcp.v                  -DDR3的结构包装器 - 多芯片封装模型
ddr3_module.v               -DDR3的结构包装器 - 模块模型
1024Mb_ddr3_parameters.vh   -包含模型使用的1Gb参数的文件
2048Mb_ddr3_parameters.vh   -包含模型使用的2Gb参数的文件
4096Mb_ddr3_parameters.vh   -包含模型使用的4Gb参数的文件
8192Mb_ddr3_parameters.vh   -包含模型使用的8Gb参数的文件
readme.txt                  -此文件
tb.v                        -DDR3模型测试台
subtest.vh                  -由测试台包含的示例测试。

定义速度等级：
-------------------------
可以使用Verilog编译器指令"`define"来选择DDR3模型支持的多个速度等级。允许的速度等级列在ddr3_parameters.vh文件中，并以字母"sg"开头。速度等级用于为DDR3模型选择一组时序参数。以下是定义速度等级的示例。

    仿真器   命令行
    ---------   ------------
    ModelSim    vlog +define+sg25 ddr3.v
    VCS         vcs +define+sg25 ddr3.v
    NC-Verilog  ncverilog +define+sg25 ddr3.v

定义组织：
--------------------------
可以使用Verilog编译器指令"`define"来选择DDR3模型支持的多个组织。有效的组织包括"x4"、"x8"和x16，并列在ddr3_parameters.vh文件中。组织用于选择DDR3模型的内存量和端口大小。以下是定义组织的示例。

    仿真器   命令行
    ---------   ------------
    ModelSim    vlog +define+x8 ddr3.v
    NC-Verilog  ncverilog +define+x8 ddr3.v
    VCS         vcs +define+x8 ddr3.v

DDR3模型认为所有速度等级和组织的组合都是有效的，即使美光部分可能不存在于每个组合中。

分配内存：
------------------
已经实现了一个关联数组，以减少DDR3模型分配的静态内存量。关联数组中的每个条目都是8个突发长度的大小。关联数组中的条目数由MEM_BITS参数控制，等于2^MEM_BITS。例如，如果MEM_BITS参数等于10，则关联数组将足够大，以存储1024次突发长度为8的独特地址的写入。以下是将MEM_BITS参数设置为8的示例。

    仿真器   命令行
    ---------   ------------
    ModelSim    vsim -GMEM_BITS=8 ddr3
    NC-Verilog  ncverilog +defparam+ddr3.MEM_BITS=8 ddr3.v
    VCS         vcs -pva