# MC851 - Grupo Popullacho

## Participantes
- Alexandre Ladeira - 212328
- Gabriel Pallotta Cardenete - 216392
- Igor Fernando Mandello - 236769
- Júlia Alves De Arruda - 238077
- Lucas Hideki Carvalho Dinnouti - 220792
- Vinícius Waki Teles - 257390

Placa R4

# Diagrama

![arquitetura-cpu-5 drawio](https://github.com/lucasdinnouti/MC851/assets/32870665/1e222a4e-41b1-4984-a99e-ca64aef4eac6)

# Roteiro

## Etapa 1
- 04/ago: Instalação de software, familiarização com Verilog
- 11/ago: Design dos módulos, pipeline e criação de um ambiente de execução
- 18/ago: Criação de casos de teste e implementação dos módulos e pipeline
- 25/ago: Primeira Entrega 

## Etapa 2
- 01/set: Desesnvolvimento Cache L1 e definição do periférico
- 08/set: Desenvolvimento do periférico e de seu ambiente de execução
- 15/set: Implementeação e execução do periférico em FPGA
- 22/set: Exemplo de código que faça uso do periférico
- 29/set: Segunda Entrega

## Etapa 3
- 06/out: Desenvolvimento do periférico e de seu ambiente de execução
- 13/out: Implementeação e execução do periférico em FPGA
- 20/out: Exemplo de código que faça uso do periférico
- 27/out: Terceira Entrega

## Etapa 4
- 03/nov: TODO
- 10/nov: TODO
- 17/nov: TODO
- 24/nov: TODO
- 01/dez: Entrega Final
