module d_latch(q,d,en);
input en,d;
output reg q;
always@(en,q)
    if(en)
        q=d;
endmodule
