# Microsemi NMAT TXT File

# Version: 2022.2 2022.2.0.10

# Design Name: top_level 

# Input Netlist Format: EDIF 

# Family: PolarFire , Die: MPF300T , Package: FCG1152 , Speed grade: -1 

# Date generated: Tue Oct 25 16:10:51 2022 


#
# I/O constraints
#

set_io LED1 G17
set_io LED2 K23
set_io LED3 L23
set_io LED4 B25
set_io button1 AK20
set_io clk AL26
set_io data_out[0] G9
set_io data_out[1] F9
set_io data_out[2] H13
set_io data_out[3] H12
set_io data_out[4] H14
set_io data_out[5] G14
set_io data_out[6] E10
set_io data_out[7] E11
set_io framing_err_out G10
set_io overflow_err_out F10
set_io parity_err_out G5
set_io rstn AL27
set_io rx AL24
set_io rxrdy_out F5
set_io tx AL23
set_io txrdy_out J14

#
# Core cell constraints
#

set_location uart_reader_i/LED1_0_3_1_i 1212 9
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_1 1264 6
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[7] 1220 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_pulse 1247 6
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[6] 1199 7
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[1] 1199 10
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[5] 1198 10
set_location uart_reader_i/DATA_IN[7] 1198 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_cnt.xmit_bit_sel_3_a2[0] 1222 6
set_location uart_i/COREUART_C0_0/make_RX/framing_error_int 1203 10
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.xmit_cntr_3_1.SUM[3] 1269 6
set_location uart_i/COREUART_C0_0/tx_hold_reg[7] 1208 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m16_2 1208 12
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[5] 1256 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m16_1_1 1205 9
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_ns_i_a2_0_0[3] 1226 6
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt[0] 1220 13
set_location uart_i/COREUART_C0_0/make_RX/framing_error_i_0_sqmuxa 1242 6
set_location data_out_Z[6] 1196 4
set_location uart_reader_i/OEN 1245 7
set_location uart_i/COREUART_C0_0/make_RX/parity_err_xhdl2_1_sqmuxa_i 1222 12
set_location parity_err_out_Z 1216 10
set_location uart_i/COREUART_C0_0/make_RX/receive_shift.rx_bit_cnt_4[2] 1219 12
set_location uart_i/COREUART_C0_0/make_RX/receive_count_RNO[2] 1209 9
set_location uart_i/COREUART_C0_0/make_RX/receive_count_RNO[0] 1211 9
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[1] 1271 7
set_location data_out_Z[3] 1189 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.un8_baud_clock_int 1268 6
set_location uart_reader_i/LED1_RNO 1223 9
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[0] 1207 7
set_location uart_i/COREUART_C0_0/make_RX/receive_count[0] 1201 10
set_location uart_reader_i/uart_wr_state_srsts[1] 1246 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_RNI57E9[3] 1235 6
set_location uart_i/COREUART_C0_0/make_RX/rcv_sm.un47_baud_clock_NE_0 1213 12
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5_1_sqmuxa 1218 9
set_location uart_i/COREUART_C0_0/tx_hold_reg[6] 1200 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[0] 1251 7
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[1] 1197 10
set_location uart_i/COREUART_C0_0/make_TX/xmit_par_calc.tx_parity_4 1217 6
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[2] 1196 10
set_location uart_i/COREUART_C0_0/make_RX/un1_rx_bit_cnt_1_1.CO1 1218 12
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_cntr[2] 1270 7
set_location uart_i/COREUART_C0_0/make_RX/receive_shift.rx_bit_cnt_4[1] 1215 12
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[6] 1223 7
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[0] 1197 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel_RNO[3] 1227 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_ns[0] 1230 6
set_location uart_reader_i/LED2_RNO 1238 6
set_location uart_i/COREUART_C0_0/make_RX/samples[2] 1202 13
set_location uart_i/COREUART_C0_0/make_RX/make_parity_err.un98_baud_clock 1223 12
set_location uart_reader_i/uart_wr_state[1] 1246 7
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[0] 1195 10
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[7] 1195 7
set_location uart_i/COREUART_C0_0/make_TX/tx_parity_RNO 1232 6
set_location uart_reader_i/LED3 1243 7
set_location uart_i/COREUART_C0_0/make_RX/receive_count[1] 1204 10
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt[2] 1219 13
set_location uart_i/COREUART_C0_0/tx_hold_reg[0] 1206 7
set_location uart_i/COREUART_C0_0/make_RX/rcv_cnt.receive_count_3_i_a5[0] 1202 9
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[4] 1194 10
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel[0] 1222 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[10] 1261 7
set_location uart_reader_i/uart_wr_state_srsts[0] 1244 6
set_location uart_reader_i/DATA_IN[5] 1191 4
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m10 1202 12
set_location uart_i/COREUART_C0_0/make_RX/overflow_xhdl1_1_sqmuxa_i 1217 9
set_location I_1 1164 162
set_location uart_i/COREUART_C0_0/make_RX/receive_count[3] 1207 10
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_cntr[0] 1265 7
set_location framing_err_out_Z 1242 7
set_location uart_reader_i/OEN_RNO 1241 6
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[4] 1193 10
set_location uart_reader_i/DATA_IN[4] 1192 4
set_location uart_i/COREUART_C0_0/make_RX/framing_error_int_0_sqmuxa_0_a5_0 1210 9
set_location uart_i/COREUART_C0_0/make_TX/xmit_par_calc.tx_parity_4_RNO 1219 6
set_location uart_i/COREUART_C0_0/make_RX/framing_error_i_RNO 1219 9
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[2] 1234 7
set_location uart_i/COREUART_C0_0/make_RX/samples[0] 1201 13
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[0] 1232 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_s0_0_a2 1200 9
set_location uart_reader_i/rstn_1 1266 6
set_location data_out_Z[2] 1194 4
set_location uart_reader_i/DATA_IN[6] 1194 7
set_location uart_i/COREUART_C0_0/make_RX/framing_error_int_0_sqmuxa_0_a5 1203 9
set_location uart_reader_i/DATA_IN_0_sqmuxa_0_a2_i 1245 6
set_location uart_i/COREUART_C0_0/make_RX/receive_full_int 1218 13
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_8 1249 6
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.xmit_cntr_3_1.SUM[2] 1270 6
set_location uart_i/COREUART_C0_0/make_RX/receive_shift.rx_bit_cnt_4[3] 1221 12
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_clock 1268 7
set_location uart_i/COREUART_C0_0/make_TX/tx_xhdl2 1214 7
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[1] 1213 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_ns[4] 1225 6
set_location uart_reader_i/LED2 1266 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_s1_0_a5 1213 9
set_location uart_i/COREUART_C0_0/make_RX/overflow_int 1220 10
set_location uart_i/COREUART_C0_0/make_TX/tx_parity 1217 7
set_location uart_i/COREUART_C0_0/make_RX/parity_err_xhdl2_RNO 1214 9
set_location uart_i/COREUART_C0_0/RXRDY_NEW.un1_rx_fifo 1216 9
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[1] 1225 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel_RNO[1] 1218 6
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.xmit_cntr_3_1.SUM[0] 1265 6
set_location data_out_Z[1] 1188 4
set_location uart_i/COREUART_C0_0/tx_hold_reg[5] 1205 7
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt_0_sqmuxa_0_a2 1204 12
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m16_1 1207 12
set_location uart_i/COREUART_C0_0/make_RX/overflow_xhdl1 1217 10
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt[3] 1221 13
set_location uart_reader_i/DATA_IN[2] 1190 4
set_location uart_reader_i/LED3_RNO 1236 6
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_cntr[1] 1248 7
set_location uart_i/COREUART_C0_0/make_RX/receive_count_RNO[1] 1204 9
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel_RNO[2] 1231 6
set_location uart_i/COREUART_C0_0/make_RX/rx_parity_calc 1215 10
set_location uart_i/COREUART_C0_0/make_RX/rcv_cnt.receive_count_3_i_o5[0] 1211 12
set_location uart_i/COREUART_C0_0/make_RX/rx_state[1] 1200 13
set_location uart_reader_i/LED1 1264 7
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[3] 1193 7
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[7] 1192 10
set_location uart_i/COREUART_C0_0/make_RX/rcv_cnt.receive_count_3_2_131_i_a5_1 1206 9
set_location data_out_Z[4] 1193 4
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.xmit_cntr_3_1.SUM[1] 1248 6
set_location uart_i/COREUART_C0_0/make_RX/rx_state[0] 1208 13
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[11] 1262 7
set_location uart_i/COREUART_C0_0/tx_hold_reg[4] 1204 7
set_location uart_i/COREUART_C0_0/make_RX/un1_samples8_1_0 1205 12
set_location uart_reader_i/DATA_IN[0] 1192 7
set_location uart_i/COREUART_C0_0/make_RX/framing_error_int_0_sqmuxa_0_a5_0_0 1203 12
set_location uart_i/COREUART_C0_0/make_RX/receive_shift.rx_bit_cnt_4[0] 1220 12
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[6] 1191 10
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[5] 1216 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/make_xmit_clock.xmit_cntr_3_1.CO0 1271 6
set_location rxrdy_out_Z 1219 7
set_location uart_reader_i/uart_wr_state[0] 1244 7
set_location uart_i/COREUART_C0_0/make_RX/rx_par_calc.rx_parity_calc_3_u 1215 9
set_location data_out_Z[5] 1197 4
set_location uart_i/COREUART_C0_0/tx_hold_reg[2] 1203 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_clock_int 1250 7
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt[1] 1215 13
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[3] 1254 7
set_location uart_i/COREUART_C0_0/make_RX/rx_statece[1] 1210 12
set_location uart_i/COREUART_C0_0/make_RX/rx_filtered_i_o2 1201 12
set_location uart_i/COREUART_C0_0/make_RX/stop_strobe_i_1_sqmuxa_0_a5 1221 9
set_location uart_i/COREUART_C0_0/make_RX/rcv_cnt.receive_count_3_i_a2_1[0] 1206 12
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[12] 1263 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m18 1200 12
set_location uart_i/COREUART_C0_0/make_TX/tx_xhdl2_RNO 1233 6
set_location uart_i/COREUART_C0_0/make_RX/receive_count[2] 1209 10
set_location uart_i/COREUART_C0_0/tx_hold_reg[1] 1202 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_sel.tx_xhdl2_3_iv_i_RNO 1221 6
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[4] 1215 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/xmit_cntr[3] 1269 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_sel.tx_xhdl2_3_iv_i 1214 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel[3] 1227 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel[2] 1231 7
set_location uart_i/COREUART_C0_0/make_RX/make_parity_err.un87_baud_clock_0_a5 1216 12
set_location uart_i/COREUART_C0_0/make_RX/receive_full_int_1_sqmuxa_1_i 1214 12
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[2] 1212 7
set_location uart_i/COREUART_C0_0/make_RX/rx_byte_xhdl5[2] 1191 7
set_location uart_reader_i/DATA_IN[3] 1190 7
set_location uart_i/COREUART_C0_0/make_RX/rcv_cnt.receive_count_3_2_131_i_0 1208 9
set_location uart_reader_i/DATA_IN[1] 1189 4
set_location uart_i/COREUART_C0_0/tx_hold_reg[3] 1201 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[4] 1228 7
set_location uart_i/COREUART_C0_0/make_RX/stop_strobe_i 1221 10
set_location uart_i/COREUART_C0_0/make_TX/txrdy_int 1229 7
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[3] 1190 10
set_location uart_i/COREUART_C0_0/make_TX/txrdy_int_1_sqmuxa_i 1229 6
set_location overflow_err_out_Z 1219 10
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_ns_a2[1] 1228 6
set_location uart_i/COREUART_C0_0/make_RX/samples[1] 1209 13
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_7 1239 6
set_location I_1/U0_RGB1 1740 12
set_location uart_i/COREUART_C0_0/make_RX/parity_err_xhdl2 1216 13
set_location uart_i/COREUART_C0_0/make_RX/un1_samples8_2_0_0 1212 12
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_RNO[2] 1234 6
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[5] 1189 10
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[7] 1258 7
set_location CFG0_GND_INST 1243 6
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[8] 1259 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_bit_sel[1] 1218 7
set_location uart_i/COREUART_C0_0/make_TX/xmit_state_ns[2] 1224 6
set_location uart_reader_i/DATA_IN_0_sqmuxa_0_a2 1237 6
set_location uart_i/COREUART_C0_0/make_TX/tx_byte[3] 1211 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[6] 1257 7
set_location uart_i/COREUART_C0_0/rxrdy_xhdl4 1223 13
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[3] 1224 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_s2_0_o2 1222 9
set_location uart_i/COREUART_C0_0/make_RX/rx_bit_cnt_RNI2O091[1] 1217 12
set_location uart_i/COREUART_C0_0/make_TX/xmit_cnt.xmit_bit_sel_3_i_o2[1] 1220 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_state[5] 1230 7
set_location uart_i/COREUART_C0_0/make_RX/rx_shift[8] 1188 10
set_location uart_i/COREUART_C0_0/make_RX/receive_count_RNO[3] 1207 9
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[4] 1255 7
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m8 1201 9
set_location data_out_Z[7] 1188 7
set_location uart_i/COREUART_C0_0/make_RX/framing_error_i 1212 10
set_location uart_i/COREUART_C0_0/make_RX/rx_state_ns_1_0_.m14 1209 12
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[9] 1260 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/baud_cntr[2] 1253 7
set_location uart_i/COREUART_C0_0/make_RX/rcv_sm.overflow_int_3 1220 9
set_location data_out_Z[0] 1196 7
set_location txrdy_out_Z 1235 7
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_1_RNIE7FM1 1250 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_sel.tx_xhdl2_1_7_1_1_wmux 1215 6
set_location uart_i/COREUART_C0_0/make_TX/xmit_sel.tx_xhdl2_1_7_1_2_wmux 1212 6
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_1_RNIE7FM1_CC_0 1250 8
set_location uart_i/COREUART_C0_0/make_COREUART_C0_COREUART_C0_0_Clock_gen/UG10.make_baud_cntr2.un2_baud_cntr_1_RNIE7FM1_CC_1 1260 8
