

================================================================
== Vitis HLS Report for 'crc24a_Pipeline_loop0'
================================================================
* Date:           Fri Jul  7 16:05:06 2023

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        dummysam
* Solution:       solution2 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu7ev-ffvc1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  5.291 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- loop0   |        ?|        ?|        68|          1|          1|     ?|       yes|
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     620|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|   120|    8651|    7015|    -|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    2495|    -|
|Register         |        -|     -|    1295|     480|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|   120|    9946|   10610|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      624|  1728|  460800|  230400|   96|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|     6|       2|       4|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+-----------------------+---------+----+------+------+-----+
    |         Instance         |         Module        | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +--------------------------+-----------------------+---------+----+------+------+-----+
    |mul_64ns_66ns_129_1_1_U2  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U3  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U4  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U5  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U6  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U7  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U8  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U9  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |urem_64ns_6ns_5_68_1_U1   |urem_64ns_6ns_5_68_1   |        0|   0|  8651|  6607|    0|
    +--------------------------+-----------------------+---------+----+------+------+-----+
    |Total                     |                       |        0| 120|  8651|  7015|    0|
    +--------------------------+-----------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |add_ln24_fu_2216_p2               |         +|   0|  0|  71|          64|           4|
    |sub_ln21_fu_2238_p2               |         -|   0|  0|  12|           5|           5|
    |ap_block_pp0_stage0_01001         |       and|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter1  |       and|   0|  0|   2|           1|           1|
    |tmp_nbreadreq_fu_216_p6           |       and|   0|  0|   2|           1|           0|
    |ap_condition_2038                 |        or|   0|  0|   2|           1|           1|
    |or_ln21_1_fu_2361_p2              |        or|   0|  0|  64|          64|           2|
    |or_ln21_2_fu_2415_p2              |        or|   0|  0|  64|          64|           2|
    |or_ln21_3_fu_2469_p2              |        or|   0|  0|  64|          64|           3|
    |or_ln21_4_fu_2523_p2              |        or|   0|  0|  64|          64|           3|
    |or_ln21_5_fu_2577_p2              |        or|   0|  0|  64|          64|           3|
    |or_ln21_6_fu_2631_p2              |        or|   0|  0|  64|          64|           3|
    |or_ln21_fu_2307_p2                |        or|   0|  0|  64|          64|           1|
    |or_ln22_fu_2140_p2                |        or|   0|  0|   8|           8|           1|
    |select_ln21_1_fu_2110_p3          |    select|   0|  0|   2|           1|           2|
    |select_ln21_fu_2244_p3            |    select|   0|  0|   5|           1|           5|
    |ap_enable_pp0                     |       xor|   0|  0|   2|           1|           2|
    |grp_fu_2124_p0                    |       xor|   0|  0|  64|          64|          64|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0| 620|         596|         103|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_done_int              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   9|          2|    1|          2|
    |crc_V_10_address0        |  49|          9|    5|         45|
    |crc_V_10_d0              |  49|          9|    1|          9|
    |crc_V_11_address0        |  49|          9|    5|         45|
    |crc_V_11_d0              |  49|          9|    1|          9|
    |crc_V_12_address0        |  49|          9|    5|         45|
    |crc_V_12_d0              |  49|          9|    1|          9|
    |crc_V_13_address0        |  49|          9|    5|         45|
    |crc_V_13_d0              |  49|          9|    1|          9|
    |crc_V_14_address0        |  49|          9|    5|         45|
    |crc_V_14_d0              |  49|          9|    1|          9|
    |crc_V_15_address0        |  49|          9|    5|         45|
    |crc_V_15_d0              |  49|          9|    1|          9|
    |crc_V_16_address0        |  49|          9|    5|         45|
    |crc_V_16_d0              |  49|          9|    1|          9|
    |crc_V_17_address0        |  49|          9|    5|         45|
    |crc_V_17_d0              |  49|          9|    1|          9|
    |crc_V_18_address0        |  49|          9|    5|         45|
    |crc_V_18_d0              |  49|          9|    1|          9|
    |crc_V_19_address0        |  49|          9|    5|         45|
    |crc_V_19_d0              |  49|          9|    1|          9|
    |crc_V_1_address0         |  49|          9|    5|         45|
    |crc_V_1_d0               |  49|          9|    1|          9|
    |crc_V_20_address0        |  49|          9|    5|         45|
    |crc_V_20_d0              |  49|          9|    1|          9|
    |crc_V_21_address0        |  49|          9|    5|         45|
    |crc_V_21_d0              |  49|          9|    1|          9|
    |crc_V_22_address0        |  49|          9|    5|         45|
    |crc_V_22_d0              |  49|          9|    1|          9|
    |crc_V_23_address0        |  49|          9|    5|         45|
    |crc_V_23_d0              |  49|          9|    1|          9|
    |crc_V_24_address0        |  49|          9|    5|         45|
    |crc_V_24_d0              |  49|          9|    1|          9|
    |crc_V_2_address0         |  49|          9|    5|         45|
    |crc_V_2_d0               |  49|          9|    1|          9|
    |crc_V_3_address0         |  49|          9|    5|         45|
    |crc_V_3_d0               |  49|          9|    1|          9|
    |crc_V_4_address0         |  49|          9|    5|         45|
    |crc_V_4_d0               |  49|          9|    1|          9|
    |crc_V_5_address0         |  49|          9|    5|         45|
    |crc_V_5_d0               |  49|          9|    1|          9|
    |crc_V_6_address0         |  49|          9|    5|         45|
    |crc_V_6_d0               |  49|          9|    1|          9|
    |crc_V_7_address0         |  49|          9|    5|         45|
    |crc_V_7_d0               |  49|          9|    1|          9|
    |crc_V_8_address0         |  49|          9|    5|         45|
    |crc_V_8_d0               |  49|          9|    1|          9|
    |crc_V_9_address0         |  49|          9|    5|         45|
    |crc_V_9_d0               |  49|          9|    1|          9|
    |crc_V_address0           |  49|          9|    5|         45|
    |crc_V_d0                 |  49|          9|    1|          9|
    |input_r_TDATA_blk_n      |   9|          2|    1|          2|
    |u_fu_212                 |   9|          2|   64|        128|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |2495|        460|  218|       1486|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                          |   1|   0|    1|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter45           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter46           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter47           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter48           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter49           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter50           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter51           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter52           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter53           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter54           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter55           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter56           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter57           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter58           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter59           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter60           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter61           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter62           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter63           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter64           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter65           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter66           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter67           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter68           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter21_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter22_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter23_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter24_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter25_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter26_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter27_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter28_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter29_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter30_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter31_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter32_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter33_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter34_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter35_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter36_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter37_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter38_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter39_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter40_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter41_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter42_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter43_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter44_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter45_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter46_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter47_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter48_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter49_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter50_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter51_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter52_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter53_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter54_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter55_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter56_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter57_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter58_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter59_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter60_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter61_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter62_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter63_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter64_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter65_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter66_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter67_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg   |   1|   0|    1|          0|
    |d_last_V_fu_208                    |   1|   0|    1|          0|
    |lshr_ln_reg_2759                   |   8|   0|    8|          0|
    |oput_V_1_addr_1_reg_2769           |   7|   0|    8|          1|
    |oput_V_2_addr_1_reg_2774           |   7|   0|    8|          1|
    |oput_V_addr_1_reg_2764             |   7|   0|    8|          1|
    |tmp_36_reg_2779                    |   1|   0|    1|          0|
    |tmp_37_reg_2809                    |   1|   0|    1|          0|
    |tmp_38_reg_2839                    |   1|   0|    1|          0|
    |tmp_39_reg_2869                    |   1|   0|    1|          0|
    |tmp_40_reg_2899                    |   1|   0|    1|          0|
    |tmp_41_reg_2929                    |   1|   0|    1|          0|
    |tmp_42_reg_2959                    |   1|   0|    1|          0|
    |tmp_reg_2720                       |   1|   0|    1|          0|
    |trunc_ln221_reg_2715               |  32|   0|   32|          0|
    |trunc_ln628_reg_2724               |   1|   0|    1|          0|
    |u_1_reg_2702                       |  64|   0|   64|          0|
    |u_fu_212                           |  64|   0|   64|          0|
    |lshr_ln_reg_2759                   |  64|  32|    8|          0|
    |oput_V_1_addr_1_reg_2769           |  64|  32|    8|          1|
    |oput_V_2_addr_1_reg_2774           |  64|  32|    8|          1|
    |oput_V_addr_1_reg_2764             |  64|  32|    8|          1|
    |tmp_36_reg_2779                    |  64|  32|    1|          0|
    |tmp_37_reg_2809                    |  64|  32|    1|          0|
    |tmp_38_reg_2839                    |  64|  32|    1|          0|
    |tmp_39_reg_2869                    |  64|  32|    1|          0|
    |tmp_40_reg_2899                    |  64|  32|    1|          0|
    |tmp_41_reg_2929                    |  64|  32|    1|          0|
    |tmp_42_reg_2959                    |  64|  32|    1|          0|
    |tmp_reg_2720                       |  64|  32|    1|          0|
    |trunc_ln221_reg_2715               |  64|  32|   32|          0|
    |trunc_ln628_reg_2724               |  64|  32|    1|          0|
    |u_1_reg_2702                       |  64|  32|   64|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |1295| 480|  475|          6|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+-----------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |     Source Object     |    C Type    |
+---------------------+-----+-----+------------+-----------------------+--------------+
|ap_clk               |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|ap_rst               |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|ap_start             |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|ap_done              |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|ap_idle              |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|ap_ready             |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop0|  return value|
|input_r_TVALID       |   in|    1|        axis|       input_r_V_data_V|       pointer|
|input_r_TDATA        |   in|    8|        axis|       input_r_V_data_V|       pointer|
|oput_V_3_address0    |  out|    8|   ap_memory|               oput_V_3|         array|
|oput_V_3_ce0         |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_3_we0         |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_3_d0          |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_3_address1    |  out|    8|   ap_memory|               oput_V_3|         array|
|oput_V_3_ce1         |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_3_we1         |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_3_d1          |  out|    1|   ap_memory|               oput_V_3|         array|
|oput_V_2_address0    |  out|    8|   ap_memory|               oput_V_2|         array|
|oput_V_2_ce0         |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_2_we0         |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_2_d0          |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_2_address1    |  out|    8|   ap_memory|               oput_V_2|         array|
|oput_V_2_ce1         |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_2_we1         |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_2_d1          |  out|    1|   ap_memory|               oput_V_2|         array|
|oput_V_1_address0    |  out|    8|   ap_memory|               oput_V_1|         array|
|oput_V_1_ce0         |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_1_we0         |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_1_d0          |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_1_address1    |  out|    8|   ap_memory|               oput_V_1|         array|
|oput_V_1_ce1         |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_1_we1         |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_1_d1          |  out|    1|   ap_memory|               oput_V_1|         array|
|oput_V_address0      |  out|    8|   ap_memory|                 oput_V|         array|
|oput_V_ce0           |  out|    1|   ap_memory|                 oput_V|         array|
|oput_V_we0           |  out|    1|   ap_memory|                 oput_V|         array|
|oput_V_d0            |  out|    1|   ap_memory|                 oput_V|         array|
|oput_V_address1      |  out|    8|   ap_memory|                 oput_V|         array|
|oput_V_ce1           |  out|    1|   ap_memory|                 oput_V|         array|
|oput_V_we1           |  out|    1|   ap_memory|                 oput_V|         array|
|oput_V_d1            |  out|    1|   ap_memory|                 oput_V|         array|
|crc_V_24_address0    |  out|    5|   ap_memory|               crc_V_24|         array|
|crc_V_24_ce0         |  out|    1|   ap_memory|               crc_V_24|         array|
|crc_V_24_we0         |  out|    1|   ap_memory|               crc_V_24|         array|
|crc_V_24_d0          |  out|    1|   ap_memory|               crc_V_24|         array|
|crc_V_23_address0    |  out|    5|   ap_memory|               crc_V_23|         array|
|crc_V_23_ce0         |  out|    1|   ap_memory|               crc_V_23|         array|
|crc_V_23_we0         |  out|    1|   ap_memory|               crc_V_23|         array|
|crc_V_23_d0          |  out|    1|   ap_memory|               crc_V_23|         array|
|crc_V_22_address0    |  out|    5|   ap_memory|               crc_V_22|         array|
|crc_V_22_ce0         |  out|    1|   ap_memory|               crc_V_22|         array|
|crc_V_22_we0         |  out|    1|   ap_memory|               crc_V_22|         array|
|crc_V_22_d0          |  out|    1|   ap_memory|               crc_V_22|         array|
|crc_V_21_address0    |  out|    5|   ap_memory|               crc_V_21|         array|
|crc_V_21_ce0         |  out|    1|   ap_memory|               crc_V_21|         array|
|crc_V_21_we0         |  out|    1|   ap_memory|               crc_V_21|         array|
|crc_V_21_d0          |  out|    1|   ap_memory|               crc_V_21|         array|
|crc_V_20_address0    |  out|    5|   ap_memory|               crc_V_20|         array|
|crc_V_20_ce0         |  out|    1|   ap_memory|               crc_V_20|         array|
|crc_V_20_we0         |  out|    1|   ap_memory|               crc_V_20|         array|
|crc_V_20_d0          |  out|    1|   ap_memory|               crc_V_20|         array|
|crc_V_19_address0    |  out|    5|   ap_memory|               crc_V_19|         array|
|crc_V_19_ce0         |  out|    1|   ap_memory|               crc_V_19|         array|
|crc_V_19_we0         |  out|    1|   ap_memory|               crc_V_19|         array|
|crc_V_19_d0          |  out|    1|   ap_memory|               crc_V_19|         array|
|crc_V_18_address0    |  out|    5|   ap_memory|               crc_V_18|         array|
|crc_V_18_ce0         |  out|    1|   ap_memory|               crc_V_18|         array|
|crc_V_18_we0         |  out|    1|   ap_memory|               crc_V_18|         array|
|crc_V_18_d0          |  out|    1|   ap_memory|               crc_V_18|         array|
|crc_V_17_address0    |  out|    5|   ap_memory|               crc_V_17|         array|
|crc_V_17_ce0         |  out|    1|   ap_memory|               crc_V_17|         array|
|crc_V_17_we0         |  out|    1|   ap_memory|               crc_V_17|         array|
|crc_V_17_d0          |  out|    1|   ap_memory|               crc_V_17|         array|
|crc_V_16_address0    |  out|    5|   ap_memory|               crc_V_16|         array|
|crc_V_16_ce0         |  out|    1|   ap_memory|               crc_V_16|         array|
|crc_V_16_we0         |  out|    1|   ap_memory|               crc_V_16|         array|
|crc_V_16_d0          |  out|    1|   ap_memory|               crc_V_16|         array|
|crc_V_15_address0    |  out|    5|   ap_memory|               crc_V_15|         array|
|crc_V_15_ce0         |  out|    1|   ap_memory|               crc_V_15|         array|
|crc_V_15_we0         |  out|    1|   ap_memory|               crc_V_15|         array|
|crc_V_15_d0          |  out|    1|   ap_memory|               crc_V_15|         array|
|crc_V_14_address0    |  out|    5|   ap_memory|               crc_V_14|         array|
|crc_V_14_ce0         |  out|    1|   ap_memory|               crc_V_14|         array|
|crc_V_14_we0         |  out|    1|   ap_memory|               crc_V_14|         array|
|crc_V_14_d0          |  out|    1|   ap_memory|               crc_V_14|         array|
|crc_V_13_address0    |  out|    5|   ap_memory|               crc_V_13|         array|
|crc_V_13_ce0         |  out|    1|   ap_memory|               crc_V_13|         array|
|crc_V_13_we0         |  out|    1|   ap_memory|               crc_V_13|         array|
|crc_V_13_d0          |  out|    1|   ap_memory|               crc_V_13|         array|
|crc_V_12_address0    |  out|    5|   ap_memory|               crc_V_12|         array|
|crc_V_12_ce0         |  out|    1|   ap_memory|               crc_V_12|         array|
|crc_V_12_we0         |  out|    1|   ap_memory|               crc_V_12|         array|
|crc_V_12_d0          |  out|    1|   ap_memory|               crc_V_12|         array|
|crc_V_11_address0    |  out|    5|   ap_memory|               crc_V_11|         array|
|crc_V_11_ce0         |  out|    1|   ap_memory|               crc_V_11|         array|
|crc_V_11_we0         |  out|    1|   ap_memory|               crc_V_11|         array|
|crc_V_11_d0          |  out|    1|   ap_memory|               crc_V_11|         array|
|crc_V_10_address0    |  out|    5|   ap_memory|               crc_V_10|         array|
|crc_V_10_ce0         |  out|    1|   ap_memory|               crc_V_10|         array|
|crc_V_10_we0         |  out|    1|   ap_memory|               crc_V_10|         array|
|crc_V_10_d0          |  out|    1|   ap_memory|               crc_V_10|         array|
|crc_V_9_address0     |  out|    5|   ap_memory|                crc_V_9|         array|
|crc_V_9_ce0          |  out|    1|   ap_memory|                crc_V_9|         array|
|crc_V_9_we0          |  out|    1|   ap_memory|                crc_V_9|         array|
|crc_V_9_d0           |  out|    1|   ap_memory|                crc_V_9|         array|
|crc_V_8_address0     |  out|    5|   ap_memory|                crc_V_8|         array|
|crc_V_8_ce0          |  out|    1|   ap_memory|                crc_V_8|         array|
|crc_V_8_we0          |  out|    1|   ap_memory|                crc_V_8|         array|
|crc_V_8_d0           |  out|    1|   ap_memory|                crc_V_8|         array|
|crc_V_7_address0     |  out|    5|   ap_memory|                crc_V_7|         array|
|crc_V_7_ce0          |  out|    1|   ap_memory|                crc_V_7|         array|
|crc_V_7_we0          |  out|    1|   ap_memory|                crc_V_7|         array|
|crc_V_7_d0           |  out|    1|   ap_memory|                crc_V_7|         array|
|crc_V_6_address0     |  out|    5|   ap_memory|                crc_V_6|         array|
|crc_V_6_ce0          |  out|    1|   ap_memory|                crc_V_6|         array|
|crc_V_6_we0          |  out|    1|   ap_memory|                crc_V_6|         array|
|crc_V_6_d0           |  out|    1|   ap_memory|                crc_V_6|         array|
|crc_V_5_address0     |  out|    5|   ap_memory|                crc_V_5|         array|
|crc_V_5_ce0          |  out|    1|   ap_memory|                crc_V_5|         array|
|crc_V_5_we0          |  out|    1|   ap_memory|                crc_V_5|         array|
|crc_V_5_d0           |  out|    1|   ap_memory|                crc_V_5|         array|
|crc_V_4_address0     |  out|    5|   ap_memory|                crc_V_4|         array|
|crc_V_4_ce0          |  out|    1|   ap_memory|                crc_V_4|         array|
|crc_V_4_we0          |  out|    1|   ap_memory|                crc_V_4|         array|
|crc_V_4_d0           |  out|    1|   ap_memory|                crc_V_4|         array|
|crc_V_3_address0     |  out|    5|   ap_memory|                crc_V_3|         array|
|crc_V_3_ce0          |  out|    1|   ap_memory|                crc_V_3|         array|
|crc_V_3_we0          |  out|    1|   ap_memory|                crc_V_3|         array|
|crc_V_3_d0           |  out|    1|   ap_memory|                crc_V_3|         array|
|crc_V_2_address0     |  out|    5|   ap_memory|                crc_V_2|         array|
|crc_V_2_ce0          |  out|    1|   ap_memory|                crc_V_2|         array|
|crc_V_2_we0          |  out|    1|   ap_memory|                crc_V_2|         array|
|crc_V_2_d0           |  out|    1|   ap_memory|                crc_V_2|         array|
|crc_V_1_address0     |  out|    5|   ap_memory|                crc_V_1|         array|
|crc_V_1_ce0          |  out|    1|   ap_memory|                crc_V_1|         array|
|crc_V_1_we0          |  out|    1|   ap_memory|                crc_V_1|         array|
|crc_V_1_d0           |  out|    1|   ap_memory|                crc_V_1|         array|
|crc_V_address0       |  out|    5|   ap_memory|                  crc_V|         array|
|crc_V_ce0            |  out|    1|   ap_memory|                  crc_V|         array|
|crc_V_we0            |  out|    1|   ap_memory|                  crc_V|         array|
|crc_V_d0             |  out|    1|   ap_memory|                  crc_V|         array|
|input_r_TREADY       |  out|    1|        axis|       input_r_V_last_V|       pointer|
|input_r_TLAST        |   in|    1|        axis|       input_r_V_last_V|       pointer|
|input_r_TKEEP        |   in|    1|        axis|       input_r_V_keep_V|       pointer|
|input_r_TSTRB        |   in|    1|        axis|       input_r_V_strb_V|       pointer|
|u_out                |  out|   32|      ap_vld|                  u_out|       pointer|
|u_out_ap_vld         |  out|    1|      ap_vld|                  u_out|       pointer|
|d_last_V_out         |  out|    1|      ap_vld|           d_last_V_out|       pointer|
|d_last_V_out_ap_vld  |  out|    1|      ap_vld|           d_last_V_out|       pointer|
+---------------------+-----+-----+------------+-----------------------+--------------+

