TimeQuest Timing Analyzer report for Multiciclo
Sun Dec 09 16:52:19 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 72.83 MHz  ; 72.83 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -12.731 ; -1557.310     ;
; clk_rom ; -9.040  ; -188.294      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 0.921 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.731 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.746     ;
; -12.713 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.008      ; 13.757     ;
; -12.705 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.720     ;
; -12.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.696     ;
; -12.678 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.707     ;
; -12.674 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.689     ;
; -12.670 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.670     ;
; -12.640 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 13.696     ;
; -12.639 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.639     ;
; -12.622 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.049      ; 13.707     ;
; -12.614 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 13.670     ;
; -12.598 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.648     ;
; -12.583 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 13.639     ;
; -12.580 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.043      ; 13.659     ;
; -12.572 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.622     ;
; -12.541 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 13.591     ;
; -12.519 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.515     ;
; -12.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.523     ;
; -12.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.523     ;
; -12.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.523     ;
; -12.513 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.523     ;
; -12.507 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.514     ;
; -12.501 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.526     ;
; -12.495 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.534     ;
; -12.495 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.534     ;
; -12.495 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.534     ;
; -12.495 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.534     ;
; -12.493 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.489     ;
; -12.490 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.483     ;
; -12.490 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.483     ;
; -12.489 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.525     ;
; -12.487 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.497     ;
; -12.487 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.497     ;
; -12.487 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.497     ;
; -12.487 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.497     ;
; -12.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.508     ;
; -12.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.508     ;
; -12.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.508     ;
; -12.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.508     ;
; -12.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.508     ;
; -12.481 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.488     ;
; -12.479 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.475     ;
; -12.478 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.473     ;
; -12.472 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.494     ;
; -12.472 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.494     ;
; -12.468 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.519     ;
; -12.468 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.519     ;
; -12.468 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.519     ;
; -12.468 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.519     ;
; -12.468 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.015      ; 13.519     ;
; -12.464 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.457     ;
; -12.464 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.457     ;
; -12.462 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.458     ;
; -12.460 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.012     ; 13.484     ;
; -12.460 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.482     ;
; -12.460 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.482     ;
; -12.460 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.482     ;
; -12.460 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.482     ;
; -12.460 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.482     ;
; -12.456 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.466     ;
; -12.456 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.466     ;
; -12.456 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.466     ;
; -12.456 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.466     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.481     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.481     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.483     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.481     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.487     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.483     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.481     ;
; -12.452 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.483     ;
; -12.452 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.447     ;
; -12.450 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.457     ;
; -12.444 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.425     ;
; -12.443 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.040     ; 13.439     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.022      ; 13.492     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.022      ; 13.492     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.024      ; 13.494     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.022      ; 13.492     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 13.498     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.494     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.022      ; 13.492     ;
; -12.434 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.024      ; 13.494     ;
; -12.433 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.426     ;
; -12.433 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 13.426     ;
; -12.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.451     ;
; -12.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.451     ;
; -12.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.451     ;
; -12.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.451     ;
; -12.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.451     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.455     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.455     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.457     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.455     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.461     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 13.457     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.455     ;
; -12.426 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.457     ;
; -12.421 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 13.416     ;
; -12.408 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.389     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.040 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.060     ;
; -9.030 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.050     ;
; -9.002 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 10.031     ;
; -8.992 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 10.021     ;
; -8.972 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 10.006     ;
; -8.964 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 9.995      ;
; -8.934 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 9.977      ;
; -8.926 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 9.966      ;
; -8.917 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.930      ;
; -8.912 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.925      ;
; -8.885 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.879      ;
; -8.881 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.871      ;
; -8.881 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.884      ;
; -8.880 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 9.922      ;
; -8.879 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.901      ;
; -8.874 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.896      ;
; -8.861 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.855      ;
; -8.849 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.843      ;
; -8.847 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.850      ;
; -8.843 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.842      ;
; -8.843 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 9.855      ;
; -8.842 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 9.893      ;
; -8.841 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.854      ;
; -8.838 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 9.858      ;
; -8.834 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.828      ;
; -8.823 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.826      ;
; -8.818 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.845      ;
; -8.811 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.814      ;
; -8.803 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.825      ;
; -8.800 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.829      ;
; -8.797 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.791      ;
; -8.796 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.799      ;
; -8.796 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.823      ;
; -8.788 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 9.819      ;
; -8.783 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.822      ;
; -8.780 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.816      ;
; -8.759 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.762      ;
; -8.758 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.794      ;
; -8.755 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.091      ; 9.811      ;
; -8.750 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 9.790      ;
; -8.746 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 9.766      ;
; -8.745 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 9.793      ;
; -8.738 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.760      ;
; -8.734 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.773      ;
; -8.724 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.089      ; 9.778      ;
; -8.717 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.100      ; 9.782      ;
; -8.714 ; regbuf:rgA|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.722      ;
; -8.713 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.735      ;
; -8.709 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 9.729      ;
; -8.708 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.737      ;
; -8.707 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.729      ;
; -8.706 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.696      ;
; -8.699 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 9.719      ;
; -8.696 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.725      ;
; -8.696 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 9.744      ;
; -8.695 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.086      ; 9.746      ;
; -8.686 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.098      ; 9.749      ;
; -8.686 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.715      ;
; -8.680 ; regbuf:rgA|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 9.711      ;
; -8.676 ; regbuf:rgA|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.693      ;
; -8.674 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 9.686      ;
; -8.673 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.676      ;
; -8.668 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.667      ;
; -8.664 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.672      ;
; -8.661 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.690      ;
; -8.648 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.677      ;
; -8.647 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 9.696      ;
; -8.642 ; regbuf:rgA|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 9.682      ;
; -8.641 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.675      ;
; -8.640 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.669      ;
; -8.635 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 9.647      ;
; -8.633 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 9.664      ;
; -8.628 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 9.671      ;
; -8.627 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.630      ;
; -8.626 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.643      ;
; -8.623 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 9.661      ;
; -8.620 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 9.660      ;
; -8.619 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.646      ;
; -8.610 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 9.648      ;
; -8.609 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.093      ; 9.667      ;
; -8.608 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.598      ;
; -8.605 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.627      ;
; -8.602 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 9.640      ;
; -8.581 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.617      ;
; -8.574 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 9.596      ;
; -8.570 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.569      ;
; -8.565 ; reg:pc|sr_out[18]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.604      ;
; -8.563 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.592      ;
; -8.557 ; regbuf:rgA|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 9.575      ;
; -8.553 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.582      ;
; -8.550 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.540      ;
; -8.537 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.536      ;
; -8.530 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 9.524      ;
; -8.527 ; reg:pc|sr_out[18]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.083      ; 9.575      ;
; -8.519 ; regbuf:rgA|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.546      ;
; -8.517 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 9.520      ;
; -8.508 ; reg:pc|sr_out[11]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.535      ;
; -8.508 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.521      ;
; -8.507 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 9.527      ;
; -8.505 ; reg:pc|sr_out[27]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.088      ; 9.558      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.647 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.663 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.667 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.792 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.794 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.815 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.830 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.866 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.130      ;
; 0.892 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.158      ;
; 0.933 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.204      ;
; 0.933 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.204      ;
; 0.943 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.954 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.954 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.954 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.954 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.961 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.238      ;
; 0.975 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.240      ;
; 0.978 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.242      ;
; 0.978 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.242      ;
; 0.980 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.987 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.262      ;
; 0.989 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.264      ;
; 1.002 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.092 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.356      ;
; 1.093 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.357      ;
; 1.099 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.368      ;
; 1.114 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.378      ;
; 1.122 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.155 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.417      ;
; 1.156 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.431      ;
; 1.159 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.421      ;
; 1.179 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.467      ;
; 1.199 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 1.461      ;
; 1.214 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.216 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.018      ; 1.500      ;
; 1.223 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.236 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.513      ;
; 1.253 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.532      ;
; 1.256 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.525      ;
; 1.263 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.539      ;
; 1.271 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.540      ;
; 1.283 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.024      ; 1.541      ;
; 1.297 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.562      ;
; 1.303 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.564      ;
; 1.310 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 1.572      ;
; 1.327 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.588      ;
; 1.330 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.591      ;
; 1.347 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.613      ;
; 1.368 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.656      ;
; 1.372 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.397 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.024     ; 1.639      ;
; 1.405 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.667      ;
; 1.405 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.667      ;
; 1.405 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.667      ;
; 1.407 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.669      ;
; 1.407 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.669      ;
; 1.423 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.699      ;
; 1.423 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.699      ;
; 1.436 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.711      ;
; 1.445 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.711      ;
; 1.447 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 1.694      ;
; 1.448 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; -0.030     ; 1.684      ;
; 1.451 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.752      ;
; 1.458 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.770      ;
; 1.464 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.739      ;
; 1.469 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.729      ;
; 1.474 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.751      ;
; 1.508 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 1.798      ;
; 1.511 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.077     ; 1.700      ;
; 1.515 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.515 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.040     ; 1.741      ;
; 1.532 ; reg:pc|sr_out[4]                          ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.534 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 1.809      ;
; 1.543 ; regbuf:rgA|sr_out[4]                      ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.575 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.890      ;
; 1.580 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.857      ;
; 1.582 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.849      ;
; 1.583 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.887      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.921 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.193      ;
; 0.923 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.195      ;
; 0.927 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.203      ;
; 0.937 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.208      ;
; 0.940 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.212      ;
; 1.132 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.423      ;
; 1.183 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.454      ;
; 1.193 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.492      ;
; 1.207 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.513      ;
; 1.277 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 1.519      ;
; 1.377 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.677      ;
; 1.421 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.698      ;
; 1.435 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.720      ;
; 1.437 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.714      ;
; 1.446 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.748      ;
; 1.471 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 1.789      ;
; 1.495 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.801      ;
; 1.502 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 1.804      ;
; 1.504 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 1.746      ;
; 1.529 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.775      ;
; 1.551 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.822      ;
; 1.576 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.882      ;
; 1.631 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.005      ; 1.870      ;
; 1.673 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.949      ;
; 1.677 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.963      ;
; 1.743 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.028      ;
; 1.797 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.055      ;
; 1.806 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.097      ;
; 1.811 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.113      ;
; 1.831 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.003      ; 2.068      ;
; 1.841 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.099      ;
; 1.862 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.158      ;
; 1.866 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.153      ;
; 1.920 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.203      ;
; 1.925 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.216      ;
; 1.925 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.216      ;
; 1.933 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.207      ;
; 1.964 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.250      ;
; 2.022 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.005      ; 2.261      ;
; 2.034 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.325      ;
; 2.040 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.311      ;
; 2.041 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.332      ;
; 2.073 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.331      ;
; 2.085 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.376      ;
; 2.100 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.369      ;
; 2.106 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.363      ;
; 2.181 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.481      ;
; 2.216 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.516      ;
; 2.223 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.481      ;
; 2.244 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.515      ;
; 2.297 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.597      ;
; 2.299 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.599      ;
; 2.312 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.603      ;
; 2.318 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.595      ;
; 2.325 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.625      ;
; 2.333 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.633      ;
; 2.347 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.647      ;
; 2.351 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.628      ;
; 2.360 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.651      ;
; 2.383 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.673      ;
; 2.391 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.669      ;
; 2.407 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.689      ;
; 2.411 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.684      ;
; 2.500 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.800      ;
; 2.505 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.805      ;
; 2.530 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.821      ;
; 2.538 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.829      ;
; 2.553 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.853      ;
; 2.557 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.848      ;
; 2.600 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.900      ;
; 2.607 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.893      ;
; 2.609 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.895      ;
; 2.612 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.912      ;
; 2.613 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.913      ;
; 2.625 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.916      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.854 ; -0.854 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 19.649 ; 19.649 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 17.199 ; 17.199 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 15.856 ; 15.856 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 16.529 ; 16.529 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 16.706 ; 16.706 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.179 ; 18.179 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 16.331 ; 16.331 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 15.740 ; 15.740 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.191 ; 17.191 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.444 ; 18.444 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.428 ; 17.428 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.000 ; 18.000 ; Rise       ; clk             ;
;  data[11] ; clk        ; 15.571 ; 15.571 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.131 ; 18.131 ; Rise       ; clk             ;
;  data[13] ; clk        ; 15.674 ; 15.674 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[15] ; clk        ; 15.591 ; 15.591 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.460 ; 17.460 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.106 ; 17.106 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.617 ; 17.617 ; Rise       ; clk             ;
;  data[19] ; clk        ; 16.535 ; 16.535 ; Rise       ; clk             ;
;  data[20] ; clk        ; 17.483 ; 17.483 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.646 ; 16.646 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.014 ; 18.014 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.204 ; 17.204 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.649 ; 19.649 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.353 ; 18.353 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.437 ; 18.437 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.656 ; 17.656 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.291 ; 18.291 ; Rise       ; clk             ;
;  data[29] ; clk        ; 16.395 ; 16.395 ; Rise       ; clk             ;
;  data[30] ; clk        ; 16.160 ; 16.160 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.462 ; 16.462 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.701 ; 10.701 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.471 ; 11.471 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.334 ; 12.334 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.743 ; 11.743 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.052 ; 12.052 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.353 ; 11.353 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.694 ; 12.694 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 10.842 ; 10.842 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.677 ; 11.677 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.690 ; 11.690 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.127 ; 12.127 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.596 ; 11.596 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.223 ; 11.223 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.253 ; 11.253 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.709 ; 11.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.339 ; 11.339 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.725 ; 11.725 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.078 ; 11.078 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.516 ; 11.516 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.591 ; 11.591 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.197 ; 11.197 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.838 ; 11.838 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.887  ; 7.887  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.313  ; 9.313  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.515  ; 9.515  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.489  ; 8.489  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.746  ; 8.746  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.433  ; 8.433  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.181  ; 9.181  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 7.938  ; 7.938  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.450  ; 8.450  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.941  ; 8.941  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.484  ; 9.484  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.023  ; 9.023  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.070  ; 8.070  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.887  ; 7.887  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.941  ; 8.941  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.478  ; 8.478  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.605  ; 8.605  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.459  ; 8.459  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.308  ; 8.308  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.715  ; 8.715  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.088  ; 9.088  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.715  ; 8.715  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.959  ; 8.959  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.905  ; 9.905  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 10.701 ; 10.701 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.701 ; 10.701 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.471 ; 11.471 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.334 ; 12.334 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.743 ; 11.743 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.052 ; 12.052 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.353 ; 11.353 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.694 ; 12.694 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 10.842 ; 10.842 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.677 ; 11.677 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.690 ; 11.690 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.127 ; 12.127 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.596 ; 11.596 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.223 ; 11.223 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.253 ; 11.253 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.709 ; 11.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.339 ; 11.339 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.725 ; 11.725 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.078 ; 11.078 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.516 ; 11.516 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.591 ; 11.591 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.197 ; 11.197 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.838 ; 11.838 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[0]   ; data[1]     ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; debug[0]   ; data[2]     ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; debug[0]   ; data[3]     ; 7.369  ; 7.369  ; 7.369  ; 7.369  ;
; debug[0]   ; data[4]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[5]     ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; debug[0]   ; data[6]     ; 7.762  ; 7.762  ; 7.762  ; 7.762  ;
; debug[0]   ; data[7]     ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[0]   ; data[8]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[9]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[10]    ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[0]   ; data[11]    ; 8.013  ; 8.013  ; 8.013  ; 8.013  ;
; debug[0]   ; data[12]    ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; debug[0]   ; data[13]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[0]   ; data[14]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[15]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; debug[0]   ; data[16]    ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; debug[0]   ; data[17]    ; 8.682  ; 8.682  ; 8.682  ; 8.682  ;
; debug[0]   ; data[18]    ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; debug[0]   ; data[19]    ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; debug[0]   ; data[20]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; debug[0]   ; data[21]    ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; debug[0]   ; data[22]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[0]   ; data[23]    ; 7.297  ; 7.297  ; 7.297  ; 7.297  ;
; debug[0]   ; data[24]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[0]   ; data[25]    ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; debug[0]   ; data[26]    ; 8.051  ; 8.051  ; 8.051  ; 8.051  ;
; debug[0]   ; data[27]    ; 8.333  ; 8.333  ; 8.333  ; 8.333  ;
; debug[0]   ; data[28]    ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; debug[0]   ; data[29]    ; 8.155  ; 8.155  ; 8.155  ; 8.155  ;
; debug[0]   ; data[30]    ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; debug[0]   ; data[31]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; debug[1]   ; data[0]     ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; debug[1]   ; data[1]     ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; debug[1]   ; data[2]     ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[1]   ; data[3]     ; 7.850  ; 7.850  ; 7.850  ; 7.850  ;
; debug[1]   ; data[4]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; debug[1]   ; data[5]     ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[1]   ; data[6]     ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; debug[1]   ; data[7]     ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; debug[1]   ; data[8]     ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[1]   ; data[9]     ; 7.628  ; 7.628  ; 7.628  ; 7.628  ;
; debug[1]   ; data[10]    ; 7.946  ; 7.946  ; 7.946  ; 7.946  ;
; debug[1]   ; data[11]    ; 8.926  ; 8.926  ; 8.926  ; 8.926  ;
; debug[1]   ; data[12]    ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; debug[1]   ; data[13]    ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; debug[1]   ; data[14]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[1]   ; data[15]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[16]    ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[1]   ; data[17]    ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[1]   ; data[18]    ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[1]   ; data[19]    ; 7.950  ; 7.950  ; 7.950  ; 7.950  ;
; debug[1]   ; data[20]    ; 8.638  ; 8.638  ; 8.638  ; 8.638  ;
; debug[1]   ; data[21]    ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[1]   ; data[22]    ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; debug[1]   ; data[23]    ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[1]   ; data[24]    ; 9.224  ; 9.224  ; 9.224  ; 9.224  ;
; debug[1]   ; data[25]    ; 7.519  ; 7.519  ; 7.519  ; 7.519  ;
; debug[1]   ; data[26]    ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; debug[1]   ; data[27]    ; 7.685  ; 7.685  ; 7.685  ; 7.685  ;
; debug[1]   ; data[28]    ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; debug[1]   ; data[29]    ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; debug[1]   ; data[30]    ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; debug[1]   ; data[31]    ; 10.501 ; 10.501 ; 10.501 ; 10.501 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[0]   ; data[1]     ; 8.006  ; 8.006  ; 8.006  ; 8.006  ;
; debug[0]   ; data[2]     ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; debug[0]   ; data[3]     ; 6.702  ; 6.702  ; 6.702  ; 6.702  ;
; debug[0]   ; data[4]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[5]     ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; debug[0]   ; data[6]     ; 7.762  ; 7.762  ; 7.762  ; 7.762  ;
; debug[0]   ; data[7]     ; 7.616  ; 7.616  ; 7.616  ; 7.616  ;
; debug[0]   ; data[8]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[9]     ; 7.625  ; 7.625  ; 7.625  ; 7.625  ;
; debug[0]   ; data[10]    ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[0]   ; data[11]    ; 6.992  ; 6.992  ; 6.992  ; 6.992  ;
; debug[0]   ; data[12]    ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; debug[0]   ; data[13]    ; 7.883  ; 7.883  ; 7.883  ; 7.883  ;
; debug[0]   ; data[14]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[15]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; debug[0]   ; data[16]    ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; debug[0]   ; data[17]    ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; debug[0]   ; data[18]    ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; debug[0]   ; data[19]    ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; debug[0]   ; data[20]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; debug[0]   ; data[21]    ; 7.343  ; 7.343  ; 7.343  ; 7.343  ;
; debug[0]   ; data[22]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[0]   ; data[23]    ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; debug[0]   ; data[24]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[0]   ; data[25]    ; 7.174  ; 7.174  ; 7.174  ; 7.174  ;
; debug[0]   ; data[26]    ; 8.051  ; 8.051  ; 8.051  ; 8.051  ;
; debug[0]   ; data[27]    ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; debug[0]   ; data[28]    ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; debug[0]   ; data[29]    ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; debug[0]   ; data[30]    ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; debug[0]   ; data[31]    ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; debug[1]   ; data[0]     ; 7.782  ; 7.782  ; 7.782  ; 7.782  ;
; debug[1]   ; data[1]     ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; debug[1]   ; data[2]     ; 7.626  ; 7.626  ; 7.626  ; 7.626  ;
; debug[1]   ; data[3]     ; 7.850  ; 7.850  ; 7.850  ; 7.850  ;
; debug[1]   ; data[4]     ; 8.122  ; 8.122  ; 8.122  ; 8.122  ;
; debug[1]   ; data[5]     ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[1]   ; data[6]     ; 7.160  ; 7.160  ; 7.160  ; 7.160  ;
; debug[1]   ; data[7]     ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; debug[1]   ; data[8]     ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[1]   ; data[9]     ; 7.628  ; 7.628  ; 7.628  ; 7.628  ;
; debug[1]   ; data[10]    ; 7.543  ; 7.543  ; 7.543  ; 7.543  ;
; debug[1]   ; data[11]    ; 8.926  ; 8.926  ; 8.926  ; 8.926  ;
; debug[1]   ; data[12]    ; 7.284  ; 7.284  ; 7.284  ; 7.284  ;
; debug[1]   ; data[13]    ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; debug[1]   ; data[14]    ; 7.125  ; 7.125  ; 7.125  ; 7.125  ;
; debug[1]   ; data[15]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[16]    ; 8.415  ; 8.415  ; 8.415  ; 8.415  ;
; debug[1]   ; data[17]    ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[1]   ; data[18]    ; 7.862  ; 7.862  ; 7.862  ; 7.862  ;
; debug[1]   ; data[19]    ; 7.950  ; 7.950  ; 7.950  ; 7.950  ;
; debug[1]   ; data[20]    ; 8.274  ; 8.274  ; 8.274  ; 8.274  ;
; debug[1]   ; data[21]    ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[1]   ; data[22]    ; 7.349  ; 7.349  ; 7.349  ; 7.349  ;
; debug[1]   ; data[23]    ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[1]   ; data[24]    ; 8.178  ; 8.178  ; 8.178  ; 8.178  ;
; debug[1]   ; data[25]    ; 7.519  ; 7.519  ; 7.519  ; 7.519  ;
; debug[1]   ; data[26]    ; 8.316  ; 8.316  ; 8.316  ; 8.316  ;
; debug[1]   ; data[27]    ; 7.685  ; 7.685  ; 7.685  ; 7.685  ;
; debug[1]   ; data[28]    ; 7.498  ; 7.498  ; 7.498  ; 7.498  ;
; debug[1]   ; data[29]    ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; debug[1]   ; data[30]    ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; debug[1]   ; data[31]    ; 10.501 ; 10.501 ; 10.501 ; 10.501 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.261 ; -648.395      ;
; clk_rom ; -3.343 ; -81.842       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.242 ; 0.000         ;
; clk_rom ; 0.396 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.261 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.020     ; 6.273      ;
; -5.251 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.020     ; 6.263      ;
; -5.243 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.020     ; 6.255      ;
; -5.242 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.281      ;
; -5.228 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.033     ; 6.227      ;
; -5.218 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.033     ; 6.217      ;
; -5.210 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.033     ; 6.209      ;
; -5.209 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.235      ;
; -5.186 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 6.238      ;
; -5.178 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.172      ;
; -5.176 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 6.228      ;
; -5.170 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.215      ;
; -5.168 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.174      ;
; -5.168 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.174      ;
; -5.168 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.174      ;
; -5.168 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.174      ;
; -5.168 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.162      ;
; -5.168 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.020      ; 6.220      ;
; -5.167 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.047      ; 6.246      ;
; -5.167 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.161      ;
; -5.164 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.027     ; 6.169      ;
; -5.160 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.205      ;
; -5.160 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.154      ;
; -5.159 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.180      ;
; -5.158 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.164      ;
; -5.158 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.164      ;
; -5.158 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.164      ;
; -5.158 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.164      ;
; -5.154 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.027     ; 6.159      ;
; -5.152 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.197      ;
; -5.151 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.040      ; 6.223      ;
; -5.150 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.156      ;
; -5.150 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.156      ;
; -5.150 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.156      ;
; -5.150 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.156      ;
; -5.149 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.182      ;
; -5.149 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.182      ;
; -5.149 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.182      ;
; -5.149 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.182      ;
; -5.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.164      ;
; -5.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.164      ;
; -5.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.164      ;
; -5.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.164      ;
; -5.146 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.164      ;
; -5.146 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.027     ; 6.151      ;
; -5.145 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.177      ;
; -5.144 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.135      ;
; -5.144 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.135      ;
; -5.139 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.131      ;
; -5.136 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.154      ;
; -5.136 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.154      ;
; -5.136 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.154      ;
; -5.136 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.154      ;
; -5.136 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.154      ;
; -5.134 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.128      ;
; -5.134 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.125      ;
; -5.134 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.125      ;
; -5.134 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.051     ; 6.115      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.153      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.153      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.153      ;
; -5.130 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.153      ;
; -5.129 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.121      ;
; -5.128 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.146      ;
; -5.128 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.146      ;
; -5.128 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.146      ;
; -5.128 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.146      ;
; -5.128 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.146      ;
; -5.127 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.172      ;
; -5.127 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.172      ;
; -5.127 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.172      ;
; -5.127 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.172      ;
; -5.127 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.172      ;
; -5.126 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.117      ;
; -5.126 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.117      ;
; -5.125 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.143      ;
; -5.125 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.143      ;
; -5.121 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.113      ;
; -5.120 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.143      ;
; -5.120 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.143      ;
; -5.120 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.143      ;
; -5.120 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.143      ;
; -5.120 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.139      ;
; -5.116 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.144      ;
; -5.116 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.146      ;
; -5.116 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.144      ;
; -5.116 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.144      ;
; -5.112 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.135      ;
; -5.112 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.135      ;
; -5.112 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.135      ;
; -5.112 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.135      ;
; -5.111 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.161      ;
; -5.111 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.161      ;
; -5.111 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.161      ;
; -5.111 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.161      ;
; -5.106 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.134      ;
; -5.106 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.136      ;
; -5.106 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.134      ;
; -5.106 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.134      ;
; -5.101 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.051     ; 6.082      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.343 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.403      ;
; -3.340 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.400      ;
; -3.336 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.387      ;
; -3.331 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.400      ;
; -3.330 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.363      ;
; -3.325 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.367      ;
; -3.325 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.396      ;
; -3.324 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.357      ;
; -3.314 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.383      ;
; -3.314 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.347      ;
; -3.311 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.380      ;
; -3.307 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.358      ;
; -3.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.367      ;
; -3.303 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.333      ;
; -3.302 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 4.380      ;
; -3.301 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.343      ;
; -3.297 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.330      ;
; -3.296 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.347      ;
; -3.296 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.376      ;
; -3.295 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.337      ;
; -3.289 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.340      ;
; -3.288 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 4.366      ;
; -3.285 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.327      ;
; -3.278 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.338      ;
; -3.274 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.313      ;
; -3.273 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.306      ;
; -3.268 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.310      ;
; -3.268 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.310      ;
; -3.264 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.324      ;
; -3.261 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.330      ;
; -3.260 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.320      ;
; -3.259 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.088      ; 4.346      ;
; -3.255 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.320      ;
; -3.250 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.315      ;
; -3.244 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.286      ;
; -3.239 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.290      ;
; -3.236 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.266      ;
; -3.235 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.304      ;
; -3.232 ; regbuf:rgA|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 4.310      ;
; -3.231 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.308      ;
; -3.226 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.300      ;
; -3.222 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.093      ; 4.314      ;
; -3.221 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.295      ;
; -3.218 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.278      ;
; -3.212 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.272      ;
; -3.210 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.261      ;
; -3.209 ; regbuf:rgA|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.278      ;
; -3.209 ; regbuf:rgA|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.255      ;
; -3.209 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.251      ;
; -3.208 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.285      ;
; -3.207 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.246      ;
; -3.206 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.266      ;
; -3.204 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.264      ;
; -3.202 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 4.288      ;
; -3.198 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.258      ;
; -3.196 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.256      ;
; -3.193 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 4.294      ;
; -3.193 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.092      ; 4.284      ;
; -3.193 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.088      ; 4.280      ;
; -3.192 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.238      ;
; -3.189 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.249      ;
; -3.189 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.258      ;
; -3.188 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.218      ;
; -3.186 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.246      ;
; -3.181 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 4.246      ;
; -3.180 ; regbuf:rgA|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 4.258      ;
; -3.180 ; regbuf:rgA|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.235      ;
; -3.179 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.248      ;
; -3.179 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 4.265      ;
; -3.177 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.246      ;
; -3.176 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.245      ;
; -3.173 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.215      ;
; -3.173 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.239      ;
; -3.172 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.223      ;
; -3.171 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.238      ;
; -3.171 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 4.255      ;
; -3.171 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.242      ;
; -3.167 ; regbuf:rgA|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.079      ; 4.245      ;
; -3.167 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.234      ;
; -3.164 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.101      ; 4.264      ;
; -3.163 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.218      ;
; -3.162 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.204      ;
; -3.161 ; reg:pc|sr_out[19]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.241      ;
; -3.160 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.193      ;
; -3.159 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.198      ;
; -3.152 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.226      ;
; -3.150 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.192      ;
; -3.149 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 4.179      ;
; -3.146 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.188      ;
; -3.145 ; reg:pc|sr_out[18]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.222      ;
; -3.144 ; regbuf:rgA|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.219      ;
; -3.142 ; regbuf:rgA|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 4.218      ;
; -3.142 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.094      ; 4.235      ;
; -3.139 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.190      ;
; -3.139 ; regbuf:rgA|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 4.178      ;
; -3.138 ; regbuf:rgA|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 4.214      ;
; -3.138 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.180      ;
; -3.137 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 4.206      ;
; -3.136 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.187      ;
; -3.135 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.177      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.289 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.295 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.295 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.302 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.356 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.365 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.378 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.403 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.418 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.567      ;
; 0.435 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.598      ;
; 0.436 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.594      ;
; 0.436 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.594      ;
; 0.444 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.604      ;
; 0.445 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.605      ;
; 0.448 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.457 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.481 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.676      ;
; 0.482 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.514 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.006      ; 0.672      ;
; 0.521 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.677      ;
; 0.522 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.671      ;
; 0.523 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.672      ;
; 0.533 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.682      ;
; 0.535 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.686      ;
; 0.538 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.546 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 0.692      ;
; 0.551 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 0.723      ;
; 0.559 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.722      ;
; 0.560 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.564 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.758      ;
; 0.564 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.726      ;
; 0.566 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 0.730      ;
; 0.568 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.718      ;
; 0.569 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.715      ;
; 0.572 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.718      ;
; 0.581 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.758      ;
; 0.585 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.746      ;
; 0.597 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.763      ;
; 0.600 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.806      ;
; 0.601 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.749      ;
; 0.602 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.819      ;
; 0.602 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.750      ;
; 0.603 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.751      ;
; 0.620 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.804      ;
; 0.624 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.806      ;
; 0.634 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.780      ;
; 0.637 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.021     ; 0.768      ;
; 0.658 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 0.804      ;
; 0.658 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.804      ;
; 0.661 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 0.794      ;
; 0.666 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.887      ;
; 0.668 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.829      ;
; 0.669 ; regbuf:rgA|sr_out[4]                      ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; reg:pc|sr_out[4]                          ; regbuf:regULA|sr_out[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.672 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.877      ;
; 0.674 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.883      ;
; 0.675 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 0.820      ;
; 0.677 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.860      ;
; 0.679 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; -0.028     ; 0.803      ;
; 0.690 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.867      ;
; 0.691 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.022      ; 0.865      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.843      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.855      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.843      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.855      ;
; 0.693 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.843      ;
; 0.697 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.699 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.882      ;
; 0.699 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.008      ; 0.859      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.396 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.578      ;
; 0.401 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.583      ;
; 0.402 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.586      ;
; 0.407 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.587      ;
; 0.411 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.593      ;
; 0.497 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.699      ;
; 0.507 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.717      ;
; 0.520 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.700      ;
; 0.522 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.735      ;
; 0.585 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 0.738      ;
; 0.597 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 0.808      ;
; 0.608 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.793      ;
; 0.609 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.794      ;
; 0.629 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.822      ;
; 0.631 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.840      ;
; 0.640 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 0.863      ;
; 0.651 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.864      ;
; 0.656 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.865      ;
; 0.687 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.015      ; 0.840      ;
; 0.696 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.876      ;
; 0.702 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 0.858      ;
; 0.702 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.915      ;
; 0.725 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.919      ;
; 0.734 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.918      ;
; 0.773 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 0.923      ;
; 0.781 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.974      ;
; 0.785 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.987      ;
; 0.815 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.018      ;
; 0.816 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.010      ;
; 0.817 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 0.985      ;
; 0.826 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.035      ;
; 0.833 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.035      ;
; 0.834 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.036      ;
; 0.834 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.009      ; 0.981      ;
; 0.843 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.036      ;
; 0.845 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.013      ;
; 0.848 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.042      ;
; 0.853 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.037      ;
; 0.894 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.096      ;
; 0.900 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.102      ;
; 0.907 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.109      ;
; 0.913 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.091      ;
; 0.923 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.103      ;
; 0.926 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.076      ;
; 0.936 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.104      ;
; 0.950 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.161      ;
; 0.961 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.172      ;
; 0.963 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.129      ;
; 0.976 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.161      ;
; 0.986 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.171      ;
; 1.008 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.188      ;
; 1.017 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.228      ;
; 1.017 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.228      ;
; 1.021 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.232      ;
; 1.024 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.235      ;
; 1.027 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.229      ;
; 1.036 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.247      ;
; 1.040 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.208      ;
; 1.040 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.227      ;
; 1.046 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.248      ;
; 1.058 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.249      ;
; 1.059 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.241      ;
; 1.088 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.285      ;
; 1.088 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.299      ;
; 1.091 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.302      ;
; 1.103 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.297      ;
; 1.103 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.297      ;
; 1.111 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.313      ;
; 1.120 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.322      ;
; 1.129 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.340      ;
; 1.130 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.332      ;
; 1.146 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.357      ;
; 1.153 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.364      ;
; 1.158 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.369      ;
; 1.178 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.369      ;
; 1.181 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.383      ;
; 1.182 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.384      ;
; 1.190 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.381      ;
; 1.190 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.381      ;
; 1.198 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.409      ;
; 1.199 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.401      ;
; 1.200 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.411      ;
; 1.200 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.382      ;
; 1.200 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.382      ;
; 1.201 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.403      ;
; 1.207 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.389      ;
; 1.327 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.538      ;
; 1.328 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.530      ;
; 1.383 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.573      ;
; 1.395 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.582      ;
; 1.405 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.583      ;
; 1.422 ; reg:ir|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.594      ;
; 1.469 ; regbuf:rgA|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.628      ;
; 1.478 ; mips_control:ctr_mips|pstate.rtype_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.677      ;
; 1.488 ; mips_control:ctr_mips|pstate.rtype_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.678      ;
; 1.492 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.695      ;
; 1.510 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.709      ;
; 1.515 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.709      ;
; 1.526 ; regbuf:rgA|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.729      ;
; 1.527 ; regbuf:rgA|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.721      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.420 ; 1.420 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.223 ; -0.223 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.662 ; 9.662 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.440 ; 8.440 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 7.908 ; 7.908 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.121 ; 8.121 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.832 ; 8.832 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.045 ; 8.045 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 7.689 ; 7.689 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.407 ; 8.407 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.067 ; 9.067 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.573 ; 8.573 ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.788 ; 8.788 ; Rise       ; clk             ;
;  data[11] ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.861 ; 8.861 ; Rise       ; clk             ;
;  data[13] ; clk        ; 7.801 ; 7.801 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.019 ; 9.019 ; Rise       ; clk             ;
;  data[15] ; clk        ; 7.704 ; 7.704 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.607 ; 8.607 ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.494 ; 8.494 ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.708 ; 8.708 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.201 ; 8.201 ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.634 ; 8.634 ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.276 ; 8.276 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.876 ; 8.876 ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.498 ; 8.498 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.662 ; 9.662 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.121 ; 9.121 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.081 ; 9.081 ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.720 ; 8.720 ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.972 ; 8.972 ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.225 ; 8.225 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.244 ; 6.244 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.791 ; 6.791 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.557 ; 6.557 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.991 ; 6.991 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.438 ; 6.438 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.755 ; 6.755 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.667 ; 6.667 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.509 ; 6.509 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.866 ; 6.866 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.533 ; 6.533 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.182 ; 7.182 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.788 ; 6.788 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.292 ; 6.292 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.692 ; 6.692 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.639 ; 6.639 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.435 ; 6.435 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.463 ; 6.463 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.670 ; 6.670 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.487 ; 6.487 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.703 ; 6.703 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.389 ; 6.389 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.585 ; 6.585 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.616 ; 6.616 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.474 ; 7.474 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.450 ; 6.450 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.752 ; 6.752 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.985 ; 4.985 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.109 ; 5.109 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.069 ; 5.069 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.602 ; 4.602 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.244 ; 6.244 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.244 ; 6.244 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.791 ; 6.791 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.557 ; 6.557 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.991 ; 6.991 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.438 ; 6.438 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.755 ; 6.755 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.667 ; 6.667 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.509 ; 6.509 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.866 ; 6.866 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.533 ; 6.533 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.182 ; 7.182 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.788 ; 6.788 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.292 ; 6.292 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.692 ; 6.692 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.639 ; 6.639 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.435 ; 6.435 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.463 ; 6.463 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.670 ; 6.670 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.487 ; 6.487 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.703 ; 6.703 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.389 ; 6.389 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.585 ; 6.585 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.616 ; 6.616 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.474 ; 7.474 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.450 ; 6.450 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.752 ; 6.752 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[0]   ; data[1]     ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[0]   ; data[2]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; debug[0]   ; data[3]     ; 3.825 ; 3.825 ; 3.825 ; 3.825 ;
; debug[0]   ; data[4]     ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[0]   ; data[5]     ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; debug[0]   ; data[7]     ; 4.012 ; 4.012 ; 4.012 ; 4.012 ;
; debug[0]   ; data[8]     ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[0]   ; data[9]     ; 4.312 ; 4.312 ; 4.312 ; 4.312 ;
; debug[0]   ; data[10]    ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; debug[0]   ; data[11]    ; 4.090 ; 4.090 ; 4.090 ; 4.090 ;
; debug[0]   ; data[12]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[13]    ; 4.222 ; 4.222 ; 4.222 ; 4.222 ;
; debug[0]   ; data[14]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[0]   ; data[15]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[0]   ; data[16]    ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; debug[0]   ; data[17]    ; 4.465 ; 4.465 ; 4.465 ; 4.465 ;
; debug[0]   ; data[18]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[19]    ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; debug[0]   ; data[20]    ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; debug[0]   ; data[21]    ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[0]   ; data[22]    ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[0]   ; data[23]    ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; debug[0]   ; data[24]    ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[25]    ; 3.869 ; 3.869 ; 3.869 ; 3.869 ;
; debug[0]   ; data[26]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[0]   ; data[27]    ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; debug[0]   ; data[28]    ; 4.223 ; 4.223 ; 4.223 ; 4.223 ;
; debug[0]   ; data[29]    ; 4.174 ; 4.174 ; 4.174 ; 4.174 ;
; debug[0]   ; data[30]    ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; debug[0]   ; data[31]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[0]     ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[1]   ; data[1]     ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[1]   ; data[2]     ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; debug[1]   ; data[3]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[1]   ; data[4]     ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; debug[1]   ; data[5]     ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[1]   ; data[6]     ; 3.875 ; 3.875 ; 3.875 ; 3.875 ;
; debug[1]   ; data[7]     ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[8]     ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[9]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; debug[1]   ; data[10]    ; 4.091 ; 4.091 ; 4.091 ; 4.091 ;
; debug[1]   ; data[11]    ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[1]   ; data[12]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; debug[1]   ; data[13]    ; 4.420 ; 4.420 ; 4.420 ; 4.420 ;
; debug[1]   ; data[14]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; debug[1]   ; data[15]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[16]    ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; debug[1]   ; data[17]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[18]    ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; debug[1]   ; data[19]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[1]   ; data[20]    ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[1]   ; data[21]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; debug[1]   ; data[22]    ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; debug[1]   ; data[23]    ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; debug[1]   ; data[24]    ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; debug[1]   ; data[25]    ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; debug[1]   ; data[26]    ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; debug[1]   ; data[27]    ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[28]    ; 4.082 ; 4.082 ; 4.082 ; 4.082 ;
; debug[1]   ; data[29]    ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[30]    ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; debug[1]   ; data[31]    ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[0]   ; data[1]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[2]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; debug[0]   ; data[3]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; debug[0]   ; data[4]     ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[0]   ; data[5]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; debug[0]   ; data[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; debug[0]   ; data[7]     ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; debug[0]   ; data[8]     ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[0]   ; data[9]     ; 3.947 ; 3.947 ; 3.947 ; 3.947 ;
; debug[0]   ; data[10]    ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; debug[0]   ; data[11]    ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; debug[0]   ; data[12]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[13]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[0]   ; data[14]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[0]   ; data[15]    ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; debug[0]   ; data[16]    ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; debug[0]   ; data[17]    ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; debug[0]   ; data[18]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[19]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[20]    ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; debug[0]   ; data[21]    ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; debug[0]   ; data[22]    ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[0]   ; data[23]    ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; debug[0]   ; data[24]    ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[25]    ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; debug[0]   ; data[26]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[0]   ; data[27]    ; 3.813 ; 3.813 ; 3.813 ; 3.813 ;
; debug[0]   ; data[28]    ; 4.223 ; 4.223 ; 4.223 ; 4.223 ;
; debug[0]   ; data[29]    ; 3.965 ; 3.965 ; 3.965 ; 3.965 ;
; debug[0]   ; data[30]    ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; debug[0]   ; data[31]    ; 4.051 ; 4.051 ; 4.051 ; 4.051 ;
; debug[1]   ; data[0]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; debug[1]   ; data[1]     ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[1]   ; data[2]     ; 3.951 ; 3.951 ; 3.951 ; 3.951 ;
; debug[1]   ; data[3]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[1]   ; data[4]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; debug[1]   ; data[5]     ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[1]   ; data[6]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; debug[1]   ; data[7]     ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[8]     ; 4.187 ; 4.187 ; 4.187 ; 4.187 ;
; debug[1]   ; data[9]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; debug[1]   ; data[10]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; debug[1]   ; data[11]    ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[1]   ; data[12]    ; 3.790 ; 3.790 ; 3.790 ; 3.790 ;
; debug[1]   ; data[13]    ; 4.420 ; 4.420 ; 4.420 ; 4.420 ;
; debug[1]   ; data[14]    ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; debug[1]   ; data[15]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[16]    ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; debug[1]   ; data[17]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[18]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[19]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[1]   ; data[20]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[1]   ; data[21]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; debug[1]   ; data[22]    ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; debug[1]   ; data[23]    ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; debug[1]   ; data[24]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[1]   ; data[25]    ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; debug[1]   ; data[26]    ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[1]   ; data[27]    ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[28]    ; 3.858 ; 3.858 ; 3.858 ; 3.858 ;
; debug[1]   ; data[29]    ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[30]    ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; debug[1]   ; data[31]    ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.731   ; 0.242 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -12.731   ; 0.242 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.040    ; 0.396 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1745.604 ; 0.0   ; 0.0      ; 0.0     ; -1059.86            ;
;  clk             ; -1557.310 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -188.294  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.397 ; 3.397 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.223 ; -0.223 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 19.649 ; 19.649 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 17.199 ; 17.199 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 15.856 ; 15.856 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 16.529 ; 16.529 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 16.706 ; 16.706 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.179 ; 18.179 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 16.331 ; 16.331 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 15.740 ; 15.740 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.191 ; 17.191 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.444 ; 18.444 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.428 ; 17.428 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.000 ; 18.000 ; Rise       ; clk             ;
;  data[11] ; clk        ; 15.571 ; 15.571 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.131 ; 18.131 ; Rise       ; clk             ;
;  data[13] ; clk        ; 15.674 ; 15.674 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[15] ; clk        ; 15.591 ; 15.591 ; Rise       ; clk             ;
;  data[16] ; clk        ; 17.460 ; 17.460 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.106 ; 17.106 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.617 ; 17.617 ; Rise       ; clk             ;
;  data[19] ; clk        ; 16.535 ; 16.535 ; Rise       ; clk             ;
;  data[20] ; clk        ; 17.483 ; 17.483 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.646 ; 16.646 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.014 ; 18.014 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.204 ; 17.204 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.649 ; 19.649 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.353 ; 18.353 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.437 ; 18.437 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.656 ; 17.656 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.291 ; 18.291 ; Rise       ; clk             ;
;  data[29] ; clk        ; 16.395 ; 16.395 ; Rise       ; clk             ;
;  data[30] ; clk        ; 16.160 ; 16.160 ; Rise       ; clk             ;
;  data[31] ; clk        ; 16.462 ; 16.462 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 10.701 ; 10.701 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.938 ; 11.938 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.471 ; 11.471 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.334 ; 12.334 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.141 ; 11.141 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.743 ; 11.743 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.304 ; 11.304 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.052 ; 12.052 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 11.353 ; 11.353 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.694 ; 12.694 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 10.842 ; 10.842 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.677 ; 11.677 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.690 ; 11.690 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.127 ; 12.127 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.596 ; 11.596 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.223 ; 11.223 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.253 ; 11.253 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.709 ; 11.709 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.339 ; 11.339 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.725 ; 11.725 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.078 ; 11.078 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.516 ; 11.516 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.569 ; 11.569 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.591 ; 11.591 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.197 ; 11.197 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.838 ; 11.838 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.985 ; 4.985 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.109 ; 5.109 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.069 ; 5.069 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.980 ; 4.980 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.864 ; 4.864 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.602 ; 4.602 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.640 ; 4.640 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.907 ; 4.907 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.244 ; 6.244 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.244 ; 6.244 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.791 ; 6.791 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.557 ; 6.557 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.991 ; 6.991 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.438 ; 6.438 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.755 ; 6.755 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.667 ; 6.667 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.509 ; 6.509 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.866 ; 6.866 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.533 ; 6.533 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.182 ; 7.182 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.788 ; 6.788 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.292 ; 6.292 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.692 ; 6.692 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.639 ; 6.639 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.435 ; 6.435 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.757 ; 6.757 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.463 ; 6.463 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.670 ; 6.670 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.487 ; 6.487 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.703 ; 6.703 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.389 ; 6.389 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.585 ; 6.585 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.616 ; 6.616 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.619 ; 6.619 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.474 ; 7.474 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.450 ; 6.450 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.752 ; 6.752 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[0]   ; data[1]     ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; debug[0]   ; data[2]     ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; debug[0]   ; data[3]     ; 7.369  ; 7.369  ; 7.369  ; 7.369  ;
; debug[0]   ; data[4]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[5]     ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; debug[0]   ; data[6]     ; 7.762  ; 7.762  ; 7.762  ; 7.762  ;
; debug[0]   ; data[7]     ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[0]   ; data[8]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; data[9]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[10]    ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[0]   ; data[11]    ; 8.013  ; 8.013  ; 8.013  ; 8.013  ;
; debug[0]   ; data[12]    ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; debug[0]   ; data[13]    ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[0]   ; data[14]    ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; data[15]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; debug[0]   ; data[16]    ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; debug[0]   ; data[17]    ; 8.682  ; 8.682  ; 8.682  ; 8.682  ;
; debug[0]   ; data[18]    ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; debug[0]   ; data[19]    ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; debug[0]   ; data[20]    ; 7.600  ; 7.600  ; 7.600  ; 7.600  ;
; debug[0]   ; data[21]    ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; debug[0]   ; data[22]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[0]   ; data[23]    ; 7.297  ; 7.297  ; 7.297  ; 7.297  ;
; debug[0]   ; data[24]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[0]   ; data[25]    ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; debug[0]   ; data[26]    ; 8.051  ; 8.051  ; 8.051  ; 8.051  ;
; debug[0]   ; data[27]    ; 8.333  ; 8.333  ; 8.333  ; 8.333  ;
; debug[0]   ; data[28]    ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; debug[0]   ; data[29]    ; 8.155  ; 8.155  ; 8.155  ; 8.155  ;
; debug[0]   ; data[30]    ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; debug[0]   ; data[31]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; debug[1]   ; data[0]     ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; debug[1]   ; data[1]     ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; debug[1]   ; data[2]     ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[1]   ; data[3]     ; 7.850  ; 7.850  ; 7.850  ; 7.850  ;
; debug[1]   ; data[4]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; debug[1]   ; data[5]     ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[1]   ; data[6]     ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; debug[1]   ; data[7]     ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; debug[1]   ; data[8]     ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[1]   ; data[9]     ; 7.628  ; 7.628  ; 7.628  ; 7.628  ;
; debug[1]   ; data[10]    ; 7.946  ; 7.946  ; 7.946  ; 7.946  ;
; debug[1]   ; data[11]    ; 8.926  ; 8.926  ; 8.926  ; 8.926  ;
; debug[1]   ; data[12]    ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; debug[1]   ; data[13]    ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; debug[1]   ; data[14]    ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[1]   ; data[15]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[16]    ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[1]   ; data[17]    ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[1]   ; data[18]    ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[1]   ; data[19]    ; 7.950  ; 7.950  ; 7.950  ; 7.950  ;
; debug[1]   ; data[20]    ; 8.638  ; 8.638  ; 8.638  ; 8.638  ;
; debug[1]   ; data[21]    ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[1]   ; data[22]    ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; debug[1]   ; data[23]    ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[1]   ; data[24]    ; 9.224  ; 9.224  ; 9.224  ; 9.224  ;
; debug[1]   ; data[25]    ; 7.519  ; 7.519  ; 7.519  ; 7.519  ;
; debug[1]   ; data[26]    ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; debug[1]   ; data[27]    ; 7.685  ; 7.685  ; 7.685  ; 7.685  ;
; debug[1]   ; data[28]    ; 8.059  ; 8.059  ; 8.059  ; 8.059  ;
; debug[1]   ; data[29]    ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; debug[1]   ; data[30]    ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; debug[1]   ; data[31]    ; 10.501 ; 10.501 ; 10.501 ; 10.501 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[0]   ; data[1]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[2]     ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; debug[0]   ; data[3]     ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; debug[0]   ; data[4]     ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[0]   ; data[5]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; debug[0]   ; data[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; debug[0]   ; data[7]     ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; debug[0]   ; data[8]     ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[0]   ; data[9]     ; 3.947 ; 3.947 ; 3.947 ; 3.947 ;
; debug[0]   ; data[10]    ; 4.232 ; 4.232 ; 4.232 ; 4.232 ;
; debug[0]   ; data[11]    ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; debug[0]   ; data[12]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[0]   ; data[13]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[0]   ; data[14]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[0]   ; data[15]    ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; debug[0]   ; data[16]    ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; debug[0]   ; data[17]    ; 4.328 ; 4.328 ; 4.328 ; 4.328 ;
; debug[0]   ; data[18]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[0]   ; data[19]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[20]    ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; debug[0]   ; data[21]    ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; debug[0]   ; data[22]    ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[0]   ; data[23]    ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; debug[0]   ; data[24]    ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[25]    ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; debug[0]   ; data[26]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[0]   ; data[27]    ; 3.813 ; 3.813 ; 3.813 ; 3.813 ;
; debug[0]   ; data[28]    ; 4.223 ; 4.223 ; 4.223 ; 4.223 ;
; debug[0]   ; data[29]    ; 3.965 ; 3.965 ; 3.965 ; 3.965 ;
; debug[0]   ; data[30]    ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; debug[0]   ; data[31]    ; 4.051 ; 4.051 ; 4.051 ; 4.051 ;
; debug[1]   ; data[0]     ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; debug[1]   ; data[1]     ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[1]   ; data[2]     ; 3.951 ; 3.951 ; 3.951 ; 3.951 ;
; debug[1]   ; data[3]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[1]   ; data[4]     ; 4.249 ; 4.249 ; 4.249 ; 4.249 ;
; debug[1]   ; data[5]     ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[1]   ; data[6]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; debug[1]   ; data[7]     ; 4.505 ; 4.505 ; 4.505 ; 4.505 ;
; debug[1]   ; data[8]     ; 4.187 ; 4.187 ; 4.187 ; 4.187 ;
; debug[1]   ; data[9]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; debug[1]   ; data[10]    ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; debug[1]   ; data[11]    ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[1]   ; data[12]    ; 3.790 ; 3.790 ; 3.790 ; 3.790 ;
; debug[1]   ; data[13]    ; 4.420 ; 4.420 ; 4.420 ; 4.420 ;
; debug[1]   ; data[14]    ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; debug[1]   ; data[15]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[16]    ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; debug[1]   ; data[17]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[18]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[19]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[1]   ; data[20]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[1]   ; data[21]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; debug[1]   ; data[22]    ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; debug[1]   ; data[23]    ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; debug[1]   ; data[24]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[1]   ; data[25]    ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; debug[1]   ; data[26]    ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[1]   ; data[27]    ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[28]    ; 3.858 ; 3.858 ; 3.858 ; 3.858 ;
; debug[1]   ; data[29]    ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; debug[1]   ; data[30]    ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; debug[1]   ; data[31]    ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001747  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2001747  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18044    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Dec 09 16:52:17 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.731
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.731     -1557.310 clk 
    Info (332119):    -9.040      -188.294 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     0.921         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.261      -648.395 clk 
    Info (332119):    -3.343       -81.842 clk_rom 
Info (332146): Worst-case hold slack is 0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.242         0.000 clk 
    Info (332119):     0.396         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Sun Dec 09 16:52:19 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


