<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:26.2526</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0097585</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.02.05</openDate><openNumber>10-2025-0018216</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/857</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/851</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/831</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치의 화소 회로층은 베이스층 상에 배치되며, 트랜지스터, 커패시터, 및 신호 라인 중 적어도 하나를 구성하는 도전 패턴들을 포함한다. 제1 전극 및 제2 전극은 상기 화소 회로층 상에 배치되며 상호 이격된다. 뱅크는 상기 제1 전극 및 상기 제2 전극 상에 배치되며 개구를 포함한다. 발광 소자들은 상기 뱅크의 상기 개구 내에서 상기 제1 전극 및 제2 전극 사이에 배치된다. 상기 뱅크의 개구 내에서, 상기 발광 소자들의 길이에 대응하는 간격으로 상호 이격된 상기 제1 전극 및 상기 제2 전극 사이의 공간은 상기 발광 소자들이 배치되는 사로(lane)로 정의된다. 평면도 상에서, 상기 사로는 상기 화소 회로층의 모든 도전 패턴들과 중첩하지 않으며, 상기 도전 패턴들로부터 상기 발광 소자들의 길이의 절반 이상의 거리만큼 이격된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스층 상에 배치되며, 트랜지스터, 커패시터, 및 신호 라인 중 적어도 하나를 구성하는 도전 패턴들을 포함하는 화소 회로층;상기 화소 회로층 상에 배치되며 상호 이격된 제1 전극 및 제2 전극; 상기 제1 전극 및 상기 제2 전극 상에 배치되며 개구를 포함하는 뱅크; 및상기 뱅크의 상기 개구 내에서 상기 제1 전극 및 제2 전극 사이에 배치되는 발광 소자들을 포함하고,상기 뱅크의 개구 내에서, 상기 발광 소자들의 길이에 대응하는 간격으로 상호 이격된 상기 제1 전극 및 상기 제2 전극 사이의 공간은 상기 발광 소자들이 배치되는 사로(lane)로 정의되며,  평면도 상에서, 상기 사로는 상기 화소 회로층의 모든 도전 패턴들과 중첩하지 않으며, 상기 도전 패턴들로부터 상기 발광 소자들의 길이의 절반 이상의 거리만큼 이격된, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 발광 소자들의 상기 길이는 약 10μm 이하이고, 평면도 상에서 상기 사로는 상기 도전 패턴들로부터 약 6μm 이상의 거리만큼 이격된, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 화소 회로층은 절연층들을 더 포함하고, 상기 도전 패턴들 중 일부는 상기 절연층들 중 일부를 관통하는 컨택홀을 통해 상호 연결되며, 평면도 상에서 상기 사로는 모든 컨택홀로부터 상기 발광 소자들의 길이의 절반 이상의 거리만큼 이격된, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 각각이 상기 사로를 포함하는 서브 화소들을 더 포함하고, 상기 도전 패턴들은 제2 방향으로 연장하는 제1 라인을 포함하고, 상기 서브 화소들 중에서 상기 제1 라인을 사이에 두고 제1 방향으로 인접한 제1 서브 화소 및 제2 서브 화소는 평면도 상에서 상기 제1 라인을 기준으로 상호 대칭인 구조를 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제1 서브 화소 및 상기 제2 서브 화소는 상기 제1 라인을 공유하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 제1 라인은 상기 서브 화소들 중 2개에 대응하는 간격을 가지고 상기 제1 방향을 따라 반복적으로 배열되는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서, 상기 도전 패턴들은 상기 제1 방향으로 연장하는 제1 전원 라인 및 제2 전원 라인을 포함하고, 상기 발광 소자들은 상기 제1 전원 라인 및 상기 제2 전원 라인 사이에 전기적으로 연결되며, 상기 제1 전원 라인 및 상기 제2 전원 라인은 상기 서브 화소들 중 2개에 대응하는 간격을 가지고 상호 이격되고, 상기 제1 전원 라인 및 상기 제2 전원 라인 각각은 상기 서브 화소들 중 4개에 대응하는 간격을 가지고 상기 제1 방향을 따라 반복적으로 배열되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 제1 전원 라인 및 상기 제2 전원 라인 각각은 절연층들을 사이에 두고 이격된 3개의 도전층들을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서, 상기 도전 패턴들은 상기 제1 방향으로 연장하는 제1 보조 전원 라인 및 제2 보조 전원 라인을 더 포함하고, 상기 제1 보조 전원 라인은 상기 제1 전원 라인에 전기적으로 연결되며, 상기 제2 보조 전원 라인은 상기 제2 전원 라인에 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제7 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 상기 제2 방향으로 연장하며, 상기 제1 방향을 따라 교번하여 반복적으로 배열되고, 상기 제1 전극은 상기 제1 방향으로 연장하는 제1 연결 라인 및 제1 컨택홀을 통해 상기 제1 전원 라인에 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서, 상기 도전 패턴들은, 제1 방향으로 연장하는 제1 보조 전원 라인; 및 평면도 상에서 상기 제1 보조 전원 라인을 사이에 두고 제2 방향으로 이격된 제1 커패시터 및 제2 커패시터를 포함하고, 상기 제1 커패시터 및 상기 제2 커패시터는 전기적으로 병렬 연결된, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 발광 소자들 상에 배치되는 연결 전극들을 더 포함하고, 상기 사로는 상기 뱅크의 상기 개구 내에서 상호 이격된 제1 사로, 제2 사로, 제3 사로, 및 제4 사로를 포함하며, 상기 발광 소자들은 상기 제1 사로에 위치하는 제1 발광 소자들, 상기 제2 사로에 위치하는 제2 발광 소자들, 상기 제3 사로에 위치하는 제3 발광 소자들, 및 상기 제4 사로에 위치하는 제4 발광 소자들을 포함하고, 상기 제1 내지 제4 발광 소자들은 상기 연결 전극들을 통해 전기적으로 직렬 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 연결 전극들 중 일부는 폐루프를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서, 상기 발광 소자들 상에 배치되며 상기 발광 소자들의 광의 파장을 변환하여 발산하는 색 변환 입자들; 및 상기 색 변환 입자들 상에 배치되는 컬러 필터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서, 상기 도전 패턴들은 제1 방향으로 연장하는 제1 보조 전원 라인을 포함하고, 평면도 상에서 서브 화소의 상기 사로는 상기 제1 보조 전원 라인을 기준으로 상기 서브 화소의 상기 화소 회로층의 상기 트랜지스터 및 커패시터과는 다른 영역에 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서, 각각이 상기 사로를 포함하는 제1 서브 화소 및 제2 서브 화소를 더 포함하고, 상기 도전 패턴들은 제2 방향으로 연장하는 제1 라인들을 포함하며, 상기 제1 라인들 중 2개를 사이에 두고 인접한 상기 제1 서브 화소 및 제2 서브 화소는 평면도 상에서 상호 대칭인 구조를 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제1 라인들 중 3개는 하나의 패드에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서, 각각이 상기 사로를 포함하는 서브 화소들을 더 포함하며, 상기 도전 패턴들은, 제2 방향으로 연장하는 제1 라인들을 포함하고, 상기 서브 화소들 중에서 상기 제1 라인들 중 하나를 사이에 두고 인접한 제1 서브 화소 및 제2 서브 화소는 평면도 상에서 상기 제1 라인을 기준으로 상호 대칭인 구조를 가지며, 상기 제1 라인들 중 적어도 2개는 하나의 패드에 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제1 방향을 따라 배열되는 서브 화소들; 및상기 서브 화소들 중 인접한 한 쌍의 서브 화소들 사이에서 제2 방향으로 연장하는 신호 라인을 포함하고, 상기 서브 화소들 각각은,  트랜지스터 및 커패시터를 포함하는 화소 회로;  상기 화소 회로에 전기적으로 연결되며, 평면도 상에서 상호 이격된 제1 전극 및 제2 전극; 및 상기 제1 전극 및 상기 제2 전극 사이의 사로(lane)에 배치되는 발광 소자들을 포함하며, 상기 사로에는 도전 패턴이 배치되지 않고, 상기 한 쌍의 서브 화소들은 상기 신호 라인에 공통적으로 연결되며, 상기 신호 라인을 기준으로 상호 대칭인 구조를 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 평면도 상에서, 제1 방향으로 연장하는 제1 라인을 기준으로 사로는 상기 트랜지스터와 다른 영역에 배치되며, 상기 화소 회로는 상기 제1 라인을 사이에 두고 제2 방향으로 이격된 제1 커패시터 및 제2 커패시터를 포함하고, 상기 제1 커패시터 및 상기 제2 커패시터는 전기적으로 병렬 연결된, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, Do Yeong</engName><name>박도영</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Kyung Bae</engName><name>김경배</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PYO, Ki Hyun</engName><name>표기현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>HONG, Sung Chul</engName><name>홍성철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 종로*길 ** 디타워 D* **층(법무법인세종)</address><code>920070008833</code><country>대한민국</country><engName>Yongho Moon</engName><name>문용호</name></agentInfo><agentInfo><address>서울시 종로구 종로*길 ** 디타워 D* **층(법무법인유한세종)</address><code>919990004361</code><country>대한민국</country><engName>Jong-Han Oh</engName><name>오종한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.07.26</receiptDate><receiptNumber>1-1-2023-0825768-05</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230097585.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933a1d068230ed448038e4cdd1442a109e2c0668dffdcadd7596f324c6a13295c5eddb389ffc104c3b04cb4b006ec65015f10175e187ca5bc7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2a2d8b47e58bb48bfac01641728956a6a075a270dfd57b4dcb5e1985b3d979dbbec2508f92abc571b7cd0ae3d7a2af7d6da2530da4648fa9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>