# system info processador_com_acelerador_tb on 2021.05.02.19:30:54
system_info:
name,value
DEVICE,EP4CE10E22A7
DEVICE_FAMILY,Cyclone IV E
GENERATION_ID,1619994651
#
#
# Files generated for processador_com_acelerador_tb on 2021.05.02.19:30:54
files:
filepath,kind,attributes,module,is_top
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/processador_com_acelerador_tb.vhd,VHDL,,processador_com_acelerador_tb,true
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador.vhd,VHDL,,processador_com_acelerador,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_rst_controller.vhd,VHDL,,processador_com_acelerador,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_rst_controller_001.vhd,VHDL,,processador_com_acelerador,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_clock_source.vhd,VHDL,,altera_avalon_clock_source,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_reset_source.vhd,VHDL,,altera_avalon_reset_source,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_master_0.vhd,VHDL,,processador_com_acelerador_master_0,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0.v,VERILOG,,processador_com_acelerador_nios2_gen2_0,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_onchip_memory2_0.hex,HEX,,processador_com_acelerador_onchip_memory2_0,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_onchip_memory2_0.vhd,VHDL,,processador_com_acelerador_onchip_memory2_0,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0.v,VERILOG,,processador_com_acelerador_mm_interconnect_0,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_1.v,VERILOG,,processador_com_acelerador_mm_interconnect_1,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_irq_mapper.sv,SYSTEM_VERILOG,,processador_com_acelerador_irq_mapper,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_jtag_interface.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_jtag_dc_streaming.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_jtag_sld_node.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_jtag_streaming.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_clock_crosser.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_std_synchronizer_nocut.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_pipeline_base.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_idle_remover.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_idle_inserter.v,VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_pipeline_stage.sv,SYSTEM_VERILOG,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_jtag_interface.sdc,SDC,,altera_avalon_st_jtag_interface,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_master_0_timing_adt.sv,SYSTEM_VERILOG,,processador_com_acelerador_master_0_timing_adt,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_bytes_to_packets.v,VERILOG,,altera_avalon_st_bytes_to_packets,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_st_packets_to_bytes.v,VERILOG,,altera_avalon_st_packets_to_bytes,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_avalon_packets_to_master.v,VERILOG,,altera_avalon_packets_to_master,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_master_0_b2p_adapter.sv,SYSTEM_VERILOG,,processador_com_acelerador_master_0_b2p_adapter,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_master_0_p2b_adapter.sv,SYSTEM_VERILOG,,processador_com_acelerador_master_0_p2b_adapter,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu.v,VERILOG,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_debug_slave_wrapper.v,VERILOG,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_debug_slave_sysclk.v,VERILOG,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_debug_slave_tck.v,VERILOG,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_test_bench.v,VERILOG,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_nios2_waves.do,OTHER,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu.sdc,SDC,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_ociram_default_contents.hex,HEX,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_ociram_default_contents.dat,DAT,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_ociram_default_contents.mif,MIF,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_b.hex,HEX,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_b.dat,DAT,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_b.mif,MIF,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_a.hex,HEX,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_a.dat,DAT,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_nios2_gen2_0_cpu_rf_ram_a.mif,MIF,,processador_com_acelerador_nios2_gen2_0_cpu,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_router,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_router_002,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_cmd_demux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_cmd_mux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_cmd_mux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_rsp_demux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_rsp_mux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_rsp_mux,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_avalon_st_adapter.vhd,VHDL,,processador_com_acelerador_mm_interconnect_0_avalon_st_adapter,false
processador_com_acelerador/testbench/processador_com_acelerador_tb/simulation/submodules/processador_com_acelerador_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,processador_com_acelerador_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
processador_com_acelerador_tb.processador_com_acelerador_inst,processador_com_acelerador
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0,processador_com_acelerador_master_0
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.jtag_phy_embedded_in_jtag_master,altera_avalon_st_jtag_interface
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.timing_adt,processador_com_acelerador_master_0_timing_adt
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.fifo,altera_avalon_sc_fifo
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.b2p,altera_avalon_st_bytes_to_packets
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.p2b,altera_avalon_st_packets_to_bytes
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.transacto,altera_avalon_packets_to_master
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.b2p_adapter,processador_com_acelerador_master_0_b2p_adapter
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.p2b_adapter,processador_com_acelerador_master_0_p2b_adapter
processador_com_acelerador_tb.processador_com_acelerador_inst.master_0.rst_controller,altera_reset_controller
processador_com_acelerador_tb.processador_com_acelerador_inst.nios2_gen2_0,processador_com_acelerador_nios2_gen2_0
processador_com_acelerador_tb.processador_com_acelerador_inst.nios2_gen2_0.cpu,processador_com_acelerador_nios2_gen2_0_cpu
processador_com_acelerador_tb.processador_com_acelerador_inst.onchip_memory2_0,processador_com_acelerador_onchip_memory2_0
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0,processador_com_acelerador_mm_interconnect_0
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_data_master_translator,altera_merlin_master_translator
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_instruction_master_translator,altera_merlin_master_translator
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_translator,altera_merlin_slave_translator
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_data_master_agent,altera_merlin_master_agent
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_instruction_master_agent,altera_merlin_master_agent
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent,altera_merlin_slave_agent
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.nios2_gen2_0_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.router,processador_com_acelerador_mm_interconnect_0_router
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.router_001,processador_com_acelerador_mm_interconnect_0_router
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.router_002,processador_com_acelerador_mm_interconnect_0_router_002
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.cmd_demux,processador_com_acelerador_mm_interconnect_0_cmd_demux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.cmd_demux_001,processador_com_acelerador_mm_interconnect_0_cmd_demux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.cmd_mux,processador_com_acelerador_mm_interconnect_0_cmd_mux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.rsp_demux,processador_com_acelerador_mm_interconnect_0_rsp_demux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.rsp_mux,processador_com_acelerador_mm_interconnect_0_rsp_mux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.rsp_mux_001,processador_com_acelerador_mm_interconnect_0_rsp_mux
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.avalon_st_adapter,processador_com_acelerador_mm_interconnect_0_avalon_st_adapter
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_0.avalon_st_adapter.error_adapter_0,processador_com_acelerador_mm_interconnect_0_avalon_st_adapter_error_adapter_0
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_1,processador_com_acelerador_mm_interconnect_1
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_1.master_0_master_translator,altera_merlin_master_translator
processador_com_acelerador_tb.processador_com_acelerador_inst.mm_interconnect_1.onchip_memory2_0_s1_translator,altera_merlin_slave_translator
processador_com_acelerador_tb.processador_com_acelerador_inst.irq_mapper,processador_com_acelerador_irq_mapper
processador_com_acelerador_tb.processador_com_acelerador_inst.rst_controller,altera_reset_controller
processador_com_acelerador_tb.processador_com_acelerador_inst.rst_controller_001,altera_reset_controller
processador_com_acelerador_tb.processador_com_acelerador_inst.rst_controller,altera_reset_controller
processador_com_acelerador_tb.processador_com_acelerador_inst.rst_controller_001,altera_reset_controller
processador_com_acelerador_tb.processador_com_acelerador_inst_clk_bfm,altera_avalon_clock_source
processador_com_acelerador_tb.processador_com_acelerador_inst_reset_bfm,altera_avalon_reset_source
