# 关于任务点3.3寄存器堆设计与实验中读写时序问题的见解和解决

- 关于读写未分离导致读操作无法读到最新数据，甚至写操作时根本无法进行读操作
- 例如

```verilog
always @(posedge clk) begin
    if(write_enable) 
        regfile[rd] = data_in;
    
    read_data1 <= regfile[rs];
    read_data2 <= regfile[rt];
end

```

所以可以将读和写分开，将写语句和读语句分开到不同always语句块，并改变另一个always语句块进入条件

- 如果已经实现读写分离依旧出现写操作时无法读数据，即读出不确定态X，可以修改tb文件

```verilog
#10

//Write phase
wen = 1;
for(i=0;i<32;i=i+1) begin
    waddr=waddr+1;
    wdata=waddr;
    #10
end
wen = 0;
```

在这里有几个问题

一是先延迟（#10）后改变写使能（wen = 1），同时waddr进入for语句块直接为1无法写入0号寄存器

为什么最后读的时候可以读出来0号寄存器的数据是0,则是因为i<32后5位的wddr溢出变为0导致最后写0号寄存器

- 解决：

  1. 在regfile.v初始化寄存器

  ```verilog
  integer i;
  initial begin
       for (i = 0 ;i<32 ;i=i+1 ) begin
          regfile[i] = 0;
       end
  end
  ```

  2. 修改tb，先修改使能端后延迟，并且将i<32改为i<31

  ```verilog
  // Write data to the registers
      write_enable=1;
      #10;
  for (i = 0 ;i<31 ;i=i+1 ) begin
          rd=rd+1;
          data_in=rd;
       
          #10;
      end
      write_enable=0;
  ```

  3. 初始化端口时直接改变使能端为高电平

  ```verilog
   // Initialize the clock
      clk = 0;
      // Initialize the write_enable
      write_enable = 1;
      // Initialize the read_address0
      rs = 0;
      // Initialize the read_address1
      rt = 0;
      // Initialize the write_address
      rd = 0;
      // Initialize the write_data
      data_in = 0;
  ```

  
