應用混沌調變達成高解析度全數位頻率合成器的設計與研究(II)
“The design of high resolution all-digital frequency synthesizer based on chaotic modulation(II)”
計畫編號：NSC97-2221-E-327-047
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日
主持人：國立高雄第一科技大學電通系助理教授
一、中文摘要
本 研 究 計 畫 應 用 混 沌 調 變 (Chaotic
modulation)達成快速切換及高解析度全數位
頻率合成器的設計與研究(II)，是應用混沌調
變達成高解析度全數位頻率合成器的設計與
研究(I)的第二年期計畫，將著重於整合實現
混沌電路所能產生的最佳亂度，來調變全數位
頻率合成器中數位式控制振盪器的解析度，同
時將內插式飛加器(Interpolated flying
adder)架構具有快速切換的功能應用到全數
位頻率合成器的設計中。除了硬體電路的設計
及量測，我們將應用 Simulink 來做系統層次
及頻域上的透徹分析研究。
本 計 畫 將 應 用 混 沌 調 變 (Chaotic
modulation)來取代傳統上習知的方式: 利用
dithering 技術的方式來增加數位式控制振盪
器 (Digitally Controlled Oscillator)的解
析度。或是利用時間上的高速切換達到平均的
效應，如此又會增加硬體電路的複雜度及彈
性，因此需要更好的及電路成本較低的調變
(modulation)電路，會利用 Matlab 在系統層
級的模擬驗證其效能。
傳統上的混沌電路使用Chua’s circuit是一
個非線性類比電路，而且包含電感、電容以及
非線性負電阻，本年度計畫將混沌電路積體電
路實現及數位化，是本計畫另一研究子題。同
時數位渾沌調變電路也將可以使用在其他的
積體電路(integrated circuit)設計中，如高
解析度 Digital to Analog Conveter 中或是
其他的應用。應用混沌調變快速切換及高解析
度全數位頻率合成器將以 Tsmc-0.18um 製程
為到 CIC 下線目標，數位式控制振盪器的振盪
頻率以 2.4GHz 為方向，頻率解析度能在 5KHz
以下以及功率消耗在 30mA 以下，鎖定時間小
於 50-cycles。
英文摘要
This project is to design an all-digital
frequency synthesizer based on chaotic
modulation. This project is to design an
all-digital frequency synthesizer based on chaotic
modulation (II). It is the second year’s project. 
We will utilize the randomization generated by
the chaotic circuit to enhance the resolution of
digitally controlled oscillator. In addition, we
will apply the interpolated flying adder structure
to speed up the switching time of an all-digital
frequency synthesizer. We not only design the
hardware of all-digital frequency synthesizer, but
also use the Simulink to so system level
simulation and frequency domain analysis.
The chaotic modulation using Chua’s circuit 
will replace the conventional dithering
modulation in the enhancing resolution of
digitally controlled oscillator. The randomization
is not enough for conventional digital
modulation. Another way is to use a speed
switching for averaging the frequency value.
However, this will increase the circuit
complexity and flexibility. Therefore, a better
modulator with less hardware for enhancing the
resolution of all-digital frequency synthesizer is
required.
Conventionaly, chaotic circuit using Chua’s 
circuit includes resistors, capacitors, inductor
and a nonlinear negative resistance. How to
implement the chaotic circuit is also an
important topic as well as to use it in another
area? The chaotic modulation will not only be
applied in the all-digital frequency synthesizer
but also be used in digital to analog (D/A)
converter. The chaotic modulation based
all-digital frequency synthesizer with fast
switching speed will use TSMC-18 (0.18um)
process. The center frequency will be 2.4GHz.
Synthesizer)則是利用快速切換除頻器之動
作來達到等效除小數之效果，進而提高頻率解
析度及縮小頻道間距，並改善了需降低參考頻
率及迴路頻寬之因素，如此可抑制較多的壓控
振盪器之低頻相位雜訊，並降低鎖入時間。
分數式頻率合成器是利用雙模數(Dual
Modulus)除頻器，週期性的切換除頻值N與N+1
來達到分數除頻的效果。但在週期性的切換下
產生週期性的相位誤差，此一誤差進入壓控振
盪器後會造成頻率調變，這使得輸出訊號頻譜
旁帶產生分數突波(Fractional Spurs)。為了
解決分數式頻率合成器所產生之分數突波，可
利用數位濾波器設計一陷波濾波器(Notch
Filter)，將相位頻率檢測器所產生的相位誤
差信號加以抵消，以致直流信號不再帶有週期
信的交流信號，進入壓控振盪器後，將不再對
壓控振盪器信號進行頻率調變，進而有效的抑
制分數突波的產生，輸出極佳的頻譜純淨度，
但陷波濾波器的缺點為無法對迴路頻寬內的
相位雜訊加以抑制，且濾除極為靠近迴路頻寬
之分數突波時，則必須增加陷波濾波器的階
數，並需額外增加一組維持相位穩定之數位濾
波器，來維持整個鎖相迴路系統的穩定度，這
使得整體電路設計更為複雜龐大。
差 異 積 分 調 制 器 (DSM ， Delta-Sigma
Modulator)技術早先被廣泛的運用在類比數
位轉換器(ADC，Analog-to-Digital Converter)
和數位類比轉換器架構上，其主要功能是具有
雜訊整型(Noise Shaping)之能力。而現今則
被廣泛的運用在分數式頻率合成器架構上，主
要目的為取代雙模數轉換器來控制除頻器，由
隨機之除頻數變動取代週期性之除頻數輸
出，等效上仍為分數除頻。其優點為能將迴路
頻寬內之量化雜訊加以抑制並往高頻推移，使
其易於被迴路濾波器濾除，且能有效抑制分數
突波之增長以達到低相位雜訊之目的。應用於
分數式頻率合成器之差異積分調制器可分成
兩大類：多級雜訊整型(MASH，Multi-Stage
Noise Shaping)架構與單迴路(Single-Loop)
架構，兩者比較之下，對於模數切換、雜訊整
型、系統穩定度和設計複雜度各有優缺之處，
在考量運用於藍芽系統之分數式頻率合成器
設計時，選擇適當類型之差異積分調制器架構
為設計重點。
非線性系統理論近年來被廣泛之討論研
究，其中，尤以混沌理論(Chaotic Theory)最
被注意，對於其複雜且有趣的現象，令人印象
深刻。國內外學者及期刊中多有研究及文獻發
表；目前，大家的眼光集中在其應用之領域。
至今，大家的眼光，已由純理論探討，發展至
嘗試將混沌理論技術應用於實務領域之研
究，其中將混沌信號用於展頻通訊的研究最被
注意。一般而言，混沌信號具有下列優點：
(1)具展頻特性有抗干擾性。
(2)具有良好的自相關及互相關特性。
(3)產生混沌信號源簡單。
然而混沌電路的積體化仍然不多，更
沒有將混沌電路應用到全數位頻率合成
(All-Digital Frequency Synthesizer)
中， 因為混沌電路最早為柏克萊大學的蔡
少堂教授於 1984 年所提出，簡稱為 Chua’s
circuit. 如圖(1)所示 Chua’s Circuit 由
四個線性元件 (二個電容，一個電感，一
個非線性電阻) 和一個非線性電阻所組
成。利用克希荷夫定律(Kirchhoff’s
Law)，可將 Chua’s Circuit 表示成一微分
方程組：
圖 1: Chua’s Circuit[1-2].
過去的文獻所發表的電感大都利用 OTA
(gyator) ，因為早期 CMOS 中較難實現電感，
所設計的多相位數位控振盪器可分為兩
個部份，第一部份為 DVC 電路，DVC 電路主要
是將數位控制訊號轉換成電壓訊號，其主要的
目的在於利用數位訊號來控制整個鎖相迴路
可以達到快速鎖定的目的，對於使用電壓控制
振盪器的鎖相迴路來說，鎖定的速度上利用數
位控制的鎖相迴路會有較好的表現，再加上使
用DVC電路結合了之後的VCO電路所出來的線
性度會較高，加強了後續的 VCO 電路設計上線
性度的表現。原先 DVC 控制訊號又可分成兩個
部份，粗調控制訊號以及細調控制訊號，本文
提出改良的部分是將細調部分捨去，使得鎖相
迴路大大地減少鎖定的時間與晶片面積，電壓
的精確度也不會有太多影響。第二部份為 VCO
電路，VCO 電路主要是利用 DVC 輸出電壓訊號
來，隨著電壓大小改變 VCO 振盪的輸出頻率，
因此選擇使用 Starved-NAND 為基礎之環型振
盪器，利用 NAND 為基礎之環型振盪器的架構
來產生 8 Phases 的輸出頻率。再將 DVC 與 VCO
結合，就可以形成使用數位訊號來控制的振盪
器，在 DVC 部份利用數位訊號來控制振盪頻
率，可使整個鎖相迴路達到快速鎖定的目的，
在 VCO 部份利用 NAND 為基礎之環型振盪器，
易實現且穩定度高的特性，並且產生 8 Phases
的相位輸出，由於結合了 DVC 的電路提昇整個
振盪器的線性度，因此使用 DVC 結合 VCO 的架
構來設計多相位數位控制振盪器電路。
DVC(數位至電壓轉換)的設計包含了三個
部份，初始電路(Init Circuit)、反相器
(Inverter)、粗調電路(Coarse Circuit)。此
DVC 的控制位元為 6 Bits，在前模擬中可以控
制的電壓範圍為 1.76V~0.49V，Fig.4 為整個
DVC 的電路圖。
圖 4: DVC(數位至電壓轉換)電路圖.
在 VCO 的設計，其核心為 Starved-NAND
閘所組成之環型振盪器，由二個 NAND 閘互相
耦合串接成 8組，再將 Vtune 供應電壓給每個
NAND 閘，利用改變輸入電壓來改變輸出的振盪
頻率，電壓越高振盪的頻率越快，反之電壓越
低振盪的頻率越慢，由於所要設計的是多相位
的數位控制振盪器，因此在 VCO 的設計中就必
須要有多個相位的輸出，在這邊是設計 8
Phases 的輸出相位，將 DVC 與 VCO 兩個電路結
合起來就成了一個多相位的數位控制振盪
器，其 Fig.5.為 Starved-NAND 閘為基礎。
圖 5: Starved- NAND 閘為基礎.
在 DCO 部分，整合了 DVC 以及 VCO 兩個電
路，利用 DVC 電路將數位訊號轉換成電壓訊
號，在經由 VCO 將電壓訊號輸出成振盪波形。
因此利用 DVC 以及 VCO 結合成一個 DCO，在這
個 DCO 中數位控制訊號為 14Bits，利用不同的
控制訊號來改變不同的輸出頻率。在下列的模
擬中試著以多組不同的數位訊號來改變輸出
電壓進行電路的模擬。
模 擬 輸 入 數 位 訊 號 在 000000(0) ~
110100(52)，在輸入為 0時電壓最高，可達到
1.76V 的狀態；反之，輸入為 52 時電壓最低
0.9V，因此就可以知道 DVC 電壓輸出最高與最
低的範圍。在圖.6 為 DVC(最高及最低電壓的
電壓範圍)電壓統計分佈圖。將 DVC 調整到最
高的電壓則 VCO 可以有最高頻率，反之將 DVC
調整到最低的電壓即可以有 VCO 的最低頻率，
結合 DVC 與 VCO 改變 DVC 的數位訊號，在後模
擬 VCO 在 0.7V 時有最低頻率 19MHz，而 DCO
在 1.7V 時有最高頻率 187MHz，由此可得知後
模擬時整個 DCO 電路輸出頻率範圍約為
19MHz~187MHz。圖 7為 DCO 電壓對應之頻率統
計分佈圖當 DVC 在 1.76V。
圖 9. 8 相位 VCO 的電路佈局.
圖 10. DVC 電路佈局圖.
在 DVC 部分主要是有粗調電路，而細調電
路因為面積較龐大所以做個改良把細調電路
去除，因為飛加器頻率合成器使用到的 32 個
相位之多相位鎖相迴路解析度並不需很高，因
此在 DVC 電路佈局方面把細調部分拿掉，大幅
的降低整體佈局的面積與成本，考慮到每個粗
調元件所改變的電壓量，因此在佈局時採用對
稱性的方式進行佈局，圖 10 為 DVC 電路佈局
圖。
在 TSMC0.18um 製程下，DVC 面積由原先
132.31um * 117.75um 經由改良其架構把細調
部分捨去，則佈局面積降低為 49.515um *
23.11um，大幅的降低面積與成本。32 相位 VCO
佈局面積也僅僅只有 71.135um * 23.3um，而
整體的改良型多相位數位鎖相迴路佈局之整
體晶片面積為 143.89um * 171.105um，如圖
11。
圖 11. 應用混沌調變之全數位式頻率合成器
佈局圖.
混沌電路
負電阻電路 及電感、電容、電阻
用一顆 OP(uA741)為主，將運算放大器(±
15V) 和所需要的電阻、二極體等元件銲
在電路 板上，以製作負電阻的部份，負
電阻的電路圖如圖12 及實際麵包板電路
實作如圖13。
圖12: 非線性負電阻使用OP及二極體.
圖13: Chua’s 電路麵包板實作.
改良設計就不必要再去實地接線，直接使用
SPICE模擬器即可，甚至於要設計在TSMC
0.18um 上，我們也是先模擬再到CIC申請晶
片下線。
(b) Chua’s Circuit使用CMOS TSMC 0.18um
的模擬及設計，將圖17中的BJT 用0.18um 製
程—同時調整其他值調整:
得到的Y4 (電感) 上及Y5 點上電壓如下圖:
由於電壓降低，Y4 及Y5 有振盪。
圖19: 上: 黃色: 電感上電壓, 中: 紅色: 電
容上電壓 下: X-Y mode.
同時我們也設計如下示意圖的運算放大器
0.35um 及 0.18um CMOS.
Two-stage Operational Amplifier Design:
圖20: CMOS 0.35um and 0.18um operational
amplifier.
表1: Two-stage Operational Amplifier
Design規格
Parameter Specifications
DC supply Voltages Vdd=-Vss=1.8V
Gain ≧80dB
Unity-gain frequency ≧5MHz
Slew rate ≧5MHz
Phase margin ≧60°
Load impedance Cc=CL=10pF
Total power dissipation ≦3mw
四.結論與討論
本研究計畫擬藉由對探討應用混沌調變
(Chaotic modulation)達成高解析度全數位頻率
合成器的設計與研究(II)。設計的晶片正在
CIC 部份完成 tape out 正在量測中，部份申請
下線中，本研究群的相關研究結果，100 年發
表於 APCCAS-2010 國際會議論文 1 篇[6]及
國內研討會會議論文 2 篇[7-8]，並有一篇期刊
論文已經被 Journal of Electrical and Computer
Engineering 接受，將在今年 12 月刊登。
五、參考文獻
1. Matsumoto, T., :A Chaotic Attractor from Chua’s
Circuit, IEEE Transactions on Circuits and Systems.
Vol.-CAS31, No. 12, 1055- 1058 (1984).
2. Chua, L. O., Wu, C. W., Huang, A., Zhong, G.-Q.:A
universal circuit for studying and generating chaos- part
I: Routes to Chaos, IEEE Trans. Circuit Syst., Vol.40,
No.10, 732-744 (1993).
3. Matsumoto, T., Chua, L. O., Komuro, K.:The double
scroll, IEEE Trans. Circuit Syst., Vol.32, No.8,
798-818 (1985).
4. Morgül, Ö.: Inductorless realization of Chua's
oscillator, Electronic Letters, Vol.31, No.17,
1403-1404 (1995).
5. Pao-Lung Chen,“Subtraction Inversion for Delta 
Path’s Hardware Simplification in MASH 
Delta-Sigma Modulator, ” IEICE Trans. Foundmentals, 
Vol. 93 No. 12(SCI), pp.2616~2620, 2010.
國科會補助專題研究計畫項下出席國際學術會議心得報告
日期： 99 年 12 月 12 日
一、參加會議經過
本屆2010年IEEE亞太地區電路及系統國際會議於2010.12.6 ~ 2010.12.9 舉辦，舉
辦地點在馬來西亞吉隆坡(kuala Lumpur, Malaysia)。本次會議由馬來西亞大學主辦。會議
議程所發表的論文涵蓋生醫科技、生活科技、類比及低功率類比電路設計、低功率通訊
系統設計方面的論文，本會議提供了很好的機會讓總共42國的學者發表論文並彼此討論。
在本次會議中本人達成了以下任務：
(1) 擔任RM5-S1 Computer-Aided Network Design I Session 的Chaiman. (2)於(RM8-S5)中
中指導研究生發表會議論文 “A Low Power Multiphase All-Digital Phase Locked Loop with
Reusing SAR” (3)聽取其它相關的會議論文報告及Keynote speech。
二、與會心得
本屆的會議共有305論文發表，大多數論文為會議論文(約258篇)及特別邀請論文(47篇)，
每一邀稿論文則需要上台用英文報告20分鐘，海報論文則以貼Poster方式，須要在會場說
明，時間約為1~2個小時，時間有點長而且用英文回答。
此次高雄第一科技大學有三位電通系成員參加，本人及兩位研究生王子祥、邱俊翰參與
會議。本人則是第一次個session 的Chairman。成大有多位老師參與，劉濱達教授是Keynote
speaker之一。中山大學資工系有兩位教授參與，交大的周世傑教授、其他像台大、東華大
學中正、陸軍官校、台師大、長庚、逢甲、中原等大學都有老師參與盛會，中國大陸的學
者也是很多如上海交大、北京清華。新加坡、日本及韓國的學者較也不少，歐洲及美國的
學者較少。
Keynote speech 方面相當不錯，共有10位speakers. 其一由IEEE Circuit and System
society 的Fellow- 成大劉濱答教授談論”Biosensors for Renal Function and Celluar
Immunity Detection”，利用non-invasive sensors來偵測neopterin 和creatinine的濃度。
INTEL 的Eric WP Chan 則談到”Rise of Embedding Computing”， 也就是所謂的行動通訊、
智慧型手機。安捷倫Agilent 的Mike Kawasaki 則談到”New Technologies and Their
Measurement Challenges”， 強調測試儀器的重要。
計畫編號 NSC99－2221－E－327－047－
計畫名稱 應用混沌調變達成高解析度全數位頻率合成器的設計與研究(II)
出國人員
姓名
陳寶龍 服務機構及
職稱
國立高雄第一科技大學電腦與通訊
工程系助理教授
會議時間
99年 12月 6至
99年 12月 9日
會議地點
Kuala Lumpur, Malaysia
馬來西亞
會議名稱
(中文) 2010 年 IEEE 亞太地區電路與系統研討會
(英文) 2010 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS
2010)
發表論文
題目
(中文) 利用重複連續逼近暫存器之多相位全數位延遲迴路
(英文) A Multiphase All-Digital Delay-Locked Loop with Reuse SAR
2010 Asia Pacific Conference on Circuits and Systems (APCCAS 2010) 
6 – 9 December 2010, Kuala Lumpur, Malaysia 
 
A Multiphase All-Digital Delay-Locked Loop with 
Reuse SAR 
Pao-Lung Chen, Tzu-Siang Wang, Jyun-Han Ciou 
Dept. of Computer and Communication Engineering, National Kaohsiung First University of Science and Technology, No. 2, 
Jhuoyue Road, Nanzih District, Kaohsiung City 811, Taiwan, R.O.C. 
E-mail: u9851807@ccms.nkfust.edu.tw 
 
Abstract— A multiphase Reuse-SAR all-digital delay-locked 
loop (DLL) has been designed with TSMC 0.18μm CMOS 
technology. The proposed reuse successive approximation 
register (Reuse-SAR) reduces the hardware cost effectively as 
compared with a conventional SAR or a two-stage SAR.  The 
digital to voltage convertor has six coarse controlled bits and six 
fine controlled bits to adjust voltage for voltage controlled delay 
line. The core area is 206.8μm x 217.4μm and power 
consumption is 22.6mW at 125 MHz. 
 
Index Terms— Delay-locked loop (DLL), Reuse successive 
approximation register (Reuse-SAR), Multiphase, Digital to 
voltage convertor (DVC). 
I. INTRODUCTION 
ELAY-locked loop (DLL) based clock de-skew 
circuits [1], clock generators [2] and DRAM 
interfaces [3] have been widely used in the industry. 
The DLL is required to achieve low cost, wide operating 
frequency range, low jitter and small power consumption. 
The all-digital delay-locked loop also has gained increased 
attention in recent years [9-10]. 
 
Digital DLLs are roughly divided into four categories: the 
first is the register-controlled DLL [4] that the locked time 
increases exponentially as the number of the delay cells 
increase. The second is the counter-controlled DLL [5] that 
is reduced hardware than the register. The third is the DLL 
using the successive approximation register-controlled (SAR) 
scheme [6] that reduces the locked time by using the binary 
search algorithm. The last is the DLL using the 
time-to-digital converter (TDC) [7]. Its locked time is 
shortest than among these DLLs but has large area and 
power consumption. 
 
In the paper, an all-digital multiphase DLL with a Reuse 
SAR is presented. The hardware of Reuse-SAR is reduced 
efficiently as compared with a conventional SAR or a 
two-stage SAR.  
 
*This work was support by National Science Council of Taiwan,R.O.C., 
under Grant NSC98-2221-E-327-037. 
This paper is arranged as follows: Section II describes the 
structure and circuit of our proposed multiphase all-digital 
delay-locked loop with Reuse-SAR. The experimental results 
are given in Section III. The conclusion is given in Section 
IV. 
II. ARCHITECTURE OF MULTIPHASE REUSE-SAR DLL 
The architecture of proposed multiphase all-digital 
delay-locked loop with Reuse-SAR is shown in Fig. 1. It 
consists of a phase detector, a digital to voltage convertor, a 
Reuse-SAR, a voltage controlled delay line and a frequency 
divider. 
 
Fig.1 Proposed multiphase Reuse SAR DLL. 
A. Digital to voltage convertor 
Fig.2 shows the structure of the DVC [8-9]. The structure 
of the DVC is based on an inverter buffer cell with six coarse 
control bits and seven fine control bits. 
 
Fig.2 Basic structure of DVC. 
D
2010 Asia Pacific Conference on Circuits and Systems (APCCAS 2010) 
6 – 9 December 2010, Kuala Lumpur, Malaysia 
 
 
Fig.8 Circuit of self-biased generator. 
The self-biased generator is shown in Fig 8. It generates 
output voltages for the differential cells: the output is the 
controlled voltage for controlling the frequency the 
differential delay cell. 
 
Fig.9 Differential delay for multiphase output. 
The differential delay cell is indicated in Fig. 9. It is a 
symmetric load with two PMOS devices that form the load 
structure. The effective resistance of symmetric load REFF is 
proportional to the small signal resistance which one over 
transconductance gm when biased at Bias_in. Thus, the 
differential buffer delay can be defined as  
 
T = REFF x CEFF = 1/ gm x CEFF 
 
where CEFF is the effective capacitance buffer output 
capacitance. The differential to single phase converter is 
shown in Fig. 10. It converts two differential input signals 
into single phase output. The differential-to-single-ended 
converter comprises two stages. The first stage has two 
NMOS differential-pair amplifiers with PMOS current mirror 
load and biased by Vctrl. Each differential-pair amplifier has 
an extra NMOS differential pair to adjust the input offset of 
the amplifier. The second stage of the 
differential-to-single-ended converter is a PMOS common 
source amplifier, which amplifies the signal to full swing. 
 
Fig.10. The differential to single phase converter. 
III. EXPERIMENTAL RESULTS 
Fig.11 illustrates the die photo of the A multiphase 
all-digital Reuse-SAR delay-locked loop has been fabricated 
in 0.18μm CMOS technology. The core area is 206.8μm x 
217.4μm. Fig.12 shows the measured multiphase outputs 
when this proposed DLL works at 125MHz. 
 
Fig.11 Die photo. 
 
Fig.12. Measured input and output clocks at 125MHz. 
 
CLK 
Phase8 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/08/31
國科會補助計畫
計畫名稱: 應用混沌調變達成高解析度全數位頻率合成器的設計與研究(II)
計畫主持人: 陳寶龍
計畫編號: 99-2221-E-327-047- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
協助舉辦 FIRA-2011 機器人比賽, Local Arrangement 的 co-chair 同時擔任
session chair. 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
