module decoder_tb;
  // Declare testbench signals
  reg a1, a0;
  wire d0, d1, d2, d3;

  // Instantiate the decoder
  decoder uut (
    .a1(a1),
    .a0(a0),
    .d0(d0),
    .d1(d1),
    .d2(d2),
    .d3(d3)
  );

  initial begin
    $monitor("%4t |  %b  %b |  %b  %b  %b  %b", $time, a1, a0, d0, d1, d2, d3);

    // Apply all input combinations
    a1 = 0; a0 = 0; #10;
    a1 = 0; a0 = 1; #10;
    a1 = 1; a0 = 0; #10;
    a1 = 1; a0 = 1; #10;

    $finish;
  end
endmodule
