Fitter report for SHA3_256
Mon Apr 18 18:13:04 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 18 18:13:03 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; SHA3_256                                    ;
; Top-level Entity Name           ; top_level                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,794 / 41,910 ( 9 % )                      ;
; Total registers                 ; 6872                                        ;
; Total pins                      ; 116 / 499 ( 23 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                                    ; Off                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.9%      ;
;     Processor 3            ;   5.8%      ;
;     Processor 4            ;   5.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                ; Action     ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                    ; Destination Port         ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; HPS_DDR3_DM[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DM[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                            ; SERIESTERMINATIONCONTROL ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; hps:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; hps:u0|hps_SHA_in0:sha_in0|data_out[8]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in0|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in0|data_out[21]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in0|data_out[21]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[0]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[9]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[19]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[19]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[20]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[20]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[24]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[28]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[28]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in1|data_out[31]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in1|data_out[31]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in2|data_out[9]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in2|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in2|data_out[26]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in2|data_out[26]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in3|data_out[0]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in3|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in3|data_out[10]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in3|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in3|data_out[11]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in3|data_out[11]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in3|data_out[15]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in3|data_out[15]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in3|data_out[24]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in3|data_out[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in4|data_out[12]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in4|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in4|data_out[15]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in4|data_out[15]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in4|data_out[19]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in4|data_out[19]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[8]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[9]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[12]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[16]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[16]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[21]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[21]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in5|data_out[24]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in5|data_out[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in6|data_out[13]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in6|data_out[13]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in6|data_out[23]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in6|data_out[23]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in7|data_out[1]                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in7|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_SHA_in0:sha_in7|data_out[18]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_SHA_in0:sha_in7|data_out[18]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|mem[0][103]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|mem[0][103]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|mem[0][106]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|mem[0][106]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                              ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[8]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[8]~DUPLICATE                                                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero~DUPLICATE                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                      ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                      ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE~DUPLICATE                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero~DUPLICATE                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[3]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[3]~DUPLICATE                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                         ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]~DUPLICATE                                                                                                                       ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]~DUPLICATE                                                                                                                       ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                           ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg~DUPLICATE                                                                                                                        ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                        ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                        ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                          ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                          ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_in_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_in_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in5_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in5_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_in_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_in_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_in_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_in_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                               ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:round_const0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:round_const0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[16]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in1_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in1_s1_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in1_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in1_s1_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in2_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in2_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in2_s1_translator|av_readdata_pre[25]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in2_s1_translator|av_readdata_pre[25]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in3_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in3_s1_translator|av_readdata_pre[22]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[10]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[10]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[19]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[12]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[12]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[20]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[20]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[23]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in6_s1_translator|av_readdata_pre[23]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in6_s1_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in6_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in6_s1_translator|av_readdata_pre[30]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in7_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in7_s1_translator|av_readdata_pre[22]~DUPLICATE                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out2_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out3_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out3_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out6_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out6_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out7_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out7_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                   ;                          ;                       ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008|packet_in_progress                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008|packet_in_progress~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                  ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                   ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location                    ;                                             ;              ; CLOCK2_50                                                                                    ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; CLOCK3_50                                                                                    ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                                             ;              ; CLOCK4_50                                                                                    ; PIN_K14       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[0]                                                                                      ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[1]                                                                                      ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[2]                                                                                      ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[3]                                                                                      ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[4]                                                                                      ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[5]                                                                                      ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[6]                                                                                      ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[7]                                                                                      ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[8]                                                                                      ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[9]                                                                                      ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[0]                                                                                        ; PIN_AB30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[1]                                                                                        ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[2]                                                                                        ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[3]                                                                                        ; PIN_AC30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[4]                                                                                        ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[5]                                                                                        ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[6]                                                                                        ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[7]                                                                                        ; PIN_AD30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[8]                                                                                        ; PIN_AC29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[9]                                                                                        ; PIN_AA30      ; QSF Assignment             ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; PLL Compensation Mode       ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal               ; top_level                                   ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13815 ) ; 0.00 % ( 0 / 13815 )       ; 0.00 % ( 0 / 13815 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13815 ) ; 0.00 % ( 0 / 13815 )       ; 0.00 % ( 0 / 13815 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                            ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                      ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                               ;
; hps_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13009 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hps_hps_0_hps_io_border:border ; 0.00 % ( 0 / 794 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/output_files/SHA3_256.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,794 / 41,910        ; 9 %   ;
; ALMs needed [=A-B+C]                                        ; 3,794                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,279 / 41,910        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,472                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,092                 ;       ;
;         [c] ALMs used for registers                         ; 715                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 497 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 12                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 536 / 4,191           ; 13 %  ;
;     -- Logic LABs                                           ; 536                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,429                 ;       ;
;     -- 7 input functions                                    ; 54                    ;       ;
;     -- 6 input functions                                    ; 866                   ;       ;
;     -- 5 input functions                                    ; 647                   ;       ;
;     -- 4 input functions                                    ; 1,714                 ;       ;
;     -- <=3 input functions                                  ; 3,148                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 530                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,646                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,372 / 83,820        ; 8 %   ;
;         -- Secondary logic registers                        ; 274 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,495                 ;       ;
;         -- Routing optimization registers                   ; 151                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 116 / 499             ; 23 %  ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
; I/O registers                                               ; 226                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 1 / 2 ( 50 % )        ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 2.7% / 2.8% / 2.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.6% / 25.2% / 22.7% ;       ;
; Maximum fan-out                                             ; 5107                  ;       ;
; Highest non-global fan-out                                  ; 1540                  ;       ;
; Total fan-out                                               ; 48491                 ;       ;
; Average fan-out                                             ; 3.34                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+-------------------------------------------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hps_hps_0_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3794 / 41910 ( 9 % )  ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3794                  ; 0                              ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4279 / 41910 ( 10 % ) ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2472                  ; 0                              ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1092                  ; 0                              ; 0                              ;
;         [c] ALMs used for registers                         ; 715                   ; 0                              ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 497 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 12 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 12                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 536 / 4191 ( 13 % )   ; 0 / 4191 ( 0 % )               ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 536                   ; 0                              ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 6429                  ; 0                              ; 0                              ;
;     -- 7 input functions                                    ; 54                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 866                   ; 0                              ; 0                              ;
;     -- 5 input functions                                    ; 647                   ; 0                              ; 0                              ;
;     -- 4 input functions                                    ; 1714                  ; 0                              ; 0                              ;
;     -- <=3 input functions                                  ; 3148                  ; 0                              ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 530                   ; 0                              ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 6372 / 83820 ( 8 % )  ; 0 / 83820 ( 0 % )              ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 274 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 6495                  ; 0                              ; 0                              ;
;         -- Routing optimization registers                   ; 151                   ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
;                                                             ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 54                    ; 61                             ; 1                              ;
; I/O registers                                               ; 50                    ; 176                            ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ; 0                              ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ; 2 / 116 ( 1 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 186 / 1325 ( 14 % )            ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 66 / 400 ( 16 % )              ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )       ; 40 / 425 ( 9 % )               ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                 ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 124 / 1300 ( 9 % )             ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 40 / 400 ( 10 % )              ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 5 / 400 ( 1 % )                ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 6 / 36 ( 16 % )                ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 26 / 175 ( 14 % )              ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )                  ;
; HPS EMAC peripheral                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ; 0 / 2 ( 0 % )                  ;
; HPS GPIO peripheral                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )                  ;
; HPS SDMMC peripheral                                        ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ; 0 / 1 ( 0 % )                  ;
; HPS UART peripheral                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ; 0 / 2 ( 0 % )                  ;
; HPS USB peripheral                                          ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ; 0 / 2 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )               ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ; 0 / 2 ( 0 % )                  ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 6579                  ; 66                             ; 62                             ;
;     -- Registered Input Connections                         ; 5117                  ; 0                              ; 0                              ;
;     -- Output Connections                                   ; 73                    ; 90                             ; 6544                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 47039                 ; 5156                           ; 6610                           ;
;     -- Registered Connections                               ; 22365                 ; 100                            ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 46                             ; 6606                           ;
;     -- hps_hps_0_hps_io_border:border                       ; 46                    ; 110                            ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 6606                  ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 17                    ; 11                             ; 63                             ;
;     -- Output Ports                                         ; 44                    ; 41                             ; 106                            ;
;     -- Bidir Ports                                          ; 55                    ; 55                             ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50            ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 5108                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_DDR3_RZQ        ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_CLK     ; G20   ; 7B       ; 68           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[0] ; A21   ; 7B       ; 69           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[1] ; B20   ; 7B       ; 68           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[2] ; B18   ; 7B       ; 66           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[3] ; D21   ; 7B       ; 66           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DV      ; K17   ; 7B       ; 68           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_SPIM_MISO       ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; HPS_UART_RX         ; B25   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_CLKOUT      ; N16   ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_DIR         ; E14   ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_NXT         ; A14   ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[0]              ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1540                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[1]              ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[2]              ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[3]              ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                    ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_DDR3_ADDR[0]    ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10]   ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11]   ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12]   ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13]   ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14]   ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]    ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]    ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]    ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]    ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]    ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]    ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]    ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]    ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]    ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]      ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]      ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]      ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N      ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE        ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N       ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P       ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N       ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]      ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]      ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]      ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]      ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT        ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N      ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N    ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N       ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_GTX_CLK    ; H19   ; 7B       ; 71           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_MDC        ; B21   ; 7B       ; 69           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[0] ; F20   ; 7B       ; 71           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[1] ; J19   ; 7B       ; 71           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[2] ; F21   ; 7B       ; 71           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[3] ; F19   ; 7B       ; 69           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_EN      ; A20   ; 7B       ; 68           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SD_CLK          ; A16   ; 7C       ; 55           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SPIM_CLK        ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_MOSI       ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_SS         ; H8    ; 8A       ; 24           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_UART_TX         ; C25   ; 7A       ; 79           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_USB_STP         ; C15   ; 7D       ; 52           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                    ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HPS_DDR3_DQS_N[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[2] ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[3] ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_P[0] ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[2] ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[3] ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQ[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[11]   ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[12]   ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[13]   ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[14]   ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[15]   ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[16]   ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[17]   ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[18]   ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[19]   ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[21]   ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[22]   ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[23]   ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[24]   ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[25]   ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[26]   ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[27]   ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[28]   ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[29]   ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[31]   ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[9]    ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_ENET_INT_N    ; C19   ; 7B       ; 60           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[29] (inverted)                                                                                                                                                                                                                             ;
; HPS_ENET_MDIO     ; E21   ; 7B       ; 69           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_CMD        ; F18   ; 7C       ; 58           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[0]    ; G18   ; 7C       ; 58           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[1]    ; C17   ; 7C       ; 58           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[2]    ; D17   ; 7C       ; 55           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[3]    ; B16   ; 7C       ; 55           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[0]   ; E16   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[1]   ; G16   ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[2]   ; D16   ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[3]   ; D14   ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[4]   ; A15   ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[5]   ; C14   ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[6]   ; D15   ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[7]   ; M17   ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                           ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 1 / 80 ( 1 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 23 / 44 ( 52 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 56 ( 86 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 15 / 22 ( 68 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 6 / 12 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; HPS_USB_NXT                     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 447        ; 7D             ; HPS_USB_DATA[4]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 439        ; 7C             ; HPS_SD_CLK                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; HPS_ENET_TX_EN                  ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A21      ; 411        ; 7B             ; HPS_ENET_RX_DATA[0]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; HPS_SPIM_CLK                    ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; HPS_SPIM_MISO                   ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; HPS_SD_DATA[3]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; HPS_ENET_RX_DATA[2]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; HPS_ENET_RX_DATA[1]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 413        ; 7B             ; HPS_ENET_MDC                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; HPS_UART_RX                     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; HPS_USB_DATA[5]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 453        ; 7D             ; HPS_USB_STP                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; HPS_SD_DATA[1]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; HPS_ENET_INT_N                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; HPS_UART_TX                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; HPS_DDR3_ADDR[13]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A             ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; HPS_USB_DATA[3]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D15      ; 449        ; 7D             ; HPS_USB_DATA[6]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 445        ; 7D             ; HPS_USB_DATA[2]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 440        ; 7C             ; HPS_SD_DATA[2]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; HPS_ENET_RX_DATA[3]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; HPS_USB_DIR                     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; HPS_USB_DATA[0]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; HPS_ENET_MDIO                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; HPS_SD_CMD                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ; 410        ; 7B             ; HPS_ENET_TX_DATA[3]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 407        ; 7B             ; HPS_ENET_TX_DATA[0]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 409        ; 7B             ; HPS_ENET_TX_DATA[2]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; RREF                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; HPS_SPIM_MOSI                   ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; HPS_USB_DATA[1]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; HPS_SD_DATA[0]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; HPS_ENET_RX_CLK                 ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; HPS_SPIM_SS                     ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; HPS_ENET_GTX_CLK                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; HPS_DDR3_ADDR[14]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ; 3          ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; HPS_ENET_TX_DATA[1]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; HPS_ENET_RX_DV                  ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; HPS_DDR3_DQ[8]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A             ; HPS_DDR3_DQ[11]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A             ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; HPS_DDR3_DQ[10]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; HPS_DDR3_DQ[9]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; HPS_DDR3_DQ[14]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A             ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; HPS_USB_DATA[7]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; HPS_DDR3_DQ[12]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A             ; HPS_DDR3_DQ[13]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A             ; HPS_DDR3_DM[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; HPS_DDR3_DQ[15]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 11         ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; HPS_USB_CLKOUT                  ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; HPS_DDR3_DQS_N[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A             ; HPS_DDR3_DQS_P[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; HPS_DDR3_DQ[22]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B             ; HPS_DDR3_DQ[19]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B             ; HPS_DDR3_DQ[18]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; HPS_DDR3_DQ[24]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B             ; HPS_DDR3_DQ[25]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B             ; HPS_DDR3_DQ[20]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B             ; HPS_DDR3_DQ[21]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 19         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; HPS_DDR3_DQS_N[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B             ; HPS_DDR3_DQS_P[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; HPS_DDR3_DQS_N[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B             ; HPS_DDR3_DQS_P[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; HPS_DDR3_DQ[29]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B             ; HPS_DDR3_DQ[28]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B             ; HPS_DDR3_DM[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B             ; HPS_DDR3_DQ[23]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; HPS_DDR3_DQ[17]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; HPS_DDR3_DQ[27]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B             ; HPS_DDR3_DQ[26]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; HPS_DDR3_DQ[16]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; HPS_DDR3_DQ[30]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ; 27         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; HPS_DDR3_DQ[31]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B             ; HPS_DDR3_DM[3]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                             ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; HPS_SPIM_SS         ; Incomplete set of assignments ;
; HPS_SPIM_MISO       ; Incomplete set of assignments ;
; HPS_SPIM_MOSI       ; Incomplete set of assignments ;
; HPS_DDR3_ADDR[0]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[1]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[2]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[3]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[4]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[5]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[6]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[7]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[8]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[9]    ; Missing slew rate             ;
; HPS_DDR3_ADDR[10]   ; Missing slew rate             ;
; HPS_DDR3_ADDR[11]   ; Missing slew rate             ;
; HPS_DDR3_ADDR[12]   ; Missing slew rate             ;
; HPS_DDR3_ADDR[13]   ; Missing slew rate             ;
; HPS_DDR3_ADDR[14]   ; Missing slew rate             ;
; HPS_DDR3_BA[0]      ; Missing slew rate             ;
; HPS_DDR3_BA[1]      ; Missing slew rate             ;
; HPS_DDR3_BA[2]      ; Missing slew rate             ;
; HPS_DDR3_CAS_N      ; Missing slew rate             ;
; HPS_DDR3_CKE        ; Missing slew rate             ;
; HPS_DDR3_CS_N       ; Missing slew rate             ;
; HPS_DDR3_ODT        ; Missing slew rate             ;
; HPS_DDR3_RAS_N      ; Missing slew rate             ;
; HPS_DDR3_RESET_N    ; Missing slew rate             ;
; HPS_DDR3_WE_N       ; Missing slew rate             ;
; HPS_ENET_GTX_CLK    ; Incomplete set of assignments ;
; HPS_ENET_MDC        ; Incomplete set of assignments ;
; HPS_ENET_TX_DATA[0] ; Incomplete set of assignments ;
; HPS_ENET_TX_DATA[1] ; Incomplete set of assignments ;
; HPS_ENET_TX_DATA[2] ; Incomplete set of assignments ;
; HPS_ENET_TX_DATA[3] ; Incomplete set of assignments ;
; HPS_ENET_TX_EN      ; Incomplete set of assignments ;
; HPS_SD_CLK          ; Incomplete set of assignments ;
; HPS_UART_TX         ; Incomplete set of assignments ;
; HPS_USB_STP         ; Incomplete set of assignments ;
; KEY[1]              ; Incomplete set of assignments ;
; KEY[2]              ; Incomplete set of assignments ;
; KEY[3]              ; Incomplete set of assignments ;
; HPS_SPIM_CLK        ; Incomplete set of assignments ;
; HPS_ENET_INT_N      ; Incomplete set of assignments ;
; HPS_ENET_MDIO       ; Incomplete set of assignments ;
; HPS_SD_CMD          ; Incomplete set of assignments ;
; HPS_SD_DATA[0]      ; Incomplete set of assignments ;
; HPS_SD_DATA[1]      ; Incomplete set of assignments ;
; HPS_SD_DATA[2]      ; Incomplete set of assignments ;
; HPS_SD_DATA[3]      ; Incomplete set of assignments ;
; HPS_USB_DATA[0]     ; Incomplete set of assignments ;
; HPS_USB_DATA[1]     ; Incomplete set of assignments ;
; HPS_USB_DATA[2]     ; Incomplete set of assignments ;
; HPS_USB_DATA[3]     ; Incomplete set of assignments ;
; HPS_USB_DATA[4]     ; Incomplete set of assignments ;
; HPS_USB_DATA[5]     ; Incomplete set of assignments ;
; HPS_USB_DATA[6]     ; Incomplete set of assignments ;
; HPS_USB_DATA[7]     ; Incomplete set of assignments ;
; CLOCK_50            ; Incomplete set of assignments ;
; HPS_ENET_RX_DATA[0] ; Incomplete set of assignments ;
; HPS_ENET_RX_DATA[1] ; Incomplete set of assignments ;
; HPS_ENET_RX_DATA[2] ; Incomplete set of assignments ;
; HPS_ENET_RX_DATA[3] ; Incomplete set of assignments ;
; HPS_ENET_RX_CLK     ; Incomplete set of assignments ;
; HPS_ENET_RX_DV      ; Incomplete set of assignments ;
; HPS_UART_RX         ; Incomplete set of assignments ;
; HPS_USB_CLKOUT      ; Incomplete set of assignments ;
; HPS_USB_DIR         ; Incomplete set of assignments ;
; HPS_USB_NXT         ; Incomplete set of assignments ;
; KEY[0]              ; Incomplete set of assignments ;
; HPS_SPIM_SS         ; Missing location assignment   ;
; HPS_SPIM_MISO       ; Missing location assignment   ;
; HPS_SPIM_MOSI       ; Missing location assignment   ;
; HPS_DDR3_ADDR[0]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[1]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[2]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[3]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[4]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[5]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[6]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[7]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[8]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[9]    ; Missing location assignment   ;
; HPS_DDR3_ADDR[10]   ; Missing location assignment   ;
; HPS_DDR3_ADDR[11]   ; Missing location assignment   ;
; HPS_DDR3_ADDR[12]   ; Missing location assignment   ;
; HPS_DDR3_ADDR[13]   ; Missing location assignment   ;
; HPS_DDR3_ADDR[14]   ; Missing location assignment   ;
; HPS_DDR3_BA[0]      ; Missing location assignment   ;
; HPS_DDR3_BA[1]      ; Missing location assignment   ;
; HPS_DDR3_BA[2]      ; Missing location assignment   ;
; HPS_DDR3_CAS_N      ; Missing location assignment   ;
; HPS_DDR3_CKE        ; Missing location assignment   ;
; HPS_DDR3_CK_N       ; Missing location assignment   ;
; HPS_DDR3_CK_P       ; Missing location assignment   ;
; HPS_DDR3_CS_N       ; Missing location assignment   ;
; HPS_DDR3_DM[0]      ; Missing location assignment   ;
; HPS_DDR3_DM[1]      ; Missing location assignment   ;
; HPS_DDR3_DM[2]      ; Missing location assignment   ;
; HPS_DDR3_DM[3]      ; Missing location assignment   ;
; HPS_DDR3_ODT        ; Missing location assignment   ;
; HPS_DDR3_RAS_N      ; Missing location assignment   ;
; HPS_DDR3_RESET_N    ; Missing location assignment   ;
; HPS_DDR3_WE_N       ; Missing location assignment   ;
; HPS_SPIM_CLK        ; Missing location assignment   ;
; HPS_DDR3_DQ[0]      ; Missing location assignment   ;
; HPS_DDR3_DQ[1]      ; Missing location assignment   ;
; HPS_DDR3_DQ[2]      ; Missing location assignment   ;
; HPS_DDR3_DQ[3]      ; Missing location assignment   ;
; HPS_DDR3_DQ[4]      ; Missing location assignment   ;
; HPS_DDR3_DQ[5]      ; Missing location assignment   ;
; HPS_DDR3_DQ[6]      ; Missing location assignment   ;
; HPS_DDR3_DQ[7]      ; Missing location assignment   ;
; HPS_DDR3_DQ[8]      ; Missing location assignment   ;
; HPS_DDR3_DQ[9]      ; Missing location assignment   ;
; HPS_DDR3_DQ[10]     ; Missing location assignment   ;
; HPS_DDR3_DQ[11]     ; Missing location assignment   ;
; HPS_DDR3_DQ[12]     ; Missing location assignment   ;
; HPS_DDR3_DQ[13]     ; Missing location assignment   ;
; HPS_DDR3_DQ[14]     ; Missing location assignment   ;
; HPS_DDR3_DQ[15]     ; Missing location assignment   ;
; HPS_DDR3_DQ[16]     ; Missing location assignment   ;
; HPS_DDR3_DQ[17]     ; Missing location assignment   ;
; HPS_DDR3_DQ[18]     ; Missing location assignment   ;
; HPS_DDR3_DQ[19]     ; Missing location assignment   ;
; HPS_DDR3_DQ[20]     ; Missing location assignment   ;
; HPS_DDR3_DQ[21]     ; Missing location assignment   ;
; HPS_DDR3_DQ[22]     ; Missing location assignment   ;
; HPS_DDR3_DQ[23]     ; Missing location assignment   ;
; HPS_DDR3_DQ[24]     ; Missing location assignment   ;
; HPS_DDR3_DQ[25]     ; Missing location assignment   ;
; HPS_DDR3_DQ[26]     ; Missing location assignment   ;
; HPS_DDR3_DQ[27]     ; Missing location assignment   ;
; HPS_DDR3_DQ[28]     ; Missing location assignment   ;
; HPS_DDR3_DQ[29]     ; Missing location assignment   ;
; HPS_DDR3_DQ[30]     ; Missing location assignment   ;
; HPS_DDR3_DQ[31]     ; Missing location assignment   ;
; HPS_DDR3_DQS_N[0]   ; Missing location assignment   ;
; HPS_DDR3_DQS_N[1]   ; Missing location assignment   ;
; HPS_DDR3_DQS_N[2]   ; Missing location assignment   ;
; HPS_DDR3_DQS_N[3]   ; Missing location assignment   ;
; HPS_DDR3_DQS_P[0]   ; Missing location assignment   ;
; HPS_DDR3_DQS_P[1]   ; Missing location assignment   ;
; HPS_DDR3_DQS_P[2]   ; Missing location assignment   ;
; HPS_DDR3_DQS_P[3]   ; Missing location assignment   ;
; HPS_DDR3_RZQ        ; Missing location assignment   ;
+---------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                               ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |top_level                                                                                    ; 3793.5 (0.8)         ; 4277.5 (0.8)                     ; 495.5 (0.1)                                       ; 11.5 (0.1)                       ; 0.0 (0.0)            ; 6429 (2)            ; 6646 (0)                  ; 226 (226)     ; 0                 ; 0     ; 0          ; 116  ; 0            ; |top_level                                                                                                                                                                                                                                                                                                                        ; top_level                                         ; work         ;
;    |SHA3_256:u1|                                                                              ; 489.7 (0.0)          ; 712.0 (0.0)                      ; 222.3 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 768 (0)             ; 1536 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1                                                                                                                                                                                                                                                                                                            ; SHA3_256                                          ; work         ;
;       |flipflop64:reg0|                                                                       ; 8.6 (8.6)            ; 26.4 (26.4)                      ; 17.8 (17.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|flipflop64:reg0                                                                                                                                                                                                                                                                                            ; flipflop64                                        ; work         ;
;       |flipflop64:reg1|                                                                       ; 6.7 (6.7)            ; 27.0 (27.0)                      ; 20.4 (20.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|flipflop64:reg1                                                                                                                                                                                                                                                                                            ; flipflop64                                        ; work         ;
;       |flipflop64:reg2|                                                                       ; 6.8 (6.8)            ; 26.2 (26.2)                      ; 19.4 (19.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|flipflop64:reg2                                                                                                                                                                                                                                                                                            ; flipflop64                                        ; work         ;
;       |flipflop64:reg3|                                                                       ; 7.8 (7.8)            ; 26.0 (26.0)                      ; 18.2 (18.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|flipflop64:reg3                                                                                                                                                                                                                                                                                            ; flipflop64                                        ; work         ;
;       |theta_stage:theta|                                                                     ; 459.7 (206.7)        ; 606.3 (209.6)                    ; 146.6 (2.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 768 (768)           ; 1280 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta                                                                                                                                                                                                                                                                                          ; theta_stage                                       ; work         ;
;          |flipflop64:creg0|                                                                   ; 17.9 (17.9)          ; 18.0 (18.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:creg0                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:creg1|                                                                   ; 17.9 (17.9)          ; 17.9 (17.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:creg1                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:creg2|                                                                   ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:creg2                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:creg3|                                                                   ; 17.5 (17.5)          ; 17.9 (17.9)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:creg3                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:dreg0|                                                                   ; 16.1 (16.1)          ; 16.8 (16.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:dreg0                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:dreg1|                                                                   ; 16.2 (16.2)          ; 16.2 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:dreg1                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:dreg2|                                                                   ; 16.3 (16.3)          ; 16.6 (16.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:dreg2                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:dreg3|                                                                   ; 16.6 (16.6)          ; 16.9 (16.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:dreg3                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:s1reg0|                                                                  ; 8.9 (8.9)            ; 24.2 (24.2)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s1reg1|                                                                  ; 4.4 (4.4)            ; 23.9 (23.9)                      ; 19.5 (19.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s1reg2|                                                                  ; 4.5 (4.5)            ; 22.5 (22.5)                      ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s1reg3|                                                                  ; 5.8 (5.8)            ; 22.4 (22.4)                      ; 16.6 (16.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s2reg0|                                                                  ; 6.8 (6.8)            ; 23.6 (23.6)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s2reg1|                                                                  ; 4.8 (4.8)            ; 23.4 (23.4)                      ; 18.6 (18.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s2reg2|                                                                  ; 5.2 (5.2)            ; 22.7 (22.7)                      ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:s2reg3|                                                                  ; 5.8 (5.8)            ; 23.7 (23.7)                      ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3                                                                                                                                                                                                                                                                        ; flipflop64                                        ; work         ;
;          |flipflop64:treg0|                                                                   ; 17.4 (17.4)          ; 18.2 (18.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:treg0                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:treg1|                                                                   ; 17.7 (17.7)          ; 18.3 (18.3)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:treg1                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:treg2|                                                                   ; 17.3 (17.3)          ; 17.5 (17.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:treg2                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;          |flipflop64:treg3|                                                                   ; 17.6 (17.6)          ; 18.0 (18.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|SHA3_256:u1|theta_stage:theta|flipflop64:treg3                                                                                                                                                                                                                                                                         ; flipflop64                                        ; work         ;
;    |flipflop:ff0|                                                                             ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|flipflop:ff0                                                                                                                                                                                                                                                                                                           ; flipflop                                          ; work         ;
;    |flipflop:ff1|                                                                             ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|flipflop:ff1                                                                                                                                                                                                                                                                                                           ; flipflop                                          ; work         ;
;    |flipflop:ff2|                                                                             ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|flipflop:ff2                                                                                                                                                                                                                                                                                                           ; flipflop                                          ; work         ;
;    |flipflop:ff3|                                                                             ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|flipflop:ff3                                                                                                                                                                                                                                                                                                           ; flipflop                                          ; work         ;
;    |hps:u0|                                                                                   ; 3302.3 (0.0)         ; 3562.7 (0.0)                     ; 271.6 (0.0)                                       ; 11.2 (0.0)                       ; 0.0 (0.0)            ; 5658 (0)            ; 5106 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0                                                                                                                                                                                                                                                                                                                 ; hps                                               ; hps          ;
;       |altera_reset_controller:rst_controller|                                                ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                          ; altera_reset_controller                           ; hps          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                               ; altera_reset_synchronizer                         ; hps          ;
;       |altera_reset_controller:rst_controller_001|                                            ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                      ; altera_reset_controller                           ; hps          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                           ; altera_reset_synchronizer                         ; hps          ;
;       |hps_SHA_in0:round_const0|                                                              ; 9.4 (9.4)            ; 23.3 (23.3)                      ; 14.0 (14.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:round_const0                                                                                                                                                                                                                                                                                        ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:round_const1|                                                              ; 12.1 (12.1)          ; 25.0 (25.0)                      ; 13.0 (13.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:round_const1                                                                                                                                                                                                                                                                                        ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in0|                                                                   ; 8.1 (8.1)            ; 23.3 (23.3)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in0                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in1|                                                                   ; 10.0 (10.0)          ; 24.0 (24.0)                      ; 14.1 (14.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in1                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in2|                                                                   ; 11.4 (11.4)          ; 21.3 (21.3)                      ; 10.0 (10.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in2                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in3|                                                                   ; 8.5 (8.5)            ; 24.1 (24.1)                      ; 15.7 (15.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in3                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in4|                                                                   ; 10.2 (10.2)          ; 23.4 (23.4)                      ; 13.3 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in4                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in5|                                                                   ; 9.8 (9.8)            ; 23.4 (23.4)                      ; 13.6 (13.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in5                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in6|                                                                   ; 8.3 (8.3)            ; 24.2 (24.2)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in6                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_in0:sha_in7|                                                                   ; 9.7 (9.7)            ; 23.6 (23.6)                      ; 14.0 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_in0:sha_in7                                                                                                                                                                                                                                                                                             ; hps_SHA_in0                                       ; hps          ;
;       |hps_SHA_out0:sha_out0|                                                                 ; 25.3 (25.3)          ; 25.5 (25.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out0                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out1|                                                                 ; 26.2 (26.2)          ; 26.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out1                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out2|                                                                 ; 25.8 (25.8)          ; 26.3 (26.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out2                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out3|                                                                 ; 25.0 (25.0)          ; 27.0 (27.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out3                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out4|                                                                 ; 25.3 (25.3)          ; 26.5 (26.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out4                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out5|                                                                 ; 25.9 (25.9)          ; 28.5 (28.5)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out5                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out6|                                                                 ; 25.5 (25.5)          ; 27.3 (27.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out6                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_SHA_out0:sha_out7|                                                                 ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_SHA_out0:sha_out7                                                                                                                                                                                                                                                                                           ; hps_SHA_out0                                      ; hps          ;
;       |hps_flag_in:flag_in|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_flag_in:flag_in                                                                                                                                                                                                                                                                                             ; hps_flag_in                                       ; hps          ;
;       |hps_flag_out:flag_out|                                                                 ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_flag_out:flag_out                                                                                                                                                                                                                                                                                           ; hps_flag_out                                      ; hps          ;
;       |hps_hps_0:hps_0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0                                                                                                                                                                                                                                                                                                 ; hps_hps_0                                         ; hps          ;
;          |hps_hps_0_fpga_interfaces:fpga_interfaces|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                       ; hps_hps_0_fpga_interfaces                         ; hps          ;
;          |hps_hps_0_hps_io:hps_io|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                         ; hps_hps_0_hps_io                                  ; hps          ;
;             |hps_hps_0_hps_io_border:border|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; hps_hps_0_hps_io_border                           ; hps          ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; hps          ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; hps          ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; hps          ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; hps          ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; hps          ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; hps          ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; hps          ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; hps          ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; hps          ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; hps          ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; hps          ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; hps          ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; hps          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; hps          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; hps          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; hps          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; hps          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; hps          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; hps          ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; hps          ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; hps          ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; hps          ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; hps          ;
;       |hps_mm_interconnect_0:mm_interconnect_0|                                               ; 2997.7 (0.0)         ; 3109.9 (0.0)                     ; 122.6 (0.0)                                       ; 10.4 (0.0)                       ; 0.0 (0.0)            ; 5067 (0)            ; 4493 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                         ; hps_mm_interconnect_0                             ; hps          ;
;          |altera_avalon_sc_fifo:flag_in_s1_agent_rdata_fifo|                                  ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_in_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:flag_in_s1_agent_rsp_fifo|                                    ; 16.8 (16.8)          ; 18.5 (18.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_in_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:flag_out_s1_agent_rdata_fifo|                                 ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_out_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:flag_out_s1_agent_rsp_fifo|                                   ; 18.3 (18.3)          ; 18.3 (18.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_out_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|                             ; 26.4 (26.4)          ; 26.3 (26.3)                      ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 37 (37)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|                               ; 19.7 (19.7)          ; 20.9 (20.9)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:round_const1_s1_agent_rdata_fifo|                             ; 25.8 (25.8)          ; 27.2 (27.2)                      ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const1_s1_agent_rdata_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:round_const1_s1_agent_rsp_fifo|                               ; 18.2 (18.2)          ; 18.2 (18.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const1_s1_agent_rsp_fifo                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in0_s1_agent_rdata_fifo|                                  ; 25.8 (25.8)          ; 26.0 (26.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|                                    ; 19.7 (19.7)          ; 20.0 (20.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in1_s1_agent_rdata_fifo|                                  ; 26.3 (26.3)          ; 26.1 (26.1)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|                                    ; 18.7 (18.7)          ; 19.2 (19.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in2_s1_agent_rdata_fifo|                                  ; 26.3 (26.3)          ; 26.3 (26.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|                                    ; 17.1 (17.1)          ; 20.9 (20.9)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in3_s1_agent_rdata_fifo|                                  ; 27.5 (27.5)          ; 27.7 (27.7)                      ; 1.0 (1.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|                                    ; 19.3 (19.3)          ; 19.6 (19.6)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in4_s1_agent_rdata_fifo|                                  ; 26.7 (26.7)          ; 26.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in4_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in4_s1_agent_rsp_fifo|                                    ; 19.6 (19.6)          ; 20.4 (20.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in4_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in5_s1_agent_rdata_fifo|                                  ; 26.8 (26.8)          ; 26.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in5_s1_agent_rsp_fifo|                                    ; 20.2 (20.2)          ; 21.3 (21.3)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in6_s1_agent_rdata_fifo|                                  ; 28.8 (28.8)          ; 28.2 (28.2)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in6_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in6_s1_agent_rsp_fifo|                                    ; 18.8 (18.8)          ; 19.2 (19.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in6_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in7_s1_agent_rdata_fifo|                                  ; 26.7 (26.7)          ; 25.9 (25.9)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rdata_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_in7_s1_agent_rsp_fifo|                                    ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rsp_fifo                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out0_s1_agent_rdata_fifo|                                 ; 26.1 (26.1)          ; 26.3 (26.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out0_s1_agent_rsp_fifo|                                   ; 13.7 (13.7)          ; 19.2 (19.2)                      ; 5.6 (5.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out1_s1_agent_rdata_fifo|                                 ; 25.4 (25.4)          ; 25.4 (25.4)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out1_s1_agent_rsp_fifo|                                   ; 17.1 (17.1)          ; 17.2 (17.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out2_s1_agent_rdata_fifo|                                 ; 25.8 (25.8)          ; 26.1 (26.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out2_s1_agent_rsp_fifo|                                   ; 15.4 (15.4)          ; 19.3 (19.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out3_s1_agent_rdata_fifo|                                 ; 25.5 (25.5)          ; 25.7 (25.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out3_s1_agent_rsp_fifo|                                   ; 16.7 (16.7)          ; 16.7 (16.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out4_s1_agent_rdata_fifo|                                 ; 26.3 (26.3)          ; 26.7 (26.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out4_s1_agent_rsp_fifo|                                   ; 13.8 (13.8)          ; 19.9 (19.9)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out5_s1_agent_rdata_fifo|                                 ; 26.3 (26.3)          ; 26.7 (26.7)                      ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|                                   ; 17.1 (17.1)          ; 17.3 (17.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out6_s1_agent_rdata_fifo|                                 ; 26.0 (26.0)          ; 26.7 (26.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out6_s1_agent_rsp_fifo|                                   ; 14.1 (14.1)          ; 19.2 (19.2)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out7_s1_agent_rdata_fifo|                                 ; 24.5 (24.5)          ; 24.8 (24.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rdata_fifo                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|                                   ; 16.1 (16.1)          ; 17.4 (17.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; hps          ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                          ; 46.5 (28.3)          ; 47.7 (28.8)                      ; 1.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (56)             ; 17 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                               ; altera_merlin_axi_master_ni                       ; hps          ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 18.2 (18.2)          ; 18.8 (18.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                         ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:flag_in_s1_burst_adapter|                               ; 35.8 (0.0)           ; 36.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_in_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 35.8 (35.0)          ; 36.5 (36.0)                      ; 0.7 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_in_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_in_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:flag_out_s1_burst_adapter|                              ; 47.6 (0.0)           ; 47.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 47.6 (47.3)          ; 47.6 (47.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (68)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:round_const0_s1_burst_adapter|                          ; 54.8 (0.0)           ; 56.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter                                                                                                                                                                                                               ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 54.8 (54.6)          ; 56.0 (55.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                               ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                         ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:round_const1_s1_burst_adapter|                          ; 53.9 (0.0)           ; 55.2 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter                                                                                                                                                                                                               ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 53.9 (53.7)          ; 55.2 (55.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (68)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                               ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                         ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|                               ; 51.5 (0.0)           ; 53.7 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 51.5 (51.2)          ; 53.7 (53.4)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (63)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|                               ; 52.9 (0.0)           ; 53.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 52.9 (52.7)          ; 53.7 (53.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (62)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|                               ; 53.2 (0.0)           ; 54.7 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 53.2 (52.9)          ; 54.7 (54.4)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (62)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|                               ; 52.0 (0.0)           ; 52.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 52.0 (51.7)          ; 52.3 (52.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|                               ; 52.5 (0.0)           ; 53.6 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 52.5 (52.2)          ; 53.6 (53.4)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (66)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|                               ; 52.4 (0.0)           ; 53.6 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 52.4 (52.2)          ; 53.6 (53.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (66)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|                               ; 55.0 (0.0)           ; 56.7 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.0 (54.7)          ; 56.7 (56.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (69)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|                               ; 53.9 (0.0)           ; 56.3 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 53.9 (53.6)          ; 56.3 (56.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (69)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                              ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|                              ; 37.4 (0.0)           ; 37.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 37.4 (36.8)          ; 37.8 (37.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (52)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out1_s1_burst_adapter|                              ; 38.0 (0.0)           ; 39.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out1_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 38.0 (37.3)          ; 39.3 (38.6)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (52)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|                              ; 36.6 (0.0)           ; 37.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 36.6 (35.6)          ; 37.3 (36.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|                              ; 36.8 (0.0)           ; 38.7 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 36.8 (36.2)          ; 38.7 (38.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (52)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|                              ; 36.0 (0.0)           ; 36.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 36.0 (35.3)          ; 36.8 (36.0)                      ; 0.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|                              ; 37.3 (0.0)           ; 40.4 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 37.3 (36.6)          ; 40.4 (39.6)                      ; 3.2 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out6_s1_burst_adapter|                              ; 36.1 (0.0)           ; 36.4 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out6_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 36.1 (35.4)          ; 36.4 (35.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|                              ; 36.3 (0.0)           ; 37.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; hps          ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 36.3 (35.6)          ; 37.2 (36.6)                      ; 0.9 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (53)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; hps          ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                             ; altera_merlin_address_alignment                   ; hps          ;
;          |altera_merlin_slave_agent:flag_in_s1_agent|                                         ; 11.8 (2.0)           ; 12.0 (2.2)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_in_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_in_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:flag_out_s1_agent|                                        ; 15.0 (4.7)           ; 15.2 (4.8)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_out_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_out_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:round_const0_s1_agent|                                    ; 15.3 (5.5)           ; 15.3 (5.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent                                                                                                                                                                                                                         ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                           ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:round_const1_s1_agent|                                    ; 15.7 (4.8)           ; 15.7 (4.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const1_s1_agent                                                                                                                                                                                                                         ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.5 (10.5)          ; 10.8 (10.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const1_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                           ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in0_s1_agent|                                         ; 15.2 (5.3)           ; 15.3 (5.5)                       ; 0.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in0_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in1_s1_agent|                                         ; 14.9 (4.4)           ; 14.9 (4.4)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in1_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in1_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in2_s1_agent|                                         ; 15.4 (4.8)           ; 15.5 (4.8)                       ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in2_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in2_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in3_s1_agent|                                         ; 15.4 (5.1)           ; 15.6 (5.5)                       ; 0.2 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in3_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.1 (10.1)          ; 10.1 (10.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in3_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in4_s1_agent|                                         ; 14.6 (4.6)           ; 16.2 (5.5)                       ; 1.6 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in4_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.0 (10.0)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in4_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in5_s1_agent|                                         ; 14.4 (4.8)           ; 16.3 (5.4)                       ; 1.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in5_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.7 (9.7)            ; 10.8 (10.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in5_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in6_s1_agent|                                         ; 14.5 (4.8)           ; 14.5 (4.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in6_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in6_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_in7_s1_agent|                                         ; 14.3 (4.7)           ; 14.3 (4.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in7_s1_agent                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in7_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out0_s1_agent|                                        ; 12.3 (2.4)           ; 12.3 (2.4)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (4)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out0_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.7 (9.7)            ; 9.9 (9.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out1_s1_agent|                                        ; 11.8 (2.2)           ; 11.8 (2.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (4)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out2_s1_agent|                                        ; 11.6 (1.5)           ; 11.4 (1.5)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.9 (9.9)            ; 9.9 (9.9)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out3_s1_agent|                                        ; 12.0 (2.5)           ; 12.0 (2.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (4)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out4_s1_agent|                                        ; 10.8 (1.6)           ; 10.8 (1.6)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out4_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out4_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out5_s1_agent|                                        ; 11.5 (1.5)           ; 12.2 (1.7)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out5_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out5_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out6_s1_agent|                                        ; 12.0 (2.3)           ; 12.0 (2.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out6_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out6_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_agent:sha_out7_s1_agent|                                        ; 12.3 (2.2)           ; 13.0 (2.2)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out7_s1_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; hps          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 10.8 (10.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out7_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; hps          ;
;          |altera_merlin_slave_translator:flag_in_s1_translator|                               ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_in_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:flag_out_s1_translator|                              ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flag_out_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:round_const0_s1_translator|                          ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:round_const0_s1_translator                                                                                                                                                                                                               ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:round_const1_s1_translator|                          ; 10.4 (10.4)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:round_const1_s1_translator                                                                                                                                                                                                               ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in0_s1_translator|                               ; 10.6 (10.6)          ; 11.2 (11.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in0_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in1_s1_translator|                               ; 10.8 (10.8)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in1_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in2_s1_translator|                               ; 10.4 (10.4)          ; 10.6 (10.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in2_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in3_s1_translator|                               ; 10.6 (10.6)          ; 10.8 (10.8)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in3_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in4_s1_translator|                               ; 10.4 (10.4)          ; 10.9 (10.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in4_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in5_s1_translator|                               ; 10.4 (10.4)          ; 11.3 (11.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in5_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in6_s1_translator|                               ; 10.4 (10.4)          ; 10.9 (10.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in6_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_in7_s1_translator|                               ; 10.3 (10.3)          ; 10.8 (10.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_in7_s1_translator                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out0_s1_translator|                              ; 6.8 (6.8)            ; 10.1 (10.1)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out0_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out1_s1_translator|                              ; 6.8 (6.8)            ; 9.9 (9.9)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out1_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out2_s1_translator|                              ; 7.3 (7.3)            ; 11.1 (11.1)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out2_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out3_s1_translator|                              ; 6.5 (6.5)            ; 10.7 (10.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out3_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out4_s1_translator|                              ; 6.9 (6.9)            ; 10.4 (10.4)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out4_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out5_s1_translator|                              ; 5.3 (5.3)            ; 11.9 (11.9)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out5_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out6_s1_translator|                              ; 6.9 (6.9)            ; 11.2 (11.2)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out6_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_slave_translator:sha_out7_s1_translator|                              ; 7.7 (7.7)            ; 11.4 (11.4)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha_out7_s1_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; hps          ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|                   ; 17.2 (17.2)          ; 17.2 (17.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                     ; hps          ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|                   ; 12.3 (12.3)          ; 12.3 (12.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                     ; hps          ;
;          |hps_mm_interconnect_0_cmd_demux:cmd_demux|                                          ; 25.2 (25.2)          ; 27.5 (27.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_demux                   ; hps          ;
;          |hps_mm_interconnect_0_cmd_demux:cmd_demux_001|                                      ; 26.7 (26.7)          ; 29.1 (29.1)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                           ; hps_mm_interconnect_0_cmd_demux                   ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux|                                              ; 19.8 (17.2)          ; 20.0 (17.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                   ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                      ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_001|                                          ; 18.4 (16.1)          ; 18.4 (16.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (60)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_002|                                          ; 19.3 (16.9)          ; 19.7 (17.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_003|                                          ; 20.7 (17.0)          ; 21.2 (17.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (59)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_004|                                          ; 20.3 (17.9)          ; 20.6 (18.3)                      ; 0.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (62)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_005|                                          ; 20.3 (18.0)          ; 21.2 (18.9)                      ; 1.0 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 66 (62)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_006|                                          ; 20.3 (17.8)          ; 21.8 (19.7)                      ; 1.4 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_007|                                          ; 20.7 (17.8)          ; 20.7 (17.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_008|                                          ; 7.8 (6.5)            ; 8.0 (6.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (22)             ; 4 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_009|                                          ; 8.2 (6.9)            ; 8.6 (7.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (22)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_010|                                          ; 8.3 (6.9)            ; 8.3 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (23)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_011|                                          ; 8.5 (7.2)            ; 8.5 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (23)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_012|                                          ; 8.9 (7.6)            ; 8.9 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (24)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_013|                                          ; 8.4 (7.1)            ; 8.5 (7.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (23)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_014|                                          ; 9.4 (8.1)            ; 9.4 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (24)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_015|                                          ; 8.3 (6.9)            ; 8.3 (7.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (22)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_016|                                          ; 20.0 (17.8)          ; 20.8 (18.3)                      ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_017|                                          ; 20.0 (17.1)          ; 20.4 (18.1)                      ; 0.4 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_018|                                          ; 12.3 (9.7)           ; 13.2 (10.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (29)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_018                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_cmd_mux:cmd_mux_019|                                          ; 7.8 (6.5)            ; 8.2 (6.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (22)             ; 3 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_019                                                                                                                                                                                                                               ; hps_mm_interconnect_0_cmd_mux                     ; hps          ;
;             |altera_merlin_arbitrator:arb|                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; hps          ;
;          |hps_mm_interconnect_0_router:router|                                                ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_router:router                                                                                                                                                                                                                                     ; hps_mm_interconnect_0_router                      ; hps          ;
;          |hps_mm_interconnect_0_router:router_001|                                            ; 10.5 (10.5)          ; 14.3 (14.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                 ; hps_mm_interconnect_0_router                      ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux|                                          ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                               ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_001|                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_002|                                      ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_003|                                      ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_004|                                      ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_005|                                      ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_006|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_007|                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_016|                                      ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_017|                                      ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_demux:rsp_demux_018|                                      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_demux:rsp_demux_018                                                                                                                                                                                                                           ; hps_mm_interconnect_0_rsp_demux                   ; hps          ;
;          |hps_mm_interconnect_0_rsp_mux:rsp_mux|                                              ; 38.1 (38.1)          ; 38.1 (38.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                   ; hps_mm_interconnect_0_rsp_mux                     ; hps          ;
;          |hps_mm_interconnect_0_rsp_mux:rsp_mux_001|                                          ; 318.6 (318.6)        ; 324.2 (324.2)                    ; 10.1 (10.1)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 844 (844)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_level|hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                               ; hps_mm_interconnect_0_rsp_mux                     ; hps          ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                     ;
+---------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+
; HPS_SPIM_SS         ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_MISO       ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_MOSI       ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]    ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]    ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]    ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]    ; Output   ; --    ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]    ; Output   ; --    ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]    ; Output   ; --    ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]    ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]    ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]    ; Output   ; --    ; --   ; --   ; --   ; (7)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]    ; Output   ; --    ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10]   ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11]   ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12]   ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13]   ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14]   ; Output   ; --    ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]      ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]      ; Output   ; --    ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]      ; Output   ; --    ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N      ; Output   ; --    ; --   ; --   ; --   ; (3)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE        ; Output   ; --    ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N       ; Output   ; --    ; --   ; --   ; --   ; (2)  ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P       ; Output   ; --    ; --   ; --   ; --   ; (2)  ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N       ; Output   ; --    ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]      ; Output   ; --    ; --   ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[1]      ; Output   ; --    ; --   ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[2]      ; Output   ; --    ; --   ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[3]      ; Output   ; --    ; --   ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT        ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N      ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N       ; Output   ; --    ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_GTX_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDC        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[0] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[1] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[2] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[3] ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_EN      ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CLK          ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_TX         ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_STP         ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]              ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]              ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]              ; Input    ; --    ; --   ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_CLK        ; Output   ; --    ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]      ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]      ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]      ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]      ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]      ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]      ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[8]      ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[9]      ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[10]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[11]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[12]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[13]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[14]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[15]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[16]     ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[17]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[18]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[19]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[20]     ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[21]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (8)  ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[22]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[23]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[24]     ; Bidir    ; (11)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[25]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[26]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[27]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[28]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[29]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[30]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[31]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_ENET_INT_N      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDIO       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CMD          ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[0]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[1]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[2]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[3]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50            ; Input    ; --    ; (0)  ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[0] ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[1] ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[2] ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[3] ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_CLK     ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DV      ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX         ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT      ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_DIR         ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_NXT         ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ        ; Input    ; --    ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]              ; Input    ; --    ; --   ; (0)  ; --   ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+-------+------+------+------+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; HPS_SPIM_MISO                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_ENET_INT_N                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_ENET_MDIO                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_SD_CMD                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_SD_DATA[0]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[1]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[2]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[3]                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - clk                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; HPS_ENET_RX_DATA[0]                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DATA[1]                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DATA[2]                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DATA[3]                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_ENET_RX_DV                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_UART_RX                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_USB_DIR                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - flipflop:ff3|q                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[0]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[1]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[2]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[3]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[4]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[5]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[6]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[7]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[8]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[9]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[10]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[11]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[12]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[13]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[14]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[15]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[16]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[17]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[18]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[19]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[20]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[21]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[22]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[23]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[24]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[25]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[26]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[27]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[28]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[29]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[30]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[31]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[32]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[33]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[34]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[35]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[36]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[37]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[38]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[39]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[40]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[41]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[42]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[43]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[44]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[45]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[46]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[47]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[48]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[49]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[50]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[51]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[52]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[53]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[54]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[55]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[56]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[57]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[58]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[59]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[60]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[61]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[62]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg2|q[63]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[0]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[1]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[2]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[3]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[4]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[5]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[6]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[7]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[8]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[9]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[10]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[11]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[12]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[13]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[14]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[15]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[16]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[17]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[18]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[19]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[20]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[21]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[22]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[23]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[24]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[25]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[26]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[27]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[28]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[29]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[30]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[31]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[32]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[33]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[34]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[35]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[36]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[37]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[38]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[39]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[40]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[41]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[42]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[43]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[44]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[45]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[46]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[47]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[48]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[49]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[50]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[51]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[52]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[53]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[54]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[55]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[56]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[57]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[58]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[59]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[60]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[61]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[62]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg1|q[63]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[0]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[1]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[2]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[3]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[4]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[5]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[6]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[7]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[8]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[9]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[10]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[11]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[12]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[13]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[14]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[15]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[16]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[17]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[18]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[19]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[20]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[21]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[22]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[23]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[24]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[25]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[26]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[27]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[28]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[29]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[30]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[31]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[32]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[33]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[34]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[35]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[36]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[37]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[38]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[39]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[40]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[41]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[42]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[43]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[44]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[45]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[46]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[47]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[48]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[49]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[50]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[51]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[52]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[53]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[54]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[55]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[56]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[57]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[58]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[59]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[60]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[61]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[62]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg0|q[63]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - flipflop:ff2|q                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - flipflop:ff1|q                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg2|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg2|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg2|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg3|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg3|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg2|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg1|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[20]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[63]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[0]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[1]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[2]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[3]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[4]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[5]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[6]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[7]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[8]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[9]                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[10]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[11]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[12]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[13]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[14]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[15]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[16]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[17]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[18]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[19]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[42]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[21]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[22]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[23]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[24]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[25]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[26]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[27]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[28]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[29]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[30]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[31]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[32]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[33]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[34]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[35]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[36]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[37]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[38]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[39]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[40]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[41]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[43]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[44]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[45]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[46]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[47]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[48]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[49]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[50]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[51]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[52]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[53]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[54]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[55]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[56]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[57]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[58]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[59]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[60]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[61]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|flipflop64:reg3|q[62]                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg0|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg1|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:creg0|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg1|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s1reg1|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg0|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg2|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg0|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg0|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:treg3|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg1|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[0]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[0]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[1]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[1]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[2]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[2]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[3]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[3]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[4]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[4]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[5]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[5]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[6]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[6]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[7]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[7]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[8]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[8]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[9]                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[9]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[10]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[10]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[11]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[11]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[12]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[12]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[13]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[13]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[14]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[14]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[15]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[15]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[16]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[16]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[17]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[17]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[18]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[18]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[19]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[19]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[20]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[20]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[21]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[21]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[22]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[22]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[23]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[23]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[24]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[24]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[25]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[25]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[26]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[26]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[27]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[27]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[28]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[28]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[29]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[29]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[30]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[30]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[31]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[31]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[32]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[32]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[33]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[33]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[34]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[34]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[35]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[35]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[36]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[36]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[37]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[37]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[38]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[38]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[39]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[39]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[40]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[40]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[41]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[41]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[42]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[42]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[43]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[43]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[44]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[44]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[45]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[45]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[46]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[46]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[47]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[47]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[48]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[48]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[49]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[49]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[50]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[50]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[51]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[51]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[52]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[52]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[53]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[53]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[54]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[54]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[55]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[55]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[56]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[56]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[57]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[57]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[58]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[58]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[59]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[59]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[60]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[60]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[61]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[61]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[62]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[62]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:dreg3|q[63]                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - SHA3_256:u1|theta_stage:theta|flipflop64:s2reg3|q[63]                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - flipflop:ff0|q~0                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Location                                     ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                        ; PIN_AF14                                     ; 5107    ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                          ; PIN_AJ4                                      ; 1540    ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y37_N42                          ; 1540    ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                            ; FF_X45_Y45_N29                               ; 63      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; hps:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X47_Y2_N37                                ; 5037    ; Async. clear  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; hps:u0|hps_SHA_in0:round_const0|always0~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y40_N21                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:round_const1|always0~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y34_N15                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in0|always0~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y43_N24                         ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in1|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y41_N9                           ; 39      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in2|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y40_N12                          ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in3|always0~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y38_N33                         ; 37      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in4|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y35_N33                          ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in5|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y36_N54                          ; 38      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in6|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y33_N51                          ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_SHA_in0:sha_in7|always0~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y34_N0                           ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_flag_out:flag_out|always0~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X51_Y34_N21                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                              ; HPSINTERFACEHPS2FPGALIGHTWEIGHT_X52_Y43_N111 ; 15      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 6       ; Async. clear  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7                    ; 11      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7                    ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7                    ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7                    ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7                    ; 11      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4                    ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8                    ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4                    ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                       ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                          ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9                    ; 42      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101                      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8                    ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4                    ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                       ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                          ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9                    ; 42      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101                      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8                    ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4                    ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                       ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                          ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9                    ; 42      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101                      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8                    ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4                    ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                       ; 17      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                          ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9                    ; 42      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                       ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101                      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111                     ; 98      ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111                     ; 3       ; Clock         ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALEMAC_X77_Y39_N111               ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_in_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X42_Y45_N3                           ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_in_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; MLABCELL_X39_Y45_N15                         ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_out_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X50_Y33_N51                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flag_out_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X50_Y33_N42                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                 ; LABCELL_X42_Y43_N57                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                   ; LABCELL_X42_Y43_N24                          ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const1_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                 ; LABCELL_X46_Y35_N9                           ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:round_const1_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                   ; LABCELL_X46_Y35_N36                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; MLABCELL_X25_Y44_N39                         ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; MLABCELL_X25_Y44_N51                         ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X29_Y43_N33                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in1_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X29_Y43_N9                           ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X33_Y40_N3                           ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in2_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X33_Y40_N48                          ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X33_Y37_N48                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in3_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X33_Y37_N33                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in4_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X31_Y37_N51                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in4_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X31_Y37_N12                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X36_Y36_N15                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in5_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X36_Y36_N3                           ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in6_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X43_Y33_N42                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in6_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X43_Y33_N27                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                      ; LABCELL_X42_Y35_N18                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_in7_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                        ; LABCELL_X43_Y35_N39                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; MLABCELL_X8_Y43_N21                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; MLABCELL_X28_Y47_N36                         ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X18_Y45_N42                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out1_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; MLABCELL_X28_Y45_N27                         ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X16_Y43_N9                           ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out2_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X29_Y47_N51                          ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X18_Y45_N21                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out3_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X30_Y49_N9                           ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X12_Y42_N15                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out4_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X36_Y46_N0                           ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X16_Y42_N45                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out5_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; MLABCELL_X34_Y46_N15                         ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X10_Y43_N21                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out6_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; MLABCELL_X39_Y48_N42                         ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                     ; LABCELL_X18_Y41_N3                           ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha_out7_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                       ; LABCELL_X40_Y48_N15                          ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_in_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X42_Y44_N36                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_in_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X45_Y45_N42                          ; 29      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X51_Y35_N42                          ; 29      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:flag_out_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; MLABCELL_X52_Y34_N36                         ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                     ; LABCELL_X46_Y38_N30                          ; 63      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                      ; MLABCELL_X47_Y40_N18                         ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                     ; LABCELL_X45_Y34_N42                          ; 61      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:round_const1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                      ; LABCELL_X48_Y34_N9                           ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X31_Y43_N48                          ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X27_Y44_N15                          ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X40_Y40_N42                          ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X37_Y40_N57                          ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X35_Y41_N42                          ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X33_Y41_N30                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X35_Y38_N18                          ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X36_Y38_N3                           ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X36_Y35_N39                          ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X36_Y35_N9                           ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X40_Y36_N39                          ; 61      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X40_Y36_N51                          ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; MLABCELL_X39_Y33_N30                         ; 60      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X40_Y33_N45                          ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; LABCELL_X42_Y38_N48                          ; 62      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_in7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                           ; LABCELL_X43_Y38_N33                          ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X29_Y46_N30                          ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X29_Y46_N45                          ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X31_Y45_N51                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out1_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X31_Y45_N3                           ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X30_Y47_N57                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out2_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X29_Y47_N36                          ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X31_Y49_N33                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out3_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X31_Y48_N15                          ; 31      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X35_Y44_N0                           ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out4_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X35_Y44_N30                          ; 29      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; MLABCELL_X34_Y47_N3                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out5_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; MLABCELL_X34_Y48_N48                         ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; LABCELL_X45_Y46_N48                          ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out6_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; LABCELL_X45_Y46_N57                          ; 29      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                         ; MLABCELL_X39_Y44_N45                         ; 22      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sha_out7_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                          ; MLABCELL_X39_Y44_N51                         ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_in_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X42_Y45_N57                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:flag_out_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X50_Y33_N27                          ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                          ; LABCELL_X42_Y43_N33                          ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:round_const1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                          ; LABCELL_X46_Y35_N27                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; MLABCELL_X25_Y44_N0                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X29_Y43_N54                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X33_Y40_N21                          ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X33_Y37_N3                           ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X31_Y37_N45                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in5_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X36_Y36_N42                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in6_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X43_Y33_N18                          ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_in7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                               ; LABCELL_X42_Y35_N9                           ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; MLABCELL_X28_Y47_N45                         ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out1_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X27_Y45_N57                          ; 13      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out2_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X29_Y47_N33                          ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out3_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X30_Y49_N42                          ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out4_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; MLABCELL_X34_Y45_N51                         ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out5_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X33_Y48_N45                          ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out6_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X40_Y46_N39                          ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha_out7_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                              ; LABCELL_X40_Y46_N51                          ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|internal_valid~0                                                                                                                                                                                                                ; LABCELL_X50_Y42_N42                          ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                     ; LABCELL_X43_Y44_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|internal_valid~0                                                                                                                                                                                                                ; LABCELL_X43_Y37_N12                          ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|nonposted_cmd_accepted~1                                                                                                                                                                                                        ; LABCELL_X48_Y38_N48                          ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                     ; LABCELL_X48_Y38_N30                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X40_Y40_N36                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X40_Y40_N6                           ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X35_Y41_N48                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X35_Y41_N54                          ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; LABCELL_X37_Y38_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X37_Y38_N0                           ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; MLABCELL_X39_Y35_N42                         ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                         ; MLABCELL_X39_Y35_N12                         ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X40_Y36_N30                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X40_Y36_N24                          ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; MLABCELL_X39_Y33_N54                         ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                         ; MLABCELL_X39_Y33_N6                          ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; LABCELL_X42_Y38_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X42_Y38_N45                          ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X29_Y46_N27                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X29_Y46_N18                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X31_Y45_N27                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X31_Y45_N18                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X30_Y47_N27                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X30_Y47_N42                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X31_Y49_N3                           ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X31_Y49_N6                           ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X35_Y44_N57                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X35_Y44_N45                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; MLABCELL_X34_Y47_N45                         ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~0                                                                                                                                                                                                                                         ; MLABCELL_X34_Y47_N12                         ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X45_Y46_N45                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_014|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X45_Y46_N18                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; MLABCELL_X39_Y44_N21                         ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_015|update_grant~0                                                                                                                                                                                                                                         ; MLABCELL_X39_Y44_N30                         ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; LABCELL_X46_Y38_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_016|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X46_Y38_N3                           ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; LABCELL_X45_Y34_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_017|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X45_Y34_N33                          ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                     ; LABCELL_X51_Y35_N54                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_018|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X51_Y35_N3                           ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                     ; LABCELL_X42_Y44_N54                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux_019|update_grant~0                                                                                                                                                                                                                                         ; LABCELL_X42_Y44_N15                          ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                         ; LABCELL_X31_Y43_N36                          ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; hps:u0|hps_mm_interconnect_0:mm_interconnect_0|hps_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                             ; LABCELL_X31_Y43_N30                          ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                         ; PIN_AF14                              ; 5107    ; Global Clock         ; GCLK6            ; --                        ;
; hps:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X47_Y2_N37                         ; 5037    ; Global Clock         ; GCLK7            ; --                        ;
; hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                    ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 6       ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; KEY[0]~input ; 1540             ;
; clk          ; 1540             ;
+--------------+------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 10,116 / 289,320 ( 3 % )  ;
; C12 interconnects                           ; 76 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 2,974 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,862 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )           ;
; Direct links                                ; 1,461 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 63 / 67 ( 94 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 104 / 156 ( 67 % )        ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,168 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 201 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 227 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 3,632 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 6,571 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 13 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 40           ; 0            ; 40           ; 0            ; 32           ; 116       ; 40           ; 0            ; 116       ; 116       ; 25           ; 74           ; 0            ; 0            ; 0            ; 25           ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 99           ; 0            ; 0            ; 0            ; 0            ; 38           ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 76           ; 116          ; 76           ; 116          ; 84           ; 0         ; 76           ; 116          ; 0         ; 0         ; 91           ; 42           ; 116          ; 116          ; 116          ; 91           ; 42           ; 116          ; 116          ; 116          ; 116          ; 42           ; 17           ; 116          ; 116          ; 116          ; 116          ; 78           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HPS_SPIM_SS         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SPIM_MISO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MOSI       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CKE        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CK_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CS_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ODT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RESET_N    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_WE_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_GTX_CLK    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_MDC        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_EN      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_UART_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_STP         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_CLK        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQS_N[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_INT_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_MDIO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_CMD          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DV      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_CLKOUT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DIR         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_NXT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RZQ        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "SHA3_256"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 116 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 28
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 6 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 4956 fanout uses global clock CLKCTRL_G6
    Info (11162): hps:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 4887 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332104): Reading SDC File: 'e:/quartuslite/labs/sha3-256-vhdl-project/sha3_256/db/ip/hps/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'e:/quartuslite/labs/sha3-256-vhdl-project/sha3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc'
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(1): hps_io_hps_io_emac1_inst_TX_CLK could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 1
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(1): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 1
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CLK] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 1
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(2): hps_io_hps_io_emac1_inst_TXD0 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 2
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(2): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 2
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD0] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 2
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(3): hps_io_hps_io_emac1_inst_TXD1 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 3
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(3): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 3
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD1] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 3
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(4): hps_io_hps_io_emac1_inst_TXD2 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 4
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(4): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 4
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD2] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 4
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(5): hps_io_hps_io_emac1_inst_TXD3 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 5
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(5): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 5
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD3] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 5
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(6): hps_io_hps_io_emac1_inst_RXD0 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 6
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(6): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 6
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD0] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 6
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(7): hps_io_hps_io_emac1_inst_MDIO could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(7): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 7
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_MDIO] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(8): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 8
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDIO] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 8
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(9): hps_io_hps_io_emac1_inst_MDC could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 9
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(9): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 9
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDC] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 9
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(10): hps_io_hps_io_emac1_inst_RX_CTL could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 10
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(10): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 10
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CTL] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 10
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(11): hps_io_hps_io_emac1_inst_TX_CTL could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 11
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(11): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 11
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CTL] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 11
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(12): hps_io_hps_io_emac1_inst_RX_CLK could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 12
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(12): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 12
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CLK] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 12
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(13): hps_io_hps_io_emac1_inst_RXD1 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 13
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(13): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 13
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD1] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 13
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(14): hps_io_hps_io_emac1_inst_RXD2 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 14
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(14): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 14
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD2] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 14
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(15): hps_io_hps_io_emac1_inst_RXD3 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 15
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(15): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 15
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD3] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 15
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(16): hps_io_hps_io_sdio_inst_CMD could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(16): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 16
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_CMD] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(17): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 17
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CMD] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 17
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(18): hps_io_hps_io_sdio_inst_D0 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(18): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 18
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D0] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(19): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 19
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D0] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 19
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(20): hps_io_hps_io_sdio_inst_D1 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(20): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 20
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D1] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(21): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 21
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D1] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 21
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(22): hps_io_hps_io_sdio_inst_CLK could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 22
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(22): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 22
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CLK] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 22
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(23): hps_io_hps_io_sdio_inst_D2 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 23
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(23): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 23
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D2] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 23
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(24): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 24
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D2] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 24
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(25): hps_io_hps_io_sdio_inst_D3 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 25
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(25): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 25
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D3] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 25
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(26): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 26
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D3] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 26
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(27): hps_io_hps_io_usb1_inst_D0 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 27
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(27): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 27
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D0] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 27
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(28): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 28
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D0] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 28
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(29): hps_io_hps_io_usb1_inst_D1 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 29
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(29): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 29
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D1] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 29
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(30): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 30
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D1] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 30
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(31): hps_io_hps_io_usb1_inst_D2 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 31
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(31): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 31
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D2] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 31
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(32): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 32
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D2] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 32
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(33): hps_io_hps_io_usb1_inst_D3 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(33): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 33
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D3] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(34): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 34
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D3] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 34
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(35): hps_io_hps_io_usb1_inst_D4 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(35): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 35
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D4] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(36): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 36
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D4] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 36
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(37): hps_io_hps_io_usb1_inst_D5 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(37): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 37
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D5] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(38): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 38
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D5] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 38
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(39): hps_io_hps_io_usb1_inst_D6 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(39): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 39
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D6] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(40): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 40
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D6] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 40
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(41): hps_io_hps_io_usb1_inst_D7 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(41): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 41
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D7] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(42): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 42
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D7] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 42
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(43): hps_io_hps_io_usb1_inst_CLK could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 43
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(43): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 43
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_CLK] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 43
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(44): hps_io_hps_io_usb1_inst_STP could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 44
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(44): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 44
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_STP] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 44
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(45): hps_io_hps_io_usb1_inst_DIR could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 45
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(45): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 45
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_DIR] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 45
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(46): hps_io_hps_io_usb1_inst_NXT could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 46
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(46): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 46
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_NXT] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 46
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(47): hps_io_hps_io_uart0_inst_RX could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 47
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(47): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 47
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_uart0_inst_RX] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 47
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(48): hps_io_hps_io_uart0_inst_TX could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 48
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(48): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 48
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_uart0_inst_TX] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 48
Warning (332174): Ignored filter at hps_hps_0_hps_io_border.sdc(49): hps_io_hps_io_gpio_inst_GPIO35 could not be matched with a port File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 49
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(49): Argument <from> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 49
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO35] -to * File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 49
Warning (332049): Ignored set_false_path at hps_hps_0_hps_io_border.sdc(50): Argument <to> is an empty collection File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 50
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO35] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_hps_0_hps_io_border.sdc Line: 50
Info (332104): Reading SDC File: 'e:/quartuslite/labs/sha3-256-vhdl-project/sha3_256/db/ip/hps/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0_pin_map.tcl(60): * could not be matched with a clock File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0_pin_map.tcl Line: 60
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/db/ip/hps/submodules/hps_sdram_p0.sdc Line: 552
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hps:u0|hps_hps_0:hps_0|hps_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3764 is being clocked by CLOCK_50
Warning (332060): Node: HPS_USB_CLKOUT was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|usb1_inst~FF_3474 is being clocked by HPS_USB_CLKOUT
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    2.500 HPS_DDR3_CK_N
    Info (332111):    2.500 HPS_DDR3_CK_P
    Info (332111):    2.500 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[3]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_OUT
    Info (332111):    2.500 u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:39
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X11_Y35 to location X21_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 3.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:42
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[8] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[9] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[10] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[11] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[12] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[13] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[14] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[15] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[16] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[17] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[18] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[19] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[20] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[21] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[22] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[23] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[24] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[25] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[26] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[27] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[28] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[29] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[30] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[31] uses the SSTL-15 Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 23
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[1] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 23
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[2] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 23
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[3] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 23
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 24
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[1] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 24
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[2] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 24
    Info (169185): Following pins have the same dynamic on-chip termination control: hps:u0|hps_hps_0:hps_0|hps_hps_0_hps_io:hps_io|hps_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[3] uses the Differential 1.5-V SSTL Class I I/O standard File: E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/top_level.vhd Line: 24
Info (144001): Generated suppressed messages file E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/output_files/SHA3_256.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 122 warnings
    Info: Peak virtual memory: 7342 megabytes
    Info: Processing ended: Mon Apr 18 18:13:08 2022
    Info: Elapsed time: 00:03:25
    Info: Total CPU time (on all processors): 00:08:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/QuartusLite/Labs/SHA3-256-VHDL-Project/SHA3_256/output_files/SHA3_256.fit.smsg.


