module exp9_1( 
 input clk,
 output [9:0] h_addr, // 提 供 给 上 层 模 块 的 当 前 扫 描 像 素 点 坐 标
 output [9:0] v_addr,
 output hsync, // 行 同 步 和 列 同 步 信 号
 output vsync,
 output valid, //消隐信号
 output [7:0] vga_r, // 红 绿 蓝 颜 色 信 号
 output [7:0] vga_g,
 output [7:0] vga_b);
 
 wire clk_div;
 
 clkgen #(25000000) my_vgaclk(CLOCK_50,1'b0,1'b1,clk_div);
 
 vga_ctrl(clk_div,1'b0,vga_data, h_addr, v_addr,hsync, vsync, valid, vga_r, 
 vga_g, vga_b);
 
 always@(posedge clk_div)
 begin
 
 end

endmodule

