<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:16.3816</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0101552</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.02.12</openDate><openNumber>10-2025-0021192</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치는 복수의 화소들을 포함한다. 복수의 화소들 각각은 제1 노드와 제2 노드 사이에 연결되고, 제3 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터, 데이터 전압을 전송하는 데이터 라인과 제1 노드 사이에 연결되고, 기입 게이트 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 제2 노드와 제3 노드 사이에 연결되고, 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터, 제1 초기화 전압을 전송하는 제1 초기화 전압 라인과 제3 노드 사이에 연결되고, 초기화 게이트 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 제1 전원 전압을 전송하는 제1 전원 라인과 제1 노드 사이에 연결되고, 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 제2 노드와 제4 노드 사이에 연결되고, 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 제3 노드와 제1 전원 라인 사이에 연결되는 스토리지 커패시터, 및 제4 노드와 제2 전원 전압을 전송하는 제2 전원 라인 사이에 연결되는 발광 소자를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은, 제1 노드와 제2 노드 사이에 연결되고, 제3 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터; 데이터 전압을 전송하는 데이터 라인과 상기 제1 노드 사이에 연결되고, 기입 게이트 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제2 노드와 상기 제3 노드 사이에 연결되고, 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터; 제1 초기화 전압을 전송하는 제1 초기화 전압 라인과 상기 제3 노드 사이에 연결되고, 초기화 게이트 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 제1 전원 전압을 전송하는 제1 전원 라인과 상기 제1 노드 사이에 연결되고, 상기 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터; 상기 제2 노드와 제4 노드 사이에 연결되고, 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터; 상기 제3 노드와 상기 제1 전원 라인 사이에 연결되는 스토리지 커패시터; 및 상기 제4 노드와 제2 전원 전압을 전송하는 제2 전원 라인 사이에 연결되는 발광 소자를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 복수의 화소들 각각이 구동되는 프레임 구간은 상기 초기화 게이트 신호에 응답하여 상기 제4 트랜지스터가 턴-온되는 초기화 구간, 상기 보상 게이트 신호에 응답하여 상기 제3 트랜지스터가 턴-온되는 보상 구간, 및 상기 발광 제어 신호에 응답하여 상기 제6 트랜지스터가 턴-온되는 발광 구간을 포함하고, 상기 프레임 구간 중 상기 보상 구간을 제외한 구간 동안 상기 제1 노드에 상기 제1 전원 전압이 인가되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 프레임 구간은 상기 기입 게이트 신호에 응답하여 상기 제2 트랜지스터가 턴-온되는 기입 구간을 더 포함하고, 상기 기입 구간은 상기 보상 구간 내에 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 제3 트랜지스터는 N형 트랜지스터이고, 상기 제5 트랜지스터는 P형 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 복수의 화소들 각각은, 상기 데이터 라인과 상기 제1 노드 사이에 형성되는 기생 커패시터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 복수의 화소들 각각은, 제2 초기화 전압을 전송하는 제2 초기화 전압 라인과 상기 제4 노드 사이에 연결되고, 바이패스 게이트 신호를 수신하는 제7 트랜지스터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 복수의 화소 회로들을 포함하고, 복수의 화소 회로들 각각은, 기판 상에 배치되고, 제1 채널 영역, 제2 채널 영역, 제5 채널 영역, 및 제6 채널 영역을 포함하는 제1 액티브층; 상기 제1 액티브층 상에 배치되고, 상기 제1 채널 영역에 중첩하는 제1 게이트 패턴, 상기 제2 채널 영역에 중첩하는 기입 게이트 라인, 상기 제5 채널 영역에 중첩하는 제2 게이트 패턴, 및 상기 제6 채널 영역에 중첩하는 발광 제어 라인을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치되고, 상기 제1 게이트 패턴에 중첩하는 커패시터 패턴, 보상 게이트 신호를 전송하는 제1 보상 게이트 라인, 및 초기화 게이트 신호를 전송하는 제1 초기화 게이트 라인을 포함하는 제2 도전층; 상기 제2 도전층 상에 배치되고, 상기 제1 보상 게이트 라인에 중첩하는 제3 채널 영역 및 상기 제1 초기화 게이트 라인에 중첩하는 제4 채널 영역을 포함하는 제2 액티브층; 상기 제2 액티브층 상에 배치되고, 상기 제3 채널 영역에 중첩하는 제2 보상 게이트 라인 및 상기 제4 채널 영역에 중첩하는 제2 초기화 게이트 라인을 포함하는 제3 도전층; 및 상기 제3 도전층 상에 배치되고, 상기 제1 게이트 패턴 및 상기 제3 채널 영역과 상기 제4 채널 영역 사이에 위치하는 상기 제2 액티브층의 제3 드레인 영역에 접촉하는 게이트 연결 패턴 및 상기 제2 게이트 패턴 및 상기 제1 보상 게이트 라인에 접촉하는 보상 연결 패턴을 포함하는 제4 도전층을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 게이트 연결 패턴은 상기 제2 보상 게이트 라인에 중첩하지 않는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서, 상기 커패시터 패턴은 평면상 상기 제1 보상 게이트 라인과 상기 제1 초기화 게이트 라인 사이에 배치되는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제7 항에 있어서, 상기 제4 도전층은, 상기 제2 채널 영역의 일 측에 위치하는 상기 제1 액티브층의 제2 소스 영역에 접촉하는 데이터 연결 패턴, 상기 제5 채널 영역의 일 측에 위치하는 상기 제1 액티브층의 제5 소스 영역 및 상기 커패시터 패턴에 접촉하는 전원 연결 패턴, 상기 제1 채널 영역의 일 측에 위치하는 상기 제1 액티브층의 제1 드레인 영역 및 상기 제3 채널 영역의 일 측에 위치하는 상기 제2 액티브층의 제3 소스 영역에 접촉하는 액티브 연결 패턴, 및 상기 제6 채널 영역의 일 측에 위치하는 상기 제1 액티브층의 제6 드레인 영역에 접촉하는 제1 연결 패턴을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 복수의 화소 회로들 각각은, 상기 제4 도전층 상에 배치되고, 상기 데이터 연결 패턴에 접촉하는 데이터 라인, 상기 전원 연결 패턴에 접촉하는 제1 전원 라인, 및 상기 제1 연결 패턴에 접촉하는 제2 연결 패턴을 포함하는 제5 도전층을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제7 항에 있어서, 상기 제2 도전층은 제1 초기화 전압을 전송하는 제1 초기화 전압 라인을 더 포함하고, 상기 제4 도전층은 상기 제1 초기화 전압 라인 및 상기 제4 채널 영역의 일 측에 위치하는 상기 제2 액티브층의 제4 소스 영역에 접촉하는 초기화 연결 패턴을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제7 항에 있어서, 상기 제1 액티브층은 상기 기입 게이트 라인에 중첩하는 제7 채널 영역을 더 포함하고, 상기 제4 도전층은 제2 초기화 전압을 전송하고 상기 제7 채널 영역의 일 측에 위치하는 상기 제1 액티브층의 제7 소스 영역에 접촉하는 제2 초기화 전압 라인을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제7 항에 있어서, 상기 제1 액티브층은 다결정 실리콘을 포함하고, 상기 제2 액티브층은 산화물 반도체를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은, 제1 노드와 제2 노드 사이에 연결되고, 제3 노드에 연결되는 게이트 전극을 포함하는 제1 트랜지스터; 데이터 전압을 전송하는 데이터 라인과 상기 제2 노드 사이에 연결되고, 기입 게이트 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제1 노드와 상기 제3 노드 사이에 연결되고, 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터; 제1 초기화 전압을 전송하는 제1 초기화 전압 라인과 상기 제3 노드 사이에 연결되고, 초기화 게이트 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 제1 전원 전압을 전송하는 제1 전원 라인과 상기 제1 노드 사이에 연결되고, 상기 보상 게이트 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터; 상기 제2 노드와 제4 노드 사이에 연결되고, 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터; 상기 제3 노드와 상기 제1 전원 라인 사이에 연결되는 스토리지 커패시터; 및 상기 제4 노드와 제2 전원 전압을 전송하는 제2 전원 라인 사이에 연결되는 발광 소자를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 복수의 화소들 각각이 구동되는 프레임 구간은 상기 초기화 게이트 신호에 응답하여 상기 제4 트랜지스터가 턴-온되는 초기화 구간, 상기 보상 게이트 신호에 응답하여 상기 제3 트랜지스터가 턴-온되는 보상 구간, 및 상기 발광 제어 신호에 응답하여 상기 제6 트랜지스터가 턴-온되는 발광 구간을 포함하고, 상기 프레임 구간 중 상기 보상 구간을 제외한 구간 동안 상기 제1 노드에 상기 제1 전원 전압이 인가되는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 프레임 구간은 상기 기입 게이트 신호에 응답하여 상기 제2 트랜지스터가 턴-온되는 기입 구간을 더 포함하고, 상기 기입 구간은 상기 보상 구간 내에 위치하는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서, 상기 제3 트랜지스터는 N형 트랜지스터이고, 상기 제5 트랜지스터는 P형 트랜지스터인, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제15 항에 있어서, 상기 복수의 화소들 각각은, 상기 데이터 라인과 상기 제2 노드 사이에 형성되는 기생 커패시터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제15 항에 있어서, 상기 복수의 화소들 각각은, 제2 초기화 전압을 전송하는 제2 초기화 전압 라인과 상기 제4 노드 사이에 연결되고, 바이패스 게이트 신호를 수신하는 제7 트랜지스터를 더 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SHIN Kyoung Ju</engName><name>신경주</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SEO Su Yul</engName><name>서수열</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE Jeong Soo</engName><name>이정수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.08.03</receiptDate><receiptNumber>1-1-2023-0856558-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230101552.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fbb22d76e0b942707d7debb533991ddfc449dd303f0194feef2e310736e98a615c074b87507c4cec902db943a92651ac1e740b723f82e2bd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4a99f49cae731bdd82e515e0b9623eb24cb0519faa1834964d5b6474eddbbdc1c08432dd6a12bd2b4b46827929ecdebf6e923074c37104f3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>