#include "pm.h"
#include "spi_flash.h"
#include "inu_storage_layout.h"
#include "inu_storage.h"
#include "storage.h"

/* Locals */

static int magic_ok(UINT16 flash_magic, UINT16 magic) {return flash_magic == magic;}
static int ddr_frequency_ok(UINT16 flash_ddr_freq, UINT16 current_freq) {return flash_ddr_freq == current_freq;}

 const static UINT32 training_regs[] =
{
		DDRP_DBYTE0_DFIMRL_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DFIMRL_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DFIMRL_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DFIMRL_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DFIMRL_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DFIMRL_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DFIMRL_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DFIMRL_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DFIMRL_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DFIMRL_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DFIMRL_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DFIMRL_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DFIMRL_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DFIMRL_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DFIMRL_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DFIMRL_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR1_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR1_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR1_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR1_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR2_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR2_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR2_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR2_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR3_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR3_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR3_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR3_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR4_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR4_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR4_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR4_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR5_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR5_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR5_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR5_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR6_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR6_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR6_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR6_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR7_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR7_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR7_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR7_P3_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR8_P0_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR8_P1_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR8_P2_OFFSET + DDRP_BASE,
		DDRP_INITENG_SEQ0BGPR8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTCTLSTATIC_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTCTLSTATIC_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTCTLSTATIC_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTCTLSTATIC_OFFSET + DDRP_BASE,
		DDRP_ANIB0_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB0_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB0_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB0_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_ANIB1_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB1_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB1_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB1_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_ANIB2_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB2_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB2_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB2_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_ANIB3_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB3_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB3_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB3_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_ANIB4_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB4_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB4_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB4_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_ANIB5_ATXDLY_P0_OFFSET + DDRP_BASE,
		DDRP_ANIB5_ATXDLY_P1_OFFSET + DDRP_BASE,
		DDRP_ANIB5_ATXDLY_P2_OFFSET + DDRP_BASE,
		DDRP_ANIB5_ATXDLY_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TRAININGINCDECDTSMEN_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TRAININGINCDECDTSMEN_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TRAININGINCDECDTSMEN_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TRAININGINCDECDTSMEN_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG0_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG0_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG0_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG0_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXPBDLYTG1_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXPBDLYTG1_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXPBDLYTG1_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXPBDLYTG1_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG0_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXENDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXENDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXENDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXENDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQSDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQSDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQSDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQSDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TXDQDLYTG1_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TXDQDLYTG1_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TXDQDLYTG1_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R8_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R8_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R8_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R8_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R7_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R7_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R7_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R7_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R6_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R6_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R6_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R6_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R5_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R5_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R5_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R5_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R4_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R4_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R4_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R4_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R3_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R3_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R3_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R3_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R2_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R2_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R2_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R2_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TXDQDLYTG1_R0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_PPTDQSCNTINVTRNTG1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_PPTDQSCNTINVTRNTG1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_PPTDQSCNTINVTRNTG1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_PPTDQSCNTINVTRNTG1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_DQDQSRCVCNTRL_B1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_DQDQSRCVCNTRL_B1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_DQDQSRCVCNTRL_B1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_DQDQSRCVCNTRL_B1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_RXCLKDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_RXCLKDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_RXCLKDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U0_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U0_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U0_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U0_P3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U1_P0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U1_P1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U1_P2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_RXCLKDLYTG1_U1_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_VREFINGLOBAL_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_VREFINGLOBAL_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_VREFINGLOBAL_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_VREFINGLOBAL_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_PLLCTRL3_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTLPCSENA_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTLPCSENB_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP2_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP2_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP2_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_PPTTRAINSETUP2_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTMRL_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTMRL_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTMRL_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTMRL_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLGAINCTL_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLGAINCTL_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLGAINCTL_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLGAINCTL_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLLOCKPARAM_P0_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLLOCKPARAM_P1_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLLOCKPARAM_P2_OFFSET + DDRP_BASE,
		DDRP_MASTER_DLLLOCKPARAM_P3_OFFSET + DDRP_BASE,
		DDRP_MASTER_HWTCAMODE_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_TSMBYTE0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_TSMBYTE0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_TSMBYTE0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_TSMBYTE0_OFFSET + DDRP_BASE,
		DDRP_ACSM_ACSMCTRL13_OFFSET + DDRP_BASE,
		DDRP_ACSM_ACSMCTRL23_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R0_OFFSET + DDRP_BASE,    /* 2D training */
		DDRP_DBYTE0_VREFDAC0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE0_VREFDAC0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE1_VREFDAC0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE2_VREFDAC0_R8_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R0_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R1_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R2_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R3_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R4_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R5_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R6_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R7_OFFSET + DDRP_BASE,
		DDRP_DBYTE3_VREFDAC0_R8_OFFSET + DDRP_BASE,
		0
};

 static void get_ddr_data_train_from_flash(int size_in_bytes)
 {
	 UINT16 *training_data_ptr = (UINT16 *) &__pm_training_start__;

	 SPI_FLASHG_Read(LRAM_OFFSET_FOR_TRAINING, ((size_in_bytes/1024) + 1)*1024, (UINT8*) (training_data_ptr));
 }

 static int save_ddr_training_to_flash(int size_in_bytes, int freq)
{
	int ret, ind;
	UINT16 current_freq = freq;
	UINT32 offset = LRAM_OFFSET_FOR_TRAINING ;
	UINT16 *training_data_ptr = (UINT16 *) &__pm_training_start__;
	int remainder;

	ret = SPI_FLASHG_blockErase(offset);
	if (ret)
	{
		abort_log("spi:can't erase from offset=%x ", offset);
		return -1;
	}

	ddr_data_training_collection(training_data_ptr, &current_freq);
	remainder = size_in_bytes;

	for (ind = 0; ind < (size_in_bytes / SPI_PAGE_SIZE) + 1; ind ++)
	{
		ret = SPI_FLASHG_program(offset + ind*SPI_PAGE_SIZE,
				(uint8_t*) (training_data_ptr),
				remainder >= SPI_PAGE_SIZE ? SPI_PAGE_SIZE : remainder);
		training_data_ptr += (SPI_PAGE_SIZE/2);
		remainder-= SPI_PAGE_SIZE;
		if (ret)
		{
			abort_log("spi:can't read from offset=%x ", offset);
			return -1;
		}
	}
	pm_log("save_ddr_training_to_flash: OK\n");
	return 0;
}


/* Public */

/*
 * Verify if DDR data training requires to be flashed
 */

 static int get_training_size_in_byte (void)
{
	return sizeof(training_regs)/(sizeof(UINT16));
}

int spl_training(UINT16 *training_data_ptr, UINT16 current_freq)
{
	int ret, flash = 0;
	struct pm_data_header header;
	int res = 0;

	/* Read flags from training area */
	ret = SPI_FLASHG_Read(LRAM_OFFSET_FOR_TRAINING, sizeof(struct pm_data_header),
			(uint8_t*) (&header));
	if (ret)
	{
		pm_log("PM: can't read pattern");
		res++;
		goto err;
	}

	/* magic & ddr frequency match is required otherwise flash it */
	if (! magic_ok(header.pm_magic, DDR_TRAINING_START))
	{
		pm_log("PM: No magic found in training header\n");
		flash++;
	}
	if (!ddr_frequency_ok(header.ddr_freq, current_freq))
	{
		pm_log("PM: DDR frequency does not match\n");
		flash++;
	}
	if (flash > 0)
	{
		/* Flash new data training + copy to lram */
		pm_log("Save ddr training in flash\n");
		if (save_ddr_training_to_flash(get_training_size_in_byte(), current_freq) > 0)
		{
			pm_log("PM: Failure saving training in flash\n");
			res++;
			goto err;
		}
	}
err:
	return res;
}

/*
 *  DDR data training procedure.
 *  Return end of array
 */

void ddr_data_training_collection(UINT16 *training_data_ptr, UINT16 *ddr_freq)
{
	UINT16 pattern = DDR_TRAINING_START;
	int ind;

	DDR_TRAINING_BACKUP(training_data_ptr, &pattern);
	DDR_TRAINING_BACKUP(training_data_ptr, ddr_freq);

	DDRP_APBONLY_MICROCONTMUXSEL_VAL = 0x0; // MicroController/PHY Init Engine csr requests are ignored
	DDRP_DRTUB_UCCLKHCLKENABLES_VAL = 0x3; // Enable UCC clocks for trained valu reading

	ind = 0;
	while (training_regs[ind] != 0)
	{
		*(volatile UINT16 *) (training_data_ptr) = *((volatile UINT32 *) (training_regs[ind]));
		training_data_ptr++;
		ind++;
	}

	DDRP_DRTUB_UCCLKHCLKENABLES_VAL = 0x2; // disable UCC clock for saving power
	DDRP_APBONLY_MICROCONTMUXSEL_VAL = 0x1; // MicroController/PHY Init Engine has control of csr bus
}

void ddr_data_training_restore(void)
{
	UINT16 *training_data_ptr = (UINT16 *) &__pm_training_start__;
	int ind;
#ifdef PM_DEBUG
	volatile unsigned *ptr = (volatile unsigned *) 0x2029014;
	*ptr = 0xCC000001;
#endif

	/* Pick training from lram for susp/resume otherwise gather it from the flash */
	if (training_data_ptr[0] != DDR_TRAINING_START)
		get_ddr_data_train_from_flash(get_training_size_in_byte());

#ifdef PM_DEBUG
	*ptr = 0xCC000011;
#endif

	DDRP_APBONLY_MICROCONTMUXSEL_VAL = 0x0; // MicroController/PHY Init Engine csr requests are ignored
	DDRP_DRTUB_UCCLKHCLKENABLES_VAL = 0x3; // Enable UCC clocks for trained valu reading

	/* Skip header */
	training_data_ptr+=2;
#ifdef PM_DEBUG
	*ptr = 0xCC000002;
#endif

	ind = 0;
	while (training_regs[ind] != 0)
	{
		*((volatile UINT32 *) (training_regs[ind])) = *(volatile UINT16 *) (training_data_ptr);
		training_data_ptr++;
		ind++;
	}
#ifdef PM_DEBUG
	*ptr = 0xCC000003;
#endif

	DDRP_DRTUB_UCCLKHCLKENABLES_VAL = 0x2; // disable UCC clock for saving power
	DDRP_APBONLY_MICROCONTMUXSEL_VAL = 0x1; // MicroController/PHY Init Engine has control of csr bus
#ifdef PM_DEBUG
	*ptr = 0xCC000004;
#endif
}

