rm -rf test/riscv/core/cache/riscv_dcache_core_autogen.sv
rm -rf test/riscv/core/cache/riscv_dext_autogen.sv
rm -rf test/riscv/core/cache/riscv_icache_core_autogen.sv
rm -rf test/riscv/core/cache/riscv_noicache_core_autogen.sv
rm -rf test/riscv/core/execution/riscv_alu_autogen.sv
rm -rf test/riscv/core/execution/riscv_bu_autogen.sv
rm -rf test/riscv/core/execution/riscv_div_autogen.sv
rm -rf test/riscv/core/execution/riscv_lsu_autogen.sv
rm -rf test/riscv/core/execution/riscv_mul_autogen.sv
rm -rf test/riscv/core/memory/riscv_dmem_ctrl_autogen.sv
rm -rf test/riscv/core/memory/riscv_imem_ctrl_autogen.sv
rm -rf test/riscv/core/memory/riscv_membuf_autogen.sv
rm -rf test/riscv/core/memory/riscv_memmisaligned_autogen.sv
rm -rf test/riscv/core/memory/riscv_mmu_autogen.sv
rm -rf test/riscv/core/memory/riscv_mux_autogen.sv
rm -rf test/riscv/core/memory/riscv_pmachk_autogen.sv
rm -rf test/riscv/core/memory/riscv_pmpchk_autogen.sv
rm -rf test/riscv/core/riscv_bp_autogen.sv
rm -rf test/riscv/core/riscv_core_autogen.sv
rm -rf test/riscv/core/riscv_du_autogen.sv
rm -rf test/riscv/core/riscv_execution_autogen.sv
rm -rf test/riscv/core/riscv_id_autogen.sv
rm -rf test/riscv/core/riscv_if_autogen.sv
rm -rf test/riscv/core/riscv_memory_autogen.sv
rm -rf test/riscv/core/riscv_rf_autogen.sv
rm -rf test/riscv/core/riscv_state_autogen.sv
rm -rf test/riscv/core/riscv_wb_autogen.sv

rm -rf test/riscv/memory/riscv_ram_1r1w_generic_autogen.sv
rm -rf test/riscv/memory/riscv_ram_1r1w_autogen.sv
rm -rf test/riscv/memory/riscv_ram_1rw_generic_autogen.sv
rm -rf test/riscv/memory/riscv_ram_1rw_autogen.sv
rm -rf test/riscv/memory/riscv_ram_queue_autogen.sv

rm -rf test/riscv/pkg/riscv_mpsoc_pkg_autogen.sv

rm -rf test/riscv/pu/riscv_biu_autogen.sv
rm -rf test/riscv/pu/riscv_pu_autogen.sv
