2 
用上下二氧化矽寬大的能隙(Energy Gap)以及
與氮化矽間的能帶障(Energy Barrier)，使載子
受限於捕捉層(Trapping Layer)中，寫入時，利
用通道熱電子注入於汲極，使臨界電壓上
升。而當抹除時，利用汲極的側向電場產生
能帶至能帶熱電洞(Band-to-Band Hot Hole，
BBHH)[2]注入，使電子電洞復合造成臨界電
壓下降，以施加讀取電壓後所偵測到的電流
來判斷資料是寫入或非寫入。又載子進出儲
存層中皆為穿遂行為，因此在選擇此三層介
電質厚度變成影響元件特性極為重要之關
鍵。 
電荷缺陷儲存式記憶體是藉由缺陷進行
載子捕捉，根據近年來的研究[3-5]，儲存於
捕捉層中的電子會由於溫度造成的熱擾動從
缺陷中向上下二氧化矽層散逸(Emission)而改
變它原先的分布，上下二氧化矽層也同時會
產生缺陷造成漏電路徑，造成可靠度嚴重劣
化，這種現象會使得通道產生反轉電荷的分
布也相對改變，造成臨界電壓的漂移，同時
也因為電子的分布改變，當清除動作時，電
子與電洞並沒有辦法有效的進行復合，在經
歷多次寫抹容忍度測試後將更為劣化。但是
載子與缺陷分布與傳輸的物理機制至今仍不
明，因此本計劃接下去重點即為藉由不同製
程參數之實驗相互映證尋求精確設計電荷缺
陷儲存式記憶體之物理機制考量，同時利用
多次寫抹之容忍度之測試，尋求介電層厚度
參數與可靠度間之最佳化，與接續前一年之
製作實驗樣本將對會產生 SONOS 之可靠度
劣化的缺陷行為持續追蹤與分析。 
本計劃將持續對電荷缺陷儲存式記憶體
從元件製作與量測兩大方向進行載子在捕捉
層的行為研究，以更為精確的掌握載子的分
布，克服現有的問題，作為下世代的設計參
考藍圖。完成 SONOS 型記憶體元件，且找
出二氧化矽-氮化矽-二氧化矽層(ONO)的厚
度參數，針對介電層厚度不同利用電性檢視
不同厚度參數進行多次寫抹容忍度測試，檢
視介電層厚度參數之元件設計與元件速度效
能及可靠度之最佳化空間。 
三、研究方法及成果 
(一)元件製作 
以下為其基本元件重要製作流程， 
1. 製作 LOCOS  
2. 臨界電壓調整 
3. 穿遂氧化層沉積 
4. LPCVD 矽化氮沉積 
5. LPCVD TEOS 沉積 
6. 閘極定義 
7. 沉積鎳與氮化鈦 
8. 金屬快速熱退火(RTA)形成金屬矽化物 
9. 定義接點 
    圖一為主要元件完後之剖面圖，表一為
對不同厚度測試於本年所完成之實驗樣本一
覽表。 
(二)量測 
以下利用 HP-4156 進行電晶體的電流電
性分析。圖二為對不同捕捉層厚度之 SONOS
元件進行基本電性量測，由於不同介電層厚
度，影響導通電流與元件初始臨界電壓，由
於產生熱載子之效率與導通電流成正比，因
此捕捉層越厚需要產生相對熱載子之電壓需
相對高。圖三為在不同捕捉層厚度下，元件
寫入與抹除速度量測結果，顯示越薄捕捉層
對於元件寫入速度上之優勢，同時在進行抹
除時也具有較寬之抹除空間。以上為不同厚
度對於寫入/抹除之速度討論，以較薄之捕捉
層之元件具有較佳效能表現。 
圖四為不同厚度下對元件進行多次寫/抹
容忍度測試，由最後最後寫/抹臨界電壓之操
作電壓差(0.66V 與 1.3V)可見較薄之捕捉層
之可靠度嚴重劣化，顯示對於多次寫抹較薄
之捕捉層趨向不穩定。在圖五中，我們進行
對元件之多次寫抹容忍度之後之基本電性量
測。在圖五(a)所顯示的為當我們進行完多次
寫入/抹除可靠度偏壓後之後，將元件停留於
寫入狀態之基本電性，因寫入與抹除之物理
機制的不同相對產生執行速度的差異，而由
4 
100 101 102 103 104
-1
0
1
2
3
4
5 tN = 3nm
 P : Vg/Vd = 7V/6V 100μs
 E : Vg/Vd = -7V/6V 50ms
T
hr
es
ho
ld
 V
ol
ta
ge
 S
hi
ft
 (V
)
P/E Cycle 
ΔVth = 0.66V
 
(a) 
100 101 102 103 104
-1
0
1
2
3
4 tN = 10nm
 P: Vg/Vd = 7V/6V 100μs
 E: Vg/Vd = -7V/6V 50ms
T
hr
es
ho
ld
 V
ol
ta
ge
 S
hi
ht
 (V
)
P/E Cycle 
ΔVth = 1.3V
 
(b) 
圖四、捕捉層(a)3nm 與(b)10nm 進行多次寫抹
後寫入與抹除臨界電壓之變化，經由 10,000
次後 3nm 元件只剩下 0.66V 之操作空間，劣
化及為嚴重，顯示捕捉層之不穩定。 
-4 -3 -2 -1 0 1 2 3 4 5 6 7 8
10-13
10-11
10-9
10-7
10-5
10-3
 
 
D
ra
in
 C
ur
re
nt
 (A
)
Gate Voltage (V)
Program state
Vg/Vd = 6V/6V 1msec
 0 P/E cycle
 10 P/E cycle
 100 P/E cycle
 1000 P/E cycle
 10000 P/E cycle
                  
(a) 
 
 
-4 -3 -2 -1 0 1 2 3 4 5 6 7 8
1E-13
1E-11
1E-9
1E-7
1E-5
1E-3
0.1
 
D
ra
in
 C
ur
re
nt
 (A
)
Gate Voltage (V)
Erase state
Vg/Vd = -6V/7V 50 msec
 0 P/E cycle
 10 P/E cycle
 100 P/E cycle
 1000 P/E cycle
 10000 P/E cycle
         
(b) 
圖五、(a)多次寫入/抹除可靠度偏壓後之後，
將元件停留於寫入狀態之控制閘極電壓與汲
極電流關係；(b)寫入/抹除可靠度偏壓後之
後，將元件停留於抹除狀態之控制閘極電壓
與汲極電流關係。 
六、參考文獻 
[1]  Jiankang Bu , Marvin H. White, “Design 
considerations in scaled SONOS nonvolatile 
memory devices” Solid-State Electronics, vol.45, 
pp. 113-120, 2001. 
[2]  S. S. Chung, P. Chiang, G. Chou, C. Huang, P. 
Chen, C. Chu, and C. C. Hsu, "A novel leakage 
current separation technique in a direct tunneling 
regime gate oxide SONOS memory cell," in 
IEDM Tech. Dig., pp. 617 - 620, 2003. 
[3]  E. J. Prinz, G. L. Chindalore, K. Harber, C. M. 
Hong, C. B. Li, and C. T. Swift, “An embedded 
90 nm SONOS Flash EEPROM utilizing hot 
electron injection programming and 2-sided hot 
hole injection erase,” in Proc. IEEE NVSMW, 
2003, pp. 56–57. 
[4]  R. Bez,.; E. Camerlenghi; A.Modelli, A. 
Visconti, “Introduction to flash memory,” Proc. 
IEEE, vol. 91, pp. 489 -502, 2003. 
[5]  C. Y. Liu, T. C. Lu, and R. Liu, “Non-volatile 
memory technology – today and tomorrow,” in 
Proc. IEEE-IPFA, 2006, pp. 18 -23. 
 
 
 
 
 
 
 
 
 
