###############################################################################
### Altium HDL Synthesizer 1.0.0.1
### Copyright (C) 2005, Altium Limited. All Rights Reserved
###############################################################################
### Timestamp: 5/27/2010 5:53:22 PM
###############################################################################
### Options:
###
### Synthesizing Point4_Lambert_PLD_Project for CoolRunnerXPLA3
### Entity                  : Point4_Lambert_PLD_Project
### Verilog95               : False
### VHDL87                  : False
### Insert Toplevel Buffers : True
### RAM Inference           : Block

###############################################################################
### Compilation Report
###############################################################################

analyzing entity point4_lambert_pld_project
analyzing architecture structure
###############################################################################
### Elaboration Report
###############################################################################

executing Point4_Lambert_PLD_Project(structure)

###############################################################################
### Synthesis Report
###############################################################################

###############################################################################
### Optimization Report

optimizing "Point4_Lambert_PLD_Project"
 
###############################################################################
### Design Statistics
###############################################################################
 
MacroCells:     
    CDIV256     : 1
    FDC         : 3
    AND2S       : 6
    CB8CLEDB    : 3
    XOR2S       : 1
    FD8B        : 3
    OR2S        : 1
    CDIV128DC50 : 1
    INV         : 12
    FD2CS       : 1
    LDC         : 3
                
Area Estimates: 
 
###############################################################################
 
formating EDIF....                            

###############################################################################
Synthesis successful
###############################################################################
