# Лабораторная работа №5: Аппаратная реализация на VHDL с помощью САПР QUARTUS выданного алгоритма и его программная реализация в командах процессора DP32 с помощью системы Active-CAD и поведенческой VHDL-модели процессора.<br><br><br>


## Теоретическая часть:<br>
### В данной лабораторной работе необходимо реализовать выданный преподавателем алгоритм на vhdl, кодах dp32 и c/c++. В моём случае требовалось реализовать сортировку вставками. Так же необходимо написать отчёт.<br><br>

## Описание папок и файлов:<br>
### c++ - в папке содержится только main.cpp, с реализауией сортировки вставками на c++.<br>
### vhdl - в папке содержится vhd файл с реализацией сортировки вставками и временная диаграмма для тестирования.<br>
### dp32 - в папке содержится файлы описывающие dp32, в memory.vhd храниться код самой сортировки.<br><br>

## Требование к тестированию:<br>
### cpp файл просто компилируем и выполняем. vhd и vwf из vhdl загружаем в проект Quartus II, компилируем и симулируем. Все файлы из dp32 заливаем в Active-vhdl, компилируем, выводим актуальные регистры и ячейки памяти в watch. Для vhdl и dp32 Амосов требует пошагового тестирования, при котором выводящаяся в Quartus или Active-vhdl информация на каждом шаге сравнивается с заранее расчитанной последовательностью из отчёта<br><br>

## Вопросы:<br>
### Вопросов опять не было<br><br><br>
