# Frame Structure & RF handler
##  Describe the overall processing of STLC
**1. 1x2 STLC System**
> STLC는 Tx에서 Channel State Information (CSI)를 알아야하므로 DownLink(DL) 뿐만 아니라 Rx에서 Tx로  데이터를 전송하는 Uplink(UL)가 필요하다.

![](https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/STLC_overall.png)  

**2. overall processing of STLC**

<p align="center"><img scr="https://github.com/dbwpdls22/NR_Modulation/blob/main/STLC/Figs/overall_processing.png"><\p>
 

→ Tx에서는 UL의 실려온 pilot을 이용하여 CSI 추정

→ 추정한 CSI를 이용하여 Encoding 처리 후 전송 

→ Rx에서는 DL의 data를 Decoding  

![](https://github.com/prizesilvers2/NR_Modulation/blob/main/Figs/decodingScheme.png)

> STLC를 적용하면 Rx의 channel estimation 과정이 생략될 뿐만 아니라 Decoding 연산이 더하기와 빼기로만 가능해져 계산 복잡도가 크게 감소된다.

##  Frame Structure & RF handler 설명 

**1. STLC 구현을 위한 Frame Structure 설계** 

→ STLC에서는 UL와 DL가 모두 필요

→ Slot #0 과 #2를 DL를 위한 Slot으로, Slot #1 과 #3를 UL를 위한 Slot으로 사용

![](https://github.com/prizesilvers2/NR_Modulation/blob/main/Figs/framestructure.png)

> 1 SubFrame = 4 Slots
> 
> 1 Slot = 14 Symbols
> 
> 1 Symbol = 15360 Samples
>  
> 한 Slot에 할당된 시간 : 1ms

**2. STLC 구현을 위한 RF state handler 설계** 

→ 현재 15360개의 Sample을 A : B : C = 3 : 6 : 5 비율로 나누어 처리 중 

→ UL의 데이터를 바탕으로 추정한 CSI가 DL slot에서도 coherent time 이내로 들어오기 위해서는 C 구간의 길이가 최소가 되어야 함

>  A : 송신과 수신 사이 하드웨어 상태를 전환하는데 필요한 시간 (Guard Time)
>
> B : 송신단이 보낸 데이터를 읽어오는 구간 
>
> C :  SchedulTime + send Margin

> SchedulTime : 읽어온 데이터를 바탕으로 채널을 추정하고 이를 이용하여 modulation 처리하는데 필요한 시간
>
> SendMargin : 변조 처리를 거친 data를 USRP에 보내는데 필요한 최소한의 시간


## 코드 구현 ( C )

**1. Frame Structure**
**1-1) NPHY_thread_L1()**
```c
fdbk_pattern = 0xA; //bitmap of slots for feedback channel
```
→ UL 와 DL가 번갈아 위치하도록 설계 

> 0x는 16진수를 의미하므로 0xA를 2진수로 바꾸어 표현하면 1010이 된다.
> 

**2. RF handler**
**2-1) NPHY_thread_L1()**
```c
fdbk_width = nhal_fdbkWidth_3_6_5;
```
→ RF handler의 비율을 결정 ( A : B : C = 3 : 6 : 5 )
 
**2-2) NHAL_RFcmd_on()**
```c
switch(fdbk_width)
{
   case nhal_fdbkWidth_1_2_1:
      nhal_rfic_ix->woReg.fdbkOffset = samples_per_slot/4;
      nhal_rfic_ix->woReg.fdbkDuration = samples_per_slot/2;
      break;
   case nhal_fdbkWidth_3_5_6:
      nhal_rfic_ix->woReg.fdbkOffset = samples_per_slot*3/14;
      nhal_rfic_ix->woReg.fdbkDuration = samples_per_slot*5/14;
      break;
   case nhal_fdbkWidth_3_6_5:
      nhal_rfic_ix->woReg.fdbkOffset = samples_per_slot*3/14;
      nhal_rfic_ix->woReg.fdbkDuration = samples_per_slot*6/14;
      break;
   default:
      LOG_E(PHY, "[ERROR] configuration fail : invalid feedback width (%i)\n", fdbk_width);
      return -1;
      break;
}
```
→  PHY 단에서 정해진 비율에 따라 fdbkoffset(A)과  fdbkDuration(B) 구간에 해당하는 sample의 개수 결정 

**2-3) vrf_configInit()**
```c
#ifdef MOD_STBC
#define VRF_IQSENDMARGIN         250 //us
#else
#define VRF_IQSENDMARGIN         250 //us
#endif
#define VRF_MINSCHEDTIME         100 //us
```
 → vThread_RF.c에서 VRF_IQSENDMARGIN과 VRF_MINSCHEDTIME 값을 define
```c
vrf_IQSendMargin = (uint32_t)(VRF_IQSENDMARGIN*(vrf_rfDevcfg[0].sample_rate/1000000.0));
vrf_SchedTimeSample = (uint32_t)(VRF_MINSCHEDTIME*(vrf_rfDevcfg[0].sample_rate/1000000.0));
vrf_SchedTime = VRF_MINSCHEDTIME;
```
→  VRF_IQSENDMARGIN과 VRF_MINSCHEDTIME에 따라 vrf_IQSendMargin 과  vrf_SchedTimeSample에 해당하는 sample의 개수  결정 
