<html lang="fr">
    <head>
        <meta charset="utf-8"/>
        <link rel="shortcut icon" type="image/ico" href="images/degree.png"/>
        <title>Soutenance de thèse - Bruno FERRES</title>
    </head>
    <body>
        <div>
                <h3><u>Soutenance de thèse - "Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA"</u></h3>
                
                <p>Ma soutenance de thèse pour l'obtention du grade de docteur de l'Université Grenoble Alpes a eu lieu le <b>mercredi 23 mars 2022</b> à <b>10h00</b>, dans <b>l'amphitéâtre Gosse du site Viallet de Grenoble INP</b> (<i><a href="https://www.grenoble-inp.fr/fr/acces-itineraires/amphi-gosse">plan d'accès</a></i>).</p>
                <p>Mes travaux ont été menés dans l'équipe <b><a href="http://tima.imag.fr/sls/">System Level Synthesis</a></b> du laboratoire <a href="http://tima.imag.fr">TIMA</a>, sous la direction de <a href="http://tima.imag.fr/sls/member/frederic-rousseau/">Frédéric Rousseau</a> et la supervision d'<a href="http://tima.imag.fr/sls/member/olivier-muller/">Olivier Muller</a>.
                <p>Le support de la présentation reste disponible <b><a href="slides.pdf">ici (en anglais)</a></b>.</p>
                <p>Le manuscrit (en anglais) est disponible <b><a href="https://www.theses.fr/s208021">ici</a></b>, et un résumé en français est disponible <b><a href="resume_francais.pdf">ici</a></b>.
                <h4><u>Résumé :</u></h4>
                <div>
                    Les accélérateurs matériels à base de FPGA s’imposent actuellement comme alternative à haute efficacité énergétique aux processeurs généralistes.
                    Cependant, les méthodologies de développement matériel souffrent d’un grand retard par rapport à leurs pendants logiciels, et des initiatives sont nécessaires afin d’accroire la productivité des concepteurs.
                    Dans cette thèse, nous explorons les possibilités que les nouveaux langages de construction matérielle ouvrent pour le monde de la conception numérique, notamment en permettant l’usage de fonctionnalités de haut niveau.
                    Nous proposons une analyse de différentes métriques et méthodologies d’estimation, et nous intéressons plus particulièrement à ce que ces nouveaux langages peuvent apporter au domaine de l’exploration d’espace de conception.
                    Un logiciel démonstrateur (QECE) est développé et utilisé afin de démontrer l'utilisabilité de notre méthodologie sur différents noyaux applicatifs.
                </div>
        </div>
        </br>
        <hr>
        <div>
                <h3><u>PhD Defense - "Leveraging Hardware Construction Languages for Flexible Design Space Exploration on FPGA"</u></h3>
                
                <p>My thesis defense to obtain the rank of doctor of the <i>Université Grenoble Alpes</i> took place on <b>wednesday, march 23rd 2022</b> at <b>10 AM</b>, in the <b>Gosse auditorium, at Grenoble INP - Viallet</b> (<i><a href="https://www.grenoble-inp.fr/fr/acces-itineraires/amphi-gosse">access (in French)</a></i>).</p>
                <p>My work has been done in the <b><a href="http://tima.imag.fr/sls/">System Level Synthesis team</a></b>, at <a href="http://tima.imag.fr">TIMA</a> laboratory, and was directed by <a href="http://tima.imag.fr/sls/member/frederic-rousseau/">Frédéric Rousseau</a> and advised by <a href="http://tima.imag.fr/sls/member/olivier-muller/">Olivier Muller</a>.
                <p>The slides for the presentation can still be found <b><a href="slides.pdf">here (in English !)</a></b>.</p>
                <p>The thesis itself can be found <b><a href="https://www.theses.fr/s208021">here</a></b>.
                <h4><u>Abstract :</u></h4>
                <div>
                    FPGA based accelerators are imposing themselves as energy efficient alternatives to general purpose CPU.
                    However, hardware developement methodologies are still way behind their software counterparts, and initiatives are to be taken to increase hardware developers productivity.
                    In this thesis, we explore the possibilities that emerging Hardware Construction Languages can bring to the hardware world, notably by leveraging high level features such as functional programming or object oriented development.
                    We start with a comprehensive analysis of estimation metrics and methodologies in the context of FPGA development, and then put a particular focus on how such paradigm can be used for design space exploration, introducing two complementary methodologies — meta design and meta exploration — for such usage.
                    A software demonstrator, QECE, has been developped and used to demonstrate usability of those methodologies in various use cases based on custom made applicative kernels.
                </div>
        </div>
        </br>
        <hr>
        </br></br>
        <div style="text-align:center">
            <a href="index.html?lang=french">Retourner à l'accueil</a>/<a href="index.html?lang=english">Return to home</a>
        </div>
    </body>
</html>
