

================================================================
== Vitis HLS Report for 'top_kernel'
================================================================
* Date:           Sun Feb  1 18:45:43 2026

* Version:        2025.1.1 (Build 6214317 on Sep 11 2025)
* Project:        project_1
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    62618|    62618|  0.626 ms|  0.626 ms|  62619|  62619|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+
        |                                                                  |                                                      |  Latency (cycles) |  Latency (absolute) |    Interval   |                    Pipeline                    |
        |                             Instance                             |                        Module                        |   min   |   max   |    min   |    max   |  min  |  max  |                      Type                      |
        +------------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+
        |grp_top_kernel_Pipeline_VITIS_LOOP_20_1_VITIS_LOOP_21_2_fu_729    |top_kernel_Pipeline_VITIS_LOOP_20_1_VITIS_LOOP_21_2   |    16387|    16387|  0.164 ms|  0.164 ms|  16385|  16385|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_32_4_fu_740                    |top_kernel_Pipeline_VITIS_LOOP_32_4                   |       19|       19|  0.190 us|  0.190 us|     17|     17|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_42_5_fu_750                    |top_kernel_Pipeline_VITIS_LOOP_42_5                   |       59|       59|  0.590 us|  0.590 us|     17|     17|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_54_7_fu_890                    |top_kernel_Pipeline_VITIS_LOOP_54_7                   |       67|       67|  0.670 us|  0.670 us|     65|     65|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_64_8_fu_1024                   |top_kernel_Pipeline_VITIS_LOOP_64_8                   |       67|       67|  0.670 us|  0.670 us|     65|     65|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_71_9_VITIS_LOOP_72_10_fu_1163  |top_kernel_Pipeline_VITIS_LOOP_71_9_VITIS_LOOP_72_10  |    16387|    16387|  0.164 ms|  0.164 ms|  16385|  16385|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +------------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_28_3  |    20992|    20992|        82|          -|          -|   256|        no|
        |- VITIS_LOOP_50_6  |     8832|     8832|       138|          -|          -|    64|        no|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|    234|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|    4|   14905|  16314|    0|
|Memory           |      304|    -|       0|      0|    0|
|Multiplexer      |        -|    -|       0|  10495|    -|
|Register         |        -|    -|     300|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      306|    4|   15205|  27043|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       70|    1|      10|     38|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |                             Instance                             |                        Module                        | BRAM_18K| DSP|   FF  |  LUT  | URAM|
    +------------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |A_m_axi_U                                                         |A_m_axi                                               |        2|   0|    671|    637|    0|
    |C_m_axi_U                                                         |C_m_axi                                               |        0|   0|    611|    666|    0|
    |control_s_axi_U                                                   |control_s_axi                                         |        0|   0|    176|    296|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_20_1_VITIS_LOOP_21_2_fu_729    |top_kernel_Pipeline_VITIS_LOOP_20_1_VITIS_LOOP_21_2   |        0|   0|     61|    172|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_32_4_fu_740                    |top_kernel_Pipeline_VITIS_LOOP_32_4                   |        0|   0|     73|    529|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_42_5_fu_750                    |top_kernel_Pipeline_VITIS_LOOP_42_5                   |        0|   0|  12995|  10300|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_54_7_fu_890                    |top_kernel_Pipeline_VITIS_LOOP_54_7                   |        0|   0|     93|   1623|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_64_8_fu_1024                   |top_kernel_Pipeline_VITIS_LOOP_64_8                   |        0|   4|    163|   1862|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_71_9_VITIS_LOOP_72_10_fu_1163  |top_kernel_Pipeline_VITIS_LOOP_71_9_VITIS_LOOP_72_10  |        0|   0|     62|    229|    0|
    +------------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |Total                                                             |                                                      |        2|   4|  14905|  16314|    0|
    +------------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |A_1_46_U   |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |A_1_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |A_2_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |A_3_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |C_1_47_U   |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |C_1_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |C_2_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |C_3_U      |A_1_46_RAM_AUTO_1R1W  |        6|  0|   0|    0|  4096|   24|     1|        98304|
    |tmp_U      |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_1_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_2_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_3_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_4_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_5_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_6_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_7_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_8_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_9_U    |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_10_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_11_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_12_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_13_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_14_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_15_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_16_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_17_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_18_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_19_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_20_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_21_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_22_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_23_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_24_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_25_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_26_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_27_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_28_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_29_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_30_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_31_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_32_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_33_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_34_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_35_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_36_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_37_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_38_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_39_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_40_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_41_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_42_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_43_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_44_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_45_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_46_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_47_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_48_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_49_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_50_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_51_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_52_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_53_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_54_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_55_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_56_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_57_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_58_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_59_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_60_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_61_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_62_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_63_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_64_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_65_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_66_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_67_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_68_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_69_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_70_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_71_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_72_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_73_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_74_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_75_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_76_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_77_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_78_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_79_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_80_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_81_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_82_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_83_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_84_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_85_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_86_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_87_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_88_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_89_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_90_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_91_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_92_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_93_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_94_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_95_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_96_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_97_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_98_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_99_U   |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_100_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_101_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_102_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_103_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_104_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_105_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_106_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_107_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_108_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_109_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_110_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_111_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_112_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_113_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_114_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_115_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_116_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_117_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_118_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_119_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_120_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_121_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_122_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_123_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_124_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_125_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_126_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    |tmp_127_U  |tmp_RAM_AUTO_1R1W     |        2|  0|   0|    0|   128|   24|     1|         3072|
    +-----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                      |      304|  0|   0|    0| 49152| 3264|   136|      1179648|
    +-----------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+----+---+----+------------+------------+
    |      Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+----+---+----+------------+------------+
    |add_ln28_fu_1208_p2     |         +|   0|  0|  16|           9|           1|
    |add_ln39_fu_1250_p2     |         +|   0|  0|  32|          25|          15|
    |add_ln50_fu_1320_p2     |         +|   0|  0|  14|           7|           1|
    |sub_ln61_1_fu_1384_p2   |         -|   0|  0|  24|           1|          17|
    |sub_ln61_fu_1364_p2     |         -|   0|  0|  45|           1|          38|
    |and_ln39_fu_1282_p2     |       and|   0|  0|   2|           1|           1|
    |icmp_ln28_fu_1202_p2    |      icmp|   0|  0|  17|           9|          10|
    |icmp_ln50_fu_1314_p2    |      icmp|   0|  0|  15|           7|           8|
    |denom_1_fu_1302_p3      |    select|   0|  0|  24|           1|          24|
    |scale_fu_1404_p3        |    select|   0|  0|  17|           1|          17|
    |select_ln39_fu_1294_p3  |    select|   0|  0|  24|           1|          23|
    |xor_ln39_1_fu_1288_p2   |       xor|   0|  0|   2|           1|           1|
    |xor_ln39_fu_1276_p2     |       xor|   0|  0|   2|           1|           2|
    +------------------------+----------+----+---+----+------------+------------+
    |Total                   |          |   0|  0| 234|          65|         158|
    +------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +------------------+-----+-----------+-----+-----------+
    |       Name       | LUT | Input Size| Bits| Total Bits|
    +------------------+-----+-----------+-----+-----------+
    |A_0_ARADDR        |   14|          3|   64|        192|
    |A_0_ARLEN         |   14|          3|   32|         96|
    |A_0_ARVALID       |   14|          3|    1|          3|
    |A_0_RREADY        |    9|          2|    1|          2|
    |A_1_46_address0   |   20|          4|   12|         48|
    |A_1_46_ce0        |   20|          4|    1|          4|
    |A_1_46_we0        |    9|          2|    1|          2|
    |A_1_address0      |   20|          4|   12|         48|
    |A_1_ce0           |   20|          4|    1|          4|
    |A_1_we0           |    9|          2|    1|          2|
    |A_2_address0      |   20|          4|   12|         48|
    |A_2_ce0           |   20|          4|    1|          4|
    |A_2_we0           |    9|          2|    1|          2|
    |A_3_address0      |   20|          4|   12|         48|
    |A_3_ce0           |   20|          4|    1|          4|
    |A_3_we0           |    9|          2|    1|          2|
    |A_blk_n_AR        |    9|          2|    1|          2|
    |C_0_AWADDR        |   14|          3|   64|        192|
    |C_0_AWLEN         |   14|          3|   32|         96|
    |C_0_AWVALID       |   14|          3|    1|          3|
    |C_0_BREADY        |   14|          3|    1|          3|
    |C_0_WVALID        |    9|          2|    1|          2|
    |C_1_47_address0   |   14|          3|   12|         36|
    |C_1_47_ce0        |   14|          3|    1|          3|
    |C_1_47_we0        |    9|          2|    1|          2|
    |C_1_address0      |   14|          3|   12|         36|
    |C_1_ce0           |   14|          3|    1|          3|
    |C_1_we0           |    9|          2|    1|          2|
    |C_2_address0      |   14|          3|   12|         36|
    |C_2_ce0           |   14|          3|    1|          3|
    |C_2_we0           |    9|          2|    1|          2|
    |C_3_address0      |   14|          3|   12|         36|
    |C_3_ce0           |   14|          3|    1|          3|
    |C_3_we0           |    9|          2|    1|          2|
    |C_blk_n_AW        |    9|          2|    1|          2|
    |C_blk_n_B         |    9|          2|    1|          2|
    |ap_NS_fsm         |  134|         28|    1|         28|
    |i_1_fu_138        |    9|          2|    9|         18|
    |j_1_fu_694        |    9|          2|    7|         14|
    |tmp_100_address0  |   20|          4|    7|         28|
    |tmp_100_address1  |   14|          3|    7|         21|
    |tmp_100_ce0       |   20|          4|    1|          4|
    |tmp_100_ce1       |   14|          3|    1|          3|
    |tmp_100_we0       |    9|          2|    1|          2|
    |tmp_101_address0  |   20|          4|    7|         28|
    |tmp_101_address1  |   14|          3|    7|         21|
    |tmp_101_ce0       |   20|          4|    1|          4|
    |tmp_101_ce1       |   14|          3|    1|          3|
    |tmp_101_we0       |    9|          2|    1|          2|
    |tmp_102_address0  |   20|          4|    7|         28|
    |tmp_102_address1  |   14|          3|    7|         21|
    |tmp_102_ce0       |   20|          4|    1|          4|
    |tmp_102_ce1       |   14|          3|    1|          3|
    |tmp_102_we0       |    9|          2|    1|          2|
    |tmp_103_address0  |   20|          4|    7|         28|
    |tmp_103_address1  |   14|          3|    7|         21|
    |tmp_103_ce0       |   20|          4|    1|          4|
    |tmp_103_ce1       |   14|          3|    1|          3|
    |tmp_103_we0       |    9|          2|    1|          2|
    |tmp_104_address0  |   20|          4|    7|         28|
    |tmp_104_address1  |   14|          3|    7|         21|
    |tmp_104_ce0       |   20|          4|    1|          4|
    |tmp_104_ce1       |   14|          3|    1|          3|
    |tmp_104_we0       |    9|          2|    1|          2|
    |tmp_105_address0  |   20|          4|    7|         28|
    |tmp_105_address1  |   14|          3|    7|         21|
    |tmp_105_ce0       |   20|          4|    1|          4|
    |tmp_105_ce1       |   14|          3|    1|          3|
    |tmp_105_we0       |    9|          2|    1|          2|
    |tmp_106_address0  |   20|          4|    7|         28|
    |tmp_106_address1  |   14|          3|    7|         21|
    |tmp_106_ce0       |   20|          4|    1|          4|
    |tmp_106_ce1       |   14|          3|    1|          3|
    |tmp_106_we0       |    9|          2|    1|          2|
    |tmp_107_address0  |   20|          4|    7|         28|
    |tmp_107_address1  |   14|          3|    7|         21|
    |tmp_107_ce0       |   20|          4|    1|          4|
    |tmp_107_ce1       |   14|          3|    1|          3|
    |tmp_107_we0       |    9|          2|    1|          2|
    |tmp_108_address0  |   20|          4|    7|         28|
    |tmp_108_address1  |   14|          3|    7|         21|
    |tmp_108_ce0       |   20|          4|    1|          4|
    |tmp_108_ce1       |   14|          3|    1|          3|
    |tmp_108_we0       |    9|          2|    1|          2|
    |tmp_109_address0  |   20|          4|    7|         28|
    |tmp_109_address1  |   14|          3|    7|         21|
    |tmp_109_ce0       |   20|          4|    1|          4|
    |tmp_109_ce1       |   14|          3|    1|          3|
    |tmp_109_we0       |    9|          2|    1|          2|
    |tmp_10_address0   |   20|          4|    7|         28|
    |tmp_10_address1   |   14|          3|    7|         21|
    |tmp_10_ce0        |   20|          4|    1|          4|
    |tmp_10_ce1        |   14|          3|    1|          3|
    |tmp_10_we0        |    9|          2|    1|          2|
    |tmp_110_address0  |   20|          4|    7|         28|
    |tmp_110_address1  |   14|          3|    7|         21|
    |tmp_110_ce0       |   20|          4|    1|          4|
    |tmp_110_ce1       |   14|          3|    1|          3|
    |tmp_110_we0       |    9|          2|    1|          2|
    |tmp_111_address0  |   20|          4|    7|         28|
    |tmp_111_address1  |   14|          3|    7|         21|
    |tmp_111_ce0       |   20|          4|    1|          4|
    |tmp_111_ce1       |   14|          3|    1|          3|
    |tmp_111_we0       |    9|          2|    1|          2|
    |tmp_112_address0  |   20|          4|    7|         28|
    |tmp_112_address1  |   14|          3|    7|         21|
    |tmp_112_ce0       |   20|          4|    1|          4|
    |tmp_112_ce1       |   14|          3|    1|          3|
    |tmp_112_we0       |    9|          2|    1|          2|
    |tmp_113_address0  |   20|          4|    7|         28|
    |tmp_113_address1  |   14|          3|    7|         21|
    |tmp_113_ce0       |   20|          4|    1|          4|
    |tmp_113_ce1       |   14|          3|    1|          3|
    |tmp_113_we0       |    9|          2|    1|          2|
    |tmp_114_address0  |   20|          4|    7|         28|
    |tmp_114_address1  |   14|          3|    7|         21|
    |tmp_114_ce0       |   20|          4|    1|          4|
    |tmp_114_ce1       |   14|          3|    1|          3|
    |tmp_114_we0       |    9|          2|    1|          2|
    |tmp_115_address0  |   20|          4|    7|         28|
    |tmp_115_address1  |   14|          3|    7|         21|
    |tmp_115_ce0       |   20|          4|    1|          4|
    |tmp_115_ce1       |   14|          3|    1|          3|
    |tmp_115_we0       |    9|          2|    1|          2|
    |tmp_116_address0  |   20|          4|    7|         28|
    |tmp_116_address1  |   14|          3|    7|         21|
    |tmp_116_ce0       |   20|          4|    1|          4|
    |tmp_116_ce1       |   14|          3|    1|          3|
    |tmp_116_we0       |    9|          2|    1|          2|
    |tmp_117_address0  |   20|          4|    7|         28|
    |tmp_117_address1  |   14|          3|    7|         21|
    |tmp_117_ce0       |   20|          4|    1|          4|
    |tmp_117_ce1       |   14|          3|    1|          3|
    |tmp_117_we0       |    9|          2|    1|          2|
    |tmp_118_address0  |   20|          4|    7|         28|
    |tmp_118_address1  |   14|          3|    7|         21|
    |tmp_118_ce0       |   20|          4|    1|          4|
    |tmp_118_ce1       |   14|          3|    1|          3|
    |tmp_118_we0       |    9|          2|    1|          2|
    |tmp_119_address0  |   20|          4|    7|         28|
    |tmp_119_address1  |   14|          3|    7|         21|
    |tmp_119_ce0       |   20|          4|    1|          4|
    |tmp_119_ce1       |   14|          3|    1|          3|
    |tmp_119_we0       |    9|          2|    1|          2|
    |tmp_11_address0   |   20|          4|    7|         28|
    |tmp_11_address1   |   14|          3|    7|         21|
    |tmp_11_ce0        |   20|          4|    1|          4|
    |tmp_11_ce1        |   14|          3|    1|          3|
    |tmp_11_we0        |    9|          2|    1|          2|
    |tmp_120_address0  |   20|          4|    7|         28|
    |tmp_120_address1  |   14|          3|    7|         21|
    |tmp_120_ce0       |   20|          4|    1|          4|
    |tmp_120_ce1       |   14|          3|    1|          3|
    |tmp_120_we0       |    9|          2|    1|          2|
    |tmp_121_address0  |   20|          4|    7|         28|
    |tmp_121_address1  |   14|          3|    7|         21|
    |tmp_121_ce0       |   20|          4|    1|          4|
    |tmp_121_ce1       |   14|          3|    1|          3|
    |tmp_121_we0       |    9|          2|    1|          2|
    |tmp_122_address0  |   20|          4|    7|         28|
    |tmp_122_address1  |   14|          3|    7|         21|
    |tmp_122_ce0       |   20|          4|    1|          4|
    |tmp_122_ce1       |   14|          3|    1|          3|
    |tmp_122_we0       |    9|          2|    1|          2|
    |tmp_123_address0  |   20|          4|    7|         28|
    |tmp_123_address1  |   14|          3|    7|         21|
    |tmp_123_ce0       |   20|          4|    1|          4|
    |tmp_123_ce1       |   14|          3|    1|          3|
    |tmp_123_we0       |    9|          2|    1|          2|
    |tmp_124_address0  |   20|          4|    7|         28|
    |tmp_124_address1  |   14|          3|    7|         21|
    |tmp_124_ce0       |   20|          4|    1|          4|
    |tmp_124_ce1       |   14|          3|    1|          3|
    |tmp_124_we0       |    9|          2|    1|          2|
    |tmp_125_address0  |   20|          4|    7|         28|
    |tmp_125_address1  |   14|          3|    7|         21|
    |tmp_125_ce0       |   20|          4|    1|          4|
    |tmp_125_ce1       |   14|          3|    1|          3|
    |tmp_125_we0       |    9|          2|    1|          2|
    |tmp_126_address0  |   20|          4|    7|         28|
    |tmp_126_address1  |   14|          3|    7|         21|
    |tmp_126_ce0       |   20|          4|    1|          4|
    |tmp_126_ce1       |   14|          3|    1|          3|
    |tmp_126_we0       |    9|          2|    1|          2|
    |tmp_127_address0  |   20|          4|    7|         28|
    |tmp_127_address1  |   14|          3|    7|         21|
    |tmp_127_ce0       |   20|          4|    1|          4|
    |tmp_127_ce1       |   14|          3|    1|          3|
    |tmp_127_we0       |    9|          2|    1|          2|
    |tmp_12_address0   |   20|          4|    7|         28|
    |tmp_12_address1   |   14|          3|    7|         21|
    |tmp_12_ce0        |   20|          4|    1|          4|
    |tmp_12_ce1        |   14|          3|    1|          3|
    |tmp_12_we0        |    9|          2|    1|          2|
    |tmp_13_address0   |   20|          4|    7|         28|
    |tmp_13_address1   |   14|          3|    7|         21|
    |tmp_13_ce0        |   20|          4|    1|          4|
    |tmp_13_ce1        |   14|          3|    1|          3|
    |tmp_13_we0        |    9|          2|    1|          2|
    |tmp_14_address0   |   20|          4|    7|         28|
    |tmp_14_address1   |   14|          3|    7|         21|
    |tmp_14_ce0        |   20|          4|    1|          4|
    |tmp_14_ce1        |   14|          3|    1|          3|
    |tmp_14_we0        |    9|          2|    1|          2|
    |tmp_15_address0   |   20|          4|    7|         28|
    |tmp_15_address1   |   14|          3|    7|         21|
    |tmp_15_ce0        |   20|          4|    1|          4|
    |tmp_15_ce1        |   14|          3|    1|          3|
    |tmp_15_we0        |    9|          2|    1|          2|
    |tmp_16_address0   |   20|          4|    7|         28|
    |tmp_16_address1   |   14|          3|    7|         21|
    |tmp_16_ce0        |   20|          4|    1|          4|
    |tmp_16_ce1        |   14|          3|    1|          3|
    |tmp_16_we0        |    9|          2|    1|          2|
    |tmp_17_address0   |   20|          4|    7|         28|
    |tmp_17_address1   |   14|          3|    7|         21|
    |tmp_17_ce0        |   20|          4|    1|          4|
    |tmp_17_ce1        |   14|          3|    1|          3|
    |tmp_17_we0        |    9|          2|    1|          2|
    |tmp_18_address0   |   20|          4|    7|         28|
    |tmp_18_address1   |   14|          3|    7|         21|
    |tmp_18_ce0        |   20|          4|    1|          4|
    |tmp_18_ce1        |   14|          3|    1|          3|
    |tmp_18_we0        |    9|          2|    1|          2|
    |tmp_19_address0   |   20|          4|    7|         28|
    |tmp_19_address1   |   14|          3|    7|         21|
    |tmp_19_ce0        |   20|          4|    1|          4|
    |tmp_19_ce1        |   14|          3|    1|          3|
    |tmp_19_we0        |    9|          2|    1|          2|
    |tmp_1_address0    |   20|          4|    7|         28|
    |tmp_1_address1    |   14|          3|    7|         21|
    |tmp_1_ce0         |   20|          4|    1|          4|
    |tmp_1_ce1         |   14|          3|    1|          3|
    |tmp_1_we0         |    9|          2|    1|          2|
    |tmp_20_address0   |   20|          4|    7|         28|
    |tmp_20_address1   |   14|          3|    7|         21|
    |tmp_20_ce0        |   20|          4|    1|          4|
    |tmp_20_ce1        |   14|          3|    1|          3|
    |tmp_20_we0        |    9|          2|    1|          2|
    |tmp_21_address0   |   20|          4|    7|         28|
    |tmp_21_address1   |   14|          3|    7|         21|
    |tmp_21_ce0        |   20|          4|    1|          4|
    |tmp_21_ce1        |   14|          3|    1|          3|
    |tmp_21_we0        |    9|          2|    1|          2|
    |tmp_22_address0   |   20|          4|    7|         28|
    |tmp_22_address1   |   14|          3|    7|         21|
    |tmp_22_ce0        |   20|          4|    1|          4|
    |tmp_22_ce1        |   14|          3|    1|          3|
    |tmp_22_we0        |    9|          2|    1|          2|
    |tmp_23_address0   |   20|          4|    7|         28|
    |tmp_23_address1   |   14|          3|    7|         21|
    |tmp_23_ce0        |   20|          4|    1|          4|
    |tmp_23_ce1        |   14|          3|    1|          3|
    |tmp_23_we0        |    9|          2|    1|          2|
    |tmp_24_address0   |   20|          4|    7|         28|
    |tmp_24_address1   |   14|          3|    7|         21|
    |tmp_24_ce0        |   20|          4|    1|          4|
    |tmp_24_ce1        |   14|          3|    1|          3|
    |tmp_24_we0        |    9|          2|    1|          2|
    |tmp_25_address0   |   20|          4|    7|         28|
    |tmp_25_address1   |   14|          3|    7|         21|
    |tmp_25_ce0        |   20|          4|    1|          4|
    |tmp_25_ce1        |   14|          3|    1|          3|
    |tmp_25_we0        |    9|          2|    1|          2|
    |tmp_26_address0   |   20|          4|    7|         28|
    |tmp_26_address1   |   14|          3|    7|         21|
    |tmp_26_ce0        |   20|          4|    1|          4|
    |tmp_26_ce1        |   14|          3|    1|          3|
    |tmp_26_we0        |    9|          2|    1|          2|
    |tmp_27_address0   |   20|          4|    7|         28|
    |tmp_27_address1   |   14|          3|    7|         21|
    |tmp_27_ce0        |   20|          4|    1|          4|
    |tmp_27_ce1        |   14|          3|    1|          3|
    |tmp_27_we0        |    9|          2|    1|          2|
    |tmp_28_address0   |   20|          4|    7|         28|
    |tmp_28_address1   |   14|          3|    7|         21|
    |tmp_28_ce0        |   20|          4|    1|          4|
    |tmp_28_ce1        |   14|          3|    1|          3|
    |tmp_28_we0        |    9|          2|    1|          2|
    |tmp_29_address0   |   20|          4|    7|         28|
    |tmp_29_address1   |   14|          3|    7|         21|
    |tmp_29_ce0        |   20|          4|    1|          4|
    |tmp_29_ce1        |   14|          3|    1|          3|
    |tmp_29_we0        |    9|          2|    1|          2|
    |tmp_2_address0    |   20|          4|    7|         28|
    |tmp_2_address1    |   14|          3|    7|         21|
    |tmp_2_ce0         |   20|          4|    1|          4|
    |tmp_2_ce1         |   14|          3|    1|          3|
    |tmp_2_we0         |    9|          2|    1|          2|
    |tmp_30_address0   |   20|          4|    7|         28|
    |tmp_30_address1   |   14|          3|    7|         21|
    |tmp_30_ce0        |   20|          4|    1|          4|
    |tmp_30_ce1        |   14|          3|    1|          3|
    |tmp_30_we0        |    9|          2|    1|          2|
    |tmp_31_address0   |   20|          4|    7|         28|
    |tmp_31_address1   |   14|          3|    7|         21|
    |tmp_31_ce0        |   20|          4|    1|          4|
    |tmp_31_ce1        |   14|          3|    1|          3|
    |tmp_31_we0        |    9|          2|    1|          2|
    |tmp_32_address0   |   20|          4|    7|         28|
    |tmp_32_address1   |   14|          3|    7|         21|
    |tmp_32_ce0        |   20|          4|    1|          4|
    |tmp_32_ce1        |   14|          3|    1|          3|
    |tmp_32_we0        |    9|          2|    1|          2|
    |tmp_33_address0   |   20|          4|    7|         28|
    |tmp_33_address1   |   14|          3|    7|         21|
    |tmp_33_ce0        |   20|          4|    1|          4|
    |tmp_33_ce1        |   14|          3|    1|          3|
    |tmp_33_we0        |    9|          2|    1|          2|
    |tmp_34_address0   |   20|          4|    7|         28|
    |tmp_34_address1   |   14|          3|    7|         21|
    |tmp_34_ce0        |   20|          4|    1|          4|
    |tmp_34_ce1        |   14|          3|    1|          3|
    |tmp_34_we0        |    9|          2|    1|          2|
    |tmp_35_address0   |   20|          4|    7|         28|
    |tmp_35_address1   |   14|          3|    7|         21|
    |tmp_35_ce0        |   20|          4|    1|          4|
    |tmp_35_ce1        |   14|          3|    1|          3|
    |tmp_35_we0        |    9|          2|    1|          2|
    |tmp_36_address0   |   20|          4|    7|         28|
    |tmp_36_address1   |   14|          3|    7|         21|
    |tmp_36_ce0        |   20|          4|    1|          4|
    |tmp_36_ce1        |   14|          3|    1|          3|
    |tmp_36_we0        |    9|          2|    1|          2|
    |tmp_37_address0   |   20|          4|    7|         28|
    |tmp_37_address1   |   14|          3|    7|         21|
    |tmp_37_ce0        |   20|          4|    1|          4|
    |tmp_37_ce1        |   14|          3|    1|          3|
    |tmp_37_we0        |    9|          2|    1|          2|
    |tmp_38_address0   |   20|          4|    7|         28|
    |tmp_38_address1   |   14|          3|    7|         21|
    |tmp_38_ce0        |   20|          4|    1|          4|
    |tmp_38_ce1        |   14|          3|    1|          3|
    |tmp_38_we0        |    9|          2|    1|          2|
    |tmp_39_address0   |   20|          4|    7|         28|
    |tmp_39_address1   |   14|          3|    7|         21|
    |tmp_39_ce0        |   20|          4|    1|          4|
    |tmp_39_ce1        |   14|          3|    1|          3|
    |tmp_39_we0        |    9|          2|    1|          2|
    |tmp_3_address0    |   20|          4|    7|         28|
    |tmp_3_address1    |   14|          3|    7|         21|
    |tmp_3_ce0         |   20|          4|    1|          4|
    |tmp_3_ce1         |   14|          3|    1|          3|
    |tmp_3_we0         |    9|          2|    1|          2|
    |tmp_40_address0   |   20|          4|    7|         28|
    |tmp_40_address1   |   14|          3|    7|         21|
    |tmp_40_ce0        |   20|          4|    1|          4|
    |tmp_40_ce1        |   14|          3|    1|          3|
    |tmp_40_we0        |    9|          2|    1|          2|
    |tmp_41_address0   |   20|          4|    7|         28|
    |tmp_41_address1   |   14|          3|    7|         21|
    |tmp_41_ce0        |   20|          4|    1|          4|
    |tmp_41_ce1        |   14|          3|    1|          3|
    |tmp_41_we0        |    9|          2|    1|          2|
    |tmp_42_address0   |   20|          4|    7|         28|
    |tmp_42_address1   |   14|          3|    7|         21|
    |tmp_42_ce0        |   20|          4|    1|          4|
    |tmp_42_ce1        |   14|          3|    1|          3|
    |tmp_42_we0        |    9|          2|    1|          2|
    |tmp_43_address0   |   20|          4|    7|         28|
    |tmp_43_address1   |   14|          3|    7|         21|
    |tmp_43_ce0        |   20|          4|    1|          4|
    |tmp_43_ce1        |   14|          3|    1|          3|
    |tmp_43_we0        |    9|          2|    1|          2|
    |tmp_44_address0   |   20|          4|    7|         28|
    |tmp_44_address1   |   14|          3|    7|         21|
    |tmp_44_ce0        |   20|          4|    1|          4|
    |tmp_44_ce1        |   14|          3|    1|          3|
    |tmp_44_we0        |    9|          2|    1|          2|
    |tmp_45_address0   |   20|          4|    7|         28|
    |tmp_45_address1   |   14|          3|    7|         21|
    |tmp_45_ce0        |   20|          4|    1|          4|
    |tmp_45_ce1        |   14|          3|    1|          3|
    |tmp_45_we0        |    9|          2|    1|          2|
    |tmp_46_address0   |   20|          4|    7|         28|
    |tmp_46_address1   |   14|          3|    7|         21|
    |tmp_46_ce0        |   20|          4|    1|          4|
    |tmp_46_ce1        |   14|          3|    1|          3|
    |tmp_46_we0        |    9|          2|    1|          2|
    |tmp_47_address0   |   20|          4|    7|         28|
    |tmp_47_address1   |   14|          3|    7|         21|
    |tmp_47_ce0        |   20|          4|    1|          4|
    |tmp_47_ce1        |   14|          3|    1|          3|
    |tmp_47_we0        |    9|          2|    1|          2|
    |tmp_48_address0   |   20|          4|    7|         28|
    |tmp_48_address1   |   14|          3|    7|         21|
    |tmp_48_ce0        |   20|          4|    1|          4|
    |tmp_48_ce1        |   14|          3|    1|          3|
    |tmp_48_we0        |    9|          2|    1|          2|
    |tmp_49_address0   |   20|          4|    7|         28|
    |tmp_49_address1   |   14|          3|    7|         21|
    |tmp_49_ce0        |   20|          4|    1|          4|
    |tmp_49_ce1        |   14|          3|    1|          3|
    |tmp_49_we0        |    9|          2|    1|          2|
    |tmp_4_address0    |   20|          4|    7|         28|
    |tmp_4_address1    |   14|          3|    7|         21|
    |tmp_4_ce0         |   20|          4|    1|          4|
    |tmp_4_ce1         |   14|          3|    1|          3|
    |tmp_4_we0         |    9|          2|    1|          2|
    |tmp_50_address0   |   20|          4|    7|         28|
    |tmp_50_address1   |   14|          3|    7|         21|
    |tmp_50_ce0        |   20|          4|    1|          4|
    |tmp_50_ce1        |   14|          3|    1|          3|
    |tmp_50_we0        |    9|          2|    1|          2|
    |tmp_51_address0   |   20|          4|    7|         28|
    |tmp_51_address1   |   14|          3|    7|         21|
    |tmp_51_ce0        |   20|          4|    1|          4|
    |tmp_51_ce1        |   14|          3|    1|          3|
    |tmp_51_we0        |    9|          2|    1|          2|
    |tmp_52_address0   |   20|          4|    7|         28|
    |tmp_52_address1   |   14|          3|    7|         21|
    |tmp_52_ce0        |   20|          4|    1|          4|
    |tmp_52_ce1        |   14|          3|    1|          3|
    |tmp_52_we0        |    9|          2|    1|          2|
    |tmp_53_address0   |   20|          4|    7|         28|
    |tmp_53_address1   |   14|          3|    7|         21|
    |tmp_53_ce0        |   20|          4|    1|          4|
    |tmp_53_ce1        |   14|          3|    1|          3|
    |tmp_53_we0        |    9|          2|    1|          2|
    |tmp_54_address0   |   20|          4|    7|         28|
    |tmp_54_address1   |   14|          3|    7|         21|
    |tmp_54_ce0        |   20|          4|    1|          4|
    |tmp_54_ce1        |   14|          3|    1|          3|
    |tmp_54_we0        |    9|          2|    1|          2|
    |tmp_55_address0   |   20|          4|    7|         28|
    |tmp_55_address1   |   14|          3|    7|         21|
    |tmp_55_ce0        |   20|          4|    1|          4|
    |tmp_55_ce1        |   14|          3|    1|          3|
    |tmp_55_we0        |    9|          2|    1|          2|
    |tmp_56_address0   |   20|          4|    7|         28|
    |tmp_56_address1   |   14|          3|    7|         21|
    |tmp_56_ce0        |   20|          4|    1|          4|
    |tmp_56_ce1        |   14|          3|    1|          3|
    |tmp_56_we0        |    9|          2|    1|          2|
    |tmp_57_address0   |   20|          4|    7|         28|
    |tmp_57_address1   |   14|          3|    7|         21|
    |tmp_57_ce0        |   20|          4|    1|          4|
    |tmp_57_ce1        |   14|          3|    1|          3|
    |tmp_57_we0        |    9|          2|    1|          2|
    |tmp_58_address0   |   20|          4|    7|         28|
    |tmp_58_address1   |   14|          3|    7|         21|
    |tmp_58_ce0        |   20|          4|    1|          4|
    |tmp_58_ce1        |   14|          3|    1|          3|
    |tmp_58_we0        |    9|          2|    1|          2|
    |tmp_59_address0   |   20|          4|    7|         28|
    |tmp_59_address1   |   14|          3|    7|         21|
    |tmp_59_ce0        |   20|          4|    1|          4|
    |tmp_59_ce1        |   14|          3|    1|          3|
    |tmp_59_we0        |    9|          2|    1|          2|
    |tmp_5_address0    |   20|          4|    7|         28|
    |tmp_5_address1    |   14|          3|    7|         21|
    |tmp_5_ce0         |   20|          4|    1|          4|
    |tmp_5_ce1         |   14|          3|    1|          3|
    |tmp_5_we0         |    9|          2|    1|          2|
    |tmp_60_address0   |   20|          4|    7|         28|
    |tmp_60_address1   |   14|          3|    7|         21|
    |tmp_60_ce0        |   20|          4|    1|          4|
    |tmp_60_ce1        |   14|          3|    1|          3|
    |tmp_60_we0        |    9|          2|    1|          2|
    |tmp_61_address0   |   20|          4|    7|         28|
    |tmp_61_address1   |   14|          3|    7|         21|
    |tmp_61_ce0        |   20|          4|    1|          4|
    |tmp_61_ce1        |   14|          3|    1|          3|
    |tmp_61_we0        |    9|          2|    1|          2|
    |tmp_62_address0   |   20|          4|    7|         28|
    |tmp_62_address1   |   14|          3|    7|         21|
    |tmp_62_ce0        |   20|          4|    1|          4|
    |tmp_62_ce1        |   14|          3|    1|          3|
    |tmp_62_we0        |    9|          2|    1|          2|
    |tmp_63_address0   |   20|          4|    7|         28|
    |tmp_63_address1   |   14|          3|    7|         21|
    |tmp_63_ce0        |   20|          4|    1|          4|
    |tmp_63_ce1        |   14|          3|    1|          3|
    |tmp_63_we0        |    9|          2|    1|          2|
    |tmp_64_address0   |   20|          4|    7|         28|
    |tmp_64_address1   |   14|          3|    7|         21|
    |tmp_64_ce0        |   20|          4|    1|          4|
    |tmp_64_ce1        |   14|          3|    1|          3|
    |tmp_64_we0        |    9|          2|    1|          2|
    |tmp_65_address0   |   20|          4|    7|         28|
    |tmp_65_address1   |   14|          3|    7|         21|
    |tmp_65_ce0        |   20|          4|    1|          4|
    |tmp_65_ce1        |   14|          3|    1|          3|
    |tmp_65_we0        |    9|          2|    1|          2|
    |tmp_66_address0   |   20|          4|    7|         28|
    |tmp_66_address1   |   14|          3|    7|         21|
    |tmp_66_ce0        |   20|          4|    1|          4|
    |tmp_66_ce1        |   14|          3|    1|          3|
    |tmp_66_we0        |    9|          2|    1|          2|
    |tmp_67_address0   |   20|          4|    7|         28|
    |tmp_67_address1   |   14|          3|    7|         21|
    |tmp_67_ce0        |   20|          4|    1|          4|
    |tmp_67_ce1        |   14|          3|    1|          3|
    |tmp_67_we0        |    9|          2|    1|          2|
    |tmp_68_address0   |   20|          4|    7|         28|
    |tmp_68_address1   |   14|          3|    7|         21|
    |tmp_68_ce0        |   20|          4|    1|          4|
    |tmp_68_ce1        |   14|          3|    1|          3|
    |tmp_68_we0        |    9|          2|    1|          2|
    |tmp_69_address0   |   20|          4|    7|         28|
    |tmp_69_address1   |   14|          3|    7|         21|
    |tmp_69_ce0        |   20|          4|    1|          4|
    |tmp_69_ce1        |   14|          3|    1|          3|
    |tmp_69_we0        |    9|          2|    1|          2|
    |tmp_6_address0    |   20|          4|    7|         28|
    |tmp_6_address1    |   14|          3|    7|         21|
    |tmp_6_ce0         |   20|          4|    1|          4|
    |tmp_6_ce1         |   14|          3|    1|          3|
    |tmp_6_we0         |    9|          2|    1|          2|
    |tmp_70_address0   |   20|          4|    7|         28|
    |tmp_70_address1   |   14|          3|    7|         21|
    |tmp_70_ce0        |   20|          4|    1|          4|
    |tmp_70_ce1        |   14|          3|    1|          3|
    |tmp_70_we0        |    9|          2|    1|          2|
    |tmp_71_address0   |   20|          4|    7|         28|
    |tmp_71_address1   |   14|          3|    7|         21|
    |tmp_71_ce0        |   20|          4|    1|          4|
    |tmp_71_ce1        |   14|          3|    1|          3|
    |tmp_71_we0        |    9|          2|    1|          2|
    |tmp_72_address0   |   20|          4|    7|         28|
    |tmp_72_address1   |   14|          3|    7|         21|
    |tmp_72_ce0        |   20|          4|    1|          4|
    |tmp_72_ce1        |   14|          3|    1|          3|
    |tmp_72_we0        |    9|          2|    1|          2|
    |tmp_73_address0   |   20|          4|    7|         28|
    |tmp_73_address1   |   14|          3|    7|         21|
    |tmp_73_ce0        |   20|          4|    1|          4|
    |tmp_73_ce1        |   14|          3|    1|          3|
    |tmp_73_we0        |    9|          2|    1|          2|
    |tmp_74_address0   |   20|          4|    7|         28|
    |tmp_74_address1   |   14|          3|    7|         21|
    |tmp_74_ce0        |   20|          4|    1|          4|
    |tmp_74_ce1        |   14|          3|    1|          3|
    |tmp_74_we0        |    9|          2|    1|          2|
    |tmp_75_address0   |   20|          4|    7|         28|
    |tmp_75_address1   |   14|          3|    7|         21|
    |tmp_75_ce0        |   20|          4|    1|          4|
    |tmp_75_ce1        |   14|          3|    1|          3|
    |tmp_75_we0        |    9|          2|    1|          2|
    |tmp_76_address0   |   20|          4|    7|         28|
    |tmp_76_address1   |   14|          3|    7|         21|
    |tmp_76_ce0        |   20|          4|    1|          4|
    |tmp_76_ce1        |   14|          3|    1|          3|
    |tmp_76_we0        |    9|          2|    1|          2|
    |tmp_77_address0   |   20|          4|    7|         28|
    |tmp_77_address1   |   14|          3|    7|         21|
    |tmp_77_ce0        |   20|          4|    1|          4|
    |tmp_77_ce1        |   14|          3|    1|          3|
    |tmp_77_we0        |    9|          2|    1|          2|
    |tmp_78_address0   |   20|          4|    7|         28|
    |tmp_78_address1   |   14|          3|    7|         21|
    |tmp_78_ce0        |   20|          4|    1|          4|
    |tmp_78_ce1        |   14|          3|    1|          3|
    |tmp_78_we0        |    9|          2|    1|          2|
    |tmp_79_address0   |   20|          4|    7|         28|
    |tmp_79_address1   |   14|          3|    7|         21|
    |tmp_79_ce0        |   20|          4|    1|          4|
    |tmp_79_ce1        |   14|          3|    1|          3|
    |tmp_79_we0        |    9|          2|    1|          2|
    |tmp_7_address0    |   20|          4|    7|         28|
    |tmp_7_address1    |   14|          3|    7|         21|
    |tmp_7_ce0         |   20|          4|    1|          4|
    |tmp_7_ce1         |   14|          3|    1|          3|
    |tmp_7_we0         |    9|          2|    1|          2|
    |tmp_80_address0   |   20|          4|    7|         28|
    |tmp_80_address1   |   14|          3|    7|         21|
    |tmp_80_ce0        |   20|          4|    1|          4|
    |tmp_80_ce1        |   14|          3|    1|          3|
    |tmp_80_we0        |    9|          2|    1|          2|
    |tmp_81_address0   |   20|          4|    7|         28|
    |tmp_81_address1   |   14|          3|    7|         21|
    |tmp_81_ce0        |   20|          4|    1|          4|
    |tmp_81_ce1        |   14|          3|    1|          3|
    |tmp_81_we0        |    9|          2|    1|          2|
    |tmp_82_address0   |   20|          4|    7|         28|
    |tmp_82_address1   |   14|          3|    7|         21|
    |tmp_82_ce0        |   20|          4|    1|          4|
    |tmp_82_ce1        |   14|          3|    1|          3|
    |tmp_82_we0        |    9|          2|    1|          2|
    |tmp_83_address0   |   20|          4|    7|         28|
    |tmp_83_address1   |   14|          3|    7|         21|
    |tmp_83_ce0        |   20|          4|    1|          4|
    |tmp_83_ce1        |   14|          3|    1|          3|
    |tmp_83_we0        |    9|          2|    1|          2|
    |tmp_84_address0   |   20|          4|    7|         28|
    |tmp_84_address1   |   14|          3|    7|         21|
    |tmp_84_ce0        |   20|          4|    1|          4|
    |tmp_84_ce1        |   14|          3|    1|          3|
    |tmp_84_we0        |    9|          2|    1|          2|
    |tmp_85_address0   |   20|          4|    7|         28|
    |tmp_85_address1   |   14|          3|    7|         21|
    |tmp_85_ce0        |   20|          4|    1|          4|
    |tmp_85_ce1        |   14|          3|    1|          3|
    |tmp_85_we0        |    9|          2|    1|          2|
    |tmp_86_address0   |   20|          4|    7|         28|
    |tmp_86_address1   |   14|          3|    7|         21|
    |tmp_86_ce0        |   20|          4|    1|          4|
    |tmp_86_ce1        |   14|          3|    1|          3|
    |tmp_86_we0        |    9|          2|    1|          2|
    |tmp_87_address0   |   20|          4|    7|         28|
    |tmp_87_address1   |   14|          3|    7|         21|
    |tmp_87_ce0        |   20|          4|    1|          4|
    |tmp_87_ce1        |   14|          3|    1|          3|
    |tmp_87_we0        |    9|          2|    1|          2|
    |tmp_88_address0   |   20|          4|    7|         28|
    |tmp_88_address1   |   14|          3|    7|         21|
    |tmp_88_ce0        |   20|          4|    1|          4|
    |tmp_88_ce1        |   14|          3|    1|          3|
    |tmp_88_we0        |    9|          2|    1|          2|
    |tmp_89_address0   |   20|          4|    7|         28|
    |tmp_89_address1   |   14|          3|    7|         21|
    |tmp_89_ce0        |   20|          4|    1|          4|
    |tmp_89_ce1        |   14|          3|    1|          3|
    |tmp_89_we0        |    9|          2|    1|          2|
    |tmp_8_address0    |   20|          4|    7|         28|
    |tmp_8_address1    |   14|          3|    7|         21|
    |tmp_8_ce0         |   20|          4|    1|          4|
    |tmp_8_ce1         |   14|          3|    1|          3|
    |tmp_8_we0         |    9|          2|    1|          2|
    |tmp_90_address0   |   20|          4|    7|         28|
    |tmp_90_address1   |   14|          3|    7|         21|
    |tmp_90_ce0        |   20|          4|    1|          4|
    |tmp_90_ce1        |   14|          3|    1|          3|
    |tmp_90_we0        |    9|          2|    1|          2|
    |tmp_91_address0   |   20|          4|    7|         28|
    |tmp_91_address1   |   14|          3|    7|         21|
    |tmp_91_ce0        |   20|          4|    1|          4|
    |tmp_91_ce1        |   14|          3|    1|          3|
    |tmp_91_we0        |    9|          2|    1|          2|
    |tmp_92_address0   |   20|          4|    7|         28|
    |tmp_92_address1   |   14|          3|    7|         21|
    |tmp_92_ce0        |   20|          4|    1|          4|
    |tmp_92_ce1        |   14|          3|    1|          3|
    |tmp_92_we0        |    9|          2|    1|          2|
    |tmp_93_address0   |   20|          4|    7|         28|
    |tmp_93_address1   |   14|          3|    7|         21|
    |tmp_93_ce0        |   20|          4|    1|          4|
    |tmp_93_ce1        |   14|          3|    1|          3|
    |tmp_93_we0        |    9|          2|    1|          2|
    |tmp_94_address0   |   20|          4|    7|         28|
    |tmp_94_address1   |   14|          3|    7|         21|
    |tmp_94_ce0        |   20|          4|    1|          4|
    |tmp_94_ce1        |   14|          3|    1|          3|
    |tmp_94_we0        |    9|          2|    1|          2|
    |tmp_95_address0   |   20|          4|    7|         28|
    |tmp_95_address1   |   14|          3|    7|         21|
    |tmp_95_ce0        |   20|          4|    1|          4|
    |tmp_95_ce1        |   14|          3|    1|          3|
    |tmp_95_we0        |    9|          2|    1|          2|
    |tmp_96_address0   |   20|          4|    7|         28|
    |tmp_96_address1   |   14|          3|    7|         21|
    |tmp_96_ce0        |   20|          4|    1|          4|
    |tmp_96_ce1        |   14|          3|    1|          3|
    |tmp_96_we0        |    9|          2|    1|          2|
    |tmp_97_address0   |   20|          4|    7|         28|
    |tmp_97_address1   |   14|          3|    7|         21|
    |tmp_97_ce0        |   20|          4|    1|          4|
    |tmp_97_ce1        |   14|          3|    1|          3|
    |tmp_97_we0        |    9|          2|    1|          2|
    |tmp_98_address0   |   20|          4|    7|         28|
    |tmp_98_address1   |   14|          3|    7|         21|
    |tmp_98_ce0        |   20|          4|    1|          4|
    |tmp_98_ce1        |   14|          3|    1|          3|
    |tmp_98_we0        |    9|          2|    1|          2|
    |tmp_99_address0   |   20|          4|    7|         28|
    |tmp_99_address1   |   14|          3|    7|         21|
    |tmp_99_ce0        |   20|          4|    1|          4|
    |tmp_99_ce1        |   14|          3|    1|          3|
    |tmp_99_we0        |    9|          2|    1|          2|
    |tmp_9_address0    |   20|          4|    7|         28|
    |tmp_9_address1    |   14|          3|    7|         21|
    |tmp_9_ce0         |   20|          4|    1|          4|
    |tmp_9_ce1         |   14|          3|    1|          3|
    |tmp_9_we0         |    9|          2|    1|          2|
    |tmp_address0      |   20|          4|    7|         28|
    |tmp_address1      |   14|          3|    7|         21|
    |tmp_ce0           |   20|          4|    1|          4|
    |tmp_ce1           |   14|          3|    1|          3|
    |tmp_we0           |    9|          2|    1|          2|
    +------------------+-----+-----------+-----+-----------+
    |Total             |10495|       2183| 2505|       8459|
    +------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------------------------------+----+----+-----+-----------+
    |                                      Name                                     | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------------------------------+----+----+-----+-----------+
    |C_DRAM_read_reg_1430                                                           |  64|   0|   64|          0|
    |ap_CS_fsm                                                                      |  27|   0|   27|          0|
    |denom_1_reg_1484                                                               |  24|   0|   24|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_20_1_VITIS_LOOP_21_2_fu_729_ap_start_reg    |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_32_4_fu_740_ap_start_reg                    |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_42_5_fu_750_ap_start_reg                    |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_54_7_fu_890_ap_start_reg                    |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_64_8_fu_1024_ap_start_reg                   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_71_9_VITIS_LOOP_72_10_fu_1163_ap_start_reg  |   1|   0|    1|          0|
    |i_1_fu_138                                                                     |   9|   0|    9|          0|
    |j_1_fu_694                                                                     |   7|   0|    7|          0|
    |lshr_ln2_reg_1472                                                              |   7|   0|    7|          0|
    |scale_reg_1505                                                                 |  17|   0|   17|          0|
    |trunc_ln28_1_reg_1467                                                          |   1|   0|    1|          0|
    |trunc_ln28_reg_1461                                                            |   8|   0|    8|          0|
    |trunc_ln3_reg_1499                                                             |  62|   0|   62|          0|
    |trunc_ln50_reg_1492                                                            |   6|   0|    6|          0|
    |trunc_ln_reg_1447                                                              |  62|   0|   62|          0|
    +-------------------------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                                          | 300|   0|  300|          0|
    +-------------------------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|    top_kernel|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|    top_kernel|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|    top_kernel|  return value|
|m_axi_A_AWVALID        |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_AWREADY        |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_AWADDR         |  out|   64|       m_axi|             A|       pointer|
|m_axi_A_AWID           |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_AWLEN          |  out|    8|       m_axi|             A|       pointer|
|m_axi_A_AWSIZE         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_AWBURST        |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_AWLOCK         |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_AWCACHE        |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWPROT         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_AWQOS          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWREGION       |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWUSER         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WVALID         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WREADY         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_WDATA          |  out|   32|       m_axi|             A|       pointer|
|m_axi_A_WSTRB          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_WLAST          |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WID            |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WUSER          |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARVALID        |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARREADY        |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_ARADDR         |  out|   64|       m_axi|             A|       pointer|
|m_axi_A_ARID           |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARLEN          |  out|    8|       m_axi|             A|       pointer|
|m_axi_A_ARSIZE         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_ARBURST        |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_ARLOCK         |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_ARCACHE        |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARPROT         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_ARQOS          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARREGION       |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARUSER         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_RVALID         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RREADY         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_RDATA          |   in|   32|       m_axi|             A|       pointer|
|m_axi_A_RLAST          |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RID            |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RUSER          |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RRESP          |   in|    2|       m_axi|             A|       pointer|
|m_axi_A_BVALID         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_BREADY         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_BRESP          |   in|    2|       m_axi|             A|       pointer|
|m_axi_A_BID            |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_BUSER          |   in|    1|       m_axi|             A|       pointer|
|m_axi_C_AWVALID        |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_AWREADY        |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_AWADDR         |  out|   64|       m_axi|             C|       pointer|
|m_axi_C_AWID           |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_AWLEN          |  out|    8|       m_axi|             C|       pointer|
|m_axi_C_AWSIZE         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_AWBURST        |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_AWLOCK         |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_AWCACHE        |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWPROT         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_AWQOS          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWREGION       |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWUSER         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WVALID         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WREADY         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_WDATA          |  out|   32|       m_axi|             C|       pointer|
|m_axi_C_WSTRB          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_WLAST          |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WID            |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WUSER          |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARVALID        |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARREADY        |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_ARADDR         |  out|   64|       m_axi|             C|       pointer|
|m_axi_C_ARID           |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARLEN          |  out|    8|       m_axi|             C|       pointer|
|m_axi_C_ARSIZE         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_ARBURST        |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_ARLOCK         |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_ARCACHE        |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARPROT         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_ARQOS          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARREGION       |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARUSER         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_RVALID         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RREADY         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_RDATA          |   in|   32|       m_axi|             C|       pointer|
|m_axi_C_RLAST          |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RID            |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RUSER          |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RRESP          |   in|    2|       m_axi|             C|       pointer|
|m_axi_C_BVALID         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_BREADY         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_BRESP          |   in|    2|       m_axi|             C|       pointer|
|m_axi_C_BID            |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_BUSER          |   in|    1|       m_axi|             C|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

