# TensorCore深度剖析

Tensor Core是用于加速深度学习计算的关键技术，其主要功能是执行深度神经网络中的矩阵乘法和卷积运算。通过利用混合精度计算和张量核心操作，Tensor Core能够在较短的时间内完成大量矩阵运算，从而显著加快深度学习模型的训练和推断过程。具体来说，Tensor Core采用半精度(FP16)作为输入和输出，并利用全精度(FP32)进行存储中间结果计算，以确保计算精度的同时最大限度地提高计算效率。

与传统的CUDA Core相比，Tensor Core在每个时钟周期能执行多达4x4x4的GEMM（general matrix multiply）运算，相当于同时进行64个浮点乘法累加（FMA）运算。这种并行计算的方式极大地提高了计算速度，使得深度学习模型的训练和推断能够更加高效地进行。

## TensorCore的计算原理

下面我们首先来回顾一下TensorCore的计算原理。

![TensorCore计算](images/03.deep_tc_01.png)

如上图所示，深绿色的矩阵是一个4x4的矩阵A，紫色的矩阵是一个4x4的矩阵B，两个矩阵相乘再加上一个绿色的矩阵C。那所谓混合精度就是指在计算的过程当中使用FP16去计算，但是存储的时候使用FP32或者FP16进行存储。

通常在真实的数学计算时，是把矩阵A的一行乘以矩阵B的一列然后再加上矩阵C的单独一个元素得到D矩阵的一个元素，其公式如下所示。

$$
D_{0,0} = A_{0,0} * B_{0,0} + A_{0,1} * B_{1,0} + A_{0,2} * B_{2,0} + A_{0,3} * B_{3,0} + C_{0,0}
$$

然而在Nvidia的GPU TensorCore中并不是一行一行的计算，而是整一个矩阵进行计算，我们可以看看官方给出的TensorCore的计算模拟图。

![TensorCore FMA](images/03.deep_tc_02.png)

如上图所示，左边为没有TensorCore的Pascal架构，其运行原理是一个元素跟一行进行相乘，每个时钟周期执行4次相乘得到一列的数据。右边则为具有TensorCore的Volta的架构，其TensorCore计算的过程是把整个矩阵A和矩阵B进行相乘然后得到整一个矩阵的输出。

因此，Volta V100 GPU的吞吐量与Pascal P100 GPU相比，每个 SM 的 AI 吞吐量增 加了 8 倍，此外得益于Volta架构在SM数量和核心设计上的优化，总体上共增加了12倍。

## TensorCore的指令流水

指令流水是一种提高处理器执行指令效率的技术，其基本原理是将一条指令的操作分成多个细小的步骤，每个步骤由专门的电路完成。这些步骤通过流水线的方式连续执行，从而实现了指令的并行处理。

![TensorCore模拟电路](images/03.deep_tc_03.png)

如上图所示为TensorCore的模拟电路示意图，在图中有两个不同的符号，其中一个是加号，表示为矩阵加计算操作，一个是乘号，表示为矩阵乘计算操作，这两个是矩阵计算中的基本操作。另外，在这个电路图中，绿色长方块代表的是计算中的寄存器，下面横着的为16位的寄存器，用于存储输入和中间数据，竖着的为32位的寄存器，用于存储累积结果或中间高精度数据。

假如我们要在Tensor Core里面去实现上述简单的矩阵相乘计算，即把矩阵A的一行乘以矩阵B的一列（这里先假设矩阵的长度都为4，先忽略切分矩阵的过程）。那么在这个电路示意图里，是如何实现这个计算的呢？

实际上，在TensorCore计算中，其输入为16bit的数据，在进行乘加计算后，每一个计算都需要有一个简单32位寄存器来存储中间的数据，如上图所示，可以看到这些高精度存储寄存器离实际的计算是非常近的。通过这种方式，可以简单的实现A矩阵的一行乘以B矩阵的一列。

在GPU的V100里面，它实际的计算是一个矩阵跟另外一个矩阵直接相乘得到一个新的矩阵，而上面模拟电路其演示的提到的只是其中一行跟其中一列进行FMA得到中间一个元素的过程。

那么一个矩阵中更多元素的是如何进行计算的呢？

![TensorCore矩阵模拟电路](images/03.deep_tc_04.png)

上面展示的矩阵A的一行跟矩阵B的一列进行FMA，得到一个元素$D_{0,0}$，即图中的第一个蓝色方块，那么整个矩阵计算时的电路图则如上图所示。
它是一个简单的电路拼接，就是将A矩阵的每一行跟B矩阵的每一列进行相乘
就可以得到整个矩阵的每一个元素。

那这个时候，对应A矩阵的寄存器，就应该是一堆寄存器，对应B矩阵的寄存器，也应该是一堆。这些寄存器被组织成阵列形式，以便能够并行地读取和计算。矩阵中的每一个元素都可以进行FMA计算，从而大大提高了计算效率。

下面我们再来了解下指令流水的Pipline是如何组织起来的。

当我们进行一个Fp32标量元素乘加操作的指令时，就像下面图所示。

![TensorCore标量流水线](images/03.deep_tc_05.png)

但实际上，Tensor Core里面的乘法计算只有Fp16，存储或者加法计算的时候是用到Fp32的，于是可以把刚才的一个乘法计算把它节省掉。

那么如果实现两个元素相乘，就可以把两条流水并行起来，这个就是指令的流水，如下图所示。

![TensorCore两个元素流水线](images/03.deep_tc_06.png)

在TensorCore实际计算的时候，实现输出一个元素的计算，即用A的一行乘以B的一列，就要有四条Pipeline的流水线。

![TensorCore一行x一列流水线](images/03.deep_tc_07.png)

如上图所示，通过上面的绿色指令流水计算出了$D_{0,0}$，通过黄色的流水线计算出了$D_{0,1}$，接下来想要把所有的元素计算出来，就有大量的指令的流水去拼接。

![TensorCore矩阵流水线](images/03.deep_tc_08.png)

如上图所示，数据在流水线中的读写操作是有一定规律的。在乘法计算阶段，需要从存储单元中读取数据进行计算；而在计算完成后的Round阶段，则需要将计算结果写回存储单元。因此，在流水线的某个时刻，整个过程会涉及四个数据：从寄存器读取到计算单元的两个数据，以及计算结果存储回寄存器的两个数据。

通过大量的指令流水处理，整个Tensor Core的运算过程得以实现。这种流水线操作的设计使得数据的读取、计算和写入能够高效地交替进行，从而充分利用硬件资源，提升计算效率。流水线技术的运用不仅使得Tensor Core的计算更加快速和高效，同时也为深度学习应用提供了强大的计算支持。

## TensorCore的线程执行

在整体CUDA软件设计方面，其目的是与GPU计算和存储分层结构相匹配。

Nvidia CUDA对于Tensor Core的定义主要是通过CUDA提供一种通用的编程范式，即所谓的General Programming。为了更高效地利用Tensor Core，CUDA允许开发者利用通用编程模型来调用Tensor Core的硬件功能，以实现高效的并行计算。

假设我们TensorCore中的 D = A * B + C计算， 简化为C = A * B。
在实际应用中，由于Tensor Core只能处理4x4的简单计算，不可能直接将整个大矩阵载入Tensor Core中进行运算。因此，需要将矩阵切片，并将其分配到Thread Block（线程块）中。

接着，在软件层面，会定义一个Warp（线程束），将这些切片矩阵分配给不同的Warp。最终，通过线程的执行，实现了对矩阵乘法的并行计算，充分利用了Tensor Core的计算能力。这种分块、分配和并行执行的方式有效地利用了硬件资源，提高了计算效率，从而加速了深度学习和科学计算等领域的应用。

下面我们将详细展开TensorCore是如何完成大的矩阵计算的。

### Block-level 的矩阵乘

在TensorCore中一个矩阵乘的计算，也就是所谓的GEMM，其实一次只能计算一个小的矩阵块。在实际的运算中，也就需要把矩阵A切分出来一个小块，把矩阵B也切分出来个小块，算出来一个小的矩阵C，如下图所示。

![Block-level 的矩阵乘](images/03.deep_tc_09.png)

那这个时候在整体的软件编程的时，就会沿着每一个维度，如上图的N维和K维进行拆分为小的矩阵进行计算，最后对结果进行累积。

```c++
for (int mb = O; mb < M; mb += Mtile)
  for (int nb = O; nb < N; nb += NtiLe)
    for(int kb = O; kb < K; kb += Ktile)
    {
      //compute Mtile-by-Ntile-by-Ktile matrix product
      for (int k = O; k < Ktile; ++k)
        for(int i= O; i< Mtile; ++i)
          for (int j= O; j< Ntile;++j)
          {
            int row = mb + i;
            int col = nb + j;
            C[row][col] +=,A[row][kb + k] * B[kb + k][col];
          }
    }
```

如上面代码所示，我们沿每个维度将循环嵌套 Loop nest 划分为块 blocks
，然后划分成为 Mtile-by-Ntile 的独立矩阵乘，最后通过累积 Mtile-by-Ntile-by-Ktile 的矩阵乘积来计算每个乘积。

在GPU计算时，使用 CUDA kernel grid，将 CUDA 线程块分配给输出矩阵 D 的每个分区，CUDA 线程块并行计算 Mtile-by-Ntile-by-Ktile 矩阵乘，在 K 维上进行迭代，执行累积 Mtile-by-Ntile-by-Ktile 矩阵乘的结果。
可以看出这里计算主要是在线程块，也就是Thread Block,上面去进行并行计算的。

### Warp-level 的矩阵乘

![Warp-level 的矩阵乘](images/03.deep_tc_10.png)

在CUDA编程模型中，当我们在线程块（Block）内执行矩阵乘法操作时，这些操作实际上是在Warp级别上被分配和执行的。Warp是GPU上的一个执行单元，它由固定数量的线程（通常是32个线程）组成，这些线程协同工作以执行相同的指令。

在进行矩阵乘法时，为了加速计算并减少内存访问延迟，通常会将矩阵A和矩阵B的部分数据加载到共享内存（Shared Memory，简称SMEM）中。共享内存是线程块内所有线程都可以访问的一块快速内存，它允许线程之间进行数据交换和协作，而不必每次都从全局内存（Global Memory）中读取数据。

在矩阵乘法中，每个Warp会负责计算结果矩阵C的一个或多个部分。这通常通过将结果矩阵C的不同块分配给不同的Warp来实现，每个Warp独立地计算其分配到的部分。由于Warp内的线程是同步执行的，因此它们可以共同协作，使用共享内存中的数据来完成它们的计算任务。

这种分配方式充分利用了GPU的并行计算能力，并减少了内存访问的延迟，从而提高了矩阵乘法的性能。

当执行矩阵乘法时，Warp中的线程会协同工作，完成一系列乘法和加法操作。这个过程涉及到从共享内存（SMEM）加载数据到寄存器（RF），进行计算，然后将结果存储回寄存器或全局内存中。

![Warp-level 的矩阵乘展开](images/03.deep_tc_11.png)

下面我们详细解释一下这个过程：

首先，多个线程组成一个Warp，协同工作以处理矩阵乘法中的一部分。这些线程共同合作，通过执行一系列乘法和加法操作，能够高效地计算出结果。

其次，为了进行计算，Warp中的线程需要从共享内存中加载矩阵A和B的片段到它们的寄存器中。这些片段是矩阵的一小部分，加载到寄存器中可以实现快速的数据访问和计算。这要求数据从共享内存到寄存器的加载速度足够快，以避免计算线程等待数据，从而保持计算的高效性。

然后，每个线程在寄存器上执行矩阵乘法操作，计算结果矩阵C的一个或多个元素。这些元素暂存于线程的寄存器中，直到所有必要的乘法和加法操作完成。
在计算过程中，为了最大化线程的计算效率，共享内存中的数据按照特定维度（K维）进行排序。这种排序方式有助于减少内存访问延迟，使得线程能够更高效地访问所需的数据。

### Thread-level 的矩阵乘

在Tensor Core里面并行执行的就是上述的形式，矩阵A乘以矩阵B等于C矩阵这么一个简单最核心操作。

Tensor Core是Nvidia GPU的硬件，CUDA编程模型提供了WMMA（Warp-level Matrix Multiply-Accumulate）API，这个API是专门为Tensor Core设计的，它允许开发者在CUDA程序中直接利用Tensor Core的硬件加速能力。通过WMMA API，开发者可以执行矩阵乘法累积操作，并管理数据的加载、存储和同步。

在GEMM（General Matrix Multiply，通用矩阵乘法）的软硬件分层中，数据复用是一个非常重要的概念。由于矩阵通常很大，包含大量的数据，因此有效地复用这些数据可以显著提高计算效率。在每一层中，都会通过不同的内存层次结构（如全局内存、共享内存和寄存器）来管理和复用数据。

![Thread-level 的矩阵乘](images/03.deep_tc_12.png)

具体来说，大矩阵通常被分割成小块，并存储在全局内存中。然后，在计算过程中，这些小块数据会被加载到共享内存或寄存器中，以便进行高效的计算。通过这种方式，可以最大限度地减少内存访问延迟，并提高计算吞吐量。
在计算完每一小块矩阵乘法后，得到的结果通常也是一小块数据。为了得到最终的完整矩阵乘法结果，需要将所有小块结果累积起来。这通常涉及到将中间结果从寄存器或共享内存写回到全局内存中，并在必要时进行进一步的同步和累加操作。

最终，通过一系列这样的计算和数据管理操作，可以完成整个GEMM计算任务，并将结果写回到输出矩阵C中。整个过程充分利用了Tensor Core的硬件加速能力和CUDA编程模型的灵活性，从而实现了高效的矩阵乘法计算。

### 累积矩阵并写出最终结果

下面我们再来详细展开TensorCore是如何完成累积矩阵并写出最终结果的。

![TensorCore累积矩阵并写出最终结果](images/03.deep_tc_13.png)

存在register file中的临时结果的回传是通过WMMA的API完成的，在TensorCore提供的WMMA API里面有个store matrix sync的API。这个API工作就是把所有的数据都搬到共享内存，也就是SMEM里面。

在SMEM里会做大量的累积的操作。把所有的数据这些数据累积起来后，再存放在全局内存里面。通过全局内存把一个块一个块的拼接起来，把数据回传写出结果。

## 小结

![TensorCore计算全流程](images/03.deep_tc_14.png)

下面我们来总结一下整个的计算过程：

首先，矩阵在进行GEMM计算之前会被分块，这些分块后的矩阵存储在全局内存（Global Memory）中。全局内存是GPU上最大的内存区域，用于存储计算过程中需要访问的大量数据。

接下来，在计算开始前，程序会将需要参与计算的矩阵分块加载到共享内存（Shared Memory）中。共享内存是每个线程块中所有线程都可以访问的低延迟内存池，它使得同一线程块中的线程能够高效地共享和重用数据。

然后，当实际执行矩阵乘法运算时，线程会将共享内存中的数据加载到其私有的寄存器（Register）中。寄存器是GPU上访问速度最快的内存空间，每个线程都有自己独立的寄存器文件。在Tensor Core中执行矩阵乘法运算时，数据会存储在Tensor Core的寄存器文件中，并在这里进行计算。

计算完成后，结果会写回到共享内存中，而不是继续存储在Tensor Core的寄存器文件中。这是因为共享内存更适合用于中间结果的存储和线程间的数据交换。在写回共享内存的过程中，通过CUDA的WMMA API提供了诸如store matrix sync等函数，用于确保数据的正确同步和累积。

在共享内存中进行结果累积后，这些累积的结果最终会被写回到全局内存中。这个过程可能涉及多个线程块的协作，因为整个矩阵乘法运算可能需要多个线程块共同完成。通过全局内存，不同线程块计算得到的结果块可以被拼接起来，形成最终的完整矩阵乘法结果。

总结来说，整个GEMM计算过程涉及矩阵分块、数据加载到共享内存和寄存器、在Tensor Core中执行计算、结果回存到共享内存并最终写回全局内存等多个步骤。通过合理使用WMMA API和CUDA编程技术，可以高效利用GPU的硬件资源，实现高性能的矩阵乘法运算。

## 本节视频

<html>
<iframe src="https://www.bilibili.com/video/BV1oh4y1J7B4/?spm_id_from=333.788&vd_source=997b612028a4d9f90d4179eb93284d60" width="100%" height="500" scrolling="no" border="0" frameborder="no" framespacing="0" allowfullscreen="true"> </iframe>
</html>
