$date
  Mon May 20 17:39:58 2024
$end
$timescale
  1ns
$end
$scope module Verilog::main $end
  $var wire 1 main.clk clk $end
  $var reg 32 main.counter counter [31:0] $end
  $var wire 1 main.$live $live $end
$upscope $end
$enddefinitions $end
#0
1main.clk
b00010000000000000000000000000000 main.counter
0main.$live
#1
0main.clk
b00001111111111111111111111111111 main.counter
#2
b00001111111111111111111111111110 main.counter
#3
1main.clk
b00001111111111111111111111111101 main.counter
#4
b00001111111111111111111111111100 main.counter
#5
b00001111111111111111111111111011 main.counter
#6
b00001111111111111111111111111010 main.counter
#7
0main.clk
b00001111111111111111111111111001 main.counter
#8
1main.clk
b00001111111111111111111111111000 main.counter
#9
0main.clk
b00001111111111111111111111110111 main.counter
#10
1main.clk
b00001111111111111111111111110110 main.counter
