# 存储芯片原理与类型

## 摘要

本笔记系统解析 DRAM 与 SRAM 的存储机制差异，重点对比破坏性/非破坏性读出特性，详解 DRAM 刷新策略与地址复用技术。通过电路特性分析与存取时序建模，建立存储器选型决策框架。

---

## 主题

动态/静态存储器核心差异：  
![存储单元对比]()  
（注：此处应插入标准 IEEE 91-1984 符号的电路图）

> 重点难点
>
> - **电荷保持时间**：DRAM 典型刷新周期**64ms**
> - **存取速度权衡**：SRAM 访问时间 ≈**10ns** vs DRAM≈**50ns**
> - **地址复用时序**：RAS#/CAS#信号建立时间要求

---

## 线索区

### 1. 存储介质物理特性

**DRAM 单元**：

- 存储结构：MOS 管-电容对（1T1C）
- 数据表征：$V_{cell} = \sqrt{\frac{Q}{C}}$（Q 为存储电荷量，C 为寄生电容）
- 失效机制：电荷泄漏导致**数据保持时间 ≤64ms**

**SRAM 单元**：

- 存储结构：6 晶体管双稳态锁存器
- 状态保持：正反馈环路维持$V_{out}$电平
- 功耗特性：静态电流**5-10μA/cell**

### 2. 读写机制对比

| 特性     | DRAM                 | SRAM                 |
| -------- | -------------------- | -------------------- |
| 读出类型 | 破坏性（需重写）     | 非破坏性             |
| 读写速度 | 50-100ns             | 10-20ns              |
| 集成密度 | 高（1T1C 结构）      | 低（6T 结构）        |
| 典型应用 | 主存储器（成本优先） | 高速缓存（速度优先） |

### 3. DRAM 刷新机制

**刷新周期计算**：  
$N_{refresh} = \frac{t_{REF}}{t_{RC}} \times Rows$  
其中：

- $t_{REF}$=64ms（最大刷新间隔）
- $t_{RC}$=60ns（行周期时间）
- Rows=8192（典型存储阵列行数）

**刷新策略对比**：

- 集中刷新：突发刷新导致**死时间（≈5%）**
- 分散刷新：周期插入刷新，无死时间但**延长存取周期**
- 自适应刷新：根据温度调节速率（$T>85℃$时刷新频率**提升 2×**）

### 4. 地址复用技术

**时序控制参数**：

```verilog
tRCD(RAS# to CAS# delay) ≥ 18ns  // 行地址建立时间
tCAS(CAS# latency) = 15ns        // 列地址有效时间
```

![地址复用时序图]()

---

## 总结区

### 考点映射

1. **刷新计算题**：根据芯片参数计算最小刷新频率（2021 年 408 真题）
2. **结构对比题**：SRAM vs DRAM 结构差异对功耗/速度的影响（2020 年真题）
3. **时序分析题**：地址复用中的 tRCD 参数对带宽影响（2019 年真题）

### 设计启示

- 低功耗场景：优先选用**自刷新（Self-Refresh）DRAM**
- 高速缓存：采用**多端口 SRAM**实现并行存取
- 高密度存储：使用**3D 堆叠 DRAM**提升容量

需要补充具体电路图或深入某个技术细节吗？我可以继续扩展相关内容。


[3.3主存储器与CPU的连接](3.3主存储器与CPU的连接.md)
