Fitter report for cpu_prj
Wed Jun 28 10:28:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 28 10:28:11 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cpu_prj                                          ;
; Top-level Entity Name              ; RISCV_SOC_TOP                                    ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 8,719 / 10,320 ( 84 % )                          ;
;     Total combinational functions  ; 5,859 / 10,320 ( 57 % )                          ;
;     Dedicated logic registers      ; 5,471 / 10,320 ( 53 % )                          ;
; Total registers                    ; 5471                                             ;
; Total pins                         ; 8 / 180 ( 4 % )                                  ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 7.96        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  66.7%      ;
;     Processor 5            ;  54.9%      ;
;     Processors 6-8         ;  52.9%      ;
;     Processors 9-14        ;  47.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; uart_tx     ; Missing drive strength and slew rate ;
; res_data[0] ; Missing drive strength and slew rate ;
; res_data[1] ; Missing drive strength and slew rate ;
; res_data[2] ; Missing drive strength and slew rate ;
; res_data[3] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11361 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11361 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11351   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/output_files/cpu_prj.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 8,719 / 10,320 ( 84 % ) ;
;     -- Combinational with no register       ; 3248                    ;
;     -- Register only                        ; 2860                    ;
;     -- Combinational with a register        ; 2611                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 4758                    ;
;     -- 3 input functions                    ; 719                     ;
;     -- <=2 input functions                  ; 382                     ;
;     -- Register only                        ; 2860                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 5636                    ;
;     -- arithmetic mode                      ; 223                     ;
;                                             ;                         ;
; Total registers*                            ; 5,471 / 11,172 ( 49 % ) ;
;     -- Dedicated logic registers            ; 5,471 / 10,320 ( 53 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 640 / 645 ( 99 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 8 / 180 ( 4 % )         ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 4 / 10 ( 40 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 64% / 63% / 65%         ;
; Peak interconnect usage (total/H/V)         ; 75% / 77% / 74%         ;
; Maximum fan-out                             ; 5439                    ;
; Highest non-global fan-out                  ; 359                     ;
; Total fan-out                               ; 44633                   ;
; Average fan-out                             ; 3.14                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8719 / 10320 ( 84 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 3248                  ; 0                              ;
;     -- Register only                        ; 2860                  ; 0                              ;
;     -- Combinational with a register        ; 2611                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 4758                  ; 0                              ;
;     -- 3 input functions                    ; 719                   ; 0                              ;
;     -- <=2 input functions                  ; 382                   ; 0                              ;
;     -- Register only                        ; 2860                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5636                  ; 0                              ;
;     -- arithmetic mode                      ; 223                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 5471                  ; 0                              ;
;     -- Dedicated logic registers            ; 5471 / 10320 ( 53 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 640 / 645 ( 99 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 8                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 44628                 ; 5                              ;
;     -- Registered Connections               ; 9539                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 5                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; E1    ; 1        ; 0            ; 11           ; 7            ; 5471                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n   ; M15   ; 5        ; 34           ; 12           ; 14           ; 3501                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; uart_rx ; N6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; res_data[0] ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res_data[1] ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res_data[2] ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res_data[3] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx     ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 6 / 26 ( 23 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; res_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; res_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; res_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; uart_tx                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; uart_rx                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; res_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                             ; Library Name ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
; |RISCV_SOC_TOP                      ; 8719 (0)    ; 5471 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 8    ; 0            ; 3248 (0)     ; 2860 (0)          ; 2611 (0)         ; |RISCV_SOC_TOP                                                  ; work         ;
;    |RISCV:u_RISCV|                  ; 4968 (0)    ; 1238 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2642 (0)     ; 758 (0)           ; 1568 (0)         ; |RISCV_SOC_TOP|RISCV:u_RISCV                                    ; work         ;
;       |EX_UNIT:INST_EX_UNIT|        ; 1109 (320)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 973 (241)    ; 0 (0)             ; 136 (79)         ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT               ; work         ;
;          |alu:u_alu|                ; 719 (719)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 679 (679)    ; 0 (0)             ; 40 (40)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu     ; work         ;
;          |cu:u_cu|                  ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 17 (17)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu       ; work         ;
;       |ID_UNIT:INST_ID_UNIT|        ; 1638 (0)    ; 150 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1304 (0)     ; 2 (0)             ; 332 (0)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT               ; work         ;
;          |id:u_id|                  ; 174 (174)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 9 (9)            ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id       ; work         ;
;          |id_ex:u_id_ex|            ; 1464 (1464) ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1139 (1139)  ; 2 (2)             ; 323 (323)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex ; work         ;
;       |IF_UNIT:INST_IF_UNIT|        ; 1448 (0)    ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 328 (0)      ; 1 (0)             ; 1119 (0)         ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT               ; work         ;
;          |if_id:u_if_id|            ; 1416 (1416) ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 328 (328)    ; 1 (1)             ; 1087 (1087)      ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id ; work         ;
;          |pc:u_pc|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RISCV_SOC_TOP|RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc       ; work         ;
;       |RF_UNIT:INST_RF_UNIT|        ; 1029 (1029) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 755 (755)         ; 237 (237)        ; |RISCV_SOC_TOP|RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT               ; work         ;
;    |ram:u_ram|                      ; 2555 (2555) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (506)    ; 1035 (1035)       ; 1014 (1014)      ; |RISCV_SOC_TOP|ram:u_ram                                        ; work         ;
;    |rom:u_rom|                      ; 2152 (2152) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1014 (1014)       ; 1066 (1066)      ; |RISCV_SOC_TOP|rom:u_rom                                        ; work         ;
;    |uart:u_uart|                    ; 165 (161)   ; 137 (133)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 53 (49)           ; 84 (84)          ; |RISCV_SOC_TOP|uart:u_uart                                      ; work         ;
;       |delay_buffer:u_delay_buffer| ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |RISCV_SOC_TOP|uart:u_uart|delay_buffer:u_delay_buffer          ; work         ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; res_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; res_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; res_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; res_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; uart_rx     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; rst_n                                                       ;                   ;         ;
; clk                                                         ;                   ;         ;
; uart_rx                                                     ;                   ;         ;
;      - uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0] ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                ;
+-----------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder0~0                 ; LCCOMB_X11_Y14_N30 ; 3       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector15~0               ; LCCOMB_X11_Y14_N20 ; 4       ; Latch enable             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector3~2                ; LCCOMB_X29_Y12_N26 ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|hold_flag                  ; LCCOMB_X29_Y12_N14 ; 185     ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag                ; LCCOMB_X29_Y12_N8  ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector56~5               ; LCCOMB_X11_Y16_N0  ; 47      ; Latch enable             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7]~53 ; LCCOMB_X19_Y15_N16 ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3]~53 ; LCCOMB_X24_Y18_N20 ; 32      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~1                         ; LCCOMB_X17_Y20_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~10                        ; LCCOMB_X30_Y20_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~11                        ; LCCOMB_X30_Y20_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~12                        ; LCCOMB_X30_Y20_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~13                        ; LCCOMB_X30_Y20_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~14                        ; LCCOMB_X17_Y19_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~15                        ; LCCOMB_X17_Y20_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~16                        ; LCCOMB_X17_Y20_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~17                        ; LCCOMB_X19_Y20_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~19                        ; LCCOMB_X31_Y21_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~21                        ; LCCOMB_X28_Y20_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~22                        ; LCCOMB_X28_Y20_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~23                        ; LCCOMB_X31_Y21_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~25                        ; LCCOMB_X28_Y22_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~27                        ; LCCOMB_X28_Y22_N0  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~28                        ; LCCOMB_X28_Y22_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~29                        ; LCCOMB_X28_Y22_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~3                         ; LCCOMB_X17_Y19_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~30                        ; LCCOMB_X28_Y20_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~31                        ; LCCOMB_X29_Y20_N10 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~32                        ; LCCOMB_X28_Y20_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~33                        ; LCCOMB_X30_Y20_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~34                        ; LCCOMB_X28_Y20_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~35                        ; LCCOMB_X28_Y22_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~36                        ; LCCOMB_X28_Y22_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~37                        ; LCCOMB_X28_Y20_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~4                         ; LCCOMB_X17_Y20_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~5                         ; LCCOMB_X17_Y19_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~7                         ; LCCOMB_X28_Y22_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~8                         ; LCCOMB_X30_Y20_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~9                         ; LCCOMB_X28_Y22_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always0~2                          ; LCCOMB_X16_Y19_N4  ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always1~2                          ; LCCOMB_X25_Y18_N14 ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; clk                                                                   ; PIN_E1             ; 33      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clk                                                                   ; PIN_E1             ; 5439    ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ram:u_ram|Decoder0~10                                                 ; LCCOMB_X29_Y6_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~12                                                 ; LCCOMB_X16_Y12_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~14                                                 ; LCCOMB_X17_Y1_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~15                                                 ; LCCOMB_X22_Y1_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~16                                                 ; LCCOMB_X29_Y4_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~17                                                 ; LCCOMB_X12_Y11_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~19                                                 ; LCCOMB_X29_Y5_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~20                                                 ; LCCOMB_X26_Y7_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~21                                                 ; LCCOMB_X30_Y5_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~23                                                 ; LCCOMB_X33_Y9_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~25                                                 ; LCCOMB_X12_Y7_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~26                                                 ; LCCOMB_X19_Y9_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~27                                                 ; LCCOMB_X31_Y11_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~3                                                  ; LCCOMB_X22_Y12_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~30                                                 ; LCCOMB_X30_Y1_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~31                                                 ; LCCOMB_X24_Y2_N16  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~32                                                 ; LCCOMB_X31_Y8_N16  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~33                                                 ; LCCOMB_X30_Y10_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~34                                                 ; LCCOMB_X28_Y10_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~35                                                 ; LCCOMB_X30_Y10_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~36                                                 ; LCCOMB_X30_Y10_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~37                                                 ; LCCOMB_X30_Y10_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~38                                                 ; LCCOMB_X12_Y9_N8   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~39                                                 ; LCCOMB_X16_Y9_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~40                                                 ; LCCOMB_X23_Y7_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~41                                                 ; LCCOMB_X23_Y4_N12  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~43                                                 ; LCCOMB_X26_Y3_N28  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~44                                                 ; LCCOMB_X32_Y8_N2   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~46                                                 ; LCCOMB_X26_Y4_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~47                                                 ; LCCOMB_X30_Y10_N10 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~48                                                 ; LCCOMB_X30_Y2_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~49                                                 ; LCCOMB_X16_Y1_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~50                                                 ; LCCOMB_X18_Y1_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~51                                                 ; LCCOMB_X24_Y6_N20  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~52                                                 ; LCCOMB_X14_Y8_N14  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~53                                                 ; LCCOMB_X28_Y1_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~54                                                 ; LCCOMB_X26_Y10_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~55                                                 ; LCCOMB_X26_Y10_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~56                                                 ; LCCOMB_X14_Y7_N20  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~57                                                 ; LCCOMB_X22_Y6_N16  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~58                                                 ; LCCOMB_X28_Y4_N20  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~59                                                 ; LCCOMB_X24_Y1_N18  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~6                                                  ; LCCOMB_X30_Y8_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~60                                                 ; LCCOMB_X28_Y7_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~61                                                 ; LCCOMB_X24_Y3_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~62                                                 ; LCCOMB_X25_Y4_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~64                                                 ; LCCOMB_X14_Y12_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~65                                                 ; LCCOMB_X21_Y1_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~66                                                 ; LCCOMB_X28_Y6_N0   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~67                                                 ; LCCOMB_X14_Y9_N22  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~68                                                 ; LCCOMB_X22_Y4_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~69                                                 ; LCCOMB_X24_Y4_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~70                                                 ; LCCOMB_X22_Y6_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~71                                                 ; LCCOMB_X19_Y6_N10  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~72                                                 ; LCCOMB_X33_Y8_N10  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~73                                                 ; LCCOMB_X16_Y8_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~74                                                 ; LCCOMB_X26_Y9_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~75                                                 ; LCCOMB_X19_Y9_N14  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~76                                                 ; LCCOMB_X24_Y6_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~77                                                 ; LCCOMB_X30_Y10_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~78                                                 ; LCCOMB_X28_Y4_N8   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~79                                                 ; LCCOMB_X19_Y4_N14  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~8                                                  ; LCCOMB_X30_Y10_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ram:u_ram|Decoder0~9                                                  ; LCCOMB_X12_Y8_N6   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[0][18]~52                                              ; LCCOMB_X6_Y3_N8    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[10][23]~6                                              ; LCCOMB_X5_Y4_N6    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[11][25]~20                                             ; LCCOMB_X5_Y4_N12   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[12][25]~69                                             ; LCCOMB_X5_Y4_N18   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[13][25]~67                                             ; LCCOMB_X6_Y4_N16   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[14][19]~68                                             ; LCCOMB_X5_Y5_N16   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[15][25]~70                                             ; LCCOMB_X6_Y4_N22   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[16][15]~44                                             ; LCCOMB_X6_Y4_N28   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[17][27]~42                                             ; LCCOMB_X5_Y4_N14   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[18][19]~43                                             ; LCCOMB_X6_Y5_N0    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[19][5]~45                                              ; LCCOMB_X6_Y4_N26   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[1][5]~51                                               ; LCCOMB_X6_Y1_N22   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[20][26]~31                                             ; LCCOMB_X6_Y3_N6    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[21][20]~29                                             ; LCCOMB_X6_Y3_N14   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[22][16]~30                                             ; LCCOMB_X6_Y3_N0    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[23][19]~32                                             ; LCCOMB_X6_Y5_N8    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[24][25]~14                                             ; LCCOMB_X5_Y4_N16   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[25][22]~10                                             ; LCCOMB_X6_Y3_N18   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[26][18]~2                                              ; LCCOMB_X5_Y4_N24   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[27][19]~19                                             ; LCCOMB_X5_Y4_N10   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[28][20]~61                                             ; LCCOMB_X6_Y3_N2    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[29][27]~60                                             ; LCCOMB_X5_Y4_N4    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[2][1]~50                                               ; LCCOMB_X6_Y3_N22   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[30][30]~59                                             ; LCCOMB_X5_Y4_N30   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[31][18]~62                                             ; LCCOMB_X6_Y3_N28   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[32][12]~48                                             ; LCCOMB_X6_Y3_N12   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[33][19]~47                                             ; LCCOMB_X6_Y4_N14   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[34][21]~46                                             ; LCCOMB_X6_Y4_N8    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[35][5]~49                                              ; LCCOMB_X6_Y4_N0    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[36][23]~26                                             ; LCCOMB_X6_Y3_N16   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[37][20]~25                                             ; LCCOMB_X6_Y4_N6    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[38][17]~24                                             ; LCCOMB_X5_Y4_N22   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[39][13]~27                                             ; LCCOMB_X7_Y4_N8    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[3][11]~53                                              ; LCCOMB_X6_Y2_N12   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[40][29]~15                                             ; LCCOMB_X3_Y4_N28   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[41][7]~9                                               ; LCCOMB_X5_Y4_N26   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[42][20]~4                                              ; LCCOMB_X6_Y5_N4    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[43][0]~18                                              ; LCCOMB_X5_Y4_N28   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[44][5]~65                                              ; LCCOMB_X6_Y5_N12   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[45][4]~63                                              ; LCCOMB_X6_Y5_N30   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[46][15]~64                                             ; LCCOMB_X6_Y5_N16   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[47][7]~66                                              ; LCCOMB_X6_Y5_N26   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[48][21]~57                                             ; LCCOMB_X6_Y4_N12   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[49][0]~55                                              ; LCCOMB_X6_Y4_N2    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[4][25]~35                                              ; LCCOMB_X6_Y3_N24   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[50][5]~56                                              ; LCCOMB_X5_Y4_N20   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[51][17]~58                                             ; LCCOMB_X6_Y4_N10   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[52][11]~40                                             ; LCCOMB_X5_Y4_N0    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[53][11]~38                                             ; LCCOMB_X6_Y5_N14   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[54][11]~39                                             ; LCCOMB_X6_Y5_N24   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[55][11]~41                                             ; LCCOMB_X6_Y5_N2    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[56][11]~17                                             ; LCCOMB_X6_Y4_N30   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[57][11]~13                                             ; LCCOMB_X6_Y4_N4    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[58][12]~8                                              ; LCCOMB_X6_Y5_N18   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[59][19]~21                                             ; LCCOMB_X6_Y4_N24   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[5][16]~34                                              ; LCCOMB_X6_Y3_N30   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[60][30]~73                                             ; LCCOMB_X6_Y5_N20   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[61][30]~72                                             ; LCCOMB_X6_Y5_N6    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[62][30]~71                                             ; LCCOMB_X6_Y5_N28   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[63][25]~74                                             ; LCCOMB_X6_Y5_N10   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[6][25]~33                                              ; LCCOMB_X6_Y3_N20   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[7][25]~36                                              ; LCCOMB_X6_Y3_N10   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[8][25]~16                                              ; LCCOMB_X3_Y3_N22   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rom:u_rom|_rom[9][31]~11                                              ; LCCOMB_X5_Y4_N8    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                 ; PIN_M15            ; 3418    ; Async. clear             ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; uart:u_uart|Equal0~3                                                  ; LCCOMB_X11_Y1_N4   ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always1~1                                                 ; LCCOMB_X11_Y1_N22  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|always4~2                                                 ; LCCOMB_X11_Y1_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|byte_data[0]~2                                            ; LCCOMB_X11_Y1_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|data_rd_flag                                              ; FF_X11_Y1_N11      ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|rom_wr_en_o                                               ; FF_X4_Y1_N7        ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                         ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector15~0 ; LCCOMB_X11_Y14_N20 ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector56~5 ; LCCOMB_X11_Y16_N0  ; 47      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                     ; PIN_E1             ; 5439    ; 1812                                 ; Global Clock         ; GCLK2            ; --                        ;
; rst_n                                                   ; PIN_M15            ; 3418    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                 ;
+-----------------------------------------------------------------------+---------+
; Name                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------+---------+
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux28~9                  ; 359     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~14                 ; 358     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux27~9                  ; 358     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux25~8                  ; 350     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux26~12                 ; 349     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~20                 ; 346     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[7]                  ; 343     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[6]                  ; 342     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[4]                  ; 338     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[5]                  ; 338     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[3]                  ; 334     ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[2]                  ; 333     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[0]          ; 259     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[0]          ; 259     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[1]          ; 256     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[1]          ; 255     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[3]          ; 243     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[2]          ; 243     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[2]          ; 243     ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[3]          ; 243     ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|hold_flag                  ; 185     ;
; uart:u_uart|rom_erase_en_o                                            ; 96      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[1]~0                   ; 88      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[0]~1                   ; 86      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[2]~2                   ; 84      ;
; rst_n~input                                                           ; 83      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[1]             ; 80      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[3]~3                   ; 80      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux10~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux18~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux9~3                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux17~5                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux11~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux19~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux12~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux20~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux13~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux21~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux14~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux22~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux16~3                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux8~3                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux15~4                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux23~3                            ; 64      ;
; rom:u_rom|_rom~105                                                    ; 64      ;
; rom:u_rom|_rom~104                                                    ; 64      ;
; rom:u_rom|_rom~103                                                    ; 64      ;
; rom:u_rom|_rom~102                                                    ; 64      ;
; rom:u_rom|_rom~101                                                    ; 64      ;
; rom:u_rom|_rom~100                                                    ; 64      ;
; rom:u_rom|_rom~99                                                     ; 64      ;
; rom:u_rom|_rom~98                                                     ; 64      ;
; rom:u_rom|_rom~97                                                     ; 64      ;
; rom:u_rom|_rom~96                                                     ; 64      ;
; rom:u_rom|_rom~95                                                     ; 64      ;
; rom:u_rom|_rom~94                                                     ; 64      ;
; rom:u_rom|_rom~93                                                     ; 64      ;
; rom:u_rom|_rom~92                                                     ; 64      ;
; rom:u_rom|_rom~91                                                     ; 64      ;
; rom:u_rom|_rom~90                                                     ; 64      ;
; rom:u_rom|_rom~89                                                     ; 64      ;
; rom:u_rom|_rom~88                                                     ; 64      ;
; rom:u_rom|_rom~87                                                     ; 64      ;
; rom:u_rom|_rom~86                                                     ; 64      ;
; rom:u_rom|_rom~85                                                     ; 64      ;
; rom:u_rom|_rom~84                                                     ; 64      ;
; rom:u_rom|_rom~83                                                     ; 64      ;
; rom:u_rom|_rom~82                                                     ; 64      ;
; rom:u_rom|_rom~81                                                     ; 64      ;
; rom:u_rom|_rom~80                                                     ; 64      ;
; rom:u_rom|_rom~79                                                     ; 64      ;
; rom:u_rom|_rom~78                                                     ; 64      ;
; rom:u_rom|_rom~77                                                     ; 64      ;
; rom:u_rom|_rom~76                                                     ; 64      ;
; rom:u_rom|_rom~75                                                     ; 64      ;
; rom:u_rom|_rom~0                                                      ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux26~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux25~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux27~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux5~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux4~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux3~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux2~3                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux1~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux6~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux0~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux24~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux7~1                             ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux28~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux29~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux30~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux31~0                            ; 64      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[31]~0                  ; 57      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~15                 ; 46      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux30~0                  ; 45      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_flag~1                  ; 45      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[0]             ; 42      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[2]             ; 40      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder1~2                 ; 39      ;
; uart:u_uart|rom_wr_en_o                                               ; 37      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[13]            ; 36      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[4]          ; 35      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4]          ; 35      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]             ; 34      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[14]            ; 34      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag                ; 33      ;
; uart:u_uart|data_rd_flag                                              ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[22]~101              ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[21]~99               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[20]~97               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[19]~95               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[18]~93               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[17]~91               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[16]~89               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[15]~87               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[14]~83               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[13]~80               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[12]~77               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[11]~74               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[10]~71               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[9]~68                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[8]~65                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[5]~60                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[6]~56                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[7]~52                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[4]~48                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[3]~44                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[2]~40                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[23]~36               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[24]~34               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[25]~32               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[26]~30               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[27]~28               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[28]~26               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[29]~24               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[30]~22               ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[1]~20                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[31]~16               ; 33      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[2]     ; 33      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[0]     ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[0]~13                ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr9~2                  ; 33      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr9~1                  ; 33      ;
; clk~input                                                             ; 32      ;
; uart:u_uart|always4~2                                                 ; 32      ;
; rom:u_rom|_rom[63][25]~74                                             ; 32      ;
; rom:u_rom|_rom[60][30]~73                                             ; 32      ;
; rom:u_rom|_rom[61][30]~72                                             ; 32      ;
; rom:u_rom|_rom[62][30]~71                                             ; 32      ;
; rom:u_rom|_rom[15][25]~70                                             ; 32      ;
; rom:u_rom|_rom[12][25]~69                                             ; 32      ;
; rom:u_rom|_rom[14][19]~68                                             ; 32      ;
; rom:u_rom|_rom[13][25]~67                                             ; 32      ;
; rom:u_rom|_rom[47][7]~66                                              ; 32      ;
; rom:u_rom|_rom[44][5]~65                                              ; 32      ;
; rom:u_rom|_rom[46][15]~64                                             ; 32      ;
; rom:u_rom|_rom[45][4]~63                                              ; 32      ;
; rom:u_rom|_rom[31][18]~62                                             ; 32      ;
; rom:u_rom|_rom[28][20]~61                                             ; 32      ;
; rom:u_rom|_rom[29][27]~60                                             ; 32      ;
; rom:u_rom|_rom[30][30]~59                                             ; 32      ;
; rom:u_rom|_rom[51][17]~58                                             ; 32      ;
; rom:u_rom|_rom[48][21]~57                                             ; 32      ;
; rom:u_rom|_rom[50][5]~56                                              ; 32      ;
; rom:u_rom|_rom[49][0]~55                                              ; 32      ;
; rom:u_rom|_rom[3][11]~53                                              ; 32      ;
; rom:u_rom|_rom[0][18]~52                                              ; 32      ;
; rom:u_rom|_rom[1][5]~51                                               ; 32      ;
; rom:u_rom|_rom[2][1]~50                                               ; 32      ;
; rom:u_rom|_rom[35][5]~49                                              ; 32      ;
; rom:u_rom|_rom[32][12]~48                                             ; 32      ;
; rom:u_rom|_rom[33][19]~47                                             ; 32      ;
; rom:u_rom|_rom[34][21]~46                                             ; 32      ;
; rom:u_rom|_rom[19][5]~45                                              ; 32      ;
; rom:u_rom|_rom[16][15]~44                                             ; 32      ;
; rom:u_rom|_rom[18][19]~43                                             ; 32      ;
; rom:u_rom|_rom[17][27]~42                                             ; 32      ;
; rom:u_rom|_rom[55][11]~41                                             ; 32      ;
; rom:u_rom|_rom[52][11]~40                                             ; 32      ;
; rom:u_rom|_rom[54][11]~39                                             ; 32      ;
; rom:u_rom|_rom[53][11]~38                                             ; 32      ;
; rom:u_rom|_rom[7][25]~36                                              ; 32      ;
; rom:u_rom|_rom[4][25]~35                                              ; 32      ;
; rom:u_rom|_rom[5][16]~34                                              ; 32      ;
; rom:u_rom|_rom[6][25]~33                                              ; 32      ;
; rom:u_rom|_rom[23][19]~32                                             ; 32      ;
; rom:u_rom|_rom[20][26]~31                                             ; 32      ;
; rom:u_rom|_rom[22][16]~30                                             ; 32      ;
; rom:u_rom|_rom[21][20]~29                                             ; 32      ;
; rom:u_rom|_rom[39][13]~27                                             ; 32      ;
; rom:u_rom|_rom[36][23]~26                                             ; 32      ;
; rom:u_rom|_rom[37][20]~25                                             ; 32      ;
; rom:u_rom|_rom[38][17]~24                                             ; 32      ;
; rom:u_rom|_rom[59][19]~21                                             ; 32      ;
; rom:u_rom|_rom[11][25]~20                                             ; 32      ;
; rom:u_rom|_rom[27][19]~19                                             ; 32      ;
; rom:u_rom|_rom[43][0]~18                                              ; 32      ;
; rom:u_rom|_rom[56][11]~17                                             ; 32      ;
; rom:u_rom|_rom[8][25]~16                                              ; 32      ;
; rom:u_rom|_rom[40][29]~15                                             ; 32      ;
; rom:u_rom|_rom[24][25]~14                                             ; 32      ;
; rom:u_rom|_rom[57][11]~13                                             ; 32      ;
; rom:u_rom|_rom[9][31]~11                                              ; 32      ;
; rom:u_rom|_rom[25][22]~10                                             ; 32      ;
; rom:u_rom|_rom[41][7]~9                                               ; 32      ;
; rom:u_rom|_rom[58][12]~8                                              ; 32      ;
; rom:u_rom|_rom[10][23]~6                                              ; 32      ;
; rom:u_rom|_rom[42][20]~4                                              ; 32      ;
; rom:u_rom|_rom[26][18]~2                                              ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~37                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~36                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~35                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~34                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~33                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~32                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~31                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~30                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~29                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~28                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~27                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~25                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~23                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~22                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~21                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~19                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~17                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~16                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~15                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~14                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~13                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~12                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~11                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~10                        ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~9                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~8                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~7                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~5                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~4                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~3                         ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~1                         ; 32      ;
; ram:u_ram|Decoder0~79                                                 ; 32      ;
; ram:u_ram|Decoder0~78                                                 ; 32      ;
; ram:u_ram|Decoder0~77                                                 ; 32      ;
; ram:u_ram|Decoder0~76                                                 ; 32      ;
; ram:u_ram|Decoder0~75                                                 ; 32      ;
; ram:u_ram|Decoder0~74                                                 ; 32      ;
; ram:u_ram|Decoder0~73                                                 ; 32      ;
; ram:u_ram|Decoder0~72                                                 ; 32      ;
; ram:u_ram|Decoder0~71                                                 ; 32      ;
; ram:u_ram|Decoder0~70                                                 ; 32      ;
; ram:u_ram|Decoder0~69                                                 ; 32      ;
; ram:u_ram|Decoder0~68                                                 ; 32      ;
; ram:u_ram|Decoder0~67                                                 ; 32      ;
; ram:u_ram|Decoder0~66                                                 ; 32      ;
; ram:u_ram|Decoder0~65                                                 ; 32      ;
; ram:u_ram|Decoder0~64                                                 ; 32      ;
; ram:u_ram|Decoder0~62                                                 ; 32      ;
; ram:u_ram|Decoder0~61                                                 ; 32      ;
; ram:u_ram|Decoder0~60                                                 ; 32      ;
; ram:u_ram|Decoder0~59                                                 ; 32      ;
; ram:u_ram|Decoder0~58                                                 ; 32      ;
; ram:u_ram|Decoder0~57                                                 ; 32      ;
; ram:u_ram|Decoder0~56                                                 ; 32      ;
; ram:u_ram|Decoder0~55                                                 ; 32      ;
; ram:u_ram|Decoder0~54                                                 ; 32      ;
; ram:u_ram|Decoder0~53                                                 ; 32      ;
; ram:u_ram|Decoder0~52                                                 ; 32      ;
; ram:u_ram|Decoder0~51                                                 ; 32      ;
; ram:u_ram|Decoder0~50                                                 ; 32      ;
; ram:u_ram|Decoder0~49                                                 ; 32      ;
; ram:u_ram|Decoder0~48                                                 ; 32      ;
; ram:u_ram|Decoder0~47                                                 ; 32      ;
; ram:u_ram|Decoder0~46                                                 ; 32      ;
; ram:u_ram|Decoder0~44                                                 ; 32      ;
; ram:u_ram|Decoder0~43                                                 ; 32      ;
; ram:u_ram|Decoder0~41                                                 ; 32      ;
; ram:u_ram|Decoder0~40                                                 ; 32      ;
; ram:u_ram|Decoder0~39                                                 ; 32      ;
; ram:u_ram|Decoder0~38                                                 ; 32      ;
; ram:u_ram|Decoder0~37                                                 ; 32      ;
; ram:u_ram|Decoder0~36                                                 ; 32      ;
; ram:u_ram|Decoder0~35                                                 ; 32      ;
; ram:u_ram|Decoder0~34                                                 ; 32      ;
; ram:u_ram|Decoder0~33                                                 ; 32      ;
; ram:u_ram|Decoder0~32                                                 ; 32      ;
; ram:u_ram|Decoder0~31                                                 ; 32      ;
; ram:u_ram|Decoder0~30                                                 ; 32      ;
; ram:u_ram|Decoder0~27                                                 ; 32      ;
; ram:u_ram|Decoder0~26                                                 ; 32      ;
; ram:u_ram|Decoder0~25                                                 ; 32      ;
; ram:u_ram|Decoder0~23                                                 ; 32      ;
; ram:u_ram|Decoder0~21                                                 ; 32      ;
; ram:u_ram|Decoder0~20                                                 ; 32      ;
; ram:u_ram|Decoder0~19                                                 ; 32      ;
; ram:u_ram|Decoder0~17                                                 ; 32      ;
; ram:u_ram|Decoder0~16                                                 ; 32      ;
; ram:u_ram|Decoder0~15                                                 ; 32      ;
; ram:u_ram|Decoder0~14                                                 ; 32      ;
; ram:u_ram|Decoder0~12                                                 ; 32      ;
; ram:u_ram|Decoder0~10                                                 ; 32      ;
; ram:u_ram|Decoder0~9                                                  ; 32      ;
; ram:u_ram|Decoder0~8                                                  ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always0~2                          ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7]~53 ; 32      ;
; ram:u_ram|Decoder0~6                                                  ; 32      ;
; ram:u_ram|Decoder0~5                                                  ; 32      ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|always1~2                          ; 32      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3]~53 ; 32      ;
; ram:u_ram|Decoder0~3                                                  ; 32      ;
; ram:u_ram|Decoder0~1                                                  ; 32      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[4]~4                   ; 31      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[17]~14               ; 30      ;
; rom:u_rom|_rom[37][20]~22                                             ; 29      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[4]             ; 26      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Add0~0                   ; 26      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[12]            ; 25      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[31]            ; 24      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]             ; 23      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]             ; 22      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector7~4                ; 21      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector5~5                ; 20      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[5]             ; 20      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~4                  ; 18      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_4_flag~4                ; 17      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~18                 ; 17      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[6]             ; 17      ;
; ram:u_ram|Decoder0~29                                                 ; 16      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]             ; 16      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux63~1                            ; 16      ;
; ram:u_ram|Decoder0~2                                                  ; 16      ;
; uart:u_uart|rom_wr_addr_o[6]                                          ; 16      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]             ; 15      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[1]     ; 15      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[4]             ; 15      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[12]~61               ; 14      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[0]             ; 14      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[1]             ; 14      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~9             ; 14      ;
; uart:u_uart|always1~1                                                 ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~7                  ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~6                  ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[1]~12                  ; 13      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[30]~1                  ; 13      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector37~0               ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector19~2               ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux2~1                             ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux2~0                             ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|WideOr0~0                ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[6]~17                  ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[0]~10                  ; 12      ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[2]             ; 12      ;
; uart:u_uart|rom_wr_addr_o[7]                                          ; 12      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[0]~31               ; 12      ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|pc:u_pc|pc_out[1]~30               ; 12      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[1]~102               ; 11      ;
; uart:u_uart|Equal0~3                                                  ; 11      ;
; uart:u_uart|rom_wr_addr_o[2]                                          ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~6                  ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[21]~33                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[22]~32                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[19]~31                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[20]~30                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[15]~29                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[16]~28                 ; 11      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[1]~103               ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux4~2                     ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[18]~26                 ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[3]~14                  ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[2]~13                  ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[23]~8                  ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[27]~4                  ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[28]~3                  ; 10      ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[29]~2                  ; 10      ;
; uart:u_uart|rom_wr_addr_o[4]                                          ; 10      ;
; uart:u_uart|rom_wr_addr_o[3]                                          ; 10      ;
; uart:u_uart|always7~8                                                 ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector21~7               ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux17~2                            ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[4]     ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg_wr_addr_o[3]     ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~3                  ; 9       ;
; ram:u_ram|Decoder0~0                                                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[17]~27                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[8]~25                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[9]~24                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[10]~23                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[11]~22                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[12]~21                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[13]~20                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[14]~19                 ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[7]~18                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[4]~15                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[24]~7                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[25]~6                  ; 9       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[26]~5                  ; 9       ;
; uart:u_uart|rom_wr_addr_o[5]                                          ; 9       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector5~7                ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|WideOr8~4                  ; 8       ;
; uart:u_uart|byte_data[0]~2                                            ; 8       ;
; uart:u_uart|always7~9                                                 ; 8       ;
; rom:u_rom|_rom[26][18]~28                                             ; 8       ;
; rom:u_rom|Decoder0~7                                                  ; 8       ;
; rom:u_rom|Decoder0~6                                                  ; 8       ;
; rom:u_rom|Decoder0~5                                                  ; 8       ;
; rom:u_rom|Decoder0~4                                                  ; 8       ;
; rom:u_rom|_rom[41][7]~23                                              ; 8       ;
; rom:u_rom|Decoder0~3                                                  ; 8       ;
; rom:u_rom|Decoder0~2                                                  ; 8       ;
; rom:u_rom|Decoder0~1                                                  ; 8       ;
; rom:u_rom|_rom[9][31]~5                                               ; 8       ;
; rom:u_rom|_rom[41][7]~3                                               ; 8       ;
; rom:u_rom|_rom[26][18]~1                                              ; 8       ;
; rom:u_rom|Decoder0~0                                                  ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector2~0                ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|WideOr0~0                  ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux15~2                            ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux17~3                            ; 8       ;
; ram:u_ram|Decoder0~63                                                 ; 8       ;
; ram:u_ram|Decoder0~18                                                 ; 8       ;
; ram:u_ram|Decoder0~13                                                 ; 8       ;
; ram:u_ram|Decoder0~7                                                  ; 8       ;
; ram:u_ram|Decoder0~4                                                  ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~4                  ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder1~0                 ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~36            ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~10                 ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~23           ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data1_i[5]~16                  ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~10            ; 8       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[3]             ; 8       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~16                 ; 7       ;
; uart:u_uart|uart_state.END                                            ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector13~1               ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector13~0               ; 7       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~6                         ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|reg_wr_data_o[12]~62               ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux63~2                            ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux22~7                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux22~6                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux22~0                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~5                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~2                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~1                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~0                  ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux2~7                   ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~21            ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~12            ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[31]~31                 ; 7       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[30]~30                 ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[0]             ; 7       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[1]             ; 7       ;
; uart:u_uart|byte_cnt[0]                                               ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector13~3               ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[25]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[26]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[27]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[28]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[29]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[12]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[30]            ; 6       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[13]            ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[25]            ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[30]            ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[26]            ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal0~0                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~7                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~6                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~34            ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~12                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~10                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[29]~29                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[25]~25                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[20]~20                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[18]~18                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[16]~16                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[15]~15                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[14]~14                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[12]~12                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[10]~10                 ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[9]~9                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[5]~7                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[6]~6                   ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[7]~5                   ; 6       ;
; uart:u_uart|baud_cnt[0]                                               ; 6       ;
; uart:u_uart|baud_cnt[1]                                               ; 6       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[1]    ; 6       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~23                 ; 5       ;
; uart:u_uart|byte_cnt[1]                                               ; 5       ;
; rom:u_rom|_rom[58][12]~37                                             ; 5       ;
; rom:u_rom|_rom[58][12]~7                                              ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|WideOr0~1                  ; 5       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[20]            ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|WideOr2~1                  ; 5       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[14]            ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal0~1                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~48           ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~24           ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~23            ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[4]        ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~13            ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[28]~28                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[27]~27                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[26]~26                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[24]~24                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[23]~23                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[22]~22                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[21]~21                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[19]~19                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[17]~17                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[13]~13                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[11]~11                 ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu_data2_i[8]~8                   ; 5       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_flag~2                  ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[7]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[4]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[3]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[0]    ; 5       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector16~4               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector19~7               ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~17                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~16                  ; 4       ;
; uart:u_uart|uart_state.IDLE                                           ; 4       ;
; uart:u_uart|Equal3~2                                                  ; 4       ;
; uart:u_uart|Equal0~0                                                  ; 4       ;
; uart:u_uart|Equal3~1                                                  ; 4       ;
; uart:u_uart|uart_state.BEGIN                                          ; 4       ;
; uart:u_uart|byte_cnt[2]                                               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector43~1               ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector19~4               ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~26                        ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~24                        ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~20                        ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~18                        ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~2                         ; 4       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|Decoder0~0                         ; 4       ;
; ram:u_ram|Decoder0~45                                                 ; 4       ;
; ram:u_ram|Decoder0~42                                                 ; 4       ;
; ram:u_ram|Decoder0~28                                                 ; 4       ;
; ram:u_ram|Decoder0~24                                                 ; 4       ;
; ram:u_ram|Decoder0~22                                                 ; 4       ;
; ram:u_ram|Decoder0~11                                                 ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector1~6                ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal4~0                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Equal7~1                   ; 4       ;
; ram:u_ram|data_o[26]~816                                              ; 4       ;
; ram:u_ram|data_o[27]~773                                              ; 4       ;
; ram:u_ram|data_o[28]~730                                              ; 4       ;
; ram:u_ram|data_o[29]~687                                              ; 4       ;
; ram:u_ram|data_o[30]~644                                              ; 4       ;
; ram:u_ram|data_o[25]~601                                              ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|Mux32~1                            ; 4       ;
; ram:u_ram|data_o[15]~385                                              ; 4       ;
; ram:u_ram|data_o[24]~300                                              ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux0~9                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux2~6                   ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux30~7                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux28~8                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~13                 ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux29~4                  ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~33            ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~29            ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~15           ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~12           ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[20]       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[18]       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[9]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[10]       ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~11                 ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[12]       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[14]       ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[7]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[6]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[3]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[2]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[0]        ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[25]       ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~4            ; 4       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_4_flag~2                ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[1]             ; 4       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[31]       ; 4       ;
; rom:u_rom|_rom[49][0]~54                                              ; 3       ;
; rom:u_rom|_rom[57][11]~12                                             ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[7]             ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector19~3               ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector21~0               ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector43~0               ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[24]            ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[22]            ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[23]            ; 3       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[21]            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux25~9                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder0~0                 ; 3       ;
; ram:u_ram|data_o[31]~472                                              ; 3       ;
; ram:u_ram|data_o[31]~471                                              ; 3       ;
; ram:u_ram|data_o[7]~429                                               ; 3       ;
; ram:u_ram|data_o[23]~342                                              ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|WideOr0~8                ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux1~12                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux16~9                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux8~6                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux4~9                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux5~9                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux12~13                 ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux15~9                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux14~6                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux17~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux18~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux19~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux20~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux21~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux23~7                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux22~10                 ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux10~6                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux11~6                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux13~6                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux6~15                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux7~9                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~59           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux9~6                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~80            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux2~19                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~61            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~15                  ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux2~8                   ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~42            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~38            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Decoder1~1                 ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~55           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~45           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~39           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~35           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~30            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~28           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~25           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~14           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~40           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~27            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~26            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~8            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~28           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~26           ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~24           ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[21]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[22]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[19]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[15]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[16]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[17]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[8]        ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[11]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[13]       ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~18            ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[5]        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~15            ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftLeft0~14            ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]        ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight1~7            ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[24]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[26]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[27]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[28]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[29]       ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[30]       ; 3       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_flag~0                  ; 3       ;
; uart:u_uart|baud_cnt[11]                                              ; 3       ;
; uart:u_uart|baud_cnt[9]                                               ; 3       ;
; uart:u_uart|baud_cnt[5]                                               ; 3       ;
; uart:u_uart|baud_cnt[3]                                               ; 3       ;
; uart:u_uart|baud_cnt[12]                                              ; 3       ;
; uart:u_uart|baud_cnt[10]                                              ; 3       ;
; uart:u_uart|baud_cnt[6]                                               ; 3       ;
; uart:u_uart|baud_cnt[4]                                               ; 3       ;
; uart:u_uart|baud_cnt[2]                                               ; 3       ;
; uart:u_uart|baud_cnt[8]                                               ; 3       ;
; uart:u_uart|baud_cnt[7]                                               ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4]    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0]    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[15]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[14]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[13]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[12]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[11]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[10]   ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[9]    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[8]    ; 3       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[4]           ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[2]           ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[3]           ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[1]           ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[0]           ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[31]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[30]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[29]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[28]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[27]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[26]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[25]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[24]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[23]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[22]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[21]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[20]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[19]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[18]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[17]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[16]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[15]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[14]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[13]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[12]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[11]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[10]                  ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[9]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[8]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[5]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[6]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[7]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[4]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[3]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[2]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[0]                   ; 2       ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[1]                   ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Mux4~4                     ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux3~16                  ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|ShiftRight0~63           ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|Mux24~22                 ; 2       ;
; uart:u_uart|byte_data[7]                                              ; 2       ;
; uart:u_uart|Equal7~0                                                  ; 2       ;
; uart:u_uart|wr_data_reg[11]                                           ; 2       ;
; uart:u_uart|wr_data_reg[10]                                           ; 2       ;
; uart:u_uart|wr_data_reg[9]                                            ; 2       ;
; uart:u_uart|wr_data_reg[7]                                            ; 2       ;
; uart:u_uart|wr_data_reg[8]                                            ; 2       ;
; uart:u_uart|byte_data[3]                                              ; 2       ;
; uart:u_uart|byte_data[6]                                              ; 2       ;
; uart:u_uart|byte_data[5]                                              ; 2       ;
; uart:u_uart|byte_data[4]                                              ; 2       ;
; uart:u_uart|byte_data[1]                                              ; 2       ;
; uart:u_uart|Selector1~0                                               ; 2       ;
; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]                  ; 2       ;
; uart:u_uart|uart_rx_delay                                             ; 2       ;
; uart:u_uart|Equal1~0                                                  ; 2       ;
; uart:u_uart|byte_data[2]                                              ; 2       ;
; uart:u_uart|wr_data_reg[19]                                           ; 2       ;
; uart:u_uart|wr_data_reg[18]                                           ; 2       ;
; uart:u_uart|wr_data_reg[17]                                           ; 2       ;
; uart:u_uart|wr_data_reg[15]                                           ; 2       ;
; uart:u_uart|wr_data_reg[16]                                           ; 2       ;
; uart:u_uart|wr_data_reg[22]                                           ; 2       ;
; uart:u_uart|wr_data_reg[23]                                           ; 2       ;
; uart:u_uart|wr_data_reg[21]                                           ; 2       ;
; uart:u_uart|wr_data_reg[12]                                           ; 2       ;
; uart:u_uart|wr_data_reg[20]                                           ; 2       ;
; uart:u_uart|wr_data_reg[13]                                           ; 2       ;
; uart:u_uart|wr_data_reg[14]                                           ; 2       ;
; uart:u_uart|wr_data_reg[3]                                            ; 2       ;
; uart:u_uart|wr_data_reg[6]                                            ; 2       ;
; uart:u_uart|wr_data_reg[5]                                            ; 2       ;
; uart:u_uart|wr_data_reg[4]                                            ; 2       ;
; uart:u_uart|wr_data_reg[0]                                            ; 2       ;
; uart:u_uart|wr_data_reg[1]                                            ; 2       ;
; uart:u_uart|wr_data_reg[2]                                            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[11]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[10]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[9]             ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[8]             ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[19]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[18]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[17]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[15]            ; 2       ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[16]            ; 2       ;
; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|alu:u_alu|WideOr0                  ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][22]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][22]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][21]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][21]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][20]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][20]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][19]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][19]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][18]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][18]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][17]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][17]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[20][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[30][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[18][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[22][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[26][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[29][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[17][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[25][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[21][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[15][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[12][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[13][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[14][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[2][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[1][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[3][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[11][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[8][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[10][16]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[9][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[7][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[4][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[5][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[6][16]                        ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[31][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[19][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[23][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[27][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[28][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[16][15]                       ; 2       ;
; RISCV:u_RISCV|RF_UNIT:INST_RF_UNIT|regs[24][15]                       ; 2       ;
+-----------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 15,587 / 32,401 ( 48 % ) ;
; C16 interconnects           ; 434 / 1,326 ( 33 % )     ;
; C4 interconnects            ; 13,560 / 21,816 ( 62 % ) ;
; Direct links                ; 918 / 32,401 ( 3 % )     ;
; Global clocks               ; 4 / 10 ( 40 % )          ;
; Local interconnects         ; 3,486 / 10,320 ( 34 % )  ;
; R24 interconnects           ; 514 / 1,289 ( 40 % )     ;
; R4 interconnects            ; 17,131 / 28,186 ( 61 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 640) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 5                             ;
; 3                                           ; 3                             ;
; 4                                           ; 8                             ;
; 5                                           ; 10                            ;
; 6                                           ; 15                            ;
; 7                                           ; 9                             ;
; 8                                           ; 7                             ;
; 9                                           ; 15                            ;
; 10                                          ; 27                            ;
; 11                                          ; 23                            ;
; 12                                          ; 38                            ;
; 13                                          ; 41                            ;
; 14                                          ; 66                            ;
; 15                                          ; 85                            ;
; 16                                          ; 285                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.64) ; Number of LABs  (Total = 640) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 426                           ;
; 1 Clock                            ; 606                           ;
; 1 Clock enable                     ; 112                           ;
; 1 Sync. clear                      ; 40                            ;
; 1 Sync. load                       ; 42                            ;
; 2 Clock enables                    ; 454                           ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.04) ; Number of LABs  (Total = 640) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 9                             ;
; 11                                           ; 6                             ;
; 12                                           ; 12                            ;
; 13                                           ; 5                             ;
; 14                                           ; 9                             ;
; 15                                           ; 25                            ;
; 16                                           ; 46                            ;
; 17                                           ; 34                            ;
; 18                                           ; 45                            ;
; 19                                           ; 37                            ;
; 20                                           ; 31                            ;
; 21                                           ; 23                            ;
; 22                                           ; 19                            ;
; 23                                           ; 11                            ;
; 24                                           ; 28                            ;
; 25                                           ; 16                            ;
; 26                                           ; 27                            ;
; 27                                           ; 20                            ;
; 28                                           ; 32                            ;
; 29                                           ; 20                            ;
; 30                                           ; 30                            ;
; 31                                           ; 34                            ;
; 32                                           ; 84                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.56) ; Number of LABs  (Total = 640) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 4                             ;
; 2                                               ; 13                            ;
; 3                                               ; 25                            ;
; 4                                               ; 28                            ;
; 5                                               ; 40                            ;
; 6                                               ; 28                            ;
; 7                                               ; 56                            ;
; 8                                               ; 71                            ;
; 9                                               ; 76                            ;
; 10                                              ; 48                            ;
; 11                                              ; 56                            ;
; 12                                              ; 45                            ;
; 13                                              ; 34                            ;
; 14                                              ; 30                            ;
; 15                                              ; 29                            ;
; 16                                              ; 32                            ;
; 17                                              ; 9                             ;
; 18                                              ; 6                             ;
; 19                                              ; 3                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.93) ; Number of LABs  (Total = 640) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 1                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 9                             ;
; 13                                           ; 7                             ;
; 14                                           ; 15                            ;
; 15                                           ; 14                            ;
; 16                                           ; 10                            ;
; 17                                           ; 19                            ;
; 18                                           ; 30                            ;
; 19                                           ; 25                            ;
; 20                                           ; 30                            ;
; 21                                           ; 37                            ;
; 22                                           ; 41                            ;
; 23                                           ; 30                            ;
; 24                                           ; 32                            ;
; 25                                           ; 23                            ;
; 26                                           ; 21                            ;
; 27                                           ; 29                            ;
; 28                                           ; 22                            ;
; 29                                           ; 29                            ;
; 30                                           ; 29                            ;
; 31                                           ; 31                            ;
; 32                                           ; 36                            ;
; 33                                           ; 22                            ;
; 34                                           ; 57                            ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 2                             ;
; 39                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 8         ; 0            ; 8         ; 0            ; 0            ; 8         ; 8         ; 0            ; 8         ; 8         ; 0            ; 5            ; 0            ; 0            ; 3            ; 0            ; 5            ; 3            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 8            ; 0         ; 8            ; 8            ; 0         ; 0         ; 8            ; 0         ; 0         ; 8            ; 3            ; 8            ; 8            ; 5            ; 8            ; 3            ; 5            ; 8            ; 8            ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 8            ; 0         ; 8            ; 8            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                               ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Clock(s)                                            ; Destination Clock(s)                                       ; Delay Added in ns ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; clk                                                        ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[0]  ; 190.5             ;
; clk                                                        ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[13] ; 46.5              ;
; clk                                                        ; clk                                                        ; 27.0              ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[13] ; clk                                                        ; 9.0               ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                          ;
+---------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; Source Register                                                     ; Destination Register                                         ; Delay Added in ns ;
+---------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[0]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[18]         ; 4.964             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[3]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[24]         ; 4.727             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[1]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[24]         ; 4.725             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[4]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4] ; 4.187             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[6]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[9]          ; 3.939             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4] ; 3.908             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[5]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[4] ; 3.908             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[31]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[24]         ; 3.483             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[13]          ; ram:u_ram|_ram[37][17]                                       ; 3.383             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[29]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[9]          ; 2.761             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[28]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[8]          ; 2.758             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[30]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[10]         ; 2.704             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[14]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[2]    ; 2.671             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[23]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[3] ; 2.493             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[18]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[3] ; 2.439             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[17]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg1_rd_addr_o[2] ; 2.439             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[9]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg_wr_addr_o[2]  ; 2.319             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[7]           ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[11]         ; 2.248             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[25]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|imm_o[5]          ; 2.205             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[12]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[2]    ; 2.176             ;
; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[21]          ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|reg2_rd_addr_o[1] ; 2.124             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[1]           ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 2.106             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[0]           ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 2.067             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[31]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[29]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[28]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[27]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[26]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[30]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[25]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|alu_op_code[3]    ; 2.025             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[31]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[30]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[8]           ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[6]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[20]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[9]           ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[29]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[28]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[26]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[21]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[19]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[18]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[18]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[17]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[11]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[11]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[26]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[26] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[26] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[17]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[17] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[17] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[25]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[25]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[25] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[25] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[24]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[24]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[24] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[22]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[22]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[22] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[9]      ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[9]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[12]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[12]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[12] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[15]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[15]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[15] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[3]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[4]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[7]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[16]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[16] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[16]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[16] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[0]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[2]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[10]     ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[10] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[10]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[10] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[2]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[18] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[18] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[29]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[29] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[29] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[21]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[5]  ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[21] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[21] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[19]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[19] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[19] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[28]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg2_rd_data_o[28] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|reg1_rd_data_o[28] ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[23]          ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|pc_imm_flag       ; 1.971             ;
+---------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "cpu_prj"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 53 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_RISCV|INST_EX_UNIT|u_cu|Selector11~2  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[0]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[1]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[2]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[3]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[4]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[5]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[6]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[14]
        Info (176357): Destination node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_o[12]
        Info (176357): Destination node RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_o[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id:u_id|Selector56~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|cu:u_cu|Selector15~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n~input (placed in PIN M15 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ram:u_ram|data_o[0]~42
        Info (176357): Destination node ram:u_ram|data_o[1]~85
        Info (176357): Destination node ram:u_ram|data_o[2]~128
        Info (176357): Destination node ram:u_ram|data_o[3]~171
        Info (176357): Destination node ram:u_ram|data_o[8]~214
        Info (176357): Destination node ram:u_ram|data_o[16]~257
        Info (176357): Destination node ram:u_ram|data_o[24]~300
        Info (176357): Destination node ram:u_ram|data_o[23]~343
        Info (176357): Destination node ram:u_ram|data_o[15]~386
        Info (176357): Destination node ram:u_ram|data_o[7]~429
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 44% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:29
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 9.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/output_files/cpu_prj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5988 megabytes
    Info: Processing ended: Wed Jun 28 10:28:12 2023
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:01:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Desktop/FPGA/tinyriscv_cpu/cpu_prj/FPGA/quartus_prj/output_files/cpu_prj.fit.smsg.


