`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02.06.2025 08:35:26
// Design Name: 
// Module Name: processing_to_fifo
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module processing_to_fifo(
    input clk,
    input processed_data,
    input i_dig,
    output data_in,
    output write,
    input almost_full
    );
endmodule
