## 第一章 计算机系统概述

#### 1.1 冯·诺依曼体系结构

**核心知识点**：

- 存储程序概念：指令和数据以二进制形式存放在存储器中，按顺序自动执行
- 五大部件功能：
  - **运算器**：完成算术逻辑运算
  - **控制器**：从存储器取指令、译码、发出控制信号
  - **存储器**：存放程序和数
  - **输入设备**：将信息转换为机器能识别的形式
  - **输出设备**：将结果转换为人们熟悉的形式
· 以运算器为中心：所有数据传送都经过运算器
· 指令执行流程：取指令→分析指令→执行指令

**考点备注**：

- 选择题常考五大部件功能和存储程序概念
- 注意冯·诺依曼机的瓶颈：串行执行，存在"冯·诺依曼瓶颈"

#### 1.2 计算机性能指标

**核心知识点**：

· 时钟周期：CPU最小时间单位，时钟频率的倒数
· CPI：执行一条指令所需的平均时钟周期数
· CPU执行时间公式：T_CPU = (指令条数 × CPI) / 主频
· MIPS计算公式：MIPS = 指令条数 / (执行时间 × 10⁶) = 主频 / (CPI × 10⁶)
· MFLOPS：每秒百万次浮点运算次数

考点备注：

· 计算题重点，必须熟练掌握各公式的转换
· 注意区分MIPS和MFLOPS的应用场景

第二章 数据的表示与运算

2.1 数制与编码

核心知识点：

· 原码表示范围：[-(2^(n-1)-1), 2^(n-1)-1]，0有+0和-0两种表示
· 补码表示范围：[-2^(n-1), 2^(n-1)-1]，0的唯一表示是00000000
· 补码求法：正数不变，负数"符号位不变，数值位取反加1"
· 移码求法：补码符号位取反，用于浮点数阶码表示
· BCD码：用4位二进制表示1位十进制，如8421码

考点备注：

· 补码运算是重点，必须掌握其数学原理
· 注意各种码制的表示范围差异

2.2 定点数运算

核心知识点：

· 补码加法：[A+B]补 = [A]补 + [B]补（mod 2^n）
· 补码减法：[A-B]补 = [A]补 + [-B]补
· 溢出判断方法：
  1. 双符号位法：结果符号位为01（正溢）或10（负溢）
  2. 单符号位法：最高位进位Cs与符号位进位C1相异时溢出
· 溢出条件：同号数相加结果符号改变，或异号数相减结果符号与被减数相反

考点备注：

· 溢出判断是必考点，两种方法都要掌握
· 注意溢出与进位的区别

2.3 IEEE 754浮点数标准

核心知识点：

· 单精度格式：S(1位) + E(8位) + M(23位)，偏置值127
· 双精度格式：S(1位) + E(11位) + M(52位)，偏置值1023
· 规格化数：E不全0不全1，隐含前导1，实际尾数=1.M
· 特殊值：
  · E全0且M全0：表示±0
  · E全1且M全0：表示±∞
  · E全1且M非0：表示NaN

真值计算公式：V = (-1)^S × 1.M × 2^(E-Bias)

考点备注：

· 浮点数转换是计算题高频考点
· 必须掌握规格化数的表示范围

2.4 浮点数运算

核心知识点：

· 对阶：小阶向大阶看齐，尾数右移，移出位保留
· 尾数运算：补码加减运算，注意溢出判断
· 规格化：
  · 左规：尾数出现00.0xx或11.1xx时，尾数左移，阶码减1
  · 右规：尾数出现01.xx或10.xx时，尾数右移，阶码加1
· 舍入方法：0舍1入法、恒置1法、截断法

考点备注：

· 运算步骤必须按顺序掌握
· 注意规格化与溢出的关系

2.5 算术逻辑单元ALU

核心知识点：

· ALU核心部件：加法器，采用先行进位技术提高速度
· 运算数位数：与机器字长相同，如32位机中ALU处理32位数据
· 运算结果位数：与机器字长相同，溢出时设置标志位
· 功能：算术运算(加、减、乘、除)、逻辑运算(与、或、非、异或)
· 状态标志位：
  · OF：溢出标志
  · SF：符号标志
  · ZF：零标志
  · CF：进位标志

考点备注：

· ALU的位数必须与机器字长一致
· 状态标志位的设置条件是重点

第三章 存储系统

3.1 存储器分类与层次

核心知识点：

· SRAM特点：速度快、价格高、功耗大，用触发器存储，作Cache
· DRAM特点：速度慢、价格低、容量大、需刷新，用电容存储，作主存
· 刷新方式：集中刷新、分散刷新、异步刷新
· 存储层次：寄存器→Cache→主存→磁盘→磁带
· 局部性原理：
  · 时间局部性：刚被访问的单元很可能再次被访问
  · 空间局部性：刚被访问单元的邻近单元很可能被访问

考点备注：

· DRAM刷新是选择题常考点
· 局部性原理是Cache和虚拟存储器的理论基础

3.2 主存储器扩展

核心知识点：

· 位扩展：增加存储字长，数据线并联，地址线、控制线共用
· 字扩展：增加存储字数，地址线高位译码产生片选信号
· 字位同时扩展：先位扩展再字扩展
· 地址分配：确定各芯片的地址范围

考点备注：

· 存储器扩展是综合题考点，需要会画连接图
· 注意地址线、数据线、控制线的连接方法

3.3 高速缓冲存储器(Cache)

核心知识点：

· 三种映射方式：
  1. 直接映射：主存块只能映射到Cache固定行，Cache行号 = 主存块号 mod Cache总行数
  2. 全相联映射：主存块可映射到Cache任意行
  3. 组相联映射：主存块映射到Cache固定组的任意行，组号 = 主存块号 mod 组数
· 替换算法：
  · 随机算法(RAND)：简单但效果差
  · 先进先出(FIFO)：可能产生Belady异常
  · 最近最少使用(LRU)：效果好但实现复杂
· 写策略：
  · 写命中：写直达(同时写Cache和主存)、写回法(只写Cache)
  · 写不命中：写分配法(调入Cache再写)、非写分配法(直接写主存)

命中率计算：H = Nc / (Nc + Nm)，其中Nc为访问Cache次数，Nm为访问主存次数

考点备注：

· 地址映射是重点，必须掌握各种映射方式的地址结构
· 写策略的组合：写回法+写分配法，写直达法+非写分配法

3.4 虚拟存储器

核心知识点：

· 页式虚拟存储器：
  · 页表结构：虚页号→实页号+有效位+访问位+修改位+其他控制位
  · 地址变换：虚地址→查页表→实地址
· TLB(快表)：存放频繁使用的页表项，加速地址变换
· 段页式虚拟存储器：
  · 先分段，段内再分页
  · 需要两次查表：段表→页表
  · 地址结构：段号+段内页号+页内地址

考点备注：

· 页表、段表、快表的作用和关系是重点
· 段页式地址变换过程是综合题考点

第四章 指令系统

4.1 指令格式

核心知识点：

· 零地址指令：OP，如空操作NOP、停机HLT
· 一地址指令：OP A1，如加1指令INC A1
· 二地址指令：OP A1 A2，如传送指令MOV A1, A2
· 三地址指令：OP A1 A2 A3，如加法指令ADD A1, A2, A3
· 操作码设计原则：常用指令用短操作码，不常用指令用长操作码

扩展操作码技术：短码不是长码的前缀，留出标志位区分不同长度操作码

考点备注：

· 指令格式设计与扩展操作码是重点
· 注意各种地址指令的应用场景

4.2 寻址方式

核心知识点：

· 立即寻址：操作数直接在指令中，执行阶段不访问存储器
· 直接寻址：有效地址EA=A，执行阶段访问1次存储器
· 间接寻址：EA=(A)，执行阶段访问2次存储器
· 寄存器寻址：操作数在寄存器中，执行阶段不访问存储器
· 寄存器间接寻址：EA=(R)，执行阶段访问1次存储器
· 基址寻址：EA=(BR)+A，BR内容由操作系统或管理程序确定
· 变址寻址：EA=(IX)+A，IX内容由用户设定，A不变
· 相对寻址：EA=(PC)+A，用于转移指令

考点备注：

· 各种寻址方式的EA计算方法和访存次数必须掌握
· 基址寻址和变址寻址的区别是重点

4.3 CISC与RISC

核心知识点：

· CISC特点：
  · 指令系统复杂，指令数目多
  · 寻址方式丰富
  · 采用微程序控制
  · 各种指令执行时间相差大
· RISC特点：
  · 指令系统精简，指令数目少
  · 寻址方式简单
  · 采用硬布线控制
  · 采用流水线技术
  · 优化编译设计

考点备注：

· RISC是现代CPU的发展方向
· 注意两种架构在控制器设计上的区别

第五章 中央处理器(CPU)

5.1 CPU基本结构

核心知识点：

· 运算器组成：
  · ALU：算术逻辑运算，位数等于机器字长
  · ACC：累加器，存放运算结果
  · GPRs：通用寄存器组
  · MQ：乘商寄存器
· 控制器组成：
  · PC：程序计数器，位数取决于存储器容量
  · IR：指令寄存器，位数等于指令字长
  · MAR：存储器地址寄存器，位数取决于地址总线宽度
  · MDR：存储器数据寄存器，位数等于机器字长

考点备注：

· 各寄存器功能和位数是重点
· 注意MAR、MDR虽然属于CPU，但连接到系统总线上

5.2 指令执行过程

核心知识点：

· 取指周期公共操作：
  1. (PC)→MAR
  2. READ
  3. M(MAR)→MDR
  4. (MDR)→IR
  5. (PC)+1→PC
· 间址周期：取有效地址
· 执行周期：不同指令执行不同微操作
· 中断周期：
  6. 保存程序断点(PC)
  7. 关中断
  8. 将中断服务程序入口地址送PC

考点备注：

· 取指周期操作序列必须背熟
· 中断隐操作由硬件自动完成

5.3 控制器

核心知识点：

· 微程序控制器：
  · 微命令：控制部件的最小控制信号
  · 微操作：由微命令实现的最基本操作
  · 微指令：同时发出的微命令的组合
  · 微程序：对应机器指令的一系列微指令
· 硬布线控制器：
  · 采用组合逻辑电路直接产生控制信号
  · 输入：指令译码信号、时序信号、状态条件信号
  · 输出：各个控制信号

考点备注：

· 微程序控制器易扩展，硬布线控制器速度快
· 现代CPU通常采用两者结合的方式

5.4 指令流水线

核心知识点：

· 流水线周期：流水线中执行时间最长的一段的时间
· 吞吐率计算：
  · 实际吞吐率：TP = n / [(k+(n-1)) × Δt]
  · 最大吞吐率：TP_max = 1 / Δt
· 加速比计算：S = T0 / Tk = (n×k×Δt) / [(k+(n-1)) × Δt] = (n×k) / (k+n-1)
· 效率计算：E = n个任务占用的时空区 / k段总的时空区 = S / k

流水线冒险处理：

· 结构冒险：资源重复，哈佛结构
· 数据冒险：数据旁路、编译器调度、暂停流水线
· 控制冒险：分支预测、预取目标指令、延迟转移

考点备注：

· 流水线性能计算是必考点
· 各种冒险的解决方法是重点

第六章 总线

6.1 总线分类与特性

核心知识点：

· 按功能分类：
  · 数据总线：双向传输，位数等于机器字长
  · 地址总线：单向传输，位数决定寻址空间
  · 控制总线：部分双向，传输控制信号
· 按位置分类：
  · 片内总线：芯片内部总线
  · 系统总线：CPU、主存、I/O接口间总线
  · 通信总线：计算机系统之间总线
· 总线特性：
  · 机械特性：尺寸、形状
  · 电气特性：传输方向、电平范围
  · 功能特性：每根线功能
  · 时间特性：信号时序关系

考点备注：

· 数据总线宽度影响数据传输速率
· 地址总线宽度决定最大寻址空间

6.2 总线仲裁与定时

核心知识点：

· 集中仲裁方式：
  1. 链式查询：BS(总线忙)、BR(总线请求)、BG(总线同意)
  2. 计数器定时查询：设备地址线代替BG线
  3. 独立请求：每个主设备有独立的BRi和BGi
· 总线定时：
  · 同步定时：由统一时钟控制，规定简单但适应性差
  · 异步定时：采用握手信号(请求、回答)，适应不同速度设备

考点备注：

· 三种仲裁方式的优缺点比较是重点
· 异步定时更适合异构设备连接

第七章 输入输出系统

7.1 I/O编址与接口

核心知识点：

· 统一编址(存储器映射)：
  · 优点：无需专用I/O指令，访存指令即可访问I/O
  · 缺点：占用存储器地址空间
· 独立编址(I/O映射)：
  · 优点：I/O地址空间独立，专用I/O指令(IN/OUT)
  · 缺点：需要额外的控制信号
· I/O接口功能：
  · 数据缓冲：解决速度匹配问题
  · 错误检测：奇偶校验、CRC校验
  · 控制定时：协调数据传输
  · 数据格式转换：串并转换、电平转换

考点备注：

· 两种编址方式的区别是选择题常考点
· I/O接口的基本功能必须掌握

7.2 程序查询方式

核心知识点：

· 工作流程：
  1. CPU向I/O设备发出命令
  2. 读取设备状态寄存器
  3. 检查设备是否就绪
  4. 未就绪则重复2-3步
  5. 就绪则进行数据传输
· 特点：
  · 接口简单，控制容易
  · CPU效率极低，大量时间花在查询等待上

考点备注：

· 理解"CPU踏步等待"的含义
· 掌握程序查询的优缺点

7.3 程序中断方式

核心知识点：

· 中断响应条件：
  · CPU开中断(IF=1)
  · 有中断请求
  · 当前指令执行完毕
  · 无更高级中断请求
· 中断处理过程：
  1. 中断请求
  2. 中断判优
  3. 中断响应(中断隐操作)
  4. 中断处理(保护现场→中断服务→恢复现场→中断返回)
· 中断屏蔽：
  · 通过设置中断屏蔽字改变中断处理顺序
  · 实现多重中断的基础

考点备注：

· 中断隐操作的内容必须掌握
· 中断屏蔽的作用和实现是重点

7.4 DMA方式

核心知识点：

· DMA控制器组成：
  · 主存地址寄存器(AR)
  · 字计数器(WC)
  · 数据缓冲寄存器(BR)
  · 控制逻辑
· DMA传送过程：
  1. 预处理：CPU初始化DMA控制器
  2. 数据传送：DMA控制器接管总线，直接传送数据
  3. 后处理：DMA控制器向CPU发中断，CPU处理结束工作
· DMA传送方法：
  · 停止CPU访问：简单，CPU效率低
  · 周期挪用(周期窃取)：常用方法
  · DMA与CPU交替访问：需要复杂的时序控制

DMA与中断的区别：

· 响应时间：DMA在总线事务结束，中断在指令执行结束
· 处理过程：DMA仅需要CPU初始化和后处理，中断需要CPU全程处理
· 应用场景：DMA用于高速数据传输，中断用于异常事件处理

考点备注：

· DMA的三种传送方法要掌握优缺点
· DMA与中断的区别是综合题重点

---

使用说明：

1. 本手册已包含考研计算机组成原理的全部核心知识点
2. 加粗内容和"考点备注"部分是复习重点
3. 建议结合真题练习，将知识点与具体题目对应
4. 定期回顾，强化记忆

祝考研成功！