<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog单边沿检测和双边沿检测的方法（HDLBits例题） - 老帅的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:url" content="https://laoshuaiblog.github.io/posts/06d25e3276267e6cbfe919439a7c187a/">
  <meta property="og:site_name" content="老帅的博客">
  <meta property="og:title" content="Verilog单边沿检测和双边沿检测的方法（HDLBits例题）">
  <meta property="og:description" content="1.单边沿检测 边沿检测是用来检测某一信号是否发送了从0至1或者从1至0的变化，有同步和异步之分。
同步边沿检测：是使用一个基准时钟，即在同一个时钟下来检测一个信号的上升沿或者下降沿。
异步边沿检测：是利用D触发器来实现边沿检测。
HDLBits例题： 单边沿检测例题
题目：对于8位向量中的每一位，检测输入信号在一个时钟周期内从0变化到下一个时钟周期的1(类似于正边缘检测)。输出位应该在0到1转换发生后的循环中设置。
解法是让该信号再过一级触发器，令 in_r &amp;lt;= in; 有点像打了一拍，然后当判断到前一次信号为1（in == 1），这一次信号为0（in_r == 0）时即发生了信号0至1的跳变。这就是上升沿检测。
module top_module ( input clk, input [7:0] in, output [7:0] pedge ); reg [7:0] in_r; always@(posedge clk)begin in_r &amp;lt;= in; pedge &amp;lt;= in &amp;amp; ~in_r; end endmodule 另外检测下降沿的话也是同样的原理，让该信号再过一级触发器，令 in_r &amp;lt;= in; 然后当判断到前一次信号为0（in == 0），这一次信号为1（in_r == 1）时即发生了信号0至1的跳变。
module top_module ( input clk, input [7:0] in, output [7:0] pedge ); reg [7:0] in_d; always@(posedge clk)begin in_d &amp;lt;= in; pedge &amp;lt;= ~in &amp;amp; in_d; end endmodule 2.">
  <meta property="og:locale" content="zh-CN">
  <meta property="og:type" content="article">
  <meta property="article:section" content="posts">
    <meta property="article:published_time" content="2023-03-29T16:53:08+08:00">
    <meta property="article:modified_time" content="2023-03-29T16:53:08+08:00">

	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
  


</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="老帅的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">老帅的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog单边沿检测和双边沿检测的方法（HDLBits例题）</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-light">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h4><a id="1_0"></a>1.单边沿检测</h4> 
<p>边沿检测是用来检测某一信号是否发送了从0至1或者从1至0的变化，有同步和异步之分。<br> 同步边沿检测：是使用一个基准时钟，即在同一个时钟下来检测一个信号的上升沿或者下降沿。<br> 异步边沿检测：是利用D触发器来实现边沿检测。</p> 
<p>HDLBits例题： <a href="https://hdlbits.01xz.net/wiki/Edgedetect" rel="nofollow">单边沿检测例题</a></p> 
<p><img src="https://images2.imgbox.com/a3/bb/hdDh3Z4R_o.png" alt="例题"><br> 题目：对于8位向量中的每一位，检测输入信号在一个时钟周期内从0变化到下一个时钟周期的1(类似于正边缘检测)。输出位应该在0到1转换发生后的循环中设置。</p> 
<p>解法是让该信号再过一级触发器，令 in_r &lt;= in; 有点像打了一拍，然后当判断到前一次信号为1（in == 1），这一次信号为0（in_r == 0）时即发生了信号0至1的跳变。这就是<em>上升沿检测</em>。</p> 
<pre><code>module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);
    reg [7:0] in_r;
    always@(posedge clk)begin
        in_r &lt;= in;
        pedge &lt;= in &amp; ~in_r;
    end
        

endmodule
</code></pre> 
<p>另外<em>检测下降沿</em>的话也是同样的原理，让该信号再过一级触发器，令 in_r &lt;= in; 然后当判断到前一次信号为0（in == 0），这一次信号为1（in_r == 1）时即发生了信号0至1的跳变。</p> 
<pre><code>module top_module (
    input clk,
    input [7:0] in,
    output [7:0] pedge
);
    reg [7:0] in_d;
    always@(posedge clk)begin
        in_d &lt;= in;
        pedge &lt;= ~in &amp; in_d;
    end
        

endmodule
</code></pre> 
<h4><a id="2_44"></a>2.双边沿检测的方法</h4> 
<p>同样用HDLBits里的一道例题来做说明：<a href="https://hdlbits.01xz.net/wiki/Dualedge" rel="nofollow">双边沿检测例题</a><br> <img src="https://images2.imgbox.com/e9/c6/hvquuNCH_o.png" alt="双边沿检测"><br> 题目：你熟悉的触发器是在时钟的正边缘触发的，或者是在时钟的负边缘触发的。双边触发触发器是在时钟的两个边触发的。然而，fpga没有双边触发触发器，并且always @(posedge clk或negedge clk)不被接受为法律敏感性列表。</p> 
<p>这一题乍一想，，感觉可以用always @(posedge clk或negedge clk)或者用两个触发器，即两个always语句，一个判断posedge一个判断negedge，但是这样是不行的 😭 ……<br> 但是可以用其他方法解决，这里提供两种解法：<br> ①：</p> 
<pre><code>module top_module (
    input clk,
    input d,
    output q
);

    reg [1:0] tmp;
    always @ (posedge clk) begin
        tmp[0] &lt;= d;
    end
    always @ (negedge clk) begin
        tmp[1] &lt;= d;
    end
    
    assign q = clk?tmp[0]:tmp[1];
endmodule
</code></pre> 
<p>这种比较常规，另一种方法会更妙一些。<br> ②，利用两次异或等于本身的方法，即p^d ^p = d的这种想法来做：</p> 
<pre><code>module top_module (
    input clk,
    input d,
    output q
);
    reg n,p; 
    always@(posedge clk)begin
        p &lt;= d ^ n;
    end
    always@(negedge clk)begin
        n &lt;= d ^ p;	
    end    
    assign q = p ^ n;
endmodule
</code></pre> 
<p>👌</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/9b6676672daaa99ff7903c24585d127b/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">结构体进阶</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/bce70f89595aa9005aed6d3be839ba5f/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">中国地面气候资料日值数据集(V3.0)</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 老帅的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>