# Temat: Procesory część druga.
## 1. Schemat logicznej budowy procesora
![e](https://marcinhome.files.wordpress.com/2019/03/procesor.jpg)
### Jednostka sterowania magstralą odpowiada za współpracę procesora pamięcią operacyjną RAM. Ma 3 magistrale (adresową, danych i sterowania)
### Dekoder rozkazó odtwarza rozkazy, które czekają w kolejce na wykonanie przez procesor. Dekoder wykorzystuje pamięć ROM, która umożliwia dostęp do "słownika" tłumaczącego rozkazy na sekwencje operacji do wykonania przez procesor.
### Następnie nasza jednostka wykonawcza przyjmuje rozkodowane wcześniej instrukcje i są przetwarzane przez jednostę ALU, która współpracuje z układem sterowania i rejestrami.
### Jednostka adresowa - obsługuje pobieranie argumentów rozkazów.
### Cache:
#### L1 - pamięć cache poziomu 1, oferuje bardzo szybki zapis i odczyt, ale mało pojemności.
#### L2 - pamięć cache poziomu 2, wolniejsza ale większa od L1, wyszukuje wymagane dane nie znalezione w cache L1. Znajduje się między procesorem a RAMem
#### L3 - pamięć cache poziomu 3, najwolniejsza z cache lecz największa przestrzeń. Dane nie znalezione w L2 szukane są tutaj. Jeżeli dane nie są znalezione tutaj, znane jest to jako cache miss. Dane są wtedy szukane w RAMie i na dyskach.
### Oznaczenia dla Inteli
- k - odblokowany mnożnik
- s - energooszczędna 
- t - superoszczędna
- r - układ graficzny iris pro
- p - brak zintegrowanej grafiki
- f - brak zintegrowanej grafiki dla 8/9 gen
- x - extreme edition
- u - energooszczędna pod laptopa (ni da się overclockować :boowomp:)
### Oznaczenia dla AMD
- x - zwiększone taktowania/pobór mocy
- e - obniżony pobór mocy do 35W
- g - zintegrowana grafika
