---
title: "2025-09-01"
tags:
    - Study
    - System Verilog
date: "2025-09-01"
thumbnail: "/assets/img/thumbnail/SystemVerilog.png"
bookmark: true
---

PT 면접이 있다면 그 면접은 따로 준비해야 함

비대면 면접을 진행할 경우 합격 시그널, 상호 피드백을 받기 어려움, 받기 위해서는 질문을 해야함

질문에 대한 대답은 진정성이 느껴지도록 모든 질문에 대답

### 자기소개 스크립트
1. 각인시키는 첫 문장
“끊임없이 배우고 성장하며 문제를 해결하는 지원자 임재홍입니다.
설계부터 검증, 그리고 임베디드와 AI까지 경험을 확장해온 도전의 아이콘입니다.”

2. 나를 설명하는 문장
저의 철학은 **“작은 성취를 쌓아 큰 성장을 만든다”**입니다.
학부 시절 Verilog와 SystemVerilog를 활용해 RISC-V CPU와 Radix-2² SDF FFT 설계를 수행하며 RTL 설계와 검증의 기본기를 다졌습니다.
이 과정에서 Synopsys VCS, Verdi, Design Compiler를 활용해 합성과 타이밍 검증까지 경험하며, 단순한 코드 구현을 넘어 EDA 툴 기반의 실무 설계 흐름을 이해했습니다.
또한 STM32 보드로 전투기 게임을 개발하고, FPGA로 시계·스톱워치·센서 인터페이스를 구현하며 하드웨어와 펌웨어의 연결을 몸소 체득했습니다.
나아가 Python과 ONNX 기반으로 피부 질환 진단 AI 시스템을 제작하여 소프트웨어와 하드웨어, AI 기술까지 아우르는 융합적 시각을 길렀습니다.
저는 문제 상황에 부딪히면 팀원과 함께 분석하고 최적 해법을 찾아 성과를 만들어내는 과정에서 가장 큰 보람을 느낍니다.

3. 마무리 문장
앞으로도 배우는 자세와 도전 정신을 바탕으로,
정확하고 효율적인 반도체 설계와 검증을 이끌어낼 수 있는 엔지니어로 성장하겠습니다. 감사합니다.

### 강점 스크립트
나의 강점은 oo입니다.
이 강점은 oo한 경험에서 발휘되었으며,
앞으로 oo에 활용하고자 합니다.












모르는 내용에 대해 질문을 받으면 어떻게?
솔직히 모른다고 답변, 최대한 아는 선에서 답변, 정답을 주시겠다고 함
같은 질문에 대해 옆사람이 먼저 답변을 했다면