TimeQuest Timing Analyzer report for SingleCycleMIPS
Thu Jun 26 05:07:02 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SingleCycleMIPS                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 43.41 MHz ; 43.41 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -22.038 ; -3736.801         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.387 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -318.686                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.038 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.441     ; 22.595     ;
; -22.034 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.441     ; 22.591     ;
; -21.680 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.046     ; 22.632     ;
; -21.489 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 22.425     ;
; -21.487 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 22.423     ;
; -21.486 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 22.422     ;
; -21.484 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.062     ; 22.420     ;
; -21.428 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.037     ; 22.389     ;
; -21.396 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.004     ; 22.390     ;
; -21.339 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 22.298     ;
; -21.289 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.080     ; 22.207     ;
; -21.273 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.037     ; 22.234     ;
; -21.175 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 22.109     ;
; -21.142 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.031     ; 22.109     ;
; -21.054 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.046     ; 22.006     ;
; -21.050 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 21.997     ;
; -20.941 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.062     ; 21.877     ;
; -20.919 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 21.870     ;
; -20.907 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.029     ; 21.876     ;
; -20.871 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 21.800     ;
; -20.817 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 21.746     ;
; -20.815 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.080     ; 21.733     ;
; -20.781 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 21.732     ;
; -20.617 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.071     ; 21.544     ;
; -20.586 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 21.545     ;
; -20.575 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.080     ; 21.493     ;
; -20.543 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 21.494     ;
; -20.533 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.068     ; 21.503     ;
; -20.533 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.068     ; 21.503     ;
; -20.526 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.045     ; 21.479     ;
; -20.360 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.071     ; 21.287     ;
; -20.354 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.078     ; 21.274     ;
; -20.328 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 21.287     ;
; -20.314 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.045     ; 21.267     ;
; -20.300 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.037     ; 21.261     ;
; -20.074 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.080     ; 20.992     ;
; -20.035 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.003     ; 21.030     ;
; -20.003 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.030      ; 21.031     ;
; -19.851 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 20.810     ;
; -19.845 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.078     ; 20.765     ;
; -19.844 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.004     ; 20.838     ;
; -19.811 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.029      ; 20.838     ;
; -19.802 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.003     ; 20.797     ;
; -19.752 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.010     ; 20.740     ;
; -19.641 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.078     ; 20.561     ;
; -19.576 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.457     ; 20.117     ;
; -19.507 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.009     ; 20.496     ;
; -19.451 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.033     ; 20.416     ;
; -19.383 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 20.334     ;
; -19.367 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 20.326     ;
; -19.339 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.458     ; 19.879     ;
; -19.332 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.037     ; 20.293     ;
; -19.291 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 20.253     ;
; -19.287 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.046     ; 20.239     ;
; -19.254 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.012     ; 20.240     ;
; -19.241 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.007     ; 20.232     ;
; -19.022 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.531     ; 19.489     ;
; -19.018 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.531     ; 19.485     ;
; -18.996 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.010     ; 19.984     ;
; -18.926 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.046     ; 19.878     ;
; -18.916 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.441     ; 19.473     ;
; -18.884 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.039     ; 19.843     ;
; -18.810 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.474     ; 19.334     ;
; -18.806 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.474     ; 19.330     ;
; -18.787 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.476     ; 19.309     ;
; -18.783 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.476     ; 19.305     ;
; -18.724 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.040     ; 19.682     ;
; -18.664 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.136     ; 19.526     ;
; -18.627 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.496     ; 19.129     ;
; -18.623 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.496     ; 19.125     ;
; -18.591 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.007     ; 19.582     ;
; -18.579 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.498     ; 19.079     ;
; -18.575 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.498     ; 19.075     ;
; -18.555 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.022     ; 19.531     ;
; -18.473 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.152     ; 19.319     ;
; -18.471 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.152     ; 19.317     ;
; -18.470 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.152     ; 19.316     ;
; -18.468 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.152     ; 19.314     ;
; -18.458 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.016      ; 19.472     ;
; -18.452 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.079     ; 19.371     ;
; -18.429 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.081     ; 19.346     ;
; -18.427 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.496     ; 18.929     ;
; -18.424 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.037     ; 19.385     ;
; -18.423 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.496     ; 18.925     ;
; -18.412 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 19.283     ;
; -18.404 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.510     ; 18.892     ;
; -18.400 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.510     ; 18.888     ;
; -18.380 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.094     ; 19.284     ;
; -18.327 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.492     ; 18.833     ;
; -18.323 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.492     ; 18.829     ;
; -18.323 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.129     ; 19.192     ;
; -18.307 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 19.261     ;
; -18.289 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.459     ; 18.828     ;
; -18.288 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.459     ; 18.827     ;
; -18.273 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.101     ;
; -18.269 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.101     ; 19.166     ;
; -18.261 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.095     ; 19.164     ;
; -18.259 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.095     ; 19.162     ;
; -18.258 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.095     ; 19.161     ;
; -18.257 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.127     ; 19.128     ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.576 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk         ; 0.000        ; 0.451      ; 1.249      ;
; 0.576 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.451      ; 1.249      ;
; 0.683 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.346      ;
; 0.949 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.612      ;
; 0.955 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.229      ;
; 1.068 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.475      ; 1.729      ;
; 1.083 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.367      ;
; 1.092 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.376      ;
; 1.106 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.062      ; 1.390      ;
; 1.115 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.356      ;
; 1.146 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.413      ;
; 1.205 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.487      ;
; 1.251 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.533      ;
; 1.340 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.615      ;
; 1.400 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.682      ;
; 1.402 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.475      ; 2.063      ;
; 1.484 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.487      ; 2.193      ;
; 1.496 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.751      ;
; 1.590 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.872      ;
; 1.592 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.874      ;
; 1.596 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.863      ;
; 1.610 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.877      ;
; 1.624 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.094      ; 1.940      ;
; 1.635 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.933      ;
; 1.636 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.049      ; 1.907      ;
; 1.641 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.914      ;
; 1.645 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 1.927      ;
; 1.662 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.959      ;
; 1.683 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.482      ; 2.387      ;
; 1.691 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.485      ; 2.398      ;
; 1.743 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.745 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.094      ; 2.061      ;
; 1.747 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.062      ; 2.031      ;
; 1.782 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.020      ; 2.024      ;
; 1.823 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 2.106      ;
; 1.844 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.127      ;
; 1.852 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 2.127      ;
; 1.891 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.173      ;
; 1.896 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.094      ; 2.212      ;
; 1.900 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.184      ;
; 1.901 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.151      ;
; 1.919 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.096      ; 2.201      ;
; 1.923 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.056      ; 2.201      ;
; 1.963 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.096      ; 2.245      ;
; 1.963 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 2.245      ;
; 1.992 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.056      ; 2.270      ;
; 1.995 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 2.270      ;
; 1.997 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 2.279      ;
; 2.000 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.023      ; 2.245      ;
; 2.019 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.268      ;
; 2.020 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.082      ; 2.324      ;
; 2.037 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.060      ; 2.319      ;
; 2.039 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 2.321      ;
; 2.040 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.290      ;
; 2.042 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.028      ; 2.292      ;
; 2.072 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.020      ; 2.314      ;
; 2.097 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.483      ; 2.766      ;
; 2.106 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.390      ;
; 2.111 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.051      ; 2.384      ;
; 2.134 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.019      ; 2.375      ;
; 2.153 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.437      ;
; 2.156 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.023      ; 2.401      ;
; 2.161 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.042      ; 2.425      ;
; 2.165 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.020      ; 2.407      ;
; 2.178 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.096      ; 2.460      ;
; 2.190 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.487      ; 2.899      ;
; 2.198 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.076      ; 2.460      ;
; 2.203 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.298     ; 2.091      ;
; 2.206 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.028      ; 2.456      ;
; 2.209 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.049      ; 2.480      ;
; 2.225 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 2.498      ;
; 2.266 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.065      ; 2.517      ;
; 2.276 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.043      ; 2.505      ;
; 2.279 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.298     ; 2.167      ;
; 2.290 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 2.538      ;
; 2.298 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.089      ; 2.609      ;
; 2.301 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.560      ;
; 2.338 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.066      ; 2.590      ;
; 2.341 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.496      ; 3.059      ;
; 2.352 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.659      ;
; 2.354 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.094      ; 2.670      ;
; 2.358 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.496      ; 3.076      ;
; 2.359 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 2.642      ;
; 2.387 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.019      ; 2.628      ;
; 2.418 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.298     ; 2.306      ;
; 2.427 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.485      ; 3.134      ;
; 2.433 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.731      ;
; 2.460 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.027      ; 2.709      ;
; 2.460 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.027      ; 2.709      ;
; 2.464 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.043      ; 2.729      ;
; 2.474 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 2.751      ;
; 2.476 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.748      ;
; 2.484 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.488      ; 3.158      ;
; 2.484 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.131      ; 2.801      ;
; 2.486 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.041      ; 2.749      ;
; 2.524 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 2.797      ;
; 2.531 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.780      ;
; 2.537 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 2.812      ;
; 2.539 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.474      ; 3.235      ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:6:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:8:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:9:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 17.220 ; 17.599 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 9.560  ; 9.963  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 7.967  ; 8.390  ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; 16.823 ; 17.188 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; 17.220 ; 17.599 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 17.594 ; 17.986 ; Rise       ; clk             ;
; Branch         ; clk        ; 2.011  ; 2.364  ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; 2.335  ; 2.712  ; Rise       ; clk             ;
; Jump           ; clk        ; 1.875  ; 2.210  ; Rise       ; clk             ;
; MemToReg       ; clk        ; 4.661  ; 5.076  ; Rise       ; clk             ;
; MemWrite       ; clk        ; 1.699  ; 2.129  ; Rise       ; clk             ;
; RegDst         ; clk        ; 5.417  ; 5.730  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 5.006  ; 5.375  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -1.006 ; -1.329 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -1.708 ; -2.044 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -1.006 ; -1.329 ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; -1.360 ; -1.700 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; -1.508 ; -1.867 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -1.772 ; -2.166 ; Rise       ; clk             ;
; Branch         ; clk        ; -0.952 ; -1.312 ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; -1.242 ; -1.618 ; Rise       ; clk             ;
; Jump           ; clk        ; -0.935 ; -1.326 ; Rise       ; clk             ;
; MemToReg       ; clk        ; -0.804 ; -1.173 ; Rise       ; clk             ;
; MemWrite       ; clk        ; -1.229 ; -1.640 ; Rise       ; clk             ;
; RegDst         ; clk        ; -2.021 ; -2.354 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -2.151 ; -2.490 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 11.901 ; 11.878 ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 10.555 ; 10.421 ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 10.372 ; 10.268 ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 10.376 ; 10.282 ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 11.176 ; 11.065 ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 10.793 ; 10.651 ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 11.901 ; 11.878 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 10.680 ; 10.590 ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 10.604 ; 10.481 ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 10.631 ; 10.504 ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 10.576 ; 10.466 ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 10.538 ; 10.435 ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 10.680 ; 10.590 ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 10.664 ; 10.575 ; Rise       ; clk             ;
; Zero         ; clk        ; 28.633 ; 28.774 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 10.012 ; 9.912  ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 10.188 ; 10.058 ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 10.012 ; 9.912  ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 10.017 ; 9.925  ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 10.784 ; 10.676 ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 10.416 ; 10.279 ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 11.534 ; 11.514 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 10.170 ; 10.069 ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 10.237 ; 10.117 ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 10.263 ; 10.139 ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 10.208 ; 10.100 ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 10.170 ; 10.069 ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 10.309 ; 10.220 ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 10.294 ; 10.207 ; Rise       ; clk             ;
; Zero         ; clk        ; 9.868  ; 9.960  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; ALUControl[0] ; Zero        ; 13.302 ; 15.284 ; 15.580 ; 13.839 ;
; ALUControl[1] ; Zero        ; 11.975 ; 13.691 ; 14.007 ; 12.425 ;
; ALUControl[2] ; Zero        ; 22.406 ; 22.547 ; 22.771 ; 22.912 ;
; ALUControl[3] ; Zero        ; 22.803 ; 22.944 ; 23.182 ; 23.323 ;
; ALUSrc        ; Zero        ; 23.177 ; 23.318 ; 23.569 ; 23.710 ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; ALUControl[0] ; Zero        ; 10.618 ; 10.478 ; 10.742 ; 11.155 ;
; ALUControl[1] ; Zero        ; 10.023 ; 9.733  ; 10.019 ; 10.432 ;
; ALUControl[2] ; Zero        ; 9.902  ; 9.990  ; 10.250 ; 10.351 ;
; ALUControl[3] ; Zero        ; 9.522  ; 9.636  ; 9.907  ; 10.013 ;
; ALUSrc        ; Zero        ; 10.024 ; 10.124 ; 10.387 ; 10.451 ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.92 MHz ; 46.92 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -20.315 ; -3437.357        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -318.378                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.315 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.397     ; 20.917     ;
; -20.311 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.397     ; 20.913     ;
; -19.966 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.033     ; 20.932     ;
; -19.793 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 20.740     ;
; -19.791 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 20.738     ;
; -19.790 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 20.737     ;
; -19.788 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.052     ; 20.735     ;
; -19.734 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.028     ; 20.705     ;
; -19.703 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; 0.005      ; 20.707     ;
; -19.656 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.027     ; 20.628     ;
; -19.610 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 20.541     ;
; -19.592 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.025     ; 20.566     ;
; -19.495 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.053     ; 20.441     ;
; -19.463 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.020     ; 20.442     ;
; -19.377 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.033     ; 20.343     ;
; -19.373 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.038     ; 20.334     ;
; -19.269 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.051     ; 20.217     ;
; -19.261 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.035     ; 20.225     ;
; -19.235 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.018     ; 20.216     ;
; -19.227 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 20.169     ;
; -19.177 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 20.119     ;
; -19.169 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 20.100     ;
; -19.136 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.035     ; 20.100     ;
; -18.986 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.059     ; 19.926     ;
; -18.955 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.027     ; 19.927     ;
; -18.933 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 19.864     ;
; -18.929 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.067     ; 19.892     ;
; -18.929 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.067     ; 19.892     ;
; -18.903 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.033     ; 19.869     ;
; -18.900 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.035     ; 19.864     ;
; -18.733 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.065     ; 19.667     ;
; -18.719 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.024     ; 19.694     ;
; -18.712 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.059     ; 19.652     ;
; -18.680 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.033     ; 19.646     ;
; -18.680 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.027     ; 19.652     ;
; -18.490 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 19.421     ;
; -18.482 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.004      ; 19.485     ;
; -18.449 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.037      ; 19.485     ;
; -18.297 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.002      ; 19.298     ;
; -18.279 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.027     ; 19.251     ;
; -18.271 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.066     ; 19.204     ;
; -18.263 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.036      ; 19.298     ;
; -18.254 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.005      ; 19.258     ;
; -18.184 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 19.183     ;
; -18.058 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.066     ; 18.991     ;
; -18.035 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.412     ; 18.622     ;
; -17.966 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 18.965     ;
; -17.911 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.022     ; 18.888     ;
; -17.842 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.035     ; 18.806     ;
; -17.834 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.028     ; 18.805     ;
; -17.814 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.412     ; 18.401     ;
; -17.799 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 18.772     ;
; -17.777 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.028     ; 18.748     ;
; -17.757 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.035     ; 18.721     ;
; -17.725 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 18.722     ;
; -17.702 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.002      ; 18.703     ;
; -17.556 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.486     ; 18.069     ;
; -17.552 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.486     ; 18.065     ;
; -17.484 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.000      ; 18.483     ;
; -17.437 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 18.400     ;
; -17.421 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.397     ; 18.023     ;
; -17.391 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.028     ; 18.362     ;
; -17.354 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.433     ; 17.920     ;
; -17.350 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.433     ; 17.916     ;
; -17.292 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.431     ; 17.860     ;
; -17.288 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.431     ; 17.856     ;
; -17.236 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 18.204     ;
; -17.207 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.755     ;
; -17.207 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.122     ; 18.084     ;
; -17.203 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.751     ;
; -17.128 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.455     ; 17.672     ;
; -17.124 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.455     ; 17.668     ;
; -17.111 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.002      ; 18.112     ;
; -17.088 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.010     ; 18.077     ;
; -17.044 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.592     ;
; -17.040 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.588     ;
; -17.034 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.141     ; 17.892     ;
; -17.032 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.141     ; 17.890     ;
; -17.031 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.141     ; 17.889     ;
; -17.029 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.141     ; 17.887     ;
; -17.005 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.069     ; 17.935     ;
; -16.985 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; 0.023      ; 18.007     ;
; -16.985 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.467     ; 17.517     ;
; -16.981 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.467     ; 17.513     ;
; -16.975 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.117     ; 17.857     ;
; -16.967 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.026     ; 17.940     ;
; -16.944 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.084     ; 17.859     ;
; -16.943 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.067     ; 17.875     ;
; -16.917 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.465     ;
; -16.913 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.451     ; 17.461     ;
; -16.897 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.116     ; 17.780     ;
; -16.858 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.087     ; 17.770     ;
; -16.851 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.157     ; 17.693     ;
; -16.846 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.033     ; 17.812     ;
; -16.834 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.485     ; 17.348     ;
; -16.833 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.414     ; 17.418     ;
; -16.833 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.414     ; 17.418     ;
; -16.833 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.114     ; 17.718     ;
; -16.832 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.743     ;
; -16.830 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.741     ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.526 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk         ; 0.000        ; 0.405      ; 1.132      ;
; 0.526 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.405      ; 1.132      ;
; 0.662 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.397      ; 1.260      ;
; 0.893 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.397      ; 1.491      ;
; 0.899 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.141      ;
; 0.971 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.431      ; 1.573      ;
; 1.020 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.273      ;
; 1.026 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.279      ;
; 1.041 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.043 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.296      ;
; 1.047 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.256      ;
; 1.102 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.359      ;
; 1.143 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.400      ;
; 1.218 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.457      ;
; 1.265 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.431      ; 1.867      ;
; 1.269 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.526      ;
; 1.333 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.438      ; 1.972      ;
; 1.387 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.611      ;
; 1.444 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.701      ;
; 1.445 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.702      ;
; 1.450 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.693      ;
; 1.453 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.696      ;
; 1.479 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.742      ;
; 1.479 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.736      ;
; 1.482 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.718      ;
; 1.488 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.726      ;
; 1.517 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.798      ;
; 1.545 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.434      ; 2.180      ;
; 1.560 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.435      ; 2.196      ;
; 1.566 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.830      ;
; 1.606 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.859      ;
; 1.617 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.826      ;
; 1.629 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; -0.010     ; 1.820      ;
; 1.631 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.910      ;
; 1.661 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.919      ;
; 1.711 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.958      ;
; 1.723 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.041      ; 1.965      ;
; 1.729 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.977      ;
; 1.734 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.959      ;
; 1.763 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.086      ; 2.020      ;
; 1.764 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.011      ;
; 1.772 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 2.017      ;
; 1.773 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.053      ;
; 1.785 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.042      ;
; 1.795 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.086      ; 2.052      ;
; 1.805 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.041      ; 2.047      ;
; 1.828 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.046      ; 2.075      ;
; 1.837 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.011      ; 2.049      ;
; 1.838 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.042      ; 2.081      ;
; 1.849 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 2.073      ;
; 1.852 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 2.076      ;
; 1.856 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.113      ;
; 1.863 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.015      ; 2.079      ;
; 1.870 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.068      ; 2.139      ;
; 1.877 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.046      ; 2.124      ;
; 1.886 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 2.095      ;
; 1.916 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.037      ; 2.154      ;
; 1.918 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 2.176      ;
; 1.921 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.440      ; 2.532      ;
; 1.954 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 2.163      ;
; 1.965 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.008      ; 2.174      ;
; 1.967 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 2.225      ;
; 1.979 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.030      ; 2.210      ;
; 1.993 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 2.205      ;
; 1.994 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.251      ;
; 1.996 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 2.232      ;
; 2.000 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 2.240      ;
; 2.006 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.015      ; 2.222      ;
; 2.021 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.438      ; 2.660      ;
; 2.022 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.273     ; 1.920      ;
; 2.029 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 2.267      ;
; 2.066 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.291      ;
; 2.068 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.075      ; 2.344      ;
; 2.071 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 2.303      ;
; 2.073 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 2.280      ;
; 2.078 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.013      ; 2.292      ;
; 2.093 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.273     ; 1.991      ;
; 2.123 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.350      ;
; 2.133 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.086      ; 2.390      ;
; 2.150 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.009      ; 2.360      ;
; 2.150 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.431      ;
; 2.153 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.424      ;
; 2.161 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.446      ; 2.808      ;
; 2.178 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.446      ; 2.825      ;
; 2.191 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.435      ; 2.827      ;
; 2.231 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.273     ; 2.129      ;
; 2.232 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.495      ;
; 2.237 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.036      ; 2.474      ;
; 2.243 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.029      ; 2.473      ;
; 2.254 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 2.473      ;
; 2.254 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.018      ; 2.473      ;
; 2.259 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.121      ; 2.551      ;
; 2.261 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.040      ; 2.502      ;
; 2.263 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.444      ; 2.878      ;
; 2.280 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.427      ; 2.908      ;
; 2.292 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 2.530      ;
; 2.301 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.444      ; 2.916      ;
; 2.302 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.047      ; 2.520      ;
; 2.305 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.029      ; 2.535      ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:6:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:8:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:9:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:11:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:1:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:21:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:22:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:23:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q                                       ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 15.893 ; 16.132 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 8.795  ; 8.825  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 7.289  ; 7.411  ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; 15.530 ; 15.773 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; 15.893 ; 16.132 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 16.225 ; 16.493 ; Rise       ; clk             ;
; Branch         ; clk        ; 1.775  ; 1.987  ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; 2.093  ; 2.295  ; Rise       ; clk             ;
; Jump           ; clk        ; 1.627  ; 1.873  ; Rise       ; clk             ;
; MemToReg       ; clk        ; 4.213  ; 4.479  ; Rise       ; clk             ;
; MemWrite       ; clk        ; 1.476  ; 1.771  ; Rise       ; clk             ;
; RegDst         ; clk        ; 4.889  ; 5.064  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 4.553  ; 4.685  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -0.827 ; -1.069 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -1.515 ; -1.686 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -0.827 ; -1.069 ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; -1.143 ; -1.420 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; -1.304 ; -1.558 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -1.525 ; -1.807 ; Rise       ; clk             ;
; Branch         ; clk        ; -0.799 ; -1.043 ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; -1.085 ; -1.313 ; Rise       ; clk             ;
; Jump           ; clk        ; -0.783 ; -1.065 ; Rise       ; clk             ;
; MemToReg       ; clk        ; -0.669 ; -0.926 ; Rise       ; clk             ;
; MemWrite       ; clk        ; -1.058 ; -1.338 ; Rise       ; clk             ;
; RegDst         ; clk        ; -1.765 ; -1.987 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -1.917 ; -2.104 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 10.705 ; 10.618 ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 9.532  ; 9.378  ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 9.355  ; 9.243  ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 9.360  ; 9.257  ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 10.118 ; 9.957  ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 9.750  ; 9.582  ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 10.705 ; 10.618 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 9.656  ; 9.532  ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 9.588  ; 9.434  ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 9.617  ; 9.457  ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 9.563  ; 9.414  ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 9.525  ; 9.383  ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 9.656  ; 9.532  ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 9.640  ; 9.521  ; Rise       ; clk             ;
; Zero         ; clk        ; 26.252 ; 26.452 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 9.007  ; 8.899  ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 9.177  ; 9.028  ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 9.007  ; 8.899  ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 9.012  ; 8.913  ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 9.740  ; 9.584  ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 9.386  ; 9.224  ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 10.350 ; 10.267 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 9.169  ; 9.032  ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 9.233  ; 9.084  ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 9.260  ; 9.106  ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 9.206  ; 9.062  ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 9.169  ; 9.032  ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 9.296  ; 9.177  ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 9.281  ; 9.166  ; Rise       ; clk             ;
; Zero         ; clk        ; 8.869  ; 9.030  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; ALUControl[0] ; Zero        ; 11.889 ; 13.924 ; 13.843 ; 12.457 ;
; ALUControl[1] ; Zero        ; 10.675 ; 12.418 ; 12.429 ; 11.178 ;
; ALUControl[2] ; Zero        ; 20.459 ; 20.659 ; 20.702 ; 20.902 ;
; ALUControl[3] ; Zero        ; 20.822 ; 21.022 ; 21.061 ; 21.261 ;
; ALUSrc        ; Zero        ; 21.154 ; 21.354 ; 21.422 ; 21.622 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; ALUControl[0] ; Zero        ; 9.464 ; 9.447 ; 9.478 ; 9.978 ;
; ALUControl[1] ; Zero        ; 8.923 ; 8.749 ; 8.834 ; 9.317 ;
; ALUControl[2] ; Zero        ; 8.814 ; 8.985 ; 9.049 ; 9.220 ;
; ALUControl[3] ; Zero        ; 8.494 ; 8.655 ; 8.750 ; 8.906 ;
; ALUSrc        ; Zero        ; 8.924 ; 9.095 ; 9.168 ; 9.332 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.108 ; -1679.100        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -260.626                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.108 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.233     ; 10.862     ;
; -10.103 ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.233     ; 10.857     ;
; -9.944  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.053     ; 10.878     ;
; -9.847  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.779     ;
; -9.846  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.778     ;
; -9.843  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.775     ;
; -9.842  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.774     ;
; -9.803  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.044     ; 10.746     ;
; -9.791  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.030     ; 10.748     ;
; -9.750  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 10.690     ;
; -9.725  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 10.645     ;
; -9.714  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.044     ; 10.657     ;
; -9.673  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.056     ; 10.604     ;
; -9.659  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 10.604     ;
; -9.613  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.053     ; 10.547     ;
; -9.610  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 10.540     ;
; -9.580  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.054     ; 10.513     ;
; -9.566  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.040     ; 10.513     ;
; -9.559  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.053     ; 10.493     ;
; -9.524  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.059     ; 10.452     ;
; -9.505  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.059     ; 10.433     ;
; -9.496  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 10.416     ;
; -9.482  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.053     ; 10.416     ;
; -9.396  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.061     ; 10.322     ;
; -9.384  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 10.324     ;
; -9.380  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 10.300     ;
; -9.371  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 1.000        ; -0.045     ; 10.335     ;
; -9.371  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 1.000        ; -0.045     ; 10.335     ;
; -9.367  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.053     ; 10.301     ;
; -9.348  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 10.284     ;
; -9.286  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.038     ; 10.235     ;
; -9.284  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 10.204     ;
; -9.264  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.061     ; 10.190     ;
; -9.250  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 10.190     ;
; -9.242  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.051     ; 10.178     ;
; -9.165  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 10.085     ;
; -9.135  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.019     ; 10.103     ;
; -9.121  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.005     ; 10.103     ;
; -9.068  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.047     ; 10.008     ;
; -9.042  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.020     ; 10.009     ;
; -9.032  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.065     ; 9.954      ;
; -9.027  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.006     ; 10.008     ;
; -9.015  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.019     ; 9.983      ;
; -9.011  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 9.962      ;
; -8.925  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.065     ; 9.847      ;
; -8.925  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.240     ; 9.672      ;
; -8.883  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 9.834      ;
; -8.859  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.041     ; 9.805      ;
; -8.820  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.053     ; 9.754      ;
; -8.813  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.241     ; 9.559      ;
; -8.799  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.045     ; 9.741      ;
; -8.778  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.043     ; 9.722      ;
; -8.775  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.246     ; 9.516      ;
; -8.770  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.246     ; 9.511      ;
; -8.764  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 9.717      ;
; -8.746  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.052     ; 9.681      ;
; -8.736  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 9.689      ;
; -8.734  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.038     ; 9.683      ;
; -8.654  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.232     ; 9.409      ;
; -8.650  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.225     ; 9.412      ;
; -8.649  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.232     ; 9.404      ;
; -8.645  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.225     ; 9.407      ;
; -8.641  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.227     ; 9.401      ;
; -8.636  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.227     ; 9.396      ;
; -8.619  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.049     ; 9.557      ;
; -8.618  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.232     ; 9.373      ;
; -8.613  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.232     ; 9.368      ;
; -8.611  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.066     ; 9.532      ;
; -8.608  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 9.559      ;
; -8.597  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.248     ; 9.336      ;
; -8.592  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.248     ; 9.331      ;
; -8.582  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.045     ; 9.524      ;
; -8.568  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.233     ; 9.322      ;
; -8.514  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.433      ;
; -8.513  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.432      ;
; -8.510  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.429      ;
; -8.509  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.068     ; 9.428      ;
; -8.501  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.048     ; 9.440      ;
; -8.490  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.052     ; 9.425      ;
; -8.489  ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.229     ; 9.247      ;
; -8.486  ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.242     ; 9.231      ;
; -8.486  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.045     ; 9.428      ;
; -8.484  ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.229     ; 9.242      ;
; -8.481  ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.242     ; 9.226      ;
; -8.477  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.047     ; 9.417      ;
; -8.470  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 9.400      ;
; -8.458  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 9.402      ;
; -8.454  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.052     ; 9.389      ;
; -8.441  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.029     ; 9.399      ;
; -8.440  ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.034     ; 9.393      ;
; -8.433  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q                                       ; clk          ; clk         ; 1.000        ; -0.068     ; 9.352      ;
; -8.417  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 9.344      ;
; -8.416  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.263     ; 9.140      ;
; -8.411  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:2:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.263     ; 9.135      ;
; -8.393  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.054     ; 9.326      ;
; -8.392  ; RegFile:reg_file|nBitRegister:\reg_loop:5:reg|enARdFF_2:\reg_n_bits:1:b|int_q                               ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:31:b|int_q                                      ; clk          ; clk         ; 1.000        ; -0.080     ; 9.299      ;
; -8.392  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.054     ; 9.325      ;
; -8.389  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.047     ; 9.329      ;
; -8.389  ; RegFile:reg_file|nBitRegister:\reg_loop:6:reg|enARdFF_2:\reg_n_bits:4:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.054     ; 9.322      ;
; -8.388  ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q                               ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 1.000        ; -0.047     ; 9.328      ;
+---------+-------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.281 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk         ; 0.000        ; 0.238      ; 0.623      ;
; 0.281 ; enARdFF_2:memWrite_reg|int_q                                                   ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.238      ; 0.623      ;
; 0.305 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.642      ;
; 0.414 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.559      ;
; 0.428 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.765      ;
; 0.482 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.792      ;
; 0.484 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.643      ;
; 0.489 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.648      ;
; 0.493 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.623      ;
; 0.498 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.657      ;
; 0.523 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.648      ;
; 0.553 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.685      ;
; 0.576 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.708      ;
; 0.613 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.768      ;
; 0.632 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.764      ;
; 0.638 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.948      ;
; 0.662 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.807      ;
; 0.662 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.260      ; 1.026      ;
; 0.716 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.848      ;
; 0.726 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.851      ;
; 0.730 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.907      ;
; 0.733 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:5:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.858      ;
; 0.737 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.869      ;
; 0.739 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.871      ;
; 0.752 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.907      ;
; 0.752 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.919      ;
; 0.754 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.258      ; 1.116      ;
; 0.764 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.256      ; 1.124      ;
; 0.766 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.929      ;
; 0.768 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.925      ;
; 0.774 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.027      ; 0.905      ;
; 0.785 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.826 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; lpm_rom:mem|altrom:srom|altsyncram:rom_block|altsyncram_uj11:auto_generated|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.985      ;
; 0.830 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.962      ;
; 0.831 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.972      ;
; 0.834 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.996      ;
; 0.839 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.994      ;
; 0.843 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.006      ;
; 0.850 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.011      ;
; 0.862 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.864 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.982      ;
; 0.869 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.871 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.003      ;
; 0.883 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.044      ;
; 0.892 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.024      ;
; 0.893 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.025      ;
; 0.903 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.052      ;
; 0.904 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.041      ; 1.049      ;
; 0.906 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.064      ;
; 0.909 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.079      ;
; 0.910 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.071      ;
; 0.913 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.045      ;
; 0.917 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.035      ;
; 0.927 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.045      ;
; 0.939 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.094      ;
; 0.950 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.231      ; 1.265      ;
; 0.953 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.094      ;
; 0.964 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.098      ;
; 0.975 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.108      ;
; 0.979 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.124      ;
; 0.982 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:7:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.114      ;
; 0.983 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.026      ; 1.113      ;
; 0.984 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.137      ;
; 0.994 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.045      ; 1.143      ;
; 0.997 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.154      ;
; 1.001 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.123      ;
; 1.006 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:2:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.137     ; 0.953      ;
; 1.008 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.149      ;
; 1.010 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.167      ;
; 1.021 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.260      ; 1.385      ;
; 1.027 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:3:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.137     ; 0.974      ;
; 1.030 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.177      ;
; 1.033 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.188      ;
; 1.035 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.024      ; 1.143      ;
; 1.036 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.209      ;
; 1.043 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.162      ;
; 1.050 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.172      ;
; 1.052 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:28:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.026      ; 1.182      ;
; 1.057 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.265      ; 1.426      ;
; 1.057 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.190      ;
; 1.058 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:21:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.265      ; 1.427      ;
; 1.059 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.072 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.242      ;
; 1.079 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.256      ;
; 1.096 ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:4:b|int_q                             ; nBitRegister:pcReg|enARdFF_2:\reg_n_bits:6:b|int_q                                                                  ; clk          ; clk         ; 0.000        ; -0.137     ; 1.043      ;
; 1.098 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.241      ;
; 1.098 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.241      ;
; 1.106 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:27:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.264      ;
; 1.116 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.279      ;
; 1.118 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.132 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.280      ;
; 1.133 ; RegFile:reg_file|nBitRegister:\reg_loop:7:reg|enARdFF_2:\reg_n_bits:24:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.287      ;
; 1.140 ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.294      ;
; 1.141 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.258      ; 1.503      ;
; 1.144 ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.253      ; 1.501      ;
; 1.149 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.282      ;
; 1.152 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.270      ;
; 1.152 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.285      ;
; 1.157 ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ; lpm_ram_dq:dataMem|altram:sram|altsyncram:ram_block|altsyncram_ev91:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.314      ;
+-------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:10:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:11:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:12:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:13:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:14:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:15:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:16:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:17:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:18:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:19:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:20:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:21:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:22:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:23:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:24:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:25:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:26:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:27:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:28:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:29:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:30:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:31:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:1:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:10:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:11:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:12:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:13:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:14:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:15:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:16:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:17:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:18:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:19:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:20:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:21:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:22:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:23:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:24:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:25:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:26:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:27:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:28:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:29:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:30:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:31:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:2:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:10:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:11:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:12:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:13:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:14:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:15:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:16:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:17:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:18:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:19:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:20:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:21:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:22:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:23:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:24:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:25:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:26:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:27:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:28:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:29:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:30:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:31:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:3:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:4:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:5:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:6:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:7:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:8:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:3:reg|enARdFF_2:\reg_n_bits:9:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:10:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RegFile:reg_file|nBitRegister:\reg_loop:4:reg|enARdFF_2:\reg_n_bits:11:b|int_q ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ALUControl[*]  ; clk        ; 8.389 ; 8.981 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 4.443 ; 5.463 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 3.718 ; 4.650 ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; 8.224 ; 8.822 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; 8.389 ; 8.981 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 8.581 ; 9.217 ; Rise       ; clk             ;
; Branch         ; clk        ; 0.931 ; 1.545 ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; 1.085 ; 1.741 ; Rise       ; clk             ;
; Jump           ; clk        ; 0.879 ; 1.453 ; Rise       ; clk             ;
; MemToReg       ; clk        ; 2.341 ; 2.973 ; Rise       ; clk             ;
; MemWrite       ; clk        ; 0.773 ; 1.424 ; Rise       ; clk             ;
; RegDst         ; clk        ; 2.665 ; 3.300 ; Rise       ; clk             ;
; RegWrite       ; clk        ; 2.347 ; 3.141 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -0.473 ; -1.015 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -0.753 ; -1.390 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -0.473 ; -1.015 ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; -0.628 ; -1.181 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; -0.694 ; -1.300 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -0.836 ; -1.439 ; Rise       ; clk             ;
; Branch         ; clk        ; -0.427 ; -1.025 ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; -0.568 ; -1.198 ; Rise       ; clk             ;
; Jump           ; clk        ; -0.431 ; -1.028 ; Rise       ; clk             ;
; MemToReg       ; clk        ; -0.387 ; -1.000 ; Rise       ; clk             ;
; MemWrite       ; clk        ; -0.544 ; -1.176 ; Rise       ; clk             ;
; RegDst         ; clk        ; -0.936 ; -1.514 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -0.967 ; -1.589 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 6.116  ; 6.224  ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 5.204  ; 5.260  ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 5.134  ; 5.183  ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 5.142  ; 5.193  ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 5.532  ; 5.629  ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 5.319  ; 5.380  ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 6.116  ; 6.224  ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 5.296  ; 5.371  ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 5.255  ; 5.309  ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 5.263  ; 5.325  ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 5.215  ; 5.275  ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 5.194  ; 5.251  ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 5.296  ; 5.371  ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 5.290  ; 5.363  ; Rise       ; clk             ;
; Zero         ; clk        ; 14.254 ; 14.152 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FuncCode[*]  ; clk        ; 4.914 ; 4.962 ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 4.982 ; 5.035 ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 4.914 ; 4.962 ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 4.923 ; 4.971 ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 5.296 ; 5.390 ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 5.092 ; 5.150 ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 5.893 ; 6.000 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 4.970 ; 5.025 ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 5.033 ; 5.085 ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 5.040 ; 5.099 ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 4.991 ; 5.050 ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 4.970 ; 5.025 ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 5.070 ; 5.142 ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 5.064 ; 5.134 ; Rise       ; clk             ;
; Zero         ; clk        ; 5.181 ; 5.064 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; ALUControl[0] ; Zero        ; 6.981  ; 7.561  ; 8.609  ; 7.361  ;
; ALUControl[1] ; Zero        ; 6.302  ; 6.836  ; 7.796  ; 6.629  ;
; ALUControl[2] ; Zero        ; 11.370 ; 11.268 ; 11.968 ; 11.866 ;
; ALUControl[3] ; Zero        ; 11.535 ; 11.433 ; 12.127 ; 12.025 ;
; ALUSrc        ; Zero        ; 11.727 ; 11.625 ; 12.363 ; 12.261 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; ALUControl[0] ; Zero        ; 5.603 ; 5.298 ; 6.089 ; 6.114 ;
; ALUControl[1] ; Zero        ; 5.296 ; 4.964 ; 5.686 ; 5.712 ;
; ALUControl[2] ; Zero        ; 5.206 ; 5.117 ; 5.799 ; 5.710 ;
; ALUControl[3] ; Zero        ; 5.024 ; 4.955 ; 5.667 ; 5.594 ;
; ALUSrc        ; Zero        ; 5.245 ; 5.156 ; 5.841 ; 5.752 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -22.038   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -22.038   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -3736.801 ; 0.0   ; 0.0      ; 0.0     ; -318.686            ;
;  clk             ; -3736.801 ; 0.000 ; N/A      ; N/A     ; -318.686            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; 17.220 ; 17.599 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; 9.560  ; 9.963  ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; 7.967  ; 8.390  ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; 16.823 ; 17.188 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; 17.220 ; 17.599 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; 17.594 ; 17.986 ; Rise       ; clk             ;
; Branch         ; clk        ; 2.011  ; 2.364  ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; 2.335  ; 2.712  ; Rise       ; clk             ;
; Jump           ; clk        ; 1.875  ; 2.210  ; Rise       ; clk             ;
; MemToReg       ; clk        ; 4.661  ; 5.076  ; Rise       ; clk             ;
; MemWrite       ; clk        ; 1.699  ; 2.129  ; Rise       ; clk             ;
; RegDst         ; clk        ; 5.417  ; 5.730  ; Rise       ; clk             ;
; RegWrite       ; clk        ; 5.006  ; 5.375  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]  ; clk        ; -0.473 ; -1.015 ; Rise       ; clk             ;
;  ALUControl[0] ; clk        ; -0.753 ; -1.390 ; Rise       ; clk             ;
;  ALUControl[1] ; clk        ; -0.473 ; -1.015 ; Rise       ; clk             ;
;  ALUControl[2] ; clk        ; -0.628 ; -1.181 ; Rise       ; clk             ;
;  ALUControl[3] ; clk        ; -0.694 ; -1.300 ; Rise       ; clk             ;
; ALUSrc         ; clk        ; -0.836 ; -1.439 ; Rise       ; clk             ;
; Branch         ; clk        ; -0.427 ; -1.025 ; Rise       ; clk             ;
; BranchNotEq    ; clk        ; -0.568 ; -1.198 ; Rise       ; clk             ;
; Jump           ; clk        ; -0.431 ; -1.028 ; Rise       ; clk             ;
; MemToReg       ; clk        ; -0.387 ; -0.926 ; Rise       ; clk             ;
; MemWrite       ; clk        ; -0.544 ; -1.176 ; Rise       ; clk             ;
; RegDst         ; clk        ; -0.936 ; -1.514 ; Rise       ; clk             ;
; RegWrite       ; clk        ; -0.967 ; -1.589 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FuncCode[*]  ; clk        ; 11.901 ; 11.878 ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 10.555 ; 10.421 ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 10.372 ; 10.268 ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 10.376 ; 10.282 ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 11.176 ; 11.065 ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 10.793 ; 10.651 ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 11.901 ; 11.878 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 10.680 ; 10.590 ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 10.604 ; 10.481 ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 10.631 ; 10.504 ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 10.576 ; 10.466 ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 10.538 ; 10.435 ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 10.680 ; 10.590 ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 10.664 ; 10.575 ; Rise       ; clk             ;
; Zero         ; clk        ; 28.633 ; 28.774 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FuncCode[*]  ; clk        ; 4.914 ; 4.962 ; Rise       ; clk             ;
;  FuncCode[0] ; clk        ; 4.982 ; 5.035 ; Rise       ; clk             ;
;  FuncCode[1] ; clk        ; 4.914 ; 4.962 ; Rise       ; clk             ;
;  FuncCode[2] ; clk        ; 4.923 ; 4.971 ; Rise       ; clk             ;
;  FuncCode[3] ; clk        ; 5.296 ; 5.390 ; Rise       ; clk             ;
;  FuncCode[4] ; clk        ; 5.092 ; 5.150 ; Rise       ; clk             ;
;  FuncCode[5] ; clk        ; 5.893 ; 6.000 ; Rise       ; clk             ;
; OpCode[*]    ; clk        ; 4.970 ; 5.025 ; Rise       ; clk             ;
;  OpCode[0]   ; clk        ; 5.033 ; 5.085 ; Rise       ; clk             ;
;  OpCode[1]   ; clk        ; 5.040 ; 5.099 ; Rise       ; clk             ;
;  OpCode[2]   ; clk        ; 4.991 ; 5.050 ; Rise       ; clk             ;
;  OpCode[3]   ; clk        ; 4.970 ; 5.025 ; Rise       ; clk             ;
;  OpCode[4]   ; clk        ; 5.070 ; 5.142 ; Rise       ; clk             ;
;  OpCode[5]   ; clk        ; 5.064 ; 5.134 ; Rise       ; clk             ;
; Zero         ; clk        ; 5.181 ; 5.064 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; ALUControl[0] ; Zero        ; 13.302 ; 15.284 ; 15.580 ; 13.839 ;
; ALUControl[1] ; Zero        ; 11.975 ; 13.691 ; 14.007 ; 12.425 ;
; ALUControl[2] ; Zero        ; 22.406 ; 22.547 ; 22.771 ; 22.912 ;
; ALUControl[3] ; Zero        ; 22.803 ; 22.944 ; 23.182 ; 23.323 ;
; ALUSrc        ; Zero        ; 23.177 ; 23.318 ; 23.569 ; 23.710 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; ALUControl[0] ; Zero        ; 5.603 ; 5.298 ; 6.089 ; 6.114 ;
; ALUControl[1] ; Zero        ; 5.296 ; 4.964 ; 5.686 ; 5.712 ;
; ALUControl[2] ; Zero        ; 5.206 ; 5.117 ; 5.799 ; 5.710 ;
; ALUControl[3] ; Zero        ; 5.024 ; 4.955 ; 5.667 ; 5.594 ;
; ALUSrc        ; Zero        ; 5.245 ; 5.156 ; 5.841 ; 5.752 ;
+---------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OpCode[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpCode[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpCode[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpCode[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpCode[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpCode[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FuncCode[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ALUControl[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUControl[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUControl[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUSrc                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALUControl[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MemToReg                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RegDst                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RegWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Jump                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BranchNotEq             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Branch                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MemWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OpCode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OpCode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OpCode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OpCode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OpCode[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OpCode[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; FuncCode[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OpCode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OpCode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OpCode[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FuncCode[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 300922   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 300922   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 2087  ; 2087 ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 242   ; 242  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 26 05:07:00 2025
Info: Command: quartus_sta SingleCycleMIPS -c SingleCycleMIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SingleCycleMIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -22.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -22.038           -3736.801 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -318.686 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.315           -3437.357 clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -318.378 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.108           -1679.100 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -260.626 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Thu Jun 26 05:07:02 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


