<html>
<body bgcolor=white>
</body>
<center>
<u><font size=+2><b>เทคโนโลยีการออกแบบวงจรลอจิก<br>VHDL:Logic design technology</b></font></u>

</center><p>
<table>
<tr><td>โดย<td>1. 40013276 นาย สุทัศน์ กมลพละวัฒน์</td>
<tr><td><td>2. 40013278 นาย อภิวัฒน์ วิเชียรบรรณ</td>
<tr><td>อาจารย์ที่ปรึกษา<td>1.อ. อภิเนตร อูนากูล</td>
</table>
<p><b>บทคัดย่อ</b><p>
VHDL  เป็นภาษาระดับสูงที่ใช้ในการออกแบบระบบ และ วงจรลอจิก   VHDL เป็นภาษาที่สามารถออก
แบบวงจรได้ในระดับต่างๆ  จะประกอบไปด้วยโครงสร้างต่างๆที่ถูกออกแบบขึ้นมา   ในระดับที่สูงขึ้นตัวภาษานั้นสามารถที่จะออกแบบระบบโดยไม่คำนึงกระบวนการหรือวิธีการของวงจร    เพราะวงจรจะถูกสร้างในรูปแบบของฟังก์ชั่น  เราจะพิจารณาเพียงจุดมุ่งหมายของการออกแบบวงจรเท่านั้น    แต่ถึงอย่างไรก็ตามการที่จะทำให้เราทราบถึงการทำงานและขอบเขตของจุดมุ่งหมายอย่างแท้จริงแล้ว   เราจำเป็นจะต้องเข้าใจและคุ้นเคยกับโครงสร้างของวงจรนั้น   และที่สำคัญอีกอย่างก็คือ   ตัวภาษาที่ใช้ในการออกแบบวงจรเหล่านั้นด้วย   ดังนั้นในบทความนี้จะกล่าวถึงหลักการและโครงสร้างต่างๆในการเขียนภาษา VHDL รวมไปถึงเทคนิคที่สำคัญในการออกแบบ
<p>
<b>Abstract</b><p>
VHDL is Hardware Description Languages for system and logic circuit design.   This languages support various abstraction levels of design, including architecture specific design.    At the higher levels, these languages can be used for system design without regard to a specific technology. To create a function design, you only need to consider a specific target technology.   However, to achieve optimal performance and area from your target device, you must become familiar with the architecture of the device and then code your design for that architecture. Such, in article to description basic, architecture of VHDL.<p>
<b>Document</b><p>
Download <a href=../docs/LogicDesign.doc>LogicDesign.doc</a> doucument file in Microsoft Word format<p>
Download <a href=../powerpoint/LogicDesign.ppt>LogicDesign.ppt</a> doucument file in Microsoft Powerpoint format<p><hr>
<center>[<a href="../index.html">back to index</a>]</center>
</body>
</html>
