# Tarefa 06: TensorFlow Lite Micro em SoC LiteX (ColorLight i9)

Este projeto demonstra a execuÃ§Ã£o de inferÃªncia de Machine Learning (TinyML) em um processador softcore **VexRiscv** instanciado em uma FPGA **ColorLight i9**.

O sistema executa o modelo **Hello World** (aproximaÃ§Ã£o de seno) do TensorFlow Lite Micro, utilizando a saÃ­da inferida para controlar uma barra de 8 LEDs, criando um efeito visual proporcional ao valor calculado pela rede neural.

## VisÃ£o Geral do Sistema

O projeto consiste em um SoC (System on Chip) gerado via LiteX, contendo a CPU, memÃ³ria e perifÃ©ricos de I/O. O firmware, escrito em C++, carrega o runtime do TFLM e executa o modelo ciclicamente.

### Diagrama de Blocos Simplificado

```mermaid
graph TD
    A[VexRiscv CPU] -->|Bus| B[SRAM/SDRAM]
    B -->|Armazena| C[Firmware + Modelo TFLM]
    A -->|Bus| D[GPIO Controller]
    D -->|Sinal Digital| E[Barra de 8 LEDs]
    
    subgraph "FPGA ColorLight i9"
    A
    B
    D
    end
    
    subgraph "Interface Externa"
    E
    end
```

## Hardware Utilizado

* **Placa FPGA:** ColorLight i9 (Lattice ECP5 - LFE5U-45F)
* **Interface:** Placa de extensÃ£o com Barra de 8 LEDs (conectada ao header J1)
* **Programador:** JTAG (via OpenOCD/EcpDap)

## ðŸ”Œ Pinagem (Pinout)

Os LEDs foram configurados no firmware como um vetor de 8 bits (`leds_ext`). A tabela abaixo relaciona o Ã­ndice do bit no software com o pino fÃ­sico no conector **CN2** da placa de extensÃ£o:

| Bit (Firmware) | Pino FPGA | Pino CN2 | ObservaÃ§Ã£o |
|----------------|-----------|----------|------------|
| LED 0 (LSB)    | P17       | 4        |            |
| LED 1          | P18       | 6        | Pula pino 5 (T17)|
| LED 2          | N18       | 8        | Pula pino 7 (GND)|
| LED 3          | L20       | 10       | Pula pino 9 (N17)*|
| LED 4          | L18       | 12       | Pula pino 11 (M18)*|
| LED 5          | G20       | 14       | Pula pino 13 (GND)|
| LED 6          | M18       | 11       | *Retorna na sequÃªncia|
| LED 7 (MSB)    | N17       | 9        | *Retorna na sequÃªncia|

*AtenÃ§Ã£o: A ordem fÃ­sica no conector nÃ£o Ã© linear para os Ãºltimos bits. Verifique as conexÃµes individualmente.*

## ðŸ“‚ Estrutura do Projeto

```text
â”œâ”€â”€ firmware/               # CÃ³digo-fonte do Firmware
â”‚   â”œâ”€â”€ tflm/               # Biblioteca TensorFlow Lite Micro (Headers e Libs)
â”‚   â”œâ”€â”€ linker.ld           # Script do Linker (Mapeamento de memÃ³ria do VexRiscv)
â”‚   â”œâ”€â”€ main.cc             # CÃ³digo Principal (Setup do TFLM e Loop de InferÃªncia)
â”‚   â”œâ”€â”€ model.cc / model.h  # Modelo da Rede Neural (Array C quantizado)
â”‚   â”œâ”€â”€ tarefa_6_...ipynb   # Notebook (Treinamento e ConversÃ£o do Modelo)
â”‚   â””â”€â”€ Makefile            # Script de CompilaÃ§Ã£o do Firmware
â”œâ”€â”€ litex/                  # Scripts de GeraÃ§Ã£o do Hardware (Gateware)
â”‚   â””â”€â”€ colorlight_i5.py    # Script de configuraÃ§Ã£o do SoC e PerifÃ©ricos
â””â”€â”€ README.md               # DocumentaÃ§Ã£o do Projeto
```

## ðŸš€ Como Compilar e Executar

### PrÃ©-requisitos
* LiteX e Migen instalados
* Toolchain RISC-V (`riscv64-none-elf-g++`)
* Oss-Cad-Suite (Yosys, Nextpnr, OpenOCD)

### 1. GeraÃ§Ã£o do Bitstream (Hardware)
Gera o Gateware para a FPGA ColorLight i9 com processador VexRiscv:

```bash
# Antes de qualquer coisa, garanta que estÃ¡ dentro do ambiente do Oss-Cad-Suite:
source ~/caminho/para/o/oss-cad-suite/envirioment

cd litex
python3 colorlight_i5.py --board i9 --revision 7.2 --build --cpu-type=vexriscv --ecppack-compress
```

### 2. CompilaÃ§Ã£o do Firmware (Software)
Compila o firmware e da biblioteca `libtflm.a`:

```bash
cd ../firmware
make
```
Isso gerarÃ¡ o arquivo `main.bin`. A biblioteca `libtflm.a` jÃ¡ foi compilada e estÃ¡ no reposiÃ³rio jÃ¡ compilada, mas para compila-la foi necessÃ¡rio apenas entrar na pasta `firmmware/tflm/` e executar o comando `make`.

*OBS: a biblioteca deve ser compilada antes do firmware, mas como jÃ¡ foi compilada, nÃ£o hÃ¡ necessidade de realizar a compilaÃ§Ã£o novamente.*

### 3. Carregamento
Para carregar o bitstream e o firmware via JTAG (exemplo usando OpenOCD):

```bash
cd ../litex

# Carregar o Gateware (Bitstream).
sudo caminho/encontrado -b colorlight-i5 build/colorlight_i5/gateware/colorlight_i5.bit

# Carregar o Firmware (via litex_term ou gdb, dependendo do setup)
litex_term --kernel ../firmware/build/main.bin /dev/ttyACMx
```

*OBS: onde estÃ¡ colocado como "caminho/encontrado" deve-se completar com o resultado do comando `which openFPGALoader`.*

## Sobre o Modelo (Machine Learning)

* **Modelo:** Hello World (Senoide).
* **Entrada:** Float (representando o Ã¢ngulo).
* **SaÃ­da:** Int8 (Quantizado), mapeado para 0-255.
* **LÃ³gica dos LEDs:** O valor de saÃ­da Ã© normalizado para acender de 0 a 8 LEDs, criando uma barra de progresso que oscila conforme a onda senoidal gerada pela inferÃªncia.
