TimeQuest Timing Analyzer report for serial
Tue Sep 04 16:24:51 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkbaud8x'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkbaud8x'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'clkbaud8x'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkbaud8x'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'clkbaud8x'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkbaud8x'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; serial                                            ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }       ;
; clkbaud8x  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkbaud8x } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 184.06 MHz ; 184.06 MHz      ; clk        ;      ;
; 242.66 MHz ; 242.66 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk       ; -4.433 ; -98.459        ;
; clkbaud8x ; -3.121 ; -85.588        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; clk       ; 0.031 ; 0.000          ;
; clkbaud8x ; 0.452 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk       ; -3.000 ; -60.993                      ;
; clkbaud8x ; -1.487 ; -59.480                      ;
+-----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                            ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.433 ; cnt_delay[19] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.354      ;
; -4.411 ; cnt_delay[18] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.332      ;
; -4.247 ; cnt_delay[13] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.168      ;
; -4.115 ; cnt_delay[12] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.036      ;
; -4.099 ; cnt_delay[8]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 5.019      ;
; -4.082 ; cnt_delay[19] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 5.001      ;
; -4.079 ; cnt_delay[19] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.998      ;
; -4.079 ; cnt_delay[19] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.998      ;
; -4.079 ; cnt_delay[19] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.998      ;
; -4.060 ; cnt_delay[18] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.979      ;
; -4.057 ; cnt_delay[18] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.976      ;
; -4.057 ; cnt_delay[18] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.976      ;
; -4.057 ; cnt_delay[18] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.976      ;
; -3.927 ; cnt_delay[1]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.081     ; 4.847      ;
; -3.921 ; cnt_delay[1]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.841      ;
; -3.921 ; cnt_delay[1]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.841      ;
; -3.896 ; cnt_delay[13] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.815      ;
; -3.893 ; cnt_delay[13] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.812      ;
; -3.893 ; cnt_delay[13] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.812      ;
; -3.893 ; cnt_delay[13] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.812      ;
; -3.889 ; cnt_delay[19] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.810      ;
; -3.867 ; cnt_delay[18] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.788      ;
; -3.764 ; cnt_delay[12] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.683      ;
; -3.761 ; cnt_delay[12] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.680      ;
; -3.761 ; cnt_delay[12] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.680      ;
; -3.761 ; cnt_delay[12] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.680      ;
; -3.738 ; cnt_delay[0]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.081     ; 4.658      ;
; -3.732 ; cnt_delay[0]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.732 ; cnt_delay[0]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.703 ; cnt_delay[13] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.624      ;
; -3.571 ; cnt_delay[12] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.492      ;
; -3.568 ; cnt_delay[8]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.488      ;
; -3.561 ; cnt_delay[10] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.481      ;
; -3.554 ; div_reg[13]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.473      ;
; -3.544 ; cnt_delay[1]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.462      ;
; -3.494 ; div_reg[8]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.414      ;
; -3.489 ; cnt_delay[8]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.395      ;
; -3.472 ; cnt_delay[1]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.390      ;
; -3.472 ; cnt_delay[1]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.390      ;
; -3.472 ; cnt_delay[1]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.390      ;
; -3.407 ; cnt_delay[15] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 4.328      ;
; -3.401 ; cnt_delay[15] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.322      ;
; -3.401 ; cnt_delay[15] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.322      ;
; -3.398 ; cnt_delay[17] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 4.319      ;
; -3.392 ; cnt_delay[17] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.313      ;
; -3.392 ; cnt_delay[17] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.313      ;
; -3.389 ; cnt_delay[10] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.295      ;
; -3.369 ; div_reg[5]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.288      ;
; -3.355 ; cnt_delay[0]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.273      ;
; -3.339 ; cnt_delay[1]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.259      ;
; -3.319 ; div_reg[9]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.238      ;
; -3.317 ; cnt_delay[3]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.237      ;
; -3.293 ; cnt_delay[8]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.199      ;
; -3.283 ; cnt_delay[0]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.201      ;
; -3.283 ; cnt_delay[0]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.201      ;
; -3.283 ; cnt_delay[0]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.201      ;
; -3.242 ; div_reg[14]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.161      ;
; -3.234 ; cnt_delay[2]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.154      ;
; -3.219 ; cnt_delay[3]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.139      ;
; -3.215 ; cnt_delay[8]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.121      ;
; -3.198 ; cnt_delay[14] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 4.119      ;
; -3.193 ; cnt_delay[10] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.099      ;
; -3.192 ; cnt_delay[14] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.113      ;
; -3.192 ; cnt_delay[14] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.113      ;
; -3.168 ; cnt_delay[5]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.088      ;
; -3.137 ; cnt_delay[0]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.057      ;
; -3.136 ; cnt_delay[2]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.056      ;
; -3.115 ; cnt_delay[10] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.021      ;
; -3.114 ; div_reg[4]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.033      ;
; -3.111 ; key_entry2    ; key_entry1     ; clkbaud8x    ; clk         ; 1.000        ; -1.350     ; 2.752      ;
; -3.075 ; cnt_delay[4]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.995      ;
; -3.070 ; cnt_delay[5]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.990      ;
; -3.065 ; cnt_delay[16] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 3.986      ;
; -3.059 ; cnt_delay[16] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.980      ;
; -3.059 ; cnt_delay[16] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.980      ;
; -3.052 ; cnt_delay[8]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.958      ;
; -3.040 ; div_reg[15]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.959      ;
; -3.029 ; div_reg[10]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.948      ;
; -3.024 ; cnt_delay[15] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.943      ;
; -3.021 ; cnt_delay[7]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.941      ;
; -3.015 ; cnt_delay[17] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.934      ;
; -2.989 ; cnt_delay[11] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 3.910      ;
; -2.986 ; cnt_delay[13] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.983 ; cnt_delay[11] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.904      ;
; -2.983 ; cnt_delay[11] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.904      ;
; -2.977 ; cnt_delay[4]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.897      ;
; -2.954 ; div_reg[7]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.873      ;
; -2.952 ; cnt_delay[15] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.871      ;
; -2.952 ; cnt_delay[15] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.871      ;
; -2.952 ; cnt_delay[15] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.871      ;
; -2.952 ; cnt_delay[10] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.858      ;
; -2.946 ; cnt_delay[18] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.080     ; 3.867      ;
; -2.943 ; cnt_delay[17] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.862      ;
; -2.943 ; cnt_delay[17] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.862      ;
; -2.943 ; cnt_delay[17] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.862      ;
; -2.929 ; div_reg[1]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.848      ;
; -2.928 ; cnt_delay[6]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.848      ;
; -2.928 ; cnt_delay[8]  ; cnt_delay[17]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.834      ;
; -2.923 ; cnt_delay[7]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.843      ;
; -2.919 ; div_reg[11]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.838      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkbaud8x'                                                                        ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.121 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 4.040      ;
; -3.072 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.993      ;
; -3.061 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.980      ;
; -3.060 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 4.002      ;
; -3.056 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.047     ; 4.010      ;
; -3.055 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 4.004      ;
; -3.052 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.983      ;
; -3.052 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.983      ;
; -3.016 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.935      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -3.000 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.932      ;
; -2.989 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 3.938      ;
; -2.929 ; send_state[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 3.878      ;
; -2.895 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.816      ;
; -2.893 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.115     ; 3.779      ;
; -2.879 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.047     ; 3.833      ;
; -2.878 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.769      ;
; -2.878 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.769      ;
; -2.878 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.769      ;
; -2.878 ; state_tras[2]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.769      ;
; -2.875 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.115     ; 3.761      ;
; -2.865 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.796      ;
; -2.865 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.796      ;
; -2.852 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.047     ; 3.806      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.823 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.755      ;
; -2.816 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.748      ;
; -2.816 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.748      ;
; -2.811 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 3.760      ;
; -2.787 ; state_tras[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.706      ;
; -2.784 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.705      ;
; -2.768 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.047     ; 3.722      ;
; -2.727 ; state_tras[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.646      ;
; -2.726 ; state_tras[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.668      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.712 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.644      ;
; -2.709 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.709 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.709 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.709 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.709 ; state_tras[0]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.709 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.606      ;
; -2.706 ; state_rec[0]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.637      ;
; -2.706 ; state_rec[0]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.637      ;
; -2.696 ; state_tras[0]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.587      ;
; -2.696 ; state_tras[0]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.587      ;
; -2.696 ; state_tras[0]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.587      ;
; -2.696 ; state_tras[0]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.587      ;
; -2.682 ; state_tras[0]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.601      ;
; -2.678 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.610      ;
; -2.678 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.610      ;
; -2.672 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.672 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.672 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.672 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.672 ; state_tras[3]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.672 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.592      ;
; -2.636 ; state_tras[1]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.527      ;
; -2.636 ; state_tras[1]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.527      ;
; -2.636 ; state_tras[1]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.527      ;
; -2.636 ; state_tras[1]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.527      ;
; -2.618 ; key_entry2       ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.509      ;
; -2.618 ; key_entry2       ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.509      ;
; -2.618 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.509      ;
; -2.618 ; key_entry2       ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.110     ; 3.509      ;
; -2.550 ; send_state[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 3.499      ;
; -2.524 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.115     ; 3.410      ;
; -2.509 ; div8_rec_reg[2]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.441      ;
; -2.509 ; div8_rec_reg[2]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.441      ;
; -2.493 ; state_tras[1]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.082     ; 3.412      ;
; -2.486 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.047     ; 3.440      ;
; -2.484 ; send_state[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.052     ; 3.433      ;
; -2.471 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.471 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.471 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.471 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.471 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.471 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.368      ;
; -2.460 ; state_rec[3]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.391      ;
; -2.460 ; state_rec[3]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 3.391      ;
; -2.459 ; state_rec[1]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.459 ; state_rec[1]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.459 ; state_rec[1]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.459 ; state_rec[1]     ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.459 ; state_rec[1]     ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.459 ; state_rec[1]     ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.399      ;
; -2.452 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.087     ; 3.366      ;
; -2.452 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.087     ; 3.366      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                             ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.031 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.578      ; 3.112      ;
; 0.453 ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.475 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.578      ; 3.056      ;
; 0.686 ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.741 ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.761 ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 1.098 ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.106 ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; cnt_delay[6]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; cnt_delay[14]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.116 ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; cnt_delay[14]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.125 ; cnt_delay[13]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; div_reg[14]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.134 ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.143 ; cnt_delay[12]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.437      ;
; 1.166 ; cnt_delay[8]   ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.081      ; 1.459      ;
; 1.170 ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.464      ;
; 1.192 ; start_delaycnt ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.192 ; start_delaycnt ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.228 ; cnt_delay[7]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.228 ; cnt_delay[9]   ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.520      ;
; 1.229 ; cnt_delay[5]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229 ; cnt_delay[15]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; cnt_delay[3]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.246 ; cnt_delay[6]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; cnt_delay[4]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; cnt_delay[14]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; div_reg[1]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; div_reg[3]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; div_reg[13]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; div_reg[7]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; cnt_delay[11]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; cnt_delay[13]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; cnt_delay[1]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; div_reg[1]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; div_reg[7]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.263 ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.556      ;
; 1.265 ; cnt_delay[13]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; cnt_delay[2]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; div_reg[12]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.272 ; cnt_delay[0]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.565      ;
; 1.274 ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; cnt_delay[12]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.276 ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.283 ; cnt_delay[12]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.577      ;
; 1.287 ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.581      ;
; 1.288 ; div_reg[8]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.582      ;
; 1.307 ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.601      ;
; 1.321 ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.615      ;
; 1.321 ; div_reg[2]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.615      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkbaud8x'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; txd_buf[5]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.507 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.800      ;
; 0.518 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 1.350      ; 2.110      ;
; 0.525 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.817      ;
; 0.526 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.818      ;
; 0.528 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.820      ;
; 0.531 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.823      ;
; 0.640 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.933      ;
; 0.697 ; send_state[3]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.989      ;
; 0.726 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.019      ;
; 0.726 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.019      ;
; 0.732 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.024      ;
; 0.741 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.034      ;
; 0.745 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.039      ;
; 0.764 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.056      ;
; 0.766 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.058      ;
; 0.768 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.061      ;
; 0.775 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.068      ;
; 0.775 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.067      ;
; 0.784 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.076      ;
; 0.789 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.083      ;
; 0.792 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.084      ;
; 0.793 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.086      ;
; 0.794 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.088      ;
; 0.800 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.094      ;
; 0.969 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.261      ;
; 0.985 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.278      ;
; 1.041 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.333      ;
; 1.063 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.355      ;
; 1.088 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.382      ;
; 1.119 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.411      ;
; 1.127 ; send_state[2]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.419      ;
; 1.154 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.446      ;
; 1.194 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.465      ;
; 1.237 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.104      ; 1.553      ;
; 1.250 ; send_state[1]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.542      ;
; 1.267 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.560      ;
; 1.331 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.060      ; 1.603      ;
; 1.333 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.060      ; 1.605      ;
; 1.333 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.104      ; 1.649      ;
; 1.334 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.060      ; 1.606      ;
; 1.353 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.647      ;
; 1.370 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.662      ;
; 1.439 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.710      ;
; 1.451 ; state_rec[1]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.743      ;
; 1.453 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.765      ;
; 1.453 ; state_rec[1]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.745      ;
; 1.456 ; state_tras[3]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.749      ;
; 1.481 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.773      ;
; 1.500 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.792      ;
; 1.504 ; state_tras[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.775      ;
; 1.504 ; state_tras[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.775      ;
; 1.535 ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.806      ;
; 1.536 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.830      ;
; 1.536 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.830      ;
; 1.536 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.830      ;
; 1.537 ; state_tras[3]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.830      ;
; 1.539 ; state_tras[2]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.059      ; 1.810      ;
; 1.553 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 1.855      ;
; 1.567 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.859      ;
; 1.591 ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.903      ;
; 1.621 ; send_state[0]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.913      ;
; 1.642 ; div8_tras_reg[1] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.085      ; 1.939      ;
; 1.647 ; div8_rec_reg[0]  ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.940      ;
; 1.648 ; div8_rec_reg[0]  ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.941      ;
; 1.648 ; div8_rec_reg[0]  ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.941      ;
; 1.654 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.937      ;
; 1.696 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.104      ; 2.012      ;
; 1.698 ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.992      ;
; 1.698 ; state_rec[1]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.990      ;
; 1.699 ; state_rec[0]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.991      ;
; 1.715 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 2.007      ;
; 1.728 ; state_rec[3]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 2.020      ;
; 1.729 ; state_rec[3]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 2.021      ;
; 1.751 ; state_rec[3]     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 2.063      ;
; 1.762 ; state_tras[0]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 2.056      ;
; 1.771 ; div8_tras_reg[0] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.085      ; 2.068      ;
; 1.806 ; state_rec[0]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 2.118      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[11]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[12]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[13]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[14]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[1]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[2]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[4]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[5]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[6]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[7]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[8]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[9]     ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; start_delaycnt ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'                                                ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[3]    ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart        ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.410  ; 0.598        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.996 ; 4.229 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 0.953 ; 1.240 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.075 ; -2.323 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.406 ; -0.673 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 14.818 ; 14.170 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 12.899 ; 12.722 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 12.440 ; 11.904 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 13.449 ; 13.193 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 13.093 ; 12.961 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 14.818 ; 14.170 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 12.085 ; 12.032 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 12.030 ; 11.772 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.691  ; 8.973  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 8.860  ; 8.556  ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 9.733  ; 9.300  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 10.010 ; 9.739  ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 9.919  ; 9.394  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 9.575  ; 9.170  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 11.823 ; 11.326 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.959  ; 8.644  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 8.860  ; 8.556  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.345  ; 8.621  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.2 MHz  ; 195.2 MHz       ; clk        ;      ;
; 258.26 MHz ; 258.26 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -4.123 ; -88.993       ;
; clkbaud8x ; -2.872 ; -78.521       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk       ; 0.036 ; 0.000         ;
; clkbaud8x ; 0.388 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -60.993                     ;
; clkbaud8x ; -1.487 ; -59.480                     ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                             ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.123 ; cnt_delay[19] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.071     ; 5.054      ;
; -4.104 ; cnt_delay[18] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.071     ; 5.035      ;
; -3.966 ; cnt_delay[13] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.897      ;
; -3.842 ; cnt_delay[12] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.773      ;
; -3.822 ; cnt_delay[8]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.751      ;
; -3.817 ; cnt_delay[19] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.747      ;
; -3.813 ; cnt_delay[19] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.743      ;
; -3.813 ; cnt_delay[19] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.743      ;
; -3.813 ; cnt_delay[19] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.743      ;
; -3.798 ; cnt_delay[18] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.728      ;
; -3.794 ; cnt_delay[18] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.794 ; cnt_delay[18] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.794 ; cnt_delay[18] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.660 ; cnt_delay[13] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.590      ;
; -3.656 ; cnt_delay[13] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.586      ;
; -3.656 ; cnt_delay[13] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.586      ;
; -3.656 ; cnt_delay[13] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.586      ;
; -3.637 ; cnt_delay[19] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.568      ;
; -3.627 ; cnt_delay[1]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.072     ; 4.557      ;
; -3.618 ; cnt_delay[18] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.549      ;
; -3.614 ; cnt_delay[1]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.544      ;
; -3.613 ; cnt_delay[1]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.543      ;
; -3.536 ; cnt_delay[12] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.466      ;
; -3.532 ; cnt_delay[12] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.462      ;
; -3.532 ; cnt_delay[12] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.462      ;
; -3.532 ; cnt_delay[12] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.462      ;
; -3.480 ; cnt_delay[13] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.411      ;
; -3.455 ; cnt_delay[0]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.072     ; 4.385      ;
; -3.442 ; cnt_delay[0]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.372      ;
; -3.441 ; cnt_delay[0]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.371      ;
; -3.356 ; cnt_delay[12] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.287      ;
; -3.356 ; cnt_delay[10] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.285      ;
; -3.351 ; cnt_delay[8]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.280      ;
; -3.311 ; div_reg[13]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.239      ;
; -3.272 ; div_reg[8]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.201      ;
; -3.235 ; cnt_delay[1]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.164      ;
; -3.167 ; cnt_delay[1]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.096      ;
; -3.167 ; cnt_delay[1]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.096      ;
; -3.167 ; cnt_delay[1]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.096      ;
; -3.162 ; cnt_delay[15] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 4.093      ;
; -3.154 ; cnt_delay[17] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 4.085      ;
; -3.149 ; cnt_delay[15] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.080      ;
; -3.149 ; div_reg[5]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.077      ;
; -3.148 ; cnt_delay[15] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.079      ;
; -3.145 ; cnt_delay[8]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.063      ;
; -3.141 ; cnt_delay[17] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -3.140 ; cnt_delay[17] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.071      ;
; -3.065 ; cnt_delay[10] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.983      ;
; -3.064 ; div_reg[9]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.992      ;
; -3.063 ; cnt_delay[0]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.992      ;
; -3.020 ; cnt_delay[1]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.950      ;
; -2.995 ; cnt_delay[0]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.924      ;
; -2.995 ; cnt_delay[0]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.924      ;
; -2.995 ; cnt_delay[0]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.924      ;
; -2.993 ; div_reg[14]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.921      ;
; -2.990 ; cnt_delay[3]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.920      ;
; -2.985 ; cnt_delay[14] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 3.916      ;
; -2.972 ; cnt_delay[14] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.903      ;
; -2.971 ; cnt_delay[14] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.902      ;
; -2.946 ; cnt_delay[8]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.864      ;
; -2.913 ; cnt_delay[2]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.843      ;
; -2.900 ; cnt_delay[3]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.830      ;
; -2.891 ; cnt_delay[8]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.809      ;
; -2.887 ; div_reg[4]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.815      ;
; -2.878 ; key_entry2    ; key_entry1     ; clkbaud8x    ; clk         ; 1.000        ; -1.280     ; 2.590      ;
; -2.866 ; cnt_delay[10] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.784      ;
; -2.862 ; cnt_delay[16] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 3.793      ;
; -2.859 ; cnt_delay[5]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.789      ;
; -2.849 ; cnt_delay[16] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.780      ;
; -2.848 ; cnt_delay[0]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.778      ;
; -2.848 ; cnt_delay[16] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.779      ;
; -2.823 ; cnt_delay[2]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.753      ;
; -2.811 ; cnt_delay[10] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.729      ;
; -2.809 ; div_reg[15]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.737      ;
; -2.789 ; div_reg[10]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.717      ;
; -2.774 ; cnt_delay[4]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.704      ;
; -2.770 ; cnt_delay[15] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.700      ;
; -2.769 ; cnt_delay[5]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.699      ;
; -2.769 ; cnt_delay[8]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.687      ;
; -2.762 ; cnt_delay[17] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.692      ;
; -2.736 ; div_reg[7]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.664      ;
; -2.732 ; cnt_delay[7]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.662      ;
; -2.728 ; cnt_delay[11] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 3.659      ;
; -2.715 ; cnt_delay[11] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.646      ;
; -2.714 ; cnt_delay[11] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.645      ;
; -2.705 ; cnt_delay[13] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 3.636      ;
; -2.704 ; div_reg[1]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.632      ;
; -2.702 ; cnt_delay[15] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.632      ;
; -2.702 ; cnt_delay[15] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.632      ;
; -2.702 ; cnt_delay[15] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.632      ;
; -2.694 ; cnt_delay[17] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.624      ;
; -2.694 ; cnt_delay[17] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.624      ;
; -2.694 ; cnt_delay[17] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.624      ;
; -2.690 ; div_reg[11]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.618      ;
; -2.689 ; cnt_delay[10] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.607      ;
; -2.684 ; cnt_delay[4]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.614      ;
; -2.681 ; cnt_delay[18] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.071     ; 3.612      ;
; -2.678 ; div_reg[12]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.606      ;
; -2.647 ; cnt_delay[6]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.577      ;
; -2.642 ; cnt_delay[7]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.572      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.872 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.041     ; 3.833      ;
; -2.871 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.801      ;
; -2.855 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.809      ;
; -2.827 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.756      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.814 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.755      ;
; -2.790 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.744      ;
; -2.786 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.728      ;
; -2.786 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.728      ;
; -2.771 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.700      ;
; -2.756 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.053     ; 3.705      ;
; -2.744 ; send_state[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.698      ;
; -2.725 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.654      ;
; -2.692 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.041     ; 3.653      ;
; -2.691 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.595      ;
; -2.691 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.595      ;
; -2.691 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.595      ;
; -2.691 ; state_tras[2]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.595      ;
; -2.691 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.621      ;
; -2.641 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.595      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.634 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.575      ;
; -2.627 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.569      ;
; -2.627 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.569      ;
; -2.623 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.566      ;
; -2.623 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.566      ;
; -2.597 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.041     ; 3.558      ;
; -2.596 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 3.526      ;
; -2.590 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.041     ; 3.551      ;
; -2.583 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.481      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.539 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.061     ; 3.480      ;
; -2.536 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.434      ;
; -2.514 ; state_tras[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.443      ;
; -2.507 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.507 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.507 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.507 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.507 ; state_tras[0]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.507 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.416      ;
; -2.504 ; state_tras[0]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.408      ;
; -2.504 ; state_tras[0]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.408      ;
; -2.504 ; state_tras[0]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.408      ;
; -2.504 ; state_tras[0]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.408      ;
; -2.497 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.440      ;
; -2.497 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.440      ;
; -2.486 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.486 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.486 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.486 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.486 ; state_tras[3]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.486 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.415      ;
; -2.479 ; state_rec[0]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.421      ;
; -2.479 ; state_rec[0]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.421      ;
; -2.458 ; state_tras[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.387      ;
; -2.445 ; state_tras[1]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.349      ;
; -2.445 ; state_tras[1]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.349      ;
; -2.445 ; state_tras[1]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.349      ;
; -2.445 ; state_tras[1]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.349      ;
; -2.443 ; state_tras[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.053     ; 3.392      ;
; -2.430 ; key_entry2       ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.334      ;
; -2.430 ; key_entry2       ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.334      ;
; -2.430 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.334      ;
; -2.430 ; key_entry2       ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.098     ; 3.334      ;
; -2.412 ; state_tras[0]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 3.341      ;
; -2.384 ; send_state[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.338      ;
; -2.337 ; div8_rec_reg[2]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.280      ;
; -2.337 ; div8_rec_reg[2]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.059     ; 3.280      ;
; -2.335 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.041     ; 3.296      ;
; -2.319 ; send_state[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.273      ;
; -2.273 ; send_state[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.227      ;
; -2.271 ; send_state[1]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.048     ; 3.225      ;
; -2.265 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.104     ; 3.163      ;
; -2.259 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.183      ;
; -2.259 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.183      ;
; -2.259 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.183      ;
; -2.259 ; state_tras[3]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.183      ;
; -2.229 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.229 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.229 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.229 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.229 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.229 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.093     ; 3.138      ;
; -2.226 ; state_rec[3]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.168      ;
; -2.226 ; state_rec[3]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.060     ; 3.168      ;
; -2.214 ; state_rec[1]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.055     ; 3.161      ;
; -2.214 ; state_rec[1]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.055     ; 3.161      ;
; -2.214 ; state_rec[1]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.055     ; 3.161      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                              ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.036 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.370      ; 2.871      ;
; 0.384 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.370      ; 2.719      ;
; 0.401 ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.620 ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.690 ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.693 ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.705 ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.711 ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.997 ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.264      ;
; 1.013 ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; cnt_delay[6]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; cnt_delay[14]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.018 ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.026 ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; div_reg[14]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; cnt_delay[14]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.037 ; cnt_delay[13]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.041 ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.045 ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.054 ; cnt_delay[12]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.057 ; cnt_delay[8]   ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.073      ; 1.325      ;
; 1.081 ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.104 ; start_delaycnt ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.104 ; start_delaycnt ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.107 ; cnt_delay[7]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.374      ;
; 1.108 ; cnt_delay[5]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.110 ; cnt_delay[9]   ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.376      ;
; 1.112 ; cnt_delay[15]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.114 ; cnt_delay[3]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.120 ; div_reg[3]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; div_reg[13]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; div_reg[1]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.127 ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; div_reg[7]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.133 ; cnt_delay[13]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.400      ;
; 1.137 ; cnt_delay[6]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.138 ; cnt_delay[4]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.138 ; cnt_delay[14]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.140 ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.148 ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.415      ;
; 1.150 ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.419      ;
; 1.151 ; cnt_delay[2]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; div_reg[12]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; div_reg[8]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.420      ;
; 1.152 ; div_reg[1]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; cnt_delay[11]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; cnt_delay[1]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; div_reg[7]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.159 ; cnt_delay[13]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.426      ;
; 1.161 ; cnt_delay[12]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.428      ;
; 1.163 ; cnt_delay[0]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.167 ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.169 ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.438      ;
; 1.176 ; cnt_delay[12]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.443      ;
; 1.177 ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.446      ;
; 1.222 ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.489      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 1.280      ; 1.893      ;
; 0.401 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; txd_buf[5]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.477 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.744      ;
; 0.484 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.752      ;
; 0.487 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.754      ;
; 0.496 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.763      ;
; 0.597 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.865      ;
; 0.618 ; send_state[3]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.886      ;
; 0.669 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.936      ;
; 0.669 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.936      ;
; 0.674 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.942      ;
; 0.689 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.957      ;
; 0.693 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.961      ;
; 0.696 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.964      ;
; 0.706 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.976      ;
; 0.712 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.987      ;
; 0.723 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.990      ;
; 0.726 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.993      ;
; 0.734 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.002      ;
; 0.736 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.004      ;
; 0.740 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.008      ;
; 0.746 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.014      ;
; 0.883 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.150      ;
; 0.911 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.178      ;
; 0.956 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.223      ;
; 0.976 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.243      ;
; 1.008 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.276      ;
; 1.026 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; send_state[2]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.296      ;
; 1.073 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.321      ;
; 1.102 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.093      ; 1.390      ;
; 1.122 ; send_state[1]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.390      ;
; 1.147 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.414      ;
; 1.181 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.054      ; 1.430      ;
; 1.184 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.054      ; 1.433      ;
; 1.185 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.054      ; 1.434      ;
; 1.222 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.093      ; 1.510      ;
; 1.254 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.521      ;
; 1.269 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.537      ;
; 1.316 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.089      ; 1.600      ;
; 1.317 ; state_rec[1]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.584      ;
; 1.319 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.567      ;
; 1.320 ; state_rec[1]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.587      ;
; 1.322 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.590      ;
; 1.353 ; state_tras[3]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.621      ;
; 1.355 ; state_tras[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.603      ;
; 1.356 ; state_tras[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.604      ;
; 1.366 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.633      ;
; 1.374 ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.622      ;
; 1.379 ; state_tras[2]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.627      ;
; 1.397 ; state_tras[3]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.665      ;
; 1.406 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.678      ;
; 1.429 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.697      ;
; 1.430 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.698      ;
; 1.430 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.698      ;
; 1.430 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.698      ;
; 1.444 ; send_state[0]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.712      ;
; 1.445 ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.089      ; 1.729      ;
; 1.460 ; div8_tras_reg[1] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.734      ;
; 1.486 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.068      ; 1.749      ;
; 1.518 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.093      ; 1.806      ;
; 1.519 ; div8_rec_reg[0]  ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.787      ;
; 1.520 ; div8_rec_reg[0]  ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.788      ;
; 1.520 ; div8_rec_reg[0]  ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.788      ;
; 1.533 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.800      ;
; 1.543 ; state_rec[0]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.810      ;
; 1.545 ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.813      ;
; 1.549 ; state_rec[1]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.816      ;
; 1.571 ; state_rec[3]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.838      ;
; 1.572 ; state_rec[3]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.839      ;
; 1.580 ; state_rec[3]     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.089      ; 1.864      ;
; 1.585 ; div8_tras_reg[0] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.859      ;
; 1.623 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.053      ; 1.871      ;
; 1.632 ; send_state[0]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.078      ; 1.905      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[11]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[12]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[13]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[14]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[1]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[2]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[4]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[5]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[6]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[7]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[8]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[9]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; start_delaycnt ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]              ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]              ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]              ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]              ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[3]              ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]               ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]               ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]               ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]               ;
; 0.069  ; 0.285        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart                  ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]              ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp               ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|inclk[0] ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|outclk   ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg|clk                ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]|clk          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]|clk          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]|clk          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[3]|clk          ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]|clk        ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]|clk           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.625 ; 3.680 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 0.766 ; 0.898 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.852 ; -1.939 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.271 ; -0.392 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 13.583 ; 12.850 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 11.952 ; 11.773 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.673 ; 10.787 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 12.415 ; 12.199 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 12.063 ; 11.995 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 13.583 ; 12.850 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 11.087 ; 11.164 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 11.186 ; 10.886 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.923  ; 8.308  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 8.207  ; 7.770  ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 9.051  ; 8.460  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 9.233  ; 8.815  ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 9.234  ; 8.536  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 8.871  ; 8.337  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 10.808 ; 10.096 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.265  ; 7.879  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 8.207  ; 7.770  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.588  ; 7.963  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.382 ; -21.991       ;
; clkbaud8x ; -0.844 ; -17.266       ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -0.054 ; -0.054        ;
; clkbaud8x ; 0.163  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -53.472                     ;
; clkbaud8x ; -1.000 ; -40.000                     ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                             ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.382 ; cnt_delay[19] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.333      ;
; -1.370 ; cnt_delay[18] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.321      ;
; -1.346 ; cnt_delay[8]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.297      ;
; -1.305 ; cnt_delay[13] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.256      ;
; -1.278 ; cnt_delay[19] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.228      ;
; -1.278 ; cnt_delay[19] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.228      ;
; -1.278 ; cnt_delay[19] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.228      ;
; -1.278 ; cnt_delay[19] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.228      ;
; -1.266 ; cnt_delay[18] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.216      ;
; -1.266 ; cnt_delay[18] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.216      ;
; -1.266 ; cnt_delay[18] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.216      ;
; -1.266 ; cnt_delay[18] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.216      ;
; -1.247 ; cnt_delay[12] ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.226 ; cnt_delay[1]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.039     ; 2.174      ;
; -1.221 ; cnt_delay[1]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.169      ;
; -1.221 ; cnt_delay[1]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.169      ;
; -1.201 ; cnt_delay[13] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.151      ;
; -1.201 ; cnt_delay[13] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.151      ;
; -1.201 ; cnt_delay[13] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.151      ;
; -1.201 ; cnt_delay[13] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.151      ;
; -1.183 ; cnt_delay[19] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.134      ;
; -1.171 ; cnt_delay[18] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.122      ;
; -1.152 ; cnt_delay[0]  ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.039     ; 2.100      ;
; -1.147 ; cnt_delay[0]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.095      ;
; -1.147 ; cnt_delay[0]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.095      ;
; -1.143 ; cnt_delay[12] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; cnt_delay[12] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; cnt_delay[12] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; cnt_delay[12] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; cnt_delay[8]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.094      ;
; -1.117 ; cnt_delay[10] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.106 ; cnt_delay[13] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.057      ;
; -1.048 ; cnt_delay[12] ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.999      ;
; -1.023 ; cnt_delay[1]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.972      ;
; -0.996 ; cnt_delay[1]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.945      ;
; -0.996 ; cnt_delay[1]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.945      ;
; -0.996 ; cnt_delay[1]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.945      ;
; -0.958 ; cnt_delay[8]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.902      ;
; -0.954 ; cnt_delay[8]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.898      ;
; -0.949 ; cnt_delay[0]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.898      ;
; -0.949 ; div_reg[8]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.900      ;
; -0.935 ; cnt_delay[15] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.884      ;
; -0.934 ; cnt_delay[17] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.883      ;
; -0.930 ; cnt_delay[15] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.879      ;
; -0.930 ; cnt_delay[15] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.879      ;
; -0.929 ; cnt_delay[17] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.878      ;
; -0.929 ; cnt_delay[17] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.878      ;
; -0.926 ; cnt_delay[3]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.874      ;
; -0.922 ; cnt_delay[0]  ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.871      ;
; -0.922 ; cnt_delay[0]  ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.871      ;
; -0.922 ; cnt_delay[0]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.871      ;
; -0.918 ; key_entry2    ; key_entry1     ; clkbaud8x    ; clk         ; 1.000        ; -0.623     ; 1.272      ;
; -0.911 ; cnt_delay[1]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.861      ;
; -0.906 ; cnt_delay[8]  ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.850      ;
; -0.897 ; cnt_delay[10] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.841      ;
; -0.896 ; div_reg[13]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.846      ;
; -0.893 ; cnt_delay[10] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.837      ;
; -0.890 ; cnt_delay[3]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.838      ;
; -0.885 ; cnt_delay[2]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.833      ;
; -0.855 ; cnt_delay[5]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.803      ;
; -0.849 ; cnt_delay[2]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.797      ;
; -0.848 ; cnt_delay[14] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.797      ;
; -0.845 ; cnt_delay[10] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.792      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.792      ;
; -0.837 ; cnt_delay[0]  ; key_entry1     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.787      ;
; -0.827 ; div_reg[5]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.777      ;
; -0.819 ; cnt_delay[5]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.767      ;
; -0.811 ; cnt_delay[4]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.759      ;
; -0.810 ; div_reg[9]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.760      ;
; -0.790 ; cnt_delay[16] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.739      ;
; -0.788 ; cnt_delay[7]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.736      ;
; -0.785 ; cnt_delay[16] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.734      ;
; -0.785 ; cnt_delay[16] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.734      ;
; -0.780 ; div_reg[14]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.730      ;
; -0.775 ; cnt_delay[4]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.723      ;
; -0.765 ; cnt_delay[11] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.714      ;
; -0.760 ; cnt_delay[11] ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.760 ; cnt_delay[11] ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.756 ; cnt_delay[8]  ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.700      ;
; -0.752 ; cnt_delay[7]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.700      ;
; -0.746 ; cnt_delay[13] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.695      ;
; -0.743 ; cnt_delay[6]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.691      ;
; -0.732 ; cnt_delay[15] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; cnt_delay[17] ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.681      ;
; -0.719 ; cnt_delay[9]  ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.667      ;
; -0.719 ; cnt_delay[8]  ; cnt_delay[17]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.663      ;
; -0.715 ; div_reg[4]    ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.665      ;
; -0.715 ; cnt_delay[8]  ; cnt_delay[16]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.659      ;
; -0.713 ; cnt_delay[18] ; start_delaycnt ; clk          ; clk         ; 1.000        ; -0.038     ; 1.662      ;
; -0.707 ; cnt_delay[6]  ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.655      ;
; -0.705 ; cnt_delay[15] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; cnt_delay[15] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; cnt_delay[15] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.655      ;
; -0.704 ; cnt_delay[17] ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; cnt_delay[17] ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.704 ; cnt_delay[17] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.698 ; div_reg[15]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.696 ; div_reg[10]   ; clkbaud8x      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.646      ;
; -0.695 ; cnt_delay[10] ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.639      ;
+--------+---------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.844 ; send_state[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.804      ;
; -0.813 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.773      ;
; -0.791 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.742      ;
; -0.784 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.735      ;
; -0.784 ; send_state[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.744      ;
; -0.781 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.021     ; 1.747      ;
; -0.773 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.051     ; 1.709      ;
; -0.763 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.714      ;
; -0.762 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.051     ; 1.698      ;
; -0.742 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.026     ; 1.703      ;
; -0.738 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.689      ;
; -0.727 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.691      ;
; -0.727 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.691      ;
; -0.720 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.680      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.711 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.667      ;
; -0.702 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.653      ;
; -0.699 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.021     ; 1.665      ;
; -0.694 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.636      ;
; -0.694 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.636      ;
; -0.694 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.636      ;
; -0.694 ; state_tras[2]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.636      ;
; -0.657 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.622      ;
; -0.657 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.622      ;
; -0.655 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.606      ;
; -0.652 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.021     ; 1.618      ;
; -0.652 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.021     ; 1.618      ;
; -0.647 ; state_tras[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.598      ;
; -0.636 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.600      ;
; -0.636 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.600      ;
; -0.631 ; state_tras[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.582      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.629 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.585      ;
; -0.625 ; state_tras[0]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.567      ;
; -0.625 ; state_tras[0]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.567      ;
; -0.625 ; state_tras[0]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.567      ;
; -0.625 ; state_tras[0]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.567      ;
; -0.622 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[0]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.563      ;
; -0.622 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; state_tras[3]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.573      ;
; -0.612 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.051     ; 1.548      ;
; -0.610 ; state_tras[1]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.552      ;
; -0.610 ; state_tras[1]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.552      ;
; -0.610 ; state_tras[1]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.552      ;
; -0.610 ; state_tras[1]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.552      ;
; -0.610 ; send_state[1]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.570      ;
; -0.605 ; key_entry2       ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.547      ;
; -0.605 ; key_entry2       ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.547      ;
; -0.605 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.547      ;
; -0.605 ; key_entry2       ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.045     ; 1.547      ;
; -0.600 ; state_tras[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.026     ; 1.561      ;
; -0.591 ; state_tras[0]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.542      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.582 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.031     ; 1.538      ;
; -0.579 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.544      ;
; -0.579 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.544      ;
; -0.579 ; send_state[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.539      ;
; -0.566 ; state_rec[0]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.530      ;
; -0.566 ; state_rec[0]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.023     ; 1.530      ;
; -0.550 ; send_state[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.510      ;
; -0.542 ; state_tras[1]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.493      ;
; -0.540 ; div8_rec_reg[2]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.505      ;
; -0.540 ; div8_rec_reg[2]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.022     ; 1.505      ;
; -0.531 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.021     ; 1.497      ;
; -0.515 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.026     ; 1.476      ;
; -0.515 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.466      ;
; -0.514 ; send_state[1]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.474      ;
; -0.513 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.513 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.513 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.513 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.513 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.513 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.046     ; 1.454      ;
; -0.502 ; state_tras[3]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.454      ;
; -0.502 ; state_tras[3]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.454      ;
; -0.502 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.454      ;
; -0.502 ; state_tras[3]    ; send_state[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.454      ;
; -0.486 ; send_state[0]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.446      ;
; -0.483 ; send_state[2]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.027     ; 1.443      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 1.092      ; 1.257      ;
; 0.186  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.264  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.295  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.435  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.556      ;
; 0.445  ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.453  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; cnt_delay[6]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; cnt_delay[4]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; cnt_delay[14]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460  ; cnt_delay[13]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; cnt_delay[14]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462  ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.465  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; div_reg[14]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472  ; cnt_delay[12]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.494  ; start_delaycnt ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.494  ; start_delaycnt ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.494  ; cnt_delay[8]   ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.500  ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 1.092      ; 1.311      ;
; 0.508  ; cnt_delay[7]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; cnt_delay[9]   ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.508  ; cnt_delay[5]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; cnt_delay[15]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; cnt_delay[3]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512  ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.516  ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; div_reg[1]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; div_reg[13]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; div_reg[3]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; div_reg[7]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; cnt_delay[1]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; cnt_delay[11]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; div_reg[1]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; div_reg[7]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; cnt_delay[6]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523  ; cnt_delay[13]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; cnt_delay[4]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; cnt_delay[14]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526  ; cnt_delay[13]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.528  ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528  ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; cnt_delay[2]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529  ; div_reg[8]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531  ; cnt_delay[0]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531  ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531  ; div_reg[2]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.532  ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.532  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.532  ; div_reg[12]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; div_reg[8]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.535  ; cnt_delay[12]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.535  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.163 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.623      ; 0.900      ;
; 0.186 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; txd_buf[5]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.196 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.317      ;
; 0.213 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.336      ;
; 0.224 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.343      ;
; 0.252 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.372      ;
; 0.266 ; send_state[3]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.386      ;
; 0.279 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.401      ;
; 0.283 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.403      ;
; 0.289 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.410      ;
; 0.296 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.416      ;
; 0.299 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; div8_rec_reg[1]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.444      ;
; 0.329 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.449      ;
; 0.375 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.495      ;
; 0.381 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.502      ;
; 0.401 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.521      ;
; 0.422 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.541      ;
; 0.441 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.561      ;
; 0.454 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.574      ;
; 0.464 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; send_state[2]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.584      ;
; 0.481 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.602      ;
; 0.484 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.594      ;
; 0.505 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.046      ; 0.635      ;
; 0.517 ; send_state[1]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.637      ;
; 0.539 ; state_tras[3]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.046      ; 0.669      ;
; 0.546 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.666      ;
; 0.548 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.023      ; 0.655      ;
; 0.551 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.023      ; 0.658      ;
; 0.551 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.023      ; 0.658      ;
; 0.564 ; state_rec[2]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.683      ;
; 0.577 ; state_rec[1]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.696      ;
; 0.581 ; state_rec[1]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.700      ;
; 0.582 ; state_tras[3]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.702      ;
; 0.585 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.695      ;
; 0.602 ; state_tras[3]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.722      ;
; 0.613 ; state_tras[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.723      ;
; 0.614 ; state_tras[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.724      ;
; 0.617 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.737      ;
; 0.620 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.740      ;
; 0.628 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.748      ;
; 0.629 ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.739      ;
; 0.634 ; state_tras[2]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.744      ;
; 0.637 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.757      ;
; 0.637 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.757      ;
; 0.648 ; state_rec[2]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.767      ;
; 0.659 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.780      ;
; 0.659 ; div8_tras_reg[1] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.042      ; 0.785      ;
; 0.661 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.048      ; 0.793      ;
; 0.667 ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.787      ;
; 0.670 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.046      ; 0.800      ;
; 0.673 ; state_rec[0]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.792      ;
; 0.680 ; state_rec[0]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.799      ;
; 0.682 ; div8_rec_reg[0]  ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.803      ;
; 0.683 ; div8_rec_reg[0]  ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.804      ;
; 0.683 ; send_state[0]    ; send_state[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.803      ;
; 0.684 ; div8_rec_reg[0]  ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.805      ;
; 0.702 ; div8_tras_reg[0] ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.042      ; 0.828      ;
; 0.710 ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.048      ; 0.842      ;
; 0.718 ; state_rec[1]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.837      ;
; 0.722 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.026      ; 0.832      ;
; 0.724 ; state_tras[0]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.844      ;
; 0.726 ; state_rec[2]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.845      ;
; 0.732 ; state_rec[3]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.851      ;
; 0.732 ; state_rec[3]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.851      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkbaud8x         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; key_entry1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt    ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; key_entry1        ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x         ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[0]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[10]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[15]       ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[2]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[3]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[4]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[5]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[8]        ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[9]        ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]|clk ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]|clk  ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; key_entry1|clk    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-----------+------------+-------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_rec_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_rec_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_rec_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_tras_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_tras_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; div8_tras_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; key_entry2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; recstart          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; recstart_tmp      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_buf[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_reg1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; rxd_reg2          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; send_state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; send_state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; send_state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; send_state[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_rec[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_rec[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_rec[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_rec[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_tras[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_tras[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_tras[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; state_tras[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; trasstart         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_buf[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkbaud8x ; Rise       ; txd_reg           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; key_entry2        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; recstart          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_reg           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]        ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]      ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]        ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]        ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; send_state[0]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; send_state[1]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; send_state[2]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; send_state[3]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; clkbaud8x ; Rise       ; trasstart         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; key_entry2|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp|clk  ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; recstart|clk      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1|clk      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2|clk      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]|clk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_reg|clk       ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]|clk ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]|clk    ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]|clk    ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]|clk    ;
+--------+--------------+----------------+-----------------+-----------+------------+-------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 1.795 ; 2.560 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 0.442 ; 1.217 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -0.948 ; -1.706 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.207 ; -0.966 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 7.270 ; 7.044 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 5.936 ; 5.820 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 5.503 ; 5.701 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 6.192 ; 6.030 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 6.064 ; 5.907 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 7.270 ; 7.044 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 5.637 ; 5.466 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 5.561 ; 5.473 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.191 ; 4.160 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 4.093 ; 4.104 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.456 ; 4.472 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.606 ; 4.592 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 4.542 ; 4.533 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.416 ; 4.409 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 5.946 ; 5.802 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.168 ; 4.137 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.093 ; 4.104 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.037 ; 4.010 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.433   ; -0.054 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.433   ; -0.054 ; N/A      ; N/A     ; -3.000              ;
;  clkbaud8x       ; -3.121   ; 0.163  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -184.047 ; -0.054 ; 0.0      ; 0.0     ; -120.473            ;
;  clk             ; -98.459  ; -0.054 ; N/A      ; N/A     ; -60.993             ;
;  clkbaud8x       ; -85.588  ; 0.000  ; N/A      ; N/A     ; -59.480             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.996 ; 4.229 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 0.953 ; 1.240 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -0.948 ; -1.706 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.207 ; -0.392 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 14.818 ; 14.170 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 12.899 ; 12.722 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 12.440 ; 11.904 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 13.449 ; 13.193 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 13.093 ; 12.961 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 14.818 ; 14.170 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 12.085 ; 12.032 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 12.030 ; 11.772 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.691  ; 8.973  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 4.093 ; 4.104 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.456 ; 4.472 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.606 ; 4.592 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 4.542 ; 4.533 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.416 ; 4.409 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 5.946 ; 5.802 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.168 ; 4.137 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.093 ; 4.104 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.037 ; 4.010 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key_input               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 634      ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 3        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 1        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 478      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 634      ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 3        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 1        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 478      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 04 16:24:48 2012
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clkbaud8x clkbaud8x
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.433
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.433       -98.459 clk 
    Info:    -3.121       -85.588 clkbaud8x 
Info: Worst-case hold slack is 0.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.031         0.000 clk 
    Info:     0.452         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -59.480 clkbaud8x 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.123
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.123       -88.993 clk 
    Info:    -2.872       -78.521 clkbaud8x 
Info: Worst-case hold slack is 0.036
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.036         0.000 clk 
    Info:     0.388         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -59.480 clkbaud8x 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.382       -21.991 clk 
    Info:    -0.844       -17.266 clkbaud8x 
Info: Worst-case hold slack is -0.054
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.054        -0.054 clk 
    Info:     0.163         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -53.472 clk 
    Info:    -1.000       -40.000 clkbaud8x 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 245 megabytes
    Info: Processing ended: Tue Sep 04 16:24:51 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


