---
title: 计算机组成原理实验课
time: 2023/04/13
category: 计算机组成原理
description: 计算机组成原理前三章运算器组成实验,双端口存储器实验,数据通路实验
---

# TEC-8实验系统简介

![image-20230413104425070](https://cdn.jsdelivr.net/gh/gdlearncoding/blogImage@main/202304131044261.png)

![image-20230413104433097](https://cdn.jsdelivr.net/gh/gdlearncoding/blogImage@main/202304131044242.png)

![image-20230413104442064](https://cdn.jsdelivr.net/gh/gdlearncoding/blogImage@main/202304131044102.png)

![image-20230413104512939](C:/Users/Echo/AppData/Roaming/Typora/typora-user-images/image-20230413104512939.png)

# 运算器组成实验

![image-20230413104939138](C:/Users/Echo/AppData/Roaming/Typora/typora-user-images/image-20230413104939138.png)

​	

双端口寄存器组由1片EPM7064组成，内部包含4个8位寄存器R0-3，4选1选择器A、B和1个2-4译码器。根据信号RD1-0的值选择寄存器送往ALU的A端口，根据信号RS1-0的值选择寄存器送往ALU的B端口，`当DRW信号为1时`，则在T3的上升沿，`将数据总线DBUS上的数写入相应寄存器`。

![image-20230413105258731](C:/Users/Echo/AppData/Roaming/Typora/typora-user-images/image-20230413105258731.png)

# 双端口存储器原理实验

![image-20230413105359665](C:/Users/Echo/AppData/Roaming/Typora/typora-user-images/image-20230413105359665.png)

```
	IDT7132的左右两个端口有独立的总线及控制信号： CE#、R/W#和OE#。左端口为读、写端口，当MEMW为1时，在T2上升沿将DBUS上的D7~0写入AR7~0指定的存储单元；当MBUS信号为1时，指定的存储单元的数送DBUS；右端口为只读方式，从PC7~0指定的存储单元读出指令INS7~0，送往指令寄存器IR。
   程序计数器PC由2片GAL22V10组成。向RAM的右端口提供存储器地址。 当信号LPC为1时，在T3的上升沿，将DBUS上的数D7~0写入PC；当信号PCINC为1时，在T3的上升沿，PC加1；当PCADD信号为1时，PC和IR中的转移偏量相加，在T3的上升沿，将相加得到的和写入PC。
   地址寄存器AR由1片GAL22V10组成，向RAM的左端口提供存储器地址AR7~0 。当信号LAR为1时，在T3的上升沿，数据总线上的数D7~0写入AR。当信号ARINC为1时，在T3的上升沿，完成AR加1.
```



#  数据通路组成实验

![image-20230413105751321](C:/Users/Echo/AppData/Roaming/Typora/typora-user-images/image-20230413105751321.png)