<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:45.1845</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0145285</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동 회로 및 이를 포함하는 표시장치</inventionTitle><inventionTitleEng>Gate Driver and Display Device including the same</inventionTitleEng><openDate>2025.05.08</openDate><openNumber>10-2025-0061178</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서는 영상을 표시하는 표시패널; 및 상기 표시패널을 구동하기 위한 게이트신호들을 생성하기 위해 제1회로부, 제2회로부 및 제3회로부로 이루어진 스테이지들을 갖는 게이트 구동부를 포함하고, 상기 제1회로부는 스타트신호, 리셋신호 및 선택신호를 기반으로 상기 제2회로부를 제어하고, 상기 제2회로부는 상기 제1회로부의 동작에 대응하여 제1노드, 제2노드 및 제3노드를 제어하고, 상기 제3회로부는 상기 제2회로부의 동작에 대응하여 캐리클록신호 및 스캔클록신호들을 기반으로 캐리신호 및 게이트신호들을 출력하고, 상기 제1회로부는 제M노드의 전위를 기반으로 턴온되며 제1전극을 통해 인가된 상기 리셋신호를 제2전극을 통해 출력하는 제1리셋 트랜지스터와, 상기 제1리셋 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 제1리셋 트랜지스터의 제2전극에 제2전극이 연결된 보상 커패시터를 포함하는 표시장치를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 영상을 표시하는 표시패널; 및상기 표시패널을 구동하기 위한 게이트신호들을 생성하기 위해 제1회로부, 제2회로부 및 제3회로부로 이루어진 스테이지들을 갖는 게이트 구동부를 포함하고,상기 제1회로부는 스타트신호, 리셋신호 및 선택신호를 기반으로 상기 제2회로부를 제어하고, 상기 제2회로부는 상기 제1회로부의 동작에 대응하여 제1노드, 제2노드 및 제3노드를 제어하고, 상기 제3회로부는 상기 제2회로부의 동작에 대응하여 캐리클록신호 및 스캔클록신호들을 기반으로 캐리신호 및 게이트신호들을 출력하고,상기 제1회로부는제M노드의 전위를 기반으로 턴온되며 제1전극을 통해 인가된 상기 리셋신호를 제2전극을 통해 출력하는 제1리셋 트랜지스터와,상기 제1리셋 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 제1리셋 트랜지스터의 제2전극에 제2전극이 연결된 보상 커패시터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 리셋신호는 펄스형으로 인가되는 표시장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 리셋신호는블랭크 기간 및 액티브 기간 동안 각각 한번씩 펄스형으로 인가되는 표시장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1회로부는상기 선택신호를 기반으로 턴온되며 제1전극을 통해 인가된 제I-2캐리신호를 제2전극을 통해 출력하는 제1트랜지스터와,상기 선택신호를 기반으로 턴온되며 상기 제M노드에 상기 제I-2캐리신호를 전달하는 제2트랜지스터와,상기 제M노드의 전위를 기반으로 턴온되며 제1고전압라인을 통해 인가된 제1고전압을 상기 제2트랜지스터의 제1전극 및 상기 제1트랜지스터의 제2전극이 연결된 노드에 전달하는 제3트랜지스터와,상기 제M노드의 전위를 기반으로 턴온되며 제1전극을 통해 인가된 상기 리셋신호를 제2전극을 통해 출력하는 상기 제1리셋 트랜지스터로 정의되는 제4트랜지스터와,상기 리셋신호를 기반으로 턴온되며 상기 제4트랜지스터를 통해 인가된 상기 리셋신호를 상기 제2노드에 전달하는 제5트랜지스터와,상기 리셋신호를 기반으로 턴온되며 상기 제1노드와 상기 제2노드를 전기적으로 연결하는 제6트랜지스터와,상기 스타트신호를 기반으로 턴온되며 상기 제1노드와 상기 제2노드를 연결하는 제7트랜지스터와,상기 스타트신호를 기반으로 턴온되며 상기 제2노드에 저전압을 전달하는 제8트랜지스터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1회로부는상기 선택신호가 인가되는 선택신호라인에 게이트전극이 연결되고 제I-2캐리신호가 출력되는 제I-2캐리신호 출력단자에 제1전극이 연결된 제1트랜지스터와,상기 선택신호라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 상기 제M노드에 제2전극이 연결된 제2트랜지스터와,상기 제M노드에 게이트전극이 연결되고 상기 제2트랜지스터의 제1전극 및 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1고전압이 인가되는 제1고전압라인에 제2전극이 연결된 제3트랜지스터와,상기 제M노드에 게이트전극이 연결되고 상기 리셋신호가 인가되는 리셋신호라인에 제1전극이 연결되고 상기 보상 커패시터의 제2전극에 제2전극이 연결되며 상기 제1리셋 트랜지스터로 정의되는 제4트랜지스터와,상기 리셋신호라인에 게이트전극이 연결되고 상기 제4트랜지스터의 제2전극에 제1전극이 연결되고 상기 제2노드에 제2전극이 연결된 제5트랜지스터와,상기 리셋신호라인에 게이트전극이 연결되고 상기 제2노드 및 상기 제5트랜지스터의 제2전극에 제1전극이 연결되고 상기 제1노드에 제2전극이 연결된 제6트랜지스터와,상기 스타트신호가 인가되는 스타트신호라인에 게이트전극이 연결되고 상기 제1노드에 제1전극이 연결되고 상기 제2노드에 제2전극이 연결된 제7트랜지스터와,상기 스타트신호라인에 게이트전극이 연결되고 상기 제2노드 및 상기 제7트랜지스터의 제2전극에 제1전극이 연결되고 저전압이 인가되는 전압라인에 제2전극이 연결된 제8트랜지스터를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제3회로부는상기 제2회로부의 동작에 대응하여 캐리클록신호 및 스캔클록신호들을 기반으로 1개의 캐리신호와 4개의 게이트신호를 출력하는 표시장치.</claim></claimInfo><claimInfo><claim>7. 게이트신호들을 생성하기 위해 제1회로부, 제2회로부 및 제3회로부로 이루어진 스테이지들을 포함하고,상기 제1회로부는 스타트신호, 리셋신호 및 선택신호를 기반으로 상기 제2회로부를 제어하고, 상기 제2회로부는 상기 제1회로부의 동작에 대응하여 제1노드, 제2노드 및 제3노드를 제어하고, 상기 제3회로부는 상기 제2회로부의 동작에 대응하여 캐리클록신호 및 스캔클록신호들을 기반으로 캐리신호 및 게이트신호들을 출력하고,상기 제1회로부는제M노드의 전위를 기반으로 턴온되며 제1전극을 통해 인가된 상기 리셋신호를 제2전극을 통해 출력하는 제1리셋 트랜지스터와,상기 제1리셋 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 제1리셋 트랜지스터의 제2전극에 제2전극이 연결된 보상 커패시터를 포함하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 리셋신호는 펄스형으로 인가되는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1회로부는상기 선택신호를 기반으로 턴온되며 제1전극을 통해 인가된 제I-2캐리신호를 제2전극을 통해 출력하는 제1트랜지스터와,상기 선택신호를 기반으로 턴온되며 상기 제M노드에 상기 제I-2캐리신호를 전달하는 제2트랜지스터와,상기 제M노드의 전위를 기반으로 턴온되며 제1고전압라인을 통해 인가된 제1고전압을 상기 제2트랜지스터의 제1전극 및 상기 제1트랜지스터의 제2전극이 연결된 노드에 전달하는 제3트랜지스터와,상기 제M노드의 전위를 기반으로 턴온되며 제1전극을 통해 인가된 상기 리셋신호를 제2전극을 통해 출력하는 상기 제1리셋 트랜지스터로 정의되는 제4트랜지스터와,상기 리셋신호를 기반으로 턴온되며 상기 제4트랜지스터를 통해 인가된 상기 리셋신호를 상기 제2노드에 전달하는 제5트랜지스터와,상기 리셋신호를 기반으로 턴온되며 상기 제1노드와 상기 제2노드를 전기적으로 연결하는 제6트랜지스터와,상기 스타트신호를 기반으로 턴온되며 상기 제1노드와 상기 제2노드를 연결하는 제7트랜지스터와,상기 스타트신호를 기반으로 턴온되며 상기 제2노드에 저전압을 전달하는 제8트랜지스터를 포함하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 제1회로부는상기 선택신호가 인가되는 선택신호라인에 게이트전극이 연결되고 제I-2캐리신호가 출력되는 제I-2캐리신호 출력단자에 제1전극이 연결된 제1트랜지스터와,상기 선택신호라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 상기 제M노드에 제2전극이 연결된 제2트랜지스터와,상기 제M노드에 게이트전극이 연결되고 상기 제2트랜지스터의 제1전극 및 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1고전압이 인가되는 제1고전압라인에 제2전극이 연결된 제3트랜지스터와,상기 제M노드에 게이트전극이 연결되고 상기 리셋신호가 인가되는 리셋신호라인에 제1전극이 연결되고 상기 보상 커패시터의 제2전극에 제2전극이 연결되며 상기 제1리셋 트랜지스터로 정의되는 제4트랜지스터와,상기 리셋신호라인에 게이트전극이 연결되고 상기 제4트랜지스터의 제2전극에 제1전극이 연결되고 상기 제2노드에 제2전극이 연결된 제5트랜지스터와,상기 리셋신호라인에 게이트전극이 연결되고 상기 제2노드 및 상기 제5트랜지스터의 제2전극에 제1전극이 연결되고 상기 제1노드에 제2전극이 연결된 제6트랜지스터와,상기 스타트신호가 인가되는 스타트신호라인에 게이트전극이 연결되고 상기 제1노드에 제1전극이 연결되고 상기 제2노드에 제2전극이 연결된 제7트랜지스터와,상기 스타트신호라인에 게이트전극이 연결되고 상기 제2노드 및 상기 제7트랜지스터의 제2전극에 제1전극이 연결되고 저전압이 인가되는 전압라인에 제2전극이 연결된 제8트랜지스터를 포함하는 게이트 구동 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>PARK, Jae Sung</engName><name>박재성</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>SHIN, Hong Jae</engName><name>신홍재</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 서초중앙로**길 ** 나라빌딩, *층(호성특허법률사무소)</address><code>920050011047</code><country>대한민국</country><engName>Byeong Suk Park</engName><name>박병석</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.27</receiptDate><receiptNumber>1-1-2023-1183139-49</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230145285.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93036444d076c976119a1e75cee10acf7eaa97c5570e8a037a799e9250809fe4993a1e6574b19f823bc875ad1bd110367f21572ee784095126</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf79c7f827b03b71df533052fe73ce8c3cf47233c58996b10355125b8e8634a1b7636be8e4a98866218485568e595b8b55ba52a4df16470015</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>