#ChipScope Pro Analyzer Project File, Version 3.0
#Tue Nov 27 11:48:40 EST 2007
device.5.configFileDir=D\:\\telops\\Common_HDL\\DDR_Ctrl\\Active-HDL\\DDR_Test\\implement\\ver1\\rev1
device.5.configFilename=mig_dataproc_top_chipscope.bit
device.6.configFileDir=D\:\\telops\\Common_HDL\\DDR_Ctrl\\Active-HDL\\DDR_Test\\implement\\ver1\\rev1
device.6.configFilename=mig_dataproc_top_chipscope.bit
deviceChain.deviceName0=System_ACE_CF
deviceChain.deviceName1=XCF32P
deviceChain.deviceName2=XC2VP20
deviceChain.deviceName3=XCF32P
deviceChain.deviceName4=XCF32P
deviceChain.deviceName5=XC4VFX100
deviceChain.deviceName6=XC4VFX100
deviceChain.iRLength0=8
deviceChain.iRLength1=16
deviceChain.iRLength2=14
deviceChain.iRLength3=16
deviceChain.iRLength4=16
deviceChain.iRLength5=14
deviceChain.iRLength6=14
deviceChain.name0=MyDevice0
deviceChain.name1=MyDevice1
deviceChain.name2=MyDevice2
deviceChain.name3=MyDevice3
deviceChain.name4=MyDevice4
deviceChain.name5=MyDevice5
deviceChain.name6=MyDevice6
deviceIds=0a001093f505909311266093f5059093f505909301ee409301ee4093
import.certifyIdx=-1
import.dir=D\:\\telops\\Common_HDL\\DDR_Ctrl\\Active-HDL\\DDR_Test\\chipscope\\
import.filename=DDR_test.cdc
import.unitDeviceIdx=2
mdiAreaHeight=0.7998037291462218
mdiAreaHeightLast=0.7998037291462218
mdiCount=2
mdiDevice0=6
mdiDevice1=6
mdiType0=0
mdiType1=1
mdiUnit0=0
mdiUnit1=0
navigatorHeight=0.1746810598626104
navigatorHeightLast=0.17958783120706576
navigatorWidth=0.2551822730521801
navigatorWidthLast=0.17941386704789136
unit.-1.-1.username=
unit.2.0.0.HEIGHT0=0.25492612
unit.2.0.0.TriggerRow0=1
unit.2.0.0.TriggerRow1=1
unit.2.0.0.TriggerRow2=1
unit.2.0.0.WIDTH0=1.1037182
unit.2.0.0.X0=0.0
unit.2.0.0.Y0=0.0
unit.2.0.1.HEIGHT1=0.7044335
unit.2.0.1.WIDTH1=1.1037182
unit.2.0.1.X1=0.0
unit.2.0.1.Y1=0.25492612
unit.2.0.MFBitsA0=XXXXXXXXXXXXXXXXXXXXXXXX
unit.2.0.MFBitsB0=000000000000000000000000
unit.2.0.MFCompareA0=0
unit.2.0.MFCompareB0=999
unit.2.0.MFCount=1
unit.2.0.MFDisplay0=0
unit.2.0.MFEventType0=3
unit.2.0.SQCondition=All Data
unit.2.0.SQContiguous0=0
unit.2.0.SequencerOn=0
unit.2.0.TCActive=0
unit.2.0.TCAdvanced0=0
unit.2.0.TCCondition0_0=M0
unit.2.0.TCCondition0_1=
unit.2.0.TCConditionType0=0
unit.2.0.TCCount=1
unit.2.0.TCEventCount0=1
unit.2.0.TCEventType0=3
unit.2.0.TCName0=TriggerCondition0
unit.2.0.TCOutputEnable0=0
unit.2.0.TCOutputHigh0=1
unit.2.0.TCOutputMode0=0
unit.2.0.browser_tree_state<Data\ Port>=1
unit.2.0.coretype=ILA
unit.2.0.eventCount0=1
unit.2.0.port.-1.buscount=0
unit.2.0.port.-1.channelcount=24
unit.2.0.port.-1.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.2.0.port.-1.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.0.name=DataPort[0]
unit.2.0.port.-1.s.0.orderindex=-1
unit.2.0.port.-1.s.0.visible=1
unit.2.0.port.-1.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.2.0.port.-1.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.1.name=DataPort[1]
unit.2.0.port.-1.s.1.orderindex=-1
unit.2.0.port.-1.s.1.visible=1
unit.2.0.port.-1.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.2.0.port.-1.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.10.name=DataPort[10]
unit.2.0.port.-1.s.10.orderindex=-1
unit.2.0.port.-1.s.10.visible=1
unit.2.0.port.-1.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.2.0.port.-1.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.11.name=DataPort[11]
unit.2.0.port.-1.s.11.orderindex=-1
unit.2.0.port.-1.s.11.visible=1
unit.2.0.port.-1.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.2.0.port.-1.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.12.name=DataPort[12]
unit.2.0.port.-1.s.12.orderindex=-1
unit.2.0.port.-1.s.12.visible=1
unit.2.0.port.-1.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.2.0.port.-1.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.13.name=DataPort[13]
unit.2.0.port.-1.s.13.orderindex=-1
unit.2.0.port.-1.s.13.visible=1
unit.2.0.port.-1.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.2.0.port.-1.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.14.name=DataPort[14]
unit.2.0.port.-1.s.14.orderindex=-1
unit.2.0.port.-1.s.14.visible=1
unit.2.0.port.-1.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.2.0.port.-1.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.15.name=DataPort[15]
unit.2.0.port.-1.s.15.orderindex=-1
unit.2.0.port.-1.s.15.visible=1
unit.2.0.port.-1.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.2.0.port.-1.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.16.name=DataPort[16]
unit.2.0.port.-1.s.16.orderindex=-1
unit.2.0.port.-1.s.16.visible=1
unit.2.0.port.-1.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.2.0.port.-1.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.17.name=DataPort[17]
unit.2.0.port.-1.s.17.orderindex=-1
unit.2.0.port.-1.s.17.visible=1
unit.2.0.port.-1.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.2.0.port.-1.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.18.name=DataPort[18]
unit.2.0.port.-1.s.18.orderindex=-1
unit.2.0.port.-1.s.18.visible=1
unit.2.0.port.-1.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.2.0.port.-1.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.19.name=DataPort[19]
unit.2.0.port.-1.s.19.orderindex=-1
unit.2.0.port.-1.s.19.visible=1
unit.2.0.port.-1.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.2.0.port.-1.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.2.name=DataPort[2]
unit.2.0.port.-1.s.2.orderindex=-1
unit.2.0.port.-1.s.2.visible=1
unit.2.0.port.-1.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.2.0.port.-1.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.20.name=DataPort[20]
unit.2.0.port.-1.s.20.orderindex=-1
unit.2.0.port.-1.s.20.visible=1
unit.2.0.port.-1.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.2.0.port.-1.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.21.name=DataPort[21]
unit.2.0.port.-1.s.21.orderindex=-1
unit.2.0.port.-1.s.21.visible=1
unit.2.0.port.-1.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.2.0.port.-1.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.22.name=DataPort[22]
unit.2.0.port.-1.s.22.orderindex=-1
unit.2.0.port.-1.s.22.visible=1
unit.2.0.port.-1.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.2.0.port.-1.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.23.name=DataPort[23]
unit.2.0.port.-1.s.23.orderindex=-1
unit.2.0.port.-1.s.23.visible=1
unit.2.0.port.-1.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.2.0.port.-1.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.3.name=DataPort[3]
unit.2.0.port.-1.s.3.orderindex=-1
unit.2.0.port.-1.s.3.visible=1
unit.2.0.port.-1.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.2.0.port.-1.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.4.name=DataPort[4]
unit.2.0.port.-1.s.4.orderindex=-1
unit.2.0.port.-1.s.4.visible=1
unit.2.0.port.-1.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.2.0.port.-1.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.5.name=DataPort[5]
unit.2.0.port.-1.s.5.orderindex=-1
unit.2.0.port.-1.s.5.visible=1
unit.2.0.port.-1.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.2.0.port.-1.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.6.name=DataPort[6]
unit.2.0.port.-1.s.6.orderindex=-1
unit.2.0.port.-1.s.6.visible=1
unit.2.0.port.-1.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.2.0.port.-1.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.7.name=DataPort[7]
unit.2.0.port.-1.s.7.orderindex=-1
unit.2.0.port.-1.s.7.visible=1
unit.2.0.port.-1.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.2.0.port.-1.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.8.name=DataPort[8]
unit.2.0.port.-1.s.8.orderindex=-1
unit.2.0.port.-1.s.8.visible=1
unit.2.0.port.-1.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.2.0.port.-1.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.-1.s.9.name=DataPort[9]
unit.2.0.port.-1.s.9.orderindex=-1
unit.2.0.port.-1.s.9.visible=1
unit.2.0.port.0.b.0.alias=
unit.2.0.port.0.b.0.channellist=0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
unit.2.0.port.0.b.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.b.0.name=TriggerPort0
unit.2.0.port.0.b.0.orderindex=-1
unit.2.0.port.0.b.0.radix=Hex
unit.2.0.port.0.b.0.signedOffset=0.0
unit.2.0.port.0.b.0.signedPrecision=0
unit.2.0.port.0.b.0.signedScaleFactor=1.0
unit.2.0.port.0.b.0.unsignedOffset=0.0
unit.2.0.port.0.b.0.unsignedPrecision=0
unit.2.0.port.0.b.0.unsignedScaleFactor=1.0
unit.2.0.port.0.b.0.visible=1
unit.2.0.port.0.buscount=1
unit.2.0.port.0.channelcount=24
unit.2.0.port.0.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.2.0.port.0.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.0.name=TriggerPort0[0]
unit.2.0.port.0.s.0.orderindex=-1
unit.2.0.port.0.s.0.visible=1
unit.2.0.port.0.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.2.0.port.0.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.1.name=TriggerPort0[1]
unit.2.0.port.0.s.1.orderindex=-1
unit.2.0.port.0.s.1.visible=1
unit.2.0.port.0.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.2.0.port.0.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.10.name=TriggerPort0[10]
unit.2.0.port.0.s.10.orderindex=-1
unit.2.0.port.0.s.10.visible=1
unit.2.0.port.0.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.2.0.port.0.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.11.name=TriggerPort0[11]
unit.2.0.port.0.s.11.orderindex=-1
unit.2.0.port.0.s.11.visible=1
unit.2.0.port.0.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.2.0.port.0.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.12.name=TriggerPort0[12]
unit.2.0.port.0.s.12.orderindex=-1
unit.2.0.port.0.s.12.visible=1
unit.2.0.port.0.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.2.0.port.0.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.13.name=TriggerPort0[13]
unit.2.0.port.0.s.13.orderindex=-1
unit.2.0.port.0.s.13.visible=1
unit.2.0.port.0.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.2.0.port.0.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.14.name=TriggerPort0[14]
unit.2.0.port.0.s.14.orderindex=-1
unit.2.0.port.0.s.14.visible=1
unit.2.0.port.0.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.2.0.port.0.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.15.name=TriggerPort0[15]
unit.2.0.port.0.s.15.orderindex=-1
unit.2.0.port.0.s.15.visible=1
unit.2.0.port.0.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.2.0.port.0.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.16.name=TriggerPort0[16]
unit.2.0.port.0.s.16.orderindex=-1
unit.2.0.port.0.s.16.visible=1
unit.2.0.port.0.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.2.0.port.0.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.17.name=TriggerPort0[17]
unit.2.0.port.0.s.17.orderindex=-1
unit.2.0.port.0.s.17.visible=1
unit.2.0.port.0.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.2.0.port.0.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.18.name=TriggerPort0[18]
unit.2.0.port.0.s.18.orderindex=-1
unit.2.0.port.0.s.18.visible=1
unit.2.0.port.0.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.2.0.port.0.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.19.name=TriggerPort0[19]
unit.2.0.port.0.s.19.orderindex=-1
unit.2.0.port.0.s.19.visible=1
unit.2.0.port.0.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.2.0.port.0.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.2.name=TriggerPort0[2]
unit.2.0.port.0.s.2.orderindex=-1
unit.2.0.port.0.s.2.visible=1
unit.2.0.port.0.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.2.0.port.0.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.20.name=TriggerPort0[20]
unit.2.0.port.0.s.20.orderindex=-1
unit.2.0.port.0.s.20.visible=1
unit.2.0.port.0.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.2.0.port.0.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.21.name=TriggerPort0[21]
unit.2.0.port.0.s.21.orderindex=-1
unit.2.0.port.0.s.21.visible=1
unit.2.0.port.0.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.2.0.port.0.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.22.name=TriggerPort0[22]
unit.2.0.port.0.s.22.orderindex=-1
unit.2.0.port.0.s.22.visible=1
unit.2.0.port.0.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.2.0.port.0.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.23.name=TriggerPort0[23]
unit.2.0.port.0.s.23.orderindex=-1
unit.2.0.port.0.s.23.visible=1
unit.2.0.port.0.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.2.0.port.0.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.3.name=TriggerPort0[3]
unit.2.0.port.0.s.3.orderindex=-1
unit.2.0.port.0.s.3.visible=1
unit.2.0.port.0.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.2.0.port.0.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.4.name=TriggerPort0[4]
unit.2.0.port.0.s.4.orderindex=-1
unit.2.0.port.0.s.4.visible=1
unit.2.0.port.0.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.2.0.port.0.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.5.name=TriggerPort0[5]
unit.2.0.port.0.s.5.orderindex=-1
unit.2.0.port.0.s.5.visible=1
unit.2.0.port.0.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.2.0.port.0.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.6.name=TriggerPort0[6]
unit.2.0.port.0.s.6.orderindex=-1
unit.2.0.port.0.s.6.visible=1
unit.2.0.port.0.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.2.0.port.0.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.7.name=TriggerPort0[7]
unit.2.0.port.0.s.7.orderindex=-1
unit.2.0.port.0.s.7.visible=1
unit.2.0.port.0.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.2.0.port.0.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.8.name=TriggerPort0[8]
unit.2.0.port.0.s.8.orderindex=-1
unit.2.0.port.0.s.8.visible=1
unit.2.0.port.0.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.2.0.port.0.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.2.0.port.0.s.9.name=TriggerPort0[9]
unit.2.0.port.0.s.9.orderindex=-1
unit.2.0.port.0.s.9.visible=1
unit.2.0.portcount=1
unit.2.0.samplesPerTrigger=1
unit.2.0.triggerCapture=1
unit.2.0.triggerNSamplesTS=0
unit.2.0.triggerPosition=0
unit.2.0.triggerWindowCount=1
unit.2.0.triggerWindowDepth=2048
unit.2.0.triggerWindowTS=0
unit.2.0.username=MyILA0
unit.2.0.waveform.count=24
unit.2.0.waveform.posn.0.channel=0
unit.2.0.waveform.posn.0.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.2.0.waveform.posn.0.type=signal
unit.2.0.waveform.posn.1.channel=1
unit.2.0.waveform.posn.1.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.2.0.waveform.posn.1.type=signal
unit.2.0.waveform.posn.10.channel=10
unit.2.0.waveform.posn.10.name=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.2.0.waveform.posn.10.type=signal
unit.2.0.waveform.posn.11.channel=11
unit.2.0.waveform.posn.11.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.2.0.waveform.posn.11.type=signal
unit.2.0.waveform.posn.12.channel=12
unit.2.0.waveform.posn.12.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.2.0.waveform.posn.12.type=signal
unit.2.0.waveform.posn.13.channel=13
unit.2.0.waveform.posn.13.name=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.2.0.waveform.posn.13.type=signal
unit.2.0.waveform.posn.14.channel=14
unit.2.0.waveform.posn.14.name=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.2.0.waveform.posn.14.type=signal
unit.2.0.waveform.posn.15.channel=15
unit.2.0.waveform.posn.15.name=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.2.0.waveform.posn.15.type=signal
unit.2.0.waveform.posn.16.channel=16
unit.2.0.waveform.posn.16.name=/DDR/ddr/DDR_test/DOUT<71>
unit.2.0.waveform.posn.16.type=signal
unit.2.0.waveform.posn.17.channel=17
unit.2.0.waveform.posn.17.name=/DDR/ddr/DDR_test/DOUT<70>
unit.2.0.waveform.posn.17.type=signal
unit.2.0.waveform.posn.18.channel=18
unit.2.0.waveform.posn.18.name=/DDR/ddr/DDR_test/DOUT<69>
unit.2.0.waveform.posn.18.type=signal
unit.2.0.waveform.posn.19.channel=19
unit.2.0.waveform.posn.19.name=/DDR/ddr/DDR_test/DOUT<68>
unit.2.0.waveform.posn.19.type=signal
unit.2.0.waveform.posn.2.channel=2
unit.2.0.waveform.posn.2.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.2.0.waveform.posn.2.type=signal
unit.2.0.waveform.posn.20.channel=20
unit.2.0.waveform.posn.20.name=/DDR/ddr/DDR_test/DOUT<67>
unit.2.0.waveform.posn.20.type=signal
unit.2.0.waveform.posn.21.channel=21
unit.2.0.waveform.posn.21.name=/DDR/ddr/DDR_test/DOUT<66>
unit.2.0.waveform.posn.21.type=signal
unit.2.0.waveform.posn.22.channel=22
unit.2.0.waveform.posn.22.name=/DDR/ddr/DDR_test/DOUT<65>
unit.2.0.waveform.posn.22.type=signal
unit.2.0.waveform.posn.23.channel=23
unit.2.0.waveform.posn.23.name=/DDR/ddr/DDR_test/DOUT<64>
unit.2.0.waveform.posn.23.type=signal
unit.2.0.waveform.posn.3.channel=3
unit.2.0.waveform.posn.3.name=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.2.0.waveform.posn.3.type=signal
unit.2.0.waveform.posn.4.channel=4
unit.2.0.waveform.posn.4.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.2.0.waveform.posn.4.type=signal
unit.2.0.waveform.posn.5.channel=5
unit.2.0.waveform.posn.5.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.2.0.waveform.posn.5.type=signal
unit.2.0.waveform.posn.6.channel=6
unit.2.0.waveform.posn.6.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.2.0.waveform.posn.6.type=signal
unit.2.0.waveform.posn.7.channel=7
unit.2.0.waveform.posn.7.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.2.0.waveform.posn.7.type=signal
unit.2.0.waveform.posn.8.channel=8
unit.2.0.waveform.posn.8.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.2.0.waveform.posn.8.type=signal
unit.2.0.waveform.posn.9.channel=9
unit.2.0.waveform.posn.9.name=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.2.0.waveform.posn.9.type=signal
unit.5.-1.username=
unit.5.0.0.HEIGHT0=0.15270936
unit.5.0.0.TriggerRow0=0
unit.5.0.0.TriggerRow1=0
unit.5.0.0.TriggerRow2=1
unit.5.0.0.WIDTH0=1.0
unit.5.0.0.X0=0.0
unit.5.0.0.Y0=0.0
unit.5.0.1.HEIGHT1=0.7573892
unit.5.0.1.WIDTH1=1.0
unit.5.0.1.X1=0.0
unit.5.0.1.Y1=0.20197044
unit.5.0.MFBitsA0=XXXXXXXXXXXXXXX1XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.5.0.MFBitsA1=XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.5.0.MFBitsB0=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.5.0.MFBitsB1=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.5.0.MFCompareA0=0
unit.5.0.MFCompareA1=0
unit.5.0.MFCompareB0=999
unit.5.0.MFCompareB1=999
unit.5.0.MFCount=1
unit.5.0.MFDisplay0=0
unit.5.0.MFDisplay1=0
unit.5.0.MFEventType0=3
unit.5.0.MFEventType1=3
unit.5.0.SQCondition=All Data
unit.5.0.SQContiguous0=0
unit.5.0.SequencerOn=0
unit.5.0.TCActive=0
unit.5.0.TCAdvanced0=0
unit.5.0.TCCondition0_0=M0
unit.5.0.TCCondition0_1=
unit.5.0.TCConditionType0=0
unit.5.0.TCCount=1
unit.5.0.TCEventCount0=1
unit.5.0.TCEventType0=3
unit.5.0.TCName0=TriggerCondition0
unit.5.0.TCOutputEnable0=0
unit.5.0.TCOutputHigh0=1
unit.5.0.TCOutputMode0=0
unit.5.0.coretype=ILA
unit.5.0.eventCount0=1
unit.5.0.eventCount1=1
unit.5.0.port.-1.buscount=0
unit.5.0.port.-1.channelcount=188
unit.5.0.port.-1.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.5.0.port.-1.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.0.name=DataPort[0]
unit.5.0.port.-1.s.0.orderindex=-1
unit.5.0.port.-1.s.0.visible=1
unit.5.0.port.-1.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.5.0.port.-1.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.1.name=DataPort[1]
unit.5.0.port.-1.s.1.orderindex=-1
unit.5.0.port.-1.s.1.visible=1
unit.5.0.port.-1.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.5.0.port.-1.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.10.name=DataPort[10]
unit.5.0.port.-1.s.10.orderindex=-1
unit.5.0.port.-1.s.10.visible=1
unit.5.0.port.-1.s.100.alias=/DDR/ddr/DDR_test/DIN<59>
unit.5.0.port.-1.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.100.name=DataPort[100]
unit.5.0.port.-1.s.100.orderindex=-1
unit.5.0.port.-1.s.100.visible=1
unit.5.0.port.-1.s.101.alias=/DDR/ddr/DDR_test/DIN<58>
unit.5.0.port.-1.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.101.name=DataPort[101]
unit.5.0.port.-1.s.101.orderindex=-1
unit.5.0.port.-1.s.101.visible=1
unit.5.0.port.-1.s.102.alias=/DDR/ddr/DDR_test/DIN<57>
unit.5.0.port.-1.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.102.name=DataPort[102]
unit.5.0.port.-1.s.102.orderindex=-1
unit.5.0.port.-1.s.102.visible=1
unit.5.0.port.-1.s.103.alias=/DDR/ddr/DDR_test/DIN<56>
unit.5.0.port.-1.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.103.name=DataPort[103]
unit.5.0.port.-1.s.103.orderindex=-1
unit.5.0.port.-1.s.103.visible=1
unit.5.0.port.-1.s.104.alias=/DDR/ddr/DDR_test/DIN<55>
unit.5.0.port.-1.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.104.name=DataPort[104]
unit.5.0.port.-1.s.104.orderindex=-1
unit.5.0.port.-1.s.104.visible=1
unit.5.0.port.-1.s.105.alias=/DDR/ddr/DDR_test/DIN<54>
unit.5.0.port.-1.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.105.name=DataPort[105]
unit.5.0.port.-1.s.105.orderindex=-1
unit.5.0.port.-1.s.105.visible=1
unit.5.0.port.-1.s.106.alias=/DDR/ddr/DDR_test/DIN<53>
unit.5.0.port.-1.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.106.name=DataPort[106]
unit.5.0.port.-1.s.106.orderindex=-1
unit.5.0.port.-1.s.106.visible=1
unit.5.0.port.-1.s.107.alias=/DDR/ddr/DDR_test/DIN<52>
unit.5.0.port.-1.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.107.name=DataPort[107]
unit.5.0.port.-1.s.107.orderindex=-1
unit.5.0.port.-1.s.107.visible=1
unit.5.0.port.-1.s.108.alias=/DDR/ddr/DDR_test/DIN<51>
unit.5.0.port.-1.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.108.name=DataPort[108]
unit.5.0.port.-1.s.108.orderindex=-1
unit.5.0.port.-1.s.108.visible=1
unit.5.0.port.-1.s.109.alias=/DDR/ddr/DDR_test/DIN<50>
unit.5.0.port.-1.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.109.name=DataPort[109]
unit.5.0.port.-1.s.109.orderindex=-1
unit.5.0.port.-1.s.109.visible=1
unit.5.0.port.-1.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.5.0.port.-1.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.11.name=DataPort[11]
unit.5.0.port.-1.s.11.orderindex=-1
unit.5.0.port.-1.s.11.visible=1
unit.5.0.port.-1.s.110.alias=/DDR/ddr/DDR_test/DIN<49>
unit.5.0.port.-1.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.110.name=DataPort[110]
unit.5.0.port.-1.s.110.orderindex=-1
unit.5.0.port.-1.s.110.visible=1
unit.5.0.port.-1.s.111.alias=/DDR/ddr/DDR_test/DIN<48>
unit.5.0.port.-1.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.111.name=DataPort[111]
unit.5.0.port.-1.s.111.orderindex=-1
unit.5.0.port.-1.s.111.visible=1
unit.5.0.port.-1.s.112.alias=/DDR/ddr/DDR_test/DIN<47>
unit.5.0.port.-1.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.112.name=DataPort[112]
unit.5.0.port.-1.s.112.orderindex=-1
unit.5.0.port.-1.s.112.visible=1
unit.5.0.port.-1.s.113.alias=/DDR/ddr/DDR_test/DIN<46>
unit.5.0.port.-1.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.113.name=DataPort[113]
unit.5.0.port.-1.s.113.orderindex=-1
unit.5.0.port.-1.s.113.visible=1
unit.5.0.port.-1.s.114.alias=/DDR/ddr/DDR_test/DIN<45>
unit.5.0.port.-1.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.114.name=DataPort[114]
unit.5.0.port.-1.s.114.orderindex=-1
unit.5.0.port.-1.s.114.visible=1
unit.5.0.port.-1.s.115.alias=/DDR/ddr/DDR_test/DIN<44>
unit.5.0.port.-1.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.115.name=DataPort[115]
unit.5.0.port.-1.s.115.orderindex=-1
unit.5.0.port.-1.s.115.visible=1
unit.5.0.port.-1.s.116.alias=/DDR/ddr/DDR_test/DIN<43>
unit.5.0.port.-1.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.116.name=DataPort[116]
unit.5.0.port.-1.s.116.orderindex=-1
unit.5.0.port.-1.s.116.visible=1
unit.5.0.port.-1.s.117.alias=/DDR/ddr/DDR_test/DIN<42>
unit.5.0.port.-1.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.117.name=DataPort[117]
unit.5.0.port.-1.s.117.orderindex=-1
unit.5.0.port.-1.s.117.visible=1
unit.5.0.port.-1.s.118.alias=/DDR/ddr/DDR_test/DIN<41>
unit.5.0.port.-1.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.118.name=DataPort[118]
unit.5.0.port.-1.s.118.orderindex=-1
unit.5.0.port.-1.s.118.visible=1
unit.5.0.port.-1.s.119.alias=/DDR/ddr/DDR_test/DIN<40>
unit.5.0.port.-1.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.119.name=DataPort[119]
unit.5.0.port.-1.s.119.orderindex=-1
unit.5.0.port.-1.s.119.visible=1
unit.5.0.port.-1.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.5.0.port.-1.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.12.name=DataPort[12]
unit.5.0.port.-1.s.12.orderindex=-1
unit.5.0.port.-1.s.12.visible=1
unit.5.0.port.-1.s.120.alias=/DDR/ddr/DDR_test/DIN<39>
unit.5.0.port.-1.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.120.name=DataPort[120]
unit.5.0.port.-1.s.120.orderindex=-1
unit.5.0.port.-1.s.120.visible=1
unit.5.0.port.-1.s.121.alias=/DDR/ddr/DDR_test/DIN<38>
unit.5.0.port.-1.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.121.name=DataPort[121]
unit.5.0.port.-1.s.121.orderindex=-1
unit.5.0.port.-1.s.121.visible=1
unit.5.0.port.-1.s.122.alias=/DDR/ddr/DDR_test/DIN<37>
unit.5.0.port.-1.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.122.name=DataPort[122]
unit.5.0.port.-1.s.122.orderindex=-1
unit.5.0.port.-1.s.122.visible=1
unit.5.0.port.-1.s.123.alias=/DDR/ddr/DDR_test/DIN<36>
unit.5.0.port.-1.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.123.name=DataPort[123]
unit.5.0.port.-1.s.123.orderindex=-1
unit.5.0.port.-1.s.123.visible=1
unit.5.0.port.-1.s.124.alias=/DDR/ddr/DDR_test/DIN<35>
unit.5.0.port.-1.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.124.name=DataPort[124]
unit.5.0.port.-1.s.124.orderindex=-1
unit.5.0.port.-1.s.124.visible=1
unit.5.0.port.-1.s.125.alias=/DDR/ddr/DDR_test/DIN<34>
unit.5.0.port.-1.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.125.name=DataPort[125]
unit.5.0.port.-1.s.125.orderindex=-1
unit.5.0.port.-1.s.125.visible=1
unit.5.0.port.-1.s.126.alias=/DDR/ddr/DDR_test/DIN<33>
unit.5.0.port.-1.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.126.name=DataPort[126]
unit.5.0.port.-1.s.126.orderindex=-1
unit.5.0.port.-1.s.126.visible=1
unit.5.0.port.-1.s.127.alias=/DDR/ddr/DDR_test/DIN<32>
unit.5.0.port.-1.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.127.name=DataPort[127]
unit.5.0.port.-1.s.127.orderindex=-1
unit.5.0.port.-1.s.127.visible=1
unit.5.0.port.-1.s.128.alias=/DDR/ddr/DDR_test/DIN<31>
unit.5.0.port.-1.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.128.name=DataPort[128]
unit.5.0.port.-1.s.128.orderindex=-1
unit.5.0.port.-1.s.128.visible=1
unit.5.0.port.-1.s.129.alias=/DDR/ddr/DDR_test/DIN<30>
unit.5.0.port.-1.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.129.name=DataPort[129]
unit.5.0.port.-1.s.129.orderindex=-1
unit.5.0.port.-1.s.129.visible=1
unit.5.0.port.-1.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.5.0.port.-1.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.13.name=DataPort[13]
unit.5.0.port.-1.s.13.orderindex=-1
unit.5.0.port.-1.s.13.visible=1
unit.5.0.port.-1.s.130.alias=/DDR/ddr/DDR_test/DIN<29>
unit.5.0.port.-1.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.130.name=DataPort[130]
unit.5.0.port.-1.s.130.orderindex=-1
unit.5.0.port.-1.s.130.visible=1
unit.5.0.port.-1.s.131.alias=/DDR/ddr/DDR_test/DIN<28>
unit.5.0.port.-1.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.131.name=DataPort[131]
unit.5.0.port.-1.s.131.orderindex=-1
unit.5.0.port.-1.s.131.visible=1
unit.5.0.port.-1.s.132.alias=/DDR/ddr/DDR_test/DIN<27>
unit.5.0.port.-1.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.132.name=DataPort[132]
unit.5.0.port.-1.s.132.orderindex=-1
unit.5.0.port.-1.s.132.visible=1
unit.5.0.port.-1.s.133.alias=/DDR/ddr/DDR_test/DIN<26>
unit.5.0.port.-1.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.133.name=DataPort[133]
unit.5.0.port.-1.s.133.orderindex=-1
unit.5.0.port.-1.s.133.visible=1
unit.5.0.port.-1.s.134.alias=/DDR/ddr/DDR_test/DIN<25>
unit.5.0.port.-1.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.134.name=DataPort[134]
unit.5.0.port.-1.s.134.orderindex=-1
unit.5.0.port.-1.s.134.visible=1
unit.5.0.port.-1.s.135.alias=/DDR/ddr/DDR_test/DIN<24>
unit.5.0.port.-1.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.135.name=DataPort[135]
unit.5.0.port.-1.s.135.orderindex=-1
unit.5.0.port.-1.s.135.visible=1
unit.5.0.port.-1.s.136.alias=/DDR/ddr/DDR_test/DIN<23>
unit.5.0.port.-1.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.136.name=DataPort[136]
unit.5.0.port.-1.s.136.orderindex=-1
unit.5.0.port.-1.s.136.visible=1
unit.5.0.port.-1.s.137.alias=/DDR/ddr/DDR_test/DIN<22>
unit.5.0.port.-1.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.137.name=DataPort[137]
unit.5.0.port.-1.s.137.orderindex=-1
unit.5.0.port.-1.s.137.visible=1
unit.5.0.port.-1.s.138.alias=/DDR/ddr/DDR_test/DIN<21>
unit.5.0.port.-1.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.138.name=DataPort[138]
unit.5.0.port.-1.s.138.orderindex=-1
unit.5.0.port.-1.s.138.visible=1
unit.5.0.port.-1.s.139.alias=/DDR/ddr/DDR_test/DIN<20>
unit.5.0.port.-1.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.139.name=DataPort[139]
unit.5.0.port.-1.s.139.orderindex=-1
unit.5.0.port.-1.s.139.visible=1
unit.5.0.port.-1.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.5.0.port.-1.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.14.name=DataPort[14]
unit.5.0.port.-1.s.14.orderindex=-1
unit.5.0.port.-1.s.14.visible=1
unit.5.0.port.-1.s.140.alias=/DDR/ddr/DDR_test/DIN<19>
unit.5.0.port.-1.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.140.name=DataPort[140]
unit.5.0.port.-1.s.140.orderindex=-1
unit.5.0.port.-1.s.140.visible=1
unit.5.0.port.-1.s.141.alias=/DDR/ddr/DDR_test/DIN<18>
unit.5.0.port.-1.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.141.name=DataPort[141]
unit.5.0.port.-1.s.141.orderindex=-1
unit.5.0.port.-1.s.141.visible=1
unit.5.0.port.-1.s.142.alias=/DDR/ddr/DDR_test/DIN<17>
unit.5.0.port.-1.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.142.name=DataPort[142]
unit.5.0.port.-1.s.142.orderindex=-1
unit.5.0.port.-1.s.142.visible=1
unit.5.0.port.-1.s.143.alias=/DDR/ddr/DDR_test/DIN<16>
unit.5.0.port.-1.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.143.name=DataPort[143]
unit.5.0.port.-1.s.143.orderindex=-1
unit.5.0.port.-1.s.143.visible=1
unit.5.0.port.-1.s.144.alias=/DDR/ddr/DDR_test/DIN<15>
unit.5.0.port.-1.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.144.name=DataPort[144]
unit.5.0.port.-1.s.144.orderindex=-1
unit.5.0.port.-1.s.144.visible=1
unit.5.0.port.-1.s.145.alias=/DDR/ddr/DDR_test/DIN<14>
unit.5.0.port.-1.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.145.name=DataPort[145]
unit.5.0.port.-1.s.145.orderindex=-1
unit.5.0.port.-1.s.145.visible=1
unit.5.0.port.-1.s.146.alias=/DDR/ddr/DDR_test/DIN<13>
unit.5.0.port.-1.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.146.name=DataPort[146]
unit.5.0.port.-1.s.146.orderindex=-1
unit.5.0.port.-1.s.146.visible=1
unit.5.0.port.-1.s.147.alias=/DDR/ddr/DDR_test/DIN<12>
unit.5.0.port.-1.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.147.name=DataPort[147]
unit.5.0.port.-1.s.147.orderindex=-1
unit.5.0.port.-1.s.147.visible=1
unit.5.0.port.-1.s.148.alias=/DDR/ddr/DDR_test/DIN<11>
unit.5.0.port.-1.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.148.name=DataPort[148]
unit.5.0.port.-1.s.148.orderindex=-1
unit.5.0.port.-1.s.148.visible=1
unit.5.0.port.-1.s.149.alias=/DDR/ddr/DDR_test/DIN<10>
unit.5.0.port.-1.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.149.name=DataPort[149]
unit.5.0.port.-1.s.149.orderindex=-1
unit.5.0.port.-1.s.149.visible=1
unit.5.0.port.-1.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.5.0.port.-1.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.15.name=DataPort[15]
unit.5.0.port.-1.s.15.orderindex=-1
unit.5.0.port.-1.s.15.visible=1
unit.5.0.port.-1.s.150.alias=/DDR/ddr/DDR_test/DIN<9>
unit.5.0.port.-1.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.150.name=DataPort[150]
unit.5.0.port.-1.s.150.orderindex=-1
unit.5.0.port.-1.s.150.visible=1
unit.5.0.port.-1.s.151.alias=/DDR/ddr/DDR_test/DIN<8>
unit.5.0.port.-1.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.151.name=DataPort[151]
unit.5.0.port.-1.s.151.orderindex=-1
unit.5.0.port.-1.s.151.visible=1
unit.5.0.port.-1.s.152.alias=/DDR/ddr/DDR_test/DIN<7>
unit.5.0.port.-1.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.152.name=DataPort[152]
unit.5.0.port.-1.s.152.orderindex=-1
unit.5.0.port.-1.s.152.visible=1
unit.5.0.port.-1.s.153.alias=/DDR/ddr/DDR_test/DIN<6>
unit.5.0.port.-1.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.153.name=DataPort[153]
unit.5.0.port.-1.s.153.orderindex=-1
unit.5.0.port.-1.s.153.visible=1
unit.5.0.port.-1.s.154.alias=/DDR/ddr/DDR_test/DIN<5>
unit.5.0.port.-1.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.154.name=DataPort[154]
unit.5.0.port.-1.s.154.orderindex=-1
unit.5.0.port.-1.s.154.visible=1
unit.5.0.port.-1.s.155.alias=/DDR/ddr/DDR_test/DIN<4>
unit.5.0.port.-1.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.155.name=DataPort[155]
unit.5.0.port.-1.s.155.orderindex=-1
unit.5.0.port.-1.s.155.visible=1
unit.5.0.port.-1.s.156.alias=/DDR/ddr/DDR_test/DIN<3>
unit.5.0.port.-1.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.156.name=DataPort[156]
unit.5.0.port.-1.s.156.orderindex=-1
unit.5.0.port.-1.s.156.visible=1
unit.5.0.port.-1.s.157.alias=/DDR/ddr/DDR_test/DIN<2>
unit.5.0.port.-1.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.157.name=DataPort[157]
unit.5.0.port.-1.s.157.orderindex=-1
unit.5.0.port.-1.s.157.visible=1
unit.5.0.port.-1.s.158.alias=/DDR/ddr/DDR_test/DIN<1>
unit.5.0.port.-1.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.158.name=DataPort[158]
unit.5.0.port.-1.s.158.orderindex=-1
unit.5.0.port.-1.s.158.visible=1
unit.5.0.port.-1.s.159.alias=/DDR/ddr/DDR_test/DIN<0>
unit.5.0.port.-1.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.159.name=DataPort[159]
unit.5.0.port.-1.s.159.orderindex=-1
unit.5.0.port.-1.s.159.visible=1
unit.5.0.port.-1.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.5.0.port.-1.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.16.name=DataPort[16]
unit.5.0.port.-1.s.16.orderindex=-1
unit.5.0.port.-1.s.16.visible=1
unit.5.0.port.-1.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.5.0.port.-1.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.160.name=DataPort[160]
unit.5.0.port.-1.s.160.orderindex=-1
unit.5.0.port.-1.s.160.visible=1
unit.5.0.port.-1.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.5.0.port.-1.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.161.name=DataPort[161]
unit.5.0.port.-1.s.161.orderindex=-1
unit.5.0.port.-1.s.161.visible=1
unit.5.0.port.-1.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.5.0.port.-1.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.162.name=DataPort[162]
unit.5.0.port.-1.s.162.orderindex=-1
unit.5.0.port.-1.s.162.visible=1
unit.5.0.port.-1.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.5.0.port.-1.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.163.name=DataPort[163]
unit.5.0.port.-1.s.163.orderindex=-1
unit.5.0.port.-1.s.163.visible=1
unit.5.0.port.-1.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.5.0.port.-1.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.164.name=DataPort[164]
unit.5.0.port.-1.s.164.orderindex=-1
unit.5.0.port.-1.s.164.visible=1
unit.5.0.port.-1.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.5.0.port.-1.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.165.name=DataPort[165]
unit.5.0.port.-1.s.165.orderindex=-1
unit.5.0.port.-1.s.165.visible=1
unit.5.0.port.-1.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.5.0.port.-1.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.166.name=DataPort[166]
unit.5.0.port.-1.s.166.orderindex=-1
unit.5.0.port.-1.s.166.visible=1
unit.5.0.port.-1.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.5.0.port.-1.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.167.name=DataPort[167]
unit.5.0.port.-1.s.167.orderindex=-1
unit.5.0.port.-1.s.167.visible=1
unit.5.0.port.-1.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.5.0.port.-1.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.168.name=DataPort[168]
unit.5.0.port.-1.s.168.orderindex=-1
unit.5.0.port.-1.s.168.visible=1
unit.5.0.port.-1.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.5.0.port.-1.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.169.name=DataPort[169]
unit.5.0.port.-1.s.169.orderindex=-1
unit.5.0.port.-1.s.169.visible=1
unit.5.0.port.-1.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.5.0.port.-1.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.17.name=DataPort[17]
unit.5.0.port.-1.s.17.orderindex=-1
unit.5.0.port.-1.s.17.visible=1
unit.5.0.port.-1.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.5.0.port.-1.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.170.name=DataPort[170]
unit.5.0.port.-1.s.170.orderindex=-1
unit.5.0.port.-1.s.170.visible=1
unit.5.0.port.-1.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.5.0.port.-1.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.171.name=DataPort[171]
unit.5.0.port.-1.s.171.orderindex=-1
unit.5.0.port.-1.s.171.visible=1
unit.5.0.port.-1.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.5.0.port.-1.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.172.name=DataPort[172]
unit.5.0.port.-1.s.172.orderindex=-1
unit.5.0.port.-1.s.172.visible=1
unit.5.0.port.-1.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.5.0.port.-1.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.173.name=DataPort[173]
unit.5.0.port.-1.s.173.orderindex=-1
unit.5.0.port.-1.s.173.visible=1
unit.5.0.port.-1.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.5.0.port.-1.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.174.name=DataPort[174]
unit.5.0.port.-1.s.174.orderindex=-1
unit.5.0.port.-1.s.174.visible=1
unit.5.0.port.-1.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.5.0.port.-1.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.175.name=DataPort[175]
unit.5.0.port.-1.s.175.orderindex=-1
unit.5.0.port.-1.s.175.visible=1
unit.5.0.port.-1.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.5.0.port.-1.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.176.name=DataPort[176]
unit.5.0.port.-1.s.176.orderindex=-1
unit.5.0.port.-1.s.176.visible=1
unit.5.0.port.-1.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.5.0.port.-1.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.177.name=DataPort[177]
unit.5.0.port.-1.s.177.orderindex=-1
unit.5.0.port.-1.s.177.visible=1
unit.5.0.port.-1.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.5.0.port.-1.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.178.name=DataPort[178]
unit.5.0.port.-1.s.178.orderindex=-1
unit.5.0.port.-1.s.178.visible=1
unit.5.0.port.-1.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.5.0.port.-1.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.179.name=DataPort[179]
unit.5.0.port.-1.s.179.orderindex=-1
unit.5.0.port.-1.s.179.visible=1
unit.5.0.port.-1.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.5.0.port.-1.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.18.name=DataPort[18]
unit.5.0.port.-1.s.18.orderindex=-1
unit.5.0.port.-1.s.18.visible=1
unit.5.0.port.-1.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.5.0.port.-1.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.180.name=DataPort[180]
unit.5.0.port.-1.s.180.orderindex=-1
unit.5.0.port.-1.s.180.visible=1
unit.5.0.port.-1.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.5.0.port.-1.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.181.name=DataPort[181]
unit.5.0.port.-1.s.181.orderindex=-1
unit.5.0.port.-1.s.181.visible=1
unit.5.0.port.-1.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.5.0.port.-1.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.182.name=DataPort[182]
unit.5.0.port.-1.s.182.orderindex=-1
unit.5.0.port.-1.s.182.visible=1
unit.5.0.port.-1.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.5.0.port.-1.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.183.name=DataPort[183]
unit.5.0.port.-1.s.183.orderindex=-1
unit.5.0.port.-1.s.183.visible=1
unit.5.0.port.-1.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.5.0.port.-1.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.184.name=DataPort[184]
unit.5.0.port.-1.s.184.orderindex=-1
unit.5.0.port.-1.s.184.visible=1
unit.5.0.port.-1.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.5.0.port.-1.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.185.name=DataPort[185]
unit.5.0.port.-1.s.185.orderindex=-1
unit.5.0.port.-1.s.185.visible=1
unit.5.0.port.-1.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.5.0.port.-1.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.186.name=DataPort[186]
unit.5.0.port.-1.s.186.orderindex=-1
unit.5.0.port.-1.s.186.visible=1
unit.5.0.port.-1.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.5.0.port.-1.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.187.name=DataPort[187]
unit.5.0.port.-1.s.187.orderindex=-1
unit.5.0.port.-1.s.187.visible=1
unit.5.0.port.-1.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.5.0.port.-1.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.19.name=DataPort[19]
unit.5.0.port.-1.s.19.orderindex=-1
unit.5.0.port.-1.s.19.visible=1
unit.5.0.port.-1.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.5.0.port.-1.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.2.name=DataPort[2]
unit.5.0.port.-1.s.2.orderindex=-1
unit.5.0.port.-1.s.2.visible=1
unit.5.0.port.-1.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.5.0.port.-1.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.20.name=DataPort[20]
unit.5.0.port.-1.s.20.orderindex=-1
unit.5.0.port.-1.s.20.visible=1
unit.5.0.port.-1.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.5.0.port.-1.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.21.name=DataPort[21]
unit.5.0.port.-1.s.21.orderindex=-1
unit.5.0.port.-1.s.21.visible=1
unit.5.0.port.-1.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.5.0.port.-1.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.22.name=DataPort[22]
unit.5.0.port.-1.s.22.orderindex=-1
unit.5.0.port.-1.s.22.visible=1
unit.5.0.port.-1.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.5.0.port.-1.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.23.name=DataPort[23]
unit.5.0.port.-1.s.23.orderindex=-1
unit.5.0.port.-1.s.23.visible=1
unit.5.0.port.-1.s.24.alias=/DDR/ddr/DDR_test/DOUT<63>
unit.5.0.port.-1.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.24.name=DataPort[24]
unit.5.0.port.-1.s.24.orderindex=-1
unit.5.0.port.-1.s.24.visible=1
unit.5.0.port.-1.s.25.alias=/DDR/ddr/DDR_test/DOUT<62>
unit.5.0.port.-1.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.25.name=DataPort[25]
unit.5.0.port.-1.s.25.orderindex=-1
unit.5.0.port.-1.s.25.visible=1
unit.5.0.port.-1.s.26.alias=/DDR/ddr/DDR_test/DOUT<61>
unit.5.0.port.-1.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.26.name=DataPort[26]
unit.5.0.port.-1.s.26.orderindex=-1
unit.5.0.port.-1.s.26.visible=1
unit.5.0.port.-1.s.27.alias=/DDR/ddr/DDR_test/DOUT<60>
unit.5.0.port.-1.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.27.name=DataPort[27]
unit.5.0.port.-1.s.27.orderindex=-1
unit.5.0.port.-1.s.27.visible=1
unit.5.0.port.-1.s.28.alias=/DDR/ddr/DDR_test/DOUT<59>
unit.5.0.port.-1.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.28.name=DataPort[28]
unit.5.0.port.-1.s.28.orderindex=-1
unit.5.0.port.-1.s.28.visible=1
unit.5.0.port.-1.s.29.alias=/DDR/ddr/DDR_test/DOUT<58>
unit.5.0.port.-1.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.29.name=DataPort[29]
unit.5.0.port.-1.s.29.orderindex=-1
unit.5.0.port.-1.s.29.visible=1
unit.5.0.port.-1.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.5.0.port.-1.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.3.name=DataPort[3]
unit.5.0.port.-1.s.3.orderindex=-1
unit.5.0.port.-1.s.3.visible=1
unit.5.0.port.-1.s.30.alias=/DDR/ddr/DDR_test/DOUT<57>
unit.5.0.port.-1.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.30.name=DataPort[30]
unit.5.0.port.-1.s.30.orderindex=-1
unit.5.0.port.-1.s.30.visible=1
unit.5.0.port.-1.s.31.alias=/DDR/ddr/DDR_test/DOUT<56>
unit.5.0.port.-1.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.31.name=DataPort[31]
unit.5.0.port.-1.s.31.orderindex=-1
unit.5.0.port.-1.s.31.visible=1
unit.5.0.port.-1.s.32.alias=/DDR/ddr/DDR_test/DOUT<55>
unit.5.0.port.-1.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.32.name=DataPort[32]
unit.5.0.port.-1.s.32.orderindex=-1
unit.5.0.port.-1.s.32.visible=1
unit.5.0.port.-1.s.33.alias=/DDR/ddr/DDR_test/DOUT<54>
unit.5.0.port.-1.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.33.name=DataPort[33]
unit.5.0.port.-1.s.33.orderindex=-1
unit.5.0.port.-1.s.33.visible=1
unit.5.0.port.-1.s.34.alias=/DDR/ddr/DDR_test/DOUT<53>
unit.5.0.port.-1.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.34.name=DataPort[34]
unit.5.0.port.-1.s.34.orderindex=-1
unit.5.0.port.-1.s.34.visible=1
unit.5.0.port.-1.s.35.alias=/DDR/ddr/DDR_test/DOUT<52>
unit.5.0.port.-1.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.35.name=DataPort[35]
unit.5.0.port.-1.s.35.orderindex=-1
unit.5.0.port.-1.s.35.visible=1
unit.5.0.port.-1.s.36.alias=/DDR/ddr/DDR_test/DOUT<51>
unit.5.0.port.-1.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.36.name=DataPort[36]
unit.5.0.port.-1.s.36.orderindex=-1
unit.5.0.port.-1.s.36.visible=1
unit.5.0.port.-1.s.37.alias=/DDR/ddr/DDR_test/DOUT<50>
unit.5.0.port.-1.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.37.name=DataPort[37]
unit.5.0.port.-1.s.37.orderindex=-1
unit.5.0.port.-1.s.37.visible=1
unit.5.0.port.-1.s.38.alias=/DDR/ddr/DDR_test/DOUT<49>
unit.5.0.port.-1.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.38.name=DataPort[38]
unit.5.0.port.-1.s.38.orderindex=-1
unit.5.0.port.-1.s.38.visible=1
unit.5.0.port.-1.s.39.alias=/DDR/ddr/DDR_test/DOUT<48>
unit.5.0.port.-1.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.39.name=DataPort[39]
unit.5.0.port.-1.s.39.orderindex=-1
unit.5.0.port.-1.s.39.visible=1
unit.5.0.port.-1.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.5.0.port.-1.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.4.name=DataPort[4]
unit.5.0.port.-1.s.4.orderindex=-1
unit.5.0.port.-1.s.4.visible=1
unit.5.0.port.-1.s.40.alias=/DDR/ddr/DDR_test/DOUT<47>
unit.5.0.port.-1.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.40.name=DataPort[40]
unit.5.0.port.-1.s.40.orderindex=-1
unit.5.0.port.-1.s.40.visible=1
unit.5.0.port.-1.s.41.alias=/DDR/ddr/DDR_test/DOUT<46>
unit.5.0.port.-1.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.41.name=DataPort[41]
unit.5.0.port.-1.s.41.orderindex=-1
unit.5.0.port.-1.s.41.visible=1
unit.5.0.port.-1.s.42.alias=/DDR/ddr/DDR_test/DOUT<45>
unit.5.0.port.-1.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.42.name=DataPort[42]
unit.5.0.port.-1.s.42.orderindex=-1
unit.5.0.port.-1.s.42.visible=1
unit.5.0.port.-1.s.43.alias=/DDR/ddr/DDR_test/DOUT<44>
unit.5.0.port.-1.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.43.name=DataPort[43]
unit.5.0.port.-1.s.43.orderindex=-1
unit.5.0.port.-1.s.43.visible=1
unit.5.0.port.-1.s.44.alias=/DDR/ddr/DDR_test/DOUT<43>
unit.5.0.port.-1.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.44.name=DataPort[44]
unit.5.0.port.-1.s.44.orderindex=-1
unit.5.0.port.-1.s.44.visible=1
unit.5.0.port.-1.s.45.alias=/DDR/ddr/DDR_test/DOUT<42>
unit.5.0.port.-1.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.45.name=DataPort[45]
unit.5.0.port.-1.s.45.orderindex=-1
unit.5.0.port.-1.s.45.visible=1
unit.5.0.port.-1.s.46.alias=/DDR/ddr/DDR_test/DOUT<41>
unit.5.0.port.-1.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.46.name=DataPort[46]
unit.5.0.port.-1.s.46.orderindex=-1
unit.5.0.port.-1.s.46.visible=1
unit.5.0.port.-1.s.47.alias=/DDR/ddr/DDR_test/DOUT<40>
unit.5.0.port.-1.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.47.name=DataPort[47]
unit.5.0.port.-1.s.47.orderindex=-1
unit.5.0.port.-1.s.47.visible=1
unit.5.0.port.-1.s.48.alias=/DDR/ddr/DDR_test/DOUT<39>
unit.5.0.port.-1.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.48.name=DataPort[48]
unit.5.0.port.-1.s.48.orderindex=-1
unit.5.0.port.-1.s.48.visible=1
unit.5.0.port.-1.s.49.alias=/DDR/ddr/DDR_test/DOUT<38>
unit.5.0.port.-1.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.49.name=DataPort[49]
unit.5.0.port.-1.s.49.orderindex=-1
unit.5.0.port.-1.s.49.visible=1
unit.5.0.port.-1.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.5.0.port.-1.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.5.name=DataPort[5]
unit.5.0.port.-1.s.5.orderindex=-1
unit.5.0.port.-1.s.5.visible=1
unit.5.0.port.-1.s.50.alias=/DDR/ddr/DDR_test/DOUT<37>
unit.5.0.port.-1.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.50.name=DataPort[50]
unit.5.0.port.-1.s.50.orderindex=-1
unit.5.0.port.-1.s.50.visible=1
unit.5.0.port.-1.s.51.alias=/DDR/ddr/DDR_test/DOUT<36>
unit.5.0.port.-1.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.51.name=DataPort[51]
unit.5.0.port.-1.s.51.orderindex=-1
unit.5.0.port.-1.s.51.visible=1
unit.5.0.port.-1.s.52.alias=/DDR/ddr/DDR_test/DOUT<35>
unit.5.0.port.-1.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.52.name=DataPort[52]
unit.5.0.port.-1.s.52.orderindex=-1
unit.5.0.port.-1.s.52.visible=1
unit.5.0.port.-1.s.53.alias=/DDR/ddr/DDR_test/DOUT<34>
unit.5.0.port.-1.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.53.name=DataPort[53]
unit.5.0.port.-1.s.53.orderindex=-1
unit.5.0.port.-1.s.53.visible=1
unit.5.0.port.-1.s.54.alias=/DDR/ddr/DDR_test/DOUT<33>
unit.5.0.port.-1.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.54.name=DataPort[54]
unit.5.0.port.-1.s.54.orderindex=-1
unit.5.0.port.-1.s.54.visible=1
unit.5.0.port.-1.s.55.alias=/DDR/ddr/DDR_test/DOUT<32>
unit.5.0.port.-1.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.55.name=DataPort[55]
unit.5.0.port.-1.s.55.orderindex=-1
unit.5.0.port.-1.s.55.visible=1
unit.5.0.port.-1.s.56.alias=/DDR/ddr/DDR_test/DOUT<31>
unit.5.0.port.-1.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.56.name=DataPort[56]
unit.5.0.port.-1.s.56.orderindex=-1
unit.5.0.port.-1.s.56.visible=1
unit.5.0.port.-1.s.57.alias=/DDR/ddr/DDR_test/DOUT<30>
unit.5.0.port.-1.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.57.name=DataPort[57]
unit.5.0.port.-1.s.57.orderindex=-1
unit.5.0.port.-1.s.57.visible=1
unit.5.0.port.-1.s.58.alias=/DDR/ddr/DDR_test/DOUT<29>
unit.5.0.port.-1.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.58.name=DataPort[58]
unit.5.0.port.-1.s.58.orderindex=-1
unit.5.0.port.-1.s.58.visible=1
unit.5.0.port.-1.s.59.alias=/DDR/ddr/DDR_test/DOUT<28>
unit.5.0.port.-1.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.59.name=DataPort[59]
unit.5.0.port.-1.s.59.orderindex=-1
unit.5.0.port.-1.s.59.visible=1
unit.5.0.port.-1.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.5.0.port.-1.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.6.name=DataPort[6]
unit.5.0.port.-1.s.6.orderindex=-1
unit.5.0.port.-1.s.6.visible=1
unit.5.0.port.-1.s.60.alias=/DDR/ddr/DDR_test/DOUT<27>
unit.5.0.port.-1.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.60.name=DataPort[60]
unit.5.0.port.-1.s.60.orderindex=-1
unit.5.0.port.-1.s.60.visible=1
unit.5.0.port.-1.s.61.alias=/DDR/ddr/DDR_test/DOUT<26>
unit.5.0.port.-1.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.61.name=DataPort[61]
unit.5.0.port.-1.s.61.orderindex=-1
unit.5.0.port.-1.s.61.visible=1
unit.5.0.port.-1.s.62.alias=/DDR/ddr/DDR_test/DOUT<25>
unit.5.0.port.-1.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.62.name=DataPort[62]
unit.5.0.port.-1.s.62.orderindex=-1
unit.5.0.port.-1.s.62.visible=1
unit.5.0.port.-1.s.63.alias=/DDR/ddr/DDR_test/DOUT<24>
unit.5.0.port.-1.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.63.name=DataPort[63]
unit.5.0.port.-1.s.63.orderindex=-1
unit.5.0.port.-1.s.63.visible=1
unit.5.0.port.-1.s.64.alias=/DDR/ddr/DDR_test/DOUT<23>
unit.5.0.port.-1.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.64.name=DataPort[64]
unit.5.0.port.-1.s.64.orderindex=-1
unit.5.0.port.-1.s.64.visible=1
unit.5.0.port.-1.s.65.alias=/DDR/ddr/DDR_test/DOUT<22>
unit.5.0.port.-1.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.65.name=DataPort[65]
unit.5.0.port.-1.s.65.orderindex=-1
unit.5.0.port.-1.s.65.visible=1
unit.5.0.port.-1.s.66.alias=/DDR/ddr/DDR_test/DOUT<21>
unit.5.0.port.-1.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.66.name=DataPort[66]
unit.5.0.port.-1.s.66.orderindex=-1
unit.5.0.port.-1.s.66.visible=1
unit.5.0.port.-1.s.67.alias=/DDR/ddr/DDR_test/DOUT<20>
unit.5.0.port.-1.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.67.name=DataPort[67]
unit.5.0.port.-1.s.67.orderindex=-1
unit.5.0.port.-1.s.67.visible=1
unit.5.0.port.-1.s.68.alias=/DDR/ddr/DDR_test/DOUT<19>
unit.5.0.port.-1.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.68.name=DataPort[68]
unit.5.0.port.-1.s.68.orderindex=-1
unit.5.0.port.-1.s.68.visible=1
unit.5.0.port.-1.s.69.alias=/DDR/ddr/DDR_test/DOUT<18>
unit.5.0.port.-1.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.69.name=DataPort[69]
unit.5.0.port.-1.s.69.orderindex=-1
unit.5.0.port.-1.s.69.visible=1
unit.5.0.port.-1.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.5.0.port.-1.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.7.name=DataPort[7]
unit.5.0.port.-1.s.7.orderindex=-1
unit.5.0.port.-1.s.7.visible=1
unit.5.0.port.-1.s.70.alias=/DDR/ddr/DDR_test/DOUT<17>
unit.5.0.port.-1.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.70.name=DataPort[70]
unit.5.0.port.-1.s.70.orderindex=-1
unit.5.0.port.-1.s.70.visible=1
unit.5.0.port.-1.s.71.alias=/DDR/ddr/DDR_test/DOUT<16>
unit.5.0.port.-1.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.71.name=DataPort[71]
unit.5.0.port.-1.s.71.orderindex=-1
unit.5.0.port.-1.s.71.visible=1
unit.5.0.port.-1.s.72.alias=/DDR/ddr/DDR_test/DOUT<15>
unit.5.0.port.-1.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.72.name=DataPort[72]
unit.5.0.port.-1.s.72.orderindex=-1
unit.5.0.port.-1.s.72.visible=1
unit.5.0.port.-1.s.73.alias=/DDR/ddr/DDR_test/DOUT<14>
unit.5.0.port.-1.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.73.name=DataPort[73]
unit.5.0.port.-1.s.73.orderindex=-1
unit.5.0.port.-1.s.73.visible=1
unit.5.0.port.-1.s.74.alias=/DDR/ddr/DDR_test/DOUT<13>
unit.5.0.port.-1.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.74.name=DataPort[74]
unit.5.0.port.-1.s.74.orderindex=-1
unit.5.0.port.-1.s.74.visible=1
unit.5.0.port.-1.s.75.alias=/DDR/ddr/DDR_test/DOUT<12>
unit.5.0.port.-1.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.75.name=DataPort[75]
unit.5.0.port.-1.s.75.orderindex=-1
unit.5.0.port.-1.s.75.visible=1
unit.5.0.port.-1.s.76.alias=/DDR/ddr/DDR_test/DOUT<11>
unit.5.0.port.-1.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.76.name=DataPort[76]
unit.5.0.port.-1.s.76.orderindex=-1
unit.5.0.port.-1.s.76.visible=1
unit.5.0.port.-1.s.77.alias=/DDR/ddr/DDR_test/DOUT<10>
unit.5.0.port.-1.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.77.name=DataPort[77]
unit.5.0.port.-1.s.77.orderindex=-1
unit.5.0.port.-1.s.77.visible=1
unit.5.0.port.-1.s.78.alias=/DDR/ddr/DDR_test/DOUT<9>
unit.5.0.port.-1.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.78.name=DataPort[78]
unit.5.0.port.-1.s.78.orderindex=-1
unit.5.0.port.-1.s.78.visible=1
unit.5.0.port.-1.s.79.alias=/DDR/ddr/DDR_test/DOUT<8>
unit.5.0.port.-1.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.79.name=DataPort[79]
unit.5.0.port.-1.s.79.orderindex=-1
unit.5.0.port.-1.s.79.visible=1
unit.5.0.port.-1.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.5.0.port.-1.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.8.name=DataPort[8]
unit.5.0.port.-1.s.8.orderindex=-1
unit.5.0.port.-1.s.8.visible=1
unit.5.0.port.-1.s.80.alias=/DDR/ddr/DDR_test/DOUT<7>
unit.5.0.port.-1.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.80.name=DataPort[80]
unit.5.0.port.-1.s.80.orderindex=-1
unit.5.0.port.-1.s.80.visible=1
unit.5.0.port.-1.s.81.alias=/DDR/ddr/DDR_test/DOUT<6>
unit.5.0.port.-1.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.81.name=DataPort[81]
unit.5.0.port.-1.s.81.orderindex=-1
unit.5.0.port.-1.s.81.visible=1
unit.5.0.port.-1.s.82.alias=/DDR/ddr/DDR_test/DOUT<5>
unit.5.0.port.-1.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.82.name=DataPort[82]
unit.5.0.port.-1.s.82.orderindex=-1
unit.5.0.port.-1.s.82.visible=1
unit.5.0.port.-1.s.83.alias=/DDR/ddr/DDR_test/DOUT<4>
unit.5.0.port.-1.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.83.name=DataPort[83]
unit.5.0.port.-1.s.83.orderindex=-1
unit.5.0.port.-1.s.83.visible=1
unit.5.0.port.-1.s.84.alias=/DDR/ddr/DDR_test/DOUT<3>
unit.5.0.port.-1.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.84.name=DataPort[84]
unit.5.0.port.-1.s.84.orderindex=-1
unit.5.0.port.-1.s.84.visible=1
unit.5.0.port.-1.s.85.alias=/DDR/ddr/DDR_test/DOUT<2>
unit.5.0.port.-1.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.85.name=DataPort[85]
unit.5.0.port.-1.s.85.orderindex=-1
unit.5.0.port.-1.s.85.visible=1
unit.5.0.port.-1.s.86.alias=/DDR/ddr/DDR_test/DOUT<1>
unit.5.0.port.-1.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.86.name=DataPort[86]
unit.5.0.port.-1.s.86.orderindex=-1
unit.5.0.port.-1.s.86.visible=1
unit.5.0.port.-1.s.87.alias=/DDR/ddr/DDR_test/DOUT<0>
unit.5.0.port.-1.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.87.name=DataPort[87]
unit.5.0.port.-1.s.87.orderindex=-1
unit.5.0.port.-1.s.87.visible=1
unit.5.0.port.-1.s.88.alias=/DDR/ddr/DDR_test/DIN<71>
unit.5.0.port.-1.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.88.name=DataPort[88]
unit.5.0.port.-1.s.88.orderindex=-1
unit.5.0.port.-1.s.88.visible=1
unit.5.0.port.-1.s.89.alias=/DDR/ddr/DDR_test/DIN<70>
unit.5.0.port.-1.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.89.name=DataPort[89]
unit.5.0.port.-1.s.89.orderindex=-1
unit.5.0.port.-1.s.89.visible=1
unit.5.0.port.-1.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.5.0.port.-1.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.9.name=DataPort[9]
unit.5.0.port.-1.s.9.orderindex=-1
unit.5.0.port.-1.s.9.visible=1
unit.5.0.port.-1.s.90.alias=/DDR/ddr/DDR_test/DIN<69>
unit.5.0.port.-1.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.90.name=DataPort[90]
unit.5.0.port.-1.s.90.orderindex=-1
unit.5.0.port.-1.s.90.visible=1
unit.5.0.port.-1.s.91.alias=/DDR/ddr/DDR_test/DIN<68>
unit.5.0.port.-1.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.91.name=DataPort[91]
unit.5.0.port.-1.s.91.orderindex=-1
unit.5.0.port.-1.s.91.visible=1
unit.5.0.port.-1.s.92.alias=/DDR/ddr/DDR_test/DIN<67>
unit.5.0.port.-1.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.92.name=DataPort[92]
unit.5.0.port.-1.s.92.orderindex=-1
unit.5.0.port.-1.s.92.visible=1
unit.5.0.port.-1.s.93.alias=/DDR/ddr/DDR_test/DIN<66>
unit.5.0.port.-1.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.93.name=DataPort[93]
unit.5.0.port.-1.s.93.orderindex=-1
unit.5.0.port.-1.s.93.visible=1
unit.5.0.port.-1.s.94.alias=/DDR/ddr/DDR_test/DIN<65>
unit.5.0.port.-1.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.94.name=DataPort[94]
unit.5.0.port.-1.s.94.orderindex=-1
unit.5.0.port.-1.s.94.visible=1
unit.5.0.port.-1.s.95.alias=/DDR/ddr/DDR_test/DIN<64>
unit.5.0.port.-1.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.95.name=DataPort[95]
unit.5.0.port.-1.s.95.orderindex=-1
unit.5.0.port.-1.s.95.visible=1
unit.5.0.port.-1.s.96.alias=/DDR/ddr/DDR_test/DIN<63>
unit.5.0.port.-1.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.96.name=DataPort[96]
unit.5.0.port.-1.s.96.orderindex=-1
unit.5.0.port.-1.s.96.visible=1
unit.5.0.port.-1.s.97.alias=/DDR/ddr/DDR_test/DIN<62>
unit.5.0.port.-1.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.97.name=DataPort[97]
unit.5.0.port.-1.s.97.orderindex=-1
unit.5.0.port.-1.s.97.visible=1
unit.5.0.port.-1.s.98.alias=/DDR/ddr/DDR_test/DIN<61>
unit.5.0.port.-1.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.98.name=DataPort[98]
unit.5.0.port.-1.s.98.orderindex=-1
unit.5.0.port.-1.s.98.visible=1
unit.5.0.port.-1.s.99.alias=/DDR/ddr/DDR_test/DIN<60>
unit.5.0.port.-1.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.-1.s.99.name=DataPort[99]
unit.5.0.port.-1.s.99.orderindex=-1
unit.5.0.port.-1.s.99.visible=1
unit.5.0.port.0.b.0.alias=
unit.5.0.port.0.b.0.channellist=0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187
unit.5.0.port.0.b.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.b.0.name=TriggerPort0
unit.5.0.port.0.b.0.orderindex=-1
unit.5.0.port.0.b.0.radix=Hex
unit.5.0.port.0.b.0.signedOffset=0.0
unit.5.0.port.0.b.0.signedPrecision=0
unit.5.0.port.0.b.0.signedScaleFactor=1.0
unit.5.0.port.0.b.0.unsignedOffset=0.0
unit.5.0.port.0.b.0.unsignedPrecision=0
unit.5.0.port.0.b.0.unsignedScaleFactor=1.0
unit.5.0.port.0.b.0.visible=1
unit.5.0.port.0.buscount=1
unit.5.0.port.0.channelcount=188
unit.5.0.port.0.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.5.0.port.0.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.0.name=TriggerPort0[0]
unit.5.0.port.0.s.0.orderindex=-1
unit.5.0.port.0.s.0.visible=1
unit.5.0.port.0.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.5.0.port.0.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.1.name=TriggerPort0[1]
unit.5.0.port.0.s.1.orderindex=-1
unit.5.0.port.0.s.1.visible=1
unit.5.0.port.0.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.5.0.port.0.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.10.name=TriggerPort0[10]
unit.5.0.port.0.s.10.orderindex=-1
unit.5.0.port.0.s.10.visible=1
unit.5.0.port.0.s.100.alias=/DDR/ddr/DDR_test/DIN<59>
unit.5.0.port.0.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.100.name=TriggerPort0[100]
unit.5.0.port.0.s.100.orderindex=-1
unit.5.0.port.0.s.100.visible=1
unit.5.0.port.0.s.101.alias=/DDR/ddr/DDR_test/DIN<58>
unit.5.0.port.0.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.101.name=TriggerPort0[101]
unit.5.0.port.0.s.101.orderindex=-1
unit.5.0.port.0.s.101.visible=1
unit.5.0.port.0.s.102.alias=/DDR/ddr/DDR_test/DIN<57>
unit.5.0.port.0.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.102.name=TriggerPort0[102]
unit.5.0.port.0.s.102.orderindex=-1
unit.5.0.port.0.s.102.visible=1
unit.5.0.port.0.s.103.alias=/DDR/ddr/DDR_test/DIN<56>
unit.5.0.port.0.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.103.name=TriggerPort0[103]
unit.5.0.port.0.s.103.orderindex=-1
unit.5.0.port.0.s.103.visible=1
unit.5.0.port.0.s.104.alias=/DDR/ddr/DDR_test/DIN<55>
unit.5.0.port.0.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.104.name=TriggerPort0[104]
unit.5.0.port.0.s.104.orderindex=-1
unit.5.0.port.0.s.104.visible=1
unit.5.0.port.0.s.105.alias=/DDR/ddr/DDR_test/DIN<54>
unit.5.0.port.0.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.105.name=TriggerPort0[105]
unit.5.0.port.0.s.105.orderindex=-1
unit.5.0.port.0.s.105.visible=1
unit.5.0.port.0.s.106.alias=/DDR/ddr/DDR_test/DIN<53>
unit.5.0.port.0.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.106.name=TriggerPort0[106]
unit.5.0.port.0.s.106.orderindex=-1
unit.5.0.port.0.s.106.visible=1
unit.5.0.port.0.s.107.alias=/DDR/ddr/DDR_test/DIN<52>
unit.5.0.port.0.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.107.name=TriggerPort0[107]
unit.5.0.port.0.s.107.orderindex=-1
unit.5.0.port.0.s.107.visible=1
unit.5.0.port.0.s.108.alias=/DDR/ddr/DDR_test/DIN<51>
unit.5.0.port.0.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.108.name=TriggerPort0[108]
unit.5.0.port.0.s.108.orderindex=-1
unit.5.0.port.0.s.108.visible=1
unit.5.0.port.0.s.109.alias=/DDR/ddr/DDR_test/DIN<50>
unit.5.0.port.0.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.109.name=TriggerPort0[109]
unit.5.0.port.0.s.109.orderindex=-1
unit.5.0.port.0.s.109.visible=1
unit.5.0.port.0.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.5.0.port.0.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.11.name=TriggerPort0[11]
unit.5.0.port.0.s.11.orderindex=-1
unit.5.0.port.0.s.11.visible=1
unit.5.0.port.0.s.110.alias=/DDR/ddr/DDR_test/DIN<49>
unit.5.0.port.0.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.110.name=TriggerPort0[110]
unit.5.0.port.0.s.110.orderindex=-1
unit.5.0.port.0.s.110.visible=1
unit.5.0.port.0.s.111.alias=/DDR/ddr/DDR_test/DIN<48>
unit.5.0.port.0.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.111.name=TriggerPort0[111]
unit.5.0.port.0.s.111.orderindex=-1
unit.5.0.port.0.s.111.visible=1
unit.5.0.port.0.s.112.alias=/DDR/ddr/DDR_test/DIN<47>
unit.5.0.port.0.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.112.name=TriggerPort0[112]
unit.5.0.port.0.s.112.orderindex=-1
unit.5.0.port.0.s.112.visible=1
unit.5.0.port.0.s.113.alias=/DDR/ddr/DDR_test/DIN<46>
unit.5.0.port.0.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.113.name=TriggerPort0[113]
unit.5.0.port.0.s.113.orderindex=-1
unit.5.0.port.0.s.113.visible=1
unit.5.0.port.0.s.114.alias=/DDR/ddr/DDR_test/DIN<45>
unit.5.0.port.0.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.114.name=TriggerPort0[114]
unit.5.0.port.0.s.114.orderindex=-1
unit.5.0.port.0.s.114.visible=1
unit.5.0.port.0.s.115.alias=/DDR/ddr/DDR_test/DIN<44>
unit.5.0.port.0.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.115.name=TriggerPort0[115]
unit.5.0.port.0.s.115.orderindex=-1
unit.5.0.port.0.s.115.visible=1
unit.5.0.port.0.s.116.alias=/DDR/ddr/DDR_test/DIN<43>
unit.5.0.port.0.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.116.name=TriggerPort0[116]
unit.5.0.port.0.s.116.orderindex=-1
unit.5.0.port.0.s.116.visible=1
unit.5.0.port.0.s.117.alias=/DDR/ddr/DDR_test/DIN<42>
unit.5.0.port.0.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.117.name=TriggerPort0[117]
unit.5.0.port.0.s.117.orderindex=-1
unit.5.0.port.0.s.117.visible=1
unit.5.0.port.0.s.118.alias=/DDR/ddr/DDR_test/DIN<41>
unit.5.0.port.0.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.118.name=TriggerPort0[118]
unit.5.0.port.0.s.118.orderindex=-1
unit.5.0.port.0.s.118.visible=1
unit.5.0.port.0.s.119.alias=/DDR/ddr/DDR_test/DIN<40>
unit.5.0.port.0.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.119.name=TriggerPort0[119]
unit.5.0.port.0.s.119.orderindex=-1
unit.5.0.port.0.s.119.visible=1
unit.5.0.port.0.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.5.0.port.0.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.12.name=TriggerPort0[12]
unit.5.0.port.0.s.12.orderindex=-1
unit.5.0.port.0.s.12.visible=1
unit.5.0.port.0.s.120.alias=/DDR/ddr/DDR_test/DIN<39>
unit.5.0.port.0.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.120.name=TriggerPort0[120]
unit.5.0.port.0.s.120.orderindex=-1
unit.5.0.port.0.s.120.visible=1
unit.5.0.port.0.s.121.alias=/DDR/ddr/DDR_test/DIN<38>
unit.5.0.port.0.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.121.name=TriggerPort0[121]
unit.5.0.port.0.s.121.orderindex=-1
unit.5.0.port.0.s.121.visible=1
unit.5.0.port.0.s.122.alias=/DDR/ddr/DDR_test/DIN<37>
unit.5.0.port.0.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.122.name=TriggerPort0[122]
unit.5.0.port.0.s.122.orderindex=-1
unit.5.0.port.0.s.122.visible=1
unit.5.0.port.0.s.123.alias=/DDR/ddr/DDR_test/DIN<36>
unit.5.0.port.0.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.123.name=TriggerPort0[123]
unit.5.0.port.0.s.123.orderindex=-1
unit.5.0.port.0.s.123.visible=1
unit.5.0.port.0.s.124.alias=/DDR/ddr/DDR_test/DIN<35>
unit.5.0.port.0.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.124.name=TriggerPort0[124]
unit.5.0.port.0.s.124.orderindex=-1
unit.5.0.port.0.s.124.visible=1
unit.5.0.port.0.s.125.alias=/DDR/ddr/DDR_test/DIN<34>
unit.5.0.port.0.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.125.name=TriggerPort0[125]
unit.5.0.port.0.s.125.orderindex=-1
unit.5.0.port.0.s.125.visible=1
unit.5.0.port.0.s.126.alias=/DDR/ddr/DDR_test/DIN<33>
unit.5.0.port.0.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.126.name=TriggerPort0[126]
unit.5.0.port.0.s.126.orderindex=-1
unit.5.0.port.0.s.126.visible=1
unit.5.0.port.0.s.127.alias=/DDR/ddr/DDR_test/DIN<32>
unit.5.0.port.0.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.127.name=TriggerPort0[127]
unit.5.0.port.0.s.127.orderindex=-1
unit.5.0.port.0.s.127.visible=1
unit.5.0.port.0.s.128.alias=/DDR/ddr/DDR_test/DIN<31>
unit.5.0.port.0.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.128.name=TriggerPort0[128]
unit.5.0.port.0.s.128.orderindex=-1
unit.5.0.port.0.s.128.visible=1
unit.5.0.port.0.s.129.alias=/DDR/ddr/DDR_test/DIN<30>
unit.5.0.port.0.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.129.name=TriggerPort0[129]
unit.5.0.port.0.s.129.orderindex=-1
unit.5.0.port.0.s.129.visible=1
unit.5.0.port.0.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.5.0.port.0.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.13.name=TriggerPort0[13]
unit.5.0.port.0.s.13.orderindex=-1
unit.5.0.port.0.s.13.visible=1
unit.5.0.port.0.s.130.alias=/DDR/ddr/DDR_test/DIN<29>
unit.5.0.port.0.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.130.name=TriggerPort0[130]
unit.5.0.port.0.s.130.orderindex=-1
unit.5.0.port.0.s.130.visible=1
unit.5.0.port.0.s.131.alias=/DDR/ddr/DDR_test/DIN<28>
unit.5.0.port.0.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.131.name=TriggerPort0[131]
unit.5.0.port.0.s.131.orderindex=-1
unit.5.0.port.0.s.131.visible=1
unit.5.0.port.0.s.132.alias=/DDR/ddr/DDR_test/DIN<27>
unit.5.0.port.0.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.132.name=TriggerPort0[132]
unit.5.0.port.0.s.132.orderindex=-1
unit.5.0.port.0.s.132.visible=1
unit.5.0.port.0.s.133.alias=/DDR/ddr/DDR_test/DIN<26>
unit.5.0.port.0.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.133.name=TriggerPort0[133]
unit.5.0.port.0.s.133.orderindex=-1
unit.5.0.port.0.s.133.visible=1
unit.5.0.port.0.s.134.alias=/DDR/ddr/DDR_test/DIN<25>
unit.5.0.port.0.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.134.name=TriggerPort0[134]
unit.5.0.port.0.s.134.orderindex=-1
unit.5.0.port.0.s.134.visible=1
unit.5.0.port.0.s.135.alias=/DDR/ddr/DDR_test/DIN<24>
unit.5.0.port.0.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.135.name=TriggerPort0[135]
unit.5.0.port.0.s.135.orderindex=-1
unit.5.0.port.0.s.135.visible=1
unit.5.0.port.0.s.136.alias=/DDR/ddr/DDR_test/DIN<23>
unit.5.0.port.0.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.136.name=TriggerPort0[136]
unit.5.0.port.0.s.136.orderindex=-1
unit.5.0.port.0.s.136.visible=1
unit.5.0.port.0.s.137.alias=/DDR/ddr/DDR_test/DIN<22>
unit.5.0.port.0.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.137.name=TriggerPort0[137]
unit.5.0.port.0.s.137.orderindex=-1
unit.5.0.port.0.s.137.visible=1
unit.5.0.port.0.s.138.alias=/DDR/ddr/DDR_test/DIN<21>
unit.5.0.port.0.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.138.name=TriggerPort0[138]
unit.5.0.port.0.s.138.orderindex=-1
unit.5.0.port.0.s.138.visible=1
unit.5.0.port.0.s.139.alias=/DDR/ddr/DDR_test/DIN<20>
unit.5.0.port.0.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.139.name=TriggerPort0[139]
unit.5.0.port.0.s.139.orderindex=-1
unit.5.0.port.0.s.139.visible=1
unit.5.0.port.0.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.5.0.port.0.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.14.name=TriggerPort0[14]
unit.5.0.port.0.s.14.orderindex=-1
unit.5.0.port.0.s.14.visible=1
unit.5.0.port.0.s.140.alias=/DDR/ddr/DDR_test/DIN<19>
unit.5.0.port.0.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.140.name=TriggerPort0[140]
unit.5.0.port.0.s.140.orderindex=-1
unit.5.0.port.0.s.140.visible=1
unit.5.0.port.0.s.141.alias=/DDR/ddr/DDR_test/DIN<18>
unit.5.0.port.0.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.141.name=TriggerPort0[141]
unit.5.0.port.0.s.141.orderindex=-1
unit.5.0.port.0.s.141.visible=1
unit.5.0.port.0.s.142.alias=/DDR/ddr/DDR_test/DIN<17>
unit.5.0.port.0.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.142.name=TriggerPort0[142]
unit.5.0.port.0.s.142.orderindex=-1
unit.5.0.port.0.s.142.visible=1
unit.5.0.port.0.s.143.alias=/DDR/ddr/DDR_test/DIN<16>
unit.5.0.port.0.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.143.name=TriggerPort0[143]
unit.5.0.port.0.s.143.orderindex=-1
unit.5.0.port.0.s.143.visible=1
unit.5.0.port.0.s.144.alias=/DDR/ddr/DDR_test/DIN<15>
unit.5.0.port.0.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.144.name=TriggerPort0[144]
unit.5.0.port.0.s.144.orderindex=-1
unit.5.0.port.0.s.144.visible=1
unit.5.0.port.0.s.145.alias=/DDR/ddr/DDR_test/DIN<14>
unit.5.0.port.0.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.145.name=TriggerPort0[145]
unit.5.0.port.0.s.145.orderindex=-1
unit.5.0.port.0.s.145.visible=1
unit.5.0.port.0.s.146.alias=/DDR/ddr/DDR_test/DIN<13>
unit.5.0.port.0.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.146.name=TriggerPort0[146]
unit.5.0.port.0.s.146.orderindex=-1
unit.5.0.port.0.s.146.visible=1
unit.5.0.port.0.s.147.alias=/DDR/ddr/DDR_test/DIN<12>
unit.5.0.port.0.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.147.name=TriggerPort0[147]
unit.5.0.port.0.s.147.orderindex=-1
unit.5.0.port.0.s.147.visible=1
unit.5.0.port.0.s.148.alias=/DDR/ddr/DDR_test/DIN<11>
unit.5.0.port.0.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.148.name=TriggerPort0[148]
unit.5.0.port.0.s.148.orderindex=-1
unit.5.0.port.0.s.148.visible=1
unit.5.0.port.0.s.149.alias=/DDR/ddr/DDR_test/DIN<10>
unit.5.0.port.0.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.149.name=TriggerPort0[149]
unit.5.0.port.0.s.149.orderindex=-1
unit.5.0.port.0.s.149.visible=1
unit.5.0.port.0.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.5.0.port.0.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.15.name=TriggerPort0[15]
unit.5.0.port.0.s.15.orderindex=-1
unit.5.0.port.0.s.15.visible=1
unit.5.0.port.0.s.150.alias=/DDR/ddr/DDR_test/DIN<9>
unit.5.0.port.0.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.150.name=TriggerPort0[150]
unit.5.0.port.0.s.150.orderindex=-1
unit.5.0.port.0.s.150.visible=1
unit.5.0.port.0.s.151.alias=/DDR/ddr/DDR_test/DIN<8>
unit.5.0.port.0.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.151.name=TriggerPort0[151]
unit.5.0.port.0.s.151.orderindex=-1
unit.5.0.port.0.s.151.visible=1
unit.5.0.port.0.s.152.alias=/DDR/ddr/DDR_test/DIN<7>
unit.5.0.port.0.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.152.name=TriggerPort0[152]
unit.5.0.port.0.s.152.orderindex=-1
unit.5.0.port.0.s.152.visible=1
unit.5.0.port.0.s.153.alias=/DDR/ddr/DDR_test/DIN<6>
unit.5.0.port.0.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.153.name=TriggerPort0[153]
unit.5.0.port.0.s.153.orderindex=-1
unit.5.0.port.0.s.153.visible=1
unit.5.0.port.0.s.154.alias=/DDR/ddr/DDR_test/DIN<5>
unit.5.0.port.0.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.154.name=TriggerPort0[154]
unit.5.0.port.0.s.154.orderindex=-1
unit.5.0.port.0.s.154.visible=1
unit.5.0.port.0.s.155.alias=/DDR/ddr/DDR_test/DIN<4>
unit.5.0.port.0.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.155.name=TriggerPort0[155]
unit.5.0.port.0.s.155.orderindex=-1
unit.5.0.port.0.s.155.visible=1
unit.5.0.port.0.s.156.alias=/DDR/ddr/DDR_test/DIN<3>
unit.5.0.port.0.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.156.name=TriggerPort0[156]
unit.5.0.port.0.s.156.orderindex=-1
unit.5.0.port.0.s.156.visible=1
unit.5.0.port.0.s.157.alias=/DDR/ddr/DDR_test/DIN<2>
unit.5.0.port.0.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.157.name=TriggerPort0[157]
unit.5.0.port.0.s.157.orderindex=-1
unit.5.0.port.0.s.157.visible=1
unit.5.0.port.0.s.158.alias=/DDR/ddr/DDR_test/DIN<1>
unit.5.0.port.0.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.158.name=TriggerPort0[158]
unit.5.0.port.0.s.158.orderindex=-1
unit.5.0.port.0.s.158.visible=1
unit.5.0.port.0.s.159.alias=/DDR/ddr/DDR_test/DIN<0>
unit.5.0.port.0.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.159.name=TriggerPort0[159]
unit.5.0.port.0.s.159.orderindex=-1
unit.5.0.port.0.s.159.visible=1
unit.5.0.port.0.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.5.0.port.0.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.16.name=TriggerPort0[16]
unit.5.0.port.0.s.16.orderindex=-1
unit.5.0.port.0.s.16.visible=1
unit.5.0.port.0.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.5.0.port.0.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.160.name=TriggerPort0[160]
unit.5.0.port.0.s.160.orderindex=-1
unit.5.0.port.0.s.160.visible=1
unit.5.0.port.0.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.5.0.port.0.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.161.name=TriggerPort0[161]
unit.5.0.port.0.s.161.orderindex=-1
unit.5.0.port.0.s.161.visible=1
unit.5.0.port.0.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.5.0.port.0.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.162.name=TriggerPort0[162]
unit.5.0.port.0.s.162.orderindex=-1
unit.5.0.port.0.s.162.visible=1
unit.5.0.port.0.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.5.0.port.0.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.163.name=TriggerPort0[163]
unit.5.0.port.0.s.163.orderindex=-1
unit.5.0.port.0.s.163.visible=1
unit.5.0.port.0.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.5.0.port.0.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.164.name=TriggerPort0[164]
unit.5.0.port.0.s.164.orderindex=-1
unit.5.0.port.0.s.164.visible=1
unit.5.0.port.0.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.5.0.port.0.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.165.name=TriggerPort0[165]
unit.5.0.port.0.s.165.orderindex=-1
unit.5.0.port.0.s.165.visible=1
unit.5.0.port.0.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.5.0.port.0.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.166.name=TriggerPort0[166]
unit.5.0.port.0.s.166.orderindex=-1
unit.5.0.port.0.s.166.visible=1
unit.5.0.port.0.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.5.0.port.0.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.167.name=TriggerPort0[167]
unit.5.0.port.0.s.167.orderindex=-1
unit.5.0.port.0.s.167.visible=1
unit.5.0.port.0.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.5.0.port.0.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.168.name=TriggerPort0[168]
unit.5.0.port.0.s.168.orderindex=-1
unit.5.0.port.0.s.168.visible=1
unit.5.0.port.0.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.5.0.port.0.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.169.name=TriggerPort0[169]
unit.5.0.port.0.s.169.orderindex=-1
unit.5.0.port.0.s.169.visible=1
unit.5.0.port.0.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.5.0.port.0.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.17.name=TriggerPort0[17]
unit.5.0.port.0.s.17.orderindex=-1
unit.5.0.port.0.s.17.visible=1
unit.5.0.port.0.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.5.0.port.0.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.170.name=TriggerPort0[170]
unit.5.0.port.0.s.170.orderindex=-1
unit.5.0.port.0.s.170.visible=1
unit.5.0.port.0.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.5.0.port.0.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.171.name=TriggerPort0[171]
unit.5.0.port.0.s.171.orderindex=-1
unit.5.0.port.0.s.171.visible=1
unit.5.0.port.0.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.5.0.port.0.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.172.name=TriggerPort0[172]
unit.5.0.port.0.s.172.orderindex=-1
unit.5.0.port.0.s.172.visible=1
unit.5.0.port.0.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.5.0.port.0.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.173.name=TriggerPort0[173]
unit.5.0.port.0.s.173.orderindex=-1
unit.5.0.port.0.s.173.visible=1
unit.5.0.port.0.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.5.0.port.0.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.174.name=TriggerPort0[174]
unit.5.0.port.0.s.174.orderindex=-1
unit.5.0.port.0.s.174.visible=1
unit.5.0.port.0.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.5.0.port.0.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.175.name=TriggerPort0[175]
unit.5.0.port.0.s.175.orderindex=-1
unit.5.0.port.0.s.175.visible=1
unit.5.0.port.0.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.5.0.port.0.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.176.name=TriggerPort0[176]
unit.5.0.port.0.s.176.orderindex=-1
unit.5.0.port.0.s.176.visible=1
unit.5.0.port.0.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.5.0.port.0.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.177.name=TriggerPort0[177]
unit.5.0.port.0.s.177.orderindex=-1
unit.5.0.port.0.s.177.visible=1
unit.5.0.port.0.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.5.0.port.0.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.178.name=TriggerPort0[178]
unit.5.0.port.0.s.178.orderindex=-1
unit.5.0.port.0.s.178.visible=1
unit.5.0.port.0.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.5.0.port.0.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.179.name=TriggerPort0[179]
unit.5.0.port.0.s.179.orderindex=-1
unit.5.0.port.0.s.179.visible=1
unit.5.0.port.0.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.5.0.port.0.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.18.name=TriggerPort0[18]
unit.5.0.port.0.s.18.orderindex=-1
unit.5.0.port.0.s.18.visible=1
unit.5.0.port.0.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.5.0.port.0.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.180.name=TriggerPort0[180]
unit.5.0.port.0.s.180.orderindex=-1
unit.5.0.port.0.s.180.visible=1
unit.5.0.port.0.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.5.0.port.0.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.181.name=TriggerPort0[181]
unit.5.0.port.0.s.181.orderindex=-1
unit.5.0.port.0.s.181.visible=1
unit.5.0.port.0.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.5.0.port.0.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.182.name=TriggerPort0[182]
unit.5.0.port.0.s.182.orderindex=-1
unit.5.0.port.0.s.182.visible=1
unit.5.0.port.0.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.5.0.port.0.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.183.name=TriggerPort0[183]
unit.5.0.port.0.s.183.orderindex=-1
unit.5.0.port.0.s.183.visible=1
unit.5.0.port.0.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.5.0.port.0.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.184.name=TriggerPort0[184]
unit.5.0.port.0.s.184.orderindex=-1
unit.5.0.port.0.s.184.visible=1
unit.5.0.port.0.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.5.0.port.0.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.185.name=TriggerPort0[185]
unit.5.0.port.0.s.185.orderindex=-1
unit.5.0.port.0.s.185.visible=1
unit.5.0.port.0.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.5.0.port.0.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.186.name=TriggerPort0[186]
unit.5.0.port.0.s.186.orderindex=-1
unit.5.0.port.0.s.186.visible=1
unit.5.0.port.0.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.5.0.port.0.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.187.name=TriggerPort0[187]
unit.5.0.port.0.s.187.orderindex=-1
unit.5.0.port.0.s.187.visible=1
unit.5.0.port.0.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.5.0.port.0.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.19.name=TriggerPort0[19]
unit.5.0.port.0.s.19.orderindex=-1
unit.5.0.port.0.s.19.visible=1
unit.5.0.port.0.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.5.0.port.0.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.2.name=TriggerPort0[2]
unit.5.0.port.0.s.2.orderindex=-1
unit.5.0.port.0.s.2.visible=1
unit.5.0.port.0.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.5.0.port.0.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.20.name=TriggerPort0[20]
unit.5.0.port.0.s.20.orderindex=-1
unit.5.0.port.0.s.20.visible=1
unit.5.0.port.0.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.5.0.port.0.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.21.name=TriggerPort0[21]
unit.5.0.port.0.s.21.orderindex=-1
unit.5.0.port.0.s.21.visible=1
unit.5.0.port.0.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.5.0.port.0.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.22.name=TriggerPort0[22]
unit.5.0.port.0.s.22.orderindex=-1
unit.5.0.port.0.s.22.visible=1
unit.5.0.port.0.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.5.0.port.0.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.23.name=TriggerPort0[23]
unit.5.0.port.0.s.23.orderindex=-1
unit.5.0.port.0.s.23.visible=1
unit.5.0.port.0.s.24.alias=/DDR/ddr/DDR_test/DOUT<63>
unit.5.0.port.0.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.24.name=TriggerPort0[24]
unit.5.0.port.0.s.24.orderindex=-1
unit.5.0.port.0.s.24.visible=1
unit.5.0.port.0.s.25.alias=/DDR/ddr/DDR_test/DOUT<62>
unit.5.0.port.0.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.25.name=TriggerPort0[25]
unit.5.0.port.0.s.25.orderindex=-1
unit.5.0.port.0.s.25.visible=1
unit.5.0.port.0.s.26.alias=/DDR/ddr/DDR_test/DOUT<61>
unit.5.0.port.0.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.26.name=TriggerPort0[26]
unit.5.0.port.0.s.26.orderindex=-1
unit.5.0.port.0.s.26.visible=1
unit.5.0.port.0.s.27.alias=/DDR/ddr/DDR_test/DOUT<60>
unit.5.0.port.0.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.27.name=TriggerPort0[27]
unit.5.0.port.0.s.27.orderindex=-1
unit.5.0.port.0.s.27.visible=1
unit.5.0.port.0.s.28.alias=/DDR/ddr/DDR_test/DOUT<59>
unit.5.0.port.0.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.28.name=TriggerPort0[28]
unit.5.0.port.0.s.28.orderindex=-1
unit.5.0.port.0.s.28.visible=1
unit.5.0.port.0.s.29.alias=/DDR/ddr/DDR_test/DOUT<58>
unit.5.0.port.0.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.29.name=TriggerPort0[29]
unit.5.0.port.0.s.29.orderindex=-1
unit.5.0.port.0.s.29.visible=1
unit.5.0.port.0.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.5.0.port.0.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.3.name=TriggerPort0[3]
unit.5.0.port.0.s.3.orderindex=-1
unit.5.0.port.0.s.3.visible=1
unit.5.0.port.0.s.30.alias=/DDR/ddr/DDR_test/DOUT<57>
unit.5.0.port.0.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.30.name=TriggerPort0[30]
unit.5.0.port.0.s.30.orderindex=-1
unit.5.0.port.0.s.30.visible=1
unit.5.0.port.0.s.31.alias=/DDR/ddr/DDR_test/DOUT<56>
unit.5.0.port.0.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.31.name=TriggerPort0[31]
unit.5.0.port.0.s.31.orderindex=-1
unit.5.0.port.0.s.31.visible=1
unit.5.0.port.0.s.32.alias=/DDR/ddr/DDR_test/DOUT<55>
unit.5.0.port.0.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.32.name=TriggerPort0[32]
unit.5.0.port.0.s.32.orderindex=-1
unit.5.0.port.0.s.32.visible=1
unit.5.0.port.0.s.33.alias=/DDR/ddr/DDR_test/DOUT<54>
unit.5.0.port.0.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.33.name=TriggerPort0[33]
unit.5.0.port.0.s.33.orderindex=-1
unit.5.0.port.0.s.33.visible=1
unit.5.0.port.0.s.34.alias=/DDR/ddr/DDR_test/DOUT<53>
unit.5.0.port.0.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.34.name=TriggerPort0[34]
unit.5.0.port.0.s.34.orderindex=-1
unit.5.0.port.0.s.34.visible=1
unit.5.0.port.0.s.35.alias=/DDR/ddr/DDR_test/DOUT<52>
unit.5.0.port.0.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.35.name=TriggerPort0[35]
unit.5.0.port.0.s.35.orderindex=-1
unit.5.0.port.0.s.35.visible=1
unit.5.0.port.0.s.36.alias=/DDR/ddr/DDR_test/DOUT<51>
unit.5.0.port.0.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.36.name=TriggerPort0[36]
unit.5.0.port.0.s.36.orderindex=-1
unit.5.0.port.0.s.36.visible=1
unit.5.0.port.0.s.37.alias=/DDR/ddr/DDR_test/DOUT<50>
unit.5.0.port.0.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.37.name=TriggerPort0[37]
unit.5.0.port.0.s.37.orderindex=-1
unit.5.0.port.0.s.37.visible=1
unit.5.0.port.0.s.38.alias=/DDR/ddr/DDR_test/DOUT<49>
unit.5.0.port.0.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.38.name=TriggerPort0[38]
unit.5.0.port.0.s.38.orderindex=-1
unit.5.0.port.0.s.38.visible=1
unit.5.0.port.0.s.39.alias=/DDR/ddr/DDR_test/DOUT<48>
unit.5.0.port.0.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.39.name=TriggerPort0[39]
unit.5.0.port.0.s.39.orderindex=-1
unit.5.0.port.0.s.39.visible=1
unit.5.0.port.0.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.5.0.port.0.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.4.name=TriggerPort0[4]
unit.5.0.port.0.s.4.orderindex=-1
unit.5.0.port.0.s.4.visible=1
unit.5.0.port.0.s.40.alias=/DDR/ddr/DDR_test/DOUT<47>
unit.5.0.port.0.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.40.name=TriggerPort0[40]
unit.5.0.port.0.s.40.orderindex=-1
unit.5.0.port.0.s.40.visible=1
unit.5.0.port.0.s.41.alias=/DDR/ddr/DDR_test/DOUT<46>
unit.5.0.port.0.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.41.name=TriggerPort0[41]
unit.5.0.port.0.s.41.orderindex=-1
unit.5.0.port.0.s.41.visible=1
unit.5.0.port.0.s.42.alias=/DDR/ddr/DDR_test/DOUT<45>
unit.5.0.port.0.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.42.name=TriggerPort0[42]
unit.5.0.port.0.s.42.orderindex=-1
unit.5.0.port.0.s.42.visible=1
unit.5.0.port.0.s.43.alias=/DDR/ddr/DDR_test/DOUT<44>
unit.5.0.port.0.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.43.name=TriggerPort0[43]
unit.5.0.port.0.s.43.orderindex=-1
unit.5.0.port.0.s.43.visible=1
unit.5.0.port.0.s.44.alias=/DDR/ddr/DDR_test/DOUT<43>
unit.5.0.port.0.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.44.name=TriggerPort0[44]
unit.5.0.port.0.s.44.orderindex=-1
unit.5.0.port.0.s.44.visible=1
unit.5.0.port.0.s.45.alias=/DDR/ddr/DDR_test/DOUT<42>
unit.5.0.port.0.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.45.name=TriggerPort0[45]
unit.5.0.port.0.s.45.orderindex=-1
unit.5.0.port.0.s.45.visible=1
unit.5.0.port.0.s.46.alias=/DDR/ddr/DDR_test/DOUT<41>
unit.5.0.port.0.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.46.name=TriggerPort0[46]
unit.5.0.port.0.s.46.orderindex=-1
unit.5.0.port.0.s.46.visible=1
unit.5.0.port.0.s.47.alias=/DDR/ddr/DDR_test/DOUT<40>
unit.5.0.port.0.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.47.name=TriggerPort0[47]
unit.5.0.port.0.s.47.orderindex=-1
unit.5.0.port.0.s.47.visible=1
unit.5.0.port.0.s.48.alias=/DDR/ddr/DDR_test/DOUT<39>
unit.5.0.port.0.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.48.name=TriggerPort0[48]
unit.5.0.port.0.s.48.orderindex=-1
unit.5.0.port.0.s.48.visible=1
unit.5.0.port.0.s.49.alias=/DDR/ddr/DDR_test/DOUT<38>
unit.5.0.port.0.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.49.name=TriggerPort0[49]
unit.5.0.port.0.s.49.orderindex=-1
unit.5.0.port.0.s.49.visible=1
unit.5.0.port.0.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.5.0.port.0.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.5.name=TriggerPort0[5]
unit.5.0.port.0.s.5.orderindex=-1
unit.5.0.port.0.s.5.visible=1
unit.5.0.port.0.s.50.alias=/DDR/ddr/DDR_test/DOUT<37>
unit.5.0.port.0.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.50.name=TriggerPort0[50]
unit.5.0.port.0.s.50.orderindex=-1
unit.5.0.port.0.s.50.visible=1
unit.5.0.port.0.s.51.alias=/DDR/ddr/DDR_test/DOUT<36>
unit.5.0.port.0.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.51.name=TriggerPort0[51]
unit.5.0.port.0.s.51.orderindex=-1
unit.5.0.port.0.s.51.visible=1
unit.5.0.port.0.s.52.alias=/DDR/ddr/DDR_test/DOUT<35>
unit.5.0.port.0.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.52.name=TriggerPort0[52]
unit.5.0.port.0.s.52.orderindex=-1
unit.5.0.port.0.s.52.visible=1
unit.5.0.port.0.s.53.alias=/DDR/ddr/DDR_test/DOUT<34>
unit.5.0.port.0.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.53.name=TriggerPort0[53]
unit.5.0.port.0.s.53.orderindex=-1
unit.5.0.port.0.s.53.visible=1
unit.5.0.port.0.s.54.alias=/DDR/ddr/DDR_test/DOUT<33>
unit.5.0.port.0.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.54.name=TriggerPort0[54]
unit.5.0.port.0.s.54.orderindex=-1
unit.5.0.port.0.s.54.visible=1
unit.5.0.port.0.s.55.alias=/DDR/ddr/DDR_test/DOUT<32>
unit.5.0.port.0.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.55.name=TriggerPort0[55]
unit.5.0.port.0.s.55.orderindex=-1
unit.5.0.port.0.s.55.visible=1
unit.5.0.port.0.s.56.alias=/DDR/ddr/DDR_test/DOUT<31>
unit.5.0.port.0.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.56.name=TriggerPort0[56]
unit.5.0.port.0.s.56.orderindex=-1
unit.5.0.port.0.s.56.visible=1
unit.5.0.port.0.s.57.alias=/DDR/ddr/DDR_test/DOUT<30>
unit.5.0.port.0.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.57.name=TriggerPort0[57]
unit.5.0.port.0.s.57.orderindex=-1
unit.5.0.port.0.s.57.visible=1
unit.5.0.port.0.s.58.alias=/DDR/ddr/DDR_test/DOUT<29>
unit.5.0.port.0.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.58.name=TriggerPort0[58]
unit.5.0.port.0.s.58.orderindex=-1
unit.5.0.port.0.s.58.visible=1
unit.5.0.port.0.s.59.alias=/DDR/ddr/DDR_test/DOUT<28>
unit.5.0.port.0.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.59.name=TriggerPort0[59]
unit.5.0.port.0.s.59.orderindex=-1
unit.5.0.port.0.s.59.visible=1
unit.5.0.port.0.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.5.0.port.0.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.6.name=TriggerPort0[6]
unit.5.0.port.0.s.6.orderindex=-1
unit.5.0.port.0.s.6.visible=1
unit.5.0.port.0.s.60.alias=/DDR/ddr/DDR_test/DOUT<27>
unit.5.0.port.0.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.60.name=TriggerPort0[60]
unit.5.0.port.0.s.60.orderindex=-1
unit.5.0.port.0.s.60.visible=1
unit.5.0.port.0.s.61.alias=/DDR/ddr/DDR_test/DOUT<26>
unit.5.0.port.0.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.61.name=TriggerPort0[61]
unit.5.0.port.0.s.61.orderindex=-1
unit.5.0.port.0.s.61.visible=1
unit.5.0.port.0.s.62.alias=/DDR/ddr/DDR_test/DOUT<25>
unit.5.0.port.0.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.62.name=TriggerPort0[62]
unit.5.0.port.0.s.62.orderindex=-1
unit.5.0.port.0.s.62.visible=1
unit.5.0.port.0.s.63.alias=/DDR/ddr/DDR_test/DOUT<24>
unit.5.0.port.0.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.63.name=TriggerPort0[63]
unit.5.0.port.0.s.63.orderindex=-1
unit.5.0.port.0.s.63.visible=1
unit.5.0.port.0.s.64.alias=/DDR/ddr/DDR_test/DOUT<23>
unit.5.0.port.0.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.64.name=TriggerPort0[64]
unit.5.0.port.0.s.64.orderindex=-1
unit.5.0.port.0.s.64.visible=1
unit.5.0.port.0.s.65.alias=/DDR/ddr/DDR_test/DOUT<22>
unit.5.0.port.0.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.65.name=TriggerPort0[65]
unit.5.0.port.0.s.65.orderindex=-1
unit.5.0.port.0.s.65.visible=1
unit.5.0.port.0.s.66.alias=/DDR/ddr/DDR_test/DOUT<21>
unit.5.0.port.0.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.66.name=TriggerPort0[66]
unit.5.0.port.0.s.66.orderindex=-1
unit.5.0.port.0.s.66.visible=1
unit.5.0.port.0.s.67.alias=/DDR/ddr/DDR_test/DOUT<20>
unit.5.0.port.0.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.67.name=TriggerPort0[67]
unit.5.0.port.0.s.67.orderindex=-1
unit.5.0.port.0.s.67.visible=1
unit.5.0.port.0.s.68.alias=/DDR/ddr/DDR_test/DOUT<19>
unit.5.0.port.0.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.68.name=TriggerPort0[68]
unit.5.0.port.0.s.68.orderindex=-1
unit.5.0.port.0.s.68.visible=1
unit.5.0.port.0.s.69.alias=/DDR/ddr/DDR_test/DOUT<18>
unit.5.0.port.0.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.69.name=TriggerPort0[69]
unit.5.0.port.0.s.69.orderindex=-1
unit.5.0.port.0.s.69.visible=1
unit.5.0.port.0.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.5.0.port.0.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.7.name=TriggerPort0[7]
unit.5.0.port.0.s.7.orderindex=-1
unit.5.0.port.0.s.7.visible=1
unit.5.0.port.0.s.70.alias=/DDR/ddr/DDR_test/DOUT<17>
unit.5.0.port.0.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.70.name=TriggerPort0[70]
unit.5.0.port.0.s.70.orderindex=-1
unit.5.0.port.0.s.70.visible=1
unit.5.0.port.0.s.71.alias=/DDR/ddr/DDR_test/DOUT<16>
unit.5.0.port.0.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.71.name=TriggerPort0[71]
unit.5.0.port.0.s.71.orderindex=-1
unit.5.0.port.0.s.71.visible=1
unit.5.0.port.0.s.72.alias=/DDR/ddr/DDR_test/DOUT<15>
unit.5.0.port.0.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.72.name=TriggerPort0[72]
unit.5.0.port.0.s.72.orderindex=-1
unit.5.0.port.0.s.72.visible=1
unit.5.0.port.0.s.73.alias=/DDR/ddr/DDR_test/DOUT<14>
unit.5.0.port.0.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.73.name=TriggerPort0[73]
unit.5.0.port.0.s.73.orderindex=-1
unit.5.0.port.0.s.73.visible=1
unit.5.0.port.0.s.74.alias=/DDR/ddr/DDR_test/DOUT<13>
unit.5.0.port.0.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.74.name=TriggerPort0[74]
unit.5.0.port.0.s.74.orderindex=-1
unit.5.0.port.0.s.74.visible=1
unit.5.0.port.0.s.75.alias=/DDR/ddr/DDR_test/DOUT<12>
unit.5.0.port.0.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.75.name=TriggerPort0[75]
unit.5.0.port.0.s.75.orderindex=-1
unit.5.0.port.0.s.75.visible=1
unit.5.0.port.0.s.76.alias=/DDR/ddr/DDR_test/DOUT<11>
unit.5.0.port.0.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.76.name=TriggerPort0[76]
unit.5.0.port.0.s.76.orderindex=-1
unit.5.0.port.0.s.76.visible=1
unit.5.0.port.0.s.77.alias=/DDR/ddr/DDR_test/DOUT<10>
unit.5.0.port.0.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.77.name=TriggerPort0[77]
unit.5.0.port.0.s.77.orderindex=-1
unit.5.0.port.0.s.77.visible=1
unit.5.0.port.0.s.78.alias=/DDR/ddr/DDR_test/DOUT<9>
unit.5.0.port.0.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.78.name=TriggerPort0[78]
unit.5.0.port.0.s.78.orderindex=-1
unit.5.0.port.0.s.78.visible=1
unit.5.0.port.0.s.79.alias=/DDR/ddr/DDR_test/DOUT<8>
unit.5.0.port.0.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.79.name=TriggerPort0[79]
unit.5.0.port.0.s.79.orderindex=-1
unit.5.0.port.0.s.79.visible=1
unit.5.0.port.0.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.5.0.port.0.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.8.name=TriggerPort0[8]
unit.5.0.port.0.s.8.orderindex=-1
unit.5.0.port.0.s.8.visible=1
unit.5.0.port.0.s.80.alias=/DDR/ddr/DDR_test/DOUT<7>
unit.5.0.port.0.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.80.name=TriggerPort0[80]
unit.5.0.port.0.s.80.orderindex=-1
unit.5.0.port.0.s.80.visible=1
unit.5.0.port.0.s.81.alias=/DDR/ddr/DDR_test/DOUT<6>
unit.5.0.port.0.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.81.name=TriggerPort0[81]
unit.5.0.port.0.s.81.orderindex=-1
unit.5.0.port.0.s.81.visible=1
unit.5.0.port.0.s.82.alias=/DDR/ddr/DDR_test/DOUT<5>
unit.5.0.port.0.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.82.name=TriggerPort0[82]
unit.5.0.port.0.s.82.orderindex=-1
unit.5.0.port.0.s.82.visible=1
unit.5.0.port.0.s.83.alias=/DDR/ddr/DDR_test/DOUT<4>
unit.5.0.port.0.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.83.name=TriggerPort0[83]
unit.5.0.port.0.s.83.orderindex=-1
unit.5.0.port.0.s.83.visible=1
unit.5.0.port.0.s.84.alias=/DDR/ddr/DDR_test/DOUT<3>
unit.5.0.port.0.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.84.name=TriggerPort0[84]
unit.5.0.port.0.s.84.orderindex=-1
unit.5.0.port.0.s.84.visible=1
unit.5.0.port.0.s.85.alias=/DDR/ddr/DDR_test/DOUT<2>
unit.5.0.port.0.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.85.name=TriggerPort0[85]
unit.5.0.port.0.s.85.orderindex=-1
unit.5.0.port.0.s.85.visible=1
unit.5.0.port.0.s.86.alias=/DDR/ddr/DDR_test/DOUT<1>
unit.5.0.port.0.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.86.name=TriggerPort0[86]
unit.5.0.port.0.s.86.orderindex=-1
unit.5.0.port.0.s.86.visible=1
unit.5.0.port.0.s.87.alias=/DDR/ddr/DDR_test/DOUT<0>
unit.5.0.port.0.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.87.name=TriggerPort0[87]
unit.5.0.port.0.s.87.orderindex=-1
unit.5.0.port.0.s.87.visible=1
unit.5.0.port.0.s.88.alias=/DDR/ddr/DDR_test/DIN<71>
unit.5.0.port.0.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.88.name=TriggerPort0[88]
unit.5.0.port.0.s.88.orderindex=-1
unit.5.0.port.0.s.88.visible=1
unit.5.0.port.0.s.89.alias=/DDR/ddr/DDR_test/DIN<70>
unit.5.0.port.0.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.89.name=TriggerPort0[89]
unit.5.0.port.0.s.89.orderindex=-1
unit.5.0.port.0.s.89.visible=1
unit.5.0.port.0.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.5.0.port.0.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.9.name=TriggerPort0[9]
unit.5.0.port.0.s.9.orderindex=-1
unit.5.0.port.0.s.9.visible=1
unit.5.0.port.0.s.90.alias=/DDR/ddr/DDR_test/DIN<69>
unit.5.0.port.0.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.90.name=TriggerPort0[90]
unit.5.0.port.0.s.90.orderindex=-1
unit.5.0.port.0.s.90.visible=1
unit.5.0.port.0.s.91.alias=/DDR/ddr/DDR_test/DIN<68>
unit.5.0.port.0.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.91.name=TriggerPort0[91]
unit.5.0.port.0.s.91.orderindex=-1
unit.5.0.port.0.s.91.visible=1
unit.5.0.port.0.s.92.alias=/DDR/ddr/DDR_test/DIN<67>
unit.5.0.port.0.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.92.name=TriggerPort0[92]
unit.5.0.port.0.s.92.orderindex=-1
unit.5.0.port.0.s.92.visible=1
unit.5.0.port.0.s.93.alias=/DDR/ddr/DDR_test/DIN<66>
unit.5.0.port.0.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.93.name=TriggerPort0[93]
unit.5.0.port.0.s.93.orderindex=-1
unit.5.0.port.0.s.93.visible=1
unit.5.0.port.0.s.94.alias=/DDR/ddr/DDR_test/DIN<65>
unit.5.0.port.0.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.94.name=TriggerPort0[94]
unit.5.0.port.0.s.94.orderindex=-1
unit.5.0.port.0.s.94.visible=1
unit.5.0.port.0.s.95.alias=/DDR/ddr/DDR_test/DIN<64>
unit.5.0.port.0.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.95.name=TriggerPort0[95]
unit.5.0.port.0.s.95.orderindex=-1
unit.5.0.port.0.s.95.visible=1
unit.5.0.port.0.s.96.alias=/DDR/ddr/DDR_test/DIN<63>
unit.5.0.port.0.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.96.name=TriggerPort0[96]
unit.5.0.port.0.s.96.orderindex=-1
unit.5.0.port.0.s.96.visible=1
unit.5.0.port.0.s.97.alias=/DDR/ddr/DDR_test/DIN<62>
unit.5.0.port.0.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.97.name=TriggerPort0[97]
unit.5.0.port.0.s.97.orderindex=-1
unit.5.0.port.0.s.97.visible=1
unit.5.0.port.0.s.98.alias=/DDR/ddr/DDR_test/DIN<61>
unit.5.0.port.0.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.98.name=TriggerPort0[98]
unit.5.0.port.0.s.98.orderindex=-1
unit.5.0.port.0.s.98.visible=1
unit.5.0.port.0.s.99.alias=/DDR/ddr/DDR_test/DIN<60>
unit.5.0.port.0.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.0.port.0.s.99.name=TriggerPort0[99]
unit.5.0.port.0.s.99.orderindex=-1
unit.5.0.port.0.s.99.visible=1
unit.5.0.portcount=1
unit.5.0.samplesPerTrigger=1
unit.5.0.triggerCapture=1
unit.5.0.triggerNSamplesTS=0
unit.5.0.triggerPosition=512
unit.5.0.triggerWindowCount=1
unit.5.0.triggerWindowDepth=1024
unit.5.0.triggerWindowTS=0
unit.5.0.username=MyILA0
unit.5.0.waveform.count=188
unit.5.0.waveform.posn.0.channel=0
unit.5.0.waveform.posn.0.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.5.0.waveform.posn.0.type=signal
unit.5.0.waveform.posn.1.channel=1
unit.5.0.waveform.posn.1.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.5.0.waveform.posn.1.type=signal
unit.5.0.waveform.posn.10.channel=10
unit.5.0.waveform.posn.10.name=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.5.0.waveform.posn.10.type=signal
unit.5.0.waveform.posn.100.channel=100
unit.5.0.waveform.posn.100.name=/DDR/ddr/DDR_test/DIN<59>
unit.5.0.waveform.posn.100.type=signal
unit.5.0.waveform.posn.101.channel=101
unit.5.0.waveform.posn.101.name=/DDR/ddr/DDR_test/DIN<58>
unit.5.0.waveform.posn.101.type=signal
unit.5.0.waveform.posn.102.channel=102
unit.5.0.waveform.posn.102.name=/DDR/ddr/DDR_test/DIN<57>
unit.5.0.waveform.posn.102.type=signal
unit.5.0.waveform.posn.103.channel=103
unit.5.0.waveform.posn.103.name=/DDR/ddr/DDR_test/DIN<56>
unit.5.0.waveform.posn.103.type=signal
unit.5.0.waveform.posn.104.channel=104
unit.5.0.waveform.posn.104.name=/DDR/ddr/DDR_test/DIN<55>
unit.5.0.waveform.posn.104.type=signal
unit.5.0.waveform.posn.105.channel=105
unit.5.0.waveform.posn.105.name=/DDR/ddr/DDR_test/DIN<54>
unit.5.0.waveform.posn.105.type=signal
unit.5.0.waveform.posn.106.channel=106
unit.5.0.waveform.posn.106.name=/DDR/ddr/DDR_test/DIN<53>
unit.5.0.waveform.posn.106.type=signal
unit.5.0.waveform.posn.107.channel=107
unit.5.0.waveform.posn.107.name=/DDR/ddr/DDR_test/DIN<52>
unit.5.0.waveform.posn.107.type=signal
unit.5.0.waveform.posn.108.channel=108
unit.5.0.waveform.posn.108.name=/DDR/ddr/DDR_test/DIN<51>
unit.5.0.waveform.posn.108.type=signal
unit.5.0.waveform.posn.109.channel=109
unit.5.0.waveform.posn.109.name=/DDR/ddr/DDR_test/DIN<50>
unit.5.0.waveform.posn.109.type=signal
unit.5.0.waveform.posn.11.channel=11
unit.5.0.waveform.posn.11.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.5.0.waveform.posn.11.type=signal
unit.5.0.waveform.posn.110.channel=110
unit.5.0.waveform.posn.110.name=/DDR/ddr/DDR_test/DIN<49>
unit.5.0.waveform.posn.110.type=signal
unit.5.0.waveform.posn.111.channel=111
unit.5.0.waveform.posn.111.name=/DDR/ddr/DDR_test/DIN<48>
unit.5.0.waveform.posn.111.type=signal
unit.5.0.waveform.posn.112.channel=112
unit.5.0.waveform.posn.112.name=/DDR/ddr/DDR_test/DIN<47>
unit.5.0.waveform.posn.112.type=signal
unit.5.0.waveform.posn.113.channel=113
unit.5.0.waveform.posn.113.name=/DDR/ddr/DDR_test/DIN<46>
unit.5.0.waveform.posn.113.type=signal
unit.5.0.waveform.posn.114.channel=114
unit.5.0.waveform.posn.114.name=/DDR/ddr/DDR_test/DIN<45>
unit.5.0.waveform.posn.114.type=signal
unit.5.0.waveform.posn.115.channel=115
unit.5.0.waveform.posn.115.name=/DDR/ddr/DDR_test/DIN<44>
unit.5.0.waveform.posn.115.type=signal
unit.5.0.waveform.posn.116.channel=116
unit.5.0.waveform.posn.116.name=/DDR/ddr/DDR_test/DIN<43>
unit.5.0.waveform.posn.116.type=signal
unit.5.0.waveform.posn.117.channel=117
unit.5.0.waveform.posn.117.name=/DDR/ddr/DDR_test/DIN<42>
unit.5.0.waveform.posn.117.type=signal
unit.5.0.waveform.posn.118.channel=118
unit.5.0.waveform.posn.118.name=/DDR/ddr/DDR_test/DIN<41>
unit.5.0.waveform.posn.118.type=signal
unit.5.0.waveform.posn.119.channel=119
unit.5.0.waveform.posn.119.name=/DDR/ddr/DDR_test/DIN<40>
unit.5.0.waveform.posn.119.type=signal
unit.5.0.waveform.posn.12.channel=12
unit.5.0.waveform.posn.12.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.5.0.waveform.posn.12.type=signal
unit.5.0.waveform.posn.120.channel=120
unit.5.0.waveform.posn.120.name=/DDR/ddr/DDR_test/DIN<39>
unit.5.0.waveform.posn.120.type=signal
unit.5.0.waveform.posn.121.channel=121
unit.5.0.waveform.posn.121.name=/DDR/ddr/DDR_test/DIN<38>
unit.5.0.waveform.posn.121.type=signal
unit.5.0.waveform.posn.122.channel=122
unit.5.0.waveform.posn.122.name=/DDR/ddr/DDR_test/DIN<37>
unit.5.0.waveform.posn.122.type=signal
unit.5.0.waveform.posn.123.channel=123
unit.5.0.waveform.posn.123.name=/DDR/ddr/DDR_test/DIN<36>
unit.5.0.waveform.posn.123.type=signal
unit.5.0.waveform.posn.124.channel=124
unit.5.0.waveform.posn.124.name=/DDR/ddr/DDR_test/DIN<35>
unit.5.0.waveform.posn.124.type=signal
unit.5.0.waveform.posn.125.channel=125
unit.5.0.waveform.posn.125.name=/DDR/ddr/DDR_test/DIN<34>
unit.5.0.waveform.posn.125.type=signal
unit.5.0.waveform.posn.126.channel=126
unit.5.0.waveform.posn.126.name=/DDR/ddr/DDR_test/DIN<33>
unit.5.0.waveform.posn.126.type=signal
unit.5.0.waveform.posn.127.channel=127
unit.5.0.waveform.posn.127.name=/DDR/ddr/DDR_test/DIN<32>
unit.5.0.waveform.posn.127.type=signal
unit.5.0.waveform.posn.128.channel=128
unit.5.0.waveform.posn.128.name=/DDR/ddr/DDR_test/DIN<31>
unit.5.0.waveform.posn.128.type=signal
unit.5.0.waveform.posn.129.channel=129
unit.5.0.waveform.posn.129.name=/DDR/ddr/DDR_test/DIN<30>
unit.5.0.waveform.posn.129.type=signal
unit.5.0.waveform.posn.13.channel=13
unit.5.0.waveform.posn.13.name=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.5.0.waveform.posn.13.type=signal
unit.5.0.waveform.posn.130.channel=130
unit.5.0.waveform.posn.130.name=/DDR/ddr/DDR_test/DIN<29>
unit.5.0.waveform.posn.130.type=signal
unit.5.0.waveform.posn.131.channel=131
unit.5.0.waveform.posn.131.name=/DDR/ddr/DDR_test/DIN<28>
unit.5.0.waveform.posn.131.type=signal
unit.5.0.waveform.posn.132.channel=132
unit.5.0.waveform.posn.132.name=/DDR/ddr/DDR_test/DIN<27>
unit.5.0.waveform.posn.132.type=signal
unit.5.0.waveform.posn.133.channel=133
unit.5.0.waveform.posn.133.name=/DDR/ddr/DDR_test/DIN<26>
unit.5.0.waveform.posn.133.type=signal
unit.5.0.waveform.posn.134.channel=134
unit.5.0.waveform.posn.134.name=/DDR/ddr/DDR_test/DIN<25>
unit.5.0.waveform.posn.134.type=signal
unit.5.0.waveform.posn.135.channel=135
unit.5.0.waveform.posn.135.name=/DDR/ddr/DDR_test/DIN<24>
unit.5.0.waveform.posn.135.type=signal
unit.5.0.waveform.posn.136.channel=136
unit.5.0.waveform.posn.136.name=/DDR/ddr/DDR_test/DIN<23>
unit.5.0.waveform.posn.136.type=signal
unit.5.0.waveform.posn.137.channel=137
unit.5.0.waveform.posn.137.name=/DDR/ddr/DDR_test/DIN<22>
unit.5.0.waveform.posn.137.type=signal
unit.5.0.waveform.posn.138.channel=138
unit.5.0.waveform.posn.138.name=/DDR/ddr/DDR_test/DIN<21>
unit.5.0.waveform.posn.138.type=signal
unit.5.0.waveform.posn.139.channel=139
unit.5.0.waveform.posn.139.name=/DDR/ddr/DDR_test/DIN<20>
unit.5.0.waveform.posn.139.type=signal
unit.5.0.waveform.posn.14.channel=14
unit.5.0.waveform.posn.14.name=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.5.0.waveform.posn.14.type=signal
unit.5.0.waveform.posn.140.channel=140
unit.5.0.waveform.posn.140.name=/DDR/ddr/DDR_test/DIN<19>
unit.5.0.waveform.posn.140.type=signal
unit.5.0.waveform.posn.141.channel=141
unit.5.0.waveform.posn.141.name=/DDR/ddr/DDR_test/DIN<18>
unit.5.0.waveform.posn.141.type=signal
unit.5.0.waveform.posn.142.channel=142
unit.5.0.waveform.posn.142.name=/DDR/ddr/DDR_test/DIN<17>
unit.5.0.waveform.posn.142.type=signal
unit.5.0.waveform.posn.143.channel=143
unit.5.0.waveform.posn.143.name=/DDR/ddr/DDR_test/DIN<16>
unit.5.0.waveform.posn.143.type=signal
unit.5.0.waveform.posn.144.channel=144
unit.5.0.waveform.posn.144.name=/DDR/ddr/DDR_test/DIN<15>
unit.5.0.waveform.posn.144.type=signal
unit.5.0.waveform.posn.145.channel=145
unit.5.0.waveform.posn.145.name=/DDR/ddr/DDR_test/DIN<14>
unit.5.0.waveform.posn.145.type=signal
unit.5.0.waveform.posn.146.channel=146
unit.5.0.waveform.posn.146.name=/DDR/ddr/DDR_test/DIN<13>
unit.5.0.waveform.posn.146.type=signal
unit.5.0.waveform.posn.147.channel=147
unit.5.0.waveform.posn.147.name=/DDR/ddr/DDR_test/DIN<12>
unit.5.0.waveform.posn.147.type=signal
unit.5.0.waveform.posn.148.channel=148
unit.5.0.waveform.posn.148.name=/DDR/ddr/DDR_test/DIN<11>
unit.5.0.waveform.posn.148.type=signal
unit.5.0.waveform.posn.149.channel=149
unit.5.0.waveform.posn.149.name=/DDR/ddr/DDR_test/DIN<10>
unit.5.0.waveform.posn.149.type=signal
unit.5.0.waveform.posn.15.channel=15
unit.5.0.waveform.posn.15.name=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.5.0.waveform.posn.15.type=signal
unit.5.0.waveform.posn.150.channel=150
unit.5.0.waveform.posn.150.name=/DDR/ddr/DDR_test/DIN<9>
unit.5.0.waveform.posn.150.type=signal
unit.5.0.waveform.posn.151.channel=151
unit.5.0.waveform.posn.151.name=/DDR/ddr/DDR_test/DIN<8>
unit.5.0.waveform.posn.151.type=signal
unit.5.0.waveform.posn.152.channel=152
unit.5.0.waveform.posn.152.name=/DDR/ddr/DDR_test/DIN<7>
unit.5.0.waveform.posn.152.type=signal
unit.5.0.waveform.posn.153.channel=153
unit.5.0.waveform.posn.153.name=/DDR/ddr/DDR_test/DIN<6>
unit.5.0.waveform.posn.153.type=signal
unit.5.0.waveform.posn.154.channel=154
unit.5.0.waveform.posn.154.name=/DDR/ddr/DDR_test/DIN<5>
unit.5.0.waveform.posn.154.type=signal
unit.5.0.waveform.posn.155.channel=155
unit.5.0.waveform.posn.155.name=/DDR/ddr/DDR_test/DIN<4>
unit.5.0.waveform.posn.155.type=signal
unit.5.0.waveform.posn.156.channel=156
unit.5.0.waveform.posn.156.name=/DDR/ddr/DDR_test/DIN<3>
unit.5.0.waveform.posn.156.type=signal
unit.5.0.waveform.posn.157.channel=157
unit.5.0.waveform.posn.157.name=/DDR/ddr/DDR_test/DIN<2>
unit.5.0.waveform.posn.157.type=signal
unit.5.0.waveform.posn.158.channel=158
unit.5.0.waveform.posn.158.name=/DDR/ddr/DDR_test/DIN<1>
unit.5.0.waveform.posn.158.type=signal
unit.5.0.waveform.posn.159.channel=159
unit.5.0.waveform.posn.159.name=/DDR/ddr/DDR_test/DIN<0>
unit.5.0.waveform.posn.159.type=signal
unit.5.0.waveform.posn.16.channel=16
unit.5.0.waveform.posn.16.name=/DDR/ddr/DDR_test/DOUT<71>
unit.5.0.waveform.posn.16.type=signal
unit.5.0.waveform.posn.160.channel=160
unit.5.0.waveform.posn.160.name=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.5.0.waveform.posn.160.type=signal
unit.5.0.waveform.posn.161.channel=161
unit.5.0.waveform.posn.161.name=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.5.0.waveform.posn.161.type=signal
unit.5.0.waveform.posn.162.channel=162
unit.5.0.waveform.posn.162.name=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.5.0.waveform.posn.162.type=signal
unit.5.0.waveform.posn.163.channel=163
unit.5.0.waveform.posn.163.name=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.5.0.waveform.posn.163.type=signal
unit.5.0.waveform.posn.164.channel=164
unit.5.0.waveform.posn.164.name=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.5.0.waveform.posn.164.type=signal
unit.5.0.waveform.posn.165.channel=165
unit.5.0.waveform.posn.165.name=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.5.0.waveform.posn.165.type=signal
unit.5.0.waveform.posn.166.channel=166
unit.5.0.waveform.posn.166.name=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.5.0.waveform.posn.166.type=signal
unit.5.0.waveform.posn.167.channel=167
unit.5.0.waveform.posn.167.name=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.5.0.waveform.posn.167.type=signal
unit.5.0.waveform.posn.168.channel=168
unit.5.0.waveform.posn.168.name=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.5.0.waveform.posn.168.type=signal
unit.5.0.waveform.posn.169.channel=169
unit.5.0.waveform.posn.169.name=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.5.0.waveform.posn.169.type=signal
unit.5.0.waveform.posn.17.channel=17
unit.5.0.waveform.posn.17.name=/DDR/ddr/DDR_test/DOUT<70>
unit.5.0.waveform.posn.17.type=signal
unit.5.0.waveform.posn.170.channel=170
unit.5.0.waveform.posn.170.name=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.5.0.waveform.posn.170.type=signal
unit.5.0.waveform.posn.171.channel=171
unit.5.0.waveform.posn.171.name=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.5.0.waveform.posn.171.type=signal
unit.5.0.waveform.posn.172.channel=172
unit.5.0.waveform.posn.172.name=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.5.0.waveform.posn.172.type=signal
unit.5.0.waveform.posn.173.channel=173
unit.5.0.waveform.posn.173.name=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.5.0.waveform.posn.173.type=signal
unit.5.0.waveform.posn.174.channel=174
unit.5.0.waveform.posn.174.name=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.5.0.waveform.posn.174.type=signal
unit.5.0.waveform.posn.175.channel=175
unit.5.0.waveform.posn.175.name=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.5.0.waveform.posn.175.type=signal
unit.5.0.waveform.posn.176.channel=176
unit.5.0.waveform.posn.176.name=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.5.0.waveform.posn.176.type=signal
unit.5.0.waveform.posn.177.channel=177
unit.5.0.waveform.posn.177.name=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.5.0.waveform.posn.177.type=signal
unit.5.0.waveform.posn.178.channel=178
unit.5.0.waveform.posn.178.name=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.5.0.waveform.posn.178.type=signal
unit.5.0.waveform.posn.179.channel=179
unit.5.0.waveform.posn.179.name=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.5.0.waveform.posn.179.type=signal
unit.5.0.waveform.posn.18.channel=18
unit.5.0.waveform.posn.18.name=/DDR/ddr/DDR_test/DOUT<69>
unit.5.0.waveform.posn.18.type=signal
unit.5.0.waveform.posn.180.channel=180
unit.5.0.waveform.posn.180.name=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.5.0.waveform.posn.180.type=signal
unit.5.0.waveform.posn.181.channel=181
unit.5.0.waveform.posn.181.name=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.5.0.waveform.posn.181.type=signal
unit.5.0.waveform.posn.182.channel=182
unit.5.0.waveform.posn.182.name=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.5.0.waveform.posn.182.type=signal
unit.5.0.waveform.posn.183.channel=183
unit.5.0.waveform.posn.183.name=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.5.0.waveform.posn.183.type=signal
unit.5.0.waveform.posn.184.channel=184
unit.5.0.waveform.posn.184.name=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.5.0.waveform.posn.184.type=signal
unit.5.0.waveform.posn.185.channel=185
unit.5.0.waveform.posn.185.name=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.5.0.waveform.posn.185.type=signal
unit.5.0.waveform.posn.186.channel=186
unit.5.0.waveform.posn.186.name=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.5.0.waveform.posn.186.type=signal
unit.5.0.waveform.posn.187.channel=187
unit.5.0.waveform.posn.187.name=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.5.0.waveform.posn.187.type=signal
unit.5.0.waveform.posn.19.channel=19
unit.5.0.waveform.posn.19.name=/DDR/ddr/DDR_test/DOUT<68>
unit.5.0.waveform.posn.19.type=signal
unit.5.0.waveform.posn.2.channel=2
unit.5.0.waveform.posn.2.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.5.0.waveform.posn.2.type=signal
unit.5.0.waveform.posn.20.channel=20
unit.5.0.waveform.posn.20.name=/DDR/ddr/DDR_test/DOUT<67>
unit.5.0.waveform.posn.20.type=signal
unit.5.0.waveform.posn.21.channel=21
unit.5.0.waveform.posn.21.name=/DDR/ddr/DDR_test/DOUT<66>
unit.5.0.waveform.posn.21.type=signal
unit.5.0.waveform.posn.22.channel=22
unit.5.0.waveform.posn.22.name=/DDR/ddr/DDR_test/DOUT<65>
unit.5.0.waveform.posn.22.type=signal
unit.5.0.waveform.posn.23.channel=23
unit.5.0.waveform.posn.23.name=/DDR/ddr/DDR_test/DOUT<64>
unit.5.0.waveform.posn.23.type=signal
unit.5.0.waveform.posn.24.channel=24
unit.5.0.waveform.posn.24.name=/DDR/ddr/DDR_test/DOUT<63>
unit.5.0.waveform.posn.24.type=signal
unit.5.0.waveform.posn.25.channel=25
unit.5.0.waveform.posn.25.name=/DDR/ddr/DDR_test/DOUT<62>
unit.5.0.waveform.posn.25.type=signal
unit.5.0.waveform.posn.26.channel=26
unit.5.0.waveform.posn.26.name=/DDR/ddr/DDR_test/DOUT<61>
unit.5.0.waveform.posn.26.type=signal
unit.5.0.waveform.posn.27.channel=27
unit.5.0.waveform.posn.27.name=/DDR/ddr/DDR_test/DOUT<60>
unit.5.0.waveform.posn.27.type=signal
unit.5.0.waveform.posn.28.channel=28
unit.5.0.waveform.posn.28.name=/DDR/ddr/DDR_test/DOUT<59>
unit.5.0.waveform.posn.28.type=signal
unit.5.0.waveform.posn.29.channel=29
unit.5.0.waveform.posn.29.name=/DDR/ddr/DDR_test/DOUT<58>
unit.5.0.waveform.posn.29.type=signal
unit.5.0.waveform.posn.3.channel=3
unit.5.0.waveform.posn.3.name=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.5.0.waveform.posn.3.type=signal
unit.5.0.waveform.posn.30.channel=30
unit.5.0.waveform.posn.30.name=/DDR/ddr/DDR_test/DOUT<57>
unit.5.0.waveform.posn.30.type=signal
unit.5.0.waveform.posn.31.channel=31
unit.5.0.waveform.posn.31.name=/DDR/ddr/DDR_test/DOUT<56>
unit.5.0.waveform.posn.31.type=signal
unit.5.0.waveform.posn.32.channel=32
unit.5.0.waveform.posn.32.name=/DDR/ddr/DDR_test/DOUT<55>
unit.5.0.waveform.posn.32.type=signal
unit.5.0.waveform.posn.33.channel=33
unit.5.0.waveform.posn.33.name=/DDR/ddr/DDR_test/DOUT<54>
unit.5.0.waveform.posn.33.type=signal
unit.5.0.waveform.posn.34.channel=34
unit.5.0.waveform.posn.34.name=/DDR/ddr/DDR_test/DOUT<53>
unit.5.0.waveform.posn.34.type=signal
unit.5.0.waveform.posn.35.channel=35
unit.5.0.waveform.posn.35.name=/DDR/ddr/DDR_test/DOUT<52>
unit.5.0.waveform.posn.35.type=signal
unit.5.0.waveform.posn.36.channel=36
unit.5.0.waveform.posn.36.name=/DDR/ddr/DDR_test/DOUT<51>
unit.5.0.waveform.posn.36.type=signal
unit.5.0.waveform.posn.37.channel=37
unit.5.0.waveform.posn.37.name=/DDR/ddr/DDR_test/DOUT<50>
unit.5.0.waveform.posn.37.type=signal
unit.5.0.waveform.posn.38.channel=38
unit.5.0.waveform.posn.38.name=/DDR/ddr/DDR_test/DOUT<49>
unit.5.0.waveform.posn.38.type=signal
unit.5.0.waveform.posn.39.channel=39
unit.5.0.waveform.posn.39.name=/DDR/ddr/DDR_test/DOUT<48>
unit.5.0.waveform.posn.39.type=signal
unit.5.0.waveform.posn.4.channel=4
unit.5.0.waveform.posn.4.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.5.0.waveform.posn.4.type=signal
unit.5.0.waveform.posn.40.channel=40
unit.5.0.waveform.posn.40.name=/DDR/ddr/DDR_test/DOUT<47>
unit.5.0.waveform.posn.40.type=signal
unit.5.0.waveform.posn.41.channel=41
unit.5.0.waveform.posn.41.name=/DDR/ddr/DDR_test/DOUT<46>
unit.5.0.waveform.posn.41.type=signal
unit.5.0.waveform.posn.42.channel=42
unit.5.0.waveform.posn.42.name=/DDR/ddr/DDR_test/DOUT<45>
unit.5.0.waveform.posn.42.type=signal
unit.5.0.waveform.posn.43.channel=43
unit.5.0.waveform.posn.43.name=/DDR/ddr/DDR_test/DOUT<44>
unit.5.0.waveform.posn.43.type=signal
unit.5.0.waveform.posn.44.channel=44
unit.5.0.waveform.posn.44.name=/DDR/ddr/DDR_test/DOUT<43>
unit.5.0.waveform.posn.44.type=signal
unit.5.0.waveform.posn.45.channel=45
unit.5.0.waveform.posn.45.name=/DDR/ddr/DDR_test/DOUT<42>
unit.5.0.waveform.posn.45.type=signal
unit.5.0.waveform.posn.46.channel=46
unit.5.0.waveform.posn.46.name=/DDR/ddr/DDR_test/DOUT<41>
unit.5.0.waveform.posn.46.type=signal
unit.5.0.waveform.posn.47.channel=47
unit.5.0.waveform.posn.47.name=/DDR/ddr/DDR_test/DOUT<40>
unit.5.0.waveform.posn.47.type=signal
unit.5.0.waveform.posn.48.channel=48
unit.5.0.waveform.posn.48.name=/DDR/ddr/DDR_test/DOUT<39>
unit.5.0.waveform.posn.48.type=signal
unit.5.0.waveform.posn.49.channel=49
unit.5.0.waveform.posn.49.name=/DDR/ddr/DDR_test/DOUT<38>
unit.5.0.waveform.posn.49.type=signal
unit.5.0.waveform.posn.5.channel=5
unit.5.0.waveform.posn.5.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.5.0.waveform.posn.5.type=signal
unit.5.0.waveform.posn.50.channel=50
unit.5.0.waveform.posn.50.name=/DDR/ddr/DDR_test/DOUT<37>
unit.5.0.waveform.posn.50.type=signal
unit.5.0.waveform.posn.51.channel=51
unit.5.0.waveform.posn.51.name=/DDR/ddr/DDR_test/DOUT<36>
unit.5.0.waveform.posn.51.type=signal
unit.5.0.waveform.posn.52.channel=52
unit.5.0.waveform.posn.52.name=/DDR/ddr/DDR_test/DOUT<35>
unit.5.0.waveform.posn.52.type=signal
unit.5.0.waveform.posn.53.channel=53
unit.5.0.waveform.posn.53.name=/DDR/ddr/DDR_test/DOUT<34>
unit.5.0.waveform.posn.53.type=signal
unit.5.0.waveform.posn.54.channel=54
unit.5.0.waveform.posn.54.name=/DDR/ddr/DDR_test/DOUT<33>
unit.5.0.waveform.posn.54.type=signal
unit.5.0.waveform.posn.55.channel=55
unit.5.0.waveform.posn.55.name=/DDR/ddr/DDR_test/DOUT<32>
unit.5.0.waveform.posn.55.type=signal
unit.5.0.waveform.posn.56.channel=56
unit.5.0.waveform.posn.56.name=/DDR/ddr/DDR_test/DOUT<31>
unit.5.0.waveform.posn.56.type=signal
unit.5.0.waveform.posn.57.channel=57
unit.5.0.waveform.posn.57.name=/DDR/ddr/DDR_test/DOUT<30>
unit.5.0.waveform.posn.57.type=signal
unit.5.0.waveform.posn.58.channel=58
unit.5.0.waveform.posn.58.name=/DDR/ddr/DDR_test/DOUT<29>
unit.5.0.waveform.posn.58.type=signal
unit.5.0.waveform.posn.59.channel=59
unit.5.0.waveform.posn.59.name=/DDR/ddr/DDR_test/DOUT<28>
unit.5.0.waveform.posn.59.type=signal
unit.5.0.waveform.posn.6.channel=6
unit.5.0.waveform.posn.6.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.5.0.waveform.posn.6.type=signal
unit.5.0.waveform.posn.60.channel=60
unit.5.0.waveform.posn.60.name=/DDR/ddr/DDR_test/DOUT<27>
unit.5.0.waveform.posn.60.type=signal
unit.5.0.waveform.posn.61.channel=61
unit.5.0.waveform.posn.61.name=/DDR/ddr/DDR_test/DOUT<26>
unit.5.0.waveform.posn.61.type=signal
unit.5.0.waveform.posn.62.channel=62
unit.5.0.waveform.posn.62.name=/DDR/ddr/DDR_test/DOUT<25>
unit.5.0.waveform.posn.62.type=signal
unit.5.0.waveform.posn.63.channel=63
unit.5.0.waveform.posn.63.name=/DDR/ddr/DDR_test/DOUT<24>
unit.5.0.waveform.posn.63.type=signal
unit.5.0.waveform.posn.64.channel=64
unit.5.0.waveform.posn.64.name=/DDR/ddr/DDR_test/DOUT<23>
unit.5.0.waveform.posn.64.type=signal
unit.5.0.waveform.posn.65.channel=65
unit.5.0.waveform.posn.65.name=/DDR/ddr/DDR_test/DOUT<22>
unit.5.0.waveform.posn.65.type=signal
unit.5.0.waveform.posn.66.channel=66
unit.5.0.waveform.posn.66.name=/DDR/ddr/DDR_test/DOUT<21>
unit.5.0.waveform.posn.66.type=signal
unit.5.0.waveform.posn.67.channel=67
unit.5.0.waveform.posn.67.name=/DDR/ddr/DDR_test/DOUT<20>
unit.5.0.waveform.posn.67.type=signal
unit.5.0.waveform.posn.68.channel=68
unit.5.0.waveform.posn.68.name=/DDR/ddr/DDR_test/DOUT<19>
unit.5.0.waveform.posn.68.type=signal
unit.5.0.waveform.posn.69.channel=69
unit.5.0.waveform.posn.69.name=/DDR/ddr/DDR_test/DOUT<18>
unit.5.0.waveform.posn.69.type=signal
unit.5.0.waveform.posn.7.channel=7
unit.5.0.waveform.posn.7.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.5.0.waveform.posn.7.type=signal
unit.5.0.waveform.posn.70.channel=70
unit.5.0.waveform.posn.70.name=/DDR/ddr/DDR_test/DOUT<17>
unit.5.0.waveform.posn.70.type=signal
unit.5.0.waveform.posn.71.channel=71
unit.5.0.waveform.posn.71.name=/DDR/ddr/DDR_test/DOUT<16>
unit.5.0.waveform.posn.71.type=signal
unit.5.0.waveform.posn.72.channel=72
unit.5.0.waveform.posn.72.name=/DDR/ddr/DDR_test/DOUT<15>
unit.5.0.waveform.posn.72.type=signal
unit.5.0.waveform.posn.73.channel=73
unit.5.0.waveform.posn.73.name=/DDR/ddr/DDR_test/DOUT<14>
unit.5.0.waveform.posn.73.type=signal
unit.5.0.waveform.posn.74.channel=74
unit.5.0.waveform.posn.74.name=/DDR/ddr/DDR_test/DOUT<13>
unit.5.0.waveform.posn.74.type=signal
unit.5.0.waveform.posn.75.channel=75
unit.5.0.waveform.posn.75.name=/DDR/ddr/DDR_test/DOUT<12>
unit.5.0.waveform.posn.75.type=signal
unit.5.0.waveform.posn.76.channel=76
unit.5.0.waveform.posn.76.name=/DDR/ddr/DDR_test/DOUT<11>
unit.5.0.waveform.posn.76.type=signal
unit.5.0.waveform.posn.77.channel=77
unit.5.0.waveform.posn.77.name=/DDR/ddr/DDR_test/DOUT<10>
unit.5.0.waveform.posn.77.type=signal
unit.5.0.waveform.posn.78.channel=78
unit.5.0.waveform.posn.78.name=/DDR/ddr/DDR_test/DOUT<9>
unit.5.0.waveform.posn.78.type=signal
unit.5.0.waveform.posn.79.channel=79
unit.5.0.waveform.posn.79.name=/DDR/ddr/DDR_test/DOUT<8>
unit.5.0.waveform.posn.79.type=signal
unit.5.0.waveform.posn.8.channel=8
unit.5.0.waveform.posn.8.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.5.0.waveform.posn.8.type=signal
unit.5.0.waveform.posn.80.channel=80
unit.5.0.waveform.posn.80.name=/DDR/ddr/DDR_test/DOUT<7>
unit.5.0.waveform.posn.80.type=signal
unit.5.0.waveform.posn.81.channel=81
unit.5.0.waveform.posn.81.name=/DDR/ddr/DDR_test/DOUT<6>
unit.5.0.waveform.posn.81.type=signal
unit.5.0.waveform.posn.82.channel=82
unit.5.0.waveform.posn.82.name=/DDR/ddr/DDR_test/DOUT<5>
unit.5.0.waveform.posn.82.type=signal
unit.5.0.waveform.posn.83.channel=83
unit.5.0.waveform.posn.83.name=/DDR/ddr/DDR_test/DOUT<4>
unit.5.0.waveform.posn.83.type=signal
unit.5.0.waveform.posn.84.channel=84
unit.5.0.waveform.posn.84.name=/DDR/ddr/DDR_test/DOUT<3>
unit.5.0.waveform.posn.84.type=signal
unit.5.0.waveform.posn.85.channel=85
unit.5.0.waveform.posn.85.name=/DDR/ddr/DDR_test/DOUT<2>
unit.5.0.waveform.posn.85.type=signal
unit.5.0.waveform.posn.86.channel=86
unit.5.0.waveform.posn.86.name=/DDR/ddr/DDR_test/DOUT<1>
unit.5.0.waveform.posn.86.type=signal
unit.5.0.waveform.posn.87.channel=87
unit.5.0.waveform.posn.87.name=/DDR/ddr/DDR_test/DOUT<0>
unit.5.0.waveform.posn.87.type=signal
unit.5.0.waveform.posn.88.channel=88
unit.5.0.waveform.posn.88.name=/DDR/ddr/DDR_test/DIN<71>
unit.5.0.waveform.posn.88.type=signal
unit.5.0.waveform.posn.89.channel=89
unit.5.0.waveform.posn.89.name=/DDR/ddr/DDR_test/DIN<70>
unit.5.0.waveform.posn.89.type=signal
unit.5.0.waveform.posn.9.channel=9
unit.5.0.waveform.posn.9.name=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.5.0.waveform.posn.9.type=signal
unit.5.0.waveform.posn.90.channel=90
unit.5.0.waveform.posn.90.name=/DDR/ddr/DDR_test/DIN<69>
unit.5.0.waveform.posn.90.type=signal
unit.5.0.waveform.posn.91.channel=91
unit.5.0.waveform.posn.91.name=/DDR/ddr/DDR_test/DIN<68>
unit.5.0.waveform.posn.91.type=signal
unit.5.0.waveform.posn.92.channel=92
unit.5.0.waveform.posn.92.name=/DDR/ddr/DDR_test/DIN<67>
unit.5.0.waveform.posn.92.type=signal
unit.5.0.waveform.posn.93.channel=93
unit.5.0.waveform.posn.93.name=/DDR/ddr/DDR_test/DIN<66>
unit.5.0.waveform.posn.93.type=signal
unit.5.0.waveform.posn.94.channel=94
unit.5.0.waveform.posn.94.name=/DDR/ddr/DDR_test/DIN<65>
unit.5.0.waveform.posn.94.type=signal
unit.5.0.waveform.posn.95.channel=95
unit.5.0.waveform.posn.95.name=/DDR/ddr/DDR_test/DIN<64>
unit.5.0.waveform.posn.95.type=signal
unit.5.0.waveform.posn.96.channel=96
unit.5.0.waveform.posn.96.name=/DDR/ddr/DDR_test/DIN<63>
unit.5.0.waveform.posn.96.type=signal
unit.5.0.waveform.posn.97.channel=97
unit.5.0.waveform.posn.97.name=/DDR/ddr/DDR_test/DIN<62>
unit.5.0.waveform.posn.97.type=signal
unit.5.0.waveform.posn.98.channel=98
unit.5.0.waveform.posn.98.name=/DDR/ddr/DDR_test/DIN<61>
unit.5.0.waveform.posn.98.type=signal
unit.5.0.waveform.posn.99.channel=99
unit.5.0.waveform.posn.99.name=/DDR/ddr/DDR_test/DIN<60>
unit.5.0.waveform.posn.99.type=signal
unit.5.1.MFBitsA0=XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.5.1.MFBitsB0=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.5.1.MFCompareA0=0
unit.5.1.MFCompareB0=999
unit.5.1.MFCount=1
unit.5.1.MFDisplay0=0
unit.5.1.MFEventType0=3
unit.5.1.SQCondition=All Data
unit.5.1.SQContiguous0=0
unit.5.1.SequencerOn=0
unit.5.1.TCActive=0
unit.5.1.TCAdvanced0=0
unit.5.1.TCCondition0_0=M0
unit.5.1.TCCondition0_1=
unit.5.1.TCConditionType0=0
unit.5.1.TCCount=1
unit.5.1.TCEventCount0=1
unit.5.1.TCEventType0=3
unit.5.1.TCName0=TriggerCondition0
unit.5.1.TCOutputEnable0=0
unit.5.1.TCOutputHigh0=1
unit.5.1.TCOutputMode0=0
unit.5.1.coretype=ILA
unit.5.1.eventCount0=1
unit.5.1.port.-1.buscount=0
unit.5.1.port.-1.channelcount=188
unit.5.1.port.-1.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.5.1.port.-1.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.0.name=DataPort[0]
unit.5.1.port.-1.s.0.orderindex=-1
unit.5.1.port.-1.s.0.visible=1
unit.5.1.port.-1.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.5.1.port.-1.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.1.name=DataPort[1]
unit.5.1.port.-1.s.1.orderindex=-1
unit.5.1.port.-1.s.1.visible=1
unit.5.1.port.-1.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.5.1.port.-1.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.10.name=DataPort[10]
unit.5.1.port.-1.s.10.orderindex=-1
unit.5.1.port.-1.s.10.visible=1
unit.5.1.port.-1.s.100.alias=/DDR/ddr/DDR_test/DIN<131>
unit.5.1.port.-1.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.100.name=DataPort[100]
unit.5.1.port.-1.s.100.orderindex=-1
unit.5.1.port.-1.s.100.visible=1
unit.5.1.port.-1.s.101.alias=/DDR/ddr/DDR_test/DIN<130>
unit.5.1.port.-1.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.101.name=DataPort[101]
unit.5.1.port.-1.s.101.orderindex=-1
unit.5.1.port.-1.s.101.visible=1
unit.5.1.port.-1.s.102.alias=/DDR/ddr/DDR_test/DIN<129>
unit.5.1.port.-1.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.102.name=DataPort[102]
unit.5.1.port.-1.s.102.orderindex=-1
unit.5.1.port.-1.s.102.visible=1
unit.5.1.port.-1.s.103.alias=/DDR/ddr/DDR_test/DIN<128>
unit.5.1.port.-1.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.103.name=DataPort[103]
unit.5.1.port.-1.s.103.orderindex=-1
unit.5.1.port.-1.s.103.visible=1
unit.5.1.port.-1.s.104.alias=/DDR/ddr/DDR_test/DIN<127>
unit.5.1.port.-1.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.104.name=DataPort[104]
unit.5.1.port.-1.s.104.orderindex=-1
unit.5.1.port.-1.s.104.visible=1
unit.5.1.port.-1.s.105.alias=/DDR/ddr/DDR_test/DIN<126>
unit.5.1.port.-1.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.105.name=DataPort[105]
unit.5.1.port.-1.s.105.orderindex=-1
unit.5.1.port.-1.s.105.visible=1
unit.5.1.port.-1.s.106.alias=/DDR/ddr/DDR_test/DIN<125>
unit.5.1.port.-1.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.106.name=DataPort[106]
unit.5.1.port.-1.s.106.orderindex=-1
unit.5.1.port.-1.s.106.visible=1
unit.5.1.port.-1.s.107.alias=/DDR/ddr/DDR_test/DIN<124>
unit.5.1.port.-1.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.107.name=DataPort[107]
unit.5.1.port.-1.s.107.orderindex=-1
unit.5.1.port.-1.s.107.visible=1
unit.5.1.port.-1.s.108.alias=/DDR/ddr/DDR_test/DIN<123>
unit.5.1.port.-1.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.108.name=DataPort[108]
unit.5.1.port.-1.s.108.orderindex=-1
unit.5.1.port.-1.s.108.visible=1
unit.5.1.port.-1.s.109.alias=/DDR/ddr/DDR_test/DIN<122>
unit.5.1.port.-1.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.109.name=DataPort[109]
unit.5.1.port.-1.s.109.orderindex=-1
unit.5.1.port.-1.s.109.visible=1
unit.5.1.port.-1.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.5.1.port.-1.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.11.name=DataPort[11]
unit.5.1.port.-1.s.11.orderindex=-1
unit.5.1.port.-1.s.11.visible=1
unit.5.1.port.-1.s.110.alias=/DDR/ddr/DDR_test/DIN<121>
unit.5.1.port.-1.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.110.name=DataPort[110]
unit.5.1.port.-1.s.110.orderindex=-1
unit.5.1.port.-1.s.110.visible=1
unit.5.1.port.-1.s.111.alias=/DDR/ddr/DDR_test/DIN<120>
unit.5.1.port.-1.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.111.name=DataPort[111]
unit.5.1.port.-1.s.111.orderindex=-1
unit.5.1.port.-1.s.111.visible=1
unit.5.1.port.-1.s.112.alias=/DDR/ddr/DDR_test/DIN<119>
unit.5.1.port.-1.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.112.name=DataPort[112]
unit.5.1.port.-1.s.112.orderindex=-1
unit.5.1.port.-1.s.112.visible=1
unit.5.1.port.-1.s.113.alias=/DDR/ddr/DDR_test/DIN<118>
unit.5.1.port.-1.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.113.name=DataPort[113]
unit.5.1.port.-1.s.113.orderindex=-1
unit.5.1.port.-1.s.113.visible=1
unit.5.1.port.-1.s.114.alias=/DDR/ddr/DDR_test/DIN<117>
unit.5.1.port.-1.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.114.name=DataPort[114]
unit.5.1.port.-1.s.114.orderindex=-1
unit.5.1.port.-1.s.114.visible=1
unit.5.1.port.-1.s.115.alias=/DDR/ddr/DDR_test/DIN<116>
unit.5.1.port.-1.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.115.name=DataPort[115]
unit.5.1.port.-1.s.115.orderindex=-1
unit.5.1.port.-1.s.115.visible=1
unit.5.1.port.-1.s.116.alias=/DDR/ddr/DDR_test/DIN<115>
unit.5.1.port.-1.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.116.name=DataPort[116]
unit.5.1.port.-1.s.116.orderindex=-1
unit.5.1.port.-1.s.116.visible=1
unit.5.1.port.-1.s.117.alias=/DDR/ddr/DDR_test/DIN<114>
unit.5.1.port.-1.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.117.name=DataPort[117]
unit.5.1.port.-1.s.117.orderindex=-1
unit.5.1.port.-1.s.117.visible=1
unit.5.1.port.-1.s.118.alias=/DDR/ddr/DDR_test/DIN<113>
unit.5.1.port.-1.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.118.name=DataPort[118]
unit.5.1.port.-1.s.118.orderindex=-1
unit.5.1.port.-1.s.118.visible=1
unit.5.1.port.-1.s.119.alias=/DDR/ddr/DDR_test/DIN<112>
unit.5.1.port.-1.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.119.name=DataPort[119]
unit.5.1.port.-1.s.119.orderindex=-1
unit.5.1.port.-1.s.119.visible=1
unit.5.1.port.-1.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.5.1.port.-1.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.12.name=DataPort[12]
unit.5.1.port.-1.s.12.orderindex=-1
unit.5.1.port.-1.s.12.visible=1
unit.5.1.port.-1.s.120.alias=/DDR/ddr/DDR_test/DIN<111>
unit.5.1.port.-1.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.120.name=DataPort[120]
unit.5.1.port.-1.s.120.orderindex=-1
unit.5.1.port.-1.s.120.visible=1
unit.5.1.port.-1.s.121.alias=/DDR/ddr/DDR_test/DIN<110>
unit.5.1.port.-1.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.121.name=DataPort[121]
unit.5.1.port.-1.s.121.orderindex=-1
unit.5.1.port.-1.s.121.visible=1
unit.5.1.port.-1.s.122.alias=/DDR/ddr/DDR_test/DIN<109>
unit.5.1.port.-1.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.122.name=DataPort[122]
unit.5.1.port.-1.s.122.orderindex=-1
unit.5.1.port.-1.s.122.visible=1
unit.5.1.port.-1.s.123.alias=/DDR/ddr/DDR_test/DIN<108>
unit.5.1.port.-1.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.123.name=DataPort[123]
unit.5.1.port.-1.s.123.orderindex=-1
unit.5.1.port.-1.s.123.visible=1
unit.5.1.port.-1.s.124.alias=/DDR/ddr/DDR_test/DIN<107>
unit.5.1.port.-1.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.124.name=DataPort[124]
unit.5.1.port.-1.s.124.orderindex=-1
unit.5.1.port.-1.s.124.visible=1
unit.5.1.port.-1.s.125.alias=/DDR/ddr/DDR_test/DIN<106>
unit.5.1.port.-1.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.125.name=DataPort[125]
unit.5.1.port.-1.s.125.orderindex=-1
unit.5.1.port.-1.s.125.visible=1
unit.5.1.port.-1.s.126.alias=/DDR/ddr/DDR_test/DIN<105>
unit.5.1.port.-1.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.126.name=DataPort[126]
unit.5.1.port.-1.s.126.orderindex=-1
unit.5.1.port.-1.s.126.visible=1
unit.5.1.port.-1.s.127.alias=/DDR/ddr/DDR_test/DIN<104>
unit.5.1.port.-1.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.127.name=DataPort[127]
unit.5.1.port.-1.s.127.orderindex=-1
unit.5.1.port.-1.s.127.visible=1
unit.5.1.port.-1.s.128.alias=/DDR/ddr/DDR_test/DIN<103>
unit.5.1.port.-1.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.128.name=DataPort[128]
unit.5.1.port.-1.s.128.orderindex=-1
unit.5.1.port.-1.s.128.visible=1
unit.5.1.port.-1.s.129.alias=/DDR/ddr/DDR_test/DIN<102>
unit.5.1.port.-1.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.129.name=DataPort[129]
unit.5.1.port.-1.s.129.orderindex=-1
unit.5.1.port.-1.s.129.visible=1
unit.5.1.port.-1.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.5.1.port.-1.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.13.name=DataPort[13]
unit.5.1.port.-1.s.13.orderindex=-1
unit.5.1.port.-1.s.13.visible=1
unit.5.1.port.-1.s.130.alias=/DDR/ddr/DDR_test/DIN<101>
unit.5.1.port.-1.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.130.name=DataPort[130]
unit.5.1.port.-1.s.130.orderindex=-1
unit.5.1.port.-1.s.130.visible=1
unit.5.1.port.-1.s.131.alias=/DDR/ddr/DDR_test/DIN<100>
unit.5.1.port.-1.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.131.name=DataPort[131]
unit.5.1.port.-1.s.131.orderindex=-1
unit.5.1.port.-1.s.131.visible=1
unit.5.1.port.-1.s.132.alias=/DDR/ddr/DDR_test/DIN<99>
unit.5.1.port.-1.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.132.name=DataPort[132]
unit.5.1.port.-1.s.132.orderindex=-1
unit.5.1.port.-1.s.132.visible=1
unit.5.1.port.-1.s.133.alias=/DDR/ddr/DDR_test/DIN<98>
unit.5.1.port.-1.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.133.name=DataPort[133]
unit.5.1.port.-1.s.133.orderindex=-1
unit.5.1.port.-1.s.133.visible=1
unit.5.1.port.-1.s.134.alias=/DDR/ddr/DDR_test/DIN<97>
unit.5.1.port.-1.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.134.name=DataPort[134]
unit.5.1.port.-1.s.134.orderindex=-1
unit.5.1.port.-1.s.134.visible=1
unit.5.1.port.-1.s.135.alias=/DDR/ddr/DDR_test/DIN<96>
unit.5.1.port.-1.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.135.name=DataPort[135]
unit.5.1.port.-1.s.135.orderindex=-1
unit.5.1.port.-1.s.135.visible=1
unit.5.1.port.-1.s.136.alias=/DDR/ddr/DDR_test/DIN<95>
unit.5.1.port.-1.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.136.name=DataPort[136]
unit.5.1.port.-1.s.136.orderindex=-1
unit.5.1.port.-1.s.136.visible=1
unit.5.1.port.-1.s.137.alias=/DDR/ddr/DDR_test/DIN<94>
unit.5.1.port.-1.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.137.name=DataPort[137]
unit.5.1.port.-1.s.137.orderindex=-1
unit.5.1.port.-1.s.137.visible=1
unit.5.1.port.-1.s.138.alias=/DDR/ddr/DDR_test/DIN<93>
unit.5.1.port.-1.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.138.name=DataPort[138]
unit.5.1.port.-1.s.138.orderindex=-1
unit.5.1.port.-1.s.138.visible=1
unit.5.1.port.-1.s.139.alias=/DDR/ddr/DDR_test/DIN<92>
unit.5.1.port.-1.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.139.name=DataPort[139]
unit.5.1.port.-1.s.139.orderindex=-1
unit.5.1.port.-1.s.139.visible=1
unit.5.1.port.-1.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.5.1.port.-1.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.14.name=DataPort[14]
unit.5.1.port.-1.s.14.orderindex=-1
unit.5.1.port.-1.s.14.visible=1
unit.5.1.port.-1.s.140.alias=/DDR/ddr/DDR_test/DIN<91>
unit.5.1.port.-1.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.140.name=DataPort[140]
unit.5.1.port.-1.s.140.orderindex=-1
unit.5.1.port.-1.s.140.visible=1
unit.5.1.port.-1.s.141.alias=/DDR/ddr/DDR_test/DIN<90>
unit.5.1.port.-1.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.141.name=DataPort[141]
unit.5.1.port.-1.s.141.orderindex=-1
unit.5.1.port.-1.s.141.visible=1
unit.5.1.port.-1.s.142.alias=/DDR/ddr/DDR_test/DIN<89>
unit.5.1.port.-1.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.142.name=DataPort[142]
unit.5.1.port.-1.s.142.orderindex=-1
unit.5.1.port.-1.s.142.visible=1
unit.5.1.port.-1.s.143.alias=/DDR/ddr/DDR_test/DIN<88>
unit.5.1.port.-1.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.143.name=DataPort[143]
unit.5.1.port.-1.s.143.orderindex=-1
unit.5.1.port.-1.s.143.visible=1
unit.5.1.port.-1.s.144.alias=/DDR/ddr/DDR_test/DIN<87>
unit.5.1.port.-1.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.144.name=DataPort[144]
unit.5.1.port.-1.s.144.orderindex=-1
unit.5.1.port.-1.s.144.visible=1
unit.5.1.port.-1.s.145.alias=/DDR/ddr/DDR_test/DIN<86>
unit.5.1.port.-1.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.145.name=DataPort[145]
unit.5.1.port.-1.s.145.orderindex=-1
unit.5.1.port.-1.s.145.visible=1
unit.5.1.port.-1.s.146.alias=/DDR/ddr/DDR_test/DIN<85>
unit.5.1.port.-1.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.146.name=DataPort[146]
unit.5.1.port.-1.s.146.orderindex=-1
unit.5.1.port.-1.s.146.visible=1
unit.5.1.port.-1.s.147.alias=/DDR/ddr/DDR_test/DIN<84>
unit.5.1.port.-1.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.147.name=DataPort[147]
unit.5.1.port.-1.s.147.orderindex=-1
unit.5.1.port.-1.s.147.visible=1
unit.5.1.port.-1.s.148.alias=/DDR/ddr/DDR_test/DIN<83>
unit.5.1.port.-1.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.148.name=DataPort[148]
unit.5.1.port.-1.s.148.orderindex=-1
unit.5.1.port.-1.s.148.visible=1
unit.5.1.port.-1.s.149.alias=/DDR/ddr/DDR_test/DIN<82>
unit.5.1.port.-1.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.149.name=DataPort[149]
unit.5.1.port.-1.s.149.orderindex=-1
unit.5.1.port.-1.s.149.visible=1
unit.5.1.port.-1.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.5.1.port.-1.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.15.name=DataPort[15]
unit.5.1.port.-1.s.15.orderindex=-1
unit.5.1.port.-1.s.15.visible=1
unit.5.1.port.-1.s.150.alias=/DDR/ddr/DDR_test/DIN<81>
unit.5.1.port.-1.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.150.name=DataPort[150]
unit.5.1.port.-1.s.150.orderindex=-1
unit.5.1.port.-1.s.150.visible=1
unit.5.1.port.-1.s.151.alias=/DDR/ddr/DDR_test/DIN<80>
unit.5.1.port.-1.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.151.name=DataPort[151]
unit.5.1.port.-1.s.151.orderindex=-1
unit.5.1.port.-1.s.151.visible=1
unit.5.1.port.-1.s.152.alias=/DDR/ddr/DDR_test/DIN<79>
unit.5.1.port.-1.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.152.name=DataPort[152]
unit.5.1.port.-1.s.152.orderindex=-1
unit.5.1.port.-1.s.152.visible=1
unit.5.1.port.-1.s.153.alias=/DDR/ddr/DDR_test/DIN<78>
unit.5.1.port.-1.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.153.name=DataPort[153]
unit.5.1.port.-1.s.153.orderindex=-1
unit.5.1.port.-1.s.153.visible=1
unit.5.1.port.-1.s.154.alias=/DDR/ddr/DDR_test/DIN<77>
unit.5.1.port.-1.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.154.name=DataPort[154]
unit.5.1.port.-1.s.154.orderindex=-1
unit.5.1.port.-1.s.154.visible=1
unit.5.1.port.-1.s.155.alias=/DDR/ddr/DDR_test/DIN<76>
unit.5.1.port.-1.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.155.name=DataPort[155]
unit.5.1.port.-1.s.155.orderindex=-1
unit.5.1.port.-1.s.155.visible=1
unit.5.1.port.-1.s.156.alias=/DDR/ddr/DDR_test/DIN<75>
unit.5.1.port.-1.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.156.name=DataPort[156]
unit.5.1.port.-1.s.156.orderindex=-1
unit.5.1.port.-1.s.156.visible=1
unit.5.1.port.-1.s.157.alias=/DDR/ddr/DDR_test/DIN<74>
unit.5.1.port.-1.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.157.name=DataPort[157]
unit.5.1.port.-1.s.157.orderindex=-1
unit.5.1.port.-1.s.157.visible=1
unit.5.1.port.-1.s.158.alias=/DDR/ddr/DDR_test/DIN<73>
unit.5.1.port.-1.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.158.name=DataPort[158]
unit.5.1.port.-1.s.158.orderindex=-1
unit.5.1.port.-1.s.158.visible=1
unit.5.1.port.-1.s.159.alias=/DDR/ddr/DDR_test/DIN<72>
unit.5.1.port.-1.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.159.name=DataPort[159]
unit.5.1.port.-1.s.159.orderindex=-1
unit.5.1.port.-1.s.159.visible=1
unit.5.1.port.-1.s.16.alias=/DDR/ddr/DDR_test/DOUT<143>
unit.5.1.port.-1.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.16.name=DataPort[16]
unit.5.1.port.-1.s.16.orderindex=-1
unit.5.1.port.-1.s.16.visible=1
unit.5.1.port.-1.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.5.1.port.-1.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.160.name=DataPort[160]
unit.5.1.port.-1.s.160.orderindex=-1
unit.5.1.port.-1.s.160.visible=1
unit.5.1.port.-1.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.5.1.port.-1.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.161.name=DataPort[161]
unit.5.1.port.-1.s.161.orderindex=-1
unit.5.1.port.-1.s.161.visible=1
unit.5.1.port.-1.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.5.1.port.-1.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.162.name=DataPort[162]
unit.5.1.port.-1.s.162.orderindex=-1
unit.5.1.port.-1.s.162.visible=1
unit.5.1.port.-1.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.5.1.port.-1.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.163.name=DataPort[163]
unit.5.1.port.-1.s.163.orderindex=-1
unit.5.1.port.-1.s.163.visible=1
unit.5.1.port.-1.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.5.1.port.-1.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.164.name=DataPort[164]
unit.5.1.port.-1.s.164.orderindex=-1
unit.5.1.port.-1.s.164.visible=1
unit.5.1.port.-1.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.5.1.port.-1.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.165.name=DataPort[165]
unit.5.1.port.-1.s.165.orderindex=-1
unit.5.1.port.-1.s.165.visible=1
unit.5.1.port.-1.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.5.1.port.-1.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.166.name=DataPort[166]
unit.5.1.port.-1.s.166.orderindex=-1
unit.5.1.port.-1.s.166.visible=1
unit.5.1.port.-1.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.5.1.port.-1.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.167.name=DataPort[167]
unit.5.1.port.-1.s.167.orderindex=-1
unit.5.1.port.-1.s.167.visible=1
unit.5.1.port.-1.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.5.1.port.-1.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.168.name=DataPort[168]
unit.5.1.port.-1.s.168.orderindex=-1
unit.5.1.port.-1.s.168.visible=1
unit.5.1.port.-1.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.5.1.port.-1.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.169.name=DataPort[169]
unit.5.1.port.-1.s.169.orderindex=-1
unit.5.1.port.-1.s.169.visible=1
unit.5.1.port.-1.s.17.alias=/DDR/ddr/DDR_test/DOUT<142>
unit.5.1.port.-1.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.17.name=DataPort[17]
unit.5.1.port.-1.s.17.orderindex=-1
unit.5.1.port.-1.s.17.visible=1
unit.5.1.port.-1.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.5.1.port.-1.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.170.name=DataPort[170]
unit.5.1.port.-1.s.170.orderindex=-1
unit.5.1.port.-1.s.170.visible=1
unit.5.1.port.-1.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.5.1.port.-1.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.171.name=DataPort[171]
unit.5.1.port.-1.s.171.orderindex=-1
unit.5.1.port.-1.s.171.visible=1
unit.5.1.port.-1.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.5.1.port.-1.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.172.name=DataPort[172]
unit.5.1.port.-1.s.172.orderindex=-1
unit.5.1.port.-1.s.172.visible=1
unit.5.1.port.-1.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.5.1.port.-1.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.173.name=DataPort[173]
unit.5.1.port.-1.s.173.orderindex=-1
unit.5.1.port.-1.s.173.visible=1
unit.5.1.port.-1.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.5.1.port.-1.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.174.name=DataPort[174]
unit.5.1.port.-1.s.174.orderindex=-1
unit.5.1.port.-1.s.174.visible=1
unit.5.1.port.-1.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.5.1.port.-1.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.175.name=DataPort[175]
unit.5.1.port.-1.s.175.orderindex=-1
unit.5.1.port.-1.s.175.visible=1
unit.5.1.port.-1.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.5.1.port.-1.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.176.name=DataPort[176]
unit.5.1.port.-1.s.176.orderindex=-1
unit.5.1.port.-1.s.176.visible=1
unit.5.1.port.-1.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.5.1.port.-1.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.177.name=DataPort[177]
unit.5.1.port.-1.s.177.orderindex=-1
unit.5.1.port.-1.s.177.visible=1
unit.5.1.port.-1.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.5.1.port.-1.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.178.name=DataPort[178]
unit.5.1.port.-1.s.178.orderindex=-1
unit.5.1.port.-1.s.178.visible=1
unit.5.1.port.-1.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.5.1.port.-1.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.179.name=DataPort[179]
unit.5.1.port.-1.s.179.orderindex=-1
unit.5.1.port.-1.s.179.visible=1
unit.5.1.port.-1.s.18.alias=/DDR/ddr/DDR_test/DOUT<141>
unit.5.1.port.-1.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.18.name=DataPort[18]
unit.5.1.port.-1.s.18.orderindex=-1
unit.5.1.port.-1.s.18.visible=1
unit.5.1.port.-1.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.5.1.port.-1.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.180.name=DataPort[180]
unit.5.1.port.-1.s.180.orderindex=-1
unit.5.1.port.-1.s.180.visible=1
unit.5.1.port.-1.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.5.1.port.-1.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.181.name=DataPort[181]
unit.5.1.port.-1.s.181.orderindex=-1
unit.5.1.port.-1.s.181.visible=1
unit.5.1.port.-1.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.5.1.port.-1.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.182.name=DataPort[182]
unit.5.1.port.-1.s.182.orderindex=-1
unit.5.1.port.-1.s.182.visible=1
unit.5.1.port.-1.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.5.1.port.-1.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.183.name=DataPort[183]
unit.5.1.port.-1.s.183.orderindex=-1
unit.5.1.port.-1.s.183.visible=1
unit.5.1.port.-1.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.5.1.port.-1.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.184.name=DataPort[184]
unit.5.1.port.-1.s.184.orderindex=-1
unit.5.1.port.-1.s.184.visible=1
unit.5.1.port.-1.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.5.1.port.-1.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.185.name=DataPort[185]
unit.5.1.port.-1.s.185.orderindex=-1
unit.5.1.port.-1.s.185.visible=1
unit.5.1.port.-1.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.5.1.port.-1.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.186.name=DataPort[186]
unit.5.1.port.-1.s.186.orderindex=-1
unit.5.1.port.-1.s.186.visible=1
unit.5.1.port.-1.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.5.1.port.-1.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.187.name=DataPort[187]
unit.5.1.port.-1.s.187.orderindex=-1
unit.5.1.port.-1.s.187.visible=1
unit.5.1.port.-1.s.19.alias=/DDR/ddr/DDR_test/DOUT<140>
unit.5.1.port.-1.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.19.name=DataPort[19]
unit.5.1.port.-1.s.19.orderindex=-1
unit.5.1.port.-1.s.19.visible=1
unit.5.1.port.-1.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.5.1.port.-1.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.2.name=DataPort[2]
unit.5.1.port.-1.s.2.orderindex=-1
unit.5.1.port.-1.s.2.visible=1
unit.5.1.port.-1.s.20.alias=/DDR/ddr/DDR_test/DOUT<139>
unit.5.1.port.-1.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.20.name=DataPort[20]
unit.5.1.port.-1.s.20.orderindex=-1
unit.5.1.port.-1.s.20.visible=1
unit.5.1.port.-1.s.21.alias=/DDR/ddr/DDR_test/DOUT<138>
unit.5.1.port.-1.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.21.name=DataPort[21]
unit.5.1.port.-1.s.21.orderindex=-1
unit.5.1.port.-1.s.21.visible=1
unit.5.1.port.-1.s.22.alias=/DDR/ddr/DDR_test/DOUT<137>
unit.5.1.port.-1.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.22.name=DataPort[22]
unit.5.1.port.-1.s.22.orderindex=-1
unit.5.1.port.-1.s.22.visible=1
unit.5.1.port.-1.s.23.alias=/DDR/ddr/DDR_test/DOUT<136>
unit.5.1.port.-1.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.23.name=DataPort[23]
unit.5.1.port.-1.s.23.orderindex=-1
unit.5.1.port.-1.s.23.visible=1
unit.5.1.port.-1.s.24.alias=/DDR/ddr/DDR_test/DOUT<135>
unit.5.1.port.-1.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.24.name=DataPort[24]
unit.5.1.port.-1.s.24.orderindex=-1
unit.5.1.port.-1.s.24.visible=1
unit.5.1.port.-1.s.25.alias=/DDR/ddr/DDR_test/DOUT<134>
unit.5.1.port.-1.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.25.name=DataPort[25]
unit.5.1.port.-1.s.25.orderindex=-1
unit.5.1.port.-1.s.25.visible=1
unit.5.1.port.-1.s.26.alias=/DDR/ddr/DDR_test/DOUT<133>
unit.5.1.port.-1.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.26.name=DataPort[26]
unit.5.1.port.-1.s.26.orderindex=-1
unit.5.1.port.-1.s.26.visible=1
unit.5.1.port.-1.s.27.alias=/DDR/ddr/DDR_test/DOUT<132>
unit.5.1.port.-1.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.27.name=DataPort[27]
unit.5.1.port.-1.s.27.orderindex=-1
unit.5.1.port.-1.s.27.visible=1
unit.5.1.port.-1.s.28.alias=/DDR/ddr/DDR_test/DOUT<131>
unit.5.1.port.-1.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.28.name=DataPort[28]
unit.5.1.port.-1.s.28.orderindex=-1
unit.5.1.port.-1.s.28.visible=1
unit.5.1.port.-1.s.29.alias=/DDR/ddr/DDR_test/DOUT<130>
unit.5.1.port.-1.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.29.name=DataPort[29]
unit.5.1.port.-1.s.29.orderindex=-1
unit.5.1.port.-1.s.29.visible=1
unit.5.1.port.-1.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.5.1.port.-1.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.3.name=DataPort[3]
unit.5.1.port.-1.s.3.orderindex=-1
unit.5.1.port.-1.s.3.visible=1
unit.5.1.port.-1.s.30.alias=/DDR/ddr/DDR_test/DOUT<129>
unit.5.1.port.-1.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.30.name=DataPort[30]
unit.5.1.port.-1.s.30.orderindex=-1
unit.5.1.port.-1.s.30.visible=1
unit.5.1.port.-1.s.31.alias=/DDR/ddr/DDR_test/DOUT<128>
unit.5.1.port.-1.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.31.name=DataPort[31]
unit.5.1.port.-1.s.31.orderindex=-1
unit.5.1.port.-1.s.31.visible=1
unit.5.1.port.-1.s.32.alias=/DDR/ddr/DDR_test/DOUT<127>
unit.5.1.port.-1.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.32.name=DataPort[32]
unit.5.1.port.-1.s.32.orderindex=-1
unit.5.1.port.-1.s.32.visible=1
unit.5.1.port.-1.s.33.alias=/DDR/ddr/DDR_test/DOUT<126>
unit.5.1.port.-1.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.33.name=DataPort[33]
unit.5.1.port.-1.s.33.orderindex=-1
unit.5.1.port.-1.s.33.visible=1
unit.5.1.port.-1.s.34.alias=/DDR/ddr/DDR_test/DOUT<125>
unit.5.1.port.-1.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.34.name=DataPort[34]
unit.5.1.port.-1.s.34.orderindex=-1
unit.5.1.port.-1.s.34.visible=1
unit.5.1.port.-1.s.35.alias=/DDR/ddr/DDR_test/DOUT<124>
unit.5.1.port.-1.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.35.name=DataPort[35]
unit.5.1.port.-1.s.35.orderindex=-1
unit.5.1.port.-1.s.35.visible=1
unit.5.1.port.-1.s.36.alias=/DDR/ddr/DDR_test/DOUT<123>
unit.5.1.port.-1.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.36.name=DataPort[36]
unit.5.1.port.-1.s.36.orderindex=-1
unit.5.1.port.-1.s.36.visible=1
unit.5.1.port.-1.s.37.alias=/DDR/ddr/DDR_test/DOUT<122>
unit.5.1.port.-1.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.37.name=DataPort[37]
unit.5.1.port.-1.s.37.orderindex=-1
unit.5.1.port.-1.s.37.visible=1
unit.5.1.port.-1.s.38.alias=/DDR/ddr/DDR_test/DOUT<121>
unit.5.1.port.-1.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.38.name=DataPort[38]
unit.5.1.port.-1.s.38.orderindex=-1
unit.5.1.port.-1.s.38.visible=1
unit.5.1.port.-1.s.39.alias=/DDR/ddr/DDR_test/DOUT<120>
unit.5.1.port.-1.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.39.name=DataPort[39]
unit.5.1.port.-1.s.39.orderindex=-1
unit.5.1.port.-1.s.39.visible=1
unit.5.1.port.-1.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.5.1.port.-1.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.4.name=DataPort[4]
unit.5.1.port.-1.s.4.orderindex=-1
unit.5.1.port.-1.s.4.visible=1
unit.5.1.port.-1.s.40.alias=/DDR/ddr/DDR_test/DOUT<119>
unit.5.1.port.-1.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.40.name=DataPort[40]
unit.5.1.port.-1.s.40.orderindex=-1
unit.5.1.port.-1.s.40.visible=1
unit.5.1.port.-1.s.41.alias=/DDR/ddr/DDR_test/DOUT<118>
unit.5.1.port.-1.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.41.name=DataPort[41]
unit.5.1.port.-1.s.41.orderindex=-1
unit.5.1.port.-1.s.41.visible=1
unit.5.1.port.-1.s.42.alias=/DDR/ddr/DDR_test/DOUT<117>
unit.5.1.port.-1.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.42.name=DataPort[42]
unit.5.1.port.-1.s.42.orderindex=-1
unit.5.1.port.-1.s.42.visible=1
unit.5.1.port.-1.s.43.alias=/DDR/ddr/DDR_test/DOUT<116>
unit.5.1.port.-1.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.43.name=DataPort[43]
unit.5.1.port.-1.s.43.orderindex=-1
unit.5.1.port.-1.s.43.visible=1
unit.5.1.port.-1.s.44.alias=/DDR/ddr/DDR_test/DOUT<115>
unit.5.1.port.-1.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.44.name=DataPort[44]
unit.5.1.port.-1.s.44.orderindex=-1
unit.5.1.port.-1.s.44.visible=1
unit.5.1.port.-1.s.45.alias=/DDR/ddr/DDR_test/DOUT<114>
unit.5.1.port.-1.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.45.name=DataPort[45]
unit.5.1.port.-1.s.45.orderindex=-1
unit.5.1.port.-1.s.45.visible=1
unit.5.1.port.-1.s.46.alias=/DDR/ddr/DDR_test/DOUT<113>
unit.5.1.port.-1.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.46.name=DataPort[46]
unit.5.1.port.-1.s.46.orderindex=-1
unit.5.1.port.-1.s.46.visible=1
unit.5.1.port.-1.s.47.alias=/DDR/ddr/DDR_test/DOUT<112>
unit.5.1.port.-1.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.47.name=DataPort[47]
unit.5.1.port.-1.s.47.orderindex=-1
unit.5.1.port.-1.s.47.visible=1
unit.5.1.port.-1.s.48.alias=/DDR/ddr/DDR_test/DOUT<111>
unit.5.1.port.-1.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.48.name=DataPort[48]
unit.5.1.port.-1.s.48.orderindex=-1
unit.5.1.port.-1.s.48.visible=1
unit.5.1.port.-1.s.49.alias=/DDR/ddr/DDR_test/DOUT<110>
unit.5.1.port.-1.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.49.name=DataPort[49]
unit.5.1.port.-1.s.49.orderindex=-1
unit.5.1.port.-1.s.49.visible=1
unit.5.1.port.-1.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.5.1.port.-1.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.5.name=DataPort[5]
unit.5.1.port.-1.s.5.orderindex=-1
unit.5.1.port.-1.s.5.visible=1
unit.5.1.port.-1.s.50.alias=/DDR/ddr/DDR_test/DOUT<109>
unit.5.1.port.-1.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.50.name=DataPort[50]
unit.5.1.port.-1.s.50.orderindex=-1
unit.5.1.port.-1.s.50.visible=1
unit.5.1.port.-1.s.51.alias=/DDR/ddr/DDR_test/DOUT<108>
unit.5.1.port.-1.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.51.name=DataPort[51]
unit.5.1.port.-1.s.51.orderindex=-1
unit.5.1.port.-1.s.51.visible=1
unit.5.1.port.-1.s.52.alias=/DDR/ddr/DDR_test/DOUT<107>
unit.5.1.port.-1.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.52.name=DataPort[52]
unit.5.1.port.-1.s.52.orderindex=-1
unit.5.1.port.-1.s.52.visible=1
unit.5.1.port.-1.s.53.alias=/DDR/ddr/DDR_test/DOUT<106>
unit.5.1.port.-1.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.53.name=DataPort[53]
unit.5.1.port.-1.s.53.orderindex=-1
unit.5.1.port.-1.s.53.visible=1
unit.5.1.port.-1.s.54.alias=/DDR/ddr/DDR_test/DOUT<105>
unit.5.1.port.-1.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.54.name=DataPort[54]
unit.5.1.port.-1.s.54.orderindex=-1
unit.5.1.port.-1.s.54.visible=1
unit.5.1.port.-1.s.55.alias=/DDR/ddr/DDR_test/DOUT<104>
unit.5.1.port.-1.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.55.name=DataPort[55]
unit.5.1.port.-1.s.55.orderindex=-1
unit.5.1.port.-1.s.55.visible=1
unit.5.1.port.-1.s.56.alias=/DDR/ddr/DDR_test/DOUT<103>
unit.5.1.port.-1.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.56.name=DataPort[56]
unit.5.1.port.-1.s.56.orderindex=-1
unit.5.1.port.-1.s.56.visible=1
unit.5.1.port.-1.s.57.alias=/DDR/ddr/DDR_test/DOUT<102>
unit.5.1.port.-1.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.57.name=DataPort[57]
unit.5.1.port.-1.s.57.orderindex=-1
unit.5.1.port.-1.s.57.visible=1
unit.5.1.port.-1.s.58.alias=/DDR/ddr/DDR_test/DOUT<101>
unit.5.1.port.-1.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.58.name=DataPort[58]
unit.5.1.port.-1.s.58.orderindex=-1
unit.5.1.port.-1.s.58.visible=1
unit.5.1.port.-1.s.59.alias=/DDR/ddr/DDR_test/DOUT<100>
unit.5.1.port.-1.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.59.name=DataPort[59]
unit.5.1.port.-1.s.59.orderindex=-1
unit.5.1.port.-1.s.59.visible=1
unit.5.1.port.-1.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.5.1.port.-1.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.6.name=DataPort[6]
unit.5.1.port.-1.s.6.orderindex=-1
unit.5.1.port.-1.s.6.visible=1
unit.5.1.port.-1.s.60.alias=/DDR/ddr/DDR_test/DOUT<99>
unit.5.1.port.-1.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.60.name=DataPort[60]
unit.5.1.port.-1.s.60.orderindex=-1
unit.5.1.port.-1.s.60.visible=1
unit.5.1.port.-1.s.61.alias=/DDR/ddr/DDR_test/DOUT<98>
unit.5.1.port.-1.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.61.name=DataPort[61]
unit.5.1.port.-1.s.61.orderindex=-1
unit.5.1.port.-1.s.61.visible=1
unit.5.1.port.-1.s.62.alias=/DDR/ddr/DDR_test/DOUT<97>
unit.5.1.port.-1.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.62.name=DataPort[62]
unit.5.1.port.-1.s.62.orderindex=-1
unit.5.1.port.-1.s.62.visible=1
unit.5.1.port.-1.s.63.alias=/DDR/ddr/DDR_test/DOUT<96>
unit.5.1.port.-1.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.63.name=DataPort[63]
unit.5.1.port.-1.s.63.orderindex=-1
unit.5.1.port.-1.s.63.visible=1
unit.5.1.port.-1.s.64.alias=/DDR/ddr/DDR_test/DOUT<95>
unit.5.1.port.-1.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.64.name=DataPort[64]
unit.5.1.port.-1.s.64.orderindex=-1
unit.5.1.port.-1.s.64.visible=1
unit.5.1.port.-1.s.65.alias=/DDR/ddr/DDR_test/DOUT<94>
unit.5.1.port.-1.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.65.name=DataPort[65]
unit.5.1.port.-1.s.65.orderindex=-1
unit.5.1.port.-1.s.65.visible=1
unit.5.1.port.-1.s.66.alias=/DDR/ddr/DDR_test/DOUT<93>
unit.5.1.port.-1.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.66.name=DataPort[66]
unit.5.1.port.-1.s.66.orderindex=-1
unit.5.1.port.-1.s.66.visible=1
unit.5.1.port.-1.s.67.alias=/DDR/ddr/DDR_test/DOUT<92>
unit.5.1.port.-1.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.67.name=DataPort[67]
unit.5.1.port.-1.s.67.orderindex=-1
unit.5.1.port.-1.s.67.visible=1
unit.5.1.port.-1.s.68.alias=/DDR/ddr/DDR_test/DOUT<91>
unit.5.1.port.-1.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.68.name=DataPort[68]
unit.5.1.port.-1.s.68.orderindex=-1
unit.5.1.port.-1.s.68.visible=1
unit.5.1.port.-1.s.69.alias=/DDR/ddr/DDR_test/DOUT<90>
unit.5.1.port.-1.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.69.name=DataPort[69]
unit.5.1.port.-1.s.69.orderindex=-1
unit.5.1.port.-1.s.69.visible=1
unit.5.1.port.-1.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.5.1.port.-1.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.7.name=DataPort[7]
unit.5.1.port.-1.s.7.orderindex=-1
unit.5.1.port.-1.s.7.visible=1
unit.5.1.port.-1.s.70.alias=/DDR/ddr/DDR_test/DOUT<89>
unit.5.1.port.-1.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.70.name=DataPort[70]
unit.5.1.port.-1.s.70.orderindex=-1
unit.5.1.port.-1.s.70.visible=1
unit.5.1.port.-1.s.71.alias=/DDR/ddr/DDR_test/DOUT<88>
unit.5.1.port.-1.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.71.name=DataPort[71]
unit.5.1.port.-1.s.71.orderindex=-1
unit.5.1.port.-1.s.71.visible=1
unit.5.1.port.-1.s.72.alias=/DDR/ddr/DDR_test/DOUT<87>
unit.5.1.port.-1.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.72.name=DataPort[72]
unit.5.1.port.-1.s.72.orderindex=-1
unit.5.1.port.-1.s.72.visible=1
unit.5.1.port.-1.s.73.alias=/DDR/ddr/DDR_test/DOUT<86>
unit.5.1.port.-1.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.73.name=DataPort[73]
unit.5.1.port.-1.s.73.orderindex=-1
unit.5.1.port.-1.s.73.visible=1
unit.5.1.port.-1.s.74.alias=/DDR/ddr/DDR_test/DOUT<85>
unit.5.1.port.-1.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.74.name=DataPort[74]
unit.5.1.port.-1.s.74.orderindex=-1
unit.5.1.port.-1.s.74.visible=1
unit.5.1.port.-1.s.75.alias=/DDR/ddr/DDR_test/DOUT<84>
unit.5.1.port.-1.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.75.name=DataPort[75]
unit.5.1.port.-1.s.75.orderindex=-1
unit.5.1.port.-1.s.75.visible=1
unit.5.1.port.-1.s.76.alias=/DDR/ddr/DDR_test/DOUT<83>
unit.5.1.port.-1.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.76.name=DataPort[76]
unit.5.1.port.-1.s.76.orderindex=-1
unit.5.1.port.-1.s.76.visible=1
unit.5.1.port.-1.s.77.alias=/DDR/ddr/DDR_test/DOUT<82>
unit.5.1.port.-1.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.77.name=DataPort[77]
unit.5.1.port.-1.s.77.orderindex=-1
unit.5.1.port.-1.s.77.visible=1
unit.5.1.port.-1.s.78.alias=/DDR/ddr/DDR_test/DOUT<81>
unit.5.1.port.-1.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.78.name=DataPort[78]
unit.5.1.port.-1.s.78.orderindex=-1
unit.5.1.port.-1.s.78.visible=1
unit.5.1.port.-1.s.79.alias=/DDR/ddr/DDR_test/DOUT<80>
unit.5.1.port.-1.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.79.name=DataPort[79]
unit.5.1.port.-1.s.79.orderindex=-1
unit.5.1.port.-1.s.79.visible=1
unit.5.1.port.-1.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.5.1.port.-1.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.8.name=DataPort[8]
unit.5.1.port.-1.s.8.orderindex=-1
unit.5.1.port.-1.s.8.visible=1
unit.5.1.port.-1.s.80.alias=/DDR/ddr/DDR_test/DOUT<79>
unit.5.1.port.-1.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.80.name=DataPort[80]
unit.5.1.port.-1.s.80.orderindex=-1
unit.5.1.port.-1.s.80.visible=1
unit.5.1.port.-1.s.81.alias=/DDR/ddr/DDR_test/DOUT<78>
unit.5.1.port.-1.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.81.name=DataPort[81]
unit.5.1.port.-1.s.81.orderindex=-1
unit.5.1.port.-1.s.81.visible=1
unit.5.1.port.-1.s.82.alias=/DDR/ddr/DDR_test/DOUT<77>
unit.5.1.port.-1.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.82.name=DataPort[82]
unit.5.1.port.-1.s.82.orderindex=-1
unit.5.1.port.-1.s.82.visible=1
unit.5.1.port.-1.s.83.alias=/DDR/ddr/DDR_test/DOUT<76>
unit.5.1.port.-1.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.83.name=DataPort[83]
unit.5.1.port.-1.s.83.orderindex=-1
unit.5.1.port.-1.s.83.visible=1
unit.5.1.port.-1.s.84.alias=/DDR/ddr/DDR_test/DOUT<75>
unit.5.1.port.-1.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.84.name=DataPort[84]
unit.5.1.port.-1.s.84.orderindex=-1
unit.5.1.port.-1.s.84.visible=1
unit.5.1.port.-1.s.85.alias=/DDR/ddr/DDR_test/DOUT<74>
unit.5.1.port.-1.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.85.name=DataPort[85]
unit.5.1.port.-1.s.85.orderindex=-1
unit.5.1.port.-1.s.85.visible=1
unit.5.1.port.-1.s.86.alias=/DDR/ddr/DDR_test/DOUT<73>
unit.5.1.port.-1.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.86.name=DataPort[86]
unit.5.1.port.-1.s.86.orderindex=-1
unit.5.1.port.-1.s.86.visible=1
unit.5.1.port.-1.s.87.alias=/DDR/ddr/DDR_test/DOUT<72>
unit.5.1.port.-1.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.87.name=DataPort[87]
unit.5.1.port.-1.s.87.orderindex=-1
unit.5.1.port.-1.s.87.visible=1
unit.5.1.port.-1.s.88.alias=/DDR/ddr/DDR_test/DIN<143>
unit.5.1.port.-1.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.88.name=DataPort[88]
unit.5.1.port.-1.s.88.orderindex=-1
unit.5.1.port.-1.s.88.visible=1
unit.5.1.port.-1.s.89.alias=/DDR/ddr/DDR_test/DIN<142>
unit.5.1.port.-1.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.89.name=DataPort[89]
unit.5.1.port.-1.s.89.orderindex=-1
unit.5.1.port.-1.s.89.visible=1
unit.5.1.port.-1.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.5.1.port.-1.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.9.name=DataPort[9]
unit.5.1.port.-1.s.9.orderindex=-1
unit.5.1.port.-1.s.9.visible=1
unit.5.1.port.-1.s.90.alias=/DDR/ddr/DDR_test/DIN<141>
unit.5.1.port.-1.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.90.name=DataPort[90]
unit.5.1.port.-1.s.90.orderindex=-1
unit.5.1.port.-1.s.90.visible=1
unit.5.1.port.-1.s.91.alias=/DDR/ddr/DDR_test/DIN<140>
unit.5.1.port.-1.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.91.name=DataPort[91]
unit.5.1.port.-1.s.91.orderindex=-1
unit.5.1.port.-1.s.91.visible=1
unit.5.1.port.-1.s.92.alias=/DDR/ddr/DDR_test/DIN<139>
unit.5.1.port.-1.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.92.name=DataPort[92]
unit.5.1.port.-1.s.92.orderindex=-1
unit.5.1.port.-1.s.92.visible=1
unit.5.1.port.-1.s.93.alias=/DDR/ddr/DDR_test/DIN<138>
unit.5.1.port.-1.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.93.name=DataPort[93]
unit.5.1.port.-1.s.93.orderindex=-1
unit.5.1.port.-1.s.93.visible=1
unit.5.1.port.-1.s.94.alias=/DDR/ddr/DDR_test/DIN<137>
unit.5.1.port.-1.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.94.name=DataPort[94]
unit.5.1.port.-1.s.94.orderindex=-1
unit.5.1.port.-1.s.94.visible=1
unit.5.1.port.-1.s.95.alias=/DDR/ddr/DDR_test/DIN<136>
unit.5.1.port.-1.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.95.name=DataPort[95]
unit.5.1.port.-1.s.95.orderindex=-1
unit.5.1.port.-1.s.95.visible=1
unit.5.1.port.-1.s.96.alias=/DDR/ddr/DDR_test/DIN<135>
unit.5.1.port.-1.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.96.name=DataPort[96]
unit.5.1.port.-1.s.96.orderindex=-1
unit.5.1.port.-1.s.96.visible=1
unit.5.1.port.-1.s.97.alias=/DDR/ddr/DDR_test/DIN<134>
unit.5.1.port.-1.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.97.name=DataPort[97]
unit.5.1.port.-1.s.97.orderindex=-1
unit.5.1.port.-1.s.97.visible=1
unit.5.1.port.-1.s.98.alias=/DDR/ddr/DDR_test/DIN<133>
unit.5.1.port.-1.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.98.name=DataPort[98]
unit.5.1.port.-1.s.98.orderindex=-1
unit.5.1.port.-1.s.98.visible=1
unit.5.1.port.-1.s.99.alias=/DDR/ddr/DDR_test/DIN<132>
unit.5.1.port.-1.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.-1.s.99.name=DataPort[99]
unit.5.1.port.-1.s.99.orderindex=-1
unit.5.1.port.-1.s.99.visible=1
unit.5.1.port.0.b.0.alias=
unit.5.1.port.0.b.0.channellist=0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187
unit.5.1.port.0.b.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.b.0.name=TriggerPort0
unit.5.1.port.0.b.0.orderindex=-1
unit.5.1.port.0.b.0.radix=Hex
unit.5.1.port.0.b.0.signedOffset=0.0
unit.5.1.port.0.b.0.signedPrecision=0
unit.5.1.port.0.b.0.signedScaleFactor=1.0
unit.5.1.port.0.b.0.unsignedOffset=0.0
unit.5.1.port.0.b.0.unsignedPrecision=0
unit.5.1.port.0.b.0.unsignedScaleFactor=1.0
unit.5.1.port.0.b.0.visible=1
unit.5.1.port.0.buscount=1
unit.5.1.port.0.channelcount=188
unit.5.1.port.0.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.5.1.port.0.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.0.name=TriggerPort0[0]
unit.5.1.port.0.s.0.orderindex=-1
unit.5.1.port.0.s.0.visible=1
unit.5.1.port.0.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.5.1.port.0.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.1.name=TriggerPort0[1]
unit.5.1.port.0.s.1.orderindex=-1
unit.5.1.port.0.s.1.visible=1
unit.5.1.port.0.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.5.1.port.0.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.10.name=TriggerPort0[10]
unit.5.1.port.0.s.10.orderindex=-1
unit.5.1.port.0.s.10.visible=1
unit.5.1.port.0.s.100.alias=/DDR/ddr/DDR_test/DIN<131>
unit.5.1.port.0.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.100.name=TriggerPort0[100]
unit.5.1.port.0.s.100.orderindex=-1
unit.5.1.port.0.s.100.visible=1
unit.5.1.port.0.s.101.alias=/DDR/ddr/DDR_test/DIN<130>
unit.5.1.port.0.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.101.name=TriggerPort0[101]
unit.5.1.port.0.s.101.orderindex=-1
unit.5.1.port.0.s.101.visible=1
unit.5.1.port.0.s.102.alias=/DDR/ddr/DDR_test/DIN<129>
unit.5.1.port.0.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.102.name=TriggerPort0[102]
unit.5.1.port.0.s.102.orderindex=-1
unit.5.1.port.0.s.102.visible=1
unit.5.1.port.0.s.103.alias=/DDR/ddr/DDR_test/DIN<128>
unit.5.1.port.0.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.103.name=TriggerPort0[103]
unit.5.1.port.0.s.103.orderindex=-1
unit.5.1.port.0.s.103.visible=1
unit.5.1.port.0.s.104.alias=/DDR/ddr/DDR_test/DIN<127>
unit.5.1.port.0.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.104.name=TriggerPort0[104]
unit.5.1.port.0.s.104.orderindex=-1
unit.5.1.port.0.s.104.visible=1
unit.5.1.port.0.s.105.alias=/DDR/ddr/DDR_test/DIN<126>
unit.5.1.port.0.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.105.name=TriggerPort0[105]
unit.5.1.port.0.s.105.orderindex=-1
unit.5.1.port.0.s.105.visible=1
unit.5.1.port.0.s.106.alias=/DDR/ddr/DDR_test/DIN<125>
unit.5.1.port.0.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.106.name=TriggerPort0[106]
unit.5.1.port.0.s.106.orderindex=-1
unit.5.1.port.0.s.106.visible=1
unit.5.1.port.0.s.107.alias=/DDR/ddr/DDR_test/DIN<124>
unit.5.1.port.0.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.107.name=TriggerPort0[107]
unit.5.1.port.0.s.107.orderindex=-1
unit.5.1.port.0.s.107.visible=1
unit.5.1.port.0.s.108.alias=/DDR/ddr/DDR_test/DIN<123>
unit.5.1.port.0.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.108.name=TriggerPort0[108]
unit.5.1.port.0.s.108.orderindex=-1
unit.5.1.port.0.s.108.visible=1
unit.5.1.port.0.s.109.alias=/DDR/ddr/DDR_test/DIN<122>
unit.5.1.port.0.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.109.name=TriggerPort0[109]
unit.5.1.port.0.s.109.orderindex=-1
unit.5.1.port.0.s.109.visible=1
unit.5.1.port.0.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.5.1.port.0.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.11.name=TriggerPort0[11]
unit.5.1.port.0.s.11.orderindex=-1
unit.5.1.port.0.s.11.visible=1
unit.5.1.port.0.s.110.alias=/DDR/ddr/DDR_test/DIN<121>
unit.5.1.port.0.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.110.name=TriggerPort0[110]
unit.5.1.port.0.s.110.orderindex=-1
unit.5.1.port.0.s.110.visible=1
unit.5.1.port.0.s.111.alias=/DDR/ddr/DDR_test/DIN<120>
unit.5.1.port.0.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.111.name=TriggerPort0[111]
unit.5.1.port.0.s.111.orderindex=-1
unit.5.1.port.0.s.111.visible=1
unit.5.1.port.0.s.112.alias=/DDR/ddr/DDR_test/DIN<119>
unit.5.1.port.0.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.112.name=TriggerPort0[112]
unit.5.1.port.0.s.112.orderindex=-1
unit.5.1.port.0.s.112.visible=1
unit.5.1.port.0.s.113.alias=/DDR/ddr/DDR_test/DIN<118>
unit.5.1.port.0.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.113.name=TriggerPort0[113]
unit.5.1.port.0.s.113.orderindex=-1
unit.5.1.port.0.s.113.visible=1
unit.5.1.port.0.s.114.alias=/DDR/ddr/DDR_test/DIN<117>
unit.5.1.port.0.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.114.name=TriggerPort0[114]
unit.5.1.port.0.s.114.orderindex=-1
unit.5.1.port.0.s.114.visible=1
unit.5.1.port.0.s.115.alias=/DDR/ddr/DDR_test/DIN<116>
unit.5.1.port.0.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.115.name=TriggerPort0[115]
unit.5.1.port.0.s.115.orderindex=-1
unit.5.1.port.0.s.115.visible=1
unit.5.1.port.0.s.116.alias=/DDR/ddr/DDR_test/DIN<115>
unit.5.1.port.0.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.116.name=TriggerPort0[116]
unit.5.1.port.0.s.116.orderindex=-1
unit.5.1.port.0.s.116.visible=1
unit.5.1.port.0.s.117.alias=/DDR/ddr/DDR_test/DIN<114>
unit.5.1.port.0.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.117.name=TriggerPort0[117]
unit.5.1.port.0.s.117.orderindex=-1
unit.5.1.port.0.s.117.visible=1
unit.5.1.port.0.s.118.alias=/DDR/ddr/DDR_test/DIN<113>
unit.5.1.port.0.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.118.name=TriggerPort0[118]
unit.5.1.port.0.s.118.orderindex=-1
unit.5.1.port.0.s.118.visible=1
unit.5.1.port.0.s.119.alias=/DDR/ddr/DDR_test/DIN<112>
unit.5.1.port.0.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.119.name=TriggerPort0[119]
unit.5.1.port.0.s.119.orderindex=-1
unit.5.1.port.0.s.119.visible=1
unit.5.1.port.0.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.5.1.port.0.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.12.name=TriggerPort0[12]
unit.5.1.port.0.s.12.orderindex=-1
unit.5.1.port.0.s.12.visible=1
unit.5.1.port.0.s.120.alias=/DDR/ddr/DDR_test/DIN<111>
unit.5.1.port.0.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.120.name=TriggerPort0[120]
unit.5.1.port.0.s.120.orderindex=-1
unit.5.1.port.0.s.120.visible=1
unit.5.1.port.0.s.121.alias=/DDR/ddr/DDR_test/DIN<110>
unit.5.1.port.0.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.121.name=TriggerPort0[121]
unit.5.1.port.0.s.121.orderindex=-1
unit.5.1.port.0.s.121.visible=1
unit.5.1.port.0.s.122.alias=/DDR/ddr/DDR_test/DIN<109>
unit.5.1.port.0.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.122.name=TriggerPort0[122]
unit.5.1.port.0.s.122.orderindex=-1
unit.5.1.port.0.s.122.visible=1
unit.5.1.port.0.s.123.alias=/DDR/ddr/DDR_test/DIN<108>
unit.5.1.port.0.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.123.name=TriggerPort0[123]
unit.5.1.port.0.s.123.orderindex=-1
unit.5.1.port.0.s.123.visible=1
unit.5.1.port.0.s.124.alias=/DDR/ddr/DDR_test/DIN<107>
unit.5.1.port.0.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.124.name=TriggerPort0[124]
unit.5.1.port.0.s.124.orderindex=-1
unit.5.1.port.0.s.124.visible=1
unit.5.1.port.0.s.125.alias=/DDR/ddr/DDR_test/DIN<106>
unit.5.1.port.0.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.125.name=TriggerPort0[125]
unit.5.1.port.0.s.125.orderindex=-1
unit.5.1.port.0.s.125.visible=1
unit.5.1.port.0.s.126.alias=/DDR/ddr/DDR_test/DIN<105>
unit.5.1.port.0.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.126.name=TriggerPort0[126]
unit.5.1.port.0.s.126.orderindex=-1
unit.5.1.port.0.s.126.visible=1
unit.5.1.port.0.s.127.alias=/DDR/ddr/DDR_test/DIN<104>
unit.5.1.port.0.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.127.name=TriggerPort0[127]
unit.5.1.port.0.s.127.orderindex=-1
unit.5.1.port.0.s.127.visible=1
unit.5.1.port.0.s.128.alias=/DDR/ddr/DDR_test/DIN<103>
unit.5.1.port.0.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.128.name=TriggerPort0[128]
unit.5.1.port.0.s.128.orderindex=-1
unit.5.1.port.0.s.128.visible=1
unit.5.1.port.0.s.129.alias=/DDR/ddr/DDR_test/DIN<102>
unit.5.1.port.0.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.129.name=TriggerPort0[129]
unit.5.1.port.0.s.129.orderindex=-1
unit.5.1.port.0.s.129.visible=1
unit.5.1.port.0.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.5.1.port.0.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.13.name=TriggerPort0[13]
unit.5.1.port.0.s.13.orderindex=-1
unit.5.1.port.0.s.13.visible=1
unit.5.1.port.0.s.130.alias=/DDR/ddr/DDR_test/DIN<101>
unit.5.1.port.0.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.130.name=TriggerPort0[130]
unit.5.1.port.0.s.130.orderindex=-1
unit.5.1.port.0.s.130.visible=1
unit.5.1.port.0.s.131.alias=/DDR/ddr/DDR_test/DIN<100>
unit.5.1.port.0.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.131.name=TriggerPort0[131]
unit.5.1.port.0.s.131.orderindex=-1
unit.5.1.port.0.s.131.visible=1
unit.5.1.port.0.s.132.alias=/DDR/ddr/DDR_test/DIN<99>
unit.5.1.port.0.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.132.name=TriggerPort0[132]
unit.5.1.port.0.s.132.orderindex=-1
unit.5.1.port.0.s.132.visible=1
unit.5.1.port.0.s.133.alias=/DDR/ddr/DDR_test/DIN<98>
unit.5.1.port.0.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.133.name=TriggerPort0[133]
unit.5.1.port.0.s.133.orderindex=-1
unit.5.1.port.0.s.133.visible=1
unit.5.1.port.0.s.134.alias=/DDR/ddr/DDR_test/DIN<97>
unit.5.1.port.0.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.134.name=TriggerPort0[134]
unit.5.1.port.0.s.134.orderindex=-1
unit.5.1.port.0.s.134.visible=1
unit.5.1.port.0.s.135.alias=/DDR/ddr/DDR_test/DIN<96>
unit.5.1.port.0.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.135.name=TriggerPort0[135]
unit.5.1.port.0.s.135.orderindex=-1
unit.5.1.port.0.s.135.visible=1
unit.5.1.port.0.s.136.alias=/DDR/ddr/DDR_test/DIN<95>
unit.5.1.port.0.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.136.name=TriggerPort0[136]
unit.5.1.port.0.s.136.orderindex=-1
unit.5.1.port.0.s.136.visible=1
unit.5.1.port.0.s.137.alias=/DDR/ddr/DDR_test/DIN<94>
unit.5.1.port.0.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.137.name=TriggerPort0[137]
unit.5.1.port.0.s.137.orderindex=-1
unit.5.1.port.0.s.137.visible=1
unit.5.1.port.0.s.138.alias=/DDR/ddr/DDR_test/DIN<93>
unit.5.1.port.0.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.138.name=TriggerPort0[138]
unit.5.1.port.0.s.138.orderindex=-1
unit.5.1.port.0.s.138.visible=1
unit.5.1.port.0.s.139.alias=/DDR/ddr/DDR_test/DIN<92>
unit.5.1.port.0.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.139.name=TriggerPort0[139]
unit.5.1.port.0.s.139.orderindex=-1
unit.5.1.port.0.s.139.visible=1
unit.5.1.port.0.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.5.1.port.0.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.14.name=TriggerPort0[14]
unit.5.1.port.0.s.14.orderindex=-1
unit.5.1.port.0.s.14.visible=1
unit.5.1.port.0.s.140.alias=/DDR/ddr/DDR_test/DIN<91>
unit.5.1.port.0.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.140.name=TriggerPort0[140]
unit.5.1.port.0.s.140.orderindex=-1
unit.5.1.port.0.s.140.visible=1
unit.5.1.port.0.s.141.alias=/DDR/ddr/DDR_test/DIN<90>
unit.5.1.port.0.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.141.name=TriggerPort0[141]
unit.5.1.port.0.s.141.orderindex=-1
unit.5.1.port.0.s.141.visible=1
unit.5.1.port.0.s.142.alias=/DDR/ddr/DDR_test/DIN<89>
unit.5.1.port.0.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.142.name=TriggerPort0[142]
unit.5.1.port.0.s.142.orderindex=-1
unit.5.1.port.0.s.142.visible=1
unit.5.1.port.0.s.143.alias=/DDR/ddr/DDR_test/DIN<88>
unit.5.1.port.0.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.143.name=TriggerPort0[143]
unit.5.1.port.0.s.143.orderindex=-1
unit.5.1.port.0.s.143.visible=1
unit.5.1.port.0.s.144.alias=/DDR/ddr/DDR_test/DIN<87>
unit.5.1.port.0.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.144.name=TriggerPort0[144]
unit.5.1.port.0.s.144.orderindex=-1
unit.5.1.port.0.s.144.visible=1
unit.5.1.port.0.s.145.alias=/DDR/ddr/DDR_test/DIN<86>
unit.5.1.port.0.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.145.name=TriggerPort0[145]
unit.5.1.port.0.s.145.orderindex=-1
unit.5.1.port.0.s.145.visible=1
unit.5.1.port.0.s.146.alias=/DDR/ddr/DDR_test/DIN<85>
unit.5.1.port.0.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.146.name=TriggerPort0[146]
unit.5.1.port.0.s.146.orderindex=-1
unit.5.1.port.0.s.146.visible=1
unit.5.1.port.0.s.147.alias=/DDR/ddr/DDR_test/DIN<84>
unit.5.1.port.0.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.147.name=TriggerPort0[147]
unit.5.1.port.0.s.147.orderindex=-1
unit.5.1.port.0.s.147.visible=1
unit.5.1.port.0.s.148.alias=/DDR/ddr/DDR_test/DIN<83>
unit.5.1.port.0.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.148.name=TriggerPort0[148]
unit.5.1.port.0.s.148.orderindex=-1
unit.5.1.port.0.s.148.visible=1
unit.5.1.port.0.s.149.alias=/DDR/ddr/DDR_test/DIN<82>
unit.5.1.port.0.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.149.name=TriggerPort0[149]
unit.5.1.port.0.s.149.orderindex=-1
unit.5.1.port.0.s.149.visible=1
unit.5.1.port.0.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.5.1.port.0.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.15.name=TriggerPort0[15]
unit.5.1.port.0.s.15.orderindex=-1
unit.5.1.port.0.s.15.visible=1
unit.5.1.port.0.s.150.alias=/DDR/ddr/DDR_test/DIN<81>
unit.5.1.port.0.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.150.name=TriggerPort0[150]
unit.5.1.port.0.s.150.orderindex=-1
unit.5.1.port.0.s.150.visible=1
unit.5.1.port.0.s.151.alias=/DDR/ddr/DDR_test/DIN<80>
unit.5.1.port.0.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.151.name=TriggerPort0[151]
unit.5.1.port.0.s.151.orderindex=-1
unit.5.1.port.0.s.151.visible=1
unit.5.1.port.0.s.152.alias=/DDR/ddr/DDR_test/DIN<79>
unit.5.1.port.0.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.152.name=TriggerPort0[152]
unit.5.1.port.0.s.152.orderindex=-1
unit.5.1.port.0.s.152.visible=1
unit.5.1.port.0.s.153.alias=/DDR/ddr/DDR_test/DIN<78>
unit.5.1.port.0.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.153.name=TriggerPort0[153]
unit.5.1.port.0.s.153.orderindex=-1
unit.5.1.port.0.s.153.visible=1
unit.5.1.port.0.s.154.alias=/DDR/ddr/DDR_test/DIN<77>
unit.5.1.port.0.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.154.name=TriggerPort0[154]
unit.5.1.port.0.s.154.orderindex=-1
unit.5.1.port.0.s.154.visible=1
unit.5.1.port.0.s.155.alias=/DDR/ddr/DDR_test/DIN<76>
unit.5.1.port.0.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.155.name=TriggerPort0[155]
unit.5.1.port.0.s.155.orderindex=-1
unit.5.1.port.0.s.155.visible=1
unit.5.1.port.0.s.156.alias=/DDR/ddr/DDR_test/DIN<75>
unit.5.1.port.0.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.156.name=TriggerPort0[156]
unit.5.1.port.0.s.156.orderindex=-1
unit.5.1.port.0.s.156.visible=1
unit.5.1.port.0.s.157.alias=/DDR/ddr/DDR_test/DIN<74>
unit.5.1.port.0.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.157.name=TriggerPort0[157]
unit.5.1.port.0.s.157.orderindex=-1
unit.5.1.port.0.s.157.visible=1
unit.5.1.port.0.s.158.alias=/DDR/ddr/DDR_test/DIN<73>
unit.5.1.port.0.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.158.name=TriggerPort0[158]
unit.5.1.port.0.s.158.orderindex=-1
unit.5.1.port.0.s.158.visible=1
unit.5.1.port.0.s.159.alias=/DDR/ddr/DDR_test/DIN<72>
unit.5.1.port.0.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.159.name=TriggerPort0[159]
unit.5.1.port.0.s.159.orderindex=-1
unit.5.1.port.0.s.159.visible=1
unit.5.1.port.0.s.16.alias=/DDR/ddr/DDR_test/DOUT<143>
unit.5.1.port.0.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.16.name=TriggerPort0[16]
unit.5.1.port.0.s.16.orderindex=-1
unit.5.1.port.0.s.16.visible=1
unit.5.1.port.0.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.5.1.port.0.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.160.name=TriggerPort0[160]
unit.5.1.port.0.s.160.orderindex=-1
unit.5.1.port.0.s.160.visible=1
unit.5.1.port.0.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.5.1.port.0.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.161.name=TriggerPort0[161]
unit.5.1.port.0.s.161.orderindex=-1
unit.5.1.port.0.s.161.visible=1
unit.5.1.port.0.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.5.1.port.0.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.162.name=TriggerPort0[162]
unit.5.1.port.0.s.162.orderindex=-1
unit.5.1.port.0.s.162.visible=1
unit.5.1.port.0.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.5.1.port.0.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.163.name=TriggerPort0[163]
unit.5.1.port.0.s.163.orderindex=-1
unit.5.1.port.0.s.163.visible=1
unit.5.1.port.0.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.5.1.port.0.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.164.name=TriggerPort0[164]
unit.5.1.port.0.s.164.orderindex=-1
unit.5.1.port.0.s.164.visible=1
unit.5.1.port.0.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.5.1.port.0.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.165.name=TriggerPort0[165]
unit.5.1.port.0.s.165.orderindex=-1
unit.5.1.port.0.s.165.visible=1
unit.5.1.port.0.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.5.1.port.0.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.166.name=TriggerPort0[166]
unit.5.1.port.0.s.166.orderindex=-1
unit.5.1.port.0.s.166.visible=1
unit.5.1.port.0.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.5.1.port.0.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.167.name=TriggerPort0[167]
unit.5.1.port.0.s.167.orderindex=-1
unit.5.1.port.0.s.167.visible=1
unit.5.1.port.0.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.5.1.port.0.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.168.name=TriggerPort0[168]
unit.5.1.port.0.s.168.orderindex=-1
unit.5.1.port.0.s.168.visible=1
unit.5.1.port.0.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.5.1.port.0.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.169.name=TriggerPort0[169]
unit.5.1.port.0.s.169.orderindex=-1
unit.5.1.port.0.s.169.visible=1
unit.5.1.port.0.s.17.alias=/DDR/ddr/DDR_test/DOUT<142>
unit.5.1.port.0.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.17.name=TriggerPort0[17]
unit.5.1.port.0.s.17.orderindex=-1
unit.5.1.port.0.s.17.visible=1
unit.5.1.port.0.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.5.1.port.0.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.170.name=TriggerPort0[170]
unit.5.1.port.0.s.170.orderindex=-1
unit.5.1.port.0.s.170.visible=1
unit.5.1.port.0.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.5.1.port.0.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.171.name=TriggerPort0[171]
unit.5.1.port.0.s.171.orderindex=-1
unit.5.1.port.0.s.171.visible=1
unit.5.1.port.0.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.5.1.port.0.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.172.name=TriggerPort0[172]
unit.5.1.port.0.s.172.orderindex=-1
unit.5.1.port.0.s.172.visible=1
unit.5.1.port.0.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.5.1.port.0.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.173.name=TriggerPort0[173]
unit.5.1.port.0.s.173.orderindex=-1
unit.5.1.port.0.s.173.visible=1
unit.5.1.port.0.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.5.1.port.0.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.174.name=TriggerPort0[174]
unit.5.1.port.0.s.174.orderindex=-1
unit.5.1.port.0.s.174.visible=1
unit.5.1.port.0.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.5.1.port.0.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.175.name=TriggerPort0[175]
unit.5.1.port.0.s.175.orderindex=-1
unit.5.1.port.0.s.175.visible=1
unit.5.1.port.0.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.5.1.port.0.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.176.name=TriggerPort0[176]
unit.5.1.port.0.s.176.orderindex=-1
unit.5.1.port.0.s.176.visible=1
unit.5.1.port.0.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.5.1.port.0.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.177.name=TriggerPort0[177]
unit.5.1.port.0.s.177.orderindex=-1
unit.5.1.port.0.s.177.visible=1
unit.5.1.port.0.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.5.1.port.0.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.178.name=TriggerPort0[178]
unit.5.1.port.0.s.178.orderindex=-1
unit.5.1.port.0.s.178.visible=1
unit.5.1.port.0.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.5.1.port.0.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.179.name=TriggerPort0[179]
unit.5.1.port.0.s.179.orderindex=-1
unit.5.1.port.0.s.179.visible=1
unit.5.1.port.0.s.18.alias=/DDR/ddr/DDR_test/DOUT<141>
unit.5.1.port.0.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.18.name=TriggerPort0[18]
unit.5.1.port.0.s.18.orderindex=-1
unit.5.1.port.0.s.18.visible=1
unit.5.1.port.0.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.5.1.port.0.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.180.name=TriggerPort0[180]
unit.5.1.port.0.s.180.orderindex=-1
unit.5.1.port.0.s.180.visible=1
unit.5.1.port.0.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.5.1.port.0.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.181.name=TriggerPort0[181]
unit.5.1.port.0.s.181.orderindex=-1
unit.5.1.port.0.s.181.visible=1
unit.5.1.port.0.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.5.1.port.0.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.182.name=TriggerPort0[182]
unit.5.1.port.0.s.182.orderindex=-1
unit.5.1.port.0.s.182.visible=1
unit.5.1.port.0.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.5.1.port.0.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.183.name=TriggerPort0[183]
unit.5.1.port.0.s.183.orderindex=-1
unit.5.1.port.0.s.183.visible=1
unit.5.1.port.0.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.5.1.port.0.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.184.name=TriggerPort0[184]
unit.5.1.port.0.s.184.orderindex=-1
unit.5.1.port.0.s.184.visible=1
unit.5.1.port.0.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.5.1.port.0.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.185.name=TriggerPort0[185]
unit.5.1.port.0.s.185.orderindex=-1
unit.5.1.port.0.s.185.visible=1
unit.5.1.port.0.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.5.1.port.0.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.186.name=TriggerPort0[186]
unit.5.1.port.0.s.186.orderindex=-1
unit.5.1.port.0.s.186.visible=1
unit.5.1.port.0.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.5.1.port.0.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.187.name=TriggerPort0[187]
unit.5.1.port.0.s.187.orderindex=-1
unit.5.1.port.0.s.187.visible=1
unit.5.1.port.0.s.19.alias=/DDR/ddr/DDR_test/DOUT<140>
unit.5.1.port.0.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.19.name=TriggerPort0[19]
unit.5.1.port.0.s.19.orderindex=-1
unit.5.1.port.0.s.19.visible=1
unit.5.1.port.0.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.5.1.port.0.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.2.name=TriggerPort0[2]
unit.5.1.port.0.s.2.orderindex=-1
unit.5.1.port.0.s.2.visible=1
unit.5.1.port.0.s.20.alias=/DDR/ddr/DDR_test/DOUT<139>
unit.5.1.port.0.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.20.name=TriggerPort0[20]
unit.5.1.port.0.s.20.orderindex=-1
unit.5.1.port.0.s.20.visible=1
unit.5.1.port.0.s.21.alias=/DDR/ddr/DDR_test/DOUT<138>
unit.5.1.port.0.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.21.name=TriggerPort0[21]
unit.5.1.port.0.s.21.orderindex=-1
unit.5.1.port.0.s.21.visible=1
unit.5.1.port.0.s.22.alias=/DDR/ddr/DDR_test/DOUT<137>
unit.5.1.port.0.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.22.name=TriggerPort0[22]
unit.5.1.port.0.s.22.orderindex=-1
unit.5.1.port.0.s.22.visible=1
unit.5.1.port.0.s.23.alias=/DDR/ddr/DDR_test/DOUT<136>
unit.5.1.port.0.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.23.name=TriggerPort0[23]
unit.5.1.port.0.s.23.orderindex=-1
unit.5.1.port.0.s.23.visible=1
unit.5.1.port.0.s.24.alias=/DDR/ddr/DDR_test/DOUT<135>
unit.5.1.port.0.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.24.name=TriggerPort0[24]
unit.5.1.port.0.s.24.orderindex=-1
unit.5.1.port.0.s.24.visible=1
unit.5.1.port.0.s.25.alias=/DDR/ddr/DDR_test/DOUT<134>
unit.5.1.port.0.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.25.name=TriggerPort0[25]
unit.5.1.port.0.s.25.orderindex=-1
unit.5.1.port.0.s.25.visible=1
unit.5.1.port.0.s.26.alias=/DDR/ddr/DDR_test/DOUT<133>
unit.5.1.port.0.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.26.name=TriggerPort0[26]
unit.5.1.port.0.s.26.orderindex=-1
unit.5.1.port.0.s.26.visible=1
unit.5.1.port.0.s.27.alias=/DDR/ddr/DDR_test/DOUT<132>
unit.5.1.port.0.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.27.name=TriggerPort0[27]
unit.5.1.port.0.s.27.orderindex=-1
unit.5.1.port.0.s.27.visible=1
unit.5.1.port.0.s.28.alias=/DDR/ddr/DDR_test/DOUT<131>
unit.5.1.port.0.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.28.name=TriggerPort0[28]
unit.5.1.port.0.s.28.orderindex=-1
unit.5.1.port.0.s.28.visible=1
unit.5.1.port.0.s.29.alias=/DDR/ddr/DDR_test/DOUT<130>
unit.5.1.port.0.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.29.name=TriggerPort0[29]
unit.5.1.port.0.s.29.orderindex=-1
unit.5.1.port.0.s.29.visible=1
unit.5.1.port.0.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.5.1.port.0.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.3.name=TriggerPort0[3]
unit.5.1.port.0.s.3.orderindex=-1
unit.5.1.port.0.s.3.visible=1
unit.5.1.port.0.s.30.alias=/DDR/ddr/DDR_test/DOUT<129>
unit.5.1.port.0.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.30.name=TriggerPort0[30]
unit.5.1.port.0.s.30.orderindex=-1
unit.5.1.port.0.s.30.visible=1
unit.5.1.port.0.s.31.alias=/DDR/ddr/DDR_test/DOUT<128>
unit.5.1.port.0.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.31.name=TriggerPort0[31]
unit.5.1.port.0.s.31.orderindex=-1
unit.5.1.port.0.s.31.visible=1
unit.5.1.port.0.s.32.alias=/DDR/ddr/DDR_test/DOUT<127>
unit.5.1.port.0.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.32.name=TriggerPort0[32]
unit.5.1.port.0.s.32.orderindex=-1
unit.5.1.port.0.s.32.visible=1
unit.5.1.port.0.s.33.alias=/DDR/ddr/DDR_test/DOUT<126>
unit.5.1.port.0.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.33.name=TriggerPort0[33]
unit.5.1.port.0.s.33.orderindex=-1
unit.5.1.port.0.s.33.visible=1
unit.5.1.port.0.s.34.alias=/DDR/ddr/DDR_test/DOUT<125>
unit.5.1.port.0.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.34.name=TriggerPort0[34]
unit.5.1.port.0.s.34.orderindex=-1
unit.5.1.port.0.s.34.visible=1
unit.5.1.port.0.s.35.alias=/DDR/ddr/DDR_test/DOUT<124>
unit.5.1.port.0.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.35.name=TriggerPort0[35]
unit.5.1.port.0.s.35.orderindex=-1
unit.5.1.port.0.s.35.visible=1
unit.5.1.port.0.s.36.alias=/DDR/ddr/DDR_test/DOUT<123>
unit.5.1.port.0.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.36.name=TriggerPort0[36]
unit.5.1.port.0.s.36.orderindex=-1
unit.5.1.port.0.s.36.visible=1
unit.5.1.port.0.s.37.alias=/DDR/ddr/DDR_test/DOUT<122>
unit.5.1.port.0.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.37.name=TriggerPort0[37]
unit.5.1.port.0.s.37.orderindex=-1
unit.5.1.port.0.s.37.visible=1
unit.5.1.port.0.s.38.alias=/DDR/ddr/DDR_test/DOUT<121>
unit.5.1.port.0.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.38.name=TriggerPort0[38]
unit.5.1.port.0.s.38.orderindex=-1
unit.5.1.port.0.s.38.visible=1
unit.5.1.port.0.s.39.alias=/DDR/ddr/DDR_test/DOUT<120>
unit.5.1.port.0.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.39.name=TriggerPort0[39]
unit.5.1.port.0.s.39.orderindex=-1
unit.5.1.port.0.s.39.visible=1
unit.5.1.port.0.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.5.1.port.0.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.4.name=TriggerPort0[4]
unit.5.1.port.0.s.4.orderindex=-1
unit.5.1.port.0.s.4.visible=1
unit.5.1.port.0.s.40.alias=/DDR/ddr/DDR_test/DOUT<119>
unit.5.1.port.0.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.40.name=TriggerPort0[40]
unit.5.1.port.0.s.40.orderindex=-1
unit.5.1.port.0.s.40.visible=1
unit.5.1.port.0.s.41.alias=/DDR/ddr/DDR_test/DOUT<118>
unit.5.1.port.0.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.41.name=TriggerPort0[41]
unit.5.1.port.0.s.41.orderindex=-1
unit.5.1.port.0.s.41.visible=1
unit.5.1.port.0.s.42.alias=/DDR/ddr/DDR_test/DOUT<117>
unit.5.1.port.0.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.42.name=TriggerPort0[42]
unit.5.1.port.0.s.42.orderindex=-1
unit.5.1.port.0.s.42.visible=1
unit.5.1.port.0.s.43.alias=/DDR/ddr/DDR_test/DOUT<116>
unit.5.1.port.0.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.43.name=TriggerPort0[43]
unit.5.1.port.0.s.43.orderindex=-1
unit.5.1.port.0.s.43.visible=1
unit.5.1.port.0.s.44.alias=/DDR/ddr/DDR_test/DOUT<115>
unit.5.1.port.0.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.44.name=TriggerPort0[44]
unit.5.1.port.0.s.44.orderindex=-1
unit.5.1.port.0.s.44.visible=1
unit.5.1.port.0.s.45.alias=/DDR/ddr/DDR_test/DOUT<114>
unit.5.1.port.0.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.45.name=TriggerPort0[45]
unit.5.1.port.0.s.45.orderindex=-1
unit.5.1.port.0.s.45.visible=1
unit.5.1.port.0.s.46.alias=/DDR/ddr/DDR_test/DOUT<113>
unit.5.1.port.0.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.46.name=TriggerPort0[46]
unit.5.1.port.0.s.46.orderindex=-1
unit.5.1.port.0.s.46.visible=1
unit.5.1.port.0.s.47.alias=/DDR/ddr/DDR_test/DOUT<112>
unit.5.1.port.0.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.47.name=TriggerPort0[47]
unit.5.1.port.0.s.47.orderindex=-1
unit.5.1.port.0.s.47.visible=1
unit.5.1.port.0.s.48.alias=/DDR/ddr/DDR_test/DOUT<111>
unit.5.1.port.0.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.48.name=TriggerPort0[48]
unit.5.1.port.0.s.48.orderindex=-1
unit.5.1.port.0.s.48.visible=1
unit.5.1.port.0.s.49.alias=/DDR/ddr/DDR_test/DOUT<110>
unit.5.1.port.0.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.49.name=TriggerPort0[49]
unit.5.1.port.0.s.49.orderindex=-1
unit.5.1.port.0.s.49.visible=1
unit.5.1.port.0.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.5.1.port.0.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.5.name=TriggerPort0[5]
unit.5.1.port.0.s.5.orderindex=-1
unit.5.1.port.0.s.5.visible=1
unit.5.1.port.0.s.50.alias=/DDR/ddr/DDR_test/DOUT<109>
unit.5.1.port.0.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.50.name=TriggerPort0[50]
unit.5.1.port.0.s.50.orderindex=-1
unit.5.1.port.0.s.50.visible=1
unit.5.1.port.0.s.51.alias=/DDR/ddr/DDR_test/DOUT<108>
unit.5.1.port.0.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.51.name=TriggerPort0[51]
unit.5.1.port.0.s.51.orderindex=-1
unit.5.1.port.0.s.51.visible=1
unit.5.1.port.0.s.52.alias=/DDR/ddr/DDR_test/DOUT<107>
unit.5.1.port.0.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.52.name=TriggerPort0[52]
unit.5.1.port.0.s.52.orderindex=-1
unit.5.1.port.0.s.52.visible=1
unit.5.1.port.0.s.53.alias=/DDR/ddr/DDR_test/DOUT<106>
unit.5.1.port.0.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.53.name=TriggerPort0[53]
unit.5.1.port.0.s.53.orderindex=-1
unit.5.1.port.0.s.53.visible=1
unit.5.1.port.0.s.54.alias=/DDR/ddr/DDR_test/DOUT<105>
unit.5.1.port.0.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.54.name=TriggerPort0[54]
unit.5.1.port.0.s.54.orderindex=-1
unit.5.1.port.0.s.54.visible=1
unit.5.1.port.0.s.55.alias=/DDR/ddr/DDR_test/DOUT<104>
unit.5.1.port.0.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.55.name=TriggerPort0[55]
unit.5.1.port.0.s.55.orderindex=-1
unit.5.1.port.0.s.55.visible=1
unit.5.1.port.0.s.56.alias=/DDR/ddr/DDR_test/DOUT<103>
unit.5.1.port.0.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.56.name=TriggerPort0[56]
unit.5.1.port.0.s.56.orderindex=-1
unit.5.1.port.0.s.56.visible=1
unit.5.1.port.0.s.57.alias=/DDR/ddr/DDR_test/DOUT<102>
unit.5.1.port.0.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.57.name=TriggerPort0[57]
unit.5.1.port.0.s.57.orderindex=-1
unit.5.1.port.0.s.57.visible=1
unit.5.1.port.0.s.58.alias=/DDR/ddr/DDR_test/DOUT<101>
unit.5.1.port.0.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.58.name=TriggerPort0[58]
unit.5.1.port.0.s.58.orderindex=-1
unit.5.1.port.0.s.58.visible=1
unit.5.1.port.0.s.59.alias=/DDR/ddr/DDR_test/DOUT<100>
unit.5.1.port.0.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.59.name=TriggerPort0[59]
unit.5.1.port.0.s.59.orderindex=-1
unit.5.1.port.0.s.59.visible=1
unit.5.1.port.0.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.5.1.port.0.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.6.name=TriggerPort0[6]
unit.5.1.port.0.s.6.orderindex=-1
unit.5.1.port.0.s.6.visible=1
unit.5.1.port.0.s.60.alias=/DDR/ddr/DDR_test/DOUT<99>
unit.5.1.port.0.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.60.name=TriggerPort0[60]
unit.5.1.port.0.s.60.orderindex=-1
unit.5.1.port.0.s.60.visible=1
unit.5.1.port.0.s.61.alias=/DDR/ddr/DDR_test/DOUT<98>
unit.5.1.port.0.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.61.name=TriggerPort0[61]
unit.5.1.port.0.s.61.orderindex=-1
unit.5.1.port.0.s.61.visible=1
unit.5.1.port.0.s.62.alias=/DDR/ddr/DDR_test/DOUT<97>
unit.5.1.port.0.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.62.name=TriggerPort0[62]
unit.5.1.port.0.s.62.orderindex=-1
unit.5.1.port.0.s.62.visible=1
unit.5.1.port.0.s.63.alias=/DDR/ddr/DDR_test/DOUT<96>
unit.5.1.port.0.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.63.name=TriggerPort0[63]
unit.5.1.port.0.s.63.orderindex=-1
unit.5.1.port.0.s.63.visible=1
unit.5.1.port.0.s.64.alias=/DDR/ddr/DDR_test/DOUT<95>
unit.5.1.port.0.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.64.name=TriggerPort0[64]
unit.5.1.port.0.s.64.orderindex=-1
unit.5.1.port.0.s.64.visible=1
unit.5.1.port.0.s.65.alias=/DDR/ddr/DDR_test/DOUT<94>
unit.5.1.port.0.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.65.name=TriggerPort0[65]
unit.5.1.port.0.s.65.orderindex=-1
unit.5.1.port.0.s.65.visible=1
unit.5.1.port.0.s.66.alias=/DDR/ddr/DDR_test/DOUT<93>
unit.5.1.port.0.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.66.name=TriggerPort0[66]
unit.5.1.port.0.s.66.orderindex=-1
unit.5.1.port.0.s.66.visible=1
unit.5.1.port.0.s.67.alias=/DDR/ddr/DDR_test/DOUT<92>
unit.5.1.port.0.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.67.name=TriggerPort0[67]
unit.5.1.port.0.s.67.orderindex=-1
unit.5.1.port.0.s.67.visible=1
unit.5.1.port.0.s.68.alias=/DDR/ddr/DDR_test/DOUT<91>
unit.5.1.port.0.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.68.name=TriggerPort0[68]
unit.5.1.port.0.s.68.orderindex=-1
unit.5.1.port.0.s.68.visible=1
unit.5.1.port.0.s.69.alias=/DDR/ddr/DDR_test/DOUT<90>
unit.5.1.port.0.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.69.name=TriggerPort0[69]
unit.5.1.port.0.s.69.orderindex=-1
unit.5.1.port.0.s.69.visible=1
unit.5.1.port.0.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.5.1.port.0.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.7.name=TriggerPort0[7]
unit.5.1.port.0.s.7.orderindex=-1
unit.5.1.port.0.s.7.visible=1
unit.5.1.port.0.s.70.alias=/DDR/ddr/DDR_test/DOUT<89>
unit.5.1.port.0.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.70.name=TriggerPort0[70]
unit.5.1.port.0.s.70.orderindex=-1
unit.5.1.port.0.s.70.visible=1
unit.5.1.port.0.s.71.alias=/DDR/ddr/DDR_test/DOUT<88>
unit.5.1.port.0.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.71.name=TriggerPort0[71]
unit.5.1.port.0.s.71.orderindex=-1
unit.5.1.port.0.s.71.visible=1
unit.5.1.port.0.s.72.alias=/DDR/ddr/DDR_test/DOUT<87>
unit.5.1.port.0.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.72.name=TriggerPort0[72]
unit.5.1.port.0.s.72.orderindex=-1
unit.5.1.port.0.s.72.visible=1
unit.5.1.port.0.s.73.alias=/DDR/ddr/DDR_test/DOUT<86>
unit.5.1.port.0.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.73.name=TriggerPort0[73]
unit.5.1.port.0.s.73.orderindex=-1
unit.5.1.port.0.s.73.visible=1
unit.5.1.port.0.s.74.alias=/DDR/ddr/DDR_test/DOUT<85>
unit.5.1.port.0.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.74.name=TriggerPort0[74]
unit.5.1.port.0.s.74.orderindex=-1
unit.5.1.port.0.s.74.visible=1
unit.5.1.port.0.s.75.alias=/DDR/ddr/DDR_test/DOUT<84>
unit.5.1.port.0.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.75.name=TriggerPort0[75]
unit.5.1.port.0.s.75.orderindex=-1
unit.5.1.port.0.s.75.visible=1
unit.5.1.port.0.s.76.alias=/DDR/ddr/DDR_test/DOUT<83>
unit.5.1.port.0.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.76.name=TriggerPort0[76]
unit.5.1.port.0.s.76.orderindex=-1
unit.5.1.port.0.s.76.visible=1
unit.5.1.port.0.s.77.alias=/DDR/ddr/DDR_test/DOUT<82>
unit.5.1.port.0.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.77.name=TriggerPort0[77]
unit.5.1.port.0.s.77.orderindex=-1
unit.5.1.port.0.s.77.visible=1
unit.5.1.port.0.s.78.alias=/DDR/ddr/DDR_test/DOUT<81>
unit.5.1.port.0.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.78.name=TriggerPort0[78]
unit.5.1.port.0.s.78.orderindex=-1
unit.5.1.port.0.s.78.visible=1
unit.5.1.port.0.s.79.alias=/DDR/ddr/DDR_test/DOUT<80>
unit.5.1.port.0.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.79.name=TriggerPort0[79]
unit.5.1.port.0.s.79.orderindex=-1
unit.5.1.port.0.s.79.visible=1
unit.5.1.port.0.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.5.1.port.0.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.8.name=TriggerPort0[8]
unit.5.1.port.0.s.8.orderindex=-1
unit.5.1.port.0.s.8.visible=1
unit.5.1.port.0.s.80.alias=/DDR/ddr/DDR_test/DOUT<79>
unit.5.1.port.0.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.80.name=TriggerPort0[80]
unit.5.1.port.0.s.80.orderindex=-1
unit.5.1.port.0.s.80.visible=1
unit.5.1.port.0.s.81.alias=/DDR/ddr/DDR_test/DOUT<78>
unit.5.1.port.0.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.81.name=TriggerPort0[81]
unit.5.1.port.0.s.81.orderindex=-1
unit.5.1.port.0.s.81.visible=1
unit.5.1.port.0.s.82.alias=/DDR/ddr/DDR_test/DOUT<77>
unit.5.1.port.0.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.82.name=TriggerPort0[82]
unit.5.1.port.0.s.82.orderindex=-1
unit.5.1.port.0.s.82.visible=1
unit.5.1.port.0.s.83.alias=/DDR/ddr/DDR_test/DOUT<76>
unit.5.1.port.0.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.83.name=TriggerPort0[83]
unit.5.1.port.0.s.83.orderindex=-1
unit.5.1.port.0.s.83.visible=1
unit.5.1.port.0.s.84.alias=/DDR/ddr/DDR_test/DOUT<75>
unit.5.1.port.0.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.84.name=TriggerPort0[84]
unit.5.1.port.0.s.84.orderindex=-1
unit.5.1.port.0.s.84.visible=1
unit.5.1.port.0.s.85.alias=/DDR/ddr/DDR_test/DOUT<74>
unit.5.1.port.0.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.85.name=TriggerPort0[85]
unit.5.1.port.0.s.85.orderindex=-1
unit.5.1.port.0.s.85.visible=1
unit.5.1.port.0.s.86.alias=/DDR/ddr/DDR_test/DOUT<73>
unit.5.1.port.0.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.86.name=TriggerPort0[86]
unit.5.1.port.0.s.86.orderindex=-1
unit.5.1.port.0.s.86.visible=1
unit.5.1.port.0.s.87.alias=/DDR/ddr/DDR_test/DOUT<72>
unit.5.1.port.0.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.87.name=TriggerPort0[87]
unit.5.1.port.0.s.87.orderindex=-1
unit.5.1.port.0.s.87.visible=1
unit.5.1.port.0.s.88.alias=/DDR/ddr/DDR_test/DIN<143>
unit.5.1.port.0.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.88.name=TriggerPort0[88]
unit.5.1.port.0.s.88.orderindex=-1
unit.5.1.port.0.s.88.visible=1
unit.5.1.port.0.s.89.alias=/DDR/ddr/DDR_test/DIN<142>
unit.5.1.port.0.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.89.name=TriggerPort0[89]
unit.5.1.port.0.s.89.orderindex=-1
unit.5.1.port.0.s.89.visible=1
unit.5.1.port.0.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.5.1.port.0.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.9.name=TriggerPort0[9]
unit.5.1.port.0.s.9.orderindex=-1
unit.5.1.port.0.s.9.visible=1
unit.5.1.port.0.s.90.alias=/DDR/ddr/DDR_test/DIN<141>
unit.5.1.port.0.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.90.name=TriggerPort0[90]
unit.5.1.port.0.s.90.orderindex=-1
unit.5.1.port.0.s.90.visible=1
unit.5.1.port.0.s.91.alias=/DDR/ddr/DDR_test/DIN<140>
unit.5.1.port.0.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.91.name=TriggerPort0[91]
unit.5.1.port.0.s.91.orderindex=-1
unit.5.1.port.0.s.91.visible=1
unit.5.1.port.0.s.92.alias=/DDR/ddr/DDR_test/DIN<139>
unit.5.1.port.0.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.92.name=TriggerPort0[92]
unit.5.1.port.0.s.92.orderindex=-1
unit.5.1.port.0.s.92.visible=1
unit.5.1.port.0.s.93.alias=/DDR/ddr/DDR_test/DIN<138>
unit.5.1.port.0.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.93.name=TriggerPort0[93]
unit.5.1.port.0.s.93.orderindex=-1
unit.5.1.port.0.s.93.visible=1
unit.5.1.port.0.s.94.alias=/DDR/ddr/DDR_test/DIN<137>
unit.5.1.port.0.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.94.name=TriggerPort0[94]
unit.5.1.port.0.s.94.orderindex=-1
unit.5.1.port.0.s.94.visible=1
unit.5.1.port.0.s.95.alias=/DDR/ddr/DDR_test/DIN<136>
unit.5.1.port.0.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.95.name=TriggerPort0[95]
unit.5.1.port.0.s.95.orderindex=-1
unit.5.1.port.0.s.95.visible=1
unit.5.1.port.0.s.96.alias=/DDR/ddr/DDR_test/DIN<135>
unit.5.1.port.0.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.96.name=TriggerPort0[96]
unit.5.1.port.0.s.96.orderindex=-1
unit.5.1.port.0.s.96.visible=1
unit.5.1.port.0.s.97.alias=/DDR/ddr/DDR_test/DIN<134>
unit.5.1.port.0.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.97.name=TriggerPort0[97]
unit.5.1.port.0.s.97.orderindex=-1
unit.5.1.port.0.s.97.visible=1
unit.5.1.port.0.s.98.alias=/DDR/ddr/DDR_test/DIN<133>
unit.5.1.port.0.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.98.name=TriggerPort0[98]
unit.5.1.port.0.s.98.orderindex=-1
unit.5.1.port.0.s.98.visible=1
unit.5.1.port.0.s.99.alias=/DDR/ddr/DDR_test/DIN<132>
unit.5.1.port.0.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.5.1.port.0.s.99.name=TriggerPort0[99]
unit.5.1.port.0.s.99.orderindex=-1
unit.5.1.port.0.s.99.visible=1
unit.5.1.portcount=1
unit.5.1.samplesPerTrigger=1
unit.5.1.triggerCapture=1
unit.5.1.triggerNSamplesTS=0
unit.5.1.triggerPosition=0
unit.5.1.triggerWindowCount=1
unit.5.1.triggerWindowDepth=1024
unit.5.1.triggerWindowTS=0
unit.5.1.username=MyILA1
unit.6.-1.username=
unit.6.0.0.HEIGHT0=1.0
unit.6.0.0.TriggerRow0=1
unit.6.0.0.TriggerRow1=1
unit.6.0.0.TriggerRow2=1
unit.6.0.0.WIDTH0=1.0
unit.6.0.0.X0=0.0
unit.6.0.0.Y0=0.0
unit.6.0.1.HEIGHT1=0.7573892
unit.6.0.1.WIDTH1=1.0
unit.6.0.1.X1=0.0
unit.6.0.1.Y1=0.20197044
unit.6.0.MFBitsA0=XXXXXXXXXXXXXX0XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.6.0.MFBitsA1=XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.6.0.MFBitsB0=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.6.0.MFBitsB1=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.6.0.MFCompareA0=0
unit.6.0.MFCompareA1=0
unit.6.0.MFCompareB0=999
unit.6.0.MFCompareB1=999
unit.6.0.MFCount=1
unit.6.0.MFDisplay0=0
unit.6.0.MFDisplay1=0
unit.6.0.MFEventType0=3
unit.6.0.MFEventType1=3
unit.6.0.SQCondition=All Data
unit.6.0.SQContiguous0=0
unit.6.0.SequencerOn=0
unit.6.0.TCActive=0
unit.6.0.TCAdvanced0=0
unit.6.0.TCCondition0_0=M0
unit.6.0.TCCondition0_1=
unit.6.0.TCConditionType0=0
unit.6.0.TCCount=1
unit.6.0.TCEventCount0=1
unit.6.0.TCEventType0=3
unit.6.0.TCName0=TriggerCondition0
unit.6.0.TCOutputEnable0=0
unit.6.0.TCOutputHigh0=1
unit.6.0.TCOutputMode0=0
unit.6.0.coretype=ILA
unit.6.0.eventCount0=1
unit.6.0.eventCount1=1
unit.6.0.port.-1.buscount=0
unit.6.0.port.-1.channelcount=188
unit.6.0.port.-1.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.6.0.port.-1.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.0.name=DataPort[0]
unit.6.0.port.-1.s.0.orderindex=-1
unit.6.0.port.-1.s.0.visible=1
unit.6.0.port.-1.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.6.0.port.-1.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.1.name=DataPort[1]
unit.6.0.port.-1.s.1.orderindex=-1
unit.6.0.port.-1.s.1.visible=1
unit.6.0.port.-1.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.6.0.port.-1.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.10.name=DataPort[10]
unit.6.0.port.-1.s.10.orderindex=-1
unit.6.0.port.-1.s.10.visible=1
unit.6.0.port.-1.s.100.alias=/DDR/ddr/DDR_test/DIN<59>
unit.6.0.port.-1.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.100.name=DataPort[100]
unit.6.0.port.-1.s.100.orderindex=-1
unit.6.0.port.-1.s.100.visible=1
unit.6.0.port.-1.s.101.alias=/DDR/ddr/DDR_test/DIN<58>
unit.6.0.port.-1.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.101.name=DataPort[101]
unit.6.0.port.-1.s.101.orderindex=-1
unit.6.0.port.-1.s.101.visible=1
unit.6.0.port.-1.s.102.alias=/DDR/ddr/DDR_test/DIN<57>
unit.6.0.port.-1.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.102.name=DataPort[102]
unit.6.0.port.-1.s.102.orderindex=-1
unit.6.0.port.-1.s.102.visible=1
unit.6.0.port.-1.s.103.alias=/DDR/ddr/DDR_test/DIN<56>
unit.6.0.port.-1.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.103.name=DataPort[103]
unit.6.0.port.-1.s.103.orderindex=-1
unit.6.0.port.-1.s.103.visible=1
unit.6.0.port.-1.s.104.alias=/DDR/ddr/DDR_test/DIN<55>
unit.6.0.port.-1.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.104.name=DataPort[104]
unit.6.0.port.-1.s.104.orderindex=-1
unit.6.0.port.-1.s.104.visible=1
unit.6.0.port.-1.s.105.alias=/DDR/ddr/DDR_test/DIN<54>
unit.6.0.port.-1.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.105.name=DataPort[105]
unit.6.0.port.-1.s.105.orderindex=-1
unit.6.0.port.-1.s.105.visible=1
unit.6.0.port.-1.s.106.alias=/DDR/ddr/DDR_test/DIN<53>
unit.6.0.port.-1.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.106.name=DataPort[106]
unit.6.0.port.-1.s.106.orderindex=-1
unit.6.0.port.-1.s.106.visible=1
unit.6.0.port.-1.s.107.alias=/DDR/ddr/DDR_test/DIN<52>
unit.6.0.port.-1.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.107.name=DataPort[107]
unit.6.0.port.-1.s.107.orderindex=-1
unit.6.0.port.-1.s.107.visible=1
unit.6.0.port.-1.s.108.alias=/DDR/ddr/DDR_test/DIN<51>
unit.6.0.port.-1.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.108.name=DataPort[108]
unit.6.0.port.-1.s.108.orderindex=-1
unit.6.0.port.-1.s.108.visible=1
unit.6.0.port.-1.s.109.alias=/DDR/ddr/DDR_test/DIN<50>
unit.6.0.port.-1.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.109.name=DataPort[109]
unit.6.0.port.-1.s.109.orderindex=-1
unit.6.0.port.-1.s.109.visible=1
unit.6.0.port.-1.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.6.0.port.-1.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.11.name=DataPort[11]
unit.6.0.port.-1.s.11.orderindex=-1
unit.6.0.port.-1.s.11.visible=1
unit.6.0.port.-1.s.110.alias=/DDR/ddr/DDR_test/DIN<49>
unit.6.0.port.-1.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.110.name=DataPort[110]
unit.6.0.port.-1.s.110.orderindex=-1
unit.6.0.port.-1.s.110.visible=1
unit.6.0.port.-1.s.111.alias=/DDR/ddr/DDR_test/DIN<48>
unit.6.0.port.-1.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.111.name=DataPort[111]
unit.6.0.port.-1.s.111.orderindex=-1
unit.6.0.port.-1.s.111.visible=1
unit.6.0.port.-1.s.112.alias=/DDR/ddr/DDR_test/DIN<47>
unit.6.0.port.-1.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.112.name=DataPort[112]
unit.6.0.port.-1.s.112.orderindex=-1
unit.6.0.port.-1.s.112.visible=1
unit.6.0.port.-1.s.113.alias=/DDR/ddr/DDR_test/DIN<46>
unit.6.0.port.-1.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.113.name=DataPort[113]
unit.6.0.port.-1.s.113.orderindex=-1
unit.6.0.port.-1.s.113.visible=1
unit.6.0.port.-1.s.114.alias=/DDR/ddr/DDR_test/DIN<45>
unit.6.0.port.-1.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.114.name=DataPort[114]
unit.6.0.port.-1.s.114.orderindex=-1
unit.6.0.port.-1.s.114.visible=1
unit.6.0.port.-1.s.115.alias=/DDR/ddr/DDR_test/DIN<44>
unit.6.0.port.-1.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.115.name=DataPort[115]
unit.6.0.port.-1.s.115.orderindex=-1
unit.6.0.port.-1.s.115.visible=1
unit.6.0.port.-1.s.116.alias=/DDR/ddr/DDR_test/DIN<43>
unit.6.0.port.-1.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.116.name=DataPort[116]
unit.6.0.port.-1.s.116.orderindex=-1
unit.6.0.port.-1.s.116.visible=1
unit.6.0.port.-1.s.117.alias=/DDR/ddr/DDR_test/DIN<42>
unit.6.0.port.-1.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.117.name=DataPort[117]
unit.6.0.port.-1.s.117.orderindex=-1
unit.6.0.port.-1.s.117.visible=1
unit.6.0.port.-1.s.118.alias=/DDR/ddr/DDR_test/DIN<41>
unit.6.0.port.-1.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.118.name=DataPort[118]
unit.6.0.port.-1.s.118.orderindex=-1
unit.6.0.port.-1.s.118.visible=1
unit.6.0.port.-1.s.119.alias=/DDR/ddr/DDR_test/DIN<40>
unit.6.0.port.-1.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.119.name=DataPort[119]
unit.6.0.port.-1.s.119.orderindex=-1
unit.6.0.port.-1.s.119.visible=1
unit.6.0.port.-1.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.6.0.port.-1.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.12.name=DataPort[12]
unit.6.0.port.-1.s.12.orderindex=-1
unit.6.0.port.-1.s.12.visible=1
unit.6.0.port.-1.s.120.alias=/DDR/ddr/DDR_test/DIN<39>
unit.6.0.port.-1.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.120.name=DataPort[120]
unit.6.0.port.-1.s.120.orderindex=-1
unit.6.0.port.-1.s.120.visible=1
unit.6.0.port.-1.s.121.alias=/DDR/ddr/DDR_test/DIN<38>
unit.6.0.port.-1.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.121.name=DataPort[121]
unit.6.0.port.-1.s.121.orderindex=-1
unit.6.0.port.-1.s.121.visible=1
unit.6.0.port.-1.s.122.alias=/DDR/ddr/DDR_test/DIN<37>
unit.6.0.port.-1.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.122.name=DataPort[122]
unit.6.0.port.-1.s.122.orderindex=-1
unit.6.0.port.-1.s.122.visible=1
unit.6.0.port.-1.s.123.alias=/DDR/ddr/DDR_test/DIN<36>
unit.6.0.port.-1.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.123.name=DataPort[123]
unit.6.0.port.-1.s.123.orderindex=-1
unit.6.0.port.-1.s.123.visible=1
unit.6.0.port.-1.s.124.alias=/DDR/ddr/DDR_test/DIN<35>
unit.6.0.port.-1.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.124.name=DataPort[124]
unit.6.0.port.-1.s.124.orderindex=-1
unit.6.0.port.-1.s.124.visible=1
unit.6.0.port.-1.s.125.alias=/DDR/ddr/DDR_test/DIN<34>
unit.6.0.port.-1.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.125.name=DataPort[125]
unit.6.0.port.-1.s.125.orderindex=-1
unit.6.0.port.-1.s.125.visible=1
unit.6.0.port.-1.s.126.alias=/DDR/ddr/DDR_test/DIN<33>
unit.6.0.port.-1.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.126.name=DataPort[126]
unit.6.0.port.-1.s.126.orderindex=-1
unit.6.0.port.-1.s.126.visible=1
unit.6.0.port.-1.s.127.alias=/DDR/ddr/DDR_test/DIN<32>
unit.6.0.port.-1.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.127.name=DataPort[127]
unit.6.0.port.-1.s.127.orderindex=-1
unit.6.0.port.-1.s.127.visible=1
unit.6.0.port.-1.s.128.alias=/DDR/ddr/DDR_test/DIN<31>
unit.6.0.port.-1.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.128.name=DataPort[128]
unit.6.0.port.-1.s.128.orderindex=-1
unit.6.0.port.-1.s.128.visible=1
unit.6.0.port.-1.s.129.alias=/DDR/ddr/DDR_test/DIN<30>
unit.6.0.port.-1.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.129.name=DataPort[129]
unit.6.0.port.-1.s.129.orderindex=-1
unit.6.0.port.-1.s.129.visible=1
unit.6.0.port.-1.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.6.0.port.-1.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.13.name=DataPort[13]
unit.6.0.port.-1.s.13.orderindex=-1
unit.6.0.port.-1.s.13.visible=1
unit.6.0.port.-1.s.130.alias=/DDR/ddr/DDR_test/DIN<29>
unit.6.0.port.-1.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.130.name=DataPort[130]
unit.6.0.port.-1.s.130.orderindex=-1
unit.6.0.port.-1.s.130.visible=1
unit.6.0.port.-1.s.131.alias=/DDR/ddr/DDR_test/DIN<28>
unit.6.0.port.-1.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.131.name=DataPort[131]
unit.6.0.port.-1.s.131.orderindex=-1
unit.6.0.port.-1.s.131.visible=1
unit.6.0.port.-1.s.132.alias=/DDR/ddr/DDR_test/DIN<27>
unit.6.0.port.-1.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.132.name=DataPort[132]
unit.6.0.port.-1.s.132.orderindex=-1
unit.6.0.port.-1.s.132.visible=1
unit.6.0.port.-1.s.133.alias=/DDR/ddr/DDR_test/DIN<26>
unit.6.0.port.-1.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.133.name=DataPort[133]
unit.6.0.port.-1.s.133.orderindex=-1
unit.6.0.port.-1.s.133.visible=1
unit.6.0.port.-1.s.134.alias=/DDR/ddr/DDR_test/DIN<25>
unit.6.0.port.-1.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.134.name=DataPort[134]
unit.6.0.port.-1.s.134.orderindex=-1
unit.6.0.port.-1.s.134.visible=1
unit.6.0.port.-1.s.135.alias=/DDR/ddr/DDR_test/DIN<24>
unit.6.0.port.-1.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.135.name=DataPort[135]
unit.6.0.port.-1.s.135.orderindex=-1
unit.6.0.port.-1.s.135.visible=1
unit.6.0.port.-1.s.136.alias=/DDR/ddr/DDR_test/DIN<23>
unit.6.0.port.-1.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.136.name=DataPort[136]
unit.6.0.port.-1.s.136.orderindex=-1
unit.6.0.port.-1.s.136.visible=1
unit.6.0.port.-1.s.137.alias=/DDR/ddr/DDR_test/DIN<22>
unit.6.0.port.-1.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.137.name=DataPort[137]
unit.6.0.port.-1.s.137.orderindex=-1
unit.6.0.port.-1.s.137.visible=1
unit.6.0.port.-1.s.138.alias=/DDR/ddr/DDR_test/DIN<21>
unit.6.0.port.-1.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.138.name=DataPort[138]
unit.6.0.port.-1.s.138.orderindex=-1
unit.6.0.port.-1.s.138.visible=1
unit.6.0.port.-1.s.139.alias=/DDR/ddr/DDR_test/DIN<20>
unit.6.0.port.-1.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.139.name=DataPort[139]
unit.6.0.port.-1.s.139.orderindex=-1
unit.6.0.port.-1.s.139.visible=1
unit.6.0.port.-1.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.6.0.port.-1.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.14.name=DataPort[14]
unit.6.0.port.-1.s.14.orderindex=-1
unit.6.0.port.-1.s.14.visible=1
unit.6.0.port.-1.s.140.alias=/DDR/ddr/DDR_test/DIN<19>
unit.6.0.port.-1.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.140.name=DataPort[140]
unit.6.0.port.-1.s.140.orderindex=-1
unit.6.0.port.-1.s.140.visible=1
unit.6.0.port.-1.s.141.alias=/DDR/ddr/DDR_test/DIN<18>
unit.6.0.port.-1.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.141.name=DataPort[141]
unit.6.0.port.-1.s.141.orderindex=-1
unit.6.0.port.-1.s.141.visible=1
unit.6.0.port.-1.s.142.alias=/DDR/ddr/DDR_test/DIN<17>
unit.6.0.port.-1.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.142.name=DataPort[142]
unit.6.0.port.-1.s.142.orderindex=-1
unit.6.0.port.-1.s.142.visible=1
unit.6.0.port.-1.s.143.alias=/DDR/ddr/DDR_test/DIN<16>
unit.6.0.port.-1.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.143.name=DataPort[143]
unit.6.0.port.-1.s.143.orderindex=-1
unit.6.0.port.-1.s.143.visible=1
unit.6.0.port.-1.s.144.alias=/DDR/ddr/DDR_test/DIN<15>
unit.6.0.port.-1.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.144.name=DataPort[144]
unit.6.0.port.-1.s.144.orderindex=-1
unit.6.0.port.-1.s.144.visible=1
unit.6.0.port.-1.s.145.alias=/DDR/ddr/DDR_test/DIN<14>
unit.6.0.port.-1.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.145.name=DataPort[145]
unit.6.0.port.-1.s.145.orderindex=-1
unit.6.0.port.-1.s.145.visible=1
unit.6.0.port.-1.s.146.alias=/DDR/ddr/DDR_test/DIN<13>
unit.6.0.port.-1.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.146.name=DataPort[146]
unit.6.0.port.-1.s.146.orderindex=-1
unit.6.0.port.-1.s.146.visible=1
unit.6.0.port.-1.s.147.alias=/DDR/ddr/DDR_test/DIN<12>
unit.6.0.port.-1.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.147.name=DataPort[147]
unit.6.0.port.-1.s.147.orderindex=-1
unit.6.0.port.-1.s.147.visible=1
unit.6.0.port.-1.s.148.alias=/DDR/ddr/DDR_test/DIN<11>
unit.6.0.port.-1.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.148.name=DataPort[148]
unit.6.0.port.-1.s.148.orderindex=-1
unit.6.0.port.-1.s.148.visible=1
unit.6.0.port.-1.s.149.alias=/DDR/ddr/DDR_test/DIN<10>
unit.6.0.port.-1.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.149.name=DataPort[149]
unit.6.0.port.-1.s.149.orderindex=-1
unit.6.0.port.-1.s.149.visible=1
unit.6.0.port.-1.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.6.0.port.-1.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.15.name=DataPort[15]
unit.6.0.port.-1.s.15.orderindex=-1
unit.6.0.port.-1.s.15.visible=1
unit.6.0.port.-1.s.150.alias=/DDR/ddr/DDR_test/DIN<9>
unit.6.0.port.-1.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.150.name=DataPort[150]
unit.6.0.port.-1.s.150.orderindex=-1
unit.6.0.port.-1.s.150.visible=1
unit.6.0.port.-1.s.151.alias=/DDR/ddr/DDR_test/DIN<8>
unit.6.0.port.-1.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.151.name=DataPort[151]
unit.6.0.port.-1.s.151.orderindex=-1
unit.6.0.port.-1.s.151.visible=1
unit.6.0.port.-1.s.152.alias=/DDR/ddr/DDR_test/DIN<7>
unit.6.0.port.-1.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.152.name=DataPort[152]
unit.6.0.port.-1.s.152.orderindex=-1
unit.6.0.port.-1.s.152.visible=1
unit.6.0.port.-1.s.153.alias=/DDR/ddr/DDR_test/DIN<6>
unit.6.0.port.-1.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.153.name=DataPort[153]
unit.6.0.port.-1.s.153.orderindex=-1
unit.6.0.port.-1.s.153.visible=1
unit.6.0.port.-1.s.154.alias=/DDR/ddr/DDR_test/DIN<5>
unit.6.0.port.-1.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.154.name=DataPort[154]
unit.6.0.port.-1.s.154.orderindex=-1
unit.6.0.port.-1.s.154.visible=1
unit.6.0.port.-1.s.155.alias=/DDR/ddr/DDR_test/DIN<4>
unit.6.0.port.-1.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.155.name=DataPort[155]
unit.6.0.port.-1.s.155.orderindex=-1
unit.6.0.port.-1.s.155.visible=1
unit.6.0.port.-1.s.156.alias=/DDR/ddr/DDR_test/DIN<3>
unit.6.0.port.-1.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.156.name=DataPort[156]
unit.6.0.port.-1.s.156.orderindex=-1
unit.6.0.port.-1.s.156.visible=1
unit.6.0.port.-1.s.157.alias=/DDR/ddr/DDR_test/DIN<2>
unit.6.0.port.-1.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.157.name=DataPort[157]
unit.6.0.port.-1.s.157.orderindex=-1
unit.6.0.port.-1.s.157.visible=1
unit.6.0.port.-1.s.158.alias=/DDR/ddr/DDR_test/DIN<1>
unit.6.0.port.-1.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.158.name=DataPort[158]
unit.6.0.port.-1.s.158.orderindex=-1
unit.6.0.port.-1.s.158.visible=1
unit.6.0.port.-1.s.159.alias=/DDR/ddr/DDR_test/DIN<0>
unit.6.0.port.-1.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.159.name=DataPort[159]
unit.6.0.port.-1.s.159.orderindex=-1
unit.6.0.port.-1.s.159.visible=1
unit.6.0.port.-1.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.6.0.port.-1.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.16.name=DataPort[16]
unit.6.0.port.-1.s.16.orderindex=-1
unit.6.0.port.-1.s.16.visible=1
unit.6.0.port.-1.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.6.0.port.-1.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.160.name=DataPort[160]
unit.6.0.port.-1.s.160.orderindex=-1
unit.6.0.port.-1.s.160.visible=1
unit.6.0.port.-1.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.6.0.port.-1.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.161.name=DataPort[161]
unit.6.0.port.-1.s.161.orderindex=-1
unit.6.0.port.-1.s.161.visible=1
unit.6.0.port.-1.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.6.0.port.-1.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.162.name=DataPort[162]
unit.6.0.port.-1.s.162.orderindex=-1
unit.6.0.port.-1.s.162.visible=1
unit.6.0.port.-1.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.6.0.port.-1.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.163.name=DataPort[163]
unit.6.0.port.-1.s.163.orderindex=-1
unit.6.0.port.-1.s.163.visible=1
unit.6.0.port.-1.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.6.0.port.-1.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.164.name=DataPort[164]
unit.6.0.port.-1.s.164.orderindex=-1
unit.6.0.port.-1.s.164.visible=1
unit.6.0.port.-1.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.6.0.port.-1.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.165.name=DataPort[165]
unit.6.0.port.-1.s.165.orderindex=-1
unit.6.0.port.-1.s.165.visible=1
unit.6.0.port.-1.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.6.0.port.-1.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.166.name=DataPort[166]
unit.6.0.port.-1.s.166.orderindex=-1
unit.6.0.port.-1.s.166.visible=1
unit.6.0.port.-1.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.6.0.port.-1.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.167.name=DataPort[167]
unit.6.0.port.-1.s.167.orderindex=-1
unit.6.0.port.-1.s.167.visible=1
unit.6.0.port.-1.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.6.0.port.-1.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.168.name=DataPort[168]
unit.6.0.port.-1.s.168.orderindex=-1
unit.6.0.port.-1.s.168.visible=1
unit.6.0.port.-1.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.6.0.port.-1.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.169.name=DataPort[169]
unit.6.0.port.-1.s.169.orderindex=-1
unit.6.0.port.-1.s.169.visible=1
unit.6.0.port.-1.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.6.0.port.-1.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.17.name=DataPort[17]
unit.6.0.port.-1.s.17.orderindex=-1
unit.6.0.port.-1.s.17.visible=1
unit.6.0.port.-1.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.6.0.port.-1.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.170.name=DataPort[170]
unit.6.0.port.-1.s.170.orderindex=-1
unit.6.0.port.-1.s.170.visible=1
unit.6.0.port.-1.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.6.0.port.-1.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.171.name=DataPort[171]
unit.6.0.port.-1.s.171.orderindex=-1
unit.6.0.port.-1.s.171.visible=1
unit.6.0.port.-1.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.6.0.port.-1.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.172.name=DataPort[172]
unit.6.0.port.-1.s.172.orderindex=-1
unit.6.0.port.-1.s.172.visible=1
unit.6.0.port.-1.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.6.0.port.-1.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.173.name=DataPort[173]
unit.6.0.port.-1.s.173.orderindex=-1
unit.6.0.port.-1.s.173.visible=1
unit.6.0.port.-1.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.6.0.port.-1.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.174.name=DataPort[174]
unit.6.0.port.-1.s.174.orderindex=-1
unit.6.0.port.-1.s.174.visible=1
unit.6.0.port.-1.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.6.0.port.-1.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.175.name=DataPort[175]
unit.6.0.port.-1.s.175.orderindex=-1
unit.6.0.port.-1.s.175.visible=1
unit.6.0.port.-1.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.6.0.port.-1.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.176.name=DataPort[176]
unit.6.0.port.-1.s.176.orderindex=-1
unit.6.0.port.-1.s.176.visible=1
unit.6.0.port.-1.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.6.0.port.-1.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.177.name=DataPort[177]
unit.6.0.port.-1.s.177.orderindex=-1
unit.6.0.port.-1.s.177.visible=1
unit.6.0.port.-1.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.6.0.port.-1.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.178.name=DataPort[178]
unit.6.0.port.-1.s.178.orderindex=-1
unit.6.0.port.-1.s.178.visible=1
unit.6.0.port.-1.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.6.0.port.-1.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.179.name=DataPort[179]
unit.6.0.port.-1.s.179.orderindex=-1
unit.6.0.port.-1.s.179.visible=1
unit.6.0.port.-1.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.6.0.port.-1.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.18.name=DataPort[18]
unit.6.0.port.-1.s.18.orderindex=-1
unit.6.0.port.-1.s.18.visible=1
unit.6.0.port.-1.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.6.0.port.-1.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.180.name=DataPort[180]
unit.6.0.port.-1.s.180.orderindex=-1
unit.6.0.port.-1.s.180.visible=1
unit.6.0.port.-1.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.6.0.port.-1.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.181.name=DataPort[181]
unit.6.0.port.-1.s.181.orderindex=-1
unit.6.0.port.-1.s.181.visible=1
unit.6.0.port.-1.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.6.0.port.-1.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.182.name=DataPort[182]
unit.6.0.port.-1.s.182.orderindex=-1
unit.6.0.port.-1.s.182.visible=1
unit.6.0.port.-1.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.6.0.port.-1.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.183.name=DataPort[183]
unit.6.0.port.-1.s.183.orderindex=-1
unit.6.0.port.-1.s.183.visible=1
unit.6.0.port.-1.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.6.0.port.-1.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.184.name=DataPort[184]
unit.6.0.port.-1.s.184.orderindex=-1
unit.6.0.port.-1.s.184.visible=1
unit.6.0.port.-1.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.6.0.port.-1.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.185.name=DataPort[185]
unit.6.0.port.-1.s.185.orderindex=-1
unit.6.0.port.-1.s.185.visible=1
unit.6.0.port.-1.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.6.0.port.-1.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.186.name=DataPort[186]
unit.6.0.port.-1.s.186.orderindex=-1
unit.6.0.port.-1.s.186.visible=1
unit.6.0.port.-1.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.6.0.port.-1.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.187.name=DataPort[187]
unit.6.0.port.-1.s.187.orderindex=-1
unit.6.0.port.-1.s.187.visible=1
unit.6.0.port.-1.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.6.0.port.-1.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.19.name=DataPort[19]
unit.6.0.port.-1.s.19.orderindex=-1
unit.6.0.port.-1.s.19.visible=1
unit.6.0.port.-1.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.6.0.port.-1.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.2.name=DataPort[2]
unit.6.0.port.-1.s.2.orderindex=-1
unit.6.0.port.-1.s.2.visible=1
unit.6.0.port.-1.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.6.0.port.-1.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.20.name=DataPort[20]
unit.6.0.port.-1.s.20.orderindex=-1
unit.6.0.port.-1.s.20.visible=1
unit.6.0.port.-1.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.6.0.port.-1.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.21.name=DataPort[21]
unit.6.0.port.-1.s.21.orderindex=-1
unit.6.0.port.-1.s.21.visible=1
unit.6.0.port.-1.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.6.0.port.-1.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.22.name=DataPort[22]
unit.6.0.port.-1.s.22.orderindex=-1
unit.6.0.port.-1.s.22.visible=1
unit.6.0.port.-1.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.6.0.port.-1.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.23.name=DataPort[23]
unit.6.0.port.-1.s.23.orderindex=-1
unit.6.0.port.-1.s.23.visible=1
unit.6.0.port.-1.s.24.alias=/DDR/ddr/DDR_test/DOUT<63>
unit.6.0.port.-1.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.24.name=DataPort[24]
unit.6.0.port.-1.s.24.orderindex=-1
unit.6.0.port.-1.s.24.visible=1
unit.6.0.port.-1.s.25.alias=/DDR/ddr/DDR_test/DOUT<62>
unit.6.0.port.-1.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.25.name=DataPort[25]
unit.6.0.port.-1.s.25.orderindex=-1
unit.6.0.port.-1.s.25.visible=1
unit.6.0.port.-1.s.26.alias=/DDR/ddr/DDR_test/DOUT<61>
unit.6.0.port.-1.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.26.name=DataPort[26]
unit.6.0.port.-1.s.26.orderindex=-1
unit.6.0.port.-1.s.26.visible=1
unit.6.0.port.-1.s.27.alias=/DDR/ddr/DDR_test/DOUT<60>
unit.6.0.port.-1.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.27.name=DataPort[27]
unit.6.0.port.-1.s.27.orderindex=-1
unit.6.0.port.-1.s.27.visible=1
unit.6.0.port.-1.s.28.alias=/DDR/ddr/DDR_test/DOUT<59>
unit.6.0.port.-1.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.28.name=DataPort[28]
unit.6.0.port.-1.s.28.orderindex=-1
unit.6.0.port.-1.s.28.visible=1
unit.6.0.port.-1.s.29.alias=/DDR/ddr/DDR_test/DOUT<58>
unit.6.0.port.-1.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.29.name=DataPort[29]
unit.6.0.port.-1.s.29.orderindex=-1
unit.6.0.port.-1.s.29.visible=1
unit.6.0.port.-1.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.6.0.port.-1.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.3.name=DataPort[3]
unit.6.0.port.-1.s.3.orderindex=-1
unit.6.0.port.-1.s.3.visible=1
unit.6.0.port.-1.s.30.alias=/DDR/ddr/DDR_test/DOUT<57>
unit.6.0.port.-1.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.30.name=DataPort[30]
unit.6.0.port.-1.s.30.orderindex=-1
unit.6.0.port.-1.s.30.visible=1
unit.6.0.port.-1.s.31.alias=/DDR/ddr/DDR_test/DOUT<56>
unit.6.0.port.-1.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.31.name=DataPort[31]
unit.6.0.port.-1.s.31.orderindex=-1
unit.6.0.port.-1.s.31.visible=1
unit.6.0.port.-1.s.32.alias=/DDR/ddr/DDR_test/DOUT<55>
unit.6.0.port.-1.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.32.name=DataPort[32]
unit.6.0.port.-1.s.32.orderindex=-1
unit.6.0.port.-1.s.32.visible=1
unit.6.0.port.-1.s.33.alias=/DDR/ddr/DDR_test/DOUT<54>
unit.6.0.port.-1.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.33.name=DataPort[33]
unit.6.0.port.-1.s.33.orderindex=-1
unit.6.0.port.-1.s.33.visible=1
unit.6.0.port.-1.s.34.alias=/DDR/ddr/DDR_test/DOUT<53>
unit.6.0.port.-1.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.34.name=DataPort[34]
unit.6.0.port.-1.s.34.orderindex=-1
unit.6.0.port.-1.s.34.visible=1
unit.6.0.port.-1.s.35.alias=/DDR/ddr/DDR_test/DOUT<52>
unit.6.0.port.-1.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.35.name=DataPort[35]
unit.6.0.port.-1.s.35.orderindex=-1
unit.6.0.port.-1.s.35.visible=1
unit.6.0.port.-1.s.36.alias=/DDR/ddr/DDR_test/DOUT<51>
unit.6.0.port.-1.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.36.name=DataPort[36]
unit.6.0.port.-1.s.36.orderindex=-1
unit.6.0.port.-1.s.36.visible=1
unit.6.0.port.-1.s.37.alias=/DDR/ddr/DDR_test/DOUT<50>
unit.6.0.port.-1.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.37.name=DataPort[37]
unit.6.0.port.-1.s.37.orderindex=-1
unit.6.0.port.-1.s.37.visible=1
unit.6.0.port.-1.s.38.alias=/DDR/ddr/DDR_test/DOUT<49>
unit.6.0.port.-1.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.38.name=DataPort[38]
unit.6.0.port.-1.s.38.orderindex=-1
unit.6.0.port.-1.s.38.visible=1
unit.6.0.port.-1.s.39.alias=/DDR/ddr/DDR_test/DOUT<48>
unit.6.0.port.-1.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.39.name=DataPort[39]
unit.6.0.port.-1.s.39.orderindex=-1
unit.6.0.port.-1.s.39.visible=1
unit.6.0.port.-1.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.6.0.port.-1.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.4.name=DataPort[4]
unit.6.0.port.-1.s.4.orderindex=-1
unit.6.0.port.-1.s.4.visible=1
unit.6.0.port.-1.s.40.alias=/DDR/ddr/DDR_test/DOUT<47>
unit.6.0.port.-1.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.40.name=DataPort[40]
unit.6.0.port.-1.s.40.orderindex=-1
unit.6.0.port.-1.s.40.visible=1
unit.6.0.port.-1.s.41.alias=/DDR/ddr/DDR_test/DOUT<46>
unit.6.0.port.-1.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.41.name=DataPort[41]
unit.6.0.port.-1.s.41.orderindex=-1
unit.6.0.port.-1.s.41.visible=1
unit.6.0.port.-1.s.42.alias=/DDR/ddr/DDR_test/DOUT<45>
unit.6.0.port.-1.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.42.name=DataPort[42]
unit.6.0.port.-1.s.42.orderindex=-1
unit.6.0.port.-1.s.42.visible=1
unit.6.0.port.-1.s.43.alias=/DDR/ddr/DDR_test/DOUT<44>
unit.6.0.port.-1.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.43.name=DataPort[43]
unit.6.0.port.-1.s.43.orderindex=-1
unit.6.0.port.-1.s.43.visible=1
unit.6.0.port.-1.s.44.alias=/DDR/ddr/DDR_test/DOUT<43>
unit.6.0.port.-1.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.44.name=DataPort[44]
unit.6.0.port.-1.s.44.orderindex=-1
unit.6.0.port.-1.s.44.visible=1
unit.6.0.port.-1.s.45.alias=/DDR/ddr/DDR_test/DOUT<42>
unit.6.0.port.-1.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.45.name=DataPort[45]
unit.6.0.port.-1.s.45.orderindex=-1
unit.6.0.port.-1.s.45.visible=1
unit.6.0.port.-1.s.46.alias=/DDR/ddr/DDR_test/DOUT<41>
unit.6.0.port.-1.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.46.name=DataPort[46]
unit.6.0.port.-1.s.46.orderindex=-1
unit.6.0.port.-1.s.46.visible=1
unit.6.0.port.-1.s.47.alias=/DDR/ddr/DDR_test/DOUT<40>
unit.6.0.port.-1.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.47.name=DataPort[47]
unit.6.0.port.-1.s.47.orderindex=-1
unit.6.0.port.-1.s.47.visible=1
unit.6.0.port.-1.s.48.alias=/DDR/ddr/DDR_test/DOUT<39>
unit.6.0.port.-1.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.48.name=DataPort[48]
unit.6.0.port.-1.s.48.orderindex=-1
unit.6.0.port.-1.s.48.visible=1
unit.6.0.port.-1.s.49.alias=/DDR/ddr/DDR_test/DOUT<38>
unit.6.0.port.-1.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.49.name=DataPort[49]
unit.6.0.port.-1.s.49.orderindex=-1
unit.6.0.port.-1.s.49.visible=1
unit.6.0.port.-1.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.6.0.port.-1.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.5.name=DataPort[5]
unit.6.0.port.-1.s.5.orderindex=-1
unit.6.0.port.-1.s.5.visible=1
unit.6.0.port.-1.s.50.alias=/DDR/ddr/DDR_test/DOUT<37>
unit.6.0.port.-1.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.50.name=DataPort[50]
unit.6.0.port.-1.s.50.orderindex=-1
unit.6.0.port.-1.s.50.visible=1
unit.6.0.port.-1.s.51.alias=/DDR/ddr/DDR_test/DOUT<36>
unit.6.0.port.-1.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.51.name=DataPort[51]
unit.6.0.port.-1.s.51.orderindex=-1
unit.6.0.port.-1.s.51.visible=1
unit.6.0.port.-1.s.52.alias=/DDR/ddr/DDR_test/DOUT<35>
unit.6.0.port.-1.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.52.name=DataPort[52]
unit.6.0.port.-1.s.52.orderindex=-1
unit.6.0.port.-1.s.52.visible=1
unit.6.0.port.-1.s.53.alias=/DDR/ddr/DDR_test/DOUT<34>
unit.6.0.port.-1.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.53.name=DataPort[53]
unit.6.0.port.-1.s.53.orderindex=-1
unit.6.0.port.-1.s.53.visible=1
unit.6.0.port.-1.s.54.alias=/DDR/ddr/DDR_test/DOUT<33>
unit.6.0.port.-1.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.54.name=DataPort[54]
unit.6.0.port.-1.s.54.orderindex=-1
unit.6.0.port.-1.s.54.visible=1
unit.6.0.port.-1.s.55.alias=/DDR/ddr/DDR_test/DOUT<32>
unit.6.0.port.-1.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.55.name=DataPort[55]
unit.6.0.port.-1.s.55.orderindex=-1
unit.6.0.port.-1.s.55.visible=1
unit.6.0.port.-1.s.56.alias=/DDR/ddr/DDR_test/DOUT<31>
unit.6.0.port.-1.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.56.name=DataPort[56]
unit.6.0.port.-1.s.56.orderindex=-1
unit.6.0.port.-1.s.56.visible=1
unit.6.0.port.-1.s.57.alias=/DDR/ddr/DDR_test/DOUT<30>
unit.6.0.port.-1.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.57.name=DataPort[57]
unit.6.0.port.-1.s.57.orderindex=-1
unit.6.0.port.-1.s.57.visible=1
unit.6.0.port.-1.s.58.alias=/DDR/ddr/DDR_test/DOUT<29>
unit.6.0.port.-1.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.58.name=DataPort[58]
unit.6.0.port.-1.s.58.orderindex=-1
unit.6.0.port.-1.s.58.visible=1
unit.6.0.port.-1.s.59.alias=/DDR/ddr/DDR_test/DOUT<28>
unit.6.0.port.-1.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.59.name=DataPort[59]
unit.6.0.port.-1.s.59.orderindex=-1
unit.6.0.port.-1.s.59.visible=1
unit.6.0.port.-1.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.6.0.port.-1.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.6.name=DataPort[6]
unit.6.0.port.-1.s.6.orderindex=-1
unit.6.0.port.-1.s.6.visible=1
unit.6.0.port.-1.s.60.alias=/DDR/ddr/DDR_test/DOUT<27>
unit.6.0.port.-1.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.60.name=DataPort[60]
unit.6.0.port.-1.s.60.orderindex=-1
unit.6.0.port.-1.s.60.visible=1
unit.6.0.port.-1.s.61.alias=/DDR/ddr/DDR_test/DOUT<26>
unit.6.0.port.-1.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.61.name=DataPort[61]
unit.6.0.port.-1.s.61.orderindex=-1
unit.6.0.port.-1.s.61.visible=1
unit.6.0.port.-1.s.62.alias=/DDR/ddr/DDR_test/DOUT<25>
unit.6.0.port.-1.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.62.name=DataPort[62]
unit.6.0.port.-1.s.62.orderindex=-1
unit.6.0.port.-1.s.62.visible=1
unit.6.0.port.-1.s.63.alias=/DDR/ddr/DDR_test/DOUT<24>
unit.6.0.port.-1.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.63.name=DataPort[63]
unit.6.0.port.-1.s.63.orderindex=-1
unit.6.0.port.-1.s.63.visible=1
unit.6.0.port.-1.s.64.alias=/DDR/ddr/DDR_test/DOUT<23>
unit.6.0.port.-1.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.64.name=DataPort[64]
unit.6.0.port.-1.s.64.orderindex=-1
unit.6.0.port.-1.s.64.visible=1
unit.6.0.port.-1.s.65.alias=/DDR/ddr/DDR_test/DOUT<22>
unit.6.0.port.-1.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.65.name=DataPort[65]
unit.6.0.port.-1.s.65.orderindex=-1
unit.6.0.port.-1.s.65.visible=1
unit.6.0.port.-1.s.66.alias=/DDR/ddr/DDR_test/DOUT<21>
unit.6.0.port.-1.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.66.name=DataPort[66]
unit.6.0.port.-1.s.66.orderindex=-1
unit.6.0.port.-1.s.66.visible=1
unit.6.0.port.-1.s.67.alias=/DDR/ddr/DDR_test/DOUT<20>
unit.6.0.port.-1.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.67.name=DataPort[67]
unit.6.0.port.-1.s.67.orderindex=-1
unit.6.0.port.-1.s.67.visible=1
unit.6.0.port.-1.s.68.alias=/DDR/ddr/DDR_test/DOUT<19>
unit.6.0.port.-1.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.68.name=DataPort[68]
unit.6.0.port.-1.s.68.orderindex=-1
unit.6.0.port.-1.s.68.visible=1
unit.6.0.port.-1.s.69.alias=/DDR/ddr/DDR_test/DOUT<18>
unit.6.0.port.-1.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.69.name=DataPort[69]
unit.6.0.port.-1.s.69.orderindex=-1
unit.6.0.port.-1.s.69.visible=1
unit.6.0.port.-1.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.6.0.port.-1.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.7.name=DataPort[7]
unit.6.0.port.-1.s.7.orderindex=-1
unit.6.0.port.-1.s.7.visible=1
unit.6.0.port.-1.s.70.alias=/DDR/ddr/DDR_test/DOUT<17>
unit.6.0.port.-1.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.70.name=DataPort[70]
unit.6.0.port.-1.s.70.orderindex=-1
unit.6.0.port.-1.s.70.visible=1
unit.6.0.port.-1.s.71.alias=/DDR/ddr/DDR_test/DOUT<16>
unit.6.0.port.-1.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.71.name=DataPort[71]
unit.6.0.port.-1.s.71.orderindex=-1
unit.6.0.port.-1.s.71.visible=1
unit.6.0.port.-1.s.72.alias=/DDR/ddr/DDR_test/DOUT<15>
unit.6.0.port.-1.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.72.name=DataPort[72]
unit.6.0.port.-1.s.72.orderindex=-1
unit.6.0.port.-1.s.72.visible=1
unit.6.0.port.-1.s.73.alias=/DDR/ddr/DDR_test/DOUT<14>
unit.6.0.port.-1.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.73.name=DataPort[73]
unit.6.0.port.-1.s.73.orderindex=-1
unit.6.0.port.-1.s.73.visible=1
unit.6.0.port.-1.s.74.alias=/DDR/ddr/DDR_test/DOUT<13>
unit.6.0.port.-1.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.74.name=DataPort[74]
unit.6.0.port.-1.s.74.orderindex=-1
unit.6.0.port.-1.s.74.visible=1
unit.6.0.port.-1.s.75.alias=/DDR/ddr/DDR_test/DOUT<12>
unit.6.0.port.-1.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.75.name=DataPort[75]
unit.6.0.port.-1.s.75.orderindex=-1
unit.6.0.port.-1.s.75.visible=1
unit.6.0.port.-1.s.76.alias=/DDR/ddr/DDR_test/DOUT<11>
unit.6.0.port.-1.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.76.name=DataPort[76]
unit.6.0.port.-1.s.76.orderindex=-1
unit.6.0.port.-1.s.76.visible=1
unit.6.0.port.-1.s.77.alias=/DDR/ddr/DDR_test/DOUT<10>
unit.6.0.port.-1.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.77.name=DataPort[77]
unit.6.0.port.-1.s.77.orderindex=-1
unit.6.0.port.-1.s.77.visible=1
unit.6.0.port.-1.s.78.alias=/DDR/ddr/DDR_test/DOUT<9>
unit.6.0.port.-1.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.78.name=DataPort[78]
unit.6.0.port.-1.s.78.orderindex=-1
unit.6.0.port.-1.s.78.visible=1
unit.6.0.port.-1.s.79.alias=/DDR/ddr/DDR_test/DOUT<8>
unit.6.0.port.-1.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.79.name=DataPort[79]
unit.6.0.port.-1.s.79.orderindex=-1
unit.6.0.port.-1.s.79.visible=1
unit.6.0.port.-1.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.6.0.port.-1.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.8.name=DataPort[8]
unit.6.0.port.-1.s.8.orderindex=-1
unit.6.0.port.-1.s.8.visible=1
unit.6.0.port.-1.s.80.alias=/DDR/ddr/DDR_test/DOUT<7>
unit.6.0.port.-1.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.80.name=DataPort[80]
unit.6.0.port.-1.s.80.orderindex=-1
unit.6.0.port.-1.s.80.visible=1
unit.6.0.port.-1.s.81.alias=/DDR/ddr/DDR_test/DOUT<6>
unit.6.0.port.-1.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.81.name=DataPort[81]
unit.6.0.port.-1.s.81.orderindex=-1
unit.6.0.port.-1.s.81.visible=1
unit.6.0.port.-1.s.82.alias=/DDR/ddr/DDR_test/DOUT<5>
unit.6.0.port.-1.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.82.name=DataPort[82]
unit.6.0.port.-1.s.82.orderindex=-1
unit.6.0.port.-1.s.82.visible=1
unit.6.0.port.-1.s.83.alias=/DDR/ddr/DDR_test/DOUT<4>
unit.6.0.port.-1.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.83.name=DataPort[83]
unit.6.0.port.-1.s.83.orderindex=-1
unit.6.0.port.-1.s.83.visible=1
unit.6.0.port.-1.s.84.alias=/DDR/ddr/DDR_test/DOUT<3>
unit.6.0.port.-1.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.84.name=DataPort[84]
unit.6.0.port.-1.s.84.orderindex=-1
unit.6.0.port.-1.s.84.visible=1
unit.6.0.port.-1.s.85.alias=/DDR/ddr/DDR_test/DOUT<2>
unit.6.0.port.-1.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.85.name=DataPort[85]
unit.6.0.port.-1.s.85.orderindex=-1
unit.6.0.port.-1.s.85.visible=1
unit.6.0.port.-1.s.86.alias=/DDR/ddr/DDR_test/DOUT<1>
unit.6.0.port.-1.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.86.name=DataPort[86]
unit.6.0.port.-1.s.86.orderindex=-1
unit.6.0.port.-1.s.86.visible=1
unit.6.0.port.-1.s.87.alias=/DDR/ddr/DDR_test/DOUT<0>
unit.6.0.port.-1.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.87.name=DataPort[87]
unit.6.0.port.-1.s.87.orderindex=-1
unit.6.0.port.-1.s.87.visible=1
unit.6.0.port.-1.s.88.alias=/DDR/ddr/DDR_test/DIN<71>
unit.6.0.port.-1.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.88.name=DataPort[88]
unit.6.0.port.-1.s.88.orderindex=-1
unit.6.0.port.-1.s.88.visible=1
unit.6.0.port.-1.s.89.alias=/DDR/ddr/DDR_test/DIN<70>
unit.6.0.port.-1.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.89.name=DataPort[89]
unit.6.0.port.-1.s.89.orderindex=-1
unit.6.0.port.-1.s.89.visible=1
unit.6.0.port.-1.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.6.0.port.-1.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.9.name=DataPort[9]
unit.6.0.port.-1.s.9.orderindex=-1
unit.6.0.port.-1.s.9.visible=1
unit.6.0.port.-1.s.90.alias=/DDR/ddr/DDR_test/DIN<69>
unit.6.0.port.-1.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.90.name=DataPort[90]
unit.6.0.port.-1.s.90.orderindex=-1
unit.6.0.port.-1.s.90.visible=1
unit.6.0.port.-1.s.91.alias=/DDR/ddr/DDR_test/DIN<68>
unit.6.0.port.-1.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.91.name=DataPort[91]
unit.6.0.port.-1.s.91.orderindex=-1
unit.6.0.port.-1.s.91.visible=1
unit.6.0.port.-1.s.92.alias=/DDR/ddr/DDR_test/DIN<67>
unit.6.0.port.-1.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.92.name=DataPort[92]
unit.6.0.port.-1.s.92.orderindex=-1
unit.6.0.port.-1.s.92.visible=1
unit.6.0.port.-1.s.93.alias=/DDR/ddr/DDR_test/DIN<66>
unit.6.0.port.-1.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.93.name=DataPort[93]
unit.6.0.port.-1.s.93.orderindex=-1
unit.6.0.port.-1.s.93.visible=1
unit.6.0.port.-1.s.94.alias=/DDR/ddr/DDR_test/DIN<65>
unit.6.0.port.-1.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.94.name=DataPort[94]
unit.6.0.port.-1.s.94.orderindex=-1
unit.6.0.port.-1.s.94.visible=1
unit.6.0.port.-1.s.95.alias=/DDR/ddr/DDR_test/DIN<64>
unit.6.0.port.-1.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.95.name=DataPort[95]
unit.6.0.port.-1.s.95.orderindex=-1
unit.6.0.port.-1.s.95.visible=1
unit.6.0.port.-1.s.96.alias=/DDR/ddr/DDR_test/DIN<63>
unit.6.0.port.-1.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.96.name=DataPort[96]
unit.6.0.port.-1.s.96.orderindex=-1
unit.6.0.port.-1.s.96.visible=1
unit.6.0.port.-1.s.97.alias=/DDR/ddr/DDR_test/DIN<62>
unit.6.0.port.-1.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.97.name=DataPort[97]
unit.6.0.port.-1.s.97.orderindex=-1
unit.6.0.port.-1.s.97.visible=1
unit.6.0.port.-1.s.98.alias=/DDR/ddr/DDR_test/DIN<61>
unit.6.0.port.-1.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.98.name=DataPort[98]
unit.6.0.port.-1.s.98.orderindex=-1
unit.6.0.port.-1.s.98.visible=1
unit.6.0.port.-1.s.99.alias=/DDR/ddr/DDR_test/DIN<60>
unit.6.0.port.-1.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.-1.s.99.name=DataPort[99]
unit.6.0.port.-1.s.99.orderindex=-1
unit.6.0.port.-1.s.99.visible=1
unit.6.0.port.0.b.0.alias=
unit.6.0.port.0.b.0.channellist=0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187
unit.6.0.port.0.b.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.b.0.name=TriggerPort0
unit.6.0.port.0.b.0.orderindex=-1
unit.6.0.port.0.b.0.radix=Hex
unit.6.0.port.0.b.0.signedOffset=0.0
unit.6.0.port.0.b.0.signedPrecision=0
unit.6.0.port.0.b.0.signedScaleFactor=1.0
unit.6.0.port.0.b.0.unsignedOffset=0.0
unit.6.0.port.0.b.0.unsignedPrecision=0
unit.6.0.port.0.b.0.unsignedScaleFactor=1.0
unit.6.0.port.0.b.0.visible=1
unit.6.0.port.0.buscount=1
unit.6.0.port.0.channelcount=188
unit.6.0.port.0.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.6.0.port.0.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.0.name=TriggerPort0[0]
unit.6.0.port.0.s.0.orderindex=-1
unit.6.0.port.0.s.0.visible=1
unit.6.0.port.0.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.6.0.port.0.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.1.name=TriggerPort0[1]
unit.6.0.port.0.s.1.orderindex=-1
unit.6.0.port.0.s.1.visible=1
unit.6.0.port.0.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.6.0.port.0.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.10.name=TriggerPort0[10]
unit.6.0.port.0.s.10.orderindex=-1
unit.6.0.port.0.s.10.visible=1
unit.6.0.port.0.s.100.alias=/DDR/ddr/DDR_test/DIN<59>
unit.6.0.port.0.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.100.name=TriggerPort0[100]
unit.6.0.port.0.s.100.orderindex=-1
unit.6.0.port.0.s.100.visible=1
unit.6.0.port.0.s.101.alias=/DDR/ddr/DDR_test/DIN<58>
unit.6.0.port.0.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.101.name=TriggerPort0[101]
unit.6.0.port.0.s.101.orderindex=-1
unit.6.0.port.0.s.101.visible=1
unit.6.0.port.0.s.102.alias=/DDR/ddr/DDR_test/DIN<57>
unit.6.0.port.0.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.102.name=TriggerPort0[102]
unit.6.0.port.0.s.102.orderindex=-1
unit.6.0.port.0.s.102.visible=1
unit.6.0.port.0.s.103.alias=/DDR/ddr/DDR_test/DIN<56>
unit.6.0.port.0.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.103.name=TriggerPort0[103]
unit.6.0.port.0.s.103.orderindex=-1
unit.6.0.port.0.s.103.visible=1
unit.6.0.port.0.s.104.alias=/DDR/ddr/DDR_test/DIN<55>
unit.6.0.port.0.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.104.name=TriggerPort0[104]
unit.6.0.port.0.s.104.orderindex=-1
unit.6.0.port.0.s.104.visible=1
unit.6.0.port.0.s.105.alias=/DDR/ddr/DDR_test/DIN<54>
unit.6.0.port.0.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.105.name=TriggerPort0[105]
unit.6.0.port.0.s.105.orderindex=-1
unit.6.0.port.0.s.105.visible=1
unit.6.0.port.0.s.106.alias=/DDR/ddr/DDR_test/DIN<53>
unit.6.0.port.0.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.106.name=TriggerPort0[106]
unit.6.0.port.0.s.106.orderindex=-1
unit.6.0.port.0.s.106.visible=1
unit.6.0.port.0.s.107.alias=/DDR/ddr/DDR_test/DIN<52>
unit.6.0.port.0.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.107.name=TriggerPort0[107]
unit.6.0.port.0.s.107.orderindex=-1
unit.6.0.port.0.s.107.visible=1
unit.6.0.port.0.s.108.alias=/DDR/ddr/DDR_test/DIN<51>
unit.6.0.port.0.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.108.name=TriggerPort0[108]
unit.6.0.port.0.s.108.orderindex=-1
unit.6.0.port.0.s.108.visible=1
unit.6.0.port.0.s.109.alias=/DDR/ddr/DDR_test/DIN<50>
unit.6.0.port.0.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.109.name=TriggerPort0[109]
unit.6.0.port.0.s.109.orderindex=-1
unit.6.0.port.0.s.109.visible=1
unit.6.0.port.0.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.6.0.port.0.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.11.name=TriggerPort0[11]
unit.6.0.port.0.s.11.orderindex=-1
unit.6.0.port.0.s.11.visible=1
unit.6.0.port.0.s.110.alias=/DDR/ddr/DDR_test/DIN<49>
unit.6.0.port.0.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.110.name=TriggerPort0[110]
unit.6.0.port.0.s.110.orderindex=-1
unit.6.0.port.0.s.110.visible=1
unit.6.0.port.0.s.111.alias=/DDR/ddr/DDR_test/DIN<48>
unit.6.0.port.0.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.111.name=TriggerPort0[111]
unit.6.0.port.0.s.111.orderindex=-1
unit.6.0.port.0.s.111.visible=1
unit.6.0.port.0.s.112.alias=/DDR/ddr/DDR_test/DIN<47>
unit.6.0.port.0.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.112.name=TriggerPort0[112]
unit.6.0.port.0.s.112.orderindex=-1
unit.6.0.port.0.s.112.visible=1
unit.6.0.port.0.s.113.alias=/DDR/ddr/DDR_test/DIN<46>
unit.6.0.port.0.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.113.name=TriggerPort0[113]
unit.6.0.port.0.s.113.orderindex=-1
unit.6.0.port.0.s.113.visible=1
unit.6.0.port.0.s.114.alias=/DDR/ddr/DDR_test/DIN<45>
unit.6.0.port.0.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.114.name=TriggerPort0[114]
unit.6.0.port.0.s.114.orderindex=-1
unit.6.0.port.0.s.114.visible=1
unit.6.0.port.0.s.115.alias=/DDR/ddr/DDR_test/DIN<44>
unit.6.0.port.0.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.115.name=TriggerPort0[115]
unit.6.0.port.0.s.115.orderindex=-1
unit.6.0.port.0.s.115.visible=1
unit.6.0.port.0.s.116.alias=/DDR/ddr/DDR_test/DIN<43>
unit.6.0.port.0.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.116.name=TriggerPort0[116]
unit.6.0.port.0.s.116.orderindex=-1
unit.6.0.port.0.s.116.visible=1
unit.6.0.port.0.s.117.alias=/DDR/ddr/DDR_test/DIN<42>
unit.6.0.port.0.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.117.name=TriggerPort0[117]
unit.6.0.port.0.s.117.orderindex=-1
unit.6.0.port.0.s.117.visible=1
unit.6.0.port.0.s.118.alias=/DDR/ddr/DDR_test/DIN<41>
unit.6.0.port.0.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.118.name=TriggerPort0[118]
unit.6.0.port.0.s.118.orderindex=-1
unit.6.0.port.0.s.118.visible=1
unit.6.0.port.0.s.119.alias=/DDR/ddr/DDR_test/DIN<40>
unit.6.0.port.0.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.119.name=TriggerPort0[119]
unit.6.0.port.0.s.119.orderindex=-1
unit.6.0.port.0.s.119.visible=1
unit.6.0.port.0.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.6.0.port.0.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.12.name=TriggerPort0[12]
unit.6.0.port.0.s.12.orderindex=-1
unit.6.0.port.0.s.12.visible=1
unit.6.0.port.0.s.120.alias=/DDR/ddr/DDR_test/DIN<39>
unit.6.0.port.0.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.120.name=TriggerPort0[120]
unit.6.0.port.0.s.120.orderindex=-1
unit.6.0.port.0.s.120.visible=1
unit.6.0.port.0.s.121.alias=/DDR/ddr/DDR_test/DIN<38>
unit.6.0.port.0.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.121.name=TriggerPort0[121]
unit.6.0.port.0.s.121.orderindex=-1
unit.6.0.port.0.s.121.visible=1
unit.6.0.port.0.s.122.alias=/DDR/ddr/DDR_test/DIN<37>
unit.6.0.port.0.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.122.name=TriggerPort0[122]
unit.6.0.port.0.s.122.orderindex=-1
unit.6.0.port.0.s.122.visible=1
unit.6.0.port.0.s.123.alias=/DDR/ddr/DDR_test/DIN<36>
unit.6.0.port.0.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.123.name=TriggerPort0[123]
unit.6.0.port.0.s.123.orderindex=-1
unit.6.0.port.0.s.123.visible=1
unit.6.0.port.0.s.124.alias=/DDR/ddr/DDR_test/DIN<35>
unit.6.0.port.0.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.124.name=TriggerPort0[124]
unit.6.0.port.0.s.124.orderindex=-1
unit.6.0.port.0.s.124.visible=1
unit.6.0.port.0.s.125.alias=/DDR/ddr/DDR_test/DIN<34>
unit.6.0.port.0.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.125.name=TriggerPort0[125]
unit.6.0.port.0.s.125.orderindex=-1
unit.6.0.port.0.s.125.visible=1
unit.6.0.port.0.s.126.alias=/DDR/ddr/DDR_test/DIN<33>
unit.6.0.port.0.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.126.name=TriggerPort0[126]
unit.6.0.port.0.s.126.orderindex=-1
unit.6.0.port.0.s.126.visible=1
unit.6.0.port.0.s.127.alias=/DDR/ddr/DDR_test/DIN<32>
unit.6.0.port.0.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.127.name=TriggerPort0[127]
unit.6.0.port.0.s.127.orderindex=-1
unit.6.0.port.0.s.127.visible=1
unit.6.0.port.0.s.128.alias=/DDR/ddr/DDR_test/DIN<31>
unit.6.0.port.0.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.128.name=TriggerPort0[128]
unit.6.0.port.0.s.128.orderindex=-1
unit.6.0.port.0.s.128.visible=1
unit.6.0.port.0.s.129.alias=/DDR/ddr/DDR_test/DIN<30>
unit.6.0.port.0.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.129.name=TriggerPort0[129]
unit.6.0.port.0.s.129.orderindex=-1
unit.6.0.port.0.s.129.visible=1
unit.6.0.port.0.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.6.0.port.0.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.13.name=TriggerPort0[13]
unit.6.0.port.0.s.13.orderindex=-1
unit.6.0.port.0.s.13.visible=1
unit.6.0.port.0.s.130.alias=/DDR/ddr/DDR_test/DIN<29>
unit.6.0.port.0.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.130.name=TriggerPort0[130]
unit.6.0.port.0.s.130.orderindex=-1
unit.6.0.port.0.s.130.visible=1
unit.6.0.port.0.s.131.alias=/DDR/ddr/DDR_test/DIN<28>
unit.6.0.port.0.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.131.name=TriggerPort0[131]
unit.6.0.port.0.s.131.orderindex=-1
unit.6.0.port.0.s.131.visible=1
unit.6.0.port.0.s.132.alias=/DDR/ddr/DDR_test/DIN<27>
unit.6.0.port.0.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.132.name=TriggerPort0[132]
unit.6.0.port.0.s.132.orderindex=-1
unit.6.0.port.0.s.132.visible=1
unit.6.0.port.0.s.133.alias=/DDR/ddr/DDR_test/DIN<26>
unit.6.0.port.0.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.133.name=TriggerPort0[133]
unit.6.0.port.0.s.133.orderindex=-1
unit.6.0.port.0.s.133.visible=1
unit.6.0.port.0.s.134.alias=/DDR/ddr/DDR_test/DIN<25>
unit.6.0.port.0.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.134.name=TriggerPort0[134]
unit.6.0.port.0.s.134.orderindex=-1
unit.6.0.port.0.s.134.visible=1
unit.6.0.port.0.s.135.alias=/DDR/ddr/DDR_test/DIN<24>
unit.6.0.port.0.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.135.name=TriggerPort0[135]
unit.6.0.port.0.s.135.orderindex=-1
unit.6.0.port.0.s.135.visible=1
unit.6.0.port.0.s.136.alias=/DDR/ddr/DDR_test/DIN<23>
unit.6.0.port.0.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.136.name=TriggerPort0[136]
unit.6.0.port.0.s.136.orderindex=-1
unit.6.0.port.0.s.136.visible=1
unit.6.0.port.0.s.137.alias=/DDR/ddr/DDR_test/DIN<22>
unit.6.0.port.0.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.137.name=TriggerPort0[137]
unit.6.0.port.0.s.137.orderindex=-1
unit.6.0.port.0.s.137.visible=1
unit.6.0.port.0.s.138.alias=/DDR/ddr/DDR_test/DIN<21>
unit.6.0.port.0.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.138.name=TriggerPort0[138]
unit.6.0.port.0.s.138.orderindex=-1
unit.6.0.port.0.s.138.visible=1
unit.6.0.port.0.s.139.alias=/DDR/ddr/DDR_test/DIN<20>
unit.6.0.port.0.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.139.name=TriggerPort0[139]
unit.6.0.port.0.s.139.orderindex=-1
unit.6.0.port.0.s.139.visible=1
unit.6.0.port.0.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.6.0.port.0.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.14.name=TriggerPort0[14]
unit.6.0.port.0.s.14.orderindex=-1
unit.6.0.port.0.s.14.visible=1
unit.6.0.port.0.s.140.alias=/DDR/ddr/DDR_test/DIN<19>
unit.6.0.port.0.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.140.name=TriggerPort0[140]
unit.6.0.port.0.s.140.orderindex=-1
unit.6.0.port.0.s.140.visible=1
unit.6.0.port.0.s.141.alias=/DDR/ddr/DDR_test/DIN<18>
unit.6.0.port.0.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.141.name=TriggerPort0[141]
unit.6.0.port.0.s.141.orderindex=-1
unit.6.0.port.0.s.141.visible=1
unit.6.0.port.0.s.142.alias=/DDR/ddr/DDR_test/DIN<17>
unit.6.0.port.0.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.142.name=TriggerPort0[142]
unit.6.0.port.0.s.142.orderindex=-1
unit.6.0.port.0.s.142.visible=1
unit.6.0.port.0.s.143.alias=/DDR/ddr/DDR_test/DIN<16>
unit.6.0.port.0.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.143.name=TriggerPort0[143]
unit.6.0.port.0.s.143.orderindex=-1
unit.6.0.port.0.s.143.visible=1
unit.6.0.port.0.s.144.alias=/DDR/ddr/DDR_test/DIN<15>
unit.6.0.port.0.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.144.name=TriggerPort0[144]
unit.6.0.port.0.s.144.orderindex=-1
unit.6.0.port.0.s.144.visible=1
unit.6.0.port.0.s.145.alias=/DDR/ddr/DDR_test/DIN<14>
unit.6.0.port.0.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.145.name=TriggerPort0[145]
unit.6.0.port.0.s.145.orderindex=-1
unit.6.0.port.0.s.145.visible=1
unit.6.0.port.0.s.146.alias=/DDR/ddr/DDR_test/DIN<13>
unit.6.0.port.0.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.146.name=TriggerPort0[146]
unit.6.0.port.0.s.146.orderindex=-1
unit.6.0.port.0.s.146.visible=1
unit.6.0.port.0.s.147.alias=/DDR/ddr/DDR_test/DIN<12>
unit.6.0.port.0.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.147.name=TriggerPort0[147]
unit.6.0.port.0.s.147.orderindex=-1
unit.6.0.port.0.s.147.visible=1
unit.6.0.port.0.s.148.alias=/DDR/ddr/DDR_test/DIN<11>
unit.6.0.port.0.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.148.name=TriggerPort0[148]
unit.6.0.port.0.s.148.orderindex=-1
unit.6.0.port.0.s.148.visible=1
unit.6.0.port.0.s.149.alias=/DDR/ddr/DDR_test/DIN<10>
unit.6.0.port.0.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.149.name=TriggerPort0[149]
unit.6.0.port.0.s.149.orderindex=-1
unit.6.0.port.0.s.149.visible=1
unit.6.0.port.0.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.6.0.port.0.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.15.name=TriggerPort0[15]
unit.6.0.port.0.s.15.orderindex=-1
unit.6.0.port.0.s.15.visible=1
unit.6.0.port.0.s.150.alias=/DDR/ddr/DDR_test/DIN<9>
unit.6.0.port.0.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.150.name=TriggerPort0[150]
unit.6.0.port.0.s.150.orderindex=-1
unit.6.0.port.0.s.150.visible=1
unit.6.0.port.0.s.151.alias=/DDR/ddr/DDR_test/DIN<8>
unit.6.0.port.0.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.151.name=TriggerPort0[151]
unit.6.0.port.0.s.151.orderindex=-1
unit.6.0.port.0.s.151.visible=1
unit.6.0.port.0.s.152.alias=/DDR/ddr/DDR_test/DIN<7>
unit.6.0.port.0.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.152.name=TriggerPort0[152]
unit.6.0.port.0.s.152.orderindex=-1
unit.6.0.port.0.s.152.visible=1
unit.6.0.port.0.s.153.alias=/DDR/ddr/DDR_test/DIN<6>
unit.6.0.port.0.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.153.name=TriggerPort0[153]
unit.6.0.port.0.s.153.orderindex=-1
unit.6.0.port.0.s.153.visible=1
unit.6.0.port.0.s.154.alias=/DDR/ddr/DDR_test/DIN<5>
unit.6.0.port.0.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.154.name=TriggerPort0[154]
unit.6.0.port.0.s.154.orderindex=-1
unit.6.0.port.0.s.154.visible=1
unit.6.0.port.0.s.155.alias=/DDR/ddr/DDR_test/DIN<4>
unit.6.0.port.0.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.155.name=TriggerPort0[155]
unit.6.0.port.0.s.155.orderindex=-1
unit.6.0.port.0.s.155.visible=1
unit.6.0.port.0.s.156.alias=/DDR/ddr/DDR_test/DIN<3>
unit.6.0.port.0.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.156.name=TriggerPort0[156]
unit.6.0.port.0.s.156.orderindex=-1
unit.6.0.port.0.s.156.visible=1
unit.6.0.port.0.s.157.alias=/DDR/ddr/DDR_test/DIN<2>
unit.6.0.port.0.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.157.name=TriggerPort0[157]
unit.6.0.port.0.s.157.orderindex=-1
unit.6.0.port.0.s.157.visible=1
unit.6.0.port.0.s.158.alias=/DDR/ddr/DDR_test/DIN<1>
unit.6.0.port.0.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.158.name=TriggerPort0[158]
unit.6.0.port.0.s.158.orderindex=-1
unit.6.0.port.0.s.158.visible=1
unit.6.0.port.0.s.159.alias=/DDR/ddr/DDR_test/DIN<0>
unit.6.0.port.0.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.159.name=TriggerPort0[159]
unit.6.0.port.0.s.159.orderindex=-1
unit.6.0.port.0.s.159.visible=1
unit.6.0.port.0.s.16.alias=/DDR/ddr/DDR_test/DOUT<71>
unit.6.0.port.0.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.16.name=TriggerPort0[16]
unit.6.0.port.0.s.16.orderindex=-1
unit.6.0.port.0.s.16.visible=1
unit.6.0.port.0.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.6.0.port.0.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.160.name=TriggerPort0[160]
unit.6.0.port.0.s.160.orderindex=-1
unit.6.0.port.0.s.160.visible=1
unit.6.0.port.0.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.6.0.port.0.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.161.name=TriggerPort0[161]
unit.6.0.port.0.s.161.orderindex=-1
unit.6.0.port.0.s.161.visible=1
unit.6.0.port.0.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.6.0.port.0.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.162.name=TriggerPort0[162]
unit.6.0.port.0.s.162.orderindex=-1
unit.6.0.port.0.s.162.visible=1
unit.6.0.port.0.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.6.0.port.0.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.163.name=TriggerPort0[163]
unit.6.0.port.0.s.163.orderindex=-1
unit.6.0.port.0.s.163.visible=1
unit.6.0.port.0.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.6.0.port.0.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.164.name=TriggerPort0[164]
unit.6.0.port.0.s.164.orderindex=-1
unit.6.0.port.0.s.164.visible=1
unit.6.0.port.0.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.6.0.port.0.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.165.name=TriggerPort0[165]
unit.6.0.port.0.s.165.orderindex=-1
unit.6.0.port.0.s.165.visible=1
unit.6.0.port.0.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.6.0.port.0.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.166.name=TriggerPort0[166]
unit.6.0.port.0.s.166.orderindex=-1
unit.6.0.port.0.s.166.visible=1
unit.6.0.port.0.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.6.0.port.0.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.167.name=TriggerPort0[167]
unit.6.0.port.0.s.167.orderindex=-1
unit.6.0.port.0.s.167.visible=1
unit.6.0.port.0.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.6.0.port.0.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.168.name=TriggerPort0[168]
unit.6.0.port.0.s.168.orderindex=-1
unit.6.0.port.0.s.168.visible=1
unit.6.0.port.0.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.6.0.port.0.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.169.name=TriggerPort0[169]
unit.6.0.port.0.s.169.orderindex=-1
unit.6.0.port.0.s.169.visible=1
unit.6.0.port.0.s.17.alias=/DDR/ddr/DDR_test/DOUT<70>
unit.6.0.port.0.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.17.name=TriggerPort0[17]
unit.6.0.port.0.s.17.orderindex=-1
unit.6.0.port.0.s.17.visible=1
unit.6.0.port.0.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.6.0.port.0.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.170.name=TriggerPort0[170]
unit.6.0.port.0.s.170.orderindex=-1
unit.6.0.port.0.s.170.visible=1
unit.6.0.port.0.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.6.0.port.0.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.171.name=TriggerPort0[171]
unit.6.0.port.0.s.171.orderindex=-1
unit.6.0.port.0.s.171.visible=1
unit.6.0.port.0.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.6.0.port.0.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.172.name=TriggerPort0[172]
unit.6.0.port.0.s.172.orderindex=-1
unit.6.0.port.0.s.172.visible=1
unit.6.0.port.0.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.6.0.port.0.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.173.name=TriggerPort0[173]
unit.6.0.port.0.s.173.orderindex=-1
unit.6.0.port.0.s.173.visible=1
unit.6.0.port.0.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.6.0.port.0.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.174.name=TriggerPort0[174]
unit.6.0.port.0.s.174.orderindex=-1
unit.6.0.port.0.s.174.visible=1
unit.6.0.port.0.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.6.0.port.0.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.175.name=TriggerPort0[175]
unit.6.0.port.0.s.175.orderindex=-1
unit.6.0.port.0.s.175.visible=1
unit.6.0.port.0.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.6.0.port.0.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.176.name=TriggerPort0[176]
unit.6.0.port.0.s.176.orderindex=-1
unit.6.0.port.0.s.176.visible=1
unit.6.0.port.0.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.6.0.port.0.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.177.name=TriggerPort0[177]
unit.6.0.port.0.s.177.orderindex=-1
unit.6.0.port.0.s.177.visible=1
unit.6.0.port.0.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.6.0.port.0.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.178.name=TriggerPort0[178]
unit.6.0.port.0.s.178.orderindex=-1
unit.6.0.port.0.s.178.visible=1
unit.6.0.port.0.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.6.0.port.0.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.179.name=TriggerPort0[179]
unit.6.0.port.0.s.179.orderindex=-1
unit.6.0.port.0.s.179.visible=1
unit.6.0.port.0.s.18.alias=/DDR/ddr/DDR_test/DOUT<69>
unit.6.0.port.0.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.18.name=TriggerPort0[18]
unit.6.0.port.0.s.18.orderindex=-1
unit.6.0.port.0.s.18.visible=1
unit.6.0.port.0.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.6.0.port.0.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.180.name=TriggerPort0[180]
unit.6.0.port.0.s.180.orderindex=-1
unit.6.0.port.0.s.180.visible=1
unit.6.0.port.0.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.6.0.port.0.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.181.name=TriggerPort0[181]
unit.6.0.port.0.s.181.orderindex=-1
unit.6.0.port.0.s.181.visible=1
unit.6.0.port.0.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.6.0.port.0.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.182.name=TriggerPort0[182]
unit.6.0.port.0.s.182.orderindex=-1
unit.6.0.port.0.s.182.visible=1
unit.6.0.port.0.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.6.0.port.0.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.183.name=TriggerPort0[183]
unit.6.0.port.0.s.183.orderindex=-1
unit.6.0.port.0.s.183.visible=1
unit.6.0.port.0.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.6.0.port.0.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.184.name=TriggerPort0[184]
unit.6.0.port.0.s.184.orderindex=-1
unit.6.0.port.0.s.184.visible=1
unit.6.0.port.0.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.6.0.port.0.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.185.name=TriggerPort0[185]
unit.6.0.port.0.s.185.orderindex=-1
unit.6.0.port.0.s.185.visible=1
unit.6.0.port.0.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.6.0.port.0.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.186.name=TriggerPort0[186]
unit.6.0.port.0.s.186.orderindex=-1
unit.6.0.port.0.s.186.visible=1
unit.6.0.port.0.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.6.0.port.0.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.187.name=TriggerPort0[187]
unit.6.0.port.0.s.187.orderindex=-1
unit.6.0.port.0.s.187.visible=1
unit.6.0.port.0.s.19.alias=/DDR/ddr/DDR_test/DOUT<68>
unit.6.0.port.0.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.19.name=TriggerPort0[19]
unit.6.0.port.0.s.19.orderindex=-1
unit.6.0.port.0.s.19.visible=1
unit.6.0.port.0.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.6.0.port.0.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.2.name=TriggerPort0[2]
unit.6.0.port.0.s.2.orderindex=-1
unit.6.0.port.0.s.2.visible=1
unit.6.0.port.0.s.20.alias=/DDR/ddr/DDR_test/DOUT<67>
unit.6.0.port.0.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.20.name=TriggerPort0[20]
unit.6.0.port.0.s.20.orderindex=-1
unit.6.0.port.0.s.20.visible=1
unit.6.0.port.0.s.21.alias=/DDR/ddr/DDR_test/DOUT<66>
unit.6.0.port.0.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.21.name=TriggerPort0[21]
unit.6.0.port.0.s.21.orderindex=-1
unit.6.0.port.0.s.21.visible=1
unit.6.0.port.0.s.22.alias=/DDR/ddr/DDR_test/DOUT<65>
unit.6.0.port.0.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.22.name=TriggerPort0[22]
unit.6.0.port.0.s.22.orderindex=-1
unit.6.0.port.0.s.22.visible=1
unit.6.0.port.0.s.23.alias=/DDR/ddr/DDR_test/DOUT<64>
unit.6.0.port.0.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.23.name=TriggerPort0[23]
unit.6.0.port.0.s.23.orderindex=-1
unit.6.0.port.0.s.23.visible=1
unit.6.0.port.0.s.24.alias=/DDR/ddr/DDR_test/DOUT<63>
unit.6.0.port.0.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.24.name=TriggerPort0[24]
unit.6.0.port.0.s.24.orderindex=-1
unit.6.0.port.0.s.24.visible=1
unit.6.0.port.0.s.25.alias=/DDR/ddr/DDR_test/DOUT<62>
unit.6.0.port.0.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.25.name=TriggerPort0[25]
unit.6.0.port.0.s.25.orderindex=-1
unit.6.0.port.0.s.25.visible=1
unit.6.0.port.0.s.26.alias=/DDR/ddr/DDR_test/DOUT<61>
unit.6.0.port.0.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.26.name=TriggerPort0[26]
unit.6.0.port.0.s.26.orderindex=-1
unit.6.0.port.0.s.26.visible=1
unit.6.0.port.0.s.27.alias=/DDR/ddr/DDR_test/DOUT<60>
unit.6.0.port.0.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.27.name=TriggerPort0[27]
unit.6.0.port.0.s.27.orderindex=-1
unit.6.0.port.0.s.27.visible=1
unit.6.0.port.0.s.28.alias=/DDR/ddr/DDR_test/DOUT<59>
unit.6.0.port.0.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.28.name=TriggerPort0[28]
unit.6.0.port.0.s.28.orderindex=-1
unit.6.0.port.0.s.28.visible=1
unit.6.0.port.0.s.29.alias=/DDR/ddr/DDR_test/DOUT<58>
unit.6.0.port.0.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.29.name=TriggerPort0[29]
unit.6.0.port.0.s.29.orderindex=-1
unit.6.0.port.0.s.29.visible=1
unit.6.0.port.0.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.6.0.port.0.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.3.name=TriggerPort0[3]
unit.6.0.port.0.s.3.orderindex=-1
unit.6.0.port.0.s.3.visible=1
unit.6.0.port.0.s.30.alias=/DDR/ddr/DDR_test/DOUT<57>
unit.6.0.port.0.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.30.name=TriggerPort0[30]
unit.6.0.port.0.s.30.orderindex=-1
unit.6.0.port.0.s.30.visible=1
unit.6.0.port.0.s.31.alias=/DDR/ddr/DDR_test/DOUT<56>
unit.6.0.port.0.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.31.name=TriggerPort0[31]
unit.6.0.port.0.s.31.orderindex=-1
unit.6.0.port.0.s.31.visible=1
unit.6.0.port.0.s.32.alias=/DDR/ddr/DDR_test/DOUT<55>
unit.6.0.port.0.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.32.name=TriggerPort0[32]
unit.6.0.port.0.s.32.orderindex=-1
unit.6.0.port.0.s.32.visible=1
unit.6.0.port.0.s.33.alias=/DDR/ddr/DDR_test/DOUT<54>
unit.6.0.port.0.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.33.name=TriggerPort0[33]
unit.6.0.port.0.s.33.orderindex=-1
unit.6.0.port.0.s.33.visible=1
unit.6.0.port.0.s.34.alias=/DDR/ddr/DDR_test/DOUT<53>
unit.6.0.port.0.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.34.name=TriggerPort0[34]
unit.6.0.port.0.s.34.orderindex=-1
unit.6.0.port.0.s.34.visible=1
unit.6.0.port.0.s.35.alias=/DDR/ddr/DDR_test/DOUT<52>
unit.6.0.port.0.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.35.name=TriggerPort0[35]
unit.6.0.port.0.s.35.orderindex=-1
unit.6.0.port.0.s.35.visible=1
unit.6.0.port.0.s.36.alias=/DDR/ddr/DDR_test/DOUT<51>
unit.6.0.port.0.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.36.name=TriggerPort0[36]
unit.6.0.port.0.s.36.orderindex=-1
unit.6.0.port.0.s.36.visible=1
unit.6.0.port.0.s.37.alias=/DDR/ddr/DDR_test/DOUT<50>
unit.6.0.port.0.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.37.name=TriggerPort0[37]
unit.6.0.port.0.s.37.orderindex=-1
unit.6.0.port.0.s.37.visible=1
unit.6.0.port.0.s.38.alias=/DDR/ddr/DDR_test/DOUT<49>
unit.6.0.port.0.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.38.name=TriggerPort0[38]
unit.6.0.port.0.s.38.orderindex=-1
unit.6.0.port.0.s.38.visible=1
unit.6.0.port.0.s.39.alias=/DDR/ddr/DDR_test/DOUT<48>
unit.6.0.port.0.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.39.name=TriggerPort0[39]
unit.6.0.port.0.s.39.orderindex=-1
unit.6.0.port.0.s.39.visible=1
unit.6.0.port.0.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.6.0.port.0.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.4.name=TriggerPort0[4]
unit.6.0.port.0.s.4.orderindex=-1
unit.6.0.port.0.s.4.visible=1
unit.6.0.port.0.s.40.alias=/DDR/ddr/DDR_test/DOUT<47>
unit.6.0.port.0.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.40.name=TriggerPort0[40]
unit.6.0.port.0.s.40.orderindex=-1
unit.6.0.port.0.s.40.visible=1
unit.6.0.port.0.s.41.alias=/DDR/ddr/DDR_test/DOUT<46>
unit.6.0.port.0.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.41.name=TriggerPort0[41]
unit.6.0.port.0.s.41.orderindex=-1
unit.6.0.port.0.s.41.visible=1
unit.6.0.port.0.s.42.alias=/DDR/ddr/DDR_test/DOUT<45>
unit.6.0.port.0.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.42.name=TriggerPort0[42]
unit.6.0.port.0.s.42.orderindex=-1
unit.6.0.port.0.s.42.visible=1
unit.6.0.port.0.s.43.alias=/DDR/ddr/DDR_test/DOUT<44>
unit.6.0.port.0.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.43.name=TriggerPort0[43]
unit.6.0.port.0.s.43.orderindex=-1
unit.6.0.port.0.s.43.visible=1
unit.6.0.port.0.s.44.alias=/DDR/ddr/DDR_test/DOUT<43>
unit.6.0.port.0.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.44.name=TriggerPort0[44]
unit.6.0.port.0.s.44.orderindex=-1
unit.6.0.port.0.s.44.visible=1
unit.6.0.port.0.s.45.alias=/DDR/ddr/DDR_test/DOUT<42>
unit.6.0.port.0.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.45.name=TriggerPort0[45]
unit.6.0.port.0.s.45.orderindex=-1
unit.6.0.port.0.s.45.visible=1
unit.6.0.port.0.s.46.alias=/DDR/ddr/DDR_test/DOUT<41>
unit.6.0.port.0.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.46.name=TriggerPort0[46]
unit.6.0.port.0.s.46.orderindex=-1
unit.6.0.port.0.s.46.visible=1
unit.6.0.port.0.s.47.alias=/DDR/ddr/DDR_test/DOUT<40>
unit.6.0.port.0.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.47.name=TriggerPort0[47]
unit.6.0.port.0.s.47.orderindex=-1
unit.6.0.port.0.s.47.visible=1
unit.6.0.port.0.s.48.alias=/DDR/ddr/DDR_test/DOUT<39>
unit.6.0.port.0.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.48.name=TriggerPort0[48]
unit.6.0.port.0.s.48.orderindex=-1
unit.6.0.port.0.s.48.visible=1
unit.6.0.port.0.s.49.alias=/DDR/ddr/DDR_test/DOUT<38>
unit.6.0.port.0.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.49.name=TriggerPort0[49]
unit.6.0.port.0.s.49.orderindex=-1
unit.6.0.port.0.s.49.visible=1
unit.6.0.port.0.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.6.0.port.0.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.5.name=TriggerPort0[5]
unit.6.0.port.0.s.5.orderindex=-1
unit.6.0.port.0.s.5.visible=1
unit.6.0.port.0.s.50.alias=/DDR/ddr/DDR_test/DOUT<37>
unit.6.0.port.0.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.50.name=TriggerPort0[50]
unit.6.0.port.0.s.50.orderindex=-1
unit.6.0.port.0.s.50.visible=1
unit.6.0.port.0.s.51.alias=/DDR/ddr/DDR_test/DOUT<36>
unit.6.0.port.0.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.51.name=TriggerPort0[51]
unit.6.0.port.0.s.51.orderindex=-1
unit.6.0.port.0.s.51.visible=1
unit.6.0.port.0.s.52.alias=/DDR/ddr/DDR_test/DOUT<35>
unit.6.0.port.0.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.52.name=TriggerPort0[52]
unit.6.0.port.0.s.52.orderindex=-1
unit.6.0.port.0.s.52.visible=1
unit.6.0.port.0.s.53.alias=/DDR/ddr/DDR_test/DOUT<34>
unit.6.0.port.0.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.53.name=TriggerPort0[53]
unit.6.0.port.0.s.53.orderindex=-1
unit.6.0.port.0.s.53.visible=1
unit.6.0.port.0.s.54.alias=/DDR/ddr/DDR_test/DOUT<33>
unit.6.0.port.0.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.54.name=TriggerPort0[54]
unit.6.0.port.0.s.54.orderindex=-1
unit.6.0.port.0.s.54.visible=1
unit.6.0.port.0.s.55.alias=/DDR/ddr/DDR_test/DOUT<32>
unit.6.0.port.0.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.55.name=TriggerPort0[55]
unit.6.0.port.0.s.55.orderindex=-1
unit.6.0.port.0.s.55.visible=1
unit.6.0.port.0.s.56.alias=/DDR/ddr/DDR_test/DOUT<31>
unit.6.0.port.0.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.56.name=TriggerPort0[56]
unit.6.0.port.0.s.56.orderindex=-1
unit.6.0.port.0.s.56.visible=1
unit.6.0.port.0.s.57.alias=/DDR/ddr/DDR_test/DOUT<30>
unit.6.0.port.0.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.57.name=TriggerPort0[57]
unit.6.0.port.0.s.57.orderindex=-1
unit.6.0.port.0.s.57.visible=1
unit.6.0.port.0.s.58.alias=/DDR/ddr/DDR_test/DOUT<29>
unit.6.0.port.0.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.58.name=TriggerPort0[58]
unit.6.0.port.0.s.58.orderindex=-1
unit.6.0.port.0.s.58.visible=1
unit.6.0.port.0.s.59.alias=/DDR/ddr/DDR_test/DOUT<28>
unit.6.0.port.0.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.59.name=TriggerPort0[59]
unit.6.0.port.0.s.59.orderindex=-1
unit.6.0.port.0.s.59.visible=1
unit.6.0.port.0.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.6.0.port.0.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.6.name=TriggerPort0[6]
unit.6.0.port.0.s.6.orderindex=-1
unit.6.0.port.0.s.6.visible=1
unit.6.0.port.0.s.60.alias=/DDR/ddr/DDR_test/DOUT<27>
unit.6.0.port.0.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.60.name=TriggerPort0[60]
unit.6.0.port.0.s.60.orderindex=-1
unit.6.0.port.0.s.60.visible=1
unit.6.0.port.0.s.61.alias=/DDR/ddr/DDR_test/DOUT<26>
unit.6.0.port.0.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.61.name=TriggerPort0[61]
unit.6.0.port.0.s.61.orderindex=-1
unit.6.0.port.0.s.61.visible=1
unit.6.0.port.0.s.62.alias=/DDR/ddr/DDR_test/DOUT<25>
unit.6.0.port.0.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.62.name=TriggerPort0[62]
unit.6.0.port.0.s.62.orderindex=-1
unit.6.0.port.0.s.62.visible=1
unit.6.0.port.0.s.63.alias=/DDR/ddr/DDR_test/DOUT<24>
unit.6.0.port.0.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.63.name=TriggerPort0[63]
unit.6.0.port.0.s.63.orderindex=-1
unit.6.0.port.0.s.63.visible=1
unit.6.0.port.0.s.64.alias=/DDR/ddr/DDR_test/DOUT<23>
unit.6.0.port.0.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.64.name=TriggerPort0[64]
unit.6.0.port.0.s.64.orderindex=-1
unit.6.0.port.0.s.64.visible=1
unit.6.0.port.0.s.65.alias=/DDR/ddr/DDR_test/DOUT<22>
unit.6.0.port.0.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.65.name=TriggerPort0[65]
unit.6.0.port.0.s.65.orderindex=-1
unit.6.0.port.0.s.65.visible=1
unit.6.0.port.0.s.66.alias=/DDR/ddr/DDR_test/DOUT<21>
unit.6.0.port.0.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.66.name=TriggerPort0[66]
unit.6.0.port.0.s.66.orderindex=-1
unit.6.0.port.0.s.66.visible=1
unit.6.0.port.0.s.67.alias=/DDR/ddr/DDR_test/DOUT<20>
unit.6.0.port.0.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.67.name=TriggerPort0[67]
unit.6.0.port.0.s.67.orderindex=-1
unit.6.0.port.0.s.67.visible=1
unit.6.0.port.0.s.68.alias=/DDR/ddr/DDR_test/DOUT<19>
unit.6.0.port.0.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.68.name=TriggerPort0[68]
unit.6.0.port.0.s.68.orderindex=-1
unit.6.0.port.0.s.68.visible=1
unit.6.0.port.0.s.69.alias=/DDR/ddr/DDR_test/DOUT<18>
unit.6.0.port.0.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.69.name=TriggerPort0[69]
unit.6.0.port.0.s.69.orderindex=-1
unit.6.0.port.0.s.69.visible=1
unit.6.0.port.0.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.6.0.port.0.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.7.name=TriggerPort0[7]
unit.6.0.port.0.s.7.orderindex=-1
unit.6.0.port.0.s.7.visible=1
unit.6.0.port.0.s.70.alias=/DDR/ddr/DDR_test/DOUT<17>
unit.6.0.port.0.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.70.name=TriggerPort0[70]
unit.6.0.port.0.s.70.orderindex=-1
unit.6.0.port.0.s.70.visible=1
unit.6.0.port.0.s.71.alias=/DDR/ddr/DDR_test/DOUT<16>
unit.6.0.port.0.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.71.name=TriggerPort0[71]
unit.6.0.port.0.s.71.orderindex=-1
unit.6.0.port.0.s.71.visible=1
unit.6.0.port.0.s.72.alias=/DDR/ddr/DDR_test/DOUT<15>
unit.6.0.port.0.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.72.name=TriggerPort0[72]
unit.6.0.port.0.s.72.orderindex=-1
unit.6.0.port.0.s.72.visible=1
unit.6.0.port.0.s.73.alias=/DDR/ddr/DDR_test/DOUT<14>
unit.6.0.port.0.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.73.name=TriggerPort0[73]
unit.6.0.port.0.s.73.orderindex=-1
unit.6.0.port.0.s.73.visible=1
unit.6.0.port.0.s.74.alias=/DDR/ddr/DDR_test/DOUT<13>
unit.6.0.port.0.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.74.name=TriggerPort0[74]
unit.6.0.port.0.s.74.orderindex=-1
unit.6.0.port.0.s.74.visible=1
unit.6.0.port.0.s.75.alias=/DDR/ddr/DDR_test/DOUT<12>
unit.6.0.port.0.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.75.name=TriggerPort0[75]
unit.6.0.port.0.s.75.orderindex=-1
unit.6.0.port.0.s.75.visible=1
unit.6.0.port.0.s.76.alias=/DDR/ddr/DDR_test/DOUT<11>
unit.6.0.port.0.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.76.name=TriggerPort0[76]
unit.6.0.port.0.s.76.orderindex=-1
unit.6.0.port.0.s.76.visible=1
unit.6.0.port.0.s.77.alias=/DDR/ddr/DDR_test/DOUT<10>
unit.6.0.port.0.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.77.name=TriggerPort0[77]
unit.6.0.port.0.s.77.orderindex=-1
unit.6.0.port.0.s.77.visible=1
unit.6.0.port.0.s.78.alias=/DDR/ddr/DDR_test/DOUT<9>
unit.6.0.port.0.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.78.name=TriggerPort0[78]
unit.6.0.port.0.s.78.orderindex=-1
unit.6.0.port.0.s.78.visible=1
unit.6.0.port.0.s.79.alias=/DDR/ddr/DDR_test/DOUT<8>
unit.6.0.port.0.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.79.name=TriggerPort0[79]
unit.6.0.port.0.s.79.orderindex=-1
unit.6.0.port.0.s.79.visible=1
unit.6.0.port.0.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.6.0.port.0.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.8.name=TriggerPort0[8]
unit.6.0.port.0.s.8.orderindex=-1
unit.6.0.port.0.s.8.visible=1
unit.6.0.port.0.s.80.alias=/DDR/ddr/DDR_test/DOUT<7>
unit.6.0.port.0.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.80.name=TriggerPort0[80]
unit.6.0.port.0.s.80.orderindex=-1
unit.6.0.port.0.s.80.visible=1
unit.6.0.port.0.s.81.alias=/DDR/ddr/DDR_test/DOUT<6>
unit.6.0.port.0.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.81.name=TriggerPort0[81]
unit.6.0.port.0.s.81.orderindex=-1
unit.6.0.port.0.s.81.visible=1
unit.6.0.port.0.s.82.alias=/DDR/ddr/DDR_test/DOUT<5>
unit.6.0.port.0.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.82.name=TriggerPort0[82]
unit.6.0.port.0.s.82.orderindex=-1
unit.6.0.port.0.s.82.visible=1
unit.6.0.port.0.s.83.alias=/DDR/ddr/DDR_test/DOUT<4>
unit.6.0.port.0.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.83.name=TriggerPort0[83]
unit.6.0.port.0.s.83.orderindex=-1
unit.6.0.port.0.s.83.visible=1
unit.6.0.port.0.s.84.alias=/DDR/ddr/DDR_test/DOUT<3>
unit.6.0.port.0.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.84.name=TriggerPort0[84]
unit.6.0.port.0.s.84.orderindex=-1
unit.6.0.port.0.s.84.visible=1
unit.6.0.port.0.s.85.alias=/DDR/ddr/DDR_test/DOUT<2>
unit.6.0.port.0.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.85.name=TriggerPort0[85]
unit.6.0.port.0.s.85.orderindex=-1
unit.6.0.port.0.s.85.visible=1
unit.6.0.port.0.s.86.alias=/DDR/ddr/DDR_test/DOUT<1>
unit.6.0.port.0.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.86.name=TriggerPort0[86]
unit.6.0.port.0.s.86.orderindex=-1
unit.6.0.port.0.s.86.visible=1
unit.6.0.port.0.s.87.alias=/DDR/ddr/DDR_test/DOUT<0>
unit.6.0.port.0.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.87.name=TriggerPort0[87]
unit.6.0.port.0.s.87.orderindex=-1
unit.6.0.port.0.s.87.visible=1
unit.6.0.port.0.s.88.alias=/DDR/ddr/DDR_test/DIN<71>
unit.6.0.port.0.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.88.name=TriggerPort0[88]
unit.6.0.port.0.s.88.orderindex=-1
unit.6.0.port.0.s.88.visible=1
unit.6.0.port.0.s.89.alias=/DDR/ddr/DDR_test/DIN<70>
unit.6.0.port.0.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.89.name=TriggerPort0[89]
unit.6.0.port.0.s.89.orderindex=-1
unit.6.0.port.0.s.89.visible=1
unit.6.0.port.0.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.6.0.port.0.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.9.name=TriggerPort0[9]
unit.6.0.port.0.s.9.orderindex=-1
unit.6.0.port.0.s.9.visible=1
unit.6.0.port.0.s.90.alias=/DDR/ddr/DDR_test/DIN<69>
unit.6.0.port.0.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.90.name=TriggerPort0[90]
unit.6.0.port.0.s.90.orderindex=-1
unit.6.0.port.0.s.90.visible=1
unit.6.0.port.0.s.91.alias=/DDR/ddr/DDR_test/DIN<68>
unit.6.0.port.0.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.91.name=TriggerPort0[91]
unit.6.0.port.0.s.91.orderindex=-1
unit.6.0.port.0.s.91.visible=1
unit.6.0.port.0.s.92.alias=/DDR/ddr/DDR_test/DIN<67>
unit.6.0.port.0.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.92.name=TriggerPort0[92]
unit.6.0.port.0.s.92.orderindex=-1
unit.6.0.port.0.s.92.visible=1
unit.6.0.port.0.s.93.alias=/DDR/ddr/DDR_test/DIN<66>
unit.6.0.port.0.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.93.name=TriggerPort0[93]
unit.6.0.port.0.s.93.orderindex=-1
unit.6.0.port.0.s.93.visible=1
unit.6.0.port.0.s.94.alias=/DDR/ddr/DDR_test/DIN<65>
unit.6.0.port.0.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.94.name=TriggerPort0[94]
unit.6.0.port.0.s.94.orderindex=-1
unit.6.0.port.0.s.94.visible=1
unit.6.0.port.0.s.95.alias=/DDR/ddr/DDR_test/DIN<64>
unit.6.0.port.0.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.95.name=TriggerPort0[95]
unit.6.0.port.0.s.95.orderindex=-1
unit.6.0.port.0.s.95.visible=1
unit.6.0.port.0.s.96.alias=/DDR/ddr/DDR_test/DIN<63>
unit.6.0.port.0.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.96.name=TriggerPort0[96]
unit.6.0.port.0.s.96.orderindex=-1
unit.6.0.port.0.s.96.visible=1
unit.6.0.port.0.s.97.alias=/DDR/ddr/DDR_test/DIN<62>
unit.6.0.port.0.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.97.name=TriggerPort0[97]
unit.6.0.port.0.s.97.orderindex=-1
unit.6.0.port.0.s.97.visible=1
unit.6.0.port.0.s.98.alias=/DDR/ddr/DDR_test/DIN<61>
unit.6.0.port.0.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.98.name=TriggerPort0[98]
unit.6.0.port.0.s.98.orderindex=-1
unit.6.0.port.0.s.98.visible=1
unit.6.0.port.0.s.99.alias=/DDR/ddr/DDR_test/DIN<60>
unit.6.0.port.0.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.0.port.0.s.99.name=TriggerPort0[99]
unit.6.0.port.0.s.99.orderindex=-1
unit.6.0.port.0.s.99.visible=1
unit.6.0.portcount=1
unit.6.0.samplesPerTrigger=1
unit.6.0.triggerCapture=1
unit.6.0.triggerNSamplesTS=0
unit.6.0.triggerPosition=511
unit.6.0.triggerWindowCount=1
unit.6.0.triggerWindowDepth=1024
unit.6.0.triggerWindowTS=0
unit.6.0.username=MyILA0
unit.6.0.waveform.count=188
unit.6.0.waveform.posn.0.channel=0
unit.6.0.waveform.posn.0.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.6.0.waveform.posn.0.type=signal
unit.6.0.waveform.posn.1.channel=1
unit.6.0.waveform.posn.1.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.6.0.waveform.posn.1.type=signal
unit.6.0.waveform.posn.10.channel=10
unit.6.0.waveform.posn.10.name=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.6.0.waveform.posn.10.type=signal
unit.6.0.waveform.posn.100.channel=100
unit.6.0.waveform.posn.100.name=/DDR/ddr/DDR_test/DIN<59>
unit.6.0.waveform.posn.100.type=signal
unit.6.0.waveform.posn.101.channel=101
unit.6.0.waveform.posn.101.name=/DDR/ddr/DDR_test/DIN<58>
unit.6.0.waveform.posn.101.type=signal
unit.6.0.waveform.posn.102.channel=102
unit.6.0.waveform.posn.102.name=/DDR/ddr/DDR_test/DIN<57>
unit.6.0.waveform.posn.102.type=signal
unit.6.0.waveform.posn.103.channel=103
unit.6.0.waveform.posn.103.name=/DDR/ddr/DDR_test/DIN<56>
unit.6.0.waveform.posn.103.type=signal
unit.6.0.waveform.posn.104.channel=104
unit.6.0.waveform.posn.104.name=/DDR/ddr/DDR_test/DIN<55>
unit.6.0.waveform.posn.104.type=signal
unit.6.0.waveform.posn.105.channel=105
unit.6.0.waveform.posn.105.name=/DDR/ddr/DDR_test/DIN<54>
unit.6.0.waveform.posn.105.type=signal
unit.6.0.waveform.posn.106.channel=106
unit.6.0.waveform.posn.106.name=/DDR/ddr/DDR_test/DIN<53>
unit.6.0.waveform.posn.106.type=signal
unit.6.0.waveform.posn.107.channel=107
unit.6.0.waveform.posn.107.name=/DDR/ddr/DDR_test/DIN<52>
unit.6.0.waveform.posn.107.type=signal
unit.6.0.waveform.posn.108.channel=108
unit.6.0.waveform.posn.108.name=/DDR/ddr/DDR_test/DIN<51>
unit.6.0.waveform.posn.108.type=signal
unit.6.0.waveform.posn.109.channel=109
unit.6.0.waveform.posn.109.name=/DDR/ddr/DDR_test/DIN<50>
unit.6.0.waveform.posn.109.type=signal
unit.6.0.waveform.posn.11.channel=11
unit.6.0.waveform.posn.11.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.6.0.waveform.posn.11.type=signal
unit.6.0.waveform.posn.110.channel=110
unit.6.0.waveform.posn.110.name=/DDR/ddr/DDR_test/DIN<49>
unit.6.0.waveform.posn.110.type=signal
unit.6.0.waveform.posn.111.channel=111
unit.6.0.waveform.posn.111.name=/DDR/ddr/DDR_test/DIN<48>
unit.6.0.waveform.posn.111.type=signal
unit.6.0.waveform.posn.112.channel=112
unit.6.0.waveform.posn.112.name=/DDR/ddr/DDR_test/DIN<47>
unit.6.0.waveform.posn.112.type=signal
unit.6.0.waveform.posn.113.channel=113
unit.6.0.waveform.posn.113.name=/DDR/ddr/DDR_test/DIN<46>
unit.6.0.waveform.posn.113.type=signal
unit.6.0.waveform.posn.114.channel=114
unit.6.0.waveform.posn.114.name=/DDR/ddr/DDR_test/DIN<45>
unit.6.0.waveform.posn.114.type=signal
unit.6.0.waveform.posn.115.channel=115
unit.6.0.waveform.posn.115.name=/DDR/ddr/DDR_test/DIN<44>
unit.6.0.waveform.posn.115.type=signal
unit.6.0.waveform.posn.116.channel=116
unit.6.0.waveform.posn.116.name=/DDR/ddr/DDR_test/DIN<43>
unit.6.0.waveform.posn.116.type=signal
unit.6.0.waveform.posn.117.channel=117
unit.6.0.waveform.posn.117.name=/DDR/ddr/DDR_test/DIN<42>
unit.6.0.waveform.posn.117.type=signal
unit.6.0.waveform.posn.118.channel=118
unit.6.0.waveform.posn.118.name=/DDR/ddr/DDR_test/DIN<41>
unit.6.0.waveform.posn.118.type=signal
unit.6.0.waveform.posn.119.channel=119
unit.6.0.waveform.posn.119.name=/DDR/ddr/DDR_test/DIN<40>
unit.6.0.waveform.posn.119.type=signal
unit.6.0.waveform.posn.12.channel=12
unit.6.0.waveform.posn.12.name=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.6.0.waveform.posn.12.type=signal
unit.6.0.waveform.posn.120.channel=120
unit.6.0.waveform.posn.120.name=/DDR/ddr/DDR_test/DIN<39>
unit.6.0.waveform.posn.120.type=signal
unit.6.0.waveform.posn.121.channel=121
unit.6.0.waveform.posn.121.name=/DDR/ddr/DDR_test/DIN<38>
unit.6.0.waveform.posn.121.type=signal
unit.6.0.waveform.posn.122.channel=122
unit.6.0.waveform.posn.122.name=/DDR/ddr/DDR_test/DIN<37>
unit.6.0.waveform.posn.122.type=signal
unit.6.0.waveform.posn.123.channel=123
unit.6.0.waveform.posn.123.name=/DDR/ddr/DDR_test/DIN<36>
unit.6.0.waveform.posn.123.type=signal
unit.6.0.waveform.posn.124.channel=124
unit.6.0.waveform.posn.124.name=/DDR/ddr/DDR_test/DIN<35>
unit.6.0.waveform.posn.124.type=signal
unit.6.0.waveform.posn.125.channel=125
unit.6.0.waveform.posn.125.name=/DDR/ddr/DDR_test/DIN<34>
unit.6.0.waveform.posn.125.type=signal
unit.6.0.waveform.posn.126.channel=126
unit.6.0.waveform.posn.126.name=/DDR/ddr/DDR_test/DIN<33>
unit.6.0.waveform.posn.126.type=signal
unit.6.0.waveform.posn.127.channel=127
unit.6.0.waveform.posn.127.name=/DDR/ddr/DDR_test/DIN<32>
unit.6.0.waveform.posn.127.type=signal
unit.6.0.waveform.posn.128.channel=128
unit.6.0.waveform.posn.128.name=/DDR/ddr/DDR_test/DIN<31>
unit.6.0.waveform.posn.128.type=signal
unit.6.0.waveform.posn.129.channel=129
unit.6.0.waveform.posn.129.name=/DDR/ddr/DDR_test/DIN<30>
unit.6.0.waveform.posn.129.type=signal
unit.6.0.waveform.posn.13.channel=13
unit.6.0.waveform.posn.13.name=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.6.0.waveform.posn.13.type=signal
unit.6.0.waveform.posn.130.channel=130
unit.6.0.waveform.posn.130.name=/DDR/ddr/DDR_test/DIN<29>
unit.6.0.waveform.posn.130.type=signal
unit.6.0.waveform.posn.131.channel=131
unit.6.0.waveform.posn.131.name=/DDR/ddr/DDR_test/DIN<28>
unit.6.0.waveform.posn.131.type=signal
unit.6.0.waveform.posn.132.channel=132
unit.6.0.waveform.posn.132.name=/DDR/ddr/DDR_test/DIN<27>
unit.6.0.waveform.posn.132.type=signal
unit.6.0.waveform.posn.133.channel=133
unit.6.0.waveform.posn.133.name=/DDR/ddr/DDR_test/DIN<26>
unit.6.0.waveform.posn.133.type=signal
unit.6.0.waveform.posn.134.channel=134
unit.6.0.waveform.posn.134.name=/DDR/ddr/DDR_test/DIN<25>
unit.6.0.waveform.posn.134.type=signal
unit.6.0.waveform.posn.135.channel=135
unit.6.0.waveform.posn.135.name=/DDR/ddr/DDR_test/DIN<24>
unit.6.0.waveform.posn.135.type=signal
unit.6.0.waveform.posn.136.channel=136
unit.6.0.waveform.posn.136.name=/DDR/ddr/DDR_test/DIN<23>
unit.6.0.waveform.posn.136.type=signal
unit.6.0.waveform.posn.137.channel=137
unit.6.0.waveform.posn.137.name=/DDR/ddr/DDR_test/DIN<22>
unit.6.0.waveform.posn.137.type=signal
unit.6.0.waveform.posn.138.channel=138
unit.6.0.waveform.posn.138.name=/DDR/ddr/DDR_test/DIN<21>
unit.6.0.waveform.posn.138.type=signal
unit.6.0.waveform.posn.139.channel=139
unit.6.0.waveform.posn.139.name=/DDR/ddr/DDR_test/DIN<20>
unit.6.0.waveform.posn.139.type=signal
unit.6.0.waveform.posn.14.channel=14
unit.6.0.waveform.posn.14.name=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.6.0.waveform.posn.14.type=signal
unit.6.0.waveform.posn.140.channel=140
unit.6.0.waveform.posn.140.name=/DDR/ddr/DDR_test/DIN<19>
unit.6.0.waveform.posn.140.type=signal
unit.6.0.waveform.posn.141.channel=141
unit.6.0.waveform.posn.141.name=/DDR/ddr/DDR_test/DIN<18>
unit.6.0.waveform.posn.141.type=signal
unit.6.0.waveform.posn.142.channel=142
unit.6.0.waveform.posn.142.name=/DDR/ddr/DDR_test/DIN<17>
unit.6.0.waveform.posn.142.type=signal
unit.6.0.waveform.posn.143.channel=143
unit.6.0.waveform.posn.143.name=/DDR/ddr/DDR_test/DIN<16>
unit.6.0.waveform.posn.143.type=signal
unit.6.0.waveform.posn.144.channel=144
unit.6.0.waveform.posn.144.name=/DDR/ddr/DDR_test/DIN<15>
unit.6.0.waveform.posn.144.type=signal
unit.6.0.waveform.posn.145.channel=145
unit.6.0.waveform.posn.145.name=/DDR/ddr/DDR_test/DIN<14>
unit.6.0.waveform.posn.145.type=signal
unit.6.0.waveform.posn.146.channel=146
unit.6.0.waveform.posn.146.name=/DDR/ddr/DDR_test/DIN<13>
unit.6.0.waveform.posn.146.type=signal
unit.6.0.waveform.posn.147.channel=147
unit.6.0.waveform.posn.147.name=/DDR/ddr/DDR_test/DIN<12>
unit.6.0.waveform.posn.147.type=signal
unit.6.0.waveform.posn.148.channel=148
unit.6.0.waveform.posn.148.name=/DDR/ddr/DDR_test/DIN<11>
unit.6.0.waveform.posn.148.type=signal
unit.6.0.waveform.posn.149.channel=149
unit.6.0.waveform.posn.149.name=/DDR/ddr/DDR_test/DIN<10>
unit.6.0.waveform.posn.149.type=signal
unit.6.0.waveform.posn.15.channel=15
unit.6.0.waveform.posn.15.name=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.6.0.waveform.posn.15.type=signal
unit.6.0.waveform.posn.150.channel=150
unit.6.0.waveform.posn.150.name=/DDR/ddr/DDR_test/DIN<9>
unit.6.0.waveform.posn.150.type=signal
unit.6.0.waveform.posn.151.channel=151
unit.6.0.waveform.posn.151.name=/DDR/ddr/DDR_test/DIN<8>
unit.6.0.waveform.posn.151.type=signal
unit.6.0.waveform.posn.152.channel=152
unit.6.0.waveform.posn.152.name=/DDR/ddr/DDR_test/DIN<7>
unit.6.0.waveform.posn.152.type=signal
unit.6.0.waveform.posn.153.channel=153
unit.6.0.waveform.posn.153.name=/DDR/ddr/DDR_test/DIN<6>
unit.6.0.waveform.posn.153.type=signal
unit.6.0.waveform.posn.154.channel=154
unit.6.0.waveform.posn.154.name=/DDR/ddr/DDR_test/DIN<5>
unit.6.0.waveform.posn.154.type=signal
unit.6.0.waveform.posn.155.channel=155
unit.6.0.waveform.posn.155.name=/DDR/ddr/DDR_test/DIN<4>
unit.6.0.waveform.posn.155.type=signal
unit.6.0.waveform.posn.156.channel=156
unit.6.0.waveform.posn.156.name=/DDR/ddr/DDR_test/DIN<3>
unit.6.0.waveform.posn.156.type=signal
unit.6.0.waveform.posn.157.channel=157
unit.6.0.waveform.posn.157.name=/DDR/ddr/DDR_test/DIN<2>
unit.6.0.waveform.posn.157.type=signal
unit.6.0.waveform.posn.158.channel=158
unit.6.0.waveform.posn.158.name=/DDR/ddr/DDR_test/DIN<1>
unit.6.0.waveform.posn.158.type=signal
unit.6.0.waveform.posn.159.channel=159
unit.6.0.waveform.posn.159.name=/DDR/ddr/DDR_test/DIN<0>
unit.6.0.waveform.posn.159.type=signal
unit.6.0.waveform.posn.16.channel=16
unit.6.0.waveform.posn.16.name=/DDR/ddr/DDR_test/DOUT<71>
unit.6.0.waveform.posn.16.type=signal
unit.6.0.waveform.posn.160.channel=160
unit.6.0.waveform.posn.160.name=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.6.0.waveform.posn.160.type=signal
unit.6.0.waveform.posn.161.channel=161
unit.6.0.waveform.posn.161.name=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.6.0.waveform.posn.161.type=signal
unit.6.0.waveform.posn.162.channel=162
unit.6.0.waveform.posn.162.name=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.6.0.waveform.posn.162.type=signal
unit.6.0.waveform.posn.163.channel=163
unit.6.0.waveform.posn.163.name=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.6.0.waveform.posn.163.type=signal
unit.6.0.waveform.posn.164.channel=164
unit.6.0.waveform.posn.164.name=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.6.0.waveform.posn.164.type=signal
unit.6.0.waveform.posn.165.channel=165
unit.6.0.waveform.posn.165.name=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.6.0.waveform.posn.165.type=signal
unit.6.0.waveform.posn.166.channel=166
unit.6.0.waveform.posn.166.name=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.6.0.waveform.posn.166.type=signal
unit.6.0.waveform.posn.167.channel=167
unit.6.0.waveform.posn.167.name=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.6.0.waveform.posn.167.type=signal
unit.6.0.waveform.posn.168.channel=168
unit.6.0.waveform.posn.168.name=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.6.0.waveform.posn.168.type=signal
unit.6.0.waveform.posn.169.channel=169
unit.6.0.waveform.posn.169.name=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.6.0.waveform.posn.169.type=signal
unit.6.0.waveform.posn.17.channel=17
unit.6.0.waveform.posn.17.name=/DDR/ddr/DDR_test/DOUT<70>
unit.6.0.waveform.posn.17.type=signal
unit.6.0.waveform.posn.170.channel=170
unit.6.0.waveform.posn.170.name=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.6.0.waveform.posn.170.type=signal
unit.6.0.waveform.posn.171.channel=171
unit.6.0.waveform.posn.171.name=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.6.0.waveform.posn.171.type=signal
unit.6.0.waveform.posn.172.channel=172
unit.6.0.waveform.posn.172.name=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.6.0.waveform.posn.172.type=signal
unit.6.0.waveform.posn.173.channel=173
unit.6.0.waveform.posn.173.name=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.6.0.waveform.posn.173.type=signal
unit.6.0.waveform.posn.174.channel=174
unit.6.0.waveform.posn.174.name=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.6.0.waveform.posn.174.type=signal
unit.6.0.waveform.posn.175.channel=175
unit.6.0.waveform.posn.175.name=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.6.0.waveform.posn.175.type=signal
unit.6.0.waveform.posn.176.channel=176
unit.6.0.waveform.posn.176.name=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.6.0.waveform.posn.176.type=signal
unit.6.0.waveform.posn.177.channel=177
unit.6.0.waveform.posn.177.name=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.6.0.waveform.posn.177.type=signal
unit.6.0.waveform.posn.178.channel=178
unit.6.0.waveform.posn.178.name=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.6.0.waveform.posn.178.type=signal
unit.6.0.waveform.posn.179.channel=179
unit.6.0.waveform.posn.179.name=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.6.0.waveform.posn.179.type=signal
unit.6.0.waveform.posn.18.channel=18
unit.6.0.waveform.posn.18.name=/DDR/ddr/DDR_test/DOUT<69>
unit.6.0.waveform.posn.18.type=signal
unit.6.0.waveform.posn.180.channel=180
unit.6.0.waveform.posn.180.name=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.6.0.waveform.posn.180.type=signal
unit.6.0.waveform.posn.181.channel=181
unit.6.0.waveform.posn.181.name=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.6.0.waveform.posn.181.type=signal
unit.6.0.waveform.posn.182.channel=182
unit.6.0.waveform.posn.182.name=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.6.0.waveform.posn.182.type=signal
unit.6.0.waveform.posn.183.channel=183
unit.6.0.waveform.posn.183.name=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.6.0.waveform.posn.183.type=signal
unit.6.0.waveform.posn.184.channel=184
unit.6.0.waveform.posn.184.name=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.6.0.waveform.posn.184.type=signal
unit.6.0.waveform.posn.185.channel=185
unit.6.0.waveform.posn.185.name=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.6.0.waveform.posn.185.type=signal
unit.6.0.waveform.posn.186.channel=186
unit.6.0.waveform.posn.186.name=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.6.0.waveform.posn.186.type=signal
unit.6.0.waveform.posn.187.channel=187
unit.6.0.waveform.posn.187.name=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.6.0.waveform.posn.187.type=signal
unit.6.0.waveform.posn.19.channel=19
unit.6.0.waveform.posn.19.name=/DDR/ddr/DDR_test/DOUT<68>
unit.6.0.waveform.posn.19.type=signal
unit.6.0.waveform.posn.2.channel=2
unit.6.0.waveform.posn.2.name=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.6.0.waveform.posn.2.type=signal
unit.6.0.waveform.posn.20.channel=20
unit.6.0.waveform.posn.20.name=/DDR/ddr/DDR_test/DOUT<67>
unit.6.0.waveform.posn.20.type=signal
unit.6.0.waveform.posn.21.channel=21
unit.6.0.waveform.posn.21.name=/DDR/ddr/DDR_test/DOUT<66>
unit.6.0.waveform.posn.21.type=signal
unit.6.0.waveform.posn.22.channel=22
unit.6.0.waveform.posn.22.name=/DDR/ddr/DDR_test/DOUT<65>
unit.6.0.waveform.posn.22.type=signal
unit.6.0.waveform.posn.23.channel=23
unit.6.0.waveform.posn.23.name=/DDR/ddr/DDR_test/DOUT<64>
unit.6.0.waveform.posn.23.type=signal
unit.6.0.waveform.posn.24.channel=24
unit.6.0.waveform.posn.24.name=/DDR/ddr/DDR_test/DOUT<63>
unit.6.0.waveform.posn.24.type=signal
unit.6.0.waveform.posn.25.channel=25
unit.6.0.waveform.posn.25.name=/DDR/ddr/DDR_test/DOUT<62>
unit.6.0.waveform.posn.25.type=signal
unit.6.0.waveform.posn.26.channel=26
unit.6.0.waveform.posn.26.name=/DDR/ddr/DDR_test/DOUT<61>
unit.6.0.waveform.posn.26.type=signal
unit.6.0.waveform.posn.27.channel=27
unit.6.0.waveform.posn.27.name=/DDR/ddr/DDR_test/DOUT<60>
unit.6.0.waveform.posn.27.type=signal
unit.6.0.waveform.posn.28.channel=28
unit.6.0.waveform.posn.28.name=/DDR/ddr/DDR_test/DOUT<59>
unit.6.0.waveform.posn.28.type=signal
unit.6.0.waveform.posn.29.channel=29
unit.6.0.waveform.posn.29.name=/DDR/ddr/DDR_test/DOUT<58>
unit.6.0.waveform.posn.29.type=signal
unit.6.0.waveform.posn.3.channel=3
unit.6.0.waveform.posn.3.name=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.6.0.waveform.posn.3.type=signal
unit.6.0.waveform.posn.30.channel=30
unit.6.0.waveform.posn.30.name=/DDR/ddr/DDR_test/DOUT<57>
unit.6.0.waveform.posn.30.type=signal
unit.6.0.waveform.posn.31.channel=31
unit.6.0.waveform.posn.31.name=/DDR/ddr/DDR_test/DOUT<56>
unit.6.0.waveform.posn.31.type=signal
unit.6.0.waveform.posn.32.channel=32
unit.6.0.waveform.posn.32.name=/DDR/ddr/DDR_test/DOUT<55>
unit.6.0.waveform.posn.32.type=signal
unit.6.0.waveform.posn.33.channel=33
unit.6.0.waveform.posn.33.name=/DDR/ddr/DDR_test/DOUT<54>
unit.6.0.waveform.posn.33.type=signal
unit.6.0.waveform.posn.34.channel=34
unit.6.0.waveform.posn.34.name=/DDR/ddr/DDR_test/DOUT<53>
unit.6.0.waveform.posn.34.type=signal
unit.6.0.waveform.posn.35.channel=35
unit.6.0.waveform.posn.35.name=/DDR/ddr/DDR_test/DOUT<52>
unit.6.0.waveform.posn.35.type=signal
unit.6.0.waveform.posn.36.channel=36
unit.6.0.waveform.posn.36.name=/DDR/ddr/DDR_test/DOUT<51>
unit.6.0.waveform.posn.36.type=signal
unit.6.0.waveform.posn.37.channel=37
unit.6.0.waveform.posn.37.name=/DDR/ddr/DDR_test/DOUT<50>
unit.6.0.waveform.posn.37.type=signal
unit.6.0.waveform.posn.38.channel=38
unit.6.0.waveform.posn.38.name=/DDR/ddr/DDR_test/DOUT<49>
unit.6.0.waveform.posn.38.type=signal
unit.6.0.waveform.posn.39.channel=39
unit.6.0.waveform.posn.39.name=/DDR/ddr/DDR_test/DOUT<48>
unit.6.0.waveform.posn.39.type=signal
unit.6.0.waveform.posn.4.channel=4
unit.6.0.waveform.posn.4.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.6.0.waveform.posn.4.type=signal
unit.6.0.waveform.posn.40.channel=40
unit.6.0.waveform.posn.40.name=/DDR/ddr/DDR_test/DOUT<47>
unit.6.0.waveform.posn.40.type=signal
unit.6.0.waveform.posn.41.channel=41
unit.6.0.waveform.posn.41.name=/DDR/ddr/DDR_test/DOUT<46>
unit.6.0.waveform.posn.41.type=signal
unit.6.0.waveform.posn.42.channel=42
unit.6.0.waveform.posn.42.name=/DDR/ddr/DDR_test/DOUT<45>
unit.6.0.waveform.posn.42.type=signal
unit.6.0.waveform.posn.43.channel=43
unit.6.0.waveform.posn.43.name=/DDR/ddr/DDR_test/DOUT<44>
unit.6.0.waveform.posn.43.type=signal
unit.6.0.waveform.posn.44.channel=44
unit.6.0.waveform.posn.44.name=/DDR/ddr/DDR_test/DOUT<43>
unit.6.0.waveform.posn.44.type=signal
unit.6.0.waveform.posn.45.channel=45
unit.6.0.waveform.posn.45.name=/DDR/ddr/DDR_test/DOUT<42>
unit.6.0.waveform.posn.45.type=signal
unit.6.0.waveform.posn.46.channel=46
unit.6.0.waveform.posn.46.name=/DDR/ddr/DDR_test/DOUT<41>
unit.6.0.waveform.posn.46.type=signal
unit.6.0.waveform.posn.47.channel=47
unit.6.0.waveform.posn.47.name=/DDR/ddr/DDR_test/DOUT<40>
unit.6.0.waveform.posn.47.type=signal
unit.6.0.waveform.posn.48.channel=48
unit.6.0.waveform.posn.48.name=/DDR/ddr/DDR_test/DOUT<39>
unit.6.0.waveform.posn.48.type=signal
unit.6.0.waveform.posn.49.channel=49
unit.6.0.waveform.posn.49.name=/DDR/ddr/DDR_test/DOUT<38>
unit.6.0.waveform.posn.49.type=signal
unit.6.0.waveform.posn.5.channel=5
unit.6.0.waveform.posn.5.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.6.0.waveform.posn.5.type=signal
unit.6.0.waveform.posn.50.channel=50
unit.6.0.waveform.posn.50.name=/DDR/ddr/DDR_test/DOUT<37>
unit.6.0.waveform.posn.50.type=signal
unit.6.0.waveform.posn.51.channel=51
unit.6.0.waveform.posn.51.name=/DDR/ddr/DDR_test/DOUT<36>
unit.6.0.waveform.posn.51.type=signal
unit.6.0.waveform.posn.52.channel=52
unit.6.0.waveform.posn.52.name=/DDR/ddr/DDR_test/DOUT<35>
unit.6.0.waveform.posn.52.type=signal
unit.6.0.waveform.posn.53.channel=53
unit.6.0.waveform.posn.53.name=/DDR/ddr/DDR_test/DOUT<34>
unit.6.0.waveform.posn.53.type=signal
unit.6.0.waveform.posn.54.channel=54
unit.6.0.waveform.posn.54.name=/DDR/ddr/DDR_test/DOUT<33>
unit.6.0.waveform.posn.54.type=signal
unit.6.0.waveform.posn.55.channel=55
unit.6.0.waveform.posn.55.name=/DDR/ddr/DDR_test/DOUT<32>
unit.6.0.waveform.posn.55.type=signal
unit.6.0.waveform.posn.56.channel=56
unit.6.0.waveform.posn.56.name=/DDR/ddr/DDR_test/DOUT<31>
unit.6.0.waveform.posn.56.type=signal
unit.6.0.waveform.posn.57.channel=57
unit.6.0.waveform.posn.57.name=/DDR/ddr/DDR_test/DOUT<30>
unit.6.0.waveform.posn.57.type=signal
unit.6.0.waveform.posn.58.channel=58
unit.6.0.waveform.posn.58.name=/DDR/ddr/DDR_test/DOUT<29>
unit.6.0.waveform.posn.58.type=signal
unit.6.0.waveform.posn.59.channel=59
unit.6.0.waveform.posn.59.name=/DDR/ddr/DDR_test/DOUT<28>
unit.6.0.waveform.posn.59.type=signal
unit.6.0.waveform.posn.6.channel=6
unit.6.0.waveform.posn.6.name=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.6.0.waveform.posn.6.type=signal
unit.6.0.waveform.posn.60.channel=60
unit.6.0.waveform.posn.60.name=/DDR/ddr/DDR_test/DOUT<27>
unit.6.0.waveform.posn.60.type=signal
unit.6.0.waveform.posn.61.channel=61
unit.6.0.waveform.posn.61.name=/DDR/ddr/DDR_test/DOUT<26>
unit.6.0.waveform.posn.61.type=signal
unit.6.0.waveform.posn.62.channel=62
unit.6.0.waveform.posn.62.name=/DDR/ddr/DDR_test/DOUT<25>
unit.6.0.waveform.posn.62.type=signal
unit.6.0.waveform.posn.63.channel=63
unit.6.0.waveform.posn.63.name=/DDR/ddr/DDR_test/DOUT<24>
unit.6.0.waveform.posn.63.type=signal
unit.6.0.waveform.posn.64.channel=64
unit.6.0.waveform.posn.64.name=/DDR/ddr/DDR_test/DOUT<23>
unit.6.0.waveform.posn.64.type=signal
unit.6.0.waveform.posn.65.channel=65
unit.6.0.waveform.posn.65.name=/DDR/ddr/DDR_test/DOUT<22>
unit.6.0.waveform.posn.65.type=signal
unit.6.0.waveform.posn.66.channel=66
unit.6.0.waveform.posn.66.name=/DDR/ddr/DDR_test/DOUT<21>
unit.6.0.waveform.posn.66.type=signal
unit.6.0.waveform.posn.67.channel=67
unit.6.0.waveform.posn.67.name=/DDR/ddr/DDR_test/DOUT<20>
unit.6.0.waveform.posn.67.type=signal
unit.6.0.waveform.posn.68.channel=68
unit.6.0.waveform.posn.68.name=/DDR/ddr/DDR_test/DOUT<19>
unit.6.0.waveform.posn.68.type=signal
unit.6.0.waveform.posn.69.channel=69
unit.6.0.waveform.posn.69.name=/DDR/ddr/DDR_test/DOUT<18>
unit.6.0.waveform.posn.69.type=signal
unit.6.0.waveform.posn.7.channel=7
unit.6.0.waveform.posn.7.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.6.0.waveform.posn.7.type=signal
unit.6.0.waveform.posn.70.channel=70
unit.6.0.waveform.posn.70.name=/DDR/ddr/DDR_test/DOUT<17>
unit.6.0.waveform.posn.70.type=signal
unit.6.0.waveform.posn.71.channel=71
unit.6.0.waveform.posn.71.name=/DDR/ddr/DDR_test/DOUT<16>
unit.6.0.waveform.posn.71.type=signal
unit.6.0.waveform.posn.72.channel=72
unit.6.0.waveform.posn.72.name=/DDR/ddr/DDR_test/DOUT<15>
unit.6.0.waveform.posn.72.type=signal
unit.6.0.waveform.posn.73.channel=73
unit.6.0.waveform.posn.73.name=/DDR/ddr/DDR_test/DOUT<14>
unit.6.0.waveform.posn.73.type=signal
unit.6.0.waveform.posn.74.channel=74
unit.6.0.waveform.posn.74.name=/DDR/ddr/DDR_test/DOUT<13>
unit.6.0.waveform.posn.74.type=signal
unit.6.0.waveform.posn.75.channel=75
unit.6.0.waveform.posn.75.name=/DDR/ddr/DDR_test/DOUT<12>
unit.6.0.waveform.posn.75.type=signal
unit.6.0.waveform.posn.76.channel=76
unit.6.0.waveform.posn.76.name=/DDR/ddr/DDR_test/DOUT<11>
unit.6.0.waveform.posn.76.type=signal
unit.6.0.waveform.posn.77.channel=77
unit.6.0.waveform.posn.77.name=/DDR/ddr/DDR_test/DOUT<10>
unit.6.0.waveform.posn.77.type=signal
unit.6.0.waveform.posn.78.channel=78
unit.6.0.waveform.posn.78.name=/DDR/ddr/DDR_test/DOUT<9>
unit.6.0.waveform.posn.78.type=signal
unit.6.0.waveform.posn.79.channel=79
unit.6.0.waveform.posn.79.name=/DDR/ddr/DDR_test/DOUT<8>
unit.6.0.waveform.posn.79.type=signal
unit.6.0.waveform.posn.8.channel=8
unit.6.0.waveform.posn.8.name=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.6.0.waveform.posn.8.type=signal
unit.6.0.waveform.posn.80.channel=80
unit.6.0.waveform.posn.80.name=/DDR/ddr/DDR_test/DOUT<7>
unit.6.0.waveform.posn.80.type=signal
unit.6.0.waveform.posn.81.channel=81
unit.6.0.waveform.posn.81.name=/DDR/ddr/DDR_test/DOUT<6>
unit.6.0.waveform.posn.81.type=signal
unit.6.0.waveform.posn.82.channel=82
unit.6.0.waveform.posn.82.name=/DDR/ddr/DDR_test/DOUT<5>
unit.6.0.waveform.posn.82.type=signal
unit.6.0.waveform.posn.83.channel=83
unit.6.0.waveform.posn.83.name=/DDR/ddr/DDR_test/DOUT<4>
unit.6.0.waveform.posn.83.type=signal
unit.6.0.waveform.posn.84.channel=84
unit.6.0.waveform.posn.84.name=/DDR/ddr/DDR_test/DOUT<3>
unit.6.0.waveform.posn.84.type=signal
unit.6.0.waveform.posn.85.channel=85
unit.6.0.waveform.posn.85.name=/DDR/ddr/DDR_test/DOUT<2>
unit.6.0.waveform.posn.85.type=signal
unit.6.0.waveform.posn.86.channel=86
unit.6.0.waveform.posn.86.name=/DDR/ddr/DDR_test/DOUT<1>
unit.6.0.waveform.posn.86.type=signal
unit.6.0.waveform.posn.87.channel=87
unit.6.0.waveform.posn.87.name=/DDR/ddr/DDR_test/DOUT<0>
unit.6.0.waveform.posn.87.type=signal
unit.6.0.waveform.posn.88.channel=88
unit.6.0.waveform.posn.88.name=/DDR/ddr/DDR_test/DIN<71>
unit.6.0.waveform.posn.88.type=signal
unit.6.0.waveform.posn.89.channel=89
unit.6.0.waveform.posn.89.name=/DDR/ddr/DDR_test/DIN<70>
unit.6.0.waveform.posn.89.type=signal
unit.6.0.waveform.posn.9.channel=9
unit.6.0.waveform.posn.9.name=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.6.0.waveform.posn.9.type=signal
unit.6.0.waveform.posn.90.channel=90
unit.6.0.waveform.posn.90.name=/DDR/ddr/DDR_test/DIN<69>
unit.6.0.waveform.posn.90.type=signal
unit.6.0.waveform.posn.91.channel=91
unit.6.0.waveform.posn.91.name=/DDR/ddr/DDR_test/DIN<68>
unit.6.0.waveform.posn.91.type=signal
unit.6.0.waveform.posn.92.channel=92
unit.6.0.waveform.posn.92.name=/DDR/ddr/DDR_test/DIN<67>
unit.6.0.waveform.posn.92.type=signal
unit.6.0.waveform.posn.93.channel=93
unit.6.0.waveform.posn.93.name=/DDR/ddr/DDR_test/DIN<66>
unit.6.0.waveform.posn.93.type=signal
unit.6.0.waveform.posn.94.channel=94
unit.6.0.waveform.posn.94.name=/DDR/ddr/DDR_test/DIN<65>
unit.6.0.waveform.posn.94.type=signal
unit.6.0.waveform.posn.95.channel=95
unit.6.0.waveform.posn.95.name=/DDR/ddr/DDR_test/DIN<64>
unit.6.0.waveform.posn.95.type=signal
unit.6.0.waveform.posn.96.channel=96
unit.6.0.waveform.posn.96.name=/DDR/ddr/DDR_test/DIN<63>
unit.6.0.waveform.posn.96.type=signal
unit.6.0.waveform.posn.97.channel=97
unit.6.0.waveform.posn.97.name=/DDR/ddr/DDR_test/DIN<62>
unit.6.0.waveform.posn.97.type=signal
unit.6.0.waveform.posn.98.channel=98
unit.6.0.waveform.posn.98.name=/DDR/ddr/DDR_test/DIN<61>
unit.6.0.waveform.posn.98.type=signal
unit.6.0.waveform.posn.99.channel=99
unit.6.0.waveform.posn.99.name=/DDR/ddr/DDR_test/DIN<60>
unit.6.0.waveform.posn.99.type=signal
unit.6.1.MFBitsA0=XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
unit.6.1.MFBitsB0=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
unit.6.1.MFCompareA0=0
unit.6.1.MFCompareB0=999
unit.6.1.MFCount=1
unit.6.1.MFDisplay0=0
unit.6.1.MFEventType0=3
unit.6.1.SQCondition=All Data
unit.6.1.SQContiguous0=0
unit.6.1.SequencerOn=0
unit.6.1.TCActive=0
unit.6.1.TCAdvanced0=0
unit.6.1.TCCondition0_0=M0
unit.6.1.TCCondition0_1=
unit.6.1.TCConditionType0=0
unit.6.1.TCCount=1
unit.6.1.TCEventCount0=1
unit.6.1.TCEventType0=3
unit.6.1.TCName0=TriggerCondition0
unit.6.1.TCOutputEnable0=0
unit.6.1.TCOutputHigh0=1
unit.6.1.TCOutputMode0=0
unit.6.1.coretype=ILA
unit.6.1.eventCount0=1
unit.6.1.port.-1.buscount=0
unit.6.1.port.-1.channelcount=188
unit.6.1.port.-1.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.6.1.port.-1.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.0.name=DataPort[0]
unit.6.1.port.-1.s.0.orderindex=-1
unit.6.1.port.-1.s.0.visible=1
unit.6.1.port.-1.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.6.1.port.-1.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.1.name=DataPort[1]
unit.6.1.port.-1.s.1.orderindex=-1
unit.6.1.port.-1.s.1.visible=1
unit.6.1.port.-1.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.6.1.port.-1.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.10.name=DataPort[10]
unit.6.1.port.-1.s.10.orderindex=-1
unit.6.1.port.-1.s.10.visible=1
unit.6.1.port.-1.s.100.alias=/DDR/ddr/DDR_test/DIN<131>
unit.6.1.port.-1.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.100.name=DataPort[100]
unit.6.1.port.-1.s.100.orderindex=-1
unit.6.1.port.-1.s.100.visible=1
unit.6.1.port.-1.s.101.alias=/DDR/ddr/DDR_test/DIN<130>
unit.6.1.port.-1.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.101.name=DataPort[101]
unit.6.1.port.-1.s.101.orderindex=-1
unit.6.1.port.-1.s.101.visible=1
unit.6.1.port.-1.s.102.alias=/DDR/ddr/DDR_test/DIN<129>
unit.6.1.port.-1.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.102.name=DataPort[102]
unit.6.1.port.-1.s.102.orderindex=-1
unit.6.1.port.-1.s.102.visible=1
unit.6.1.port.-1.s.103.alias=/DDR/ddr/DDR_test/DIN<128>
unit.6.1.port.-1.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.103.name=DataPort[103]
unit.6.1.port.-1.s.103.orderindex=-1
unit.6.1.port.-1.s.103.visible=1
unit.6.1.port.-1.s.104.alias=/DDR/ddr/DDR_test/DIN<127>
unit.6.1.port.-1.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.104.name=DataPort[104]
unit.6.1.port.-1.s.104.orderindex=-1
unit.6.1.port.-1.s.104.visible=1
unit.6.1.port.-1.s.105.alias=/DDR/ddr/DDR_test/DIN<126>
unit.6.1.port.-1.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.105.name=DataPort[105]
unit.6.1.port.-1.s.105.orderindex=-1
unit.6.1.port.-1.s.105.visible=1
unit.6.1.port.-1.s.106.alias=/DDR/ddr/DDR_test/DIN<125>
unit.6.1.port.-1.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.106.name=DataPort[106]
unit.6.1.port.-1.s.106.orderindex=-1
unit.6.1.port.-1.s.106.visible=1
unit.6.1.port.-1.s.107.alias=/DDR/ddr/DDR_test/DIN<124>
unit.6.1.port.-1.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.107.name=DataPort[107]
unit.6.1.port.-1.s.107.orderindex=-1
unit.6.1.port.-1.s.107.visible=1
unit.6.1.port.-1.s.108.alias=/DDR/ddr/DDR_test/DIN<123>
unit.6.1.port.-1.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.108.name=DataPort[108]
unit.6.1.port.-1.s.108.orderindex=-1
unit.6.1.port.-1.s.108.visible=1
unit.6.1.port.-1.s.109.alias=/DDR/ddr/DDR_test/DIN<122>
unit.6.1.port.-1.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.109.name=DataPort[109]
unit.6.1.port.-1.s.109.orderindex=-1
unit.6.1.port.-1.s.109.visible=1
unit.6.1.port.-1.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.6.1.port.-1.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.11.name=DataPort[11]
unit.6.1.port.-1.s.11.orderindex=-1
unit.6.1.port.-1.s.11.visible=1
unit.6.1.port.-1.s.110.alias=/DDR/ddr/DDR_test/DIN<121>
unit.6.1.port.-1.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.110.name=DataPort[110]
unit.6.1.port.-1.s.110.orderindex=-1
unit.6.1.port.-1.s.110.visible=1
unit.6.1.port.-1.s.111.alias=/DDR/ddr/DDR_test/DIN<120>
unit.6.1.port.-1.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.111.name=DataPort[111]
unit.6.1.port.-1.s.111.orderindex=-1
unit.6.1.port.-1.s.111.visible=1
unit.6.1.port.-1.s.112.alias=/DDR/ddr/DDR_test/DIN<119>
unit.6.1.port.-1.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.112.name=DataPort[112]
unit.6.1.port.-1.s.112.orderindex=-1
unit.6.1.port.-1.s.112.visible=1
unit.6.1.port.-1.s.113.alias=/DDR/ddr/DDR_test/DIN<118>
unit.6.1.port.-1.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.113.name=DataPort[113]
unit.6.1.port.-1.s.113.orderindex=-1
unit.6.1.port.-1.s.113.visible=1
unit.6.1.port.-1.s.114.alias=/DDR/ddr/DDR_test/DIN<117>
unit.6.1.port.-1.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.114.name=DataPort[114]
unit.6.1.port.-1.s.114.orderindex=-1
unit.6.1.port.-1.s.114.visible=1
unit.6.1.port.-1.s.115.alias=/DDR/ddr/DDR_test/DIN<116>
unit.6.1.port.-1.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.115.name=DataPort[115]
unit.6.1.port.-1.s.115.orderindex=-1
unit.6.1.port.-1.s.115.visible=1
unit.6.1.port.-1.s.116.alias=/DDR/ddr/DDR_test/DIN<115>
unit.6.1.port.-1.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.116.name=DataPort[116]
unit.6.1.port.-1.s.116.orderindex=-1
unit.6.1.port.-1.s.116.visible=1
unit.6.1.port.-1.s.117.alias=/DDR/ddr/DDR_test/DIN<114>
unit.6.1.port.-1.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.117.name=DataPort[117]
unit.6.1.port.-1.s.117.orderindex=-1
unit.6.1.port.-1.s.117.visible=1
unit.6.1.port.-1.s.118.alias=/DDR/ddr/DDR_test/DIN<113>
unit.6.1.port.-1.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.118.name=DataPort[118]
unit.6.1.port.-1.s.118.orderindex=-1
unit.6.1.port.-1.s.118.visible=1
unit.6.1.port.-1.s.119.alias=/DDR/ddr/DDR_test/DIN<112>
unit.6.1.port.-1.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.119.name=DataPort[119]
unit.6.1.port.-1.s.119.orderindex=-1
unit.6.1.port.-1.s.119.visible=1
unit.6.1.port.-1.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.6.1.port.-1.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.12.name=DataPort[12]
unit.6.1.port.-1.s.12.orderindex=-1
unit.6.1.port.-1.s.12.visible=1
unit.6.1.port.-1.s.120.alias=/DDR/ddr/DDR_test/DIN<111>
unit.6.1.port.-1.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.120.name=DataPort[120]
unit.6.1.port.-1.s.120.orderindex=-1
unit.6.1.port.-1.s.120.visible=1
unit.6.1.port.-1.s.121.alias=/DDR/ddr/DDR_test/DIN<110>
unit.6.1.port.-1.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.121.name=DataPort[121]
unit.6.1.port.-1.s.121.orderindex=-1
unit.6.1.port.-1.s.121.visible=1
unit.6.1.port.-1.s.122.alias=/DDR/ddr/DDR_test/DIN<109>
unit.6.1.port.-1.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.122.name=DataPort[122]
unit.6.1.port.-1.s.122.orderindex=-1
unit.6.1.port.-1.s.122.visible=1
unit.6.1.port.-1.s.123.alias=/DDR/ddr/DDR_test/DIN<108>
unit.6.1.port.-1.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.123.name=DataPort[123]
unit.6.1.port.-1.s.123.orderindex=-1
unit.6.1.port.-1.s.123.visible=1
unit.6.1.port.-1.s.124.alias=/DDR/ddr/DDR_test/DIN<107>
unit.6.1.port.-1.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.124.name=DataPort[124]
unit.6.1.port.-1.s.124.orderindex=-1
unit.6.1.port.-1.s.124.visible=1
unit.6.1.port.-1.s.125.alias=/DDR/ddr/DDR_test/DIN<106>
unit.6.1.port.-1.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.125.name=DataPort[125]
unit.6.1.port.-1.s.125.orderindex=-1
unit.6.1.port.-1.s.125.visible=1
unit.6.1.port.-1.s.126.alias=/DDR/ddr/DDR_test/DIN<105>
unit.6.1.port.-1.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.126.name=DataPort[126]
unit.6.1.port.-1.s.126.orderindex=-1
unit.6.1.port.-1.s.126.visible=1
unit.6.1.port.-1.s.127.alias=/DDR/ddr/DDR_test/DIN<104>
unit.6.1.port.-1.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.127.name=DataPort[127]
unit.6.1.port.-1.s.127.orderindex=-1
unit.6.1.port.-1.s.127.visible=1
unit.6.1.port.-1.s.128.alias=/DDR/ddr/DDR_test/DIN<103>
unit.6.1.port.-1.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.128.name=DataPort[128]
unit.6.1.port.-1.s.128.orderindex=-1
unit.6.1.port.-1.s.128.visible=1
unit.6.1.port.-1.s.129.alias=/DDR/ddr/DDR_test/DIN<102>
unit.6.1.port.-1.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.129.name=DataPort[129]
unit.6.1.port.-1.s.129.orderindex=-1
unit.6.1.port.-1.s.129.visible=1
unit.6.1.port.-1.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.6.1.port.-1.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.13.name=DataPort[13]
unit.6.1.port.-1.s.13.orderindex=-1
unit.6.1.port.-1.s.13.visible=1
unit.6.1.port.-1.s.130.alias=/DDR/ddr/DDR_test/DIN<101>
unit.6.1.port.-1.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.130.name=DataPort[130]
unit.6.1.port.-1.s.130.orderindex=-1
unit.6.1.port.-1.s.130.visible=1
unit.6.1.port.-1.s.131.alias=/DDR/ddr/DDR_test/DIN<100>
unit.6.1.port.-1.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.131.name=DataPort[131]
unit.6.1.port.-1.s.131.orderindex=-1
unit.6.1.port.-1.s.131.visible=1
unit.6.1.port.-1.s.132.alias=/DDR/ddr/DDR_test/DIN<99>
unit.6.1.port.-1.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.132.name=DataPort[132]
unit.6.1.port.-1.s.132.orderindex=-1
unit.6.1.port.-1.s.132.visible=1
unit.6.1.port.-1.s.133.alias=/DDR/ddr/DDR_test/DIN<98>
unit.6.1.port.-1.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.133.name=DataPort[133]
unit.6.1.port.-1.s.133.orderindex=-1
unit.6.1.port.-1.s.133.visible=1
unit.6.1.port.-1.s.134.alias=/DDR/ddr/DDR_test/DIN<97>
unit.6.1.port.-1.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.134.name=DataPort[134]
unit.6.1.port.-1.s.134.orderindex=-1
unit.6.1.port.-1.s.134.visible=1
unit.6.1.port.-1.s.135.alias=/DDR/ddr/DDR_test/DIN<96>
unit.6.1.port.-1.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.135.name=DataPort[135]
unit.6.1.port.-1.s.135.orderindex=-1
unit.6.1.port.-1.s.135.visible=1
unit.6.1.port.-1.s.136.alias=/DDR/ddr/DDR_test/DIN<95>
unit.6.1.port.-1.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.136.name=DataPort[136]
unit.6.1.port.-1.s.136.orderindex=-1
unit.6.1.port.-1.s.136.visible=1
unit.6.1.port.-1.s.137.alias=/DDR/ddr/DDR_test/DIN<94>
unit.6.1.port.-1.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.137.name=DataPort[137]
unit.6.1.port.-1.s.137.orderindex=-1
unit.6.1.port.-1.s.137.visible=1
unit.6.1.port.-1.s.138.alias=/DDR/ddr/DDR_test/DIN<93>
unit.6.1.port.-1.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.138.name=DataPort[138]
unit.6.1.port.-1.s.138.orderindex=-1
unit.6.1.port.-1.s.138.visible=1
unit.6.1.port.-1.s.139.alias=/DDR/ddr/DDR_test/DIN<92>
unit.6.1.port.-1.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.139.name=DataPort[139]
unit.6.1.port.-1.s.139.orderindex=-1
unit.6.1.port.-1.s.139.visible=1
unit.6.1.port.-1.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.6.1.port.-1.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.14.name=DataPort[14]
unit.6.1.port.-1.s.14.orderindex=-1
unit.6.1.port.-1.s.14.visible=1
unit.6.1.port.-1.s.140.alias=/DDR/ddr/DDR_test/DIN<91>
unit.6.1.port.-1.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.140.name=DataPort[140]
unit.6.1.port.-1.s.140.orderindex=-1
unit.6.1.port.-1.s.140.visible=1
unit.6.1.port.-1.s.141.alias=/DDR/ddr/DDR_test/DIN<90>
unit.6.1.port.-1.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.141.name=DataPort[141]
unit.6.1.port.-1.s.141.orderindex=-1
unit.6.1.port.-1.s.141.visible=1
unit.6.1.port.-1.s.142.alias=/DDR/ddr/DDR_test/DIN<89>
unit.6.1.port.-1.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.142.name=DataPort[142]
unit.6.1.port.-1.s.142.orderindex=-1
unit.6.1.port.-1.s.142.visible=1
unit.6.1.port.-1.s.143.alias=/DDR/ddr/DDR_test/DIN<88>
unit.6.1.port.-1.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.143.name=DataPort[143]
unit.6.1.port.-1.s.143.orderindex=-1
unit.6.1.port.-1.s.143.visible=1
unit.6.1.port.-1.s.144.alias=/DDR/ddr/DDR_test/DIN<87>
unit.6.1.port.-1.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.144.name=DataPort[144]
unit.6.1.port.-1.s.144.orderindex=-1
unit.6.1.port.-1.s.144.visible=1
unit.6.1.port.-1.s.145.alias=/DDR/ddr/DDR_test/DIN<86>
unit.6.1.port.-1.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.145.name=DataPort[145]
unit.6.1.port.-1.s.145.orderindex=-1
unit.6.1.port.-1.s.145.visible=1
unit.6.1.port.-1.s.146.alias=/DDR/ddr/DDR_test/DIN<85>
unit.6.1.port.-1.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.146.name=DataPort[146]
unit.6.1.port.-1.s.146.orderindex=-1
unit.6.1.port.-1.s.146.visible=1
unit.6.1.port.-1.s.147.alias=/DDR/ddr/DDR_test/DIN<84>
unit.6.1.port.-1.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.147.name=DataPort[147]
unit.6.1.port.-1.s.147.orderindex=-1
unit.6.1.port.-1.s.147.visible=1
unit.6.1.port.-1.s.148.alias=/DDR/ddr/DDR_test/DIN<83>
unit.6.1.port.-1.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.148.name=DataPort[148]
unit.6.1.port.-1.s.148.orderindex=-1
unit.6.1.port.-1.s.148.visible=1
unit.6.1.port.-1.s.149.alias=/DDR/ddr/DDR_test/DIN<82>
unit.6.1.port.-1.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.149.name=DataPort[149]
unit.6.1.port.-1.s.149.orderindex=-1
unit.6.1.port.-1.s.149.visible=1
unit.6.1.port.-1.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.6.1.port.-1.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.15.name=DataPort[15]
unit.6.1.port.-1.s.15.orderindex=-1
unit.6.1.port.-1.s.15.visible=1
unit.6.1.port.-1.s.150.alias=/DDR/ddr/DDR_test/DIN<81>
unit.6.1.port.-1.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.150.name=DataPort[150]
unit.6.1.port.-1.s.150.orderindex=-1
unit.6.1.port.-1.s.150.visible=1
unit.6.1.port.-1.s.151.alias=/DDR/ddr/DDR_test/DIN<80>
unit.6.1.port.-1.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.151.name=DataPort[151]
unit.6.1.port.-1.s.151.orderindex=-1
unit.6.1.port.-1.s.151.visible=1
unit.6.1.port.-1.s.152.alias=/DDR/ddr/DDR_test/DIN<79>
unit.6.1.port.-1.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.152.name=DataPort[152]
unit.6.1.port.-1.s.152.orderindex=-1
unit.6.1.port.-1.s.152.visible=1
unit.6.1.port.-1.s.153.alias=/DDR/ddr/DDR_test/DIN<78>
unit.6.1.port.-1.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.153.name=DataPort[153]
unit.6.1.port.-1.s.153.orderindex=-1
unit.6.1.port.-1.s.153.visible=1
unit.6.1.port.-1.s.154.alias=/DDR/ddr/DDR_test/DIN<77>
unit.6.1.port.-1.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.154.name=DataPort[154]
unit.6.1.port.-1.s.154.orderindex=-1
unit.6.1.port.-1.s.154.visible=1
unit.6.1.port.-1.s.155.alias=/DDR/ddr/DDR_test/DIN<76>
unit.6.1.port.-1.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.155.name=DataPort[155]
unit.6.1.port.-1.s.155.orderindex=-1
unit.6.1.port.-1.s.155.visible=1
unit.6.1.port.-1.s.156.alias=/DDR/ddr/DDR_test/DIN<75>
unit.6.1.port.-1.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.156.name=DataPort[156]
unit.6.1.port.-1.s.156.orderindex=-1
unit.6.1.port.-1.s.156.visible=1
unit.6.1.port.-1.s.157.alias=/DDR/ddr/DDR_test/DIN<74>
unit.6.1.port.-1.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.157.name=DataPort[157]
unit.6.1.port.-1.s.157.orderindex=-1
unit.6.1.port.-1.s.157.visible=1
unit.6.1.port.-1.s.158.alias=/DDR/ddr/DDR_test/DIN<73>
unit.6.1.port.-1.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.158.name=DataPort[158]
unit.6.1.port.-1.s.158.orderindex=-1
unit.6.1.port.-1.s.158.visible=1
unit.6.1.port.-1.s.159.alias=/DDR/ddr/DDR_test/DIN<72>
unit.6.1.port.-1.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.159.name=DataPort[159]
unit.6.1.port.-1.s.159.orderindex=-1
unit.6.1.port.-1.s.159.visible=1
unit.6.1.port.-1.s.16.alias=/DDR/ddr/DDR_test/DOUT<143>
unit.6.1.port.-1.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.16.name=DataPort[16]
unit.6.1.port.-1.s.16.orderindex=-1
unit.6.1.port.-1.s.16.visible=1
unit.6.1.port.-1.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.6.1.port.-1.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.160.name=DataPort[160]
unit.6.1.port.-1.s.160.orderindex=-1
unit.6.1.port.-1.s.160.visible=1
unit.6.1.port.-1.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.6.1.port.-1.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.161.name=DataPort[161]
unit.6.1.port.-1.s.161.orderindex=-1
unit.6.1.port.-1.s.161.visible=1
unit.6.1.port.-1.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.6.1.port.-1.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.162.name=DataPort[162]
unit.6.1.port.-1.s.162.orderindex=-1
unit.6.1.port.-1.s.162.visible=1
unit.6.1.port.-1.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.6.1.port.-1.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.163.name=DataPort[163]
unit.6.1.port.-1.s.163.orderindex=-1
unit.6.1.port.-1.s.163.visible=1
unit.6.1.port.-1.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.6.1.port.-1.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.164.name=DataPort[164]
unit.6.1.port.-1.s.164.orderindex=-1
unit.6.1.port.-1.s.164.visible=1
unit.6.1.port.-1.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.6.1.port.-1.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.165.name=DataPort[165]
unit.6.1.port.-1.s.165.orderindex=-1
unit.6.1.port.-1.s.165.visible=1
unit.6.1.port.-1.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.6.1.port.-1.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.166.name=DataPort[166]
unit.6.1.port.-1.s.166.orderindex=-1
unit.6.1.port.-1.s.166.visible=1
unit.6.1.port.-1.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.6.1.port.-1.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.167.name=DataPort[167]
unit.6.1.port.-1.s.167.orderindex=-1
unit.6.1.port.-1.s.167.visible=1
unit.6.1.port.-1.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.6.1.port.-1.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.168.name=DataPort[168]
unit.6.1.port.-1.s.168.orderindex=-1
unit.6.1.port.-1.s.168.visible=1
unit.6.1.port.-1.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.6.1.port.-1.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.169.name=DataPort[169]
unit.6.1.port.-1.s.169.orderindex=-1
unit.6.1.port.-1.s.169.visible=1
unit.6.1.port.-1.s.17.alias=/DDR/ddr/DDR_test/DOUT<142>
unit.6.1.port.-1.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.17.name=DataPort[17]
unit.6.1.port.-1.s.17.orderindex=-1
unit.6.1.port.-1.s.17.visible=1
unit.6.1.port.-1.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.6.1.port.-1.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.170.name=DataPort[170]
unit.6.1.port.-1.s.170.orderindex=-1
unit.6.1.port.-1.s.170.visible=1
unit.6.1.port.-1.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.6.1.port.-1.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.171.name=DataPort[171]
unit.6.1.port.-1.s.171.orderindex=-1
unit.6.1.port.-1.s.171.visible=1
unit.6.1.port.-1.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.6.1.port.-1.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.172.name=DataPort[172]
unit.6.1.port.-1.s.172.orderindex=-1
unit.6.1.port.-1.s.172.visible=1
unit.6.1.port.-1.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.6.1.port.-1.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.173.name=DataPort[173]
unit.6.1.port.-1.s.173.orderindex=-1
unit.6.1.port.-1.s.173.visible=1
unit.6.1.port.-1.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.6.1.port.-1.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.174.name=DataPort[174]
unit.6.1.port.-1.s.174.orderindex=-1
unit.6.1.port.-1.s.174.visible=1
unit.6.1.port.-1.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.6.1.port.-1.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.175.name=DataPort[175]
unit.6.1.port.-1.s.175.orderindex=-1
unit.6.1.port.-1.s.175.visible=1
unit.6.1.port.-1.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.6.1.port.-1.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.176.name=DataPort[176]
unit.6.1.port.-1.s.176.orderindex=-1
unit.6.1.port.-1.s.176.visible=1
unit.6.1.port.-1.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.6.1.port.-1.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.177.name=DataPort[177]
unit.6.1.port.-1.s.177.orderindex=-1
unit.6.1.port.-1.s.177.visible=1
unit.6.1.port.-1.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.6.1.port.-1.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.178.name=DataPort[178]
unit.6.1.port.-1.s.178.orderindex=-1
unit.6.1.port.-1.s.178.visible=1
unit.6.1.port.-1.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.6.1.port.-1.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.179.name=DataPort[179]
unit.6.1.port.-1.s.179.orderindex=-1
unit.6.1.port.-1.s.179.visible=1
unit.6.1.port.-1.s.18.alias=/DDR/ddr/DDR_test/DOUT<141>
unit.6.1.port.-1.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.18.name=DataPort[18]
unit.6.1.port.-1.s.18.orderindex=-1
unit.6.1.port.-1.s.18.visible=1
unit.6.1.port.-1.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.6.1.port.-1.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.180.name=DataPort[180]
unit.6.1.port.-1.s.180.orderindex=-1
unit.6.1.port.-1.s.180.visible=1
unit.6.1.port.-1.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.6.1.port.-1.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.181.name=DataPort[181]
unit.6.1.port.-1.s.181.orderindex=-1
unit.6.1.port.-1.s.181.visible=1
unit.6.1.port.-1.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.6.1.port.-1.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.182.name=DataPort[182]
unit.6.1.port.-1.s.182.orderindex=-1
unit.6.1.port.-1.s.182.visible=1
unit.6.1.port.-1.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.6.1.port.-1.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.183.name=DataPort[183]
unit.6.1.port.-1.s.183.orderindex=-1
unit.6.1.port.-1.s.183.visible=1
unit.6.1.port.-1.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.6.1.port.-1.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.184.name=DataPort[184]
unit.6.1.port.-1.s.184.orderindex=-1
unit.6.1.port.-1.s.184.visible=1
unit.6.1.port.-1.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.6.1.port.-1.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.185.name=DataPort[185]
unit.6.1.port.-1.s.185.orderindex=-1
unit.6.1.port.-1.s.185.visible=1
unit.6.1.port.-1.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.6.1.port.-1.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.186.name=DataPort[186]
unit.6.1.port.-1.s.186.orderindex=-1
unit.6.1.port.-1.s.186.visible=1
unit.6.1.port.-1.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.6.1.port.-1.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.187.name=DataPort[187]
unit.6.1.port.-1.s.187.orderindex=-1
unit.6.1.port.-1.s.187.visible=1
unit.6.1.port.-1.s.19.alias=/DDR/ddr/DDR_test/DOUT<140>
unit.6.1.port.-1.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.19.name=DataPort[19]
unit.6.1.port.-1.s.19.orderindex=-1
unit.6.1.port.-1.s.19.visible=1
unit.6.1.port.-1.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.6.1.port.-1.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.2.name=DataPort[2]
unit.6.1.port.-1.s.2.orderindex=-1
unit.6.1.port.-1.s.2.visible=1
unit.6.1.port.-1.s.20.alias=/DDR/ddr/DDR_test/DOUT<139>
unit.6.1.port.-1.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.20.name=DataPort[20]
unit.6.1.port.-1.s.20.orderindex=-1
unit.6.1.port.-1.s.20.visible=1
unit.6.1.port.-1.s.21.alias=/DDR/ddr/DDR_test/DOUT<138>
unit.6.1.port.-1.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.21.name=DataPort[21]
unit.6.1.port.-1.s.21.orderindex=-1
unit.6.1.port.-1.s.21.visible=1
unit.6.1.port.-1.s.22.alias=/DDR/ddr/DDR_test/DOUT<137>
unit.6.1.port.-1.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.22.name=DataPort[22]
unit.6.1.port.-1.s.22.orderindex=-1
unit.6.1.port.-1.s.22.visible=1
unit.6.1.port.-1.s.23.alias=/DDR/ddr/DDR_test/DOUT<136>
unit.6.1.port.-1.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.23.name=DataPort[23]
unit.6.1.port.-1.s.23.orderindex=-1
unit.6.1.port.-1.s.23.visible=1
unit.6.1.port.-1.s.24.alias=/DDR/ddr/DDR_test/DOUT<135>
unit.6.1.port.-1.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.24.name=DataPort[24]
unit.6.1.port.-1.s.24.orderindex=-1
unit.6.1.port.-1.s.24.visible=1
unit.6.1.port.-1.s.25.alias=/DDR/ddr/DDR_test/DOUT<134>
unit.6.1.port.-1.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.25.name=DataPort[25]
unit.6.1.port.-1.s.25.orderindex=-1
unit.6.1.port.-1.s.25.visible=1
unit.6.1.port.-1.s.26.alias=/DDR/ddr/DDR_test/DOUT<133>
unit.6.1.port.-1.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.26.name=DataPort[26]
unit.6.1.port.-1.s.26.orderindex=-1
unit.6.1.port.-1.s.26.visible=1
unit.6.1.port.-1.s.27.alias=/DDR/ddr/DDR_test/DOUT<132>
unit.6.1.port.-1.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.27.name=DataPort[27]
unit.6.1.port.-1.s.27.orderindex=-1
unit.6.1.port.-1.s.27.visible=1
unit.6.1.port.-1.s.28.alias=/DDR/ddr/DDR_test/DOUT<131>
unit.6.1.port.-1.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.28.name=DataPort[28]
unit.6.1.port.-1.s.28.orderindex=-1
unit.6.1.port.-1.s.28.visible=1
unit.6.1.port.-1.s.29.alias=/DDR/ddr/DDR_test/DOUT<130>
unit.6.1.port.-1.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.29.name=DataPort[29]
unit.6.1.port.-1.s.29.orderindex=-1
unit.6.1.port.-1.s.29.visible=1
unit.6.1.port.-1.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.6.1.port.-1.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.3.name=DataPort[3]
unit.6.1.port.-1.s.3.orderindex=-1
unit.6.1.port.-1.s.3.visible=1
unit.6.1.port.-1.s.30.alias=/DDR/ddr/DDR_test/DOUT<129>
unit.6.1.port.-1.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.30.name=DataPort[30]
unit.6.1.port.-1.s.30.orderindex=-1
unit.6.1.port.-1.s.30.visible=1
unit.6.1.port.-1.s.31.alias=/DDR/ddr/DDR_test/DOUT<128>
unit.6.1.port.-1.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.31.name=DataPort[31]
unit.6.1.port.-1.s.31.orderindex=-1
unit.6.1.port.-1.s.31.visible=1
unit.6.1.port.-1.s.32.alias=/DDR/ddr/DDR_test/DOUT<127>
unit.6.1.port.-1.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.32.name=DataPort[32]
unit.6.1.port.-1.s.32.orderindex=-1
unit.6.1.port.-1.s.32.visible=1
unit.6.1.port.-1.s.33.alias=/DDR/ddr/DDR_test/DOUT<126>
unit.6.1.port.-1.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.33.name=DataPort[33]
unit.6.1.port.-1.s.33.orderindex=-1
unit.6.1.port.-1.s.33.visible=1
unit.6.1.port.-1.s.34.alias=/DDR/ddr/DDR_test/DOUT<125>
unit.6.1.port.-1.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.34.name=DataPort[34]
unit.6.1.port.-1.s.34.orderindex=-1
unit.6.1.port.-1.s.34.visible=1
unit.6.1.port.-1.s.35.alias=/DDR/ddr/DDR_test/DOUT<124>
unit.6.1.port.-1.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.35.name=DataPort[35]
unit.6.1.port.-1.s.35.orderindex=-1
unit.6.1.port.-1.s.35.visible=1
unit.6.1.port.-1.s.36.alias=/DDR/ddr/DDR_test/DOUT<123>
unit.6.1.port.-1.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.36.name=DataPort[36]
unit.6.1.port.-1.s.36.orderindex=-1
unit.6.1.port.-1.s.36.visible=1
unit.6.1.port.-1.s.37.alias=/DDR/ddr/DDR_test/DOUT<122>
unit.6.1.port.-1.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.37.name=DataPort[37]
unit.6.1.port.-1.s.37.orderindex=-1
unit.6.1.port.-1.s.37.visible=1
unit.6.1.port.-1.s.38.alias=/DDR/ddr/DDR_test/DOUT<121>
unit.6.1.port.-1.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.38.name=DataPort[38]
unit.6.1.port.-1.s.38.orderindex=-1
unit.6.1.port.-1.s.38.visible=1
unit.6.1.port.-1.s.39.alias=/DDR/ddr/DDR_test/DOUT<120>
unit.6.1.port.-1.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.39.name=DataPort[39]
unit.6.1.port.-1.s.39.orderindex=-1
unit.6.1.port.-1.s.39.visible=1
unit.6.1.port.-1.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.6.1.port.-1.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.4.name=DataPort[4]
unit.6.1.port.-1.s.4.orderindex=-1
unit.6.1.port.-1.s.4.visible=1
unit.6.1.port.-1.s.40.alias=/DDR/ddr/DDR_test/DOUT<119>
unit.6.1.port.-1.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.40.name=DataPort[40]
unit.6.1.port.-1.s.40.orderindex=-1
unit.6.1.port.-1.s.40.visible=1
unit.6.1.port.-1.s.41.alias=/DDR/ddr/DDR_test/DOUT<118>
unit.6.1.port.-1.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.41.name=DataPort[41]
unit.6.1.port.-1.s.41.orderindex=-1
unit.6.1.port.-1.s.41.visible=1
unit.6.1.port.-1.s.42.alias=/DDR/ddr/DDR_test/DOUT<117>
unit.6.1.port.-1.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.42.name=DataPort[42]
unit.6.1.port.-1.s.42.orderindex=-1
unit.6.1.port.-1.s.42.visible=1
unit.6.1.port.-1.s.43.alias=/DDR/ddr/DDR_test/DOUT<116>
unit.6.1.port.-1.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.43.name=DataPort[43]
unit.6.1.port.-1.s.43.orderindex=-1
unit.6.1.port.-1.s.43.visible=1
unit.6.1.port.-1.s.44.alias=/DDR/ddr/DDR_test/DOUT<115>
unit.6.1.port.-1.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.44.name=DataPort[44]
unit.6.1.port.-1.s.44.orderindex=-1
unit.6.1.port.-1.s.44.visible=1
unit.6.1.port.-1.s.45.alias=/DDR/ddr/DDR_test/DOUT<114>
unit.6.1.port.-1.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.45.name=DataPort[45]
unit.6.1.port.-1.s.45.orderindex=-1
unit.6.1.port.-1.s.45.visible=1
unit.6.1.port.-1.s.46.alias=/DDR/ddr/DDR_test/DOUT<113>
unit.6.1.port.-1.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.46.name=DataPort[46]
unit.6.1.port.-1.s.46.orderindex=-1
unit.6.1.port.-1.s.46.visible=1
unit.6.1.port.-1.s.47.alias=/DDR/ddr/DDR_test/DOUT<112>
unit.6.1.port.-1.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.47.name=DataPort[47]
unit.6.1.port.-1.s.47.orderindex=-1
unit.6.1.port.-1.s.47.visible=1
unit.6.1.port.-1.s.48.alias=/DDR/ddr/DDR_test/DOUT<111>
unit.6.1.port.-1.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.48.name=DataPort[48]
unit.6.1.port.-1.s.48.orderindex=-1
unit.6.1.port.-1.s.48.visible=1
unit.6.1.port.-1.s.49.alias=/DDR/ddr/DDR_test/DOUT<110>
unit.6.1.port.-1.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.49.name=DataPort[49]
unit.6.1.port.-1.s.49.orderindex=-1
unit.6.1.port.-1.s.49.visible=1
unit.6.1.port.-1.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.6.1.port.-1.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.5.name=DataPort[5]
unit.6.1.port.-1.s.5.orderindex=-1
unit.6.1.port.-1.s.5.visible=1
unit.6.1.port.-1.s.50.alias=/DDR/ddr/DDR_test/DOUT<109>
unit.6.1.port.-1.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.50.name=DataPort[50]
unit.6.1.port.-1.s.50.orderindex=-1
unit.6.1.port.-1.s.50.visible=1
unit.6.1.port.-1.s.51.alias=/DDR/ddr/DDR_test/DOUT<108>
unit.6.1.port.-1.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.51.name=DataPort[51]
unit.6.1.port.-1.s.51.orderindex=-1
unit.6.1.port.-1.s.51.visible=1
unit.6.1.port.-1.s.52.alias=/DDR/ddr/DDR_test/DOUT<107>
unit.6.1.port.-1.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.52.name=DataPort[52]
unit.6.1.port.-1.s.52.orderindex=-1
unit.6.1.port.-1.s.52.visible=1
unit.6.1.port.-1.s.53.alias=/DDR/ddr/DDR_test/DOUT<106>
unit.6.1.port.-1.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.53.name=DataPort[53]
unit.6.1.port.-1.s.53.orderindex=-1
unit.6.1.port.-1.s.53.visible=1
unit.6.1.port.-1.s.54.alias=/DDR/ddr/DDR_test/DOUT<105>
unit.6.1.port.-1.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.54.name=DataPort[54]
unit.6.1.port.-1.s.54.orderindex=-1
unit.6.1.port.-1.s.54.visible=1
unit.6.1.port.-1.s.55.alias=/DDR/ddr/DDR_test/DOUT<104>
unit.6.1.port.-1.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.55.name=DataPort[55]
unit.6.1.port.-1.s.55.orderindex=-1
unit.6.1.port.-1.s.55.visible=1
unit.6.1.port.-1.s.56.alias=/DDR/ddr/DDR_test/DOUT<103>
unit.6.1.port.-1.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.56.name=DataPort[56]
unit.6.1.port.-1.s.56.orderindex=-1
unit.6.1.port.-1.s.56.visible=1
unit.6.1.port.-1.s.57.alias=/DDR/ddr/DDR_test/DOUT<102>
unit.6.1.port.-1.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.57.name=DataPort[57]
unit.6.1.port.-1.s.57.orderindex=-1
unit.6.1.port.-1.s.57.visible=1
unit.6.1.port.-1.s.58.alias=/DDR/ddr/DDR_test/DOUT<101>
unit.6.1.port.-1.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.58.name=DataPort[58]
unit.6.1.port.-1.s.58.orderindex=-1
unit.6.1.port.-1.s.58.visible=1
unit.6.1.port.-1.s.59.alias=/DDR/ddr/DDR_test/DOUT<100>
unit.6.1.port.-1.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.59.name=DataPort[59]
unit.6.1.port.-1.s.59.orderindex=-1
unit.6.1.port.-1.s.59.visible=1
unit.6.1.port.-1.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.6.1.port.-1.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.6.name=DataPort[6]
unit.6.1.port.-1.s.6.orderindex=-1
unit.6.1.port.-1.s.6.visible=1
unit.6.1.port.-1.s.60.alias=/DDR/ddr/DDR_test/DOUT<99>
unit.6.1.port.-1.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.60.name=DataPort[60]
unit.6.1.port.-1.s.60.orderindex=-1
unit.6.1.port.-1.s.60.visible=1
unit.6.1.port.-1.s.61.alias=/DDR/ddr/DDR_test/DOUT<98>
unit.6.1.port.-1.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.61.name=DataPort[61]
unit.6.1.port.-1.s.61.orderindex=-1
unit.6.1.port.-1.s.61.visible=1
unit.6.1.port.-1.s.62.alias=/DDR/ddr/DDR_test/DOUT<97>
unit.6.1.port.-1.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.62.name=DataPort[62]
unit.6.1.port.-1.s.62.orderindex=-1
unit.6.1.port.-1.s.62.visible=1
unit.6.1.port.-1.s.63.alias=/DDR/ddr/DDR_test/DOUT<96>
unit.6.1.port.-1.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.63.name=DataPort[63]
unit.6.1.port.-1.s.63.orderindex=-1
unit.6.1.port.-1.s.63.visible=1
unit.6.1.port.-1.s.64.alias=/DDR/ddr/DDR_test/DOUT<95>
unit.6.1.port.-1.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.64.name=DataPort[64]
unit.6.1.port.-1.s.64.orderindex=-1
unit.6.1.port.-1.s.64.visible=1
unit.6.1.port.-1.s.65.alias=/DDR/ddr/DDR_test/DOUT<94>
unit.6.1.port.-1.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.65.name=DataPort[65]
unit.6.1.port.-1.s.65.orderindex=-1
unit.6.1.port.-1.s.65.visible=1
unit.6.1.port.-1.s.66.alias=/DDR/ddr/DDR_test/DOUT<93>
unit.6.1.port.-1.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.66.name=DataPort[66]
unit.6.1.port.-1.s.66.orderindex=-1
unit.6.1.port.-1.s.66.visible=1
unit.6.1.port.-1.s.67.alias=/DDR/ddr/DDR_test/DOUT<92>
unit.6.1.port.-1.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.67.name=DataPort[67]
unit.6.1.port.-1.s.67.orderindex=-1
unit.6.1.port.-1.s.67.visible=1
unit.6.1.port.-1.s.68.alias=/DDR/ddr/DDR_test/DOUT<91>
unit.6.1.port.-1.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.68.name=DataPort[68]
unit.6.1.port.-1.s.68.orderindex=-1
unit.6.1.port.-1.s.68.visible=1
unit.6.1.port.-1.s.69.alias=/DDR/ddr/DDR_test/DOUT<90>
unit.6.1.port.-1.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.69.name=DataPort[69]
unit.6.1.port.-1.s.69.orderindex=-1
unit.6.1.port.-1.s.69.visible=1
unit.6.1.port.-1.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.6.1.port.-1.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.7.name=DataPort[7]
unit.6.1.port.-1.s.7.orderindex=-1
unit.6.1.port.-1.s.7.visible=1
unit.6.1.port.-1.s.70.alias=/DDR/ddr/DDR_test/DOUT<89>
unit.6.1.port.-1.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.70.name=DataPort[70]
unit.6.1.port.-1.s.70.orderindex=-1
unit.6.1.port.-1.s.70.visible=1
unit.6.1.port.-1.s.71.alias=/DDR/ddr/DDR_test/DOUT<88>
unit.6.1.port.-1.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.71.name=DataPort[71]
unit.6.1.port.-1.s.71.orderindex=-1
unit.6.1.port.-1.s.71.visible=1
unit.6.1.port.-1.s.72.alias=/DDR/ddr/DDR_test/DOUT<87>
unit.6.1.port.-1.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.72.name=DataPort[72]
unit.6.1.port.-1.s.72.orderindex=-1
unit.6.1.port.-1.s.72.visible=1
unit.6.1.port.-1.s.73.alias=/DDR/ddr/DDR_test/DOUT<86>
unit.6.1.port.-1.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.73.name=DataPort[73]
unit.6.1.port.-1.s.73.orderindex=-1
unit.6.1.port.-1.s.73.visible=1
unit.6.1.port.-1.s.74.alias=/DDR/ddr/DDR_test/DOUT<85>
unit.6.1.port.-1.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.74.name=DataPort[74]
unit.6.1.port.-1.s.74.orderindex=-1
unit.6.1.port.-1.s.74.visible=1
unit.6.1.port.-1.s.75.alias=/DDR/ddr/DDR_test/DOUT<84>
unit.6.1.port.-1.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.75.name=DataPort[75]
unit.6.1.port.-1.s.75.orderindex=-1
unit.6.1.port.-1.s.75.visible=1
unit.6.1.port.-1.s.76.alias=/DDR/ddr/DDR_test/DOUT<83>
unit.6.1.port.-1.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.76.name=DataPort[76]
unit.6.1.port.-1.s.76.orderindex=-1
unit.6.1.port.-1.s.76.visible=1
unit.6.1.port.-1.s.77.alias=/DDR/ddr/DDR_test/DOUT<82>
unit.6.1.port.-1.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.77.name=DataPort[77]
unit.6.1.port.-1.s.77.orderindex=-1
unit.6.1.port.-1.s.77.visible=1
unit.6.1.port.-1.s.78.alias=/DDR/ddr/DDR_test/DOUT<81>
unit.6.1.port.-1.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.78.name=DataPort[78]
unit.6.1.port.-1.s.78.orderindex=-1
unit.6.1.port.-1.s.78.visible=1
unit.6.1.port.-1.s.79.alias=/DDR/ddr/DDR_test/DOUT<80>
unit.6.1.port.-1.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.79.name=DataPort[79]
unit.6.1.port.-1.s.79.orderindex=-1
unit.6.1.port.-1.s.79.visible=1
unit.6.1.port.-1.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.6.1.port.-1.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.8.name=DataPort[8]
unit.6.1.port.-1.s.8.orderindex=-1
unit.6.1.port.-1.s.8.visible=1
unit.6.1.port.-1.s.80.alias=/DDR/ddr/DDR_test/DOUT<79>
unit.6.1.port.-1.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.80.name=DataPort[80]
unit.6.1.port.-1.s.80.orderindex=-1
unit.6.1.port.-1.s.80.visible=1
unit.6.1.port.-1.s.81.alias=/DDR/ddr/DDR_test/DOUT<78>
unit.6.1.port.-1.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.81.name=DataPort[81]
unit.6.1.port.-1.s.81.orderindex=-1
unit.6.1.port.-1.s.81.visible=1
unit.6.1.port.-1.s.82.alias=/DDR/ddr/DDR_test/DOUT<77>
unit.6.1.port.-1.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.82.name=DataPort[82]
unit.6.1.port.-1.s.82.orderindex=-1
unit.6.1.port.-1.s.82.visible=1
unit.6.1.port.-1.s.83.alias=/DDR/ddr/DDR_test/DOUT<76>
unit.6.1.port.-1.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.83.name=DataPort[83]
unit.6.1.port.-1.s.83.orderindex=-1
unit.6.1.port.-1.s.83.visible=1
unit.6.1.port.-1.s.84.alias=/DDR/ddr/DDR_test/DOUT<75>
unit.6.1.port.-1.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.84.name=DataPort[84]
unit.6.1.port.-1.s.84.orderindex=-1
unit.6.1.port.-1.s.84.visible=1
unit.6.1.port.-1.s.85.alias=/DDR/ddr/DDR_test/DOUT<74>
unit.6.1.port.-1.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.85.name=DataPort[85]
unit.6.1.port.-1.s.85.orderindex=-1
unit.6.1.port.-1.s.85.visible=1
unit.6.1.port.-1.s.86.alias=/DDR/ddr/DDR_test/DOUT<73>
unit.6.1.port.-1.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.86.name=DataPort[86]
unit.6.1.port.-1.s.86.orderindex=-1
unit.6.1.port.-1.s.86.visible=1
unit.6.1.port.-1.s.87.alias=/DDR/ddr/DDR_test/DOUT<72>
unit.6.1.port.-1.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.87.name=DataPort[87]
unit.6.1.port.-1.s.87.orderindex=-1
unit.6.1.port.-1.s.87.visible=1
unit.6.1.port.-1.s.88.alias=/DDR/ddr/DDR_test/DIN<143>
unit.6.1.port.-1.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.88.name=DataPort[88]
unit.6.1.port.-1.s.88.orderindex=-1
unit.6.1.port.-1.s.88.visible=1
unit.6.1.port.-1.s.89.alias=/DDR/ddr/DDR_test/DIN<142>
unit.6.1.port.-1.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.89.name=DataPort[89]
unit.6.1.port.-1.s.89.orderindex=-1
unit.6.1.port.-1.s.89.visible=1
unit.6.1.port.-1.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.6.1.port.-1.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.9.name=DataPort[9]
unit.6.1.port.-1.s.9.orderindex=-1
unit.6.1.port.-1.s.9.visible=1
unit.6.1.port.-1.s.90.alias=/DDR/ddr/DDR_test/DIN<141>
unit.6.1.port.-1.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.90.name=DataPort[90]
unit.6.1.port.-1.s.90.orderindex=-1
unit.6.1.port.-1.s.90.visible=1
unit.6.1.port.-1.s.91.alias=/DDR/ddr/DDR_test/DIN<140>
unit.6.1.port.-1.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.91.name=DataPort[91]
unit.6.1.port.-1.s.91.orderindex=-1
unit.6.1.port.-1.s.91.visible=1
unit.6.1.port.-1.s.92.alias=/DDR/ddr/DDR_test/DIN<139>
unit.6.1.port.-1.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.92.name=DataPort[92]
unit.6.1.port.-1.s.92.orderindex=-1
unit.6.1.port.-1.s.92.visible=1
unit.6.1.port.-1.s.93.alias=/DDR/ddr/DDR_test/DIN<138>
unit.6.1.port.-1.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.93.name=DataPort[93]
unit.6.1.port.-1.s.93.orderindex=-1
unit.6.1.port.-1.s.93.visible=1
unit.6.1.port.-1.s.94.alias=/DDR/ddr/DDR_test/DIN<137>
unit.6.1.port.-1.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.94.name=DataPort[94]
unit.6.1.port.-1.s.94.orderindex=-1
unit.6.1.port.-1.s.94.visible=1
unit.6.1.port.-1.s.95.alias=/DDR/ddr/DDR_test/DIN<136>
unit.6.1.port.-1.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.95.name=DataPort[95]
unit.6.1.port.-1.s.95.orderindex=-1
unit.6.1.port.-1.s.95.visible=1
unit.6.1.port.-1.s.96.alias=/DDR/ddr/DDR_test/DIN<135>
unit.6.1.port.-1.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.96.name=DataPort[96]
unit.6.1.port.-1.s.96.orderindex=-1
unit.6.1.port.-1.s.96.visible=1
unit.6.1.port.-1.s.97.alias=/DDR/ddr/DDR_test/DIN<134>
unit.6.1.port.-1.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.97.name=DataPort[97]
unit.6.1.port.-1.s.97.orderindex=-1
unit.6.1.port.-1.s.97.visible=1
unit.6.1.port.-1.s.98.alias=/DDR/ddr/DDR_test/DIN<133>
unit.6.1.port.-1.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.98.name=DataPort[98]
unit.6.1.port.-1.s.98.orderindex=-1
unit.6.1.port.-1.s.98.visible=1
unit.6.1.port.-1.s.99.alias=/DDR/ddr/DDR_test/DIN<132>
unit.6.1.port.-1.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.-1.s.99.name=DataPort[99]
unit.6.1.port.-1.s.99.orderindex=-1
unit.6.1.port.-1.s.99.visible=1
unit.6.1.port.0.b.0.alias=
unit.6.1.port.0.b.0.channellist=0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187
unit.6.1.port.0.b.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.b.0.name=TriggerPort0
unit.6.1.port.0.b.0.orderindex=-1
unit.6.1.port.0.b.0.radix=Hex
unit.6.1.port.0.b.0.signedOffset=0.0
unit.6.1.port.0.b.0.signedPrecision=0
unit.6.1.port.0.b.0.signedScaleFactor=1.0
unit.6.1.port.0.b.0.unsignedOffset=0.0
unit.6.1.port.0.b.0.unsignedPrecision=0
unit.6.1.port.0.b.0.unsignedScaleFactor=1.0
unit.6.1.port.0.b.0.visible=1
unit.6.1.port.0.buscount=1
unit.6.1.port.0.channelcount=188
unit.6.1.port.0.s.0.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd1
unit.6.1.port.0.s.0.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.0.name=TriggerPort0[0]
unit.6.1.port.0.s.0.orderindex=-1
unit.6.1.port.0.s.0.visible=1
unit.6.1.port.0.s.1.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd2
unit.6.1.port.0.s.1.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.1.name=TriggerPort0[1]
unit.6.1.port.0.s.1.orderindex=-1
unit.6.1.port.0.s.1.visible=1
unit.6.1.port.0.s.10.alias=/DDR/ddr/DDR_test/mem_test_controller/LST_ADR
unit.6.1.port.0.s.10.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.10.name=TriggerPort0[10]
unit.6.1.port.0.s.10.orderindex=-1
unit.6.1.port.0.s.10.visible=1
unit.6.1.port.0.s.100.alias=/DDR/ddr/DDR_test/DIN<131>
unit.6.1.port.0.s.100.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.100.name=TriggerPort0[100]
unit.6.1.port.0.s.100.orderindex=-1
unit.6.1.port.0.s.100.visible=1
unit.6.1.port.0.s.101.alias=/DDR/ddr/DDR_test/DIN<130>
unit.6.1.port.0.s.101.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.101.name=TriggerPort0[101]
unit.6.1.port.0.s.101.orderindex=-1
unit.6.1.port.0.s.101.visible=1
unit.6.1.port.0.s.102.alias=/DDR/ddr/DDR_test/DIN<129>
unit.6.1.port.0.s.102.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.102.name=TriggerPort0[102]
unit.6.1.port.0.s.102.orderindex=-1
unit.6.1.port.0.s.102.visible=1
unit.6.1.port.0.s.103.alias=/DDR/ddr/DDR_test/DIN<128>
unit.6.1.port.0.s.103.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.103.name=TriggerPort0[103]
unit.6.1.port.0.s.103.orderindex=-1
unit.6.1.port.0.s.103.visible=1
unit.6.1.port.0.s.104.alias=/DDR/ddr/DDR_test/DIN<127>
unit.6.1.port.0.s.104.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.104.name=TriggerPort0[104]
unit.6.1.port.0.s.104.orderindex=-1
unit.6.1.port.0.s.104.visible=1
unit.6.1.port.0.s.105.alias=/DDR/ddr/DDR_test/DIN<126>
unit.6.1.port.0.s.105.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.105.name=TriggerPort0[105]
unit.6.1.port.0.s.105.orderindex=-1
unit.6.1.port.0.s.105.visible=1
unit.6.1.port.0.s.106.alias=/DDR/ddr/DDR_test/DIN<125>
unit.6.1.port.0.s.106.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.106.name=TriggerPort0[106]
unit.6.1.port.0.s.106.orderindex=-1
unit.6.1.port.0.s.106.visible=1
unit.6.1.port.0.s.107.alias=/DDR/ddr/DDR_test/DIN<124>
unit.6.1.port.0.s.107.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.107.name=TriggerPort0[107]
unit.6.1.port.0.s.107.orderindex=-1
unit.6.1.port.0.s.107.visible=1
unit.6.1.port.0.s.108.alias=/DDR/ddr/DDR_test/DIN<123>
unit.6.1.port.0.s.108.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.108.name=TriggerPort0[108]
unit.6.1.port.0.s.108.orderindex=-1
unit.6.1.port.0.s.108.visible=1
unit.6.1.port.0.s.109.alias=/DDR/ddr/DDR_test/DIN<122>
unit.6.1.port.0.s.109.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.109.name=TriggerPort0[109]
unit.6.1.port.0.s.109.orderindex=-1
unit.6.1.port.0.s.109.visible=1
unit.6.1.port.0.s.11.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_ADR
unit.6.1.port.0.s.11.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.11.name=TriggerPort0[11]
unit.6.1.port.0.s.11.orderindex=-1
unit.6.1.port.0.s.11.visible=1
unit.6.1.port.0.s.110.alias=/DDR/ddr/DDR_test/DIN<121>
unit.6.1.port.0.s.110.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.110.name=TriggerPort0[110]
unit.6.1.port.0.s.110.orderindex=-1
unit.6.1.port.0.s.110.visible=1
unit.6.1.port.0.s.111.alias=/DDR/ddr/DDR_test/DIN<120>
unit.6.1.port.0.s.111.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.111.name=TriggerPort0[111]
unit.6.1.port.0.s.111.orderindex=-1
unit.6.1.port.0.s.111.visible=1
unit.6.1.port.0.s.112.alias=/DDR/ddr/DDR_test/DIN<119>
unit.6.1.port.0.s.112.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.112.name=TriggerPort0[112]
unit.6.1.port.0.s.112.orderindex=-1
unit.6.1.port.0.s.112.visible=1
unit.6.1.port.0.s.113.alias=/DDR/ddr/DDR_test/DIN<118>
unit.6.1.port.0.s.113.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.113.name=TriggerPort0[113]
unit.6.1.port.0.s.113.orderindex=-1
unit.6.1.port.0.s.113.visible=1
unit.6.1.port.0.s.114.alias=/DDR/ddr/DDR_test/DIN<117>
unit.6.1.port.0.s.114.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.114.name=TriggerPort0[114]
unit.6.1.port.0.s.114.orderindex=-1
unit.6.1.port.0.s.114.visible=1
unit.6.1.port.0.s.115.alias=/DDR/ddr/DDR_test/DIN<116>
unit.6.1.port.0.s.115.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.115.name=TriggerPort0[115]
unit.6.1.port.0.s.115.orderindex=-1
unit.6.1.port.0.s.115.visible=1
unit.6.1.port.0.s.116.alias=/DDR/ddr/DDR_test/DIN<115>
unit.6.1.port.0.s.116.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.116.name=TriggerPort0[116]
unit.6.1.port.0.s.116.orderindex=-1
unit.6.1.port.0.s.116.visible=1
unit.6.1.port.0.s.117.alias=/DDR/ddr/DDR_test/DIN<114>
unit.6.1.port.0.s.117.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.117.name=TriggerPort0[117]
unit.6.1.port.0.s.117.orderindex=-1
unit.6.1.port.0.s.117.visible=1
unit.6.1.port.0.s.118.alias=/DDR/ddr/DDR_test/DIN<113>
unit.6.1.port.0.s.118.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.118.name=TriggerPort0[118]
unit.6.1.port.0.s.118.orderindex=-1
unit.6.1.port.0.s.118.visible=1
unit.6.1.port.0.s.119.alias=/DDR/ddr/DDR_test/DIN<112>
unit.6.1.port.0.s.119.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.119.name=TriggerPort0[119]
unit.6.1.port.0.s.119.orderindex=-1
unit.6.1.port.0.s.119.visible=1
unit.6.1.port.0.s.12.alias=/DDR/ddr/DDR_test/mem_test_controller/NXT_DAT
unit.6.1.port.0.s.12.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.12.name=TriggerPort0[12]
unit.6.1.port.0.s.12.orderindex=-1
unit.6.1.port.0.s.12.visible=1
unit.6.1.port.0.s.120.alias=/DDR/ddr/DDR_test/DIN<111>
unit.6.1.port.0.s.120.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.120.name=TriggerPort0[120]
unit.6.1.port.0.s.120.orderindex=-1
unit.6.1.port.0.s.120.visible=1
unit.6.1.port.0.s.121.alias=/DDR/ddr/DDR_test/DIN<110>
unit.6.1.port.0.s.121.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.121.name=TriggerPort0[121]
unit.6.1.port.0.s.121.orderindex=-1
unit.6.1.port.0.s.121.visible=1
unit.6.1.port.0.s.122.alias=/DDR/ddr/DDR_test/DIN<109>
unit.6.1.port.0.s.122.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.122.name=TriggerPort0[122]
unit.6.1.port.0.s.122.orderindex=-1
unit.6.1.port.0.s.122.visible=1
unit.6.1.port.0.s.123.alias=/DDR/ddr/DDR_test/DIN<108>
unit.6.1.port.0.s.123.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.123.name=TriggerPort0[123]
unit.6.1.port.0.s.123.orderindex=-1
unit.6.1.port.0.s.123.visible=1
unit.6.1.port.0.s.124.alias=/DDR/ddr/DDR_test/DIN<107>
unit.6.1.port.0.s.124.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.124.name=TriggerPort0[124]
unit.6.1.port.0.s.124.orderindex=-1
unit.6.1.port.0.s.124.visible=1
unit.6.1.port.0.s.125.alias=/DDR/ddr/DDR_test/DIN<106>
unit.6.1.port.0.s.125.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.125.name=TriggerPort0[125]
unit.6.1.port.0.s.125.orderindex=-1
unit.6.1.port.0.s.125.visible=1
unit.6.1.port.0.s.126.alias=/DDR/ddr/DDR_test/DIN<105>
unit.6.1.port.0.s.126.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.126.name=TriggerPort0[126]
unit.6.1.port.0.s.126.orderindex=-1
unit.6.1.port.0.s.126.visible=1
unit.6.1.port.0.s.127.alias=/DDR/ddr/DDR_test/DIN<104>
unit.6.1.port.0.s.127.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.127.name=TriggerPort0[127]
unit.6.1.port.0.s.127.orderindex=-1
unit.6.1.port.0.s.127.visible=1
unit.6.1.port.0.s.128.alias=/DDR/ddr/DDR_test/DIN<103>
unit.6.1.port.0.s.128.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.128.name=TriggerPort0[128]
unit.6.1.port.0.s.128.orderindex=-1
unit.6.1.port.0.s.128.visible=1
unit.6.1.port.0.s.129.alias=/DDR/ddr/DDR_test/DIN<102>
unit.6.1.port.0.s.129.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.129.name=TriggerPort0[129]
unit.6.1.port.0.s.129.orderindex=-1
unit.6.1.port.0.s.129.visible=1
unit.6.1.port.0.s.13.alias=/DDR/ddr/DDR_test/mem_test_controller/RST_GEN
unit.6.1.port.0.s.13.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.13.name=TriggerPort0[13]
unit.6.1.port.0.s.13.orderindex=-1
unit.6.1.port.0.s.13.visible=1
unit.6.1.port.0.s.130.alias=/DDR/ddr/DDR_test/DIN<101>
unit.6.1.port.0.s.130.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.130.name=TriggerPort0[130]
unit.6.1.port.0.s.130.orderindex=-1
unit.6.1.port.0.s.130.visible=1
unit.6.1.port.0.s.131.alias=/DDR/ddr/DDR_test/DIN<100>
unit.6.1.port.0.s.131.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.131.name=TriggerPort0[131]
unit.6.1.port.0.s.131.orderindex=-1
unit.6.1.port.0.s.131.visible=1
unit.6.1.port.0.s.132.alias=/DDR/ddr/DDR_test/DIN<99>
unit.6.1.port.0.s.132.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.132.name=TriggerPort0[132]
unit.6.1.port.0.s.132.orderindex=-1
unit.6.1.port.0.s.132.visible=1
unit.6.1.port.0.s.133.alias=/DDR/ddr/DDR_test/DIN<98>
unit.6.1.port.0.s.133.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.133.name=TriggerPort0[133]
unit.6.1.port.0.s.133.orderindex=-1
unit.6.1.port.0.s.133.visible=1
unit.6.1.port.0.s.134.alias=/DDR/ddr/DDR_test/DIN<97>
unit.6.1.port.0.s.134.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.134.name=TriggerPort0[134]
unit.6.1.port.0.s.134.orderindex=-1
unit.6.1.port.0.s.134.visible=1
unit.6.1.port.0.s.135.alias=/DDR/ddr/DDR_test/DIN<96>
unit.6.1.port.0.s.135.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.135.name=TriggerPort0[135]
unit.6.1.port.0.s.135.orderindex=-1
unit.6.1.port.0.s.135.visible=1
unit.6.1.port.0.s.136.alias=/DDR/ddr/DDR_test/DIN<95>
unit.6.1.port.0.s.136.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.136.name=TriggerPort0[136]
unit.6.1.port.0.s.136.orderindex=-1
unit.6.1.port.0.s.136.visible=1
unit.6.1.port.0.s.137.alias=/DDR/ddr/DDR_test/DIN<94>
unit.6.1.port.0.s.137.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.137.name=TriggerPort0[137]
unit.6.1.port.0.s.137.orderindex=-1
unit.6.1.port.0.s.137.visible=1
unit.6.1.port.0.s.138.alias=/DDR/ddr/DDR_test/DIN<93>
unit.6.1.port.0.s.138.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.138.name=TriggerPort0[138]
unit.6.1.port.0.s.138.orderindex=-1
unit.6.1.port.0.s.138.visible=1
unit.6.1.port.0.s.139.alias=/DDR/ddr/DDR_test/DIN<92>
unit.6.1.port.0.s.139.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.139.name=TriggerPort0[139]
unit.6.1.port.0.s.139.orderindex=-1
unit.6.1.port.0.s.139.visible=1
unit.6.1.port.0.s.14.alias=/DDR/ddr/DDR_test/mem_test_controller/SINIT
unit.6.1.port.0.s.14.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.14.name=TriggerPort0[14]
unit.6.1.port.0.s.14.orderindex=-1
unit.6.1.port.0.s.14.visible=1
unit.6.1.port.0.s.140.alias=/DDR/ddr/DDR_test/DIN<91>
unit.6.1.port.0.s.140.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.140.name=TriggerPort0[140]
unit.6.1.port.0.s.140.orderindex=-1
unit.6.1.port.0.s.140.visible=1
unit.6.1.port.0.s.141.alias=/DDR/ddr/DDR_test/DIN<90>
unit.6.1.port.0.s.141.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.141.name=TriggerPort0[141]
unit.6.1.port.0.s.141.orderindex=-1
unit.6.1.port.0.s.141.visible=1
unit.6.1.port.0.s.142.alias=/DDR/ddr/DDR_test/DIN<89>
unit.6.1.port.0.s.142.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.142.name=TriggerPort0[142]
unit.6.1.port.0.s.142.orderindex=-1
unit.6.1.port.0.s.142.visible=1
unit.6.1.port.0.s.143.alias=/DDR/ddr/DDR_test/DIN<88>
unit.6.1.port.0.s.143.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.143.name=TriggerPort0[143]
unit.6.1.port.0.s.143.orderindex=-1
unit.6.1.port.0.s.143.visible=1
unit.6.1.port.0.s.144.alias=/DDR/ddr/DDR_test/DIN<87>
unit.6.1.port.0.s.144.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.144.name=TriggerPort0[144]
unit.6.1.port.0.s.144.orderindex=-1
unit.6.1.port.0.s.144.visible=1
unit.6.1.port.0.s.145.alias=/DDR/ddr/DDR_test/DIN<86>
unit.6.1.port.0.s.145.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.145.name=TriggerPort0[145]
unit.6.1.port.0.s.145.orderindex=-1
unit.6.1.port.0.s.145.visible=1
unit.6.1.port.0.s.146.alias=/DDR/ddr/DDR_test/DIN<85>
unit.6.1.port.0.s.146.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.146.name=TriggerPort0[146]
unit.6.1.port.0.s.146.orderindex=-1
unit.6.1.port.0.s.146.visible=1
unit.6.1.port.0.s.147.alias=/DDR/ddr/DDR_test/DIN<84>
unit.6.1.port.0.s.147.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.147.name=TriggerPort0[147]
unit.6.1.port.0.s.147.orderindex=-1
unit.6.1.port.0.s.147.visible=1
unit.6.1.port.0.s.148.alias=/DDR/ddr/DDR_test/DIN<83>
unit.6.1.port.0.s.148.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.148.name=TriggerPort0[148]
unit.6.1.port.0.s.148.orderindex=-1
unit.6.1.port.0.s.148.visible=1
unit.6.1.port.0.s.149.alias=/DDR/ddr/DDR_test/DIN<82>
unit.6.1.port.0.s.149.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.149.name=TriggerPort0[149]
unit.6.1.port.0.s.149.orderindex=-1
unit.6.1.port.0.s.149.visible=1
unit.6.1.port.0.s.15.alias=/DDR/ddr/DDR_controller/CORE_INITDONE
unit.6.1.port.0.s.15.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.15.name=TriggerPort0[15]
unit.6.1.port.0.s.15.orderindex=-1
unit.6.1.port.0.s.15.visible=1
unit.6.1.port.0.s.150.alias=/DDR/ddr/DDR_test/DIN<81>
unit.6.1.port.0.s.150.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.150.name=TriggerPort0[150]
unit.6.1.port.0.s.150.orderindex=-1
unit.6.1.port.0.s.150.visible=1
unit.6.1.port.0.s.151.alias=/DDR/ddr/DDR_test/DIN<80>
unit.6.1.port.0.s.151.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.151.name=TriggerPort0[151]
unit.6.1.port.0.s.151.orderindex=-1
unit.6.1.port.0.s.151.visible=1
unit.6.1.port.0.s.152.alias=/DDR/ddr/DDR_test/DIN<79>
unit.6.1.port.0.s.152.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.152.name=TriggerPort0[152]
unit.6.1.port.0.s.152.orderindex=-1
unit.6.1.port.0.s.152.visible=1
unit.6.1.port.0.s.153.alias=/DDR/ddr/DDR_test/DIN<78>
unit.6.1.port.0.s.153.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.153.name=TriggerPort0[153]
unit.6.1.port.0.s.153.orderindex=-1
unit.6.1.port.0.s.153.visible=1
unit.6.1.port.0.s.154.alias=/DDR/ddr/DDR_test/DIN<77>
unit.6.1.port.0.s.154.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.154.name=TriggerPort0[154]
unit.6.1.port.0.s.154.orderindex=-1
unit.6.1.port.0.s.154.visible=1
unit.6.1.port.0.s.155.alias=/DDR/ddr/DDR_test/DIN<76>
unit.6.1.port.0.s.155.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.155.name=TriggerPort0[155]
unit.6.1.port.0.s.155.orderindex=-1
unit.6.1.port.0.s.155.visible=1
unit.6.1.port.0.s.156.alias=/DDR/ddr/DDR_test/DIN<75>
unit.6.1.port.0.s.156.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.156.name=TriggerPort0[156]
unit.6.1.port.0.s.156.orderindex=-1
unit.6.1.port.0.s.156.visible=1
unit.6.1.port.0.s.157.alias=/DDR/ddr/DDR_test/DIN<74>
unit.6.1.port.0.s.157.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.157.name=TriggerPort0[157]
unit.6.1.port.0.s.157.orderindex=-1
unit.6.1.port.0.s.157.visible=1
unit.6.1.port.0.s.158.alias=/DDR/ddr/DDR_test/DIN<73>
unit.6.1.port.0.s.158.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.158.name=TriggerPort0[158]
unit.6.1.port.0.s.158.orderindex=-1
unit.6.1.port.0.s.158.visible=1
unit.6.1.port.0.s.159.alias=/DDR/ddr/DDR_test/DIN<72>
unit.6.1.port.0.s.159.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.159.name=TriggerPort0[159]
unit.6.1.port.0.s.159.orderindex=-1
unit.6.1.port.0.s.159.visible=1
unit.6.1.port.0.s.16.alias=/DDR/ddr/DDR_test/DOUT<143>
unit.6.1.port.0.s.16.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.16.name=TriggerPort0[16]
unit.6.1.port.0.s.16.orderindex=-1
unit.6.1.port.0.s.16.visible=1
unit.6.1.port.0.s.160.alias=/DDR/ddr/DDR_test/adr_generator/ADR<27>
unit.6.1.port.0.s.160.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.160.name=TriggerPort0[160]
unit.6.1.port.0.s.160.orderindex=-1
unit.6.1.port.0.s.160.visible=1
unit.6.1.port.0.s.161.alias=/DDR/ddr/DDR_test/adr_generator/ADR<26>
unit.6.1.port.0.s.161.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.161.name=TriggerPort0[161]
unit.6.1.port.0.s.161.orderindex=-1
unit.6.1.port.0.s.161.visible=1
unit.6.1.port.0.s.162.alias=/DDR/ddr/DDR_test/adr_generator/ADR<25>
unit.6.1.port.0.s.162.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.162.name=TriggerPort0[162]
unit.6.1.port.0.s.162.orderindex=-1
unit.6.1.port.0.s.162.visible=1
unit.6.1.port.0.s.163.alias=/DDR/ddr/DDR_test/adr_generator/ADR<24>
unit.6.1.port.0.s.163.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.163.name=TriggerPort0[163]
unit.6.1.port.0.s.163.orderindex=-1
unit.6.1.port.0.s.163.visible=1
unit.6.1.port.0.s.164.alias=/DDR/ddr/DDR_test/adr_generator/ADR<23>
unit.6.1.port.0.s.164.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.164.name=TriggerPort0[164]
unit.6.1.port.0.s.164.orderindex=-1
unit.6.1.port.0.s.164.visible=1
unit.6.1.port.0.s.165.alias=/DDR/ddr/DDR_test/adr_generator/ADR<22>
unit.6.1.port.0.s.165.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.165.name=TriggerPort0[165]
unit.6.1.port.0.s.165.orderindex=-1
unit.6.1.port.0.s.165.visible=1
unit.6.1.port.0.s.166.alias=/DDR/ddr/DDR_test/adr_generator/ADR<21>
unit.6.1.port.0.s.166.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.166.name=TriggerPort0[166]
unit.6.1.port.0.s.166.orderindex=-1
unit.6.1.port.0.s.166.visible=1
unit.6.1.port.0.s.167.alias=/DDR/ddr/DDR_test/adr_generator/ADR<20>
unit.6.1.port.0.s.167.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.167.name=TriggerPort0[167]
unit.6.1.port.0.s.167.orderindex=-1
unit.6.1.port.0.s.167.visible=1
unit.6.1.port.0.s.168.alias=/DDR/ddr/DDR_test/adr_generator/ADR<19>
unit.6.1.port.0.s.168.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.168.name=TriggerPort0[168]
unit.6.1.port.0.s.168.orderindex=-1
unit.6.1.port.0.s.168.visible=1
unit.6.1.port.0.s.169.alias=/DDR/ddr/DDR_test/adr_generator/ADR<18>
unit.6.1.port.0.s.169.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.169.name=TriggerPort0[169]
unit.6.1.port.0.s.169.orderindex=-1
unit.6.1.port.0.s.169.visible=1
unit.6.1.port.0.s.17.alias=/DDR/ddr/DDR_test/DOUT<142>
unit.6.1.port.0.s.17.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.17.name=TriggerPort0[17]
unit.6.1.port.0.s.17.orderindex=-1
unit.6.1.port.0.s.17.visible=1
unit.6.1.port.0.s.170.alias=/DDR/ddr/DDR_test/adr_generator/ADR<17>
unit.6.1.port.0.s.170.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.170.name=TriggerPort0[170]
unit.6.1.port.0.s.170.orderindex=-1
unit.6.1.port.0.s.170.visible=1
unit.6.1.port.0.s.171.alias=/DDR/ddr/DDR_test/adr_generator/ADR<16>
unit.6.1.port.0.s.171.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.171.name=TriggerPort0[171]
unit.6.1.port.0.s.171.orderindex=-1
unit.6.1.port.0.s.171.visible=1
unit.6.1.port.0.s.172.alias=/DDR/ddr/DDR_test/adr_generator/ADR<15>
unit.6.1.port.0.s.172.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.172.name=TriggerPort0[172]
unit.6.1.port.0.s.172.orderindex=-1
unit.6.1.port.0.s.172.visible=1
unit.6.1.port.0.s.173.alias=/DDR/ddr/DDR_test/adr_generator/ADR<14>
unit.6.1.port.0.s.173.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.173.name=TriggerPort0[173]
unit.6.1.port.0.s.173.orderindex=-1
unit.6.1.port.0.s.173.visible=1
unit.6.1.port.0.s.174.alias=/DDR/ddr/DDR_test/adr_generator/ADR<13>
unit.6.1.port.0.s.174.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.174.name=TriggerPort0[174]
unit.6.1.port.0.s.174.orderindex=-1
unit.6.1.port.0.s.174.visible=1
unit.6.1.port.0.s.175.alias=/DDR/ddr/DDR_test/adr_generator/ADR<12>
unit.6.1.port.0.s.175.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.175.name=TriggerPort0[175]
unit.6.1.port.0.s.175.orderindex=-1
unit.6.1.port.0.s.175.visible=1
unit.6.1.port.0.s.176.alias=/DDR/ddr/DDR_test/adr_generator/ADR<11>
unit.6.1.port.0.s.176.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.176.name=TriggerPort0[176]
unit.6.1.port.0.s.176.orderindex=-1
unit.6.1.port.0.s.176.visible=1
unit.6.1.port.0.s.177.alias=/DDR/ddr/DDR_test/adr_generator/ADR<10>
unit.6.1.port.0.s.177.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.177.name=TriggerPort0[177]
unit.6.1.port.0.s.177.orderindex=-1
unit.6.1.port.0.s.177.visible=1
unit.6.1.port.0.s.178.alias=/DDR/ddr/DDR_test/adr_generator/ADR<9>
unit.6.1.port.0.s.178.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.178.name=TriggerPort0[178]
unit.6.1.port.0.s.178.orderindex=-1
unit.6.1.port.0.s.178.visible=1
unit.6.1.port.0.s.179.alias=/DDR/ddr/DDR_test/adr_generator/ADR<8>
unit.6.1.port.0.s.179.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.179.name=TriggerPort0[179]
unit.6.1.port.0.s.179.orderindex=-1
unit.6.1.port.0.s.179.visible=1
unit.6.1.port.0.s.18.alias=/DDR/ddr/DDR_test/DOUT<141>
unit.6.1.port.0.s.18.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.18.name=TriggerPort0[18]
unit.6.1.port.0.s.18.orderindex=-1
unit.6.1.port.0.s.18.visible=1
unit.6.1.port.0.s.180.alias=/DDR/ddr/DDR_test/adr_generator/ADR<7>
unit.6.1.port.0.s.180.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.180.name=TriggerPort0[180]
unit.6.1.port.0.s.180.orderindex=-1
unit.6.1.port.0.s.180.visible=1
unit.6.1.port.0.s.181.alias=/DDR/ddr/DDR_test/adr_generator/ADR<6>
unit.6.1.port.0.s.181.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.181.name=TriggerPort0[181]
unit.6.1.port.0.s.181.orderindex=-1
unit.6.1.port.0.s.181.visible=1
unit.6.1.port.0.s.182.alias=/DDR/ddr/DDR_test/adr_generator/ADR<5>
unit.6.1.port.0.s.182.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.182.name=TriggerPort0[182]
unit.6.1.port.0.s.182.orderindex=-1
unit.6.1.port.0.s.182.visible=1
unit.6.1.port.0.s.183.alias=/DDR/ddr/DDR_test/adr_generator/ADR<4>
unit.6.1.port.0.s.183.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.183.name=TriggerPort0[183]
unit.6.1.port.0.s.183.orderindex=-1
unit.6.1.port.0.s.183.visible=1
unit.6.1.port.0.s.184.alias=/DDR/ddr/DDR_test/adr_generator/ADR<3>
unit.6.1.port.0.s.184.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.184.name=TriggerPort0[184]
unit.6.1.port.0.s.184.orderindex=-1
unit.6.1.port.0.s.184.visible=1
unit.6.1.port.0.s.185.alias=/DDR/ddr/DDR_test/adr_generator/ADR<2>
unit.6.1.port.0.s.185.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.185.name=TriggerPort0[185]
unit.6.1.port.0.s.185.orderindex=-1
unit.6.1.port.0.s.185.visible=1
unit.6.1.port.0.s.186.alias=/DDR/ddr/DDR_test/adr_generator/ADR<1>
unit.6.1.port.0.s.186.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.186.name=TriggerPort0[186]
unit.6.1.port.0.s.186.orderindex=-1
unit.6.1.port.0.s.186.visible=1
unit.6.1.port.0.s.187.alias=/DDR/ddr/DDR_test/adr_generator/ADR<0>
unit.6.1.port.0.s.187.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.187.name=TriggerPort0[187]
unit.6.1.port.0.s.187.orderindex=-1
unit.6.1.port.0.s.187.visible=1
unit.6.1.port.0.s.19.alias=/DDR/ddr/DDR_test/DOUT<140>
unit.6.1.port.0.s.19.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.19.name=TriggerPort0[19]
unit.6.1.port.0.s.19.orderindex=-1
unit.6.1.port.0.s.19.visible=1
unit.6.1.port.0.s.2.alias=/DDR/ddr/DDR_test/mem_test_controller/ddr_test_sm_FFd3
unit.6.1.port.0.s.2.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.2.name=TriggerPort0[2]
unit.6.1.port.0.s.2.orderindex=-1
unit.6.1.port.0.s.2.visible=1
unit.6.1.port.0.s.20.alias=/DDR/ddr/DDR_test/DOUT<139>
unit.6.1.port.0.s.20.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.20.name=TriggerPort0[20]
unit.6.1.port.0.s.20.orderindex=-1
unit.6.1.port.0.s.20.visible=1
unit.6.1.port.0.s.21.alias=/DDR/ddr/DDR_test/DOUT<138>
unit.6.1.port.0.s.21.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.21.name=TriggerPort0[21]
unit.6.1.port.0.s.21.orderindex=-1
unit.6.1.port.0.s.21.visible=1
unit.6.1.port.0.s.22.alias=/DDR/ddr/DDR_test/DOUT<137>
unit.6.1.port.0.s.22.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.22.name=TriggerPort0[22]
unit.6.1.port.0.s.22.orderindex=-1
unit.6.1.port.0.s.22.visible=1
unit.6.1.port.0.s.23.alias=/DDR/ddr/DDR_test/DOUT<136>
unit.6.1.port.0.s.23.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.23.name=TriggerPort0[23]
unit.6.1.port.0.s.23.orderindex=-1
unit.6.1.port.0.s.23.visible=1
unit.6.1.port.0.s.24.alias=/DDR/ddr/DDR_test/DOUT<135>
unit.6.1.port.0.s.24.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.24.name=TriggerPort0[24]
unit.6.1.port.0.s.24.orderindex=-1
unit.6.1.port.0.s.24.visible=1
unit.6.1.port.0.s.25.alias=/DDR/ddr/DDR_test/DOUT<134>
unit.6.1.port.0.s.25.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.25.name=TriggerPort0[25]
unit.6.1.port.0.s.25.orderindex=-1
unit.6.1.port.0.s.25.visible=1
unit.6.1.port.0.s.26.alias=/DDR/ddr/DDR_test/DOUT<133>
unit.6.1.port.0.s.26.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.26.name=TriggerPort0[26]
unit.6.1.port.0.s.26.orderindex=-1
unit.6.1.port.0.s.26.visible=1
unit.6.1.port.0.s.27.alias=/DDR/ddr/DDR_test/DOUT<132>
unit.6.1.port.0.s.27.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.27.name=TriggerPort0[27]
unit.6.1.port.0.s.27.orderindex=-1
unit.6.1.port.0.s.27.visible=1
unit.6.1.port.0.s.28.alias=/DDR/ddr/DDR_test/DOUT<131>
unit.6.1.port.0.s.28.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.28.name=TriggerPort0[28]
unit.6.1.port.0.s.28.orderindex=-1
unit.6.1.port.0.s.28.visible=1
unit.6.1.port.0.s.29.alias=/DDR/ddr/DDR_test/DOUT<130>
unit.6.1.port.0.s.29.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.29.name=TriggerPort0[29]
unit.6.1.port.0.s.29.orderindex=-1
unit.6.1.port.0.s.29.visible=1
unit.6.1.port.0.s.3.alias=/DDR/ddr/DDR_test/mem_test_controller/DATA_VLD
unit.6.1.port.0.s.3.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.3.name=TriggerPort0[3]
unit.6.1.port.0.s.3.orderindex=-1
unit.6.1.port.0.s.3.visible=1
unit.6.1.port.0.s.30.alias=/DDR/ddr/DDR_test/DOUT<129>
unit.6.1.port.0.s.30.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.30.name=TriggerPort0[30]
unit.6.1.port.0.s.30.orderindex=-1
unit.6.1.port.0.s.30.visible=1
unit.6.1.port.0.s.31.alias=/DDR/ddr/DDR_test/DOUT<128>
unit.6.1.port.0.s.31.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.31.name=TriggerPort0[31]
unit.6.1.port.0.s.31.orderindex=-1
unit.6.1.port.0.s.31.visible=1
unit.6.1.port.0.s.32.alias=/DDR/ddr/DDR_test/DOUT<127>
unit.6.1.port.0.s.32.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.32.name=TriggerPort0[32]
unit.6.1.port.0.s.32.orderindex=-1
unit.6.1.port.0.s.32.visible=1
unit.6.1.port.0.s.33.alias=/DDR/ddr/DDR_test/DOUT<126>
unit.6.1.port.0.s.33.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.33.name=TriggerPort0[33]
unit.6.1.port.0.s.33.orderindex=-1
unit.6.1.port.0.s.33.visible=1
unit.6.1.port.0.s.34.alias=/DDR/ddr/DDR_test/DOUT<125>
unit.6.1.port.0.s.34.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.34.name=TriggerPort0[34]
unit.6.1.port.0.s.34.orderindex=-1
unit.6.1.port.0.s.34.visible=1
unit.6.1.port.0.s.35.alias=/DDR/ddr/DDR_test/DOUT<124>
unit.6.1.port.0.s.35.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.35.name=TriggerPort0[35]
unit.6.1.port.0.s.35.orderindex=-1
unit.6.1.port.0.s.35.visible=1
unit.6.1.port.0.s.36.alias=/DDR/ddr/DDR_test/DOUT<123>
unit.6.1.port.0.s.36.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.36.name=TriggerPort0[36]
unit.6.1.port.0.s.36.orderindex=-1
unit.6.1.port.0.s.36.visible=1
unit.6.1.port.0.s.37.alias=/DDR/ddr/DDR_test/DOUT<122>
unit.6.1.port.0.s.37.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.37.name=TriggerPort0[37]
unit.6.1.port.0.s.37.orderindex=-1
unit.6.1.port.0.s.37.visible=1
unit.6.1.port.0.s.38.alias=/DDR/ddr/DDR_test/DOUT<121>
unit.6.1.port.0.s.38.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.38.name=TriggerPort0[38]
unit.6.1.port.0.s.38.orderindex=-1
unit.6.1.port.0.s.38.visible=1
unit.6.1.port.0.s.39.alias=/DDR/ddr/DDR_test/DOUT<120>
unit.6.1.port.0.s.39.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.39.name=TriggerPort0[39]
unit.6.1.port.0.s.39.orderindex=-1
unit.6.1.port.0.s.39.visible=1
unit.6.1.port.0.s.4.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_EQ
unit.6.1.port.0.s.4.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.4.name=TriggerPort0[4]
unit.6.1.port.0.s.4.orderindex=-1
unit.6.1.port.0.s.4.visible=1
unit.6.1.port.0.s.40.alias=/DDR/ddr/DDR_test/DOUT<119>
unit.6.1.port.0.s.40.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.40.name=TriggerPort0[40]
unit.6.1.port.0.s.40.orderindex=-1
unit.6.1.port.0.s.40.visible=1
unit.6.1.port.0.s.41.alias=/DDR/ddr/DDR_test/DOUT<118>
unit.6.1.port.0.s.41.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.41.name=TriggerPort0[41]
unit.6.1.port.0.s.41.orderindex=-1
unit.6.1.port.0.s.41.visible=1
unit.6.1.port.0.s.42.alias=/DDR/ddr/DDR_test/DOUT<117>
unit.6.1.port.0.s.42.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.42.name=TriggerPort0[42]
unit.6.1.port.0.s.42.orderindex=-1
unit.6.1.port.0.s.42.visible=1
unit.6.1.port.0.s.43.alias=/DDR/ddr/DDR_test/DOUT<116>
unit.6.1.port.0.s.43.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.43.name=TriggerPort0[43]
unit.6.1.port.0.s.43.orderindex=-1
unit.6.1.port.0.s.43.visible=1
unit.6.1.port.0.s.44.alias=/DDR/ddr/DDR_test/DOUT<115>
unit.6.1.port.0.s.44.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.44.name=TriggerPort0[44]
unit.6.1.port.0.s.44.orderindex=-1
unit.6.1.port.0.s.44.visible=1
unit.6.1.port.0.s.45.alias=/DDR/ddr/DDR_test/DOUT<114>
unit.6.1.port.0.s.45.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.45.name=TriggerPort0[45]
unit.6.1.port.0.s.45.orderindex=-1
unit.6.1.port.0.s.45.visible=1
unit.6.1.port.0.s.46.alias=/DDR/ddr/DDR_test/DOUT<113>
unit.6.1.port.0.s.46.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.46.name=TriggerPort0[46]
unit.6.1.port.0.s.46.orderindex=-1
unit.6.1.port.0.s.46.visible=1
unit.6.1.port.0.s.47.alias=/DDR/ddr/DDR_test/DOUT<112>
unit.6.1.port.0.s.47.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.47.name=TriggerPort0[47]
unit.6.1.port.0.s.47.orderindex=-1
unit.6.1.port.0.s.47.visible=1
unit.6.1.port.0.s.48.alias=/DDR/ddr/DDR_test/DOUT<111>
unit.6.1.port.0.s.48.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.48.name=TriggerPort0[48]
unit.6.1.port.0.s.48.orderindex=-1
unit.6.1.port.0.s.48.visible=1
unit.6.1.port.0.s.49.alias=/DDR/ddr/DDR_test/DOUT<110>
unit.6.1.port.0.s.49.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.49.name=TriggerPort0[49]
unit.6.1.port.0.s.49.orderindex=-1
unit.6.1.port.0.s.49.visible=1
unit.6.1.port.0.s.5.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_INV
unit.6.1.port.0.s.5.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.5.name=TriggerPort0[5]
unit.6.1.port.0.s.5.orderindex=-1
unit.6.1.port.0.s.5.visible=1
unit.6.1.port.0.s.50.alias=/DDR/ddr/DDR_test/DOUT<109>
unit.6.1.port.0.s.50.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.50.name=TriggerPort0[50]
unit.6.1.port.0.s.50.orderindex=-1
unit.6.1.port.0.s.50.visible=1
unit.6.1.port.0.s.51.alias=/DDR/ddr/DDR_test/DOUT<108>
unit.6.1.port.0.s.51.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.51.name=TriggerPort0[51]
unit.6.1.port.0.s.51.orderindex=-1
unit.6.1.port.0.s.51.visible=1
unit.6.1.port.0.s.52.alias=/DDR/ddr/DDR_test/DOUT<107>
unit.6.1.port.0.s.52.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.52.name=TriggerPort0[52]
unit.6.1.port.0.s.52.orderindex=-1
unit.6.1.port.0.s.52.visible=1
unit.6.1.port.0.s.53.alias=/DDR/ddr/DDR_test/DOUT<106>
unit.6.1.port.0.s.53.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.53.name=TriggerPort0[53]
unit.6.1.port.0.s.53.orderindex=-1
unit.6.1.port.0.s.53.visible=1
unit.6.1.port.0.s.54.alias=/DDR/ddr/DDR_test/DOUT<105>
unit.6.1.port.0.s.54.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.54.name=TriggerPort0[54]
unit.6.1.port.0.s.54.orderindex=-1
unit.6.1.port.0.s.54.visible=1
unit.6.1.port.0.s.55.alias=/DDR/ddr/DDR_test/DOUT<104>
unit.6.1.port.0.s.55.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.55.name=TriggerPort0[55]
unit.6.1.port.0.s.55.orderindex=-1
unit.6.1.port.0.s.55.visible=1
unit.6.1.port.0.s.56.alias=/DDR/ddr/DDR_test/DOUT<103>
unit.6.1.port.0.s.56.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.56.name=TriggerPort0[56]
unit.6.1.port.0.s.56.orderindex=-1
unit.6.1.port.0.s.56.visible=1
unit.6.1.port.0.s.57.alias=/DDR/ddr/DDR_test/DOUT<102>
unit.6.1.port.0.s.57.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.57.name=TriggerPort0[57]
unit.6.1.port.0.s.57.orderindex=-1
unit.6.1.port.0.s.57.visible=1
unit.6.1.port.0.s.58.alias=/DDR/ddr/DDR_test/DOUT<101>
unit.6.1.port.0.s.58.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.58.name=TriggerPort0[58]
unit.6.1.port.0.s.58.orderindex=-1
unit.6.1.port.0.s.58.visible=1
unit.6.1.port.0.s.59.alias=/DDR/ddr/DDR_test/DOUT<100>
unit.6.1.port.0.s.59.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.59.name=TriggerPort0[59]
unit.6.1.port.0.s.59.orderindex=-1
unit.6.1.port.0.s.59.visible=1
unit.6.1.port.0.s.6.alias=/DDR/ddr/DDR_test/mem_test_controller/DAT_PEND
unit.6.1.port.0.s.6.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.6.name=TriggerPort0[6]
unit.6.1.port.0.s.6.orderindex=-1
unit.6.1.port.0.s.6.visible=1
unit.6.1.port.0.s.60.alias=/DDR/ddr/DDR_test/DOUT<99>
unit.6.1.port.0.s.60.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.60.name=TriggerPort0[60]
unit.6.1.port.0.s.60.orderindex=-1
unit.6.1.port.0.s.60.visible=1
unit.6.1.port.0.s.61.alias=/DDR/ddr/DDR_test/DOUT<98>
unit.6.1.port.0.s.61.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.61.name=TriggerPort0[61]
unit.6.1.port.0.s.61.orderindex=-1
unit.6.1.port.0.s.61.visible=1
unit.6.1.port.0.s.62.alias=/DDR/ddr/DDR_test/DOUT<97>
unit.6.1.port.0.s.62.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.62.name=TriggerPort0[62]
unit.6.1.port.0.s.62.orderindex=-1
unit.6.1.port.0.s.62.visible=1
unit.6.1.port.0.s.63.alias=/DDR/ddr/DDR_test/DOUT<96>
unit.6.1.port.0.s.63.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.63.name=TriggerPort0[63]
unit.6.1.port.0.s.63.orderindex=-1
unit.6.1.port.0.s.63.visible=1
unit.6.1.port.0.s.64.alias=/DDR/ddr/DDR_test/DOUT<95>
unit.6.1.port.0.s.64.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.64.name=TriggerPort0[64]
unit.6.1.port.0.s.64.orderindex=-1
unit.6.1.port.0.s.64.visible=1
unit.6.1.port.0.s.65.alias=/DDR/ddr/DDR_test/DOUT<94>
unit.6.1.port.0.s.65.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.65.name=TriggerPort0[65]
unit.6.1.port.0.s.65.orderindex=-1
unit.6.1.port.0.s.65.visible=1
unit.6.1.port.0.s.66.alias=/DDR/ddr/DDR_test/DOUT<93>
unit.6.1.port.0.s.66.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.66.name=TriggerPort0[66]
unit.6.1.port.0.s.66.orderindex=-1
unit.6.1.port.0.s.66.visible=1
unit.6.1.port.0.s.67.alias=/DDR/ddr/DDR_test/DOUT<92>
unit.6.1.port.0.s.67.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.67.name=TriggerPort0[67]
unit.6.1.port.0.s.67.orderindex=-1
unit.6.1.port.0.s.67.visible=1
unit.6.1.port.0.s.68.alias=/DDR/ddr/DDR_test/DOUT<91>
unit.6.1.port.0.s.68.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.68.name=TriggerPort0[68]
unit.6.1.port.0.s.68.orderindex=-1
unit.6.1.port.0.s.68.visible=1
unit.6.1.port.0.s.69.alias=/DDR/ddr/DDR_test/DOUT<90>
unit.6.1.port.0.s.69.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.69.name=TriggerPort0[69]
unit.6.1.port.0.s.69.orderindex=-1
unit.6.1.port.0.s.69.visible=1
unit.6.1.port.0.s.7.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<0>
unit.6.1.port.0.s.7.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.7.name=TriggerPort0[7]
unit.6.1.port.0.s.7.orderindex=-1
unit.6.1.port.0.s.7.visible=1
unit.6.1.port.0.s.70.alias=/DDR/ddr/DDR_test/DOUT<89>
unit.6.1.port.0.s.70.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.70.name=TriggerPort0[70]
unit.6.1.port.0.s.70.orderindex=-1
unit.6.1.port.0.s.70.visible=1
unit.6.1.port.0.s.71.alias=/DDR/ddr/DDR_test/DOUT<88>
unit.6.1.port.0.s.71.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.71.name=TriggerPort0[71]
unit.6.1.port.0.s.71.orderindex=-1
unit.6.1.port.0.s.71.visible=1
unit.6.1.port.0.s.72.alias=/DDR/ddr/DDR_test/DOUT<87>
unit.6.1.port.0.s.72.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.72.name=TriggerPort0[72]
unit.6.1.port.0.s.72.orderindex=-1
unit.6.1.port.0.s.72.visible=1
unit.6.1.port.0.s.73.alias=/DDR/ddr/DDR_test/DOUT<86>
unit.6.1.port.0.s.73.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.73.name=TriggerPort0[73]
unit.6.1.port.0.s.73.orderindex=-1
unit.6.1.port.0.s.73.visible=1
unit.6.1.port.0.s.74.alias=/DDR/ddr/DDR_test/DOUT<85>
unit.6.1.port.0.s.74.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.74.name=TriggerPort0[74]
unit.6.1.port.0.s.74.orderindex=-1
unit.6.1.port.0.s.74.visible=1
unit.6.1.port.0.s.75.alias=/DDR/ddr/DDR_test/DOUT<84>
unit.6.1.port.0.s.75.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.75.name=TriggerPort0[75]
unit.6.1.port.0.s.75.orderindex=-1
unit.6.1.port.0.s.75.visible=1
unit.6.1.port.0.s.76.alias=/DDR/ddr/DDR_test/DOUT<83>
unit.6.1.port.0.s.76.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.76.name=TriggerPort0[76]
unit.6.1.port.0.s.76.orderindex=-1
unit.6.1.port.0.s.76.visible=1
unit.6.1.port.0.s.77.alias=/DDR/ddr/DDR_test/DOUT<82>
unit.6.1.port.0.s.77.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.77.name=TriggerPort0[77]
unit.6.1.port.0.s.77.orderindex=-1
unit.6.1.port.0.s.77.visible=1
unit.6.1.port.0.s.78.alias=/DDR/ddr/DDR_test/DOUT<81>
unit.6.1.port.0.s.78.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.78.name=TriggerPort0[78]
unit.6.1.port.0.s.78.orderindex=-1
unit.6.1.port.0.s.78.visible=1
unit.6.1.port.0.s.79.alias=/DDR/ddr/DDR_test/DOUT<80>
unit.6.1.port.0.s.79.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.79.name=TriggerPort0[79]
unit.6.1.port.0.s.79.orderindex=-1
unit.6.1.port.0.s.79.visible=1
unit.6.1.port.0.s.8.alias=/DDR/ddr/DDR_test/mem_test_controller/DDRT_STAT<1>
unit.6.1.port.0.s.8.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.8.name=TriggerPort0[8]
unit.6.1.port.0.s.8.orderindex=-1
unit.6.1.port.0.s.8.visible=1
unit.6.1.port.0.s.80.alias=/DDR/ddr/DDR_test/DOUT<79>
unit.6.1.port.0.s.80.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.80.name=TriggerPort0[80]
unit.6.1.port.0.s.80.orderindex=-1
unit.6.1.port.0.s.80.visible=1
unit.6.1.port.0.s.81.alias=/DDR/ddr/DDR_test/DOUT<78>
unit.6.1.port.0.s.81.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.81.name=TriggerPort0[81]
unit.6.1.port.0.s.81.orderindex=-1
unit.6.1.port.0.s.81.visible=1
unit.6.1.port.0.s.82.alias=/DDR/ddr/DDR_test/DOUT<77>
unit.6.1.port.0.s.82.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.82.name=TriggerPort0[82]
unit.6.1.port.0.s.82.orderindex=-1
unit.6.1.port.0.s.82.visible=1
unit.6.1.port.0.s.83.alias=/DDR/ddr/DDR_test/DOUT<76>
unit.6.1.port.0.s.83.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.83.name=TriggerPort0[83]
unit.6.1.port.0.s.83.orderindex=-1
unit.6.1.port.0.s.83.visible=1
unit.6.1.port.0.s.84.alias=/DDR/ddr/DDR_test/DOUT<75>
unit.6.1.port.0.s.84.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.84.name=TriggerPort0[84]
unit.6.1.port.0.s.84.orderindex=-1
unit.6.1.port.0.s.84.visible=1
unit.6.1.port.0.s.85.alias=/DDR/ddr/DDR_test/DOUT<74>
unit.6.1.port.0.s.85.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.85.name=TriggerPort0[85]
unit.6.1.port.0.s.85.orderindex=-1
unit.6.1.port.0.s.85.visible=1
unit.6.1.port.0.s.86.alias=/DDR/ddr/DDR_test/DOUT<73>
unit.6.1.port.0.s.86.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.86.name=TriggerPort0[86]
unit.6.1.port.0.s.86.orderindex=-1
unit.6.1.port.0.s.86.visible=1
unit.6.1.port.0.s.87.alias=/DDR/ddr/DDR_test/DOUT<72>
unit.6.1.port.0.s.87.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.87.name=TriggerPort0[87]
unit.6.1.port.0.s.87.orderindex=-1
unit.6.1.port.0.s.87.visible=1
unit.6.1.port.0.s.88.alias=/DDR/ddr/DDR_test/DIN<143>
unit.6.1.port.0.s.88.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.88.name=TriggerPort0[88]
unit.6.1.port.0.s.88.orderindex=-1
unit.6.1.port.0.s.88.visible=1
unit.6.1.port.0.s.89.alias=/DDR/ddr/DDR_test/DIN<142>
unit.6.1.port.0.s.89.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.89.name=TriggerPort0[89]
unit.6.1.port.0.s.89.orderindex=-1
unit.6.1.port.0.s.89.visible=1
unit.6.1.port.0.s.9.alias=/DDR/ddr/DDR_test/mem_test_controller/EN_TEST
unit.6.1.port.0.s.9.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.9.name=TriggerPort0[9]
unit.6.1.port.0.s.9.orderindex=-1
unit.6.1.port.0.s.9.visible=1
unit.6.1.port.0.s.90.alias=/DDR/ddr/DDR_test/DIN<141>
unit.6.1.port.0.s.90.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.90.name=TriggerPort0[90]
unit.6.1.port.0.s.90.orderindex=-1
unit.6.1.port.0.s.90.visible=1
unit.6.1.port.0.s.91.alias=/DDR/ddr/DDR_test/DIN<140>
unit.6.1.port.0.s.91.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.91.name=TriggerPort0[91]
unit.6.1.port.0.s.91.orderindex=-1
unit.6.1.port.0.s.91.visible=1
unit.6.1.port.0.s.92.alias=/DDR/ddr/DDR_test/DIN<139>
unit.6.1.port.0.s.92.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.92.name=TriggerPort0[92]
unit.6.1.port.0.s.92.orderindex=-1
unit.6.1.port.0.s.92.visible=1
unit.6.1.port.0.s.93.alias=/DDR/ddr/DDR_test/DIN<138>
unit.6.1.port.0.s.93.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.93.name=TriggerPort0[93]
unit.6.1.port.0.s.93.orderindex=-1
unit.6.1.port.0.s.93.visible=1
unit.6.1.port.0.s.94.alias=/DDR/ddr/DDR_test/DIN<137>
unit.6.1.port.0.s.94.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.94.name=TriggerPort0[94]
unit.6.1.port.0.s.94.orderindex=-1
unit.6.1.port.0.s.94.visible=1
unit.6.1.port.0.s.95.alias=/DDR/ddr/DDR_test/DIN<136>
unit.6.1.port.0.s.95.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.95.name=TriggerPort0[95]
unit.6.1.port.0.s.95.orderindex=-1
unit.6.1.port.0.s.95.visible=1
unit.6.1.port.0.s.96.alias=/DDR/ddr/DDR_test/DIN<135>
unit.6.1.port.0.s.96.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.96.name=TriggerPort0[96]
unit.6.1.port.0.s.96.orderindex=-1
unit.6.1.port.0.s.96.visible=1
unit.6.1.port.0.s.97.alias=/DDR/ddr/DDR_test/DIN<134>
unit.6.1.port.0.s.97.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.97.name=TriggerPort0[97]
unit.6.1.port.0.s.97.orderindex=-1
unit.6.1.port.0.s.97.visible=1
unit.6.1.port.0.s.98.alias=/DDR/ddr/DDR_test/DIN<133>
unit.6.1.port.0.s.98.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.98.name=TriggerPort0[98]
unit.6.1.port.0.s.98.orderindex=-1
unit.6.1.port.0.s.98.visible=1
unit.6.1.port.0.s.99.alias=/DDR/ddr/DDR_test/DIN<132>
unit.6.1.port.0.s.99.color=java.awt.Color[r\=0,g\=0,b\=124]
unit.6.1.port.0.s.99.name=TriggerPort0[99]
unit.6.1.port.0.s.99.orderindex=-1
unit.6.1.port.0.s.99.visible=1
unit.6.1.portcount=1
unit.6.1.samplesPerTrigger=1
unit.6.1.triggerCapture=1
unit.6.1.triggerNSamplesTS=0
unit.6.1.triggerPosition=0
unit.6.1.triggerWindowCount=1
unit.6.1.triggerWindowDepth=1024
unit.6.1.triggerWindowTS=0
unit.6.1.username=MyILA1
