Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Wed Jan 12 22:08:46 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/bgm_submodules/fpu_mul/post_route_timing.rpt
| Design       : fpu_mul
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
u5/prod_reg[2]/C               ine_o1_reg/D                   -1.425        
u5/prod_reg[2]/C               zero_o1_reg/D                  -1.417        
u5/prod_reg[2]/C               underflow_o1_reg/D             -1.414        
u5/prod_reg[2]/C               inf_o1_reg/D                   -1.301        
u5/prod_reg[2]/C               out_o1_reg[21]/D               -1.054        
u5/prod_reg[2]/C               overflow_o1_reg/D              -0.685        
u5/prod_reg[2]/C               out_o1_reg[3]/D                -0.523        
u5/prod_reg[2]/C               out_o1_reg[7]/D                -0.520        
u5/prod_reg[2]/C               out_o1_reg[0]/D                -0.513        
u5/prod_reg[2]/C               out_o1_reg[22]/D               -0.510        
u5/prod_reg[2]/C               out_o1_reg[1]/D                -0.501        
u5/prod_reg[2]/C               out_o1_reg[2]/D                -0.497        
u5/prod_reg[2]/C               out_o1_reg[9]/D                -0.495        
u5/prod_reg[2]/C               out_o1_reg[10]/D               -0.489        
u5/prod_reg[2]/C               out_o1_reg[16]/D               -0.469        
u5/prod_reg[2]/C               out_o1_reg[19]/D               -0.465        
u5/prod_reg[2]/C               out_o1_reg[20]/D               -0.465        
u5/prod_reg[2]/C               out_o1_reg[5]/D                -0.396        
u5/prod_reg[2]/C               out_o1_reg[6]/D                -0.394        
u5/prod_reg[2]/C               out_o1_reg[4]/D                -0.393        
u5/prod_reg[2]/C               out_o1_reg[11]/D               -0.390        
u5/prod_reg[2]/C               out_o1_reg[12]/D               -0.386        
u5/prod_reg[2]/C               out_o1_reg[8]/D                -0.378        
u5/prod_reg[2]/C               out_o1_reg[13]/D               -0.378        
u5/prod_reg[2]/C               out_o1_reg[15]/D               -0.375        
u5/prod_reg[2]/C               out_o1_reg[14]/D               -0.374        
u5/prod_reg[2]/C               out_o1_reg[17]/D               -0.372        
u5/prod_reg[2]/C               out_o1_reg[18]/D               -0.365        
u5/prod_reg[2]/C               out_o1_reg[23]/D               -0.246        
u5/prod_reg[2]/C               out_o1_reg[25]/D               0.071         
u5/prod_reg[2]/C               out_o1_reg[24]/D               0.264         
u5/prod_reg[2]/C               out_o1_reg[28]/D               0.269         
u5/prod_reg[2]/C               out_o1_reg[27]/D               0.294         
u5/prod_reg[2]/C               out_o1_reg[29]/D               0.300         
u5/prod_reg[2]/C               out_o1_reg[30]/D               0.302         
u5/prod_reg[2]/C               out_o1_reg[26]/D               0.543         
opb_r_reg[25]/C                u5/prod1_reg/A[23]             4.188         
opa_r_reg[24]/C                u5/prod_reg__0/B[6]            5.278         
opb_r_reg[25]/C                u5/prod_reg__0/A[23]           5.292         
opb_r_reg[24]/C                u2/exp_out_reg[6]/D            5.756         
opb_r_reg[22]/C                u5/prod1_reg/A[22]             6.000         
opb_r_reg[24]/C                u2/underflow_reg[0]/D          6.023         
opa_r_reg[24]/C                u2/exp_out_reg[5]/D            6.070         
opb_r_reg[2]/C                 u5/prod1_reg/A[2]              6.106         
opb_r_reg[9]/C                 u5/prod1_reg/A[9]              6.144         
opb_r_reg[0]/C                 u5/prod1_reg/A[0]              6.151         
opb_r_reg[24]/C                u2/exp_out_reg[7]/D            6.161         
opb_r_reg[24]/C                u2/exp_out_reg[3]/D            6.164         
opb_r_reg[21]/C                u5/prod1_reg/A[21]             6.165         
opa_r_reg[24]/C                u2/exp_out_reg[4]/D            6.209         
opb_r_reg[7]/C                 u5/prod1_reg/A[7]              6.213         
opb_r_reg[19]/C                u5/prod1_reg/A[19]             6.257         
opb_r_reg[1]/C                 u5/prod1_reg/A[1]              6.259         
opb_r_reg[17]/C                u5/prod1_reg/A[17]             6.274         
opb_r_reg[18]/C                u5/prod1_reg/A[18]             6.278         
opb_r_reg[4]/C                 u5/prod1_reg/A[4]              6.299         
opb_r_reg[16]/C                u5/prod1_reg/A[16]             6.302         
opb_r_reg[24]/C                u2/underflow_reg[2]/D          6.308         
opb_r_reg[12]/C                u5/prod1_reg/A[12]             6.309         
opb_r_reg[24]/C                u2/exp_out_reg[1]/D            6.318         
opb_r_reg[24]/C                u2/exp_out_reg[2]/D            6.344         
opb_r_reg[8]/C                 u5/prod1_reg/A[8]              6.354         
opb_r_reg[3]/C                 u5/prod1_reg/A[3]              6.386         
opb_r_reg[6]/C                 u5/prod1_reg/A[6]              6.386         
opb_r_reg[5]/C                 u5/prod1_reg/A[5]              6.386         
opb_r_reg[15]/C                u5/prod1_reg/A[15]             6.387         
opb_r_reg[5]/C                 u2/sign_exe_reg/CE             6.393         
opb_r_reg[14]/C                u5/prod1_reg/A[14]             6.396         
opb_r_reg[11]/C                u5/prod1_reg/A[11]             6.444         
opb_r_reg[20]/C                u5/prod1_reg/A[20]             6.451         
opb_r_reg[10]/C                u5/prod1_reg/A[10]             6.452         
opb_r_reg[24]/C                u2/exp_ovf_reg[1]/D            6.466         
opb_r_reg[13]/C                u5/prod1_reg/A[13]             6.547         
opb_r_reg[24]/C                u2/inf_reg/D                   6.579         
opb_r_reg[24]/C                u2/exp_ovf_reg[0]/D            6.585         
opb_r_reg[5]/C                 u0/snan_r_a_reg/CE             6.760         
inf_mul_r_reg/C                out_o1_reg[24]/S               6.818         
inf_mul_r_reg/C                out_o1_reg[25]/S               6.818         
inf_mul_r_reg/C                out_o1_reg[11]/R               6.877         
inf_mul_r_reg/C                out_o1_reg[12]/R               6.877         
inf_mul_r_reg/C                out_o1_reg[9]/R                6.877         
opa_r_reg[24]/C                u0/qnan_r_a_reg/CE             7.104         
opa_r_reg[24]/C                u2/exp_out_reg[0]/D            7.110         
opb_r_reg[27]/C                u2/sign_reg/CE                 7.112         
inf_mul_r_reg/C                out_o1_reg[26]/S               7.200         
inf_mul_r_reg/C                out_o1_reg[27]/S               7.200         
inf_mul_r_reg/C                out_o1_reg[28]/S               7.200         
inf_mul_r_reg/C                out_o1_reg[30]/S               7.200         
opb_r_reg[22]/C                u5/prod_reg__0/A[22]           7.204         
opa_r_reg[18]/C                u2/underflow_reg[1]/D          7.216         
opa_r_reg[18]/C                u0/infa_f_r_reg/D              7.264         
u5/prod_reg__0/CLK             u5/psdsp_28/D                  7.282         
opb_r_reg[5]/C                 u0/snan_r_b_reg/D              7.289         
opb_r_reg[27]/C                u2/inf_reg/CE                  7.294         
inf_mul_r_reg/C                out_o1_reg[23]/S               7.306         
inf_mul_r_reg/C                out_o1_reg[3]/R                7.306         
inf_mul_r_reg/C                out_o1_reg[1]/R                7.309         
inf_mul_r_reg/C                out_o1_reg[2]/R                7.309         
inf_mul_r_reg/C                out_o1_reg[4]/R                7.309         
inf_mul_r_reg/C                out_o1_reg[5]/R                7.309         



