 ii
英文摘要 
Keywords: Design-for-Yield, Process Variation, Analog Behavioral Model, Monte Carlo 
Analysis, Yield Optimization 
With nanometer semiconductor technology, the device size is continuously shrinking. 
Currently, the device parameter variations have more and more impacts on the chip performance 
and yield. In order to solve this issue, design-for-yield (DFY) techniques are getting popular, 
which try to consider the process variation effects in early design stages. The DFY techniques for 
digital circuits have been studied for several years. However, for more sensitive analog circuits, 
no systematic DFY techniques are available now. Therefore, we used our previous experience on 
mixed-signal behavioral modeling to develop several DFY techniques for analog circuits. Based 
on analog behavioral models, we can provide fast yield analysis and optimization methodologies 
and develop an automation platform with yield consideration. 
The first step is analyzing the process variation effects. Traditional approaches select 
hundreds of samples with different parameter values to perform transistor-level simulations and 
observe the output performance under process variation. However, repeating hundreds of 
transistor-level simulation is often too expensive. Therefore, we extended our analog behavioral 
models to reflect device parameter variations. Based on those variation-aware behavioral models, 
we can develop a behavior-level Monte Carlo analysis platform to obtain the impacts of process 
variations in a short time. 
The second step is optimizing the circuit tolerance to process variation. If the results of 
yield analysis are not good, designers may have no idea about how to modify the circuit for 
better yield. Therefore, we provided some improving suggestions from the data of yield analysis. 
By adjusting the parameters in the behavioral models, we can perform fast simulations to 
evaluate many different adjustments and find a nominal point with better yield. Hope it can offer 
designers better suggestions very quickly to improve design yield and save considerable design 
time. 
The third step is developing an analog design automation platform with yield consideration. 
Although analog synthesis has become an efficient design methodology for SOC designs, the 
process variation effects are not considered in traditional automation algorithms. Therefore, we 
integrated our yield improving methods into the analog design automation platform. We 
developed a fast method to generate an initial design that satisfies all design specifications at the 
nominal point. Then, the proposed yield analysis and improving methods can be applied to 
improve the yield of analog IPs. Hope this platform can save considerable design time and 
improve the overall yield of SOC designs. 
 
 2
 
圖一：Worst Case Corners Library File for a CMOS Process Model[1] 
 
比較合理的方法，應該是找出每個參數可能變異的分布情況，利用統計分析
(statistical analysis)的概念，透過幾百次或幾千次的模擬來預估製程漂移對於晶片效
能的影響分佈，目前最常見的方法就是蒙地卡羅分析(Monte Carlo Analysis)。以HSPICE 為
例，我們必須先要有各個元件參數變異的機率分佈圖，圖二分別代表的是高斯分佈
(Gaussian Distribution)與均勻分佈(Uniform Distribution)，再利用亂數產生器的方
式，從這選定的分佈圖中隨機取出一個值來做模擬分析，只要取樣的次數夠多(上百次甚至
上千次)，那麼最後這些模擬結果也會呈現出一個機率分佈圖，從這樣分佈圖中我們可以得
知製程偏移對於晶片效能的影響。蒙地卡羅分析可以克服最壞情況分析方法的缺點，避免
了過度悲觀、保守的設計，而是把可能的結果用一個機率分佈來表示，設計者可以根據自
己定義的規格誤差容忍度(tolerance)，來推得晶片製造的良率(yield)，讓設計者不必真
的花成本去下線，就能估表計可能出現的製造結果。然而，在實際應用上，這樣的分析往
往需要數百次甚至數千次電晶體階層(transistor level)的模擬結果，由於低階層(low 
level)模擬太過耗時，所需的模擬時間對於有上市壓力的業界來說，實在是難以接受。 
 
 
 
 4
行為模型來評估製程變異對於整個電路系統效能的影響，而不需再使用高階的RSM 模型來
建立電路特徵變動(intermediate level)與電路效能(system level)之間的關係，這種方
法被稱之為行為階層的蒙地卡羅模擬速度快上許多之外，其分析不侷限於只能獲得統計分
佈的數值結果，還能產生相對應受製程變異影響的電路波型，這些電路行為的波型能夠直
接被設計者觀察，以作為良率導向設計(DFY)的重要參考。 
 
 
圖三：Hierarchical statistical analysis flow 
 
由於這樣的方法是在行為階層做快速分析，因此如何建立合適、精準的類比電路行為
模型，是當中最關鍵的因素。傳統採用top-down 的方式所建立的電路行為模型[4 - 6]，往
往只是過於抽象、理想的數學公式，難以忠實的反應出電路的實際動作情況，因此並不適
合用來評估製程變異對實際電路的影響。比較合適的作法，應是採用bottom-up 的方式萃
取電路重要特徵參數(characteristic parameter)，用來回填並提升行為模型的精準度，
反映真實的電路非理想效應與行為特徵[7 - 12]。而本研究群之前在發展混合訊號行為驗證平
台的研究當中，對於bottom-up 的類比電路行為模型建立方式，已經累積了相當多的經驗
[8 - 13]，以這樣的類比電路行為模型為基礎來發展類比電路的DFY相關技術，相信可以幫助
設計者更快分析出製程漂移所造成的問題。 
我們一開始的重點將朝向提出一套簡易、有效的方法，避免繁複的運算及回歸分析，
僅用簡單計算就能找出製程變異與電路特徵參數之間的關係，只要這關係具有一定的精準
度，那麼就能用一個合適的類比電路行為模型，快速地評估分析出良率。期望大幅改善傳
統的蒙地卡羅分析(Monte Carlo Analysis)方法：需要HSPICE 模擬器(simulator)進行幾
百次或幾千次的電晶體階層(transistor level)耗時模擬，才能推估元件參數變動對於整
 6
PFD CP LF VCO
FD
Vin Vctrl
Vout
Up
Dn
Vbak
 
圖四 鎖相迴路架構圖 
 
2.2特性萃取模式(Characterization Mode) 
在我們提出的特徵模式中(characterization mode)，迴路被打斷以方便從 prime input 送
入我們設計過的特殊 pattern，此外開迴路的狀態也方便我們觀察相對應的輸出響應，更重
要的是在這個 characterization mode 過程中，不需要等待電路正常操作完，就能很快透過輸
出波型的分析，獲得實際電路的非理想效應，大幅的增加 bottom-up 的特徵參數效率，也
能夠把寄生效應與負載影響正確的反映出來，把這些電路資訊回填到行為模型中，來大幅
增加模型的精準度。圖五是我們針對鎖相迴路，所提出的特徵參數萃取流程示意圖。 
 
圖五：我們提出的特徵參數萃取流程 
 
2.2.1 相位頻率偵測器(PFD) 
相位頻率偵測器的功能是比較兩組參考訊號 Vin 及 Vbak 的相位差異，電路示意圖如圖
六(1)所示，而圖六(2)則是相位頻率偵測器典型的電路，使用兩個 D 型正反器(D Flip-Flop)
及 AND 閘來實現。其主要的動作便是判斷兩參考訊號相位領先或落後的情形，在我們使
用的電路中，當 Vin 領先 Vbak 時，Up 將輸出為高態；反之，若 Vbak 領先 Vin 時，Dn 將輸出
 8
他子電路行為參數。 
 
U p  d e l a y  t i m e  
D n  d e l a y  t i m e  
R e s e t  t i m e
V i n  
V b a k  
U p  
D n  
S t a g e  1  
S t a g e  2  
 
圖八 特性萃取模式下的輸入向量以及相位頻率偵測器的反應 
而在此相位頻率偵測器子電路中，我們由圖八觀察 Up 及 Dn 便可很容易的得知建立相
位頻率偵測器時所需要的參數，如：輸出延遲時間(delay time)、重置時間(reset time)、上升
及下降時間(transition time)等等。這些時間的資訊便包含了相位頻率偵測器主要的非理想效
應，如禁止區等。表一則列出建立模型所需要的所有參數及定義。 
 
表一 相位頻率偵測器之行為模型參數及定義 
參數 定義 
vlogic_high 相位頻率偵測器高態時電壓 
vlocgic_low 相位頻率偵測器低態時電壓 
up_delay 從輸出端 up 量到之延遲時間 
dn_delay 從輸出端 dn 量到之延遲時間 
up_tr up 輸出波形的上升時間 
dn_tr dn 輸出波形的上升時間 
up_tf up 輸出波形的下降時間 
dn_tf dn 輸出波形的下降時間 
reset_time 重置訊號的時脈寬度 
2.2.2 電荷幫浦(CP) 與迴路濾波器(LF) 
電荷幫浦的功能是將相位頻率偵測器所偵測到的相位差訊號(Up、Dn)等比例的轉換為
 10
圖十為鎖相迴路在正常工作狀態下，HSPICE 模擬出之 Vctrl(壓控輸入訊號) 鎖定後的
波形結果放大圖。當輸入訊號 Dn 為高態而 Up 為低態時，理想上 Vctrl 應是馬上進行放電，
但由圖中可看出，實際上，Vctrl延遲了一小段時間才開始放電，這是由於開關 S2 沒有馬上
開啟所致，在此我們定義了一個參數” Tsw,on”，來模擬開關打開延遲的時間。 
另外，當輸入訊號 Up 由高態轉為低態時，理想上 Vctrl是馬上停止充電，即 Vctrl不再
繼續上升，而如圖十中所示，實際上，Vctrl 仍持續充電了一小段時間才緩緩停止，此便是
由於開關沒有馬上關閉，電荷幫浦輸出仍有少量的電流，使得 Vctrl繼續充電而造成的現象。
這個現象影響了壓控輸入訊號的漣波(ripple)響應，因此我們在模型中定義了一個新參數” 
Tsw,off”，來模擬開關完全關閉所需的時間。 
 
 
Up 
Dn 
Vctrl  
 
圖十 電荷幫浦開關之非理想現象 
 
接在電荷幫浦之後的是迴路濾波器，在此使用的是以二階低通濾波器(2nd order low 
pass filter)做成的迴路濾波器，圖十一為標準二階低通濾波器電路圖。因為電壓控制震盪器
對壓控輸入訊號有相當大的敏感度，當輸入訊號有些微改變，其輸出頻率便有很大的變動，
因此我們使用低通濾波器以濾掉不想要的高頻成份，保留我們所需的直流準位。二階濾波
器的好處是由於電阻 R 產生了一個零點(zero)，改善了迴路的穩定度，且並聯電容 C2則可
 12
由式(1)可知，Vdc 可以看成是 Vctrl 電壓的變化，因此我們可以很容易的從 Vctrl 進入輸
入向量的第二級時，一開始的變化得到 Vdc，因為 Vdc可以說是在電容還沒充電前的電壓降
(voltage drop)。另外，從式(2)則可看出，Vslope即圖十三中 Vctrl隨時間上升的斜率。 
dcV
slopeV
Up=1
Dn=0
Vctrl
 
圖十三 壓控輸入訊號在特性萃取模式時的波形 
 
在先前介紹電荷幫浦的非理想效應時，有提到電流不匹配的效應，我們可以觀察輸入
向量的第一級時 Vctrl 的反應來得到這個電流不匹配的資訊。在此我們定義了一個參數 e，
它是在輸入向量相位相同時 Vctrl的上升斜率，因電流不匹配所造成的現象，如圖十四所示，
利用這個參數 e，我們定義了另一個參數 mis，如式(4)，它代表了電荷幫浦與迴路濾波器
的輸出在正反器重置的狀態下的修正量，也就是電流不匹配的量與電流大小的比值。 
ctrlCPdcCPdc VRIVRIV                     (1) 
t
V
C
I
V
C
I
V ctrlCPslopeCPslope 

11
                 (2) 
 14
 
Treset,PFD
Td,Dn
Vmax
Vmin
Tsw,off+Treset,PFD
Tsw,on+Td,Dn
Up Dn
Vctrl
minV
T
maxV
T
 
圖十五 電荷幫浦之開關非理想效應的萃取方法 
圖十六為加入參數 Tsw,off 與未加入 Tsw,off 參數對模型的影響，以及與 HSPICE 模擬出的
鎖定時 Vctrl 波形之比較，可看出沒有加入 Tsw,off 的時候，模型會一直充電，在加入 Tsw,off
之後，模型會上升一小段時間後停止充電，與 HSPICE 模擬出之行為相似，可見此參數之
必要。下表二為建立電荷幫浦以及迴路濾波器兩子電路的模型所需要的所有參數及定義。 
 
(1)With Tsw,off
(2)Without Tsw,off
(3)HSPICE
(1)
(2)
(3)
 
圖十六 參數Tsw,off對行為模型的影響 
 16
此時電荷幫浦是對壓控輸入訊號 Vctrl充電。在萃取參數的過程中，可經由以下步驟建立出
壓控輸入訊號對頻率的線性模型：○1 ：先找出在操作範圍內的任意兩點壓控輸入訊號 V1、
V2，並量出對應的操作頻率 F1、F2。○2 ：藉由這兩組值來求出電壓控制震盪器之增益 KVCO，
其定義如式(7)，○3 ：最後經由外插找出 Vmin 與 Vmax 兩個值，即可建立出如圖十八的線性
模型。而表三列出建立此子電路所需的行為參數以及定義。 
12
12
VV
FFKVCO 
                        (7) 
 
○1  
○2  
○3  
○1  
○3  
 
圖十八 壓控輸入訊號與輸出頻率的關係圖 
 
表三 電壓控制震盪器之行為模型參數及定義 
參數 定義 
Kvco 電壓控制震盪器之增益  
Vmin 壓控輸入訊號(Vctrl)之最小操作電壓 
Vmax 壓控輸入訊號(Vctrl)之最大操作電壓 
fmin 電壓控制震盪器之最小輸出頻率 
fmax 電壓控制震盪器之最大輸出頻率 
2.2.4 除頻器(FD) 
除頻器的作用是可以藉此讓鎖相迴路達到倍頻的作用，由於相位頻率偵測器無法偵測
 18
 
圖二十 我們的 BMCS 構想 
 
首先，必須要先確認當特徵參數變動時，我們的電路行為模型是否仍能產生正確的輸
出響應。參考現有 foundry 的製程變異模型，我們考慮電晶體參數 W、L、Tox 以及 Vt 的
變動，在元件參數變動的情況下，利用圖二十的流程萃取對應特徵參數的變動情況，回填
並觀察我們的行為模型是否可以將受製程變異的電路效能反應出來。 
實現的三個 case 如下: 
 
Typical: ΔW = 0；ΔL = 0； ΔVt = 0；ΔTox = 0 
Case1: ΔW = 14.94n；ΔL = -7.78n； ΔVt = -20.43m；ΔTox = -51.3p 
Case2: ΔW = -6.32n；ΔL = 5.66n； ΔVt = 16.17m；ΔTox = 41.4p 
 
 我們觀察在製程參數變動的情況下，整個鎖相迴路鎖定的狀況，也就是 VCO 輸入電
壓(Vctrl)的波型。圖二十一是使用 HSPICE 分析出來的電晶體階層模擬結果，圖二十二則是
我們行為模型產生的輸出響應，我們可以看到鎖定情況是相當接近的。換句話說，只要我
們能夠研發一套製程參數變異與類比電路特徵參數變動的關係式之演算法，有效率的從元
件參數找出相對應的電路特徵參數，那麼我們的模型就能透過快速的行為階層模擬，獲得
精準度不錯的預測結果。 
 20
數，一階模型所需回歸的未知係數為(k+1)個，而二階模型則是需要回歸(1+1/2(k2+3k))個未
知係數[15]，而要回歸出這些未知係數必須先得到許多訓練樣本(training sample)，訓練樣
本通常是由低階模擬而得，如此回歸出的關係式才能達到足夠的正確性，有研究指出回歸
時所需要的訓練樣本至少需為未知係數的四倍[8]，以考慮 4 個獨立變數為例，一階模型總
共須回歸 5 個未知係數，而至少需 20 組訓練樣本，若為二階模型，需回歸之未知係數則有
15 個，因此至少需要 60 組訓練樣本。由此可知越高階模型需回歸出之未知係數越多，相
對需要的訓練樣本數也越可觀。 
通常為了觀察獨立變數與反應變數的關係或是曲面形狀等，通常會繪製 3 度空間的反
應曲面圖，以及反應曲面的等高線圖(contour plot)來觀察，如圖二十三所示。使用反應曲
面法的好處在於能夠有系統、有效率的在多變數的實驗中建構問題的模型和分析。其缺點
如上段所提，以考慮四個獨立變數的二階模型為例，需要至少需要 60 組的訓練樣本，即至
少需 60 次的模擬，才能達到一定的精準度，取得這些訓練樣本的所耗費的時間仍然太冗
長。另外反應曲面法是藉由 3 度空間曲面圖及對應的等高線圖來觀察模型結果，不如直接
觀察電路波形來的直觀，這也是其缺點之ㄧ。 
我們使用行為模型在行為階層進行蒙地卡羅分析，則可避免觀察電路行為困難度的問
題，且我們使用將在以下章節所介紹的傳統敏感度分析，以及修正過的敏感度分析，來建
立元件變異與行為參數變異關係的模型，則可省去訓練樣本取得的時間。 
 
        
 
圖二十三 三度空間反應曲面圖與對應之等高線圖[16] 
2.4 敏感度分析 
2.4.1 傳統敏感度分析 
 22
係之後，元件參數變異對於電路特徵參數變異的影響，就能很快的計算出來。如式(13)所
示，不同的 W 變異(dW)、L 變異(dL)、Vt 變異(dVt)以及 Tox 變異(dTox)對於 fmin 的影響，
就能很快的計算出來。 

 , _delay
delay
E T W
T
S
W                                (11) 

 min, _E f W
fS
W                                 (12) 
 
 
 
 
  
  
  
  
min
min
min
min
min, , _
min, , _
min, , _
min, , _
  
   
  
 
t t
ox ox
W E f W
L E f L
V E f V
T E f T
t
ox
f dW S
f dL S
f dV S
f dT S
                    (13) 
 
由於目前 IC 製造商對於 W、L、Vt 以及 Tox 都是視為獨立的參數，也就是參數變動
彼此之間是沒有關係的。因此我們可以個別觀察參數對於電路的影響，而整體的影響只要
把個別的影響相加即可。以式(14)為例，不同的製程變異對於電路行為的影響只要累加起
來即可 (fmin,0:無製程變異影響的起始頻率值) 。因此，我們利用敏感度分析的結果，就能
找出元件參數對於電路特徵參數的影響，成功避免耗時繁複的回歸分析方法。 
   
   
  
    
        
min min min min
min min,0 min
min,0 min, min, min, min,
min,0 , _ , _ , _ , _
    
    
t OX
t OX
W L V T
E f W E f L t E f V OX E f T
f f f
f f f f f
f dW S dL S dV S dT S
 (14)
 
           ,0 , _ , _ , _ , _CP CP CP t CP OXCP CP E I W E I W t E I V OX E I TI I dW S dL S dV S dT S  (15) 
敏感度分析的方法，能夠很快地 model 出 device parameters 與 behavioral parameters 之
間的關係，進而將行為模型拓展為能夠考慮製程變異的影響。然而，對於某些類比電路的
行為來說，這樣的線性模型可能會產生相當大的誤差。我們以 CP 的電流(ICP)為例子，透過
前述的分析方式，找出每個製程參數對於 ICP 的敏感度值，如式(15)所示的 SE,ICP_ΔW、
SE,ICP_ΔL、SE,ICP_ΔVt、SE,ICP_Δtox，分別代表 ICP對於 W、L、Vt 以及 Tox 變動的敏感度。在蒙
地卡羅分析的過程中，當每一組元件參數的變異值被隨機產生出來後，就能利用式(15)計
算出相對應的 ICP值。為了驗證敏感度分析的精準度，我們使用相同的製程參數變動量，利
 24
 
圖二十七 SE,f_ΔL values under different Vctrl values 
2.4.2 修正後敏感度分析 
接著，我們從另外一個角度來探討傳統敏感度分析，對於描述類比 VCO 行為變動的
適用性。圖二十七是針對不同的輸入電壓(Vctrl)值，實際量出 frequency sensitivity values 
(SE,f_ΔL)，可以發現不同的輸入電壓情況，其頻率敏感度的值也不同。由此可知，在考慮元
件參數的效應之外，同時也需要考慮 Vctrl 對於 VCO 行為的影響，因此比較合理的作法，
應是同時考慮製程參數與 Vctrl對於頻率變化的影響，並且加以修正、改進傳統敏感度分析
的公式。 
因此，本計畫注重研究的地方，在於如何保有傳統 sensitivity analysis (SA)的優點：低
複雜度與低模擬消耗之模型，我們利用電路的行為資訊，針對 analog blocks 來發展出一套
理論，在不增加其複雜度的前提之下，有效地改善傳統 SA 的精準度。本計畫將先從 CPPLL
入手，期望能發展出一套類敏感度分析(Quasi-SA)模型，不需透過分析細部的電路組成，
就能夠精準地反應製程參數變動的影響，快速計算出電路行為的變動量，之後再擴展到其
他的類比電路上。 
2.4.3 電荷幫浦與迴路濾波器 
我們在建立電荷幫浦模型時，主要描述其電流行為，再將電流與迴路濾波器之阻抗結
合，以建立壓控輸入訊號的行為。當考慮製程漂移造成的影響時，也著重在觀察電流改變
的情況，式(16)為簡單的 NMOS 在飽和區的電流公式，從式中可看出，電晶體寬度(W)、
電晶體長度(L)與閘極氧化層厚度(TOX)這三個元件參數的變異對於電流而言，是屬於一階
的變異，因此可以使用傳統敏感度分析的方式，但臨界電壓(Vt)這個元件參數對於電流公
 26
 
 
圖二十八 電流比值在臨界電壓變異量改變下的變化圖 
 
我們使用線性模型來模擬另外三個參數(ΔW、ΔL、ΔTOX)的變異量對電流比值的影響，
再加上臨界電壓變異的二階方程式，則可建立元件參數變異對電流比值影響的模型，如式
(20)。如第二章所述，我們在建立電荷幫浦與迴路濾波器模型時，由於電路內部電流資訊
不易萃取，因此以電壓的方式來描述其電流的變化，定義了包含電流資訊的電壓參數
Vslope。由於上述原因實際應用時，並非直接找出電流的敏感度，而是藉由電壓參數 Vslope
的敏感度來反應電流在製程漂移影響下的變異。 
2
_,_,_, 1 

  
k
V
V
STSLSW
ratio t
slope
TVEOXLVEWVE OXslopeslopeslope  
              (20) 
此外，電荷幫浦中模擬開關非理想效應的參數 Tsw,on 及 Tsw,off，則可利用上節所提到的
傳統敏感度分析來模擬在製程漂移效應下的變化。當做蒙地卡羅分析時，隨機產生新的元
件參數變異，利用敏感度模型即可動態的產生新的電流比值以及開關打開及關閉時間，藉
由這三個行為參數的變動，可使行為模型反應出元件參數變異對電路效能的影響。由上述
 28
率的關係。當改變壓控輸入訊號時(即不同 Vctrl 下)，輸出頻率對電晶體長度改變量的曲線
斜率(敏感度)並不相同。從圖二十九與圖三十可以歸納出一個結論，即輸出頻率變異的敏
感度不僅僅與電晶體長度變異有關，同時也會隨壓控輸入訊號不同而有所改變。 
 
 
圖三十 在不同壓控輸入訊號下電晶體長度改變量與輸出訊號的關係圖 
我們使用片段線性模型的方式來模擬壓控輸入訊號與輸出頻率的關係，藉由圖二十九
可知，我們建立敏感度分析模型也可分為三段來模擬其變化，首先是 Vctrl<Vmin 時，輸出頻
率對電晶體長度變化量的敏感度為定值，而在 Vmin<Vctrl<Vmax 時，輸出頻率的敏感度會隨
Vctrl而變化，最後當 Vmax<Vctrl時，輸出頻率對電晶體長度變化量的敏感度又變為定值。由
我們觀察出的電路反應，先利用傳統敏感度分析的方式求出 Vctrl<Vmin 及 Vmax<Vctrl 時的敏
感度，如式(22)及式(23)，而 slopeΔL 代表輸出頻率敏感度的變化量，是利用在操作範圍內
的任意兩點壓控輸入訊號 V1、V2 的敏感度與其電壓差以及電晶體長度變化量計算而得，
如式(24)，而 V1、V2 的敏感度則可表示成式(25)及式(26)，再經由外差可計算出相對應的
Vmin,ΔL以及 Vmax,ΔL，如式(27)及式(28)，由此方式便可將敏感度分析的模型修正為式(29)，
其對應的關係如圖三十一所示，其為壓控輸入訊號對輸出頻率關係在電晶體長度變化下的
線性模型。 
  min_, min L
fS LfE 
                          (22) 
 30
在行為模型中，我們使用相位領域(phase domain)公式描述輸出頻率的行為，將製程漂
移影響考慮進模型時，同樣藉由描述相位的改變來反應輸出頻率的變化。由先前提出之修
正過的敏感度分析，可推知在電晶體長度變異時的相位變化，如式(30)，藉由相同的方式
可得知分別在另外三個元件參數變異時的相位變化(
OXt TVW   ,, )，而整體相位變化(  )
則可表示成式(31)的形式。 
 






 



otherwisedtslopeVtVtSL
VtViftSL
VtViftSL
LLctrlLfE
LctrlLfE
LctrlLfE
L
 ,  )])(([)(2
)(  ,                                                        )(2
)(  ,                                                       ) (2
min,_,
max,_,
min,_,
min
max
min



   
           (30) 
OXt TVLW                              (31) 
 
最後，我們還需要一個合適的電路行為模型，才能反映出真實製程變異的效應。本研
究群在之前的計畫中，以 PLL 為例成功的建立一套類比電路行為模型之建立方法與
bottom-up 的萃取方式，但是這樣的模型並沒有考慮到製程變異的影響。不過，只要利用我
們上述所提出的 Quasi-SA approach，去改寫、修正行為模型的特徵參數，讓每個元件參數
的變動都變成我們模型的刺激(stimulus)，那麼我們的模型就能隨著不同的元件變異情況，
即時的計算出相對應的電路行為來，就可以利用行為階層模擬，來加快良率模擬分析的速
度了。 
 
2.5 實驗結果 
2.5.1 量測自動化 
我們在做行為階層的蒙地卡羅分析時， 需做一百次的模擬，來統計分析出製程漂移
對電路效能影響的分布，但一百次的模擬若使用手動的方式來量測、計算出電路效能的值，
會使得實驗非常沒有效率，且手動量測可能會造成肉眼觀測上的誤差，因此我們必須將這
些量測計算電路效能的工作自動化，來使整體實驗更有系統及效率。在我們的實驗中，我
 32
Vlock
 
圖三十三 鎖定電壓示意圖 
 
為了驗證我們量測自動化子程式的正確性，我們利用 Spectre 這套軟體的 Calculator 工
具來計算鎖定電壓如圖三十四，並與我們自動量測的結果如圖三十五做比較，兩者結果完
全相同，可知我們自動化量測的結果是正確的，並且如圖三十五所示，當模擬執行結束後，
自動化量測的結果會顯示在模擬視窗中，讓我們能更快掌握實驗結果。 
 
 
圖三十四 Spectre 的Calculator計算之鎖定電壓 
 
 34
結果做比較，如圖三十七與圖三十八，可看出我們自動化量測與手動量測的結果十分接近，
誤差小於萬分之ㄧ。 
 
 
圖三十七  Spectre 的Calculator計算之穩定時間 
 
圖三十八 自動化量測之穩定時間 
2.5.4 抖動(Jitter) 
在本論文中討論的抖動為峰到峰抖動(peak-to-peak jitter, P2P Jitter)。圖三十九為輸出電
壓的波形示意圖，其中理想週期為 Tperiod，T0、T1 為上緣(rising edge)的中點，理想上，若
沒有抖動發生，則 T1 扣掉一個理想週期後應與 T0 重疊，即 '1T =T0= T1-Tperiod，如圖四十(1)
所示。實際上是會有抖動發生，T1 扣掉一個理想週期後應則不會與 T0 重疊，如圖四十(2)
所示，在此我們定義一個新的參數 'nT ，為 nT 扣掉 n 倍理想週期的值，如式(32)。 
periodnn TnTT '                       (32) 
 36
要用這個子程式來量測 P2P Jitter 必須由使用者給定量測的起始點(Tstart)，以及理想週
期，子程式會從量測起始點後的第一個上緣開始記錄中點，一直記錄到模擬時間結束。由
於在尚未鎖定前量測抖動是沒有意義的，因此須給定量測起始點，確保程式計算出的是鎖
定狀態下的抖動。 
 
13.7p
 
 
圖四十二 從眼圖手動量測之抖動 
 
 
 
圖四十三 自動化量測之抖動 
 
2.5.5 未考慮製程漂移時的行為模型結果 
考慮製程漂移前，需驗證我們建立行為模型的準確性，行為模型在尚未考慮製程漂移
時必須有足夠的正確性，才能正確反應行為參數變異對電路效能的影響。我們觀察壓控輸
入訊號 Vctrl 波形，將我們行為模型模擬結果與 HSPICE 模擬出的結果比較，如圖四十四，
可看出其行為十分接近。 
 38
2.5.6 考慮製程漂移時的行為模型結果 
我們做考慮製程漂移的模擬實驗時，是使用 TSMC 提供之 RF 0.18μm 製程檔中的蒙地
卡羅模型，並利用 HSPICE 隨機產生出各元件參數的變異量，送入 HSPICE 做電晶體階層
的蒙地卡羅模擬，以及送入我們的行為模型做行為階層的蒙地卡羅模擬，總共進行 100 次
的模擬，最後進行電路效能結果的分析比較，如圖四十五示意圖所示。 
HSPICE 
Monte Carlo 
Analysis
(output performance)
Device variation
Behavioral 
Monte Carlo 
Simulation
(output performance)
W
L
tV
oxT
Comparison100 runs
 
圖四十五 蒙地卡羅分析實驗示意圖 
我們利用繪製分佈圖(scatter plot)來觀察我們模型的模擬結果與 HSPICE 模擬結果的相
關性，若圖中的點越接近斜率為 1 的線，即相關係數(correlation coefficient, Corr. Coe.)越趨
近於 1，則代表我們的實驗結果與 HSPICE 相關性越高。利用修正過的敏感度分析找到元
件變異與行為參數變異的關係後，再使用我們建立的行為模型進行行為階層的蒙地卡羅分
析，模擬出之結果與 HPSICE 做比較則可繪出如圖四十六之鎖定電壓，與如圖四十七之穩
定時間的分佈圖。 
Modified SE
Corr. Coe. = 0.999
 
圖四十六 利用修正過的敏感度分析與BMCS得到之鎖定電壓的分佈圖 
 40
Pure SE
Corr. Coe. = 0.987
 
圖四十九 利用傳統敏感度分析與BMCS得到之穩定時間的分佈圖 
第二種的實驗則是使用最常見的反應曲面法。用最簡單的一階模型來模擬元件變異對
行為參數的關係，利用回歸的方式找到其關係，再套入我們的行為模型進行行為階層的蒙
地卡羅分析，圖五十為鎖定電壓而圖五十一為穩定時間的分佈圖。可看出我們修正過的敏
感度分析的模型與反應曲面法一階模型模擬出之效能非常相近。 
 
1st RSM
Corr. Coe. = 0.999
 
圖五十 利用一階RSM模型與BMCS得到之鎖定電壓的分佈圖 
 
 42
我們將以上三種實驗做統計分析的結果如表六，包含了三種電路效能(鎖定電壓、穩定
時間及抖動)的結果，比較其平均值(mean)及標準差(standard deviation)，來探討電路效能分
佈的狀況及漂移的範圍，另外由於抖動的值很小，我們模擬出的結果雖然從數值上看很接
近 HSPICE 模擬的值，但從誤差百分比上來看，誤差卻有點大，因此抖動的實驗還比較了
變異量最大的例子(worst case)以供參考。由表六可看出三種實驗中，利用我們修正過的敏
感度分析方法模擬出的結果，整體而言均是與 HSPICE 最接近的，且由於我們萃取參數只
需 5 次模擬，而一階反應曲面法需要 20 次模擬，因此在參數萃取時間上我們比一階反應曲
面法節省了 4 倍的時間，整體模擬時間而言更是比 HSPICE 節省了數十倍。 
表六 三種實驗的各電路效能實驗結果比較表 
 1
st RSM + 
BMCS 
Pure SE + 
BMCS 
Modified SE 
+ BMCS HSPICE
Mean 0.993 -0.1% 0.993 -0.1% 0.995 0.1% 0.994 Vlock (V) St. Dev. 0.036 5.9% 0.045 32.4% 0.035 2.9% 0.034 
Mean 3.449 2.2% 3.441 2.0% 3.438 1.9% 3.374 Tsettle (μs) St. Dev. 0.573 -0.5% 0.541 -6.1% 0.572 -0.8% 0.576 
Mean 12.2 -7.6% 12.4 -6.1% 12.4 -6.1% 13.2 
St. Dev. 1.36 -2.9% 2.29 63.6% 1.41 0.7% 1.40 Jitter (ps) 
Worst 16.6 -2.4% 16.4 -3.5% 16.7 -1.8% 17.0 
Extraction time (hrs) 34.27 8.57 8.57  
Simulation time (hrs) 2.43 2.51 2.64 598.54
而我們使用行為模型來做蒙地卡羅分析的另一項好處，是我們可以觀察到電路的波
形，使得我們能夠更直觀的看出製程漂移對電路效能的影響。圖五十三及圖五十四為相同
三種製程漂移情況下：(1) ΔW=1.494E-8 ΔL=-7.778E-09 ΔVt=-2.043E-02 ΔTOX=-5.13E-11 (2) 
ΔW =ΔL=ΔVt=ΔTOX=0 (3) ΔW=1.954E-10 ΔL=-4.749E-09 ΔVt=1.786E-02 ΔTOX=5.62E-11，壓
控輸入訊號的變化，圖五十三為 HSPICE 模擬結果，圖五十四為我們模型模擬出的結果，
可看出模型反應出的波形與 HSPICE 也非常相似，因此藉由我們的行為模型所提供的數值
結果以及波形，可使設計者獲得更多電路的資訊。 
 44
向良率導向之類比電路設計自動化持續努力，期望能發展出更多有用的技術，並培育更多
的 SOC 相關人才，以對整個國家及產業有更大的幫助。 
Thesis Journal Conf. SCI EI 
8 2 6 2 3 
表一 本研究群97年度相關論文成果統計 
 
 
四、 參考文獻 
[1] HSPICE Simulation and Analysis User Guide, Mar. 2004. 
[2] Open Verilog International, “Verilog-AMS Language Reference Manual Version 2.2”, Nov. 
2004. 
[3] IEEE Standard VHDL Analog and Mixed-Signal Extensions (IEEE Standard 1076.1-1999), 
Dec. 1999. 
[4] Manganaro, G.; Sung Ung Kwak; SeongHwan Cho; Pulincherry, A.; “A behavioral 
modeling approach to the design of a low jitter clock source” , IEEE Trans. on Circuits and 
Systems II: Express Briefs, vol. 50,  pp. 804-814, Nov. 2003. 
[5] Karray, M.; Seon, J.K.; Charlot, J.-J.; Nasmoudi, N.; “VHDL-AMS modeling of a new 
PLL with an inverse sine phase detector”, Behavioral Modeling and Simulation, pp. 80-83, 
Oct. 2002. 
[6] Hinz, M.; Konenkamp, I.; Horneber, E.-H.; “Behavioral modeling and simulation of 
phase-locked loops for RF front ends”, Proceeding of the 43rd IEEE Midwest Symposium, 
vol. 1, pp. 194-197, Aug. 2000. 
[7] A. Mounir; A. Mostafa; M. Fikry; “Automatic Behavioral Model Calibration for Efficient 
PLL System Verification”, Design, Automation and Test in Europe Conference and 
Exhibition, pp. 280-285, 2003. 
[8] Chin-Cheng Kuo, Yu-Chien Wang, and Chien-Nan Jimmy Liu, “An Efficient Bottom-Up 
Extraction Approach to Build Accurate PLL Behavioral Models for SOC Designs”, 
ACM/IEEE Great Lakes Symposium on VLSI, pp. 286-290, Apr. 2005. 
[9] Chin-Cheng Kuo and Chien-Nan Jimmy Liu, "Accurate Behavioral Modeling Approach 
for PLL Designs with Supply Noise Effects", IEEE International Workshop on Behavioral 
Modeling and Simulation, pp. 48-53, September 2005. 
[10] Chin-Cheng Kuo, Yu-Chien Wang, and Chien-Nan Jimmy Liu, "An Efficient Approach to 
Build Accurate PLL Behavioral Models of PLL Designs", IEICE Trans. on Fundamentals 
of Electronics, Communications and Computer Sciences, vol. E89-A, pp. 391-398, Feb. 
 1
可供推廣之研發成果資料表 
□ 可申請專利  ■ 可技術移轉                                    日期：98 年 10 月 16 日 
國科會補助計畫 
計畫名稱：混合訊號電路之自動化良率改善技術 
計畫主持人：劉建男 副教授         
計畫編號：NSC 97-2221-E-008-096 學門領域：微電學門 
技術/創作名稱 行為層級的快速蒙地卡羅良率分析平台 
發明人/創作人 鄭偉翔、李牧勳、呂昭宏、黃保仁、郭晉誠、林佩勳、傅仁弘、 廖偉廷 
技術說明 
本計畫研發出了一套以類比電路行為模型為基礎的快速蒙地
卡羅分析平台，以及所需的行為模型建立方法，結合 IC 製造商提
供的製程參數模型，可以快速分析出製程變異對於電路良率的影
響，預先快速地評估晶片下線的良率結果。 
可利用之產業 
及 
可開發之產品 
EDA 軟體發展公司及 IC 設計公司。 
技術特點 
行為層級的快速良率分析技術。 
推廣及運用的價值 
可以快速分析出製程變異對於電路良率的影響，讓設計者可以了解
整個晶片效能受製程變異的影響分佈，並據以判斷電路符合設計規
格的機率為何，以評估晶片下線的結果，並提早做對應的修正。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位
研發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
 
附件二 
 
A SCORE Macromodel for PLL Designs to Analyze Supply Noise Interaction Issues 
at Behavioral Level  
 
 
Abstract -  Using behavioral models to perform fast simulation 
is currently a popular solution to verify SOC designs. Previous 
analog behavior modeling approaches often treat the noisy VDD 
waveform as a given input and focus on reflecting such stimuli on 
circuit performance. However, because the interaction of noise 
aggressors and victims is not considered, some errors may exist 
in the simulation. In this paper, a simple SCORE macromodel is 
proposed for PLL designs. It can be integrated with a 
supply-noise-aware PLL behavioral model to analyze supply 
noise effects at high level. In addition to numerical results, the 
time-varying supply noise waveform and real-time PLL 
responses can be obtained simultaneously. As demonstrated in 
the experimental results, the proposed approach can provide 
more realistic simulation results with noise interaction effects but 
still keep fast simulation time.  
I Introduction 
 
In SOC era, analog and mixed-signal (AMS) designs are 
more and more popular. The voltage fluctuation due to 
synchronized switching of digital circuits will affect the 
system performance through power lines. Therefore, the 
efficient approaches for verifying system performance under 
such supply noise are very important to check the design 
responses in early stage.  
Referring to the previous work [1], an AMS system with 
package models can be simplified as the illustration in Fig. 1. 
The noise issues in parasitic power lines, such as IR drop and 
Ldi/dt effects, have serious influences on digital circuits and 
sensitive AMS circuits. The noise effects on digital timing 
have been studied in pervious researches [2-5]. The power 
supply current/voltage waveforms are developed at gate level 
in digital works [1, 6-10]. Those approaches typically require 
the ideal VDD current information under different switching 
situations. Then, the interactions of VDD currents in parasitic 
power networks can be handled by ODE equations or some 
equivalent resistors [1, 6].  
Besides digital domain studies, analog circuits are received 
more attention because their performance is more sensitive to 
supply noise. The PLL jitter, for example, is dependent on the 
external supply interference [11]. Therefore, some 
noise-aware behavioral modeling approaches for PLL circuits 
[12-21] are proposed in literatures. Using stochastic models, 
the rough supply noise effects on PLLs can be quickly 
obtained [12-13]. Some approaches [14-17] attempt to 
discover the relationship of supply noise and circuit 
performance by more complicated analysis. Those works can 
accurately translate input noise stimuli to output responses 
a given noise waveform, often assumed as a regular sine wave.
  
 
Fig. 1. AMS system with package models [1] 
 
However, actual supply noise in real system is often 
irregular and unpredictable. Therefore, some macromodel- 
based approaches [18-20] are proposed to handle arbitrary 
supply noise. Those works often focus on reflecting the 
external noise effects induced from other circuits. Without the 
feedback information from noise victims, some errors may 
exist if only external noises are considered.  
The power supply noise in a system can be separated into 
two parts, self-induced noise and globally-induced noise [4]. 
The self-induced noise is a local noise induced from the 
focused circuit with parasitic power supply. The 
globally-induced noise is the external noise generated by all 
other circuits on the chip. Separated noise sources are 
convenient to estimate the performance degradation 
individually [4], but the interaction between self-induced 
noise and globally-induced noise is ignored. When the 
external noise affects victim behaviors, the behavior changes 
also influence the noise waveform from connected power 
network. Therefore, the interaction of noise aggressors and 
victims should be considered simultaneously.  
A noise-to-jitter model, for example, is proposed to 
compute the interaction between the interference noise and 
PLL [11]. That work focuses on a fast calculation of jitter 
value under stochastic Ldi/dt noise. However, only some 
numerical results can be obtained from that approach. The 
real-time noise feedback waveform from supply noise 
aggressors and victims is also an important information for 
designers. It is useful to make whole system co-simulation 
more realistic and accurate with the correct noise status.  
In this paper, a simple SCORE (state-controlled-resistors) 
macromodel is proposed for PLL designs to help noise-aware 
behavioral models handle supply noise interaction effects. 
Chin-Cheng Kuo, Pei-Syun Lin, and Chien-Nan Jimmy Liu 
Department of Electrical Engineering National Central University, Taiwan, ROC 
e-mail : casey@ee.ncu.edu.tw; 965201038@cc.ncu.edu.tw; jimmy@ee.ncu.edu.tw 
Such relationship can be obtained from the frequency change 
value (Δfreq) under a given voltage variation (ΔVDD). When Vctrl 
is larger than the turn-on voltage of VCO (Von), different Vctrl 
values have different influences on VCO output frequency. 
 Therefore, in this work, the Δfreq is expressed as a function 
of Vctrl. This function can be established by simulation 
samples when Vctrl=Von+ΔV×i, i={0, 1, 2, …, m}. The number 
of samples depends on the modeling resolution and can be 
decided by users. Fig. 5, for example, shows the VCO 
modeling result if only three samples are extracted. Then, the 
quasi-linear VCB function in (3) is proposed to dynamically 
adjust the VCO behaviors with supply noise effects. This 
model is still a simple linear form and indeed useful to 
improve traditional sensitivity analysis by a simple way. 
 
 
Fig. 4. Different frequency sensitivity under different Vctrl values 
 
 DDideal V
outf
ctrlV1V
DDV V
2,req Vf
1,req Vf
0,req Vf
,
,( )DD DD on
i
req
req V
V V V V
f
f i    

 
onV 2V  
Fig. 5. VCO modeling if three samples are extracted 
 
,
( ) ( )
( ) ( )
                          ,  0
( )
 ,
DD DD
DD DD
req
DD ctrl on
DD
req DD ctrl
req req
DD ctrl
DD ctrl on
V V
V V V V i
f
V t if V t V
V
f V V
f f
V t V t otherwise
V V



  

            
  (3) 
 
III. SCORE Macromodel for PLL Circuits 
A. Ideas for the SCORE macromodel  
This work treats whole PLL design as a black- box without 
any detailed circuit analysis. We just focus on behavioral-level 
view such that PLL behaviors can be simplified as some 
simple “states”. Because there are three phase difference cases 
( 0,  0,  0        ) between fref and fb, the PLL is 
defined as a 3-state frequency-controlled system. Different 
PLL operation induces different VDD current such that the 
peak voltage value in V(t) is dependent on the operating state. 
According to the extracted results of positive/negative peak 
voltage (PPV/NPV), the equivalent resistors under different 
states can be calculated.  
According to basic PLL behaviors, embryo of the proposed 
SCORE macromodel can be established as shown in Fig. 6. 
The resistor values are controlled by the current state of phase 
difference. Therefore, the proposed macromodel is called 
SCORE (state-controlled-resistors) model. However, only 
considering the states of phase lead/lag between fref and fb is 
not complete because VCO effects are not considered. The 
control voltage of VCO (Vctrl) determines the output frequency 
by changing the bias current, which is also a source of VDD 
current. The Vctrl-IVCO transfer curve of the ring oscillator used 
in Section II is shown in Fig. 7. The IVCO responses under 
different Vctrl values can be divided into two parts at Vctrl=Von, 
where Von is the turn-on voltage of VCO. When Vctrl is smaller 
than Von, IVCO is almost a constant. Otherwise, the VCO 
current is a function of input control voltage. It implies that 
total VDD current flowing through Req is not a constant even in 
the same phase difference state. In other words, the 
state-controlled resistors in Fig. 6 should be extended to 
include the Vctrl effects. 
 
 0  0  0
 
Fig. 6. Embryo of SCORE macromodel 
 
 
Fig. 7. Considering the Vctrl effects on VDD current 
 
Because the switching noise source is related to VCO 
transitions [11], PPV/NPV values under positive/negative 
edge of VCO output (fout) should be considered respectively. 
Fig. 8 shows the simulation results of a PLL circuit. This 
figure is an example to demonstrate that PPV/NPV values are 
dependent on the rising/falling edge of VCO. Therefore, the 
SCORE values are determined by the measured PPV/NPV 
values under different phase states, different Vctrl values, and 
the rising/falling edge of fout. As an example, Fig. 9 shows the 
NPV part of the whole SCORE macromodel. 
 
 
IV. Experimental Results 
 
A CPPLL circuit implemented in TSMC 0.18μm CMOS 
process is used to perform experiments. The integrated 
supply-noise-aware PLL behavioral model is described by 
Verilog-A language and the simulation platform is Cadence’s 
Environment (Analog Artist). The simulator for mixed-level 
co-simulation is Spectre. The full transistor-level HSPICE 
simulation is considered as the golden reference for 
comparison. 
A. Proposed platform for supply noise interaction issues  
Referring to the previous work [4], considering the noise 
sources individually is convenient to estimate performance 
degradation, but noise interaction issues are ignored. In order 
to observe the noise interaction effects, the adopted parasitic 
power line is illustrated in Fig. 11, which consists of a resistor 
and a decoupling capacitor. The experiment in the left side of 
Fig. 11 is the real situation with noise interaction effects. The 
right side of Fig. 11 is the typical approach that treats the 
supply noise as an external source. The supply noise induced 
from other circuits is recorded as a piecewise linear stimulus. 
Then, this stimulus is used as the noisy VDD for the PLL to 
observe supply noises effects. Obviously, the noise interaction 
effects are ignored in the second experiment. 
In the following experiments, a transistor-level 3-stage 
buffer chain is used as the noise generator and simulated with 
the PLL circuit. The propose SCORE macormodel, which is 
extracted from HSPICE simulation, is combined with the 
noise-aware PLL behavioral model generated by the approach 
in [21]. Replacing the PLL circuit by the extracted SCORE 
model and a noise-aware behavioral model, the behavioral 
simulation results are compared with HSPICE results to 
observe if the noise interaction effects are accurately 
considered in our approach. 
 
 
Fig. 11. Co-simulation platform for supply noise interaction issues 
 
B. Supply noise interaction under IR drop  
While evaluating the supply noise effects, one of the critical 
concerns is the peak voltage drop. Therefore, the negative 
peak voltage (NPV) of the supply voltage is shown in the first 
row of TABLE II. As to the responses of noise victim, the PLL 
performance is also measured in the simulation and reported 
in the following rows. Comparing the results shown in the first 
and second columns of TABLE II, the peak voltage drop value 
is different and the PLL peak-to-peak jitter response is more 
pessimistic without noise interaction. It may result from the 
incorrect supply noise stimulus and the separated decoupling 
capacitor. It also shows that considering the supply noise 
effects individually is hard to find the realistic results of 
supply noise waveform and the real-time PLL performance 
even using the most accurate HSPICE simulator. The 
interaction effects between the noise aggressor and the noise 
victim should be considered simultaneously. 
Instead of the PLL netlist, the proposed SCORE 
macromodel is simulated with the supply-noise-aware PLL 
behavioral model to analyze such noise interaction issues. The 
estimated supply noise waveform and real-time PLL responses 
after PLL locked are reported in the column “Proposed 
approach” of TABLE II. As demonstrated in Fig. 12, this work 
provides similar noise waveform as in real HSPICE 
simulation. The NPV error and the maximum waveform error 
in Fig. 12 are both less than 1%. The real-time PLL responses 
are also measured for comparison. The critical concerns of a 
PLL, such as locked voltage (Vlock), locked time (Tlock) and 
pk-pk jitter, are also similar to HSPICE simulation results. 
Due to the correct noise estimation, the PLL behavioral model 
can predict the real-time PLL responses accurately, as shown 
in Fig. 13 and 14. The two figures, which are the Vctrl 
waveforms under such supply noise, demonstrate that the 
high-level simulation results are similar to the transistor-level 
results. Most importantly, the simulation time of the proposed 
approach is much less than HSPICE simulation, as shown in 
the last row of TABLE II. Combining the SCORE model with 
an efficient noise-aware PLL behavioral model, those results 
have demonstrated that this approach is able to generate more 
realistic responses for the PLL victim with much less 
simulation time. 
 
 
Fig. 12. Supply noise interaction waveform under IR drop 
 
TABLE II 
Comparison Results of IR Drop Case 
 
Consider the supply noise 
interaction effects Ideal VDD = 1.8V 
Only external 
supply noise 
(HSPICE) HSPICE Proposed approach Error
supply noise 
waveform NPV (V) 1.7903 1.7856 1.7850 -0.03%
Vlock (V) 0.9942 0.9944 0.9943 -0.01%
Tlock (us) 3.4838 3.4435 3.4827 1.14%
PLL 
responses
pk-pk jitter 42.3 23.3 25.7 2.4ps
Extraction for SCORE macromodel (sec) - 247 - 
Tsimulation (sec) 33213 1147 - 
