---
theme: white
transition: convex
---

<!-- .element: class="fragment" -->
# Aula 12 - O Modelo de MemÃ³ria
## ApresentaÃ§Ã£o

---

Ao nos aventurarmos com `C/C++` moderno em sistemas de Alta-ConcorrÃªncia, a prÃ³pria sanidade da ordem do cÃ³digo Ã© subvertida e o que julgÃ¡vamos executar "em sequÃªncia", esfacela-se nos pipelines de CPU. Bem-vindos ao labirinto da ReordenaÃ§Ã£o.

---

---

<!-- .element: class="fragment" -->
# Novo TÃ³pico
## ğŸ”€ 1. A ReordenaÃ§Ã£o do Compilador e CPU (Out-Of-Order Execution)

---

## ğŸ”€ 1. A ReordenaÃ§Ã£o do Compilador e CPU (Out-Of-Order Execution)

VocÃª codifica:
```cpp
int x = 0;
int FLAG = false;

// Em uma Thread SecundÃ¡ria
x = 42;         // PASSO A
FLAG = true;    // PASSO B
```

---

## ğŸ”€ 1. A ReordenaÃ§Ã£o do Compilador e CPU (Out-Of-Order Execution)

Um programador esperanÃ§oso diz: "Vou ler a vÃ¡riavel na Thread Oposta (Main)... e quando `FLAG` for *true*, sei que `X` Ã© impreterivelmente *42* pois executei a linha acima primeiro na tela!"

**FALSO! MORTALMENTE FALSO!**

---

## ğŸ”€ 1. A ReordenaÃ§Ã£o do Compilador e CPU (Out-Of-Order Execution)

1. O **Compilador C++ (GCC -O3)** pode achar que o PASSO B Ã© irrelevante para o PASSO A (nÃ£o usam das mesmas mÃ©tricas) e *reordenar* por conta prÃ³pria o seu executÃ¡vel para gravar a FLAG e depois o 42 nas linhas do assembly.
2. O **CISC (Intel x86) Processador Superscalar Out-Of-Order** percebe que a posiÃ§Ã£o de `x` estava fria na Cache L3, mas a variÃ¡vel `FLAG` estava quente presa na L1D. Ele salva na FLAG imediatamente (*Store Buffers*), adiantando a etapa 2, antes da 1, para nÃ£o morrer de Ã³cio no Pipeline. E seu cÃ³digo multi-thread infarta com B chegando a ser lido remotamente como *TRUE* com A ainda em `0` (*zero*)!!

---

---

<!-- .element: class="fragment" -->
# Novo TÃ³pico
## ğŸš§ 2. O Memory Model (ConsistÃªncias e Barreiras)

---

## ğŸš§ 2. O Memory Model (ConsistÃªncias e Barreiras)

O C++11 emitiu formalmente o seu universal **Memory Model** definindo atravÃ©s da biblioteca `std::atomic` o que o Hardware tem permiÃ§Ãµes para *Adiantar* vs *Trancar*.

1. **Relaxed Consistensy** (`std::memory_order_relaxed`): A CPU Ã© dona, reordene como quiser em torno da sua vizinhanÃ§a na RAM, apenas aplique na thread isolada em seguranÃ§a. Performance brutal.
2. **Release / Acquire** (`std::memory_order_acquire / release`): O padrÃ£o para transferir fardos (como ler a Fila sem locks e sem medo da Out-Of-Order embaralhar *flags* finalizadoras de *Loop* C++ no hardware alheio do *Core 2).
3. **Sequential Consistency** (`std::memory_order_seq_cst`): O C++ por default invoca barreiras completas absolutas elÃ©tricas. ForÃ§a todas as cores (L1/L2) da CPU e do compilador a nÃ£o alterarem NADA a ordem que seu texto determinou. Seguro, mas castrador de velocidade em processadores ARM.

---

## ğŸš§ 2. O Memory Model (ConsistÃªncias e Barreiras)

---

---

<!-- .element: class="fragment" -->
# Novo TÃ³pico
## ğŸ§± 3. Memory Barriers (Fences) nas CPUs

---

## ğŸ§± 3. Memory Barriers (Fences) nas CPUs

Se nÃ£o tivessemos essa lei `std::atomic` no standard oficial do GCC, programÃ¡vamos via "Gambiarra Intrinseca" de Processador (Ex: Comando Assembler **MFENCE** ou **SFENCE** no Intel). Os Fences proÃ­bem categoricamente a travessia de saltos das sub-operaÃ§Ãµes em Assembly, estancando a execuÃ§Ã£o como um sinaleiro fechado.

---

## ğŸ§± 3. Memory Barriers (Fences) nas CPUs

> [!INFO]
> Ã‰ por isso que programar Software Infra-estrutural de Baixo NÃ­vel (Databases, Motores de Redes Socket, SO Kernel Driver) Ã© extremamente difÃ­cil: As reordenaÃ§Ãµes da CPU nunca acontecem quando vocÃª depura linha a linha na IDE (pois a paralela nÃ£o Ã© instigada). Elas sÃ³ geram *corrupÃ§Ãµes bizarras randÃ´micas 1x na vida e morrem meses na escura neblina de servidores reais operando 100 mil Requests por Minuto no DataCenter*. Onde a pressÃ£o elÃ¡stica exaure as Caches e expÃµe seus Bugs de Memory Models relaxados.

---

<!-- .element: class="fragment" -->
# Novo TÃ³pico
## ğŸš€ Resumo PrÃ¡tico

---

## ğŸš€ Resumo PrÃ¡tico

- Se duas "Threads" conversam atravÃ©s das mesmas variÃ¡veis limpas de C e nÃ£o possuam `std::mutex` da aula 10 as blindando, USE **`std::atomic<bool>`**. Do contrÃ¡rio vocÃª Ã© uma vÃ­tima da *Superscalar Out Of Order Intel Architecture Pipeline* (a reordenaÃ§Ã£o elÃ©trica).

---

## ğŸš€ Resumo PrÃ¡tico

Isso enterra as nuances sombrias das memÃ³rias RAM + Cache. Agora mergulhemos no escuro do "Lento Discovoador": Os Armazenamentos (AvanÃ§ar).

---