<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="p1">
    <a name="circuit" val="p1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(720,100)" to="(720,110)"/>
    <wire from="(1070,100)" to="(1070,310)"/>
    <wire from="(840,540)" to="(890,540)"/>
    <wire from="(900,200)" to="(900,210)"/>
    <wire from="(120,420)" to="(430,420)"/>
    <wire from="(770,110)" to="(770,500)"/>
    <wire from="(380,100)" to="(380,110)"/>
    <wire from="(760,150)" to="(760,240)"/>
    <wire from="(930,210)" to="(930,230)"/>
    <wire from="(700,680)" to="(700,700)"/>
    <wire from="(610,240)" to="(610,710)"/>
    <wire from="(890,560)" to="(910,560)"/>
    <wire from="(890,540)" to="(910,540)"/>
    <wire from="(1080,540)" to="(1090,540)"/>
    <wire from="(660,670)" to="(680,670)"/>
    <wire from="(840,540)" to="(840,710)"/>
    <wire from="(670,700)" to="(690,700)"/>
    <wire from="(690,520)" to="(710,520)"/>
    <wire from="(700,110)" to="(720,110)"/>
    <wire from="(700,700)" to="(730,700)"/>
    <wire from="(420,740)" to="(430,740)"/>
    <wire from="(430,90)" to="(440,90)"/>
    <wire from="(690,240)" to="(760,240)"/>
    <wire from="(370,730)" to="(380,730)"/>
    <wire from="(370,750)" to="(380,750)"/>
    <wire from="(160,600)" to="(170,600)"/>
    <wire from="(950,550)" to="(960,550)"/>
    <wire from="(950,190)" to="(960,190)"/>
    <wire from="(890,230)" to="(890,540)"/>
    <wire from="(670,110)" to="(680,110)"/>
    <wire from="(700,710)" to="(700,720)"/>
    <wire from="(670,700)" to="(670,710)"/>
    <wire from="(730,700)" to="(730,710)"/>
    <wire from="(720,110)" to="(770,110)"/>
    <wire from="(890,560)" to="(890,570)"/>
    <wire from="(130,150)" to="(760,150)"/>
    <wire from="(610,710)" to="(670,710)"/>
    <wire from="(660,670)" to="(660,700)"/>
    <wire from="(890,230)" to="(930,230)"/>
    <wire from="(730,710)" to="(840,710)"/>
    <wire from="(690,680)" to="(690,700)"/>
    <wire from="(690,220)" to="(690,240)"/>
    <wire from="(690,500)" to="(690,520)"/>
    <wire from="(900,200)" to="(920,200)"/>
    <wire from="(130,150)" to="(130,250)"/>
    <wire from="(700,710)" to="(730,710)"/>
    <wire from="(380,100)" to="(400,100)"/>
    <wire from="(720,100)" to="(1070,100)"/>
    <wire from="(430,420)" to="(430,720)"/>
    <wire from="(110,250)" to="(130,250)"/>
    <wire from="(390,80)" to="(400,80)"/>
    <wire from="(430,720)" to="(700,720)"/>
    <wire from="(610,240)" to="(690,240)"/>
    <wire from="(690,500)" to="(770,500)"/>
    <wire from="(910,180)" to="(920,180)"/>
    <wire from="(670,660)" to="(680,660)"/>
    <wire from="(670,200)" to="(680,200)"/>
    <wire from="(710,200)" to="(720,200)"/>
    <wire from="(1070,310)" to="(1090,310)"/>
    <wire from="(710,660)" to="(720,660)"/>
    <wire from="(730,520)" to="(740,520)"/>
    <comp lib="0" loc="(160,600)" name="Pin">
      <a name="width" val="32"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(740,520)" name="Tunnel">
      <a name="label" val="N114"/>
    </comp>
    <comp lib="0" loc="(170,600)" name="Tunnel">
      <a name="width" val="32"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(910,180)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="N81-112"/>
    </comp>
    <comp lib="0" loc="(1090,540)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="z"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="7" loc="(700,110)" name="Logical NOT Gate">
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(670,660)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="6"/>
      <a name="label" val="N43-48"/>
    </comp>
    <comp lib="0" loc="(380,110)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="XReg"/>
      <a name="bitSpecs" val="N49,N50,N51,N52,N53,N54,N55,N56,N57,N58,N59,N60,N61,N62,N63,N64,N65,N66,N67,N68,N69,N70,N71,N72,N73,N74,N75,N76,N77,N78,N79,N80"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(120,420)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="start"/>
    </comp>
    <comp lib="0" loc="(890,570)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N114"/>
    </comp>
    <comp lib="7" loc="(730,520)" name="Logical NOT Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="2" loc="(950,190)" name="Multiplexer">
      <a name="width" val="32"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(370,730)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="6"/>
      <a name="label" val="z"/>
    </comp>
    <comp lib="0" loc="(670,200)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="N115-146"/>
    </comp>
    <comp lib="0" loc="(1090,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="rdy"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(430,740)" name="Tunnel">
      <a name="width" val="6"/>
      <a name="label" val="N43-48"/>
    </comp>
    <comp lib="7" loc="(950,550)" name="Logical OR Gate">
      <a name="width" val="1"/>
    </comp>
    <comp lib="3" loc="(420,740)" name="Adder">
      <a name="width" val="6"/>
    </comp>
    <comp lib="0" loc="(440,90)" name="Tunnel">
      <a name="width" val="32"/>
      <a name="label" val="N81-112"/>
    </comp>
    <comp lib="0" loc="(960,550)" name="Tunnel">
      <a name="label" val="N113"/>
    </comp>
    <comp lib="1" loc="(430,90)" name="AND Gate">
      <a name="width" val="32"/>
      <a name="label" val="and_4"/>
    </comp>
    <comp lib="0" loc="(960,190)" name="Tunnel">
      <a name="width" val="32"/>
      <a name="label" val="N115-146"/>
    </comp>
    <comp lib="0" loc="(370,750)" name="Constant">
      <a name="width" val="6"/>
    </comp>
    <comp lib="0" loc="(1080,540)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="6"/>
      <a name="label" val="z"/>
    </comp>
    <comp lib="0" loc="(900,210)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(110,250)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(720,660)" name="Tunnel">
      <a name="width" val="6"/>
      <a name="label" val="z"/>
    </comp>
    <comp lib="0" loc="(670,110)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="XReg"/>
      <a name="bitSpecs" val="N49,N50,N51,N52,N53,N54,N55,N56,N57,N58,N59,N60,N61,N62,N63,N64,N65,N66,N67,N68,N69,N70,N71,N72,N73,N74,N75,N76,N77,N78,N79,N80"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="4" loc="(710,660)" name="Register">
      <a name="width" val="6"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="auto_19"/>
      <a name="resetType" val="syncReset"/>
    </comp>
    <comp lib="4" loc="(710,200)" name="Register">
      <a name="width" val="32"/>
      <a name="trigger" val="falling"/>
      <a name="label" val="procdff_17"/>
      <a name="resetType" val="noReset"/>
      <a name="regHasEnable" val="false"/>
    </comp>
    <comp lib="0" loc="(720,200)" name="BitLabeledTunnel">
      <a name="width" val="32"/>
      <a name="label" val="XReg"/>
      <a name="bitSpecs" val="N49,N50,N51,N52,N53,N54,N55,N56,N57,N58,N59,N60,N61,N62,N63,N64,N65,N66,N67,N68,N69,N70,N71,N72,N73,N74,N75,N76,N77,N78,N79,N80"/>
    </comp>
    <comp lib="0" loc="(390,80)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="1'b0;XReg:49-79"/>
      <a name="bitSpecs" val="0,N49,N50,N51,N52,N53,N54,N55,N56,N57,N58,N59,N60,N61,N62,N63,N64,N65,N66,N67,N68,N69,N70,N71,N72,N73,N74,N75,N76,N77,N78,N79"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(660,700)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="N113"/>
    </comp>
  </circuit>
</project>
