{
  "module_name": "qcom,gcc-sc8280xp.h",
  "hash_id": "7d6acfc6616aac0413ae64219a2e3461c42a66b847bd7356dfb0c10238ecb6e9",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/clock/qcom,gcc-sc8280xp.h",
  "human_readable_source": " \n \n\n#ifndef _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H\n#define _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H\n\n \n#define GCC_GPLL0\t\t\t\t\t0\n#define GCC_GPLL0_OUT_EVEN\t\t\t\t1\n#define GCC_GPLL2\t\t\t\t\t2\n#define GCC_GPLL4\t\t\t\t\t3\n#define GCC_GPLL7\t\t\t\t\t4\n#define GCC_GPLL8\t\t\t\t\t5\n#define GCC_GPLL9\t\t\t\t\t6\n#define GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CLK\t\t7\n#define GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CLK\t\t8\n#define GCC_AGGRE_NOC_PCIE_4_AXI_CLK\t\t\t9\n#define GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CLK\t\t10\n#define GCC_AGGRE_UFS_CARD_AXI_CLK\t\t\t11\n#define GCC_AGGRE_UFS_PHY_AXI_CLK\t\t\t12\n#define GCC_AGGRE_USB3_MP_AXI_CLK\t\t\t13\n#define GCC_AGGRE_USB3_PRIM_AXI_CLK\t\t\t14\n#define GCC_AGGRE_USB3_SEC_AXI_CLK\t\t\t15\n#define GCC_AGGRE_USB4_1_AXI_CLK\t\t\t16\n#define GCC_AGGRE_USB4_AXI_CLK\t\t\t\t17\n#define GCC_AGGRE_USB_NOC_AXI_CLK\t\t\t18\n#define GCC_AGGRE_USB_NOC_NORTH_AXI_CLK\t\t\t19\n#define GCC_AGGRE_USB_NOC_SOUTH_AXI_CLK\t\t\t20\n#define GCC_AHB2PHY0_CLK\t\t\t\t21\n#define GCC_AHB2PHY2_CLK\t\t\t\t22\n#define GCC_BOOT_ROM_AHB_CLK\t\t\t\t23\n#define GCC_CAMERA_AHB_CLK\t\t\t\t24\n#define GCC_CAMERA_HF_AXI_CLK\t\t\t\t25\n#define GCC_CAMERA_SF_AXI_CLK\t\t\t\t26\n#define GCC_CAMERA_THROTTLE_NRT_AXI_CLK\t\t\t27\n#define GCC_CAMERA_THROTTLE_RT_AXI_CLK\t\t\t28\n#define GCC_CAMERA_THROTTLE_XO_CLK\t\t\t29\n#define GCC_CAMERA_XO_CLK\t\t\t\t30\n#define GCC_CFG_NOC_USB3_MP_AXI_CLK\t\t\t31\n#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK\t\t\t32\n#define GCC_CFG_NOC_USB3_SEC_AXI_CLK\t\t\t33\n#define GCC_CNOC_PCIE0_TUNNEL_CLK\t\t\t34\n#define GCC_CNOC_PCIE1_TUNNEL_CLK\t\t\t35\n#define GCC_CNOC_PCIE4_QX_CLK\t\t\t\t36\n#define GCC_DDRSS_GPU_AXI_CLK\t\t\t\t37\n#define GCC_DDRSS_PCIE_SF_TBU_CLK\t\t\t38\n#define GCC_DISP1_AHB_CLK\t\t\t\t39\n#define GCC_DISP1_HF_AXI_CLK\t\t\t\t40\n#define GCC_DISP1_SF_AXI_CLK\t\t\t\t41\n#define GCC_DISP1_THROTTLE_NRT_AXI_CLK\t\t\t42\n#define GCC_DISP1_THROTTLE_RT_AXI_CLK\t\t\t43\n#define GCC_DISP1_XO_CLK\t\t\t\t44\n#define GCC_DISP_AHB_CLK\t\t\t\t45\n#define GCC_DISP_HF_AXI_CLK\t\t\t\t46\n#define GCC_DISP_SF_AXI_CLK\t\t\t\t47\n#define GCC_DISP_THROTTLE_NRT_AXI_CLK\t\t\t48\n#define GCC_DISP_THROTTLE_RT_AXI_CLK\t\t\t49\n#define GCC_DISP_XO_CLK\t\t\t\t\t50\n#define GCC_EMAC0_AXI_CLK\t\t\t\t51\n#define GCC_EMAC0_PTP_CLK\t\t\t\t52\n#define GCC_EMAC0_PTP_CLK_SRC\t\t\t\t53\n#define GCC_EMAC0_RGMII_CLK\t\t\t\t54\n#define GCC_EMAC0_RGMII_CLK_SRC\t\t\t\t55\n#define GCC_EMAC0_SLV_AHB_CLK\t\t\t\t56\n#define GCC_EMAC1_AXI_CLK\t\t\t\t57\n#define GCC_EMAC1_PTP_CLK\t\t\t\t58\n#define GCC_EMAC1_PTP_CLK_SRC\t\t\t\t59\n#define GCC_EMAC1_RGMII_CLK\t\t\t\t60\n#define GCC_EMAC1_RGMII_CLK_SRC\t\t\t\t61\n#define GCC_EMAC1_SLV_AHB_CLK\t\t\t\t62\n#define GCC_GP1_CLK\t\t\t\t\t63\n#define GCC_GP1_CLK_SRC\t\t\t\t\t64\n#define GCC_GP2_CLK\t\t\t\t\t65\n#define GCC_GP2_CLK_SRC\t\t\t\t\t66\n#define GCC_GP3_CLK\t\t\t\t\t67\n#define GCC_GP3_CLK_SRC\t\t\t\t\t68\n#define GCC_GP4_CLK\t\t\t\t\t69\n#define GCC_GP4_CLK_SRC\t\t\t\t\t70\n#define GCC_GP5_CLK\t\t\t\t\t71\n#define GCC_GP5_CLK_SRC\t\t\t\t\t72\n#define GCC_GPU_CFG_AHB_CLK\t\t\t\t73\n#define GCC_GPU_GPLL0_CLK_SRC\t\t\t\t74\n#define GCC_GPU_GPLL0_DIV_CLK_SRC\t\t\t75\n#define GCC_GPU_IREF_EN\t\t\t\t\t76\n#define GCC_GPU_MEMNOC_GFX_CLK\t\t\t\t77\n#define GCC_GPU_SNOC_DVM_GFX_CLK\t\t\t78\n#define GCC_GPU_TCU_THROTTLE_AHB_CLK\t\t\t79\n#define GCC_GPU_TCU_THROTTLE_CLK\t\t\t80\n#define GCC_PCIE0_PHY_RCHNG_CLK\t\t\t\t81\n#define GCC_PCIE1_PHY_RCHNG_CLK\t\t\t\t82\n#define GCC_PCIE2A_PHY_RCHNG_CLK\t\t\t83\n#define GCC_PCIE2B_PHY_RCHNG_CLK\t\t\t84\n#define GCC_PCIE3A_PHY_RCHNG_CLK\t\t\t85\n#define GCC_PCIE3B_PHY_RCHNG_CLK\t\t\t86\n#define GCC_PCIE4_PHY_RCHNG_CLK\t\t\t\t87\n#define GCC_PCIE_0_AUX_CLK\t\t\t\t88\n#define GCC_PCIE_0_AUX_CLK_SRC\t\t\t\t89\n#define GCC_PCIE_0_CFG_AHB_CLK\t\t\t\t90\n#define GCC_PCIE_0_MSTR_AXI_CLK\t\t\t\t91\n#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC\t\t\t92\n#define GCC_PCIE_0_PIPE_CLK\t\t\t\t93\n#define GCC_PCIE_0_SLV_AXI_CLK\t\t\t\t94\n#define GCC_PCIE_0_SLV_Q2A_AXI_CLK\t\t\t95\n#define GCC_PCIE_1_AUX_CLK\t\t\t\t96\n#define GCC_PCIE_1_AUX_CLK_SRC\t\t\t\t97\n#define GCC_PCIE_1_CFG_AHB_CLK\t\t\t\t98\n#define GCC_PCIE_1_MSTR_AXI_CLK\t\t\t\t99\n#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC\t\t\t100\n#define GCC_PCIE_1_PIPE_CLK\t\t\t\t101\n#define GCC_PCIE_1_SLV_AXI_CLK\t\t\t\t102\n#define GCC_PCIE_1_SLV_Q2A_AXI_CLK\t\t\t103\n#define GCC_PCIE_2A2B_CLKREF_CLK\t\t\t104\n#define GCC_PCIE_2A_AUX_CLK\t\t\t\t105\n#define GCC_PCIE_2A_AUX_CLK_SRC\t\t\t\t106\n#define GCC_PCIE_2A_CFG_AHB_CLK\t\t\t\t107\n#define GCC_PCIE_2A_MSTR_AXI_CLK\t\t\t108\n#define GCC_PCIE_2A_PHY_RCHNG_CLK_SRC\t\t\t109\n#define GCC_PCIE_2A_PIPE_CLK\t\t\t\t110\n#define GCC_PCIE_2A_PIPE_CLK_SRC\t\t\t111\n#define GCC_PCIE_2A_PIPE_DIV_CLK_SRC\t\t\t112\n#define GCC_PCIE_2A_PIPEDIV2_CLK\t\t\t113\n#define GCC_PCIE_2A_SLV_AXI_CLK\t\t\t\t114\n#define GCC_PCIE_2A_SLV_Q2A_AXI_CLK\t\t\t115\n#define GCC_PCIE_2B_AUX_CLK\t\t\t\t116\n#define GCC_PCIE_2B_AUX_CLK_SRC\t\t\t\t117\n#define GCC_PCIE_2B_CFG_AHB_CLK\t\t\t\t118\n#define GCC_PCIE_2B_MSTR_AXI_CLK\t\t\t119\n#define GCC_PCIE_2B_PHY_RCHNG_CLK_SRC\t\t\t120\n#define GCC_PCIE_2B_PIPE_CLK\t\t\t\t121\n#define GCC_PCIE_2B_PIPE_CLK_SRC\t\t\t122\n#define GCC_PCIE_2B_PIPE_DIV_CLK_SRC\t\t\t123\n#define GCC_PCIE_2B_PIPEDIV2_CLK\t\t\t124\n#define GCC_PCIE_2B_SLV_AXI_CLK\t\t\t\t125\n#define GCC_PCIE_2B_SLV_Q2A_AXI_CLK\t\t\t126\n#define GCC_PCIE_3A3B_CLKREF_CLK\t\t\t127\n#define GCC_PCIE_3A_AUX_CLK\t\t\t\t128\n#define GCC_PCIE_3A_AUX_CLK_SRC\t\t\t\t129\n#define GCC_PCIE_3A_CFG_AHB_CLK\t\t\t\t130\n#define GCC_PCIE_3A_MSTR_AXI_CLK\t\t\t131\n#define GCC_PCIE_3A_PHY_RCHNG_CLK_SRC\t\t\t132\n#define GCC_PCIE_3A_PIPE_CLK\t\t\t\t133\n#define GCC_PCIE_3A_PIPE_CLK_SRC\t\t\t134\n#define GCC_PCIE_3A_PIPE_DIV_CLK_SRC\t\t\t135\n#define GCC_PCIE_3A_PIPEDIV2_CLK\t\t\t136\n#define GCC_PCIE_3A_SLV_AXI_CLK\t\t\t\t137\n#define GCC_PCIE_3A_SLV_Q2A_AXI_CLK\t\t\t138\n#define GCC_PCIE_3B_AUX_CLK\t\t\t\t139\n#define GCC_PCIE_3B_AUX_CLK_SRC\t\t\t\t140\n#define GCC_PCIE_3B_CFG_AHB_CLK\t\t\t\t141\n#define GCC_PCIE_3B_MSTR_AXI_CLK\t\t\t142\n#define GCC_PCIE_3B_PHY_RCHNG_CLK_SRC\t\t\t143\n#define GCC_PCIE_3B_PIPE_CLK\t\t\t\t144\n#define GCC_PCIE_3B_PIPE_CLK_SRC\t\t\t145\n#define GCC_PCIE_3B_PIPE_DIV_CLK_SRC\t\t\t146\n#define GCC_PCIE_3B_PIPEDIV2_CLK\t\t\t147\n#define GCC_PCIE_3B_SLV_AXI_CLK\t\t\t\t148\n#define GCC_PCIE_3B_SLV_Q2A_AXI_CLK\t\t\t149\n#define GCC_PCIE_4_AUX_CLK\t\t\t\t150\n#define GCC_PCIE_4_AUX_CLK_SRC\t\t\t\t151\n#define GCC_PCIE_4_CFG_AHB_CLK\t\t\t\t152\n#define GCC_PCIE_4_CLKREF_CLK\t\t\t\t153\n#define GCC_PCIE_4_MSTR_AXI_CLK\t\t\t\t154\n#define GCC_PCIE_4_PHY_RCHNG_CLK_SRC\t\t\t155\n#define GCC_PCIE_4_PIPE_CLK\t\t\t\t156\n#define GCC_PCIE_4_PIPE_CLK_SRC\t\t\t\t157\n#define GCC_PCIE_4_PIPE_DIV_CLK_SRC\t\t\t158\n#define GCC_PCIE_4_PIPEDIV2_CLK\t\t\t\t159\n#define GCC_PCIE_4_SLV_AXI_CLK\t\t\t\t160\n#define GCC_PCIE_4_SLV_Q2A_AXI_CLK\t\t\t161\n#define GCC_PCIE_RSCC_AHB_CLK\t\t\t\t162\n#define GCC_PCIE_RSCC_XO_CLK\t\t\t\t163\n#define GCC_PCIE_RSCC_XO_CLK_SRC\t\t\t164\n#define GCC_PCIE_THROTTLE_CFG_CLK\t\t\t165\n#define GCC_PDM2_CLK\t\t\t\t\t166\n#define GCC_PDM2_CLK_SRC\t\t\t\t167\n#define GCC_PDM_AHB_CLK\t\t\t\t\t168\n#define GCC_PDM_XO4_CLK\t\t\t\t\t169\n#define GCC_QMIP_CAMERA_NRT_AHB_CLK\t\t\t170\n#define GCC_QMIP_CAMERA_RT_AHB_CLK\t\t\t171\n#define GCC_QMIP_DISP1_AHB_CLK\t\t\t\t172\n#define GCC_QMIP_DISP1_ROT_AHB_CLK\t\t\t173\n#define GCC_QMIP_DISP_AHB_CLK\t\t\t\t174\n#define GCC_QMIP_DISP_ROT_AHB_CLK\t\t\t175\n#define GCC_QMIP_VIDEO_CVP_AHB_CLK\t\t\t176\n#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK\t\t\t177\n#define GCC_QUPV3_WRAP0_CORE_2X_CLK\t\t\t178\n#define GCC_QUPV3_WRAP0_CORE_CLK\t\t\t179\n#define GCC_QUPV3_WRAP0_QSPI0_CLK\t\t\t180\n#define GCC_QUPV3_WRAP0_S0_CLK\t\t\t\t181\n#define GCC_QUPV3_WRAP0_S0_CLK_SRC\t\t\t182\n#define GCC_QUPV3_WRAP0_S1_CLK\t\t\t\t183\n#define GCC_QUPV3_WRAP0_S1_CLK_SRC\t\t\t184\n#define GCC_QUPV3_WRAP0_S2_CLK\t\t\t\t185\n#define GCC_QUPV3_WRAP0_S2_CLK_SRC\t\t\t186\n#define GCC_QUPV3_WRAP0_S3_CLK\t\t\t\t187\n#define GCC_QUPV3_WRAP0_S3_CLK_SRC\t\t\t188\n#define GCC_QUPV3_WRAP0_S4_CLK\t\t\t\t189\n#define GCC_QUPV3_WRAP0_S4_CLK_SRC\t\t\t190\n#define GCC_QUPV3_WRAP0_S4_DIV_CLK_SRC\t\t\t191\n#define GCC_QUPV3_WRAP0_S5_CLK\t\t\t\t192\n#define GCC_QUPV3_WRAP0_S5_CLK_SRC\t\t\t193\n#define GCC_QUPV3_WRAP0_S6_CLK\t\t\t\t194\n#define GCC_QUPV3_WRAP0_S6_CLK_SRC\t\t\t195\n#define GCC_QUPV3_WRAP0_S7_CLK\t\t\t\t196\n#define GCC_QUPV3_WRAP0_S7_CLK_SRC\t\t\t197\n#define GCC_QUPV3_WRAP1_CORE_2X_CLK\t\t\t198\n#define GCC_QUPV3_WRAP1_CORE_CLK\t\t\t199\n#define GCC_QUPV3_WRAP1_QSPI0_CLK\t\t\t200\n#define GCC_QUPV3_WRAP1_S0_CLK\t\t\t\t201\n#define GCC_QUPV3_WRAP1_S0_CLK_SRC\t\t\t202\n#define GCC_QUPV3_WRAP1_S1_CLK\t\t\t\t203\n#define GCC_QUPV3_WRAP1_S1_CLK_SRC\t\t\t204\n#define GCC_QUPV3_WRAP1_S2_CLK\t\t\t\t205\n#define GCC_QUPV3_WRAP1_S2_CLK_SRC\t\t\t206\n#define GCC_QUPV3_WRAP1_S3_CLK\t\t\t\t207\n#define GCC_QUPV3_WRAP1_S3_CLK_SRC\t\t\t208\n#define GCC_QUPV3_WRAP1_S4_CLK\t\t\t\t209\n#define GCC_QUPV3_WRAP1_S4_CLK_SRC\t\t\t210\n#define GCC_QUPV3_WRAP1_S4_DIV_CLK_SRC\t\t\t211\n#define GCC_QUPV3_WRAP1_S5_CLK\t\t\t\t212\n#define GCC_QUPV3_WRAP1_S5_CLK_SRC\t\t\t213\n#define GCC_QUPV3_WRAP1_S6_CLK\t\t\t\t214\n#define GCC_QUPV3_WRAP1_S6_CLK_SRC\t\t\t215\n#define GCC_QUPV3_WRAP1_S7_CLK\t\t\t\t216\n#define GCC_QUPV3_WRAP1_S7_CLK_SRC\t\t\t217\n#define GCC_QUPV3_WRAP2_CORE_2X_CLK\t\t\t218\n#define GCC_QUPV3_WRAP2_CORE_CLK\t\t\t219\n#define GCC_QUPV3_WRAP2_QSPI0_CLK\t\t\t220\n#define GCC_QUPV3_WRAP2_S0_CLK\t\t\t\t221\n#define GCC_QUPV3_WRAP2_S0_CLK_SRC\t\t\t222\n#define GCC_QUPV3_WRAP2_S1_CLK\t\t\t\t223\n#define GCC_QUPV3_WRAP2_S1_CLK_SRC\t\t\t224\n#define GCC_QUPV3_WRAP2_S2_CLK\t\t\t\t225\n#define GCC_QUPV3_WRAP2_S2_CLK_SRC\t\t\t226\n#define GCC_QUPV3_WRAP2_S3_CLK\t\t\t\t227\n#define GCC_QUPV3_WRAP2_S3_CLK_SRC\t\t\t228\n#define GCC_QUPV3_WRAP2_S4_CLK\t\t\t\t229\n#define GCC_QUPV3_WRAP2_S4_CLK_SRC\t\t\t230\n#define GCC_QUPV3_WRAP2_S4_DIV_CLK_SRC\t\t\t231\n#define GCC_QUPV3_WRAP2_S5_CLK\t\t\t\t232\n#define GCC_QUPV3_WRAP2_S5_CLK_SRC\t\t\t233\n#define GCC_QUPV3_WRAP2_S6_CLK\t\t\t\t234\n#define GCC_QUPV3_WRAP2_S6_CLK_SRC\t\t\t235\n#define GCC_QUPV3_WRAP2_S7_CLK\t\t\t\t236\n#define GCC_QUPV3_WRAP2_S7_CLK_SRC\t\t\t237\n#define GCC_QUPV3_WRAP_0_M_AHB_CLK\t\t\t238\n#define GCC_QUPV3_WRAP_0_S_AHB_CLK\t\t\t239\n#define GCC_QUPV3_WRAP_1_M_AHB_CLK\t\t\t240\n#define GCC_QUPV3_WRAP_1_S_AHB_CLK\t\t\t241\n#define GCC_QUPV3_WRAP_2_M_AHB_CLK\t\t\t242\n#define GCC_QUPV3_WRAP_2_S_AHB_CLK\t\t\t243\n#define GCC_SDCC2_AHB_CLK\t\t\t\t244\n#define GCC_SDCC2_APPS_CLK\t\t\t\t245\n#define GCC_SDCC2_APPS_CLK_SRC\t\t\t\t246\n#define GCC_SDCC4_AHB_CLK\t\t\t\t247\n#define GCC_SDCC4_APPS_CLK\t\t\t\t248\n#define GCC_SDCC4_APPS_CLK_SRC\t\t\t\t249\n#define GCC_SYS_NOC_USB_AXI_CLK\t\t\t\t250\n#define GCC_UFS_1_CARD_CLKREF_CLK\t\t\t251\n#define GCC_UFS_CARD_AHB_CLK\t\t\t\t252\n#define GCC_UFS_CARD_AXI_CLK\t\t\t\t253\n#define GCC_UFS_CARD_AXI_CLK_SRC\t\t\t254\n#define GCC_UFS_CARD_CLKREF_CLK\t\t\t\t255\n#define GCC_UFS_CARD_ICE_CORE_CLK\t\t\t256\n#define GCC_UFS_CARD_ICE_CORE_CLK_SRC\t\t\t257\n#define GCC_UFS_CARD_PHY_AUX_CLK\t\t\t258\n#define GCC_UFS_CARD_PHY_AUX_CLK_SRC\t\t\t259\n#define GCC_UFS_CARD_RX_SYMBOL_0_CLK\t\t\t260\n#define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC\t\t261\n#define GCC_UFS_CARD_RX_SYMBOL_1_CLK\t\t\t262\n#define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC\t\t263\n#define GCC_UFS_CARD_TX_SYMBOL_0_CLK\t\t\t264\n#define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC\t\t265\n#define GCC_UFS_CARD_UNIPRO_CORE_CLK\t\t\t266\n#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC\t\t267\n#define GCC_UFS_PHY_AHB_CLK\t\t\t\t268\n#define GCC_UFS_PHY_AXI_CLK\t\t\t\t269\n#define GCC_UFS_PHY_AXI_CLK_SRC\t\t\t\t270\n#define GCC_UFS_PHY_ICE_CORE_CLK\t\t\t271\n#define GCC_UFS_PHY_ICE_CORE_CLK_SRC\t\t\t272\n#define GCC_UFS_PHY_PHY_AUX_CLK\t\t\t\t273\n#define GCC_UFS_PHY_PHY_AUX_CLK_SRC\t\t\t274\n#define GCC_UFS_PHY_RX_SYMBOL_0_CLK\t\t\t275\n#define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC\t\t\t276\n#define GCC_UFS_PHY_RX_SYMBOL_1_CLK\t\t\t277\n#define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC\t\t\t278\n#define GCC_UFS_PHY_TX_SYMBOL_0_CLK\t\t\t279\n#define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC\t\t\t280\n#define GCC_UFS_PHY_UNIPRO_CORE_CLK\t\t\t281\n#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC\t\t\t282\n#define GCC_UFS_REF_CLKREF_CLK\t\t\t\t283\n#define GCC_USB2_HS0_CLKREF_CLK\t\t\t\t284\n#define GCC_USB2_HS1_CLKREF_CLK\t\t\t\t285\n#define GCC_USB2_HS2_CLKREF_CLK\t\t\t\t286\n#define GCC_USB2_HS3_CLKREF_CLK\t\t\t\t287\n#define GCC_USB30_MP_MASTER_CLK\t\t\t\t288\n#define GCC_USB30_MP_MASTER_CLK_SRC\t\t\t289\n#define GCC_USB30_MP_MOCK_UTMI_CLK\t\t\t290\n#define GCC_USB30_MP_MOCK_UTMI_CLK_SRC\t\t\t291\n#define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC\t\t292\n#define GCC_USB30_MP_SLEEP_CLK\t\t\t\t293\n#define GCC_USB30_PRIM_MASTER_CLK\t\t\t294\n#define GCC_USB30_PRIM_MASTER_CLK_SRC\t\t\t295\n#define GCC_USB30_PRIM_MOCK_UTMI_CLK\t\t\t296\n#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC\t\t297\n#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC\t298\n#define GCC_USB30_PRIM_SLEEP_CLK\t\t\t299\n#define GCC_USB30_SEC_MASTER_CLK\t\t\t300\n#define GCC_USB30_SEC_MASTER_CLK_SRC\t\t\t301\n#define GCC_USB30_SEC_MOCK_UTMI_CLK\t\t\t302\n#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC\t\t\t303\n#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC\t\t304\n#define GCC_USB30_SEC_SLEEP_CLK\t\t\t\t305\n#define GCC_USB34_PRIM_PHY_PIPE_CLK_SRC\t\t\t306\n#define GCC_USB34_SEC_PHY_PIPE_CLK_SRC\t\t\t307\n#define GCC_USB3_MP0_CLKREF_CLK\t\t\t\t308\n#define GCC_USB3_MP1_CLKREF_CLK\t\t\t\t309\n#define GCC_USB3_MP_PHY_AUX_CLK\t\t\t\t310\n#define GCC_USB3_MP_PHY_AUX_CLK_SRC\t\t\t311\n#define GCC_USB3_MP_PHY_COM_AUX_CLK\t\t\t312\n#define GCC_USB3_MP_PHY_PIPE_0_CLK\t\t\t313\n#define GCC_USB3_MP_PHY_PIPE_0_CLK_SRC\t\t\t314\n#define GCC_USB3_MP_PHY_PIPE_1_CLK\t\t\t315\n#define GCC_USB3_MP_PHY_PIPE_1_CLK_SRC\t\t\t316\n#define GCC_USB3_PRIM_PHY_AUX_CLK\t\t\t317\n#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC\t\t\t318\n#define GCC_USB3_PRIM_PHY_COM_AUX_CLK\t\t\t319\n#define GCC_USB3_PRIM_PHY_PIPE_CLK\t\t\t320\n#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC\t\t\t321\n#define GCC_USB3_SEC_PHY_AUX_CLK\t\t\t322\n#define GCC_USB3_SEC_PHY_AUX_CLK_SRC\t\t\t323\n#define GCC_USB3_SEC_PHY_COM_AUX_CLK\t\t\t324\n#define GCC_USB3_SEC_PHY_PIPE_CLK\t\t\t325\n#define GCC_USB3_SEC_PHY_PIPE_CLK_SRC\t\t\t326\n#define GCC_USB4_1_CFG_AHB_CLK\t\t\t\t327\n#define GCC_USB4_1_DP_CLK\t\t\t\t328\n#define GCC_USB4_1_MASTER_CLK\t\t\t\t329\n#define GCC_USB4_1_MASTER_CLK_SRC\t\t\t330\n#define GCC_USB4_1_PHY_DP_CLK_SRC\t\t\t331\n#define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK\t\t\t332\n#define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC\t\t333\n#define GCC_USB4_1_PHY_PCIE_PIPE_CLK\t\t\t334\n#define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC\t\t335\n#define GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC\t\t336\n#define GCC_USB4_1_PHY_PCIE_PIPEGMUX_CLK_SRC\t\t337\n#define GCC_USB4_1_PHY_RX0_CLK\t\t\t\t338\n#define GCC_USB4_1_PHY_RX0_CLK_SRC\t\t\t339\n#define GCC_USB4_1_PHY_RX1_CLK\t\t\t\t340\n#define GCC_USB4_1_PHY_RX1_CLK_SRC\t\t\t341\n#define GCC_USB4_1_PHY_SYS_CLK_SRC\t\t\t342\n#define GCC_USB4_1_PHY_USB_PIPE_CLK\t\t\t343\n#define GCC_USB4_1_SB_IF_CLK\t\t\t\t344\n#define GCC_USB4_1_SB_IF_CLK_SRC\t\t\t345\n#define GCC_USB4_1_SYS_CLK\t\t\t\t346\n#define GCC_USB4_1_TMU_CLK\t\t\t\t347\n#define GCC_USB4_1_TMU_CLK_SRC\t\t\t\t348\n#define GCC_USB4_CFG_AHB_CLK\t\t\t\t349\n#define GCC_USB4_CLKREF_CLK\t\t\t\t350\n#define GCC_USB4_DP_CLK\t\t\t\t\t351\n#define GCC_USB4_EUD_CLKREF_CLK\t\t\t\t352\n#define GCC_USB4_MASTER_CLK\t\t\t\t353\n#define GCC_USB4_MASTER_CLK_SRC\t\t\t\t354\n#define GCC_USB4_PHY_DP_CLK_SRC\t\t\t\t355\n#define GCC_USB4_PHY_P2RR2P_PIPE_CLK\t\t\t356\n#define GCC_USB4_PHY_P2RR2P_PIPE_CLK_SRC\t\t357\n#define GCC_USB4_PHY_PCIE_PIPE_CLK\t\t\t358\n#define GCC_USB4_PHY_PCIE_PIPE_CLK_SRC\t\t\t359\n#define GCC_USB4_PHY_PCIE_PIPE_MUX_CLK_SRC\t\t360\n#define GCC_USB4_PHY_PCIE_PIPEGMUX_CLK_SRC\t\t361\n#define GCC_USB4_PHY_RX0_CLK\t\t\t\t362\n#define GCC_USB4_PHY_RX0_CLK_SRC\t\t\t363\n#define GCC_USB4_PHY_RX1_CLK\t\t\t\t364\n#define GCC_USB4_PHY_RX1_CLK_SRC\t\t\t365\n#define GCC_USB4_PHY_SYS_CLK_SRC\t\t\t366\n#define GCC_USB4_PHY_USB_PIPE_CLK\t\t\t367\n#define GCC_USB4_SB_IF_CLK\t\t\t\t368\n#define GCC_USB4_SB_IF_CLK_SRC\t\t\t\t369\n#define GCC_USB4_SYS_CLK\t\t\t\t370\n#define GCC_USB4_TMU_CLK\t\t\t\t371\n#define GCC_USB4_TMU_CLK_SRC\t\t\t\t372\n#define GCC_VIDEO_AHB_CLK\t\t\t\t373\n#define GCC_VIDEO_AXI0_CLK\t\t\t\t374\n#define GCC_VIDEO_AXI1_CLK\t\t\t\t375\n#define GCC_VIDEO_CVP_THROTTLE_CLK\t\t\t376\n#define GCC_VIDEO_VCODEC_THROTTLE_CLK\t\t\t377\n#define GCC_VIDEO_XO_CLK\t\t\t\t378\n#define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK\t\t379\n#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK\t\t380\n#define GCC_UFS_CARD_AXI_HW_CTL_CLK\t\t\t381\n#define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK\t\t382\n#define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK\t\t\t383\n#define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK\t\t384\n#define GCC_UFS_PHY_AXI_HW_CTL_CLK\t\t\t385\n#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK\t\t\t386\n#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK\t\t\t387\n#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK\t\t388\n\n \n#define GCC_EMAC0_BCR\t\t\t\t\t0\n#define GCC_EMAC1_BCR\t\t\t\t\t1\n#define GCC_PCIE_0_LINK_DOWN_BCR\t\t\t2\n#define GCC_PCIE_0_NOCSR_COM_PHY_BCR\t\t\t3\n#define GCC_PCIE_0_PHY_BCR\t\t\t\t4\n#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR\t\t5\n#define GCC_PCIE_0_TUNNEL_BCR\t\t\t\t6\n#define GCC_PCIE_1_LINK_DOWN_BCR\t\t\t7\n#define GCC_PCIE_1_NOCSR_COM_PHY_BCR\t\t\t8\n#define GCC_PCIE_1_PHY_BCR\t\t\t\t9\n#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR\t\t10\n#define GCC_PCIE_1_TUNNEL_BCR\t\t\t\t11\n#define GCC_PCIE_2A_BCR\t\t\t\t\t12\n#define GCC_PCIE_2A_LINK_DOWN_BCR\t\t\t13\n#define GCC_PCIE_2A_NOCSR_COM_PHY_BCR\t\t\t14\n#define GCC_PCIE_2A_PHY_BCR\t\t\t\t15\n#define GCC_PCIE_2A_PHY_NOCSR_COM_PHY_BCR\t\t16\n#define GCC_PCIE_2B_BCR\t\t\t\t\t17\n#define GCC_PCIE_2B_LINK_DOWN_BCR\t\t\t18\n#define GCC_PCIE_2B_NOCSR_COM_PHY_BCR\t\t\t19\n#define GCC_PCIE_2B_PHY_BCR\t\t\t\t20\n#define GCC_PCIE_2B_PHY_NOCSR_COM_PHY_BCR\t\t21\n#define GCC_PCIE_3A_BCR\t\t\t\t\t22\n#define GCC_PCIE_3A_LINK_DOWN_BCR\t\t\t23\n#define GCC_PCIE_3A_NOCSR_COM_PHY_BCR\t\t\t24\n#define GCC_PCIE_3A_PHY_BCR\t\t\t\t25\n#define GCC_PCIE_3A_PHY_NOCSR_COM_PHY_BCR\t\t26\n#define GCC_PCIE_3B_BCR\t\t\t\t\t27\n#define GCC_PCIE_3B_LINK_DOWN_BCR\t\t\t28\n#define GCC_PCIE_3B_NOCSR_COM_PHY_BCR\t\t\t29\n#define GCC_PCIE_3B_PHY_BCR\t\t\t\t30\n#define GCC_PCIE_3B_PHY_NOCSR_COM_PHY_BCR\t\t31\n#define GCC_PCIE_4_BCR\t\t\t\t\t32\n#define GCC_PCIE_4_LINK_DOWN_BCR\t\t\t33\n#define GCC_PCIE_4_NOCSR_COM_PHY_BCR\t\t\t34\n#define GCC_PCIE_4_PHY_BCR\t\t\t\t35\n#define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR\t\t36\n#define GCC_PCIE_PHY_CFG_AHB_BCR\t\t\t37\n#define GCC_PCIE_PHY_COM_BCR\t\t\t\t38\n#define GCC_PCIE_RSCC_BCR\t\t\t\t39\n#define GCC_QUSB2PHY_HS0_MP_BCR\t\t\t\t40\n#define GCC_QUSB2PHY_HS1_MP_BCR\t\t\t\t41\n#define GCC_QUSB2PHY_HS2_MP_BCR\t\t\t\t42\n#define GCC_QUSB2PHY_HS3_MP_BCR\t\t\t\t43\n#define GCC_QUSB2PHY_PRIM_BCR\t\t\t\t44\n#define GCC_QUSB2PHY_SEC_BCR\t\t\t\t45\n#define GCC_SDCC2_BCR\t\t\t\t\t46\n#define GCC_SDCC4_BCR\t\t\t\t\t47\n#define GCC_UFS_CARD_BCR\t\t\t\t48\n#define GCC_UFS_PHY_BCR\t\t\t\t\t49\n#define GCC_USB2_PHY_PRIM_BCR\t\t\t\t50\n#define GCC_USB2_PHY_SEC_BCR\t\t\t\t51\n#define GCC_USB30_MP_BCR\t\t\t\t52\n#define GCC_USB30_PRIM_BCR\t\t\t\t53\n#define GCC_USB30_SEC_BCR\t\t\t\t54\n#define GCC_USB3_DP_PHY_PRIM_BCR\t\t\t55\n#define GCC_USB3_DP_PHY_SEC_BCR\t\t\t\t56\n#define GCC_USB3_PHY_PRIM_BCR\t\t\t\t57\n#define GCC_USB3_PHY_SEC_BCR\t\t\t\t58\n#define GCC_USB3_UNIPHY_MP0_BCR\t\t\t\t59\n#define GCC_USB3_UNIPHY_MP1_BCR\t\t\t\t60\n#define GCC_USB3PHY_PHY_PRIM_BCR\t\t\t61\n#define GCC_USB3PHY_PHY_SEC_BCR\t\t\t\t62\n#define GCC_USB3UNIPHY_PHY_MP0_BCR\t\t\t63\n#define GCC_USB3UNIPHY_PHY_MP1_BCR\t\t\t64\n#define GCC_USB4_1_BCR\t\t\t\t\t65\n#define GCC_USB4_1_DP_PHY_PRIM_BCR\t\t\t66\n#define GCC_USB4_1_DPPHY_AUX_BCR\t\t\t67\n#define GCC_USB4_1_PHY_PRIM_BCR\t\t\t\t68\n#define GCC_USB4_BCR\t\t\t\t\t69\n#define GCC_USB4_DP_PHY_PRIM_BCR\t\t\t70\n#define GCC_USB4_DPPHY_AUX_BCR\t\t\t\t71\n#define GCC_USB4_PHY_PRIM_BCR\t\t\t\t72\n#define GCC_USB4PHY_1_PHY_PRIM_BCR\t\t\t73\n#define GCC_USB4PHY_PHY_PRIM_BCR\t\t\t74\n#define GCC_USB_PHY_CFG_AHB2PHY_BCR\t\t\t75\n#define GCC_VIDEO_BCR\t\t\t\t\t76\n#define GCC_VIDEO_AXI0_CLK_ARES\t\t\t\t77\n#define GCC_VIDEO_AXI1_CLK_ARES\t\t\t\t78\n\n \n#define PCIE_0_TUNNEL_GDSC\t\t\t\t0\n#define PCIE_1_TUNNEL_GDSC\t\t\t\t1\n#define PCIE_2A_GDSC\t\t\t\t\t2\n#define PCIE_2B_GDSC\t\t\t\t\t3\n#define PCIE_3A_GDSC\t\t\t\t\t4\n#define PCIE_3B_GDSC\t\t\t\t\t5\n#define PCIE_4_GDSC\t\t\t\t\t6\n#define UFS_CARD_GDSC\t\t\t\t\t7\n#define UFS_PHY_GDSC\t\t\t\t\t8\n#define USB30_MP_GDSC\t\t\t\t\t9\n#define USB30_PRIM_GDSC\t\t\t\t\t10\n#define USB30_SEC_GDSC\t\t\t\t\t11\n#define EMAC_0_GDSC\t\t\t\t\t12\n#define EMAC_1_GDSC\t\t\t\t\t13\n#define USB4_1_GDSC\t\t\t\t\t14\n#define USB4_GDSC\t\t\t\t\t15\n#define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC\t\t16\n#define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC\t\t17\n#define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC\t\t18\n#define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC\t\t19\n#define HLOS1_VOTE_TURING_MMU_TBU0_GDSC\t\t\t20\n#define HLOS1_VOTE_TURING_MMU_TBU1_GDSC\t\t\t21\n#define HLOS1_VOTE_TURING_MMU_TBU2_GDSC\t\t\t22\n#define HLOS1_VOTE_TURING_MMU_TBU3_GDSC\t\t\t23\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}