# VCS Makefile工程模板

`tb/` 存放`testbench`文件，`vsrc/`存放`Verilog`代码。若想修改默认的工程目录结构，请修改`Makefile`文件。

编译但不仿真：
```
make
```

编译并仿真：
```
make sim
```



