# 0 导论
## 0.1 半导体企业
### 0.1.1 企业种类划分
- Fabless：指只从事芯片设计与销售，不从事生产的公司，这样的企业被称为“无厂化企业”。手机厂商中的苹果、高通、联发科和华为都属于 Fabless。目前大多数的芯片公司基本都是 Fabless，只负责芯片的开发设计，找专业的代工厂进行生产。芯片的开发设计是一个需要大量人力进行创新的领域，相对于生产，设计投入成本相对较小，但收益周期会更快。因此，更多的公司只会选择开发设计这一块来做。开发设计分为前端和后端，前端相对于后端投入成本更低、设计周期更快，因此很多小公司只做前端设计，后端同样会找专业的后端公司进行设计实现。
- Foundry：指能够自行完成芯片制造，但没有设计能力的厂商，所以 Foundry 厂商其实就是 Fabless 厂商的代工方。台积电和中芯国际是典型的 Foundry，他们专注芯片制造，发展相关的工艺和制程。台积电目前代工了全球大多数的芯片制造。摩尔定律的实现就是 Foundry 努力推进的结果，也得益于下游制造业的发展，才能有现在高性能的科技产品。
- IDM：全称 Integrated Device Manufacture，指既能够自行设计、也能够自行生产的芯片厂商。这种产业模式可以很好地协同设计、制造等环节以实现技术闭环，有助于快速发掘技术潜力，缺点是运作费用较高，通常回报偏低。世界上有这种能力的不多，较为典型的代表有三星和英特尔。

### 0.1.2 知名企业介绍
- Intel：中文名英特尔，是世界上第二大的半导体公司，也是首家推出 x86 架构中央处理器的公司，总部位于硅谷。创立于 1968 年 7 月 18 日，将高阶芯片设计能力与领导业界的制造能力结合在一起。英特尔也有开发主板芯片组、网卡、闪存、绘图芯片、嵌入式处理器，以及与通信和运算相关的产品等。代表产品为 **酷睿 Core** 和 **奔腾 Pentium 系列** 等。
- AMD：全称 Advanced Micro Devices，中文名超威半导体公司，是美国一家专注于微处理器及相关技术设计的跨国公司，总部位于硅谷。AMD 创立于 1969 年，最初拥有晶圆厂来制造其设计的晶片，自 2009 年 AMD 将自家晶圆厂拆分为现今的格罗方德以后，成为无厂半导体公司，仅负责硬体积体电路设计及产品销售业务。现时，AMD 的主要产品是中央处理器、图形处理器、主机板晶片组以及电脑记忆体。AMD 是目前除了英特尔以外，最大的 x86 架构微处理器供应商。代表产品 **RX 7900XTX**、**RX 6950XT** 和 **锐龙 Ryzen 系列** 等。
- Nvidia：中文名英伟达，创立于 1993 年 1 月，总部位于硅谷，是一家以设计和销售图形处理器为主的无厂半导体公司。NVIDIA 最出名的产品线是为个人与游戏玩家所设计的 **GeForce 系列**，为专业 CGI 工作站而设计的 **Quadro 系列**，以及为服务器和高效运算而设计的 **Tesla 系列**。代表产品 **GeForce RTX 4090** 和 **NVIDIA A100 Tensor Core** 等。
- Xilinx：中文名赛灵思，是一家位于美国的可编程逻辑器件生产商，也是第一家无晶圆厂半导体公司，该公司发明了现场可编程逻辑门阵列 FPGA 并由此成名。Xilinx 是 FPGA、可编程 SoC 及 ACAP 的发明者，其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新。2020 年 10 月 27 日，Xilinx 正式被 AMD 收购。
- Qualcomm：中文名高通，是一家位于美国加州的无线电通信技术研发公司，其创新技术广泛应用于移动通信、半导体、软件和服务等领域。是 5G 技术的主要推动者之一，其 5G 芯片和解决方案被广泛应用于全球的智能手机和通信设备中，目前是全球二十大半导体厂商之一。代表产品 **骁龙系列**。
- MediaTek：中文名联发科，简称 MTK。联发科是一家全球知名的无厂半导体公司，专注于无线通信、高清电视、多媒体和智能设备等领域的系统芯片设计。联发科在无线通信技术方面有着深厚的积累，其芯片被广泛应用于智能手机、平板电脑和物联网设备中。代表产品 **天玑系列**。

### 0.1.3 全球企业排名

| 企业名称 | 企业中文名称 | 国家/地区 | 类型 | 主要利润来源 |
| :--: | :--: | :--: | :--: | :--: |
| Nvidia | 英伟达 | 美国 | Fabless | GPU |
| TSMC | 台积电 | 中国台湾 | Foundry | 制程技术 |
| Intel | 英特尔 | 美国 | IDM | CPU |
| Samsung Electronics | 三星电子 | 韩国 | IDM | 存储芯片 |
| Qualcomm | 高通 | 美国 | Fabless | 手机芯片 |
| SK Hynix | SK海力士 | 韩国 | IDM | 存储芯片 |
| Micron Technology | 美光科技 | 美国 | IDM | 存储芯片 |
| Broadcom | 博通 | 美国 | Fabless | 通信芯片 |
| Texas Instruments | 德州仪器 | 美国 | IDM | 模拟芯片 |
| AMD | 超威半导体 | 美国 | Fabless | CPU / GPU |
| MediaTek | 联发科 | 中国台湾 | Fabless | 手机芯片 |
| Apple | 苹果 | 美国 | Fabless | 手机芯片 |
| STMicroelectronics | 意法半导体 | 瑞士/法国 | IDM | 多元化半导体产品 |
| NXP Semiconductors | 恩智浦 | 荷兰 | IDM | 汽车芯片 |
| Infineon Technologies | 英飞凌 | 德国 | IDM | 汽车和电源管理芯片 |
| Cadence | / | 美国 | / | EDA 工具 |
| Synopsys | 新思科技 | 美国 | / | IP 授权和 EDA 工具 |
| Mentor | / | 美国 | / | EDA 工具 |
| ARM | / | 英国 | / | IP 授权 |

- 注：此排名由 AI 生成，如有不准确之处，敬请原谅。

### 0.1.4 中国企业排名

| 企业名称 | 类型 | 主要利润来源 |
| :--: | :--: | :--: |
| 中芯国际 | Foundry | 制程技术 |
| 海思半导体 | Fabless | 手机芯片 |
| 海光信息 | Fabless | 服务器 CPU |
| 紫光展锐 | Fabless | 手机芯片 |
| 地平线 | Fabless | AI 芯片 |
| 比特大陆 | Fabless | 加密货币矿机芯片 |
| 长江存储 | IDM | 存储芯片 |
| 长鑫存储 | IDM | 存储芯片 |
| 兆易创新 | Fabless | 存储芯片 |
| 北方华创 | IDM | 半导体设备 |
| 寒武纪 | Fabless | AI 芯片 |
| 韦尔半导体 | Fabless | 图像传感器 |
| 集创北方 | Fabless | 显示驱动芯片 |
| 比亚迪半导体 | IDM | 汽车芯片 |
| 芯原 | Fabless | IP 授权和设计服务 |
| 复旦微电子 | Fabless | 安全芯片 |
| 兆芯 | Fabless | CPU |
| 龙芯中科 | Fabless | CPU |
| 华大九天 | / | EDA 工具 |

- 注：此排名由 AI 生成，如有不准确之处，敬请原谅。

## 0.2 芯片种类
> **CPU**
> - 全称 Central Processing Unit，中文名为中央处理器。是计算机的主要设备之一，功能主要是解释计算机指令以及处理计算机软件中的数据。1970 年代以前，中央处理器由多个独立单元构成，后来发展出由集成电路制造的中央处理器，这些高度集成的元件就是所谓的微处理器，其中分出的中央处理器最为复杂的电路可以做成单一微小功能强大的单元，也就是所谓的核心。

> **GPU**
> - 全称 Graphics Processing Unit，中文名为图形处理单元。是一种专门在个人电脑、工作站、游戏机和移动设备上执行绘图运算工作的微处理器。以图形处理器为核心的主板扩展卡也称为显卡。GPU 是 Nvidia 公司在 1999 年 8 月发表 Nvidia GeForce 256 绘图处理芯片时首先提出的概念，在此之前，电脑中处理影像输出的显示芯片通常很少被视为是一个独立的运算单元。而对手 ATi 提出了视觉处理器 Visual Processing Unit 的概念。图形处理器使显卡减少对 CPU 的依赖，并分担部分原本由 CPU 承担的工作，尤其是在进行三维绘图运算时，效果更加明显。GPU 市场主要由 **Nvidia、Intel 和 AMD** 三家瓜分，长期占领 AI 商用计算和民用市场的绝大部分市场份额，为多家公司提供 GPU 的 IP。

> **APU（AMD 提出）**
> - 全称 Accelerated Processing Unit，中文名为加速处理单元。APU 将 CPU 和 GPU 功能集成在同一个芯片上，使得它不仅能处理常规的计算任务，还能加速图形和多媒体任务的处理。这种融合设计使得APU能够在高效执行常规计算的同时，处理复杂的图形计算，从而减少对独立显卡的需求。这对于中端消费类市场，尤其是笔记本电脑和桌面电脑，提供了一种高效、经济的解决方案。APU 的推出还标志着 AMD 在异构计算 Heterogeneous Computing 领域的探索，通过让不同类型的处理器核心协同工作，提升了系统整体的处理能力。早期 APU 产品主要用于笔记本电脑、低功耗设备以及家用 PC 市场，提供了性能与功耗之间的平衡。随着技术的进步，APU 在图形性能和处理能力上持续优化，成为 AMD 处理器产品线的重要组成部分。

> **TPU（Google 提出）**
> - 全称 Tensor Processing Unit，中文名为张量处理单元。是谷歌公司自主研发的 AI 加速处理器，旨在为谷歌的深度学习应用提供高效的计算和优化效果。与 CPU 和 GPU 不同，TPU 专注于执行深度神经网络上的矩阵乘法等密集计算，这也是深度学习中最为耗费计算资源的操作之一。TPU 采用了一种高度定制化的架构，其中包括了多个处理核心、矩阵乘法单元、高速缓存、内存控制器等模块。TPU 在设计上极度重视计算密度和功耗，以提供卓越的性能和节能效果。TPU 采用谷歌自主开发的 TensorFlow 框架来管理和执行深度学习任务，这也是它的一个重要优势。对于谷歌的应用程序，TPU 可以自动地调整和优化深度神经网络中的各项参数，从而实现更好的性能和更高的效率。目前，TPU 已经被广泛应用于谷歌的各种深度学习应用程序中，例如自然语言处理、语音识别、图像处理等场景。同时，谷歌也将 TPU 提供给了云计算用户，以提供更高效的深度学习计算服务。

> **NPU**
> - 全称 Neural Processing Unit，中文名为神经网络处理单元。是专为加速人工智能中的神经网络计算设计的处理器。与传统的 CPU 和 GPU 不同，NPU 通过高度并行的架构来优化深度学习中的矩阵乘法和卷积运算，特别适用于推理阶段。NPU 集成了多个计算核心，并采用低精度计算技术，以提高计算效率并减少能耗。它能够大幅提升图像识别、自然语言处理、语音识别等任务的执行速度，常见于智能手机、嵌入式设备和数据中心中的AI加速应用，帮助设备更快、更智能地处理复杂的 AI 任务。

> **AI 芯片**
> - AI芯片是专门为加速人工智能任务设计的处理器，主要用于优化机器学习和深度学习中的复杂运算。与传统的CPU不同，AI芯片采用高度并行的架构，能够更高效地执行矩阵乘法、卷积等计算密集任务。其设计通常包含专门的硬件模块，如神经网络处理单元（NPU）、图形处理单元（GPU）和张量处理单元（TPU），并针对低精度计算进行优化，以提高性能和能效。AI芯片广泛应用于自动驾驶、语音识别、图像处理等领域，同时也推动了云计算和边缘计算的发展。

> **DPU**
> - 全称 Data Processing Unit，中文名为数据处理单元。是为满足日益增长的以数据为中心的计算需求而设计的新一代处理器。DPU 通常集成了网络、存储、加密、安全等专用加速器，可以加速数据中心的各种任务，如数据传输、存储管理和虚拟化。与 CPU 负责通用计算任务和 GPU 负责图形与并行计算任务不同，DPU 更注重数据的传输、存储和处理，特别是与云计算、人工智能、边缘计算等领域的需求高度契合。DPU 的目标是减轻 CPU 的负担，使其专注于更复杂的运算，同时让数据处理更为高效、快捷。DPU 在现代数据中心、云基础设施和智能网络中发挥着越来越重要的作用。Nvidia、Marvell 等公司推出了多款 DPU 产品，用于支持 AI 加速、网络虚拟化和数据管理等应用。

> **SoC**
> - SoC（System on Chip，系统级芯片）是指将计算机系统中多个关键组件，包括 CPU、GPU、存储控制器、网络模块、I/O 接口等，全部集成到一块芯片上，形成一个完整的计算系统。SoC 通常用于移动设备、嵌入式系统和物联网设备，因为它们具有集成度高、功耗低、体积小的优势。与传统的多芯片方案相比，SoC 芯片不仅能减少系统功耗和空间占用，还能通过优化各个模块之间的协作，提升系统整体性能。典型的 SoC 应用包括智能手机、平板电脑、智能家居设备等。苹果、三星、高通等公司均推出了多种 SoC 产品，比如苹果的 A 系列 SoC 和高通的 Snapdragon 系列，都是手机行业的重要支柱。这些 SoC 通过将计算、图形、AI 和连接功能集成到一个小型芯片中，大大提升了设备的运算能力和能效。
> - 芯片公司和移动端 SoC 总结：
>
> | 公司 | SoC |
> | :--: | :--: |
> | 苹果 | A 系列 |
> | 高通 | 骁龙 |
> | 联发科 | 天玑 |
> | 海思 | 麒麟 |
> | 三星 | 猎户座 |
> | 紫光 | 展锐 |
> 
> - [极客湾芯片排行](https://www.socpk.com/)



## 0.3 集成电路设计流程
- 集成电路设计方法分类：

> **全定制设计**
> - 从晶体管开始手工完成集成电路的电路设计、仿真、版图设计的一种方法。设计的精度很高，可以最大程度优化芯片的性能，不会浪费太多芯片资源，但是会花费更多的人力和时间成本。

> **基于门阵列的设计**
> - 门阵列是指由半导体厂商准备出已经在硅片上形成了被称为基本单元的逻辑门的母板通过按照用户希望的电路进行布线在母板上形成电路的半客户定制品芯片，可大幅度的缩短生产工期。即使是小批量的数字电路，仍能实现低成本，原因在于实现相同的功能，FPGA 使用 LUT 等浪费的资源比较多，而门阵列则不存在这个问题，所以实现相同的功能，门阵列所使用的资源数量要远远小于 FPGA，从而减少电路面积，降低总成本。

> **基于 FPGA 的设计**
> - 主要特点
> 	- 小批量系统提高系统集成度、可靠性的最佳选择之一。
> 	- 不需要投片生产，就能得到合用的芯片。
> 	- 可做其它全定制或半定制 ASIC 电路的中试样片。
> 	- 设计周期短、开发费用最低、风险最小。
> - 主要提供商
> 	- Altera：PLD 的发明者
> 	- Xilinx：FPGA 的发明者
> 	- Actel：采用 Flash 工艺

> **基于标准单元的设计**
> - 单元库是进行集成电路设计的一个重要部分，可由制造厂家，或第三方提供，也可自己开发。为了支持不同层次的设计，单元库的内容包括：
> 	- 行为模型（behavioral model）
> 	- Verilog/VHDL 模型（Verilog/VHDL model）
> 	- 电路原理图（circuit schematic）
> 	- 单元符号（cell icon symbol）
> 	- 详细的时序模型（detailed timing model）
> 	- 测试策略（test strategy）
> 	- 线负载模型（wire-load model）
> 	- 布线模型（routing model）
> 	- 物理版图（physical layout）

- 基于标准单元的设计流程：

![image-20240823091623842](https://github.com/user-attachments/assets/41ac3c7a-ef70-43b8-a0d3-78ebfad7d477)

## 0.4 指令集架构

> **ISA**
> - 全称 Instruction Set Architecture，指令集架构。又称指令集或指令集体系，是计算机体系结构中与程序设计有关的部分，包含了基本数据类型，指令集，寄存器，寻址模式，存储体系，中断，异常处理以及外部 I/O。不同的处理器 “家族”—— 例如 Intel IA-32 和 x86-64、IBM/Freescale Power 和 ARM 处理器家族 —— 有不同的指令集架构。

> **ARM 架构**
> - 全称 Advanced RISC Machines，是一个 RISC 架构 “家族”，广泛应用于嵌入式系统设计。ARM 也是一家英国的半导体和软件设计公司。ARM 架构的设计由 ARM 公司完成，然后授权给其他半导体公司，这些公司可以基于 ARM 的架构设计和制造处理器芯片。虽然 ARM 架构是 **商业封闭的**，其授权模式使得 ARM 处理器被广泛应用于各种移动设备、嵌入式系统和物联网设备。

> **RSICV 架构**
> - RISC-V 架构是一种 **开源的** RISC 架构，任何人都可以免费使用、设计和分发 RISC-V 处理器。由于其开放的设计，RISC-V 吸引了广泛的社区参与和支持。RISC-V 在一些新兴领域，特别是在教育和研究机构、初创企业和定制芯片市场中得到了广泛关注。其优点是设计灵活，适用于各种场景，例如嵌入式系统和高性能计算等领域。

> **x86 架构**
> - 是一种由英特尔公司最早在 1978 年推出的复杂指令集计算 CISC 架构。x86 架构被广泛应用于个人计算机、服务器和高性能计算机中。与 RISC 架构相比，x86 架构的指令集更为复杂，但其设计使得软件开发更为简便。x86 架构的处理器通常具有较高的性能和兼容性，并且支持广泛的操作系统和应用程序。虽然 x86 架构是 **商业封闭的**，但其市场占有率和影响力在桌面计算和服务器市场中依然非常强大。

# 1 硬件描述语言
## 1.1 Verilog 语言介绍
- Verilog 是一种硬件描述语言（Hardware Description Language，HDL），用于描述和模拟数字电子系统的行为和结构。它广泛应用于数字电路的设计、验证和综合，特别是在 ASIC（专用集成电路）和 FPGA（现场可编程门阵列）的开发中。
- Verilog 于 1984 年由 Gateway Design Automation 公司开发，旨在提供一种高级的硬件描述方法。1995 年，Verilog 被 IEEE 标准协会采纳，成为 IEEE 1364 标准。这使得 Verilog 在业界得到了广泛的认可和应用。随着数字电路设计的复杂性增加，Verilog 不断更新，新增了许多特性和功能，以满足现代设计需求。
- Verilog 主要特点：
	- 层次化建模：支持门级、行为级和寄存器传输级（RTL）等不同抽象层次的建模方式。
	- 并行性：自然地支持硬件的并行操作，符合数字电路的固有特性。
	- 模块化设计：通过模块（module）来封装功能，支持代码重用和团队协作。
	- 丰富的语法：提供了多种数据类型、操作符和控制结构，便于描述复杂的硬件行为。
	- 强大的仿真能力：与仿真工具结合，可以进行功能验证和时序分析。
- Verilog 作为一种成熟的硬件描述语言，在数字电路设计领域发挥着重要作用。它的简单易学和强大功能，使其成为工程师和学者进行硬件开发和研究的首选工具之一。通过深入学习和实践 Verilog，可以有效地提升数字系统设计和验证的能力。
- 因为 Verilog 内容较多且本人水平有限，此篇笔记只能记录我自己理解比较深刻的点。这里是 [Verilog 教程](https://www.runoob.com/w3cnote/verilog-tutorial.html) 和 [Verilog 高级教程](https://www.runoob.com/w3cnote/verilog2-tutorial.html)。

## 1.2 Verilog 语言操作符
- 下表以优先级顺序（由高到低）列出了 Verilog 操作符。注意“与”操作符的优先级总是比相同类型的“或”操作符高。

| 操作符类型 | 符号 |
| :--- | :--- |
| 连接及复制操作符 | `{}`, `{{}}` |
| 一元操作符 | `!`, `~`, `&`, `\|`, `^` |
| 算术操作符 | `*`, `/`, `%`, `+`, `-` |
| 逻辑移位操作符 | `<<`, `>>`, `>>>`, `<<<` |
| 关系操作符 | `>`, `>=`, `<=`, `<` |
| 相等操作符 | `==`, `===`, `!=`, `!==` |
| 按位操作符 | `&`, `^`, `~^`, `\|` |
| 逻辑操作符 | `&&`, `\|\|` |
| 条件操作符 | `?:` |

### 1.2.1 算术操作符

```verilog
+   //加
-   //减
*   //乘
/   //除
%   //模
**  //幂
```

> **有符号数和无符号数运算**
> - 在 verilog 中，用 `signed` 声明有符号数。如果未声明则默认为无符号数。如：
>
> ```verilog
> reg signed [7 : 0] a_signed, b_signed;
> reg        [7 : 0] a_unsigned, b_unsigned;
> ```
> 
> - 有符号数和无符号数混合计算，进行无符号数运算。下面是关于有符号数和无符号数运算的测试：
> ```verilog
> module test();
> 	// 定义测试信号
> 	reg signed  [7  : 0] a_signed, b_signed;
> 	reg         [7  : 0] a_unsigned, b_unsigned;
> 	wire signed [15 : 0] result_signed_add, result_signed_mul;
> 	wire        [15 : 0] result_unsigned_add, result_unsigned_mul;
> 	wire signed [15 : 0] test_signed;
> 	wire        [15 : 0] test_unsigned;
>     
> 	initial begin
> 		// 初始化信号
> 		a_signed = 8'sb01100110;  // +102
> 		b_signed = 8'sb11110110;  // -10
>         
> 		a_unsigned = 8'b01100110; // 102
> 		b_unsigned = 8'b11110110; // 246
>          
> 		// 显示输入信号
> 		$display("a_signed = %0d, b_signed = %0d", a_signed, b_signed);
> 		$display("a_unsigned = %0d, b_unsigned = %0d", a_unsigned, b_unsigned);
>         
> 		// 显示 signed 和 unsigned 加法结果
> 		$display("Signed Add: %0d + %0d = %0d", a_signed, b_signed, result_signed_add);
> 		$display("Unsigned Add: %0d + %0d = %0d", a_unsigned, b_unsigned, result_unsigned_add);
>         
> 		// 显示 signed 和 unsigned 乘法结果
> 		$display("Signed Mul: %0d * %0d = %0d", a_signed, b_signed, result_signed_mul);
> 		$display("Unsigned Mul: %0d * %0d = %0d", a_unsigned, b_unsigned, result_unsigned_mul);
>         
> 		// my test
> 		$display("test_signed: %0d * %0d = %0d", b_signed, b_unsigned, test_signed);
> 		$display("test_signed: %0d * %0d = %0b", b_signed, b_unsigned, test_signed);
> 		$display("test_unsigned: %0d * %0d = %0d", b_signed, b_unsigned, test_unsigned);
> 		$display("test_unsigned: %0d * %0d = %0b", b_signed, b_unsigned, test_unsigned);
>         
> 		// 结束仿真
> 		$finish;
> 	end
> 
> 	// Signed 运算
> 	assign result_signed_add = a_signed + b_signed;
> 	assign result_signed_mul = a_signed * b_signed;
> 
> 	// Unsigned 运算
> 	assign result_unsigned_add = a_unsigned + b_unsigned;
> 	assign result_unsigned_mul = a_unsigned * b_unsigned;
> 
> 	assign test_signed = b_signed * b_unsigned;
> 	assign test_unsigned = b_signed * b_unsigned;
> 
> endmodule
> 
> ```
> 
> - 结果如下：
>
> ![image-20240902110755473](https://github.com/user-attachments/assets/beace356-9da0-4564-9c47-b43e6fa8119c)
>
> - 由结果可以看出，`test_unsigned` 进行了无符号数计算，最后输出无符号数；`test_signed` 进行了无符号数运算，最后输出有符号数。
> - 除此之外，verilog 还支持用 `$signed` 和 `$unsigned` 函数将变量类型强行转换。
>

### 1.2.2 按位操作符

```verilog
~   //not
&   //and
|   //or
^   //xor 异或，a、b两值不同，结果为1；a、b两值相同，结果为0
~^  //xnor 同或，a、b两值相同，结果为1；a、b两值不同，结果为0
^~  //xnor
```

> **异或_xor**
>
> - 逻辑门：
> 
> <img width="96" alt="image-20240423181823730" src="https://github.com/user-attachments/assets/661f1199-f5c5-4a5b-a798-428ad881d3f8">
> 
> - 逻辑表达式：
> 
> <img width="74" alt="image-20240423181833572" src="https://github.com/user-attachments/assets/d05e8054-0e79-4293-b220-44a4fb83388a">
>

> **同或_xnor**
>
> - 逻辑门：
> 
> <img width="95" alt="image-20240423181845212" src="https://github.com/user-attachments/assets/f1cfe0f6-4e23-4e43-926b-d56515dc1fad">
>
> - 逻辑表达式：
> 
> <img width="76" alt="image-20240423181851586" src="https://github.com/user-attachments/assets/33ee15a8-aaf2-4da1-a1fb-a7ee2824eeff">

- 举例如下：

```verilog
module bitwise;
	reg [3 : 0] rega, regb, regc;
	reg [3 : 0] num;
	initial begin
		rega = 4'b1001;
		regb = 4'b1010;
		regc = 4'b11x0;
	end
	initial begin
		#10 num = rega & 0    ;  //num = 4'b0000
		#10 num = rega & regb ;  //num = 4'b1000
		#10 num = rega | regb ;  //num = 4'b1011
		#10 num = regb & regc ;  //num = 4'b10x0
		#10 num = regb | regc ;  //num = 4'b1110
		#10 num = rega | regc ;  //num = 4'b11x1
	end
endmodule
```

### 1.2.3 逻辑操作符

```verilog
!   //not
&&  //and
||  //or
```

- 逻辑操作符的结果是 1，0，x；
- 逻辑操作符只对逻辑值运算；
- 若操作数为全 0，则其逻辑值为 false；若操作数至少有一位为 1，则其逻辑值为 true；若操作数只包含 0、x、z，则逻辑值为 x；
- 举例如下：

```verilog
module logical();
	parameter five = 5;
	reg ans;
	reg [3 : 0] rega, regb, regc;
	initial begin
		rega = 4'b0011;  //逻辑值为1
		regb = 4'b10xz;  //逻辑值为1
		regc = 4'b0z0x;  //逻辑值为x
	end
	initial begin
		#10 ans = rega && 0;     //ans = 0
		#10 ans = rega || 0;     //ans = 1
		#10 ans = rega && five;  //ans = 1
		#10 ans = regb && rega;  //ans = 1
		#10 ans = regc || 0;     //ans = x
		#10 ans = rega || regc;  //ans = x
		#10 $finish;
	end
endmodule
```

- **注意对比！**

```verilog
~  //位反 ------ !   //逻辑反
&  //位与 ------ &&  //逻辑与
|  //位或 ------ ||  //逻辑或
```

### 1.2.4 缩减操作符

```verilog
&   //and
~&  //nand
|   //or
^   //xor
~^  //xnor
^~  //xnor
```

- 举例如下：

```verilog
module reduction();
	reg val;
	reg [3 : 0] rega, regb, regc, regd;
	reg [4 : 0] rege, regf;
	initial begin
		rega = 4'b1101  ;
		regb = 4'b0111  ;
		regc = 4'b1110  ;
		regd = 4'b0001  ;
		rege = 5'b00011 ;
		regf = 5'b10000 ;
	end
	initial begin
		#10 val = ^ rega  ;   //val = 1
		#10 val = ^ regb  ;   //val = 1
		#10 val = ^ regc  ;   //val = 1
		#10 val = ^ regd  ;   //val = 1
		#10 val = ~^ rega ;   //val = 0
		#10 val = ~^ regb ;   //val = 0
		#10 val = ~^ regc ;   //val = 0
		#10 val = ~^ regd ;   //val = 0
		#10 val = ^ rege  ;   //val = 0
		#10 val = ^ regf  ;   //val = 1
		#10 val = ~^ rege ;   //val = 0
		#10 val = ~^ regf ;   //val = 1
	end
endmodule
/*异或同或与顺序无关。异或：只与1的个数的奇偶性有关，奇数个1结果为1，偶数个1结果为0。同或：只与0的个数的奇偶性有关，奇数个0结果为0，偶数个0结果为1。*/
```

### 1.2.5 移位操作符

```verilog
>>   //逻辑右移，操作数向右移位，产生的空位用0填充。
<<   //逻辑左移，操作数向左移位，产生的空位用0填充。
>>>  //算数右移，操作数向右移位。如果是无符号数，则产生的空位用0填充；有符号数则用其符号位填充。
<<<  //算术左移，操作数向左移位，产生的空位用0填充。逻辑左移和算术左移功能相同。
```

### 1.2.6 关系操作符

```verilog
>   //大于
<   //小于
>=  //大于等于
<=  //小于等于
```

- 关系操作符的结果是`1`，`0`，`x`；
- 举例如下：

```verilog
module relationals();
	reg [3 : 0] rega, regb, regc;
	reg val;
	initial begin
		rega = 4'b0011;
		regb = 4'b1010;
		regc = 4'b0x10;
	end
	initial begin
		#10 val = regc > rega  ;   //val = x
		#10 val = regb < rega  ;   //val = 0
		#10 val = regb >= rega ;   //val = 1
		#10 val = regb > regc  ;   //val = 1
		#10 $finish;
	end
endmodule
```

### 1.2.7 相等操作符

```verilog
==   //逻辑相等
!=   //逻辑不等
/*结果是1、0、x，如果左边及右边为确定值并且相等，则结果为1。如果左边及右边为确定值并且不相等，则结果为0。如果左边及右边有值不能确定的位，但值确定的位相等，则结果为x。*/

===  //case相等
!==  //case不等
/*其结果是1、0。如果左边及右边的值相同（包括 x、z），则结果为1。如果左边及右边的值不相同，则结果为0。*/
```

- 举例如下：

```verilog
module equalities();
	reg [3 : 0] rega, regb, regc;
	reg val;
	initial begin
		rega = 4'b0011;
		regb = 4'b1010;
		regc = 4'b1x10;
	end
	initial begin
		#10 val = rega == regb  ;  //val = 0
		#10 val = rega != regc  ;  //val = 1
		#10 val = regb != regc  ;  //val = x
		#10 val = regc == regc  ;  //val = x
		#10 val = rega === regb ;  //val = 0
		#10 val = rega !== regc ;  //val = 1
		#10 val = regb === regc ;  //val = 0
		#10 val = regc === regc ;  //val = 1
		#10 $finish
	end
endmodule
```

### 1.2.8 条件操作符
- 条件操作符：`?:`
- 一般格式为：`registger = condition ? true_value : false_value`
- 举例如下：

```verilog
module likebufif(
	input wire in,
			   en,
	output wire out
);
	assign out = en ? in : 1'bz;
endmodule

module like4to1(
	input wire a, b, c, d,
	input wire [1 : 0] sel,
	output wire out
);
	assign out = sel == 2'b00 ? a :
		     sel == 2'b01 ? b :
		     sel == 2'b10 ? c : d;
endmodule
```

### 1.2.9 级联操作符
- 级联操作符：`{}`
- 举例：`a[7 : 0] = {4{'b10}}`
- 在级联和复制时位数必须确定，否则将产生错误。


# 2 名词解释

| 名词 | 解释 |
| :--- | :--- |
| HDL | Hardware Description Language，硬件描述语言。 |
| RTL | Register Transfer Level，寄存器传输级。 |
| IP Core | Intellectual Property Core，知识产权核。是一种在集成电路设计中可重用的设计模块。 |
| Spec | 全称specification，可以理解为芯片规格说明书。主要描述芯片设计总体架构、规格参数、模块划分、使用的总线以及各模块详细定义等内容。 |
| PCIe | Peripheral Component Interconnect Express，外围设备高速连接标准。是继 ISA 和 PCI 总线之后的第三代 I/O 总线。 |
| ECC | Error Correcting Code，纠错码。是一种用于检测和纠正数据传输中错误的编码技术。常见的ECC编码方式包括海明码、BCH 码、RS 码等。 |
| PPA | Performance 性能、Power 功耗、Area 尺寸。 |
| CBB | Common Building Blocks，共用基础模块。 |
| UVM | Universal Verification Methodology，通用验证方法学。UVM 是一个以 SystemVerilog 为主体的验证平台开发框架，验证工程师利用其可重用组件可以构建具有标准化层次结构和接口的功能验证环境。 |
| VCD | Value Change Dump，波形记录数据库。 |
| MSB | Most Significant Bit，最高有效位。 |
| LSB | Least Significant Bit，最低有效位。 |
| ICG | Intergrated Clock Gating，集成式时钟门控。在芯片实际工作过程中，有些信号或者功能并不需要一直开启，可以在它们不用时将其时钟信号关闭。这样信号不再翻转，从而能够有效减少动态功耗。 |
| STA | Static Timing Analysis，静态时序分析。 |
| One Hot | 独热码，又称一位有效编码。其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都有它独立的寄存器位，并且在任意时刻只有一位有效。比如颜色特征有 3 种：红色、绿色和黄色，转换成独热编码分别表示为：001, 010, 100。 |
| Harden | Harden 指的是一个被“硬化”或准备好的电路块或模块。通常，这些电路块经过了功能验证、时序优化、物理设计布局和验证等步骤，以满足特定的设计要求和功能规格。Harden 通常是设计中的一个或多个功能模块，可能包含具体的逻辑功能、处理器核心、接口电路等。这些模块被“硬化”意味着它们已经准备好进入更高层次的集成和验证流程，或者直接集成到更大型的设计中。 |
| Dummy | Dummy 在芯片中是指一个没有功能的半导体元件或结构。在芯片领域中，Dummy 通常指的是一种特殊的构造，用于填充芯片中未使用的区域，以确保其它部分的结构和性能能够得到保持。 |
| PA | Physical Design Automation，物理设计自动化。PA主要涉及到芯片的物理布局、布线、时序优化等方面。PA的工程师通常负责将逻辑设计转化为实际的物理结构，以满足性能和功耗需求。 |
| PV | Power Verification，功耗验证。PV 主要关注芯片的功耗特性，包括静态功耗和动态功耗。PV 的工程师通常负责验证芯片的功耗是否符合设计要求。 |
| SDPD | State Dependent Path Delay，状态依赖路径延时。 |
| SDF | Standard Delay Format，标准延时格式，是工业界普遍接受的一种延时描述格式。 |
| DFX | Design for eXcellence，其中X也可以看作是通配符。DFX 强调在芯片设计的各个阶段（设计、验证、测试等）考虑到各种因素，以达到卓越的设计质量和可维护性。 |
| DFT | Design for Test，DFT 是 DFX 中的一个关键方面，它关注如何设计芯片以便于测试。这包括添加测试模式、测试电路和其他特性，以确保在芯片制造后能够进行有效的测试。常见的 DFT 技术包括扫描链、BIST、JTAG 等。 |
| 上升延时 | 信号从 10% 电平上升到 90% 电平所需要的时间。 |
| 分布延时 | 将延时标注在电路中每个门上的延时描述方式。 |
| 环境约束 | 对电路工作的外在环境，如电路的工作电压、工作温度、工艺变化以及电路与周边其他电路的关系所做的约束。 |
| 等效门 | 是描述与制造技术无关的电路设计复杂程度的度量单位。通常情况下，会选取一个基准的逻辑门并定义它为一个等效门。然后将设计中的其他逻辑门、回路等通过某种方式转化为等效的基准门数量，以此来衡量设计的复杂度。 |
| 时钟抖动 | 时钟抖动 jitter 是指两个时钟周期之间存在的差值，此误差在时钟发生器内部产生，和晶振或者 PLL 内部电路有关。 |

# 3 专业词汇

| 英文 | 中文 | 词性 |
| :--- | :--- | :--- |
| metastability | 亚稳态 | n. |
| synchronous | 同步的 | adj. |
| asynchronous | 异步的 | adj. |
| combo logic | 组合逻辑 | / |
| convergence | 收敛性 | n. |
| latency | 延迟 | n. |
| mandatory | 强制性的 | adj. |
| high impedance | 高阻抗 | / |
| wafer size | 晶圆尺寸 | / |
| feature size | 特征尺寸 | / |
| die size | 芯片颗粒尺寸 | / |
| defect density | 缺陷密度 | / |
| yield | 成品率/良率 | n. |
