TimeQuest Timing Analyzer report for M6502_VGA
Fri Jul 03 16:55:31 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk_50'
 12. Slow Model Setup: 'w_cpuClk'
 13. Slow Model Hold: 'i_clk_50'
 14. Slow Model Hold: 'w_cpuClk'
 15. Slow Model Recovery: 'i_clk_50'
 16. Slow Model Recovery: 'w_cpuClk'
 17. Slow Model Removal: 'w_cpuClk'
 18. Slow Model Removal: 'i_clk_50'
 19. Slow Model Minimum Pulse Width: 'i_clk_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'i_clk_50'
 35. Fast Model Setup: 'w_cpuClk'
 36. Fast Model Hold: 'i_clk_50'
 37. Fast Model Hold: 'w_cpuClk'
 38. Fast Model Recovery: 'i_clk_50'
 39. Fast Model Recovery: 'w_cpuClk'
 40. Fast Model Removal: 'w_cpuClk'
 41. Fast Model Removal: 'i_clk_50'
 42. Fast Model Minimum Pulse Width: 'i_clk_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6502_VGA                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 42.11 MHz ; 42.11 MHz       ; w_cpuClk   ;      ;
; 50.57 MHz ; 50.57 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; i_clk_50 ; -18.775 ; -7950.447     ;
; w_cpuClk ; -17.124 ; -1811.302     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -0.881 ; -1.104        ;
; w_cpuClk ; -0.872 ; -2.112        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -1.649 ; -45.005       ;
; w_cpuClk ; -0.029 ; -0.116        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.814 ; -2.442        ;
; i_clk_50 ; 1.355  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.567 ; -3102.825          ;
; w_cpuClk ; -0.742 ; -259.700           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                     ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.775 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.812     ;
; -18.626 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.677     ;
; -18.621 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.668     ;
; -18.617 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.652     ;
; -18.610 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.675     ;
; -18.610 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.661     ;
; -18.608 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.659     ;
; -18.607 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.669     ;
; -18.602 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.653     ;
; -18.602 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.649     ;
; -18.601 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.636     ;
; -18.598 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.649     ;
; -18.595 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.657     ;
; -18.594 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.629     ;
; -18.590 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.647     ;
; -18.590 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.625     ;
; -18.589 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.646     ;
; -18.588 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.653     ;
; -18.587 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.649     ;
; -18.587 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.634     ;
; -18.583 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.630     ;
; -18.581 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.638     ;
; -18.579 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.630     ;
; -18.578 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.643     ;
; -18.577 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.642     ;
; -18.575 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.637     ;
; -18.572 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.629     ;
; -18.563 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.614     ;
; -18.558 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.609     ;
; -18.501 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.536     ;
; -18.499 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.546     ;
; -18.489 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.540     ;
; -18.487 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.544     ;
; -18.481 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.532     ;
; -18.477 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.528     ;
; -18.476 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.523     ;
; -18.472 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.507     ;
; -18.470 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.505     ;
; -18.468 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.503     ;
; -18.466 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.513     ;
; -18.456 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.518     ;
; -18.451 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.513     ;
; -18.449 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.500     ;
; -18.448 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.513     ;
; -18.440 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.502     ;
; -18.439 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.504     ;
; -18.437 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.502     ;
; -18.435 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.497     ;
; -18.432 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.489     ;
; -18.432 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.483     ;
; -18.432 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.483     ;
; -18.430 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.487     ;
; -18.428 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.485     ;
; -18.389 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.426     ;
; -18.317 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 19.357     ;
; -18.282 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.319     ;
; -18.254 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.085      ; 19.293     ;
; -18.168 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.222     ;
; -18.166 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.203     ;
; -18.163 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.096      ; 19.213     ;
; -18.159 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 19.197     ;
; -18.152 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.189     ;
; -18.152 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 19.220     ;
; -18.152 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.206     ;
; -18.151 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.188     ;
; -18.150 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.204     ;
; -18.149 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.214     ;
; -18.146 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 19.183     ;
; -18.144 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.198     ;
; -18.144 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.096      ; 19.194     ;
; -18.143 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 19.181     ;
; -18.140 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.194     ;
; -18.137 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.202     ;
; -18.136 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 19.174     ;
; -18.133 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.184     ;
; -18.132 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 19.192     ;
; -18.132 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 19.170     ;
; -18.131 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 19.191     ;
; -18.130 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 19.198     ;
; -18.129 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.194     ;
; -18.129 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.096      ; 19.179     ;
; -18.128 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.175     ;
; -18.125 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.096      ; 19.175     ;
; -18.124 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.159     ;
; -18.123 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 19.183     ;
; -18.121 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.175     ;
; -18.120 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 19.188     ;
; -18.119 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 19.187     ;
; -18.117 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.182     ;
; -18.117 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 19.182     ;
; -18.117 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.168     ;
; -18.115 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.166     ;
; -18.114 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 19.174     ;
; -18.114 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.176     ;
; -18.109 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.160     ;
; -18.109 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.093      ; 19.156     ;
; -18.108 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.081      ; 19.143     ;
; -18.105 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.099      ; 19.158     ;
; -18.105 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 19.159     ;
; -18.105 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 19.156     ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                       ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -17.124 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.528     ;
; -17.111 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.515     ;
; -17.087 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.491     ;
; -17.074 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.478     ;
; -17.025 ; T65:CPU|IR[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.429     ;
; -16.988 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.392     ;
; -16.984 ; T65:CPU|PC[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 18.094     ;
; -16.971 ; T65:CPU|PC[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 18.081     ;
; -16.944 ; T65:CPU|IR[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.348     ;
; -16.939 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.343     ;
; -16.935 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.347     ;
; -16.926 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.330     ;
; -16.922 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.334     ;
; -16.907 ; T65:CPU|IR[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.311     ;
; -16.885 ; T65:CPU|PC[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.995     ;
; -16.840 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.244     ;
; -16.836 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.248     ;
; -16.817 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.336     ;
; -16.804 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.323     ;
; -16.804 ; T65:CPU|PC[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.914     ;
; -16.759 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.163     ;
; -16.755 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.167     ;
; -16.754 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.158     ;
; -16.741 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.145     ;
; -16.718 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.237     ;
; -16.699 ; T65:CPU|PC[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.809     ;
; -16.692 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.096     ;
; -16.688 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.737     ;
; -16.686 ; T65:CPU|PC[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.796     ;
; -16.655 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.059     ;
; -16.655 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.059     ;
; -16.637 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.156     ;
; -16.634 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.046     ;
; -16.621 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 18.033     ;
; -16.605 ; T65:CPU|IR[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 18.009     ;
; -16.600 ; T65:CPU|PC[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.710     ;
; -16.596 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.115     ;
; -16.583 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.102     ;
; -16.574 ; T65:CPU|IR[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.978     ;
; -16.568 ; T65:CPU|IR[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.972     ;
; -16.552 ; T65:CPU|PC[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.662     ;
; -16.545 ; T65:CPU|BusA_r[1] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.010     ; 17.575     ;
; -16.535 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.947     ;
; -16.521 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 18.045     ;
; -16.519 ; T65:CPU|PC[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.629     ;
; -16.508 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 18.032     ;
; -16.507 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.911     ;
; -16.503 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.915     ;
; -16.497 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 18.016     ;
; -16.465 ; T65:CPU|PC[4]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.575     ;
; -16.454 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.866     ;
; -16.438 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.850     ;
; -16.435 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.954     ;
; -16.425 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.837     ;
; -16.422 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 17.946     ;
; -16.422 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.941     ;
; -16.420 ; T65:CPU|IR[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.824     ;
; -16.416 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.935     ;
; -16.416 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.828     ;
; -16.385 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.904     ;
; -16.365 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.884     ;
; -16.352 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.871     ;
; -16.341 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 17.865     ;
; -16.339 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.751     ;
; -16.336 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.855     ;
; -16.322 ; T65:CPU|IR[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.726     ;
; -16.298 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.817     ;
; -16.281 ; T65:CPU|BusA_r[0] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.009     ; 17.312     ;
; -16.268 ; T65:CPU|PC[7]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.378     ;
; -16.267 ; T65:CPU|PC[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.377     ;
; -16.266 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.785     ;
; -16.258 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.670     ;
; -16.255 ; T65:CPU|PC[7]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.365     ;
; -16.255 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.774     ;
; -16.235 ; T65:CPU|IR[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.364      ; 17.639     ;
; -16.213 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.732     ;
; -16.202 ; T65:CPU|DL[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.721     ;
; -16.202 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.614     ;
; -16.200 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.719     ;
; -16.189 ; T65:CPU|DL[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.708     ;
; -16.186 ; T65:CPU|P[0]      ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.073     ; 15.153     ;
; -16.185 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.704     ;
; -16.180 ; T65:CPU|PC[6]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.290     ;
; -16.169 ; T65:CPU|PC[7]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.279     ;
; -16.164 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.683     ;
; -16.140 ; T65:CPU|IR[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.051      ; 17.231     ;
; -16.127 ; T65:CPU|IR[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.051      ; 17.218     ;
; -16.115 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.372      ; 17.527     ;
; -16.114 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.633     ;
; -16.103 ; T65:CPU|DL[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.622     ;
; -16.090 ; T65:CPU|BusB[1]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 17.128     ;
; -16.089 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 17.613     ;
; -16.088 ; T65:CPU|PC[7]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 17.198     ;
; -16.077 ; T65:CPU|DL[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.596     ;
; -16.073 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 17.597     ;
; -16.060 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.484      ; 17.584     ;
; -16.043 ; T65:CPU|BusA_r[1] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.092     ; 14.991     ;
; -16.041 ; T65:CPU|IR[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.051      ; 17.132     ;
; -16.033 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.552     ;
; -16.022 ; T65:CPU|DL[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.479      ; 17.541     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk_50'                                                                                                                                          ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.881 ; w_cpuClk                                  ; bufferedUART:UART|func_reset              ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.743      ; 2.472      ;
; -0.381 ; w_cpuClk                                  ; bufferedUART:UART|func_reset              ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.743      ; 2.472      ;
; -0.223 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.740      ; 3.127      ;
; 0.277  ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset          ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.740      ; 3.127      ;
; 0.499  ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_serialClkCount[1]                       ; w_serialClkCount[1]                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attBold             ; SBCTextDisplayRGB:VDU|attBold             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.741  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.047      ;
; 0.742  ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.744  ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.746  ; bufferedUART:UART|txBuffer[5]             ; bufferedUART:UART|txBuffer[4]             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.748  ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.751  ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.751  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.753  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.757  ; bufferedUART:UART|txClockCount[5]         ; bufferedUART:UART|txClockCount[5]         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.758  ; SBCTextDisplayRGB:VDU|vertLineCount[9]    ; SBCTextDisplayRGB:VDU|vertLineCount[9]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.758  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.758  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.761  ; SBCTextDisplayRGB:VDU|charHoriz[6]        ; SBCTextDisplayRGB:VDU|charHoriz[6]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.763  ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|horizCount[11]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.767  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.073      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.872 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.400      ; 1.834      ;
; -0.340 ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.663      ; 2.129      ;
; -0.305 ; SBCTextDisplayRGB:VDU|kbBuffer~34      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.639      ; 2.140      ;
; -0.295 ; SBCTextDisplayRGB:VDU|kbBuffer~33      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.639      ; 2.150      ;
; -0.175 ; SBCTextDisplayRGB:VDU|kbBuffer~50      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.659      ; 2.290      ;
; -0.130 ; SBCTextDisplayRGB:VDU|kbBuffer~38      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.656      ; 2.332      ;
; -0.125 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.632      ;
; 0.021  ; bufferedUART:UART|rxBuffer~58          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.271      ; 2.098      ;
; 0.056  ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.535      ;
; 0.059  ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.634      ; 2.499      ;
; 0.083  ; SBCTextDisplayRGB:VDU|kbBuffer~29      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.641      ; 2.530      ;
; 0.102  ; SBCTextDisplayRGB:VDU|kbBuffer~28      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.655      ; 2.563      ;
; 0.217  ; SBCTextDisplayRGB:VDU|kbBuffer~59      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.663      ; 2.686      ;
; 0.229  ; SBCTextDisplayRGB:VDU|kbBuffer~30      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.655      ; 2.690      ;
; 0.249  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.967      ; 2.522      ;
; 0.257  ; SBCTextDisplayRGB:VDU|kbBuffer~49      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.736      ;
; 0.261  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.637      ; 2.704      ;
; 0.261  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.637      ; 2.704      ;
; 0.261  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.637      ; 2.704      ;
; 0.261  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.637      ; 2.704      ;
; 0.271  ; SBCTextDisplayRGB:VDU|kbBuffer~27      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.641      ; 2.718      ;
; 0.289  ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.639      ; 2.734      ;
; 0.422  ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 2.874      ;
; 0.444  ; SBCTextDisplayRGB:VDU|kbBuffer~31      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.658      ; 2.908      ;
; 0.455  ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.629      ; 2.890      ;
; 0.476  ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.659      ; 2.941      ;
; 0.499  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.554  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.956      ; 2.816      ;
; 0.555  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.956      ; 2.817      ;
; 0.604  ; bufferedUART:UART|rxBuffer~124         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.271      ; 2.681      ;
; 0.641  ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.641      ; 3.088      ;
; 0.653  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.654      ; 3.113      ;
; 0.662  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.270      ; 2.738      ;
; 0.662  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.270      ; 2.738      ;
; 0.666  ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.636      ; 3.108      ;
; 0.697  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.248      ; 2.751      ;
; 0.703  ; bufferedUART:UART|rxBuffer~117         ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.269      ; 2.778      ;
; 0.706  ; SBCTextDisplayRGB:VDU|kbBuffer~52      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.676      ; 3.188      ;
; 0.715  ; SBCTextDisplayRGB:VDU|kbBuffer~54      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 3.167      ;
; 0.730  ; SBCTextDisplayRGB:VDU|kbBuffer~20      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.639      ; 3.175      ;
; 0.731  ; SBCTextDisplayRGB:VDU|kbBuffer~57      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 3.183      ;
; 0.761  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.067      ;
; 0.763  ; bufferedUART:UART|rxBuffer~68          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.267      ; 2.836      ;
; 0.785  ; bufferedUART:UART|rxBuffer~75          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.267      ; 2.858      ;
; 0.799  ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.655      ; 3.260      ;
; 0.820  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.645      ; 3.271      ;
; 0.820  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.645      ; 3.271      ;
; 0.820  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.645      ; 3.271      ;
; 0.824  ; SBCTextDisplayRGB:VDU|kbBuffer~42      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 3.303      ;
; 0.863  ; SBCTextDisplayRGB:VDU|kbBuffer~12      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.641      ; 3.310      ;
; 0.904  ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.636      ; 3.346      ;
; 0.953  ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.627      ; 3.386      ;
; 0.957  ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.979      ; 3.242      ;
; 0.987  ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.005     ; 1.288      ;
; 0.997  ; SBCTextDisplayRGB:VDU|kbBuffer~41      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.659      ; 3.462      ;
; 1.002  ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.956      ; 3.264      ;
; 1.011  ; bufferedUART:UART|rxBuffer~105         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.274      ; 3.091      ;
; 1.020  ; bufferedUART:UART|rxBuffer~131         ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.264      ; 3.090      ;
; 1.025  ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.653      ; 3.484      ;
; 1.026  ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.647      ; 3.479      ;
; 1.035  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.624      ; 3.465      ;
; 1.041  ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 3.520      ;
; 1.048  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.651      ; 3.505      ;
; 1.048  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.651      ; 3.505      ;
; 1.061  ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.270      ; 3.137      ;
; 1.061  ; SBCTextDisplayRGB:VDU|kbBuffer~36      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.639      ; 3.506      ;
; 1.069  ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.409      ; 1.784      ;
; 1.075  ; bufferedUART:UART|rxBuffer~108         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.280      ; 3.161      ;
; 1.091  ; bufferedUART:UART|rxBuffer~70          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.273      ; 3.170      ;
; 1.093  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.970      ; 3.369      ;
; 1.100  ; SBCTextDisplayRGB:VDU|kbBuffer~53      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.634      ; 3.540      ;
; 1.102  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.276      ; 3.184      ;
; 1.104  ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.653      ; 3.563      ;
; 1.113  ; SBCTextDisplayRGB:VDU|kbBuffer~47      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.659      ; 3.578      ;
; 1.120  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.276      ; 3.202      ;
; 1.120  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.276      ; 3.202      ;
; 1.125  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.956      ; 3.387      ;
; 1.127  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.970      ; 3.403      ;
; 1.128  ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.650      ; 3.584      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.132  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.412      ; 3.850      ;
; 1.140  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.596      ; 4.542      ;
; 1.143  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.596      ; 4.545      ;
; 1.144  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.596      ; 4.546      ;
; 1.147  ; bufferedUART:UART|rxBuffer~114         ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.264      ; 3.217      ;
; 1.148  ; bufferedUART:UART|rxBuffer~69          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.268      ; 3.222      ;
; 1.150  ; bufferedUART:UART|rxBuffer~138         ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.280      ; 3.236      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk_50'                                                                                                                 ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.649 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.689      ;
; -1.649 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.689      ;
; -1.649 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.689      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.635 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.013     ; 2.662      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.613 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.024     ; 2.629      ;
; -1.439 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.019     ; 2.460      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -1.374 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 2.414      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.621 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.661      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClk'                                                                                                                          ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.288      ; 2.857      ;
; -0.029 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.288      ; 2.857      ;
; -0.029 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.288      ; 2.857      ;
; -0.029 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.288      ; 2.857      ;
; 0.163  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.280      ; 2.657      ;
; 0.163  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.280      ; 2.657      ;
; 1.548  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.646      ; 1.638      ;
; 1.548  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.646      ; 1.638      ;
; 1.548  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.646      ; 1.638      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClk'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.814 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 1.638      ;
; -0.814 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 1.638      ;
; -0.814 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.646      ; 1.638      ;
; 0.571  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.280      ; 2.657      ;
; 0.571  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.280      ; 2.657      ;
; 0.763  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.288      ; 2.857      ;
; 0.763  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.288      ; 2.857      ;
; 0.763  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.288      ; 2.857      ;
; 0.763  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.288      ; 2.857      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk_50'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 1.355 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.661      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.108 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.414      ;
; 2.173 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.019     ; 2.460      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.347 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.024     ; 2.629      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.369 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.013     ; 2.662      ;
; 2.383 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.689      ;
; 2.383 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.689      ;
; 2.383 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 2.689      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 11.338 ; 11.338 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 7.353  ; 7.353  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 8.495  ; 8.495  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 6.853  ; 6.853  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 14.973 ; 14.973 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.801 ; 13.801 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 14.622 ; 14.622 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 14.870 ; 14.870 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.973 ; 14.973 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 14.869 ; 14.869 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.452 ; 13.452 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 14.762 ; 14.762 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.957 ; 13.957 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -5.682 ; -5.682 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -4.226 ; -4.226 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -5.417 ; -5.417 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -6.587 ; -6.587 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -6.995 ; -6.995 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -8.198 ; -8.198 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -8.569 ; -8.569 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -8.784 ; -8.784 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -9.437 ; -9.437 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -9.984 ; -9.984 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -8.180 ; -8.180 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -9.250 ; -9.250 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -6.995 ; -6.995 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 8.253  ; 8.253  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 8.463  ; 8.463  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.478  ; 8.478  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 9.235  ; 9.235  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 7.578  ; 7.578  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 7.955  ; 7.955  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 7.700  ; 7.700  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 7.702  ; 7.702  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 7.287  ; 7.287  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 7.667  ; 7.667  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 7.645  ; 7.645  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 7.644  ; 7.644  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 16.428 ; 16.428 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 13.926 ; 13.926 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.948 ; 13.948 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 15.528 ; 15.528 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 15.339 ; 15.339 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 15.903 ; 15.903 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 15.747 ; 15.747 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 16.428 ; 16.428 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 14.714 ; 14.714 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 12.946 ; 12.946 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 13.412 ; 13.412 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 14.060 ; 14.060 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.379 ; 14.379 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.625 ; 12.625 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 14.357 ; 14.357 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 13.478 ; 13.478 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 12.861 ; 12.861 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 12.602 ; 12.602 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.379 ; 14.379 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 13.560 ; 13.560 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 12.477 ; 12.477 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 9.983  ; 9.983  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 9.175  ; 9.175  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 8.404  ; 8.404  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 9.652  ; 9.652  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 11.198 ; 11.198 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 10.242 ; 10.242 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 11.076 ; 11.076 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 9.754  ; 9.754  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 7.298  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 7.764  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 8.412  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 8.253  ; 8.253  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 8.463  ; 8.463  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.478  ; 8.478  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 9.235  ; 9.235  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 7.578  ; 7.578  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 7.955  ; 7.955  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 7.700  ; 7.700  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 7.702  ; 7.702  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 7.287  ; 7.287  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 7.667  ; 7.667  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 7.645  ; 7.645  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 7.644  ; 7.644  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 10.085 ; 10.085 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 11.591 ; 11.591 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 11.480 ; 11.480 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 12.817 ; 12.817 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 12.566 ; 12.566 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 12.273 ; 12.273 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 12.281 ; 12.281 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 11.929 ; 11.929 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 10.085 ; 10.085 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 7.298  ; 10.609 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 7.751  ; 7.751  ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 8.392  ; 8.392  ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 7.869  ; 7.869  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 9.452  ; 9.452  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 8.815  ; 8.815  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 8.302  ; 8.302  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 8.766  ; 8.766  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 8.803  ; 8.803  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 9.565  ; 9.565  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 9.158  ; 9.158  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 8.843  ; 8.843  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 8.757  ; 8.757  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 8.227  ; 8.227  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 7.869  ; 7.869  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 9.198  ; 9.198  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 10.432 ; 10.432 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 9.110  ; 9.110  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 10.548 ; 10.548 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 8.627  ; 8.627  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 7.298  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 7.764  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 8.412  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 13.005 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.395 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 13.005 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 13.275 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 13.275 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.275 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.385 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.373 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.744 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 10.284 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 10.674 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 10.284 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 10.554 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 10.554 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 10.554 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 10.664 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 10.652 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.023 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 13.005    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.395    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 13.005    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 13.275    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 13.275    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.275    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.385    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.373    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.744    ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 10.284    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 10.674    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 10.284    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 10.554    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 10.554    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 10.554    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 10.664    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 10.652    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.023    ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -5.159 ; -1869.258     ;
; w_cpuClk ; -4.898 ; -457.042      ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -0.890 ; -1.717        ;
; w_cpuClk ; -0.195 ; -0.366        ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -0.134 ; -2.410        ;
; w_cpuClk ; 0.044  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; w_cpuClk ; 0.416 ; 0.000         ;
; i_clk_50 ; 0.592 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.000 ; -2177.732          ;
; w_cpuClk ; -0.500 ; -175.000           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                    ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.159 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.202      ;
; -5.127 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.186      ;
; -5.123 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.178      ;
; -5.122 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.164      ;
; -5.117 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.176      ;
; -5.116 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.175      ;
; -5.114 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.185      ;
; -5.113 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.155      ;
; -5.112 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.179      ;
; -5.112 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.167      ;
; -5.111 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.170      ;
; -5.108 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.150      ;
; -5.108 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.150      ;
; -5.105 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.172      ;
; -5.103 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.158      ;
; -5.103 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.158      ;
; -5.101 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.172      ;
; -5.101 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.143      ;
; -5.100 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.163      ;
; -5.100 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.157      ;
; -5.100 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.167      ;
; -5.099 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.162      ;
; -5.097 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.168      ;
; -5.097 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.152      ;
; -5.096 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.167      ;
; -5.096 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.163      ;
; -5.095 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.158      ;
; -5.093 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.156      ;
; -5.093 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.152      ;
; -5.091 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.148      ;
; -5.087 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.144      ;
; -5.084 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.147      ;
; -5.083 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.142      ;
; -5.082 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.141      ;
; -5.081 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.136      ;
; -5.080 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.122      ;
; -5.079 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.136      ;
; -5.079 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.121      ;
; -5.079 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.121      ;
; -5.074 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.129      ;
; -5.065 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.132      ;
; -5.064 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.123      ;
; -5.064 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.131      ;
; -5.061 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.132      ;
; -5.061 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.128      ;
; -5.060 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.131      ;
; -5.058 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.125      ;
; -5.056 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.127      ;
; -5.050 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.113      ;
; -5.049 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.112      ;
; -5.049 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.106      ;
; -5.048 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.111      ;
; -5.048 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 6.105      ;
; -5.036 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.079      ;
; -5.007 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.049      ; 6.055      ;
; -4.997 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.040      ;
; -4.987 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.048      ; 6.034      ;
; -4.975 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.065      ; 6.039      ;
; -4.971 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.061      ; 6.031      ;
; -4.970 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.048      ; 6.017      ;
; -4.968 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.039      ;
; -4.968 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.011      ;
; -4.965 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.032      ;
; -4.965 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.065      ; 6.029      ;
; -4.965 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.024      ;
; -4.964 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.023      ;
; -4.964 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.065      ; 6.028      ;
; -4.963 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.006      ;
; -4.962 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg2  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.017      ;
; -4.962 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.077      ; 6.038      ;
; -4.961 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.004      ;
; -4.961 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.048      ; 6.008      ;
; -4.961 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.016      ;
; -4.960 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.023      ;
; -4.960 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.031      ;
; -4.960 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.015      ;
; -4.960 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.056      ; 6.015      ;
; -4.960 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 6.032      ;
; -4.960 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.061      ; 6.020      ;
; -4.960 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.002      ;
; -4.959 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.018      ;
; -4.959 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.026      ;
; -4.959 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 6.002      ;
; -4.959 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.001      ;
; -4.959 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 6.001      ;
; -4.959 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.065      ; 6.023      ;
; -4.956 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.048      ; 6.003      ;
; -4.956 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.048      ; 6.003      ;
; -4.955 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.018      ;
; -4.955 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.014      ;
; -4.954 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.013      ;
; -4.953 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 6.025      ;
; -4.952 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 6.023      ;
; -4.951 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 6.014      ;
; -4.951 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.060      ; 6.010      ;
; -4.951 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.061      ; 6.011      ;
; -4.951 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.061      ; 6.011      ;
; -4.951 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 5.993      ;
; -4.950 ; SBCTextDisplayRGB:VDU|charHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.047      ; 5.996      ;
; -4.950 ; SBCTextDisplayRGB:VDU|charHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 6.017      ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg0  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg3  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg5  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg6  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg7  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg8  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg10 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.898 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg11 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.280      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg0  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg3  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg5  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg6  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg7  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg8  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg10 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.868 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg11 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.250      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg0  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg3  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg5  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg6  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg7  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg8  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg10 ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.832 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg11 ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.214      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg0  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg3  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg5  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg6  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg7  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg8  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg10 ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.801 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg11 ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 5.183      ;
; -4.646 ; T65:CPU|IR[1]                                                                                                        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.787      ;
; -4.627 ; T65:CPU|IR[3]                                                                                                        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.768      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg0  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg3  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg5  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg6  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg7  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg8  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg10 ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.617 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg11 ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.650     ; 4.999      ;
; -4.616 ; T65:CPU|IR[1]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.757      ;
; -4.597 ; T65:CPU|IR[3]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.738      ;
; -4.589 ; T65:CPU|P[0]                                                                                                         ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 4.684      ;
; -4.580 ; T65:CPU|IR[1]                                                                                                        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.721      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg0  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg2  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg3  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg4  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg5  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg6  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg7  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg8  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg9  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg10 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.571 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg11 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.969      ;
; -4.561 ; T65:CPU|IR[0]                                                                                                        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.702      ;
; -4.561 ; T65:CPU|IR[3]                                                                                                        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.702      ;
; -4.549 ; T65:CPU|IR[1]                                                                                                        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.690      ;
; -4.549 ; T65:CPU|PC[4]                                                                                                        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.047      ; 5.628      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg0  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg2  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg3  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg4  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg5  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg6  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg7  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg8  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg9  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg10 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.541 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg11 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.939      ;
; -4.531 ; T65:CPU|IR[0]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.672      ;
; -4.530 ; T65:CPU|IR[3]                                                                                                        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.109      ; 5.671      ;
; -4.519 ; T65:CPU|PC[4]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.047      ; 5.598      ;
; -4.513 ; T65:CPU|BusA_r[1]                                                                                                    ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.954     ; 4.591      ;
; -4.509 ; T65:CPU|MCycle[1]                                                                                                    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.121      ; 5.662      ;
; -4.505 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg0  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.634     ; 4.903      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk_50'                                                                                                                                                                                                                  ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.432      ; 0.835      ;
; -0.710 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.429      ; 1.012      ;
; -0.390 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.432      ; 0.835      ;
; -0.210 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.429      ; 1.012      ;
; -0.091 ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.728      ; 0.775      ;
; -0.026 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.793      ; 0.905      ;
; -0.018 ; T65:CPU|R_W_n_i                        ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.751      ; 0.885      ;
; -0.006 ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.778      ; 0.910      ;
; 0.012  ; T65:CPU|R_W_n_i                        ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.754      ; 0.918      ;
; 0.026  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.792      ; 0.956      ;
; 0.039  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.742      ; 0.919      ;
; 0.050  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.748      ; 0.936      ;
; 0.052  ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg5   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.799      ; 0.989      ;
; 0.057  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.760      ; 0.955      ;
; 0.061  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a14~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.744      ; 0.943      ;
; 0.069  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.752      ; 0.959      ;
; 0.073  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.752      ; 0.963      ;
; 0.074  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.749      ; 0.961      ;
; 0.089  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.799      ; 1.026      ;
; 0.107  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.811      ; 1.056      ;
; 0.107  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.814      ; 1.059      ;
; 0.108  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.779      ; 1.025      ;
; 0.118  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.803      ; 1.059      ;
; 0.124  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.792      ; 1.054      ;
; 0.135  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.798      ; 1.071      ;
; 0.138  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a14~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.795      ; 1.071      ;
; 0.141  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.798      ; 1.077      ;
; 0.142  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.810      ; 1.090      ;
; 0.146  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a14~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.794      ; 1.078      ;
; 0.154  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.802      ; 1.094      ;
; 0.155  ; T65:CPU|PC[10]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg10 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.779      ; 1.072      ;
; 0.158  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.802      ; 1.098      ;
; 0.159  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.799      ; 1.096      ;
; 0.159  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.810      ; 1.107      ;
; 0.159  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.813      ; 1.110      ;
; 0.160  ; T65:CPU|PC[9]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg9  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.779      ; 1.077      ;
; 0.160  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.778      ; 1.076      ;
; 0.170  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.802      ; 1.110      ;
; 0.188  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a5~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.755      ; 1.081      ;
; 0.188  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg10 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.810      ; 1.136      ;
; 0.189  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.763      ; 1.090      ;
; 0.190  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a14~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.794      ; 1.122      ;
; 0.194  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg5   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.798      ; 1.130      ;
; 0.195  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.732      ; 1.065      ;
; 0.196  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a4~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.764      ; 1.098      ;
; 0.197  ; T65:CPU|AD[6]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg6   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.785      ; 1.120      ;
; 0.199  ; T65:CPU|Set_Addr_To_r[0]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg10 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.779      ; 1.116      ;
; 0.200  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg4  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.810      ; 1.148      ;
; 0.203  ; T65:CPU|AD[7]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg7  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.797      ; 1.138      ;
; 0.205  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg6   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.798      ; 1.141      ;
; 0.206  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.754      ; 1.098      ;
; 0.209  ; T65:CPU|BAH[0]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg8   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.774      ; 1.121      ;
; 0.215  ; SBCTextDisplayRGB:VDU|hActive          ; SBCTextDisplayRGB:VDU|hActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|vActive          ; SBCTextDisplayRGB:VDU|vActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|pixelCount[1]    ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10] ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11] ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12] ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13] ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14] ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15] ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16] ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17] ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18] ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19] ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20] ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21] ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22] ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23] ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24] ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25] ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Num           ; SBCTextDisplayRGB:VDU|ps2Num                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3] ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Caps          ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Scroll        ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWRParity       ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2DataOut       ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|n_kbWR           ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Shift         ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|FNkeysSig[2]     ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Toggle_On_FN_Key:FNKey2Toggle|loopback ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_serialClkCount[1]                    ; w_serialClkCount[1]                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxdFiltered          ; bufferedUART:UART|rxdFiltered                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[0]        ; bufferedUART:UART|rxBitCount[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[1]        ; bufferedUART:UART|rxBitCount[1]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[2]        ; bufferedUART:UART|rxBitCount[2]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[3]        ; bufferedUART:UART|rxBitCount[3]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.195 ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.878      ; 0.835      ;
; -0.061 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 0.958      ;
; -0.061 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 0.958      ;
; -0.049 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.566      ; 0.669      ;
; 0.004  ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.893      ; 1.049      ;
; 0.015  ; T65:CPU|DL[5]                          ; bufferedUART:UART|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.588      ;
; 0.065  ; T65:CPU|IR[2]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.878      ; 1.095      ;
; 0.076  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.882      ; 1.110      ;
; 0.082  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.882      ; 1.116      ;
; 0.085  ; T65:CPU|MCycle[2]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.893      ; 1.130      ;
; 0.089  ; T65:CPU|S[6]                           ; T65:CPU|BusA_r[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.793      ; 1.034      ;
; 0.095  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.874      ; 1.121      ;
; 0.103  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 1.122      ;
; 0.116  ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.674      ; 0.942      ;
; 0.119  ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 1.138      ;
; 0.129  ; T65:CPU|IR[1]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 1.148      ;
; 0.136  ; T65:CPU|PC[12]                         ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.527      ; 1.815      ;
; 0.182  ; T65:CPU|IR[3]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 1.201      ;
; 0.185  ; T65:CPU|Set_Addr_To_r[1]               ; T65:CPU|BAL[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.941      ; 1.278      ;
; 0.194  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.878      ; 1.224      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteWritten        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.763      ;
; 0.200  ; T65:CPU|MCycle[1]                      ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.879      ; 1.231      ;
; 0.209  ; T65:CPU|PC[8]                          ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.775      ;
; 0.213  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.253      ;
; 0.213  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.253      ;
; 0.213  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[5]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.253      ;
; 0.213  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.253      ;
; 0.213  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.253      ;
; 0.215  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; T65:CPU|PC[14]                         ; bufferedUART:UART|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.524      ; 1.896      ;
; 0.220  ; T65:CPU|PC[14]                         ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.524      ; 1.896      ;
; 0.220  ; T65:CPU|PC[13]                         ; bufferedUART:UART|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.524      ; 1.896      ;
; 0.221  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.271      ;
; 0.221  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.271      ;
; 0.228  ; T65:CPU|MCycle[2]                      ; T65:CPU|X[4]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.877      ; 1.257      ;
; 0.230  ; T65:CPU|DL[5]                          ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.424      ; 1.806      ;
; 0.230  ; T65:CPU|IR[2]                          ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.867      ; 1.249      ;
; 0.235  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.882      ; 1.269      ;
; 0.235  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.882      ; 1.269      ;
; 0.245  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.813      ; 1.213      ;
; 0.253  ; T65:CPU|S[1]                           ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.814      ; 1.219      ;
; 0.256  ; T65:CPU|S[1]                           ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.281      ; 1.689      ;
; 0.264  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.304      ;
; 0.264  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.304      ;
; 0.264  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[5]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.304      ;
; 0.264  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.304      ;
; 0.264  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.304      ;
; 0.272  ; T65:CPU|S[3]                           ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.793      ; 1.217      ;
; 0.272  ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.809      ; 1.233      ;
; 0.272  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.322      ;
; 0.272  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.322      ;
; 0.273  ; T65:CPU|BAL[5]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.199      ;
; 0.279  ; T65:CPU|MCycle[1]                      ; T65:CPU|X[4]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.877      ; 1.308      ;
; 0.284  ; T65:CPU|S[2]                           ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.263      ; 1.699      ;
; 0.287  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.874      ; 1.313      ;
; 0.294  ; T65:CPU|PC[15]                         ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.527      ; 1.973      ;
; 0.295  ; T65:CPU|BAL[4]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.221      ;
; 0.297  ; T65:CPU|MCycle[0]                      ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.879      ; 1.328      ;
; 0.298  ; T65:CPU|S[1]                           ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.196      ; 1.646      ;
; 0.300  ; T65:CPU|MCycle[1]                      ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.879      ; 1.331      ;
; 0.312  ; T65:CPU|BAL[7]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.238      ;
; 0.325  ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.004     ; 0.473      ;
; 0.325  ; T65:CPU|MCycle[1]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.893      ; 1.370      ;
; 0.327  ; T65:CPU|PC[11]                         ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.414      ; 1.893      ;
; 0.332  ; T65:CPU|BAL[6]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.258      ;
; 0.336  ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.131      ; 0.619      ;
; 0.339  ; T65:CPU|PC[1]                          ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.425      ; 1.916      ;
; 0.339  ; T65:CPU|BAL[3]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.265      ;
; 0.341  ; T65:CPU|PC[0]                          ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.428      ; 1.921      ;
; 0.342  ; T65:CPU|PC[10]                         ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.383      ; 1.877      ;
; 0.343  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.383      ;
; 0.343  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.383      ;
; 0.343  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[5]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.383      ;
; 0.343  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.383      ;
; 0.343  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.888      ; 1.383      ;
; 0.346  ; T65:CPU|PC[9]                          ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.380      ; 1.878      ;
; 0.351  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.401      ;
; 0.351  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.898      ; 1.401      ;
; 0.358  ; T65:CPU|MCycle[0]                      ; T65:CPU|X[4]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.877      ; 1.387      ;
; 0.365  ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.439      ; 1.956      ;
; 0.365  ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.439      ; 1.956      ;
; 0.371  ; T65:CPU|BAL[2]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.774      ; 1.297      ;
; 0.374  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.411      ; 1.939      ;
; 0.376  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.411      ; 1.939      ;
; 0.376  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[7]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.411      ; 1.939      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk_50'                                                                                                                 ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.134 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 1.163      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.133 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.016     ; 1.149      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; -0.113 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 1.117      ;
; 0.002  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.020     ; 1.010      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.046  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.985      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.744      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.044 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.655      ; 1.143      ;
; 0.044 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.655      ; 1.143      ;
; 0.051 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.663      ; 1.144      ;
; 0.051 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.663      ; 1.144      ;
; 0.051 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.663      ; 1.144      ;
; 0.051 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.663      ; 1.144      ;
; 0.464 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.665      ; 0.733      ;
; 0.464 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.665      ; 0.733      ;
; 0.464 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.665      ; 0.733      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClk'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.665      ; 0.733      ;
; 0.416 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.665      ; 0.733      ;
; 0.416 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.665      ; 0.733      ;
; 0.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.663      ; 1.144      ;
; 0.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.663      ; 1.144      ;
; 0.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.663      ; 1.144      ;
; 0.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.663      ; 1.144      ;
; 0.836 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.655      ; 1.143      ;
; 0.836 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.655      ; 1.143      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk_50'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.834 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.878 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.020     ; 1.010      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 0.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 1.117      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.013 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.016     ; 1.149      ;
; 1.014 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 1.163      ;
; 1.014 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 1.163      ;
; 1.014 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 1.163      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 4.389 ; 4.389 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 3.054 ; 3.054 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 3.283 ; 3.283 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 2.959 ; 2.959 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 5.730 ; 5.730 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 5.385 ; 5.385 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 5.625 ; 5.625 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 5.730 ; 5.730 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 5.716 ; 5.716 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 5.716 ; 5.716 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 5.232 ; 5.232 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 5.619 ; 5.619 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 5.350 ; 5.350 ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -2.583 ; -2.583 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -1.938 ; -1.938 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.283 ; -2.283 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.839 ; -2.839 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.938 ; -2.938 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.357 ; -3.357 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.467 ; -3.467 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.628 ; -3.628 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.671 ; -3.671 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.899 ; -3.899 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.350 ; -3.350 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.666 ; -3.666 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.938 ; -2.938 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.692 ; 3.692 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.793 ; 3.793 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.827 ; 3.827 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 4.070 ; 4.070 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.546 ; 3.546 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.659 ; 3.659 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.610 ; 3.610 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.613 ; 3.613 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.468 ; 3.468 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.591 ; 3.591 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.583 ; 3.583 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.580 ; 3.580 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 6.110 ; 6.110 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 5.365 ; 5.365 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 5.353 ; 5.353 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 5.807 ; 5.807 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 5.843 ; 5.843 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 5.945 ; 5.945 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 5.931 ; 5.931 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 6.110 ; 6.110 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 5.612 ; 5.612 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 4.864 ; 4.864 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 4.983 ; 4.983 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 5.113 ; 5.113 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 5.268 ; 5.268 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 4.905 ; 4.905 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 5.268 ; 5.268 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 5.056 ; 5.056 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 4.782 ; 4.782 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 4.708 ; 4.708 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 5.153 ; 5.153 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 4.953 ; 4.953 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 4.614 ; 4.614 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 3.822 ; 3.822 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.589 ; 3.589 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.344 ; 3.344 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.741 ; 3.741 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.239 ; 4.239 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.903 ; 3.903 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.292 ; 4.292 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 3.715 ; 3.715 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.850 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 2.969 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.099 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.692 ; 3.692 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.793 ; 3.793 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.827 ; 3.827 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 4.070 ; 4.070 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.546 ; 3.546 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.659 ; 3.659 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.610 ; 3.610 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.613 ; 3.613 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.468 ; 3.468 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.591 ; 3.591 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.583 ; 3.583 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.580 ; 3.580 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.885 ; 3.885 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 4.314 ; 4.314 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 4.270 ; 4.270 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 4.846 ; 4.846 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.675 ; 4.675 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 4.575 ; 4.575 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 4.532 ; 4.532 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 4.467 ; 4.467 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 3.885 ; 3.885 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 2.850 ; 4.069 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 2.969 ; 3.171 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.099 ; 3.298 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.207 ; 3.207 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.722 ; 3.722 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.494 ; 3.494 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.373 ; 3.373 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.452 ; 3.452 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.487 ; 3.487 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.705 ; 3.705 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.571 ; 3.571 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 3.480 ; 3.480 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 3.449 ; 3.449 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.326 ; 3.326 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.207 ; 3.207 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.627 ; 3.627 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 3.987 ; 3.987 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.523 ; 3.523 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.063 ; 4.063 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 3.339 ; 3.339 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.850 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 2.969 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.099 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.867 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.992 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.867 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.925 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.925 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.925 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.982 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.978 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 5.096 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.969 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.094 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.969 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.027 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.027 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.027 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.084 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.080 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.198 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.867     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.992     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.867     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.925     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.925     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.925     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.982     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.978     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 5.096     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.969     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.094     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.969     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.027     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.027     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.027     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.084     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.080     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.198     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -18.775   ; -0.890 ; -1.649   ; -0.814  ; -2.567              ;
;  i_clk_50        ; -18.775   ; -0.890 ; -1.649   ; 0.592   ; -2.567              ;
;  w_cpuClk        ; -17.124   ; -0.872 ; -0.029   ; -0.814  ; -0.742              ;
; Design-wide TNS  ; -9761.749 ; -3.216 ; -45.121  ; -2.442  ; -3362.525           ;
;  i_clk_50        ; -7950.447 ; -1.717 ; -45.005  ; 0.000   ; -3102.825           ;
;  w_cpuClk        ; -1811.302 ; -2.112 ; -0.116   ; -2.442  ; -259.700            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 11.338 ; 11.338 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 7.353  ; 7.353  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 8.495  ; 8.495  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 6.853  ; 6.853  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 14.973 ; 14.973 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.801 ; 13.801 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 14.622 ; 14.622 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 14.870 ; 14.870 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.973 ; 14.973 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 14.869 ; 14.869 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.452 ; 13.452 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 14.762 ; 14.762 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.957 ; 13.957 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -2.583 ; -2.583 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -1.938 ; -1.938 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.283 ; -2.283 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.839 ; -2.839 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.938 ; -2.938 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.357 ; -3.357 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.467 ; -3.467 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.628 ; -3.628 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.671 ; -3.671 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.899 ; -3.899 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.350 ; -3.350 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.666 ; -3.666 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.938 ; -2.938 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 8.253  ; 8.253  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 8.463  ; 8.463  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.478  ; 8.478  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 9.235  ; 9.235  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 7.578  ; 7.578  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 7.955  ; 7.955  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 7.700  ; 7.700  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 7.702  ; 7.702  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 7.287  ; 7.287  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 7.667  ; 7.667  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 7.645  ; 7.645  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 7.644  ; 7.644  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 16.428 ; 16.428 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 13.926 ; 13.926 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.948 ; 13.948 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 15.528 ; 15.528 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 15.339 ; 15.339 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 15.903 ; 15.903 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 15.747 ; 15.747 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 16.428 ; 16.428 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 14.714 ; 14.714 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 12.946 ; 12.946 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 13.412 ; 13.412 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 14.060 ; 14.060 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.379 ; 14.379 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.625 ; 12.625 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 14.357 ; 14.357 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 13.478 ; 13.478 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 12.861 ; 12.861 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 12.602 ; 12.602 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.379 ; 14.379 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 13.560 ; 13.560 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 12.477 ; 12.477 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 9.983  ; 9.983  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 9.175  ; 9.175  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 8.404  ; 8.404  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 9.652  ; 9.652  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 11.198 ; 11.198 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 10.242 ; 10.242 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 11.076 ; 11.076 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 9.754  ; 9.754  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 7.298  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 7.764  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 8.412  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.692 ; 3.692 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.793 ; 3.793 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.827 ; 3.827 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 4.070 ; 4.070 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.546 ; 3.546 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.659 ; 3.659 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.610 ; 3.610 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.613 ; 3.613 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.468 ; 3.468 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.591 ; 3.591 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.583 ; 3.583 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.580 ; 3.580 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.885 ; 3.885 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 4.314 ; 4.314 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 4.270 ; 4.270 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 4.846 ; 4.846 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.675 ; 4.675 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 4.575 ; 4.575 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 4.532 ; 4.532 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 4.467 ; 4.467 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 3.885 ; 3.885 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 2.850 ; 4.069 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 2.969 ; 3.171 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.099 ; 3.298 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.207 ; 3.207 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.722 ; 3.722 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.494 ; 3.494 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.373 ; 3.373 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.452 ; 3.452 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.487 ; 3.487 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.705 ; 3.705 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.571 ; 3.571 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 3.480 ; 3.480 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 3.449 ; 3.449 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.326 ; 3.326 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.207 ; 3.207 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.627 ; 3.627 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 3.987 ; 3.987 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.523 ; 3.523 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.063 ; 4.063 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 3.339 ; 3.339 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.850 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 2.969 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.099 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141677 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18458    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 233277   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141677 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18458    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 233277   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 329   ; 329  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 406   ; 406  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 03 16:55:28 2020
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.775     -7950.447 i_clk_50 
    Info (332119):   -17.124     -1811.302 w_cpuClk 
Info (332146): Worst-case hold slack is -0.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.881        -1.104 i_clk_50 
    Info (332119):    -0.872        -2.112 w_cpuClk 
Info (332146): Worst-case recovery slack is -1.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.649       -45.005 i_clk_50 
    Info (332119):    -0.029        -0.116 w_cpuClk 
Info (332146): Worst-case removal slack is -0.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.814        -2.442 w_cpuClk 
    Info (332119):     1.355         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3102.825 i_clk_50 
    Info (332119):    -0.742      -259.700 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.159     -1869.258 i_clk_50 
    Info (332119):    -4.898      -457.042 w_cpuClk 
Info (332146): Worst-case hold slack is -0.890
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.890        -1.717 i_clk_50 
    Info (332119):    -0.195        -0.366 w_cpuClk 
Info (332146): Worst-case recovery slack is -0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.134        -2.410 i_clk_50 
    Info (332119):     0.044         0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.416         0.000 w_cpuClk 
    Info (332119):     0.592         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2177.732 i_clk_50 
    Info (332119):    -0.500      -175.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Fri Jul 03 16:55:31 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


