Fitter report for afalina_tvk
Fri Jan 30 14:32:46 2009
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Fitter Messages
 30. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 30 14:32:45 2009    ;
; Quartus II Version                 ; 7.2 Build 151 09/26/2007 SJ Full Version ;
; Revision Name                      ; afalina_tvk                              ;
; Top-level Entity Name              ; afalina_tvk                              ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C10F256C7                             ;
; Timing Models                      ; Preliminary                              ;
; Total logic elements               ; 2,462 / 10,320 ( 24 % )                  ;
;     Total combinational functions  ; 2,119 / 10,320 ( 21 % )                  ;
;     Dedicated logic registers      ; 1,485 / 10,320 ( 14 % )                  ;
; Total registers                    ; 1485                                     ;
; Total pins                         ; 179 / 183 ( 98 % )                       ;
; Total virtual pins                 ; 18                                       ;
; Total memory bits                  ; 86,016 / 423,936 ( 20 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                       ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                ; Setting                               ; Default Value                         ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                ; EP3C10F256C7                          ;                                       ;
; Fit Attempts to Skip                                                  ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                   ; 3.0-V LVTTL                           ;                                       ;
; Optimize Hold Timing                                                  ; Off                                   ; IO Paths and Minimum TPD Paths        ;
; Fitter Effort                                                         ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                 ; Off                                   ; Off                                   ;
; Maximum processors allowed for parallel compilation                   ; 1                                     ; 1                                     ;
; Use TimeQuest Timing Analyzer                                         ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                      ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                              ; 1.0                                   ; 1.0                                   ;
; Optimize Fast-Corner Timing                                           ; Off                                   ; Off                                   ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                          ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                       ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                            ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                          ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                         ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                         ; 1                                     ; 1                                     ;
; PCI I/O                                                               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                 ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                             ; Off                                   ; Off                                   ;
; Auto Global Memory Control Signals                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                     ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                 ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                       ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                          ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                             ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                       ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                              ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                             ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                     ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                  ; On                                    ; On                                    ;
; Reserve all unused pins                                               ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                  ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                     ; Off                                   ; Off                                   ;
+-----------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Aldec/My_Designs/Afalina/Afalina_tvk_eop_28_01_09/Afalina_tvk/synthesis/afalina_tvk.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 2,462 / 10,320 ( 24 % )        ;
;     -- Combinational with no register       ; 977                            ;
;     -- Register only                        ; 343                            ;
;     -- Combinational with a register        ; 1142                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 836                            ;
;     -- 3 input functions                    ; 432                            ;
;     -- <=2 input functions                  ; 851                            ;
;     -- Register only                        ; 343                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 1573                           ;
;     -- arithmetic mode                      ; 546                            ;
;                                             ;                                ;
; Total registers*                            ; 1,485 / 11,377 ( 13 % )        ;
;     -- Dedicated logic registers            ; 1,485 / 10,513 ( 14 % )        ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )                ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 215 / 645 ( 33 % )             ;
; User inserted logic elements                ; 0                              ;
; Virtual pins                                ; 18                             ;
; I/O pins                                    ; 179 / 183 ( 98 % )             ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
; Global signals                              ; 10                             ;
; M9Ks                                        ; 12 / 46 ( 26 % )               ;
; Total memory bits                           ; 86,016 / 423,936 ( 20 % )      ;
; Total RAM block bits                        ; 110,592 / 423,936 ( 26 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                 ;
; PLLs                                        ; 1 / 2 ( 50 % )                 ;
; Global clocks                               ; 10 / 10 ( 100 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage                  ; 4%                             ;
; Peak interconnect usage                     ; 10%                            ;
; Maximum fan-out node                        ; c[0]~clkctrl                   ;
; Maximum fan-out                             ; 553                            ;
; Highest non-global fan-out signal           ; mpu_res:reset_generator|cnt[8] ;
; Highest non-global fan-out                  ; 376                            ;
; Total fan-out                               ; 11936                          ;
; Average fan-out                             ; 2.78                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_A[0]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[10] ; F16   ; 6        ; 34           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[11] ; G15   ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[1]  ; H15   ; 6        ; 34           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[2]  ; J13   ; 5        ; 34           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[3]  ; J14   ; 5        ; 34           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[4]  ; H16   ; 6        ; 34           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[5]  ; J15   ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[6]  ; J16   ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[7]  ; K15   ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[8]  ; D16   ; 6        ; 34           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_A[9]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[0]  ; C16   ; 6        ; 34           ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[10] ; B16   ; 6        ; 34           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[11] ; C15   ; 6        ; 34           ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[1]  ; D15   ; 6        ; 34           ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[2]  ; F13   ; 6        ; 34           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[3]  ; F14   ; 6        ; 34           ; 19           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[4]  ; B13   ; 7        ; 30           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[5]  ; A13   ; 7        ; 30           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[6]  ; B14   ; 7        ; 28           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[7]  ; A15   ; 7        ; 21           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[8]  ; C14   ; 7        ; 32           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADC_B[9]  ; D14   ; 7        ; 32           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ADUC_TXD  ; B3    ; 8        ; 3            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; ALE       ; D6    ; 8        ; 3            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CLK_2     ; M2    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CLK_3     ; M1    ; 2        ; 0            ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CLK_6     ; M15   ; 5        ; 34           ; 12           ; 14           ; 242                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CLK_7     ; M16   ; 5        ; 34           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; KT[1]     ; K11   ; 5        ; 34           ; 6            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; KT[2]     ; K10   ; 4        ; 25           ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[0]  ; A5    ; 8        ; 7            ; 24           ; 14           ; 93                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[1]  ; B6    ; 8        ; 9            ; 24           ; 21           ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[2]  ; A6    ; 8        ; 9            ; 24           ; 14           ; 50                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[3]  ; B7    ; 8        ; 11           ; 24           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[4]  ; E6    ; 8        ; 7            ; 24           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[5]  ; E7    ; 8        ; 7            ; 24           ; 0            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[6]  ; F8    ; 8        ; 13           ; 24           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_A[7]  ; F9    ; 7        ; 23           ; 24           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_MODE  ; L11   ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_RD    ; B5    ; 8        ; 5            ; 24           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_RESET ; M11   ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; MPU_WR    ; A4    ; 8        ; 5            ; 24           ; 14           ; 65                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; RS232_RXD ; C6    ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; RS485_RXD ; E5    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; ADUC_RXD   ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[0]       ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[10]      ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[11]      ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[12]      ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[1]       ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[2]       ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[3]       ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[4]       ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[5]       ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[6]       ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[7]       ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[8]       ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[9]       ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; BA[0]      ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; BA[1]      ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; BR         ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CAS        ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CKE        ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLK_SDRAM  ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLPDMA     ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLPDMB     ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLPOBA     ; L12   ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLPOBB     ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CS         ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DATACLKA   ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DATACLKB   ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; H1A        ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; H1B        ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; H2A        ; M12   ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; H2B        ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HDA        ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HDB        ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; KT_OUT     ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LDQM       ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_CLK   ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[0]  ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[10] ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[11] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[12] ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[13] ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[14] ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[15] ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[16] ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[17] ; F3    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[18] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[19] ; F1    ; 1        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[1]  ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[20] ; F2    ; 1        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[21] ; D1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[22] ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[23] ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[24] ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[25] ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[26] ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[27] ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[2]  ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[3]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[4]  ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[5]  ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[6]  ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[7]  ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[8]  ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_D[9]  ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MPU_INT0   ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MPU_INT1   ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PBLKA      ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PBLKB      ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PH         ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PSEN       ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAS        ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RESET_842  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RGA        ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RGB        ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RS232_TXD  ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RS485_MODE ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RS485_PV   ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RS485_TXD  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SCK        ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SDATA      ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SG2AA      ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SG2AB      ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SG2BA      ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SG2BB      ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHDA       ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHDB       ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHPA       ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHPB       ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SL         ; L14   ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; UDQM       ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VDA        ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VDB        ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; WE         ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XSUBA      ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XSUBB      ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV1A       ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV1B       ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV2A       ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV2B       ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV3A       ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV3B       ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV4A       ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; XV4B       ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; DQ[0]    ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[10]   ; R10   ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[11]   ; T11   ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[12]   ; R11   ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[13]   ; T12   ; 4        ; 25           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[14]   ; R12   ; 4        ; 23           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[15]   ; T13   ; 4        ; 28           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[1]    ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[2]    ; R4    ; 3        ; 5            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[3]    ; T5    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[4]    ; R5    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[5]    ; T6    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[6]    ; R6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[7]    ; T7    ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[8]    ; R9    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; DQ[9]    ; T10   ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[0] ; E8    ; 8        ; 13           ; 24           ; 14           ; 19                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[1] ; D8    ; 8        ; 13           ; 24           ; 7            ; 19                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[2] ; B8    ; 8        ; 16           ; 24           ; 21           ; 19                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[3] ; A8    ; 8        ; 16           ; 24           ; 14           ; 19                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[4] ; B9    ; 7        ; 16           ; 24           ; 7            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[5] ; C8    ; 8        ; 13           ; 24           ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[6] ; A9    ; 7        ; 16           ; 24           ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; MPU_D[7] ; E10   ; 7        ; 28           ; 24           ; 21           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; RES1     ; K12   ; 5        ; 34           ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; RES2     ; J11   ; 5        ; 34           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 12 / 18 ( 67 % )  ; 3.3V          ; --           ;
; 2        ; 19 / 19 ( 100 % ) ; 3.0V          ; --           ;
; 3        ; 26 / 26 ( 100 % ) ; 3.0V          ; --           ;
; 4        ; 27 / 27 ( 100 % ) ; 3.0V          ; --           ;
; 5        ; 25 / 25 ( 100 % ) ; 3.0V          ; --           ;
; 6        ; 14 / 16 ( 88 % )  ; 3.0V          ; --           ;
; 7        ; 26 / 26 ( 100 % ) ; 3.0V          ; --           ;
; 8        ; 26 / 26 ( 100 % ) ; 3.0V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; ADUC_RXD                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; MPU_INT0                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; MPU_WR                          ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; MPU_A[0]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; MPU_A[2]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; PSEN                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; MPU_D[3]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; MPU_D[6]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; XV1B                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; H2B                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; CLPOBB                          ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; ADC_B[5]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; LVDS_CLK                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; ADC_B[7]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESET_842                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; ADUC_TXD                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; MPU_INT1                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; MPU_RD                          ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; MPU_A[1]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; MPU_A[3]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; MPU_D[2]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; MPU_D[4]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; XV2B                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RGB                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; H1B                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; ADC_B[4]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; ADC_B[6]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; ADC_B[10]                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; LVDS_D[15]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; RS485_TXD                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RS232_RXD                       ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; MPU_D[5]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; XV4B                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; HDB                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; ADC_B[8]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; ADC_B[11]                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; ADC_B[0]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; LVDS_D[21]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RS485_PV                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; RS485_MODE                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; LVDS_D[14]                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; ALE                             ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; MPU_D[1]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; XV3B                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; VDB                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; CLPDMB                          ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; ADC_B[9]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; ADC_B[1]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; ADC_A[8]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RS485_RXD                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; MPU_A[4]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; MPU_A[5]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; MPU_D[0]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; XSUBB                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; MPU_D[7]                        ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; SHPB                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; LVDS_D[19]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; LVDS_D[20]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; LVDS_D[17]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; KT_OUT                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; LVDS_D[16]                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; LVDS_D[22]                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; MPU_A[6]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; MPU_A[7]                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; RS232_TXD                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; SHDB                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; ADC_B[2]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; ADC_B[3]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; ADC_A[9]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ADC_A[10]                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; LVDS_D[18]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; LVDS_D[7]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; LVDS_D[23]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; SG2AB                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; ADC_A[11]                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; ADC_A[0]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; ADC_A[1]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 134        ; 6        ; ADC_A[4]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 28         ; 2        ; LVDS_D[9]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; LVDS_D[10]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; LVDS_D[11]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RES2                            ; bidir  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; SG2BB                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; ADC_A[2]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; ADC_A[3]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; ADC_A[5]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; ADC_A[6]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; LVDS_D[24]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; LVDS_D[25]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; LVDS_D[8]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; RAS                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; A[9]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; A[7]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; KT[2]                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; KT[1]                           ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; RES1                            ; bidir  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; ADC_A[7]                        ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; DATACLKB                        ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; LVDS_D[13]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; LVDS_D[12]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; LVDS_D[0]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; LDQM                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; BA[1]                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; A[0]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; CKE                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; A[5]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; PH                              ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; MPU_MODE                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; CLPOBA                          ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; H1A                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; SL                              ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; PBLKB                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; SDATA                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; CLK_3                           ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; CLK_2                           ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA                            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; CS                              ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; A[2]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; CAS                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; A[4]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RGA                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; MPU_RESET                       ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; H2A                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; CLK_6                           ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; CLK_7                           ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; LVDS_D[26]                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; LVDS_D[2]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; LVDS_D[1]                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; WE                              ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; A[10]                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; A[3]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; A[6]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; XV4A                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; XV3A                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; XV1A                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; SHDA                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; SHPA                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; CLPDMA                          ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; LVDS_D[3]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; LVDS_D[4]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; LVDS_D[5]                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; A[1]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; BA[0]                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; BR                              ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; XSUBA                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; XV2A                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; SG2BA                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; SG2AA                           ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; LVDS_D[6]                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; DQ[1]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; DQ[2]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; DQ[4]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; DQ[6]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; A[8]                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; A[11]                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; DQ[8]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; DQ[10]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; DQ[12]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; DQ[14]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; SCK                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; HDA                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; DATACLKA                        ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; LVDS_D[27]                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; DQ[0]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; CLK_SDRAM                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; DQ[3]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; DQ[5]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; DQ[7]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; A[12]                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; UDQM                            ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; DQ[9]                           ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; DQ[11]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; DQ[13]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; DQ[15]                          ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; VDA                             ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; PBLKA                           ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+--------------------------+-----------------------------------------------------------------------------+
; Name                     ; PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|pll1 ;
+--------------------------+-----------------------------------------------------------------------------+
; PLL mode                 ; Normal                                                                      ;
; Compensate clock         ; clock3                                                                      ;
; Switchover type          ; --                                                                          ;
; Input frequency 0        ; 57.28 MHz                                                                   ;
; Input frequency 1        ; --                                                                          ;
; Nominal PFD frequency    ; 57.3 MHz                                                                    ;
; Nominal VCO frequency    ; 572.7 MHz                                                                   ;
; VCO post scale           ; 2                                                                           ;
; VCO frequency control    ; Auto                                                                        ;
; VCO phase shift step     ; 218 ps                                                                      ;
; VCO multiply             ; --                                                                          ;
; VCO divide               ; --                                                                          ;
; Freq min lock            ; 30.0 MHz                                                                    ;
; Freq max lock            ; 65.02 MHz                                                                   ;
; M VCO Tap                ; 0                                                                           ;
; M Initial                ; 1                                                                           ;
; M value                  ; 10                                                                          ;
; N value                  ; 1                                                                           ;
; Charge pump current      ; setting 1                                                                   ;
; Loop filter resistance   ; setting 27                                                                  ;
; Loop filter capacitance  ; setting 0                                                                   ;
; Bandwidth                ; 1.03 MHz to 1.97 MHz                                                        ;
; Real time reconfigurable ; Off                                                                         ;
; Scan chain MIF file      ; --                                                                          ;
; Preserve counter order   ; Off                                                                         ;
; PLL location             ; PLL_2                                                                       ;
; Inclk0 signal            ; CLK_6                                                                       ;
; Inclk1 signal            ; --                                                                          ;
; Inclk0 signal type       ; Dedicated Pin                                                               ;
; Inclk1 signal type       ; --                                                                          ;
+--------------------------+-----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 2    ; 1   ; 114.56 MHz       ; 0 (0 ps)    ; 9.00 (218 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                        ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |afalina_tvk                                                                                         ; 2462 (39)   ; 1485 (18)                 ; 0 (0)         ; 86016       ; 12   ; 0            ; 0       ; 0         ; 179  ; 18           ; 977 (21)     ; 343 (0)           ; 1142 (18)        ; |afalina_tvk                                                                                                                                                                                                                                                                                               ; work         ;
;    |ADC_REC:ADC|                                                                                     ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |afalina_tvk|ADC_REC:ADC                                                                                                                                                                                                                                                                                   ; work         ;
;       |RAM_ADC:RAM_1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|ADC_REC:ADC|RAM_ADC:RAM_1                                                                                                                                                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_tmj1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated                                                                                                                                                                                                      ; work         ;
;    |AduC842:AduC|                                                                                    ; 525 (2)     ; 351 (0)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (2)      ; 41 (0)            ; 310 (2)          ; |afalina_tvk|AduC842:AduC                                                                                                                                                                                                                                                                                  ; work         ;
;       |MUX32:inst26|                                                                                 ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 17 (0)           ; |afalina_tvk|AduC842:AduC|MUX32:inst26                                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_mux:2|                                                                                 ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 17 (0)           ; |afalina_tvk|AduC842:AduC|MUX32:inst26|lpm_mux:2                                                                                                                                                                                                                                                           ; work         ;
;             |mux_src:auto_generated|                                                                 ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 17 (17)          ; |afalina_tvk|AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated                                                                                                                                                                                                                                    ; work         ;
;       |MUX8:inst59|                                                                                  ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 20 (0)           ; |afalina_tvk|AduC842:AduC|MUX8:inst59                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_mux:2|                                                                                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 20 (0)           ; |afalina_tvk|AduC842:AduC|MUX8:inst59|lpm_mux:2                                                                                                                                                                                                                                                            ; work         ;
;             |mux_dqc:auto_generated|                                                                 ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; |afalina_tvk|AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated                                                                                                                                                                                                                                     ; work         ;
;       |MUX8:inst61|                                                                                  ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |afalina_tvk|AduC842:AduC|MUX8:inst61                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_mux:2|                                                                                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |afalina_tvk|AduC842:AduC|MUX8:inst61|lpm_mux:2                                                                                                                                                                                                                                                            ; work         ;
;             |mux_dqc:auto_generated|                                                                 ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |afalina_tvk|AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated                                                                                                                                                                                                                                     ; work         ;
;       |Three_ctrl_k:inst6|                                                                           ; 102 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 20 (0)            ; 64 (0)           ; |afalina_tvk|AduC842:AduC|Three_ctrl_k:inst6                                                                                                                                                                                                                                                               ; work         ;
;          |aduc_reg:inst2|                                                                            ; 102 (102)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 20 (20)           ; 64 (64)          ; |afalina_tvk|AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2                                                                                                                                                                                                                                                ; work         ;
;       |me_108_rs485_top_all:inst4|                                                                   ; 268 (2)     ; 196 (2)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (1)       ; 13 (0)            ; 183 (2)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4                                                                                                                                                                                                                                                       ; work         ;
;          |21mux:73|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|21mux:73                                                                                                                                                                                                                                              ; work         ;
;          |21mux:74|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74                                                                                                                                                                                                                                              ; work         ;
;          |busmux:135|                                                                                ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 13 (0)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135                                                                                                                                                                                                                                            ; work         ;
;             |lpm_mux:$00000|                                                                         ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 13 (0)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000                                                                                                                                                                                                                             ; work         ;
;                |mux_5qc:auto_generated|                                                              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated                                                                                                                                                                                                      ; work         ;
;          |lpm_counter:39|                                                                            ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|lpm_counter:39                                                                                                                                                                                                                                        ; work         ;
;             |cntr_b8j:auto_generated|                                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|lpm_counter:39|cntr_b8j:auto_generated                                                                                                                                                                                                                ; work         ;
;          |me_108_rs_flags0:130|                                                                      ; 70 (4)      ; 42 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (1)       ; 0 (0)             ; 51 (3)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130                                                                                                                                                                                                                                  ; work         ;
;             |lpm_counter:55|                                                                         ; 34 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 18 (0)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:55                                                                                                                                                                                                                   ; work         ;
;                |cntr_h7l:auto_generated|                                                             ; 34 (34)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 18 (18)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:55|cntr_h7l:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_counter:59|                                                                         ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:59                                                                                                                                                                                                                   ; work         ;
;                |cntr_35k:auto_generated|                                                             ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:59|cntr_35k:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_counter:75|                                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:75                                                                                                                                                                                                                   ; work         ;
;                |cntr_jqi:auto_generated|                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:75|cntr_jqi:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_counter:83|                                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:83                                                                                                                                                                                                                   ; work         ;
;                |cntr_mkj:auto_generated|                                                             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:83|cntr_mkj:auto_generated                                                                                                                                                                                           ; work         ;
;          |rec_byte_me_108:90|                                                                        ; 52 (8)      ; 39 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 8 (1)             ; 32 (5)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90                                                                                                                                                                                                                                    ; work         ;
;             |lpm_counter:25|                                                                         ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:25                                                                                                                                                                                                                     ; work         ;
;                |cntr_2kk:auto_generated|                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:25|cntr_2kk:auto_generated                                                                                                                                                                                             ; work         ;
;             |lpm_counter:26|                                                                         ; 9 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:26                                                                                                                                                                                                                     ; work         ;
;                |cntr_97k:auto_generated|                                                             ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:26|cntr_97k:auto_generated                                                                                                                                                                                             ; work         ;
;             |lpm_counter:66|                                                                         ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66                                                                                                                                                                                                                     ; work         ;
;                |cntr_oah:auto_generated|                                                             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated                                                                                                                                                                                             ; work         ;
;             |lpm_ff:55|                                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_ff:55                                                                                                                                                                                                                          ; work         ;
;             |lpm_shiftreg:28|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_shiftreg:28                                                                                                                                                                                                                    ; work         ;
;          |rs485_rec_string:inst5|                                                                    ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 30 (30)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5                                                                                                                                                                                                                                ; work         ;
;             |RAM2PORTRX:RAM2|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RAM2PORTRX:RAM2                                                                                                                                                                                                                ; work         ;
;                |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RAM2PORTRX:RAM2|altsyncram:altsyncram_component                                                                                                                                                                                ; work         ;
;                   |altsyncram_mqe1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RAM2PORTRX:RAM2|altsyncram:altsyncram_component|altsyncram_mqe1:auto_generated                                                                                                                                                 ; work         ;
;          |rs_ports_me_108:124|                                                                       ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 30 (0)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124                                                                                                                                                                                                                                   ; work         ;
;             |lpm_decode:23|                                                                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23                                                                                                                                                                                                                     ; work         ;
;                |decode_cuf:auto_generated|                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_ff:12|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12                                                                                                                                                                                                                         ; work         ;
;             |lpm_ff:13|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13                                                                                                                                                                                                                         ; work         ;
;             |lpm_ff:2|                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2                                                                                                                                                                                                                          ; work         ;
;             |lpm_ff:3|                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3                                                                                                                                                                                                                          ; work         ;
;          |tr_me_108_string:78|                                                                       ; 77 (12)     ; 53 (8)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (4)       ; 1 (1)             ; 54 (7)           ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78                                                                                                                                                                                                                                   ; work         ;
;             |RAM2PORT:inst2|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2                                                                                                                                                                                                                    ; work         ;
;                |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component                                                                                                                                                                                    ; work         ;
;                   |altsyncram_9vl1:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated                                                                                                                                                     ; work         ;
;             |busmux:101|                                                                             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|busmux:101                                                                                                                                                                                                                        ; work         ;
;                |lpm_mux:$00000|                                                                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|busmux:101|lpm_mux:$00000                                                                                                                                                                                                         ; work         ;
;                   |mux_5qc:auto_generated|                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|busmux:101|lpm_mux:$00000|mux_5qc:auto_generated                                                                                                                                                                                  ; work         ;
;             |lpm_compare:120|                                                                        ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:120                                                                                                                                                                                                                   ; work         ;
;                |cmpr_tnd:auto_generated|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:120|cmpr_tnd:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_compare:53|                                                                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:53                                                                                                                                                                                                                    ; work         ;
;                |cmpr_tnd:auto_generated|                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:53|cmpr_tnd:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_compare:62|                                                                         ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:62                                                                                                                                                                                                                    ; work         ;
;                |cmpr_tnd:auto_generated|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:62|cmpr_tnd:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_counter:122|                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:122                                                                                                                                                                                                                   ; work         ;
;                |cntr_mci:auto_generated|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:122|cntr_mci:auto_generated                                                                                                                                                                                           ; work         ;
;             |lpm_counter:17|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:17                                                                                                                                                                                                                    ; work         ;
;                |cntr_muh:auto_generated|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:17|cntr_muh:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_counter:19|                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:19                                                                                                                                                                                                                    ; work         ;
;                |cntr_sfj:auto_generated|                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:19|cntr_sfj:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_counter:20|                                                                         ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:20                                                                                                                                                                                                                    ; work         ;
;                |cntr_ekj:auto_generated|                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:20|cntr_ekj:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_counter:75|                                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75                                                                                                                                                                                                                    ; work         ;
;                |cntr_uak:auto_generated|                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_ff:6|                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_ff:6                                                                                                                                                                                                                          ; work         ;
;             |lpm_shiftreg:21|                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_shiftreg:21                                                                                                                                                                                                                   ; work         ;
;             |sum2:116|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|sum2:116                                                                                                                                                                                                                          ; work         ;
;       |mpu_reset:inst1|                                                                              ; 27 (2)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 25 (0)           ; |afalina_tvk|AduC842:AduC|mpu_reset:inst1                                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_counter:2|                                                                             ; 25 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |afalina_tvk|AduC842:AduC|mpu_reset:inst1|lpm_counter:2                                                                                                                                                                                                                                                    ; work         ;
;             |cntr_bei:auto_generated|                                                                ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |afalina_tvk|AduC842:AduC|mpu_reset:inst1|lpm_counter:2|cntr_bei:auto_generated                                                                                                                                                                                                                            ; work         ;
;       |port_aduc_afalina:inst8|                                                                      ; 56 (6)      ; 46 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 8 (2)             ; 38 (4)           ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8                                                                                                                                                                                                                                                          ; work         ;
;          |lpm_counter:144|                                                                           ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_counter:144                                                                                                                                                                                                                                          ; work         ;
;             |cntr_odj:auto_generated|                                                                ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_counter:144|cntr_odj:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |lpm_decode:31|                                                                             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31                                                                                                                                                                                                                                            ; work         ;
;             |decode_cuf:auto_generated|                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |lpm_decode:3|                                                                              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3                                                                                                                                                                                                                                             ; work         ;
;             |decode_kbf:auto_generated|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated                                                                                                                                                                                                                   ; work         ;
;          |lpm_ff:18|                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18                                                                                                                                                                                                                                                ; work         ;
;          |lpm_ff:20|                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20                                                                                                                                                                                                                                                ; work         ;
;          |lpm_ff:23|                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23                                                                                                                                                                                                                                                ; work         ;
;    |EOP_CONTROL:EOP_CTRL|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |afalina_tvk|EOP_CONTROL:EOP_CTRL                                                                                                                                                                                                                                                                          ; work         ;
;    |PLL_TV1:PLL_AFAL|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|PLL_TV1:PLL_AFAL                                                                                                                                                                                                                                                                              ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|PLL_TV1:PLL_AFAL|altpll:altpll_component                                                                                                                                                                                                                                                      ; work         ;
;          |PLL_TV1_altpll:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated                                                                                                                                                                                                                        ; work         ;
;    |ccd_generator:ccd|                                                                               ; 1132 (57)   ; 502 (57)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (0)      ; 35 (0)            ; 481 (57)         ; |afalina_tvk|ccd_generator:ccd                                                                                                                                                                                                                                                                             ; work         ;
;       |ccd285_sync_generator:ccd285|                                                                 ; 560 (0)     ; 207 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 348 (0)      ; 6 (0)             ; 206 (0)          ; |afalina_tvk|ccd_generator:ccd|ccd285_sync_generator:ccd285                                                                                                                                                                                                                                                ; work         ;
;          |AD9845:ADC|                                                                                ; 84 (84)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 6 (6)             ; 44 (44)          ; |afalina_tvk|ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC                                                                                                                                                                                                                                     ; work         ;
;          |ccd_counters:cntXY|                                                                        ; 49 (49)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 36 (36)          ; |afalina_tvk|ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY                                                                                                                                                                                                                             ; work         ;
;          |xvform_285:xvform|                                                                         ; 427 (427)   ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (301)    ; 0 (0)             ; 126 (126)        ; |afalina_tvk|ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform                                                                                                                                                                                                                              ; work         ;
;       |ccd415_sync_generator:ccd415|                                                                 ; 520 (0)     ; 238 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (0)      ; 29 (0)            ; 223 (0)          ; |afalina_tvk|ccd_generator:ccd|ccd415_sync_generator:ccd415                                                                                                                                                                                                                                                ; work         ;
;          |AD9845:ADC|                                                                                ; 105 (105)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 16 (16)           ; 38 (38)          ; |afalina_tvk|ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC                                                                                                                                                                                                                                     ; work         ;
;          |ccd_counters:cntXY|                                                                        ; 53 (53)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 36 (36)          ; |afalina_tvk|ccd_generator:ccd|ccd415_sync_generator:ccd415|ccd_counters:cntXY                                                                                                                                                                                                                             ; work         ;
;          |xvform_415:xvform|                                                                         ; 363 (363)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 12 (12)           ; 150 (150)        ; |afalina_tvk|ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform                                                                                                                                                                                                                              ; work         ;
;    |mpu_res:reset_generator|                                                                         ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |afalina_tvk|mpu_res:reset_generator                                                                                                                                                                                                                                                                       ; work         ;
;    |shift:H1|                                                                                        ; 2 (1)       ; 2 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (1)            ; |afalina_tvk|shift:H1                                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:H1|DFF_ig:U1                                                                                                                                                                                                                                                                            ; work         ;
;    |shift:H2|                                                                                        ; 2 (1)       ; 2 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (1)            ; |afalina_tvk|shift:H2                                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:H2|DFF_ig:U1                                                                                                                                                                                                                                                                            ; work         ;
;    |shift:RGshift|                                                                                   ; 3 (1)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (1)            ; |afalina_tvk|shift:RGshift                                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:RGshift|DFF_ig:U1                                                                                                                                                                                                                                                                       ; work         ;
;       |DFF_ig:U2|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:RGshift|DFF_ig:U2                                                                                                                                                                                                                                                                       ; work         ;
;    |shift:dataclk_shift|                                                                             ; 14 (6)      ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 10 (9)           ; |afalina_tvk|shift:dataclk_shift                                                                                                                                                                                                                                                                           ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U1                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U2|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U2                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U3|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U3                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U4|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U4                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U5|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U5                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U6|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U6                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U7|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U7                                                                                                                                                                                                                                                                 ; work         ;
;       |DFF_ig:U8|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:dataclk_shift|DFF_ig:U8                                                                                                                                                                                                                                                                 ; work         ;
;    |shift:shdshift|                                                                                  ; 8 (1)       ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (1)            ; |afalina_tvk|shift:shdshift                                                                                                                                                                                                                                                                                ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:shdshift|DFF_ig:U1                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U2|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U2                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U3|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U3                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U4|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U4                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U5|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U5                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U6|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U6                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U7|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shdshift|DFF_ig:U7                                                                                                                                                                                                                                                                      ; work         ;
;    |shift:shpshift|                                                                                  ; 8 (1)       ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (1)            ; |afalina_tvk|shift:shpshift                                                                                                                                                                                                                                                                                ; work         ;
;       |DFF_ig:U1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|shift:shpshift|DFF_ig:U1                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U2|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U2                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U3|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U3                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U4|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U4                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U5|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U5                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U6|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U6                                                                                                                                                                                                                                                                      ; work         ;
;       |DFF_ig:U7|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |afalina_tvk|shift:shpshift|DFF_ig:U7                                                                                                                                                                                                                                                                      ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 113 (22)    ; 79 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (15)      ; 16 (0)            ; 63 (27)          ; |afalina_tvk|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_decode:instruction_decoder|                                                               ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |afalina_tvk|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                           ; work         ;
;          |decode_jri:auto_generated|                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |afalina_tvk|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_jri:auto_generated                                                                                                                                                                                                                 ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |afalina_tvk|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                            ; work         ;
;       |sld_dffex:BROADCAST|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                        ; work         ;
;       |sld_dffex:IRSR|                                                                               ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                           ; work         ;
;       |sld_dffex:RESET|                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                        ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                    ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |afalina_tvk|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |afalina_tvk|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                  ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 524 (1)     ; 440 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (1)       ; 234 (0)           ; 206 (0)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 523 (123)   ; 440 (113)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (10)      ; 234 (92)          ; 206 (7)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem|                                              ; 47 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 1 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem                                                                                                                                                                             ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                         ; work         ;
;                |decode_4uf:auto_generated|                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated                                                                                                                               ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_nap3:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nap3:auto_generated                                                                                                                                           ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 115 (115)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 16 (16)           ; 58 (58)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 122 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 80 (0)            ; 33 (0)           ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 96 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 64 (0)            ; 29 (0)           ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 48 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 16 (0)            ; 29 (0)           ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 19 (9)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 11 (1)            ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                      ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                            ; work         ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                      ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 92 (8)      ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 82 (0)           ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_kei:auto_generated|                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_kei:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_l7j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_l7j:auto_generated                                                                                ; work         ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                |cntr_jei:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jei:auto_generated                                                                      ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |afalina_tvk|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
;    |test_lvds_cnt:test_lvds|                                                                         ; 78 (78)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 36 (36)          ; |afalina_tvk|test_lvds_cnt:test_lvds                                                                                                                                                                                                                                                                       ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; CLK_2      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK_3      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK_7      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; XV1A       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV2A       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV3A       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV4A       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SG2AA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SG2BA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XSUBA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H1A        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H2A        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATACLKA   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SL         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDATA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHDA       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHPA       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VDA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HDA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PBLKA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLPDMA     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLPOBA     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV1B       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV2B       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV3B       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XV4B       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SG2AB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SG2BB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XSUBB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H1B        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H2B        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGB        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATACLKB   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[4]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[5]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[6]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[7]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[8]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[9]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[10]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_B[11]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SHDB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHPB       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VDB        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HDB        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PBLKB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLPDMB     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLPOBB     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_D[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_CLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BA[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; WE         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UDQM       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDQM       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CKE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_SDRAM  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MPU_INT0   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MPU_INT1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALE        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PSEN       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET_842  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADUC_RXD   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RS232_TXD  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RS485_TXD  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RS485_MODE ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RS485_PV   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BR         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PH         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KT_OUT     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DQ[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[8]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[10]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[11]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[12]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[13]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[14]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DQ[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; RES1       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; RES2       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; MPU_D[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[4]   ; Bidir    ; 0             ; 6             ; --                    ; --  ; --   ;
; MPU_D[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_D[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_MODE   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; MPU_RESET  ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; RS232_RXD  ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADUC_TXD   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; KT[2]      ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_WR     ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; MPU_A[6]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_A[4]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_A[3]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; MPU_A[2]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; MPU_A[1]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_A[0]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_A[7]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; MPU_A[5]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; KT[1]      ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; CLK_6      ; Input    ; 0             ; 0             ; --                    ; --  ; --   ;
; ADC_A[0]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[1]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[2]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[3]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[4]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; ADC_A[5]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[6]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[7]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; ADC_A[8]   ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; ADC_A[9]   ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[10]  ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
; ADC_A[11]  ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; MPU_RD     ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; RS485_RXD  ; Input    ; 6             ; 6             ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK_2                                                                                                                                                         ;                   ;         ;
; CLK_3                                                                                                                                                         ;                   ;         ;
; CLK_7                                                                                                                                                         ;                   ;         ;
; ADC_B[0]                                                                                                                                                      ;                   ;         ;
; ADC_B[1]                                                                                                                                                      ;                   ;         ;
; ADC_B[2]                                                                                                                                                      ;                   ;         ;
; ADC_B[3]                                                                                                                                                      ;                   ;         ;
; ADC_B[4]                                                                                                                                                      ;                   ;         ;
; ADC_B[5]                                                                                                                                                      ;                   ;         ;
; ADC_B[6]                                                                                                                                                      ;                   ;         ;
; ADC_B[7]                                                                                                                                                      ;                   ;         ;
; ADC_B[8]                                                                                                                                                      ;                   ;         ;
; ADC_B[9]                                                                                                                                                      ;                   ;         ;
; ADC_B[10]                                                                                                                                                     ;                   ;         ;
; ADC_B[11]                                                                                                                                                     ;                   ;         ;
; ALE                                                                                                                                                           ;                   ;         ;
; DQ[0]                                                                                                                                                         ;                   ;         ;
; DQ[1]                                                                                                                                                         ;                   ;         ;
; DQ[2]                                                                                                                                                         ;                   ;         ;
; DQ[3]                                                                                                                                                         ;                   ;         ;
; DQ[4]                                                                                                                                                         ;                   ;         ;
; DQ[5]                                                                                                                                                         ;                   ;         ;
; DQ[6]                                                                                                                                                         ;                   ;         ;
; DQ[7]                                                                                                                                                         ;                   ;         ;
; DQ[8]                                                                                                                                                         ;                   ;         ;
; DQ[9]                                                                                                                                                         ;                   ;         ;
; DQ[10]                                                                                                                                                        ;                   ;         ;
; DQ[11]                                                                                                                                                        ;                   ;         ;
; DQ[12]                                                                                                                                                        ;                   ;         ;
; DQ[13]                                                                                                                                                        ;                   ;         ;
; DQ[14]                                                                                                                                                        ;                   ;         ;
; DQ[15]                                                                                                                                                        ;                   ;         ;
; RES1                                                                                                                                                          ;                   ;         ;
; RES2                                                                                                                                                          ;                   ;         ;
; MPU_D[0]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[0]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[0]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[0]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[0]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[0]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[0]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[0]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[8]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[0]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[8]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[0]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[0]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[0]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[0]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[0]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[0]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[0]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[0]                                                                           ; 0                 ; 6       ;
; MPU_D[1]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[1]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[1]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[1]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[1]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[1]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[1]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[9]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[1]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[1]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[1]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[1]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[1]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[1]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[1]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[1]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[1]~feeder                                                                                       ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[9]~feeder                                                                                     ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[1]~feeder                                                                                       ; 0                 ; 6       ;
; MPU_D[2]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[2]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[2]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[2]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[2]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[2]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[2]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[2]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[2]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[10]                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[2]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[10]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[2]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[2]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[2]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[2]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[2]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[2]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[2]~feeder                                                                   ; 0                 ; 6       ;
; MPU_D[3]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[3]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[3]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[3]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[3]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[3]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[3]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[11]                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[3]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[11]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[3]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[3]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[3]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[3]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[3]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[3]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[3]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[3]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[3]~feeder                                                                                          ; 0                 ; 6       ;
; MPU_D[4]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[4]                                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[4]                                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[4]                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[4]                                                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[4]                                                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[12]                                                                                        ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[4]                                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[12]                                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[4]                                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[4]                                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[4]                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[4]                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[4]                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[4]                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[4]                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[4]                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[4]~feeder                                                                                       ; 1                 ; 6       ;
; MPU_D[5]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[5]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[5]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[5]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[5]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[5]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[5]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[13]                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[5]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[13]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[5]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[5]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[5]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[5]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[5]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[5]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[5]~feeder                                                                                    ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[5]~feeder                                                                                          ; 0                 ; 6       ;
; MPU_D[6]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[6]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[6]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[6]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[6]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[6]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[14]                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[6]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[14]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[6]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[6]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[6]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[6]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[6]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[6]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[6]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[6]~feeder                                                                                    ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[6]~feeder                                                                                          ; 0                 ; 6       ;
; MPU_D[7]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:2|dffs[7]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[7]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:12|dffs[7]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHP[7]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_RG[7]                                                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHD[7]                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[15]                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_SHUTTER[7]                                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[15]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_GAIN[7]                                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CLAMP[7]                                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:20|dffs[7]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:18|dffs[7]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_ff:23|dffs[7]                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:13|dffs[7]                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_ff:3|dffs[7]                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_ADCLK[7]~feeder                                                                                    ; 0                 ; 6       ;
; MPU_MODE                                                                                                                                                      ;                   ;         ;
;      - PSEN~9                                                                                                                                                 ; 1                 ; 6       ;
; MPU_RESET                                                                                                                                                     ;                   ;         ;
;      - AduC842:AduC|mpu_reset:inst1|inst                                                                                                                      ; 1                 ; 6       ;
; RS232_RXD                                                                                                                                                     ;                   ;         ;
;      - ADUC_RXD~output                                                                                                                                        ; 0                 ; 6       ;
; ADUC_TXD                                                                                                                                                      ;                   ;         ;
;      - RS232_TXD~output                                                                                                                                       ; 0                 ; 6       ;
; KT[2]                                                                                                                                                         ;                   ;         ;
;      - EOP_CONTROL:EOP_CTRL|EOP_ON~13                                                                                                                         ; 0                 ; 6       ;
;      - EOP_CONTROL:EOP_CTRL|BR~12                                                                                                                             ; 0                 ; 6       ;
;      - EOP_CONTROL:EOP_CTRL|PH~49                                                                                                                             ; 0                 ; 6       ;
;      - altera_auto_signaltap_0_EOP_CONTROL_EOP_CTRL_OPEN_VL_signaltap_lcell                                                                                   ; 0                 ; 6       ;
;      - altera_auto_signaltap_0_KT[2]_signaltap_lcell                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[11]                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[13]                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[13]                                                               ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[11]~feeder                                                        ; 0                 ; 6       ;
; MPU_WR                                                                                                                                                        ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~197                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|103                                                                                        ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~45                                                                                                  ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~201                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~2                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|inst3                                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|inst5                                                                                                             ; 0                 ; 6       ;
;      - altera_auto_signaltap_0_MPU_WR_signaltap_lcell                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg                                                                    ; 0                 ; 6       ;
;      - MPU_WR~inputclkctrl                                                                                                                                    ; 1                 ; 0       ;
; MPU_A[6]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode116w[3]~23                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~198                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~10                                                                                                  ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode44w[3]~30                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~812                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~6                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~201                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~2                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~202                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~893                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~819                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~818                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~818                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~818                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~818                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~875                                                                           ; 0                 ; 6       ;
; MPU_A[4]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode116w[3]~23                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~196                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~199                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~200                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode44w[3]~30                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~202                                                                                                 ; 0                 ; 6       ;
; MPU_A[3]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode116w[3]~23                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~196                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~199                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~200                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode44w[3]~30                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~202                                                                                                 ; 1                 ; 6       ;
; MPU_A[2]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~195                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]~14                                   ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]~13                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~3159                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[0]~3206                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~891                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~892                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~3162                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[1]~3209                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~818                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[3]~198                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~3165                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[2]~3212                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~892                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~3168                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[3]~3215                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~817                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~3171                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[4]~3218                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~817                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~3174                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[5]~3221                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~817                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~3177                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[6]~3224                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~817                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~3180                                                                          ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[7]~3227                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~873                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~874                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|inst77~74                                                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~45                                                                                                  ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~7                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~1                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~0                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode18w[3]                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode1w[3]                                                              ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|inst3                                                                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode18w[3]                                      ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~8                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[1]~215                                            ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[4]~216                                            ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[6]~217                                            ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode28w[3]                                      ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~9                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~4                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~3                                                                                                   ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]                                      ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~893                                                                            ; 1                 ; 6       ;
; MPU_A[1]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~195                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]~14                                   ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]~13                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode1w[3]~20                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~3157                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~2738                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~886                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~887                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|inst77~73                                                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~890                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[0]~196                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~3160                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~2741                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~814                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~817                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[3]~198                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~3163                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~2744                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[2]~201                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~889                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~891                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~3166                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~2747                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~816                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~3169                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~2750                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~816                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~3172                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~2753                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~816                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~3175                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~2756                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~816                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~3178                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~2759                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~868                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~869                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~872                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[7]~213                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~45                                                                                                  ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~7                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~1                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~0                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode18w[3]                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|inst5                                                                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode18w[3]                                      ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~8                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[1]~215                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[4]~216                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[6]~217                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode28w[3]                                      ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~9                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~4                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~3                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]                                      ; 0                 ; 6       ;
; MPU_A[0]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~195                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]~13                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode1w[3]~20                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~3157                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~3158                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~2736                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~2737                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[0]~2738                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~887                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~889                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[0]~196                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[0]~197                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~892                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~3160                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~3161                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~2739                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~2740                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[1]~2741                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~813                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~814                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~816                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[3]~198                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~3163                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~3164                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~2742                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~2743                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[2]~2744                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[2]~201                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[2]~202                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~888                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~889                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~891                                                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~3166                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~3167                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~2745                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~2746                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[3]~2747                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~812                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~815                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[3]~204                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~3169                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~3170                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~2748                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~2749                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[4]~2750                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~812                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~815                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~3172                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~3173                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~2751                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~2752                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[5]~2753                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~812                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~815                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[5]~209                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~3175                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~3176                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~2754                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~2755                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[6]~2756                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~812                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~813                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~815                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~3178                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst61|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~3179                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~2757                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~2758                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX8:inst59|lpm_mux:2|mux_dqc:auto_generated|result_node[7]~2759                                                                          ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~869                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~871                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[7]~213                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[7]~214                                            ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~874                                                                           ; 0                 ; 6       ;
;      - AduC842:AduC|inst77~74                                                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~45                                                                                                  ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~7                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~1                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~0                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode18w[3]                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode18w[3]                                      ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~8                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[1]~215                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[4]~216                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|busmux:135|lpm_mux:$00000|mux_5qc:auto_generated|result_node[6]~217                                            ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode28w[3]                                      ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~9                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~4                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~3                                                                                                   ; 0                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]                                      ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result737w~893                                                                            ; 0                 ; 6       ;
; MPU_A[7]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode1w[3]                                       ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~197                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[0]~3205                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~200                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[1]~3208                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[2]~3211                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[3]~3214                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[4]~3217                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[5]~3220                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[6]~3223                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[7]~3226                                                                         ; 0                 ; 6       ;
;      - AduC842:AduC|inst77~74                                                                                                                                 ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode116w[3]                                                             ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode44w[3]                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode1w[3]                                                              ; 0                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]                                                             ; 0                 ; 6       ;
; MPU_A[5]                                                                                                                                                      ;                   ;         ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode1w[3]                                       ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~197                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[0]~3205                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~200                                                                                                 ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode44w[3]~30                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~812                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[1]~3208                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[2]~3211                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[3]~3214                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[4]~3217                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[5]~3220                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[6]~3223                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|result_node[7]~3226                                                                         ; 1                 ; 6       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:3|decode_kbf:auto_generated|w_anode116w[3]                                                             ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result175w~893                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result457w~819                                                                            ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1017w~818                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1297w~818                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1577w~818                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result1857w~818                                                                           ; 1                 ; 6       ;
;      - AduC842:AduC|MUX32:inst26|lpm_mux:2|mux_src:auto_generated|w_result2137w~875                                                                           ; 1                 ; 6       ;
; KT[1]                                                                                                                                                         ;                   ;         ;
;      - EOP_CONTROL:EOP_CTRL|BR~12                                                                                                                             ; 0                 ; 6       ;
;      - EOP_CONTROL:EOP_CTRL|PH~49                                                                                                                             ; 0                 ; 6       ;
;      - altera_auto_signaltap_0_EOP_CONTROL_EOP_CTRL_CLOSE_VL_signaltap_lcell                                                                                  ; 0                 ; 6       ;
;      - altera_auto_signaltap_0_KT[1]_signaltap_lcell                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]~feeder                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[9]~feeder                                                         ; 0                 ; 6       ;
; CLK_6                                                                                                                                                         ;                   ;         ;
; ADC_A[0]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a0                                                  ; 0                 ; 6       ;
; ADC_A[1]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a0                                                  ; 0                 ; 6       ;
; ADC_A[2]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a2                                                  ; 0                 ; 6       ;
; ADC_A[3]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a2                                                  ; 0                 ; 6       ;
; ADC_A[4]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a4                                                  ; 1                 ; 6       ;
; ADC_A[5]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a4                                                  ; 0                 ; 6       ;
; ADC_A[6]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a6                                                  ; 0                 ; 6       ;
; ADC_A[7]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a6                                                  ; 1                 ; 6       ;
; ADC_A[8]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a8                                                  ; 1                 ; 6       ;
; ADC_A[9]                                                                                                                                                      ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a8                                                  ; 0                 ; 6       ;
; ADC_A[10]                                                                                                                                                     ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a10                                                 ; 0                 ; 6       ;
; ADC_A[11]                                                                                                                                                     ;                   ;         ;
;      - ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ram_block1a10                                                 ; 1                 ; 6       ;
; MPU_RD                                                                                                                                                        ;                   ;         ;
;      - MPU_D[7]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[6]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[5]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[4]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[3]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[2]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[1]~output                                                                                                                                        ; 1                 ; 6       ;
;      - MPU_D[0]~output                                                                                                                                        ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|76                                                                                        ; 1                 ; 6       ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|11                                                                                        ; 0                 ; 0       ;
;      - AduC842:AduC|port_aduc_afalina:inst8|inst5                                                                                                             ; 1                 ; 6       ;
; RS485_RXD                                                                                                                                                     ;                   ;         ;
;      - AduC842:AduC|me_108_rs485_top_all:inst4|21mux:73|5~115                                                                                                 ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ADC_REC:ADC|WR_ADDR[6]~257                                                                                                                                                                                                           ; LCCOMB_X28_Y18_N26 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~0                                                                                                                                                                                 ; LCCOMB_X17_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~1                                                                                                                                                                                 ; LCCOMB_X17_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~10                                                                                                                                                                                ; LCCOMB_X14_Y20_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~198                                                                                                                                                                               ; LCCOMB_X14_Y20_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~2                                                                                                                                                                                 ; LCCOMB_X14_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~3                                                                                                                                                                                 ; LCCOMB_X17_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~4                                                                                                                                                                                 ; LCCOMB_X17_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~6                                                                                                                                                                                 ; LCCOMB_X14_Y20_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~7                                                                                                                                                                                 ; LCCOMB_X17_Y19_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~8                                                                                                                                                                                 ; LCCOMB_X17_Y19_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~9                                                                                                                                                                                 ; LCCOMB_X17_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|inst77~76                                                                                                                                                                                                               ; LCCOMB_X18_Y20_N30 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~46                                                                                                                                                                                ; LCCOMB_X12_Y20_N30 ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|38                                                                                                                                                                                           ; FF_X8_Y17_N15      ; 9       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|38                                                                                                                                                                                           ; FF_X8_Y17_N15      ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|lpm_counter:39|cntr_b8j:auto_generated|counter_comb_bita3~2                                                                                                                                  ; LCCOMB_X8_Y17_N14  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|11                                                                                                                                                                      ; FF_X6_Y20_N7       ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|70                                                                                                                                                                      ; FF_X7_Y20_N1       ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|76                                                                                                                                                                      ; LCCOMB_X13_Y20_N6  ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:55|cntr_h7l:auto_generated|_~101                                                                                                                            ; LCCOMB_X11_Y21_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:59|cntr_35k:auto_generated|counter_comb_bita15~2                                                                                                            ; LCCOMB_X10_Y18_N16 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:59|cntr_35k:auto_generated|counter_reg_bit[15]                                                                                                              ; FF_X10_Y18_N15     ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:83|cntr_mkj:auto_generated|counter_comb_bita5~2                                                                                                             ; LCCOMB_X11_Y19_N28 ; 22      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|31                                                                                                                                                                        ; LCCOMB_X10_Y20_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|43                                                                                                                                                                        ; FF_X9_Y19_N1       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:25|cntr_2kk:auto_generated|counter_reg_bit[5]~8                                                                                                               ; LCCOMB_X9_Y20_N28  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:26|cntr_97k:auto_generated|counter_reg_bit[3]~6                                                                                                               ; LCCOMB_X9_Y19_N2   ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_reg_bit[2]                                                                                                                 ; FF_X11_Y17_N9      ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_reg_bit[2]                                                                                                                 ; FF_X11_Y17_N9      ; 88      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|cout_actual                                                                                                                        ; LCCOMB_X11_Y17_N0  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RXD_OK~29                                                                                                                                                             ; LCCOMB_X12_Y18_N20 ; 29      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|dff2                                                                                                                                                                  ; FF_X12_Y18_N21     ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|ena                                                                                                                                                                   ; LCCOMB_X11_Y20_N22 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|sum_ctrl[5]~291                                                                                                                                                       ; LCCOMB_X11_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode18w[3]                                                                                                                    ; LCCOMB_X13_Y20_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode1w[3]                                                                                                                     ; LCCOMB_X12_Y20_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode28w[3]                                                                                                                    ; LCCOMB_X12_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs_ports_me_108:124|lpm_decode:23|decode_cuf:auto_generated|w_anode38w[3]                                                                                                                    ; LCCOMB_X13_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|106                                                                                                                                                                      ; LCCOMB_X16_Y22_N24 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|45                                                                                                                                                                       ; LCCOMB_X12_Y19_N16 ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|78                                                                                                                                                                       ; LCCOMB_X12_Y19_N14 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|87                                                                                                                                                                       ; FF_X8_Y19_N9       ; 35      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|87                                                                                                                                                                       ; FF_X8_Y19_N9       ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:120|cmpr_tnd:auto_generated|aeb_int~0                                                                                                                        ; LCCOMB_X8_Y19_N6   ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:53|cmpr_tnd:auto_generated|aeb_int~54                                                                                                                        ; LCCOMB_X13_Y19_N4  ; 19      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:122|cntr_mci:auto_generated|counter_reg_bit[0]                                                                                                               ; FF_X9_Y19_N23      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:17|cntr_muh:auto_generated|counter_reg_bit[5]                                                                                                                ; FF_X9_Y17_N11      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:19|cntr_sfj:auto_generated|counter_reg_bit[7]~41                                                                                                             ; LCCOMB_X13_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:20|cntr_ekj:auto_generated|counter_comb_bita3~2                                                                                                              ; LCCOMB_X12_Y19_N10 ; 10      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[7]                                                                                                                ; FF_X8_Y19_N29      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|mpu_reset:inst1|inst1                                                                                                                                                                                                   ; LCCOMB_X10_Y16_N28 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|port_aduc_afalina:inst8|86                                                                                                                                                                                              ; FF_X17_Y22_N27     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|port_aduc_afalina:inst8|lpm_counter:144|cntr_odj:auto_generated|_~52                                                                                                                                                    ; LCCOMB_X17_Y22_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode18w[3]                                                                                                                                           ; LCCOMB_X17_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode1w[3]                                                                                                                                            ; LCCOMB_X17_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; AduC842:AduC|port_aduc_afalina:inst8|lpm_decode:31|decode_cuf:auto_generated|w_anode48w[3]                                                                                                                                           ; LCCOMB_X17_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLK_6                                                                                                                                                                                                                                ; PIN_M15            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLK_6                                                                                                                                                                                                                                ; PIN_M15            ; 240     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; MPU_RD                                                                                                                                                                                                                               ; PIN_B5             ; 11      ; Clock, Output enable                  ; no     ; --                   ; --               ; --                        ;
; MPU_WR                                                                                                                                                                                                                               ; PIN_A4             ; 56      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                              ; PLL_2              ; 35      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                         ; JTAG_X1_Y12_N0     ; 287     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                         ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c[0]                                                                                                                                                                                                                                 ; FF_X33_Y12_N13     ; 553     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; c[1]                                                                                                                                                                                                                                 ; FF_X33_Y12_N5      ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; c[1]                                                                                                                                                                                                                                 ; FF_X33_Y12_N5      ; 139     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; c[2]                                                                                                                                                                                                                                 ; FF_X33_Y12_N7      ; 33      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC|AD[8]~754                                                                                                                                                                  ; LCCOMB_X23_Y16_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC|GAIN[6]~189                                                                                                                                                                ; LCCOMB_X24_Y16_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC|ad_cnt[2]~856                                                                                                                                                              ; LCCOMB_X18_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|cntX[5]~643                                                                                                                                                        ; LCCOMB_X22_Y18_N18 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|cntY[9]~1186                                                                                                                                                       ; LCCOMB_X21_Y14_N30 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|ActiveSector[1]~762                                                                                                                                                 ; LCCOMB_X17_Y14_N0  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|ActiveSector[1]~763                                                                                                                                                 ; LCCOMB_X24_Y16_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|C_SHR[8]~567                                                                                                                                                        ; LCCOMB_X28_Y8_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|LessThan4~178                                                                                                                                                       ; LCCOMB_X17_Y14_N24 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|SHUTTER_CCD[0]~1642                                                                                                                                                 ; LCCOMB_X19_Y18_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|StartActiveLine[5]~632                                                                                                                                              ; LCCOMB_X26_Y11_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|xtran~912                                                                                                                                                           ; LCCOMB_X25_Y8_N2   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|AD[9]~754                                                                                                                                                                  ; LCCOMB_X23_Y12_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|CLAMP[3]~787                                                                                                                                                               ; LCCOMB_X23_Y13_N26 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|ad_cnt[7]~856                                                                                                                                                              ; LCCOMB_X23_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|int_clamp_strobe~51                                                                                                                                                        ; LCCOMB_X24_Y16_N4  ; 250     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|ccd_counters:cntXY|cntX[10]~641                                                                                                                                                       ; LCCOMB_X22_Y12_N4  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|ccd_counters:cntXY|cntY[4]~1677                                                                                                                                                       ; LCCOMB_X22_Y15_N26 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|ASector[6]~740                                                                                                                                                      ; LCCOMB_X22_Y16_N2  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|BSector[3]~819                                                                                                                                                      ; LCCOMB_X23_Y9_N30  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|BSector[3]~820                                                                                                                                                      ; LCCOMB_X23_Y13_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|C_SHR[6]~616                                                                                                                                                        ; LCCOMB_X22_Y17_N14 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|DSector[5]~762                                                                                                                                                      ; LCCOMB_X22_Y14_N8  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|DSector[5]~763                                                                                                                                                      ; LCCOMB_X23_Y10_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|Operate.b_sector~521                                                                                                                                                ; LCCOMB_X23_Y16_N28 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mpu_res:reset_generator|cnt[8]                                                                                                                                                                                                       ; FF_X25_Y8_N27      ; 376     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mpu_res:reset_generator|cnt[9]                                                                                                                                                                                                       ; FF_X25_Y8_N1       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                                      ; FF_X10_Y6_N3       ; 33      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                ; LCCOMB_X11_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                                                                                ; LCCOMB_X12_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                               ; LCCOMB_X11_Y5_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                                                                         ; LCCOMB_X12_Y6_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                            ; FF_X9_Y6_N1        ; 21      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~273                                                                                                                                                                                         ; LCCOMB_X12_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[4]                                                                                                                                                                                   ; FF_X13_Y6_N5       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[7]                                                                                                                                                                                   ; FF_X13_Y6_N17      ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                              ; FF_X10_Y6_N7       ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                             ; FF_X10_Y6_N9       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                             ; FF_X10_Y6_N31      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                              ; FF_X10_Y5_N15      ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~1267                                                                                                                                                                         ; LCCOMB_X12_Y6_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~449                                                                                                                                                                     ; LCCOMB_X12_Y5_N18  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~450                                                                                                                                                                     ; LCCOMB_X12_Y6_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~26                                                        ; LCCOMB_X11_Y9_N14  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data~8                                                                                                                                                  ; LCCOMB_X11_Y7_N22  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                       ; LCCOMB_X13_Y7_N0   ; 204     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done                                                                                                                 ; FF_X11_Y8_N7       ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~16                                                                                                 ; LCCOMB_X11_Y9_N22  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~668                                                                                 ; LCCOMB_X11_Y7_N16  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~32                                                                      ; LCCOMB_X14_Y11_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                             ; LCCOMB_X13_Y8_N14  ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jei:auto_generated|cout_actual ; LCCOMB_X9_Y8_N28   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                              ; LCCOMB_X12_Y7_N10  ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                       ; LCCOMB_X12_Y7_N26  ; 28      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~950                                                                                                                            ; LCCOMB_X11_Y5_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~448                                                                                                                       ; LCCOMB_X11_Y5_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~55                                                                                                                                          ; LCCOMB_X11_Y7_N8   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                               ; LCCOMB_X12_Y7_N14  ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; test_lvds_cnt:test_lvds|cnta[0]~546                                                                                                                                                                                                  ; LCCOMB_X28_Y14_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; test_lvds_cnt:test_lvds|test_lvds[1]~2521                                                                                                                                                                                            ; LCCOMB_X23_Y14_N24 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; AduC842:AduC|me_108_rs485_top_all:inst4|38                                                                           ; FF_X8_Y17_N15  ; 9       ; Global Clock         ; GCLK4            ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_reg_bit[2] ; FF_X11_Y17_N9  ; 88      ; Global Clock         ; GCLK0            ; --                        ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|87                                                       ; FF_X8_Y19_N9   ; 35      ; Global Clock         ; GCLK3            ; --                        ;
; CLK_6                                                                                                                ; PIN_M15        ; 240     ; Global Clock         ; GCLK9            ; --                        ;
; MPU_WR                                                                                                               ; PIN_A4         ; 56      ; Global Clock         ; GCLK1            ; --                        ;
; PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|wire_pll1_clk[3]                              ; PLL_2          ; 35      ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                         ; JTAG_X1_Y12_N0 ; 287     ; Global Clock         ; GCLK2            ; --                        ;
; c[0]                                                                                                                 ; FF_X33_Y12_N13 ; 553     ; Global Clock         ; GCLK5            ; --                        ;
; c[1]                                                                                                                 ; FF_X33_Y12_N5  ; 139     ; Global Clock         ; GCLK6            ; --                        ;
; c[2]                                                                                                                 ; FF_X33_Y12_N7  ; 33      ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mpu_res:reset_generator|cnt[8]                                                                                                                                                 ; 376     ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|int_clamp_strobe~51                                                                                                  ; 250     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                 ; 204     ;
; MPU_A[0]~input                                                                                                                                                                 ; 93      ;
; ~GND                                                                                                                                                                           ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                         ; 73      ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[0]                                                                                                                      ; 67      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                        ; 60      ;
; MPU_A[1]~input                                                                                                                                                                 ; 59      ;
; MPU_A[2]~input                                                                                                                                                                 ; 50      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[5]                                                                                                         ; 37      ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|xvform_415:xvform|Operate.b_sector~521                                                                                          ; 36      ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                ; 33      ;
; AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_TV[2]                                                                                                                      ; 33      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[6]                                                                                                         ; 31      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[8]                                                                                                         ; 30      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[7]                                                                                                         ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data~8                                                                                            ; 29      ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RXD_OK~29                                                                                                       ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena ; 28      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[4]                                                                                                         ; 28      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[7]                                                                                                                             ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~136                                                     ; 27      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[3]                                                                                                         ; 27      ;
; AduC842:AduC|mpu_reset:inst1|inst1                                                                                                                                             ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~16                                           ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~47                ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~12                                                                                                    ; 24      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|xvform_285:xvform|xtran~912                                                                                                     ; 24      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC|int_gain_strobe                                                                                                      ; 24      ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|AD9845:ADC|int_gain_strobe                                                                                                      ; 24      ;
; ccd_generator:ccd|ccd415_sync_generator:ccd415|ccd_counters:cntXY|cntY[2]                                                                                                      ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~26  ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                   ; 23      ;
; AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:83|cntr_mkj:auto_generated|counter_comb_bita5~2                                                       ; 22      ;
; MPU_A[5]~input                                                                                                                                                                 ; 21      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                      ; 21      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|ccd_counters:cntXY|X[2]                                                                                                         ; 20      ;
; MPU_D[3]~input                                                                                                                                                                 ; 19      ;
; MPU_D[2]~input                                                                                                                                                                 ; 19      ;
; MPU_D[1]~input                                                                                                                                                                 ; 19      ;
; MPU_D[0]~input                                                                                                                                                                 ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                              ; 19      ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_compare:53|cmpr_tnd:auto_generated|aeb_int~54                                                                  ; 19      ;
; MPU_D[7]~input                                                                                                                                                                 ; 18      ;
; MPU_D[6]~input                                                                                                                                                                 ; 18      ;
; MPU_D[5]~input                                                                                                                                                                 ; 18      ;
; MPU_D[4]~input                                                                                                                                                                 ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~55                                                                                    ; 18      ;
; ccd_generator:ccd|ccd285_sync_generator:ccd285|AD9845:ADC|GAIN[6]~189                                                                                                          ; 18      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF     ; Location                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------------------------------------------------------------------------------+
; ADC_REC:ADC|RAM_ADC:RAM_1|altsyncram:altsyncram_component|altsyncram_tmj1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 12           ; 4096         ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 49152 ; 4096                        ; 12                          ; 4096                        ; 12                          ; 49152               ; 6    ; None    ; M9K_X27_Y16_N0, M9K_X27_Y14_N0, M9K_X27_Y15_N0, M9K_X27_Y13_N0, M9K_X27_Y18_N0, M9K_X27_Y17_N0 ;
; AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|RAM2PORTRX:RAM2|altsyncram:altsyncram_component|altsyncram_mqe1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None    ; M9K_X15_Y21_N0                                                                                 ;
; AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|RAM2PORT:inst2|altsyncram:altsyncram_component|altsyncram_9vl1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; RAM.MIF ; M9K_X15_Y19_N0                                                                                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nap3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None    ; M9K_X15_Y9_N0, M9K_X15_Y10_N0, M9K_X15_Y8_N0, M9K_X15_Y11_N0                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,058 / 32,401 ( 9 % )  ;
; C16 interconnects          ; 55 / 1,326 ( 4 % )      ;
; C4 interconnects           ; 1,266 / 21,816 ( 6 % )  ;
; Direct links               ; 799 / 32,401 ( 2 % )    ;
; Global clocks              ; 10 / 10 ( 100 % )       ;
; Local interconnects        ; 1,473 / 10,320 ( 14 % ) ;
; R24 interconnects          ; 49 / 1,289 ( 4 % )      ;
; R4 interconnects           ; 1,244 / 28,186 ( 4 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.53) ; Number of LABs  (Total = 215) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 11                            ;
; 3                                           ; 3                             ;
; 4                                           ; 4                             ;
; 5                                           ; 9                             ;
; 6                                           ; 6                             ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 7                             ;
; 11                                          ; 5                             ;
; 12                                          ; 10                            ;
; 13                                          ; 5                             ;
; 14                                          ; 15                            ;
; 15                                          ; 20                            ;
; 16                                          ; 88                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 215) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 38                            ;
; 1 Clock                            ; 141                           ;
; 1 Clock enable                     ; 91                            ;
; 1 Sync. clear                      ; 38                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 39                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.67) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 13                            ;
; 1                                            ; 5                             ;
; 2                                            ; 8                             ;
; 3                                            ; 1                             ;
; 4                                            ; 7                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 6                             ;
; 15                                           ; 5                             ;
; 16                                           ; 8                             ;
; 17                                           ; 8                             ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 8                             ;
; 22                                           ; 12                            ;
; 23                                           ; 4                             ;
; 24                                           ; 7                             ;
; 25                                           ; 9                             ;
; 26                                           ; 8                             ;
; 27                                           ; 10                            ;
; 28                                           ; 22                            ;
; 29                                           ; 5                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.20) ; Number of LABs  (Total = 215) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 15                            ;
; 1                                               ; 26                            ;
; 2                                               ; 21                            ;
; 3                                               ; 20                            ;
; 4                                               ; 5                             ;
; 5                                               ; 13                            ;
; 6                                               ; 10                            ;
; 7                                               ; 7                             ;
; 8                                               ; 16                            ;
; 9                                               ; 7                             ;
; 10                                              ; 8                             ;
; 11                                              ; 10                            ;
; 12                                              ; 17                            ;
; 13                                              ; 12                            ;
; 14                                              ; 7                             ;
; 15                                              ; 6                             ;
; 16                                              ; 8                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.51) ; Number of LABs  (Total = 215) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 16                            ;
; 2                                            ; 12                            ;
; 3                                            ; 13                            ;
; 4                                            ; 12                            ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 11                            ;
; 8                                            ; 6                             ;
; 9                                            ; 11                            ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 11                            ;
; 13                                           ; 12                            ;
; 14                                           ; 7                             ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 9                             ;
; 22                                           ; 6                             ;
; 23                                           ; 1                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------+
; Fitter Device Options                                        ;
+----------------------------------------------+---------------+
; Option                                       ; Setting       ;
+----------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off           ;
; Enable device-wide reset (DEV_CLRn)          ; Off           ;
; Enable device-wide output enable (DEV_OE)    ; Off           ;
; Enable INIT_DONE output                      ; Off           ;
; Configuration scheme                         ; Active Serial ;
; Error detection CRC                          ; Off           ;
; CONFIGURATION_VCCIO_LEVEL                    ; Auto          ;
; FORCE_CONFIGURATION_VCCIO                    ; Off           ;
; nCEO                                         ; Unreserved    ;
; Data[0]                                      ; Unreserved    ;
; Data[1]/ASDO                                 ; Unreserved    ;
; Data[7..2]                                   ; Unreserved    ;
; FLASH_nCE/nCSO                               ; Unreserved    ;
; Other Active Parallel pins                   ; Unreserved    ;
; DCLK                                         ; Unreserved    ;
; Base pin-out file on sameframe device        ; Off           ;
+----------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Fri Jan 30 14:31:38 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off afalina_tvk -c afalina_tvk
Info: Selected device EP3C10F256C7 for design "afalina_tvk"
Warning: The core supply voltage operating condition is not set. Assuming a default value of '1.2V'.
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning: Compensate clock of PLL "PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|pll1" has been set to clock3
Info: Implemented PLL "PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|wire_pll1_clk[3] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: The Fitter has identified 3 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 3127 of 3127 atoms in partition Top
    Info: Previous placement does not exist for 744 of 744 atoms in partition sld_signaltap:auto_signaltap_0
    Info: Previous placement does not exist for 176 of 176 atoms in partition sld_hub:sld_hub_inst
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C5F256C7 is compatible
    Info: Device EP3C5F256I7 is compatible
    Info: Device EP3C10F256I7 is compatible
    Info: Device EP3C16F256C7 is compatible
    Info: Device EP3C16F256I7 is compatible
    Info: Device EP3C25F256C7 is compatible
    Info: Device EP3C25F256I7 is compatible
Info: DATA[0] dual-purpose pin not reserved
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node CLK_6~input (placed in PIN M15 (CLK6, DIFFCLK_3p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node altera_auto_signaltap_0_CLK_6_signaltap_lcell
Info: Automatically promoted node PLL_TV1:PLL_AFAL|altpll:altpll_component|PLL_TV1_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node c[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node c[1]~39
        Info: Destination node c[0]~43
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node c[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node c[1]~39
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|38
Info: Automatically promoted node AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_reg_bit[2] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_comb_bita2
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|me_108_rs_flags0:130|lpm_counter:59|cntr_35k:auto_generated|counter_reg_bit[15]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|ctrl_summ_ok
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|dff2
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rs485_rec_string:inst5|cvdff2
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|cmpr1_aeb_int~18
Info: Automatically promoted node MPU_WR~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~197
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|103
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|21mux:74|5~45
        Info: Destination node AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~201
        Info: Destination node AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|reg~2
        Info: Destination node AduC842:AduC|port_aduc_afalina:inst8|inst3
        Info: Destination node AduC842:AduC|port_aduc_afalina:inst8|inst5
        Info: Destination node altera_auto_signaltap_0_MPU_WR_signaltap_lcell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_in_reg
Info: Pin MPU_WR~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node c[2] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node c[2]~41
        Info: Destination node LVDS_CLK~output
Info: Automatically promoted node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|87 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[7]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[6]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[3]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[2]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[1]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[0]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[5]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:75|cntr_uak:auto_generated|counter_reg_bit[4]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|87~3
Info: Automatically promoted node AduC842:AduC|me_108_rs485_top_all:inst4|38 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|rec_byte_me_108:90|lpm_counter:66|cntr_oah:auto_generated|counter_reg_bit[2]
        Info: Destination node AduC842:AduC|me_108_rs485_top_all:inst4|tr_me_108_string:78|lpm_counter:17|cntr_muh:auto_generated|counter_reg_bit[5]
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:25
Info: Estimated most critical path is register to register delay of 0.666 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X12_Y16_N0; Fanout = 5; REG Node = 'AduC842:AduC|Three_ctrl_k:inst6|aduc_reg:inst2|DATA_CROSS[0]'
    Info: 2: + IC(0.563 ns) + CELL(0.103 ns) = 0.666 ns; Loc. = LAB_X12_Y16_N0; Fanout = 3; REG Node = 'sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]'
    Info: Total cell delay = 0.103 ns ( 15.47 % )
    Info: Total interconnect delay = 0.563 ns ( 84.53 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 10% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP3C10F256C7 are preliminary
Info: Delay annotation completed successfully
Warning: Following 1 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces.
    Info: Pin RS485_RXD uses I/O standard 3.0-V LVTTL at E5
Warning: Following 18 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin DQ[0] has a permanently disabled output enable
    Info: Pin DQ[1] has a permanently disabled output enable
    Info: Pin DQ[2] has a permanently disabled output enable
    Info: Pin DQ[3] has a permanently disabled output enable
    Info: Pin DQ[4] has a permanently disabled output enable
    Info: Pin DQ[5] has a permanently disabled output enable
    Info: Pin DQ[6] has a permanently disabled output enable
    Info: Pin DQ[7] has a permanently disabled output enable
    Info: Pin DQ[8] has a permanently disabled output enable
    Info: Pin DQ[9] has a permanently disabled output enable
    Info: Pin DQ[10] has a permanently disabled output enable
    Info: Pin DQ[11] has a permanently disabled output enable
    Info: Pin DQ[12] has a permanently disabled output enable
    Info: Pin DQ[13] has a permanently disabled output enable
    Info: Pin DQ[14] has a permanently disabled output enable
    Info: Pin DQ[15] has a permanently disabled output enable
    Info: Pin RES1 has a permanently disabled output enable
    Info: Pin RES2 has a permanently disabled output enable
Warning: Following 60 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin VDA has VCC driving its datain port
    Info: Pin HDA has VCC driving its datain port
    Info: Pin PBLKA has VCC driving its datain port
    Info: Pin XV4B has GND driving its datain port
    Info: Pin LVDS_D[0] has GND driving its datain port
    Info: Pin LVDS_D[1] has GND driving its datain port
    Info: Pin LVDS_D[18] has GND driving its datain port
    Info: Pin LVDS_D[19] has GND driving its datain port
    Info: Pin LVDS_D[20] has GND driving its datain port
    Info: Pin LVDS_D[21] has GND driving its datain port
    Info: Pin LVDS_D[22] has GND driving its datain port
    Info: Pin LVDS_D[23] has GND driving its datain port
    Info: Pin LVDS_D[24] has GND driving its datain port
    Info: Pin LVDS_D[25] has GND driving its datain port
    Info: Pin LVDS_D[26] has GND driving its datain port
    Info: Pin LVDS_D[27] has GND driving its datain port
    Info: Pin A[0] has GND driving its datain port
    Info: Pin A[1] has GND driving its datain port
    Info: Pin A[2] has GND driving its datain port
    Info: Pin A[3] has GND driving its datain port
    Info: Pin A[4] has GND driving its datain port
    Info: Pin A[5] has GND driving its datain port
    Info: Pin A[6] has GND driving its datain port
    Info: Pin A[7] has GND driving its datain port
    Info: Pin A[8] has GND driving its datain port
    Info: Pin A[9] has GND driving its datain port
    Info: Pin A[10] has GND driving its datain port
    Info: Pin A[11] has GND driving its datain port
    Info: Pin A[12] has GND driving its datain port
    Info: Pin BA[0] has GND driving its datain port
    Info: Pin BA[1] has GND driving its datain port
    Info: Pin WE has GND driving its datain port
    Info: Pin CAS has GND driving its datain port
    Info: Pin RAS has GND driving its datain port
    Info: Pin CS has GND driving its datain port
    Info: Pin UDQM has GND driving its datain port
    Info: Pin LDQM has GND driving its datain port
    Info: Pin CKE has GND driving its datain port
    Info: Pin CLK_SDRAM has GND driving its datain port
    Info: Pin MPU_INT1 has VCC driving its datain port
    Info: Pin RS485_PV has VCC driving its datain port
    Info: Pin KT_OUT has GND driving its datain port
    Info: Pin DQ[0] has VCC driving its datain port
    Info: Pin DQ[1] has VCC driving its datain port
    Info: Pin DQ[2] has VCC driving its datain port
    Info: Pin DQ[3] has VCC driving its datain port
    Info: Pin DQ[4] has VCC driving its datain port
    Info: Pin DQ[5] has VCC driving its datain port
    Info: Pin DQ[6] has VCC driving its datain port
    Info: Pin DQ[7] has VCC driving its datain port
    Info: Pin DQ[8] has VCC driving its datain port
    Info: Pin DQ[9] has VCC driving its datain port
    Info: Pin DQ[10] has VCC driving its datain port
    Info: Pin DQ[11] has VCC driving its datain port
    Info: Pin DQ[12] has VCC driving its datain port
    Info: Pin DQ[13] has VCC driving its datain port
    Info: Pin DQ[14] has VCC driving its datain port
    Info: Pin DQ[15] has VCC driving its datain port
    Info: Pin RES1 has VCC driving its datain port
    Info: Pin RES2 has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: MPU_RD~input
        Info: Type bidirectional pin MPU_D[0] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[1] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[2] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[3] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[4] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[5] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[6] uses the 3.0-V LVTTL I/O standard
        Info: Type bidirectional pin MPU_D[7] uses the 3.0-V LVTTL I/O standard
Info: Generated suppressed messages file F:/Aldec/My_Designs/Afalina/Afalina_tvk_eop_28_01_09/Afalina_tvk/synthesis/afalina_tvk.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 8 warnings
    Info: Allocated 255 megabytes of memory during processing
    Info: Processing ended: Fri Jan 30 14:32:49 2009
    Info: Elapsed time: 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Aldec/My_Designs/Afalina/Afalina_tvk_eop_28_01_09/Afalina_tvk/synthesis/afalina_tvk.fit.smsg.


