Fitter report for PipelineCPU
Thu Jun 15 18:17:18 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing
 31. Advanced Data - General
 32. Advanced Data - Placement Preparation
 33. Advanced Data - Placement
 34. Advanced Data - Routing
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 15 18:17:18 2017    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; PipelineCPU                              ;
; Top-level Entity Name              ; PipelineCPU                              ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,317 / 33,216 ( 10 % )                  ;
;     Total combinational functions  ; 2,968 / 33,216 ( 9 % )                   ;
;     Dedicated logic registers      ; 1,383 / 33,216 ( 4 % )                   ;
; Total registers                    ; 1383                                     ;
; Total pins                         ; 79 / 475 ( 17 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 3,072 / 483,840 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  18.2%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4494 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4494 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 4494    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA/pipeline/PipelineCPU.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,317 / 33,216 ( 10 % )   ;
;     -- Combinational with no register       ; 1934                      ;
;     -- Register only                        ; 349                       ;
;     -- Combinational with a register        ; 1034                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2073                      ;
;     -- 3 input functions                    ; 472                       ;
;     -- <=2 input functions                  ; 423                       ;
;     -- Register only                        ; 349                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2815                      ;
;     -- arithmetic mode                      ; 153                       ;
;                                             ;                           ;
; Total registers*                            ; 1,383 / 34,593 ( 4 % )    ;
;     -- Dedicated logic registers            ; 1,383 / 33,216 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 219 / 2,076 ( 11 % )      ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 79 / 475 ( 17 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 3,072 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%              ;
; Peak interconnect usage (total/H/V)         ; 50% / 49% / 53%           ;
; Maximum fan-out node                        ; resetn                    ;
; Maximum fan-out                             ; 1369                      ;
; Highest non-global fan-out signal           ; resetn                    ;
; Highest non-global fan-out                  ; 1369                      ;
; Total fan-out                               ; 15674                     ;
; Average fan-out                             ; 3.41                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock       ; N2    ; 2        ; 0            ; 18           ; 0           ; 8                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[0] ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[1] ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[2] ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[3] ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[4] ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[5] ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[6] ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand0[7] ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; operand1[0] ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operand1[1] ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operand1[2] ; G15   ; 4        ; 44           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; operand1[3] ; W19   ; 7        ; 59           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; resetn      ; G26   ; 5        ; 65           ; 27           ; 1           ; 1369                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; hex0[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex0[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex1[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex2[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex3[6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex4[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex5[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[0] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[1] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[2] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[3] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[4] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex6[6] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[0] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[1] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[2] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[3] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[4] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[5] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; hex7[6] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led     ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led0[0] ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led0[1] ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led0[2] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led0[3] ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led1[0] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led1[1] ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led1[2] ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led1[3] ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 64 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 8        ; 13 / 56 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; led1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; operand0[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; led1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; led0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; operand0[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; led1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; led0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; led0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; operand0[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; led1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; led                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; led0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; operand0[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; operand1[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; operand0[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; operand1[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; resetn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; hex7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; hex7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; hex7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; hex7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; hex7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; hex6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; hex6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; hex6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; hex6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; hex7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; operand0[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; operand0[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; hex6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; hex6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; hex5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; hex5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; hex7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; operand0[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; hex6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; hex5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; hex5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; hex5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; hex4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; hex4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; hex5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; hex4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; hex4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; operand1[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 76         ; 1        ; hex5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; hex4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; hex4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; hex4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; operand1[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                               ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |PipelineCPU                                    ; 3317 (0)    ; 1383 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 79   ; 0            ; 1934 (0)     ; 349 (0)           ; 1034 (0)         ; |PipelineCPU                                                                                                                      ; work         ;
;    |binary_to_sevenseg:LED8_out_port0|          ; 19 (19)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 13 (13)          ; |PipelineCPU|binary_to_sevenseg:LED8_out_port0                                                                                    ; work         ;
;    |mux2x32:wb_stage|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |PipelineCPU|mux2x32:wb_stage                                                                                                     ; work         ;
;    |pipedereg:de_reg|                           ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |PipelineCPU|pipedereg:de_reg                                                                                                     ; work         ;
;    |pipeemreg:em_reg|                           ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 72 (72)          ; |PipelineCPU|pipeemreg:em_reg                                                                                                     ; work         ;
;    |pipeexe:exe_stage|                          ; 855 (34)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 855 (34)     ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeexe:exe_stage                                                                                                    ; work         ;
;       |alu:algorithm_unit|                      ; 469 (469)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (469)    ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeexe:exe_stage|alu:algorithm_unit                                                                                 ; work         ;
;       |mux2x32:get_a|                           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeexe:exe_stage|mux2x32:get_a                                                                                      ; work         ;
;       |mux2x32:get_b|                           ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeexe:exe_stage|mux2x32:get_b                                                                                      ; work         ;
;       |mux2x32:get_ealu|                        ; 287 (287)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (287)    ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeexe:exe_stage|mux2x32:get_ealu                                                                                   ; work         ;
;    |pipeid:id_stage|                            ; 1963 (54)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 964 (54)     ; 347 (0)           ; 652 (0)          ; |PipelineCPU|pipeid:id_stage                                                                                                      ; work         ;
;       |cu:control_unit|                         ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 7 (7)            ; |PipelineCPU|pipeid:id_stage|cu:control_unit                                                                                      ; work         ;
;       |mux4x32:get_da|                          ; 713 (713)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 382 (382)    ; 0 (0)             ; 331 (331)        ; |PipelineCPU|pipeid:id_stage|mux4x32:get_da                                                                                       ; work         ;
;       |mux4x32:get_db|                          ; 713 (713)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 435 (435)    ; 0 (0)             ; 278 (278)        ; |PipelineCPU|pipeid:id_stage|mux4x32:get_db                                                                                       ; work         ;
;       |regfile:rf|                              ; 1023 (1023) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 347 (347)         ; 645 (645)        ; |PipelineCPU|pipeid:id_stage|regfile:rf                                                                                           ; work         ;
;    |pipeif:if_stage|                            ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeif:if_stage                                                                                                      ; work         ;
;       |instmem:imem|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeif:if_stage|instmem:imem                                                                                         ; work         ;
;          |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeif:if_stage|instmem:imem|lpm_rom_irom:irom                                                                       ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeif:if_stage|instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                       ; work         ;
;                |altsyncram_mpb1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipeif:if_stage|instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mpb1:auto_generated        ; work         ;
;    |pipeir:inst_reg|                            ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; |PipelineCPU|pipeir:inst_reg                                                                                                      ; work         ;
;    |pipemem:mem_stage|                          ; 63 (1)      ; 17 (1)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 2 (0)             ; 15 (1)           ; |PipelineCPU|pipemem:mem_stage                                                                                                    ; work         ;
;       |datamem:comb_8|                          ; 62 (3)      ; 16 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (3)       ; 2 (0)             ; 14 (0)           ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8                                                                                     ; work         ;
;          |io_input_reg:io_input_regx2|          ; 18 (8)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|io_input_reg:io_input_regx2                                                         ; work         ;
;             |io_input_mux:io_imput_mux2x32|     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32                           ; work         ;
;          |io_output_reg:io_output_regx2|        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2                                                       ; work         ;
;          |lpm_ram_dq_dram:dram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|lpm_ram_dq_dram:dram                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_38f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated ; work         ;
;          |mux2x32:mem_io_dataout_mux|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |PipelineCPU|pipemem:mem_stage|datamem:comb_8|mux2x32:mem_io_dataout_mux                                                          ; work         ;
;    |pipemwreg:mw_reg|                           ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 71 (71)          ; |PipelineCPU|pipemwreg:mw_reg                                                                                                     ; work         ;
;    |pipepc:prog_cnt|                            ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 32 (32)          ; |PipelineCPU|pipepc:prog_cnt                                                                                                      ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; operand1[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand1[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand1[2] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand1[3] ; Input    ; 0             ; 0             ; --                    ; --  ;
; hex0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; led0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; led0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; led0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; led0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; led1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; led1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; led1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; led1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; led         ; Output   ; --            ; --            ; --                    ; --  ;
; resetn      ; Input    ; 6             ; 6             ; --                    ; --  ;
; clock       ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[2] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[3] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[4] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[5] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[6] ; Input    ; 0             ; 0             ; --                    ; --  ;
; operand0[7] ; Input    ; 0             ; 0             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; operand1[0]                                                                        ;                   ;         ;
; operand1[1]                                                                        ;                   ;         ;
; operand1[2]                                                                        ;                   ;         ;
; operand1[3]                                                                        ;                   ;         ;
; resetn                                                                             ;                   ;         ;
;      - pipedereg:de_reg|eshift                                                     ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[2]                                                   ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[3]                                                   ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[0]                                                   ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuc[1]                                                   ; 0                 ; 6       ;
;      - pipedereg:de_reg|ewmem                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ewreg                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern0[0]                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern0[1]                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern0[2]                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern0[3]                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ern0[4]                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[31]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[30]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[29]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[28]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[27]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[26]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[25]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[24]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[23]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[22]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[21]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[20]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[19]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[18]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[17]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[16]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[15]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[14]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[13]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[12]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[11]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[10]                                                      ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[9]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[8]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[7]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[6]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[5]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[4]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[3]                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[2]                                                       ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[0] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[1] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[6] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[5] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[7] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[4] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[3] ; 0                 ; 6       ;
;      - pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[2] ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~32                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~32                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~33                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~34                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~35                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mwmem~1                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~36                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~37                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~33                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~34                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~35                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~36                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~37                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~38                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~39                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][0]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][0]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][0]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~32                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~32                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ealuimm~1                                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~33                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][1]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][1]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][1]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~33                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~34                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~32                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~35                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][2]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][2]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][2]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~34                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~36                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][3]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][3]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][3]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~35                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~37                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~33                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~38                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][4]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][4]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][4]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~36                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~39                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][5]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][5]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][5]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~37                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][6]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][6]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][6]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~38                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][7]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][7]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][7]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~39                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~40                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~34                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~41                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~35                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~42                                                    ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][31]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][31]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][31]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~40                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][30]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][30]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][30]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~41                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][29]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][29]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][29]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~42                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][28]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][28]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][28]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~43                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][27]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][27]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][27]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~44                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][26]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][26]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][26]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~45                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][25]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][25]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][25]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~46                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][24]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][24]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][24]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~47                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][23]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][23]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][23]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~48                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~43                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~36                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][8]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][8]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][8]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~37                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~38                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][16]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][16]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][16]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~39                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][10]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][10]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][10]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~40                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~41                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~42                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][15]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][15]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][15]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~43                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][11]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][11]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][11]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~44                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~45                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~46                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~47                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~48                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][22]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][22]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][22]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~49                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~50                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][19]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][19]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][19]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~51                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][13]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][13]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][13]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~52                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][21]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][21]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][21]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~53                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~54                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][20]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][20]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][20]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~55                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~56                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][14]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][14]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][14]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~57                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~58                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][9]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][9]                                   ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][9]                                  ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~59                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][18]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][18]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][18]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~60                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][17]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][17]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][17]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~61                                                      ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[13][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[11][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[9][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[15][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[19][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[21][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[17][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[23][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[5][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[3][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[1][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[7][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[27][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[29][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[25][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[31][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[18][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[10][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[2][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[26][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[12][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[20][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[4][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[28][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[8][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[16][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[24][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[14][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[22][12]                                 ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[6][12]                                  ; 0                 ; 6       ;
;      - pipeid:id_stage|regfile:rf|register[30][12]                                 ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~62                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ea~63                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~49                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~50                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~51                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~44                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~52                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~45                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~53                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~46                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~54                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~47                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~55                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~56                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~57                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~58                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~59                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~60                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~61                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eimm~48                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~62                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|eb~63                                                      ; 0                 ; 6       ;
;      - pipedereg:de_reg|ejal~1                                                     ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~32                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~33                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~34                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~35                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~36                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~37                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~38                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|em2reg~1                                                   ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~64                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst[14]~65                                                 ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~66                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~67                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~68                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~69                                                     ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn~5                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn~6                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn~7                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn~8                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mrn~9                                                      ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mm2reg~1                                                   ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mwreg~1                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~38                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~70                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~71                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~72                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~73                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~74                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~75                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~76                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~77                                                     ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~39                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~39                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~78                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~79                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~80                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~81                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~82                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~83                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~84                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~85                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~86                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~87                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~88                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~89                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~90                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~91                                                     ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~40                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~41                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~42                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~43                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~44                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~45                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~46                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~47                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~48                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~49                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~50                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~51                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~52                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~53                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~54                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~55                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~56                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~57                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~58                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~59                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~60                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~61                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~62                                                    ; 0                 ; 6       ;
;      - pipedereg:de_reg|epc4~63                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~40                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~41                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~42                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~43                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~44                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~45                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~46                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~47                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~48                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~92                                                     ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~49                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~50                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~51                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~52                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~53                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~54                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~55                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~56                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~57                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~58                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~59                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~60                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~61                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~62                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|malu~63                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~93                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~94                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~95                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|inst~96                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~64                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~65                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~66                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~67                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~68                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~69                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~70                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~32                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~32                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wm2reg~1                                                   ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn~5                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn~6                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn~7                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wwreg~1                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn~8                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wrn~9                                                      ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~71                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~33                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~33                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~34                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~34                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~35                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~35                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~36                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~36                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~37                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~37                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~38                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~38                                                    ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~39                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~39                                                    ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~72                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~73                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~74                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~75                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~76                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~77                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~78                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~79                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~80                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~81                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~82                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~83                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~84                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~85                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~86                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~87                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~88                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~89                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~90                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~91                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~92                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~93                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~94                                                     ; 0                 ; 6       ;
;      - pipeir:inst_reg|dpc4~95                                                     ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~40                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~40                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~40                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~41                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~41                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~41                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~42                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~42                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~42                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~43                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~43                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~43                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~44                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~44                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~44                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~45                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~45                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~45                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~46                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~46                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~46                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~47                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~47                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~47                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~48                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~48                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~48                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~49                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~49                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~49                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~50                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~50                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~50                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~51                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~51                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~51                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~52                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~52                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~52                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~53                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~53                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~53                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~54                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~54                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~54                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~55                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~55                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~55                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~56                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~56                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~56                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~57                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~57                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~57                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~58                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~58                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~58                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~59                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~59                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~59                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~60                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~60                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~60                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~61                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~61                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~61                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~62                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~62                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~62                                                    ; 0                 ; 6       ;
;      - pipeemreg:em_reg|mb~63                                                      ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|wmo~63                                                     ; 0                 ; 6       ;
;      - pipemwreg:mw_reg|walu~63                                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc~76                                                       ; 0                 ; 6       ;
;      - pipepc:prog_cnt|pc[0]~78                                                    ; 0                 ; 6       ;
;      - led                                                                         ; 0                 ; 6       ;
; clock                                                                              ;                   ;         ;
; operand0[0]                                                                        ;                   ;         ;
; operand0[1]                                                                        ;                   ;         ;
; operand0[2]                                                                        ;                   ;         ;
; operand0[3]                                                                        ;                   ;         ;
; operand0[4]                                                                        ;                   ;         ;
; operand0[5]                                                                        ;                   ;         ;
; operand0[6]                                                                        ;                   ;         ;
; operand0[7]                                                                        ;                   ;         ;
+------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clock                                                                                               ; PIN_N2             ; 1364    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock                                                                                               ; PIN_N2             ; 8       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~1                                                               ; LCCOMB_X34_Y15_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                                              ; LCCOMB_X27_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~11                                                              ; LCCOMB_X27_Y20_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                                              ; LCCOMB_X27_Y20_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                                              ; LCCOMB_X31_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~14                                                              ; LCCOMB_X27_Y20_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                                              ; LCCOMB_X27_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                                              ; LCCOMB_X27_Y22_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                                              ; LCCOMB_X27_Y22_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                                              ; LCCOMB_X27_Y22_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~2                                                               ; LCCOMB_X34_Y15_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~20                                                              ; LCCOMB_X27_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~21                                                              ; LCCOMB_X34_Y15_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~22                                                              ; LCCOMB_X27_Y20_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                                              ; LCCOMB_X27_Y22_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~24                                                              ; LCCOMB_X34_Y15_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                                              ; LCCOMB_X31_Y19_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~26                                                              ; LCCOMB_X31_Y19_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                                              ; LCCOMB_X27_Y22_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~28                                                              ; LCCOMB_X34_Y15_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                                              ; LCCOMB_X31_Y19_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~3                                                               ; LCCOMB_X34_Y15_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~30                                                              ; LCCOMB_X27_Y22_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                                              ; LCCOMB_X34_Y15_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                                              ; LCCOMB_X27_Y20_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                                              ; LCCOMB_X27_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                                              ; LCCOMB_X27_Y22_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                                               ; LCCOMB_X34_Y15_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~6                                                               ; LCCOMB_X27_Y20_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~8                                                               ; LCCOMB_X34_Y15_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                                               ; LCCOMB_X34_Y15_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeir:inst_reg|inst[14]~65                                                                         ; LCCOMB_X35_Y17_N18 ; 94      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|datamem:comb_8|dmem_clk                                                           ; LCCOMB_X35_Y20_N18 ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pipemem:mem_stage|datamem:comb_8|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 ; LCCOMB_X34_Y20_N18 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pipemem:mem_stage|datamem:comb_8|io_output_reg:io_output_regx2|out_port0[0]~32                      ; LCCOMB_X34_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|datamem:comb_8|write_datamem_enable~2                                             ; LCCOMB_X34_Y20_N30 ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|pc[0]~78                                                                            ; LCCOMB_X35_Y17_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                              ; PIN_G26            ; 1369    ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clock                                                                                               ; PIN_N2             ; 1364    ; Global Clock         ; GCLK2            ; --                        ;
; pipemem:mem_stage|datamem:comb_8|dmem_clk                                                           ; LCCOMB_X35_Y20_N18 ; 16      ; Global Clock         ; GCLK13           ; --                        ;
; pipemem:mem_stage|datamem:comb_8|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 ; LCCOMB_X34_Y20_N18 ; 8       ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Non-Global High Fan-Out Signals                          ;
+------------------------------------------------+---------+
; Name                                           ; Fan-Out ;
+------------------------------------------------+---------+
; resetn                                         ; 1369    ;
; pipeir:inst_reg|inst[17]                       ; 200     ;
; pipeir:inst_reg|inst[22]                       ; 199     ;
; pipeir:inst_reg|inst[18]                       ; 199     ;
; pipeir:inst_reg|inst[19]                       ; 199     ;
; pipeir:inst_reg|inst[23]                       ; 198     ;
; pipeir:inst_reg|inst[24]                       ; 198     ;
; pipeir:inst_reg|inst[20]                       ; 198     ;
; pipeir:inst_reg|inst[25]                       ; 197     ;
; pipedereg:de_reg|eshift                        ; 101     ;
; pipeir:inst_reg|inst[14]~65                    ; 94      ;
; pipeexe:exe_stage|mux2x32:get_a|y[1]~33        ; 88      ;
; pipeexe:exe_stage|mux2x32:get_a|y[0]~32        ; 86      ;
; pipedereg:de_reg|ealuimm                       ; 78      ;
; pipeemreg:em_reg|malu[7]                       ; 69      ;
; pipeexe:exe_stage|mux2x32:get_a|y[2]~34        ; 65      ;
; pipedereg:de_reg|ealuc[1]                      ; 62      ;
; pipedereg:de_reg|ealuc[0]                      ; 61      ;
; pipeexe:exe_stage|mux2x32:get_a|y[3]~35        ; 57      ;
; pipedereg:de_reg|ealuc[2]                      ; 57      ;
; pipedereg:de_reg|ejal                          ; 56      ;
; pipeid:id_stage|mux4x32:get_da|Mux24~0         ; 49      ;
; pipeid:id_stage|mux4x32:get_db|Mux8~0          ; 49      ;
; pipeid:id_stage|mux4x32:get_da|Mux24~3         ; 48      ;
; pipeid:id_stage|mux4x32:get_da|Mux24~2         ; 48      ;
; pipeid:id_stage|mux4x32:get_db|Mux8~3          ; 48      ;
; pipeid:id_stage|mux4x32:get_db|Mux8~2          ; 48      ;
; pipeid:id_stage|mux4x32:get_da|Mux24~1         ; 47      ;
; pipeid:id_stage|mux4x32:get_db|Mux8~1          ; 47      ;
; pipeid:id_stage|cu:control_unit|pcsource[1]~11 ; 46      ;
; pipeid:id_stage|cu:control_unit|pcsource[0]~9  ; 45      ;
; pipedereg:de_reg|eimm[16]                      ; 39      ;
; pipeexe:exe_stage|mux2x32:get_b|y[31]~40       ; 36      ;
; pipeexe:exe_stage|mux2x32:get_a|y[4]~36        ; 35      ;
; pipeid:id_stage|cu:control_unit|fwda[1]~8      ; 34      ;
; pipeid:id_stage|cu:control_unit|fwdb[1]~5      ; 34      ;
; pipeid:id_stage|cu:control_unit|fwda[0]~7      ; 33      ;
; pipeid:id_stage|cu:control_unit|fwdb[0]~4      ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~34         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~33         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~32         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~31         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~30         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~29         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~28         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~27         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~26         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~25         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~24         ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~23         ; 32      ;
+------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+
; Name                                                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF              ; Location    ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+
; pipeif:if_stage|instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mpb1:auto_generated|ALTSYNCRAM        ; M4K  ; ROM         ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; ./sc_instmem.mif ; M4K_X26_Y19 ;
; pipemem:mem_stage|datamem:comb_8|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_38f1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; ./sc_datamem.mif ; M4K_X26_Y17 ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 5,745 / 94,460 ( 6 % ) ;
; C16 interconnects          ; 67 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 3,738 / 60,840 ( 6 % ) ;
; Direct links               ; 450 / 94,460 ( < 1 % ) ;
; Global clocks              ; 3 / 16 ( 19 % )        ;
; Local interconnects        ; 1,639 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 90 / 3,091 ( 3 % )     ;
; R4 interconnects           ; 4,624 / 81,294 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.15) ; Number of LABs  (Total = 219) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 7                             ;
; 13                                          ; 7                             ;
; 14                                          ; 4                             ;
; 15                                          ; 11                            ;
; 16                                          ; 180                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 219) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 111                           ;
; 1 Clock                            ; 181                           ;
; 1 Clock enable                     ; 27                            ;
; 1 Sync. clear                      ; 4                             ;
; 2 Clock enables                    ; 106                           ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.58) ; Number of LABs  (Total = 219) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 6                             ;
; 16                                           ; 25                            ;
; 17                                           ; 21                            ;
; 18                                           ; 10                            ;
; 19                                           ; 16                            ;
; 20                                           ; 24                            ;
; 21                                           ; 6                             ;
; 22                                           ; 18                            ;
; 23                                           ; 3                             ;
; 24                                           ; 11                            ;
; 25                                           ; 14                            ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 8                             ;
; 29                                           ; 2                             ;
; 30                                           ; 5                             ;
; 31                                           ; 1                             ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.22) ; Number of LABs  (Total = 219) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 4                             ;
; 2                                                ; 2                             ;
; 3                                                ; 4                             ;
; 4                                                ; 5                             ;
; 5                                                ; 9                             ;
; 6                                                ; 10                            ;
; 7                                                ; 11                            ;
; 8                                                ; 15                            ;
; 9                                                ; 7                             ;
; 10                                               ; 19                            ;
; 11                                               ; 19                            ;
; 12                                               ; 13                            ;
; 13                                               ; 11                            ;
; 14                                               ; 15                            ;
; 15                                               ; 11                            ;
; 16                                               ; 27                            ;
; 17                                               ; 2                             ;
; 18                                               ; 8                             ;
; 19                                               ; 1                             ;
; 20                                               ; 8                             ;
; 21                                               ; 1                             ;
; 22                                               ; 8                             ;
; 23                                               ; 7                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.89) ; Number of LABs  (Total = 219) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 12                            ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 8                             ;
; 20                                           ; 1                             ;
; 21                                           ; 7                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 10                            ;
; 25                                           ; 11                            ;
; 26                                           ; 5                             ;
; 27                                           ; 6                             ;
; 28                                           ; 16                            ;
; 29                                           ; 22                            ;
; 30                                           ; 45                            ;
; 31                                           ; 30                            ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                         ;
+------------------------------------------------------------------+--------------------------------------------+
; Name                                                             ; Value                                      ;
+------------------------------------------------------------------+--------------------------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                                         ;
; Mid Wire Use - Fit Attempt 1                                     ; 6                                          ;
; Mid Slack - Fit Attempt 1                                        ; -19359                                     ;
; Internal Atom Count - Fit Attempt 1                              ; 4352                                       ;
; LE/ALM Count - Fit Attempt 1                                     ; 2975                                       ;
; LAB Count - Fit Attempt 1                                        ; 220                                        ;
; Outputs per Lab - Fit Attempt 1                                  ; 12.377                                     ;
; Inputs per LAB - Fit Attempt 1                                   ; 24.273                                     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.868                                      ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:219;2:1                                  ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:80;1:6;2:24;3:110                        ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:80;1:6;2:24;3:110                        ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:216;1:4                                  ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:35;1:179;2:2;3:4                         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:83;1:24;2:113                            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:80;1:121;2:19                            ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:34;1:47;2:139                            ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:34;1:183;2:3                             ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:82;1:138                                 ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:198;1:22                                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:210;1:10                                 ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:21;2:19;3:109;4:37;5:13;6:13;7:3;8:4 ;
; LEs in Chains - Fit Attempt 1                                    ; 159                                        ;
; LEs in Long Chains - Fit Attempt 1                               ; 154                                        ;
; LABs with Chains - Fit Attempt 1                                 ; 11                                         ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                                          ;
; Time - Fit Attempt 1                                             ; 0                                          ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.031                                      ;
+------------------------------------------------------------------+--------------------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -26399 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 5      ;
; Mid Slack - Fit Attempt 1           ; -22670 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; -19920 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 5      ;
; Late Slack - Fit Attempt 1          ; -19920 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.266  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -15786      ;
; Early Wire Use - Fit Attempt 1      ; 5           ;
; Peak Regional Wire - Fit Attempt 1  ; 41          ;
; Mid Slack - Fit Attempt 1           ; -17683      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 6           ;
; Time - Fit Attempt 1                ; 2           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.391       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu Jun 15 18:17:09 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PipelineCPU -c PipelineCPU
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "PipelineCPU"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 4 pins of 79 total pins
    Info: Pin operand1[0] not assigned to an exact location on the device
    Info: Pin operand1[1] not assigned to an exact location on the device
    Info: Pin operand1[2] not assigned to an exact location on the device
    Info: Pin operand1[3] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pipeemreg:em_reg|malu[7]
        Info: Destination node pipeemreg:em_reg|malu[3]
        Info: Destination node pipeemreg:em_reg|malu[4]
        Info: Destination node pipeemreg:em_reg|malu[5]
        Info: Destination node pipemem:mem_stage|clk
        Info: Destination node pipeemreg:em_reg|malu[6]
        Info: Destination node pipemem:mem_stage|datamem:comb_8|dmem_clk
Info: Automatically promoted node pipemem:mem_stage|datamem:comb_8|dmem_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pipemem:mem_stage|datamem:comb_8|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 4 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  47 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  45 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  62 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  36 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  51 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Slack time is -18.712 ns between source register "pipedereg:de_reg|eshift" and destination register "pipepc:prog_cnt|pc[9]"
    Info: + Largest register to register requirement is 0.786 ns
    Info:   Shortest clock path from clock "clock" to destination register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 8; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 1809; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'pipepc:prog_cnt|pc[9]'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Longest clock path from clock "clock" to destination register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 8; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 1809; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'pipepc:prog_cnt|pc[9]'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Shortest clock path from clock "clock" to source register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 8; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 1809; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 101; REG Node = 'pipedereg:de_reg|eshift'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Longest clock path from clock "clock" to source register is 2.444 ns
        Info: 1: + IC(0.000 ns) + CELL(0.760 ns) = 0.760 ns; Loc. = Unassigned; Fanout = 8; CLK Node = 'clock'
        Info: 2: + IC(0.116 ns) + CELL(0.000 ns) = 0.876 ns; Loc. = Unassigned; Fanout = 1809; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.444 ns; Loc. = Unassigned; Fanout = 101; REG Node = 'pipedereg:de_reg|eshift'
        Info: Total cell delay = 1.297 ns ( 53.07 % )
        Info: Total interconnect delay = 1.147 ns ( 46.93 % )
    Info:   Micro clock to output delay of source is 0.250 ns
    Info:   Micro setup delay of destination is -0.036 ns
    Info: - Longest register to register delay is 19.498 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 101; REG Node = 'pipedereg:de_reg|eshift'
        Info: 2: + IC(1.722 ns) + CELL(0.150 ns) = 1.872 ns; Loc. = Unassigned; Fanout = 88; COMB Node = 'pipeexe:exe_stage|mux2x32:get_a|y[0]~32'
        Info: 3: + IC(1.176 ns) + CELL(0.150 ns) = 3.198 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~20'
        Info: 4: + IC(0.895 ns) + CELL(0.420 ns) = 4.513 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~21'
        Info: 5: + IC(0.145 ns) + CELL(0.420 ns) = 5.078 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~42'
        Info: 6: + IC(1.175 ns) + CELL(0.150 ns) = 6.403 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~91'
        Info: 7: + IC(0.632 ns) + CELL(0.420 ns) = 7.455 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~94'
        Info: 8: + IC(0.606 ns) + CELL(0.150 ns) = 8.211 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~95'
        Info: 9: + IC(0.893 ns) + CELL(0.420 ns) = 9.524 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~96'
        Info: 10: + IC(0.415 ns) + CELL(0.150 ns) = 10.089 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~97'
        Info: 11: + IC(0.917 ns) + CELL(0.419 ns) = 11.425 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~100'
        Info: 12: + IC(0.415 ns) + CELL(0.150 ns) = 11.990 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~101'
        Info: 13: + IC(0.892 ns) + CELL(0.150 ns) = 13.032 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeid:id_stage|mux4x32:get_db|Mux28~22'
        Info: 14: + IC(0.877 ns) + CELL(0.150 ns) = 14.059 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeid:id_stage|mux4x32:get_db|Mux28~23'
        Info: 15: + IC(0.415 ns) + CELL(0.150 ns) = 14.624 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeid:id_stage|Equal0~0'
        Info: 16: + IC(0.916 ns) + CELL(0.410 ns) = 15.950 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipeid:id_stage|Equal0~4'
        Info: 17: + IC(0.127 ns) + CELL(0.410 ns) = 16.487 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'pipeid:id_stage|Equal0~20'
        Info: 18: + IC(0.290 ns) + CELL(0.275 ns) = 17.052 ns; Loc. = Unassigned; Fanout = 45; COMB Node = 'pipeid:id_stage|cu:control_unit|pcsource[0]~9'
        Info: 19: + IC(0.887 ns) + CELL(0.438 ns) = 18.377 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipepc:prog_cnt|pc~124'
        Info: 20: + IC(0.766 ns) + CELL(0.271 ns) = 19.414 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'pipepc:prog_cnt|pc~125'
        Info: 21: + IC(0.000 ns) + CELL(0.084 ns) = 19.498 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'pipepc:prog_cnt|pc[9]'
        Info: Total cell delay = 5.337 ns ( 27.37 % )
        Info: Total interconnect delay = 14.161 ns ( 72.63 % )
Info: Estimated most critical path is register to register delay of 19.498 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X36_Y21; Fanout = 101; REG Node = 'pipedereg:de_reg|eshift'
    Info: 2: + IC(1.722 ns) + CELL(0.150 ns) = 1.872 ns; Loc. = LAB_X48_Y18; Fanout = 88; COMB Node = 'pipeexe:exe_stage|mux2x32:get_a|y[0]~32'
    Info: 3: + IC(1.176 ns) + CELL(0.150 ns) = 3.198 ns; Loc. = LAB_X44_Y20; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~20'
    Info: 4: + IC(0.895 ns) + CELL(0.420 ns) = 4.513 ns; Loc. = LAB_X48_Y19; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~21'
    Info: 5: + IC(0.145 ns) + CELL(0.420 ns) = 5.078 ns; Loc. = LAB_X48_Y19; Fanout = 2; COMB Node = 'pipeexe:exe_stage|alu:algorithm_unit|ShiftRight0~42'
    Info: 6: + IC(1.175 ns) + CELL(0.150 ns) = 6.403 ns; Loc. = LAB_X45_Y21; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~91'
    Info: 7: + IC(0.632 ns) + CELL(0.420 ns) = 7.455 ns; Loc. = LAB_X46_Y19; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~94'
    Info: 8: + IC(0.606 ns) + CELL(0.150 ns) = 8.211 ns; Loc. = LAB_X45_Y19; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~95'
    Info: 9: + IC(0.893 ns) + CELL(0.420 ns) = 9.524 ns; Loc. = LAB_X43_Y20; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~96'
    Info: 10: + IC(0.415 ns) + CELL(0.150 ns) = 10.089 ns; Loc. = LAB_X43_Y20; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~97'
    Info: 11: + IC(0.917 ns) + CELL(0.419 ns) = 11.425 ns; Loc. = LAB_X35_Y20; Fanout = 1; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~100'
    Info: 12: + IC(0.415 ns) + CELL(0.150 ns) = 11.990 ns; Loc. = LAB_X35_Y20; Fanout = 2; COMB Node = 'pipeexe:exe_stage|mux2x32:get_ealu|y[3]~101'
    Info: 13: + IC(0.892 ns) + CELL(0.150 ns) = 13.032 ns; Loc. = LAB_X35_Y21; Fanout = 2; COMB Node = 'pipeid:id_stage|mux4x32:get_db|Mux28~22'
    Info: 14: + IC(0.877 ns) + CELL(0.150 ns) = 14.059 ns; Loc. = LAB_X32_Y21; Fanout = 2; COMB Node = 'pipeid:id_stage|mux4x32:get_db|Mux28~23'
    Info: 15: + IC(0.415 ns) + CELL(0.150 ns) = 14.624 ns; Loc. = LAB_X32_Y21; Fanout = 1; COMB Node = 'pipeid:id_stage|Equal0~0'
    Info: 16: + IC(0.916 ns) + CELL(0.410 ns) = 15.950 ns; Loc. = LAB_X35_Y17; Fanout = 1; COMB Node = 'pipeid:id_stage|Equal0~4'
    Info: 17: + IC(0.127 ns) + CELL(0.410 ns) = 16.487 ns; Loc. = LAB_X35_Y17; Fanout = 2; COMB Node = 'pipeid:id_stage|Equal0~20'
    Info: 18: + IC(0.290 ns) + CELL(0.275 ns) = 17.052 ns; Loc. = LAB_X35_Y17; Fanout = 45; COMB Node = 'pipeid:id_stage|cu:control_unit|pcsource[0]~9'
    Info: 19: + IC(0.887 ns) + CELL(0.438 ns) = 18.377 ns; Loc. = LAB_X38_Y19; Fanout = 1; COMB Node = 'pipepc:prog_cnt|pc~124'
    Info: 20: + IC(0.766 ns) + CELL(0.271 ns) = 19.414 ns; Loc. = LAB_X38_Y18; Fanout = 1; COMB Node = 'pipepc:prog_cnt|pc~125'
    Info: 21: + IC(0.000 ns) + CELL(0.084 ns) = 19.498 ns; Loc. = LAB_X38_Y18; Fanout = 2; REG Node = 'pipepc:prog_cnt|pc[9]'
    Info: Total cell delay = 5.337 ns ( 27.37 % )
    Info: Total interconnect delay = 14.161 ns ( 72.63 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 40% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 65 output pins without output pin load capacitance assignment
    Info: Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 57 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin hex0[0] has VCC driving its datain port
    Info: Pin hex0[1] has VCC driving its datain port
    Info: Pin hex0[2] has VCC driving its datain port
    Info: Pin hex0[3] has VCC driving its datain port
    Info: Pin hex0[4] has VCC driving its datain port
    Info: Pin hex0[5] has VCC driving its datain port
    Info: Pin hex0[6] has VCC driving its datain port
    Info: Pin hex1[0] has VCC driving its datain port
    Info: Pin hex1[1] has VCC driving its datain port
    Info: Pin hex1[2] has VCC driving its datain port
    Info: Pin hex1[3] has VCC driving its datain port
    Info: Pin hex1[4] has VCC driving its datain port
    Info: Pin hex1[5] has VCC driving its datain port
    Info: Pin hex1[6] has VCC driving its datain port
    Info: Pin hex2[0] has VCC driving its datain port
    Info: Pin hex2[1] has VCC driving its datain port
    Info: Pin hex2[2] has VCC driving its datain port
    Info: Pin hex2[3] has VCC driving its datain port
    Info: Pin hex2[4] has VCC driving its datain port
    Info: Pin hex2[5] has VCC driving its datain port
    Info: Pin hex2[6] has VCC driving its datain port
    Info: Pin hex4[0] has VCC driving its datain port
    Info: Pin hex4[1] has VCC driving its datain port
    Info: Pin hex4[2] has VCC driving its datain port
    Info: Pin hex4[3] has VCC driving its datain port
    Info: Pin hex4[4] has VCC driving its datain port
    Info: Pin hex4[5] has VCC driving its datain port
    Info: Pin hex4[6] has VCC driving its datain port
    Info: Pin hex5[0] has VCC driving its datain port
    Info: Pin hex5[1] has VCC driving its datain port
    Info: Pin hex5[2] has VCC driving its datain port
    Info: Pin hex5[3] has VCC driving its datain port
    Info: Pin hex5[4] has VCC driving its datain port
    Info: Pin hex5[5] has VCC driving its datain port
    Info: Pin hex5[6] has VCC driving its datain port
    Info: Pin hex6[0] has VCC driving its datain port
    Info: Pin hex6[1] has VCC driving its datain port
    Info: Pin hex6[2] has VCC driving its datain port
    Info: Pin hex6[3] has VCC driving its datain port
    Info: Pin hex6[4] has VCC driving its datain port
    Info: Pin hex6[5] has VCC driving its datain port
    Info: Pin hex6[6] has VCC driving its datain port
    Info: Pin hex7[0] has VCC driving its datain port
    Info: Pin hex7[1] has VCC driving its datain port
    Info: Pin hex7[2] has VCC driving its datain port
    Info: Pin hex7[3] has VCC driving its datain port
    Info: Pin hex7[4] has VCC driving its datain port
    Info: Pin hex7[5] has VCC driving its datain port
    Info: Pin hex7[6] has VCC driving its datain port
    Info: Pin led0[0] has GND driving its datain port
    Info: Pin led0[1] has GND driving its datain port
    Info: Pin led0[2] has GND driving its datain port
    Info: Pin led0[3] has GND driving its datain port
    Info: Pin led1[0] has GND driving its datain port
    Info: Pin led1[1] has GND driving its datain port
    Info: Pin led1[2] has GND driving its datain port
    Info: Pin led1[3] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/FPGA/pipeline/PipelineCPU.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 346 megabytes
    Info: Processing ended: Thu Jun 15 18:17:19 2017
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA/pipeline/PipelineCPU.fit.smsg.


