    为了使建模可用更简洁的可综合RTL代码，和Verilog相比，SystemVerilog增加几个新的操作符和过程赋值语句。
额外的增强传达了设计人员的意图，帮助设计软件以相同的方式解释过程语句。本章介绍可综合的运算符和过程语句，以及提供如何正确使用这些新结构的指导方针。
    本章中介绍的SystemVerilog特性包括：
* 新操作符
* 增强的的for循环
* do...while循环
* foreach循环
* 新的跳转语句
* 增强块名称
* 语句标签
*

# 7.1 新操作符

## 7.1.1 自增和自减运算符
SystemVerilog增加了`++`和`--`运算符，他们和C语言中的使用方法一致。例如：
```verilog
for (i = 0; i <= 31; i++ ) begin
    //code
end
```

### 后增量和前增量
和C语言一致

### 避免竞争
关于阻塞和非阻塞作业的完整解释超出了本书的范围。许多关于Verilog语言的书讨论了这些构造的行为。这两个赋值算子的主要目的是精确地模拟零延迟模型中组合逻辑和时序逻辑的行为。正确使用这两种类型的作业是至关重要的，以防止模拟事件竞赛条件。一般的指导方针是使用阻塞分配来建模组合逻辑，而非阻塞分配用于建模顺序逻辑。

>> ++ 和 -- 操作符被认为是阻塞赋值
下面的语句都被认为是阻塞赋值
```verilog
i++;
i = i+1;
```