<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:21.2221</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0099215</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.02.16</openDate><openNumber>10-2024-0020913</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로 패턴층; 상기 제1 회로 패턴층 상에 배치된 돌출 전극; 및 상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고, 상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크고, 상기 돌출 전극의 측면은, 상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과, 상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로 패턴층;상기 제1 회로 패턴층 상에 배치된 돌출 전극; 및상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층을 포함하고,상기 제1 보호층은,상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과,상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고,상기 제1 개구의 폭은 상기 돌출 전극의 폭보다 크고,상기 돌출 전극의 측면은,상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과,상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 회로 패턴층은 상기 제1 절연층에 매립된,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 회로 패턴층은 제1 패드를 포함하고,상기 돌출 전극은 상기 제1 패드의 폭보다 작은 폭을 가지며 상기 제1 패드 상에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 보호층의 상기 제1층은,상기 제1 패드의 상면 중 상기 돌출 전극과 수직으로 중첩되지 않는 부분을 덮는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 패드는 상기 돌출 전극과 수직으로 중첩되지 않는 부분에 구비된 오목부를 포함하고,상기 제1 보호층의 상기 제1층은 상기 오목부에 배치되고 상기 오목부에 대응하는 볼록부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제1 회로 패턴층은 트레이스를 포함하고,상기 제1 보호층의 상기 제1층은 상기 트레이스의 상면을 덮는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 개구의 폭은 상기 돌출 전극의 폭의 105% 내지 150%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 보호층의 상기 제2층의 상면은 상기 돌출 전극의 상면보다 높게 위치하고, 상기 제1 보호층의 상기 제2층의 하면은 상기 돌출 전극의 상면보다 낮고 상기 돌출 전극의 하면보다 높게 위치하는, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 보호층의 상기 제1층 및 상기 제2층의 총 두께는,상기 돌출 전극의 두께의 110% 내지 140%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 돌출 전극은,상기 제1 회로 패턴층 상에 배치된 제1 금속층; 및상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 금속층은,상기 제2 금속층의 측면과 접촉하지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 돌출 전극의 상기 제1 금속층은 상기 돌출 전극의 상기 제2 금속층 및 상기 제1 회로 패턴층의 시드층인,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 보호층의 상기 제1층의 상면은,상기 돌출 전극의 상기 제1 금속층의 상면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 상기 제1 금속층의 두께의 105% 내지 150%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1 보호층의 상기 제1층의 두께는 상기 돌출 전극의 전체 두께의 20% 내지 50%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 보호층의 상기 제1층의 물성은,상기 제1 보호층의 상기 제2층의 물성과 다른,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1 절연층;상기 제1 절연층 상에 배치된 제1 패드;상기 제1 패드 상에 배치된 돌출 전극;상기 제1 절연층 상에 배치되고 상기 돌출 전극과 수직으로 중첩된 제1 개구를 포함하는 제1 보호층;상기 제1 보호층의 상기 제1 개구에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 인터포저를 포함하고,상기 제1 보호층은,상기 제1 절연층 상에 배치되고 상기 돌출 전극의 측면의 적어도 일부를 감싸며 배치되는 제1층과, 상기 제1층 상에 배치되고 상기 제1 개구를 포함하는 제2층을 포함하고,상기 돌출 전극의 측면은,상기 제1층과 수평으로 중첩되며 상기 제1층으로 덮이는 제1 부분과,상기 제2층과 수평으로 중첩되고, 상기 제1 개구의 측벽과 이격되며, 상기 제1 보호층으로 덮이지 않는 제2 부분을 포함하며,상기 접속 부재는 상기 돌출 전극의 상면 및 상기 측면의 상기 제2 부분을 덮으며 배치되는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 인터포저는 반도체 소자를 포함하는 액티브 인터포저 및 기판을 포함하는 패시브 인터포저 중 어느 하나인,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, YONG SOO</engName><name>이용수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.09</receiptDate><receiptNumber>1-1-2022-0831780-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0892199-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220099215.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93794dc8e0954e3ccb879e1900d639dc6904ab01968c89c9d10fae7165764abbcc13827504a7fe8558c99c5861ce3f472f800486dd701df4e9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf08a0069f2a49f82829b47361fedbcc31fd5773136e319572faa0e58ba46d0d405e27dd40065cafd7301a2187c5f5c7434a42dd4099d0fa8d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>