,src,lang,text
0,"











Intel confeziona un “chip” con 43,3 miliardi di transistor
06 Nov 2019, 05:38 by Manolo De Agostini
Intel ha annunciato Stratix 10 GX 10M, l’FPGA (Field Programmable Gate Array, un chip programambile) più grande al mondo.
Su un singolo package trovano infatti spazio un totale di 43,3 miliardi di transistor, un numero elevatissimo raggiunto grazie all’uso della tecnologia di packing EMIB (embedded multi-die interconnect bridge), che ha permesso di unire due FPGA con 10,2 milioni di elementi logici (5,1 milioni x 2) e quattro chiplet che fungono da ricetrasmettitori. Il tutto è stato realizzato con il rodato processo a 14 nanometri.



L’FPGA in questione batte persino quello annunciato da Xilinx ad agosto, il Virtex UltraScale+ VU19P a 16 nanometri, dotato di un interposer per collegare quattro die per un totale di 9 milioni di elementi logici, 35 miliardi di transistor e 2072 pin di I/O.
Intel Stratix 10 GX 10M rappresenta un netto passo avanti rispetto a Stratix 10 GX 2800, che conta su 2,75 milioni di elementi logici e 1160 pin di I/O (2304 sulla nuova soluzione). Siamo quindi di fronte a un aumento di quasi quattro volte degli elementi logici e un raddoppio sul fronte dell’I/O.
Il tutto, secondo Intel, con una riduzione del consumo del 40% a parità di prestazioni – il valore è stato misurato usando quattro Stratix 10 GX 2800 impostati come un singolo FPGA 10M. Si parla di un TDP medio di 150 watt, fino ad arrivare a 400 watt con raffreddamento “avanzato”, in quanto le frequenze operative sono molto basse per preservare l’accuratezza dei calcoli, da 50 a 300 MHz.
Come anticipato in apertura, per collegare i die Intel si è avvalsa della sua tecnologia di packaging 2.5D EMIB – una delle tante su cui sta lavorando l’azienda – che offre un collegamento ad alta velocità per i due die adiacenti senza richiedere molto “silicio” in più. L’interfaccia data di EMIB è composta da 25.920 connessioni e poiché una connessione ha un throughput di 2 Gb/s, il bandwidth tra i die è pari a 6,5 TB/s.








È la prima volta che Intel usa EMIB per collegare due grandi die logici tra loro (tre connessioni delle sette totali presenti nel chip), finora l’azienda aveva applicato questa soluzione per collegare la memoria HBM della GPU AMD sui processori Kaby Lake-G (ormai defunti) e per collegare alcuni chip HBM e ricetrasmettitori sull’FPGA Stratix 10.
Secondo alcune stime basate sul numero di transistor, i due FPGA combinati coprono un’area di 1400 mm2 con una densità di 31 Mtr/mm2 (mega-transistor per squared millimeter, unità di densità dei transistor). Tra le altre caratteristiche si contano quasi 7000 moltiplicatori DSP e 308 Mb di memoria.



Qual è l’obiettivo primario di questo FPGA? Lo sviluppo di ASIC (application specific integrated circuit) e l’emulazione. Intel ha annunciato che sta già consegnando Stratix 10 GX 10M ai primi clienti.


",it,"











Intel packs a ""chip"" with 43.3 billion transistors
06 Nov 2019, 05:38 by Manolo De Agostini
Intel announced Stratix 10 GX 10M, the largest FPGA (Field Programmable Gate Array) in the world.
On a single package, in fact, a total of 43.3 billion transistors are found, a very high number achieved thanks to the use of EMIB (embedded multi-die interconnect bridge) packing technology, which allowed two FPGAs to be combined with 10.2 millions of logical elements (5.1 million x 2) and four chiplets that act as transceivers. Everything was done with the tried and tested 14 nanometer process.



The FPGA in question even beats the one announced by Xilinx in August, the 16-nanometer Virtex UltraScale + VU19P, equipped with an interposer to connect four die for a total of 9 million logical elements, 35 billion transistors and 2072 I / pins OR.
Intel Stratix 10 GX 10M represents a clear step forward compared to Stratix 10 GX 2800, which counts on 2.75 million logical elements and 1160 I / O pins (2304 on the new solution). We are therefore faced with an almost four-fold increase in the logical elements and a doubling on the I / O front.
All, according to Intel, with a 40% reduction in consumption for the same performance - the value was measured using four Stratix 10 GX 2800 set as a single 10M FPGA. There is talk of an average TDP of 150 watts, up to 400 watts with ""advanced"" cooling, as the operating frequencies are very low to preserve the accuracy of the calculations, from 50 to 300 MHz.
As anticipated at the beginning, to connect the die Intel made use of its 2.5D EMIB packaging technology - one of the many on which the company is working - which offers a high-speed connection for the two adjacent die without requiring much “silicon” "" more. The data interface of EMIB is composed of 25.920 connections and since a connection has a throughput of 2 Gb / s, the bandwidth between the die is equal to 6.5 TB / s.








It is the first time that Intel uses EMIB to connect two large logical dies between them (three connections of the seven totals present in the chip), so far the company had applied this solution to connect the HBM memory of the AMD GPU on Kaby Lake-G processors ( now dead) and to connect some HBM chips and transceivers on the Stratix FPGA 10.
According to some estimates based on the number of transistors, the two combined FPGAs cover an area of 1400 mm2 with a density of 31 Mtr / mm2 (mega-transistor for squared millimeter, unit of density of the transistors). Among the other features there are almost 7000 DSP multipliers and 308 Mb of memory.



What is the primary goal of this FPGA? The development of ASIC (application specific integrated circuit) and emulation. Intel has announced that it is already delivering Stratix 10 GX 10M to the first customers.


"
