<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:07:54.754</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7025574</applicationNumber><claimCount>41</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>가변 조성 삼원 화합물 반도체 합금, 구조체, 및 디바이스</inventionTitle><inventionTitleEng>VARIABLE COMPOSITION TERNARY COMPOUND SEMICONDUCTOR ALLOYS, STRUCTURES, AND DEVICES</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0133346</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/824</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 상이한 평면 내 a-격자 매개변수와 상이한 InN 몰 분율을 갖는 에피택셜층을 특징으로 하는 광전자 소자를 갖는 InxAlyGa1-x-yN 반도체 구조체가 개시된다. 활성 영역은 상이한 파장 범위에서 방사선을 방출하도록 구성되며, 압축 변형률의 약 1% 내지 2% 이내의 변형 상태를 특징으로 한다. 에피택셜층은 단일 기판 상의 패턴화된 InxAlyGa1-x-yN 시드 영역 상에 성장되며, 이완된 InGaN 성장층은 상이한 평면 내 a-격자 매개변수와 상이한 InN 몰 분율을 특징으로 하는 (0001) InxAlyGa1-x-yN성장 표면을 제공한다. InxAlyGa1-x-yN 반도체 구조체는 조명용 광원 및 디스플레이 응용 분야와 같은 광전자 디바이스에 사용될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.04</internationOpenDate><internationOpenNumber>WO2024145658</internationOpenNumber><internationalApplicationDate>2023.12.29</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/086561</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. Wurtzite III족-질화물 결정 반도체 구조체로서,제1 기판 영역 및 제2 기판 영역을 포함하는 기판;상기 제1 기판 영역 위에 놓인 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역을 포함하는 제1 Inx1Aly1Ga1-x1-y1N 성장층;상기 제2 기판 영역 위에 놓인 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역;제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 위에 놓인 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역을 포함하는 제2 Inx2Aly2Ga1-x2-y2N 성장층을 포함하며, 여기서상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 제1 평면 내 a-격자 매개변수를 특징으로 하고; 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 제2 평면 내 a-격자 매개변수를 특징으로 하고; 상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 크고;0 ≤ x2s ≤ 1, 0 ≤ y2s ≤ 1, 및 x2s + y2s ≤ 10 ≤ x1 ≤1, 0 ≤ y1 ≤1, 및 x1 + y1 ≤ 1; 및0 003c# x2 ≤ 1, 0 ≤ y2 ≤ 1, x2 + y2 ≤ 1, 및 x2 003e# x1인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 (0001) GaN 성장 영역을 포함하는 GaN 층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 (0001) Inx1Ga1-x1N 성장 영역을 포함하는 Inx1Ga1-x1N 층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역을 포함하는 Inx1Aly1Ga1-x1-y1N 층이며, 여기서 0 ≤ x1 003c# 1, 0 003c# y1 003c# 1, 및 x1 + y1 ≤ 1인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역은 패턴화된 GaN 시드 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역은 패턴화된 Inx2sGa1-x2sN 시드 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역은 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역을 포함하며, 여기서 0 ≤ x2s 003c# 1, 0 003c# y2s 003c# 1, 및 x2s + y2s ≤ 1인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 제2 (0001) Inx2Ga1-x2N 성장 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역은 패턴화된 AlN 시드 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장 영역 아래에 놓인 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역을 포함하며, 여기서0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1이고;상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역과 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 각각은 동일한 조성을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장 영역 아래에 놓인 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역을 포함하며, 여기서0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1이고;상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 및 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 각각은 상이한 조성을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 각각은 상이한 조성을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 Wurtzite III족-질화물 구조체의 (0001) 평면에 평행하고 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역과 교차하는 제1 평면, 0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1은,상기 제1 평면과 상기 제1 패턴화된 시드 영역의 제1 가장자리의 교차점에는 제1 Inx1sAly1sGa1-x1s-y1sN / Inx1Aly1Ga1-x1-y1N 헤테로접합이 위치하고;상기 제1 Inx1sAly1sGa1-x1s-y1sN / Inx1Aly1Ga1-x1-y1N 헤테로접합은 상기 시드 영역의 제1 결정학적 평면, 상기 시드 영역의 패싯(facet), 또는 이들의 조합과 동일 평면상에 있는 것을 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 Inx1sAly1sGa1-x1s-y1sN / Inx1Aly1Ga1-x1-y1N 헤테로접합은 x1s 및 y1s에서 x1 및 y1로의 조성 구배를 포함하는, 반도체 구조체. </claim></claimInfo><claimInfo><claim>15. 제13항 내지 제14항 중 어느 한 항에 있어서, 상기 Wurtzite III족-질화물 결정 구조의 상기 (0001) 평면에 평행하고 상기 시드 영역의 제2 가장자리와 교차하는 임의의 제2 평면에는 제2 Inx1sAly1sGa1-x1s-y1sN / Inx1Aly1Ga1-x1-y1N 헤테로접합이 위치하고, 상기 제2 Inx1sAly1sGa1-x1s-y1sN / Inx1Aly1Ga1-x1-y1N 헤테로접합은 상기 시드 영역의 제2 결정학적 평면과 동일 평면상에 있는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 결정학적 평면과 상기 제2 결정학적 평면 각각은 결정학적으로 동등한, 반도체 구조체.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 Wurtzite III족-질화물 구조의 (0001) 평면에 평행하고 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역과 교차하는 제1평면은,상기 제1 평면과 상기 제1 패턴화된 시드 영역의 제1 가장자리의 교차점에 제1 Inx2sAly2sGa1-x2s-y2sN / Inx2Aly2Ga1-x2-y2N 헤테로접합이 위치하고;상기 제1 Inx2sAly2sGa1-x2s-y2sN / Inx2Aly2Ga1-x2-y2N 헤테로접합이 상기 시드 영역의 제1 결정학적 평면과 동일 평면상에 있는 것을 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 Inx2sAly2sGa1-x2s-y2sN / Inx2Aly2Ga1-x2-y2N 헤테로접합은 x2s 및 y2s에서 x2 및 y2로의 조성 구배를 포함하는, 반도체 구조체. </claim></claimInfo><claimInfo><claim>19. 제17항 내지 제18항 중 어느 한 항에 있어서, 상기 Wurtzite III족-질화물 결정 구조의 상기 (0001) 평면에 평행하고 상기 시드 영역의 제2 가장자리와 교차하는 임의의 제2 평면에는 제2 Inx2sAly2sGa1-x2s-y2sN / Inx2Aly2Ga1-x2-y2N 헤테로접합이 위치하고, 상기 제2 Inx2sAly2sGa1-x2s-y2sN / Inx2Aly2Ga1-x2-y2N 헤테로접합은 상기 시드 영역의 제2 결정학적 평면과 동일 평면상에 있는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 결정학적 평면과 상기 제2 결정학적 평면 각각은 결정학적으로 동등한, 반도체 구조체.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 3.19Å의 평면 내 a-격자 매개변수를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 약 3.19Å보다 큰 평면 내 a-격자 매개변수를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제20항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 3.19Å보다 큰 제1 평면 내 a-격자 매개변수를 특징으로 하고; 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 3.19Å보다 큰 제2 평면 내 a-격자 매개변수를 특징으로 하고;상기 제1 평면 내 a-격자 매개변수는 상기 제2 평면 내 a-격자 매개변수와 0.2% 초과만큼 차이가 나는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>24. 제1항 내지 제23항 중 어느 한 항에 있어서, 상기 기판은 사파이어, 실리콘, 탄화규소, 질화갈륨, 절연체상실리콘(SOI), 산화갈륨, 또는 질화알루미늄을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>25. 제1항 내지 제24항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층이 공통 GaN 버퍼층 위에 놓이고, 상기 공통 GaN 버퍼층이 상기 기판 위에 놓이는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 GaN 버퍼층은 제1 GaN 버퍼 영역 및 제2 GaN 버퍼 영역을 포함하고;상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 상기 제1 GaN 버퍼 영역 위에 놓이고;상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 상기 제2 GaN 버퍼 영역 위에 놓이는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서, 상기 GaN 버퍼층은 약 3.189Å의 평면 내 a-격자 매개변수를 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>28. 제1항 내지 제27항 중 어느 한 항에 있어서, 상기 반도체 구조체는,(a) 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 위에 놓인 제1 광전자 소자; 및(b) 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 위에 놓인 제2 광전자 소자를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>29. 제1항 내지 제24항 중 어느 한 항에 있어서, 상기 반도체 구조체는,(a) 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역 위에 놓인 제1 광전자 소자; 및(b) 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역 위에 놓인 제2 광전자 소자를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>30. 제28항 내지 제29항 중 어느 한 항에 있어서,상기 제1 광전자 소자는,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장층 위에 놓인 n형 Inx1Aly1Ga1-x1-y1N 층;상기 n형 Inx1Aly1Ga1-x1-y1N 층 위에 놓인 제1 Inx1Aly1Ga1-x1-y1N 활성 영역; 및상기 제1 Inx1Aly1Ga1-x1-y1N 활성 영역 위에 놓인 p형 Inx1Aly1Ga1-x1-y1N 층을 포함하고;상기 제2 광전자 소자는,상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장층 위에 놓인 n형 Inx2Aly2Ga1-x2-y2N 층;상기 n형 Inx2Aly2Ga1-x2-y2N 층 위에 놓인 제2 Inx1Aly1Ga1-x1-y1N 활성 영역; 및상기 제2 Inx1Aly1Ga1-x1-y1N 활성 영역 위에 놓인 p형 Inx2Aly2Ga1-x2-y2N 층을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 하부 (0001) 성장 영역의 평면 내 a-격자 매개변수를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>32. 제30항 내지 제31항 중 어느 한 항에 있어서,상기 제1 활성 영역은 제1 평면 내 a-격자 매개변수를 특징으로 하고;상기 제2 활성 영역은 제2 평면 내 a-격자 매개변수를 특징으로 하며;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 0.005Å 초과만큼 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 0.005Å 내지 0.54Å만큼 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>34. 제1항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층이 GaN 성장층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>35. 제1항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층이 Inx1Ga1-x1N 성장층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>36. 제1항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 각각은, 패턴화된 GaN 시드 영역 위에 독립적으로 놓이고, 및인접한 GaN 시드 영역들 사이의 융합 영역; 및상기 영역 위에 놓인 (0001) 성장 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>37. 제1항 내지 제36항 중 어느 한 항에 있어서, 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 약 3.189Å의 평면 내 a-격자 매개변수를 특징으로 하는 (0001) GaN 성장 영역인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>38. 제1항 내지 제36항 중 어느 한 항에 있어서, 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 약 3.189Å보다 큰 평면 내 a-격자 매개변수를 특징으로 하는 (0001) Inx1Ga1-x1N 성장 영역인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>39. 제1항 내지 제38항 중 어느 한 항에 있어서, 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 3.189Å보다 큰 평면 내 a-격자 매개변수를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>40. 제1항 내지 제38항 중 어느 한 항에 있어서, 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 3.189Å보다 큰 평면 내 a-격자 매개변수를 특징으로 하는 (0001) Inx2Ga1-x2N 성장 영역인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>41. 제1항 내지 제38항 중 어느 한 항에 있어서, 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 3.190Å 내지 3.545Å의 평면 내 a-격자 매개변수를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>42. 제1항 내지 제38항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 3.189Å 내지 3.545Å의 제1 평면 내 a-격자 매개변수를 특징으로 하고; 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 3.189Å 내지 3.545Å의 제2 평면 내 a-격자 매개변수를 특징으로 하며;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>43. 제1항 내지 제42항 중 어느 한 항에 있어서, 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역 및 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역 각각은 3.190Å 내지 3.50Å 범위의 평면 내 a-격자 매개변수를 독립적으로 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>44. 제1항 내지 제43항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 제1 InN 몰 분율을 포함하고; 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 제2 InN 몰 분율을 포함하며;상기 제2 InN 몰 분율은 상기 제1 InN 몰 분율보다 큰, 반도체 구조체. </claim></claimInfo><claimInfo><claim>45. 제44항에 있어서, 상기 제1 InN 몰 분율이 0 몰%인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>46. 제44항에 있어서, 상기 제1 InN 몰 분율 및 상기 제2 InN 몰 분율 각각이 독립적으로 0 몰%보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>47. 제44항에 있어서, 상기 제1 InN 몰 분율 및 상기 제2 InN 몰 분율 각각이 독립적으로 0 몰%보다 크고 100 몰%보다 작은, 반도체 구조체.</claim></claimInfo><claimInfo><claim>48. 제1항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 GaN 성장층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>49. 제1항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 Inx1Ga1-x1N 성장층인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>50. 제1항 내지 제49항 중 어느 한 항에 있어서,상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 패턴을 특징으로 하는 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 위에 놓이며, 여기서 0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1이고;상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 제2 패턴을 특징으로 하는 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 위에 놓이며;상기 제1 제2 패턴은 상기 제1 패턴과 상이한, 반도체 구조체. </claim></claimInfo><claimInfo><claim>51. 제50항에 있어서,상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역은 제1 패턴화된 GaN 영역이고;상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역은 제2 패턴화된 GaN 영역인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>52. 제50항 내지 제51항 중 어느 한 항에 있어서, 상기 제1 패턴 및 상기 제2 패턴은 상기 시드 영역의 크기, 상기 시드 영역의 형상, 상기 시드 영역의 충진율, 상기 시드 영역의 간격, 상기 시드 영역의 결정학적 배향, 상기 시드 영역의 기저 기하 형상, 상기 시드 영역의 2차원 패턴, 또는 이들 중 임의의 조합이 상이한, 반도체 구조체. </claim></claimInfo><claimInfo><claim>53. 제1항 내지 제52항 중 어느 한 항에 있어서, 상기 시드 영역 각각에 인접한 유전체 영역을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>54. 제53항에 있어서, 상기 유전체 영역은 SiOx, SiNx, AlOx, 또는 이들 중 임의의 조합을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>55. 제1항 내지 제54항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 위에 놓이며, 여기서 0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1이고;상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 및 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 각각은 Wurtzite III족-질화물 결정 평면과 동일 평면상에 있는 성장 표면을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>56. 제1항 내지 제54항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 위에 놓이며, 여기서 0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1이고; 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역은 제1 평면 내 a-격자 매개변수 및 제1 InN 몰 분율을 특징으로 하고; 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 위에 놓이며, 여기서 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역은 제2 평면 내 a-격자 매개변수 및 제2 InN 몰 분율을 특징으로 하고, 상기 제1 평면 내 a-격자 매개변수는 상기 제2 평면 내 a-격자 매개변수와 상이하고;상기 제1 InN 몰 분율은 상기 제2 InN 몰 분율과 상이한, 반도체 구조체.</claim></claimInfo><claimInfo><claim>57. 제54항 내지 제55항 중 어느 한 항에 있어서, 상기 제1 평면 내 a-격자 매개변수 및 상기 제2 평면 내 a-격자 매개변수 각각은 독립적으로 3.189Å보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>58. 제54항 내지 제55항 중 어느 한 항에 있어서, 상기 제1 평면 내 a-격자 매개변수 및 상기 제2 평면 내 a-격자 매개변수 각각은 독립적으로 3.189Å 내지 3.54Å 범위 내에 있는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>59. 제55항 내지 제58항 중 어느 한 항에 있어서,상기 제1 패턴화된 시드 영역은 Inx1sGa1-x1sN을 포함하고 Wurtzite III족-질화물 결정 구조를 특징으로 하며, 여기서 0 ≤ x1s 003c# 1이고;상기 제2 패턴화된 시드 영역은 Inx2sGa1-x2sN을 포함하고 Wurtzite III족-질화물 결정 구조를 특징으로 하며, 여기서 0 ≤ x2s 003c# 1인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>60. 제55항 내지 제58항 중 어느 한 항에 있어서,상기 제1 패턴화된 시드 영역은 Inx1sGa1-x1sN을 포함하고 Wurtzite III족-질화물 결정 구조를 특징으로 하며, 여기서 0 003c# x1s 003c# 1이고;상기 제2 패턴화된 시드 영역은 Inx2sGa1-x2sN을 포함하고 Wurtzite III족-질화물 결정 구조를 특징으로 하며, 여기서 0 003c# x2s 003c# 1인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>61. 제55항 내지 제58항 중 어느 한 항에 있어서, 상기 제1 패턴화된 시드 영역 및 상기 제2 패턴화된 시드 영역 각각은 GaN을 포함하고 Wurtzite III족-질화물 결정 구조를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>62. 제61항에 있어서, 상기 제1 패턴화된 시드 영역 및 상기 제2 패턴화된 시드 영역 각각은 6개의 평면 시드 패싯을 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>63. 제61항에 있어서, 상기 제1 패턴화된 시드 영역 및 상기 제2 패턴화된 시드 영역 각각은 육각형 기저를 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>64. 제61항 내지 제63항 중 어느 한 항에 있어서, 상기 제1 시드 영역 및 상기 제2 시드 영역 각각은 Wurtzite III족-질화물의 결정학적 평면과 동일 평면상에 있는 시드 표면을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>65. 제64항에 있어서, 상기 결정학적 평면 각각은 결정학적으로 동등한 {10-11} 평면인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>66. 제64항에 있어서, 상기 결정학적 평면 각각은 결정학적으로 동등한 {1-100} 평면인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>67. 제64항에 있어서, 상기 결정학적 평면 각각은 결정학적으로 동등한 {11-20} 평면인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>68. 제64항에 있어서, 상기 결정학적 평면 각각은 {1-100} 평면과 {11-20} 평면 사이에서 회전된 평면인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>69. 제64항에 있어서, 인접한 시드 영역들 사이의 중간 지점에 있는 영역은 융합 성장 영역인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>70. 제61항 내지 제65항 중 어느 한 항에 있어서, 상기 제1 시드 영역 및 상기 제2 시드 영역 각각은 (0001) 패싯이 실질적으로 없는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>71. 제1항 내지 제70항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 두 개 이상의 Inx1Aly1Ga1-x1-y1N 성장 영역을 포함하고, 각 Inx1Aly1Ga1-x1-y1N 성장 영역은 상이한 InN 몰 분율을 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>72. 제1항 내지 제71항 중 어느 한 항에 있어서, 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 두 개 이상의 Inx2Aly2Ga1-x2-y2N 성장 영역을 포함하고, 각 Inx2Aly2Ga1-x2-y2N 성장 영역은 상이한 InN 몰 분율을 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>73. 제1항 내지 제72항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 각각은 정의된 정도의 평면 내 a-격자 이완을 갖는 (0001) 성장 영역을 제공하도록 독립적으로 구성되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>74. 제1항 내지 제72항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 각각은 상이한 평면 내 a-격자 매개변수를 특징으로 하는 (0001) 성장 영역을 갖도록 독립적으로 구성되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>75. 제1항 내지 제72항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 각각은 상이한 InN 몰 분율을 특징으로 하는 (0001) 성장 영역을 갖도록 독립적으로 구성되는, 반도체 구조체. </claim></claimInfo><claimInfo><claim>76. 제1항 내지 제75항 중 어느 한 항에 있어서,상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역 위에 놓인 제1 n형 Inx1Aly1Ga1-x1-y1N 층;상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 위에 놓인 제1 활성 영역; 상기 제1 활성 영역 위에 놓인 제1 p형 Inx1Aly1Ga1-x1-y1N 층;상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역 위에 놓인 제2 n형 Inx2Aly2Ga1-x2-y2N 층;상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층 위에 놓인 제2 활성 영역; 및상기 제2 활성 영역 위에 놓인 제2 p형 Inx2Aly2Ga1-x2-y2N 층을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>77. 제76항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층이 GaN을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>78. 제76항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층이 Inx1Ga1-x1N을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>79. 제76항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층 각각은 대응하는 하부 (0001) 성장 영역과 같은 평면 내 a-격자 매개변수를 독립적으로 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>80. 제76항 내지 제79항 중 어느 한 항에 있어서,상기 제1 n형 Inx1Aly1Ga1-x1-y1N 성장층은 제1 평면 내 a-격자 매개변수를 특징으로 하고;상기 제2 n형 Inx2Aly2Ga1-x2-y2N 성장층은 제2 평면 내 a-격자 매개변수를 특징으로 하고;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>81. 제76항 내지 제79항 중 어느 한 항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층 각각은 대응하는 하부 (0001) 성장 영역과 같은 평면 내 a-격자 매개변수를 독립적으로 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>82. 제76항 내지 제79항 중 어느 한 항에 있어서,상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층은 제1 InN 몰 분율을 포함하고;상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층은 제2 InN 몰 분율을 포함하고;상기 제2 InN 몰 분율은 상기 제1 InN 몰 분율보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>83. 제76항 내지 제82항 중 어느 한 항에 있어서, 상기 제1 활성 영역은 두 개 이상의 제1 활성층을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>84. 제76항 내지 제83항 중 어느 한 항에 있어서, 상기 제2 활성 영역은 두 개 이상의 활성층을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>85. 제76항 내지 제84항 중 어느 한 항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 두 개 이상의 활성층을 독립적으로 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>86. 제76항 내지 제85항 중 어느 한 항에 있어서, 상기 제1 활성 영역이 1개 내지 40개의 활성층을 포함하거나, 상기 제2 활성 영역이 1개 내지 40개의 활성층을 포함하거나, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각이 1개 내지 40개의 활성층을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>87. 제76항 내지 제86항 중 어느 한 항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 In을 포함하는 III족-질화물 물질을 포함하는 하나 이상의 양자 우물 또는 양자점을 독립적으로 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>88. 제76항 내지 제87항 중 어느 한 항에 있어서,상기 제1 활성 영역은 제1 InN 몰 분율을 포함하고;상기 제2 활성 영역은 제2 InN 몰 분율을 포함하고;상기 제2 InN 몰 분율은 상기 제1 InN 몰 분율보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>89. 제76항 내지 제83항 중 어느 한 항에 있어서,상기 제1 활성 영역은 제1 평면 내 변형률 값을 특징으로 하고;상기 제2 활성 영역은 제2 평면 내 변형률 값을 특징으로 하고;상기 제1 변형률 값은 상기 제2 변형률 값과 유사한, 반도체 구조체. </claim></claimInfo><claimInfo><claim>90. 제89항에 있어서, 상기 제2 평면 내 변형률 값은 상기 제1 평면 내 변형률 값의 10% 이내인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>91. 제89항에 있어서, 상기 제2 평면 내 변형률 값은 상기 제1 평면 내 변형률 값의 1% 이내인, 반도체 구조체.</claim></claimInfo><claimInfo><claim>92. 제89항에 있어서, 상기 제1 변형률 값 및 상기 제2 변형률 값은 각각 독립적으로 압축 변형률의 1% 내지 2% 범위에 있는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>93. 제76항 내지 제92항 중 어느 한 항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 다중 양자 우물 구조를 포함하는, 반도체 구조체. </claim></claimInfo><claimInfo><claim>94. 제76항 내지 제92항 중 어느 한 항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 발광 다이오드 구조를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>95. 제76항 내지 제92항 중 어느 한 항에 있어서, 상기 제1 활성 영역 및 상기 제2 활성 영역 각각은 레이저 다이오드 구조를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>96. 제76항 내지 제92항 중 어느 한 항에 있어서,상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층은 제1 평면 내 a-격자 매개변수를 특징으로 하고;상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층은 제2 평면 내 a-격자 매개변수를 특징으로 하고;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>97. 제76항 내지 제96항 중 어느 한 항에 있어서, 상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층 각각은 대응하는 하부 (0001) 성장 영역과 같은 평면 내 a-격자 매개변수를 독립적으로 특징으로 하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>98. 제76항 내지 제97항 중 어느 한 항에 있어서,상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층은 제1 InN 몰 분율을 포함하고;상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층은 제2 InN 몰 분율을 포함하고;상기 제2 InN 몰 분율은 상기 제1 InN 몰 분율보다 큰, 반도체 구조체.</claim></claimInfo><claimInfo><claim>99. 제76항 내지 제98항 중 어느 한 항에 있어서, 상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층 각각은 독립적으로 3.19Å 내지 3.35Å 범위의 평면 내 a-격자 매개변수를 갖는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>100. 제76항 내지 제99항 중 어느 한 항에 있어서, Al을 포함하는 III족-질화물 물질을 포함하는 캡핑층을 포함하며, 여기서 상기 캡핑층은 상기 활성 영역과 그 위에 놓인 p형 III족-질화물 층 사이에 개재되어 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>101. 제22항 내지 제100항 중 어느 한 항에 있어서, 상기 제1 광전자 소자 및 상기 제2 광전자 소자 각각은 상이한 파장 범위 내에서 전자기 복사를 방출하도록 구성되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>102. 제28항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 광전자 소자 및 상기 제2 광전자 소자 각각은 독립적으로 발광 다이오드, 초발광 발광 다이오드, 레이저 다이오드, 또는 수직 캐비티 표면 발광 레이저를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>103. 제102항에 있어서,상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 층 각각에 전기적으로 연결된 캐소드; 및상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층 각각에 전기적으로 연결된 애노드를 더 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>104. 제103항에 있어서, 상기 캐소드는 Ti 및 Al을 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>105. 제103항 내지 제104항 중 어느 한 항에 있어서, 상기 캐소드는 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 층 각각에 공통으로 상호 연결되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>106. 제103항 내지 제104항 중 어느 한 항에 있어서, 상기 캐소드는 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 층 각각에 공통으로 독립적으로 상호 연결되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>107. 제103항 내지 제106항 중 어느 한 항에 있어서, 상기 애노드는 투명 전도성 산화물층 또는 반사 접촉부를 포함하는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>108. 제103항 내지 제107항 중 어느 한 항에 있어서, 상기 애노드는 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 층 각각에 공통으로 상호 연결되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>109. 제103항 내지 제107항 중 어느 한 항에 있어서, 상기 애노드는 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 및 상기 제2 Inx2Aly2Ga1-x2-y2N 층 각각에 공통으로 독립적으로 상호 연결되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>110. 제103항 내지 제109항 중 어느 한 항에 있어서, 상기 제1 광전자 소자 및 상기 제2 광전자 소자는 서로 전기적으로 격리되는, 반도체 구조체.</claim></claimInfo><claimInfo><claim>111. 제1항 내지 제108항 중 어느 한 항의 반도체 구조체를 포함하는 웨이퍼.</claim></claimInfo><claimInfo><claim>112. 제1항 내지 제108항 중 어느 한 항의 반도체 구조체를 포함하는 광전자 소자.</claim></claimInfo><claimInfo><claim>113. 제1항 내지 제108항 중 어느 한 항의 반도체 구조체를 포함하는 다색 광전자 디바이스.</claim></claimInfo><claimInfo><claim>114. 제1항 내지 제108항 중 어느 한 항의 반도체 구조체를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>115. 제114항의 반도체 디바이스를 포함하는 조명 시스템 또는 디스플레이 시스템.</claim></claimInfo><claimInfo><claim>116. Wurtzite III족-질화물 결정 반도체 구조체를 제조하는 방법으로서,(a)기판의 제1 기판 영역 위에 놓이는 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계; 및(b)상기 기판의 제2 기판 영역 위에 놓이는 제2 Inx2Aly2Ga1-x2-y2N 성장층을 증착하는 단계를 포함하며, 여기서 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 위에 놓이고, 여기서,상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 평면 내 a-격자 매개변수를 특징으로 하는 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역을 포함하고; 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 제2 평면 내 a-격자 매개변수를 특징으로 하는 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역을 포함하고;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 크며, 여기서,0 ≤ x2s ≤ 1, 0 ≤ y2s ≤ 1, 및 x2s + y2s ≤ 10 ≤ x1 ≤1, 0 ≤ y1 ≤1, 및 x1 + y1 ≤ 1; 및0 003c# x2 ≤ 1, 0 ≤ y2 ≤ 1, x2 + y2 ≤ 1, 및 x2 003e# x1인, 방법.</claim></claimInfo><claimInfo><claim>117. 제116항에 있어서, (a) 단계 이전에, 0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1인, 상기 제1 기판 영역 위에 놓이는 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역을 증착하는 단계; 및 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 위에 놓이는 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>118. 제117항에 있어서, 상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역은 제1 GaN 시드 영역을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>119. 제117항 내지 제118항 중 어느 한 항에 있어서, 상기 제2 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역은 제2 패턴화된 GaN 시드 영역을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>120. 제117항 내지 제119항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층과 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 상이한 원소 조성을 갖는, 방법.</claim></claimInfo><claimInfo><claim>121. 제117항 내지 제120항 중 어느 한 항에 있어서,상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 제1 Inx1Ga1-x1N 성장층을 포함하고;상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 제2 Inx2Ga1-x2N 성장층을 포함하고;상기 제1 Inx1Ga1-x1N 성장층과 상기 제2 Inx2Ga1-x2N 성장층은 상이한 원소 조성을 갖는, 방법.</claim></claimInfo><claimInfo><claim>122. 제117항 내지 제121항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계는 GaN 성장층을 성장시켜 (0001) GaN 성장 영역을 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>123. 제117항 내지 제122항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계는,0 ≤ x1s ≤ 1, 0 ≤ y1s ≤ 1, 및 x1s + y1s ≤ 1인, 상기 제1 기판 부분에 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역을 제조하는 단계;상기 제1 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 상에 Inx1Aly1Ga1-x1-y1N을 성장시켜, 인접한 패턴화된 Inx1sAly1sGa1-x1s-y1sN 시드 영역 상에 성장된 상기 Inx1Aly1Ga1-x1-y1N이 융합되어 제1 Inx1Aly1Ga1-x1-y1N 성장층을 형성하도록 하는 단계; 및상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 성장시켜 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역을 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>124. 제117항 내지 제123항 중 어느 한 항에 있어서, 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층을 증착하는 단계는,제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역을 제조하는 단계;상기 제2 패턴화된 Inx2sAly2sGa1-x2s-y2sN 시드 영역 상에 Inx2Aly2Ga1-x2-y2N을 성장시켜, 인접한 Inx2sAly2sGa1-x2s-y2sN 시드 영역 상에 성장된 상기 Inx2Aly2Ga1-x2-y2N이 융합되어 Inx2Aly2Ga1-x2-y2N 성장층을 형성하도록 하는 단계; 및상기 Inx2Aly2Ga1-x2-y2N 성장층을 성장시켜 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역을 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>125. 제117항 내지 제124항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계 이후 그리고 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층을 증착하는 단계 이후에, 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역 위에 놓이는 제1 광전자 소자를 제조하는 단계 그리고 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역 위에 놓이는 제2 광전자 소자를 제조하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>126. 제125항에 있어서,상기 제1 광전자 소자는 상기 제1 (0001) Inx1Aly1Ga1-x1-y1N 성장 영역 위에 놓이는 에피택셜층을 포함하고;상기 제2 광전자 소자는 상기 제2 (0001) Inx2Aly2Ga1-x2-y2N 성장 영역 위에 놓이는 에피택셜층을 포함하는, 방법. </claim></claimInfo><claimInfo><claim>127. 제126항에 있어서, 상기 에피택셜층은 n형 층, 활성 영역, p형 층, 또는 이들 중 임의의 조합을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>128. 제126항 내지 제127항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 GaN을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>129. 제126항 내지 제127항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층은 Inx1Ga1-x1N을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>130. 제126항 내지 제127항 중 어느 한 항에 있어서, 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층은 Inx2Ga1-x2N을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>131. 제126항 내지 제130항 중 어느 한 항에 있어서, 상기 방법은 상기 제1 광전자 소자와 상기 제2 광전자 소자를 동시에 제조하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>132. 제126항 내지 제130항 중 어느 한 항에 있어서, 상기 방법은 상기 제1 광전자 소자와 상기 제2 광전자 소자를 순차적으로 제조하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>133. 제126항 내지 제132항 중 어느 한 항에 있어서, 상기 제1 광전자 소자 및 상기 제2 광전자 소자 각각은 발광 다이오드, 초발광 발광 다이오드, 레이저 다이오드, 및 수직 캐비티 표면 발광 레이저로부터 독립적으로 선택되는, 방법.</claim></claimInfo><claimInfo><claim>134. 제117항 내지 제133항 중 어느 한 항에 있어서, 상기 제1 Inx1Aly1Ga1-x1-y1N 성장층을 증착하는 단계 이후 그리고 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층을 증착하는 단계 이후에,(c) 상기 Inx1Aly1Ga1-x1-y1N 성장층 위에 놓이는 제1 n형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계 그리고 상기 제2 Inx2Aly2Ga1-x2-y2N 성장층 위에 놓이는 제2 n형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계;(d) 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층 위에 놓이는 제1 활성 영역을 증착하는 단계 그리고 상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층 위에 놓이는 제2 활성 영역을 증착하는 단계;(e) 상기 제1 활성 영역 위에 놓이는 제1 p형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계 그리고 상기 제2 활성 영역 위에 놓이는 제2 p형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계를 포함하며,여기서,상기 제1 활성 영역은 제1 평면 내 a-격자 매개변수를 특징으로 하고; 상기 제2 활성 영역은 제2 평면 내 a-격자 매개변수를 특징으로 하며;상기 제2 평면 내 a-격자 매개변수는 상기 제1 평면 내 a-격자 매개변수보다 큰, 방법.</claim></claimInfo><claimInfo><claim>135. 제134항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계와 상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계는 동시에 증착하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>136. 제134항에 있어서, 상기 제1 n형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계와 상기 제2 n형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계는 독립적으로 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>137. 제134항 내지 제136항 중 어느 한 항에 있어서, 상기 제1 활성 영역을 증착하는 단계와 상기 제2 활성 영역을 증착하는 단계는 동시에 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>138. 제134항 내지 제136항 중 어느 한 항에 있어서, 상기 제1 활성 영역을 증착하는 단계와 상기 제2 활성 영역을 증착하는 단계는 독립적으로 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>139. 제134항 내지 제138항 중 어느 한 항에 있어서, 상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계와 상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계는 동시에 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>140. 제134항 내지 제138항 중 어느 한 항에 있어서, 상기 제1 p형 Inx1Aly1Ga1-x1-y1N 층을 증착하는 단계와 상기 제2 p형 Inx2Aly2Ga1-x2-y2N 층을 증착하는 단계는 독립적으로 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>141. 제134항 내지 제140항 중 어느 한 항에 있어서, 상기 동시에 증착하는 단계는 동일한 증착 조건을 사용하여 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>142. 제134항 내지 제140항 중 어느 한 항에 있어서, 상기 독립적으로 증착하는 단계는 상이한 증착 조건을 사용하여 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>143. 제134항 내지 제142항 중 어느 한 항에 있어서, 상기 n형 층 각각 위에 놓이는 전기 접촉부를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>144. 제134항 내지 제143항 중 어느 한 항에 있어서, 상기 p형 층 각각 위에 놓이는 전기 접촉부를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>145. 제116항 내지 제144항 중 어느 한 항의 방법을 사용하여 제조된 반도체 구조체.</claim></claimInfo><claimInfo><claim>146. 제1항 내지 제110항 중 어느 한 항의 반도체 구조체를 포함하는 반도체 웨이퍼.</claim></claimInfo><claimInfo><claim>147. 제1항 내지 제110항 중 어느 한 항의 반도체 구조체를 포함하는 다중 파장 광전자 소자.</claim></claimInfo><claimInfo><claim>148. 제147항의 광전자 소자를 포함하는 반도체 디바이스를 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>149. 제148항의 반도체 디바이스를 포함하는 조명 시스템 또는 디스플레이 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아주 ***** 팔로 알토 미들필드 로드 **** 넘버 ***</address><code>520250415490</code><country>미국</country><engName>OPNOVIX CORP.</engName><name>옵노빅스 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 ***** ...</address><code> </code><country>미국</country><engName>KRAMES, Michael R.</engName><name>크램스 마이클 알</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.12.30</priorityApplicationDate><priorityApplicationNumber>63/436,309</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-1-2025-0865863-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-5-2025-0133024-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>1-1-2025-0994693-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>1-1-2025-0994736-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257025574.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144c3ad19d5d7c6f9753cf0407cb348cefdc754a59b88af2398cd7984cf544fcfbcd683098b648d3245efcd7cfa1be45d06e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb634d8dd573afdd95d9eb58dc4f4469792ce8b62e0b9b3c904a49712b0a79d1596029617fe3fac22a7e68d417a124acee</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>