---
label: 第二届硬件敏捷开发与方法学研讨会 l 2023 RISC-V中国峰会同期活动顺利举办
description: 作为2023RISC-V中国峰会的同期活动，8月25日下午，达坦科技成功在线上举办第二届硬件敏捷开发与验证方法学研讨。长达三小时的就新一代HDL在数字芯片设计开发和验证效率方面的实践经验分享，究竟碰撞出了什么新的火花呢？下面我们一起来回顾研讨会的精彩内容。
cover: ./cover.png
location: 中国香港
---

![图片](./cover.png)

作为2023RISC-V中国峰会的同期活动，8月25日下午，达坦科技成功在线上举办第二届硬件敏捷开发与验证方法学研讨会。长达三小时的就新一代HDL在数字芯片设计开发和验证效率方面的实践经验分享，究竟碰撞出了什么新的火花呢？下面我们一起来回顾研讨会的精彩内容。

## Part.1

**《RISC-V敏捷硬件开发-软件定义芯片》**

兆松科技的联合创始人兼CTO伍华林做了《RISC-V敏捷硬件开发-软件定义芯片》的开场演讲。分享人首先介绍了传统SoC研发设计流程的弊端，并科普了什么是软硬件协同设计。然后，他介绍了兆松科技开发的一系列编译器、建模、检测工具、微架构性能分析工具等，以及它们在软硬件协同设计的成本、效率等方面的作用和优势。最后，伍华林总结说RISC-V开启了垂直计算时代，软件定义芯片成为算力增长的必然路径，而具备快速架构探索能力的芯片公司将脱颖而出，因此，降低DSA芯片软硬件开发成本将成为核心竞争力。

## Part.2

**《香山处理器与敏捷开发工具链的最新进展》**

中科院计算所硕士研究生胡轩的分享题目是：《香山处理器与敏捷开发工具链的最新进展》。胡轩首先介绍了香山开源高性能RISC-V处理器的三个版本的架构迭代。昆明湖架构新增支持RISC-V向量和虚拟化扩展指令集等，依托北京开源芯片研究院与工业界各企业伙伴的紧密合作，预计在2023年底完成设计。香山处理器核通过敏捷开发工具链提升迭代速度，以快速实现对标甚至超越目前主流的竞品。在分享中，胡轩回顾了香山敏捷开发的工具链，同时针对功能验证循环的不足，香山开发了结构化的信息辅助调试工具，并通过硬件模糊测试来提升系统级验证覆盖率。此外，针对性能优化循环的不足，也做了不少精细化和探索性的尝试

## Part.3

**《数据流式编程在硬件设计中的应用》**

达坦科技软硬件联合开发工程师米明恒进行了《数据流式编程在硬件设计中的应用》的专题报告。分享介绍了数据流式编程思想的源起，数据流式程序的要素和特征，以及数据流式程序在软硬件开发领域的应用。此外，米明恒就数据流思想与状态机思想进行了对比，以强调数据流式编程的简洁性和易维护性。然后，他分享了Bluespec语言及其提供的 PAClib编程框架；对PAClib中的基础开发组件简单介绍后，米明恒以IFFT应用实例展示了如何用运行框架和数据流式编程思想来加速硬件设计和开发。

## Part.4

**《EDA创新推动敏捷芯片设计》**

接下来，芯华章资深产品市场总监杨晔做了《EDA创新推动敏捷芯片设计》的分享。究竟什么是硬件的敏捷设计？杨晔从软件敏捷设计的定义（“以快速响应变化和持续测试为核心”）出发，认为芯片设计漫长的流程与约束无法完全照搬软件敏捷设计的界定。并分享了芯华章在产品设计和实践中得来的经验：芯片设计中的敏捷是以EDA计算为核心的。然后，他从自动、智能和效率的角度，结合芯华章的产品线分享了其敏捷设计和形式化验证等的经验、成果和挑战。以及近年来在AI驱动的EDA效率提升方面的探索和尝试。

## Part.5

**《Automated CPU Design with AI》**

来自中科院计算所的郭崎研究员进行了《Automated CPU Design with AI》的专题报告。芯片自动设计一直以来都是计算机科学的核心问题之一，其对于支撑体系结构发展也具有重要意义。现有的处理器芯片设计流程方法面临自动化程度有限和优化能力有限的问题。“如何在庞大设计空间中找到满足需求规范的电路逻辑及其链接关系？”是郭老师在研究通过人工智能技术实现CPU全流程的自动化方面一直思考的问题。在分享中，郭老师介绍了处理器芯片自动设计面临的关键挑战和解决思路。他提出从神经网络方法回归传统基于BDD的方法，并简介了其基于电路复杂度估计的近似搜索方法。

## Part.6

**《MetaHVL硬件敏捷验证与协同仿真》**

华南理工大学计算机学院副教授赖晓铮的分享主题是《MetaHVL硬件敏捷验证与协同仿真》。赖老师从芯片设计的规模和芯片设计的成本是不成比例（规模是线性提升，成本是指数提升）的现状出发，提出硬件设计的流程有更敏捷的需求。而敏捷是包含设计和验证两个维度的全流程敏捷。他分享了运用创新EDA方法学和工具以进一步分离设计与实现；此外，提高设计抽象层次的同时，也需要提高验证的抽象层次。赖老师介绍了他在Meta-HVL项目研究的中期结论，即小规模设计的加速比明显，规模越大，DUT运行时间占比越大，则验证加速起到的作用越小。因此，时间应该花在提高验证的效率上，而不是把时间和资源花在加速验证代码的运行上。

## 结束语

如何提升数字芯片的开发和验证效率一直是业界关注的焦点。新一代HDL打开了全新的数字芯片敏捷设计和验证的方法学大门。在本次研讨会上，业界和学界的各位专家分享了他们在各自领域的**硬件敏捷开发与验证实践经验**，希望这些前沿的探索可以为关注该领域的学习者和实践者提供一次深入探讨和交流的机会，以此进一步促进硬件敏捷开发与验证方法学的发展与落地。

