निम्नलिखित में से कौन सा नियमित अभिव्यंजन (रेगुलर एक्सप्रेशन) (a* + b)*(c + d) के समतुल्य है (समान स्ट्रिंग्स के समूह का वर्णन करता है)?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"एक निश्चित पाइपलाइन्ड RISC मशीन में 8 सामान्य-उद्देश्य रजिस्टर R0, R1, . . . , R7 हैं और निम्नलिखित संचालनों का समर्थन करती है।
ADD Rs1, Rs2, Rd Rs1 को Rs2 में जोड़ें और योग को Rd में रखें
MUL Rs1, Rs2, Rd Rs1 को Rs2 से गुणा करें और गुणनफल को Rd में रखें
एक संचालन सामान्यतः एक चक्र लेता है; हालांकि, एक संचालन दो चक्र लेता है यदि यह एक परिणाम उत्पन्न करता है जो संचालन अनुक्रम में तुरंत बाद के संचालन के लिए आवश्यक है। अभिव्यक्ति AB + ABC + BC पर विचार करें, जहां चर A, B, C रजिस्टर R0, R1, R2 में स्थित हैं। यदि इन तीन रजिस्टरों की सामग्री को संशोधित नहीं किया जाना चाहिए, तो AB + ABC + BC के मान की गणना करने वाले संचालन अनुक्रम के लिए न्यूनतम घड़ी चक्रों की संख्या क्या है?",५,६,७,८,B
"सिंगलटन डिज़ाइन पैटर्न का उपयोग यह सुनिश्चित करने के लिए किया जाता है कि किसी क्लास का केवल एक ही इंस्टेंस बनाया जा सकता है। इस डिज़ाइन पैटर्न के बारे में निम्नलिखित में से कौन सा (कौन से) सही है?
I. सिंगलटन क्लास में अपना इंस्टेंस प्रदान करने के लिए एक स्टैटिक फैक्टरी मेथड होता है।
II. सिंगलटन क्लास किसी अन्य क्लास की सबक्लास हो सकती है।
III. सिंगलटन क्लास में एक प्राइवेट कंस्ट्रक्टर होता है।",मैं केवल,II केवल,केवल III,"I, II, और III",D
"एक कंपाइलर निम्नलिखित असाइनमेंट स्टेटमेंट के लिए कोड जनरेट करता है।
G := (A + B) * C - (D + E) * F
लक्षित मशीन में एक एकल एक्यूमुलेटर और एक सिंगल-एड्रेस इंस्ट्रक्शन सेट होता है जिसमें लोड, स्टोर, जोड़, घटाव और गुणा करने के निर्देश शामिल होते हैं। अंकगणितीय संचालन के लिए, बायां ऑपरेंड एक्यूमुलेटर से लिया जाता है और परिणाम एक्यूमुलेटर में दिखाई देता है। परिणामी कोड में निर्देशों की न्यूनतम संभव संख्या है",५,६,७,९,D
"एक ऐसे कंप्यूटर डिज़ाइन पर विचार करें जिसमें कई प्रोसेसर, प्रत्येक अपनी निजी कैश मेमोरी के साथ, एक सिंगल बस का उपयोग करके ग्लोबल मेमोरी साझा करते हैं। यह बस महत्वपूर्ण सिस्टम संसाधन है। प्रत्येक प्रोसेसर 500 नैनोसेकंड में एक निर्देश निष्पादित कर सकता है जब तक कि मेमोरी संदर्भ उसके स्थानीय कैश द्वारा संतुष्ट किए जाते हैं। जब कैश मिस होता है, तो प्रोसेसर को अतिरिक्त 2,000 नैनोसेकंड की देरी होती है। इस अतिरिक्त देरी के आधे समय के दौरान, बस कैश मिस की सेवा के लिए समर्पित होता है। दूसरे आधे समय में, प्रोसेसर जारी नहीं रह सकता, लेकिन बस अन्य प्रोसेसरों से अनुरोधों की सेवा के लिए मुक्त होता है। औसतन, प्रत्येक निर्देश को 2 मेमोरी संदर्भों की आवश्यकता होती है। औसतन, कैश मिस संदर्भों के 1 प्रतिशत पर होते हैं। अन्य प्रोसेसरों से प्रतिस्पर्धा के कारण होने वाली देरी को नजरअंदाज करते हुए, एक एकल प्रोसेसर बस की क्षमता का कितना अनुपात उपभोग करेगा?",१/५०,१/२७,१/२५,२/२७,B
