
# VHDL project - Časovač na intervalový (kruhový) trénink

### Team members

* Radim Pařízek (responsible for ...)
* Martin Mička (responsible for ...)
* Jakub Pachel (responsible for ...)

## Theoretical description and explanation

Cílem tohoto projektu bylo vytvořit časovač pro kruhový trénink. Tento časovač by měl být navržen pro na vývojové desce XILINX Nexys A7 (Artix-7 50T),
která využívá vysokokapacitní FPGA. Pro návrh tothoto časovače využijeme z hardwarových součástek 4 místný sedmisegmentový displej, tlačítka a přepínače.
Tato deska bude naprogramována v programovacím jazyku VHDL.

Časovač bude umožňovat nastavení počtu kol, délky cvičícího kola a také délku pauzy mezi koly.

## Hardware description of demo application

Z hardwarových součástek využíváme 4 přepínače, 5 tlačítek a 4 sedmisegmentové displeje.

## Software description

Put flowchats/state diagrams of your algorithm(s) and direct links to source/testbench files in `src` and `sim` folders. 
![image](https://user-images.githubusercontent.com/61315339/235538232-8f1f8c67-0be1-45e0-80d2-a9280ef2f267.png)


### Component(s) simulation

Write descriptive text and simulation screenshots of your components.

## Instructions

Write an instruction manual for your application, including photos or a link to a video.
<img width="606" alt="manual" src="https://user-images.githubusercontent.com/61315339/235537917-ad89aa39-6605-4a73-b41e-47314a45cf56.png">


## References

1. Put here the literature references you used.
2. ...
