TimeQuest Timing Analyzer report for CPU
Sat Aug 06 17:29:20 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.03 MHz ; 99.03 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.549 ; -144.064      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.242 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -144.405              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.549 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 5.088      ;
; -4.463 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 5.002      ;
; -4.440 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.978      ;
; -4.425 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.963      ;
; -4.377 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.916      ;
; -4.354 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.892      ;
; -4.339 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.877      ;
; -4.291 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.830      ;
; -4.268 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.806      ;
; -4.259 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.797      ;
; -4.253 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.791      ;
; -4.252 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.790      ;
; -4.205 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.744      ;
; -4.182 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.720      ;
; -4.173 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.711      ;
; -4.167 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.705      ;
; -4.167 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.705      ;
; -4.166 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.704      ;
; -4.119 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.658      ;
; -4.096 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.634      ;
; -4.087 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.625      ;
; -4.082 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.620      ;
; -4.081 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.619      ;
; -4.081 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.619      ;
; -4.080 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.618      ;
; -4.033 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.572      ;
; -4.010 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.548      ;
; -4.002 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.540      ;
; -4.001 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.539      ;
; -3.996 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.534      ;
; -3.995 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.533      ;
; -3.995 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.533      ;
; -3.994 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.532      ;
; -3.947 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.486      ;
; -3.924 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.462      ;
; -3.916 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.454      ;
; -3.915 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.453      ;
; -3.910 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.448      ;
; -3.909 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.447      ;
; -3.909 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.447      ;
; -3.908 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.446      ;
; -3.838 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.376      ;
; -3.830 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.368      ;
; -3.829 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.367      ;
; -3.824 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.362      ;
; -3.823 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.361      ;
; -3.823 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.361      ;
; -3.822 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.360      ;
; -3.813 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.351      ;
; -3.757 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.296      ;
; -3.744 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.282      ;
; -3.743 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.281      ;
; -3.738 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.276      ;
; -3.737 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.275      ;
; -3.736 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.274      ;
; -3.727 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.265      ;
; -3.720 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.260      ;
; -3.671 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.210      ;
; -3.658 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.196      ;
; -3.657 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.195      ;
; -3.652 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.190      ;
; -3.651 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.189      ;
; -3.650 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.188      ;
; -3.648 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.186      ;
; -3.641 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.179      ;
; -3.634 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.174      ;
; -3.633 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.173      ;
; -3.633 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.171      ;
; -3.585 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.124      ;
; -3.572 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.110      ;
; -3.566 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.104      ;
; -3.565 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.103      ;
; -3.562 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.100      ;
; -3.555 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.093      ;
; -3.548 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.088      ;
; -3.547 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.087      ;
; -3.547 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.085      ;
; -3.504 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.044      ;
; -3.499 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.001     ; 4.038      ;
; -3.486 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.024      ;
; -3.480 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.018      ;
; -3.476 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.014      ;
; -3.469 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.007      ;
; -3.467 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 4.005      ;
; -3.462 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.002      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.001      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; 0.000      ; 4.001      ;
; -3.461 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.999      ;
; -3.460 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.998      ;
; -3.418 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.958      ;
; -3.413 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.001     ; 3.952      ;
; -3.400 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.938      ;
; -3.390 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.928      ;
; -3.383 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.921      ;
; -3.381 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.919      ;
; -3.376 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.916      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.915      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; 0.000      ; 3.915      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.913      ;
; -3.375 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.913      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.242 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.244 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.244 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.244 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.249 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.251 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.252 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.058      ;
; 1.254 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.060      ;
; 1.255 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.061      ;
; 1.256 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.062      ;
; 1.257 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.063      ;
; 1.399 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.205      ;
; 1.400 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.206      ;
; 1.401 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.401 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.207      ;
; 1.402 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.208      ;
; 1.408 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.214      ;
; 1.409 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.215      ;
; 1.409 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.215      ;
; 1.410 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.216      ;
; 1.459 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.265      ;
; 1.459 ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.266      ;
; 1.471 ; IF_BLOCK:IF_BLOCK|pc_next[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.276      ;
; 1.531 ; IF_BLOCK:IF_BLOCK|pc_next[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.337      ;
; 1.532 ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.339      ;
; 1.537 ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; -0.500       ; -0.001     ; 1.342      ;
; 1.545 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.351      ;
; 1.545 ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.352      ;
; 1.549 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.355      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.355      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.359      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.357      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.357      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.358      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; -0.500       ; -0.001     ; 1.358      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.358      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.358      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.359      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.359      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.359      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.359      ;
; 1.554 ; IF_BLOCK:IF_BLOCK|pc_next[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.359      ;
; 1.608 ; IF_BLOCK:IF_BLOCK|pc_next[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.414      ;
; 1.619 ; IF_BLOCK:IF_BLOCK|pc_next[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.424      ;
; 1.690 ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.497      ;
; 1.691 ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; -0.500       ; 0.001      ; 1.498      ;
; 1.692 ; IF_BLOCK:IF_BLOCK|pc_next[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.497      ;
; 1.695 ; IF_BLOCK:IF_BLOCK|pc_next[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.501      ;
; 1.699 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.505      ;
; 1.699 ; IF_BLOCK:IF_BLOCK|pc_next[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.504      ;
; 1.707 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.514      ;
; 1.707 ; IF_BLOCK:IF_BLOCK|pc_next[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.512      ;
; 1.707 ; IF_BLOCK:IF_BLOCK|pc_next[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.512      ;
; 1.711 ; IF_BLOCK:IF_BLOCK|pc_next[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.516      ;
; 1.726 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.533      ;
; 1.894 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.699      ;
; 1.894 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.700      ;
; 1.899 ; IF_BLOCK:IF_BLOCK|pc_next[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; -0.500       ; -0.001     ; 1.704      ;
; 1.901 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.707      ;
; 1.904 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.709      ;
; 1.930 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|pc_next[11] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.737      ;
; 1.930 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.737      ;
; 1.933 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|pc_next[13] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.740      ;
; 1.933 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.740      ;
; 1.965 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.772      ;
; 1.967 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|pc_next[18] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.774      ;
; 1.967 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.774      ;
; 1.969 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.775      ;
; 1.972 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.778      ;
; 1.973 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.778      ;
; 1.973 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.779      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.779      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.779      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|pc_next[10] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.781      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|pc_next[12] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.781      ;
; 1.974 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.780      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.780      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.780      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; clk          ; clk         ; -0.500       ; 0.001      ; 1.782      ;
; 1.975 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|pc_next[15] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.782      ;
; 1.979 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|pc_next[14] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.786      ;
; 1.980 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 1.786      ;
; 1.981 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|pc_next[16] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.788      ;
; 1.982 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.787      ;
; 2.010 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.817      ;
; 2.014 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.820      ;
; 2.018 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|pc_next[17] ; clk          ; clk         ; -0.500       ; 0.001      ; 1.825      ;
; 2.373 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; -0.001     ; 2.178      ;
; 2.373 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 2.179      ;
; 2.380 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 2.186      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 7.825 ; 7.825 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.150 ; 8.150 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 7.847 ; 7.847 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.849 ; 7.849 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.828 ; 7.828 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 7.837 ; 7.837 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.180 ; 8.180 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.030 ; 8.030 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 7.875 ; 7.875 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.218 ; 8.218 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.091 ; 8.091 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.522 ; 8.522 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.438 ; 8.438 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.448 ; 8.448 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.450 ; 8.450 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.223 ; 8.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 7.825 ; 7.825 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.150 ; 8.150 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 7.847 ; 7.847 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.849 ; 7.849 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.828 ; 7.828 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 7.837 ; 7.837 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.180 ; 8.180 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.030 ; 8.030 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 7.875 ; 7.875 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.218 ; 8.218 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.091 ; 8.091 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.522 ; 8.522 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.438 ; 8.438 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.448 ; 8.448 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.450 ; 8.450 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.223 ; 8.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.325 ; -22.740       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.725 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -97.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.325 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.853      ;
; -1.316 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.844      ;
; -1.291 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.819      ;
; -1.285 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.813      ;
; -1.282 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.810      ;
; -1.257 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.785      ;
; -1.251 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.779      ;
; -1.248 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.776      ;
; -1.244 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.772      ;
; -1.223 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.751      ;
; -1.217 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.745      ;
; -1.216 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.744      ;
; -1.214 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.742      ;
; -1.210 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.738      ;
; -1.189 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.717      ;
; -1.183 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.711      ;
; -1.183 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.711      ;
; -1.182 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.710      ;
; -1.180 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.708      ;
; -1.176 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.704      ;
; -1.155 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.683      ;
; -1.150 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.678      ;
; -1.149 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.677      ;
; -1.149 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.677      ;
; -1.148 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.676      ;
; -1.146 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.674      ;
; -1.142 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.670      ;
; -1.121 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.649      ;
; -1.116 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.644      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.643      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.643      ;
; -1.114 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.642      ;
; -1.112 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.640      ;
; -1.111 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.639      ;
; -1.108 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.636      ;
; -1.087 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.615      ;
; -1.082 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.610      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.609      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.609      ;
; -1.080 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.608      ;
; -1.078 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.606      ;
; -1.077 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.605      ;
; -1.074 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.602      ;
; -1.048 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.576      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.575      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.575      ;
; -1.046 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.574      ;
; -1.043 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.571      ;
; -1.040 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.568      ;
; -1.027 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.555      ;
; -1.014 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.542      ;
; -1.013 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.541      ;
; -1.012 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.540      ;
; -1.009 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.537      ;
; -1.006 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.534      ;
; -0.996 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.524      ;
; -0.993 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.521      ;
; -0.989 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.518      ;
; -0.987 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.515      ;
; -0.980 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.508      ;
; -0.979 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.507      ;
; -0.978 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.506      ;
; -0.975 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.503      ;
; -0.962 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.490      ;
; -0.959 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.487      ;
; -0.956 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.484      ;
; -0.955 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.484      ;
; -0.955 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.484      ;
; -0.953 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.481      ;
; -0.946 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.474      ;
; -0.945 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.473      ;
; -0.941 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.469      ;
; -0.928 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.456      ;
; -0.925 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.453      ;
; -0.922 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.450      ;
; -0.921 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.450      ;
; -0.921 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.450      ;
; -0.919 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.448      ;
; -0.919 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.447      ;
; -0.915 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.443      ;
; -0.912 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.440      ;
; -0.907 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.435      ;
; -0.894 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.422      ;
; -0.891 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.419      ;
; -0.888 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.416      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.416      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.416      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.416      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.415      ;
; -0.885 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.414      ;
; -0.885 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.413      ;
; -0.881 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.409      ;
; -0.873 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.401      ;
; -0.860 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.388      ;
; -0.857 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.385      ;
; -0.854 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.382      ;
; -0.854 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.002     ; 1.382      ;
; -0.853 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.382      ;
; -0.853 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.382      ;
; -0.853 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.001     ; 1.382      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.725 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|adr_out[20] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|adr_out[15] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|adr_out[21] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|adr_out[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|adr_out[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|adr_out[17] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|adr_out[23] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|adr_out[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|adr_out[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|adr_out[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|adr_out[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|adr_out[11] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|adr_out[12] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.732 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.380      ;
; 0.791 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.440      ;
; 0.794 ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; IF_BLOCK:IF_BLOCK|pc[7]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.442      ;
; 0.798 ; IF_BLOCK:IF_BLOCK|pc_next[24] ; IF_BLOCK:IF_BLOCK|pc[24]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.446      ;
; 0.799 ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; IF_BLOCK:IF_BLOCK|pc[0]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.447      ;
; 0.799 ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; IF_BLOCK:IF_BLOCK|pc[8]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.447      ;
; 0.800 ; IF_BLOCK:IF_BLOCK|pc_next[15] ; IF_BLOCK:IF_BLOCK|pc[15]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.447      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc[31]      ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.451      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.453      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; IF_BLOCK:IF_BLOCK|pc[6]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.452      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|adr_out[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; IF_BLOCK:IF_BLOCK|pc[4]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; IF_BLOCK:IF_BLOCK|pc[5]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[10] ; IF_BLOCK:IF_BLOCK|pc[10]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.454      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[29] ; IF_BLOCK:IF_BLOCK|pc[29]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[30] ; IF_BLOCK:IF_BLOCK|pc[30]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; IF_BLOCK:IF_BLOCK|pc[1]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[12] ; IF_BLOCK:IF_BLOCK|pc[12]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[14] ; IF_BLOCK:IF_BLOCK|pc[14]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[17] ; IF_BLOCK:IF_BLOCK|pc[17]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[19] ; IF_BLOCK:IF_BLOCK|pc[19]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.455      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[25] ; IF_BLOCK:IF_BLOCK|pc[25]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[27] ; IF_BLOCK:IF_BLOCK|pc[27]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[28] ; IF_BLOCK:IF_BLOCK|pc[28]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.456      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|adr_out[13] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|adr_out[19] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|adr_out[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; IF_BLOCK:IF_BLOCK|pc[9]       ; clk          ; clk         ; -0.500       ; -0.001     ; 0.456      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[18] ; IF_BLOCK:IF_BLOCK|pc[18]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.456      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|adr_out[10] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|adr_out[14] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|adr_out[16] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|adr_out[22] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.854 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.502      ;
; 0.872 ; IF_BLOCK:IF_BLOCK|pc_next[31] ; IF_BLOCK:IF_BLOCK|pc[31]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.520      ;
; 0.879 ; IF_BLOCK:IF_BLOCK|pc_next[23] ; IF_BLOCK:IF_BLOCK|pc[23]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.526      ;
; 0.882 ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; IF_BLOCK:IF_BLOCK|pc[2]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.530      ;
; 0.882 ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; IF_BLOCK:IF_BLOCK|pc[3]       ; clk          ; clk         ; -0.500       ; 0.000      ; 0.530      ;
; 0.883 ; IF_BLOCK:IF_BLOCK|pc_next[13] ; IF_BLOCK:IF_BLOCK|pc[13]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.530      ;
; 0.884 ; IF_BLOCK:IF_BLOCK|pc_next[26] ; IF_BLOCK:IF_BLOCK|pc[26]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.532      ;
; 0.885 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|adr_out[18] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.533      ;
; 0.886 ; IF_BLOCK:IF_BLOCK|pc_next[22] ; IF_BLOCK:IF_BLOCK|pc[22]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.533      ;
; 0.888 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.536      ;
; 0.889 ; IF_BLOCK:IF_BLOCK|pc_next[20] ; IF_BLOCK:IF_BLOCK|pc[20]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.536      ;
; 0.891 ; IF_BLOCK:IF_BLOCK|pc_next[21] ; IF_BLOCK:IF_BLOCK|pc[21]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.538      ;
; 0.893 ; IF_BLOCK:IF_BLOCK|pc_next[16] ; IF_BLOCK:IF_BLOCK|pc[16]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.540      ;
; 0.903 ; IF_BLOCK:IF_BLOCK|pc_next[11] ; IF_BLOCK:IF_BLOCK|pc[11]      ; clk          ; clk         ; -0.500       ; -0.001     ; 0.550      ;
; 0.910 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[3]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.558      ;
; 0.911 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.559      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[11]      ; IF_BLOCK:IF_BLOCK|pc_next[11] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[21]      ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[23]      ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.562      ;
; 0.914 ; IF_BLOCK:IF_BLOCK|pc[19]      ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.563      ;
; 0.914 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.563      ;
; 0.914 ; IF_BLOCK:IF_BLOCK|pc[25]      ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.562      ;
; 0.915 ; IF_BLOCK:IF_BLOCK|pc[13]      ; IF_BLOCK:IF_BLOCK|pc_next[13] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.564      ;
; 0.915 ; IF_BLOCK:IF_BLOCK|pc[18]      ; IF_BLOCK:IF_BLOCK|pc_next[18] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.564      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[4]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.564      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[9]       ; IF_BLOCK:IF_BLOCK|pc_next[9]  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.565      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[10]      ; IF_BLOCK:IF_BLOCK|pc_next[10] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.565      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[12]      ; IF_BLOCK:IF_BLOCK|pc_next[12] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.565      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[24]      ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.564      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[26]      ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.564      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[1]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[2]       ; IF_BLOCK:IF_BLOCK|pc_next[2]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[5]       ; IF_BLOCK:IF_BLOCK|pc_next[5]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[15]      ; IF_BLOCK:IF_BLOCK|pc_next[15] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.566      ;
; 0.917 ; IF_BLOCK:IF_BLOCK|pc[28]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.565      ;
; 0.918 ; IF_BLOCK:IF_BLOCK|pc[6]       ; IF_BLOCK:IF_BLOCK|pc_next[6]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.566      ;
; 0.918 ; IF_BLOCK:IF_BLOCK|pc[7]       ; IF_BLOCK:IF_BLOCK|pc_next[7]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.566      ;
; 0.918 ; IF_BLOCK:IF_BLOCK|pc[29]      ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.566      ;
; 0.919 ; IF_BLOCK:IF_BLOCK|pc[14]      ; IF_BLOCK:IF_BLOCK|pc_next[14] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.568      ;
; 0.920 ; IF_BLOCK:IF_BLOCK|pc[8]       ; IF_BLOCK:IF_BLOCK|pc_next[8]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.568      ;
; 0.920 ; IF_BLOCK:IF_BLOCK|pc[30]      ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.568      ;
; 0.921 ; IF_BLOCK:IF_BLOCK|pc[16]      ; IF_BLOCK:IF_BLOCK|pc_next[16] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.570      ;
; 0.922 ; IF_BLOCK:IF_BLOCK|pc[20]      ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.571      ;
; 0.922 ; IF_BLOCK:IF_BLOCK|pc[0]       ; IF_BLOCK:IF_BLOCK|pc_next[1]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.570      ;
; 0.924 ; IF_BLOCK:IF_BLOCK|pc[17]      ; IF_BLOCK:IF_BLOCK|pc_next[17] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.573      ;
; 1.042 ; IF_BLOCK:IF_BLOCK|pc[3]       ; IF_BLOCK:IF_BLOCK|pc_next[4]  ; clk          ; clk         ; -0.500       ; 0.000      ; 0.690      ;
; 1.043 ; IF_BLOCK:IF_BLOCK|pc[27]      ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; -0.500       ; 0.000      ; 0.691      ;
; 1.046 ; IF_BLOCK:IF_BLOCK|pc[22]      ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; -0.500       ; 0.001      ; 0.695      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; IF_BLOCK:IF_BLOCK|pc[25]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.549   ; 0.725 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.549   ; 0.725 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -144.064 ; 0.0   ; 0.0      ; 0.0     ; -144.405            ;
;  clk             ; -144.064 ; 0.000 ; N/A      ; N/A     ; -144.405            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 7.825 ; 7.825 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 7.856 ; 7.856 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 8.150 ; 8.150 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 7.847 ; 7.847 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 7.849 ; 7.849 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 7.828 ; 7.828 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 7.837 ; 7.837 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 8.180 ; 8.180 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 8.030 ; 8.030 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 7.875 ; 7.875 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 8.218 ; 8.218 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 8.178 ; 8.178 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 8.091 ; 8.091 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 8.522 ; 8.522 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 8.438 ; 8.438 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 8.171 ; 8.171 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 8.478 ; 8.478 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 8.448 ; 8.448 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 8.450 ; 8.450 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 8.223 ; 8.223 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; adr_out[*]   ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  adr_out[0]  ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[1]  ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  adr_out[2]  ; clk        ; 3.714 ; 3.714 ; Rise       ; clk             ;
;  adr_out[3]  ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  adr_out[4]  ; clk        ; 3.661 ; 3.661 ; Rise       ; clk             ;
;  adr_out[5]  ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  adr_out[6]  ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  adr_out[7]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  adr_out[8]  ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[9]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  adr_out[10] ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  adr_out[11] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  adr_out[12] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  adr_out[13] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  adr_out[14] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  adr_out[15] ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
;  adr_out[16] ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  adr_out[17] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[18] ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[19] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  adr_out[20] ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  adr_out[21] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  adr_out[22] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  adr_out[23] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  adr_out[24] ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  adr_out[25] ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  adr_out[26] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  adr_out[27] ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  adr_out[28] ; clk        ; 3.752 ; 3.752 ; Rise       ; clk             ;
;  adr_out[29] ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  adr_out[30] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  adr_out[31] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 560      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 560      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 06 17:29:17 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.549      -144.064 clk 
Info (332146): Worst-case hold slack is 1.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.242         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -144.405 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.325
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.325       -22.740 clk 
Info (332146): Worst-case hold slack is 0.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.725         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -97.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 422 megabytes
    Info: Processing ended: Sat Aug 06 17:29:20 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


