`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 26.05.2020 15:34:53
// Design Name: 
// Module Name: bramka
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module bramka(
    input clk,
    input rst,
    input [7:0] port_id,
    input write_strobe,
    output ce
   
    );
    
endmodule

