Hinst Name                                                      Module Name                                                           Inst Count           Total Area               Buffer             Inverter        Combinational                 Flop                Latch           Clock Gate                Macro             Physical
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
pe_tile_new_unq1                                                                                                                            5204            10764.631               97.726              251.723                0.000                0.000                0.000                0.000                0.000                0.000
 cb_bit0                                                        pe_tile_new_unq1_cb_unq2_3                                                    92              223.322                1.411                2.293                0.000                0.000                0.000                0.000                0.000                0.000
  cb_bit0/clk_gate_config_cb_reg                                pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq2_0_0                              2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 cb_bit1                                                        pe_tile_new_unq1_cb_unq2_2                                                    90              221.558                0.000                2.293                0.000                0.000                0.000                0.000                0.000                0.000
  cb_bit1/clk_gate_config_cb_reg                                pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq2_0_3                              2                6.174                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 cb_bit2                                                        pe_tile_new_unq1_cb_unq2_1                                                    90              222.793                0.000                2.646                0.000                0.000                0.000                0.000                0.000                0.000
  cb_bit2/clk_gate_config_cb_reg                                pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq2_0_2                              2                7.056                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 cb_cg_en                                                       pe_tile_new_unq1_cb_unq2_0                                                    90              222.088                0.000                2.646                0.000                0.000                0.000                0.000                0.000                0.000
  cb_cg_en/clk_gate_config_cb_reg                               pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq2_0_1                              2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 cb_data0                                                       pe_tile_new_unq1_cb_unq1_0                                                   115              562.891                6.880               11.642                0.000                0.000                0.000                0.000                0.000                0.000
  cb_data0/clk_gate_config_cb_reg                               pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq1_0_0                              2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 cb_data1                                                       pe_tile_new_unq1_cb_unq1_1                                                   135              578.767               22.050               11.290                0.000                0.000                0.000                0.000                0.000                0.000
  cb_data1/clk_gate_config_cb_reg                               pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_cb_unq1_0_1                              2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 sb_1b                                                          pe_tile_new_unq1_sb_unq2_0                                                   352              896.112                0.000               47.275                0.000                0.000                0.000                0.000                0.000                0.000
  sb_1b/clk_gate_config_sb_reg                                  pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq2_0                                2                6.174                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_1b/clk_gate_config_sb_reg_0                                pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq2_2                                2                6.174                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_1b/clk_gate_config_ungate_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq2_1                                2                6.174                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 sb_wide                                                        pe_tile_new_unq1_sb_unq1_0                                                  2289             4729.813               36.691               57.154                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_config_sb_reg                                pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_0                                2                7.056                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_config_sb_reg_0                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_22                               2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_config_ungate_reg                            pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_21                               2                6.350                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_0_0_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_20                               2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_0_1_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_19                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_0_2_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_18                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_0_3_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_17                               2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_0_4_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_16                               2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_1_0_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_15                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_1_1_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_14                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_1_2_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_13                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_1_3_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_12                               2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_1_4_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_11                               2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_2_0_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_10                               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_2_1_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_9                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_2_2_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_8                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_2_3_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_7                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_2_4_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_6                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_3_0_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_5                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_3_1_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_4                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_3_2_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_3                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_3_3_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_2                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  sb_wide/clk_gate_out_3_4_id1_reg                              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_sb_unq1_1                                2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
 test_pe                                                        pe_tile_new_unq1_test_pe_unq1_0                                             1652             2752.546               12.877              109.544                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/clk_gate_op_code_reg                                  pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_test_pe_unq1_0                           2                7.056                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_debug_bit                                        pe_tile_new_unq1_test_debug_reg_DataWidth1_0                                   2                7.938                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_debug_data                                       pe_tile_new_unq1_test_debug_reg_DataWidth16_0                                 53              119.776                0.000                8.467                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_debug_data/clk_gate_debug_val_reg               pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_test_debug_reg_DataWidth16_0             2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_lut                                              pe_tile_new_unq1_test_lut_DataWidth1_0                                        23               58.565                0.000                1.058                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_lut/clk_gate_GEN_LUT_0__lut_reg                 pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_test_lut_DataWidth1_0                    2                4.763                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_opt_reg_a                                        pe_tile_new_unq1_test_opt_reg_DataWidth16_0                                   54              154.174                0.000                0.529                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_opt_reg_a/clk_gate_data_in_reg_reg              pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_test_opt_reg_DataWidth16_0               2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_opt_reg_d                                        pe_tile_new_unq1_test_opt_reg_DataWidth1_0                                     9               13.583                0.000                1.058                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_opt_reg_e                                        pe_tile_new_unq1_test_opt_reg_DataWidth1_2                                     7               13.054                0.000                0.529                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_opt_reg_f                                        pe_tile_new_unq1_test_opt_reg_DataWidth1_1                                     7               13.054                0.000                0.529                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_opt_reg_file                                     pe_tile_new_unq1_test_opt_reg_file_DataWidth16_0                              55              152.762                1.235                0.529                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_opt_reg_file/clk_gate_data_in_reg_reg_0_        pe_tile_new_unq1_SNPS_CLOCK_GATE_HIGH_test_opt_reg_file_DataWidth16_0          2                5.116                0.000                0.000                0.000                0.000                0.000                0.000                0.000                0.000
  test_pe/test_pe_comp                                          pe_tile_new_unq1_test_pe_comp_unq1_0                                        1175             1798.574                4.234               68.267                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_pe_comp/GEN_ADD_0__full_add                     pe_tile_new_unq1_test_full_add_DataWidth16_0                                  47               86.612                0.000                3.175                0.000                0.000                0.000                0.000                0.000                0.000
    test_pe/test_pe_comp/GEN_ADD_0__full_add/DP_OP_5J2_122_5729 pe_tile_new_unq1_test_full_add_DataWidth16_DP_OP_5J2_122_5729_J2_0_0          47               86.612                0.000                3.175                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_pe_comp/cmpr                                    pe_tile_new_unq1_test_cmpr_0                                                   7                9.173                0.000                0.529                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_pe_comp/test_mult_add                           pe_tile_new_unq1_test_mult_add_DataWidth16_0                                 650             1212.044                2.822               15.347                0.000                0.000                0.000                0.000                0.000                0.000
    test_pe/test_pe_comp/test_mult_add/mult_x_1                 pe_tile_new_unq1_test_mult_add_DataWidth16_DW_mult_tc_0_0                    648             1209.928                2.822               15.347                0.000                0.000                0.000                0.000                0.000                0.000
   test_pe/test_pe_comp/test_shifter                            pe_tile_new_unq1_test_shifter_unq1_DataWidth16_0                             162              168.815                0.706                9.526                0.000                0.000                0.000                0.000                0.000                0.000
