module encoder(a,b,c,d,x,y);
input a,b,c,d;
output x,y;
assign x = a|b;
assign y = a|c;

endmodule

module test;

reg a,b,c,d;
wire x,y;
encoder obj(a,b,c,d,x,y);

initial begin

$display("d\tc\tb\ta\t|\tx\ty\t");
$monitor("%b\t%b\t%b\t%b\t|\t%b\t%b",d,c,b,a,x,y);

a=0; b=0; c=0; d=0;
#10 a=0; b=0; c=0; d=1;
#10 a=0; b=0; c=1; d=0;
#10 a=0; b=1; c=0; d=0;
#10 a=1; b=0; c=0; d=0;

end
endmodule


encoder