module ltl2dba_E (
  input p_0,
  input p_1,
  input p_2,
  input p_3,
  input p_4,
  input p_5,
  input p_6,
  input p_7,
  output reg acc
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  reg l4;
  reg l5;
  reg l6;
  reg l7;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
    l4 = 0;
    l5 = 0;
    l6 = 0;
    l7 = 0;
  end
  assign acc = (((!((!l1) & (!p_6))) & (!((!p_1) & (!l6)))) & ((!((!l3) & (!p_4))) & (!((!l7) & (!p_0))))) & (((!((!p_7) & (!l0))) & (!((!p_5) & (!l2)))) & ((!((!p_3) & (!l4))) & (!((!l5) & (!p_2)))));
  always @(posedge $global_clock) begin
    l0 <= !((!p_7) & (!l0));
    l1 <= !((!l1) & (!p_6));
    l2 <= !((!p_5) & (!l2));
    l3 <= !((!l3) & (!p_4));
    l4 <= !((!p_3) & (!l4));
    l5 <= !((!l5) & (!p_2));
    l6 <= !((!p_1) & (!l6));
    l7 <= !((!l7) & (!p_0));
  end
endmodule