---
arturl_encode: "6874747073:3a2f2f626c6f672e6373646e2e6e65742f677a79303530362f:61727469636c652f64657461696c732f313230383336323032"
layout: post
title: "AD9364-测试平台开发第五篇,ADCDAC接口"
date: 2024-12-10 10:09:42 +08:00
description: "AD9364 测试平台开发——第五篇，ADC/DAC接口接口说明软件配置说明ADC/DAC FPGA"
keywords: "ad9361bistfaq"
categories: ['Ad']
tags: ['Fpga']
artid: "120836202"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=120836202
    alt: "AD9364-测试平台开发第五篇,ADCDAC接口"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=120836202
featuredImagePreview: https://bing.ee123.net/img/rand?artid=120836202
---

# AD9364 测试平台开发——第五篇，ADC/DAC接口

#### AD9364 测试平台开发——第五篇，ADC/DAC接口

* [接口说明](#_6)
* [软件配置说明](#_14)
* [ADC/DAC FPGA实现框图](#ADCDAC_FPGA_25)

## 接口说明

采用AD9364接收的差分时钟[DATA\_CLK\_P/ DATA\_CLK\_N]作为时钟源，衍生出同频单端时钟iddr\_clk，用于接收差分信号。衍生出同频单端时钟oddr\_clk，作为发射差分信号时钟源，衍生出半频sample\_clk信号用于信号处理
  
本工程中Iddr\_clk 和oddr\_clk 为40MHz；Sample\_clk为20MHz

![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/931313e7ab778d8e73a25d6a465ae7a5.png)
  
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/d1e11eb9dd724c46dc18dfe96fc8c29b.png)

## 软件配置说明

![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/b37d4c2a0810cadb7accacd5b7d98193.png)
  
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/2d2d12e2cc9652d8c4ea2b6214613e0d.png)
  
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/7a44fea483fe0f2a86e973c2645908fe.png)
  
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/7b163123e92b240578087d7cd0f42078.png)

![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/16e062c3d3313b286957505448226fd5.png)

![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/181f0eb6d3cbb0e7a87ae37a87912830.png)
  
生成脚本后，将脚本转化为本工程所需的串口总线模式即可。（这点后面再说）

## ADC/DAC FPGA实现框图

![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/31d371564ae6c7f8d2594bda016a6ca0.png)
  
注意：iddr\_clk或者oddr\_clk 的时钟相位要配合着 SPI指令来调准
  
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/67dc6f1bd1dacf86b67fa46185ec3cf5.png)
  
首先要通过AD9364模块的自检指令确定ADC/DAC接口没有时序问题，再进行信号测试。

参考AD9361 BIST FAQ.pdf文档 总结了如下可以设置的测试项（指令），对ADC/DAC接口进行测试：
  
发射9361内部正弦波
  
发射9361内部伪随机码
  
接收9361内部正弦波
  
接收9361内部伪随机码（可观测误码发生次数）
  
发射FPGA生成的直流
  
发射FPGA生成的线性增加数
  
发射FPGA生成伪随机码
  
发射FPGA生成的正弦波
  
回环测试\_回环直流
  
回环测试\_回环线性增加数
  
回环测试\_回环伪随机码（可观测误码发生次数）
  
回环测试\_回环正弦波

这些测试项后面再详细列出实现指令