TimeQuest Timing Analyzer report for PRJ_DSD
Sun Jul 09 10:27:18 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PRJ_DSD                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV_clk:DIV_CLK_PORTMAP|temp } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 120.7 MHz  ; 120.7 MHz       ; clk                          ;      ;
; 179.24 MHz ; 179.24 MHz      ; DIV_clk:DIV_CLK_PORTMAP|temp ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -7.285 ; -432.675      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -4.579 ; -91.181       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.711 ; -2.711        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.285 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.001      ; 8.322      ;
; -7.250 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 8.289      ;
; -7.232 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.258      ;
; -7.197 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.225      ;
; -7.189 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 8.228      ;
; -7.136 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.164      ;
; -7.125 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.151      ;
; -7.110 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 8.149      ;
; -7.099 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.015      ; 8.150      ;
; -7.090 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.118      ;
; -7.057 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.085      ;
; -7.046 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 8.086      ;
; -7.039 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 8.078      ;
; -7.035 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.061      ;
; -7.029 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.057      ;
; -7.004 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.003      ; 8.043      ;
; -7.000 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.028      ;
; -6.986 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 8.014      ;
; -6.969 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.010      ;
; -6.964 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 8.003      ;
; -6.950 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.978      ;
; -6.939 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.979      ;
; -6.939 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.967      ;
; -6.936 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.970      ;
; -6.935 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.969      ;
; -6.934 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.968      ;
; -6.931 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.965      ;
; -6.928 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.962      ;
; -6.925 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.959      ;
; -6.924 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.958      ;
; -6.924 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 7.958      ;
; -6.911 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.937      ;
; -6.911 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.939      ;
; -6.908 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.944      ;
; -6.908 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.944      ;
; -6.908 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.949      ;
; -6.904 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 7.943      ;
; -6.901 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.937      ;
; -6.900 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.936      ;
; -6.899 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.935      ;
; -6.896 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.932      ;
; -6.893 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.929      ;
; -6.890 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.926      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.925      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.925      ;
; -6.879 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.907      ;
; -6.876 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.904      ;
; -6.873 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.911      ;
; -6.873 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.911      ;
; -6.860 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.888      ;
; -6.851 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.879      ;
; -6.849 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.889      ;
; -6.840 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.876      ;
; -6.839 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.875      ;
; -6.838 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.874      ;
; -6.835 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.871      ;
; -6.832 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.868      ;
; -6.829 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.870      ;
; -6.829 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.865      ;
; -6.828 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.864      ;
; -6.828 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.864      ;
; -6.818 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 7.871      ;
; -6.815 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.843      ;
; -6.812 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.850      ;
; -6.812 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.850      ;
; -6.804 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.832      ;
; -6.796 ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.017      ; 7.849      ;
; -6.789 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.817      ;
; -6.778 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.804      ;
; -6.761 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.797      ;
; -6.760 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.796      ;
; -6.759 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.795      ;
; -6.758 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.799      ;
; -6.756 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.792      ;
; -6.753 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.789      ;
; -6.750 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.798      ;
; -6.750 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.786      ;
; -6.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.797      ;
; -6.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.785      ;
; -6.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.785      ;
; -6.748 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.796      ;
; -6.745 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.793      ;
; -6.744 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.772      ;
; -6.743 ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.006      ; 7.785      ;
; -6.743 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.771      ;
; -6.742 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.790      ;
; -6.739 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.787      ;
; -6.738 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.786      ;
; -6.738 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.012      ; 7.786      ;
; -6.736 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.764      ;
; -6.733 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.771      ;
; -6.733 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.771      ;
; -6.729 ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.017      ; 7.782      ;
; -6.725 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 7.765      ;
; -6.722 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.014      ; 7.772      ;
; -6.722 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.014      ; 7.772      ;
; -6.714 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.742      ;
; -6.707 ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.003      ; 7.746      ;
; -6.696 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.003      ; 7.735      ;
; -6.690 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.726      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.579 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.599      ;
; -4.578 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.598      ;
; -4.578 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.598      ;
; -4.562 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.582      ;
; -4.561 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.581      ;
; -4.561 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.581      ;
; -4.475 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.495      ;
; -4.474 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.494      ;
; -4.474 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.494      ;
; -4.450 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.486      ;
; -4.449 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.485      ;
; -4.449 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.485      ;
; -4.448 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.484      ;
; -4.447 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.483      ;
; -4.446 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.482      ;
; -4.433 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.469      ;
; -4.432 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.468      ;
; -4.432 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.468      ;
; -4.431 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.467      ;
; -4.430 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.466      ;
; -4.429 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.465      ;
; -4.405 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.425      ;
; -4.404 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.424      ;
; -4.404 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.424      ;
; -4.402 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.438      ;
; -4.385 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.421      ;
; -4.346 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.382      ;
; -4.345 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.381      ;
; -4.345 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.381      ;
; -4.344 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.380      ;
; -4.343 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.379      ;
; -4.342 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.378      ;
; -4.298 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.334      ;
; -4.276 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.312      ;
; -4.275 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.311      ;
; -4.275 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.311      ;
; -4.274 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.310      ;
; -4.273 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.309      ;
; -4.272 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.308      ;
; -4.228 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.264      ;
; -4.227 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.247      ;
; -4.226 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.246      ;
; -4.226 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.246      ;
; -4.137 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.173      ;
; -4.137 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.173      ;
; -4.137 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.173      ;
; -4.136 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.172      ;
; -4.134 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.170      ;
; -4.132 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.168      ;
; -4.130 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.166      ;
; -4.125 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.145      ;
; -4.124 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.144      ;
; -4.124 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.144      ;
; -4.120 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.156      ;
; -4.120 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.156      ;
; -4.120 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.156      ;
; -4.119 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.155      ;
; -4.117 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.153      ;
; -4.115 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.151      ;
; -4.113 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.149      ;
; -4.098 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.134      ;
; -4.097 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.133      ;
; -4.097 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.133      ;
; -4.096 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.132      ;
; -4.095 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.131      ;
; -4.094 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.130      ;
; -4.084 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.104      ;
; -4.083 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.103      ;
; -4.083 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.103      ;
; -4.050 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.086      ;
; -4.033 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.069      ;
; -4.033 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.069      ;
; -4.033 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.069      ;
; -4.032 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.068      ;
; -4.030 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.066      ;
; -4.028 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.064      ;
; -4.026 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.062      ;
; -3.996 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.032      ;
; -3.995 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.031      ;
; -3.995 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.031      ;
; -3.994 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.030      ;
; -3.993 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.029      ;
; -3.992 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 5.028      ;
; -3.987 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.007      ;
; -3.986 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.006      ;
; -3.986 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.016     ; 5.006      ;
; -3.963 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.999      ;
; -3.963 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.999      ;
; -3.963 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.999      ;
; -3.962 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.998      ;
; -3.960 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.996      ;
; -3.958 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.994      ;
; -3.956 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.992      ;
; -3.955 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.991      ;
; -3.954 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.990      ;
; -3.954 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.990      ;
; -3.953 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.989      ;
; -3.952 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.988      ;
; -3.951 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.987      ;
; -3.948 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.984      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.711 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 2.852      ; 0.657      ;
; -2.211 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 2.852      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.550  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.755  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.021      ;
; 0.761  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.027      ;
; 0.777  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.788  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.820  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.845  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.852  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.852  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.932  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.198      ;
; 0.988  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.256      ;
; 1.011  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.278      ;
; 1.012  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.279      ;
; 1.012  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.278      ;
; 1.066  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.334      ;
; 1.093  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.363      ;
; 1.110  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.223  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.487      ;
; 1.245  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.003     ; 1.508      ;
; 1.247  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.248  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.500      ;
; 1.254  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.255  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; -0.006     ; 1.515      ;
; 1.305  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.325  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.329  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.338  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; -0.032     ; 1.572      ;
; 1.338  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; -0.032     ; 1.572      ;
; 1.339  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; -0.032     ; 1.573      ;
; 1.339  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; -0.032     ; 1.573      ;
; 1.352  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.358  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.367  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.634      ;
; 1.377  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.643      ;
; 1.385  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.653      ;
; 1.402  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.669      ;
; 1.418  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.684      ;
; 1.419  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.683      ;
; 1.442  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.710      ;
; 1.452  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.718      ;
; 1.476  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.481  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.747      ;
; 1.482  ; UART_tx:UART_PORTMAP|cnt[3]               ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.484  ; UART_tx:UART_PORTMAP|cnt[4]               ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.750      ;
; 1.486  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.752      ;
; 1.486  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.752      ;
; 1.489  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.755      ;
; 1.499  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.765      ;
; 1.509  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.774      ;
; 1.514  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.780      ;
; 1.517  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.519  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.519  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.522  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.526  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.792      ;
; 1.536  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.788      ;
; 1.537  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.805      ;
; 1.541  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.793      ;
; 1.542  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.794      ;
; 1.560  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.561  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.813      ;
; 1.566  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.574  ; UART_tx:UART_PORTMAP|cnt[7]               ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.840      ;
; 1.588  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.853      ;
; 1.613  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.630  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.898      ;
; 1.631  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.652  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.918      ;
; 1.653  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.655  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.921      ;
; 1.655  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.921      ;
; 1.662  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.928      ;
; 1.664  ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.665  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.917      ;
; 1.674  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.926      ;
; 1.687  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.955      ;
; 1.701  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.708  ; LCD_CT:LCD_CT_PORTMAP|clk_count[26]       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.974      ;
; 1.709  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.974      ;
; 1.709  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.961      ;
; 1.711  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]       ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.963      ;
; 1.713  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.014     ; 1.965      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 1.370 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 1.652      ;
; 1.472 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.738      ;
; 1.482 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.748      ;
; 1.488 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.754      ;
; 1.510 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.776      ;
; 1.514 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.780      ;
; 1.519 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.785      ;
; 1.520 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.786      ;
; 1.531 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.797      ;
; 1.547 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.813      ;
; 1.667 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.933      ;
; 1.805 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.071      ;
; 1.815 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.065      ;
; 1.866 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.132      ;
; 1.870 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.136      ;
; 1.897 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.163      ;
; 1.915 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.181      ;
; 1.920 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.170      ;
; 1.921 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.171      ;
; 1.921 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.171      ;
; 1.932 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.198      ;
; 1.934 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.200      ;
; 1.938 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.204      ;
; 1.967 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.233      ;
; 1.968 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.234      ;
; 1.987 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.237      ;
; 2.008 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.274      ;
; 2.009 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.259      ;
; 2.012 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.278      ;
; 2.019 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.301      ;
; 2.021 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.287      ;
; 2.023 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.305      ;
; 2.032 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.298      ;
; 2.040 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.306      ;
; 2.068 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.318      ;
; 2.079 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.329      ;
; 2.082 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.348      ;
; 2.083 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.333      ;
; 2.110 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.376      ;
; 2.112 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.378      ;
; 2.131 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.397      ;
; 2.131 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.397      ;
; 2.132 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.398      ;
; 2.133 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.399      ;
; 2.133 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.399      ;
; 2.134 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.400      ;
; 2.138 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.388      ;
; 2.146 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.412      ;
; 2.165 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.415      ;
; 2.168 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.418      ;
; 2.169 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.435      ;
; 2.179 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.429      ;
; 2.182 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.448      ;
; 2.186 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.452      ;
; 2.197 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.463      ;
; 2.198 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.464      ;
; 2.198 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.464      ;
; 2.206 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.456      ;
; 2.216 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.482      ;
; 2.218 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.484      ;
; 2.227 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.477      ;
; 2.235 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.485      ;
; 2.240 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.490      ;
; 2.269 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.535      ;
; 2.276 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.526      ;
; 2.286 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.552      ;
; 2.288 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.554      ;
; 2.288 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.554      ;
; 2.290 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.556      ;
; 2.303 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.569      ;
; 2.308 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.558      ;
; 2.320 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.586      ;
; 2.324 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.574      ;
; 2.339 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.605      ;
; 2.358 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.624      ;
; 2.362 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.628      ;
; 2.365 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.615      ;
; 2.375 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.641      ;
; 2.378 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.628      ;
; 2.390 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.656      ;
; 2.392 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.658      ;
; 2.395 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.661      ;
; 2.396 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.662      ;
; 2.403 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.653      ;
; 2.404 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.654      ;
; 2.404 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.654      ;
; 2.408 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.690      ;
; 2.408 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.690      ;
; 2.409 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.691      ;
; 2.410 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.692      ;
; 2.410 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.692      ;
; 2.411 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.693      ;
; 2.414 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.680      ;
; 2.440 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.016      ; 2.722      ;
; 2.445 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.711      ;
; 2.453 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.719      ;
; 2.453 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.016     ; 2.703      ;
; 2.462 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.728      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.733  ; 7.733  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.116  ; 7.116  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.313  ; 7.313  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.877  ; 6.877  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.574  ; 7.574  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.733  ; 7.733  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.689  ; 7.689  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.183  ; 6.183  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.333  ; 6.333  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.406  ; 4.406  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 51.134 ; 51.134 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 50.738 ; 50.738 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 51.134 ; 51.134 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 50.706 ; 50.706 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 51.127 ; 51.127 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 51.042 ; 51.042 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 50.790 ; 50.790 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 50.122 ; 50.122 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 49.588 ; 49.588 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 5.319  ; 5.319  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 6.778  ; 6.778  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise    ; Fall    ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.953  ; -5.953  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.886  ; -6.886  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -7.083  ; -7.083  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.647  ; -6.647  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -7.344  ; -7.344  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -7.503  ; -7.503  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -7.459  ; -7.459  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.953  ; -5.953  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.103  ; -6.103  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.589  ; -3.589  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -10.681 ; -10.681 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -10.681 ; -10.681 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -11.280 ; -11.280 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -11.403 ; -11.403 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -11.781 ; -11.781 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -11.505 ; -11.505 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -11.624 ; -11.624 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -10.721 ; -10.721 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -11.473 ; -11.473 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -4.821  ; -4.821  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -4.309  ; -4.309  ; Rise       ; clk                          ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.253  ; 6.253  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.725  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.027 ; 10.027 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.310 ; 11.310 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.550 ; 11.550 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.554 ; 11.554 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.328  ; 9.328  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.875  ; 9.875  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.641  ; 9.641  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.536 ; 10.536 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.883  ; 9.883  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.500 ; 11.500 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.586 ; 10.586 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.309  ; 6.309  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.638  ; 6.638  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 3.725  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.616  ; 8.616  ; Rise       ; clk                          ;
; e                ; clk                          ; 8.497  ; 8.497  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 10.296 ; 10.296 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 8.163  ; 8.163  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 8.336  ; 8.336  ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.352  ; 9.352  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 9.763  ; 9.763  ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 9.107  ; 9.107  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.363  ; 8.363  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.067 ; 10.067 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 10.296 ; 10.296 ; Rise       ; clk                          ;
; rs               ; clk                          ; 8.068  ; 8.068  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.253  ; 6.253  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.725  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.328  ; 9.328  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.027 ; 10.027 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.310 ; 11.310 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.550 ; 11.550 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.554 ; 11.554 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.328  ; 9.328  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.875  ; 9.875  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.641  ; 9.641  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.536 ; 10.536 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.883  ; 9.883  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.500 ; 11.500 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.586 ; 10.586 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.309  ; 6.309  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.638  ; 6.638  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 3.725  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.616  ; 8.616  ; Rise       ; clk                          ;
; e                ; clk                          ; 8.497  ; 8.497  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 8.163  ; 8.163  ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 8.163  ; 8.163  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 8.336  ; 8.336  ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.352  ; 9.352  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 9.763  ; 9.763  ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 9.107  ; 9.107  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.363  ; 8.363  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.067 ; 10.067 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 10.296 ; 10.296 ; Rise       ; clk                          ;
; rs               ; clk                          ; 8.068  ; 8.068  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.203 ;    ;    ; 10.203 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.507  ;    ;    ; 9.507  ;
; data_adc_in[4] ; led_bin[4]  ; 9.946  ;    ;    ; 9.946  ;
; data_adc_in[5] ; led_bin[5]  ; 11.085 ;    ;    ; 11.085 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.203 ;    ;    ; 10.203 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.507  ;    ;    ; 9.507  ;
; data_adc_in[4] ; led_bin[4]  ; 9.946  ;    ;    ; 9.946  ;
; data_adc_in[5] ; led_bin[5]  ; 11.085 ;    ;    ; 11.085 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.754 ; -150.337      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.486 ; -28.618       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.698 ; -1.698        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                    ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.754 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.777      ;
; -2.746 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.779      ;
; -2.728 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.751      ;
; -2.720 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.753      ;
; -2.696 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.719      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.711      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.711      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.711      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.721      ;
; -2.662 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.685      ;
; -2.662 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.685      ;
; -2.662 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.685      ;
; -2.657 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.680      ;
; -2.649 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.682      ;
; -2.636 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.670      ;
; -2.630 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.653      ;
; -2.630 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.653      ;
; -2.630 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.653      ;
; -2.628 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.662      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.650      ;
; -2.620 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.012      ; 3.664      ;
; -2.619 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.652      ;
; -2.610 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.644      ;
; -2.597 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.629      ;
; -2.597 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.629      ;
; -2.596 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.628      ;
; -2.593 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.625      ;
; -2.593 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.625      ;
; -2.592 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.624      ;
; -2.592 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.624      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.614      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.614      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.614      ;
; -2.590 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.622      ;
; -2.586 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.609      ;
; -2.582 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.614      ;
; -2.581 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.613      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.611      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.612      ;
; -2.571 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.603      ;
; -2.571 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.603      ;
; -2.570 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.602      ;
; -2.567 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.599      ;
; -2.567 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.599      ;
; -2.566 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.598      ;
; -2.566 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.598      ;
; -2.564 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.596      ;
; -2.562 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.596      ;
; -2.562 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.596      ;
; -2.562 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.596      ;
; -2.561 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.584      ;
; -2.561 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.584      ;
; -2.561 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.584      ;
; -2.556 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.579      ;
; -2.556 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.588      ;
; -2.555 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.587      ;
; -2.548 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|e                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.581      ;
; -2.541 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.564      ;
; -2.539 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.573      ;
; -2.539 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.571      ;
; -2.539 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.571      ;
; -2.538 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.570      ;
; -2.535 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.567      ;
; -2.535 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.567      ;
; -2.534 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.566      ;
; -2.534 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.566      ;
; -2.532 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.564      ;
; -2.524 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.556      ;
; -2.523 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.555      ;
; -2.520 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.543      ;
; -2.520 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.543      ;
; -2.520 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.543      ;
; -2.515 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.538      ;
; -2.510 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.013      ; 3.555      ;
; -2.509 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.543      ;
; -2.507 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.541      ;
; -2.500 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.532      ;
; -2.500 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.532      ;
; -2.499 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.531      ;
; -2.497 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.517      ;
; -2.496 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.516      ;
; -2.496 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.516      ;
; -2.496 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.528      ;
; -2.496 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.528      ;
; -2.495 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.495 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.527      ;
; -2.494 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.514      ;
; -2.494 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[14]    ; clk          ; clk         ; 1.000        ; -0.026     ; 3.500      ;
; -2.493 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.513      ;
; -2.493 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.525      ;
; -2.492 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11]    ; clk          ; clk         ; 1.000        ; -0.012     ; 3.512      ;
; -2.490 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.513      ;
; -2.490 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.513      ;
; -2.490 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.513      ;
; -2.486 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|state.initialize ; clk          ; clk         ; 1.000        ; 0.002      ; 3.520      ;
; -2.485 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.519      ;
; -2.485 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.517      ;
; -2.484 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.516      ;
; -2.483 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.506      ;
; -2.481 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]    ; clk          ; clk         ; 1.000        ; 0.002      ; 3.515      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.486 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.504      ;
; -1.486 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.504      ;
; -1.485 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.503      ;
; -1.476 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.494      ;
; -1.476 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.494      ;
; -1.475 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.493      ;
; -1.434 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.452      ;
; -1.434 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.452      ;
; -1.433 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.451      ;
; -1.421 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.453      ;
; -1.421 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.453      ;
; -1.421 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.453      ;
; -1.420 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.452      ;
; -1.420 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.452      ;
; -1.420 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.452      ;
; -1.411 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.443      ;
; -1.411 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.443      ;
; -1.410 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.442      ;
; -1.410 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.442      ;
; -1.410 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.442      ;
; -1.401 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.433      ;
; -1.399 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.417      ;
; -1.399 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.417      ;
; -1.398 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.416      ;
; -1.369 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.401      ;
; -1.368 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.400      ;
; -1.368 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.400      ;
; -1.368 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.400      ;
; -1.359 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.391      ;
; -1.334 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.366      ;
; -1.333 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.365      ;
; -1.333 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.365      ;
; -1.333 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.365      ;
; -1.324 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.356      ;
; -1.307 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.325      ;
; -1.307 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.325      ;
; -1.306 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.324      ;
; -1.292 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.324      ;
; -1.291 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.323      ;
; -1.291 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.323      ;
; -1.290 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.322      ;
; -1.289 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.321      ;
; -1.287 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.319      ;
; -1.285 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.317      ;
; -1.282 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.314      ;
; -1.281 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.313      ;
; -1.281 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.313      ;
; -1.280 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.312      ;
; -1.279 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.311      ;
; -1.277 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.309      ;
; -1.275 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.307      ;
; -1.262 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.280      ;
; -1.262 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.280      ;
; -1.261 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.279      ;
; -1.242 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.274      ;
; -1.242 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.274      ;
; -1.242 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.274      ;
; -1.241 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.273      ;
; -1.241 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.273      ;
; -1.241 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.273      ;
; -1.240 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.272      ;
; -1.239 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.271      ;
; -1.239 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.271      ;
; -1.238 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.270      ;
; -1.237 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.269      ;
; -1.236 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.254      ;
; -1.236 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.254      ;
; -1.236 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.254      ;
; -1.235 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.253      ;
; -1.235 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.267      ;
; -1.233 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.265      ;
; -1.232 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.264      ;
; -1.226 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.244      ;
; -1.205 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.237      ;
; -1.204 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.236      ;
; -1.204 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.236      ;
; -1.203 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.235      ;
; -1.202 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.234      ;
; -1.200 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.232      ;
; -1.198 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.230      ;
; -1.197 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.229      ;
; -1.197 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.229      ;
; -1.197 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.229      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.195 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.213      ;
; -1.195 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.213      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[7] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.212      ;
; -1.187 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.219      ;
; -1.184 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.014     ; 2.202      ;
; -1.171 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.203      ;
; -1.171 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.203      ;
; -1.171 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.203      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.698 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 1.772      ; 0.367      ;
; -1.198 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 1.772      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.254  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.348  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.365  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.375  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.398  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.418  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.442  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.597      ;
; 0.457  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.458  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.459  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.612      ;
; 0.486  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.641      ;
; 0.489  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.005      ; 0.646      ;
; 0.520  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.544  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.554  ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.705      ;
; 0.562  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.712      ;
; 0.563  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; -0.006     ; 0.709      ;
; 0.571  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.711      ;
; 0.574  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.579  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.582  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.589  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.598  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.604  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.757      ;
; 0.610  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.765      ;
; 0.617  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.770      ;
; 0.631  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.003     ; 0.780      ;
; 0.632  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.632  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.786      ;
; 0.635  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.643  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.650  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.650  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; -0.029     ; 0.773      ;
; 0.651  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; -0.029     ; 0.774      ;
; 0.651  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; -0.029     ; 0.774      ;
; 0.651  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; -0.029     ; 0.774      ;
; 0.652  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.657  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.660  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.660  ; UART_tx:UART_PORTMAP|cnt[3]               ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.662  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.663  ; UART_tx:UART_PORTMAP|cnt[4]               ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.669  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.672  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.826      ;
; 0.674  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.675  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.683  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.686  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.837      ;
; 0.688  ; ADC_0808:ADC_PORTMAP|start_alarm          ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 0.149      ; 0.989      ;
; 0.691  ; UART_tx:UART_PORTMAP|cnt[7]               ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.691  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.831      ;
; 0.694  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.695  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.696  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]       ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.836      ;
; 0.697  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]       ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.837      ;
; 0.699  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.850      ;
; 0.700  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.706  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.846      ;
; 0.711  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.713  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.865      ;
; 0.715  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.717  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.869      ;
; 0.733  ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.737  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.737  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.889      ;
; 0.744  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.747  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.748  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.749  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.755  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.003      ; 0.910      ;
; 0.756  ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757  ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]        ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.761  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.915      ;
; 0.763  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.917      ;
; 0.765  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.916      ;
; 0.766  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.012     ; 0.906      ;
; 0.768  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.769  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.598 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 0.764      ;
; 0.646 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.798      ;
; 0.652 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.811      ;
; 0.666 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.818      ;
; 0.669 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.821      ;
; 0.683 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.842      ;
; 0.693 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.845      ;
; 0.744 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.896      ;
; 0.790 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.942      ;
; 0.793 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.945      ;
; 0.801 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.953      ;
; 0.805 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.957      ;
; 0.805 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 0.943      ;
; 0.817 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.969      ;
; 0.827 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.979      ;
; 0.829 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.981      ;
; 0.834 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.986      ;
; 0.835 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.987      ;
; 0.851 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 0.989      ;
; 0.852 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 0.990      ;
; 0.852 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 0.990      ;
; 0.860 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.012      ;
; 0.863 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.015      ;
; 0.872 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.024      ;
; 0.877 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.029      ;
; 0.880 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.018      ;
; 0.883 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.021      ;
; 0.893 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.059      ;
; 0.895 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.047      ;
; 0.898 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.050      ;
; 0.899 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.065      ;
; 0.905 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.057      ;
; 0.909 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.061      ;
; 0.911 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.049      ;
; 0.919 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.057      ;
; 0.926 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.064      ;
; 0.927 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.079      ;
; 0.940 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.092      ;
; 0.944 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.096      ;
; 0.944 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.096      ;
; 0.945 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.097      ;
; 0.946 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.098      ;
; 0.947 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.099      ;
; 0.948 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.100      ;
; 0.948 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.100      ;
; 0.950 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.102      ;
; 0.958 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.110      ;
; 0.959 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.111      ;
; 0.959 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.111      ;
; 0.962 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.100      ;
; 0.962 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.100      ;
; 0.962 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.100      ;
; 0.962 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.114      ;
; 0.964 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.116      ;
; 0.967 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.105      ;
; 0.976 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.114      ;
; 0.986 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.138      ;
; 0.993 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.131      ;
; 0.996 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.148      ;
; 0.997 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.149      ;
; 0.999 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.151      ;
; 1.003 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.141      ;
; 1.004 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.156      ;
; 1.005 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.143      ;
; 1.008 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.160      ;
; 1.014 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.166      ;
; 1.024 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.176      ;
; 1.029 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.167      ;
; 1.030 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.168      ;
; 1.031 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.169      ;
; 1.031 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.169      ;
; 1.032 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.184      ;
; 1.033 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.185      ;
; 1.038 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.176      ;
; 1.041 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.193      ;
; 1.044 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.196      ;
; 1.046 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.184      ;
; 1.051 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.217      ;
; 1.051 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.203      ;
; 1.052 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.218      ;
; 1.053 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.219      ;
; 1.054 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.220      ;
; 1.055 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.221      ;
; 1.055 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.221      ;
; 1.055 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.221      ;
; 1.062 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.228      ;
; 1.062 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.214      ;
; 1.063 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.215      ;
; 1.071 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.223      ;
; 1.072 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.210      ;
; 1.074 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.212      ;
; 1.074 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.226      ;
; 1.075 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.227      ;
; 1.076 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.014     ; 1.214      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.983  ; 3.983  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.689  ; 3.689  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.801  ; 3.801  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.581  ; 3.581  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.910  ; 3.910  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.983  ; 3.983  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.922  ; 3.922  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.264  ; 3.264  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.318  ; 3.318  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.336  ; 2.336  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 22.534 ; 22.534 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 22.342 ; 22.342 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 22.534 ; 22.534 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 22.313 ; 22.313 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 22.527 ; 22.527 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 22.476 ; 22.476 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 22.330 ; 22.330 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 22.014 ; 22.014 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 21.794 ; 21.794 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 2.847  ; 2.847  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 3.497  ; 3.497  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.144 ; -3.144 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.569 ; -3.569 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.681 ; -3.681 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.461 ; -3.461 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.790 ; -3.790 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.863 ; -3.863 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.802 ; -3.802 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.144 ; -3.144 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.198 ; -3.198 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.988 ; -1.988 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -5.079 ; -5.079 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -5.079 ; -5.079 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.368 ; -5.368 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -5.370 ; -5.370 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -5.565 ; -5.565 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -5.482 ; -5.482 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -5.447 ; -5.447 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -5.092 ; -5.092 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.381 ; -5.381 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.612 ; -2.612 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.422 ; -2.422 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.491 ; 3.491 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.943 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.352 ; 5.352 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.960 ; 5.960 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.072 ; 6.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.998 ; 4.998 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.263 ; 5.263 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.147 ; 5.147 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.576 ; 5.576 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.269 ; 5.269 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.022 ; 6.022 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.523 ; 3.523 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.690 ; 3.690 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 1.943 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.700 ; 4.700 ; Rise       ; clk                          ;
; e                ; clk                          ; 4.623 ; 4.623 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 5.614 ; 5.614 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 4.510 ; 4.510 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 4.584 ; 4.584 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.024 ; 5.024 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.280 ; 5.280 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.891 ; 4.891 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.609 ; 4.609 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.515 ; 5.515 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 5.614 ; 5.614 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.441 ; 4.441 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.491 ; 3.491 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.943 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.998 ; 4.998 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.352 ; 5.352 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.960 ; 5.960 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.072 ; 6.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.998 ; 4.998 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.263 ; 5.263 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.147 ; 5.147 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.576 ; 5.576 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.269 ; 5.269 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.022 ; 6.022 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.523 ; 3.523 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.690 ; 3.690 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 1.943 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.700 ; 4.700 ; Rise       ; clk                          ;
; e                ; clk                          ; 4.623 ; 4.623 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 4.510 ; 4.510 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 4.510 ; 4.510 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 4.584 ; 4.584 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.024 ; 5.024 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.280 ; 5.280 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.891 ; 4.891 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.609 ; 4.609 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.515 ; 5.515 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 5.614 ; 5.614 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.441 ; 4.441 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.688 ;    ;    ; 5.688 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.436 ;    ;    ; 5.436 ;
; data_adc_in[4] ; led_bin[4]  ; 5.652 ;    ;    ; 5.652 ;
; data_adc_in[5] ; led_bin[5]  ; 6.068 ;    ;    ; 6.068 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.688 ;    ;    ; 5.688 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.436 ;    ;    ; 5.436 ;
; data_adc_in[4] ; led_bin[4]  ; 5.652 ;    ;    ; 5.652 ;
; data_adc_in[5] ; led_bin[5]  ; 6.068 ;    ;    ; 6.068 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -7.285   ; -2.711 ; N/A      ; N/A     ; -1.380              ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -4.579   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk                          ; -7.285   ; -2.711 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS               ; -523.856 ; -2.711 ; 0.0      ; 0.0     ; -108.38             ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -91.181  ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  clk                          ; -432.675 ; -2.711 ; N/A      ; N/A     ; -85.380             ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.733  ; 7.733  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.116  ; 7.116  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.313  ; 7.313  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.877  ; 6.877  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.574  ; 7.574  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.733  ; 7.733  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.689  ; 7.689  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.183  ; 6.183  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.333  ; 6.333  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.406  ; 4.406  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 51.134 ; 51.134 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 50.738 ; 50.738 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 51.134 ; 51.134 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 50.706 ; 50.706 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 51.127 ; 51.127 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 51.042 ; 51.042 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 50.790 ; 50.790 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 50.122 ; 50.122 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 49.588 ; 49.588 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 5.319  ; 5.319  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 6.778  ; 6.778  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.144 ; -3.144 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.569 ; -3.569 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.681 ; -3.681 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.461 ; -3.461 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.790 ; -3.790 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.863 ; -3.863 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.802 ; -3.802 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.144 ; -3.144 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.198 ; -3.198 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.988 ; -1.988 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -5.079 ; -5.079 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -5.079 ; -5.079 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.368 ; -5.368 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -5.370 ; -5.370 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -5.565 ; -5.565 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -5.482 ; -5.482 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -5.447 ; -5.447 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -5.092 ; -5.092 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.381 ; -5.381 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.612 ; -2.612 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.422 ; -2.422 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.253  ; 6.253  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.725  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.027 ; 10.027 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.310 ; 11.310 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.323 ; 11.323 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.550 ; 11.550 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.564 ; 11.564 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.554 ; 11.554 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.328  ; 9.328  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.875  ; 9.875  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.641  ; 9.641  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.536 ; 10.536 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.883  ; 9.883  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.811 ; 10.811 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.500 ; 11.500 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.586 ; 10.586 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.309  ; 6.309  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.638  ; 6.638  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 3.725  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.616  ; 8.616  ; Rise       ; clk                          ;
; e                ; clk                          ; 8.497  ; 8.497  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 10.296 ; 10.296 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 8.163  ; 8.163  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 8.336  ; 8.336  ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.352  ; 9.352  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 9.763  ; 9.763  ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 9.107  ; 9.107  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.363  ; 8.363  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.067 ; 10.067 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 10.296 ; 10.296 ; Rise       ; clk                          ;
; rs               ; clk                          ; 8.068  ; 8.068  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.491 ; 3.491 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.943 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.998 ; 4.998 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.352 ; 5.352 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.960 ; 5.960 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.970 ; 5.970 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.072 ; 6.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.085 ; 6.085 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.998 ; 4.998 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.263 ; 5.263 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.147 ; 5.147 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.576 ; 5.576 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.269 ; 5.269 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.715 ; 5.715 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.022 ; 6.022 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.523 ; 3.523 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.690 ; 3.690 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 1.943 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.700 ; 4.700 ; Rise       ; clk                          ;
; e                ; clk                          ; 4.623 ; 4.623 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 4.510 ; 4.510 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 4.510 ; 4.510 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 4.584 ; 4.584 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.024 ; 5.024 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.280 ; 5.280 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.891 ; 4.891 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.609 ; 4.609 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.515 ; 5.515 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 5.614 ; 5.614 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.441 ; 4.441 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.203 ;    ;    ; 10.203 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.507  ;    ;    ; 9.507  ;
; data_adc_in[4] ; led_bin[4]  ; 9.946  ;    ;    ; 9.946  ;
; data_adc_in[5] ; led_bin[5]  ; 11.085 ;    ;    ; 11.085 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.688 ;    ;    ; 5.688 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.436 ;    ;    ; 5.436 ;
; data_adc_in[4] ; led_bin[4]  ; 5.652 ;    ;    ; 5.652 ;
; data_adc_in[5] ; led_bin[5]  ; 6.068 ;    ;    ; 6.068 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 74128    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 4        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4369     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 74128    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 4        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4369     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 69    ; 69   ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jul 09 10:27:16 2023
Info: Command: quartus_sta PRJ_DSD -c PRJ_DSD
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PRJ_DSD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DIV_clk:DIV_CLK_PORTMAP|temp DIV_clk:DIV_CLK_PORTMAP|temp
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.285      -432.675 clk 
    Info (332119):    -4.579       -91.181 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -2.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.711        -2.711 clk 
    Info (332119):     0.391         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.754      -150.337 clk 
    Info (332119):    -1.486       -28.618 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -1.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.698        -1.698 clk 
    Info (332119):     0.215         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun Jul 09 10:27:18 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


