Fitter report for IITB_CPU
Fri May 26 16:21:48 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri May 26 16:21:48 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; IITB_CPU                                    ;
; Top-level Entity Name              ; Datapath                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M25SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,704 / 24,960 ( 11 % )                     ;
;     Total combinational functions  ; 2,591 / 24,960 ( 10 % )                     ;
;     Dedicated logic registers      ; 1,226 / 24,960 ( 5 % )                      ;
; Total registers                    ; 1226                                        ;
; Total pins                         ; 16 / 101 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 691,200 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 110 ( 0 % )                             ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M25SAE144C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;  11.1%      ;
;     Processor 4            ;  10.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3869 ) ; 0.00 % ( 0 / 3869 )        ; 0.00 % ( 0 / 3869 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3869 ) ; 0.00 % ( 0 / 3869 )        ; 0.00 % ( 0 / 3869 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3853 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/github/RISC_pipeline/VHDL_Implementation/output_files/IITB_CPU.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,704 / 24,960 ( 11 % ) ;
;     -- Combinational with no register       ; 1478                    ;
;     -- Register only                        ; 113                     ;
;     -- Combinational with a register        ; 1113                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1473                    ;
;     -- 3 input functions                    ; 991                     ;
;     -- <=2 input functions                  ; 127                     ;
;     -- Register only                        ; 113                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2499                    ;
;     -- arithmetic mode                      ; 92                      ;
;                                             ;                         ;
; Total registers*                            ; 1,226 / 25,426 ( 5 % )  ;
;     -- Dedicated logic registers            ; 1,226 / 24,960 ( 5 % )  ;
;     -- I/O registers                        ; 0 / 466 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 192 / 1,560 ( 12 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 16 / 101 ( 16 % )       ;
;     -- Clock pins                           ; 3 / 6 ( 50 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 75 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 0 / 1 ( 0 % )           ;
; Total block memory bits                     ; 0 / 691,200 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 691,200 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )         ;
; PLLs                                        ; 0 / 1 ( 0 % )           ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3.1% / 2.8% / 3.6%      ;
; Peak interconnect usage (total/H/V)         ; 12.9% / 12.0% / 14.5%   ;
; Maximum fan-out                             ; 1226                    ;
; Highest non-global fan-out                  ; 311                     ;
; Total fan-out                               ; 13131                   ;
; Average fan-out                             ; 3.32                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2704 / 24960 ( 11 % ) ; 0 / 24960 ( 0 % )              ;
;     -- Combinational with no register       ; 1478                  ; 0                              ;
;     -- Register only                        ; 113                   ; 0                              ;
;     -- Combinational with a register        ; 1113                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1473                  ; 0                              ;
;     -- 3 input functions                    ; 991                   ; 0                              ;
;     -- <=2 input functions                  ; 127                   ; 0                              ;
;     -- Register only                        ; 113                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2499                  ; 0                              ;
;     -- arithmetic mode                      ; 92                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1226                  ; 0                              ;
;     -- Dedicated logic registers            ; 1226 / 24960 ( 5 % )  ; 0 / 24960 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 192 / 1560 ( 12 % )   ; 0 / 1560 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 16                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )       ; 0 / 110 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 13137                 ; 8                              ;
;     -- Registered Connections               ; 5524                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 10                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Reg_sel[0] ; 121   ; 8        ; 19           ; 21           ; 28           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Reg_sel[1] ; 55    ; 3        ; 21           ; 0            ; 28           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Reg_sel[2] ; 120   ; 8        ; 19           ; 21           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Reg_sel[3] ; 123   ; 8        ; 14           ; 21           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clock      ; 29    ; 2        ; 0            ; 11           ; 21           ; 1226                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; reset      ; 38    ; 3        ; 3            ; 0            ; 0            ; 290                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CF_out        ; 122   ; 8        ; 16           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ZF_out        ; 61    ; 4        ; 36           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_Reg[0] ; 50    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[1] ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[2] ; 54    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[3] ; 56    ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[4] ; 57    ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[5] ; 58    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[6] ; 59    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; output_Reg[7] ; 60    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 121      ; DIFFIO_RX_T36n, DIFFOUT_T36n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; Reg_sel[0]          ; Dual Purpose Pin ;
; 122      ; DEV_OE                                             ; Use as regular IO              ; CF_out              ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T44p, DIFFOUT_T44p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T44n, DIFFOUT_T44n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )    ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 18 ( 56 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 15 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 7 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 8 / 17 ( 47 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 29       ; 46         ; 2        ; clock                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 76         ; 3        ; reset                                          ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 41       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 48       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 50       ; 104        ; 3        ; output_Reg[0]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 106        ; 3        ; output_Reg[1]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 108        ; 3        ; output_Reg[2]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 112        ; 3        ; Reg_sel[1]                                     ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 56       ; 114        ; 3        ; output_Reg[3]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 116        ; 3        ; output_Reg[4]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 118        ; 3        ; output_Reg[5]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 120        ; 3        ; output_Reg[6]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 122        ; 3        ; output_Reg[7]                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 141        ; 4        ; ZF_out                                         ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 66       ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 70       ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 78       ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 79       ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 81       ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 89       ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 90       ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 91       ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 228        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 102      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 114      ; 320        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 118      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 119      ; 342        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 120      ; 352        ; 8        ; Reg_sel[2]                                     ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 354        ; 8        ; Reg_sel[0]                                     ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 356        ; 8        ; CF_out                                         ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 359        ; 8        ; Reg_sel[3]                                     ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 360        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 362        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 364        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 131      ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 371        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 372        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 374        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 376        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 378        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; CF_out        ; Incomplete set of assignments ;
; ZF_out        ; Incomplete set of assignments ;
; output_Reg[0] ; Incomplete set of assignments ;
; output_Reg[1] ; Incomplete set of assignments ;
; output_Reg[2] ; Incomplete set of assignments ;
; output_Reg[3] ; Incomplete set of assignments ;
; output_Reg[4] ; Incomplete set of assignments ;
; output_Reg[5] ; Incomplete set of assignments ;
; output_Reg[6] ; Incomplete set of assignments ;
; output_Reg[7] ; Incomplete set of assignments ;
; Reg_sel[2]    ; Incomplete set of assignments ;
; Reg_sel[1]    ; Incomplete set of assignments ;
; Reg_sel[0]    ; Incomplete set of assignments ;
; Reg_sel[3]    ; Incomplete set of assignments ;
; clock         ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; CF_out        ; Missing location assignment   ;
; ZF_out        ; Missing location assignment   ;
; Reg_sel[2]    ; Missing location assignment   ;
; Reg_sel[1]    ; Missing location assignment   ;
; Reg_sel[0]    ; Missing location assignment   ;
; Reg_sel[3]    ; Missing location assignment   ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                            ; Entity Name       ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------+-------------------+--------------+
; |Datapath                             ; 2704 (20)   ; 1226 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 16   ; 0            ; 1478 (15)    ; 113 (0)           ; 1113 (8)         ; 0          ; |Datapath                                                      ; Datapath          ; work         ;
;    |ALU:ALU1_EX|                      ; 133 (133)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 8 (8)            ; 0          ; |Datapath|ALU:ALU1_EX                                          ; ALU               ; work         ;
;    |EXMEM:EX_MEM_pipeline|            ; 59 (0)      ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 23 (0)           ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline                                ; EXMEM             ; work         ;
;       |Register_16bit:ALU1_C|         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C          ; Register_16bit    ; work         ;
;       |Register_16bit:PC|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_16bit:PC              ; Register_16bit    ; work         ;
;       |Register_16bit:RF_D1|          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1           ; Register_16bit    ; work         ;
;       |Register_1bit:CN|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_1bit:CN               ; Register_1bit     ; work         ;
;       |Register_1bit:Mem_wr|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_1bit:Mem_wr           ; Register_1bit     ; work         ;
;       |Register_1bit:RF_wr|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_1bit:RF_wr            ; Register_1bit     ; work         ;
;       |Register_1bit:WB_MUX|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_1bit:WB_MUX           ; Register_1bit     ; work         ;
;       |Register_3bit:RD|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_3bit:RD               ; Register_3bit     ; work         ;
;       |Register_4bit:OP|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |Datapath|EXMEM:EX_MEM_pipeline|Register_4bit:OP               ; Register_4bit     ; work         ;
;    |Forwarding_Unit:MovingFWD|        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (10)          ; 0          ; |Datapath|Forwarding_Unit:MovingFWD                            ; Forwarding_Unit   ; work         ;
;    |Haz_BEX:BEX|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|Haz_BEX:BEX                                          ; Haz_BEX           ; work         ;
;    |Haz_JAL:Jal|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Haz_JAL:Jal                                          ; Haz_JAL           ; work         ;
;    |Haz_JLR:JLR|                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|Haz_JLR:JLR                                          ; Haz_JLR           ; work         ;
;    |Haz_PC_controller:PC_hazard_ctrl| ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Haz_PC_controller:PC_hazard_ctrl                     ; Haz_PC_controller ; work         ;
;    |Haz_R0:R0_Haz_ctrl|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Haz_R0:R0_Haz_ctrl                                   ; Haz_R0            ; work         ;
;    |Haz_load:Load|                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Haz_load:Load                                        ; Haz_load          ; work         ;
;    |IDRR:ID_RR_pipeline|              ; 63 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 7 (0)             ; 49 (0)           ; 0          ; |Datapath|IDRR:ID_RR_pipeline                                  ; IDRR              ; work         ;
;       |Register_16bit:Imm|            ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_16bit:Imm               ; Register_16bit    ; work         ;
;       |Register_16bit:PC|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_16bit:PC                ; Register_16bit    ; work         ;
;       |Register_1bit:ALUA_MUX|        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:ALUA_MUX           ; Register_1bit     ; work         ;
;       |Register_1bit:ALUB_MUX|        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:ALUB_MUX           ; Register_1bit     ; work         ;
;       |Register_1bit:CN|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:CN                 ; Register_1bit     ; work         ;
;       |Register_1bit:CPL|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:CPL                ; Register_1bit     ; work         ;
;       |Register_1bit:C_modified|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:C_modified         ; Register_1bit     ; work         ;
;       |Register_1bit:Carry_sel|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:Carry_sel          ; Register_1bit     ; work         ;
;       |Register_1bit:Mem_wr|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:Mem_wr             ; Register_1bit     ; work         ;
;       |Register_1bit:RF_wr|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:RF_wr              ; Register_1bit     ; work         ;
;       |Register_1bit:WB_MUX|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:WB_MUX             ; Register_1bit     ; work         ;
;       |Register_1bit:Z_modified|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_1bit:Z_modified         ; Register_1bit     ; work         ;
;       |Register_2bit:ALU_sel|         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_2bit:ALU_sel            ; Register_2bit     ; work         ;
;       |Register_2bit:CZ|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_2bit:CZ                 ; Register_2bit     ; work         ;
;       |Register_2bit:D3_MUX|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_2bit:D3_MUX             ; Register_2bit     ; work         ;
;       |Register_3bit:RD|              ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_3bit:RD                 ; Register_3bit     ; work         ;
;       |Register_3bit:RS1|             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_3bit:RS1                ; Register_3bit     ; work         ;
;       |Register_3bit:RS2|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_3bit:RS2                ; Register_3bit     ; work         ;
;       |Register_4bit:OP|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |Datapath|IDRR:ID_RR_pipeline|Register_4bit:OP                 ; Register_4bit     ; work         ;
;    |IF_ID:IF_ID_Pipepline_Reg|        ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; 0          ; |Datapath|IF_ID:IF_ID_Pipepline_Reg                            ; IF_ID             ; work         ;
;       |Register_16bit:Instruction|    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction ; Register_16bit    ; work         ;
;       |Register_16bit:PC|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC          ; Register_16bit    ; work         ;
;       |Register_1bit:Canc|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|IF_ID:IF_ID_Pipepline_Reg|Register_1bit:Canc         ; Register_1bit     ; work         ;
;    |MEMWB:MEM_WB_pipeline|            ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 26 (0)           ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline                                ; MEMWB             ; work         ;
;       |Register_16bit:Data_out_WB|    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB     ; Register_16bit    ; work         ;
;       |Register_16bit:PC|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_16bit:PC              ; Register_16bit    ; work         ;
;       |Register_1bit:CF|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_1bit:CF               ; Register_1bit     ; work         ;
;       |Register_1bit:CN|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_1bit:CN               ; Register_1bit     ; work         ;
;       |Register_1bit:RF_wr|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_1bit:RF_wr            ; Register_1bit     ; work         ;
;       |Register_1bit:ZF|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_1bit:ZF               ; Register_1bit     ; work         ;
;       |Register_3bit:RD|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|MEMWB:MEM_WB_pipeline|Register_3bit:RD               ; Register_3bit     ; work         ;
;    |Mux16_2x1:MUX_ALUA|               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Mux16_2x1:MUX_ALUA                                   ; Mux16_2x1         ; work         ;
;    |Mux16_2x1:MUX_ALUB|               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; 0          ; |Datapath|Mux16_2x1:MUX_ALUB                                   ; Mux16_2x1         ; work         ;
;    |Mux16_2x1:WB_MUX_MEM1|            ; 222 (222)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)    ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|Mux16_2x1:WB_MUX_MEM1                                ; Mux16_2x1         ; work         ;
;    |Mux16_4x1:EX_MUX|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 13 (13)          ; 0          ; |Datapath|Mux16_4x1:EX_MUX                                     ; Mux16_4x1         ; work         ;
;    |Mux16_4x1:MuxA1|                  ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 17 (17)          ; 0          ; |Datapath|Mux16_4x1:MuxA1                                      ; Mux16_4x1         ; work         ;
;    |Mux16_4x1:MuxB1|                  ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 38 (38)          ; 0          ; |Datapath|Mux16_4x1:MuxB1                                      ; Mux16_4x1         ; work         ;
;    |Mux1_4x1:MUX_rfwr|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|Mux1_4x1:MUX_rfwr                                    ; Mux1_4x1          ; work         ;
;    |RAM:RAM_MEM|                      ; 1480 (1480) ; 808 (808)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 672 (672)    ; 1 (1)             ; 807 (807)        ; 0          ; |Datapath|RAM:RAM_MEM                                          ; RAM               ; work         ;
;    |ROM:MyROM|                        ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 14 (14)          ; 0          ; |Datapath|ROM:MyROM                                            ; ROM               ; work         ;
;    |RREX:RR_EX_pipeline|              ; 87 (0)      ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 12 (0)            ; 69 (0)           ; 0          ; |Datapath|RREX:RR_EX_pipeline                                  ; RREX              ; work         ;
;       |Register_16bit:Imm|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_16bit:Imm               ; Register_16bit    ; work         ;
;       |Register_16bit:PC|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_16bit:PC                ; Register_16bit    ; work         ;
;       |Register_16bit:RF_D1|          ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_16bit:RF_D1             ; Register_16bit    ; work         ;
;       |Register_16bit:RF_D2|          ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_16bit:RF_D2             ; Register_16bit    ; work         ;
;       |Register_1bit:ALUA_MUX|        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:ALUA_MUX           ; Register_1bit     ; work         ;
;       |Register_1bit:ALUB_MUX|        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:ALUB_MUX           ; Register_1bit     ; work         ;
;       |Register_1bit:CN|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:CN                 ; Register_1bit     ; work         ;
;       |Register_1bit:CPL|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:CPL                ; Register_1bit     ; work         ;
;       |Register_1bit:C_modified|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:C_modified         ; Register_1bit     ; work         ;
;       |Register_1bit:Carry_sel|       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:Carry_sel          ; Register_1bit     ; work         ;
;       |Register_1bit:Mem_wr|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:Mem_wr             ; Register_1bit     ; work         ;
;       |Register_1bit:RF_wr|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:RF_wr              ; Register_1bit     ; work         ;
;       |Register_1bit:WB_MUX|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:WB_MUX             ; Register_1bit     ; work         ;
;       |Register_1bit:Z_modified|      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_1bit:Z_modified         ; Register_1bit     ; work         ;
;       |Register_2bit:ALU_sel|         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_2bit:ALU_sel            ; Register_2bit     ; work         ;
;       |Register_2bit:CZ|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_2bit:CZ                 ; Register_2bit     ; work         ;
;       |Register_2bit:D3_MUX|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_2bit:D3_MUX             ; Register_2bit     ; work         ;
;       |Register_3bit:RD|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_3bit:RD                 ; Register_3bit     ; work         ;
;       |Register_4bit:OP|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |Datapath|RREX:RR_EX_pipeline|Register_4bit:OP                 ; Register_4bit     ; work         ;
;    |Register_16bit:PC|                ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 17 (17)          ; 0          ; |Datapath|Register_16bit:PC                                    ; Register_16bit    ; work         ;
;    |Register_1bit:Carry_Flag|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|Register_1bit:Carry_Flag                             ; Register_1bit     ; work         ;
;    |Register_1bit:Zero_Flag|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |Datapath|Register_1bit:Zero_Flag                              ; Register_1bit     ; work         ;
;    |Register_file:RF|                 ; 248 (248)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 27 (27)           ; 104 (104)        ; 0          ; |Datapath|Register_file:RF                                     ; Register_file     ; work         ;
;    |adder:ALU3_EX|                    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0          ; |Datapath|adder:ALU3_EX                                        ; adder             ; work         ;
;    |adder:Adder_RR|                   ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |Datapath|adder:Adder_RR                                       ; adder             ; work         ;
;    |adder:IF_add|                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |Datapath|adder:IF_add                                         ; adder             ; work         ;
;    |complementor:COMPL|               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |Datapath|complementor:COMPL                                   ; complementor      ; work         ;
;    |dff_en:CF_EX|                     ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |Datapath|dff_en:CF_EX                                         ; dff_en            ; work         ;
;    |dff_en:ZF_EX|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |Datapath|dff_en:ZF_EX                                         ; dff_en            ; work         ;
;    |instr_decode:instruc_decode|      ; 125 (90)    ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (54)      ; 0 (0)             ; 61 (39)          ; 0          ; |Datapath|instr_decode:instruc_decode                          ; instr_decode      ; work         ;
;       |Register_4bit:counter|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |Datapath|instr_decode:instruc_decode|Register_4bit:counter    ; Register_4bit     ; work         ;
;       |adder:ad2|                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; 0          ; |Datapath|instr_decode:instruc_decode|adder:ad2                ; adder             ; work         ;
;       |adder:ad|                      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |Datapath|instr_decode:instruc_decode|adder:ad                 ; adder             ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CF_out        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ZF_out        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_Reg[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Reg_sel[2]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; Reg_sel[1]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; Reg_sel[0]    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; Reg_sel[3]    ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; Reg_sel[2]                                                             ;                   ;         ;
;      - Register_file:RF|Reg_data[0]~0                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~1                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~2                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~4                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~5                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~7                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~16                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~19                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~20                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~21                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~22                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~24                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~27                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~28                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~36                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~40                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~41                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~42                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~44                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~45                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~47                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~56                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~59                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~60                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~61                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~62                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~64                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~67                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~68                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~76                                 ; 0                 ; 6       ;
; Reg_sel[1]                                                             ;                   ;         ;
;      - Register_file:RF|Reg_data[0]~0                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~2                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~3                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~4                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~7                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~8                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~16                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~20                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~22                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~23                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~24                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~25                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~27                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~36                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~39                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~40                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~42                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~43                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~44                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~47                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~48                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~56                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~60                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~62                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~63                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~64                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~65                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~67                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~76                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~79                                 ; 0                 ; 6       ;
; Reg_sel[0]                                                             ;                   ;         ;
;      - Register_file:RF|Reg_data[0]~6                                  ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[0]~9                                  ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~10                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~12                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~13                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~14                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~17                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~18                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~26                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~30                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~32                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~33                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~34                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~35                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~37                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~46                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~49                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~50                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~52                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~53                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~54                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~57                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~58                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~66                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~70                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~72                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~73                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~74                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~75                                 ; 1                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~77                                 ; 1                 ; 6       ;
; Reg_sel[3]                                                             ;                   ;         ;
;      - Register_file:RF|Reg_data[0]~6                                  ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~10                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~11                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~12                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~14                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~15                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[1]~17                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~26                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[2]~29                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~30                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~31                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~32                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~34                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~37                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[3]~38                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[4]~46                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~50                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~51                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~52                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~54                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~55                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[5]~57                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~66                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[6]~69                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~70                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~71                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~72                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~74                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~77                                 ; 0                 ; 6       ;
;      - Register_file:RF|Reg_data[7]~78                                 ; 0                 ; 6       ;
; clock                                                                  ;                   ;         ;
; reset                                                                  ;                   ;         ;
;      - MEMWB:MEM_WB_pipeline|Register_1bit:CF|Output                   ; 1                 ; 6       ;
;      - Register_1bit:Carry_Flag|Output                                 ; 1                 ; 6       ;
;      - Register_1bit:Zero_Flag|Output                                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[15]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[14]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[13]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[12]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[11]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[10]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[8]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[6]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[4]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[2]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[0]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[1]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[3]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[5]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[7]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D2|Output[9]              ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[6]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[5]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[4]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[0]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[1]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[2]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[3]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[15]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[14]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[13]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[12]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[11]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[10]                                    ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[8]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[7]                                     ; 1                 ; 6       ;
;      - Register_16bit:PC|Output[9]                                     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_1bit:ZF|Output                   ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[8]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_3bit:RD|Output[1]                ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_1bit:RF_wr|Output                ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_3bit:RD|Output[0]                ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_1bit:CN|Output                   ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_3bit:RD|Output[2]                ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[8]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[0]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[0]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[1]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[9]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[9]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[1]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[2]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[10]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[10]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[2]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[3]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[11]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[11]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[3]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[12]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[12]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[4]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[4]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[5]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[13]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[13]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[5]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[6]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[14]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[14]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[6]               ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[7]      ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:Data_out_WB|Output[15]     ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[15]              ; 1                 ; 6       ;
;      - MEMWB:MEM_WB_pipeline|Register_16bit:PC|Output[7]               ; 1                 ; 6       ;
;      - dff_en:CF_EX|q_reg                                              ; 1                 ; 6       ;
;      - dff_en:ZF_EX|q_reg                                              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[8]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[5]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[0]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[6]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[1]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[2]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[3]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[4]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_1bit:WB_MUX|Output               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_3bit:RD|Output[1]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_1bit:RF_wr|Output                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_3bit:RD|Output[0]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_1bit:CN|Output                   ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_3bit:RD|Output[2]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[8]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[0]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[9]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[9]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[1]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[10]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[10]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[2]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[11]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[11]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[3]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[12]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[12]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[4]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[13]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[13]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[5]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[14]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[14]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[6]               ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[7]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[15]          ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[15]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:PC|Output[7]               ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:ALU_sel|Output[0]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:ALU_sel|Output[1]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:CPL|Output                    ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:ALUB_MUX|Output               ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[15]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:ALUA_MUX|Output               ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[14]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[13]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[12]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[11]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[10]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[9]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[8]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[8]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[7]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[6]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[5]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[4]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[4]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[3]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[2]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[1]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:RF_D1|Output[0]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[0]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[1]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[2]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[3]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[5]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[6]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[7]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:Imm|Output[9]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:CZ|Output[1]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:CZ|Output[0]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:C_modified|Output             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:CN|Output                     ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:Carry_sel|Output              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:Z_modified|Output             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[8]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[7]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[6]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[5]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[4]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[3]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[2]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[1]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:D3_MUX|Output[1]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_2bit:D3_MUX|Output[0]              ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[0]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[8]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_1bit:Mem_wr|Output               ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[0]                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:WB_MUX|Output                 ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_3bit:RD|Output[1]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:RF_wr|Output                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_3bit:RD|Output[0]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_3bit:RD|Output[2]                  ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[1]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[9]            ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[9]                 ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[2]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[10]           ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[10]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[3]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[11]           ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[11]                ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[12]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[4]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[12]           ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[5]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[13]           ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[13]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[6]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[14]           ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[14]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[7]            ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_16bit:RF_D1|Output[15]           ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_16bit:PC|Output[15]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:ALU_sel|Output[0]             ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_4bit:OP|Output[2]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_4bit:OP|Output[1]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_4bit:OP|Output[0]                  ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_4bit:OP|Output[3]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS2|Output[0]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS2|Output[1]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS2|Output[2]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS1|Output[0]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS1|Output[1]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RS1|Output[2]                 ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_4bit:OP|Output[2]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_4bit:OP|Output[3]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_4bit:OP|Output[1]                ; 1                 ; 6       ;
;      - EXMEM:EX_MEM_pipeline|Register_4bit:OP|Output[0]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:ALU_sel|Output[1]             ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:CPL|Output                    ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[15]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:ALUB_MUX|Output               ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:ALUA_MUX|Output               ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[14]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[13]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[12]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[11]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[10]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[9]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[8]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[8]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[7]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[6]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[5]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[4]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[4]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[3]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[2]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[1]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:PC|Output[0]                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[0]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[1]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[2]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[3]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[5]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[6]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[7]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_16bit:Imm|Output[9]                ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:CZ|Output[1]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:CZ|Output[0]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:C_modified|Output             ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:CN|Output                     ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:Carry_sel|Output              ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:Z_modified|Output             ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:D3_MUX|Output[1]              ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_2bit:D3_MUX|Output[0]              ; 1                 ; 6       ;
;      - RREX:RR_EX_pipeline|Register_1bit:Mem_wr|Output                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:WB_MUX|Output                 ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RD|Output[1]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:RF_wr|Output                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RD|Output[0]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_3bit:RD|Output[2]                  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[13] ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[12] ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[14] ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[15] ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_4bit:OP|Output[2]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_4bit:OP|Output[1]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_4bit:OP|Output[0]                  ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_4bit:OP|Output[3]                  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[6]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[9]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[7]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[10] ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[8]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[11] ; 1                 ; 6       ;
;      - instr_decode:instruc_decode|Register_4bit:counter|Output[0]     ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[5]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[4]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[2]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[3]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[1]  ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:Instruction|Output[0]  ; 1                 ; 6       ;
;      - instr_decode:instruc_decode|Register_4bit:counter|Output[1]     ; 1                 ; 6       ;
;      - instr_decode:instruc_decode|Register_4bit:counter|Output[2]     ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[15]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[14]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[13]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[12]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[11]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[10]          ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[9]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[8]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[7]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[6]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[5]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[4]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[3]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[2]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[1]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_16bit:PC|Output[0]           ; 1                 ; 6       ;
;      - IF_ID:IF_ID_Pipepline_Reg|Register_1bit:Canc|Output             ; 1                 ; 6       ;
;      - IDRR:ID_RR_pipeline|Register_1bit:Mem_wr|Output                 ; 1                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Forwarding_Unit:MovingFWD|MuxB[1]~4         ; LCCOMB_X30_Y10_N24 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Haz_PC_controller:PC_hazard_ctrl|IF_ID_WR~1 ; LCCOMB_X31_Y12_N20 ; 49      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Haz_R0:R0_Haz_ctrl|H_R0~1                   ; LCCOMB_X30_Y10_N22 ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Haz_load:Load|Load_Imm~2                    ; LCCOMB_X30_Y10_N6  ; 147     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[0][0]~80                   ; LCCOMB_X37_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[100][0]~191                ; LCCOMB_X37_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[10][0]~23                  ; LCCOMB_X39_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[12][0]~82                  ; LCCOMB_X37_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[14][0]~17                  ; LCCOMB_X39_Y15_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[16][0]~78                  ; LCCOMB_X39_Y11_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[18][0]~32                  ; LCCOMB_X42_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~102                  ; LCCOMB_X44_Y8_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~104                  ; LCCOMB_X41_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~106                  ; LCCOMB_X44_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~108                  ; LCCOMB_X41_Y6_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~110                  ; LCCOMB_X39_Y8_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~114                  ; LCCOMB_X44_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~116                  ; LCCOMB_X44_Y8_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~118                  ; LCCOMB_X41_Y6_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~120                  ; LCCOMB_X41_Y6_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~122                  ; LCCOMB_X44_Y8_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~124                  ; LCCOMB_X41_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~126                  ; LCCOMB_X44_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~128                  ; LCCOMB_X42_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~130                  ; LCCOMB_X41_Y11_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~132                  ; LCCOMB_X41_Y7_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~134                  ; LCCOMB_X41_Y10_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~136                  ; LCCOMB_X41_Y11_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~138                  ; LCCOMB_X45_Y9_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~140                  ; LCCOMB_X41_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~142                  ; LCCOMB_X45_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~146                  ; LCCOMB_X45_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~148                  ; LCCOMB_X41_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~150                  ; LCCOMB_X42_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~152                  ; LCCOMB_X42_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~154                  ; LCCOMB_X38_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~193                  ; LCCOMB_X34_Y6_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~195                  ; LCCOMB_X36_Y8_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~197                  ; LCCOMB_X39_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~199                  ; LCCOMB_X36_Y6_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~201                  ; LCCOMB_X41_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~203                  ; LCCOMB_X41_Y6_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~205                  ; LCCOMB_X41_Y7_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~207                  ; LCCOMB_X41_Y7_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~210                  ; LCCOMB_X35_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~212                  ; LCCOMB_X36_Y7_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~214                  ; LCCOMB_X36_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~216                  ; LCCOMB_X39_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~218                  ; LCCOMB_X36_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~220                  ; LCCOMB_X36_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~222                  ; LCCOMB_X36_Y6_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~224                  ; LCCOMB_X35_Y8_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~226                  ; LCCOMB_X41_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~299                  ; LCCOMB_X41_Y7_N2   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~316                  ; LCCOMB_X42_Y12_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~91                   ; LCCOMB_X36_Y8_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~93                   ; LCCOMB_X39_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~940                  ; LCCOMB_X35_Y6_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~95                   ; LCCOMB_X42_Y9_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~97                   ; LCCOMB_X41_Y6_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[1][2]~99                   ; LCCOMB_X41_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[20][0]~84                  ; LCCOMB_X37_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[22][0]~28                  ; LCCOMB_X39_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[24][0]~74                  ; LCCOMB_X36_Y8_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[26][0]~48                  ; LCCOMB_X41_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[28][0]~88                  ; LCCOMB_X37_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[2][0]~40                   ; LCCOMB_X42_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[30][0]~44                  ; LCCOMB_X38_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[32][0]~939                 ; LCCOMB_X36_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[34][0]~169                 ; LCCOMB_X34_Y9_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[36][0]~187                 ; LCCOMB_X36_Y11_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[38][0]~161                 ; LCCOMB_X39_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[40][0]~178                 ; LCCOMB_X39_Y10_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[42][0]~165                 ; LCCOMB_X38_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[44][0]~183                 ; LCCOMB_X35_Y11_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[46][0]~157                 ; LCCOMB_X38_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[48][0]~180                 ; LCCOMB_X39_Y11_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[4][0]~86                   ; LCCOMB_X37_Y15_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[50][0]~167                 ; LCCOMB_X34_Y9_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[52][0]~185                 ; LCCOMB_X36_Y11_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[54][0]~159                 ; LCCOMB_X39_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[56][0]~176                 ; LCCOMB_X37_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[58][0]~171                 ; LCCOMB_X38_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[60][0]~189                 ; LCCOMB_X38_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[62][0]~163                 ; LCCOMB_X39_Y9_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[64][0]~62                  ; LCCOMB_X37_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[66][0]~38                  ; LCCOMB_X42_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[68][0]~70                  ; LCCOMB_X40_Y12_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[6][0]~36                   ; LCCOMB_X39_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[70][0]~42                  ; LCCOMB_X39_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[72][0]~59                  ; LCCOMB_X39_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[74][0]~21                  ; LCCOMB_X41_Y14_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[76][0]~65                  ; LCCOMB_X37_Y14_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[78][0]~25                  ; LCCOMB_X38_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[80][0]~54                  ; LCCOMB_X38_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[82][0]~30                  ; LCCOMB_X42_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[84][0]~68                  ; LCCOMB_X40_Y12_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[86][0]~34                  ; LCCOMB_X39_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[88][0]~57                  ; LCCOMB_X39_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[8][0]~76                   ; LCCOMB_X37_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[90][0]~46                  ; LCCOMB_X39_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[92][0]~72                  ; LCCOMB_X38_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[94][0]~50                  ; LCCOMB_X41_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[96][0]~938                 ; LCCOMB_X36_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_MEM|Data[98][0]~13                  ; LCCOMB_X34_Y12_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ram_wr                                      ; LCCOMB_X36_Y8_N16  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~10                ; LCCOMB_X22_Y10_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~11                ; LCCOMB_X22_Y10_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~12                ; LCCOMB_X22_Y10_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~13                ; LCCOMB_X22_Y10_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~5                 ; LCCOMB_X22_Y10_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~7                 ; LCCOMB_X22_Y10_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Register_file:RF|Decoder0~8                 ; LCCOMB_X22_Y10_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                       ; PIN_29             ; 1226    ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                       ; PIN_38             ; 290     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_29   ; 1226    ; 26                                   ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 4,770 / 73,977 ( 6 % ) ;
; C16 interconnects     ; 21 / 3,060 ( < 1 % )   ;
; C4 interconnects      ; 2,082 / 56,160 ( 4 % ) ;
; Direct links          ; 675 / 73,977 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 1,266 / 24,960 ( 5 % ) ;
; NSLEEPs               ; 0 / 380 ( 0 % )        ;
; R24 interconnects     ; 17 / 2,940 ( < 1 % )   ;
; R4 interconnects      ; 2,304 / 76,160 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.08) ; Number of LABs  (Total = 192) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 6                             ;
; 13                                          ; 8                             ;
; 14                                          ; 5                             ;
; 15                                          ; 21                            ;
; 16                                          ; 127                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 192) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 51                            ;
; 1 Clock                            ; 177                           ;
; 1 Clock enable                     ; 74                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 81                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.32) ; Number of LABs  (Total = 192) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 8                             ;
; 16                                           ; 11                            ;
; 17                                           ; 9                             ;
; 18                                           ; 17                            ;
; 19                                           ; 15                            ;
; 20                                           ; 7                             ;
; 21                                           ; 12                            ;
; 22                                           ; 13                            ;
; 23                                           ; 13                            ;
; 24                                           ; 12                            ;
; 25                                           ; 4                             ;
; 26                                           ; 10                            ;
; 27                                           ; 11                            ;
; 28                                           ; 9                             ;
; 29                                           ; 6                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.96) ; Number of LABs  (Total = 192) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 12                            ;
; 2                                               ; 5                             ;
; 3                                               ; 3                             ;
; 4                                               ; 6                             ;
; 5                                               ; 12                            ;
; 6                                               ; 12                            ;
; 7                                               ; 9                             ;
; 8                                               ; 14                            ;
; 9                                               ; 14                            ;
; 10                                              ; 19                            ;
; 11                                              ; 14                            ;
; 12                                              ; 23                            ;
; 13                                              ; 8                             ;
; 14                                              ; 11                            ;
; 15                                              ; 13                            ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.42) ; Number of LABs  (Total = 192) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 6                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 12                            ;
; 22                                           ; 9                             ;
; 23                                           ; 9                             ;
; 24                                           ; 6                             ;
; 25                                           ; 11                            ;
; 26                                           ; 14                            ;
; 27                                           ; 9                             ;
; 28                                           ; 9                             ;
; 29                                           ; 16                            ;
; 30                                           ; 9                             ;
; 31                                           ; 10                            ;
; 32                                           ; 9                             ;
; 33                                           ; 10                            ;
; 34                                           ; 6                             ;
; 35                                           ; 7                             ;
; 36                                           ; 3                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 10           ; 0            ; 10           ; 0            ; 0            ; 16        ; 10           ; 0            ; 16        ; 16        ; 0            ; 10           ; 0            ; 0            ; 6            ; 0            ; 10           ; 6            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 6            ; 16           ; 6            ; 16           ; 16           ; 0         ; 6            ; 16           ; 0         ; 0         ; 16           ; 6            ; 16           ; 16           ; 10           ; 16           ; 6            ; 10           ; 16           ; 16           ; 16           ; 6            ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CF_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ZF_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_Reg[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reg_sel[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reg_sel[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reg_sel[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reg_sel[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                  ;
+----------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                                  ; Delay Added in ns ;
+----------------------------------------------------+-------------------------------------------------------+-------------------+
; RREX:RR_EX_pipeline|Register_2bit:D3_MUX|Output[1] ; EXMEM:EX_MEM_pipeline|Register_16bit:ALU1_C|Output[7] ; 0.114             ;
+----------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M25SAE144C8G for design "IITB_CPU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8G is compatible
    Info (176445): Device 10M08SAE144C8GES is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 16 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IITB_CPU.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN 29 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed)) File: D:/github/RISC_pipeline/VHDL_Implementation/Datapath.vhdl Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 6 (unused VREF, 2.5V VCCIO, 4 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X36_Y0 to location X47_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file D:/github/RISC_pipeline/VHDL_Implementation/output_files/IITB_CPU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5638 megabytes
    Info: Processing ended: Fri May 26 16:21:49 2023
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/github/RISC_pipeline/VHDL_Implementation/output_files/IITB_CPU.fit.smsg.


