<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>二进制与逻辑电路-CA - 老帅的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:url" content="https://laoshuaiblog.github.io/posts/bd23d0f88660e5076627f86e02bc0dd1/">
  <meta property="og:site_name" content="老帅的博客">
  <meta property="og:title" content="二进制与逻辑电路-CA">
  <meta property="og:description" content="文章目录 计算机中数的表示二进制“1”和“0”的表示定点数的表示浮点数的表示 CMOS电路及工艺P管与N管反相器N沟道MOS晶体管的示意图MOS晶体管的工作状态MOS基本工艺---光刻P衬底 nWell CMOS工艺版图 CMOS逻辑电路基本逻辑电路逻辑表达式CMOS组合电路的组成真值表逻辑图时序逻辑电路：CMOS电路延迟原理 从Verilog到版图：Verilog语言：从Verilog 到GDSII（以3-8译码器为例） 其它“0”和“1”的表示方法 计算机中数的表示 二进制“1”和“0”的表示 用电压的高低表示，半导体工艺，CMOS用磁通量的有无表示，超导体工艺用能级的高低表示，量子计算机用基因序列表示，A, G, C, T, DNA计算机（本质也是二进制） 定点数的表示 原码：A=an-1 an-2…… a1 a0表示 最高位an-1为符号位，0表示正，1表示负；其它位an-2…… a1 a0表示数值。原码的问题：加减法效率低，两个“0” 补码 本质：取模运算，不包含符号位的n位数，[Y]补=2^（n&#43;1）&#43;y，如-2%12=10最高位an-1为符号位，0表示正，1表示负。
原码补码转换
最高位为0时，一样；
最高位为1时，最高位不变，其余位“按位取反加一”。补码运算
A-B=A&#43;B的负数=A&#43;(B求补)加法溢出判断
A和B的最高位一样，且结果的最高位与A和B的最高位不一样。 浮点数的表示 由来
定点数表示范围有限，太大或太小的数都不能表示，且除法不精确
表示：IEEE 754标准
组成：符号位，阶码(exponent)，尾数(fraction)
符号位：最高位
阶码(exponent)：
i. 阶码的移码表示：底为2，2(阶码-偏移值)（阶码=指数&#43;偏移）
ii. 范围：0&amp;lt;e&amp;lt;255（指数范围：-127&amp;lt;m&amp;lt;128)
①. e=255：无穷大数或非数
②. e=0：非规格化数或正负0
IEEE 754允许特别小的非规格化数：阶码能表示的最小指数为-126，那更小的呢？
此时阶码为0，尾数前的1不再加，即浮点数：0.f * 2^（e-126）。
例如： 2 − 128 = ( 0.01 ) 2 ∗ 2 − 126 2^{-128}=(0.01)_2 * 2^{-126} 2−128=(0.01)2​∗2−126。">
  <meta property="og:locale" content="zh-CN">
  <meta property="og:type" content="article">
  <meta property="article:section" content="posts">
    <meta property="article:published_time" content="2020-01-17T23:32:56+08:00">
    <meta property="article:modified_time" content="2020-01-17T23:32:56+08:00">

	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
  


</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="老帅的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">老帅的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">二进制与逻辑电路-CA</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-light">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p></p> 
<div class="toc"> 
 <h4>文章目录</h4> 
 <ul><li><a href="#_2" rel="nofollow">计算机中数的表示</a></li><li><ul><li><a href="#10_3" rel="nofollow">二进制“1”和“0”的表示</a></li><li><a href="#_10" rel="nofollow">定点数的表示</a></li><li><a href="#_28" rel="nofollow">浮点数的表示</a></li></ul> 
  </li><li><a href="#CMOS_58" rel="nofollow">CMOS电路及工艺</a></li><li><ul><li><a href="#PN_59" rel="nofollow">P管与N管</a></li><li><a href="#_68" rel="nofollow">反相器</a></li><li><a href="#NMOS_73" rel="nofollow">N沟道MOS晶体管的示意图</a></li><li><a href="#MOS_88" rel="nofollow">MOS晶体管的工作状态</a></li><li><a href="#MOS_92" rel="nofollow">MOS基本工艺---光刻</a></li><li><a href="#P_nWell_CMOS_94" rel="nofollow">P衬底 nWell CMOS工艺</a></li><li><a href="#_96" rel="nofollow">版图</a></li></ul> 
  </li><li><a href="#CMOS_102" rel="nofollow">CMOS逻辑电路</a></li><li><ul><li><a href="#_103" rel="nofollow">基本逻辑电路</a></li><li><a href="#_109" rel="nofollow">逻辑表达式</a></li><li><a href="#CMOS_121" rel="nofollow">CMOS组合电路的组成</a></li><li><a href="#_133" rel="nofollow">真值表</a></li><li><a href="#_142" rel="nofollow">逻辑图</a></li><li><a href="#_155" rel="nofollow">时序逻辑电路：</a></li><li><a href="#CMOS_191" rel="nofollow">CMOS电路延迟原理</a></li></ul> 
  </li><li><a href="#Verilog_228" rel="nofollow">从Verilog到版图：</a></li><li><ul><li><a href="#Verilog_229" rel="nofollow">Verilog语言：</a></li><li><a href="#Verilog_GDSII38_239" rel="nofollow">从Verilog 到GDSII（以3-8译码器为例）</a></li></ul> 
  </li><li><a href="#01_251" rel="nofollow">其它“0”和“1”的表示方法</a></li></ul> 
</div> 
<p></p> 
<h2><a id="_2"></a>计算机中数的表示</h2> 
<h3><a id="10_3"></a>二进制“1”和“0”的表示</h3> 
<ul><li>用电压的高低表示，半导体工艺，CMOS</li><li>用磁通量的有无表示，超导体工艺</li><li>用能级的高低表示，量子计算机</li><li>用基因序列表示，A, G, C, T, DNA计算机（本质也是二进制）</li></ul> 
<h3><a id="_10"></a>定点数的表示</h3> 
<ol><li><strong>原码</strong>：A=an-1 an-2…… a1 a0表示</li></ol> 
<ul><li>最高位an-1为符号位，0表示正，1表示负；其它位an-2…… a1 a0表示数值。</li><li>原码的问题：加减法效率低，两个“0”</li></ul> 
<ol start="2"><li><strong>补码</strong></li></ol> 
<ul><li><strong>本质</strong>：取模运算，不包含符号位的n位数，[Y]补=2^（n+1）+y，如-2%12=10</li><li>最高位an-1为符号位，0表示正，1表示负。<br> <img src="https://images2.imgbox.com/b8/d3/cBwZ65Ff_o.png" alt="在这里插入图片描述"></li><li><strong>原码补码转换</strong><br> 最高位为0时，一样；<br> 最高位为1时，最高位不变，其余位“按位取反加一”。</li><li><strong>补码运算</strong><br> A-B=A+B的负数=A+(B求补)</li><li><strong>加法溢出判断</strong><br> A和B的最高位一样，且结果的最高位与A和B的最高位不一样。</li></ul> 
<h3><a id="_28"></a>浮点数的表示</h3> 
<ol><li> <p><strong>由来</strong><br> 定点数表示范围有限，太大或太小的数都不能表示，且除法不精确</p> </li><li> <p><strong>表示：IEEE 754标准</strong></p> </li></ol> 
<ul><li> <p><strong>组成</strong>：符号位，阶码(exponent)，尾数(fraction)<br> <strong>符号位</strong>：最高位<br> <strong>阶码(exponent)</strong>：<br> i. 阶码的移码表示：底为2，2(阶码-偏移值)（阶码=指数+偏移）<br> ii. 范围：0&lt;e&lt;255（指数范围：-127&lt;m&lt;128)<br> ①. e=255：无穷大数或非数<br> ②. e=0：非规格化数或正负0<br> IEEE 754允许特别小的非规格化数：阶码能表示的最小指数为-126，那更小的呢？<br> 此时阶码为0，尾数前的1不再加，即浮点数：0.f * 2^（e-126）。<br> 例如：<span class="katex--inline"><span class="katex"><span class="katex-mathml"> 
       
        
         
          
          
            2 
           
           
           
             − 
            
           
             128 
            
           
          
         
           = 
          
         
           ( 
          
         
           0.01 
          
          
          
            ) 
           
          
            2 
           
          
         
           ∗ 
          
          
          
            2 
           
           
           
             − 
            
           
             126 
            
           
          
         
        
          2^{-128}=(0.01)_2 * 2^{-126} 
         
        
      </span><span class="katex-html"><span class="base"><span class="strut" style="height: 0.814108em; vertical-align: 0em;"></span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.814108em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">−</span><span class="mord mtight">1</span><span class="mord mtight">2</span><span class="mord mtight">8</span></span></span></span></span></span></span></span></span><span class="mspace" style="margin-right: 0.277778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right: 0.277778em;"></span></span><span class="base"><span class="strut" style="height: 1em; vertical-align: -0.25em;"></span><span class="mopen">(</span><span class="mord">0</span><span class="mord">.</span><span class="mord">0</span><span class="mord">1</span><span class="mclose"><span class="mclose">)</span><span class="msupsub"><span class="vlist-t vlist-t2"><span class="vlist-r"><span class="vlist" style="height: 0.301108em;"><span class="" style="top: -2.55em; margin-left: 0em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight">2</span></span></span></span><span class="vlist-s">​</span></span><span class="vlist-r"><span class="vlist" style="height: 0.15em;"><span class=""></span></span></span></span></span></span><span class="mspace" style="margin-right: 0.222222em;"></span><span class="mbin">∗</span><span class="mspace" style="margin-right: 0.222222em;"></span></span><span class="base"><span class="strut" style="height: 0.814108em; vertical-align: 0em;"></span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.814108em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">−</span><span class="mord mtight">1</span><span class="mord mtight">2</span><span class="mord mtight">6</span></span></span></span></span></span></span></span></span></span></span></span></span>。<br> 这样，就填补了最小规格化数和0之间的一段空隙。<br> <img src="https://images2.imgbox.com/00/72/a2CFVRVD_o.png" alt="在这里插入图片描述"><br> <strong>尾数(fraction)</strong><br> 规格化表示，尾数的最高位总为1，因此可以不存;<br> 例如：0.0012=1.02*2^-3(最高位1.0不存）</p> </li><li> <p><strong>单精度32和双精度64（扩展的单双精度）</strong><br> <img src="https://images2.imgbox.com/a8/f9/B1ycr3dS_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>IEEE 754 浮点格式参数</strong><br> <img src="https://images2.imgbox.com/8c/85/9aQqcQe0_o.png" alt="在这里插入图片描述"><br> <strong>NaN</strong>（not a number）实现方式：<br> ① Singaling NaN：抛出异常的方式，无需定义NaN宏；<br> ②Quiet NaN：计算机出现异常时不抛出异常来中断程序，而是把结果表示为一个特殊值NaN，此时NaN宏会被定义；</p> </li></ul> 
<h2><a id="CMOS_58"></a>CMOS电路及工艺</h2> 
<h3><a id="PN_59"></a>P管与N管</h3> 
<ul><li><strong>CMOS</strong>：Complementary互补的 Metal金属 Oxide氧化物 Semiconductor半导体，有NMOS和PMOS两种；</li><li><strong>NMOS</strong>：（绘图时“无圈”）<br> 门电压为高时导通，门电压为低时关闭；<br> 门电压现在在不断降低，现在在1v左右，甚至更低；<br> <img src="https://images2.imgbox.com/2d/03/5uWzZtG4_o.png" alt="在这里插入图片描述"></li><li><strong>PMOS</strong>：（绘图时“有圈”）<br> 门电压为高时关闭，门电压为低时导通；<br> <img src="https://images2.imgbox.com/18/b6/vKJMPhb1_o.png" alt="在这里插入图片描述"></li></ul> 
<h3><a id="_68"></a>反相器</h3> 
<p>由上下两个互补的PN管组成电路：<br> <img src="https://images2.imgbox.com/6a/af/7gqgmPC6_o.png" alt="在这里插入图片描述">这样设计上开下关，上关下开的好处是：没有直流电流，总有一头关死，能大幅降低功耗；<br> 取代了TTL和ECL；</p> 
<h3><a id="NMOS_73"></a>N沟道MOS晶体管的示意图</h3> 
<ol><li> <p><strong>工作原理</strong><br> 栅极不加电时，源漏之间是一对PN结，不导通；<br> 栅极加电后，吸引电子到栅氧化层下面，形成导电的沟道。 （附近会形成耗尽区）</p> </li><li> <p><strong>示意图</strong><br> <img src="https://images2.imgbox.com/d4/f3/rryS6IZC_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/7d/0b/WCB1iJjr_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>有关Bulk</strong><br> 原理：空穴移动，加上电场，周围电子就会跑来填补空穴；<br> ○ N型材料：通过掺杂而形成多余电子的材料；<br> ○ P型材料：通过掺杂而形成多余空穴的材料；<br> （+：掺杂含量大，-：掺杂含量小）</p> </li><li> <p><strong>P管和N管沟道长度一定，但宽度不同（常为：2:1或1.5:1）</strong></p> </li></ol> 
<p><img src="https://images2.imgbox.com/ad/97/eMLxL8K2_o.png" alt="在这里插入图片描述"></p> 
<h3><a id="MOS_88"></a>MOS晶体管的工作状态</h3> 
<p><img src="https://images2.imgbox.com/55/6b/oGeaYCEj_o.png" alt="在这里插入图片描述">Vgs：产生耗尽区，形成桥梁；<br> Vds：形成电压差，吸引电流从源端到漏端；</p> 
<h3><a id="MOS_92"></a>MOS基本工艺—光刻</h3> 
<p><img src="https://images2.imgbox.com/8f/e6/uZ7gHvnS_o.png" alt="在这里插入图片描述"></p> 
<h3><a id="P_nWell_CMOS_94"></a>P衬底 nWell CMOS工艺</h3> 
<p><img src="https://images2.imgbox.com/49/b4/YL2ni734_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/61/4e/Anb5JqPm_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/9d/4c/OWVSeCFT_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/45/3c/9IJypb2Z_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/34/79/lGE23YlP_o.png" alt="在这里插入图片描述"></p> 
<h3><a id="_96"></a>版图</h3> 
<ol><li><strong>反相器版图</strong><br> <img src="https://images2.imgbox.com/a5/e0/NNqxXZbt_o.png" alt="在这里插入图片描述"></li><li><strong>NAND2 和 NOR2 的电路及版图</strong><br> <img src="https://images2.imgbox.com/24/2d/CrPUKEpd_o.png" alt="在这里插入图片描述"></li></ol> 
<h2><a id="CMOS_102"></a>CMOS逻辑电路</h2> 
<h3><a id="_103"></a>基本逻辑电路</h3> 
<p><strong>组合逻辑电路</strong>：电路中没有存储单元，逻辑电路的输出完全由当前的输入决定<br> ○ 单输入单输出有四种电路：输出恒0，输出恒1，输出反向，直通；<br> <strong>时序逻辑电路</strong>：电路中有存储单元，逻辑电路的输出由原来状态和当前的输入决定<br> ○ 单输入单输出有无数种电路；</p> 
<h3><a id="_109"></a>逻辑表达式</h3> 
<ul><li><strong>Boolean代数的基本操作</strong>：与(*)、或(+)、非(^)</li><li><strong>基本定律</strong>：<br> <img src="https://images2.imgbox.com/bc/48/cgrPRnx2_o.png" alt="在这里插入图片描述"></li><li><strong>CMOS中基本门</strong>：非、与非、或非<br> <img src="https://images2.imgbox.com/61/eb/5gcXTKGb_o.png" alt="在这里插入图片描述"></li></ul> 
<table><thead><tr><th></th><th>非门</th><th>于非门</th><th>或非门</th></tr></thead><tbody><tr><td>晶体管数</td><td>2</td><td>2</td><td>4</td></tr></tbody></table> 
<p>因此，逻辑表达式最好写成上述操作的组合。如，<sub>(</sub>(A<em>B)</em>^(C<em>D))=A</em>B+C*D</p> 
<h3><a id="CMOS_121"></a>CMOS组合电路的组成</h3> 
<ul><li><strong>用NMOS组成正逻辑</strong><br> 串联表示与；并联表示并；</li><li><strong>用PMOS组成反逻辑</strong><br> <sup>(A*B)=</sup>A+^B，P管并联；<br> <sup>(A+B)=</sup>A*^B，P管串联；</li><li><strong>正反逻辑串联</strong><br> 由于N网络导通时接地，因此输出是反向的。<br> 例： ~(A&amp;B | C&amp;D)=<sub>(AB)*</sub>(CD)=(<sub>A+</sub>B)*(<sub>C+</sub>D)<br> <img src="https://images2.imgbox.com/63/46/NOp3sCL4_o.png" alt="在这里插入图片描述"> <br> <strong>注意</strong>：串联级数不能太大，一般不超过四级，因为串联电阻大，延迟就大；</li></ul> 
<h3><a id="_133"></a>真值表</h3> 
<p>对于每一种可能的输入组合，给出输出值。对于一个 n输入的电路，有2^n项。</p> 
<ul><li><strong>卡诺图</strong>：<br> 便于逻辑表达式优化的输入输出关系表示。<br> 在图中相临的“1”或“X”合并成一项。<br> 例：一位全加器<br> <img src="https://images2.imgbox.com/b5/ee/SfIWWiH5_o.png" alt="在这里插入图片描述"></li></ul> 
<h3><a id="_142"></a>逻辑图</h3> 
<p>直接用门及互连表示输入输出的逻辑关系；</p> 
<ul><li>与门，或门画法：<br> <img src="https://images2.imgbox.com/de/fa/XPEnt6dM_o.png" alt="在这里插入图片描述"></li><li>例：一位全加器<br> <img src="https://images2.imgbox.com/bc/4f/3vDKJ7FB_o.png" alt="在这里插入图片描述"><br> 对应的CMOS电路：<br> <img src="https://images2.imgbox.com/5a/24/qaV0mUwc_o.png" alt="在这里插入图片描述"><br> 补充问题：有关晶体管数目<br> 上述逻辑图中，标明的数字即每个门所需的晶体管数，最终一位全加器共需要56个晶体管；<br> <img src="https://images2.imgbox.com/3a/08/IdgQSGuq_o.png" alt="在这里插入图片描述"><br> （相当于每一个输入都需要2个晶体管）</li></ul> 
<h3><a id="_155"></a>时序逻辑电路：</h3> 
<ul><li> <p><strong>特点</strong>：时序逻辑电路内部有存储单元，其行为由输入和内部单元的值共同决定</p> </li><li> <p><strong>组成结构</strong><br> <img src="https://images2.imgbox.com/d4/eb/hySBeC2K_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>分类</strong><br> <strong>同步时序逻辑电路</strong>：所有存储单元的变化由时钟统一触发。功耗大，简单；（计算机常用）<br> <strong>异步时序逻辑电路</strong>：低功耗，复杂；</p> </li><li> <p><strong>RS触发器</strong>：其他寄存器的基础<br> <img src="https://images2.imgbox.com/e3/d0/4vUMYfzB_o.png" alt="在这里插入图片描述"><br> <strong>例题</strong>：加深理解<br> <img src="https://images2.imgbox.com/66/95/EHhaeJz1_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/c6/80/b21wy8u5_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>D触发器</strong><br> <strong>D门闩（D锁存器）</strong><br> <img src="https://images2.imgbox.com/61/b4/yX9DxRaP_o.png" alt="在这里插入图片描述"><br> <strong>工作原理</strong>：由时钟C电平进行控制，电平高时输入，低时保持<br> -C为0时：R和S都为1，输出保持原有状态。<br> -C为1时：输出和输⼊D相同，相当于直通。<br> <strong>D触发器</strong>：由两个D锁存器串联形成<br> <img src="https://images2.imgbox.com/73/b9/hQKhR5Hz_o.png" alt="在这里插入图片描述"><br> <strong>工作原理</strong>：通过时钟C跳沿（非电平）来锁存数据：<br> -C=1时，锁1直通，锁2保持；<br> -C=0时，锁1保持，锁2直通；<br> -C从1-&gt;0时，把D的值锁存；<br> <strong>触发器延迟=Setup+CLK-to-Q</strong> <img src="https://images2.imgbox.com/a6/43/sE3G6UFO_o.png" alt="在这里插入图片描述"><br> <strong>三个重要时间参数</strong>：Setup、Hold、CLK-to-Q<br> – Hold：时钟下降后数据变化不影响第一级D-Latch（可负）<br> • 在本电路中为0<br> – Setup：时钟沿下降之前保证数据已采到第一级D-latch（可负）<br> • 1级反相器 + 3级与非门（Q端从1变0）<br> – Clock-to-Q：时钟沿下降后引起Q的变化<br> • 1级反相器（C反相器与D方向器并行）+ 3级与非门<br> （上述只是初略计算，具体的值需要仿真）<br> <strong>EDFF电路</strong>：带输入使能的D触发器（只有E有效，才能输入）<br> <img src="https://images2.imgbox.com/18/7d/shtfZf2D_o.png" alt="在这里插入图片描述"><strong>例题</strong>：加深理解<br> <img src="https://images2.imgbox.com/04/2a/VKB3wVws_o.png" alt="在这里插入图片描述"><img src="https://images2.imgbox.com/38/bd/YS9zL17a_o.png" alt="在这里插入图片描述"></p> </li></ul> 
<h3><a id="CMOS_191"></a>CMOS电路延迟原理</h3> 
<p>输入电压变化时，输出电压的变化不是瞬时完成的；<br> <img src="https://images2.imgbox.com/db/30/uSLCK9zw_o.png" alt="在这里插入图片描述"><br> （1）out：0-&gt;1，通过P管电阻充电（P管电阻+输出电容决定延迟）<br> <img src="https://images2.imgbox.com/61/f6/kYhHbQYd_o.png" alt="在这里插入图片描述"><br> （2）out：1-&gt;0，通过N管电阻放电至地（N管电阻+输出电容决定延迟）<br> <img src="https://images2.imgbox.com/26/a6/ZedQf36M_o.png" alt="在这里插入图片描述"><br> <strong>（3）CMOS电路延迟模型</strong><br> 1）与延迟有关的因素：输入transition、内部延迟、输出负载<br> 2）CMOS延迟=自身延迟（ns）+负载延迟（ns/fF*负载）<br> – 负载包括：下一级负载、连线延迟等<br> – ns是电容单位，fF是负载单位<br> 3）例：二输入与非门<br> <img src="https://images2.imgbox.com/81/3f/IoL2SM0l_o.png" alt="在这里插入图片描述"> <br> 4）例：全加器<br> <img src="https://images2.imgbox.com/de/8d/Y7Bcpq3d_o.png" alt="在这里插入图片描述"><br> <strong>（4）标准单元延迟的计算</strong><br> ①深亚微米电路中连线延迟占总延迟的大部分；<br> ②连线延迟的计算是一个不断迭代求精的过程，<br> – 综合时根据负载个数估计线长，非常初略<br> – 布局后根据距离估计线长，比较准确了<br> – 布线后进一步考虑具体连线、互相干扰、过孔等精确连线信息</p> 
<p><strong>（5）降低延迟的方法</strong><br> ①通过结构设计降低延迟：<br> – 如流水级的划分、CACHE读出和命中比较是否在同一级、浮点流水级设计、Pipeline stalling signal 的设置<br> ②逻辑设计：<br> – 减少门的级数；<br> <img src="https://images2.imgbox.com/63/21/r3GPLgQt_o.png" alt="在这里插入图片描述"> <br> – 负载平衡：CMOS的负载能力较低，分推<br> <img src="https://images2.imgbox.com/e3/e9/T5SRREEp_o.png" alt="在这里插入图片描述"><br> （如多选一通路的选择次序、加法器算法、流水级间的局部调整等）</p> 
<p>③物理设计<br> – 动态电路、clock skew、clock jitter、transition time、布局布线</p> 
<h2><a id="Verilog_228"></a>从Verilog到版图：</h2> 
<h3><a id="Verilog_229"></a>Verilog语言：</h3> 
<ul><li> <p><strong>组合逻辑：assign</strong><br> <img src="https://images2.imgbox.com/44/03/FPltxgQ2_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>时序逻辑：always (@posedge clock)</strong><br> <img src="https://images2.imgbox.com/e4/37/s4MKToXh_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>模块调用</strong><br> <img src="https://images2.imgbox.com/9d/a0/s3CFbAs7_o.png" alt="在这里插入图片描述"></p> </li><li> <p><strong>实例一：四位计数器</strong><br> <img src="https://images2.imgbox.com/d3/3b/supfa4Qd_o.png" alt="在这里插入图片描述"></p> </li></ul> 
<h3><a id="Verilog_GDSII38_239"></a>从Verilog 到GDSII（以3-8译码器为例）</h3> 
<ul><li><strong>3-8译码器</strong><br> <img src="https://images2.imgbox.com/11/69/fw3RcUb5_o.png" alt="在这里插入图片描述"></li><li><strong>Verilog</strong><br> <img src="https://images2.imgbox.com/42/03/0vNUWOpg_o.png" alt="在这里插入图片描述"></li><li><strong>网表</strong><br> <img src="https://images2.imgbox.com/cd/f2/YWiSkbnd_o.png" alt="在这里插入图片描述"></li><li><strong>布线后</strong><br> <img src="https://images2.imgbox.com/7a/ac/nRShkvyN_o.png" alt="在这里插入图片描述"></li><li><strong>版图</strong><br> <img src="https://images2.imgbox.com/61/be/B2zdOizQ_o.png" alt="在这里插入图片描述"></li></ul> 
<h2><a id="01_251"></a>其它“0”和“1”的表示方法</h2> 
<p><strong>1.方法</strong><br> - 用磁通量的有无表示，超导体工艺<br> - 用能级的高低表示，量子计算机<br> - 用基因序列表示，A, G, C, T, DNA计算机</p> 
<p><strong>2.超导计算—RSFQ技术</strong><br> <strong>（1）基本原理</strong>：超导(4-5K)环中的磁通量具有量子化特性，设计电路使超导环中的磁通量只变化一个磁通量，用磁通量的有无来表示二进制数位的“1” 和 “0”。磁通量的变化由外加电流控制。<br> <strong>（2）特点</strong>：<br> ①. 工作频率高–100 GHz (实验室已达370 GHz, 1.5P 工艺)。<br> ②. 每个门的功率0.1PW。<br> ③. 工艺比较简单。</p> 
<p><strong>3.量子计算</strong><br> <strong>（1）量子力学特性</strong>：<br> <strong>量子叠加态(superposed state)</strong><br> □ 量子器件的信息位称为量子位(qubit)，它可处于叠加态。<br> □ 叠加态可以是 “0” 也可以是 “1”。<br> □ 通过测量或与其他物体发生相互作用可呈现出 “0” 态或 “1” 态。<br> □ 由于每个量子位都可以是 “0” 或 “1”， n 个量子位就可以表示 2n 个 n 位数。<br> □ 常规计算机的一个 n 位存储单元只能存放一个 n 位数，而 n 个量子位可以存放 2n 个 n 位数，可以实现超大容量的存储器。<br> <strong>量子纠缠态(entangled state)</strong><br> □ 用作运算的多个量子位还应处于纠缠态，即所有量子位的状态紧密相关。<br> □ 当测量某个量子位时，会影响其他量子位的测量结果。<br> <strong>量子并行 (quantum parallelism)</strong><br> □ 计算 f(x) 时，可同时计算出 x 的所有值的 f(x)。所以不需要多次循环，也不需要多个处理机并行计算。</p> 
<p><strong>（2）应用领域</strong><br> <strong>大数 N 因子分解</strong>：令 n = log2N , 经典算法所需步骤为 2^(n/2)，Shor 量子并行算法所需步骤为 Poly(n)，Poly(n) 为 n 的多项式。该算法将 NP 问题转换为 P 问题。<br> <strong>搜寻算法</strong>：在 N 个元素的集合中搜寻某个元素，经典算法搜寻 N/2 次后，找到的概率为 1/2， Grover 量子搜寻算法则只需 N^(1/2) 次，即可达到同样概率。<br> <strong>量子系统模拟</strong>：常规计算机不可能有效地模拟量子系统，因为它们的物理机制不同。用常规计算机模拟量子系统，所需的信息量和时间都远大于模拟经典系统。量子计算可用于研究高温高密度等离子体、量子色动力学、晶体固态模型、分子行为的量子模型等。</p> 
<p><strong>（3）物理实现</strong><br> <strong>量子位的实现</strong>：任何两态的量子系统都可作为量子位，如原子的能级、电子或原子核的自旋、光子的正交偏振态等。<br> <strong>量子计算机的实现</strong>：有多种可能，包括：核磁共振（用磁场中的原子核自旋作为量子位）、离子阱（用被俘获在线性量子阱中的离子作为量子位）、硅基半导体量子器件（杂质核自旋与电子自旋相互作用）等。</p> 
<p><strong>（4）存在问题</strong><br> □ 量子位的缠结态容易崩溃，位数越多，越难实现。<br> □ 量子器件之间的连接。<br> □ 为了维持量子逻辑的一致性，量子系统和环境的隔离。<br> □ 设备缺陷所引起的逻辑错误</p> 
<p><strong>4.分子计算机</strong><br> <strong>（1）原理</strong>：<br> DNA 计算机利用 DNA 分子保存信息。DNA 分子是由 A, G, C, T 四种核苷酸（碱基）组成的序列。不同的序列可用来表示不同的信息。通过 DNA 分子之间的一系列生化反应来进行运算，可产生表示结果的 DNA 分子。已解决了 7 个城市的旅行售货员等问题。<br> <strong>（2）优点</strong>：<br> □ 高度并行：所有 DNA 分子同时运算。<br> □ 能耗低：半导体计算机的 10^10 之一。<br> □ 存储密度大：磁存储器的 10^12 倍。<br> <strong>（3）缺点</strong>：<br> □ 生化反应慢、操作有随机性、DNA 分子容易水解、DNA 分子之间难以通信。</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/d595c823ab737d0117352456ff2609e6/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">Error:No such property: GradleVersion for class: JetGradlePlugin问题处理</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/a95fec4ca98de642ba2ff69cac7932d4/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">smb共享文件夹，电视访问电脑上的文件夹</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 老帅的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>