大学の授業でVerilog HDLを用いて開発したALUです。

MODE:000 AとBを加算
MODE:001 AとBを減算
MODE:010 Aをインクリメント
MODE:011 Aをデクリメント
MODE:100 AとBの論理積（AND）
MODE:101 AとBの論理和（OR）
MODE:110 AとBの排他的論理和
MODE:111 Aを反転
