+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; stage0|rst_controller|alt_rst_req_sync_uq1                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|rst_controller|alt_rst_sync_uq1                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|rst_controller                                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|irq_mapper                                                                                                                                     ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_008                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_007                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_006                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_005                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_004                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_003                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_002                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter_001                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|avalon_st_adapter                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_cmd_width_adapter                                                                                                    ; 123   ; 3              ; 0            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_rsp_width_adapter|uncompressor                                                                                       ; 43    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_rsp_width_adapter                                                                                                    ; 105   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                        ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux_001|arb                                                                                                              ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux_001                                                                                                                  ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                            ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux|arb                                                                                                                  ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_mux                                                                                                                      ; 1056  ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_008                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_007                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_006                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_005                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_004                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_003                                                                                                                ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_002                                                                                                                ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux_001                                                                                                                ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|rsp_demux                                                                                                                    ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_008                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_007                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_006                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_005                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_004                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_003|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_003                                                                                                                  ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_002|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_002                                                                                                                  ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux_001                                                                                                                  ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux|arb                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_mux                                                                                                                      ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_demux_001                                                                                                                ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cmd_demux                                                                                                                    ; 128   ; 81             ; 2            ; 81             ; 1054   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                            ; 102   ; 3              ; 5            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_burst_adapter                                                                                                        ; 102   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_010|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_010                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_009|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_009                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_008|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_008                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_007|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_007                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_006|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_006                                                                                                                   ; 93    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_005|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_005                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_004|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_004                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_003|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_003                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_002|the_default_decode                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_002                                                                                                                   ; 111   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_001|the_default_decode                                                                                                ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router_001                                                                                                                   ; 111   ; 0              ; 6            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router|the_default_decode                                                                                                    ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|router                                                                                                                       ; 111   ; 0              ; 6            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|switch_s1_agent_rsp_fifo                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|switch_s1_agent|uncompressor                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|switch_s1_agent                                                                                                              ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|lcd_s1_agent_rsp_fifo                                                                                                        ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|lcd_s1_agent|uncompressor                                                                                                    ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|lcd_s1_agent                                                                                                                 ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|h_bridge_s1_agent_rsp_fifo                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|h_bridge_s1_agent|uncompressor                                                                                               ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|h_bridge_s1_agent                                                                                                            ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|timer_0_s1_agent                                                                                                             ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_agent_rdata_fifo                                                                                                     ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_agent_rsp_fifo                                                                                                       ; 133   ; 39             ; 0            ; 39             ; 92     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_agent|uncompressor                                                                                                   ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_agent                                                                                                                ; 236   ; 22             ; 30           ; 22             ; 254    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|imem_s1_agent_rsp_fifo                                                                                                       ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|imem_s1_agent|uncompressor                                                                                                   ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|imem_s1_agent                                                                                                                ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                                           ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                                       ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                                    ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                             ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                 ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                             ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                          ; 304   ; 39             ; 46           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_instruction_master_agent                                                                                                 ; 190   ; 39             ; 86           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_data_master_agent                                                                                                        ; 190   ; 39             ; 86           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|switch_s1_translator                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|lcd_s1_translator                                                                                                            ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|h_bridge_s1_translator                                                                                                       ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|timer_0_s1_translator                                                                                                        ; 94    ; 22             ; 43           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|dmem_s1_translator                                                                                                           ; 75    ; 4              ; 2            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|imem_s1_translator                                                                                                           ; 110   ; 7              ; 11           ; 7              ; 89     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                                               ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                        ; 110   ; 6              ; 26           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                     ; 110   ; 5              ; 29           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_instruction_master_translator                                                                                            ; 111   ; 51             ; 0            ; 51             ; 103    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0|cpu_data_master_translator                                                                                                   ; 111   ; 12             ; 0            ; 12             ; 103    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|mm_interconnect_0                                                                                                                              ; 356   ; 0              ; 0            ; 0              ; 347    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|timer_0                                                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|sysid_qsys_0                                                                                                                                   ; 3     ; 14             ; 2            ; 14             ; 32     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|sys_sdram_pll_0|reset_from_locked                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|sys_sdram_pll_0|sys_pll                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|sys_sdram_pll_0                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_r                                                                                               ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0|the_labmininios_jtag_uart_0_scfifo_w                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|jtag_uart_0                                                                                                                                    ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|switch                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|lcd                                                                                                                                            ; 38    ; 21             ; 21           ; 21             ; 43     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|imem|the_altsyncram|auto_generated|mux2                                                                                                        ; 227   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|imem|the_altsyncram|auto_generated|decode3                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|imem|the_altsyncram|auto_generated                                                                                                             ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|imem                                                                                                                                           ; 59    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|h_bridge                                                                                                                                       ; 38    ; 29             ; 29           ; 29             ; 35     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|dmem|the_labmininios_DMEM_input_efifo_module                                                                                                   ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|dmem                                                                                                                                           ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_debug_slave_wrapper|the_labmininios_CPU_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_debug_slave_wrapper|the_labmininios_CPU_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_debug_slave_wrapper                                                          ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_ocimem|labmininios_CPU_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_ocimem|labmininios_CPU_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_ocimem                                                                 ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_avalon_reg                                                             ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_im                                                                 ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_pib                                                                ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_fifo|the_labmininios_CPU_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_fifo|the_labmininios_CPU_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_fifo|the_labmininios_CPU_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_fifo                                                               ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_dtrace|labmininios_CPU_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_dtrace                                                             ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_itrace                                                             ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_dbrk                                                               ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_xbrk                                                               ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_break                                                              ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci|the_labmininios_CPU_cpu_nios2_oci_debug                                                              ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_nios2_oci                                                                                                      ; 174   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|labmininios_CPU_cpu_register_bank_b|the_altsyncram|auto_generated                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|labmininios_CPU_cpu_register_bank_b                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|labmininios_CPU_cpu_register_bank_a|the_altsyncram|auto_generated                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|labmininios_CPU_cpu_register_bank_a                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu|the_labmininios_CPU_cpu_test_bench                                                                                                     ; 315   ; 3              ; 281          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu|cpu                                                                                                                                        ; 149   ; 1              ; 30           ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0|cpu                                                                                                                                            ; 149   ; 2              ; 0            ; 2              ; 129    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; stage0                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
