Timing Analyzer report for parcial2
Thu Nov 10 11:15:50 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; parcial2                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  41.2%      ;
;     Processor 3            ;  10.4%      ;
;     Processor 4            ;   8.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 54.01 MHz ; 54.01 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -17.516 ; -37291.534        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2580.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.516 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.779     ;
; -17.470 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.733     ;
; -17.439 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.702     ;
; -17.426 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.362     ;
; -17.380 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.316     ;
; -17.374 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.665     ;
; -17.363 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.626     ;
; -17.349 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.285     ;
; -17.334 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.270      ; 18.599     ;
; -17.328 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.619     ;
; -17.297 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.588     ;
; -17.291 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.554     ;
; -17.290 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.268      ; 18.553     ;
; -17.273 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.209     ;
; -17.265 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.201     ;
; -17.244 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 18.182     ;
; -17.221 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.512     ;
; -17.219 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.155     ;
; -17.212 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.148     ;
; -17.201 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.137     ;
; -17.200 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.136     ;
; -17.192 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.298      ; 18.485     ;
; -17.188 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.124     ;
; -17.166 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.102     ;
; -17.149 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.440     ;
; -17.148 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.296      ; 18.439     ;
; -17.135 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.071     ;
; -17.112 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 18.048     ;
; -17.098 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.358     ;
; -17.083 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 18.021     ;
; -17.067 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.355     ;
; -17.065 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 17.996     ;
; -17.063 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.996     ;
; -17.059 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.995     ;
; -17.055 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.334     ;
; -17.054 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.342     ;
; -17.052 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.312     ;
; -17.040 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.976     ;
; -17.039 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.975     ;
; -17.032 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.308      ; 18.335     ;
; -17.030 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 17.968     ;
; -17.029 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.317     ;
; -17.025 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.065     ; 17.955     ;
; -17.021 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.309     ;
; -17.021 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.281     ;
; -17.019 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 17.950     ;
; -17.017 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.950     ;
; -17.009 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.288     ;
; -17.008 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.296     ;
; -17.005 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 17.936     ;
; -17.004 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.274      ; 18.273     ;
; -16.990 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.278     ;
; -16.988 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 17.919     ;
; -16.987 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.923     ;
; -16.986 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.922     ;
; -16.986 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.308      ; 18.289     ;
; -16.986 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.919     ;
; -16.983 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.271     ;
; -16.979 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.065     ; 17.909     ;
; -16.978 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.257     ;
; -16.977 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.265     ;
; -16.976 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.302      ; 18.273     ;
; -16.967 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.287      ; 18.249     ;
; -16.959 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 17.890     ;
; -16.958 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.274      ; 18.227     ;
; -16.955 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.308      ; 18.258     ;
; -16.952 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.240     ;
; -16.948 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.065     ; 17.878     ;
; -16.945 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.205     ;
; -16.932 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.267      ; 18.194     ;
; -16.930 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.302      ; 18.227     ;
; -16.928 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 17.859     ;
; -16.927 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.274      ; 18.196     ;
; -16.921 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.287      ; 18.203     ;
; -16.916 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.267      ; 18.178     ;
; -16.915 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.259      ; 18.169     ;
; -16.914 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.202     ;
; -16.912 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 17.843     ;
; -16.910 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.843     ;
; -16.910 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.843     ;
; -16.903 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[9]  ; clk          ; clk         ; 1.000        ; -0.059     ; 17.839     ;
; -16.902 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.181     ;
; -16.901 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.189     ;
; -16.899 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.302      ; 18.196     ;
; -16.890 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.287      ; 18.172     ;
; -16.887 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.287      ; 18.169     ;
; -16.886 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.267      ; 18.148     ;
; -16.885 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.295      ; 18.175     ;
; -16.884 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.264      ; 18.143     ;
; -16.883 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.062     ; 17.816     ;
; -16.882 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 17.818     ;
; -16.881 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 17.816     ;
; -16.880 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~142 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.140     ;
; -16.879 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.308      ; 18.182     ;
; -16.876 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.293      ; 18.164     ;
; -16.873 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~429 ; clk          ; clk         ; 1.000        ; 0.278      ; 18.146     ;
; -16.873 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.133     ;
; -16.873 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.286      ; 18.154     ;
; -16.872 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.278      ; 18.145     ;
; -16.872 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.132     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.648 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.868      ;
; 0.649 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.869      ;
; 0.975 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.263     ; 0.869      ;
; 0.976 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; -0.264     ; 0.869      ;
; 0.999 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.232      ;
; 1.080 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; -0.264     ; 0.973      ;
; 1.082 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.641      ;
; 1.119 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.351      ;
; 1.123 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.466      ; 1.746      ;
; 1.126 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.463      ; 1.746      ;
; 1.128 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.687      ;
; 1.205 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.764      ;
; 1.218 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.403      ; 1.778      ;
; 1.279 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.498      ;
; 1.296 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.529      ;
; 1.301 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.162      ; 1.620      ;
; 1.305 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.260     ; 1.202      ;
; 1.306 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.560      ;
; 1.319 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.552      ;
; 1.327 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.559      ;
; 1.329 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.133      ; 1.619      ;
; 1.346 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.905      ;
; 1.349 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.446      ; 1.952      ;
; 1.358 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.447      ; 1.962      ;
; 1.359 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.918      ;
; 1.373 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.462      ; 1.992      ;
; 1.389 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.609      ;
; 1.392 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.951      ;
; 1.403 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.447      ; 2.007      ;
; 1.417 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.976      ;
; 1.420 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.415      ; 1.992      ;
; 1.429 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.993      ;
; 1.429 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.662      ;
; 1.430 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.663      ;
; 1.431 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.417      ; 2.005      ;
; 1.431 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.989      ;
; 1.433 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.105      ; 1.695      ;
; 1.435 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.994      ;
; 1.440 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.673      ;
; 1.442 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.415      ; 2.014      ;
; 1.453 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.686      ;
; 1.456 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.675      ;
; 1.462 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~472                   ; clk          ; clk         ; 0.000        ; 0.435      ; 2.054      ;
; 1.464 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.696      ;
; 1.465 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.696      ;
; 1.465 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.435      ; 2.057      ;
; 1.469 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.702      ;
; 1.469 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.289     ; 1.337      ;
; 1.469 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.028      ;
; 1.470 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.703      ;
; 1.477 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.035      ;
; 1.481 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.403      ; 2.041      ;
; 1.481 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.040      ;
; 1.482 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.701      ;
; 1.495 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.714      ;
; 1.496 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.264     ; 1.389      ;
; 1.503 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.722      ;
; 1.508 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.067      ;
; 1.525 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.757      ;
; 1.529 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.762      ;
; 1.532 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.466      ; 2.155      ;
; 1.533 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.463      ; 2.153      ;
; 1.538 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.446      ; 2.141      ;
; 1.548 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.105      ; 1.810      ;
; 1.550 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.776      ;
; 1.554 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.112      ;
; 1.558 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.117      ;
; 1.565 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.797      ;
; 1.567 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.126      ;
; 1.568 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.417      ; 2.142      ;
; 1.570 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.403      ; 2.130      ;
; 1.576 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.407      ; 2.140      ;
; 1.583 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~162                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.837      ;
; 1.599 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.403      ; 2.159      ;
; 1.608 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.834      ;
; 1.609 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.407      ; 2.173      ;
; 1.611 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.467      ; 2.235      ;
; 1.618 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.445      ; 2.220      ;
; 1.623 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.182      ;
; 1.633 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.445      ; 2.235      ;
; 1.639 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.438      ; 2.234      ;
; 1.641 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.407      ; 2.205      ;
; 1.645 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.403      ; 2.205      ;
; 1.647 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.416      ; 2.220      ;
; 1.648 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.902      ;
; 1.648 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.867      ;
; 1.656 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~165                   ; clk          ; clk         ; 0.000        ; 0.442      ; 2.255      ;
; 1.657 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.442      ; 2.256      ;
; 1.665 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.416      ; 2.238      ;
; 1.666 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.920      ;
; 1.669 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~38                    ; clk          ; clk         ; 0.000        ; 0.105      ; 1.931      ;
; 1.672 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~262                   ; clk          ; clk         ; 0.000        ; 0.106      ; 1.935      ;
; 1.675 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.234      ;
; 1.677 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.909      ;
; 1.681 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.914      ;
; 1.681 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.240      ;
; 1.685 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.413      ; 2.255      ;
; 1.687 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.413      ; 2.257      ;
; 1.693 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.927      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.76 MHz ; 59.76 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -15.733 ; -33305.474       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2580.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.733 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.237      ; 16.965     ;
; -15.729 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.237      ; 16.961     ;
; -15.696 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.237      ; 16.928     ;
; -15.593 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.241      ; 16.829     ;
; -15.591 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.237      ; 16.823     ;
; -15.565 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.237      ; 16.797     ;
; -15.563 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.506     ;
; -15.559 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.502     ;
; -15.529 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.238      ; 16.762     ;
; -15.526 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.469     ;
; -15.494 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.753     ;
; -15.490 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.749     ;
; -15.457 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.716     ;
; -15.423 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.048     ; 16.370     ;
; -15.421 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.364     ;
; -15.403 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.346     ;
; -15.399 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.342     ;
; -15.395 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.338     ;
; -15.377 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.320     ;
; -15.373 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.316     ;
; -15.366 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.309     ;
; -15.359 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.051     ; 16.303     ;
; -15.354 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.268      ; 16.617     ;
; -15.352 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.611     ;
; -15.340 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.283     ;
; -15.326 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.264      ; 16.585     ;
; -15.290 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.265      ; 16.550     ;
; -15.274 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.234      ; 16.503     ;
; -15.270 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.234      ; 16.499     ;
; -15.263 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.048     ; 16.210     ;
; -15.261 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.204     ;
; -15.257 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.250      ; 16.502     ;
; -15.253 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.250      ; 16.498     ;
; -15.246 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.502     ;
; -15.242 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.498     ;
; -15.237 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.048     ; 16.184     ;
; -15.237 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.234      ; 16.466     ;
; -15.235 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.178     ;
; -15.235 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.178     ;
; -15.233 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.274      ; 16.502     ;
; -15.229 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.274      ; 16.498     ;
; -15.220 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.250      ; 16.465     ;
; -15.209 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.152     ;
; -15.209 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.465     ;
; -15.201 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.060     ; 16.136     ;
; -15.199 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 16.143     ;
; -15.197 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.060     ; 16.132     ;
; -15.196 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.263      ; 16.454     ;
; -15.196 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.244      ; 16.435     ;
; -15.196 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.274      ; 16.465     ;
; -15.194 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.450     ;
; -15.192 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.263      ; 16.450     ;
; -15.192 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.244      ; 16.431     ;
; -15.190 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.446     ;
; -15.186 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 16.122     ;
; -15.182 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 16.118     ;
; -15.176 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.237      ; 16.408     ;
; -15.173 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.051     ; 16.117     ;
; -15.172 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.237      ; 16.404     ;
; -15.169 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.271      ; 16.435     ;
; -15.165 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.271      ; 16.431     ;
; -15.164 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.060     ; 16.099     ;
; -15.159 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.099     ;
; -15.159 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.263      ; 16.417     ;
; -15.159 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.244      ; 16.398     ;
; -15.157 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.413     ;
; -15.155 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.095     ;
; -15.149 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 16.085     ;
; -15.140 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.059     ; 16.076     ;
; -15.139 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.237      ; 16.371     ;
; -15.136 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.059     ; 16.072     ;
; -15.134 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.238      ; 16.367     ;
; -15.132 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.234      ; 16.361     ;
; -15.132 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.271      ; 16.398     ;
; -15.127 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.256      ; 16.378     ;
; -15.123 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.256      ; 16.374     ;
; -15.122 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.062     ;
; -15.119 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.059     ;
; -15.117 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.254      ; 16.366     ;
; -15.115 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.250      ; 16.360     ;
; -15.115 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.055     ;
; -15.109 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~304 ; clk          ; clk         ; 1.000        ; 0.235      ; 16.339     ;
; -15.106 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~30  ; clk          ; clk         ; 1.000        ; 0.233      ; 16.334     ;
; -15.106 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.234      ; 16.335     ;
; -15.106 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.265      ; 16.366     ;
; -15.105 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~304 ; clk          ; clk         ; 1.000        ; 0.235      ; 16.335     ;
; -15.104 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.229      ; 16.328     ;
; -15.104 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.261      ; 16.360     ;
; -15.103 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.059     ; 16.039     ;
; -15.102 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.045     ;
; -15.102 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~30  ; clk          ; clk         ; 1.000        ; 0.233      ; 16.330     ;
; -15.100 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.229      ; 16.324     ;
; -15.098 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; -0.052     ; 16.041     ;
; -15.093 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.278      ; 16.366     ;
; -15.091 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.274      ; 16.360     ;
; -15.090 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.256      ; 16.341     ;
; -15.089 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.250      ; 16.334     ;
; -15.082 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~272 ; clk          ; clk         ; 1.000        ; 0.262      ; 16.339     ;
; -15.082 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.022     ;
; -15.079 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~62  ; clk          ; clk         ; 1.000        ; 0.261      ; 16.335     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.576 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.776      ;
; 0.577 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.777      ;
; 0.869 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; -0.236     ; 0.777      ;
; 0.870 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.237     ; 0.777      ;
; 0.902 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.113      ;
; 0.969 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; -0.236     ; 0.877      ;
; 0.985 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.487      ;
; 1.017 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.229      ;
; 1.026 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.528      ;
; 1.028 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.420      ; 1.592      ;
; 1.032 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.416      ; 1.592      ;
; 1.088 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.590      ;
; 1.102 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.359      ; 1.605      ;
; 1.160 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.147      ; 1.451      ;
; 1.168 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.232     ; 1.080      ;
; 1.172 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.371      ;
; 1.178 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.408      ;
; 1.186 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.119      ; 1.449      ;
; 1.188 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.399      ;
; 1.198 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.407      ;
; 1.210 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.421      ;
; 1.221 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.721      ;
; 1.225 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.727      ;
; 1.232 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.777      ;
; 1.241 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.400      ; 1.785      ;
; 1.255 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.417      ; 1.816      ;
; 1.262 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.762      ;
; 1.268 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.466      ;
; 1.270 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.772      ;
; 1.283 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.401      ; 1.828      ;
; 1.298 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.507      ;
; 1.300 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.800      ;
; 1.300 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.800      ;
; 1.304 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.819      ;
; 1.305 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.092      ; 1.541      ;
; 1.305 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~472                   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.837      ;
; 1.308 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.840      ;
; 1.309 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.373      ; 1.826      ;
; 1.309 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.520      ;
; 1.309 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.520      ;
; 1.310 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.363      ; 1.817      ;
; 1.317 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.832      ;
; 1.323 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.260     ; 1.207      ;
; 1.324 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.824      ;
; 1.326 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.534      ;
; 1.327 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.538      ;
; 1.332 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 1.833      ;
; 1.335 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.534      ;
; 1.338 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.544      ;
; 1.338 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.838      ;
; 1.341 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.841      ;
; 1.346 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.557      ;
; 1.346 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.557      ;
; 1.346 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.236     ; 1.254      ;
; 1.354 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.553      ;
; 1.369 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.372 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.094      ; 1.610      ;
; 1.376 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.878      ;
; 1.377 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.586      ;
; 1.380 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.589      ;
; 1.384 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.583      ;
; 1.403 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.400      ; 1.947      ;
; 1.403 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.903      ;
; 1.404 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.420      ; 1.968      ;
; 1.406 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.416      ; 1.966      ;
; 1.406 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 1.907      ;
; 1.406 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.906      ;
; 1.407 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.612      ;
; 1.409 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~162                   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.638      ;
; 1.417 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 1.918      ;
; 1.428 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.639      ;
; 1.432 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.372      ; 1.948      ;
; 1.433 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.636      ;
; 1.442 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.363      ; 1.949      ;
; 1.451 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.363      ; 1.958      ;
; 1.461 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.359      ; 1.964      ;
; 1.461 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 1.961      ;
; 1.463 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.005      ;
; 1.474 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.419      ; 2.037      ;
; 1.482 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.711      ;
; 1.490 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.370      ; 2.004      ;
; 1.494 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.036      ;
; 1.497 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.725      ;
; 1.502 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.391      ; 2.037      ;
; 1.502 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.359      ; 2.005      ;
; 1.505 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~262                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.742      ;
; 1.506 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.363      ; 2.013      ;
; 1.506 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 2.006      ;
; 1.507 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~38                    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.743      ;
; 1.510 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.709      ;
; 1.510 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.721      ;
; 1.521 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~165                   ; clk          ; clk         ; 0.000        ; 0.395      ; 2.060      ;
; 1.521 ; arm:arm|datapath:dp|regfile:rf|rf~106                   ; dmem:dmem|RAM~2026                                      ; clk          ; clk         ; 0.000        ; -0.259     ; 1.406      ;
; 1.524 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.395      ; 2.063      ;
; 1.524 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.735      ;
; 1.525 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.370      ; 2.039      ;
; 1.525 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~231                   ; clk          ; clk         ; 0.000        ; 0.139      ; 1.808      ;
; 1.529 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~194                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.766      ;
; 1.529 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.363      ; 2.036      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.989 ; -20938.286        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3352.453                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.989 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.141      ; 11.117     ;
; -9.947 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.140      ; 11.074     ;
; -9.913 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.866     ;
; -9.895 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.156      ; 11.038     ;
; -9.888 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.140      ; 11.015     ;
; -9.871 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.823     ;
; -9.870 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.144      ; 11.001     ;
; -9.853 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.155      ; 10.995     ;
; -9.847 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.800     ;
; -9.841 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.969     ;
; -9.815 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.768     ;
; -9.814 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.140      ; 10.941     ;
; -9.812 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.764     ;
; -9.806 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~447 ; clk          ; clk         ; 1.000        ; 0.140      ; 10.933     ;
; -9.805 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.757     ;
; -9.794 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.750     ;
; -9.794 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.155      ; 10.936     ;
; -9.776 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.159      ; 10.922     ;
; -9.773 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.725     ;
; -9.765 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.718     ;
; -9.747 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.890     ;
; -9.746 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.698     ;
; -9.738 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.690     ;
; -9.734 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.150      ; 10.871     ;
; -9.730 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.682     ;
; -9.728 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.684     ;
; -9.721 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.163      ; 10.871     ;
; -9.720 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.155      ; 10.862     ;
; -9.714 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.666     ;
; -9.712 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~100 ; clk          ; clk         ; 1.000        ; 0.155      ; 10.854     ;
; -9.702 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.148      ; 10.837     ;
; -9.699 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.652     ;
; -9.698 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.157      ; 10.842     ;
; -9.696 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.652     ;
; -9.692 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.828     ;
; -9.688 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.039     ; 10.636     ;
; -9.687 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.162      ; 10.836     ;
; -9.679 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.138      ; 10.804     ;
; -9.679 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.162      ; 10.828     ;
; -9.672 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.623     ;
; -9.672 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.624     ;
; -9.669 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.152      ; 10.808     ;
; -9.667 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 10.615     ;
; -9.667 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.620     ;
; -9.664 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.616     ;
; -9.662 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.802     ;
; -9.660 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.794     ;
; -9.656 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.799     ;
; -9.646 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 10.593     ;
; -9.645 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.161      ; 10.793     ;
; -9.640 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.592     ;
; -9.637 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~154 ; clk          ; clk         ; 1.000        ; 0.137      ; 10.761     ;
; -9.633 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.140      ; 10.760     ;
; -9.633 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.769     ;
; -9.632 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 10.584     ;
; -9.630 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.137      ; 10.754     ;
; -9.630 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.580     ;
; -9.629 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.580     ;
; -9.629 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.139      ; 10.755     ;
; -9.628 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.137      ; 10.752     ;
; -9.627 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~118 ; clk          ; clk         ; 1.000        ; 0.151      ; 10.765     ;
; -9.626 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.154      ; 10.767     ;
; -9.625 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 10.572     ;
; -9.623 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~142 ; clk          ; clk         ; 1.000        ; 0.138      ; 10.748     ;
; -9.623 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.041     ; 10.569     ;
; -9.620 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.162      ; 10.769     ;
; -9.620 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~218 ; clk          ; clk         ; 1.000        ; 0.152      ; 10.759     ;
; -9.619 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.139      ; 10.745     ;
; -9.617 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.152      ; 10.756     ;
; -9.615 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.755     ;
; -9.614 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.154      ; 10.755     ;
; -9.614 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.153      ; 10.754     ;
; -9.611 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.153      ; 10.751     ;
; -9.610 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.750     ;
; -9.605 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[24] ; clk          ; clk         ; 1.000        ; 0.142      ; 10.734     ;
; -9.605 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~270 ; clk          ; clk         ; 1.000        ; 0.154      ; 10.746     ;
; -9.605 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.741     ;
; -9.603 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~366 ; clk          ; clk         ; 1.000        ; 0.140      ; 10.730     ;
; -9.602 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.166      ; 10.755     ;
; -9.601 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.735     ;
; -9.597 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.740     ;
; -9.594 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; -0.034     ; 10.547     ;
; -9.593 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.136      ; 10.716     ;
; -9.592 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.714     ;
; -9.591 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.139      ; 10.717     ;
; -9.588 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.136      ; 10.711     ;
; -9.587 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 10.534     ;
; -9.587 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.537     ;
; -9.587 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.138      ; 10.712     ;
; -9.586 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~389 ; clk          ; clk         ; 1.000        ; 0.150      ; 10.723     ;
; -9.586 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~426 ; clk          ; clk         ; 1.000        ; 0.161      ; 10.734     ;
; -9.586 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.136      ; 10.709     ;
; -9.584 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.153      ; 10.724     ;
; -9.583 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~394 ; clk          ; clk         ; 1.000        ; 0.151      ; 10.721     ;
; -9.582 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~138 ; clk          ; clk         ; 1.000        ; 0.142      ; 10.711     ;
; -9.581 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~142 ; clk          ; clk         ; 1.000        ; 0.137      ; 10.705     ;
; -9.581 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~297 ; clk          ; clk         ; 1.000        ; -0.042     ; 10.526     ;
; -9.579 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[9]  ; clk          ; clk         ; 1.000        ; -0.034     ; 10.532     ;
; -9.579 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.150      ; 10.716     ;
; -9.579 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~106 ; clk          ; clk         ; 1.000        ; 0.160      ; 10.726     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.337 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.339 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.517 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.140     ; 0.461      ;
; 0.517 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; -0.141     ; 0.460      ;
; 0.530 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.658      ;
; 0.567 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.872      ;
; 0.575 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; -0.141     ; 0.518      ;
; 0.587 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.715      ;
; 0.592 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.897      ;
; 0.598 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.258      ; 0.940      ;
; 0.601 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.255      ; 0.940      ;
; 0.643 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.949      ;
; 0.643 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.948      ;
; 0.666 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.787      ;
; 0.675 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.803      ;
; 0.682 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.810      ;
; 0.691 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.637      ;
; 0.695 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.832      ;
; 0.695 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.090      ; 0.869      ;
; 0.705 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.009      ;
; 0.706 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.832      ;
; 0.708 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.867      ;
; 0.720 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.248      ; 1.052      ;
; 0.727 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.032      ;
; 0.728 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.059      ;
; 0.730 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.034      ;
; 0.744 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.252      ; 1.080      ;
; 0.746 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.874      ;
; 0.747 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.875      ;
; 0.757 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.248      ; 1.089      ;
; 0.757 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.885      ;
; 0.759 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.230      ; 1.073      ;
; 0.760 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.881      ;
; 0.761 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.902      ;
; 0.761 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.064      ;
; 0.762 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.890      ;
; 0.763 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.067      ;
; 0.763 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.890      ;
; 0.763 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.068      ;
; 0.764 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.892      ;
; 0.770 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.891      ;
; 0.771 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.232      ; 1.087      ;
; 0.771 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.230      ; 1.085      ;
; 0.771 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.080      ;
; 0.773 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.899      ;
; 0.773 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~472                   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.094      ;
; 0.775 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.096      ;
; 0.777 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.778 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.903      ;
; 0.780 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.711      ;
; 0.781 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.086      ;
; 0.781 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.085      ;
; 0.784 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.903      ;
; 0.786 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.089      ;
; 0.788 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.092      ;
; 0.800 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.141     ; 0.743      ;
; 0.803 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.108      ;
; 0.815 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.939      ;
; 0.819 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.946      ;
; 0.819 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.945      ;
; 0.821 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.948      ;
; 0.830 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.139      ;
; 0.833 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.258      ; 1.175      ;
; 0.834 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.165      ;
; 0.835 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.174      ;
; 0.837 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.141      ;
; 0.837 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.140      ;
; 0.838 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.979      ;
; 0.839 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.144      ;
; 0.839 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.143      ;
; 0.845 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.154      ;
; 0.848 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~162                   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.983      ;
; 0.852 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.232      ; 1.168      ;
; 0.854 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.222      ; 1.160      ;
; 0.857 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.978      ;
; 0.859 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.980      ;
; 0.865 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.169      ;
; 0.876 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.245      ; 1.205      ;
; 0.879 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.188      ;
; 0.879 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.222      ; 1.185      ;
; 0.881 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.245      ; 1.210      ;
; 0.884 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.011      ;
; 0.885 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.022      ;
; 0.885 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.189      ;
; 0.886 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~38                    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.028      ;
; 0.886 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.014      ;
; 0.889 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.024      ;
; 0.890 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.204      ;
; 0.890 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~262                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.033      ;
; 0.894 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.253      ; 1.231      ;
; 0.894 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~194                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.036      ;
; 0.895 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.023      ;
; 0.897 ; arm:arm|datapath:dp|regfile:rf|rf~106                   ; dmem:dmem|RAM~2026                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.828      ;
; 0.898 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.026      ;
; 0.899 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.213      ;
; 0.901 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.205      ;
; 0.904 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.032      ;
; 0.904 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.213      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.516    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -17.516    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37291.534 ; 0.0   ; 0.0      ; 0.0     ; -3352.453           ;
;  clk             ; -37291.534 ; 0.000 ; N/A      ; N/A     ; -3352.453           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Nov 10 11:15:43 2022
Info: Command: quartus_sta parcial2 -c parcial2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parcial2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.516
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.516          -37291.534 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.733
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.733          -33305.474 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.989          -20938.286 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3352.453 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4858 megabytes
    Info: Processing ended: Thu Nov 10 11:15:50 2022
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


