TimeQuest Timing Analyzer report for psd-projects
Thu Aug 23 15:48:03 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_1mhz'
 13. Slow 1200mV 85C Model Setup: 'reset'
 14. Slow 1200mV 85C Model Hold: 'reset'
 15. Slow 1200mV 85C Model Hold: 'clk_1mhz'
 16. Slow 1200mV 85C Model Recovery: 'clk_1mhz'
 17. Slow 1200mV 85C Model Removal: 'clk_1mhz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1mhz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk_1mhz'
 32. Slow 1200mV 0C Model Setup: 'reset'
 33. Slow 1200mV 0C Model Hold: 'reset'
 34. Slow 1200mV 0C Model Hold: 'clk_1mhz'
 35. Slow 1200mV 0C Model Recovery: 'clk_1mhz'
 36. Slow 1200mV 0C Model Removal: 'clk_1mhz'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk_1mhz'
 50. Fast 1200mV 0C Model Setup: 'reset'
 51. Fast 1200mV 0C Model Hold: 'reset'
 52. Fast 1200mV 0C Model Hold: 'clk_1mhz'
 53. Fast 1200mV 0C Model Recovery: 'clk_1mhz'
 54. Fast 1200mV 0C Model Removal: 'clk_1mhz'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Signal Integrity Metrics (Slow 1200mv 0c Model)
 70. Signal Integrity Metrics (Slow 1200mv 85c Model)
 71. Signal Integrity Metrics (Fast 1200mv 0c Model)
 72. Setup Transfers
 73. Hold Transfers
 74. Recovery Transfers
 75. Removal Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; psd-projects                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_1mhz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1mhz } ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 175.32 MHz ; 175.32 MHz      ; reset      ;      ;
; 222.47 MHz ; 222.47 MHz      ; clk_1mhz   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk_1mhz ; -3.495 ; -80.018         ;
; reset    ; -2.352 ; -11.183         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; reset    ; -0.652 ; -0.652         ;
; clk_1mhz ; -0.048 ; -0.048         ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_1mhz ; -0.839 ; -1.231             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clk_1mhz ; -0.618 ; -4.154            ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk_1mhz ; -3.000 ; -49.260                       ;
; reset    ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1mhz'                                                                                                                ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.495 ; debouncer:inst5|outb~_emulated         ; debouncer:inst5|outb~_emulated ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.172     ; 4.321      ;
; -2.462 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.380      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[7]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[8]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[9]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[10]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[11]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[12]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[13]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.378 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[15]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.295      ;
; -2.359 ; debouncer:inst|counter[5]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.277      ;
; -2.332 ; debouncer:inst|counter[11]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.250      ;
; -2.318 ; debouncer:inst|counter[3]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.236      ;
; -2.280 ; debouncer:inst|counter[0]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.198      ;
; -2.279 ; debouncer:inst|counter[13]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.197      ;
; -2.268 ; debouncer:inst|counter[10]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.186      ;
; -2.247 ; debouncer:inst|counter[6]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.165      ;
; -2.213 ; debouncer:inst|counter[2]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.131      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.212 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.129      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.113 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.030      ;
; -2.097 ; debouncer:inst|counter[7]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 3.015      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[7]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[8]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[9]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[10]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[11]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[12]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[13]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.084 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[15]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 3.001      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.072 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.081     ; 2.989      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.080     ; 2.980      ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.352 ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.248     ; 0.787      ;
; -2.148 ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; 0.500        ; -0.185     ; 1.570      ;
; -1.826 ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; 0.073      ; 0.714      ;
; -1.073 ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.179     ; 0.391      ;
; -1.065 ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.182     ; 0.382      ;
; -1.060 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; -0.017     ; 0.724      ;
; -0.951 ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 1.362      ; 1.950      ;
; -0.870 ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; 0.197      ; 0.581      ;
; -0.789 ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; 0.500        ; 0.055      ; 0.366      ;
; 0.070  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 2.889      ; 2.456      ;
; 0.510  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 1.000        ; 2.889      ; 2.516      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.652 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.000        ; 3.075      ; 2.423      ;
; -0.251 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 3.075      ; 2.324      ;
; 0.677  ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; -0.500       ; 0.172      ; 0.349      ;
; 0.699  ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 1.590      ; 1.789      ;
; 0.727  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.306      ; 0.533      ;
; 0.924  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.179      ; 0.603      ;
; 0.937  ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.077     ; 0.360      ;
; 0.946  ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.073     ; 0.373      ;
; 1.018  ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.099      ; 0.617      ;
; 1.339  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.127     ; 0.712      ;
; 1.758  ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; -0.500       ; 0.113      ; 1.401      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1mhz'                                                                                                              ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.048 ; reset                       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.242      ;
; 0.162  ; debouncer:inst5|outb~1      ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 2.653      ; 3.031      ;
; 0.434  ; debouncer:inst5|outb~1      ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 1.190      ; 1.840      ;
; 0.479  ; reset                       ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 4.534      ; 5.229      ;
; 0.551  ; reset                       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.341      ;
; 0.586  ; debouncer:inst5|counter[15] ; debouncer:inst5|counter[15]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.853      ;
; 0.655  ; debouncer:inst|counter[3]   ; debouncer:inst|counter[3]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; debouncer:inst|counter[5]   ; debouncer:inst|counter[5]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; debouncer:inst|counter[13]  ; debouncer:inst|counter[13]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; debouncer:inst5|counter[3]  ; debouncer:inst5|counter[3]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; debouncer:inst5|counter[5]  ; debouncer:inst5|counter[5]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; debouncer:inst5|counter[13] ; debouncer:inst5|counter[13]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; debouncer:inst|counter[1]   ; debouncer:inst|counter[1]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; debouncer:inst|counter[11]  ; debouncer:inst|counter[11]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; debouncer:inst5|counter[1]  ; debouncer:inst5|counter[1]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; debouncer:inst5|counter[11] ; debouncer:inst5|counter[11]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; debouncer:inst|counter[15]  ; debouncer:inst|counter[15]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; debouncer:inst|counter[7]   ; debouncer:inst|counter[7]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; debouncer:inst|counter[9]   ; debouncer:inst|counter[9]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; debouncer:inst5|counter[7]  ; debouncer:inst5|counter[7]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; debouncer:inst5|counter[9]  ; debouncer:inst5|counter[9]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.925      ;
; 0.660  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; debouncer:inst|counter[14]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst5|counter[14] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.928      ;
; 0.682  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[0]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.949      ;
; 0.682  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[0]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 0.949      ;
; 0.760  ; debouncer:inst|outb~1       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 1.589      ; 2.565      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.877  ; reset                       ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 4.165      ;
; 0.949  ; debouncer:inst|outb~1       ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 1.589      ; 2.754      ;
; 0.973  ; debouncer:inst|counter[5]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst5|counter[5]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst|counter[3]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst|counter[1]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst5|counter[1]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst5|counter[3]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst|counter[13]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; debouncer:inst5|counter[13] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; debouncer:inst|counter[11]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974  ; debouncer:inst5|counter[11] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; debouncer:inst|counter[7]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; debouncer:inst|counter[9]   ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; debouncer:inst5|counter[9]  ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; debouncer:inst5|counter[7]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.242      ;
; 0.984  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[7]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.251      ;
; 0.984  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[7]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.251      ;
; 0.986  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[1]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.253      ;
; 0.986  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[1]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[3]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[5]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[3]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[5]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; debouncer:inst5|counter[14] ; debouncer:inst5|counter[15]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[13]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[13]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[11]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[11]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst|counter[14]  ; debouncer:inst|counter[15]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[9]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[9]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.256      ;
; 0.989  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.256      ;
; 0.991  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.258      ;
; 0.991  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.081      ; 1.260      ;
; 0.997  ; reset                       ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; -0.500       ; 4.534      ; 5.247      ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_1mhz'                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 4.286      ;
; -0.387 ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 4.334      ;
; -0.196 ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.500        ; 2.962      ; 3.646      ;
; -0.196 ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.500        ; 2.962      ; 3.646      ;
; 0.056  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.056  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.500        ; 2.959      ; 3.391      ;
; 0.097  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.097  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.500        ; 2.961      ; 3.352      ;
; 0.289  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 1.000        ; 2.962      ; 3.661      ;
; 0.289  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 1.000        ; 2.962      ; 3.661      ;
; 0.564  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.500        ; 4.362      ; 4.286      ;
; 0.583  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.583  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 1.000        ; 2.959      ; 3.364      ;
; 0.630  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 0.630  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 1.000        ; 2.961      ; 3.319      ;
; 1.016  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 1.000        ; 4.362      ; 4.334      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_1mhz'                                                                                         ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.618 ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 4.534      ; 4.132      ;
; -0.155 ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; -0.500       ; 4.534      ; 4.095      ;
; -0.133 ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.133 ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.157      ;
; -0.088 ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; -0.088 ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 3.072      ; 3.200      ;
; 0.195  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.485      ;
; 0.195  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 3.074      ; 3.485      ;
; 0.408  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.408  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.198      ;
; 0.448  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.448  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; -0.500       ; 3.072      ; 3.236      ;
; 0.691  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.481      ;
; 0.691  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; -0.500       ; 3.074      ; 3.481      ;
; 0.845  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 3.071      ; 4.132      ;
; 1.308  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; -0.500       ; 3.071      ; 4.095      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1mhz'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1mhz ; Rise       ; clk_1mhz                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                        ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in_clk    ; clk_1mhz   ; 5.111 ; 5.400 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; 5.852 ; 6.212 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 1.893 ; 1.935 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; 4.416 ; 4.698 ; Rise       ; reset           ;
; in_data   ; reset      ; 5.651 ; 6.024 ; Rise       ; reset           ;
; in_data   ; reset      ; 4.956 ; 5.291 ; Fall       ; reset           ;
; reset     ; reset      ; 0.430 ; 0.490 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in_clk    ; clk_1mhz   ; -2.332 ; -2.627 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; -3.893 ; -4.266 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 0.018  ; -0.081 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; -3.327 ; -3.598 ; Rise       ; reset           ;
; in_data   ; reset      ; -4.298 ; -4.640 ; Rise       ; reset           ;
; in_data   ; reset      ; -3.579 ; -3.883 ; Fall       ; reset           ;
; reset     ; reset      ; 0.751  ; 0.652  ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 8.118 ; 8.105 ; Rise       ; reset           ;
; Q1        ; reset      ; 8.036 ; 8.115 ; Rise       ; reset           ;
; Q2        ; reset      ; 7.976 ; 7.953 ; Rise       ; reset           ;
; Q3        ; reset      ; 8.595 ; 8.598 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 7.804 ; 7.794 ; Rise       ; reset           ;
; Q1        ; reset      ; 7.722 ; 7.800 ; Rise       ; reset           ;
; Q2        ; reset      ; 7.665 ; 7.644 ; Rise       ; reset           ;
; Q3        ; reset      ; 8.261 ; 8.265 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.64 MHz ; 180.64 MHz      ; reset      ;      ;
; 239.92 MHz ; 239.92 MHz      ; clk_1mhz   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_1mhz ; -3.168 ; -70.732        ;
; reset    ; -2.268 ; -9.875         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; reset    ; -0.574 ; -0.574        ;
; clk_1mhz ; -0.018 ; -0.018        ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clk_1mhz ; -0.690 ; -0.910            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; clk_1mhz ; -0.484 ; -1.092           ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_1mhz ; -3.000 ; -49.260                      ;
; reset    ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1mhz'                                                                                                                 ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.168 ; debouncer:inst5|outb~_emulated         ; debouncer:inst5|outb~_emulated ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.155     ; 4.012      ;
; -2.163 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.089      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[7]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[8]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[9]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[10]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[11]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[12]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[13]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; debouncer:inst|intermediate~_emulated  ; debouncer:inst|counter[15]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.073     ; 3.065      ;
; -2.074 ; debouncer:inst|counter[5]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 3.001      ;
; -2.050 ; debouncer:inst|counter[11]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.977      ;
; -2.038 ; debouncer:inst|counter[3]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.965      ;
; -2.001 ; debouncer:inst|counter[0]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.928      ;
; -1.999 ; debouncer:inst|counter[13]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.926      ;
; -1.988 ; debouncer:inst|counter[10]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.915      ;
; -1.978 ; debouncer:inst|counter[6]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.905      ;
; -1.949 ; debouncer:inst|counter[2]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.876      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.910 ; debouncer:inst5|counter[6]             ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.837      ;
; -1.844 ; debouncer:inst|counter[7]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.771      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.829 ; debouncer:inst5|counter[2]             ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.756      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst5|intermediate~_emulated ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[7]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[8]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[9]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[10]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[11]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[12]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[13]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.803 ; debouncer:inst|counter[5]              ; debouncer:inst|counter[15]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.730      ;
; -1.800 ; debouncer:inst|counter[4]              ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.727      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
; -1.792 ; debouncer:inst5|counter[5]             ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.072     ; 2.719      ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.268 ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.335     ; 0.748      ;
; -1.942 ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; 0.500        ; -0.180     ; 1.451      ;
; -1.545 ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; 0.170      ; 0.640      ;
; -1.040 ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.271     ; 0.361      ;
; -1.036 ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; -0.274     ; 0.353      ;
; -0.941 ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 1.168      ; 1.828      ;
; -0.799 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; 0.099      ; 0.648      ;
; -0.668 ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; 0.282      ; 0.547      ;
; -0.577 ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; 0.500        ; 0.158      ; 0.338      ;
; 0.013  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 2.611      ; 2.317      ;
; 0.505  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 1.000        ; 2.611      ; 2.325      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.574 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.000        ; 2.779      ; 2.205      ;
; -0.117 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 2.779      ; 2.162      ;
; 0.544  ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; -0.500       ; 0.268      ; 0.312      ;
; 0.585  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.386      ; 0.471      ;
; 0.738  ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 1.373      ; 1.611      ;
; 0.781  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.270      ; 0.551      ;
; 0.857  ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; 0.207      ; 0.564      ;
; 0.998  ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.174     ; 0.324      ;
; 1.006  ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.171     ; 0.335      ;
; 1.354  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; -0.223     ; 0.631      ;
; 1.651  ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; -0.500       ; 0.089      ; 1.270      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1mhz'                                                                                                               ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.018 ; reset                       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 2.791      ; 2.974      ;
; 0.157  ; debouncer:inst5|outb~1      ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 2.358      ; 2.716      ;
; 0.441  ; debouncer:inst5|outb~1      ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 1.005      ; 1.647      ;
; 0.450  ; reset                       ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 4.142      ; 4.793      ;
; 0.525  ; reset                       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; -0.500       ; 2.791      ; 3.017      ;
; 0.541  ; debouncer:inst5|counter[15] ; debouncer:inst5|counter[15]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.784      ;
; 0.599  ; debouncer:inst|counter[3]   ; debouncer:inst|counter[3]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; debouncer:inst|counter[5]   ; debouncer:inst|counter[5]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; debouncer:inst|counter[13]  ; debouncer:inst|counter[13]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; debouncer:inst5|counter[3]  ; debouncer:inst5|counter[3]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; debouncer:inst5|counter[5]  ; debouncer:inst5|counter[5]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; debouncer:inst5|counter[13] ; debouncer:inst5|counter[13]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; debouncer:inst|counter[11]  ; debouncer:inst|counter[11]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; debouncer:inst|counter[15]  ; debouncer:inst|counter[15]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; debouncer:inst5|counter[11] ; debouncer:inst5|counter[11]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; debouncer:inst|counter[1]   ; debouncer:inst|counter[1]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; debouncer:inst5|counter[1]  ; debouncer:inst5|counter[1]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; debouncer:inst|counter[7]   ; debouncer:inst|counter[7]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; debouncer:inst|counter[9]   ; debouncer:inst|counter[9]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; debouncer:inst5|counter[7]  ; debouncer:inst5|counter[7]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; debouncer:inst5|counter[9]  ; debouncer:inst5|counter[9]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; debouncer:inst|counter[14]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; debouncer:inst5|counter[14] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.624  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[0]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.867      ;
; 0.624  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[0]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 0.867      ;
; 0.717  ; debouncer:inst|outb~1       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 1.385      ; 2.303      ;
; 0.875  ; debouncer:inst|outb~1       ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 1.385      ; 2.461      ;
; 0.885  ; debouncer:inst|counter[5]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; debouncer:inst5|counter[5]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; debouncer:inst|counter[3]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; debouncer:inst|counter[13]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; debouncer:inst5|counter[3]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; debouncer:inst5|counter[13] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; debouncer:inst|counter[11]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886  ; debouncer:inst5|counter[11] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886  ; reset                       ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; -0.500       ; 4.142      ; 4.729      ;
; 0.888  ; debouncer:inst|counter[1]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888  ; debouncer:inst5|counter[1]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[7]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[7]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; debouncer:inst|counter[7]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; debouncer:inst|counter[9]   ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; debouncer:inst5|counter[9]  ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; debouncer:inst5|counter[7]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[1]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[1]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892  ; debouncer:inst5|counter[14] ; debouncer:inst5|counter[15]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[3]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[5]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[3]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[5]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; debouncer:inst|counter[14]  ; debouncer:inst|counter[15]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[13]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[13]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[11]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[11]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[9]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[9]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.136      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.896  ; reset                       ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.886      ;
; 0.900  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.143      ;
; 0.900  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902  ; debouncer:inst|counter[0]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902  ; debouncer:inst5|counter[0]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.072      ; 1.147      ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_1mhz'                                                                                         ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.690 ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.500        ; 2.688      ; 3.867      ;
; -0.369 ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 1.000        ; 2.688      ; 4.046      ;
; -0.110 ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.289      ;
; -0.110 ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.289      ;
; 0.117  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.117  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.500        ; 2.689      ; 3.061      ;
; 0.151  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.151  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.500        ; 2.690      ; 3.028      ;
; 0.250  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.429      ;
; 0.250  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.429      ;
; 0.535  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.535  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 1.000        ; 2.689      ; 3.143      ;
; 0.577  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.577  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 1.000        ; 2.690      ; 3.102      ;
; 0.609  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.500        ; 3.987      ; 3.867      ;
; 0.930  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 1.000        ; 3.987      ; 4.046      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_1mhz'                                                                                          ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.484 ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 4.142      ; 3.859      ;
; -0.145 ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; -0.500       ; 4.142      ; 3.698      ;
; -0.038 ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; -0.038 ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.000        ; 2.790      ; 2.953      ;
; 0.002  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.002  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 2.992      ;
; 0.275  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 2.791      ; 3.267      ;
; 0.275  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 2.791      ; 3.267      ;
; 0.401  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.401  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; -0.500       ; 2.790      ; 2.892      ;
; 0.434  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.434  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 2.924      ;
; 0.651  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; -0.500       ; 2.791      ; 3.143      ;
; 0.651  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; -0.500       ; 2.791      ; 3.143      ;
; 0.869  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 2.789      ; 3.859      ;
; 1.208  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; -0.500       ; 2.789      ; 3.698      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_1mhz ; Rise       ; clk_1mhz                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; 0.280  ; 0.466        ; 0.186          ; Low Pulse Width  ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                        ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in_clk    ; clk_1mhz   ; 4.633 ; 4.751 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; 5.326 ; 5.488 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 1.822 ; 1.788 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; 3.904 ; 4.036 ; Rise       ; reset           ;
; in_data   ; reset      ; 5.060 ; 5.241 ; Rise       ; reset           ;
; in_data   ; reset      ; 4.515 ; 4.629 ; Fall       ; reset           ;
; reset     ; reset      ; 0.487 ; 0.495 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in_clk    ; clk_1mhz   ; -2.065 ; -2.230 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; -3.517 ; -3.709 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; -0.012 ; -0.055 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; -2.914 ; -3.040 ; Rise       ; reset           ;
; in_data   ; reset      ; -3.829 ; -3.987 ; Rise       ; reset           ;
; in_data   ; reset      ; -3.270 ; -3.363 ; Fall       ; reset           ;
; reset     ; reset      ; 0.617  ; 0.574  ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 7.394 ; 7.464 ; Rise       ; reset           ;
; Q1        ; reset      ; 7.299 ; 7.467 ; Rise       ; reset           ;
; Q2        ; reset      ; 7.250 ; 7.314 ; Rise       ; reset           ;
; Q3        ; reset      ; 7.819 ; 7.921 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 7.097 ; 7.165 ; Rise       ; reset           ;
; Q1        ; reset      ; 7.004 ; 7.166 ; Rise       ; reset           ;
; Q2        ; reset      ; 6.956 ; 7.018 ; Rise       ; reset           ;
; Q3        ; reset      ; 7.505 ; 7.603 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_1mhz ; -1.430 ; -21.330        ;
; reset    ; -1.096 ; -3.934         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; reset    ; -0.407 ; -0.407        ;
; clk_1mhz ; -0.257 ; -0.556        ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clk_1mhz ; -0.520 ; -1.002            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; clk_1mhz ; -0.644 ; -9.642           ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_1mhz ; -3.000 ; -41.201                      ;
; reset    ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1mhz'                                                                                                                ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.430 ; debouncer:inst5|outb~_emulated        ; debouncer:inst5|outb~_emulated ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.095     ; 2.322      ;
; -0.732 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.677      ;
; -0.687 ; reset                                 ; debouncer:inst|outb~_emulated  ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.747      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[7]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[8]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[9]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[10]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[11]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[12]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[13]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.640 ; debouncer:inst|intermediate~_emulated ; debouncer:inst|counter[15]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.042     ; 1.585      ;
; -0.618 ; reset                                 ; debouncer:inst5|outb~_emulated ; reset        ; clk_1mhz    ; 0.500        ; 2.385      ; 3.480      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[4]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[1]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[2]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[3]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[5]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[14]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[6]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[7]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[8]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[9]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[10]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[11]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[12]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[13]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[15]     ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.595 ; reset                                 ; debouncer:inst|counter[0]      ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.655      ;
; -0.583 ; debouncer:inst|counter[5]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.529      ;
; -0.578 ; debouncer:inst|counter[11]            ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.524      ;
; -0.566 ; debouncer:inst|counter[3]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.512      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.558 ; debouncer:inst5|counter[6]            ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.504      ;
; -0.554 ; debouncer:inst|counter[13]            ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.500      ;
; -0.553 ; debouncer:inst|counter[0]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.499      ;
; -0.552 ; debouncer:inst|counter[10]            ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.498      ;
; -0.530 ; debouncer:inst|counter[6]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.476      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[3]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[1]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[2]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[4]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[5]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[10]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[6]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[7]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[8]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[9]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[11]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[14]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[12]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[13]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[15]    ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.528 ; reset                                 ; debouncer:inst5|counter[0]     ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.587      ;
; -0.504 ; debouncer:inst|counter[2]             ; debouncer:inst|outb~_emulated  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.450      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[0]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[3]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[1]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[2]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[4]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[5]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[10]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[6]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[7]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[8]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[9]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[11]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[14]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[12]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[13]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; debouncer:inst5|counter[2]            ; debouncer:inst5|counter[15]    ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.441      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[0]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[4]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[1]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[2]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[3]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[5]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[14]     ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
; -0.479 ; debouncer:inst|counter[5]             ; debouncer:inst|counter[6]      ; clk_1mhz     ; clk_1mhz    ; 1.000        ; -0.041     ; 1.425      ;
+--------+---------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.096 ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; -0.401     ; 0.347      ;
; -0.696 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; -0.450     ; 0.350      ;
; -0.591 ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; 0.500        ; -0.342     ; 0.278      ;
; -0.579 ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; 0.500        ; -0.436     ; 0.176      ;
; -0.544 ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; 0.500        ; 0.127      ; 0.724      ;
; -0.428 ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; 0.333      ; 0.379      ;
; 0.183  ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; 0.353      ; 0.190      ;
; 0.187  ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; 0.500        ; 0.351      ; 0.182      ;
; 0.216  ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 1.076      ; 0.943      ;
; 0.737  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.500        ; 1.772      ; 1.118      ;
; 0.822  ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 1.000        ; 1.772      ; 1.533      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.407 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; 0.000        ; 1.865      ; 1.458      ;
; -0.304 ; reset                                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 1.865      ; 1.061      ;
; 0.135  ; debouncer:inst|outb~1                ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; reset        ; reset       ; -0.500       ; 1.190      ; 0.825      ;
; 0.265  ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; 0.398      ; 0.163      ;
; 0.267  ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; 0.401      ; 0.168      ;
; 0.445  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; reset        ; reset       ; -0.500       ; 0.388      ; 0.333      ;
; 0.832  ; debouncer:inst|outb~_emulated        ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; clk_1mhz     ; reset       ; -0.500       ; 0.282      ; 0.644      ;
; 1.034  ; ff_D_MS:inst4|latch_D:inst|inst2~1   ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; -0.291     ; 0.243      ;
; 1.036  ; ff_D_MS:inst34|latch_D:inst|inst2~1  ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ; reset        ; reset       ; -0.500       ; -0.381     ; 0.155      ;
; 1.133  ; ff_D_MS:inst3|latch_D:inst|inst2~1   ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; -0.354     ; 0.279      ;
; 1.183  ; ff_D_MS:inst2|latch_D:inst|inst2~1   ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ; reset        ; reset       ; -0.500       ; -0.398     ; 0.285      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1mhz'                                                                                                               ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.257 ; reset                       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 1.645      ; 1.502      ;
; -0.233 ; debouncer:inst5|outb~1      ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 1.615      ; 1.496      ;
; -0.140 ; reset                       ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 2.480      ; 2.454      ;
; -0.066 ; debouncer:inst5|outb~1      ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 0.826      ;
; 0.160  ; debouncer:inst|outb~1       ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 0.970      ; 1.244      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.165  ; reset                       ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.922      ;
; 0.189  ; debouncer:inst|outb~1       ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 0.970      ; 1.273      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.224  ; debouncer:inst5|outb~1      ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 0.778      ; 1.116      ;
; 0.243  ; reset                       ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.243  ; reset                       ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 2.001      ;
; 0.259  ; debouncer:inst5|counter[15] ; debouncer:inst5|counter[15]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.384      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.260  ; debouncer:inst|outb~1       ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.000        ; 0.969      ; 1.343      ;
; 0.299  ; debouncer:inst|counter[15]  ; debouncer:inst|counter[15]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; debouncer:inst|counter[1]   ; debouncer:inst|counter[1]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst|counter[3]   ; debouncer:inst|counter[3]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst|counter[5]   ; debouncer:inst|counter[5]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst|counter[11]  ; debouncer:inst|counter[11]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst|counter[13]  ; debouncer:inst|counter[13]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst5|counter[3]  ; debouncer:inst5|counter[3]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst5|counter[1]  ; debouncer:inst5|counter[1]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst5|counter[5]  ; debouncer:inst5|counter[5]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst5|counter[11] ; debouncer:inst5|counter[11]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; debouncer:inst5|counter[13] ; debouncer:inst5|counter[13]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; debouncer:inst|counter[6]   ; debouncer:inst|counter[6]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; debouncer:inst|counter[7]   ; debouncer:inst|counter[7]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; debouncer:inst|counter[9]   ; debouncer:inst|counter[9]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; debouncer:inst5|counter[6]  ; debouncer:inst5|counter[6]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; debouncer:inst5|counter[7]  ; debouncer:inst5|counter[7]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; debouncer:inst5|counter[9]  ; debouncer:inst5|counter[9]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; debouncer:inst|counter[4]   ; debouncer:inst|counter[4]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst|counter[2]   ; debouncer:inst|counter[2]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst|counter[14]  ; debouncer:inst|counter[14]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst|counter[8]   ; debouncer:inst|counter[8]              ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst5|counter[2]  ; debouncer:inst5|counter[2]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst5|counter[4]  ; debouncer:inst5|counter[4]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst5|counter[8]  ; debouncer:inst5|counter[8]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; debouncer:inst5|counter[14] ; debouncer:inst5|counter[14]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; debouncer:inst|counter[10]  ; debouncer:inst|counter[10]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; debouncer:inst|counter[12]  ; debouncer:inst|counter[12]             ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; debouncer:inst5|counter[10] ; debouncer:inst5|counter[10]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; debouncer:inst5|counter[12] ; debouncer:inst5|counter[12]            ; clk_1mhz     ; clk_1mhz    ; 0.000        ; 0.041      ; 0.428      ;
+--------+-----------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_1mhz'                                                                                         ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.520 ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.500        ; 1.581      ; 2.578      ;
; -0.145 ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.205      ;
; -0.145 ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.205      ;
; -0.012 ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; -0.012 ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.500        ; 1.582      ; 2.071      ;
; 0.018  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.018  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.500        ; 1.583      ; 2.042      ;
; 0.284  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.500        ; 2.385      ; 2.578      ;
; 0.502  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 1.000        ; 1.581      ; 2.056      ;
; 0.856  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.704      ;
; 0.856  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.704      ;
; 0.978  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.978  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 1.000        ; 1.582      ; 1.581      ;
; 0.997  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 0.997  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 1.000        ; 1.583      ; 1.563      ;
; 1.306  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 1.000        ; 2.385      ; 2.056      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_1mhz'                                                                                          ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.644 ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; 0.000        ; 2.480      ; 1.950      ;
; -0.281 ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.281 ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; 0.000        ; 1.644      ; 1.477      ;
; -0.263 ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.263 ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.494      ;
; -0.147 ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; 0.000        ; 1.645      ; 1.612      ;
; -0.147 ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; 0.000        ; 1.645      ; 1.612      ;
; 0.193  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; 0.000        ; 1.643      ; 1.950      ;
; 0.379  ; reset     ; debouncer:inst5|outb~_emulated         ; reset        ; clk_1mhz    ; -0.500       ; 2.480      ; 2.473      ;
; 0.701  ; reset     ; debouncer:inst|counter[4]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[1]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[2]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[3]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[5]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[14]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[6]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[7]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[8]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[9]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[10]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[11]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[12]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[13]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[15]             ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.701  ; reset     ; debouncer:inst|counter[0]              ; reset        ; clk_1mhz    ; -0.500       ; 1.644      ; 1.959      ;
; 0.730  ; reset     ; debouncer:inst5|counter[3]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[1]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[2]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[4]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[5]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[10]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[6]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[7]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[8]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[9]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[11]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[14]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[12]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[13]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[15]            ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.730  ; reset     ; debouncer:inst5|counter[0]             ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 1.987      ;
; 0.856  ; reset     ; debouncer:inst|intermediate~_emulated  ; reset        ; clk_1mhz    ; -0.500       ; 1.645      ; 2.115      ;
; 0.856  ; reset     ; debouncer:inst|outb~_emulated          ; reset        ; clk_1mhz    ; -0.500       ; 1.645      ; 2.115      ;
; 1.216  ; reset     ; debouncer:inst5|intermediate~_emulated ; reset        ; clk_1mhz    ; -0.500       ; 1.643      ; 2.473      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1mhz'                                                                      ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_1mhz ; Rise       ; clk_1mhz                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst5|outb~_emulated         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[0]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[10]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[11]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[12]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[13]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[14]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[15]            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[1]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[2]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[3]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[4]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[5]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[6]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[7]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[8]             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|counter[9]             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst5|intermediate~_emulated ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[0]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[10]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[11]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[12]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[13]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[14]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[15]             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[1]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[8]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|counter[9]              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|intermediate~_emulated  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk_1mhz ; Rise       ; debouncer:inst|outb~_emulated          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[0]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[10]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[11]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[12]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[13]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[14]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[15]|clk                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[1]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[2]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[3]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[4]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[5]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[6]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[7]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[8]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|counter[9]|clk                   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst5|intermediate~_emulated|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[0]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[10]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[11]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[12]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[13]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[14]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[15]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[1]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[2]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[3]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_1mhz ; Rise       ; inst|counter[4]|clk                    ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                        ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst|outb~1                ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst|outb~1|datac                    ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~1|datad                   ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|combout                 ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; reset ; Rise       ; debouncer:inst5|outb~1               ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|outb~2|dataa                   ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst|inst2~1|datac             ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst|inst2~1|datac             ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst2|latch_D:inst|inst2~1   ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst34|latch_D:inst1|inst2~1 ;
; 0.961  ; 0.961        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst34|latch_D:inst|inst2~1  ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst3|latch_D:inst|inst2~1   ;
; 0.962  ; 0.962        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; ff_D_MS:inst4|latch_D:inst|inst2~1   ;
; 0.963  ; 0.963        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst4|latch_D:inst1|inst2~1  ;
; 0.965  ; 0.965        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst|inst2~1|datad            ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst1|inst2~1|datad            ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst34|inst1|inst2~1|datac           ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst3|inst1|inst2~1|datad            ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst2|inst|inst2~1|dataa             ;
; 0.969  ; 0.969        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|inst1|inst2~1|datac            ;
; 0.972  ; 0.972        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst2|latch_D:inst1|inst2~1  ;
; 0.972  ; 0.972        ; 0.000          ; High Pulse Width ; reset ; Rise       ; ff_D_MS:inst3|latch_D:inst1|inst2~1  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; in_clk    ; clk_1mhz   ; 2.385  ; 3.075 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; 2.731  ; 3.563 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 0.754  ; 1.157 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; 2.261  ; 2.914 ; Rise       ; reset           ;
; in_data   ; reset      ; 2.883  ; 3.610 ; Rise       ; reset           ;
; in_data   ; reset      ; 2.092  ; 2.845 ; Fall       ; reset           ;
; reset     ; reset      ; -0.237 ; 0.178 ; Fall       ; reset           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in_clk    ; clk_1mhz   ; -1.028 ; -1.648 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; -1.812 ; -2.505 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 0.227  ; -0.170 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; -1.727 ; -2.371 ; Rise       ; reset           ;
; in_data   ; reset      ; -2.227 ; -2.930 ; Rise       ; reset           ;
; in_data   ; reset      ; -1.419 ; -2.144 ; Fall       ; reset           ;
; reset     ; reset      ; 0.804  ; 0.407  ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 4.240 ; 4.088 ; Rise       ; reset           ;
; Q1        ; reset      ; 4.138 ; 4.006 ; Rise       ; reset           ;
; Q2        ; reset      ; 4.131 ; 3.975 ; Rise       ; reset           ;
; Q3        ; reset      ; 4.526 ; 4.330 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 4.077 ; 3.931 ; Rise       ; reset           ;
; Q1        ; reset      ; 3.977 ; 3.850 ; Rise       ; reset           ;
; Q2        ; reset      ; 3.970 ; 3.820 ; Rise       ; reset           ;
; Q3        ; reset      ; 4.353 ; 4.165 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.495  ; -0.652 ; -0.839   ; -0.644  ; -3.000              ;
;  clk_1mhz        ; -3.495  ; -0.257 ; -0.839   ; -0.644  ; -3.000              ;
;  reset           ; -2.352  ; -0.652 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -91.201 ; -0.963 ; -1.231   ; -9.642  ; -52.26              ;
;  clk_1mhz        ; -80.018 ; -0.556 ; -1.231   ; -9.642  ; -49.260             ;
;  reset           ; -11.183 ; -0.652 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; in_clk    ; clk_1mhz   ; 5.111 ; 5.400 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; 5.852 ; 6.212 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 1.893 ; 1.935 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; 4.416 ; 4.698 ; Rise       ; reset           ;
; in_data   ; reset      ; 5.651 ; 6.024 ; Rise       ; reset           ;
; in_data   ; reset      ; 4.956 ; 5.291 ; Fall       ; reset           ;
; reset     ; reset      ; 0.487 ; 0.495 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; in_clk    ; clk_1mhz   ; -1.028 ; -1.648 ; Rise       ; clk_1mhz        ;
; in_data   ; clk_1mhz   ; -1.812 ; -2.505 ; Rise       ; clk_1mhz        ;
; reset     ; clk_1mhz   ; 0.227  ; -0.055 ; Rise       ; clk_1mhz        ;
; in_clk    ; reset      ; -1.727 ; -2.371 ; Rise       ; reset           ;
; in_data   ; reset      ; -2.227 ; -2.930 ; Rise       ; reset           ;
; in_data   ; reset      ; -1.419 ; -2.144 ; Fall       ; reset           ;
; reset     ; reset      ; 0.804  ; 0.652  ; Fall       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 8.118 ; 8.105 ; Rise       ; reset           ;
; Q1        ; reset      ; 8.036 ; 8.115 ; Rise       ; reset           ;
; Q2        ; reset      ; 7.976 ; 7.953 ; Rise       ; reset           ;
; Q3        ; reset      ; 8.595 ; 8.598 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q         ; reset      ; 4.077 ; 3.931 ; Rise       ; reset           ;
; Q1        ; reset      ; 3.977 ; 3.850 ; Rise       ; reset           ;
; Q2        ; reset      ; 3.970 ; 3.820 ; Rise       ; reset           ;
; Q3        ; reset      ; 4.353 ; 4.165 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Q1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_data                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_1mhz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1mhz   ; clk_1mhz ; 886      ; 0        ; 0        ; 0        ;
; reset      ; clk_1mhz ; 144      ; 70       ; 0        ; 0        ;
; clk_1mhz   ; reset    ; 0        ; 0        ; 1        ; 0        ;
; reset      ; reset    ; 0        ; 4        ; 5        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_1mhz   ; clk_1mhz ; 886      ; 0        ; 0        ; 0        ;
; reset      ; clk_1mhz ; 144      ; 70       ; 0        ; 0        ;
; clk_1mhz   ; reset    ; 0        ; 0        ; 1        ; 0        ;
; reset      ; reset    ; 0        ; 4        ; 5        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk_1mhz ; 36       ; 36       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk_1mhz ; 36       ; 36       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Thu Aug 23 15:48:00 2018
Info: Command: quartus_sta psd-projects -c psd-projects
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'psd-projects.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1mhz clk_1mhz
    Info (332105): create_clock -period 1.000 -name reset reset
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|outb~2  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.495             -80.018 clk_1mhz 
    Info (332119):    -2.352             -11.183 reset 
Info (332146): Worst-case hold slack is -0.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.652              -0.652 reset 
    Info (332119):    -0.048              -0.048 clk_1mhz 
Info (332146): Worst-case recovery slack is -0.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.839              -1.231 clk_1mhz 
Info (332146): Worst-case removal slack is -0.618
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.618              -4.154 clk_1mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.260 clk_1mhz 
    Info (332119):    -3.000              -3.000 reset 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|outb~2  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.168             -70.732 clk_1mhz 
    Info (332119):    -2.268              -9.875 reset 
Info (332146): Worst-case hold slack is -0.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.574              -0.574 reset 
    Info (332119):    -0.018              -0.018 clk_1mhz 
Info (332146): Worst-case recovery slack is -0.690
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.690              -0.910 clk_1mhz 
Info (332146): Worst-case removal slack is -0.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.484              -1.092 clk_1mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.260 clk_1mhz 
    Info (332119):    -3.000              -3.000 reset 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst5|outb~2  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.430             -21.330 clk_1mhz 
    Info (332119):    -1.096              -3.934 reset 
Info (332146): Worst-case hold slack is -0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.407              -0.407 reset 
    Info (332119):    -0.257              -0.556 clk_1mhz 
Info (332146): Worst-case recovery slack is -0.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.520              -1.002 clk_1mhz 
Info (332146): Worst-case removal slack is -0.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.644              -9.642 clk_1mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.201 clk_1mhz 
    Info (332119):    -3.000              -3.000 reset 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4906 megabytes
    Info: Processing ended: Thu Aug 23 15:48:03 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


