# Directivas — Máquinas de Estados

<!--
::METADATA::
type: reference
topic_id: vhdl-06-maquinas-estados
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-06-Teoria-FSM.md` | Teoría de FSM en VHDL |
| `methods/` | `VHDL-06-Metodos-FSM.md` | Estilos de codificación FSM |
| `problems/` | `VHDL-06-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-06-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-06-semaforo-fsm.md` | Controlador de semáforo FSM |
| `VHDL-06-Intro.md` | — | Entrada principal del tema |
| `VHDL-06-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL y diagramas de estado
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_code, design_fsm, review_code, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel)
- **Nivel de dificultad:** Avanzado (3/3)

## Contexto del Tema

- **Prerrequisitos:** vhdl-05-sentencias-secuenciales
- **Tags:** FSM, Moore, Mealy, state, transition, one-hot, binary encoding
- **Propósito:** Diseñar e implementar máquinas de estados finitos (FSM) tipo Moore y Mealy en VHDL
